WO2010029772A1

WO2010029772A1 - 試験装置および試験方法

Info

Publication number: WO2010029772A1
Application number: PCT/JP2009/004547
Authority: WO
Inventors: 靖夫古川
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2008-09-12
Filing date: 2009-09-11
Publication date: 2010-03-18
Anticipated expiration: 2011-03-12
Also published as: US7859288B2; CN102132165B; TW201013202A; CN102132165A; JPWO2010029772A1; US20100066403A1

Abstract

　被試験デバイスを試験する試験装置であって、被試験デバイスの電源端子に電力を供給する電源部と、複数の電圧レベルで電源部が電力を出力するよう制御する電源制御部と、電源部から電源端子に供給される被試験デバイスの静止時電流であって、電圧レベルごとの電流値を測定する電流測定部と、電流測定部が測定した電圧レベルごとの電流値のうち少なくとも３つの電流値を利用して、被試験デバイスの欠陥の有無を解析する解析部と、を備えた試験装置を提供する。

Description

試験装置および試験方法

　本発明は、試験装置および試験方法に関する。本出願は、下記の米国出願に関連し、下記の米国出願からの優先権を主張する出願である。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
　出願番号１２／２０９，２１３　　出願日　２００８年９月１２日

　たとえば特許文献１は、被試験デバイスの静止電源電流に基づいて、被試験デバイスの良否を判定する試験装置を開示する。当該試験装置は、被試験デバイスを駆動する電力を、被試験デバイスに供給する電源と、被試験デバイスの回路を所定の状態に設定する設定ベクトルを、被試験デバイスに供給するパターン発生部と、設定ベクトルにより被試験デバイスが前記所定の状態に設定されたときに、電源から被試験デバイスに供給される静止電源電流を測定する電源電流測定部と、被試験デバイスの内部に設けられた温度センサから、被試験デバイスの温度を取得して、電源電流測定部が測定した静止電源電流、及び被試験デバイスの温度に基づいて、被試験デバイスの良否を判定する判定部と、を備える。

特開２００６－３１７２０８号公報

　被試験デバイスの静止時電流（ＩＤＤＱ）に基づく良否判定は、ＣＭＯＳＦＥＴ（相補型金属酸化物シリコン電界効果トランジスタ）では静止時にほとんど電力を消費しない、すなわち電源電流が流れないという特徴を利用する。試験対象ブロックにごく少数でも不良な素子が存在する場合には、当該ブロックに電源を供給するラインに過大な電流が流れ、簡単に不良を検出できる。近年の半導体装置の微細化に伴い、故障モードが多様化しているので、たとえば機能試験におけるテストパターンも複雑化しており、テストカバレッジが低下する傾向にある。このような状況において、広い範囲の不良を簡単に検出できるＩＤＤＱに基づく良否判定は、他の試験方法と組み合わせて、効果的にテストカバレッジを向上できる有効な試験方法であると期待できる。

　しかし、素子の微細化に伴い、正常な場合であっても素子内のリーク電流が増加して、故障時の電流と正常時の電流との弁別が困難になりつつある。よって、微細化に伴う素子のリークが発生する状況であっても、正常な電流と異常な電流とを正確に弁別して高い精度での不良判定が可能なＩＤＤＱ試験技術が望まれている。

　そこで本発明の１つの側面においては、上記の課題を解決することのできる試験装置および試験方法を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

　本発明の第１の態様によると、被試験デバイスを試験する試験装置であって、被試験デバイスの電源端子に電力を供給する電源部と、複数の電圧レベルで電源部が電力を出力するよう制御する電源制御部と、電源部から電源端子に供給される被試験デバイスの電源電流であって、被試験デバイスに入力される論理パターンが遷移してから所定の時間が経過した時点における静止時電流を、電圧レベルごとに測定する電流測定部と、電流測定部が測定した電圧レベルごとの電流値のうち少なくとも３つの電流値を利用して、被試験デバイスの欠陥の有無を解析する解析部と、を備えた試験装置ならびに当該試験装置に係る試験方法を提供する。

　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態の試験装置１００の概要を被試験デバイス（ＤＵＴ）２００と共に示す。欠陥を考慮した被試験デバイス２００の回路モデルを示す。

　以下、発明の実施の形態を通じて本発明の（一）側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

　図１は、本実施形態の試験装置１００の概要を被試験デバイス（ＤＵＴ）２００と共に示す。試験装置１００は、被試験デバイス２００の電源端子に所定の電圧を与え、被試験デバイス２００が非動作状態すなわち静止時の電源電流（静止時電流ＩＤＤＱ）を測定して、被試験デバイス２００を試験する。

　静止時電流は、被試験デバイス２００に入力される論理パターンが遷移してから所定の時間が経過した時点における電源電流であってよい。当該所定の時間が経過した時点では、被試験デバイス２００の論理状態は維持されている。

　また、当該所定の時間は、被試験デバイス２００に入力される論理パターンが遷移してから、電源電流が所定の範囲に安定するのに要する時間であってよい。試験装置１００は、電源部１１０、電源制御部１２０、電流測定部１３０、解析部１４０およびパターン生成部１５０を備える。

　電源部１１０は、被試験デバイス２００の電源端子に電源電圧Vddの電力を供給する。被試験デバイス２００のもう一方の電源端子の電位Ｖｓｓはたとえば接地とする。電源制御部１２０は、複数の電圧レベルVddで電源部１１０が電力を出力するよう電源部１１０を制御する。

　電流測定部１３０は、電源部１１０から被試験デバイス２００の電源端子に供給される被試験デバイス２００の静止時電流ＩＤＤＱを測定する。電流測定部１３０は、電源制御部１２０で制御する電圧レベルごとの電流値、すなわち静止時電流ＩＤＤＱを測定する。

　解析部１４０は、電流測定部１３０が測定した電圧レベルごとの電流値すなわち静止時電流ＩＤＤＱのうち、少なくとも３つの値を利用して、被試験デバイス２００の欠陥の有無を解析する。解析部１４０は、所定の欠陥の無いデバイスに静止時電流として流れる正常電流および電圧レベルの関係と、所定の欠陥の有るデバイスに静止時電流として流れる異常電流および電圧レベルの関係とを予め格納してよい。

　異常電流は、被試験デバイス２００に後述するブリッジ欠陥またはパッシブ欠陥が生じているときに、当該欠陥を介して流れる静止時電流を指してよい。また、正常電流は、被試験デバイス２００にブリッジ欠陥またはパッシブ欠陥が生じていないときに、被試験デバイス２００に流れる静止時電流を指してよい。

　解析部１４０は、少なくとも３つの電流値と、正常電流および電圧レベルの関係と、異常電流および電圧レベルの関係とに基づいて、被試験デバイスの欠陥の有無を解析する。後述するように、正常電流および電圧レベルの関係は、指数関数で表わされる関係であり、異常電流および電圧レベルの関係は、線形な関係であってよい。

　具体的には、解析部１４０は、少なくとも３つの電流値と、正常電流および電圧レベルの関係と、異常電流および電圧レベルの関係とに基づいて、電圧レベルに対して線形に変化する静止時電流の線形成分と、電圧レベルに対して指数関数的に変化する静止時電流の指数成分とを分離する。正常電流および異常電流が、電圧レベルに対して指数関数および線形に変化するので、少なくとも３点の電圧レベルにおける静止時電流の値を測定することで、これらを分離することができる。解析部１４０は、分離した静止時電流の線形成分に基づいて、被試験デバイス２００の欠陥の有無を解析する。当該欠陥は、上述したように、ブリッジ欠陥またはパッシブ欠陥であってよい。

　一例として、解析部１４０は、電源端子に供給される静止時電流を表す式、すなわち静止時電流式を格納し、当該式に基づき、欠陥に関連する抵抗値を求める。静止時電流式は、電源端子の電源電圧Ｖｄｄに印加される電圧に対して指数関数的に値が増加する第１電流項および電源端子の電源電圧Ｖｄｄに印加される電圧に比例して値が増加する第２電流項を有する。つまり、静止時電流式の第１電流項が正常電流および電圧レベルの関係に相当し、静止時電流式の第２電流項が異常電流および電圧レベルの関係に相当する。

　たとえば解析部１４０は、第１電圧レベルに対応する第１電流値を静止時電流式に代入した第１式、第２電圧レベルに対応する第２電流値を静止時電流式に代入した第２式、および、第３電圧レベルに対応する第３電流値を静止時電流式に代入した第３式、を互いに演算することにより第１電流項を消去して得た関係式から、抵抗値を求めることができる。静止時電流式については後に詳述する。

　パターン生成部１５０は、被試験デバイス２００に与えるパターンを生成する。電流測定部１３０は、パターン生成部１５０で生成したパターンが被試験デバイス２００に加えられている状態で、電圧レベルごとの静止時電流ＩＤＤＱを測定する。一般に静止時電流ＩＤＤＱはパターンに依存する電流成分を含むので、静止時電流ＩＤＤＱはパターンごとに測定することが好ましい。パターン生成部１５０が複数のパターンを生成する場合、電流測定部１３０は、複数のパターンごとに静止時電流ＩＤＤＱを測定できる。

　図２は、欠陥を考慮した被試験デバイス２００の回路モデルを示す。電源端子の電源電圧Ｖｄｄおよび接地電位Ｖｓｓとの間に静止時電流ＩＤＤＱが流れる。なお、Ｖｓｓは接地電位である必要はない。静止時電流ＩＤＤＱの成分として以下の３つの電流成分を考える。すなわち、欠陥がない場合に流れる正常電流Ｉ_Ｌ、パターンに依存する欠陥に流れるパターン依存欠陥電流Ｉ_Ｄ、パッシブな欠陥に流れるパッシブ欠陥電流Ｉ_ＰＤ、を考える。

　なお、パターン依存欠陥とは、いわゆるブリッジ故障による欠陥を指してよい。ブリッジ故障とは、回路内の内部配線間が、一定の抵抗値でショートする故障をいう。ブリッジ故障が無い場合、当該抵抗値は無限大とみなせる。このようなブリッジ故障が存在すると、内部配線に接続される論理回路の論理状態に応じて、内部配線間に、電源電圧および抵抗値により定まる異常電流が流れる。

　例えば、２つの内部配線が、それぞれＮＡＮＤ回路の出力端に接続されている場合、一方のＮＡＮＤ回路が論理値１を出力し、他方のＮＡＮＤ回路が論理値０を出力する場合、２つの内部配線間には、ブリッジ抵抗値に応じた電流が流れる。また、それぞれのＮＡＮＤ回路が共に論理値０を出力するような状態では、２つの内部配線間には、異常電流が流れない。

　このように、被試験デバイス２００に入力されるパターンによりそれぞれの論理回路の論理状態が定まり、当該パターンに応じた異常な電源電流が流れる。そして、当該異常な電源電流は、電源電圧を変化させた場合に、ブリッジ抵抗値に応じて当該電源電圧に比例して変化する。

　また、パッシブ欠陥は、ＣＭＯＳ自体が故障して、抵抗のようにふるまう欠陥を指してよい。この場合においても、被試験デバイス２００には、電源電圧に比例した異常な電源電流が流れる。

　正常電流Ｉ_Ｌは一般にＶｄｄに依存せず一定電流が流れるので慣例に従い定電流源で表している。しかし微細化が進展すると後述するように正常電流Ｉ_Ｌも電源電圧Ｖｄｄに依存して変化する。よって図２において正常電流Ｉ_Ｌを定電流源で表すのはあくまで便宜的にであり、定電流に限定する意図はない。パターン依存欠陥電流Ｉ_Ｄは、パターンの状態であるスイッチＳＷ_Ｄの状態に応じて変動するものの、パターン状態が変化しなければＶｄｄに比例した電流が流れる。よってパターン依存欠陥電流Ｉ_Ｄは抵抗Ｒ_Ｄを有する回路で表せる。パッシブ欠陥電流Ｉ_ＰＤもＶｄｄに比例した電流が流れるので抵抗Ｒ_ＰＤを有する抵抗回路で表せる。

　このような回路モデルにおける静止時電流ＩＤＤＱは、数１のようになる。数１は、静止時電流式の一例であってよい。数１において右辺の第１項（上述した電流第１項に相当）は正常電流Ｉ_Ｌであり、第２項および第３項（上述した電流第２項に相当）は、パターン依存欠陥電流Ｉ_Ｄおよびパッシブ欠陥電流Ｉ_ＰＤである。

　ここで、Ａ（ｌ，Ｔ）は、パターンｌと温度Ｔとに依存するパラメータであり、Ｖ_ｇｓはゲート・ソース間電圧、Ｖ_ｔｈはＭＯＳＦＥＴの閾値電圧である。λは、ドレイン電圧（Ｖｄｄ）が増加することによる障壁低下効果（Drain-Induced-Barrier Lowering：DIBL）を示して、閾値電圧Ｖ_ｔｈのＶｄｄ依存性を示す。Ｓは、サブスレッショルドスロープであって、数２に示す。数２においてｋはボルツマン定数、Ｔは温度、ｑは単位電荷、Ｃ_Ｄは空乏層容量、Ｃ_ＯＸは酸化膜容量を示す。

　素子の微細化があまり進んでいない場合には、数１のλはほぼ０であり、正常電流Ｉ_ＬはＶｄｄに依存しない。この場合正常電流Ｉ_Ｌは定電流源となる。しかし、微細化が進展すると、λは有意な値を持つようになり、正常電流Ｉ_ＬのＶｄｄ依存性が無視できなくなる。不良あるいは故障に起因するパターン依存欠陥電流Ｉ_Ｄおよびパッシブ欠陥電流Ｉ_ＰＤもＶｄｄ依存性を有するので、単にＶｄｄを変化させてＩＤＤＱを測定するだけでは正常電流と異常電流を分離することができない。なお、正常電流Ｉ_ＬがＶｄｄに応じて変化する場合、数１に示すとおりＶｄｄに対し指数関数的に変化する。よって正常電流Ｉ_Ｌは電源端子の電源電圧Ｖｄｄに印加される電圧に対して指数関数的に値が増加する第１電流項の一例であってよい。一方異常電流であるパターン依存欠陥電流Ｉ_Ｄおよびパッシブ欠陥電流Ｉ_ＰＤは何れもＶｄｄに比例して変化するので、電源端子の電源電圧Ｖｄｄに印加される電圧に比例して値が増加する第２電流項の一例であってよい。

　前述の通り、数１に示す静止時電流ＩＤＤＱには正常電流と異常電流の両方を含むので正常電流と異常電流とを分ける必要があるが、何れもＶｄｄ依存性を有するので、単純には分離できない。しかしながら正常電流はＶｄｄに対し指数関数的に変化し、異常電流はＶｄｄに比例して変化するので、これを利用して両者を分離することができる。すなわち、数１の式を数３に示すように変形して、右辺に正常電流に係る項をまとめる。数３は、静止時電流式の一例であってよい。数３において、抵抗Ｒは、Ｒ_ＤとＲ_ＰＤとの並列抵抗を表す。

　次に数３の両辺の自然対数をとると数４のようになる。数４は、静止時電流式の一例であってよい。

　ここで、試験装置１００において、電源部１１０から第１電圧Ｖ１が出力されるように電源制御部１２０を制御し、被試験デバイス２００に第１電圧Ｖ１を印加する。そして、このときの静止時電流ＩＤＤＱ１を電流測定部１３０で測定する。次に電源部１１０の出力を第２電圧Ｖ２に変え、静止時電流ＩＤＤＱ２を測定する。さらに電源部１１０の出力を第３電圧Ｖ３に変え、静止時電流ＩＤＤＱ３を測定する。なお、Ｖ１－Ｖ３＝２×（Ｖ２－Ｖ３）となるように出力電圧を調整する。

　第１電圧Ｖ１に対応するＩＤＤＱ１、第２電圧Ｖ２に対応するＩＤＤＱ２および第３電圧Ｖ３に対応するＩＤＤＱ３と、数４とを用いて、抵抗Ｒの値を求めることができる。即ち、第１電圧Ｖ１に対応するＩＤＤＱ１を数４に代入した第１式、第２電圧Ｖ２に対応するＩＤＤＱ２を数４に代入した第２式、および、第３電圧Ｖ３に対応するＩＤＤＱ３を数４に代入した第３式、を互いに演算して得られた関係式から、抵抗Ｒの値を求めることができる。抵抗Ｒの値は、例えば、以下の手順で求めることができる。

　上記のとおり測定したＩＤＤＱ１とＶ１とを数４の式に代入した第１式からＩＤＤＱ３とＶ３とを数４の式に代入した第３式を引き算すると、数５のようになる。

　同様にＩＤＤＱ２とＶ２とを数４の式に代入した第２式からＩＤＤＱ３とＶ３とを数４の式に代入した第３式を引き算すると、数６のようになる。

　数６の式を数５の式で割ると、Ｖ１－Ｖ３＝２×（Ｖ２－Ｖ３）なので数７のようになる。数７は、第１式、第２式および第３式を互いに演算することにより、第１電流項を消去して得た関係式の一例であってよい。

　以上のようにして、欠陥に係る抵抗Ｒの値を求めることができる。この抵抗Ｒの値が所定の値より大きい場合には被試験デバイス２００が良品と判断でき、所定の値に満たない場合に被試験デバイス２００が不良と判断できる。本実施形態の試験装置１００によれば、微細化が進み、正常な素子であってもＶｄｄに依存したリーク電流が発生するような場合であっても、高い精度で正常な電流と異常な電流とを正確に弁別でき、被試験デバイス２００のＩＤＤＱ試験が行える。また、テストパターンを増加させずに、テストカバレッジを向上させることができる。

　なお、本実施形態においては、Ｖ１－Ｖ３＝２×（Ｖ２－Ｖ３）となるように出力電圧を調整したが、出力電圧の制御方法は、これに限定されない。例えば、Ｖ１－Ｖ３＝Ｖ２－Ｖ３となるように出力電圧を調整して、同様の手順で抵抗Ｒの値を算出してもよい。

　以上、本発明の（一）側面を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

　上記説明から明らかなように、本発明の（一）実施形態によれば、微細化に伴う素子のリークが発生する状況であっても、正常な電流と異常な電流とを正確に弁別して高い精度での不良判定が可能なＩＤＤＱ試験技術を提供する「試験装置および試験方法」を実現することができる。

　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

１００・・・試験装置、１１０・・・電源部、１２０・・・電源制御部、１３０・・・電流測定部、１４０・・・解析部、１５０・・・パターン生成部、２００・・・被試験デバイス

Claims

　被試験デバイスを試験する試験装置であって、
　前記被試験デバイスの電源端子に電力を供給する電源部と、
　複数の電圧レベルで前記電源部が前記電力を出力するよう制御する電源制御部と、
　前記電源部から前記電源端子に供給される前記被試験デバイスの電源電流であって、前記被試験デバイスに入力される論理パターンが遷移してから所定の時間が経過した時点における静止時電流を、前記複数の電圧レベルごとに測定する電流測定部と、
　前記電流測定部が測定した電圧レベルごとの電流値のうち少なくとも３つの電流値を利用して、前記被試験デバイスの欠陥の有無を解析する解析部と、
　を備えた試験装置。
　前記解析部は、
　所定の欠陥の無いデバイスに前記静止時電流として流れる正常電流および前記電圧レベルの関係と、所定の欠陥の有るデバイスに前記静止時電流として流れる異常電流および前記電圧レベルの関係とを予め格納し、
　前記少なくとも３つの電流値と、前記正常電流および前記電圧レベルの関係と、前記異常電流および前記電圧レベルの関係とに基づいて、前記被試験デバイスの欠陥の有無を解析する
　請求項１に記載の試験装置。
　前記解析部は、前記正常電流および前記電圧レベルの関係として、指数関数で表わされる関係を格納し、前記異常電流および前記電圧レベルの関係として、線形な関係を格納する
　請求項２に記載の試験装置。
　前記解析部は、前記少なくとも３つの電流値と、前記正常電流および前記電圧レベルの関係と、前記異常電流および前記電圧レベルの関係とに基づいて、前記電圧レベルに対して線形に変化する前記静止時電流の線形成分と、前記電圧レベルに対して指数関数的に変化する前記静止時電流の指数成分とを分離し、前記静止時電流の線形成分に基づいて、前記被試験デバイスの欠陥の有無を解析する
　請求項３に記載の試験装置。
　前記解析部は、前記電源端子に供給される静止時電流を表す式であって、印加される電圧に対して指数関数的に値が増加する第１電流項および印加される電圧に比例して値が増加する第２電流項を有する静止時電流式に基づき、前記欠陥に関連する抵抗値を求める、
　請求項１に記載の試験装置。
　前記解析部は、第１電圧レベルに対応する第１電流値を前記静止時電流式に代入した第１式、第２電圧レベルに対応する第２電流値を前記静止時電流式に代入した第２式、および、第３電圧レベルに対応する第３電流値を前記静止時電流式に代入した第３式、を互いに演算することにより前記第１電流項を消去して得た関係式から、前記抵抗値を求める、
　請求項５に記載の試験装置。
　前記被試験デバイスに与えるパターンを生成するパターン生成部をさらに備え、
　前記電流測定部は、前記パターン生成部で生成した前記パターンが前記被試験デバイスに加えられている状態で、前記電圧レベルごとの前記静止時電流を測定する、
　請求項１に記載の試験装置。
　前記パターン生成部は、複数のパターンを生成し、
　前記電流測定部は、前記複数のパターンごとに前記静止時電流を測定する、
　請求項７に記載の試験装置。
　被試験デバイスを試験する試験方法であって、
　前記被試験デバイスの電源端子に第１電圧を印加して、電源部から前記電源端子に供給される前記被試験デバイスの電源電流であって、前記被試験デバイスに入力される論理パターンが遷移してから所定の時間が経過した時点における静止時電流を、前記第１電圧に対応する第１電流値として測定する段階と、
　前記被試験デバイスの電源端子に第２電圧を印加して、前記電源端子に供給される前記被試験デバイスの前記静止時電流を、前記第２電圧に対応する第２電流値として測定する段階と、
　前記被試験デバイスの電源端子に第３電圧を印加して、前記電源端子に供給される前記被試験デバイスの前記静止時電流を、前記第３電圧に対応する第３電流値として測定する段階と、
　前記第１電流値、前記第２電流値および前記第３電流値を利用して、前記被試験デバイスの欠陥の有無を解析する段階と、
　を備えた試験方法。