WO2010029634A1

WO2010029634A1 - 抵抗変化素子及び情報記録再生装置

Info

Publication number: WO2010029634A1
Application number: PCT/JP2008/066471
Authority: WO
Inventors: 司中居; 隆之塚本; 親義鎌田; 伸也青木; 隆大平井; 光一久保
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2008-09-11
Filing date: 2008-09-11
Publication date: 2010-03-18
Anticipated expiration: 2011-03-11

Abstract

　印加される電圧及び通電される電流の少なくともいずれかによって電気抵抗率の異なる複数の状態を呈する第１抵抗変化層と、前記第１抵抗変化層に積層して設けられ、前記第１抵抗変化層とは異なる組成を有し、印加される電圧及び通電される電流の少なくともいずれかによって電気抵抗率の異なる複数の状態を呈する第２抵抗変化層と、を有する抵抗変化部と、前記抵抗変化部の膜面に垂直に電圧の印加及び電流の通電の少なくともいずれかを行う電極層と、を備え、前記第１抵抗変化層における異なる複数の状態どうしの間を遷移する電圧及び電流の少なくともいずれかと、前記第２抵抗変化層における異なる複数の状態どうしの間を遷移する電圧及び電流の少なくともいずれかとが互いに異なっていることを特徴とする抵抗変化素子が提供される。

Description

抵抗変化素子及び情報記録再生装置

　本発明は、抵抗変化素子及び情報記録再生装置に関する。

　近年、小型携帯機器が世界的に普及し、同時に、高速情報伝送網の大幅な進展に伴い、小型大容量不揮発性メモリの需要が急速に拡大してきている。その中でも、ＮＡＮＤ型フラッシュメモリ及び小型ＨＤＤ（hard disk drive）は、特に、急速な記録密度の進化を遂げ、大きな市場を形成するに至っている。

　このような状況の下、記録密度の限界を大幅に超えることを目指した新規メモリのアイデアがいくつか提案されている。

　その中で、低抵抗状態と高抵抗状態とを有する抵抗変化材料を用いたメモリが提案されている（例えば非特許文献１及び２）。このようなメモリにおいては、抵抗変化材料に電圧パルスを印加し、低抵抗状態と高抵抗状態とを繰り返し変化させることができ、この２つの状態を２値データ“０”及び“１”に対応させてデータを記録する。

　このような情報記録再生装置において、多値記録を可能とし、さらに記録密度を高めることが期待されている。
P. Vettiger, G. Cross, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz and G. K. Binnig, IEEE Trans. Nanotechnology 1, 39(2002) P. Vettiger, T. Albrecht, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, D. Jubin, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz, D. Wiesmann and G. K. Binnig, P. Bachtold, G. Cherubini, C. Hagleitner, T. Loeliger, A. Pantazi, H. Pozidis and E. Eleftheriou, in Technical Digest, IEDM03 pp.763-766

　本発明では、多値記録を可能とする抵抗変化素子及び情報記録再生装置を提供する。

　本発明の一態様によれば、印加される電圧及び通電される電流の少なくともいずれかによって電気抵抗率の異なる複数の状態を呈する第１抵抗変化層と、前記第１抵抗変化層に積層して設けられ、前記第１抵抗変化層とは異なる組成を有し、印加される電圧及び通電される電流の少なくともいずれかによって電気抵抗率の異なる複数の状態を呈する第２抵抗変化層と、を有する抵抗変化部と、前記抵抗変化部の膜面に垂直に電圧の印加及び電流の通電の少なくともいずれかを行う電極層と、を備え、前記第１抵抗変化層における異なる複数の状態どうしの間を遷移する電圧及び電流の少なくともいずれかと、前記第２抵抗変化層における異なる複数の状態どうしの間を遷移する電圧及び電流の少なくともいずれかとが互いに異なっていることを特徴とする抵抗変化素子が提供される。

　また、本発明の一態様によれば、上記の抵抗変化素子と、前記抵抗変化素子の前記抵抗変化部への電圧の印加、及び、前記抵抗変化部への電流の通電、の少なくともいずれかによって、前記抵抗変化部に複数の抵抗状態の間を遷移させて情報を記録する駆動部と、を備えたことを特徴とする情報記録再生装置が提供される。

本発明の第１の実施形態に係る抵抗変化素子の構成を例示する模式的断面図である。本発明の第１の実施形態に係る抵抗変化素子が応用される情報記録再生装置の要部の構成を例示する模式図である。本発明の第１の実施形態に係る抵抗変化素子の特性を例示する模式図である。本発明の第１の実施形態に係る抵抗変化素子の特性を例示する模式図である。本発明の第１の実施形態に係る抵抗変化素子の特性を例示する別のグラフ図である。本発明の第１の実施形態に係る抵抗変化素子の特性を例示する別の模式図である。本発明の第１の実施例に係る抵抗変化素子の特性を例示するグラフ図である。本発明の第２の実施形態に係る抵抗変化素子の構成を例示する模式的断面図である。本発明の第３の実施形態に係る抵抗変化素子の構成を例示する模式的断面図である。本発明の第３の実施形態に係る別の抵抗変化素子の構成を例示する模式的断面図である。本発明の第４の実施形態に係る抵抗変化素子の構成を例示する模式的断面図である。本発明の第４の実施形態に係る別の抵抗変化素子の構成を例示する模式的断面図である。本発明の第５の実施形態に係る抵抗変化素子の構成を例示する模式的断面図である。本発明の第５の実施形態に係る別の抵抗変化素子の構成を例示する模式的断面図である。本発明の第６の実施形態に係る抵抗変化素子の構成を例示する模式的断面図である。本発明の第７の実施形態に係る抵抗変化素子の構成を例示する模式的断面図である。本発明の実施形態に係る抵抗変化素子の一部の構成及び動作を例示する模式図である。本発明の実施形態に係る抵抗変化素子の一部の構成及び動作を例示する模式的断面図である。本発明の実施形態に係る抵抗変化素子の構成を例示する模式的断面図である。本発明の第８の実施形態に係る情報記録再生装置の構成を例示する模式的斜視図である。本発明の第８の実施形態に係る情報記録再生装置の一部の構成を例示する模式的平面図である。本発明の第８の実施形態に係る情報記録再生装置の動作を例示する模式図である。本発明の第８の実施形態に係る情報記録再生装置の記録動作を例示する模式図である。本発明の第８の実施形態に係る情報記録再生装置の再生動作を例示する模式図である。本発明の第８の実施形態に係る別の情報記録再生装置の記録動作を例示する模式図である。本発明の第８の実施形態に係る別の情報記録再生装置の再生動作を例示する模式図である。本発明の第９の実施形態に係る情報記録再生装置の構成を例示する模式図である。本発明の第９の実施形態に係る情報記録再生装置の構成を例示する模式的斜視図である。本発明の第９の実施形態に係る別の情報記録再生装置の構成を例示する模式的斜視図である。本発明の第９の実施形態に係る別の情報記録再生装置の構成を例示する模式的斜視図である。本発明の第１０の実施形態に係る情報記録再生装置の要部の構成を例示する模式的断面図である。本発明の第１０の実施形態に係る情報記録再生装置の動作を例示する模式的断面図である。本発明の第１０の実施形態に係る別の情報記録再生装置の要部の構成を例示する模式図である。本発明の第１０の実施形態に係る別の情報記録再生装置の要部を例示する模式的断面図である。本発明の第１０の実施形態に係る変形例の情報記録再生装置の要部を例示する模式的断面図である。本発明の第１０の実施形態に係る変形例の情報記録再生装置の要部を例示する模式的断面図である。本発明の第１０の実施形態に係る別の情報記録再生装置の要部の構成を例示する模式図である。本発明の第１０の実施形態に係る別の情報記録再生装置の要部を例示する模式的断面図である。本発明の第１０の実施形態に係る別の情報記録再生装置の要部の構成を例示する模式図である。本発明の第１０の実施形態に係る別の情報記録再生装置の要部を例示する模式的断面図である。本発明の第１０の実施形態に係る変形例の情報記録再生装置の要部を例示する模式的断面図である。

符号の説明

　１１　下部電極
　１１Ａ　配向制御層
　１２　抵抗変化部（記録部）
　１２Ａ　抵抗変化層
　１２Ａ１　第１抵抗変化層
　１２Ａ２　第２抵抗変化層
　１２Ａ（Ｎ－１）　第（Ｎ－１）抵抗変化層
　１２ＡＮ　第Ｎ抵抗変化層
　１２Ｂ　イオン格納層
　１２Ｂ１　第１イオン格納層
　１２Ｂ２　第２イオン格納層
　１２ＢＮ　第Ｎイオン格納層
　１２Ｃ０　電極側分離層（分離層）
　１２Ｃ１、１２Ｃ２、１２Ｃ（Ｎ－１）、１２ＣＮ、　層間分離層（分離層）
　１２Ｄ　電流制限層
　１３Ａ　上部電極
　１３Ｂ　保護層
　１４　メタル層
　３０　基板
　３１　ワード線ドライバ
　３２　ビット線ドライバ
　３３　メモリセル
　３３Ｂ　保護層
　３４　整流素子
　３５　ヒータ層
　４１　半導体基板
　４１a　Ｐ型半導体基板
　４１ｂ　Ｎ型ウェル領域
　４１ｃ　Ｐ型ウェル領域
　４２、４２ｄ、４２ｓ　Ｎ型拡散層
　４３　ゲート絶縁層
　４４　抵抗変化素子
　４５　コントロールゲート電極
　４７　Ｐ型半導体層
　５１　遷移元素イオン（Ｍイオン）
　５２　拡散イオン（Ａイオン）
　５３　遷移金属イオン
　６１　陰イオン（Ｘイオン）
　７１、７１１、７１２　第１種の化合物
　７２、７２１、７２１　第２種の化合物
　８１、８１１、８１２　第１種層
　８２、８１１、８１２　第２種層
　２１０、２１１、２６０～２６６　情報記録再生装置
　３１０、３１０ａ～３１０ｆ、３２０、３３０、３３１、３４０、３４０ａ、３４１、３５０、３５１、３６０、３７０～３７３　抵抗変化素子
　４１０　記録媒体
　５１５　ドライバ
　５１６　ＸＹスキャナ
　５２０、５２３　基板
　５２１　電極層
　５２４　プローブ
　５２４ａ　矢印
　５２５、５２６　マルチプレクサドライバ
　５２７　記録ビット
　５３１　データエリア
　５３２　サーボエリア
　６００　駆動部
　α　空隙サイト

　以下、本発明の実施の形態について図面を参照して詳細に説明する。　
　なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
　なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

　図１は、本発明の第１の実施形態に係る抵抗変化素子の構成を例示する模式的断面図である。　
　図１に表したように、本発明の第１の実施形態に係る抵抗変化素子３１０は、下部電極１１の上に、第１抵抗変化層（第１記憶層）１２Ａ１、第２抵抗変化層（第２記録層）１２Ａ２、及び、上部電極１３Ａを順次積層した構造を有する。すなわち、抵抗変化部（記録部）１２は、第１記録層１２Ａ１と第２抵抗変化層１２Ａ２とを含む。

　本実施形態に係る不揮発性記憶素子３１０は、例えば、クロスポイント型、プローブメモリ型、及び、各種のフラッシュメモリ型などの不揮発性記憶になどに応用することができる。一例として、不揮発性記憶素子３１０をクロスポイント型の不揮発性記憶装置に用いた場合の不揮発性記憶素子３１０の構成について説明する。

　図２は、本発明の第１の実施形態に係る抵抗変化素子が応用される情報記録再生装置の要部の構成を例示する模式図である。　
　図２（ａ）、（ｂ）に表したように、クロスポイント型の情報記録再生装置２１０においては、例えば、ワード線ＷＬ_ｉとビット線ＢＬ_ｊとの間に、メモリセル３３及び整流素子３４が設けられる。なお、ワード線ＷＬ_ｉとビット線ＢＬ_ｊとの上下の配置の関係は任意である。そして、ワード線ＷＬ_ｉとビット線ＢＬ_ｊとの間における、メモリセル３３と整流素子３４との配置の関係も任意である。すなわち、図２に例示した具体例では、メモリセル３３は整流素子３４よりもビット線ＢＬ_ｊの側に配置されているが、メモリセル３３は整流素子３４よりもワード線ＷＬ_ｉの側に配置されても良い。

　そして、メモリセル３３は、抵抗変化素子３１０を有する。抵抗変化素子３１０は、下部電極１１と、上部電極１３Ａと、下部電極１１と上部電極１３Ａとの間に設けられた記録層１２を有する。なお、上部電極１３Ａと下部電極１１とは、便宜的な名称であり、互いに入れ替えが可能である。

　また、メモリセル３３は、抵抗変化素子３１０の他に、保護層３３Ｂと、抵抗変化素子３１０と保護層３３Ｂとの間に設けられたヒータ層３５を有することができる。なお、本具体例では、保護層３３Ｂは、抵抗変化素子３１０のビット線ＢＬ_ｊの側に設けられているが、保護層３３Ｂは、抵抗変化素子３１０のワード線ＷＬ_ｉの側に設けても良く、整流素子３４とワード線ＷＬ_ｉとの間に設けても良い。さらに、これらヒータ層３５と保護層３３Ｂは必要に応じて設けられ、省略可能である。

　これらワード線ＷＬ_ｉ、整流素子３４、メモリセル３３及びビット線ＢＬ_ｊは、それぞれ複数設けられ、それらの間には、絶縁層が設けられ、互いに絶縁される。

　なお、抵抗変化素子３１０の下部電極１１及び上部電極１３Ａの少なくともいずれかは、抵抗変化素子３１０に隣接する例えば、ワード線ＷＬ_ｉ、整流素子３４、ヒータ層３５、保護層３３Ｂ、ビット線ＢＬ_ｊの少なくともいずれかと兼用されても良い。この場合は、下部電極１１及び上部電極１３Ａの少なくともいずれかかと兼用された層が、下部電極１１及び上部電極１３Ａの少なくともいずれか、と見なされる。

　また、下部電極１１及び上部電極１３Ａのいずれかは、抵抗変化素子３１０が応用される用途によっては、省略可能である。以下では、説明を簡単にするために、下部電極１１及び上部電極１３Ａの両方が設けられる場合として説明する。

　なお、下部電極１１及び上部電極１３Ａは、便宜的な名称であり、互いに入れ替えが可能である。また、下部電極１１及び上部電極１３Ａとの位置関係において、第１可変抵抗層１２Ａ１及び第２抵抗変化層１２Ａ２は互いに入れ替えが可能である。

　第１抵抗変化層１２Ａ１と第２抵抗変化層１２Ａ２とには、異なる組成の材料が用いられる。

　第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２のそれぞれは、抵抗が変化する層、すなわち、抵抗変化層である。　
　すなわち、第１抵抗変化層１２Ａ１は、第１抵抗変化層１２Ａ１に印加される電圧、及び、第１抵抗変化層１２Ａ１に通電される電流の少なくともいずれかによって、抵抗が変化する。　
　そして、第２抵抗変化層１２Ａ２は、第２抵抗変化層１２Ａ２に印加される電圧、及び、第２抵抗変化層１２Ａ２に通電される電流の少なくともいずれかによって、抵抗が変化する。

　そして、第１抵抗変化層１２Ａ１と第２抵抗変化層１２Ａ２とは、異なる電気的特性を有する。すなわち、第１抵抗変化層１２Ａ１において、上記の抵抗が変化する電圧及び電流の少なくともいずれかと、第２抵抗変化層１２Ａ２において、上記の抵抗が変化する電圧及び電流の少なくともいずれかと、は互いに異なる。

　このような特性の違いは、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２に用いられる材料や厚さ等によって互いに変えられる。

　図３は、本発明の第１の実施形態に係る抵抗変化素子の特性を例示する模式図である。　すなわち、同図は、本実施形態に係る抵抗変化素子３１０の電流－電圧特性を例示する模式的グラフ図であり、横軸は、下部電極１１及び上部電極１３Ａの間を流れる電流、すなわち、抵抗変化部１２を流れる電流Ｉであり、縦軸は、下部電極１１及び上部電極１３Ａに印加される電圧、すなわち抵抗変化部１２に印加される電圧Ｖである。

　図３に表したように、本実施形態に係る抵抗変化素子３１０は、電流－電圧特性において、例えば、異なる５つの領域、すなわち領域Ｒ１～領域Ｒ５を有している。

　領域Ｒ１は、例えば、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２の両方が高抵抗状態の領域である。そして、領域Ｒ２は、例えば、第１抵抗変化層１２Ａ１が低抵抗状態であり、第２抵抗変化層１２Ａ２が高抵抗状態の領域である。領域Ｒ３は、例えば、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２が低抵抗状態の領域である。領域Ｒ４は、例えば第１抵抗変化層１２Ａ１が再び高抵抗状態（再セット状態）であり、第２抵抗変化層１２Ａ２が低抵抗状態の領域である。領域Ｒ５は、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２が共に、再び高抵抗状態（再セット状態）となっている領域である。

　このように特性の異なる第１抵抗変化層１２Ａ１と第２抵抗変化層１２Ａ２とを積層することによって、記録部１２は、３つ以上の異なる抵抗の状態、すなわち、３値以上の状態を呈することができる。これにより、本実施形態に係る抵抗変化素子３１０によれば、多値記録を可能とする抵抗変化素子が提供される。

　なお、後述するように、本具体例では抵抗変化部１２は、２つの抵抗変化層（第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２）を有しているが、３つ以上の抵抗変化層を有していても良い。

　なお、再セット状態まで用いない場合には、記録部１２が２層の抵抗変化層を有し、そして抵抗変化状態に中間的な状態が無い場合、１つの抵抗変化層当たり、２水準の情報が記録されるので、２水準×２水準の合計４水準の記録及び、再生が可能である。一方、前記の再セット状態まで用いると、少なくとも３水準×３水準の合計９水準の記録、再生が可能になる。これに抵抗変化層の抵抗変化状態に中間的な状態が存在する材料を用いればさらに記録できる情報量を増加させることができる。　
　図４は、本発明の第１の実施形態に係る抵抗変化素子の特性を例示する模式図である。　すなわち、同図は、抵抗変化層（第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２のそれぞれ）の特性を例示する模式的グラフ図である。そして、同図（ａ）は、抵抗変化層の電流－電圧特性を例示しており、同図（ｂ）は、抵抗変化層の電流－抵抗特性を例示している。なお、これらの図は、概念図である。すなわち、実際の抵抗変化層は、非線形の電流－電圧特性を示すが、ここでは、説明上、線形特性で概念的に図示している。

　図４（ａ）、（ｂ）に表したように、抵抗変化層は、印加する電流や電圧に応じて、抵抗が比較的高い状態（高抵抗状態ＨＲ）と、抵抗が比較的低い状態（低抵抗状態ＬＲ）との２つの状態を呈する。　
　例えば、初期状態においては、高抵抗状態ＨＲにあり、印加する電流や電圧を増加すると、ある点で（以下、セット点という）、低抵抗状態ＬＲ（以下、セット状態という）になり、さらに、電流や電圧を増加すると、ある点で（以下、リセット点という）、高抵抗状態ＨＲ（以下、リセット状態という）に戻る。

　ここで、本願明細書においては、高抵抗状態ＨＲをリセット状態とし、低抵抗状態ＬＲをリセット状態として説明する。ただし、この定義は、以下の説明を簡単にするためのものであり、材料の選択や製造方法によっては、この定義と逆の場合、すなわち、低抵抗状態ＬＲがリセット（初期）状態となり、高抵抗状態ＨＲがセット状態と定義することもできる。

　以下、セット点における電流及び電圧をそれぞれ、セット電流Ｉｓ及びセット電圧Ｖｓといい、リセット点における電流及び電圧をそれぞれ、リセット電流Ｉｒ及びリセット電圧Ｖｒという。また、セット状態における抵抗値をセット抵抗Ｒｓといい、リセット状態における抵抗値をリセット抵抗Ｒｒという。

　抵抗変化層のセット電流Ｉｓ、セット電圧Ｖｓ、リセット電流Ｉｒ、リセット電圧Ｖｒ、セット抵抗Ｒｓ及びリセット抵抗Ｒｒは、抵抗変化層として用いる抵抗変化素子の材料、断面積及び膜厚等により異なる。

　なお、本実施形態に係る抵抗変化素子を用いる際に、セット電圧Ｖｓと逆極性の電圧を印加することによりリセット状態とする、バイポーラ動作も可能である。

　以下の説明では、特に記載のない限り、印加する電流または電圧の極性は一定とするユニポーラ動作に限定して説明し、電流または電圧は絶対値を表すものとする。

　リセット状態から、抵抗変化層に印加する電流、電圧を、セット電流Ｉｓ、セット電圧Ｖｓまで増加し、抵抗変化層をセット状態にした後に、電流、電圧を０にすると、抵抗変化層は、低抵抗値状態ＬＲのセット状態のまま保持される。また、セット状態になっている抵抗変化層の印加電流、電圧を、リセット電流Ｉｒ、リセット電圧Ｖｒまで増加し、抵抗変化層をリセット状態にした後に、電流、電圧を０にすると、抵抗変化層は、高抵抗値状態ＨＲのリセット状態を保持する。さらに、抵抗変化層に印加する電流、電圧をセット電流Ｉｓ、セット電圧Ｖｓ未満とすることにより、抵抗変化層の状態を変化させること無く、抵抗層の抵抗を検出することができ、抵抗変化層の状態を読み出すことができる。

　このように、抵抗変化層は、印加する電流、電圧をセット電流Ｉｓ、セット電圧Ｖｓ以上で、リセット電流Ｉｒ、リセット電圧Ｖｒ未満とすることにより、書き込みができる。そして、電流、電圧をリセット電流Ｉｒ、リセット電圧Ｖｒ以上することにより、消去ができる。さらに、印加する電流、電圧をセット電流Ｉｓ、セット電圧Ｖｓ未満とすることにより、抵抗としての状態を読み出すことができる不揮発性のメモリセルとして機能する。

　例えば、セット状態を”１”に、リセット状態を”０”に対応させると、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２は、それぞれ１ビットのメモリセルとして機能する。

　また、これら第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２の抵抗変化状態に、中間的な状態が存在する場合には、さらに記録できる情報量を増加させることができる。なお、書き込み及び消去は、電流パルスまたは電圧パルスによっても可能である。

　本実施形態に係る抵抗変化素子３１０の抵抗変化部１２においては、それぞれがこのような動作を行う第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２を積層した構造を有する。

　この場合に、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２においては、セット電流Ｉｓ、セット電圧Ｖｓ、リセット電流Ｉｒ及びリセット電圧Ｖｒの少なくともいずれかが異なる。

　図５は、本発明の第１の実施形態に係る抵抗変化素子の特性を例示する別のグラフ図である。　
　すなわち、同図（ａ）は、第１抵抗変化層１２Ａ１、第２抵抗変化層１２Ａ２及び抵抗変化部１２の示す電流－電圧特性を例示しており、同図（ｂ）は、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２、及び、抵抗変化部１２の電流－電圧特性を例示している。これらの図において、実線は記録部１２に対応し、一点鎖線は第１抵抗変化層１２Ａ１に対応し、破線は第２抵抗変化層１２Ａ２に対応する。なお、同図も、これらの抵抗変化層の特性を線形で近似し、概念的に図示している。

　また、同図において、第１抵抗変化層１２Ａ１単層についての特性には添え字１を付し、第２抵抗変化層１２Ａ２単層についての特性には添え字２を付し、抵抗変化部１２の特性については、添え字を付さないで示している。

　また、ここでは、
　　　　Ｉｓ_１＜Ｉｓ_２＜Ｉｒ_１＜Ｉｒ_２、
　　　　Ｖｓ_１＞Ｖｓ_２、Ｖｒ_１＞Ｖｒ_２、
　　　　Ｒｓ_１＞Ｒｓ_２、Ｒｒ_１＞Ｒｒ_２
　　　　Ｒｓ_１＋Ｒｓ_２＜Ｒｓ_１＋Ｒｒ_２＜Ｒｒ_１＋Ｒｓ_２＜Ｒｒ_１＋Ｒｒ_２
と仮定して説明する。

　図５に表したように、例えば、初期状態として、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２は共に、リセット状態にある。いま、記録部１２に印加する電流Ｉを増加すると、第１抵抗変化層１２Ａ１のセット電流Ｉｓ_１で、第１抵抗変化層１２Ａ１がセット状態に変化する。このとき第１抵抗変化層１２Ａ２は、リセット状態のままで変化しない。

　さらに電流を増加すると、第２抵抗変化層１２Ａ２のセット電流Ｉｓ_２で、第２抵抗変化層１２Ａ２がセット状態に変化する。このとき、第１抵抗変化層１２Ａ１は、セット状態のまま変化しない。

　さらに電流を増加すると、第１抵抗変化層１２Ａ１のリセット電流Ｉｒ_１で第１抵抗変化層１２Ａ１は、リセット状態に変化する。このとき、第２抵抗変化層１２Ａ２は、セット状態のまま、変化しない。

　さらに電流を増加すると、第２抵抗変化層１２Ａ２のリセット電流Ｉｒ_２で、第２抵抗変化層１２Ａ２が、リセット状態に変化する。このとき、第１抵抗変化層１２Ａ１は、リセット状態のまま変化しない。

　これにより、抵抗変化部１２は、通電する電流Ｉの増加により、第１抵抗変化層１２Ａ１と第２抵抗変化層１２Ａ２のセット状態及びリセット状態の４通りの組み合わせに応じた４状態をとる。

　つまり、Ｉｓ_１＜Ｉ＜Ｉｓ_２のとき、第１抵抗変化層１２Ａ１がセット状態であり、第２抵抗変化層１２Ａ２がリセット状態である。そして、Ｉｓ_２＜Ｉ＜Ｉｒ_１のとき、第１抵抗変化層１２Ａ１がセット状態であり、第２抵抗変化層１２Ａ２がセット状態である。また、Ｉｒ_１＜Ｉ＜Ｉｒ_２のとき、第１抵抗変化層１２Ａ１がリセット状態であり、第２抵抗変化層１２Ａ２がセット状態である。そして、Ｉｒ_２＜Ｉのとき、第１抵抗変化層１２Ａ１がリセット状態であり、第２抵抗変化層１２Ａ２がリセット状態となる。

　このとき、図５（ｂ）に表したように、抵抗変化部１２の抵抗は、
　　　　Ｉｓ_１＜Ｉ＜Ｉｓ_２　のとき、Ｒ＝Ｒｓ_１＋Ｒｒ_２
　　　　Ｉｓ_２＜Ｉ＜Ｉｒ_１　のとき、Ｒ＝Ｒｓ_１＋Ｒｓ_２
　　　　Ｉｒ_１＜Ｉ＜Ｉｒ_２　のとき、Ｒ＝Ｒｒ_１＋Ｒｓ_２
　　　　Ｉｒ_２＜Ｉ　　　　　のとき、Ｒ＝Ｒｒ_１＋Ｒｒ_２
となる。

　さらに、抵抗変化部１２に、Ｉｓ_１よりも小さい電流Ｉを通電することにより、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２の各状態を変化させることなく抵抗を読み出すことができる。従って、抵抗変化部１２は、４値をとる不揮発性のメモリセルとして機能する。

　そして、例えば、セット状態を”１”に、リセット状態を”０”に対応させると、第１抵抗変化層１２Ａ１と第２抵抗変化層１２Ａ２とからなる抵抗変化部１２は、第１抵抗変化層１２Ａ１の状態を最下位ビット（ＬＳＢ）とし、第２抵抗変化層１２Ａ２の状態を最上位ビット（ＭＳＢ）とすると、状態”０”、”１”、”２”、”３”を有する、２ビットのメモリセルとして機能する。

　また、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２の抵抗変化状態にそれぞれ中間的な状態が存在する場合には、さらに記録できる情報量を増加することができる。

　なお、前述の説明では、定電流を印加する場合について説明しているが、定電圧を印加する場合も同様であり、印加する電圧に応じて抵抗変化部１２に２ビットの情報を、記録及び再生することができる。

　ただし、抵抗変化部１２に定電圧を印加する場合は、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２のそれぞれには、それぞれの抵抗に比例配分された電圧がかかるため、抵抗変化部１２の状態が変化する電圧は、図４に例示した第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２のそれぞれのセット電圧、リセット電圧とは異なる。

　しかし、第１抵抗変化層１２Ａ１の特性と第２抵抗変化層１２Ａ２の特性とが互いに異なっていれば、図５に例示したように、記録部１２の電流－電圧特性には、抵抗値が変化する４つの電圧値が存在する。

　すなわち、第１抵抗変化層１２Ａ１における異なる複数の状態どうしの間を遷移する電圧は、上記のセット電圧Ｖｓ_１及びリセット電圧Ｖｒ_１を含む。そして、第２抵抗変化層１２Ａ２における異なる複数の状態どうしの間を遷移する電圧は、上記のセット電圧Ｖｓ_２及びリセット電圧Ｖｒ_２を含む。　
　そして、上記のセット電圧Ｖｓ_１及びリセット電圧Ｖｒ_１と、上記のセット電圧Ｖｓ_２、及びリセット電圧Ｖｒ_２と、が互いに異なる。

　図６は、本発明の第１の実施形態に係る抵抗変化素子の特性を例示する別の模式図である。　
　すなわち、同図は、本実施形態に係る抵抗変化素子の電流－電圧特性を例示しており、横軸は抵抗変化部１２に印加される電圧であり、縦軸は抵抗変化部１２に流れる電流を示す。なお、この図では、初期状態及びリセット状態が低抵抗状態であり、セット状態が高抵抗状態の場合として例示している。

　図６に表したように、本実施形態に係る抵抗変化素子において、抵抗の変化する電圧が複数存在する。ここで、抵抗変化部１２の抵抗が変化するそれぞれの電圧を、しきい値電圧Ｖｓｈとし、電圧の低い方から順番に第１しきい値電圧Ｖｓｈ_１、第２しきい値電圧Ｖｓｈ_２・・・第Ｍしきい値電圧Ｖｓｈ_Ｍとすする。

　このとき、
　　　　　　　Ｖ＜Ｖｓｈ_１　　　　のとき、状態保持、または読み出し
　　　　Ｖｓｈ_１＜Ｖ＜Ｖｓｈ_２　　のとき、状態　”１”
　　　　Ｖｓｈ_２＜Ｖ＜Ｖｓｈ_３　　のとき、状態　”２”
　　　　Ｖｓｈ_３＜Ｖ＜Ｖｓｈ_４　　のとき、状態　”３”
　　　　Ｖｓｈ_４＜Ｖ　　　　　　　のとき、状態　”０”または消去
が可能となる。　
　このように、書き込み、消去及び読み出しは、電流パルス及び電圧パルスのいずれかによっても可能である。

　なお、本実施形態に係る抵抗変化素子３１０において、例えば、第１抵抗変化層１２Ａ１が高抵抗状態ＨＲから低抵抗状態ＬＲに移行する場合、第１抵抗変化層１２Ａ１と第２抵抗変化層１２Ａ２の両者にかかっていた電圧が、ほぼ第１抵抗変化層１２Ａ２のみにかかることになる。その電圧が、第２抵抗変化層１２Ａ２が高抵抗状態ＨＲから低抵抗状態ＬＲに移行する電圧よりも大きい場合には、第２抵抗変化層１２Ａ２も同時に高抵抗状態ＨＲから低抵抗状態ＬＲに以降する場合が発生する。

　従って、抵抗変化素子３１０において安定した抵抗変化を発生させ、それを用いた情報記録再生装置を安定に動作させるためには、第１抵抗変化層１２Ａ１と第２抵抗変化層１２Ａ２の両者にかかっている電圧が、第２抵抗変化層１２Ａ２が高抵抗状態ＨＲから低抵抗状態ＬＲに移行する電圧よりも低いことが望ましい。

　なお、例えば、第１及び第２抵抗変化層１２Ａ１、１２Ａ２を共に低抵抗状態ＬＲにするためには、第１及び第２抵抗変化層１２Ａ１、１２Ａ２のそれぞれの高抵抗状態ＨＲから低抵抗状態ＬＲに移行する電圧よりも大きい電圧を、第１及び第２抵抗変化層１２Ａ１、１２Ａ２のそれぞれに印加することにより行うことができる。実際には、第１及び第２抵抗変化層１２Ａ１、１２Ａ２それぞれの高抵抗状態ＨＲから低抵抗状態ＬＲに移行する電圧の合計の電圧を印加すれば良いので、この動作は一括して行うことができる。

　第１抵抗変化層１２Ａ１のセット電圧及びリセット電圧（Ｖｓ_１、Ｖｒ_１）、並びに、第２抵抗変化層１２Ａ２のセット電圧及びリセット電圧（Ｖｓ_２、Ｖｒ_２）は、主に、これらの抵抗変化層に用いられる材料、結晶性、配向性、そして、これらと接する層、例えば、電極（下部電極１１及び上部電極１３Ａ）に用いられる、並びに、後述する分離層及びイオン格納層に用いられる材料などによって決定される。なお、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２に用いられる材料へ、ある特定の元素を特定濃度添加することによっても可能である。

　一方、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２における電流－電圧特性の傾き、すなわち、オンとオフとの電気抵抗は、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２における層厚、もしくは、膜厚、及び、これらの層において電流が流れる方向に対して垂直な面積によって決まる。従って、第１抵抗変化層１２Ａと第２抵抗変化層の層厚、及び、積層方向に対して垂直方向の面積を制御することで、第１抵抗変化層１２Ａ１の複数の抵抗（Ｒｓ_１、Ｒｒ_１）、及び、第２抵抗変化層１２Ａ２の複数の抵抗（Ｒｓ_２、Ｒｒ_２）を所望の値に設定することができる。

　さらに、本実施形態に係る抵抗変化素子３１０においては、抵抗変化素子３１０が複数の抵抗変化層を有するため、抵抗変化素子３１０としての電気抵抗は、１つの抵抗変化層を用いる場合より高くすることができる。抵抗が高い場合には同じ電圧を印加した場合、電流値は低く抑えられる。従って、本実施形態に係る抵抗変化素子３１０は、これを用いた情報記録再生装置の低消費電力化につながる。このように、本実施形態に係る抵抗変化素子は、多値記録が可能であると同時に、これを用いた情報記録再生装置の消費電力を低減することができる。

　本実施形態に係る抵抗変化素子３１０において、抵抗変化部１２が異なる組成を有する複数の抵抗変化層（例えば第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２）を有し、そして、例えば、図６に例示した電流－電圧特性を示した場合、すなわち、抵抗が変化するしきい値電圧が複数観測された場合、そのしきい値電圧のそれぞれは、それぞれの抵抗変化層のセット電圧及びリセット電圧の少なくともいずれかが異なることに起因する。

　すなわち、図６に例示した第１～第４しきい値電圧Ｖｓｈ_１～Ｖｓｈ_４のそれぞれは、図５に例示した第１抵抗変化層１２Ａ１のセット電圧Ｖｓ_１及びリセット電圧Ｖｒ_１、並びに、第２抵抗変化層１２Ａ２のセット電圧Ｖｓ_２及びリセット電圧Ｖｒ_２とは、一致しないが、セット電圧Ｖｓ_１及びリセット電圧Ｖｒ_１、並びに、セット電圧Ｖｓ_２及びリセット電圧Ｖｒ_２が互いに異なることによって、形成される。

　このように、本実施形態に係る抵抗変化素子３１０によれば、多値記録を可能とする抵抗変化素子が提供できる。

　上記の具体例では、第１抵抗変化層１２Ａ１のセット電圧Ｖｓ_１及びリセット電圧Ｖｒ_１と、第２抵抗変化層１２Ａ２のセット電圧Ｖｓ_２及びリセット電圧Ｖｒ_２と、が互いに異なる例を説明したが、本発明は、これに限らず第１抵抗変化層１２Ａ１のセット電圧Ｖｓ_１及びリセット電圧Ｖｒ_１と、第２抵抗変化層１２Ａ２のセット電圧Ｖｓ_２及びリセット電圧Ｖｒ_２と、の少なくともいずれかが異なっていれば、２値よりも多い多値の記録が可能であり、それでも良い。　
　本実施形態に係る抵抗変化素子３１０の抵抗変化部１２、下部電極１１及び上部電極１３Ａに用いられる材料については後述する。

　（実施例１）
　本実施形態の抵抗変化素子３１０に係る第１の実施例の抵抗変化素子（３１０ａ）を作製した。　
　本実施例では、下部電極１１にはＴｉＮが用いた。また、第１抵抗変化層１２Ａ１には、Ｍｎ_３Ｏ_４にメタルのＭｎを１０％程度分散させた膜を用い、膜厚は２０ｎｍとした。第２抵抗変化層１２Ａ２には、Ｍｎ_３Ｏ_４に、ＭｎＯ_２を１０％程度分散させた膜を用い、膜厚は２０ｎｍとした。上部電極１３Ａとしては、Ｐｔを用いた。

　そして、抵抗変化素子３１０ａのリセット（消去）状態とセット（書き込み）状態との抵抗差を評価する。抵抗差の評価においては、後述するプローブメモリの構成を用いる。このとき、先端の径が１０ｎｍ以下に先鋭化されたプローブ対を使用する。　
　なお、本実施例においては、下部電極１１の上に第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２が積層され、その上に保護層１３Ｂが形成されている。　
　そして、プローブ対を保護層１３Ｂに接触させ、書き込み／消去は、そのうち１つを用いて実行する。書き込みは、抵抗変化素子３１０ａに、例えば、１０ｎｓｅｃ幅で、１Ｖの電圧パルスを印加することにより行う。また消去は、抵抗変化素子３１０ａに、例えば、１００ｎｓｅｃ幅で、０．２Ｖの電圧パルスを印加することにより行う。なお、半導体パラメータアナライザのようにＤＣ的な評価も可能である。

　また、書き込み／消去の合間に、プローブ対の他の１つを用いて読み出しを実行する。読み出しは、抵抗変化素子３１０ａに、例えば、１０ｎｓｅｃ幅で、０．１Ｖの電圧パルスを印加し、抵抗変化素子３１０ａの抵抗値を測定することにより行う。

　図７は、本発明の第１の実施例に係る抵抗変化素子の特性を例示するグラフ図である。　すなわち、同図は、抵抗変化素子３１０ａにパルス電圧を徐々に増加させつつ印加したときの電圧－電流特性である。横軸は電圧であり、縦軸は電流である。

　図７に表したように、抵抗変化素子３１０ａにおいては、抵抗の異なる４つの電圧が観測された。すなわち、約０．６Ｖ、約１．２５Ｖ、約１．４５Ｖ及び約１．６５Ｖの４つの電圧である。なお、本具体例では、初期状態が高抵抗状態であり、セットすることにより低抵抗状態となり、リセットすることにより高抵抗状態になる例である。初期状態が高抵抗状態であるときに、セットすることにより低抵抗状態するプロセスは、フォーミングと呼ぶこともある。

　このように、本実施例の抵抗変化素子３１０ａは抵抗が異なる状態に移行する４つの電圧を有しており、多値記録を可能とする抵抗変化素子が提供できる。

　また、この結果から、抵抗変化部１２を構成する第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２のそれぞれのセット電圧及びリセット電圧を求めると表１のようになった。このとき、それぞれの層の電気抵抗率、セット、リセット電圧をパラメータとして、フィッティングによってのようにして算出した。

　ただし、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２が積層された抵抗変化部１２の電気的特性を測定した結果からは、それぞれの抵抗変化層のセット電圧及びリセット電圧がいずれの抵抗変化層のものであるかは判別できないが、いずれかの抵抗変化層のものであるので、仮にどちらかの抵抗変化層のものであるとして割り当てた。

　表１に表したように、第１抵抗変化層１２Ａ１においては、リセット電圧は０．５９Ｖであり、セット電圧は１．４５Ｖである。一方、第２抵抗変化層１２Ａ２においては、リセット電圧は１．２５Ｖであり、セット電圧は１．６５Ｖである。このように、本実施例に係る抵抗変化素子３１０ａでは、抵抗変化部１２の第１抵抗変化層１２Ａ１と第２抵抗変化層１２Ａ２とで、リセット電圧及びセット電圧が異なる。

　これにより、図７に例示したように、抵抗変化素子３１０ａでは、４種の異なる抵抗状態に変化する４つの電圧が現れる。

　これにより、本実施例の抵抗変化素子３１０ａは、４値の異なる抵抗状態を有する多値メモリとして使用できる。

　なお、図７及び表１に示した特性は、ユニポーラ動作の場合の特性の一例である。バイポーラ動作では、異なる抵抗値となる電圧の値がユニーポーラ動作の場合と異なるが、バイポーラ動作も可能である。

　なお、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２の各層間の成膜は、それぞれ独立に行う。　
　また、下部電極１１の成膜と第１抵抗変化層１２Ａ１の成膜は、真空中で連続して行うことが必ずしも必要ないことから、下部電極１１となるＴｉＮ上に、自然酸化膜、すなわちＴｉＯｘ（１≦ｘ≦２）があっても良い。

　このように、自然酸化膜等がある場合には、第１抵抗変化層１２Ａ１や第２抵抗変化層１２Ａ２と他の膜との界面の組成は、上記の組成から若干ずれる。

　ここで、第１抵抗変化層１２Ａ１として用いたＭｎ_３Ｏ_４にメタルのＭｎを１０％程度分散させた膜は、Ｍｎ_３Ｏ_４にＭｎＯ_２を２０％程度分散させた膜で代用することもできる。また、Ｍｎ_３Ｏ_４にメタルのＭｎを５％程度分散させた膜で代用することができる。さらに、Ｍｎ_３Ｏ_４にＭｎＯ_２を１０％程度分散させた膜で代用すること等も可能である。

　（実施例２）
　本実施形態に係る第２の実施例の抵抗変化素子（３１０ｂ）では、第１抵抗変化層１２Ａ１には、厚さ２０ｎｍのＺｎ_１．１Ｍｎ_１．９Ｏ_４を用い、第２抵抗変化層１２Ａ２には、厚さ５０ｎｍのＮｉＯを用い、下部電極１１にはＴｉＮを用い、上部電極１３ＡにはＰｔを用いている。なお、ＮｉＯは、正確にはＮｉＯ_１－δ（０≦δ≦１）と記され、Ｎｉと酸素Ｏの比は１対１から若干ずれる場合もある。

　表２に、第２の実施例の抵抗変化膜３１０ｂも図７に例示したのと同様に、異なる４つの抵抗状態を有する電圧－電流特性を示した。これにより、本実施例の抵抗変化素子３１０ｂも４値の異なる抵抗状態を有する多値メモリとして使用できる。

　そして、その結果から第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２それぞれのリセット電圧及びセット電圧を求めた。その結果を表２に示す。

　表２に表したように、第２の実施例の抵抗変化素子３１０ｂでは、第１抵抗変化層１２Ａ１においては、リセット電圧が０．６Ｖであり、セット電圧が１．７Ｖであった。そして、第２抵抗変化層１２Ａ２においては、リセット電圧が１．６Ｖであり、セット電圧が２．０５Ｖであった。

　このように、本実施例の抵抗変化素子３１０ｂにおいては、第１抵抗変化層１２Ａ１と第２抵抗変化層１２Ａ２のそれぞれでリセット電圧とセット電圧が異なり、その結果、４つの抵抗状態を遷移するしきい値電圧が存在し、これにより、４値の異なる状態を有する多値メモリとして使用できる。

　本実施例においては、第１及び第２抵抗変化層１２Ａ１及び１２Ａ２の厚さが、２０ｎｍと５０ｎｍとの組み合わせである場合を示したが、これらは５ｎｍ以上、５０ｎｍ以下の範囲で好適であり、これにより、本実施形態に係る抵抗変化素子を用いた情報記録再生装置の特性を良好にすることができる。

　（実施例３）
　本実施形態に係る第３の実施例の抵抗変化素子（３１０ｃ）では、第１抵抗変化層１２Ａ１には、厚さが３０ｎｍで、微結晶グラファイトとアモルファスカーボンの１：１の混合体が用いられる。第２抵抗変化層１２Ａ２には、厚さが３０ｎｍで、微結晶グラファイトとアモルファスカーボンの２：１の混合体が用いられる。下部電極１１及び上部電極１３Ａには共にＴｉＮが用いられる。微結晶グラファイトとアモルファスカーボンの混合体同士は、例えば１０００℃以上など、通常の使用環境にて経験し得ない温度まで加熱する場合を除いては、ほとんど反応することは無く、その状態が保持される。

　本実施例の抵抗変化素子３１０ｃも図７に例示したのと同様に、異なる４つの抵抗状態を有する電圧－電流特性を示した。これにより、本実施例の抵抗変化素子３１０ｃも４値の異なる抵抗状態を有する多値メモリとして使用できる。

　そして、その結果から第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２それぞれのリセット電圧及びセット電圧を求めた。その結果を表３に示す。

　表３に表したように、本実施例の抵抗変化素子３１０ｃでは、第１抵抗変化層１２Ａ１においては、リセット電圧が０．４Ｖであり、セット電圧が１．２Ｖであった。そして、第２抵抗変化層１２Ａ２においては、リセット電圧が１．４Ｖであり、セット電圧が１．９Ｖであった。

　このように、本実施例の抵抗変化素子３１０ｃにおいては、第１抵抗変化層１２Ａ１と第２抵抗変化層１２Ａ２のそれぞれでリセット電圧とセット電圧が異なり、その結果、４つの抵抗状態を遷移するしきい値電圧が存在し、これにより、４値の異なる状態を有する多値メモリとして使用できる。

　本実施例においては、第１及び第２抵抗変化層１２Ａ１及び１２Ａ２の厚さが、３０ｎｍと３０ｎｍとの組み合わせである場合を示したが、これらは５ｎｍ以上、５０ｎｍ以下の範囲で好適であり、これにより、本実施形態に係る抵抗変化素子を用いた情報記録再生装置の特性を良好にすることができる。

　なお、微結晶グラファイトとアモルファスカーボンの混合体において、その混合比はさまざまな方法にて測定することができる。例えば、ラマン分光により、Ｄ－バンドとＧ－バンドとのピークの比、もしくは面積強度の比を比較することにより、断面ＴＥＭの探察により、電子スピン共鳴（ＥＳＲ）により、X線光電子分光法（ＸＰＳ）により、もしくは電子線エネルギー損失分光法（ＥＥＬＳ）などにより求めることができる。また、電気抵抗率の温度変化を測定することにより、その電気抵抗率の絶対値と温度係数とからも、微結晶グラファイトとアモルファスカーボンとの混合比を見積もることができる。

　微結晶グラファイトとアモルファスカーボンの混合体の電気抵抗率は、１０^－４Ωcmから１０^２Ωcmの間で可変させた。微結晶グラファイトとアモルファスカーボンの混合体の電気抵抗率は、微結晶グラファイトとアモルファスカーボンの混合比のみに依存するのではなく、微結晶グラファイトの結晶粒径、およびその黒鉛化度にも依存する。微結晶グラファイトの結晶粒径は、いわゆる面内方向とｃ軸方向の違いでも電気抵抗率への寄与が異なる。一般的にはグラファイトの面内方向への電気抵抗率は、ｃ軸方向のそれと比較すると低い。そのため、面内方向の結晶粒径Ｌａが大きく、その方向への電流のパスが多い場合には、電気抵抗率は下がる傾向にある。一方で、面内方向の結晶粒径があまり成長していないが、ｃ軸方向への積層構造は保たれ、ｃ軸方向の結晶粒径Ｌｃとしては大きい場合には、この方向に電流のパスが多い場合でも物質としての電気抵抗率はそれほど下がらない。

　微結晶グラファイトの結晶粒径としては、５ｎｍ以下、より好適には２ｎｍ以下が望ましい。

　微結晶グラファイトとアモルファス・カーボンの混合体の製造方法としては、炭化水素系、例えばＣＨ_４、Ｃ_３Ｈ_６などのガスを反応ガスに用いるＣＶＤ法、もしくはグラファイト（黒鉛）のスパッタリング・ターゲットを用いたスパッタ法などが好適はである。これらの成膜条件を可変させることで、混合体の組織（微結晶グラファイトとアモルファスカーボンの比や結晶構造等）、電気抵抗率を可変することができる。

　特に成膜時の温度に敏感であり、４００℃、５００℃、６００℃と温度を上げてくほど、グラファイト成分が多くなる。一方で成膜速度が速い場合には、グラファイト成分は多くなり難い。ＣＶＤ法を用いる場合には、膜中に反応ガス成分の水素が残留することがあるが、その量は１５原子パーセント（原子百分率）程度まで及ぶことも珍しくない。この場合でも本発明の趣旨を逸脱するもではない。

　また、グラファイトのその結晶構造の異方性から、グラファイトの層（２次元グラファイト、もしくはグラフェンなどとも呼ばれる）と層の間に様々な原子、分子を含有できる。これらはグラファイト層間化合物（ＧＩＣ）として知られている。上記の水素および以下に述べる窒素、ボロン（Ｂ）等の成分以外にも添加することが可能である。いわゆる、炭素はグラファイトやアモルファスカーボン(無定形炭素)以外も、ダイヤモンド、またはダインモンド・ライク・カーボン（ＤＬＣ）、フラーレン、カーボン・ナノ・チューブ（ＣＮＴ）など様々な形態をとることができる。これらが微量含まれていても本発明の範囲を逸脱するものではない。

　（実施例４）
　本実施形態に係る第４の実施例の抵抗変化膜（３１０ｄ）では、第１抵抗変化層１２Ａ１には、厚さが０ｎｍで、微結晶グラファイトとアモルファス・カーボンの１：１の混合体が用いられる。第２抵抗変化層１２Ａ２には、厚さが３０ｎｍで、窒素が２原子パーセント添加された微結晶グラファイトとアモルファス・カーボンの１：１の混合体が用いられる。下部電極１１及び上部電極１３Ａには共にＴｉＮが用いられる。

　本実施例の抵抗変化膜３１０ｄも図７に例示したのと同様に、異なる４つの抵抗状態を有する電圧－電流特性を示した。これにより、本実施例の抵抗変化素子３１０ｄも４値の異なる抵抗状態を有する多値メモリとして使用できる。

　そして、その結果から第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２それぞれのリセット電圧及びセット電圧を求めた。その結果を表４に示す。

　表４に表したように、本実施例の抵抗変化素子３１０ｄでは、第１抵抗変化層１２Ａ１においては、リセット電圧が０．４Ｖであり、セット電圧が１．１Ｖであった。そして、第２抵抗変化層１２Ａ２においては、リセット電圧が１．４Ｖであり、セット電圧が１．８Ｖであった。

　このように、本実施例の抵抗変化素子３１０ｄにおいては、第１抵抗変化層１２Ａ１と第２抵抗変化層１２Ａ２のそれぞれでリセット電圧とセット電圧が異なり、その結果、４つの抵抗状態を遷移するしきい値電圧が存在し、これにより、４値の異なる状態を有する多値メモリとして使用できる。

　本実施例においては、第１及び第２抵抗変化層１２Ａ１及び１２Ａ２の厚さが、４０ｎｍと３０ｎｍとの組み合わせである場合を示したが、これらは５ｎｍ以上、５０ｎｍ以下の範囲で好適であり、これにより、本実施形態に係る抵抗変化素子を用いた情報記録再生装置の特性を良好にすることができる。

　（実施例５）
　本実施形態に係る第５の実施例の抵抗変化膜（３１０ｅ）では、第１抵抗変化層１２Ａ１には、厚さが４０ｎｍで、微結晶グラファイトとアモルファスカーボンの１：１の混合体が用いられる。第２抵抗変化層１２Ａ２には、厚さが３０ｎｍで、窒素が２原子パーセントで添加された微結晶グラファイトとアモルファスカーボンの１：１の混合体が用いられる。下部電極１１及び上部電極１３Ａには共にＴｉＮが用いられる。

　本実施例の抵抗変化膜３１０ｅも図７に例示したのと同様に、異なる４つの抵抗状態を有する電圧－電流特性を示した。これにより、本実施例の抵抗変化素子３１０ｅも４値の異なる抵抗状態を有する多値メモリとして使用できる。

　そして、その結果から第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２それぞれのリセット電圧及びセット電圧を求めた。その結果を表５に示す。

　表５に表したように、本実施例の抵抗変化素子３１０ｅでは、第１抵抗変化層１２Ａ１においては、リセット電圧が０．４Ｖであり、セット電圧が１．１Ｖであった。そして、第２抵抗変化層１２Ａ２においては、リセット電圧が１．３Ｖであり、セット電圧が２．０Ｖであった。

　このように、本実施例の抵抗変化素子３１０ｅにおいては、第１抵抗変化層１２Ａ１と第２抵抗変化層１２Ａ２のそれぞれでリセット電圧とセット電圧が異なり、その結果、４つの抵抗状態を遷移するしきい値電圧が存在し、これにより、４値の異なる状態を有する多値メモリとして使用できる。

　（実施例６）
　本実施形態に係る第６の実施例の抵抗変化膜（３１０ｆ）では、第１抵抗変化層１２Ａ１には、厚さが４０ｎｍで、微結晶グラファイトとアモルファスカーボンの１：１の混合体が用いられる。第２抵抗変化層１２Ａ２には、厚さが４０ｎｍで、ボロン（Ｂ）が３原子パーセントで添加された微結晶グラファイトとアモルファスカーボンの２：１の混合体が用いられる。下部電極１１及び上部電極１３Ａには、共にＴｉＮが用いられる。

　本実施例の抵抗変化膜３１０ｆも図７に例示したのと同様に、異なる４つの抵抗状態を有する電圧－電流特性を示した。これにより、本実施例の抵抗変化素子３１０ｆも４値の異なる抵抗状態を有する多値メモリとして使用できる。

　そして、その結果から第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２それぞれのリセット電圧及びセット電圧を求めた。その結果を表６に示す。

　表６に表したように、本実施例の抵抗変化素子３１０ｆでは、第１抵抗変化層１２Ａ１においては、リセット電圧が０．４Ｖであり、セット電圧が１．１Ｖであった。そして、第２抵抗変化層１２Ａ２においては、リセット電圧が１．４Ｖであり、セット電圧が１．８Ｖであった。

　このように、本実施例の抵抗変化素子３１０ｆにおいては、第１抵抗変化層１２Ａ１と第２抵抗変化層１２Ａ２のそれぞれでリセット電圧とセット電圧が異なり、その結果、４つの抵抗状態を遷移するしきい値電圧が存在し、これにより、４値の異なる状態を有する多値メモリとして使用できる。

　本実施例においては、第１及び第２抵抗変化層１２Ａ１及び１２Ａ２の厚さが、４０ｎｍと４０ｎｍとの組み合わせである場合を示したが、これらは５ｎｍ以上、５０ｎｍ以下の範囲で好適であり、これにより、本実施形態に係る抵抗変化素子を用いた情報記録再生装置の特性を良好にすることができる。

　（第１の比較例）
　第１の比較例の抵抗変化素子においては、抵抗変化部１２が１種類の材料で構成されている。すなわち、抵抗変化層１２が、厚さ２０ｎｍのＭｎ_１．９Ｏ_３のみの材料で構成される。これに以外は、第１の実施例の抵抗変化素子３１０ａと同様である。

　このような第１の比較例の抵抗変化素子においては、ユニポーラ動作時のリセット電圧は約＋０．５Ｖであり、セット電圧は約＋１．５Ｖであった。バイポーラ動作時のリセット電圧は約＋０．５Ｖであり、セット電圧は約－０．５Ｖであったが、繰り返し通電サイクルにおける特性の安定性が悪く、どの素子も数百回程度で上記の動作ができなくなってしまった。そして、１つの抵抗変化素子に多値の情報を記録、再生することはできなかった。

　（第２の実施の形態）
　図８は、本発明の第２の実施形態に係る抵抗変化素子の構成を例示する模式的断面図である。　
　図８に表したように、本発明の第２の実施形態に係る抵抗変化素子３２０においては、下部電極１１の上に第１抵抗変化層１２Ａ１、第２抵抗変化層１２Ａ２・・・第Ｎ抵抗変化層１２ＡＮが順次積層され、さらに最上層の第Ｎ抵抗変化層１２ＡＮの上に、上部電極１３Ａを積層した構造を有する。ここで、Ｎは２以上の整数である。

　すなわち、抵抗変化素子３２０においては、抵抗変化部１２が、組成が互いに異なり、電気的特性が互いに異なる複数の抵抗変化層を有する。　
　すなわち、第１抵抗変化層１２Ａ１、第２抵抗変化層１２Ａ２・・・第Ｎ抵抗変化層１２ＡＮは、それぞれ異なる組成で構成される。そして、第１抵抗変化層１２Ａ１、第２抵抗変化層１２Ａ２・・・第Ｎ抵抗変化層１２ＡＮは、それぞれ抵抗変化層であり、それぞれのセット電圧Ｖｓ_ｉ、セット電流Ｉｓ_ｉ、及び、リセット電圧Ｖｒ_ｉ、ｉ＝１～Ｎ）は、互いに異なる。

　本実施形態に係る抵抗変化素子３２０は、それぞれの特性が異なるＮ層の抵抗変化層を有することから、２^Ｎの異なる状態を有する。そして、例えば、最下層の第１抵抗変化層１２Ａ１の状態をＬＳＢとし、最上層の第Ｎ抵抗変化層１２ＡＮの状態をＭＳＢとして、Ｎビットのメモリセルとして機能する。

　このように、本実施形態に係る抵抗変化素子３２０においては、抵抗変化部１２が、組成異なり、電気的特性が異なる、任意の複数の抵抗変化層を有することができる。

　（第３の実施の形態）
　図９は、本発明の第３の実施形態に係る抵抗変化素子の構成を例示する模式的断面図である。　
　図９に表したように、本発明の第３の実施形態に係る抵抗変化素子３３０においては、第１抵抗変化層１２Ａ１と、第２抵抗変化層１２Ａ２が設けられ、それらの間に層間分離層（分離層）１２Ｃ１が設けられている。これ以外は、抵抗変化素子３１０と同様とすることができるので説明を省略する。

　層間分離層１２Ｃ１には、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２に用いられる在留尾とは異なる材料を用いることができる。層間分離層１２Ｃ１には、例えば、各種の金属膜を用いることができる。

　本実施形態に係る抵抗変化素子３３０においては、第１抵抗変化層１２Ａ１と第２抵抗変化層１２Ａ２との間に層間分離層１２Ｃ１が設けられるので、第１抵抗変化層1２Ａ１と第１抵抗変化層１２Ａ２との間の元素の拡散を抑制することができる。これにより、耐熱性や耐環境性、そして書き換え耐久性が高くなるという効果がある。

　また、抵抗変化部１２の結晶性が向上し、素子間のばらつきやロット間のばらつきも大幅に低減できる。

　そして、安定した書き換え動作の回数を増大させる。これは書き換え動作時に抵抗変化部１２と他の層との間の元素の拡散、抵抗変化部１２の内部での偏析等の原子レベルでの変化を非常に小さくするか、それぞれが相殺する方向に働かせる効果である。

　このように、本実施形態に係る抵抗変化素子３３０によれば、多値記録を可能とし、性能が安定し、書き換え回数の高いる抵抗変化素子が提供できる。

　(実施例７）
　本実施形態に係る第７の実施例の抵抗変化素子３３０ａを作製した。本実施例では、下部電極１１、第１抵抗変化層１２Ａ１、第２抵抗変化層１２Ａ１及び上部電極１３Ａは、第２の実施例の抵抗変化素子３１０ｂと同じ構成とした。そして、第１抵抗変化層１２Ａと第２抵抗変化層１２Ａ２との間の層間分離層１２Ｃ１として、ＺｎＯにＡｌを６原子パーセント添加した膜を２ｎｍの厚さで形成した。

　このようにして作製された本実施例の抵抗変化素子３３０ａの特性は、第２の実施例の抵抗変化素子３１０ｂの第１～第４のしきい値電圧と実質的に同じである。

　図１０は、本発明の第３の実施形態に係る別の抵抗変化素子の構成を例示する模式的断面図である。　
　図１０に表したように、本発明の第３の実施形態に係る別の抵抗変化素子３３１においては、抵抗変化部１２が３つ以上の抵抗変化層を有しており、それぞれの抵抗変化層の間に、上記で説明した層間分離層が設けられている。

　すなわち、抵抗変化素子３１１の抵抗変化部１２は、第１抵抗変化層１２Ａ１、第２抵抗変化層１２Ａ２・・・第Ｎ抵抗変化層１２ＡＮが設けられ、それぞれの間に、第１層間分離層１２Ｃ１、第２層間分離層１２Ｃ２・・・第（Ｎ－１）層間分離層１２Ｃ（Ｎ－１）が設けられている。

　これにより、それぞれの抵抗変化層（の第１抵抗変化層1２Ａ１～第Ｎ抵抗変化層１２ＡＮ）のそれぞれの間の元素の拡散を抑制することができる。これにより、耐熱性や耐環境性、そして書き換え耐久性が高くなるという効果がある。

　また、抵抗変化部１２の各層の結晶性が向上し、素子間のばらつきやロット間のばらつきも大幅に低減できる。

　このように、本実施形態に係る別の抵抗変化素子３３１によれば、さらにビット数の高い多値記録を可能とし、性能が安定し、書き換え回数の高いる抵抗変化素子が提供できる。

　（第４の実施の形態）
　図１１は、本発明の第４の実施形態に係る抵抗変化素子の構成を例示する模式的断面図である。　
　図１１に表したように、本発明の第４の実施形態に係る抵抗変化素子３４０は、上記の抵抗変化素子３３０において、下部電極１１と第１抵抗変化層１２Ａ１との間に、電極側分離層１２Ｃ０が設けられている。

　このように、下部電極１１と第１抵抗変化層１２Ａ１との間に電極側分離層（分離層）１２Ｃ０を設けることにより、下部電極１１と第１抵抗変化層１２Ａ１との間の元素の拡散が防止でき、耐熱性や耐環境性、そして書き換え耐久性が高くすることができる。

　なお、上記の層間分離層（第１層間分離層１２Ｃ１～第Ｎ層間分離層１２ＣＮ）及び電極側分離層１２Ｃ０を合わせて、分離層１２Ｃと言う。

　（実施例８）
　本発明の第４の実施形態の第８の実施例の抵抗変化素子３４０ａを作製した。このとき、電極側分離層１２Ｃ０には、ＳｎＯ_２にＳｂ_２Ｏ_３を５原子パーセントで添加した材料を用いた。それ以外は、第７の実施例の抵抗変化素子３３０ａと同様とする。

　すなわち第１抵抗変化層１２Ａ２には、厚さ２０ｎｍのＺｎ_１．１Ｍｎ_１．９Ｏ_４を用い、第２抵抗変化層１２Ａ２には、厚さ５０ｎｍのＮｉＯを用い、下部電極１１にはＴｉＮを用い、上部電極１３ＡにはＰｔを用いる。

　このような構成の抵抗変化素子３４０ａのリセット電圧及びセット電圧は、表２と同様であり、互いに異なる。従って、実施例１～７と同様に、いわゆる多値の情報を記録、再生することができる。

　　(実施例９）
　本発明の第４の実施形態に係る第９の実施例として各種の構成の抵抗変化素子を作製した。　
　すなわち、下部電極１１にはＴｉＮを用い、第１抵抗変化層１２Ａ１には、Ｍｎ_３Ｏ_４にメタルのＭｎを分散させた膜さ２０ｎｍの膜を用い、第２抵抗変化層１２Ａ２には、Ｍｎ_３Ｏ_４にＭｎＯ_２を分散させた厚さ２０ｎｍの膜を用い、上部電極１３ＡにはＰｔを用いた。この際、Ｍｎ_３Ｏ_４に分散させるメタルのＭｎの比率、及び、Ｍｎ_３Ｏ_４に分散させるＭｎＯ_２の比率を変えた試料を作成した。

　また、層間分離層１２Ｃ１及び分離層１２Ｃ０には、厚さ１ｎｍのＴｉＯｓ（１≦ｓ≦２）とＳｎＯ_２の混合膜を用いた。そして、層間分離層１２Ｃ１及び分離層１２Ｃ０として、ＺｎＯとＡｌ_２Ｏ_３の混合膜（ＺｎＯにＡｌをドープしたものとも言える）、ＺｎＯとＧａ_２Ｏ_３の混合膜（これはＺｎＯにＧａをドープしたものとも言える）、ＳｎＯ_２にＮｂ_２Ｏ_５を混合した膜、ＳｎＯ_２にＴａ_２Ｏ_５を混合した膜、ＳｎＯ_２にＳｂ_２Ｏ_３を混合した膜、Ｉｎ_２Ｏ_３にＺｎＯを混合した膜、ＩｒＯ_２とＩｒとを混合した膜、ＲｕＯ_２とＲｕとを混合した膜が用いられた。

　これらの第１及び第２抵抗変化層のリセット電圧及びセット電圧の測定結果を、表７に示す。

　表７に表したように、各試料において、各抵抗変化層のリセット電圧及びセット電圧として、それぞれ異なる値が測定された。

　上記において、Ｍｎ_３Ｏ_４に分散させるメタルのＭｎの比率、及び、Ｍｎ_３Ｏ_４に分散させるＭｎＯ_２の比率や分散状態等を制御し、また、用いる層間分離層１２Ｃ１及び分離層１２Ｃ０の材料を変えることで、抵抗変化素子の各抵抗変化層のリセット電圧及びセット電圧が制御される。また、各抵抗変化層のそれぞれの層厚も、表７に例示したようにリセット電圧及びセット電圧が所定の範囲に入るように適正な値に制御されている。

　表７に示した試料１～試料１４においても、例えば第１の実施例の抵抗変化素子３１０ａと同様に、多値の記録が可能であり、再生も可能であった。

　本実施例の結果からも、層間分離層１２Ｃ１及び分離層１２Ｃ０を用いることによって第１抵抗変化層１２Ａ１と第２抵抗変化層１２Ａ２との間、及び、第１抵抗変化層１２Ａ１と下部電極１１との間における元素の拡散が比較的小さくなり、耐熱性や耐環境性、そして書き換え耐久性が高くなることが確認される。また、これと同時に、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２における結晶性が向上し、素子間のばらつき、ロット間のばらつきも大幅に低減できた。

　どの抵抗変化素子も数千回以上の安定した書き換え動作が観測され、さらにそれ以上の回数の書き換えも可能であった。

　これは、書き換え動作時に抵抗変化層と他の層との間の元素の拡散や、抵抗変化層の内部での偏析等の原子レベルでの変化が非常に小さいか、それぞれが相殺する方向に働くことを意味している。

　そして、そのときの動作電圧の変化も、試料ごとのばらつきや測定誤差の範囲内であり、変動が非常に小さいことから、書き換え動作時に抵抗変化層と他の層との間の元素の拡散や、抵抗変化層の内部での偏析等が小さいと推定される。書き換え動作の繰り返しサイクル特性は、いずれの抵抗変化素子も１０００回以上であり、データ・リテンションも良好であった。

　以上説明した実施例の抵抗変化素子の評価結果から、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２のいずれか一方のリセット電圧と、いずれか他方のセット電圧と、の差は、繰り返し動作におけるばらつきや、抵抗変化素子間のばらつきや、さらには、パルス動作のときにはリンギング等のノイズ成分の大きさ等にも依存するが、発明者が実施した例の範囲では、０．１Ｖ以上が望ましい。　
　さらに、０．２Ｖ以上であると、さらに望ましい。

　また、層間分離層１２Ｃ１及び分離層１２Ｃ０の膜厚は、０．５ｎｍ以上で効果を発揮する。すなわち、５０ｎｍ以上では層間分離層１２Ｃ１及び分離層１２Ｃ０に接している抵抗変化層（第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２）の状態を変化させてしまう。製造上の要求からも、層間分離層１２Ｃ１及び分離層１２Ｃ０の膜厚は、あまり厚くすることは望ましく、１～５ｎｍ程度が最も好適で、１０～２０ｎｍ程度であるならば、特に製造上差異は無かった。

　従って、層間分離層１２Ｃ１及び分離層１２Ｃ０の厚さは、０．５ｎｍ以上、５０ｎｍ以下が好適である。

　上記の実施例では、第１抵抗変化層１２Ａ１と第２抵抗変化層１２Ａ２の厚さが２０ｎｍと５０ｎｍの組み合わせの場合を例示したが、これらは５ｎｍ以上、５０ｎｍ以下の範囲で好適な情報記録再生装置とすることができる。

　（第２の比較例）
　実施例９と同様な構成で、抵抗変化部１２の第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２のリセット電圧が０．５Ｖで同じで、抵抗変化部１２の第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２のセット電圧が１．８Ｖで同じ構成の試料を評価した。この場合には当然ながら抵抗変化部１２のリセット電圧は、約＋０．５Ｖで、リセット電圧は、約＋１．８Ｖであった。また、多値の情報を記録、再生することはできなかった。

　以上、説明したように、第１～９の実施例のいずれにおいても、情報記録再生装置として、記録膜の特性を制御することで、多値の情報を記録、再生することができた。また、従来よりも低消費電力化を達成でき、かつサイクル特性を見ても、本実施例が格段に優れていた。

　図１２は、本発明の第４の実施形態に係る別の抵抗変化素子の構成を例示する模式的断面図である。　
　図１２に表したように、本発明の第４の実施形態に係る別の抵抗変化素子３４１では、抵抗変化部１２がＮ個の抵抗変化層（第１～第Ｎ抵抗変化１２Ａ１～１２ＡＮ）で構成され、それぞれの抵抗変化層の間に層間分離層１２Ｃ１～１２Ｃ（Ｎ－１）が設けられ、抵抗変化部１２と下部電極１１との間に分離層１２Ｃ０が設けられ、抵抗変化部１２と上部電極１３Ａとの間に分離層１２ＣＮが設けられている。

　このように、任意のＮ個の抵抗変化層の間に層間分離層を設けることができる。なお、Ｎ個の抵抗変化層のそれぞれの間の全てに層間分離層を設けなくても良く、任意の箇所に設けても良い。

　また、下部電極１１及び上部電極１３のいずれかの間に分離層を設けることができる。　ここで、第１～第Ｎの層間分離層１２Ｃ１～１２Ｃ（Ｎ－１）を総称して、層間分離層１２Ｃという。　
　また分離層１２Ｃ０は下部電極１１及び上部電極１３Ａの少なくともいずれかと兼用されても良い。

　（第５の実施の形態）
　図１３は、本発明の第５の実施形態に係る抵抗変化素子の構成を例示する模式的断面図である。　
　図１３に表したように、本発明の第５の実施の形態における抵抗変化素子３５０は、下部電極１１と第１抵抗変化層１２Ａ１との間に電流制限層１２Ｄが設けられている。

　既に説明したように、抵抗変化素子において、例えば、消去状態から第１抵抗変化層１２Ａ１のみがセット状態に変化する場合、第１抵抗変化層１２Ａ１と第２抵抗変化層１２Ａ２の両者にかかっていた電圧がほぼ第２抵抗変化層１２Ａ２のみにかかることになり、ラッシュ電流が流れる。また、その電圧が、第２抵抗変化層１２Ａ２のセット電圧より大きい場合には、第２抵抗変化層１２Ａ2も同時にリセットする場合が発生する。　そこで、本実施形態に係る抵抗変化素子３５０において、このようなラッシュ電流を制限するために、下部電極１１と抵抗変化部１２との間に、電流制限層１２Ｄを設けている。

　この電流制限層１２Ｄには、アクティブ・デバイスであるトランジスタやダイオードも利用可能であるが、抵抗変化素子を含めた素子電体の電気抵抗が高くなるような、いわゆる抵抗層を用いることができる。

　また、電流制限層１２Ｄは、下部電極１１と抵抗変化部１２との間、及び、抵抗変化部１２と上部電極１３Ａとの間、の少なくともいずれかに設けることができる。

　なお、後述するように、抵抗変化素子が応用される情報記録再生装置におけるトランジスタ、ダイオード、抵抗、キャパシタを用いるドライバ回路で電流を制限することも可能である。

　図１４は、本発明の第５の実施形態に係る別の抵抗変化素子の構成を例示する模式的断面図である。　
　図１４に表したように、本実施形態に係る別の抵抗変化素子３５１においては、抵抗変化部１２が、Ｎ個の抵抗変化層（第１～第Ｎ抵抗変化１２Ａ１～１２ＡＮ）で構成され、それぞれの抵抗変化層の間に層間分離層１２Ｃ１～１２Ｃ（Ｎ－１）が設けられ、下部電極１２と第１抵抗変化層１２Ａ１との間に電流制限層１２Ｄが設けられている。

　なお、電流制限層１２Ｄは抵抗変化層１２Ｄと上部電極１３Ａとの間に設けても良く、また、電流制限層１２Ｄは、下部電極１１と上部電極１３Ａとの間の任意の場所に設けることができ、また、任意の数の電流制限層１２Ｄを設けることができる。

　（第６の実施の形態）
　図１５は、本発明の第６の実施形態に係る抵抗変化素子の構成を例示する模式的断面図である。　
　図１５に表したように、本発明の第６の実施形態に係る抵抗変化素子３６０は、下部電極１１と第１記録素子１２Ａ１との間に、抵抗変化層の配向を制御する配向制御層１１Ａが設けられている。

　この配向制御層１１Ａには、例えば、各種の金属と窒素との化合物を用いることができ、これにより、抵抗変化層の配向性を高め、特性の良好な抵抗変化層が再現性良く得られる。

　本実施形態に係る抵抗変化素子３６０が応用される情報記録再生装置においては、多値の記録が行われる。この際、抵抗変化素子３６０には高い品質が求められ、このためには、複数の抵抗変化層の特性が安定することが非常に重要である。このとき、本実施形態に係る抵抗変化素子３６０において、配向制御層１１Ｄを設けることで、抵抗変化層の品質を安定化させる。これにより、品質が高い多値記録を可能とする抵抗変化素子が抵抗できる。

　（第７の実施の形態）
　図１６は、本発明の第７の実施形態に係る抵抗変化素子の構成を例示する模式的断面図である。　
　図１６（ａ）に表したように、本発明の第７の実施形態に係る抵抗変化素子３７０においては、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２のそれぞれに隣接して、それぞれ第１イオン格納層１２Ｂ１及び第２イオン格納層１２Ｂ２が設けられている。

　第１イオン格納層１２Ｂ１及び第２イオン格納層１２Ａ２は、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２から排出されるイオンを格納する機能を有し、イオンの移動をより円滑化する効果を有する。また、用いる材料の工夫により、イオンの出入りによらず高い電子伝導性を常に有することができ、また、結晶構造安定性の維持を保障する効果を有することもできる。この結果、逆方向電圧印加によるディスターブ耐性を向上させることができる。　
　また、図１６（ｂ）に表したように、抵抗変化素子３７１においては、第１抵抗変化層１２Ａ１に隣接して第１イオン格納層１２Ｂ１が設けられている。　
　また、図１６（ｃ）に表したように、抵抗変化素子３７２においては、第２抵抗変化層１２Ａ２に隣接して第２イオン格納層１２Ｂ２が設けられている。　
　このように、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２の少なくともいずれかに、イオン格納層を設けても良い。

　また、図１６（ｄ）に表したように、抵抗変化素子３７３においては、抵抗変化部１２において、Ｎ個の抵抗変化層、すなわち、第１～第Ｎ抵抗変化層１２Ａ１～１２ＡＮが設けられており、第１～第Ｎ抵抗変化層１２Ａ１～１２ＡＮの少なくともいずれかのそれぞれに、第１～第Ｎイオン格納層１２Ｂ１～１２ＢＮが設けられている。

　なお、第１～第Ｎ抵抗変化層１２Ａ１～１２ＡＮを総称して抵抗変化層１２Ａという。また、第１～第Ｎイオン格納層１２Ｂ１～１２ＢＮを総称してイオン格納層１２Ｂという。

　このように、本実施形態に係る抵抗変化素子３７０～３７３のように、抵抗変化部１２において、抵抗変化層１２Ａにイオン格納層を設けることで、抵抗変化動作が安定した抵抗変化素子が提供できる。

　第１イオン格納層１２Ａ１及び第２イオン格納層１２Ａ２に用いることができる材料については後述する。

　以下、本発明の実施形態に係る抵抗変化素子に用いられる抵抗変化層において、抵抗の異なる複数の状態が生成される機構についての一例について説明し、あわせて、抵抗変化層や電極などに適用できる構成や材料について説明する。

　図１７は、本発明の実施形態に係る抵抗変化素子の一部の構成及び動作を例示する模式図である。　
　なお、同図は、説明を簡単にするため、１つの抵抗変化層における動作を例示しているので、下部電極１１と上部電極１３Ａとの間に１つの抵抗変化層（抵抗変化部１２）がある場合が例示されている。

　図１７に表したように、記録部（抵抗変化部）１２は、第１種の層８１を有し、第１種の層８１は、拡散イオン５２（Ａイオン）と、遷移元素イオン５１（Mイオン）と、陰イオン６１（Ｘイオン）を有する第１種の化合物７１からなる。

　すなわち、抵抗変化層１２Ａに用いられる化合物は、例えば、少なくとも２種類の陽イオン元素を有する複合化合物から構成され、前記陽イオン元素の少なくとも１種類は、電子が不完全に満たされたｄ軌道を有する遷移元素であり、少なくとも１種類の遷移元素を有する。

　より具体的には、記録層１２Ａに用いられる化合物は、少なくとも２種類の陽イオン元素を有する複合化合物から構成され、前記陽イオン元素の少なくとも１種類は、電子が不完全に満たされたｄ軌道を有する遷移元素を含む導電性酸化物とすることができる。

　以下では、初期状態を高抵抗状態ＨＲとし、記録部１２に形成される電位勾配により記録部１２の状態を変化させ、記録部１２に伝導性を持たせて低抵抗状態ＬＲとすることにより行う情報記録を行う場合の機構の一例を説明する。

　まず、セット動作ＳＯにおいては、例えば、上部電極１３Ａの電位が下部電極１１の電位よりも相対的に低い状態を作る。すなわち、例えば、下部電極１１を固定電位（例えば、接地電位）とし、上部電極１３Ａに負の電位を与える。

　このとき、抵抗変化部１２内の拡散イオン５２の一部が上部電極（陰極）１３Ａの側に移動し、記録部（結晶）１２内の拡散イオン５２が陰イオン６１に対して相対的に減少する。上部電極１３Ａの側に移動した拡散イオン５２は、上部電極１３Ａから電子を受け取り、メタル（Ａ金属５２ｍ）として析出し、メタル層１４を形成する。

　記録部１２の内部では、陰イオン６１が過剰となり、結果的に、記録部１２内の遷移元素イオン５１の価数を上昇させる。つまり、記録部１２は、キャリアの注入により電子伝導性を有するようになるため、セット状態となり、情報記録が完了する。

　情報再生に関しては、電流パルスを記録部１２に流し、記録部１２の抵抗値を検出することにより行う。ただし、電流パルスは、記録部１２を構成する材料が状態変化を起こさない程度の微小な値とされる。

　以上の過程は、一種の電気分解であり、下部電極（陽極）１１の側では、電気化学的酸化により酸化剤が生じ、上部電極（陰極）１３Ａの側では、電気化学的還元により還元剤が生じた、と考えることができる。

　このため、情報記録の状態（低抵抗状態ＬＲ）を初期状態（高抵抗状態ＨＲ）に戻すには、例えば、記録部１２を大電流パルスによりジュール加熱して、記録部１２の酸化還元反応を促進させれば良い。すなわち、大電流パルスの遮断後の残留熱により記録部１２は、高抵抗状態ＨＲに戻る（リセット動作ＲＯ）。

　なお、この動作機構を用いた場合、室温でリセット動作ＲＯが生じないように、リテンション時間が十分長く確保される。そして、リセット動作ＲＯの消費電力は小さくされる。

　これに対し、拡散イオン５２の配位数を小さく（理想的には２以下に）する、もしくは、価数を２以上にする、又は、陰イオン６１の価数を上げる（理想的には３以上にする）ことで、リテンション時間を十分小さくできる。

　また、結晶破壊を引き起こさないために拡散イオン５２の価数を２以下にし、それと共に、記録部（結晶）１２内を移動する拡散イオン５２の移動パスを数多く有する材料を用いることで上記の消費電力を十分に小さくすることができる。

　そのような特性を記録部１２に持たせるためには、以下において述べるような元素及び結晶構造、そして、イオン格納層を採用すれば良い。

　記録部（抵抗変化部）１２の各層（各抵抗変化層）には、以下の（１）～（３）で表される材料の少なくともいずれかを用いることができる。

　（１）Ａ_ｘＭ_ｙＸ_４（０．１≦ｘ≦２．２、１．８≦ｙ≦２）
　ここで、Ａは、Ｎａ、Ｋ、Ｒｂ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｇａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇｅ、Ａｇ、Ａｕ、Ｃｄ、Ｓｎ、Ｓｂ、Ｐｔ、Ｐｄ、Ｈｇ、Ｔｌ、Ｐｂ及びＢｉよりなる群から選択された少なくともいずれかを含む元素であり、Ｍは、Ａｌ、Ｇａ、Ｔｉ、Ｇｅ、Ｓｎ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ及びＲｈよりなる群から選択された少なくともいずれかを含む元素であり、前記ＸはＯ及びＮよりなる群から選択された少なくともいずれかを含む元素であり、ＡとＭとは互いに異なる元素である。

　（２）Ａ_ｘＭ_ｙＸ_３（０．５≦ｘ≦１．１、０．９≦ｙ≦１）
　ここで、Ａは、Ｎａ、Ｋ、Ｒｂ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｇａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇｅ、Ａｇ、Ａｕ、Ｃｄ、Ｓｎ、Ｓｂ、Ｐｔ、Ｐｄ、Ｈｇ、Ｔｌ、Ｐｂ及びＢｉよりなる群から選択された少なくともいずれかを含む元素であり、Ｍは、Ａｌ、Ｇａ、Ｔｉ、Ｇｅ、Ｓｎ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ及びＲｈよりなる群から選択された少なくともいずれかを含む元素であり、Ｘは、Ｏ及びＮよりなる群から選択された少なくともいずれかを含む元素であり、ＡとＭとは互いに異なる元素である。

　（３）Ａ_ｘＭ_ｙＸ_４（０．５≦ｘ≦１．１、０．９≦ｙ≦１）
　ここで、Ａは、Ｍｇ、Ｃａ、Ｓｒ、Ａｌ、Ｇａ、Ｓｂ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｒｈ、Ｉｎ、Ｓｂ、Ｔｌ、Ｐｂ及びＢｉよりなる群から選択された少なくともいずれかを含む元素であり、Ｍは、Ａｌ、Ｇａ、Ｔｉ、Ｇｅ、Ｓｎ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｎ、Ｍｏ、Ｗ、Ｉｒ及びＯｓよりなる群から選択された少なくともいずれかを含む元素であり、Ｘは、Ｏ及びＮよりなる群から選択された少なくともいずれかを含む元素であり、ＡとＭとは互いに異なる元素である。

　また、記録部（抵抗変化部）１２の各層（各抵抗変化層）には、コランダム構造、ルチル構造、スピネル構造、ラムスデライト構造、アナターゼ構造、ホランダイト構造、ブルッカイト構造、パイロルース構造、ＮａＣ構造、プロベスカイト構造、イルメナイト構造、ウルフラマイト構造よりなる郡から選択されたいずれかの構造を有する結晶構造を有することができる。

　そして、第１～第７の実施形態に係る抵抗変化素子の複数の抵抗変化層１２Ａ（第１抵抗変化層１２Ａ１～第Ｎ抵抗変化層１２ＡＮ）のそれぞれにおいては、上記に例示した材料及び構成のうち、異なる材料、異なる成分比、及び、異なる構成の少なくともいずれかが用いられる。これにより、複数の抵抗変化層１２Ａ（第１抵抗変化層１２Ａ１～第Ｎ抵抗変化層１２ＡＮ）のそれぞれにおいて、セット電圧及びリセット電圧の少なくともいずれかを異ならせることができる。

　また、記録部１２に、第７の実施形態で説明したイオン格納層１２Ｂを設けることができる。　
　図１８は、本発明の実施形態に係る抵抗変化素子の一部の構成及び動作を例示する模式的断面図である。　
　すなわち、同図は、抵抗変化素子におけるイオン格納層１２Ｂの作用を模式的に例示したものであり、抵抗変化層１２Ａが一層で、イオン格納層１２Ｂが一層として模式的に描かれている。

　図１８に表したように、記録部１２においては、抵抗変化層１２Ａに隣接して、イオン格納層１２Ｂが設けられている。イオン格納層１２Ｂは、第２種の層８２からなり、第２種の層８２は、遷移金属イオン５３と陰イオン６１とを含み、さらに、抵抗変化層１２Ａの移動するＡイオン５２を格納可能な空隙サイトαを有する第２種の化合物７２からなる。これにより、セット動作（ＳＯ）において、抵抗変化層１２Ａから移動してきたＡイオン５２を、イオン格納層１２Ｂの空隙サイトαに格納する。そして、リセット動作ＲＯにおいては、イオン格納層１２Ｂの空隙サイとαに格納されていたＡイオン５２を放出し、Ａイオン５２は、抵抗変化層１２Ａに再び移動する。このように、イオン格納層１２Ｂを設けることで、２つの状態のそれぞれを安定化させることができ、この結果、これらの２つの状態に対応する高抵抗状態と低抵抗状態を安定して再現性良く発現させることができる。

　図１９は、本発明の実施形態に係る別の抵抗変化素子の一部の構成及び動作を例示する模式的断面図である。　
　図１９に表したように、本発明の実施形態に係る別の抵抗変化素子においては、複数の抵抗変化層（第１抵抗変化層１２Ａ１～第Ｎ抵抗変化層１２Ａ２）の少なくともいずれかが、イオン格納層（第１イオン格納層１２Ｂ１～第Ｎイオン格納層１２ＢＮ）を有す。この場合も同様に、複数の抵抗変化層１２ＡのそれぞれのＡイオン５２を、それに隣接するイオン格納層１２Ｂの空隙サイトαに格納することができ、高抵抗状態と低抵抗状態の２つの状態を安定して発現させることができる。

　イオン格納層１２Ｂには、例えば導電性酸化物を用いるものが望ましい。そして、この導電性酸化物層の抵抗率は、抵抗変化層１２Ａの抵抗率以下であり、１０－１Ωｃｍ以下であることが望ましい。

　イオン格納層１２Ｂは、空隙サイトαを持つ点に特徴を有する。ただし、空隙サイトαは抵抗変化層１２Ａから移動してきた陽イオンが一部埋めていても良い。イオン格納層１２Ｂには以下の（４）～（６）で表される材料の少なくともいずれかを用いることができる。

　（４）Ａ_１－ｘＭ_ｘＸ_２－ｕ
　ただし、Ａは、Ｔｉ、Ｚｒ、Ｈｆ及びＳｎよりなる群から選択される少なくとも１種類の元素であり、Ｍは、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ａｓ、Ｓｂ及びＢｉよりなる群から選択される少なくとも１種類の元素であり、Ｘは、Ｏ、Ｎ及びＦよりなる群からから選択される少なくとも1種類の元素であり、ＡとＭとは異なる元素であり、０．００１＜ｘ≦０．２、０≦ｕ＜０．２である。

　（５）Ａ_２－ｘＭ_ｘＸ_３－ｕ
　ただし、Ａは、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｆｅ、Ｃｏ、Ｇａ及びＩｎよりなる群から選択される少なくとも１種類の元素であり、Ｍは、Ｔｉ、Ｚｒ、Ｈｆ、Ｓｎ、Ｖ、Ｎｂ、Ｔａ、Ａｓ、Ｓｂ、Ｂｉ、Ｃｒ、Ｍｏ及びＷよりなる群から選択される少なくとも１種類の元素であり、Ｘは、Ｏ、Ｎ及びＦよりなる群から選択される少なくとも1種類の元素であり、ＡとＭとは異なる元素であり、０．００１＜ｘ≦０．２、０≦ｕ＜０．３である。

　（６）Ａ_２－ｘＭ_ｘＸ_５－ｕ
　ただし、Ａは、Ｖ、Ｎｂ及びＴａよりなる群から選択される少なくとも１種類の元素であり、Ｍは、Ｃｒ、Ｍｏ及びＷよりなる群から選択される少なくとも１種類の元素であり、Ｘは、Ｏ、Ｎ及びＦよりなる群から選択される少なくとも1種類の元素であり、ＡとＭとは異なる元素であり、０．００１＜ｘ≦０．２、０≦ｕ＜０．５である。

　これらの材料は、抵抗変化層１２Ａから排出されるイオンを格納する機能を有するため、イオンの移動をより円滑化する効果を有すると共に、ｘ＞０．００１に組成範囲を限定することでイオンの出入りによらず１０Ｓ／ｃｍ以上の電子伝導性を常に有し、またｘ≦０．２と組成範囲を限定することで結晶構造安定性の維持を保障する効果を有する。　
　この結果、逆方向電圧印加によるディスターブ耐性の向上を実現することができる。

　一方、下部電極１１には以下の材料を用いることができる。　
　すなわち、セット動作ＳＯ後の下部電極（陽極）１１の側には酸化剤が生じるため、下部電極１１には、酸化され難い材料（例えば、電気伝導性窒化物、電気伝導性酸化物など）から構成するのが好ましい。　
　また、電極層１１には、イオン伝導性を有しない材料を用いるのが良い。

　そのような材料としては、以下に示されるものがあり、その中でも、電気伝導率の良さなどを加味した総合的性能の点から、ＬａＮｉＯ_３は、最も好ましい材料ということができる。

　下部電極１１には、以下の（７）～（１０）で表される材料の少なくともいずれかを用いることができる。

　（７）ＭＮ
　ただし、Ｍは、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ及びＴａよりなる群から選択される少なくとも１種類の元素を含み、Ｎは、窒素である。

　（８）ＭＯ_ｘ
　ただし、Ｍは、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｉｒ、Ｏｓ及びＰｔよりなる群から選択される少なくとも１種類の元素を含み、モル比xは、1≦x≦4を満たすものとする。

　（９）ＡＭＯ_３
　ただし、Ａは、Ｌａ、Ｋ、Ｃａ、Ｓｒ、Ｂａ及びＬｎ（Lanthanide）よりなる群から選択される少なくとも１種類の元素を含み、　Ｍは、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｉｒ、Ｏｓ及びＰｔよりなる群から選択される少なくとも１種類の元素を含み、Ｏは、酸素である。

　（１０）Ｂ_２ＭＯ_４
　ただし、Ｂは、Ｋ、Ｃａ、Ｓｒ、Ｂａ及びＬｎ（Lanthanide）よりなる群から選択される少なくとも１種類の元素を含み、Ｍは、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｉｒ、Ｏｓ及びＰｔよりなる群から選択される少なくとも１種類の元素を含み、　Ｏは、酸素である。

　また、下部電極１１には、Ａｕ、Ｒｕ、Ｉｒ及びＷ等の金属を用いることもできる。

　一方、上部電極１３Ａには以下の材料を用いることができる。　
　すなわち、セット動作ＳＯ後の上部電極（陰極）１３Ａの側には還元剤が生じるため、上部電極１３Ａとしては、記録部１２が大気と反応することを防止する機能を持っていることが好ましい。　
　そのような材料としては、例えば、アモルファスカーボン、ダイヤモンドライクカーボン、ＳｎＯ_２などの半導体がある。

　また、上部電極１３Ａには、Ａｕ、Ｒｕ、Ｉｒ及びＷ等の金属も用いることができる。

　上部電極１３Ａは、記録部１２を保護する保護層として機能させても良いし、上部電極１３Ａの代わりに保護層を設けても良い。この場合、保護層は、絶縁体でも良いし、導電体でも良い。

　なお、下部電極１１と上部電極１３Ａとは互いに入れ替えが可能であり、上記の下部電極１１と上部電極１３Ａに用いる事が出来る材料は互いに入れ替えが可能である。

　例えば、下部電極１１及び上部電極１３Ａには、各実施例で説明した材料の他に、ＴｉＳｉＮ、ＴａＮ、ＴａＳｉＮ、ＷＮを用いることができる。また、ＳｉＮ、ＴｉＣ、ＴａＣ、ＳｉＣも好適であり、これらを混合することも好適である。また、Ａｕ、Ｒｕ、Ｉｒ、Ｗ等の金属も下部電極１１及び上部電極１３Ａに用いることができる。

　また、下部電極１１及び上部電極１３Ａには、Ｔｉ－Ｎ、Ｔｉ－Ｓｉ－Ｎ、Ｔａ－Ｎ、Ｔａ－Ｓｉ－Ｎ、Ｓｉ－Ｎ、Ｔｉ－Ｎ、Ｔａ－Ｃ、Ｓｉ－Ｃ及びＷ－Ｎよりなる群から選ばれた少なくともいずれかの窒化物、炭化物、酸化物、及び、窒化物と炭化物と酸化物とのうちの少なくとも２以上からなる混合体、の少なくともいずれかを用いることができる。すなわち、前記群から選ばれた少なくとも１種の窒化物、炭化物、酸化物、窒化物と酸化物との混合体、窒化物と炭化物との混合体、酸化物と炭化物との混合体、または、窒化物と炭化物と酸化物との混合体のいずれかを用いることができる。

　一方、分離層１２Ｃ、すなわち、層間分離層１２Ｃ（第１層間分離層１２Ｃ１～第Ｎ分離層１２ＣＮ）及び分離層１２Ｃ０は、Ｔｉ－Ｎ、Ｔｉ－Ｓｉ－Ｎ、Ｔａ－Ｎ、Ｔａ－Ｓｉ－Ｎ、Ｓｉ－Ｎ、Ｔｉ－Ｃ、Ｔａ－Ｃ、Ｓｉ－Ｃ及びＷ－Ｎよりなる群から選択された少なくともいずれかの窒化物、炭化物、酸化物、及び、窒化物と炭化物と酸化物とのうち少なくとも２つ以上からなる混合体、の少なくともいずれかを含むことができる。すなわち、前記群から選ばれた少なくとも１種の窒化物、炭化物、酸化物、窒化物と酸化物との混合体、窒化物と炭化物との混合体、酸化物と炭化物との混合体、窒化物と炭化物と酸化物との混合体のいずれかを含むことができる。

　また、分離層１２Ｃは、ＺｎＯ、ＳｎＯ_２、Ｉｎ_２Ｏ_３、ＴｉＯ_ｓ（１≦ｓ≦２）、Ｉｎ_２Ｏ_３、ＩｒＯ_２、ＲｕＯ_２、Ｉｒ、Ｒｕ及びＴａよりなる群から選択された少なくともいずれかを含むことができる。

　また、分離層１２Ｃは、Ｇａ_２Ｏ_３、Ａｌ_２Ｏ_３、Ｎｂ_２Ｏ_５、ＳｎＯ_２、Ｔａ_２Ｏ_５及びＳｂ_２Ｏ_３よりなる群から選択された少なくともいずれかを用いることができる。

　また、分離層１２Ｃには、Ｗ、Ｔａ、Ｓｉ、Ｉｒ、Ｒｕ、Ａｕ、Ｐｔ、Ｐｄ、Ｍｏ、Ｎｉ、Ｃｒ及びＣｏよりなる群から選択された少なくともいずれかを含むことができる。

　以下、本発明の実施形態に係る情報記録再生装置について説明する。すなわち、上記の第１～第７の実施形態の抵抗変化素子の少なくともいずれかを用いた、プローブメモリ、半導体メモリ及びフラッシュメモリの情報記録再生装置について説明する。

　（第８の実施の形態）
　本発明の第７の実施の形態は、プローブメモリ型の情報記録再生装置である。　
　図２０は、本発明の第８の実施形態に係る情報記録再生装置の構成を例示する模式的斜視図である。　
　図２１は、本発明の第８の実施形態に係る情報記録再生装置の一部の構成を例示する模式的平面図である。　
　図２２は、本発明の第８の実施形態に係る情報記録再生装置の動作を例示する模式図である。　
　図２３は、本発明の第８の実施形態に係る情報記録再生装置の記録動作を例示する模式図である。　
　図２４は、本発明の第８の実施形態に係る情報記録再生装置の再生動作を例示する模式図である。

　図２０に示すように、本発明の第８の実施形態に係る情報記録再生装置２１０、すなわち、プローブメモリにおいては、ＸＹスキャナ５１６上には、本発明の第１～第７の実施形態のいずれかの抵抗変化素子３１０が設けられた記録媒体４１０が配置される。この記録媒体４１０に対向する形で、プローブアレイが配置される。

　記録媒体４１０は、例えば、基板５２０と、基板５２０上の電極層５２１と、電極層５２１上の第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２と、とから構成される。電極層５２１には、第１～第６の実施形態で説明した下部電極１１を用いることができる。すなわち、記録媒体４１０は、基板５２０の上に、第１～第７の実施形態に係る抵抗変化素子を設けたものである。以下では、一例として、第１の実施形態に係る抵抗変化素子３１０を用いる場合として説明する。

　ただし、抵抗変化素子３１０の上部電極１３Ａの代わりに、保護層１３Ｂが設けられている。保護層１３Ｂは、例えば、薄い絶縁体から構成される。

　プローブアレイは、基板５２３と、基板５２３の一面側にアレイ状に配置される複数のプローブ（ヘッド）５２４と、を有する。複数のプローブ５２４の各々は、例えば、カンチレバーから構成され、マルチプレクスドライバ５２５、５２６により駆動される。

　複数のプローブ５２４は、それぞれ、基板５２３内のマイクロアクチュエータを用いて個別に動作可能であるが、ここでは、全てをまとめて同じ動作をさせて記録媒体４１０のデータエリアに対するアクセスを行う例を説明する。

　まず、マルチプレクスドライバ５２５、５２６を用いて、全てのプローブ５２４をＸ方向に一定周期で往復動作させ、記録媒体４１０のサーボエリアからＹ方向の位置情報を読み出す。Ｙ方向の位置情報は、ドライバ５１５に転送される。

　ドライバ１５は、この位置情報に基づいてＸＹスキャナ５１６を駆動し、記録媒体４１０をＹ方向に移動させ、記録媒体４１９とプローブ５２４との位置決めを行う。

　両者の位置決めが完了したら、データエリア５３１上のプローブ５２４の全てに対して、同時、かつ、連続的に、データの読み出し又は書き込みを行う。

　データの読み出し及び書き込みは、プローブ５２４がＸ方向に往復動作していることから連続的に行われる。また、データの読み出し及び書き込みは、記録媒体４１０のＹ方向の位置を順次変えることにより、データエリア５３１に対して、一行ずつ、実施される。

　なお、記録媒体４１０をＸ方向に一定周期で往復運動させて記録媒体４１０から位置情報を読み出し、プローブ５２４をＹ方向に移動させるようにしても良い。

　図２１に表したように、抵抗変化素子３１０は、複数のデータエリア５３１、並びに、複数のデータエリア５３１のＸ方向の両端にそれぞれ配置されるサーボエリア５３２を有する。複数のデータエリア５３１は、記録媒体４１０の主要部を占める。

　サーボエリア５３１内には、サーボバースト信号が記録される。サーボバースト信号は、データエリア５３１内のＹ方向の位置情報を示している。

　抵抗変化素子３１０内には、これらの情報の他に、さらに、アドレスデータが記録されるアドレスエリア及び同期をとるためのプリアンブルエリアが配置される。

　データ及びサーボバースト信号は、記録ビット（電気抵抗変動）として抵抗変化素子３１０に記録される。記録ビットの”３”、”２”、“１”、“０”の情報は、抵抗変化素子３１０の電気抵抗を検出し、４値情報を量子化することにより読み出す。

　本具体例では、１つのデータエリア５３１に対応して１つのプローブ（ヘッド）が設けられ、１つのサーボエリア５３２に対して１つのプローブが設けられる。　
　データエリア５３１は、複数のトラックから構成される。アドレスエリアから読み出されるアドレス信号によりデータエリア５３１のトラックが特定される。また、サーボエリア５３２から読み出されるサーボバースト信号は、プローブ５２４をトラックの中心に移動させ、記録ビットの読み取り誤差をなくすためのものである。

　ここで、例えば、Ｘ方向をダウントラック方向、Ｙ方向をトラック方向に対応させることにより、ＨＤＤのヘッド位置制御技術を利用することが可能になる。

　そして、各プローブ５２４は、例えばマルチプレクスドライバ５２５、５２６を介して、駆動部６００に接続される。駆動部６００は、それぞれのプローブ５２４に、情報記録のための、電圧及び電流の少なくともいずれかを供給する。そして、抵抗変化素子３１０の記録部１２は、プローブ５２４を介して与えられた電圧及び電流によって、３種以上の抵抗状態の間を遷移する。また、駆動部６００は、記録部１２に記録された３種以上の抵抗状態とを検出し、記録された情報を読み出す。

　このように、本実施形態に係る情報記録再生装置２１０は、第１～第７の実施形態に係る抵抗変化素子の少なくともいずれかと、前記抵抗変化素子の記録部への電圧の印加、及び、前記記録部への電流の通電、の少なくともいずれかによって、前記記録部に３種以上の抵抗状態の間を遷移させて情報を記録する駆動部６００を備える。

　そして、情報記録再生装置２１０においては、抵抗変化素子に併設されたプローブ５２４をさらに備え、駆動部６００は、プローブ５２４を介して、前記抵抗変化素子の前記記録部への電圧の印加、及び、前記記録部への電流の通電、の少なくともいずれかを行う。

　本実施形態に係る情報記録再生装置２１０は、第１～第７の実施形態に係る抵抗変化素子の少なくともいずれかを用いているので、多値記録を可能とする情報記録再生装置を提供できる。

　以下、このプローブメモリの記録・再生動作の動作機構の一例にについて説明する。ただし、以下説明する動作機構は一例であり、他の動作機構を用いても良い。

　図２２は、記録動作（セット動作ＳＯ）について概念的に例示している。　
　記録動作は、抵抗変化素子３１０の記録ビット５２７表面に電圧を印加し、記録ビット５２７の内部に電位勾配を発生させることにより行われる。具体的には、プローブ５２４を介して、記録ビット５２７となる抵抗変化素子３１０の抵抗変化部１２（第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２）に、電流または電圧パルスが与えられる。

　図２３は、記録動作について概念的に例示している。　
　まず、図２３に表したように、プローブ５２４の電位が電極層５２１の電位よりも相対的に低い状態を作る。電極層５２１を固定電位（例えば、接地電位）とすれば、プローブ５２４に負の電位を与えれば良い。　
　電流パルスは、例えば、電子発生源又はホットエレクトロン源を使用し、プローブ５２４から電極層５２１に向かって電子を放出することにより発生させる。あるいは、プローブ５２４を記録ビット５２７の表面に接触させて電圧パルスを印加しても良い。

　このとき、例えば、抵抗変化素子３１０の第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２の少なくともいずれかでは、Ａイオン５２の一部がプローブ（陰極）５２４側に移動し、結晶（抵抗変化層１２Ａ）内のＡイオン５２がＸイオン６１に対して相対的に減少する。また、プローブ２４側に移動したＡイオン５２は、プローブ５２４から電子を受け取ってメタルとして析出する。

　記録ビット５２７では、Ｘイオン６１が過剰となり、結果的に、記録ビット５２７におけるＡイオン５２あるいはＭイオン５１の価数を上昇させる。つまり、記録ビット５２７は、相変化によるキャリアの注入により電子伝導性を有するようになるため、膜厚方向への抵抗が減少し、記録（セット動作）が完了する。

　なお、記録のための電流パルスは、プローブ５２４の電位が電極層５２１の電位よりも相対的に高い状態を作ることにより発生させることもできる。

　図２４は、再生動作について概念的に例示している。　
　再生に関しては、電流パルスを抵抗変化素子３１０の記録ビット５２７に流し、記録ビット５２７の抵抗値を検出することにより行う。ただし、電流パルスは、記録ビット５２７に用いられる抵抗変化素子３１０が抵抗変化を起こさない程度の微小な値とする。

　例えば、センスアンプＳ／Ａにより発生した読み出し電流（電流パルス）をプローブ５２４から記録ビット５２７に流し、センスアンプＳ／Ａにより記録ビット５２７の抵抗値を測定する。　
　本具体例では、測定した４値情報を量子化することにより、メモリセルあたり２ビットの記録再生が可能となる。

　なお、再生では、記録媒体４１０上をプローブ５２４により走査（スキャン）することで、連続再生が可能となる。

　消去動作（リセット動作ＲＯ）に関しては、抵抗変化素子３１０の記録ビット５２７を大電流パルスによりジュール加熱して、記録ビット５２７における酸化還元反応を促進させることにより行う。あるいは、セット動作ＳＯ時とは逆向きの電位差を与えるパルスを印加しても良い。

　消去動作は、記録ビット５２７ごとに行うこともできるし、複数の記録ビット５２７又はブロック単位で行うこともできる。

　図２５は、本発明の第８の実施形態に係る別の情報記録再生装置の記録動作を例示する模式図である。　
　図２６は、本発明の第８の実施形態に係る別の情報記録再生装置の再生動作を例示する模式図である。　
　図２５及び図２６に表したように、本発明の第８の実施形態に係る別の情報記録再生装置２１１では、第７の実施形態に係る抵抗変化素子３７０が用いられている。すなわち、抵抗変化部１２に、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２（抵抗変化層１２Ａ）と、第１イオン格納層１２Ｂ１及び第２イオン格納層１２Ｂ２（イオン格納層１２Ｂ）部が設けられる。なお、この場合も、抵抗変化素子３７０の下部電極１１として電極層５２１が用いられ、また上部電極１３Ａの代わりに保護層１３Ｂが用いられる。

　図２５は、記録動作について概念的に例示している。　
　まず、図２５に表したように、プローブ５２４の電位が電極層５２１の電位よりも相対的に低い状態を作る。電極層５２１を固定電位（例えば、接地電位）とすれば、プローブ５２４に負の電位を与える。

　このとき、抵抗変化素子３７０の第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２の少なくともいずれか内のＡイオン５２の一部は、結晶中を移動し、それぞれ第１イオン格納層１２Ｂ１及び第２イオン格納層１２Ｂ２の空隙サイトαに収まる。これに伴い、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２の少なくともいずれか内のＡイオン５２、またはＭ１イオン５１の価数が増加し、第１イオン格納層１２Ｂ１及び第２イオン格納層１２Ｂ２の少なくともいずれかのＡイオン５２、またはＭ２イオン５３の価数が減少する。その結果、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２の少なくともいずれかと、第１イオン格納層１２Ｂ１及び第２イオン格納層１２Ｂ２の少なくともいずれかと、の結晶中に電導キャリアが発生し、両者は、共に電気伝導性を有するようになる。　
　これにより、セット動作ＳＯ（記録）が完了する。

　なお、記録動作に関して、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２と、第１イオン格納層１２Ｂ１及び第２イオン格納層１２Ｂ２と、の位置関係を逆にすれば、プローブ５２４の電位を電極層２１の電位よりも相対的に低い状態にしてセット動作ＳＯを実行することもできる。

　図２６は、再生動作について概念的に表している。　
　再生動作は、電流パルスを記録ビット５２７に流し、記録ビット５２７の抵抗値を検出することにより行われる。ただし、電流パルスは、記録ビット５２７に用いられる抵抗変化素子３７０が抵抗変化を起こさない程度の微小な値とする。

　例えば、センスアンプＳ／Ａにより発生した読み出し電流（電流パルス）をプローブ５２４から抵抗変化素子３７０（記録ビット５２７）に流し、センスアンプＳ／Ａにより記録ビット５２７の抵抗値を測定する。　
　本具体例では、測定した４値情報を量子化することにより、メモリセルあたり２ビットの記録再生が可能となる。

　なお、再生動作は、プローブ５２４を例えば矢印５２４ａの方向に走査（スキャン）させることで、連続的に行うことができる。　
　リセット動作ＲＯ（消去動作）は、抵抗変化素子３７０（記録ビット）に大電流パルスを流すことにより発生するジュール熱及びその残留熱を利用して、Ａイオン５２が第１イオン格納層１２Ｂ１及び第２イオン格納層１２Ｂ２内の空隙サイトαから第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２内に戻ろうとする作用を促進してやれば良い。あるいは、セット動作ＳＯ時とは逆向きの電位差を与えるパルスを印加しても良い。

　なお、複数の抵抗変化層を用いた情報記録再生装置は、何段階もの抵抗状態を用いるため、全ての状態についてインピーダンス・マッチングをとることは、困難である。従って、動作させる周波数帯が高くなればなるほど、リンギング等のノイズ成分が増大することができる。これらを低減するためには、寄生容量やグラウンドへとつながる伝送線路のインダクタンス成分を低減することも重要である。

　本実施形態に係る情報記録再生装置２１０、２１１において、例えば、バンド・パス・フィルターやロー・パス・フィルター等を設けることで、上記のリンギング等のノイズ成分を低減し、寄生容量やグラウンドへとつながる伝送線路や、インダクタンス成分を低減することができる。

　本実施形態に係る情報記録再生装置２１０、２１１のプローブメモリにおいては、本発明の実施形態に係る抵抗変化素子の少なくともいずれかを用いることで、多値記録を可能とする情報記録再生装置が提供でき、現在のハードディスクやフラッシュメモリよりも高記録密度及び低消費電力を実現できる。

　（第９の実施の形態）
　本発明の第９の実施形態に係る情報記録再生装置はクロスポイント型の情報記録再生装置である。　
　図２７は、本発明の第９の実施形態に係る情報記録再生装置の構成を例示する模式図である。　
　図２８は、本発明の第９の実施形態に係る情報記録再生装置の構成を例示する模式的斜視図である。　
　図２７及び図２８に表したように、本実施形態に係る情報記録再生装置２２０は、第１～第７の実施形態の少なくともいずれかの抵抗記録素子を用いたクロスポイント型メモリである。

　情報記録再生装置２２０において、ワード線ＷＬ_ｉ－１、ＷＬ_ｉ、ＷＬ_ｉ＋１は、Ｘ方向に延び、ビット線ＢＬ_ｊ－１、ＢＬ_ｊ、ＢＬ_ｊ＋１は、Ｙ方向に延びる。

　ワード線ＷＬ_ｉ－１、ＷＬ_ｉ、ＷＬ_ｉ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＲＳＷを経由して、デコーダの機能を有するワード線ドライバ３１に接続され、ビット線ＢＬ_ｊ－１、ＢＬ_ｊ、ＢＬ_ｊ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＣＳＷを経由して、デコーダと読み出し機能を有するビット線ドライバ３２に接続される。

　ＭＯＳトランジスタＲＳＷのゲートには、１本のワード線（ロウ）を選択するための選択信号Ｒ_ｉ－１、Ｒ_ｉ、Ｒ_ｉ＋１が入力され、ＭＯＳトランジスタＣＳＷのゲートには、１本のビット線（カラム）を選択するための選択信号Ｃ_ｊ－１、Ｃ_ｊ、Ｃ_ｊ＋１が入力される。

　メモリセル３３は、ワード線ＷＬ_ｉ－１、ＷＬ_ｉ、ＷＬ_ｉ＋１とビット線ＢＬ_ｊ－１、ＢＬ_ｊ、ＢＬ_ｊ＋１との交差部に配置される。すなわち、情報記録再生装置２２０は、いわゆるクロスポイント型セルアレイ構造を有する。

　メモリセル３３には、第１～第７の実施形態に係る抵抗変化素子の少なくともいずれかが用いられる。以下では、第１の実施形態に係る抵抗変化素子３１０を用いる場合として説明する。

　また、メモリセル３３には、記録／再生時における回り込み電流（sneak current）を防止するための整流素子（ダイオード）３４が付加される。

　図２８は、情報記録再生装置２２０のメモリセルアレイ部の構造を概念的に表している。　
　基板３０上には、ワード線ＷＬ_ｉ－１、ＷＬ_ｉ、ＷＬ_ｉ＋１とビット線ＢＬ_ｊ－１、ＢＬ_ｊ、ＢＬ_ｊ＋１が配置され、これら配線の交差部にメモリセル３３と、整流素子３４と、が配置される。　
　このようなクロスポイント型セルアレイ構造の特長は、メモリセル３３に個別にＭＯＳトランジスタを接続する必要がないため、高集積化に有利な点にある。

　メモリセル３３には、図２に例示したように、下部電極１１と、第１抵抗変化層１２Ａ１と、第２抵抗変化層１２Ａ２と、上部電極１３Ａを有する抵抗変化素子が設けられ、さらに、ヒータ層３５及び保護層１３Ｂが設けられる。そして、メモリセル３３と整流素子３４とが、ワード線ＷＬ_ｉとビット線ＢＬ_ｊと、の間に設けられる。そして、１つのメモリセル３３により２ビットデータを記憶する。

　なお、既に説明したように、ヒータ層３５及び保護層３３Ｂの少なくともいずれかは省略できる。また、図示しない各種のバッファ層を設けても良い。

　また、下部電極１１及び上部電極１３Ａは、ワード線ＷＬ_ｉ、ビット線ＢＬ_ｊや、ヒータ層３５及び保護層１３Ｂなどと兼用されても良く、その場合は、下部電極１１及び上部電極１３Ａは、兼用された各種の層と見なされる。

　このように、本実施形態に係る情報記録再生装置２２０は、第１～第７の実施形態に係る抵抗変化素子の少なくともいずれかと、前記抵抗変化素子の記録部への電圧の印加、及び、前記記録部への電流の通電、の少なくともいずれかによって、前記記録部に３種以上の抵抗状態の間を遷移させて情報を記録する駆動部となるワード線ドライバ３１及びビット線ドライバ３２を備える。

　そして、情報記録再生装置２２０においては、抵抗変化素子を挟むようにして設けられたワード線及びビット線をさらに備え、ワード線ドライバ３１及びビット線ドライバ３２は、前記ワード線及び前記ビット線を介して、前記抵抗変化素子の前記記録部への電圧の印加、及び、前記記録部への電流の通電、の少なくともいずれかを行う。

　本実施形態に係る情報記録再生装置２２０は、第１～第７の実施形態に係る抵抗変化素子の少なくともいずれかを用いているので、多値記録を可能とする情報記録再生装置を提供できる。

　以下、本実施形態に係る情報記録再生装置２２０の記録・再生動作の動作機構の一例について説明する。ただし、以下説明する動作機構は一例であり、他の動作機構を用いても良い。

　ここでは、図２７において点線Ａで囲んだメモリセル３３を選択し、これについて記録・再生動作を実行する場合について説明する。

　記録（セット動作ＳＯ）は、選択されたメモリセル３３に電圧を印加し、そのメモリセル３３内に電位勾配を発生させて電流パルスを流す。例えば、ワード線ＷＬ_ｉの電位がビット線ＢＬ_ｊの電位よりも相対的に低い状態を作る。例えば、ビット線ＢＬ_ｊを固定電位（例えば、接地電位）とし、ワード線ＷＬ_ｉに負の電位を与える。

　このとき、点線Ａで囲まれた選択されたメモリセル３３では、Ａイオン５２の一部がワード線（陰極）ＷＬ_ｉ側に移動し、結晶内のＡイオン５２がＸイオン６１に対して相対的に減少する。また、ワード線ＷＬ_ｉ側に移動したＡイオン５２は、ワード線ＷＬ_ｉから電子を受け取ってメタルとして析出する。

　点線Ａで囲まれた選択されたメモリセル３３では、Ｘイオン６１が過剰となり、結果的に、結晶内におけるＡイオン５２あるいはＭイオン５１の価数を上昇させる。つまり、点線Ａで囲まれた選択されたメモリセル３３は、状態変化によるキャリアの注入により電子伝導性を有するようになるため、記録（セット動作ＳＯ）が完了する。

　なお、記録時には、非選択のワード線ＷＬ_ｉ－１、ＷＬ_ｉ＋１及び非選択のビット線ＢＬ_ｊ－１、ＢＬ_ｊ＋１については、全て同電位にバイアスしておくことが望ましい。　
　また、記録前のスタンバイ時には、全てのワード線ＷＬ_ｉ－１、ＷＬ_ｉ、ＷＬ_ｉ＋１及び全てのビット線ＢＬ_ｊ－１、ＢＬ_ｊ、ＢＬ_ｊ＋１をプリチャージしておくことが望ましい。

　また、記録のための電流パルスは、ワード線ＷＬ_ｉの電位がビット線ＢＬ_ｊの電位よりも相対的に高い状態を作ることにより発生させても良い。

　再生に関しては、電流パルスを点線Ａで囲まれた選択されたメモリセル３３に流し、そのメモリセル３３の抵抗値を検出することにより行う。ただし、電流パルスは、メモリセル３３の抵抗変化部１２が抵抗変化を起こさない程度の微小な値とする。

　例えば、読み出し回路により発生した読み出し電流（電流パルス）をビット線ＢＬ_ｊから点線Ａで囲まれたメモリセル３３に流し、読み出し回路によりそのメモリセル３３の抵抗値を測定する。既に説明したように、メモリセルあたり２ビットの記録が可能となる。

　消去動作（リセット動作ＲＯ）に関しては、点線Ａで囲まれた選択されたメモリセル３３を大電流パルスによりジュール加熱して、そのメモリセル３３における酸化還元反応を促進させることにより行う。

　本実施形態に係る情報記録再生装置２２０において、メモリセル３３の抵抗変化素子として、第７の実施形態に係る抵抗変化素子３７０（イオン格納層を有する抵抗変化素子）を用いた場合の動作機構の一例について説明する。

　記録動作（セット動作ＳＲ）では、選択されたメモリセル３３に電圧を印加し、そのメモリセル３３内に電位勾配を発生させて電流パルスを流す。例えば、ワード線ＷＬ_ｉの電位をビット線ＢＬ_ｊの電位よりも相対的に低くする。すなわち、例えば、ビット線ＢＬ_ｊを固定電位（例えば、接地電位）とし、ワード線ＷＬ_ｉに負の電位を与える。

　このとき、点線Ａで囲まれた選択されたメモリセル３３では、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ１の少なくともいずれかのＡイオン５２の一部が、それぞれ、第１イオン格納層１２Ｂ１及び第２イオン格納層１２Ｂ２の空隙サイト５８に移動する。このため、第１イオン格納層１２Ｂ１及び第２イオン格納層１２Ｂ２の少なくともいずれか内のＡイオン５２またはＭ２イオン５３の価数が減少し、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２の少なくともいずれか内のＡイオン５２あるいはＭ１イオン５１の価数が増加する。その結果、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２と、第１イオン格納層１２Ｂ１及び第２イオン格納層１２Ｂ２と、の結晶中に電導キャリアが発生し、両者は、共に、電気伝導性を有するようになる。　
　これにより、セット動作ＳＯ（記録）が完了する。

　電流パルスは、ワード線ＷＬ_ｉの電位がビット線ＢＬ_ｊの電位よりも相対的に高い状態を作ることにより発生させても良い。

　再生動作は、電流パルスを点線Ａで囲まれた選択されたメモリセル３３に流し、そのメモリセル３３の抵抗値を検出することにより行う。このとき、電流パルスは、メモリセル３３に用いられる抵抗変化素子が抵抗変化を起こさない程度の微小な値とする。

　例えば、読み出し回路により発生した読み出し電流（電流パルス）をビット線ＢＬｊから点線Ａで囲まれたメモリセル３３に流し、読み出し回路によりそのメモリセル３３の抵抗値を測定する。既に説明したように、メモリセル３３あたり、２ビットの記録・再生が可能となる。

　消去動作は、点線Ａで囲まれた選択されたメモリセル３３に大電流パルスを流すことにより発生するジュール熱及びその残留熱を利用して、Ａイオン元素５２が第１イオン格納層１２Ｂ１及び第２イオン格納層１２Ｂ２の少なくともいずれかの空隙サイト５８から、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２内に戻ろうとする作用を促進してやれば良い。

　本実施形態に係る情報記録再生装置２２０においても、例えば、バンド・パス・フィルターやロー・パス・フィルター等を設けることで、上記のリンギング等のノイズ成分を低減し、寄生容量やグラウンドへとつながる伝送線路や、インダクタンス成分を低減することができる。

　図２９及び図３０は、本発明の第９の実施形態に係る別の情報記録再生装置の構成を例示する模式的斜視図である。　
　図２９に表したように、本実施形態に係る別の情報記録再生装置２２１においては、Ｙ方向に延びたビット線ＢＬ_ｊ－１、ＢＬ_ｊ、ＢＬ_ｊ＋１の上下に、Ｘ方向に延びたワード線ＷＬ_ｉ－１、ＷＬ_ｉ、ＷＬ_ｉ＋１がそれぞれ設けられている。そして、これらビット線とワード線とのクロスポイントに、メモリセル３３及び整流素子３４がそれぞれ配設されている。つまり、ビット線をその上下のメモリセルで共有した構造とされている。メモリセル３３には、第１～第７の実施形態に係る抵抗変化素子の少なくともいずれかが設けられる。

　図３０に表したように、本実施形態に係る別の情報記録再生装置２２２においては、Ｙ方向の延びたビット線ＢＬ_ｊ－１、ＢＬ_ｊ、ＢＬ_ｊ＋１と、Ｘ方向に延びたワード線ＷＬ_ｉ－１、ＷＬ_ｉ、ＷＬ_ｉ＋１と、が交互に積層された構造を有する。そして、これらビット線とワード線とのクロスポイントに、メモリセル３３及び整流素子３４がそれぞれ配設されている。メモリセル３３には、第１～第７の実施形態に係る抵抗変化素子の少なくともいずれかが設けられる。

　情報記録再生装置２２１及び情報記録再生装置２２２のように、メモリセル３３を積み重ねて、メモリセルアレイを３次元構造にすることで、記録密度を上げることが可能となる。なお、メモリセル３３の積層数は任意である。

　本実施形態に係る情報記録再生装置２２０、２２１、２２２のクロスポイント型メモリにおいては、本発明の実施形態に係る抵抗変化素子の少なくともいずれかを用いることで、多値記録を可能とする情報記録再生装置が提供でき、現在のハードディスクやフラッシュメモリよりも高記録密度及び低消費電力を実現できる。

　（第１０の実施の形態）
　本発明の第１０の実施形態に係る情報記録再生装置はフラッシュメモリ型の情報記録再生装置である。　
　図３１は、本発明の第１０の実施形態に係る情報記録再生装置の要部の構成を例示する模式的断面図である。　
　図３２は、本発明の第１０の実施形態に係る情報記録再生装置の動作を例示する模式的断面図である。　
　図３１に表したように、本実施形態に係る情報記録再生装置２６０においては、フラッシュメモリ型のメモリセルを有し、このメモリセルは、ＭＩＳ(metal-insulator-semiconductor)トランジスタから構成される。

　すなわち、半導体基板４１の表面領域には、拡散層４２が形成される。拡散層４２の間のチャネル領域上には、ゲート絶縁層４３、抵抗変化素子４４とコントロールゲート電極４５とが順次形成される。

　ここで、抵抗変化素子４４には、第１～第７の実施形態に係る抵抗変化素子の少なくともいずれかが用いられる。

　すなわち、図３１では図示しないが、抵抗変化素子４４は、第１～第７の実施形態で説明した上部電極１３Ａと記録部１２（すなわち、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２）とを有する。さらに、抵抗変化素子４４は、第１～第７の実施形態で説明した下部電極１２をさらに有することができる。

　すなわち、本実施形態に係る情報記録再生装置２６０は、第１～第７の実施形態で説明した抵抗変化素子の少なくともいずれかと、前記抵抗変化素子の記録部１２に電圧を印加し、または、電流を通電して、記録部１２に３種以上の抵抗状態の間を遷移させて情報を記録する駆動部（図示しない）と、を備える。　
　この場合の駆動部は、コントロールゲート電極４５に接続され、駆動部は、コントロールゲート電極４５を介して、抵抗変化素子４４の記録部１２への電圧の印加、及び、抵抗変化素子４４の記録部１２への電流の通電、の少なくともいずれかを行う。

　すなわち、本実施形態に係る情報記録再生装置２６０は、ゲート電極（コントロールゲート電極４５）とゲート絶縁膜（ゲート絶縁層４３）とを有するＭＩＳトランジスタをさらに備える。抵抗変化素子４４は、前記ＭＩＳトランジスタの前記ゲート電極と前記ゲート絶縁層との間に設けられる。

　なお、上記において、抵抗変化素子４４の上部電極１３Ａ及び下部電極１１のいずれかは、例えばコントロールゲート電極４５と兼用されても良い。

　半導体基板４１は、ウェル領域でもよく、また、半導体基板４１と拡散層４２とは、互いに逆の導電型を有する。コントロールゲート電極４５は、ワード線となり、例えば、導電性ポリシリコンから構成される。

　図３２を参照しつつ、その基本動作について説明する。　
　セット動作ＳＯ（書き込み動作）は、コントロールゲート電極４５に電位Ｖ１を与え、半導体基板４１に電位Ｖ２を与えることにより実行する。

　電位Ｖ１及び電圧Ｖ２との差は、記録情報”３”、”２”、”１”、”０”の値に対応して、抵抗変化素子４４の抵抗値が４値に変化する電圧、つまりしきい電圧Ｖｓｈ_１、Ｖｓｈ_２、Ｖｓｈ_３、Ｖｓｈ_４に対して適当な大きさとされるが、その向きについては、特に、限定されない。　
　すなわち、Ｖ１＞Ｖ２及びＶ１＜Ｖ２のいずれでも良い。

　例えば、初期状態（リセット状態）において、抵抗変化素子４４の第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２の両方が高抵抗状態ＨＲであると仮定すると、実質的にゲート絶縁層４３が厚くなったことになるため、メモリセル（ＭＩＳトランジスタ）の閾値は、最も高くなる。

　この状態から電位Ｖ１、Ｖ２を与えて抵抗変化素子４４の第１抵抗変化層１Ａ１及び第２抵抗変化層１２Ａ２の少なくともいずれかが低抵抗状態ＬＲに変化すると、実質的にゲート絶縁層４３が薄くなったことになるため、メモリセル（ＭＩＳトランジスタ）の閾値は、記録した情報に応じて変化する。

　なお、電位Ｖ２は、半導体基板４１に与えたが、これに代えて、メモリセルのチャネル領域に拡散層４２から電位Ｖ２を転送するようにしても良い。

　消去動作は、コントロールゲート電極４５に電位Ｖ１’を与え、拡散層４２の一方に電位Ｖ３を与え、拡散層４２の他方に電位Ｖ４（＜Ｖ３）を与えることにより実行する。

　電位Ｖ１’とＶ２との差は、第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２をリセット状態にするしきい電圧Ｖｓｈ_４を越える値にする。

　このとき、メモリセルは、オンになり、電子が拡散層４２の他方から一方に向かって流れると共に、ホットエレクトロンが発生する。このホットエレクトロンは、ゲート絶縁層４３を介して抵抗変化素子４４に注入されるため、抵抗変化素子４４の温度が上昇する。

　これにより、抵抗変化素子４４の第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２は、低抵抗状態ＬＲから高抵抗状態ＨＲに変化するため、実質的にゲート絶縁層４３が厚くなったことになり、メモリセル（ＭＩＳトランジスタ）の閾値は、高くなる。

　このように、本実施形態に係る情報記録再生装置２６０は、フラッシュメモリと類似した原理により、記録情報に応じてメモリセルの閾値を多値に変えることができる。すなわち、フラッシュメモリの技術を利用して、情報記録再生装置を実用化できる。　
　本実施形態に係る情報記録再生装置２６０においては、第１～第７の実施形態に係る抵抗変化素子の少なくともいずれかを用いるので、多値記録を可能とする情報記録再生装置が提供できる。

　（ＮＡＮＤ型フラッシュメモリ）
　図３３は、本発明の第１０の実施形態に係る別の情報記録再生装置の要部の構成を例示する模式図である。　
　図３４は、本発明の第１０の実施形態に係る別の情報記録再生装置の要部を例示する模式的断面図である。　
　すなわち、本実施形態に係る別の情報記録再生装置２６１は、ＮＡＮＤ型フラッシュメモリであり、図３３は、ＮＡＮＤセルユニット２６１ｃ及びそれに接続された駆動部６００を例示しており、図３４は、ＮＡＮＤセルユニット２６１ｃの構造を例示している。

　図３３及び図３４に表したように、Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成される。Ｐ型ウェル領域４１ｃ内に、本実施形態の例に係るＮＡＮＤセルユニット２６１ｃが形成される。

　ＮＡＮＤセルユニット２６１ｃは、直列接続される複数のメモリセルＭＣからなるＮＡＮＤストリングと、その両端に１つずつ接続される合計２つのセレクトゲートトランジスタＳＴとから構成される。

　メモリセルＭＣ及びセレクトゲートトランジスタＳＴは、同じ構造を有する。具体的には、これらは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の抵抗変化素子４４と、抵抗変化素子４４上のコントロールゲート電極４５（ＣＧ）と、から構成される。　
　なお、セレクトゲートトランジスタＳＴにおいては、第１～第７の実施形態に係る抵抗変化素子を用いなくても良く、この代わりに１層の抵抗変化層や導電層を用いることができる。

　そして、各コントロールゲート電極４５（ＣＧ）は、駆動部６００に電気的に接続される。なお、駆動部６００は、ＮＡＮＤセルユニット２６１ｃが設けられる基板に設けられても良く、それとは別の基板に設けられても良い。

　そして、抵抗変化素子４４には、第１～第７の実施形態に係る抵抗変化素子の少なくともいずれかが用いられる。すなわち、これらの図には図示しないが、抵抗変化素子４４には、第１～第７の実施形態で説明した第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２が設けられている。

　メモリセルＭＣの抵抗変化素子４４の状態（高抵抗状態ＨＲ／低抵抗状態ＬＲ）は、上述した基本動作により変化させることが可能である。これに対し、セレクトゲートトランジスタＳＴの抵抗変化素子４４の第１抵抗変化層１２Ａ１及び第２抵抗変化層１２Ａ２は、セット状態、すなわち、低抵抗状態ＬＲに固定される。

　セレクトゲートトランジスタＳＴの１つは、ソース線ＳＬに接続され、他の１つは、ビット線ＢＬに接続される。

　セット動作ＳＯ（書き込み動作）前には、ＮＡＮＤセルユニット２６１ｃ内の全てのメモリセル３３は、リセット状態（高抵抗状態ＨＲ）になっているものとし、これを記録データ”３”の状態とする。

　セット動作ＳＯ（書き込み動作）は、ソース線ＳＬ側のメモリセルＭＣからビット線ＢＬ側のメモリセルに向かって１つずつ順番に行われる。　
　選択されたワード線（コントロールゲート電極）ＷＬに記録する情報に応じた書き込み電位としてＶ１（プラス電位）を与え、非選択のワード線ＷＬに転送電位（メモリセルＭＣがオンになる電位）としてＶpassを与える。

　ソース線ＳＬ側のセレクトゲートトランジスタＳＴをオフ、ビット線ＢＬ側のセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬから選択されたメモリセルＭＣのチャネル領域にプログラムデータを転送する。　
　例えば、プログラムデータが“３”のときは、選択されたメモリセルＭＣのチャネル領域に書き込み禁止電位（例えば、Ｖ１と同じ程度の電位）を転送し、選択されたメモリセルＭＣの抵抗変化素子４４の抵抗値が高い状態から低い状態に変化しないようにする。　
　また、プログラムデータが”２”、”１”、“０”のときは、選択されたメモリセルＭＣのチャネル領域に記録するデータに対応した電圧Ｖ２（＜Ｖ１）を転送し、選択されたメモリセルＭＣの抵抗変化素子４４の抵抗値を高いリセット状態から低い状態に変化させる。

　消去動作では、例えば、全てのワード線（コントロールゲート電極）ＷＬにＶ１’を与え、ＮＡＮＤセルユニット内の全てのメモリセルＭＣをオンにする。また、２つのセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬにＶ３を与え、ソース線ＳＬにＶ４（＜Ｖ３）を与える。　
　このとき、ホットエレクトロンがＮＡＮＤセルユニット２６１ｃ内の全てのメモリセルＭＣの抵抗変化素子４４に注入されるため、ＮＡＮＤセルユニット２６１ｃ内の全てのメモリセルＭＣに対して一括してリセット動作が実行される。

　読み出し動作は、選択されたワード線（コントロールゲート電極）ＷＬに読み出し電位Ｖ（プラス電位）を与え、非選択のワード線（コントロールゲート電極）ＷＬには、メモリセルＭＣがデータ“０”～“３”によらず必ずオンになる電位を与える。　
　また、２つのセレクトゲートトランジスタＳＴをオンにし、ＮＡＮＤストリングに読み出し電流を供給する。

　選択されたメモリセルＭＣは、読み出し電位が印加されると、それに記憶されたデータの値に応じてオン又はオフになるため、記録データ”０”～”３”に対応した閾値電圧をＷＬの読み出し電位Ｖとして選択して、例えば、Ｖを変化して読み出し電流の変化の検出を繰り返すことにより、データ”０”～”３”を読み出すことができる。

　なお、図３４に例示した構造では、セレクトゲートトランジスタＳＴは、メモリセルＭＣと同じ構造を有しているが、以下のように変形しても良い。　
　図３５は、本発明の第１０の実施形態に係る変形例の情報記録再生装置の要部を例示する模式的断面図である。　
　図３５に表したように、本実施形態に係る変形例の情報記録再生装置２６２では、セレクトゲートトランジスタＳＴについては、抵抗変化素子４４を形成せずに、通常のＭＩＳトランジスタを用いている。このように、セレクトトランジスタＳＴの構造は任意である。

　図３６は、本発明の第１０の実施形態に係る変形例の情報記録再生装置の要部を例示する模式的断面図である。　
　図３６に表したように、本実施形態に係る変形例の情報記録再生装置２６３では、ＮＡＮＤストリングを構成する複数のメモリセルＭＣのゲート絶縁層がＰ型半導体層４７に置き換えられている。

　高集積化が進み、メモリセルＭＣが微細化されると、電圧を与えていない状態で、Ｐ型半導体層４７は、空乏層で満たされることになる。

　セット動作ＳＯ（書き込み動作）時には、選択されたメモリセルＭＣのコントロールゲート電極４５にプラスの書き込み電位（例えば、３．５Ｖ）を与え、かつ、非選択のメモリセルＭＣのコントロールゲート電極４５にプラスの転送電位（例えば、１Ｖ）を与える。

　このとき、ＮＡＮＤストリング内の複数のメモリセルＭＣのＰ型ウェル領域４１ｃの表面がＰ型からＮ型に反転し、チャネルが形成される。

　そこで、上述したように、ビット線ＢＬ側のセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬから選択されたメモリセルＭＣのチャネル領域にプログラムデータ“０”～”２”を転送すれば、セット動作を行うことができる。

　消去は、例えば、全てのコントロールゲート電極４５にマイナスの消去電位（例えば、－３．５Ｖ）を与え、Ｐ型ウェル領域４１ｃ及びＰ型半導体層４７に接地電位（０Ｖ）を与えれば、ＮＡＮＤストリングを構成する全てのメモリセルＭＣに対して一括して行うことができる。

　読み出し時には、選択されたメモリセルＭＣのコントロールゲート電極４５にプラスの読み出し電位Ｖ（例えば、０．２５Ｖ、０．５Ｖ、０．７５Ｖ）を与え、かつ、非選択のメモリセルＭＣのコントロールゲート電極４５に、メモリセルＭＣがデータ“０”～“３”によらず必ずオンになる転送電位（例えば、１Ｖ）を与える。

　ただし、“ｉ”状態のメモリセルＭＣの閾値電圧Ｖｔｈ”ｉ”（ｉ＝０～３）は、
　　　　　０Ｖ　＜　Ｖｔｈ”０”　＜　０．２５Ｖ
　　０．２５Ｖ　＜　Ｖｔｈ”１”　＜　０．５Ｖ
　　　０．５Ｖ　＜　Ｖｔｈ”２”　＜　０．７５Ｖ
　　０．７５Ｖ　＜　Ｖｔｈ”３”　＜　１Ｖ
の範囲内にあるものとする。　
　また、２つのセレクトゲートトランジスタＳＴをオンにし、ＮＡＮＤストリングに読み出し電流を供給する。

　このような状態にすれば、読み出し電位Ｖを変化すると、選択されたメモリセルＭＣに記憶されたデータの値に応じてＮＡＮＤストリングに流れる電流量が変わるため、この変化を検出することにより、データを読み出すことができる。つまり、Ｖ＝０．２５ＶでＮＡＮＤストリングにＯＮ電流が流れれば、データ”０”と再生される。ＯＮ電流が流れなければＶ＝０．５Ｖとして同様に電流を読む。ＯＮ電流が流れれば、データ”１”と再生される。ＯＮ電流が流れなければ、Ｖ＝０．７５Ｖとして、同様に電流を読む。ＯＮ電流が流れれば、データ”２”と再生され、ＯＮ電流が流れなければ、データ”３”と再生される。

　なお、この変形例においては、Ｐ型半導体層４７のホールドープ量がＰ型ウェル領域４１ｃのそれよりも多く、かつ、Ｐ型半導体層４７のフェルミレベルがＰ型ウェル領域４１ｃのそれよりも０．５Ｖ程度深くなっていることが望ましい。　
　これは、コントロールゲート電極４５にプラスの電位を与えたときに、Ｎ型拡散層４２間のＰ型ウェル領域４１ｃの表面部分からＰ型からＮ型への反転が開始し、チャネルが形成されるようにするためである。　
　このようにすることで、例えば、書き込み時には、非選択のメモリセルＭＣのチャネルは、Ｐ型ウェル領域４１ｃとＰ型半導体層４７の界面のみに形成され、読み出し時には、ＮＡＮＤストリング内の複数のメモリセルＭＣのチャネルは、Ｐ型ウェル領域４１ｃとＰ型半導体層４７の界面のみに形成される。

　つまり、メモリセルＭＣの抵抗変化素子４４が導電体（セット状態）であっても、拡散層４２とコントロールゲート電極４５とが短絡することはない。

　（ＮＯＲ型フラッシュメモリ）
　図３７は、本発明の第１０の実施形態に係る別の情報記録再生装置の要部の構成を例示する模式図である。　
　図３８は、本発明の第１０の実施形態に係る別の情報記録再生装置の要部を例示する模式的断面図である。　
　すなわち、本実施形態に係る別の情報記録再生装置２６４は、ＮＯＲ型フラッシュメモリであり、図３７は、ＮＯＲセルユニット２６４ｃ及びそれに接続された駆動部６００を例示しており、図３８は、ＮＯＲセルユニット２６４ｃの構造を例示している。

　図３７及び図３８に表したように、Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成されている。Ｐ型ウェル領域４１ｃ内に、本実施形態の例に係るＮＯＲセルが形成されている。

　ＮＯＲセルは、ビット線ＢＬとソース線ＳＬとの間に接続される１つのメモリセル（ＭＩＳトランジスタ）ＭＣから構成される。

　メモリセルＭＣは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の抵抗変化素子４４と、抵抗変化素子４４上のコントロールゲート電極４５と、から構成される。

　そして、各コントロールゲート電極４５（ＣＧ）は、駆動部６００に電気的に接続される。なお、駆動部６００は、ＮＯＲセルユニット２６４ｃが設けられる基板に設けられても良く、それとは別の基板に設けられても良い。

　メモリセルＭＣの抵抗変化素子４４の状態（高抵抗状態ＨＲ／低抵抗状態）は、上述の基本動作により変化させることが可能である。

　（２トランジスタ型フラッシュメモリ）
　図３９は、本発明の第１０の実施形態に係る別の情報記録再生装置の要部の構成を例示する模式図である。　
　図４０は、本発明の第１０の実施形態に係る別の情報記録再生装置の要部を例示する模式的断面図である。　
　すなわち、本実施形態に係る別の情報記録再生装置２６５は、２トラ型フラッシュメモリであり、図３９は、２トラセルユニット２６５ｃ及びそれに接続された駆動部６００を例示しており、図４０は、２トラセルユニット２６５ｃの構造を例示している。

　図３９及び図４０に表したように、２トランジスタ型セルユニット２６５ｃは、ＮＡＮＤセルユニットの特徴とＮＯＲセルの特徴とを併せ持ったセル構造である。

　Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成される。Ｐ型ウェル領域４１ｃ内に、２トランジスタ型セルユニット２６５ｃが形成される。

　２トランジスタ型セルユニット２６５ｃは、直列接続される１つのメモリセルＭＣと１つのセレクトゲートトランジスタＳＴとから構成される。

　メモリセルＭＣ及びセレクトゲートトランジスタＳＴは、同じ構造を有する。具体的には、これらは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の抵抗変化素子４４と、抵抗変化素子４４上のコントロールゲート電極４５と、から構成される。

　そして、各コントロールゲート電極４５（ＣＧ）は、駆動部６００に電気的に接続される。なお、駆動部６００は、２トラセルユニット２６５ｃが設けられる基板に設けられても良く、それとは別の基板に設けられても良い。

　なお、セレクトゲートトランジスタＳＴにおいては、第１～第７の実施形態に係る抵抗変化素子を用いなくても良く、この代わりに１層の抵抗変化層や導電層を用いることができる。

　メモリセルＭＣの抵抗変化素子４４の状態（高抵抗状態ＨＲ／低抵抗状態ＬＲ）は、上述の基本動作により変化させることが可能である。これに対し、セレクトゲートトランジスタＳＴの抵抗変化素子４４は、セット状態、すなわち、導電体（抵抗小）に固定される。

　セレクトゲートトランジスタＳＴは、ソース線ＳＬに接続され、メモリセルＭＣは、ビット線ＢＬに接続される。

　なお、図４０に例示した構造では、セレクトゲートトランジスタＳＴは、メモリセルＭＣと同じ構造を有しているが、以下のように変形しても良い。　
　図４１は、本発明の第１０の実施形態に係る変形例の情報記録再生装置の要部を例示する模式的断面図である。　
　図４１に表したように、本実施形態に係る変形例の情報記録再生装置２６６では、セレクトゲートトランジスタＳＴについては、抵抗変化素子４４を形成せずに、通常のＭＩＳトランジスタとされている。

　本実施形態に係る情報記録再生装置２６０～２６６においても、例えば、バンド・パス・フィルターやロー・パス・フィルター等を設けることで、上記のリンギング等のノイズ成分を低減し、寄生容量やグラウンドへとつながる伝送線路や、インダクタンス成分を低減することができる。

　以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、抵抗変化素子及び情報記録再生装置を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。　
　また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

　その他、本発明の実施の形態として上述した抵抗変化素子及び情報記録再生装置を基にして、当業者が適宜設計変更して実施し得る全ての抵抗変化素子及び情報記録再生装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

　その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

　本発明によれば、多値記録を可能とする抵抗変化素子及び情報記録再生装置が提供される。

Claims

　印加される電圧及び通電される電流の少なくともいずれかによって電気抵抗率の異なる複数の状態を呈する第１抵抗変化層と、
　前記第１抵抗変化層に積層して設けられ、前記第１抵抗変化層とは異なる組成を有し、印加される電圧及び通電される電流の少なくともいずれかによって電気抵抗率の異なる複数の状態を呈する第２抵抗変化層と、
　を有する抵抗変化部と、
　前記抵抗変化部の膜面に垂直に電圧の印加及び電流の通電の少なくともいずれかを行う電極層と、
　を備え、
　前記第１抵抗変化層における異なる複数の状態どうしの間を遷移する電圧及び電流の少なくともいずれかと、前記第２抵抗変化層における異なる複数の状態どうしの間を遷移する電圧及び電流の少なくともいずれかとが互いに異なっていることを特徴とする抵抗変化素子。
　前記第１抵抗変化層における前記異なる複数の状態どうしの間を遷移する前記電圧と、
　前記第２抵抗変化層における前記異なる複数の状態どうしの間を遷移する前記電圧と、は、０．１Ｖ以上異なることを特徴とする請求項１記載の抵抗変化素子。
　前記第１抵抗変化層及び前記第２抵抗変化層は、Ａ_ｘＭ_ｙＸ_４（０．１≦ｘ≦２．２、１．８≦ｙ≦２）を含み、前記ＡはＮａ、Ｋ、Ｒｂ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｇａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇｅ、Ａｇ、Ａｕ、Ｃｄ、Ｓｎ、Ｓｂ、Ｐｔ、Ｐｄ、Ｈｇ、Ｔｌ、Ｐｂ及びＢｉよりなる群から選択された少なくともいずれかを含む元素であり、前記ＭはＡｌ、Ｇａ、Ｔｉ、Ｇｅ、Ｓｎ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ及びＲｈよりなる群から選択された少なくともいずれかを含む元素であり、前記ＸはＯ及びＮよりなる群から選択された少なくともいずれかを含む元素であり、かつ前記Ａと前記Ｍとは互いに異なる元素であることを特徴とする請求項１記載の抵抗変化素子。
　前記第１抵抗変化層及び前記第２抵抗変化層は、Ａ_ｘＭ_ｙＸ_３（０．５≦ｘ≦１．１、０．９≦ｙ≦１）を含み、前記ＡはＮａ、Ｋ、Ｒｂ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｇａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇｅ、Ａｇ、Ａｕ、Ｃｄ、Ｓｎ、Ｓｂ、Ｐｔ、Ｐｄ、Ｈｇ、Ｔｌ、Ｐｂ及びＢｉよりなる群から選択された少なくともいずれかを含む元素であり、前記ＭはＡｌ、Ｇａ、Ｔｉ、Ｇｅ、Ｓｎ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ及びＲｈよりなる群から選択された少なくともいずれかを含む元素であり、前記ＸはＯ及びＮよりなる郡から選択された少なくともいずれかを含む元素であり、かつ前記Ａと前記Ｍとは互いに異なる元素であることを特徴とする請求項１記載の抵抗変化素子。
　前記第１抵抗変化層及び第２抵抗変化層は、Ａ_ｘＭ_ｙＸ_４（０．５≦ｘ≦１．１、０．９≦ｙ≦１）を含み、前記ＡはＭｇ、Ｃａ、Ｓｒ、Ａｌ、Ｇａ、Ｓｂ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｒｈ、Ｉｎ、Ｓｂ、Ｔｌ、Ｐｂ及びＢｉよりなる群から選択された少なくともいずれかを含む元素であり、前記ＭはＡｌ、Ｇａ、Ｔｉ、Ｇｅ、Ｓｎ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｎ、Ｍｏ、Ｗ、Ｉｒ及びＯｓよりなる群から選択された少なくともいずれかを含む元素であり、前記ＸはＯ及びＮよりなる群から選択された少なくともいずれかを含む元素であり、かつ前記Ａと前記Ｍとは互いに異なる元素であることを特徴とする請求項１記載の抵抗変化素子。
　前記第１抵抗変化層及び前記第２抵抗変化層は、微結晶グラファイトとアモルファスカーボンの混合体から構成され、前記微結晶グラファイトと前記アモルファスカーボンとの混合比は、前記第１抵抗変化層と前記第２抵抗変化層とで異なることを特徴とする請求項１記載の抵抗変化素子。
　前記第１抵抗変化層及び前記第２抵抗変化層は、微結晶グラファイトとアモルファスカーボンの混合体から構成され、前記微結晶グラファイトと前記アモルファスカーボンとのの混合比が前記第１抵抗変化層と前記第２抵抗変化層とで異なり、前記第１抵抗変化層と前記第２抵抗変化層のそれぞれの電気抵抗率は１０^－４Ωｃｍ以上、１０^２Ωｃｍ以下であることを特徴とする請求項１記載の抵抗変化素子。
　前記第１抵抗変化層及び第２抵抗変化層は、コランダム構造、ルチル構造、スピネル構造、ラムスデライト構造、アナターゼ構造、ホランダイト構造、ブルッカイト構造、パイロルース構造、ＮａＣｌ構造、プロベスカイト構造、イルメナイト構造及びウルフラマイト構造よりなる群から選択されたいずれかの構造を有することを特徴とする請求項１記載の抵抗変化素子。
　前記電極層は、Ｔｉ－Ｎ、Ｔｉ－Ｓｉ－Ｎ、Ｔａ－Ｎ、Ｔａ－Ｓｉ－Ｎ、Ｓｉ－Ｎ、Ｔｉ－Ｃ、Ｔａ－Ｃ、Ｓｉ－Ｃ及びＷ－Ｎよりなる群から選択された少なくともいずれかの窒化物、炭化物、酸化物、及び、窒化物と炭化物と酸化物とのうちの少なくとも２以上からなる混合体、の少なくともいずれかを含むことと特徴とする請求項１記載の抵抗変化素子。
　前記第１抵抗変化層及び第２抵抗変化層の厚さは、５ｎｍ以上、５０ｎｍ以下であることを特徴とする請求項１記載の抵抗変化素子。
　前記第１抵抗変化層と前記第２抵抗変化層との間、前記第１抵抗変化層と前記電極層との間、及び、前記第２抵抗変化層と前記電極層との間、の少なくともいずれかに設けられ、前記第１抵抗変化層及び前記第２抵抗変化層とは異なる材料からなる分離層をさらに備えたことを特徴とする請求項１記載の抵抗変化素子。
　前記分離層は、Ｔｉ－Ｎ、Ｔｉ－Ｓｉ－Ｎ、Ｔａ－Ｎ、Ｔａ－Ｓｉ－Ｎ、Ｓｉ－Ｎ、Ｔｉ－Ｃ、Ｔａ－Ｃ、Ｓｉ－Ｃ及びＷ－Ｎよりなる群から選ばれた少なくとも１種の窒化物、炭化物、酸化物、及び、窒化物と炭化物と酸化物とのうちの少なくとも２以上からなる混合体、の少なくともいずれかを含むことを特徴とする請求項１１記載の抵抗変化素子。
　前記分離層は、ＺｎＯ、ＳｎＯ_２、Ｉｎ_２Ｏ_３、ＴｉＯ_ｓ（１≦ｓ≦２）、Ｉｎ_２Ｏ_３、ＩｒＯ_２、ＲｕＯ_２、Ｉｒ、Ｒｕ及びＴａよりなる群から選択された少なくともいずれかを含むことを特徴とする請求項１１記載の抵抗変化素子。
　前記分離層は、Ｇａ_２Ｏ_３、Ａｌ_２Ｏ_３、Ｎｂ_２Ｏ_５、ＳｎＯ_２、Ｔａ_２Ｏ_５及びＳｂ_２Ｏ_３よりなる群から選択された少なくともいずれかを含むことを特徴とする請求項１１記載の抵抗変化素子。
　前記分離層は、Ｗ、Ｔａ、Ｓｉ、Ｉｒ、Ｒｕ、Ａｕ、Ｐｔ、Ｐｄ、Ｍｏ、Ｎｉ、Ｃｒ及びＣｏよりなる群から選択された少なくともいずれかを含むことを特徴とする請求項１１記載の抵抗変化素子。
　請求項１記載の抵抗変化素子と、
　前記抵抗変化素子の前記抵抗変化部への電圧の印加、及び、前記抵抗変化部への電流の通電、の少なくともいずれかによって、前記抵抗変化部に複数の抵抗状態の間を遷移させて情報を記録する駆動部と、
　を備えたことを特徴とする情報記録再生装置。
　前記抵抗変化素子を挟むようにして設けられたワード線及びビット線をさらに備え、
　前記駆動部は、前記ワード線及び前記ビット線を介して、前記抵抗変化素子の前記抵抗変化部への電圧の印加、及び、前記抵抗変化部への電流の通電、の少なくともいずれかを行うことを特徴とする請求項１６記載の情報記録再生装置。
　前記抵抗変化素子に併設されたプローブをさらに備え、
　前記駆動部は、前記プローブを介して、前記抵抗変化素子の前記抵抗変化部の記録単位に対して前記電圧の印加及び前記電流の通電の少なくともいずれかを行うことを特徴とする請求項１６記載の情報記録再生装置。
　前記抵抗変化素子を挟むゲート電極とゲート絶縁層とを含むＭＩＳトランジスタをさらに備え、
　前記駆動部は、前記ゲート電極を介して、前記抵抗変化素子の前記抵抗変化部への電圧の印加、及び、前記抵抗変化部への電流の通電、の少なくともいずれかを行うことを特徴とする請求項１６記載の情報記録再生装置。
　　第１導電型半導体基板内に設けられた第１及び第２の第２導電型半導体層と、
　　前記第１及び第２の第２導電型半導体領域の間の第１導電型半導体領域と、
　　前記第１及び第２の第２導電型半導体領域間における導通／非導通を制御するゲート電極と、
　をさらに備え、
　前記抵抗変化素子は、前記ゲート電極と前記第１導電型半導体領域との間に配置され、
　前記駆動部は、前記ゲート電極を介して、前記抵抗変化素子の前記抵抗変化部への電圧の印加、及び、前記抵抗変化部への電流の通電、の少なくともいずれかを行うことを特徴とする請求項１６記載の情報記録再生装置。