WO2010003552A1 - Verfahren zum erzeugen eines substratkontakts in einem cmos-prozess - Google Patents

Verfahren zum erzeugen eines substratkontakts in einem cmos-prozess Download PDF

Info

Publication number
WO2010003552A1
WO2010003552A1 PCT/EP2009/004551 EP2009004551W WO2010003552A1 WO 2010003552 A1 WO2010003552 A1 WO 2010003552A1 EP 2009004551 W EP2009004551 W EP 2009004551W WO 2010003552 A1 WO2010003552 A1 WO 2010003552A1
Authority
WO
WIPO (PCT)
Prior art keywords
epitaxial layer
doping elements
semiconductor substrate
region
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2009/004551
Other languages
English (en)
French (fr)
Inventor
Maria Cristina Vecchi
Jochen Werno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Publication of WO2010003552A1 publication Critical patent/WO2010003552A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Definitions

  • the invention relates to a method for producing a substrate contact in a CMOS process, wherein a highly doped carrier-type semiconductor substrate is provided, to which a lower-doped epitaxial layer of the same charge carrier type is applied.
  • a substrate contact is understood to mean an electrical contact which extends from the surface of the epitaxial layer in the direction of the semiconductor substrate and has a connection with good electrical conductivity to the semiconductor substrate.
  • the substrate contact does not necessarily have to be in direct contact with the semiconductor substrate but may also be slightly spaced therefrom.
  • a method of the type mentioned is known from practice. First, a semiconductor substrate of a predetermined charge carrier type is provided. Then, a layer of the same charge carrier type is formed on the semiconductor substrate to form a "buried layer.” Then, an epitaxial layer of the same charge carrier type is applied to this layer and the semiconductor substrate, then a region of the epitaxial layer in which the substrate contact is later to be arranged.
  • This object is achieved by providing a highly doped carrier-type semiconductor substrate to which a lower doped epitaxial layer of the same charge carrier type is applied so as to adjoin the semiconductor substrate, wherein at least one of the semiconductor substrate is formed to form the substrate contact spaced-apart near-surface region of the epitaxial layer can be implanted dopant elements of the charge carrier type, and that at least one heat treatment is performed, wherein the depth of the doping elements having region increased by at least 50%.
  • a substrate contact is diffused deep into the epitaxial layer by a heat treatment.
  • the broadening occurring in the heat treatment of the region of the epitaxial layer having the doping elements is deliberately accepted in order to achieve a good-conducting electrical connection between the region having the doping elements and the semiconductor substrate.
  • the heat treatment is carried out in such a way that the depth of the region containing the doping elements increases by at least 100%, better still by at least 1 50% and preferably by at least 200%.
  • the substrate contact then has an even lower electrical resistance between its surface and the semiconductor substrate
  • wells doped with dopants are diffused into the surface of the epitaxial layer to form at least one pn junction, wherein the dose and the energy of the dopants, the dose and the energy of the doping elements implanted in the epitaxial layer are selected such that after completion of the heat treatment, the region of the epitaxial layer having the doping elements is arranged closer to the semiconductor substrate than the wells.
  • the wells usually required for a semiconductor circuit can be introduced into the epitaxial layer by means of the regions provided for the substrate contact. The method can thereby be applied more cost-effectively in a CMOS process.
  • the depth of the region containing the doping elements after the heat treatment is at least 507 O / if appropriate: at least 70%, in particular at least 80% and preferably at least 90% of the thickness of the epitaxial layer.
  • the area comprising the doping elements broadens from the lowest point to the surface of the epitaxial layer. If appropriate, it is even possible that the second region adjoins the semiconductor substrate and / or extends into it.
  • the doping elements are preferably introduced into the epitaxial layer before the dopings of the wells are introduced into the epitaxial layer.
  • the doping elements are thus implanted into the epitaxial layer at the beginning of the CMOS process, so that the doping elements participate in all the heat treatments occurring in the CMOS process.
  • the epitaxial layer is oxidized at its surface during the heat treatment to form a field oxide layer. This also makes it possible to integrate the method according to the invention more cost-effectively in a CMOS process.
  • a further region whose charge carrier type differs from that of the epitaxial layer is produced laterally adjacent to the region containing the doping elements in the epitaxial layer, wherein the region having a first metallization and the further region have the doping elements for forming a diode be connected to a second metallization.
  • the diode produced by the method then has in the reverse direction above its breakdown voltage to a low internal resistance
  • FIG. 2 shows a partial longitudinal section through a semiconductor chip, in which a diode 5 is integrated, and
  • FIG. 3 shows a graph of the concentration of doping elements in the semiconductor wafer, the depth d being plotted on the abscissa and the concentration k on the ordinate, and where T is the time lapse of a heat treatment for a standard diffusion.
  • a highly doped semiconductor substrate 2 of a first charge carrier type is provided.
  • the semiconductor substrate 2 may be, for example, a p-doped 15 or n-doped silicon substrate.
  • a lower-doped epitaxial layer 3 of the first charge carrier type is applied on the semiconductor substrate 2.
  • the epitaxial layer 3 is directly adjacent to the semiconductor substrate 2.
  • dopants of the first charge carrier type are implanted.
  • the surface of the epitaxial layer 3 is bombarded with the doping elements with the aid of an implanter in such a way that they penetrate into the epitaxial layer 25 3.
  • the dose and the energy of the doping elements is adjusted during the bombardment in such a way that the doping elements in the doped region have a higher concentration than all the dopants which are introduced into the epitaxial layer 3 in later method steps of the CMOS process.
  • a first trough 5 is arranged approximately centrally between the regions 4 and configured substantially circular disk-shaped.
  • a second tray 6 extends along one Circular line which is arranged in the surface of the epitaxial layer 3 and the well 5 bounded.
  • the surface regions of the epitaxial layer 3, in which the troughs 5, 12 are to be, are first bombarded with the aid of the implanter with doping elements of a second charge carrier type. Thereafter, a heat treatment is performed in which the doping elements of the first charge carrier type and the doping elements of the second charge carrier type diffuse into the epitaxial layer 3.
  • each area 4 is enlarged in both the lateral direction and in the direction of the semiconductor substrate 2 in a designated in Fig. 2 with 4 'area.
  • the temperature and duration of the heat treatment are chosen so that the area 4 'is at least three times as deep as the area 4 before
  • depth refers to the largest dimension that the region 4 has in an orthogonal to the plane of extent of the semiconductor substrate
  • Epitaxial layer 3 understood, in which the concentration of the implanted in the epitaxial layer 3 doping elements exceeds a predetermined concentration value.
  • the depth or thickness of the region 4 and the concentration of the doping elements is shown graphically in FIG. 4 as a function of the duration of the heat treatment. It can be seen from the line marked with circles that the region 4 has only a relatively small penetration depth in the epitaxial layer 3 before the heat treatment. This is about 1 micron.
  • the penetration depth of region 4 can be increased to about 6.5 ⁇ m.
  • the depth 7 'of the region 4 is about 6.5 ⁇ m. With a further increase in the heat treatment duration, the depth 7 'of the region 4 increases only slowly.
  • the wells 5, 5 are also enlarged in the lateral direction as well as in the direction to the semiconductor substrate 2 to.
  • FIG. 2 it can be seen that an outer edge region of the first tub 5 engages laterally in the second tub nach after the heat treatment.
  • the substrate contact via the epitaxial layer 3 enables a connection with good electrical conductivity between the first well 5 serving as cathode and the anode contact 1 of the diode.

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Bei einem Verfahren zum Erzeugen eines Substratkontakts (1) in einem CMOS-Prozess wird ein hoch dotiertes Halbleitersubstrat (2) eines Ladungsträgertyps bereitgestellt auf das eine niedriger dotierte Epitaxieschicht (3) des selben Ladungsträgertyps derart aufgebracht wird, dass sie an das Halbleitersubstrat (2) angrenzt. Zur Bildung des Substrat-Kontakts (1) werden in mindestens einen vom Halbleitersubstrat (2) beabstandeten oberflächennahen Bereich (4) der Epitaxieschicht (3) Dotierungselemente des Ladungsträgertyps implantiert. Es wird mindestens eine Wärmebehandlung durchgeführt bei sich die Tiefe (7) des die Dotierungselemente aufweisenden Bereichs (4) um mindestens 50% vergrößert.

Description

Verfahren zum Erzeugen eines Subsrrarkontakts in einem CMOS-Prozess
Die Erfindung betrifft ein Verfahren zum Erzeugen eines Substratkontakts in einem CMOS-Prozess, wobei ein hoch dotiertes Halbleitersubstrat eines Ladungsträgertyps bereitgestellt wird, auf das eine niedriger dotierte Epitaxieschicht des selben Ladungsträgertyps aufgebracht wird. Unter einem Substratkontakt wird ein elektrischer Kontakt verstanden, der sich von der Oberfläche der Epitaxieschicht in Richtung auf das Halbleitersubstrat zu erstreckt und eine elektrisch gut leitende Verbindung zum Halbleitersubstrat aufweist. Der Substratkontakt muss nicht not- wendigerweise direkt mit dem Halbleitersubstrat in Kontakt stehen sondern kann auch etwas von diesem beabstandet sein.
Ein Verfahren der eingangs genannten Art ist aus der Praxis bekannt. Dabei wird zunächst ein Halbleitersubstrat eines vorbestimmten Ladungsträgertyps bereitge- stellt. Auf dem Halbleitersubstrat wird zur Bildung eines „Buried Layers" eine Schicht des gleichen Ladungsträgertyps erzeugt. Danach wird auf diese Schicht und das Halbleitersubstrat eine Epitaxieschicht wiederum des gleichen Ladungsträgertyps aufgebracht. Dann wird ein Bereich der Epitaxieschicht, in dem später der Substratkontakt angeordnet sein soll, mit Hilfe eines Hochenergie- oder Megavolt- Implanters derart mit Dotierungselementen des genannten Ladungsträgertyps beschossen, dass die Dotierungselemente bis zu dem Buried Layer in die Epitaxieschicht vordringen. Die mit den Dotierungselementen dotierte Zone erstreckt sich dabei etwa orthogonal zur Substratebene, wobei ihr Querschnitt, ausgehend von der Oberfläche des Substrats zum Buried Layer hin etwa konstant ist. Der durch die dotierte Zone gebildete Substratkontakt benötigt daher nur wenig Substrat- bzw. Chipfläche. Das Verfahren hat jedoch den Nachteil, dass für die Herstellung des Substratkontakts ein relativ teurer Hochenergie-Implanter benötigt wird. Dieser ist jedoch in einem Standard-CMOS-Prozess häufig nicht verfügbar. Auch das Erzeugen des Buried Layers ist mit einem gewissen Aufwand verbunden.
Es besteht deshalb die Aufgabe, ein Verfahren der Eingang genannten Art zu schaffen, mittels dem ein niederohmiger Substratkontakt in einem CMOS-Prozess kostengünstig herstellbar ist. Diese Aufgabe wird dadurch gelöst, dass ein hoch dotiertes Halbleitersubstrat eines Ladungsträgertyps bereitgestellt wird, auf das eine niedriger dotierte Epitaxieschicht eines gleichen Ladungsträgertyps derart aufgebracht wird, dass sie an das Halblei- tersubstrat angrenzt, wobei zur Bildung des Substrat-Kontakts in mindestens einen vom Halbleitersubstrat beabstandeten oberflächennahen Bereich der Epitaxieschicht Dotierungselemente des Ladungsträgertyps implantiert werden, und dass mindestens eine Wärmebehandlung durchgeführt wird, bei sich die Tiefe des die Dotierungselemente aufweisenden Bereichs um mindestens 50% vergrößert.
Es wird also in einem CMOS-Prozess, bei dem die an der Oberfläche der Epitaxieschicht erzeugten Strukturen normalerweise derart ausgestaltet werden, dass sie eine möglichst geringe Substrat- oder Chip-Fläche überdecken, ein Substratkontakt durch eine Wärmebehandlung bis tief in die Epitaxieschicht eindiffundiert. Dabei wird die bei der Wärmebehandlung auftretende Verbreiterung des die Dotierungselemente aufweisenden Bereichs der Epitaxieschicht bewusst in Kauf genommen, um eine gut leitende elektrische Verbindung zwischen dem die Dotierungselemente aufweisenden Bereich und dem Halbleitersubstrat zu erreichen. Somit kann der Substratkontakt ohne die Verwendung eines teueren Hochenergie- Implanters auf einfache Weise in einem Standard CMOS-Prozess erzeugt werden.
Bei einer vorteilhaften Ausgestaltung der Erfindung wird die Wärmebehandlung derart durchgeführt, dass sich die Tiefe des die Dotierungselemente aufweisenden Bereichs um mindestens 100%, besser um mindestens 1 50% und bevorzugt um mindestens 200% vergrößert. Der Substratkontakt weist dann zwischen seiner Oberfläche und dem Halbleitersubstrat einen noch geringeren elektrischen Widerstand auf
Bei einer bevorzugten Ausgestaltung der Erfindung werden in die Oberfläche der Epitaxieschicht zur Bildung mindestens eines pn-Übergangs mit Dotierungen versehene Wannen eindiffundiert, wobei die Dosis und die Energie der Dotierungen, die Dosis und die Energie der in die Epitaxieschicht implantierten Dotierungselemente derart gewählt werden, dass nach Beendigung der Wärmebehandlung der die Dotierungselemente aufweisende Bereich der Epitaxieschicht näher am Halbleitersubstrat angeordnet ist als die Wannen. Während der Wärmebehand- lung der für den Substrαtkontαkt vorgesehenen Bereiche können also auch die für eine Halbleiterschaltung üblicherweise benötigten Wannen in die Epitaxieschicht eindiflundiert werden. Das Verfahren kann dadurch noch kostengünstiger in einem CMOS-Prozess angewendet werden.
Vorteilhaft ist, wenn die Tiefe des die Dotierungselemente aufweisenden Bereichs nach der Wärmebehandlung mindestens 507O/ ggf: mindestens 70%, insbesondere mindestens 80% und bevorzugt mindestens 90% der Dicke der Epitaxieschicht beträgt. Dabei verbreitert sich der die Dotierungselemente aufweisende Bereich ausgehend von der tiefsten Stelle zur Oberfläche der Epitaxieschicht hin. Gegebenenfalls ist es sogar möglich, dass der zweite Bereich an das Halbleitersubstrat angrenzt und/oder sich bis in dieses erstreckt.
Die Dotierungselemente werden bevorzugt in die Epitaxieschicht eingebracht bevor die Dotierungen der Wannen in die Epitaxieschicht eindiffündiert werden. Die Dotierungselemente werden also zu Beginn des CMOS-Prozesses in die Epitaxieschicht implantiert, so dass die Dotierungselemente an allen in dem CMOS- Prozesses auftretenden Wärmebehandlungen teilnehmen.
Zweckmäßigerweise wird die Epitaxieschicht zur Bildung einer Feldoxidschicht während der Wärmebehandlung an ihrer Oberfläche oxidiert. Auch dadurch kann das erfindungsgemäße Verfahren noch kostengünstiger in einem CMOS-Prozess integriert werden.
Bei einer vorteilhaften Ausführungsform der Erfindung wird in der Epitaxieschicht seitlich benachbart zu dem die Dotierungselemente aufweisenden Bereich ein weiter Bereich erzeugt, dessen Ladungsträgertyp sich von demjenigen der Epitaxieschicht unterscheidet, wobei zur Bildung einer Diode der die Dotierungselemente aufweisende Bereich mit einer ersten Metallisierung und der weitere Bereich mit einer zweiten Metallisierung verbunden werden. Die nach dem Verfahren hergestellte Diode weist dann in Sperrrichtung oberhalb ihrer Durchbruchsspannung einen niedrigen Innenwiderstand auf
Nachfolgend ist ein Ausführungsbeispiel anhand der Zeichnung näher erläutert. Es zeigt: Fig. 1 einen Teillängsschnitt durch einen Halbleiterwafer,
Fig. 2 einen Teillängsschnitt durch einen Halbleiterchip, in den eine Diode 5 integriert ist, und
Fig. 3 eine graphische Darstellung der Konzentration von Dotierungselementen in dem Halbleiterwafer, wobei auf der Abszisse die Tiefe d und auf der Ordinate die Konzentration k aufgetragen sind und wobei T die Zeit- l o dauer einer Wärmebehandlung für eine Standarddiffüsion bedeutet.
Bei einem Verfahren zum Erzeugen eines Substratkontakts in einem Standard CMOS-Prozess wird ein hoch dotiertes Halbleitersubstrat 2 eines ersten Ladungsträgertyps bereitgestellt. Das Halbleitersubstrat 2 kann beispielsweise ein p-dotiertes 15 oder n-dotiertes Silizium-Substrat sein.
Auf das Halbleitersubstrat 2 wird eine niedriger dotierte Epitaxieschicht 3 des ersten Ladungsträgertyps aufgebracht. In Fig. 1 ist erkennbar, dass die Epitaxieschicht 3 direkt an das Halbleitersubstrat 2 angrenzt.
20
In voneinander beabstandete oberflächennahe Bereiche 4 der Epitaxieschicht 3 werden Dotierungselemente des ersten Ladungsträgertyps implantiert. Bei der Implantierung wird die Oberfläche der Epitaxieschicht 3 mit Hilfe eines Implanters derart mit den Dotierungselementen beschossen, dass diese in die Epitaxieschicht 25 3 eindringen. Die Dosis und die Energie der Dotierungselemente wird bei dem Beschuss so eingestellt, dass die Dotierungselemente in dem dotierten Bereich eine höhere Konzentration aufweisen als sämtliche Dotierungen, die in späteren Verfahrensschritten des CMOS-Prozesses in die Epitaxieschicht 3 eingebracht werden.
30
In die Oberfläche der Epitaxieschicht 3 werden zur Bildung eines pn-Übergangs für eine Diode mit Dotierungen versehene Wannen 5, ό eindiffundiert. Eine erste Wanne 5 ist etwa mittig zwischen den Bereichen 4 angeordnet und im Wesentlichen kreisscheibenförmig ausgestaltet. Eine zweite Wanne 6 erstreckt entlang einer Kreislinie, die in der Oberfläche der Epitaxieschicht 3 angeordnet ist und die Wanne 5 umgrenzt.
Zum Erzeugen der Wannen 5, 6 werden die Oberflächenbereiche der Epitaxie- schicht 3, in denen die Wannen 5, ό sein sollen, zunächst mit Hilfe des Implanters mit Dotierungselementen eines zweiten Ladungsträgertyps beschossen. Danach wird eine Wärmebehandlung durchgeführt bei welcher die Dotierungselemente des ersten Ladungsträgertyps und die Dotierungselemente des zweiten Ladungsträgertyps in die Epitaxieschicht 3 diffundieren. Wie durch einen Vergleich von Fig. 1 mit Fig. 2 erkennbar ist, wird dabei jeder Bereich 4 sowohl in seitlicher Richtung als auch in Richtung auf das Halbleitersubstrat 2 zu in einen in Fig. 2 mit 4' bezeichneten Bereich vergrößert.
Die Temperatur und die Dauer der Wärmebehandlung werden so gewählt, dass der Bereich 4' mindestens die dreifache Tiefe aufweist wie der Bereich 4 vor der
Wärmebehandlung. Dabei wird unter der Tiefe die größte Abmessung verstanden, die der Bereich 4 in einer orthogonal zur Erstreckungsebene des Halbleitersubstrats
2 verlaufenden Ebene aufweist. Unter dem Bereich 4 wird derjenige Bereich der
Epitaxieschicht 3 verstanden, in dem die Konzentration der in die Epitaxieschicht 3 implantierten Dotierungselemente einen vorbestimmten Konzentrationswert überschreitet.
Die Tiefe bzw. Dicke des Bereichs 4 und die Konzentration der Dotierungselemente ist in Fig. 4 in Abhängigkeit von der Dauer der Wärmebehandlung graphisch dargestellt. Anhand der mit Kreisen markierten Linie ist erkennbar, dass der Bereich 4 vor der Wärmebehandlung nur eine relativ geringe Eindringtiefe in der Epitaxieschicht 3 aufweist. Diese beträgt etwa 1 μm. Durch eine Wärmebehandlung, deren Dauer der Dauer einer StandarddifTυsion entspricht, kann die Eindringtiefe des Bereichs 4 etwa auf 6,5 μm vergrößert werden. Nach einer Wärmebehandlung, deren Dauer das Doppelte der Dauer einer Standarddiffusion entspricht, beträgt die Tiefe 7' des Bereichs 4 etwa 6,5 μm. Bei einer weiteren Erhöhung der Wärmebehandlungsdauer nimmt die Tiefe 7' des Bereichs 4 nur noch langsam zu.
Durch Diffusion der Dotierungselementen des zweiten Ladungsträgertyps vergrö- Bern sich auch die Wannen 5, ό jeweils in seitlicher Richtung als auch in Richtung auf das Halbleitersubstrat 2 zu. In Fig. 2 ist erkennbar, dass ein Außenrandbereich der ersten Wanne 5 nach der Wärmebehandlung seitlich in die zweite Wanne ό eingreift.
Wie aus den in Fig. 2 punktiert angedeuteten Stromflusslinien ersichtlich ist, ermöglicht der Substrat-Kontakt über die Epitaxieschicht 3 eine elektrisch gut leitende Verbindung zwischen der als Kathode dienenden ersten Wanne 5 und dem als Anode dienenden Substratkontakt 1 der Diode.

Claims

Patentansprüche
1. Verfahren zum Erzeugen eines Substratkontakts (1) in einem CMOS-Prozess, wobei ein hoch dotiertes Halbleitersubstrat (2) eines Ladungsträgertyps be- reitgestellt wird, auf das eine niedriger dotierte Epitaxieschicht (3) des selben
Ladungsträgertyps derart aufgebracht wird, dass sie an das Halbleitersubstrat (2) angrenzt, wobei zur Bildung des Substrat-Kontakts (1 ) in mindestens einen vom Halbleitersubstrat (2) beabstandeten oberflächennahen Bereich (4) der Epitaxieschicht (3) Dotierungselemente des Ladungsträgertyps implan- tiert werden, und wobei mindestens eine Wärmebehandlung durchgeführt wird, bei sich die Tiefe (7) des die Dotierungselemente aulweisenden Bereichs (4) um mindestens 50% vergrößert.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Wärmebe- handlung derart durchgeführt wird, dass sich die Tiefe (7) des die Dotierungselemente autweisenden Bereichs (4) um mindestens 100%, besser um mindestens 1 50% und bevorzugt um mindestens 200% vergrößert.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass in die Oberfläche der Epitaxieschicht (3) zur Bildung mindestens eines pn-Übergangs mit Dotierungen versehene Wannen (5, 6) eindiffündiert werden, und dass die Dosis und die Energie der Dotierungen, die Dosis und die Energie der in die Epitaxieschicht (3) implantierten Dotierungselemente derart gewählt werden, dass nach Beendigung der Wärmebehandlung der die Dotierungselemente aufweisende Bereich (4') der Epitaxieschicht (3) näher am Halbleitersubstrat (2) angeordnet ist als die Wannen (5, ό).
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Tiefe (7') des die Dotierungselemente aulweisenden Bereichs (4') nach der Wärmebehandlung mindestens 50%., ggf mindestens 70%, insbesondere mindestens 80% und bevorzugt mindestens 90% der Dicke der Epitaxieschicht (3) beträgt.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die Dotierungselemente in die Epitaxieschicht (3) eingebracht werden bevor die Dotierungen der Wannen (5, ό) in die Epitaxieschicht (3) eindiffundiert werden.
ό. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Epitaxieschicht (3) zur Bildung einer Feldoxidschicht während der Wärmebehandlung an ihrer Oberfläche oxidiert wird.
7. Verfahren nach einem der Ansprüche 1 bis ό, dadurch gekennzeichnet, dass in der Epitaxieschicht (3) seitlich benachbart zu dem die Dotierungselemente aufweisenden Bereich (4, 4') ein weiter Bereich erzeugt wird, dessen Ladungsträgertyp sich von demjenigen der Epitaxieschicht (3) unterscheidet, und dass zur Bildung einer Diode der die Dotierungselemente aufweisende Bereich (4, 4') mit einer ersten Metallisierung und der weitere Be- reich mit einer zweiten Metallisierung verbunden werden.
PCT/EP2009/004551 2008-07-09 2009-06-24 Verfahren zum erzeugen eines substratkontakts in einem cmos-prozess Ceased WO2010003552A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP08012395.3 2008-07-09
EP08012395A EP2144281A1 (de) 2008-07-09 2008-07-09 Verfahren zum Erzeugen eines Substratkontakts in einem CMOS-Prozess

Publications (1)

Publication Number Publication Date
WO2010003552A1 true WO2010003552A1 (de) 2010-01-14

Family

ID=40070619

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2009/004551 Ceased WO2010003552A1 (de) 2008-07-09 2009-06-24 Verfahren zum erzeugen eines substratkontakts in einem cmos-prozess

Country Status (2)

Country Link
EP (1) EP2144281A1 (de)
WO (1) WO2010003552A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2010009A (en) * 1977-12-08 1979-06-20 Seiko Instr & Electronics A method of making a field effect logic semiconductor device and a field effect logic semiconductor device made thereby
EP0428283A2 (de) * 1989-11-15 1991-05-22 Advanced Micro Devices, Inc. Verfahren zur lokalen Oxidation von Silizium
EP0620599A1 (de) * 1993-03-31 1994-10-19 Siliconix Incorporated MOSFET mit niedrigdotiertem Drain und mit verbesserter Durchbruchspannung Charakteristik
US6372557B1 (en) * 2000-04-19 2002-04-16 Polyfet Rf Devices, Inc. Method of manufacturing a lateral fet having source contact to substrate with low resistance
US20050221563A1 (en) * 2004-03-31 2005-10-06 Baiocchi Frank A Enhanced substrate contact for a semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2010009A (en) * 1977-12-08 1979-06-20 Seiko Instr & Electronics A method of making a field effect logic semiconductor device and a field effect logic semiconductor device made thereby
EP0428283A2 (de) * 1989-11-15 1991-05-22 Advanced Micro Devices, Inc. Verfahren zur lokalen Oxidation von Silizium
EP0620599A1 (de) * 1993-03-31 1994-10-19 Siliconix Incorporated MOSFET mit niedrigdotiertem Drain und mit verbesserter Durchbruchspannung Charakteristik
US6372557B1 (en) * 2000-04-19 2002-04-16 Polyfet Rf Devices, Inc. Method of manufacturing a lateral fet having source contact to substrate with low resistance
US20050221563A1 (en) * 2004-03-31 2005-10-06 Baiocchi Frank A Enhanced substrate contact for a semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SZE S M: "Semiconductor Devices, Physics and Technology", 1985, JOHN WILEY AND SONS, NEW YORK, XP002507002 *

Also Published As

Publication number Publication date
EP2144281A1 (de) 2010-01-13

Similar Documents

Publication Publication Date Title
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE112015002028B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE2853736C2 (de) Feldeffektanordnung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE102013007215A1 (de) Leistungsvorrichtung und Herstellungsverfahren hierfür
DE102008051245A1 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE2636214A1 (de) Feldeffekttransistor und verfahren zu seiner herstellung
DE102010027679A1 (de) Optoelektronisches Bauelement
DE2160427B2 (de) Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes
WO2001024276A1 (de) Ladungskompensationshalbleiteranordnung
DE102017212818B4 (de) Halbleiteranordnung
DE10127950A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE1903870B2 (de) Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung
DE112012001986B4 (de) Bipolares Punch-Through-Halbleiterbauelement und Verfahren zur Herstellung eines derartigen Halbleiterbauelements
DE102009038938B4 (de) Verfahren zur Herstellung eines vertikalen Hall-Sensors
DE112006001791T5 (de) Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile
DE112010005265B4 (de) Verfahren zur Herstellung eines Verarmungsmodus-DMOS-Transistors
DE102008049664B3 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einem graduellen pn-Übergang
DE112015001993B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung
DE1439758B2 (de) Verfahren zur herstellung von transistoren
DE112005001048B4 (de) Halbleitervorrichtung mit einer Abstandsschicht, die mit langsamer diffundierenden Atomen dotiert ist als das Substrat, Verfahren zur Herstellung einer solchen Halbleitervorrichtung, Metalloxid-Halbleiter und Halbleiterstruktur
WO2010003552A1 (de) Verfahren zum erzeugen eines substratkontakts in einem cmos-prozess
DE102011108651A1 (de) Hochvolttransistorbauelement und Herstellungsverfahren
DE102006012447B4 (de) Verfahren zur Herstellung einer Transistorstruktur
DE19818024A1 (de) Halbleitervorrichtung mit einer Trennstruktur für eine hohe Haltespannung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09793871

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09793871

Country of ref document: EP

Kind code of ref document: A1