WO2009147992A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2009147992A1
WO2009147992A1 PCT/JP2009/059769 JP2009059769W WO2009147992A1 WO 2009147992 A1 WO2009147992 A1 WO 2009147992A1 JP 2009059769 W JP2009059769 W JP 2009059769W WO 2009147992 A1 WO2009147992 A1 WO 2009147992A1
Authority
WO
WIPO (PCT)
Prior art keywords
display device
sensor
phototransistor
reset signal
photosensor
Prior art date
Application number
PCT/JP2009/059769
Other languages
English (en)
French (fr)
Inventor
加藤浩巳
クリストファー ブラウン
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to RU2010149334/28A priority Critical patent/RU2473937C2/ru
Priority to US12/995,796 priority patent/US20110080390A1/en
Priority to EP09758259.7A priority patent/EP2287657A4/en
Priority to JP2010515847A priority patent/JP5132771B2/ja
Priority to BRPI0913338A priority patent/BRPI0913338A2/pt
Priority to CN2009801202953A priority patent/CN102317840A/zh
Publication of WO2009147992A1 publication Critical patent/WO2009147992A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation

Definitions

  • the present invention relates to a display device with a photosensor having a photodetection element such as a photodiode or phototransistor, and more particularly to a display device having a photosensor in a pixel region.
  • a photodetection element such as a photodiode or phototransistor
  • a display device with a photosensor that can detect the brightness of external light or capture an image of an object close to the display by providing a photodetection element such as a photodiode in the pixel.
  • a display device with an optical sensor is assumed to be used as a display device for bidirectional communication or a display device with a touch panel function.
  • FIG. 12 An example of a conventional optical sensor (Patent Documents 2 and 3) formed on an active matrix substrate is shown in FIG.
  • the conventional optical sensor shown in FIG. 12 includes a photodiode D1, a capacitor C2, and a transistor M2.
  • a wiring RST for supplying a reset signal is connected to the anode of the photodiode D1.
  • One of the electrodes of the capacitor C2 and the gate of the transistor M2 are connected to the cathode of the photodiode D1.
  • the drain of the transistor M2 is connected to the wiring VDD, and the source is connected to the wiring OUT.
  • the other electrode of the capacitor C2 is connected to a wiring RWS for supplying a read signal.
  • the sensor output V PIX corresponding to the amount of light received by the photodiode D1 can be obtained by supplying a reset signal to the wiring RST and a read signal to the wiring RWS at predetermined timings.
  • the reset signal low level (for example, ⁇ 4 V) is V RST.L
  • the reset signal high level (for example, 0 V) is V RST.H
  • the read signal low level (for example, 0 V) is V RWS.L
  • the read signal Are expressed as V RWS.H , respectively.
  • V INT V RST.H -V F (1)
  • V F is the forward voltage of the photodiode D1
  • ⁇ V RST is the pulse height of the reset signal (V RST.H -V RST.L )
  • C PD is the capacitance of the photodiode D1.
  • C T is the sum of the capacitance of the capacitor C2, the capacitance C PD of the photodiode D1, and a capacitance C TFT of the transistor M2. Since V INT at this time is lower than the threshold voltage of the transistor M2, the transistor M2 is non-conductive in the reset period.
  • the photocurrent integration period (period T INT shown in FIG. 13) starts.
  • a photocurrent proportional to the amount of light incident on the photodiode D1 flows into the capacitor C2, and the capacitor C2 is discharged.
  • the potential V INT of the gate of the transistor M2 at the end of the integration period is expressed by the following equation (2).
  • V INT V RST.H ⁇ V F ⁇ V RST ⁇ C PD / C T ⁇ I PHOTO ⁇ T INT / C T (2)
  • I PHOTO is the photocurrent of the photodiode D1
  • T INT is the length of the integration period. Even during the integration period, since V INT is lower than the threshold voltage of the transistor M2, the transistor M2 is non-conductive.
  • charge injection occurs in the capacitor C2.
  • the gate potential V INT of the transistor M2 is expressed by the following equation (3).
  • V INT V RST.H ⁇ V F ⁇ V RST ⁇ C PD / C T ⁇ I PHOTO ⁇ T INT / C T + ⁇ V RWS ⁇ C INT / C T (3)
  • ⁇ V RWS is the pulse height (V RWS.H ⁇ V RWS.L ) of the read signal.
  • V INT of the gate of the transistor M2 becomes higher than the threshold voltage, so that the transistor M2 becomes conductive and functions as a source follower amplifier together with the bias transistor M3 provided at the end of the wiring OUT in each column.
  • the sensor output voltage V PIX from the transistor M2 is proportional to the integrated value of the photocurrent of the photodiode D1 during the integration period.
  • the waveform indicated by the wavy line represents a change in the potential V INT when the light incident on the photodiode D1 is small
  • the waveform indicated by the solid line represents the case where the external light is incident on the photodiode D1. This represents a change in the potential V INT .
  • ⁇ V in FIG. 13 is a potential difference proportional to the amount of light incident on the photodiode D1.
  • the photodiode used as the light detection element in the conventional optical sensor requires two processes for forming the p-channel region (p +) and the n-channel region (n +). That is, the width of the i layer, which is an important parameter that affects the characteristics of the photodiode, is determined by the formation process of the two layers of the n layer and the p layer. For this reason, the width of the i layer is doubly affected by shift variations in the photo process when forming the n layer and the p layer.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a display device with a photosensor with little variation for each sensor by using a phototransistor having a small characteristic variation in a photo process as a photodetecting element.
  • a display device is a display device including a photosensor in a pixel region of an active matrix substrate, wherein the photosensor receives a light detection element; One electrode is connected to the photodetecting element, a capacitor for accumulating an output current from the photodetecting element, a reset signal wiring for supplying a reset signal to the photosensor, and a read for supplying a read signal to the photosensor A signal wiring; and a sensor switching element that reads out an output current accumulated in the capacitor between the time when the reset signal is supplied and the time when the read signal is supplied, according to the read signal.
  • a phototransistor Is a phototransistor.
  • the present invention by using a phototransistor having a small characteristic variation in the photo process as a photodetecting element, it is possible to provide a display device with a photosensor with little variation for each sensor.
  • FIG. 1 is a block diagram showing a schematic configuration of a display device according to an embodiment of the present invention.
  • FIG. 2 is an equivalent circuit diagram showing a configuration of one pixel in the display device according to the first embodiment of the present invention.
  • FIG. 3 is a timing chart of input signals (RST, RWS) in the photosensor according to the first embodiment.
  • FIG. 4 is a waveform diagram showing the relationship between input signals (RST, RWS) and V INT in the photosensor of the first embodiment.
  • FIG. 5 is a timing chart showing sensor drive timings in the display device according to the first embodiment.
  • FIG. 6 is a circuit diagram showing the internal configuration of the sensor pixel readout circuit.
  • FIG. 1 is a block diagram showing a schematic configuration of a display device according to an embodiment of the present invention.
  • FIG. 2 is an equivalent circuit diagram showing a configuration of one pixel in the display device according to the first embodiment of the present invention.
  • FIG. 3 is a timing chart of input signals (RST, RWS
  • FIG. 7 is a waveform diagram showing the relationship among the readout signal, the sensor output, and the output of the sensor pixel readout circuit.
  • FIG. 8 is a circuit diagram illustrating a configuration example of the sensor column amplifier.
  • FIG. 9 is an equivalent circuit diagram showing a configuration of one pixel in the display device according to the second embodiment of the present invention.
  • FIG. 10 is a waveform diagram showing the relationship between the input signals (RST, RWS) and V INT in the photosensor of the first embodiment.
  • FIG. 11 is a waveform diagram showing changes in V INT when the potential drop of the reset signal RST is not steep in the configuration of the first embodiment as a comparative example.
  • FIG. 12 is an equivalent circuit diagram illustrating a configuration example of a conventional photosensor.
  • FIG. 13 is a waveform diagram of V INT when the reset signal RST and the readout signal RWS are applied to the conventional optical sensor.
  • a display device is a display device that includes a photosensor in a pixel region of an active matrix substrate, and the photosensor includes a photodetection element that receives incident light, and a photodetection element.
  • One electrode is connected, a capacitor for accumulating an output current from the photodetecting element, a reset signal wiring for supplying a reset signal to the photosensor, a read signal wiring for supplying a read signal to the photosensor,
  • a sensor switching element that reads out an output current accumulated in the capacitor between the time when the reset signal is supplied and the time when the read signal is supplied according to the read signal, and the photodetecting element is a phototransistor. is there.
  • the phototransistor can be realized by an amorphous silicon TFT or a microcrystalline silicon TFT.
  • the sensor switching element may be composed of an amorphous silicon TFT or a microcrystalline silicon TFT.
  • the phototransistor may have a configuration in which a gate and a source are connected to the reset signal wiring.
  • a configuration in which the reset signal wiring is connected to the gate and a second reset signal wiring that generates a potential drop after the transistor is turned off may be connected to the source. According to the latter configuration, it is possible to suppress a drop in gate potential that occurs during reset due to the bidirectional conductivity of the transistor, and it is possible to provide an optical sensor with a wide dynamic range.
  • the display device is not limited to this, but as a liquid crystal display device further comprising a counter substrate facing the active matrix substrate and a liquid crystal sandwiched between the active matrix substrate and the counter substrate. It can implement suitably.
  • the display device according to the present invention is implemented as a liquid crystal display device.
  • the display device according to the present invention is not limited to the liquid crystal display device, and is an active matrix.
  • the present invention can be applied to any display device using a substrate.
  • the display device according to the present invention includes a touch panel display device that performs an input operation by detecting an object close to the screen by using an optical sensor, and a display for bidirectional communication including a display function and an imaging function. Use as a device is assumed.
  • each drawing referred to below shows only the main members necessary for explaining the present invention in a simplified manner among the constituent members of the embodiment of the present invention for convenience of explanation. Therefore, the display device according to the present invention can include arbitrary constituent members that are not shown in the drawings referred to in this specification. Moreover, the dimension of the member in each figure does not represent the dimension of an actual structural member, the dimension ratio of each member, etc. faithfully.
  • FIG. 1 is a block diagram showing a schematic configuration of an active matrix substrate 100 provided in a liquid crystal display device according to an embodiment of the present invention.
  • an active matrix substrate 100 includes a pixel region 1, a display gate driver 2, a display source driver 3, a sensor column driver 4, a sensor row driver 5, and a buffer amplifier 6 on a glass substrate.
  • the FPC connector 7 is provided at least.
  • a signal processing circuit 8 for processing an image signal captured by a light detection element (described later) in the pixel region 1 is connected to the active matrix substrate 100 via the FPC connector 7 and the FPC 9. .
  • the above-described constituent members on the active matrix substrate 100 can be formed monolithically on the glass substrate by a semiconductor process. Or it is good also as a structure which mounted the amplifier and drivers among said structural members on the glass substrate by COG (Chip On Glass) technique etc., for example. Alternatively, it is conceivable that at least a part of the constituent members shown on the active matrix substrate 100 in FIG. 1 is mounted on the FPC 9.
  • the active matrix substrate 100 is bonded to a counter substrate (not shown) having a counter electrode formed on the entire surface, and a liquid crystal material is sealed in the gap.
  • the pixel area 1 is an area where a plurality of pixels are formed in order to display an image.
  • an optical sensor for capturing an image is provided in each pixel in the pixel region 1.
  • FIG. 2 is an equivalent circuit diagram showing the arrangement of pixels and photosensors in the pixel region 1 of the active matrix substrate 100.
  • one pixel is formed by three color picture elements of R (red), G (green), and B (blue).
  • One photosensor composed of two photodiodes D1, D2, a capacitor CINT, and a thin film transistor M2 is provided.
  • the pixel region 1 includes pixels arranged in a matrix of M rows ⁇ N columns and photosensors arranged in a matrix of M rows ⁇ N columns. As described above, the number of picture elements is M ⁇ 3N.
  • the pixel region 1 has gate lines GL and source lines COL arranged in a matrix as wiring for the pixels.
  • the gate line GL is connected to the display gate driver 2.
  • the source line COL is connected to the display source driver 3.
  • the gate lines GL are provided in M rows in the pixel region 1.
  • three source lines COL are provided for each pixel in order to supply image data to the three picture elements in one pixel.
  • a thin film transistor (TFT) M1 is provided as a pixel switching element at the intersection of the gate line GL and the source line COL.
  • the thin film transistor M1 provided in each of the red, green, and blue picture elements is denoted as M1r, M1g, and M1b.
  • the thin film transistor M1 has a gate electrode connected to the gate line GL, a source electrode connected to the source line COL, and a drain electrode connected to a pixel electrode (not shown).
  • a liquid crystal capacitor LC is formed between the drain electrode of the thin film transistor M1 and the counter electrode (VCOM).
  • an auxiliary capacitor LS is formed between the drain electrode and the TFTCOM.
  • the pixel driven by the thin film transistor M1r connected to the intersection of one gate line GLi and one source line COLrj is provided with a red color filter corresponding to this pixel.
  • red image data is supplied from the display source driver 3 via the source line COLrj, it functions as a red picture element.
  • the pixel driven by the thin film transistor M1g connected to the intersection of the gate line GLi and the source line COLgj is provided with a green color filter so as to correspond to the picture element, and the display source is connected via the source line COLgj.
  • green image data is supplied from the driver 3, it functions as a green picture element.
  • the picture element driven by the thin film transistor M1b connected to the intersection of the gate line GLi and the source line COLbj is provided with a blue color filter so as to correspond to the picture element, and the display source is connected via the source line COLbj.
  • blue image data is supplied from the driver 3, it functions as a blue picture element.
  • the source line COLr also serves as the wiring VDD for supplying the constant voltage V DD from the sensor column driver 4 to the photosensor. Further, the source line COLg also serves as the sensor output wiring OUT.
  • one photosensor is provided for each pixel (three picture elements) in the pixel region 1.
  • the arrangement ratio of the pixels and the photosensors is not limited to this example and is arbitrary.
  • one photosensor may be arranged for each picture element, or one photosensor may be arranged for a plurality of pixels.
  • the photosensor includes a phototransistor (photo TFT) M4 as a photodetecting element, a capacitor CINT, and a thin film transistor M2 as a sensor switching element.
  • the phototransistor M4 may have either a top gate structure or a bottom gate structure.
  • the bottom gate structure is advantageous in that the manufacturing process can be simplified because the gate electrode functions as a light-shielding layer that blocks incident light from the backlight to the phototransistor M4.
  • the gate and source of the phototransistor M4 are both connected to the reset wiring RST.
  • the phototransistor M4 is not limited to a polysilicon TFT having high mobility, and an amorphous silicon TFT or a microcrystalline silicon TFT can be used. Note that the transistor M2 can also be realized by an amorphous silicon TFT or a microcrystalline silicon TFT. Therefore, the transistor M2 and the phototransistor M4 can be formed at the same time using the same material.
  • the phototransistor M4 as the light detection element are as follows. That is, unlike a photodiode that requires the formation of a p-layer and an n-layer, the phototransistor M4 only needs to form one semiconductor layer (for example, an n-channel).
  • the channel width which is an important parameter for determining the characteristics of the phototransistor, depends only on the accuracy of the semiconductor layer formation process or the accuracy of the gate width. For this reason, the phototransistor has less characteristic variation due to variation in accuracy of the manufacturing process than the photodiode. As a result, it is possible to realize a display device with a high-quality optical sensor with little variation in characteristics among sensors.
  • the drain of the transistor M2 is connected to the wiring VDD, and the source is connected to the wiring OUT.
  • the sensor row driver 5 sequentially selects a pair of wirings RSTi and RWSi shown in FIG. 2 at a predetermined time interval (t row ). As a result, the rows of photosensors from which signal charges are to be read out in the pixel region 1 are sequentially selected.
  • the end of the wiring OUT is connected to the drain of the insulated gate field effect transistor M3. Further, the output wiring SOUT is connected to the drain of the transistor M3, and the potential V SOUT of the drain of the transistor M3 is output to the sensor column driver 4 as an output signal from the photosensor.
  • the source of the transistor M3 is connected to the wiring VSS.
  • the gate of the transistor M3 is connected to a reference voltage power supply (not shown) via the reference voltage wiring VB.
  • FIG. 3 is a timing chart showing waveforms of a reset signal supplied from the wiring RST to the optical sensor and a readout signal supplied from the wiring RWS.
  • FIG. 4 is a waveform diagram showing the relationship between input signals (RST, RWS) and V INT in the photosensor of the first embodiment.
  • the high level V RST.H of the reset signal is equal to V SS .
  • the high level V RWS.H of the read signal is equal to V DD and the low level V RWS.L is equal to V SS .
  • the potential V INT of the gate electrode of the transistor M2 is expressed by the following equation (4).
  • V INT V RST.H ⁇ V T, M2 ⁇ V RST ⁇ C SENSOR / C T (4)
  • V T, M2 is the threshold voltage of the transistor M2
  • ⁇ V RST is the pulse height of the reset signal (V RST.H -V RST.L )
  • C SENSOR is the capacitance of the phototransistor M4. It is.
  • C T is the sum of the capacitance of the capacitor C2, the capacitance C SENSOR of the phototransistor M4, and the capacitance C TFT of the transistor M2. Since V INT at this time is lower than the threshold voltage of the transistor M2, the transistor M2 is non-conductive in the reset period.
  • the photocurrent integration period starts.
  • a photocurrent proportional to the amount of light incident on the phototransistor M4 flows into the capacitor C2, and the capacitor C2 is discharged.
  • the potential V INT of the gate of the transistor M2 at the end of the integration period is expressed by the following equation (5).
  • V INT V RST.H ⁇ V T, M2 ⁇ V RST ⁇ C SENSOR / C T -I PHOTO ⁇ T INT / C T (5)
  • I PHOTO is the photocurrent of the phototransistor M4
  • T INT is the length of the integration period. Even during the integration period, since V INT is lower than the threshold voltage of the transistor M2, the transistor M2 is non-conductive.
  • the readout signal RWS rises to start the readout period. Note that the read period continues while the read signal RWS is at a high level.
  • charge injection occurs in the capacitor C2.
  • the gate potential V INT of the transistor M2 is expressed by the following equation (6).
  • V INT V RST.H ⁇ V T, M2 ⁇ V RST ⁇ C SENSOR / C T ⁇ I PHOTO ⁇ T INT / C T + ⁇ V RWS ⁇ C INT / C T (6)
  • V RWS is the pulse height (V RWS.H ⁇ V RWS.L ) of the read signal.
  • V INT of the gate of the transistor M2 becomes higher than the threshold voltage, so that the transistor M2 becomes conductive and functions as a source follower amplifier together with the bias transistor M3 provided at the end of the wiring OUT in each column.
  • the sensor output voltage V PIX from the transistor M2 is proportional to the integrated value of the photocurrent of the phototransistor M4 during the integration period.
  • the optical sensor output of each pixel can be obtained by periodically performing initialization by the reset pulse, integration of the photocurrent in the integration period, and reading of the sensor output in the readout period.
  • the source lines COLr, COLg, and COLb are shared as the photosensor wirings VDD and OUT, so that the source lines COLr, COLg, and COLb are used as shown in FIG. Therefore, it is necessary to distinguish the timing for inputting the display image data signal from the timing for reading the sensor output.
  • the sensor output is read using a horizontal blanking period or the like.
  • the sensor column driver 4 includes a sensor pixel readout circuit 41, a sensor column amplifier 42, and a sensor column scanning circuit 43.
  • a wiring SOUT (see FIG. 2) for outputting the sensor output V SOUT from the pixel region 1 is connected to the sensor pixel readout circuit 41.
  • the sensor pixel readout circuit 41 outputs the peak hold voltage V Sj of the sensor output V SOUTj to the sensor column amplifier 42.
  • V COUT is output to the buffer amplifier 6.
  • FIG. 6 is a circuit diagram showing an internal configuration of the sensor pixel readout circuit 41.
  • FIG. 7 is a waveform diagram showing the relationship between the readout signal V RWS , the sensor output V SOUT, and the output V S of the sensor pixel readout circuit.
  • the transistor M2 is turned on to form a source follower amplifier by the transistors M2 and M3, and the sensor output V SOUT is output from the sensor pixel read circuit 41. Accumulated in the sample capacitor CSAM .
  • the output voltage V S from the sensor pixel readout circuit 41 to the sensor column amplifier 42 during the row selection period (t row ) is shown in FIG. As shown, it is held at a level equal to the peak value of the sensor output V SOUT .
  • each column amplifier is composed of transistors M6 and M7.
  • the buffer amplifier 6 further amplifies V COUT output from the sensor column amplifier 42 and outputs it to the signal processing circuit 8 as a panel output (photosensor signal) V out .
  • the sensor column scanning circuit 43 may scan the optical sensor columns one by one as described above, but is not limited thereto, and may be configured to interlace scan the optical sensor columns. Further, the sensor column scanning circuit 43 may be formed as a multi-phase driving scanning circuit such as a four-phase.
  • the display device obtains a panel output V OUT corresponding to the amount of light received by the phototransistor M4 formed for each pixel in the pixel region 1.
  • the panel output V OUT is sent to the signal processing circuit 8, A / D converted, and stored in a memory (not shown) as panel output data. That is, the same number of panel output data as the number of pixels (number of photosensors) in the pixel region 1 is stored in this memory.
  • the signal processing circuit 8 performs various signal processing such as image capture and touch area detection using the panel output data stored in the memory.
  • the same number of panel output data as the number of pixels (number of photosensors) in the pixel region 1 is accumulated in the memory of the signal processing circuit 8.
  • the number of pixels is not necessarily limited due to restrictions such as memory capacity. It is not necessary to store the same number of panel output data.
  • an optical sensor output can be obtained even when the phototransistor M4 is used instead of the conventional photodiode as the photodetecting element of the optical sensor.
  • the transistor M2 and the phototransistor M4 are formed of amorphous silicon TFTs or microcrystalline silicon TFTs, there is an advantage that they can be manufactured at a lower cost than using polysilicon.
  • the display device includes a phototransistor M5 instead of the phototransistor M4 described in the first embodiment as a light detection element in the photosensor. This is different from the first embodiment.
  • the phototransistor M5 is the same as the phototransistor M4 in that the gate is connected to the reset wiring RST, but the source is connected to a wiring that supplies a second reset signal VRST different from the reset signal RST. This is different from the phototransistor M4.
  • FIG. 10 is a waveform diagram showing the relationship between various signals applied to the photosensor according to the present embodiment and V INT .
  • FIG. 11 is a waveform diagram showing changes in V INT when the potential drop of the reset signal RST is not steep in the configuration of the first embodiment as a comparative example.
  • the configuration in which the wirings VDD and OUT connected to the photosensor are shared with the source wiring SL is exemplified. According to this configuration, there is an advantage that the pixel aperture ratio is high. However, the optical sensor wirings VDD and OUT may be provided separately from the source wiring SL.
  • the present invention is industrially applicable as a display device having an optical sensor in a pixel region of an active matrix substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Position Input By Displaying (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

　センサごとのばらつきの少ない光センサ付き表示装置を提供する。アクティブマトリクス基板の画素領域に光センサを備えた表示装置において、前記光センサは、入射光を受光する光検出素子Ｍ４と、前記光検出素子Ｍ４に一方の電極が接続され、前記光検出素子からの出力電流を蓄積する容量Ｃ１と、当該光センサへリセット信号を供給するリセット信号配線ＲＳＴと、当該光センサへ読み出し信号を供給する読み出し信号配線ＲＷＳと、前記リセット信号が供給されてから前記読み出し信号が供給されるまでの間に前記容量Ｃ１に蓄積された出力電流を、前記読み出し信号にしたがって読み出すセンサスイッチング素子Ｍ２とを備えている。光検出素子Ｍ４として、フォトトランジスタを用いる。

Description

表示装置
　本発明は、フォトダイオードまたはフォトトランジスタ等の光検出素子を有する光センサ付きの表示装置に関し、特に、画素領域内に光センサを備えた表示装置に関する。
　従来、例えばフォトダイオード等の光検出素子を画素内に備えたことにより、外光の明るさを検出したり、ディスプレイに近接した物体の画像を取り込んだりすることが可能な、光センサ付き表示装置が提案されている。このような光センサ付き表示装置は、双方向通信用表示装置や、タッチパネル機能付き表示装置としての利用が想定されている。
　従来の光センサ付き表示装置では、アクティブマトリクス基板において、信号線および走査線、ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）、画素電極等の周知の構成要素を半導体プロセスによって形成する際に、同時に、アクティブマトリクス基板上にフォトダイオード等を作り込む（特許文献１、非特許文献１参照）。
　アクティブマトリクス基板上に形成される従来の光センサ（特許文献２，３）の一例を、図１２に示す。図１２に示す従来の光センサは、フォトダイオードＤ１、コンデンサＣ２、トランジスタＭ２から構成される。フォトダイオードＤ１のアノードには、リセット信号を供給するための配線ＲＳＴが接続されている。フォトダイオードＤ１のカソードには、コンデンサＣ２の電極の一方と、トランジスタＭ２のゲートが接続されている。トランジスタＭ２のドレインは配線ＶＤＤに接続され、ソースは配線ＯＵＴに接続されている。コンデンサＣ２の電極の他方は、読み出し信号を供給するための配線ＲＷＳに接続されている。
　この構成において、配線ＲＳＴへリセット信号、配線ＲＷＳへ読み出し信号を、それぞれ所定のタイミングで供給することにより、フォトダイオードＤ１で受光した光の量に応じたセンサ出力ＶPIXを得ることができる。ここで、図１３を参照し、図１２に示した従来の光センサの動作について説明する。なお、リセット信号のローレベル（例えば－４Ｖ）をＶRST.L、リセット信号のハイレベル（例えば０Ｖ）をＶRST.H、読み出し信号のローレベル（例えば０Ｖ）をＶRWS.L、読み出し信号のハイレベル（例えば８Ｖ）をＶRWS.H、とそれぞれ表す。
　まず、配線ＲＳＴへハイレベルのリセット信号ＶRST.Hが供給されると（図１２においてｔ＝ＲＳＴのタイミング）、フォトダイオードＤ１は順方向バイアスとなり、トランジスタＭ２のゲートの電位ＶINTは、下記の式（１）で表される。
　　ＶINT　＝　ＶRST.H－ＶF　　　・・・（１）
　式（１）において、ＶFはフォトダイオードＤ１の順方向電圧、ΔＶRSTは、リセット信号のパルスの高さ（ＶRST.H－ＶRST.L）であり、ＣPDはフォトダイオードＤ１の容量である。ＣTは、コンデンサＣ２の容量、フォトダイオードＤ１の容量ＣPDと、トランジスタＭ２の容量ＣTFTとの総和である。このときのＶINTはトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２はリセット期間において非導通状態となっている。
　次に、リセット信号がローレベルＶRST.Lに戻ることにより、光電流の積分期間（図１３に示すＴINTの期間）が始まる。積分期間においては、フォトダイオードＤ１への入射光量に比例した光電流がコンデンサＣ２に流れ込み、コンデンサＣ２を放電させる。これにより、積分期間の終了時におけるトランジスタＭ２のゲートの電位ＶINTは、下記の式（２）で表される。
　　ＶINT＝ＶRST.H－ＶF－ΔＶRST・ＣPD／ＣT－ＩPHOTO・ＴINT／ＣT　…（２）
　式（２）において、ＩPHOTOは、フォトダイオードＤ１の光電流、ＴINTは、積分期間の長さである。積分期間においても、ＶINTがトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２は非導通状態となっている。
　積分期間が終わると、図１３に示すｔ＝ＲＷＳのタイミングで読み出し信号ＲＷＳが立ち上がることにより、読み出し期間が始まる。なお、読み出し期間は、読み出し信号ＲＷＳがハイレベルの間、継続する。ここで、コンデンサＣ２に対して電荷注入が起こる。この結果、トランジスタＭ２のゲートの電位ＶINTは、下記の式（３）で表される。
　　ＶINT＝ＶRST.H－ＶF－ΔＶRST・ＣPD／ＣT－ＩPHOTO・ＴINT／ＣT
　　　　　　＋ΔＶRWS・ＣINT／ＣT　…（３）
　ΔＶRWSは、読み出し信号のパルスの高さ（ＶRWS.H－ＶRWS.L）である。これにより、トランジスタＭ２のゲートの電位ＶINTが閾値電圧よりも高くなるので、トランジスタＭ２は導通状態となり、各列において配線ＯＵＴの端部に設けられているバイアストランジスタＭ３と共に、ソースフォロアアンプとして機能する。すなわち、トランジスタＭ２からのセンサ出力電圧ＶPIXは、積分期間におけるフォトダイオードＤ１の光電流の積分値に比例する。
　なお、図１３において、波線で示した波形は、フォトダイオードＤ１に光の入射が少ない場合の電位ＶINTの変化を表し、実線で示した波形は、フォトダイオードＤ１に外光が入射した場合の電位ＶINTの変化を表している。図１３のΔＶが、フォトダイオードＤ１へ入射した光の量に比例した電位差である。
特開２００６－３８５７号公報 国際公開第２００７／１４５３４６号パンフレット 国際公開第２００７／１４５３４７号パンフレット
"Ａ　Ｔｏｕｃｈ　Ｐａｎｅｌ　Ｆｕｎｃｔｉｏｎ　Ｉｎｔｅｇｒａｔｅｄ　ＬＣＤ　Ｉｎｃｌｕｄｉｎｇ　ＬＴＰＳ　Ａ/Ｄ　Ｃｏｎｖｅｒｔｅｒ"，　Ｔ．Ｎａｋａｍｕｒａ等，　ＳＩＤ　０５　ＤＩＧＥＳＴ，　ｐｐ１０５４－１０５５，　２００５
　なお、上記従来の光センサにおいて光検出素子として用いられているフォトダイオードは、ｐチャネル領域（ｐ＋）とｎチャネル領域（ｎ＋）とを形成するための二つのプロセスを必要とする。つまり、フォトダイオードとしての特性を左右する重要なパラメータであるｉ層の幅は、ｎ層とｐ層との２層の形成工程によって決定される。このため、ｉ層の幅は、ｎ層とｐ層の形成時におけるフォト工程でのシフトばらつきによって、二重に影響を受けることとなる。
　本発明は、上記の課題に鑑み、光検出素子としてフォト工程における特性ばらつきが小さいフォトトランジスタを用いることにより、センサごとのばらつきの少ない光センサ付き表示装置を提供することを目的とする。
　本発明にかかる表示装置は、上記の課題を解決するために、アクティブマトリクス基板の画素領域に光センサを備えた表示装置であって、前記光センサが、入射光を受光する光検出素子と、前記光検出素子に一方の電極が接続され、前記光検出素子からの出力電流を蓄積する容量と、当該光センサへリセット信号を供給するリセット信号配線と、当該光センサへ読み出し信号を供給する読み出し信号配線と、前記リセット信号が供給されてから前記読み出し信号が供給されるまでの間に前記容量に蓄積された出力電流を、前記読み出し信号にしたがって読み出すセンサスイッチング素子とを備え、前記光検出素子が、フォトトランジスタであることを特徴とする。
　本発明によれば、光検出素子としてフォト工程における特性ばらつきが小さいフォトトランジスタを用いることにより、センサごとのばらつきの少ない光センサ付き表示装置を提供することができる。
図１は、本発明の一実施形態にかかる表示装置の概略構成を示すブロック図である。 図２は、本発明の第１の実施形態にかかる表示装置における一画素の構成を示す等価回路図である。 図３は、第１の実施形態の光センサにおける入力信号（ＲＳＴ，ＲＷＳ）のタイミングチャートである。 図４は、第１の実施形態の光センサにおける入力信号（ＲＳＴ，ＲＷＳ）とＶINTとの関係を示す波形図である。 図５は、第１の実施形態にかかる表示装置におけるセンサ駆動タイミングを示すタイミングチャートである。 図６は、センサ画素読み出し回路の内部構成を示す回路図である。 図７は、読み出し信号と、センサ出力と、センサ画素読み出し回路の出力との関係を示す波形図である。 図８は、センサカラムアンプの構成例を示す回路図である。 図９は、本発明の第２の実施形態にかかる表示装置における一画素の構成を示す等価回路図である。 図１０は、第１の実施形態の光センサにおける入力信号（ＲＳＴ，ＲＷＳ）とＶINTとの関係を示す波形図である。 図１１は、比較例として、第１の実施形態の構成においてリセット信号ＲＳＴの電位降下が急峻でなかった場合のＶINTの変化を示す波形図である。 図１２は、従来の光センサの構成例を示す等価回路図である。 図１３は、従来の光センサにリセット信号ＲＳＴと読み出し信号ＲＷＳが印加された場合のＶINTの波形図である。
　［第１の実施形態］
　本発明の一実施形態にかかる表示装置は、アクティブマトリクス基板の画素領域に光センサを備えた表示装置であって、前記光センサが、入射光を受光する光検出素子と、前記光検出素子に一方の電極が接続され、前記光検出素子からの出力電流を蓄積する容量と、当該光センサへリセット信号を供給するリセット信号配線と、当該光センサへ読み出し信号を供給する読み出し信号配線と、前記リセット信号が供給されてから前記読み出し信号が供給されるまでの間に前記容量に蓄積された出力電流を、前記読み出し信号にしたがって読み出すセンサスイッチング素子とを備え、前記光検出素子が、フォトトランジスタである。
　前記の表示装置において、フォトトランジスタを、アモルファスシリコンＴＦＴまたは微結晶シリコンＴＦＴで実現することができる。また、前記の表示装置において、前記センサスイッチング素子を、アモルファスシリコンＴＦＴまたは微結晶シリコンＴＦＴで構成することも可能である。このようにフォトトランジスタおよび／またはセンサスイッチング素子をアモルファスシリコンＴＦＴまたは微結晶シリコンＴＦＴで形成することにより、光センサ付き表示装置を安価に提供できる。
　また、前記のフォトトランジスタは、ゲートおよびソースが前記リセット信号配線に接続された構成としても良い。あるいは、ゲートに前記リセット信号配線が接続され、ソースに当該トランジスタがオフ状態になった後に電位降下を生じる第２のリセット信号配線が接続された構成としても良い。後者の構成によれば、トランジスタの双方向導電性に起因してリセット時に生じるゲート電位の降下を抑制することができ、ダイナミックレンジの広い光センサを提供することができる。
　さらに、前記の表示装置は、これには限定されないが、前記アクティブマトリクス基板に対向する対向基板と、前記アクティブマトリクス基板と対向基板との間に挟持された液晶とをさらに備えた液晶表示装置として好適に実施することができる。
　以下、本発明のより具体的な実施形態について、図面を参照しながら説明する。なお、以下の実施形態は、本発明にかかる表示装置を液晶表示装置として実施する場合の構成例を示したものであるが、本発明にかかる表示装置は液晶表示装置に限定されず、アクティブマトリクス基板を用いる任意の表示装置に適用可能である。なお、本発明にかかる表示装置は、光センサを有することにより、画面に近接する物体を検知して入力操作を行うタッチパネル付き表示装置や、表示機能と撮像機能とを具備した双方向通信用表示装置等としての利用が想定される。
　また、以下で参照する各図は、説明の便宜上、本発明の実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。従って、本発明にかかる表示装置は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。
　最初に、図１および図２を参照しながら、本発明の第１の実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板の構成について説明する。
　図１は、本発明の一実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板１００の概略構成を示すブロック図である。図１に示すように、アクティブマトリクス基板１００は、ガラス基板上に、画素領域１、ディスプレイゲートドライバ２、ディスプレイソースドライバ３、センサカラム（ｃｏｌｕｍｎ）ドライバ４、センサロウ（ｒｏｗ）ドライバ５、バッファアンプ６、ＦＰＣコネクタ７を少なくとも備えている。また、画素領域１内の光検出素子（後述）で取り込まれた画像信号を処理するための信号処理回路８が、前記ＦＰＣコネクタ７とＦＰＣ９とを介して、アクティブマトリクス基板１００に接続されている。
　なお、アクティブマトリクス基板１００上の上記の構成部材は、半導体プロセスによってガラス基板上にモノリシックに形成することも可能である。あるいは、上記の構成部材のうちのアンプやドライバ類を、例えばＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）技術等によってガラス基板上に実装した構成としても良い。あるいは、図１においてアクティブマトリクス基板１００上に示した上記の構成部材の少なくとも一部が、ＦＰＣ９上に実装されることも考えられる。アクティブマトリクス基板１００は、全面に対向電極が形成された対向基板（図示せず）と貼り合わされ、その間隙に液晶材料が封入される。
　画素領域１は、画像を表示するために、複数の画素が形成された領域である。本実施形態では、画素領域１における各画素内には、画像を取り込むための光センサが設けられている。図２は、アクティブマトリクス基板１００の画素領域１における画素と光センサとの配置を示す等価回路図である。図２の例では、１つの画素が、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の絵素によって形成され、この３絵素で構成される１つの画素内に、２つのフォトダイオードＤ１，Ｄ２とコンデンサＣINTと薄膜トランジスタＭ２とによって構成される１つの光センサが設けられている。画素領域１は、Ｍ行×Ｎ列のマトリクス状に配置された画素と、同じくＭ行×Ｎ列のマトリクス状に配置された光センサとを有する。なお、上述のとおり、絵素数は、Ｍ×３Ｎである。
　このため、図２に示すように、画素領域１は、画素用の配線として、マトリクス状に配置されたゲート線ＧＬおよびソース線ＣＯＬを有している。ゲート線ＧＬは、ディスプレイゲートドライバ２に接続されている。ソース線ＣＯＬは、ディスプレイソースドライバ３に接続されている。なお、ゲート線ＧＬは、画素領域１内にＭ行設けられている。以下、個々のゲート線ＧＬを区別して説明する必要がある場合は、ＧＬｉ（ｉ＝１～Ｍ）のように表記する。一方、ソース線ＣＯＬは、上述のとおり、１つの画素内の３絵素にそれぞれ画像データを供給するために、１画素につき３本ずつ設けられている。ソース線ＣＯＬを個々に区別して説明する必要がある場合は、ＣＯＬｒｊ，ＣＯＬｇｊ，ＣＯＬｂｊ（ｊ＝１～Ｎ）のように表記する。
　ゲート線ＧＬとソース線ＣＯＬとの交点には、画素用のスイッチング素子として、薄膜トランジスタ（ＴＦＴ）Ｍ１が設けられている。なお、図２では、赤色、緑色、青色のそれぞれの絵素に設けられている薄膜トランジスタＭ１を、Ｍ１ｒ，Ｍ１ｇ，Ｍ１ｂと表記している。薄膜トランジスタＭ１のゲート電極はゲート線ＧＬへ、ソース電極はソース線ＣＯＬへ、ドレイン電極は図示しない画素電極へ、それぞれ接続されている。これにより、図２に示すように、薄膜トランジスタＭ１のドレイン電極と対向電極（ＶＣＯＭ）との間に液晶容量ＬＣが形成される。また、ドレイン電極とＴＦＴＣＯＭとの間に補助容量ＬＳが形成されている。
　図２において、１本のゲート線ＧＬｉと１本のソース線ＣＯＬｒｊとの交点に接続された薄膜トランジスタＭ１ｒによって駆動される絵素は、この絵素に対応するように赤色のカラーフィルタが設けられ、ソース線ＣＯＬｒｊを介してディスプレイソースドライバ３から赤色の画像データが供給されることにより、赤色の絵素として機能する。また、ゲート線ＧＬｉとソース線ＣＯＬｇｊとの交点に接続された薄膜トランジスタＭ１ｇによって駆動される絵素は、この絵素に対応するように緑色のカラーフィルタが設けられ、ソース線ＣＯＬｇｊを介してディスプレイソースドライバ３から緑色の画像データが供給されることにより、緑色の絵素として機能する。さらに、ゲート線ＧＬｉとソース線ＣＯＬｂｊとの交点に接続された薄膜トランジスタＭ１ｂによって駆動される絵素は、この絵素に対応するように青色のカラーフィルタが設けられ、ソース線ＣＯＬｂｊを介してディスプレイソースドライバ３から青色の画像データが供給されることにより、青色の絵素として機能する。
　図２の例では、ソース線ＣＯＬｒが、センサカラムドライバ４から定電圧ＶDDを光センサへ供給するための配線ＶＤＤを兼ねている。また、ソース線ＣＯＬｇが、センサ出力用の配線ＯＵＴを兼ねている。
　なお、図２の例では、光センサは、画素領域１において、１画素（３絵素）に１つの割合で設けられている。ただし、画素と光センサの配置割合は、この例のみに限定されず、任意である。例えば、１絵素につき１つの光センサが配置されていても良いし、複数画素に対して１つの光センサが配置された構成であっても良い。
　光センサは、図２に示すように、光検出素子としてのフォトトランジスタ（フォトＴＦＴ）Ｍ４と、コンデンサＣINTと、センサスイッチング素子としての薄膜トランジスタＭ２とを備えている。なお、フォトトランジスタＭ４は、トップゲート構造およびボトムゲート構造のいずれであっても良い。ただし、ボトムゲート構造の場合、ゲート電極が、バックライトからこのフォトトランジスタＭ４への入射光を遮る遮光層として機能するので、製造工程を簡略化することができるという点で有利である。
　フォトトランジスタＭ４のゲートとソースは、共にリセット配線ＲＳＴへ接続されている。フォトトランジスタＭ４としては、移動度の高いポリシリコンＴＦＴに限らず、アモルファスシリコンＴＦＴまたは微結晶シリコンＴＦＴを用いることが可能である。なお、トランジスタＭ２も、アモルファスシリコンＴＦＴまたは微結晶シリコンＴＦＴで実現することが可能である。したがって、トランジスタＭ２とフォトトランジスタＭ４とを同じ材料を用いて同時に形成することが可能である。
　光検出素子としてフォトトランジスタＭ４を用いることによる利点は以下のとおりである。すなわち、ｐ層とｎ層の形成を必要とするフォトダイオードとは異なり、フォトトランジスタＭ４は、１つの半導体層（例えばｎチャネル）だけを形成すれば良い。そして、フォトトランジスタとしての特性を決める重要なパラメータであるチャネル幅は、上記の半導体層の形成工程の精度もしくはゲート幅の精度だけに左右される。このため、フォトトランジスタは、フォトダイオードに比較して、製造工程の精度ばらつきに起因する特性ばらつきが少ない。この結果、センサごとの特性ばらつきの少ない、品位の良い光センサ付き表示装置を実現できる。
　トランジスタＭ２のドレインは配線ＶＤＤに接続され、ソースは配線ＯＵＴに接続されている。配線ＲＳＴ，ＲＷＳは、センサロウドライバ５に接続されている。これらの配線ＲＳＴ，ＲＷＳは１行毎に設けられているので、以降、各配線を区別する必要がある場合は、ＲＳＴｉ，ＲＷＳｉ（ｉ＝１～Ｍ）のように表記する。
　センサロウドライバ５は、所定の時間間隔（ｔrow）で、図２に示した配線ＲＳＴｉとＲＷＳｉとの組を順次選択していく。これにより、画素領域１において信号電荷を読み出すべき光センサの行（ｒｏｗ）が順次選択される。
　なお、図２に示すように、配線ＯＵＴの端部には、絶縁ゲート型電界効果トランジスタＭ３のドレインが接続されている。また、このトランジスタＭ３のドレインには、出力配線ＳＯＵＴが接続され、トランジスタＭ３のドレインの電位ＶSOUTが、光センサからの出力信号としてセンサカラムドライバ４へ出力される。トランジスタＭ３のソースは、配線ＶＳＳに接続されている。トランジスタＭ３のゲートは、参照電圧配線ＶＢを介して、参照電圧電源（図示せず）に接続されている。
　ここで、図３および図４を参照し、本実施形態にかかる光センサの動作について説明する。図３は、光センサへ配線ＲＳＴから供給されるリセット信号と配線ＲＷＳから供給される読み出し信号の波形をそれぞれ示すタイミングチャートである。図４は、第１の実施形態の光センサにおける入力信号（ＲＳＴ，ＲＷＳ）とＶINTとの関係を示す波形図である。
　図３に示す例では、リセット信号のハイレベルＶRST.HはＶSSに等しい。また、読み出し信号のハイレベルＶRWS.HがＶDDに等しく、ローレベルＶRWS.LがＶSSに等しい。
　本実施形態にかかる光センサにおいては、リセット信号ＲＳＴがハイレベルになったとき、トランジスタＭ２のゲート電極の電位ＶINTは、下記の式（４）で表される。
　　ＶINT＝ＶRST.H－ＶT,M2－ΔＶRST・ＣSENSOR／ＣT　　…（４）
　式（４）において、ＶT,M2はトランジスタＭ２の閾値電圧、ΔＶRSTは、リセット信号のパルスの高さ（ＶRST.H－ＶRST.L）であり、ＣSENSORはフォトトランジスタＭ４の容量である。ＣTは、コンデンサＣ２の容量、フォトトランジスタＭ４の容量ＣSENSORと、トランジスタＭ２の容量ＣTFTとの総和である。このときのＶINTはトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２はリセット期間において非導通状態となっている。
　次に、リセット信号がローレベルＶRST.Lに戻ることにより、光電流の積分期間が始まる。積分期間においては、フォトトランジスタＭ４への入射光量に比例した光電流がコンデンサＣ２に流れ込み、コンデンサＣ２を放電させる。これにより、積分期間の終了時におけるトランジスタＭ２のゲートの電位ＶINTは、下記の式（５）で表される。
　ＶINT＝ＶRST.H－ＶT,M2－ΔＶRST・ＣSENSOR／ＣT
　　　　　－ＩPHOTO・ＴINT／ＣT　　　　　　　　　　　　…（５）
　式（５）において、ＩPHOTOは、フォトトランジスタＭ４の光電流、ＴINTは、積分期間の長さである。積分期間においても、ＶINTがトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２は非導通状態となっている。
　積分期間が終わると、読み出し信号ＲＷＳが立ち上がることにより、読み出し期間が始まる。なお、読み出し期間は、読み出し信号ＲＷＳがハイレベルの間、継続する。ここで、コンデンサＣ２に対して電荷注入が起こる。この結果、トランジスタＭ２のゲートの電位ＶINTは、下記の式（６）で表される。
　　ＶINT＝ＶRST.H－ＶT,M2－ΔＶRST・ＣSENSOR／ＣT－ＩPHOTO・ＴINT／ＣT
　　　　　　＋ΔＶRWS・ＣINT／ＣT　…（６）
　ΔＶRWSは、読み出し信号のパルスの高さ（ＶRWS.H－ＶRWS.L）である。これにより、トランジスタＭ２のゲートの電位ＶINTが閾値電圧よりも高くなるので、トランジスタＭ２は導通状態となり、各列において配線ＯＵＴの端部に設けられているバイアストランジスタＭ３と共に、ソースフォロアアンプとして機能する。すなわち、トランジスタＭ２からのセンサ出力電圧ＶPIXは、積分期間におけるフォトトランジスタＭ４の光電流の積分値に比例する。
　以上のとおり、リセットパルスによる初期化と、積分期間における光電流の積分と、読み出し期間におけるセンサ出力の読み出しとを周期的に行うことにより、各画素の光センサ出力を得ることができる。
　なお、本実施形態では、前述したように、ソース線ＣＯＬｒ，ＣＯＬｇ，ＣＯＬｂを光センサ用の配線ＶＤＤ，ＯＵＴとして共用しているので、図５に示すように、ソース線ＣＯＬｒ，ＣＯＬｇ，ＣＯＬｂを介して表示用の画像データ信号を入力するタイミングと、センサ出力を読み出すタイミングとを区別する必要がある。図５の例では、水平走査期間において表示用画像データ信号の入力が終わった後に、水平ブランキング期間等を利用してセンサ出力の読み出しが行われる。
　センサカラムドライバ４は、図１に示すように、センサ画素読み出し回路４１と、センサカラムアンプ４２と、センサカラム走査回路４３とを含む。センサ画素読み出し回路４１には、画素領域１からセンサ出力ＶSOUTを出力する配線ＳＯＵＴ（図２参照）が接続されている。図１において、配線ＳＯＵＴｊ（ｊ＝１～Ｎ）により出力されるセンサ出力を、ＶSOUTjと表記している。センサ画素読み出し回路４１は、センサ出力ＶSOUTjのピークホールド電圧ＶSjを、センサカラムアンプ４２へ出力する。センサカラムアンプ４２は、画素領域１のＮ列の光センサにそれぞれ対応するＮ個のカラムアンプを内蔵しており、個々のカラムアンプでピークホールド電圧ＶSj（ｊ＝１～Ｎ）を増幅し、ＶCOUTとしてバッファアンプ６へ出力する。センサカラム走査回路４３は、センサカラムアンプ４２のカラムアンプをバッファアンプ６への出力へ順次接続するために、カラムセレクト信号ＣＳj（ｊ＝１～Ｎ）を、センサカラムアンプ４２へ出力する。
　ここで、図６および図７を参照し、画素領域１からセンサ出力ＶSOUTが読み出された後のセンサカラムドライバ４およびバッファアンプ６の動作について説明する。図６は、センサ画素読み出し回路４１の内部構成を示す回路図である。図７は、読み出し信号ＶRWSと、センサ出力ＶSOUTと、センサ画素読み出し回路の出力ＶSとの関係を示す波形図である。前述のように、読み出し信号がハイレベルＶRWS.Hになったとき、トランジスタＭ２が導通することにより、トランジスタＭ２，Ｍ３によりソースフォロアアンプが形成され、センサ出力ＶSOUTがセンサ画素読み出し回路４１のサンプルキャパシタＣSAMに蓄積される。これにより、読み出し信号がローレベルＶRWS.Lになった後も、その行の選択期間（ｔrow）中、センサ画素読み出し回路４１からセンサカラムアンプ４２への出力電圧ＶSは、図７に示すように、センサ出力ＶSOUTのピーク値と等しいレベルに保持される。
　次に、センサカラムアンプ４２の動作について、図８を参照しながら説明する。図８に示すように、センサ画素読み出し回路４１から、各列の出力電圧ＶSj（ｊ＝１～Ｎ）が、センサカラムアンプ４２のＮ個のカラムアンプへ入力される。図８に示すように、各カラムアンプは、トランジスタＭ６，Ｍ７から構成されている。センサカラム走査回路４３によって生成されるカラムセレクト信号ＣＳjが、１つの行の選択期間（ｔrow）中に、Ｎ列のカラムのそれぞれに対して順次ＯＮとなることにより、センサカラムアンプ４２中のＮ個のカラムアンプのうちいずれか１つのみのトランジスタＭ６がＯＮとなり、そのトランジスタＭ６を介して、各列の出力電圧ＶSj（ｊ＝１～Ｎ）のいずれかのみが、センサカラムアンプ４２からの出力ＶCOUTとして出力される。バッファアンプ６は、センサカラムアンプ４２から出力されたＶCOUTをさらに増幅し、パネル出力（光センサ信号）Ｖoutとして信号処理回路８へ出力する。
　なお、センサカラム走査回路４３は、上述のように光センサの列を１列ずつ走査するようにしても良いが、これに限定されず、光センサの列をインタレース走査する構成としても良い。また、センサカラム走査回路４３が、例えば４相等の多相駆動走査回路として形成されていても良い。
　以上の構成により、本実施形態にかかる表示装置は、画素領域１において画素毎に形成されたフォトトランジスタＭ４の受光量に応じたパネル出力ＶOUTを得る。パネル出力ＶOUTは、信号処理回路８に送られてＡ／Ｄ変換され、パネル出力データとしてメモリ（図示せず）に蓄積される。つまり、このメモリには、画素領域１の画素数（光センサ数）と同数のパネル出力データが蓄積されることとなる。信号処理回路８では、メモリに蓄積されたパネル出力データを用いて、画像取り込みやタッチ領域の検出等の各種信号処理を行う。なお、本実施形態では、信号処理回路８のメモリに、画素領域１の画素数（光センサ数）と同数のパネル出力データを蓄積するものとしたが、メモリ容量等の制約により、必ずしも画素数と同数のパネル出力データを蓄積することを要しない。
　以上のとおり、本実施形態にかかる表示装置によれば、光センサの光検出素子として従来のフォトダイオードの代わりにフォトトランジスタＭ４を用いても、光センサ出力を得ることができる。また、特に、トランジスタＭ２とフォトトランジスタＭ４とをアモルファスシリコンＴＦＴまたは微結晶シリコンＴＦＴで形成すれば、ポリシリコンを用いるよりも安価に製造できる、という利点がある。
　［第２の実施形態］
　本発明の第２の実施形態にかかる表示装置について、以下に説明する。なお、上述の第１の実施形態において説明した構成と同様の機能を有する構成については、同じ参照符号を付記し、その詳細な説明を省略する。
　第２の実施形態にかかる表示装置は、図９に示すように、光センサにおける光検出素子として、第１の実施形態で説明したフォトトランジスタＭ４の代わりにフォトトランジスタＭ５を備えている点において、第１の実施形態と異なっている。フォトトランジスタＭ５は、ゲートがリセット配線ＲＳＴに接続されている点ではフォトトランジスタＭ４と同じであるが、ソースが、リセット信号ＲＳＴとは異なる第２のリセット信号ＶＲＳＴを供給する配線に接続されている点において、フォトトランジスタＭ４と異なっている。
　ここで、図１０および図１１を参照し、本実施形態にかかる光センサの動作について説明する。図１０は、本実施形態にかかる光センサに印加される各種信号とＶINTとの関係を示す波形図である。図１１は、比較例として、第１の実施形態の構成においてリセット信号ＲＳＴの電位降下が急峻でなかった場合のＶINTの変化を示す波形図である。
　図１１に示すように、第１の実施形態の構成においてリセット信号ＲＳＴの電位降下が急峻でなかった場合、トランジスタＭ２のゲート電極の電位ＶINTは、リセット信号ＲＳＴの電位降下期間において相当量（図１１に示すΔＶBACK）低下してしまう。この理由は、フォトトランジスタＭ４が、フォトダイオードとは異なって双方向導通性を有することにある。この場合、前記ΔＶBACKの低下分だけ、画素のダイナミックレンジが小さくなり、少ない光量で飽和してしまうという問題が生じる。
　本実施形態の構成では、この問題を改善するために、上述のように、フォトトランジスタＭ５のゲートとソースにそれぞれ別個のリセット信号ＲＳＴ，ＶＲＳＴを印加する。図１０に示すように、フォトトランジスタＭ５のソースに印加される第２のリセット信号ＶＲＳＴは、リセット信号ＲＳＴが完全にローレベルになってから、すなわちフォトトランジスタＭ５がオフ状態に切り替わってから、電位降下がはじまる。これにより、図１０と図１１とを比較することから分かるように、図１０に示す本実施形態の構成では、図１１で見られた電位ＶINTの低下（ΔＶBACK）が生じず、ダイナミックレンジの広い光センサを実現することができる。
　以上、本発明についての第１および第２の実施形態を説明したが、本発明は上述の各実施形態にのみ限定されず、発明の範囲内で種々の変更が可能である。
　例えば、第１および第２の実施形態では、光センサに接続された配線ＶＤＤ，ＯＵＴが、ソース配線ＳＬと共用されている構成を例示した。この構成によれば、画素開口率が高いという利点がある。しかしながら、光センサ用の配線ＶＤＤ，ＯＵＴをソース配線ＳＬとは別個に設けた構成としても良い。
　本発明は、アクティブマトリクス基板の画素領域内に光センサを有する表示装置として、産業上利用可能である。
　１　　　画素領域
　２　　　ディスプレイゲートドライバ
　３　　　ディスプレイソースドライバ
　４　　　センサカラム（ｃｏｌｕｍｎ）ドライバ
　４１　　センサ画素読み出し回路
　４２　　センサカラムアンプ
　４３　　センサカラム走査回路
　５　　　センサロウ（ｒｏｗ）ドライバ
　６　　　バッファアンプ
　７　　　ＦＰＣコネクタ
　８　　　信号処理回路
　９　　　ＦＰＣ
　１００　アクティブマトリクス基板
　Ｍ２　　薄膜トランジスタ（センサスイッチング素子）
　Ｍ４　　フォトトランジスタ（光検出素子）

Claims (6)

  1. 　アクティブマトリクス基板の画素領域に光センサを備えた表示装置であって、
    　前記光センサが、
    　入射光を受光する光検出素子と、
    　前記光検出素子に一方の電極が接続され、前記光検出素子からの出力電流を蓄積する容量と、
    　当該光センサへリセット信号を供給するリセット信号配線と、
    　当該光センサへ読み出し信号を供給する読み出し信号配線と、
    　前記リセット信号が供給されてから前記読み出し信号が供給されるまでの間に前記容量に蓄積された出力電流を、前記読み出し信号にしたがって読み出すセンサスイッチング素子とを備え、
    　前記光検出素子が、フォトトランジスタであることを特徴とする表示装置。
  2. 　前記光検出素子がアモルファスシリコンＴＦＴまたは微結晶シリコンＴＦＴである、請求項１に記載の表示装置。
  3. 　前記センサスイッチング素子がアモルファスシリコンＴＦＴまたは微結晶シリコンＴＦＴである、請求項１または２に記載の表示装置。
  4. 　前記フォトトランジスタのゲートおよびソースが前記リセット信号配線に接続されている、請求項１～３のいずれか一項に記載の表示装置。
  5. 　前記フォトトランジスタのゲートに前記リセット信号配線が接続され、当該フォトトランジスタのソースに当該フォトトランジスタがオフ状態になった後に電位降下を生じる第２のリセット信号配線が接続されている、請求項１～３のいずれか一項に記載の表示装置。
  6. 　前記アクティブマトリクス基板に対向する対向基板と、
    　前記アクティブマトリクス基板と対向基板との間に挟持された液晶とをさらに備えた、請求項１～５のいずれか一項に記載の表示装置。
PCT/JP2009/059769 2008-06-03 2009-05-28 表示装置 WO2009147992A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
RU2010149334/28A RU2473937C2 (ru) 2008-06-03 2009-05-28 Дисплейное устройство
US12/995,796 US20110080390A1 (en) 2008-06-03 2009-05-28 Display device
EP09758259.7A EP2287657A4 (en) 2008-06-03 2009-05-28 DISPLAY DEVICE
JP2010515847A JP5132771B2 (ja) 2008-06-03 2009-05-28 表示装置
BRPI0913338A BRPI0913338A2 (pt) 2008-06-03 2009-05-28 dispositivo de vídeo
CN2009801202953A CN102317840A (zh) 2008-06-03 2009-05-28 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008146072 2008-06-03
JP2008-146072 2008-06-03

Publications (1)

Publication Number Publication Date
WO2009147992A1 true WO2009147992A1 (ja) 2009-12-10

Family

ID=41398069

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/059769 WO2009147992A1 (ja) 2008-06-03 2009-05-28 表示装置

Country Status (7)

Country Link
US (1) US20110080390A1 (ja)
EP (1) EP2287657A4 (ja)
JP (1) JP5132771B2 (ja)
CN (1) CN102317840A (ja)
BR (1) BRPI0913338A2 (ja)
RU (1) RU2473937C2 (ja)
WO (1) WO2009147992A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012138572A (ja) * 2010-12-10 2012-07-19 Semiconductor Energy Lab Co Ltd 光電変換素子、光電変換回路及び表示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI414977B (zh) * 2010-05-18 2013-11-11 Au Optronics Corp 觸控偵測方法及具有內嵌式觸控面板之平面顯示器
KR102021908B1 (ko) 2011-05-03 2019-09-18 삼성전자주식회사 광터치 스크린 장치 및 그 구동 방법
KR101906971B1 (ko) 2012-09-27 2018-10-11 삼성전자주식회사 하이브리드 터치 패널, 하이브리드 터치 스크린 장치 및 이의 구동 방법
DE102013226633A1 (de) * 2013-12-19 2015-06-25 BSH Hausgeräte GmbH Anzeige-Bedienfeld mit moduliertem Licht
CN103777422B (zh) * 2013-12-27 2018-04-10 深圳市华星光电技术有限公司 液晶面板及其驱动方法、液晶显示器
CN104200784B (zh) * 2014-07-24 2017-07-28 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、阵列基板、透反式显示装置
KR102347825B1 (ko) * 2017-08-16 2022-01-05 엘지디스플레이 주식회사 포토센서부를 포함하는 표시패널 및 그를 이용한 표시장치
TWI692045B (zh) * 2019-08-13 2020-04-21 大陸商集創北方（深圳）科技有限公司 觸控檢測模式切換方法、觸控顯示驅動整合晶片及資訊處理裝置
JP7315452B2 (ja) * 2019-12-20 2023-07-26 株式会社ジャパンディスプレイ 光センサ装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611690A (ja) * 1992-06-26 1994-01-21 Rohm Co Ltd 液晶表示装置
JP2006003857A (ja) 2003-08-25 2006-01-05 Toshiba Matsushita Display Technology Co Ltd 表示装置および光電変換素子
JP2006079589A (ja) * 2004-08-05 2006-03-23 Sanyo Electric Co Ltd タッチパネル
JP2007304245A (ja) * 2006-05-10 2007-11-22 Sony Corp 液晶表示装置
WO2007145346A1 (en) 2006-06-12 2007-12-21 Sharp Kabushiki Kaisha Image sensor and display
WO2007145347A1 (en) 2006-06-12 2007-12-21 Sharp Kabushiki Kaisha Combined image sensor and display device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9108226D0 (en) * 1991-04-17 1991-06-05 Philips Electronic Associated Optical touch input device
JP4521176B2 (ja) * 2003-10-31 2010-08-11 東芝モバイルディスプレイ株式会社 表示装置
KR20060062164A (ko) * 2004-12-03 2006-06-12 삼성전자주식회사 광센서를 내장하는 표시 장치
JP4667079B2 (ja) * 2005-03-07 2011-04-06 シャープ株式会社 表示装置
JP4510738B2 (ja) * 2005-09-28 2010-07-28 株式会社 日立ディスプレイズ 表示装置
US20070182723A1 (en) * 2006-01-31 2007-08-09 Toshiba Matsushita Display Technology Co., Ltd. Display device
JP2008102418A (ja) * 2006-10-20 2008-05-01 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2007310628A (ja) * 2006-05-18 2007-11-29 Hitachi Displays Ltd 画像表示装置
US8269746B2 (en) * 2006-11-27 2012-09-18 Microsoft Corporation Communication with a touch screen

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611690A (ja) * 1992-06-26 1994-01-21 Rohm Co Ltd 液晶表示装置
JP2006003857A (ja) 2003-08-25 2006-01-05 Toshiba Matsushita Display Technology Co Ltd 表示装置および光電変換素子
JP2006079589A (ja) * 2004-08-05 2006-03-23 Sanyo Electric Co Ltd タッチパネル
JP2007304245A (ja) * 2006-05-10 2007-11-22 Sony Corp 液晶表示装置
WO2007145346A1 (en) 2006-06-12 2007-12-21 Sharp Kabushiki Kaisha Image sensor and display
WO2007145347A1 (en) 2006-06-12 2007-12-21 Sharp Kabushiki Kaisha Combined image sensor and display device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
See also references of EP2287657A4 *
T. NAKAMURA ET AL.: "A Touch Panel Function Integrated LCD Including LTPS A/D Converter", SID 05 DIGEST, 2005, pages 1,054 - 1,055

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012138572A (ja) * 2010-12-10 2012-07-19 Semiconductor Energy Lab Co Ltd 光電変換素子、光電変換回路及び表示装置

Also Published As

Publication number Publication date
CN102317840A (zh) 2012-01-11
JP5132771B2 (ja) 2013-01-30
RU2473937C2 (ru) 2013-01-27
JPWO2009147992A1 (ja) 2011-10-27
RU2010149334A (ru) 2012-06-10
US20110080390A1 (en) 2011-04-07
EP2287657A1 (en) 2011-02-23
BRPI0913338A2 (pt) 2015-11-24
EP2287657A4 (en) 2013-07-03

Similar Documents

Publication Publication Date Title
JP5132771B2 (ja) 表示装置
JP5068320B2 (ja) 表示装置
JP4799696B2 (ja) 表示装置
WO2009148084A1 (ja) 表示装置
US8416225B2 (en) Display device
US8759739B2 (en) Optical sensor and display apparatus
JP5284487B2 (ja) 表示装置
US8658957B2 (en) Sensor circuit and display apparatus
US20100134452A1 (en) Display device
WO2010001929A1 (ja) 表示装置
WO2010092709A1 (ja) 表示装置
WO2010007890A1 (ja) 表示装置
WO2010001652A1 (ja) 表示装置
WO2010097984A1 (ja) 光センサおよびこれを備えた表示装置
JP5421355B2 (ja) 表示装置
WO2010100785A1 (ja) 表示装置
WO2011013631A1 (ja) 光センサおよび表示装置
WO2011145682A1 (ja) 表示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980120295.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09758259

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010515847

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2009758259

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2010149334

Country of ref document: RU

WWE Wipo information: entry into national phase

Ref document number: 7832/CHENP/2010

Country of ref document: IN

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: PI0913338

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20101201