WO2009133607A1 - 光起電力装置およびその製造方法 - Google Patents

光起電力装置およびその製造方法 Download PDF

Info

Publication number
WO2009133607A1
WO2009133607A1 PCT/JP2008/058277 JP2008058277W WO2009133607A1 WO 2009133607 A1 WO2009133607 A1 WO 2009133607A1 JP 2008058277 W JP2008058277 W JP 2008058277W WO 2009133607 A1 WO2009133607 A1 WO 2009133607A1
Authority
WO
WIPO (PCT)
Prior art keywords
diffusion layer
photovoltaic device
concentration
forming
etching
Prior art date
Application number
PCT/JP2008/058277
Other languages
English (en)
French (fr)
Inventor
雅人 米澤
公一 筈見
明宏 高見
浩昭 森川
邦彦 西村
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2008/058277 priority Critical patent/WO2009133607A1/ja
Priority to EP08740945.4A priority patent/EP2278632A4/en
Priority to CN200880128931.2A priority patent/CN102017187B/zh
Priority to JP2010509971A priority patent/JPWO2009133607A1/ja
Priority to US12/989,098 priority patent/US8012787B2/en
Publication of WO2009133607A1 publication Critical patent/WO2009133607A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Definitions

  • the present invention relates to a photovoltaic device and a manufacturing method thereof.
  • a textured structure on a solar cell substrate when the substrate is a single crystal silicon (Si) substrate, crystals with an aqueous alkali solution such as sodium hydroxide or potassium hydroxide having a crystal orientation dependency on the etching rate are used.
  • An anisotropic etching process using orientation is widely used (see, for example, Patent Document 1). For example, when this anisotropic etching process is performed on a substrate surface having a (100) plane orientation, a pyramidal texture with the (111) plane exposed is formed.
  • the anisotropic etching process using an alkaline aqueous solution does not provide a uniform crystal plane orientation for each crystal particle constituting the substrate surface. Since the etching rate of the isotropic etching process varies greatly depending on the crystal plane, a texture structure can be produced only partially. Under such circumstances, there is a problem that there is a limit to the reduction of the reflectance in the case of a polycrystalline silicon substrate.
  • the reflectance at a wavelength of 628 nm is about 36% for silicon whose surface is mirror-polished, and about 15% when a (100) plane single crystal silicon substrate is wet-etched. In the case where the crystalline silicon substrate is wet-etched, it is about 27 to 30%.
  • mixed acid etching using an etching mask has been proposed as a method for forming a texture structure on the entire surface regardless of crystal plane orientation (see, for example, Patent Document 2).
  • a manufacturing method of the etching mask a lithography method used in a semiconductor process, a method in which fine particles having low etching resistance are mixed in a solution of an etching resistant material, and a method of applying to a substrate surface can be used.
  • a low-concentration N-type diffusion layer in which a low-concentration N-type impurity is diffused is formed on the entire surface of, for example, a P-type silicon substrate on the side where the texture structure is formed, and the light incident side electrode formation portion is formed.
  • a high concentration N type diffusion layer is formed by diffusing a high concentration N type impurity.
  • a grid electrode made of a metal such as silver and a bus electrode made of a metal such as silver that collects current from the grid electrode are formed on the light incident side electrode forming portion.
  • a photovoltaic device is obtained by forming the back electrode which consists of metals, such as aluminum and silver, in the back surface of a silicon substrate.
  • good resistance bonding with the light incident side electrode can be obtained by performing high-concentration diffusion of impurities only in the portion that is bonded to the light incident side electrode such as the grid electrode or the bus electrode.
  • high-density diffusion dedicated patterning must be performed. If this high-concentration diffusion-specific patterning is performed, the number of manufacturing steps increases. Therefore, there has been a problem that the manufacturing cost also increases. Therefore, there has been a demand for obtaining a good resistive junction with the light incident side electrode by adding a high concentration diffusion only to the portion to be joined with the light incident side electrode by a simple process without adding a large number of manufacturing processes. .
  • the present invention has been made in view of the above, and the formation of the high-concentration diffusion layer formed in the portion to be joined to the light incident side electrode of the photovoltaic device is performed in a simple process without adding a large number of manufacturing processes. It is an object of the present invention to obtain a method of manufacturing a photovoltaic device that can be used. Another object of the present invention is to obtain a photovoltaic device capable of obtaining a good resistive junction with the light incident side electrode.
  • a method of manufacturing a photovoltaic device comprises diffusing impurities of a second conductivity type over the entire surface on the light incident surface side of a semiconductor substrate of the first conductivity type.
  • an etching resistant film forming step of forming an etching resistant film having etching resistance on the first diffusion layer, and the etching resistant Forming a micropore at a predetermined position in the recess forming region on the film and exposing the first diffusion layer; and forming the recess forming region centering on the exposed position of the first diffusion layer.
  • the first diffusion layer having the first concentration is first formed on the substrate surface, the etching resistant film is formed, and the fine opening for forming the texture structure in the region other than the electrode formation region. Since a recess is formed around the opening by mixed acid etching, and then a second diffusion layer having a second concentration lower than the first concentration is formed on the substrate surface where the recess is formed.
  • the second diffusion layer having a low concentration is formed on the texture structure, and a high concentration is formed in the other regions.
  • a first diffusion layer can be formed. As a result, the photovoltaic device can be obtained at a low cost by a simple process.
  • FIG. 1-1 is a top view of the photovoltaic device.
  • FIG. 1-2 is a rear view of the photovoltaic device.
  • 1-3 is a cross-sectional view taken along the line AA of FIG. 1-2.
  • FIG. 2 is an enlarged cross-sectional view showing a part around the grid electrode of the photovoltaic device shown in FIGS. 1-1 to 1-3.
  • FIG. 3-1 is a sectional view schematically showing an example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (No. 1).
  • FIG. 3-2 is a sectional view schematically showing an example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (No. 2).
  • FIG. 1-1 is a top view of the photovoltaic device.
  • FIG. 1-2 is a rear view of the photovoltaic device.
  • 1-3 is a cross-sectional view taken along the line AA of FIG. 1-2.
  • FIG. 2 is
  • FIG. 3-3 is a sectional view schematically showing one example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (No. 3).
  • FIG. 3-4 is a sectional view schematically showing an example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (part 4).
  • FIG. 3-5 is a sectional view schematically showing one example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (No. 5).
  • FIG. 3-6 is a sectional view schematically showing one example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (No. 6).
  • FIG. 3-7 is a sectional view schematically showing an example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (No. 7).
  • FIG. 3-8 is a sectional view schematically showing one example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (No. 8).
  • FIG. 3-9 is a sectional view schematically showing an example of a processing procedure of the manufacturing method of the photovoltaic device according to the first embodiment (No. 9).
  • FIG. 4 is a diagram schematically illustrating an example of the configuration of a laser processing apparatus that forms an opening.
  • FIG. 5 is a diagram illustrating an example of a configuration of a laser processing apparatus used for forming an opening in the third embodiment.
  • Photovoltaic device 101 Silicon substrate 102L Low resistance N-type diffusion layer 102H High resistance N-type diffusion layer 103 Etch-resistant film 104 Micro hole 105a Recess formation area 105b Electrode formation area 106 Recess 109 Antireflection film 110 P + layer 111 Grid electrode 112 Joined portion 113 Bus electrode 121 Back side electrode 122 Back side current collecting electrode 200A, 200B Laser processing device 201 Stage 203 Laser oscillation unit 204 Laser beam 205 Reflecting mirror 206 Beam splitter 207 Aperture 208 Reduction optical system 211, 213 Galvano mirror 212 X axis direction 214 Y-axis direction
  • FIGS. 1-1 to 1-3 are diagrams schematically showing an example of the overall configuration of a general photovoltaic device, and FIG. 1-1 is a top view of the photovoltaic device. 2 is a rear view of the photovoltaic device, and FIG. 1-3 is a cross-sectional view taken along the line AA of FIG. 1-2.
  • the photovoltaic device 100 includes a P-type silicon substrate 101 as a semiconductor substrate, and an N-type impurity obtained by diffusing N-type impurities formed on one main surface (light-receiving surface) side of the P-type silicon substrate 101.
  • a photoelectric conversion layer including a diffusion layer 102 and a P + layer 110 containing a P-type impurity at a higher concentration than the silicon substrate 101 formed on the surface on the other main surface (back surface) side is provided.
  • the photovoltaic device 100 includes an antireflection film 109 that prevents reflection of incident light on the light receiving surface of the photoelectric conversion layer, and a light receiving surface for locally collecting electricity generated by the photoelectric conversion layer.
  • the grid electrode 111 made of silver or the like provided, the bus electrode 113 made of silver or the like provided almost orthogonally to the grid electrode 111 for taking out the electricity collected by the grid electrode 111, and the photoelectric conversion layer
  • the grid electrode 111 is made of a back-side electrode 121 made of aluminum or the like provided on almost the entire back surface of the P-type silicon substrate 101, and silver or the like for collecting electricity generated in the back-side electrode 121.
  • a back side collecting electrode 122 is made of a back-side electrode 121 made of aluminum or the like provided on almost the entire back surface of the P-type silicon substrate 101, and silver or the like for collecting electricity generated in the back-side electrode 121.
  • FIG. 2 is an enlarged cross-sectional view showing a part around the grid electrode of the photovoltaic device shown in FIGS. 1-1 to 1-3.
  • FIG. 2 is a view showing a state in which the periphery of the grid electrode 111 in FIGS. 1-1 to 1-3 is cut out.
  • a concave portion forming region 105a in which a texture structure composed of a plurality of concave portions 106 formed of a curved surface is formed, and the photovoltaic device Electrode forming region 105b where light incident side electrodes such as 100 grid electrodes 111 are formed.
  • the recess formation region 105 a has a texture structure formed by a plurality of recesses 106 formed at predetermined intervals on the upper surface of the silicon substrate 101, and has a predetermined depth from the upper surface of the silicon substrate 101 including the surface on which the recesses 106 are formed.
  • a low-concentration N-type diffusion layer 102L in which N-type impurities are diffused at a low concentration is formed.
  • the upper surface portion of the silicon substrate 101 existing between the recesses 106 is recessed with respect to the height of the upper surface of the silicon substrate 101 (the upper surface of the electrode formation region 105b). 2 shows a cross-sectional view, the cross section of the recess 106 in the direction parallel to the substrate surface has a substantially circular shape.
  • the concave portion 106 has a bowl shape.
  • the light incident side electrode such as the grid electrode 111 has a high concentration N type diffusion in which N type impurities are diffused at a high concentration so that the resistance is lower than that of the low concentration N type diffusion layer 102L. It is formed on the layer 102H through the joint portion 112. Since the structure of the light receiving surface and the back surface of the silicon substrate 101 is the same as that described with reference to FIGS. 1-1 to 1-3, the description thereof is omitted.
  • FIGS. 3-1 to 3-9 are cross-sectional views schematically showing an example of the processing procedure of the method for manufacturing the photovoltaic device according to the first embodiment.
  • the size shown below is an example.
  • a silicon substrate 101 is prepared (FIG. 3-1).
  • a P-type polycrystalline silicon substrate that is most frequently used for consumer photovoltaic devices is used.
  • the silicon substrate 101 is manufactured by slicing a polycrystalline silicon ingot with a multi-wire saw and removing damage during slicing by wet etching using an acid or alkali solution.
  • the thickness of the silicon substrate 101 after removing the damage is 250 ⁇ m, and the dimensions are 150 mm ⁇ 150 mm.
  • the silicon substrate 101 after removing the damage is put into a thermal oxidation furnace, heated in an atmosphere of phosphorus (P) as an N-type impurity, and phosphorus is diffused at a high concentration on the surface of the silicon substrate 101 to obtain a high concentration N
  • a mold diffusion layer 102H is formed (FIG. 3-2).
  • phosphorus oxychloride (POCl 3 ) is used to form a phosphorus atmosphere and is diffused at 840 ° C.
  • the high-concentration N-type diffusion layer 102H is formed on the upper surface, the lower surface, and the side surface of the silicon substrate 101.
  • the high-concentration N-type diffusion layer 102H on the side surface is removed by etching or the like.
  • a film 103 having etching resistance (hereinafter referred to as an etching resistant film) 103 is formed on the high-concentration N-type diffusion layer 102H formed on one main surface (FIG. 3-3).
  • a silicon nitride film hereinafter referred to as SiN film
  • SiO 2 , SiO silicon oxide
  • SiON silicon oxynitride
  • SiON amorphous silicon
  • Diamond-like carbon film A resin film or the like
  • an SiN film having a thickness of 240 nm formed by a plasma CVD (Chemical Vapor Deposition) method is used as the etching resistant film 103.
  • the film thickness is 240 nm
  • an appropriate film thickness can be selected from the etching conditions at the time of texture / etching and the removability of the SiN film in the subsequent process.
  • a fine hole 104 is formed in the recess forming region 105a on the etching resistant film 103 (FIG. 3-4).
  • the fine hole 104 is not formed in the electrode forming region 105b where the texture structure is not formed and the light incident side electrode of the photovoltaic device 100 is to be formed.
  • the microhole 104 can be formed by a photolithography method or a laser irradiation method used in a semiconductor process. Note that the laser irradiation method does not require complicated processes such as resist coating, exposure / development, etching, and resist removal, which are necessary when forming by photolithography technology, and the fine holes 104 can be formed only by laser irradiation. There is an advantage that the process can be simplified.
  • the wavelength of the laser is desirably 700 nm or less. This is due to the following reason. That is, when the wavelength of the laser is larger than 700 nm, the laser does not only form the fine hole 104 in the etching resistant film 103, but deeply penetrates into the high resistance N-type diffusion layer 102H and the silicon substrate 101, In some cases, damage to the silicon substrate 101 becomes deep. Then, even when the recess 106 is formed in the silicon substrate 101 when the recess 106 is formed by etching, which will be described later, there is a possibility that the laser will not be damaged and remain. For this reason, in order to form the recess 106 without damaging the silicon substrate 101, it is desirable to use a laser having a wavelength of 700 nm or less.
  • FIG. 4 is a diagram schematically showing an example of the configuration of a laser processing apparatus for forming an opening.
  • This laser processing apparatus 200A includes a stage 201 on which a processing target such as a silicon substrate 101 is placed, a laser oscillation unit 203 that outputs laser light 204, a reflecting mirror 205 that guides the laser light 204 to an optical path, and a laser.
  • a beam splitter 206 that separates the light 204 into a plurality of laser beams, an aperture 207 that changes the beam shape to a predetermined shape, a reduction optical system 208 that reduces the laser light 204 that has passed through the aperture 207 and irradiates the object to be processed, Is provided.
  • the laser beam 204 output from the laser oscillation unit 203 is changed by the reflecting mirror 205, then enlarged by the beam splitter 206 and incident on the aperture 207, and passes through the aperture 207. Thereafter, a predetermined position on the etching resistant film 103 is irradiated by the reduction optical system 208. As a result, a plurality of fine holes 104 are formed in the etching resistant film 103 formed on the silicon substrate 101, and the surface of the underlying silicon substrate 101 is exposed. If the wavelength of the laser when the SiN film is used as the etching resistant film 103 is set to 400 nm or less, a desired fine hole 104 can be easily formed.
  • the laser wavelength is larger than 400 nm, the absorption of the laser into the SiN film becomes insufficient, and the shape of the opening, that is, the fine hole 104 may not be sufficiently controlled. If the laser wavelength is 400 nm or less, the laser is sufficiently absorbed by the SiN film, so that the formation of the micropores 104 can be easily controlled, and the micropores 104 having a desired shape can be obtained.
  • the wavelength of the laser light becomes 355 nm, which is a wavelength that can be absorbed by the SiN film.
  • the depth of focus of the optical system is set to 10 ⁇ m or more.
  • the aperture 207 in the laser processing apparatus 200A a metal plate having an opening is used. Since the laser beam 204 that has passed through the aperture 207 is reduced and irradiated onto the object to be processed, the aperture pattern of the aperture 207 may be relatively large. Therefore, as the aperture 207, a metal plate opened by wet etching or sand blasting may be used. A glass mask in which a thin metal pattern such as a chromium film is formed on a glass plate can also be used as the aperture 207. In this case, however, it is necessary to pay attention to the transmittance of the glass and the resistance of the metal thin film. Further, here, when forming the microholes 104 in the etching resistant film 103 in the recess forming region 105a, the fine holes 104 may be provided on the triangular lattice points or on the square lattice points.
  • the vicinity of the surface of the silicon substrate 101 including the high-concentration N-type diffusion layer 102H is etched through the fine holes 104 opened in the etching resistant film 103 to form the recesses 106 (FIG. 3-5).
  • a concave portion 106 is formed on the surface of the silicon substrate 101 around the fine microscopic holes 104 at a concentric position.
  • a mixed solution of hydrofluoric acid and nitric acid is used as an etching solution.
  • the mixing ratio is hydrofluoric acid 1: nitric acid 20: water 10.
  • the mixing ratio of the etching liquid can be changed to an appropriate mixing ratio depending on the desired etching rate and etching shape.
  • etching is performed so that the high-concentration N-type diffusion layer 102H is removed in the recess formation region 105a.
  • the silicon substrate 101 is again put into the thermal oxidation furnace and heated in the presence of phosphorus oxychloride (POCl 3 ) vapor. Then, a low concentration N-type diffusion layer 102L in which phosphorus is diffused at a low concentration is formed on the surface of the recess 106 (FIGS. 3-7).
  • the diffusion temperature at this time is 840 ° C.
  • the electrode forming region 105b is a portion where the high-concentration N-type diffusion layer 102H remains at the time of etching, the resistance remains low even if low-concentration diffusion is performed again from above.
  • the inner surface of the recess 106 in the recess formation region 105a is in a state where the high-concentration N-type diffusion layer 102H is removed during etching, but the low-concentration N-type diffusion layer 102L is formed by this diffusion treatment.
  • the surface sheet resistance of the high concentration N-type diffusion layer 102H is desirably less than 50 ⁇ / ⁇
  • the surface sheet resistance of the low concentration N-type diffusion layer 102L is 50 ⁇ / ⁇ or more and less than 100 ⁇ / ⁇ . Is desirable. This is because, when the surface sheet resistance of the high-concentration N-type diffusion layer 102H is 50 ⁇ / ⁇ or more, the rate at which the photocurrent collected from the recess 106 is converted into Joule heat increases, and the photocurrent This is because the efficiency of taking out is reduced.
  • the surface sheet resistance of the low-concentration N-type diffusion layer 102L is less than 50 ⁇ / ⁇ , the efficiency of changing incident light to electricity is reduced, and when it is 100 ⁇ / ⁇ or more, the recess 106 This is because the generated photocurrent is lost as Joule heat until it reaches the light incident side electrode such as the grid electrode.
  • an antireflection film 109 made of a SiN film or the like is formed on the cell surface by plasma CVD (FIGS. 3-8).
  • the film thickness and refractive index of the antireflection film 109 are set to values that most suppress light reflection. Note that two or more layers having different refractive indexes may be stacked. Further, it may be formed by a different film forming method such as a sputtering method.
  • a front electrode (grid electrode 111, bus electrode 113) and a back electrode (back electrode 121, back collector electrode 122) are formed on the front and back surfaces of the silicon substrate 101, respectively (FIG. 3-9).
  • a paste mixed with aluminum is formed on the entire surface by screen printing as the back-side electrode 121.
  • a paste mixed with silver is formed as a grid electrode 111 (bus electrode 113) in a comb shape by screen printing.
  • a baking process is implemented. Note that the paste serving as the base of the grid electrode 111 is formed on the electrode formation region 105b.
  • the firing process is performed at 760 ° C. in an air atmosphere.
  • the grid electrode 111 penetrates through the antireflection film 109 and contacts the high-concentration N-type diffusion layer 102H at the joint 112.
  • the high-concentration N-type diffusion layer 102H can obtain a good resistive junction with the upper electrode (grid electrode 111, bus electrode 113).
  • the aluminum of the back electrode 121 is diffused into the silicon substrate 101 by firing, and the P + layer 110 is formed in a predetermined range from the back surface of the silicon substrate 101. As described above, the photovoltaic device 100 is manufactured.
  • a low resistance diffusion layer is first formed on the substrate surface, an etching resistant film is formed, and a fine structure for forming a texture structure in a region other than the electrode forming region 105b on the light incident side is formed.
  • the hole 104 was opened, and the concave portion 106 was formed around the position where the fine hole 104 was formed by mixed acid etching, and then the high resistance diffusion layer was formed on the substrate surface where the concave portion 106 was formed. Therefore, the low resistance diffusion layer can be formed on the texture structure by adding one step of forming the diffusion layer to the step of forming the texture structure. As a result, the photovoltaic device can be obtained at a low cost by a simple process.
  • the photolithography process can be omitted. That is, since a process of forming and patterning a high concentration diffusion dedicated mask is unnecessary, a simpler and less expensive method for manufacturing a photovoltaic device can be realized.
  • the electrode forming region 105b a good resistive junction is obtained, and the output characteristics of the photovoltaic device are improved. As a result, there is an effect that a highly efficient photovoltaic device can be obtained by a simple process. Moreover, since the photovoltaic layer manufactured in this way can obtain high conversion efficiency compared with the past, it can implement
  • Embodiment 2 shows the high-concentration N-type diffusion layer 102H and the phosphorous glass layer on the low-concentration N-type diffusion layer 102L are formed.
  • the extreme outermost surfaces of the high-concentration N-type diffusion layer 102H and the low-concentration N-type diffusion layer 102L may be etched using, for example, a mixed solution of hydrofluoric acid and nitric acid.
  • Other processing steps are the same as those described in the first embodiment, and a description thereof will be omitted.
  • the outermost surfaces of these diffusion layers 102L and 102H are mixed with hydrofluoric acid and nitric acid. Etching with a mixed acid such as is effective in suppressing the carrier recombination rate in the N-type diffusion layer.
  • FIG. 5 is a diagram illustrating an example of a configuration of a laser processing apparatus used for forming an opening in the third embodiment.
  • the laser processing apparatus 200B is disposed between a stage 201 on which a processing target such as a silicon substrate 101 is placed, a laser oscillation unit 203 that outputs laser light 204, and the stage 201 and the laser oscillation unit 203.
  • the first galvanometer mirror 211 that guides 204 to the optical path while scanning 204 in the X-axis direction 212
  • the second galvanometer mirror that guides the laser beam 204 reflected by the first galvanometer mirror 211 to the optical path while scanning in the Y-axis direction 214 213.
  • the first and second galvanometer mirrors 211 and 213 are scanned to cause the laser beam 204 condensed in a spot shape to be a predetermined amount of the etching resistant film 103 on the silicon substrate 101.
  • the fine holes 104 are formed by irradiating the position.
  • the first galvanometer mirror 211 is rotated to scan the laser beam 204 in the X-axis direction 212
  • the second galvanometer mirror 213 is rotated to scan the laser beam 204 in the Y-axis direction 214.
  • the fine holes 104 can be opened at high speed over the entire area of the silicon substrate 101.
  • the scanning frequency in the X-axis direction 212 of the first galvanometer mirror 211. May be set to 50 Hz.
  • the scanning speed in the Y-axis direction 214 on the silicon substrate 101 surface is set to 0. .65 mm / sec. In this way, the fine holes 104 having a diameter of 5 ⁇ m can be formed in the etching resistant film 103 in a close-packed arrangement with a pitch of 15 ⁇ m.
  • the laser beam 204 can be irradiated by scanning the surface on the etching resistant film 103 to be processed using the first and second galvanometer mirrors 211 and 213. Even if it is not point irradiation, it has the effect that the fine hole 104 can be provided at high speed.
  • the case where the P-type silicon substrate 101 is used as the silicon substrate 101 has been described.
  • the electromotive force device 100 has the same effect.
  • polycrystalline silicon is used as the substrate, the same effect can be obtained by using a single crystal silicon substrate.
  • the substrate thickness is 250 ⁇ m here, a substrate that can be self-supported, for example, thinned to about 50 ⁇ m can be used.
  • the dimension was described as 150 mm x 150 mm, this is an example, and the same effect can be obtained even if it is larger or smaller than that.
  • the silicon substrate has been described as an example of the substrate, the first to third embodiments described above can be applied not only to the silicon substrate but also to all semiconductor substrates.
  • the photovoltaic device according to the present invention is useful for a solar cell that generates power using sunlight.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

　光起電力装置の光入射側電極と接合する部分に形成する高濃度拡散層の形成を、製造工程を大量に追加せず、簡素な工程で行うことができる光起電力装置の製造方法を得ること。Ｐ型シリコン基板１０１と、光の入射面側の全面にＮ型の不純物が第１の濃度で拡散された高濃度Ｎ型拡散層１０２Ｈを形成する工程と、高濃度Ｎ型拡散層１０２Ｈ上に耐エッチング膜１０３を形成し、耐エッチング膜１０３上の凹部形成領域１０５ａ内の所定の位置に微細孔１０４を形成する工程と、微細孔１０４の形成位置を中心に、凹部形成領域１０５ａ内で高濃度Ｎ型拡散層が残存しないようにシリコン基板１０１をエッチングして凹部を形成する工程と、凹部を形成する面に、第１の濃度よりも低い第２の濃度でＮ型の不純物が拡散された低濃度Ｎ型拡散層１０２Ｌを形成する工程と、シリコン基板１０１の光の入射面側の電極形成領域１０５ｂにグリッド電極１１１を形成する工程と、を含む。

Description

光起電力装置およびその製造方法
　この発明は、光起電力装置およびその製造方法に関するものである。
　太陽電池などの光起電力装置の性能向上には、太陽光を如何に効率よく光起電力装置内部に取り込むことができるかが重要な要素となる。そのため、従来では、光入射側の表面に意図的に数十ｎｍ～数十μｍの寸法の微細な凹凸を形成したテクスチャ構造を作製している。このテクスチャ構造では、表面で一度反射した光を再度表面に入射させるようにして、より多くの太陽光を光起電力装置内部に取り込むことで発生電流を増大させ、光電変換効率の向上を図っている。
　太陽電池用基板にテクスチャ構造を形成する方法としては、基板が単結晶シリコン（Ｓｉ）基板の場合には、エッチング速度に結晶方位依存性を持つ水酸化ナトリウムや水酸化カリウムなどのアルカリ水溶液による結晶方位を利用した異方性エッチング処理が広く用いられる（たとえば、特許文献１参照）。たとえば表面が（１００）面方位を有する基板表面にこの異方性エッチング処理を行うと、（１１１）面が露出したピラミッド状のテクスチャが形成される。
　しかし、多結晶シリコン基板の場合には、アルカリ水溶液を用いて異方性エッチング処理を行う方法では、基板表面を構成する各結晶粒子の結晶面方位が揃っておらず、またアルカリ水溶液を用いる異方性エッチング処理自体が結晶面によってエッチングレートが大きく異なることから、部分的にしかテクスチャ構造を作製することができない。このような事情によって、多結晶シリコン基板の場合には、反射率の低減に限界があるという問題がある。たとえば、波長６２８ｎｍにおける反射率を見ると、表面が鏡面研磨されたシリコンでは約３６％であり、（１００）面の単結晶シリコン基板をウェットエッチングした場合では約１５％となるのに対し、多結晶シリコン基板をウェットエッチングした場合では２７～３０％程度である。
　そこで、結晶面方位によらず全面にテクスチャ構造を形成する方法として、エッチングマスクを用いた混酸エッチングが提案されている（たとえば、特許文献２参照）。エッチングマスクの作製方法は半導体プロセスで用いられるリソグラフィによる方法や、耐エッチング性材料の溶液中にエッチング耐性の低い微粒子を混合し、基板面に塗布する方法などを用いることができる。
　このようにして、テクスチャ構造が形成された側のたとえばＰ型のシリコン基板の表面の全面に低濃度のＮ型不純物を拡散した低濃度Ｎ型拡散層を形成し、光入射側電極形成部に高濃度のＮ型不純物を拡散した高濃度Ｎ型拡散層を形成する。また、光入射側電極形成部に櫛状に配置した銀などの金属からなるグリッド電極と、グリッド電極からの電流を集める銀などの金属からなるバス電極を形成する。そして、シリコン基板の裏面にアルミニウムや銀などの金属からなる裏面電極を形成することで、光起電力装置が得られる。
特開平１０－７０２９６号公報 特開２００３－３０９２７６号公報
　光起電力装置の製造方法において、グリッド電極やバス電極などの光入射側電極と接合する部分だけに不純物の高濃度拡散を行うことで、光入射側電極と良好な抵抗性接合を得ることできる。しかし、光入射側電極と接合する部分の拡散層だけに高濃度拡散を行うには、高濃度拡散専用パターニングを行わなければならず、この高濃度拡散専用パターニングを実施すると、製造工程が増加するために、製造費用も増大してしまうという問題点があった。そこで、製造工程を大量に追加せず、簡素な工程で、光入射側電極と接合する部分だけに高濃度拡散を行い、光入射側電極と良好な抵抗性接合を得ることが求められていた。
　この発明は上記に鑑みてなされたもので、光起電力装置の光入射側電極と接合する部分に形成する高濃度拡散層の形成を、製造工程を大量に追加せず、簡素な工程で行うことができる光起電力装置の製造方法を得ることを目的とする。また、光入射側電極と良好な抵抗性接合を得ることできる光起電力装置を得ることも目的とする。
　上記目的を達成するため、この発明にかかる光起電力装置の製造方法は、第１の導電型の半導体基板の光の入射面側の全面に第２の導電型の不純物を拡散して、第１の濃度の第１の拡散層を形成する第１の拡散層形成工程と、前記第１の拡散層上に耐エッチング性を有する耐エッチング膜を形成する耐エッチング膜形成工程と、前記耐エッチング膜上の凹部形成領域内の所定の位置に微細孔を形成し、前記第１の拡散層を露出させる微細孔形成工程と、前記第１の拡散層の露出位置を中心に、前記凹部形成領域内で前記第１の拡散層が残存しないように、前記第１の拡散層と前記半導体基板とをエッチングして凹部を形成する凹部形成工程と、前記凹部を形成する面に、前記第１の濃度よりも低い第２の濃度の第２の導電型の不純物を拡散して、第２の拡散層を形成する第２の拡散層形成工程と、前記半導体基板の前記光の入射面側の前記凹部形成領域以外の電極形成領域に表面電極を形成する表面電極形成工程と、を含むことを特徴とする。
　この発明によれば、最初に第１の濃度の第１の拡散層を基板表面に形成した後、耐エッチング膜を形成し、電極形成領域以外の領域にテクスチャ構造を形成するための微細な開口を形成し、混酸エッチングによって開口部を中心に凹部を形成し、その後に凹部を形成した基板表面に第１の濃度よりも低い第２の濃度の第２の拡散層を形成するようにしたので、テクスチャ構造を形成する工程に、第２の拡散層を形成する工程を一工程追加するだけで、低濃度の第２の拡散層をテクスチャ構造上に形成し、それ以外の領域に高濃度の第１の拡散層を形成することができる。その結果、簡素な工程で、安価に光起電力装置を得ることができるという効果を有する。
図１－１は、光起電力装置の上面図である。 図１－２は、光起電力装置の裏面図である。 図１－３は、図１－２のＡ－Ａ断面図である。 図２は、図１－１～図１－３に示される光起電力装置のグリッド電極周辺の一部を拡大して示す断面図である。 図３－１は、この実施の形態１による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その１）。 図３－２は、この実施の形態１による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その２）。 図３－３は、この実施の形態１による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その３）。 図３－４は、この実施の形態１による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その４）。 図３－５は、この実施の形態１による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その５）。 図３－６は、この実施の形態１による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その６）。 図３－７は、この実施の形態１による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その７）。 図３－８は、この実施の形態１による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その８）。 図３－９は、この実施の形態１による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その９）。 図４は、開口を形成するレーザ加工装置の構成の一例を模式的に示す図である。 図５は、実施の形態３で開口の形成に使用されるレーザ加工装置の構成の一例を示す図である。
符号の説明
１００　光起電力装置
１０１　シリコン基板
１０２Ｌ　低抵抗Ｎ型拡散層
１０２Ｈ　高抵抗Ｎ型拡散層
１０３　耐エッチング膜
１０４　微細孔
１０５ａ　凹部形成領域
１０５ｂ　電極形成領域
１０６　凹部
１０９　反射防止膜
１１０　Ｐ＋層
１１１　グリッド電極
１１２　接合部分
１１３　バス電極
１２１　裏側電極
１２２　裏側集電電極
２００Ａ，２００Ｂ　レーザ加工装置
２０１　ステージ
２０３　レーザ発振部
２０４　レーザ光
２０５　反射鏡
２０６　ビームスプリッタ
２０７　アパーチャ
２０８　縮小光学系
２１１，２１３　ガルバノミラー
２１２　Ｘ軸方向
２１４　Ｙ軸方向
　以下に添付図面を参照して、この発明にかかる光起電力装置とその製造方法の好適な実施の形態を詳細に説明する。なお、これらの実施の形態によりこの発明が限定されるものではない。また、以下の実施の形態で用いられる光電変換装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。
実施の形態１．
　最初に、この発明による実施の形態１の光起電力装置の構成を説明する前に、一般的な光起電力装置の全体構成の概要について説明する。図１－１～図１－３は、一般的な光起電力装置の全体構成の一例を模式的に示す図であり、図１－１は光起電力装置の上面図であり、図１－２は光起電力装置の裏面図であり、図１－３は図１－２のＡ－Ａ断面図である。光起電力装置１００は、半導体基板としてのＰ型シリコン基板１０１と、このＰ型シリコン基板１０１の一方の主面（受光面）側の表面に形成されるＮ型の不純物を拡散させたＮ型拡散層１０２と、他方の主面（裏面）側の表面に形成されるシリコン基板１０１よりも高濃度にＰ型の不純物を含んだＰ＋層１１０と、を含む光電変換層を備える。また、光起電力装置１００は、光電変換層の受光面への入射光の反射を防止する反射防止膜１０９と、光電変換層で発電された電気を局所的に集電するために受光面に設けられる銀などからなるグリッド電極１１１と、グリッド電極１１１で集電された電気を取り出すためにグリッド電極１１１にほぼ直交して設けられる銀などからなるバス電極１１３と、光電変換層で発電された電気の取り出しと入射光の反射を目的としてＰ型シリコン基板１０１の裏面のほぼ全面に設けられたアルミニウムなどからなる裏側電極１２１と、この裏側電極１２１に生じた電気を集電する銀などからなる裏側集電電極１２２と、を備える。
　つぎに、この実施の形態１の特徴となる部分について説明する。図２は、図１－１～図１－３に示される光起電力装置のグリッド電極周辺の一部を拡大して示す断面図である。なお、この図２は、この図１－１～図１－３のグリッド電極１１１周辺を切出した状態を示す図である。
　この図２に示されるように、光起電力装置１００の受光面側は、曲率を有する面で形成される複数の凹部１０６からなるテクスチャ構造が形成された凹部形成領域１０５ａと、光起電力装置１００のグリッド電極１１１などの光入射側電極が形成される電極形成領域１０５ｂと、を有する。
　凹部形成領域１０５ａは、シリコン基板１０１の上面に所定の間隔で形成された複数の凹部１０６によってテクスチャ構造が形成されており、凹部１０６を形成する面を含むシリコン基板１０１の上面から所定の深さにはＮ型の不純物が低濃度に拡散された低濃度Ｎ型拡散層１０２Ｌが形成される。凹部１０６間に存在するシリコン基板１０１の上面部は、シリコン基板１０１の上面（電極形成領域１０５ｂの上面）の高さよりも後退している。また、この図２では断面図を示しているが、凹部１０６の基板面と平行な方向の断面は、ほぼ円形状を有している。つまり、凹部１０６の形状は、おわん状を有している。また、電極形成領域１０５ｂでは、グリッド電極１１１などの光入射側電極が、低濃度Ｎ型拡散層１０２Ｌよりも抵抗が低くなるようにＮ型の不純物が高濃度に拡散された高濃度Ｎ型拡散層１０２Ｈ上に接合部分１１２を介して形成されている。なお、シリコン基板１０１の受光面と裏面の構造は、図１－１～図１－３で説明したものと同様であるので、その説明を省略する。
　つぎに、このような構造の光起電力装置１００の製造方法について説明する。図３－１～図３－９は、この実施の形態１による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である。なお、以下に示すサイズは一例である。
　まず、シリコン基板１０１を用意する（図３－１）。ここでは、民生用光起電力装置向けとして最も多く使用されているＰ型多結晶シリコン基板を使用するものとする。このシリコン基板１０１は、多結晶シリコンインゴットからマルチワイヤソーでスライスし、酸またはアルカリ溶液を用いたウェットエッチングでスライス時のダメージを除去して製造する。ダメージ除去後のシリコン基板１０１厚みは２５０μｍであり、寸法は１５０ｍｍ×１５０ｍｍである。
　ついで、ダメージ除去後のシリコン基板１０１を熱酸化炉へ投入し、Ｎ型の不純物としてのリン（Ｐ）の雰囲気下で加熱し、シリコン基板１０１表面にリンを高濃度に拡散させ、高濃度Ｎ型拡散層１０２Ｈを形成する（図３－２）。ここではリン雰囲気の形成にオキシ塩化リン（ＰＯＣｌ3）を用いて、８４０℃で拡散させる。これによって、シリコン基板１０１の上面、下面および側面に高濃度Ｎ型拡散層１０２Ｈが形成されるが、側面の高濃度Ｎ型拡散層１０２Ｈは、エッチングなどによって除去する。
　その後、一方の主面上に形成した高濃度Ｎ型拡散層１０２Ｈ上に、耐エッチング性を有する膜（以下、耐エッチング膜という）１０３を形成する（図３－３）。この耐エッチング膜１０３として、窒化シリコン膜（以下、ＳｉＮ膜という）、酸化シリコン（ＳｉＯ2、ＳｉＯ）膜、酸化窒化シリコン（ＳｉＯＮ）膜、アモルファスシリコン（а－Ｓｉ）膜、ダイアモンドライクカーボン膜、樹脂膜などを用いることができる。ここでは、耐エッチング膜１０３として、プラズマＣＶＤ（Chemical　Vapor　Deposition）法によって形成した膜厚２４０ｎｍのＳｉＮ膜を用いる。なお、膜厚は２４０ｎｍとしたが、テクスチャ・エッチング時のエッチング条件と、後工程でのＳｉＮ膜の除去性から適切な膜厚を選択することができる。
　ついで、耐エッチング膜１０３上の凹部形成領域１０５ａに、微細孔１０４を形成する（図３－４）。テクスチャ構造を形成せず、光起電力装置１００の光入射側電極を形成しようとする電極形成領域１０５ｂには、微細孔１０４は形成しない。微細孔１０４の形成は、半導体プロセスで用いられるフォトリソグラフィによる方法やレーザ照射による方法などを用いることができる。なお、レーザ照射による方法は、フォトリソグラフィ技術によって形成する場合に必要となるレジスト塗布、露光・現像、エッチング、レジスト除去という複雑な工程が不要で、レーザを照射するのみで微細孔１０４を形成でき工程を簡略化できるメリットがある。なお、レーザ照射で微細孔１０４を形成する場合には、レーザの波長は７００ｎｍ以下が望ましい。これは、以下の理由による。すなわち、レーザの波長が７００ｎｍよりも大きい場合には、レーザが耐エッチング膜１０３内に微細孔１０４を形成するに留まらず、高抵抗Ｎ型拡散層１０２Ｈやシリコン基板１０１への侵入が深くなり、場合によってはシリコン基板１０１へのダメージが深くなる。すると、後述のエッチングによる凹部１０６形成時に、シリコン基板１０１に凹部１０６が形成されても、レーザによるダメージが取れずに残る可能性がある。このため、シリコン基板１０１にダメージを残さずに凹部１０６を形成するには、波長７００ｎｍ以下のレーザを用いることが望ましい。
　図４は、開口を形成するレーザ加工装置の構成の一例を模式的に示す図である。このレーザ加工装置２００Ａは、シリコン基板１０１などの加工対象を載置するステージ２０１と、レーザ光２０４を出力するレーザ発振部２０３と、レーザ光２０４を反射させながら光路に導く反射鏡２０５と、レーザ光２０４を複数のレーザ光に分離するビームスプリッタ２０６と、ビーム形状を所定の形状にするアパーチャ２０７と、アパーチャ２０７を通過したレーザ光２０４を縮小して加工対象に照射する縮小光学系２０８と、を備える。
　このようなレーザ加工装置２００Ａにおいて、レーザ発振部２０３から出力されるレーザ光２０４は、反射鏡２０５で光路が変更された後、ビームスプリッタ２０６で拡大されてアパーチャ２０７に入射され、アパーチャ２０７を通過後、縮小光学系２０８で耐エッチング膜１０３上の所定の位置に照射される。この結果、シリコン基板１０１上に形成された耐エッチング膜１０３に複数の微細孔である微細孔１０４が開けられ、下地のシリコン基板１０１の表面が露出する。なお、耐エッチング膜１０３としてＳｉＮ膜を用いる場合のレーザの波長を４００ｎｍ以下にすれば、所望の微細孔１０４を形成し易い。これは、レーザの波長が４００ｎｍよりも大きい場合には、レーザのＳｉＮ膜への吸収が不足となり、開口、つまり微細孔１０４の形状を充分制御できない場合があるからである。レーザの波長が４００ｎｍ以下であれば、ＳｉＮ膜にレーザが充分吸収されるため、微細孔１０４の形成を制御し易く、所望の形状の微細孔１０４を得ることができる。
　ここで、レーザ発振部２０３として、Ｎｄ：ＹＡＧ（Yttrium　Aluminum　Garnet）レーザと３倍高調波発生器を組み合わせたものを使用する。これによって、レーザ光の波長が３５５ｎｍとなり、ＳｉＮ膜が吸収可能な波長となる。また、光学系の焦点深度は、１０μｍ以上に設定している。またＳｉＮ膜を除去した上でさらに下地のシリコン基板１０１に窪みを施すことができるレーザの強度を選ぶことで、より窪み深さと窪み径の比を大きくでき、光の閉じ込め効果を大きくすることができる。実験によって、０．４Ｊ／ｃｍ2以上でＳｉＮ膜に開口が可能で、２Ｊ／ｃｍ2以上で下地のシリコン基板１０１に窪みを施せることが明らかとなった。したがって、ここでは３Ｊ／ｃｍ2のレーザ光強度を使用している。なお、レーザ光源としてＮｄ：ＹＡＧレーザの３倍高調波を用いたが、レーザ光によるシリコン基板１０１へのダメージをテクスチャ・エッチング深さ以内となる４μｍ以内に抑えることのできる７００ｎｍより短い波長のレーザ光を出力することができるレーザ光源であれば、他のレーザ光源を用いることもできる。
　また、上記のレーザ加工装置２００Ａでのアパーチャ２０７としては、金属板に開口を施したものを使用している。アパーチャ２０７を通過したレーザ光２０４は縮小されて加工対象に照射されるため、アパーチャ２０７の開口パターンは比較的大きくてもよい。したがって、アパーチャ２０７として、金属板にウェットエッチングまたはサンドブラストを用いて開口したものを使用してもよい。また、ガラス板にクロム膜等の薄膜金属パターンを形成したガラスマスクもアパーチャ２０７として使用可能である。ただし、この場合にはガラスの透過率と金属薄膜の耐性に留意する必要がある。さらに、ここで、凹部形成領域１０５ａの耐エッチング膜１０３に微細孔１０４を形成する際に、三角格子点上に設けてもよいし、四角格子点上に設けてもよい。
　ついで、耐エッチング膜１０３に開けた微細孔１０４を通して、高濃度Ｎ型拡散層１０２Ｈを含むシリコン基板１０１の表面付近をエッチングして、凹部１０６を形成する（図３－５）。このエッチングは、微細な微細孔１０４を通してシリコン基板１０１をエッチングするため、シリコン基板１０１の表面には微細な微細孔１０４を中心として、その同心位置に凹部１０６が形成される。混酸系のエッチング液によってエッチングを行うと、シリコン基板１０１表面の結晶面方位に影響されずに均一なテクスチャが形成され、表面反射損失の少ない光起電力装置１００を製造できる。ここでは、エッチング液としてフッ酸と硝酸の混合液を用いる。混合比はフッ酸１：硝酸２０：水１０である。なお、エッチング液の混合比は所望のエッチング速度、エッチング形状により適切な混合比に変更可能である。また、ここでは、凹部形成領域１０５ａにおいて、高濃度Ｎ型拡散層１０２Ｈが除去されるようにエッチングを行う。
　ついで、フッ酸などを用いて耐エッチング膜１０３を除去した後（図３－６）、シリコン基板１０１を熱酸化炉へ再度投入し、オキシ塩化リン（ＰＯＣｌ3）蒸気の存在下で加熱して、凹部１０６の表面にリンを低濃度に拡散させた低濃度Ｎ型拡散層１０２Ｌを形成する（図３－７）。このときの拡散温度は８４０℃とする。ここで、電極形成領域１０５ｂは、エッチング時に高濃度Ｎ型拡散層１０２Ｈが残っていた部分であるため、その上から再度低濃度な拡散を行っても抵抗は低いままである。また、凹部形成領域１０５ａの凹部１０６の内面は、エッチング時に高濃度Ｎ型拡散層１０２Ｈが除去された状態になっているが、この拡散処理によって、低濃度Ｎ型拡散層１０２Ｌが形成される。
　ここで、高濃度Ｎ型拡散層１０２Ｈの表面シート抵抗は５０Ω／□未満であることが望ましく、また、低濃度Ｎ型拡散層１０２Ｌの表面シート抵抗は５０Ω／□以上１００Ω／□未満であることが望ましい。これは、高濃度Ｎ型拡散層１０２Ｈの表面シート抵抗が５０Ω／□以上である場合には、凹部１０６から集電された光電流がジュール熱に変換される割合が多くなってしまい、光電流として取り出す効率が落ちてしまうからである。また、低濃度Ｎ型拡散層１０２Ｌの表面シート抵抗が５０Ω／□未満である場合には、入射した光を電気に変える効率が落ちてしまい、１００Ω／□以上である場合には、凹部１０６で発生した光電流がグリッド電極などの光入射側電極にたどり着くまでの間にジュール熱として失われてしまうからである。
　ついで、オキシ塩化リン（ＰＯＣｌ3）蒸気の存在下で加熱してできたリンガラス層をフッ酸溶液中で除去する。その後、プラズマＣＶＤ法によりセル表面にＳｉＮ膜などからなる反射防止膜１０９を形成する（図３－８）。この反射防止膜１０９の膜厚および屈折率は、光反射を最も抑制する値に設定される。なお、屈折率の異なる２層以上の膜を積層してもよい。またスパッタ法など異なる成膜方法により形成してもよい。
　その後、シリコン基板１０１の表面と裏面にそれぞれ表面電極（グリッド電極１１１、バス電極１１３）と、裏面電極（裏側電極１２１、裏側集電電極１２２）を形成する（図３－９）。ここではまず、裏側電極１２１としてアルミニウムを混入したペーストを全面にスクリーン印刷にて形成する。つぎに、グリッド電極１１１（バス電極１１３）として銀を混入したペーストを櫛形にスクリーン印刷にて形成する。そして、焼成処理を実施する。なお、グリッド電極１１１の基となるペーストは、電極形成領域１０５ｂ上に形成される。また、焼成処理は、大気雰囲気中、７６０℃で実施する。このとき、グリッド電極１１１は、接合部分１１２において、反射防止膜１０９を突き抜け高濃度Ｎ型拡散層１０２Ｈとコンタクトする。これによって、高濃度Ｎ型拡散層１０２Ｈは上部電極（グリッド電極１１１、バス電極１１３）と良好な抵抗性接合を得ることができる。また、焼成によって裏側電極１２１のアルミニウムがシリコン基板１０１へと拡散し、シリコン基板１０１の裏面から所定の範囲にＰ＋層１１０が形成される。以上のようにして、光起電力装置１００が作製される。
　この実施の形態１によれば、最初に低抵抗拡散層を基板表面に形成した後、耐エッチング膜を形成し、光入射側の電極形成領域１０５ｂ以外の領域にテクスチャ構造を形成するための微細孔１０４を開けて、混酸エッチングによって微細孔１０４形成位置を中心に凹部１０６を形成し、その後に凹部１０６を形成した基板表面に高抵抗拡散層を形成するようにした。そのため、テクスチャ構造を形成する工程に、拡散層を形成する工程を一工程追加するだけで、低抵抗拡散層をテクスチャ構造上に形成することができる。その結果、簡素な工程で、安価に光起電力装置を得ることができるという効果を有する。特に、テクスチャ構造を形成するための微細孔１０４の形成にレーザを使用した場合、フォトリソグラフィ工程も省略できる。つまり、改めて高濃度拡散専用マスクを形成、パターニングするという工程は不要であるため、さらに簡素でコストの安価な光起電力装置の製造方法を実現することができる。
　また、電極形成領域１０５ｂでは、良好な抵抗性接合が得られ、光起電力装置の出力特性が向上し、その結果、簡素な工程で高効率の光起電力装置が得られるという効果を有する。また、このようにして製造された光起電力層は、従来に比して高い変換効率が得られるので、省エネルギを実現することができる。
実施の形態２．
　実施の形態１の説明では、図３－７で低濃度Ｎ型拡散層１０２Ｌを凹部１０６内に形成した後、高濃度Ｎ型拡散層１０２Ｈと低濃度Ｎ型拡散層１０２Ｌ上のリンガラス層をフッ酸溶液で除去したが、高濃度Ｎ型拡散層１０２Ｈと低濃度Ｎ型拡散層１０２Ｌの極最表面をたとえばフッ酸と硝酸の混合液によってエッチングしてもよい。なお、その他の処理工程は、実施の形態１で説明したものと同様であるので、その説明を省略する。
　この実施の形態２によれば、高濃度Ｎ型拡散層１０２Ｈと低濃度Ｎ型拡散層１０２Ｌの上のリンガラス層エッチング後に、これら拡散層１０２Ｌ，１０２Ｈの最表面をフッ酸と硝酸の混合液などの混酸でエッチングするようにしたので、Ｎ型拡散層におけるキャリア再結合速度を抑えることができるという効果を有する。
実施の形態３．
　この実施の形態３では、実施の形態１とは異なる方法で開口を形成する場合について説明する。図５は、実施の形態３で開口の形成に使用されるレーザ加工装置の構成の一例を示す図である。このレーザ加工装置２００Ｂは、シリコン基板１０１などの加工対象を載置するステージ２０１と、レーザ光２０４を出力するレーザ発振部２０３と、ステージ２０１とレーザ発振部２０３との間に配置され、レーザ光２０４をＸ軸方向２１２に走査しながら光路に導く第１のガルバノミラー２１１と、第１のガルバノミラー２１１で反射したレーザ光２０４をＹ軸方向２１４に走査しながら光路に導く第２のガルバノミラー２１３と、を備える。
　このような構成のレーザ加工装置２００Ｂでは、第１と第２のガルバノミラー２１１，２１３を走査することによって、スポット状に集光したレーザ光２０４をシリコン基板１０１上の耐エッチング膜１０３の所定の位置に照射して微細孔１０４を形成する。このように、第１のガルバノミラー２１１を回動させてＸ軸方向２１２にレーザ光２０４を走査し、第２のガルバノミラー２１３を回動させてＹ軸方向２１４にレーザ光２０４を走査することによって、シリコン基板１０１の全域にわたり、高速で微細孔１０４を開けることができる。具体的には、繰り返し周波数５００ｋＨｚのレーザ光を用いて、１５μｍピッチで１走査線あたり１０，０００個の微細孔１０４を開ける場合には、第１のガルバノミラー２１１のＸ軸方向２１２の走査周波数を５０Ｈｚに設定すればよい。一方、三角格子上の最密配置に開口するためには走査線のＹ軸方向２１４の間隔は１３μｍに設定する必要があるため、シリコン基板１０１面上でのＹ軸方向２１４の走査速度を０．６５ｍｍ／秒とする。このようにして、耐エッチング膜１０３に１５μｍピッチの最密配置で直径５μｍの微細孔１０４を開けることができる。
　この実施の形態３によれば、レーザ光２０４を第１と第２のガルバノミラー２１１，２１３を用いて加工対象である耐エッチング膜１０３上の表面を走査して照射することができるので、多点照射でなくても、高速に微細孔１０４を設けることができるという効果を有する。
　なお、実施の形態１～３では、シリコン基板１０１としてＰ型のシリコン基板１０１を用いる場合を説明したが、Ｎ型のシリコン基板１０１を用いてＰ型拡散層を形成する逆の導電型の光起電力装置１００においても同様の効果を奏する。また基板として多結晶シリコンを用いたが、単結晶シリコン基板を用いても同様の効果を有する。さらに、ここでは基板厚を２５０μｍとしたが、自己保持できる、たとえば５０μｍ程度まで薄型化した基板を用いることもできる。また、寸法も１５０ｍｍ×１５０ｍｍと記述したが、これは一例であり、それより大きくてもまたは小さくても同様の効果が得られる。さらに、基板としてシリコン基板を例に挙げて説明したが、シリコン基板に限らず、半導体基板全般に上記した実施の形態１～３を適用することができる。
　以上のように、この発明にかかる光起電力装置は、太陽光を用いて発電を行う太陽電池に有用である。

Claims (11)

  1. 　第１の導電型の半導体基板の光の入射面側の全面に第２の導電型の不純物を拡散して、第１の濃度の第１の拡散層を形成する第１の拡散層形成工程と、
    　前記第１の拡散層上に耐エッチング性を有する耐エッチング膜を形成する耐エッチング膜形成工程と、
    　前記耐エッチング膜上の凹部形成領域内の所定の位置に微細孔を形成し、前記第１の拡散層を露出させる微細孔形成工程と、
    　前記第１の拡散層の露出位置を中心に、前記凹部形成領域内で前記第１の拡散層が残存しないように、前記第１の拡散層と前記半導体基板とをエッチングして凹部を形成する凹部形成工程と、
    　前記凹部を形成する面に、前記第１の濃度よりも低い第２の濃度の第２の導電型の不純物を拡散して、第２の拡散層を形成する第２の拡散層形成工程と、
    　前記半導体基板の前記光の入射面側の前記凹部形成領域以外の電極形成領域に表面電極を形成する表面電極形成工程と、
    　を含むことを特徴とする光起電力装置の製造方法。
  2. 　前記微細孔形成工程では、前記耐エッチング膜が吸収する波長のレーザ光を用いて微細孔の形成処理を行うことを特徴とする請求項１に記載の光起電力装置の製造方法。
  3. 　前記耐エッチング膜形成工程で、前記耐エッチング膜としてＳｉＮ膜を形成し、
    　前記微細孔形成工程では、波長が７００ｎｍ以下のレーザ光を用いることを特徴とする請求項２に記載の光起電力装置の製造方法。
  4. 　前記レーザ光の波長は、４００ｎｍ以下であることを特徴とする請求項３に記載の光起電力装置の製造方法。
  5. 　前記微細孔形成工程では、前記レーザ光の一部をマスクにより遮光して、前記耐エッチング膜に同時に複数の前記微細孔を開けることを特徴とする請求項２に記載の光起電力装置の製造方法。
  6. 　前記微細孔形成工程では、ガルバノミラーを用いて前記レーザ光を前記耐エッチング膜上で走査させて、複数の前記微細孔を開けることを特徴とする請求項２に記載の光起電力装置の製造方法。
  7. 　前記微細孔形成工程では、前記耐エッチング膜の三角格子点上または四角格子点上に前記微細孔を形成することを特徴とする請求項２に記載の光起電力装置の製造方法。
  8. 　前記第１の拡散層形成工程で、前記第１の拡散層を形成した後、前記第１の拡散層の最表面を除去することを特徴とする請求項１に記載の光起電力装置の製造方法。
  9. 　前記第２の拡散層形成工程では、前記第２の拡散層を形成した後、前記第２の拡散層の最表面を除去することを特徴とする請求項１に記載の光起電力装置の製造方法。
  10. 　第１の導電型の半導体基板と、
    　前記半導体基板の光の入射面側に形成される第２の導電型の不純物が第１の濃度で拡散された第１の拡散層と、
    　前記第１の拡散層上に形成される櫛状のグリッド電極と前記グリッド電極間を結ぶバス電極と、
    　前記半導体基板の光の入射面に対向する裏面に形成される第１の導電型からなる第２の拡散層と、
    　前記第２の拡散層上に形成される裏面電極と、
    　を備える光起電力装置において、
    　前記半導体基板の光の入射面側の前記グリッド電極と前記バス電極が形成される電極形成領域以外の凹部形成領域で、所定の間隔で設けられた複数の凹部を有し、
    　隣接する前記凹部間の領域の上面は、前記第１の拡散層を含まず、
    　前記凹部の形成面から所定の深さの範囲には、第２の導電型の不純物が前記第１の濃度よりも低い第２の濃度で拡散された第３の拡散層が形成されていることを特徴とする光起電力装置。
  11. 　前記凹部は、三角格子点上または四角格子点上に形成されることを特徴とする請求項１０に記載の光起電力装置。
PCT/JP2008/058277 2008-04-30 2008-04-30 光起電力装置およびその製造方法 WO2009133607A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2008/058277 WO2009133607A1 (ja) 2008-04-30 2008-04-30 光起電力装置およびその製造方法
EP08740945.4A EP2278632A4 (en) 2008-04-30 2008-04-30 PHOTOVOLTAIC DEVICE AND METHOD FOR MANUFACTURING THE SAME
CN200880128931.2A CN102017187B (zh) 2008-04-30 2008-04-30 光电动势装置及其制造方法
JP2010509971A JPWO2009133607A1 (ja) 2008-04-30 2008-04-30 光起電力装置の製造方法
US12/989,098 US8012787B2 (en) 2008-04-30 2008-04-30 Photovoltaic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/058277 WO2009133607A1 (ja) 2008-04-30 2008-04-30 光起電力装置およびその製造方法

Publications (1)

Publication Number Publication Date
WO2009133607A1 true WO2009133607A1 (ja) 2009-11-05

Family

ID=41254838

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/058277 WO2009133607A1 (ja) 2008-04-30 2008-04-30 光起電力装置およびその製造方法

Country Status (5)

Country Link
US (1) US8012787B2 (ja)
EP (1) EP2278632A4 (ja)
JP (1) JPWO2009133607A1 (ja)
CN (1) CN102017187B (ja)
WO (1) WO2009133607A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011098549A1 (en) * 2010-02-11 2011-08-18 Imec Method for single side texturing
WO2011132340A1 (ja) * 2010-04-21 2011-10-27 三菱電機株式会社 低反射基板の製造方法、光起電力装置の製造方法、および光起電力装置
US20110284069A1 (en) * 2010-05-19 2011-11-24 Jinah Kim Solar cell and method for manufacturing the same
WO2011145131A1 (ja) * 2010-05-17 2011-11-24 三菱電機株式会社 光起電力装置の製造方法及び光起電力装置の製造装置
JP2013511838A (ja) * 2009-11-18 2013-04-04 ソーラー ウィンド テクノロジーズ， インコーポレイテッド 光起電力セルの製造方法、それによって製造された光起電力セル、およびその用途
TWI424584B (zh) * 2011-11-30 2014-01-21 Au Optronics Corp 製作太陽能電池之方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140335651A1 (en) * 2008-11-14 2014-11-13 Sichuan Yinhe Chemical Co., Ltd. Inks and pastes for solar cell fabrication
TW201133905A (en) * 2010-03-30 2011-10-01 E Ton Solar Tech Co Ltd Method of forming solar cell
DE112012006445B4 (de) * 2012-05-31 2021-10-21 Panasonic Intellectual Property Management Co., Ltd. Fertigungsverfahren für Solarzelle
US20160351733A1 (en) * 2015-06-01 2016-12-01 International Business Machines Corporation Dry etch method for texturing silicon and device
KR102137547B1 (ko) * 2016-08-12 2020-07-24 삼성에스디아이 주식회사 태양전지용 전면 전극 및 이를 포함하는 태양전지
US10475693B1 (en) 2018-06-07 2019-11-12 Globalfoundries Inc. Method for forming single diffusion breaks between finFET devices and the resulting devices
CN113366656A (zh) * 2019-03-20 2021-09-07 索尼半导体解决方案公司 光接收元件、光接收元件的制造方法以及摄像装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283779A (ja) * 1996-03-25 1997-10-31 Hitachi Ltd 太陽電池
JPH1070296A (ja) 1996-08-27 1998-03-10 Sharp Corp 太陽電池及びその製造方法
JPH11508088A (ja) * 1995-06-21 1999-07-13 フラウンホファー．ゲゼルシャフト．ツール．フォルデンウング．デール．アンゲヴァンドテン．フォルシュング．エー．ファウ 表面織目模様の放射層を有する太陽電池
JP2000022185A (ja) * 1998-07-03 2000-01-21 Sharp Corp 太陽電池セル及びその製造方法
JP2002217430A (ja) * 2001-01-03 2002-08-02 Samsung Sdi Co Ltd Ｐｎ接合太陽電池
JP2003197932A (ja) * 2001-12-25 2003-07-11 Kyocera Corp 太陽電池素子およびその製造方法
JP2003309276A (ja) 2002-04-16 2003-10-31 Sharp Corp 基板の表面加工方法及び太陽電池
JP2004047776A (ja) * 2002-07-12 2004-02-12 Honda Motor Co Ltd 太陽電池セルおよびその製造方法
JP2006073832A (ja) * 2004-09-02 2006-03-16 Sharp Corp 太陽電池及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322571A (en) * 1980-07-17 1982-03-30 The Boeing Company Solar cells and methods for manufacture thereof
US4451969A (en) * 1983-01-10 1984-06-05 Mobil Solar Energy Corporation Method of fabricating solar cells
JPS59172274A (ja) * 1983-03-18 1984-09-28 Sanyo Electric Co Ltd 光起電力装置の製造方法
JP2007505487A (ja) * 2003-09-09 2007-03-08 シーエスジー ソーラー アクチェンゲゼルシャフト 有機樹脂材料に開口部を形成する方法の改良
JPWO2009118861A1 (ja) * 2008-03-27 2011-07-21 三菱電機株式会社 光起電力装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11508088A (ja) * 1995-06-21 1999-07-13 フラウンホファー．ゲゼルシャフト．ツール．フォルデンウング．デール．アンゲヴァンドテン．フォルシュング．エー．ファウ 表面織目模様の放射層を有する太陽電池
JPH09283779A (ja) * 1996-03-25 1997-10-31 Hitachi Ltd 太陽電池
JPH1070296A (ja) 1996-08-27 1998-03-10 Sharp Corp 太陽電池及びその製造方法
JP2000022185A (ja) * 1998-07-03 2000-01-21 Sharp Corp 太陽電池セル及びその製造方法
JP2002217430A (ja) * 2001-01-03 2002-08-02 Samsung Sdi Co Ltd Ｐｎ接合太陽電池
JP2003197932A (ja) * 2001-12-25 2003-07-11 Kyocera Corp 太陽電池素子およびその製造方法
JP2003309276A (ja) 2002-04-16 2003-10-31 Sharp Corp 基板の表面加工方法及び太陽電池
JP2004047776A (ja) * 2002-07-12 2004-02-12 Honda Motor Co Ltd 太陽電池セルおよびその製造方法
JP2006073832A (ja) * 2004-09-02 2006-03-16 Sharp Corp 太陽電池及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2278632A4

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013511838A (ja) * 2009-11-18 2013-04-04 ソーラー ウィンド テクノロジーズ， インコーポレイテッド 光起電力セルの製造方法、それによって製造された光起電力セル、およびその用途
WO2011098549A1 (en) * 2010-02-11 2011-08-18 Imec Method for single side texturing
US8969216B2 (en) 2010-02-11 2015-03-03 Imec Method for single side texturing
WO2011132340A1 (ja) * 2010-04-21 2011-10-27 三菱電機株式会社 低反射基板の製造方法、光起電力装置の製造方法、および光起電力装置
JP5430751B2 (ja) * 2010-04-21 2014-03-05 三菱電機株式会社 低反射基板の製造方法、および光起電力装置の製造方法
WO2011145131A1 (ja) * 2010-05-17 2011-11-24 三菱電機株式会社 光起電力装置の製造方法及び光起電力装置の製造装置
JP5318285B2 (ja) * 2010-05-17 2013-10-16 三菱電機株式会社 光起電力装置の製造方法
US20110284069A1 (en) * 2010-05-19 2011-11-24 Jinah Kim Solar cell and method for manufacturing the same
TWI424584B (zh) * 2011-11-30 2014-01-21 Au Optronics Corp 製作太陽能電池之方法

Also Published As

Publication number Publication date
US20110053310A1 (en) 2011-03-03
JPWO2009133607A1 (ja) 2011-08-25
US8012787B2 (en) 2011-09-06
CN102017187A (zh) 2011-04-13
CN102017187B (zh) 2012-10-10
EP2278632A1 (en) 2011-01-26
EP2278632A4 (en) 2013-11-27

Similar Documents

Publication Publication Date Title
WO2009133607A1 (ja) 光起電力装置およびその製造方法
WO2009118861A1 (ja) 光起電力装置およびその製造方法
US8039396B2 (en) Method for manufacturing photovoltaic device
JP5361990B2 (ja) 基板の粗面化方法および光起電力装置の製造方法
US9583651B2 (en) Systems and methods for enhanced light trapping in solar cells
US20130130430A1 (en) Spatially selective laser annealing applications in high-efficiency solar cells
JP4964186B2 (ja) 光起電力装置の製造方法
JP2008227070A (ja) 光起電力装置の製造方法
JP2006080450A (ja) 太陽電池の製造方法
JP5777798B2 (ja) 太陽電池セルの製造方法
JP5344872B2 (ja) 光起電力装置
JP2014239085A (ja) 太陽電池素子およびその製造方法
JP5073468B2 (ja) 光起電力装置の製造方法
WO2010150606A1 (ja) 光起電力装置およびその製造方法
JP5213826B2 (ja) 光起電力装置の製造方法及び製造装置
JP2006054254A (ja) 光電変換装置の製造方法
JP4964222B2 (ja) 光起電力装置の製造方法
CN103400898B (zh) 光电动势装置的制造方法
JP2012023139A (ja) エッチング方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880128931.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08740945

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010509971

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12989098

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2008740945

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE