WO2009116304A1 - 半導体装置および表示装置 - Google Patents

半導体装置および表示装置 Download PDF

Info

Publication number
WO2009116304A1
WO2009116304A1 PCT/JP2009/050111 JP2009050111W WO2009116304A1 WO 2009116304 A1 WO2009116304 A1 WO 2009116304A1 JP 2009050111 W JP2009050111 W JP 2009050111W WO 2009116304 A1 WO2009116304 A1 WO 2009116304A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
semiconductor layer
insulating film
partition
protective film
Prior art date
Application number
PCT/JP2009/050111
Other languages
English (en)
French (fr)
Inventor
伸英 米屋
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to CN200980108597.9A priority Critical patent/CN101971348B/zh
Priority to US12/920,723 priority patent/US8569745B2/en
Publication of WO2009116304A1 publication Critical patent/WO2009116304A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations

Definitions

  • the present invention relates to a semiconductor device and a display device, and more particularly to a semiconductor device using an organic semiconductor layer and a display device using the semiconductor device.
  • Thin film transistors are widely used as pixel transistors in electronic circuits, in particular flat displays driven by active matrix.
  • using an organic material as a semiconductor layer used for such a thin semiconductor device attracts attention.
  • a thin film transistor using an organic material for a semiconductor layer that is, an organic thin film transistor (OTFT) can form a semiconductor layer at a low temperature as compared to a configuration using an inorganic material for the semiconductor layer . Therefore, it is advantageous to increase the area, and it is possible to form on a flexible substrate which is not heat resistant such as plastic, and it is also expected to reduce the cost as well as to achieve multiple functions.
  • FIG. 14 shows one configuration example of the organic thin film transistor.
  • a gate insulating film 103 is provided in a state of covering the gate electrode 102 on the substrate 101.
  • a source 104s and a drain 104d are formed at positions on both sides of the gate electrode 102, and a channel portion is formed at a position stacked on the gate electrode 104 between the source 104s and the drain 104d.
  • the organic semiconductor layer 105 is provided.
  • the organic semiconductor layer 105 is covered with a protective film 106 made of a water-soluble resin (for example, polyvinyl alcohol resin), a fluorine-based resin, or the like which is low in damage to the organic semiconductor material (see, for example, See Sheraw et al., "Applied Physics Letters", 2002, VOLUME 80, NUMBER 6, p. 1088-p. 1090)).
  • a water-soluble resin for example, polyvinyl alcohol resin
  • fluorine-based resin or the like which is low in damage to the organic semiconductor material
  • the water-soluble resin and the fluorine-based resin that constitute the protective film 106 cause low damage to the organic semiconductor material, the adhesion to other layers is low. Therefore, peeling easily occurs at the interface between the protective film 106 and the source 104s / drain 104d which is the base, or the gate insulating film 103. In the case where a wiring is directly provided on the protective film 106, wiring peeling occurs. As a result, the mechanical reliability is lowered and a sufficient yield can not be obtained.
  • the area of the protective film 106 is reduced by patterning the protective film 106 in the same pattern as the organic semiconductor layer 105, and the protective film 106 and its underlying source 104s / drain 104d or gate insulation are formed.
  • a configuration is proposed in which peeling between the protective film 106 and a layer in contact with the protective film 106 is prevented by minimizing the interface with the film 103.
  • the protective film 106 is provided only on the top of the organic semiconductor layer 105, the side edge of the organic semiconductor layer is exposed. Therefore, the organic semiconductor layer 105 constituting the channel portion is damaged by the solvent used in the subsequent process of forming the insulating film, which causes the characteristics of the organic thin film transistor to be deteriorated.
  • the present invention is also a display device using the semiconductor device having the above configuration.
  • This display device has a configuration in which a pixel electrode is connected to a thin film transistor using an organic semiconductor layer as a channel semiconductor layer.
  • the protective film since the exposed surface including the side wall of the organic semiconductor layer is covered with the protective film, the organic semiconductor layer is surely protected by the protective film. .
  • the protective film since the protective film has a patterned structure, the area of the interface in contact with other layers is reduced, and peeling at the protective film interface is prevented.
  • an insulating partition having an opening is further provided on the substrate, and an organic semiconductor layer is provided under the opening of the partition in a state of being separated by the partition.
  • the above-mentioned protective film may be provided in a state of filling the inside of the opening.
  • FIG. 16 is a cross-sectional process drawing (No. 1) for explaining the method of manufacturing the semiconductor device of the first embodiment;
  • FIG. 16 is a cross-sectional process drawing (No. 2) for explaining the method of manufacturing a semiconductor device of the first embodiment. It is sectional drawing explaining the display apparatus using the semiconductor device of 1st Embodiment. It is sectional drawing explaining the semiconductor device of 2nd Embodiment.
  • FIG. 16 is a cross-sectional process diagram illustrating a method of manufacturing a semiconductor device according to a second embodiment; It is sectional drawing explaining the display apparatus using the semiconductor device of 2nd Embodiment. It is sectional drawing explaining the semiconductor device of 3rd Embodiment.
  • FIG. 31 is a cross-sectional view for explaining another example of the conventional semiconductor device.
  • the semiconductor device 1a shown in FIG. 1 includes a bottom gate bottom contact thin film transistor.
  • a gate electrode 5 made of a conductive material is pattern-formed on a substrate 3.
  • a gate insulating film 7 is formed above the substrate 3 in a state of covering the gate electrode 5.
  • a pair of a source electrode 9s and a drain electrode 9d made of a conductive material is formed in a pattern on both sides of the gate electrode 5.
  • a partition 11 made of an insulating material is provided above the substrate 3 on which the source electrode 9s and the drain electrode 9d are formed.
  • the partition 11 is provided with an opening 11a that exposes the surface of the gate insulating film 7 between the source electrode 9S and the drain electrode 9d and the end portions of the source electrode 9S and the drain electrode 9d on both sides thereof.
  • the organic semiconductor layer 13 separated by the side wall step of the partition 11 is pattern-formed at the bottom of the opening 11 a of the partition 11.
  • the organic semiconductor layer 13 is provided in a state where the edge is stacked on the source electrode 9S and the drain electrode 9d at the bottom of the opening 11a. Then, a thin film transistor Tr in which the organic semiconductor layer 13 is used as the channel portion semiconductor layer 13ch is configured.
  • Such an organic semiconductor layer 13 (channel portion semiconductor layer 13 ch) is to be patterned by film formation from above the partition walls 11 as described in detail in the next manufacturing process. For this reason, the organic semiconductor layer 13 may be left also on the top of the partition wall 11.
  • a protective film 15 is provided on the substrate 3 provided with the organic semiconductor layer 13 so as to bury the inside of the opening 11 a of the partition 11.
  • the protective film 15 is made of an organic material, and in particular, affects the organic semiconductor material constituting the organic semiconductor layer 13 such as a fluorine resin, a water soluble resin, or a polyparaxylylene derivative. Instead, it is configured using a material that can be deposited. Further, it is preferable that the protective film 15 be provided in such a state that the peripheral end portion is disposed on the partition wall 11 and the edge of the opening 11 a of the partition wall 11 is completely closed. When the organic semiconductor layer 13 is left on the partition wall 11, the organic semiconductor layer 13 is left in a state of being patterned in the same outer peripheral shape as the protective film 15.
  • An interlayer insulating film 17 is covered on the substrate 3 provided with the protective film 15 as described above, and a conductive pattern 19 such as wiring is provided on the interlayer insulating film 17.
  • ⁇ Method of Manufacturing Semiconductor Device> 2 to 3 are manufacturing process diagrams showing a procedure for manufacturing the semiconductor device 1a having the above-described configuration. Next, the manufacturing procedure of the semiconductor device 1a will be described according to these drawings.
  • an insulating substrate 3 is prepared.
  • the material of the substrate 1 is not particularly limited as long as the outermost surface is insulating, and may be glass or a plastic material that is flexibly bent.
  • a gate electrode 5 made of Au is patterned on the substrate 3.
  • the pattern formation of the gate electrode 5 is performed by the lift-off method using the resist pattern formed by the lithography method.
  • the gate electrode 5 formed here is not limited to one made of Au, and other metal materials such as Al, Ti, Cr, Ag, and Pt, metal dispersed materials such as silver paste, PEDOT / PSS Conductive polymers such as [poly (3,4-ethylenedioxythiophene) / poly (4-styrene sulfonate)] and polyaniline may also be used.
  • the pattern formation of the gate electrode 5 is not limited to the lift-off method, and a deposition method using a shadow mask, a method of pattern-etching a conductive film using a resist pattern formed by lithography as a mask, and printing You may apply the law.
  • the lithography method may be photolithography or electron beam lithography.
  • the gate insulating film 7 is formed so as to cover the gate electrode 5.
  • the gate insulating film 7 made of polyvinylphenol is formed, for example, by spin coating.
  • the material constituting the gate insulating film 7 is not limited to polyvinyl phenol, and other organic insulating materials such as polyimide and polymethyl methacrylate, inorganic insulating films such as SiO 2 , SiN and Al 2 O 3 , and organic It may be a material having an insulating property, such as a composite material of a material and an inorganic material.
  • the formation of the gate insulating film 7 is not limited to spin coating, but may be appropriately formed according to the material from stamping, ink jet, slit coating, cap coating, printing techniques such as screen printing, vapor deposition, sputtering, CVD, etc.
  • the application of the membrane method may be selected.
  • a source electrode 9s and a drain electrode 9d made of Au are formed on the gate insulating film 7 by patterning.
  • pattern formation of the source electrode 9s and the drain electrode 9d is performed by, for example, a lift-off method using a resist pattern formed by lithography.
  • the source electrode 9s and the drain electrode 9d are not limited to those made of Au, as in the case of the gate electrode 5, and the same material can be used.
  • the pattern formation of the source electrode 9s and the drain electrode 9d is not limited to the lift-off method as in the case of the gate electrode 5, and the same method can be applied.
  • the insulating partition 11 having the opening 11 a is formed above the substrate 3.
  • the partition wall 11 is formed by patterning an insulating film formed by spin coating, for example, by lithography. It is important that the partition 11 be structured such that the organic semiconductor layer to be formed next can be separated by the side wall step of the opening 11 a in the partition 11.
  • the side wall of the opening 11a is formed to have an inverse taper shape.
  • the reverse taper shape of the opening 11a is realized by performing a lithography process using a negative resist (for example, TELR-N101PM: trade name made by Tokyo Ohka Kogyo Co., Ltd.) as the insulating film formed by the spin coating method.
  • a negative resist for example, TELR-N101PM: trade name made by Tokyo Ohka Kogyo Co., Ltd.
  • the partition 11 made of a water repellent insulating material or an oil repellent insulating material is formed by the coating liquid used for the coating only in the opening 11 a.
  • the organic semiconductor layer will be patterned.
  • the opening 11a may have a forward tapered shape or an inverse tapered shape.
  • the opening 11a is formed on the surface of the gate insulating film 7 between the source electrode 9S and the drain electrode 9d and the end portions of the source electrode 9S and the drain electrode 9d on both sides thereof. It is a position to expose.
  • the partition 11 may be provided with a plurality of openings such as a second opening and a third opening which reach the source electrode 9S and the drain electrode 9d as necessary. This allows these second and third openings and the like to be used as connection holes for the upper wiring.
  • the semiconductor layer 13a is formed.
  • the organic semiconductor layer 13 made of pentacene is deposited by vapor deposition corresponding to the partition wall 11 having the opening 11 a having a reverse tapered shape on the side wall, and the organic semiconductor layer separated by the sidewall step of the partition wall 11 Form 13.
  • the organic semiconductor layer 13 is also deposited on the top of the partition wall 11.
  • the organic semiconductor material constituting the organic semiconductor layer 13 is not limited to pentacene, and may be anthracene, phthalocyanine, porphyrin, thiophene polymer, derivatives thereof, or the like.
  • the film formation of the organic semiconductor layer 13 is not limited to the vacuum evaporation method, and the organic semiconductor layer 13 to be the channel portion semiconductor layer 13 a may be pattern formed in the opening 11 a of the partition 11, stamp, screen printing, It may be a method using a coating solution such as cap coat, ink jet, slit coat, spin coat method and the like.
  • a protective film 15 made of an organic material is formed on the substrate 3 on which the organic semiconductor layer 13 is formed.
  • the protective film 15 by a film forming method that does not use a coating solution, that is, the deposition method, the sputtering method, or the CVD method, it is not necessary to consider the influence of the semiconductor solvent on the organic semiconductor layer 13.
  • a film forming method that does not use a coating solution, that is, the deposition method, the sputtering method, or the CVD method
  • an organic material capable of such a film forming method polyparaxylylene derivatives are exemplified.
  • the protective film 15 is patterned to the necessary minimum size.
  • the peripheral end portion of the protective film 15 is disposed on the top of the partition wall 11, and the protective film 15 is patterned so as to completely close the edge of the opening 11a of the partition wall 11.
  • the protective film 15 is patterned by RIE of the protective film 15 using a resist pattern formed by lithography as a mask.
  • the protective film 15 is made of Cytop, Az1500 (trade name of AZ Electronic Materials, Inc.) is used as a resist pattern.
  • the organic-semiconductor layer 13 is formed into a film on the upper part of the partition 11, the organic-semiconductor layer 13 upper part of the partition 11 is simultaneously patterned by this etching (RIE).
  • the interlayer insulating film 17 is formed in a state of covering the patterned protective film 15.
  • the interlayer insulating film 17 provided with connection holes (not shown) in a predetermined portion is formed by, for example, a lithography method using a photosensitive resist material (TELR-P003PM: trade name of Tokyo Ohka Kogyo Co., Ltd.) good.
  • the connection hole is provided in the second opening or the third opening formed in the partition wall 11. In this case, for example, spin coating is applied to the application of the resist material.
  • the interlayer insulating film 17 is not limited to a photosensitive resist material, and may be another organic insulating material such as polyvinylphenol, polyimide, polymethyl methacrylate, or an inorganic material such as SiO 2 , SiN, or Al 2 O 3. Any material having insulation, such as an insulating film, or a composite material of an organic material and an inorganic material, may be used.
  • the film formation of the interlayer insulating film 17 is not limited to spin coating, and may be performed according to materials such as stamping, inkjet, slit coating, cap coating, printing techniques such as screen printing, vapor deposition, sputtering, CVD, etc. An appropriate film formation method may be applied and selected.
  • connection holes as required for film formation of the interlayer insulating film 17 or forming (including printing) in a prepatterned state such as a stamp method, an inkjet method, a screen printing method, etc.
  • the interlayer insulating film 17 may be formed in a shape having connection holes as required.
  • the conductive pattern 19 made of Cu is formed on the interlayer insulating film 17.
  • the conductive pattern 19 is formed by, for example, etching using a Cu film formed by vacuum evaporation as a mask and a resist pattern formed by lithography.
  • the conductive pattern 19 is not limited to one made of Cu, and, like the gate electrode 5, the source electrode 9s and the drain electrode 9d, other metal materials such as Ti, Cr, Ag, Al, Pt, etc.
  • a metal dispersion material such as silver paste, a conductive polymer such as PEDOT / PSS [poly (3,4-ethylenedioxythiophene) / poly (4-styrene sulfonate)] or polyaniline may be used.
  • the pattern formation of the conductive pattern 19 may be performed by applying a vapor deposition method using a shadow mask or a printing method.
  • the lithography method may be photolithography or electron beam lithography.
  • the semiconductor device 1a provided with the bottom gate bottom contact thin film transistor Tr described with reference to FIG. 1 is obtained.
  • the channel portion semiconductor layer 13ch is more reliably protected by the partition wall 11 and the protective film 13 filling the opening 11a. Therefore, the influence of the formation of the interlayer insulating film 17 and the conductive pattern 19 in the upper layer on the upper side does not affect the channel semiconductor layer 13c, and the film quality of the channel semiconductor layer 13c is ensured and the characteristics are good. It is possible to obtain a thin film transistor Tr. Moreover, since the protective film 15 has a patterned structure, the area of the interface in contact with other layers is suppressed, peeling at the interface of the protective film 15 is prevented, and mechanical reliability is secured. There is.
  • the semiconductor device 1a Although the device characteristics are good, the mechanical reliability is improved, and the yield can be improved.
  • FIG. 4 is a schematic cross-sectional view of one pixel, showing a configuration example of a display device 20a configured using the semiconductor device 1a of FIG. Next, the configuration of the display device 20a will be described using this figure.
  • a display device 20a shown in this figure is an organic EL display device provided with an organic electroluminescent element EL in each pixel.
  • the thin film transistor Tr formed on the substrate 3 is provided in each pixel as one constituting a pixel circuit for driving the organic electroluminescent element EL.
  • the conductive pattern 19 of the semiconductor device 1 a is pattern-formed for each pixel as the pixel electrode 19.
  • the pixel electrode 19 is, for example, used as an anode (or a cathode), and is preferably made of a reflective material.
  • Each of the pixel electrodes 19 is connected to the drain electrode 9 d via a connection hole 17 a formed in the interlayer insulating film 17 inside the second opening 11 b provided in the partition wall 11.
  • the interlayer insulating film 17 is preferably formed as a planarization insulating film.
  • an insulating pattern 21 having a shape covering the periphery of the pixel electrode 19 is provided on the interlayer insulating film 17, and the portion of the pixel electrode 19 exposed from the insulating pattern 21 becomes a pixel opening.
  • the organic EL layer is patterned in a state of completely covering the exposed surface of the pixel electrode 19 in the pixel opening.
  • the organic EL layer 23 includes at least a light emitting layer, and a hole transport layer, a hole injection layer, etc. are provided on the anode side of the light emitting layer as needed, while an electron transport layer is optionally provided on the light emitting cathode side. And an electron injection layer or the like.
  • the common electrode 25 common to all pixels is provided in a solid film shape as a cathode (or an anode), and the organic EL layer 23 is provided between the pixel electrode 19 and the common electrode 25.
  • the organic electroluminescent element EL is formed in the part which pinched
  • the display device 20a having such a configuration by using the semiconductor device 1a having the configuration in which the protective film 15 is provided as described above, a display having good characteristics is achieved by the semiconductor device 1a (thin film transistor Tr) having good characteristics. Can be realized, and mechanical reliability can be greatly improved.
  • the semiconductor device 1b of the second embodiment shown in FIG. 5 includes a top gate bottom contact type thin film transistor Tr '.
  • the semiconductor device 1b shown in this figure is different from the semiconductor device 1a of the first embodiment described with reference to FIG. 1 in that the gate electrode 5 is provided above the insulating film 16 covering the protective film 15.
  • the other configuration is the same as that of the first embodiment.
  • the insulating film 16 is provided in a state of covering the protective film 15, and the protective film 15 and the insulating film 16 constitute a gate insulating film 7 ', and the conductive film is formed on the gate insulating film 7'.
  • the gate electrode 5 is provided.
  • the source electrode 9s-drain electrode 9d pair is pattern-formed above the substrate 3, the partition wall 11 is provided above this, and the organic semiconductor layer 13 separated by the side wall step of the partition wall 11 is It is the same as that of the first embodiment that a thin film transistor Tr is formed on the bottom of the opening 11a of the partition wall 11 and the organic semiconductor layer 13 is used as a channel semiconductor layer 13ch.
  • a protective film 15 is provided on the substrate 3 provided with the organic semiconductor layer 13 so as to bury the inside of the opening 11 a of the partition 11. That is, the protective film 15 is made of an organic material, and in particular, the protective film 15 affects the organic semiconductor material constituting the organic semiconductor layer 13 such as a fluorine resin, a water soluble resin, or a polyparaxylylene derivative. It is comprised using the material which can be formed into a film without exerting. Further, it is preferable that the protective film 15 be provided in such a state that the peripheral end portion is disposed on the partition wall 11 and the edge of the opening 11 a of the partition wall 11 is completely closed. When the organic semiconductor layer 13 is left on the partition wall 11, the organic semiconductor layer 13 is left in a state of being patterned in the same outer peripheral shape as the protective film 15.
  • the substrate 3 provided with the protective film 15 as described above is covered with the protective film 15 and the insulating film 16 which constitutes a part of the gate insulating film 7 ′, and the conductive pattern is formed on the insulating film 17 ′.
  • the gate electrode 5 which consists of these is provided.
  • FIG. 6 is a manufacturing process diagram showing a procedure for manufacturing the semiconductor device 1b having the above-described configuration. Next, the manufacturing procedure of the semiconductor device 1b will be described according to these drawings. Here, the steps described using FIG. 2 (3) to FIG. 3 (3) in the first embodiment may be performed in the same manner.
  • the insulating substrate 3 is prepared.
  • the material of the substrate 1 is not particularly limited as long as the outermost surface is insulating, and may be glass or a plastic material that is flexibly bent.
  • a source electrode 9 s and a drain electrode 9 d made of Au are pattern-formed on the substrate 3. This step is performed in the same manner as described with reference to FIG. 2 (3) in the first embodiment, and for example, the pattern formation of the source electrode 9s and the drain electrode 9d is performed by a liftoff method using a resist pattern formed by lithography. I do.
  • the source electrode 9s and the drain electrode 9d formed here are not limited to those made of Au, and other metal materials such as Al, Ti, Cr, Ag, and Pt, and metal dispersions such as silver paste.
  • the material may be a conductive polymer such as PEDOT / PSS [poly (3,4-ethylenedioxythiophene) / poly (4-styrene sulfonate)] or polyaniline.
  • the pattern formation of the source electrode 9s and the drain electrode 9d is not limited to the lift-off method, and a method of pattern etching a conductive film using a resist pattern formed by an evaporation method using a shadow mask or a lithography method as a mask Furthermore, the printing method may be applied.
  • the lithography method may be photolithography or electron beam lithography.
  • the insulating partition 11 having an opening 11 a is formed above the substrate 3.
  • This step is performed in the same manner as described with reference to FIG. 2 (4) in the first embodiment, and the organic semiconductor layer to be formed next can be separated and patterned by the sidewall step of the opening 11 a in the partition wall 11. It is important to be there.
  • a plurality of openings are provided as necessary, such as the formation positions of the openings 11a provided in the partition wall 11, and the second and third openings reaching the source electrode 9S and the drain electrode 9d which are not shown here. The good thing is also the same as that of the first embodiment.
  • a channel semiconductor formed by patterning the organic semiconductor layer 13 in the opening 11 a of the partition 11 in a shape in which both ends are connected to the source electrode 9 S and the drain electrode 9 dt The layer 13a is formed. This step is performed in the same manner as described in the first embodiment using FIG. 2 (5).
  • a protective film 15 made of an organic material is formed on the substrate 3 on which the organic semiconductor layer 13 is formed.
  • This step is performed in the same manner as described in the first embodiment using FIG. 3 (1). That is, it is important to form the protective film 15 so that the exposed surface including the side wall of the organic semiconductor layer 13 (13 ch) provided in the opening 11 a of the partition 11 is covered with the protective film 15 here. It is. Moreover, it is important to use the organic material which can be formed into a film, without affecting the organic-semiconductor material which comprises the organic-semiconductor layer 13 as a material which comprises the protective film 15.
  • the protective film 15 is patterned to the necessary minimum size. This process is performed in the same manner as described in the first embodiment using FIG. 3 (2). That is, for example, the peripheral end portion of the protective film 15 is disposed on the top of the partition 11, and the protective film 15 is patterned so as to completely close the edge of the opening 11a of the partition 11. In the case where the film formation of the protective film 15 described in FIG. 6 (4) is applied (including printing) in a patterned state in advance, this step can be omitted as in the first embodiment. It is.
  • the insulating film 6 is formed in a state of covering the patterned protective film 15. This step is performed in the same manner as described in the first embodiment using FIG. 3 (3).
  • the insulating film 16 formed here constitutes the gate insulating film 7 ′ together with the protective film 15. Therefore, the insulating film 16 is formed with an appropriate material and film thickness as a part of the gate insulating film 7 '.
  • a conductive pattern made of Cu is formed as the gate electrode 5 on the insulating film 16 (gate insulating film 7 ′).
  • the gate electrode 5 is formed by etching using a Cu film formed by vacuum evaporation as a mask and a resist pattern formed by lithography.
  • the gate electrode 5 is not limited to the one made of Cu, and other metal materials such as Ti, Cr, Ag, Al, Pt, etc., metal dispersion materials such as silver paste, PEDOT / PSS [poly (3) Conductive polymers such as 2,4-ethylenedioxythiophene) / poly (4-styrenesulfonate)] and polyaniline may be used.
  • the pattern formation of the gate electrode 5 may be performed by applying a vapor deposition method using a shadow mask, or a printing method.
  • the lithography method may be photolithography or electron beam lithography.
  • the semiconductor device 1b having the top gate bottom contact thin film transistor Tr 'in which the channel semiconductor layer 13ch is provided at the bottom of the opening 11a is obtained.
  • the channel portion semiconductor layer 13ch is protected more surely by the partition wall 11 and the protective film 13 patterned in a state of embedding the opening 11a. Be done. For this reason, as in the first embodiment, the semiconductor device 1b is improved in mechanical reliability and improved in yield although the device characteristics are good.
  • FIG. 7 is a schematic cross-sectional view for one pixel, showing a configuration example of a display device 20b configured using the semiconductor device 1b of FIG. Next, the configuration of the display device 20b will be described using this figure.
  • a display device 20b shown in this figure is an organic EL display device in which an organic electroluminescent element EL is provided in each pixel.
  • the thin film transistor Tr ′ formed on the substrate 3 is provided in each pixel as one constituting a pixel circuit for driving the organic electroluminescent element EL.
  • an interlayer insulating film 17 is provided in a state of covering the thin film transistor Tr ′, and the pixel electrode 19 is pattern-formed for each pixel on the interlayer insulating film 17.
  • the pixel electrode 19 is, for example, used as an anode (or a cathode), and is preferably made of a reflective material.
  • Each of the pixel electrodes 19 is connected to the drain electrode 9 d via a connection hole 17 a formed in the interlayer insulating film 17 and the insulating film 16 inside the second opening 11 b provided in the partition wall 11.
  • the interlayer insulating film 17 is preferably formed as a planarization insulating film.
  • an insulating pattern 21 having a shape covering the periphery of the pixel electrode 19 is provided on the interlayer insulating film 17, and the portion of the pixel electrode 19 exposed from the insulating pattern 21 becomes a pixel opening.
  • the organic EL layer is patterned in a state of completely covering the exposed surface of the pixel electrode 19 in the pixel opening.
  • the organic EL layer 23 includes at least a light emitting layer, and a hole transport layer, a hole injection layer, etc. are provided on the anode side of the light emitting layer as needed, while an electron transport layer is optionally provided on the light emitting cathode side. And an electron injection layer or the like.
  • the common electrode 25 common to all pixels is provided in a solid film shape as a cathode (or an anode), and the organic EL layer 23 is provided between the pixel electrode 19 and the common electrode 25.
  • the organic electroluminescent element EL is formed in the part which pinched
  • the semiconductor device 1b having the configuration in which the protective film 15 is provided as described above a display having good characteristics is achieved by the semiconductor device 1b (thin film transistor Tr) having good characteristics. Can be realized, and mechanical reliability can be greatly improved.
  • a semiconductor device 1c according to the third embodiment shown in FIG. 8 includes a bottom gate bottom contact thin film transistor Tr.
  • the semiconductor device 1c shown in this figure differs from the semiconductor device 1a of the first embodiment described with reference to FIG. 1 in that the partition 11 is not provided, and the other configuration is the same as that of the first embodiment. is there.
  • the semiconductor device 1c shown in FIG. 1 includes a bottom gate bottom contact thin film transistor tr.
  • a gate electrode 5 made of a conductive material is pattern-formed on a substrate 3.
  • a gate insulating film 7 is formed above the substrate 3 in a state of covering the gate electrode 5.
  • a pair of a source electrode 9s and a drain electrode 9d made of a conductive material is formed in a pattern on both sides of the gate electrode 5.
  • An organic semiconductor layer 13 is pattern-formed above the substrate 3 on which the source electrode 9s and the drain electrode 9d are formed.
  • the organic semiconductor layer 13 is provided in a state where the edge is stacked on the source electrode 9S and the drain electrode 9d. Then, a thin film transistor Tr in which the organic semiconductor layer 13 is used as the channel portion semiconductor layer 13ch is configured.
  • a protective film 15 is pattern-formed in a state of completely covering the exposed surface including the side wall of the organic semiconductor layer 13.
  • the protective film 15 is made of an organic material, and in particular, affects the organic semiconductor material constituting the organic semiconductor layer 13 such as a fluorine resin, a water soluble resin, or a polyparaxylylene derivative. Instead, it is configured using a material that can be deposited.
  • An interlayer insulating film 17 is covered on the substrate 3 provided with the protective film 15 as described above, and a conductive pattern 19 such as wiring is provided on the interlayer insulating film 17.
  • the organic semiconductor layer 13 can not be patterned by utilizing the side wall step of the partition wall, the water repellency, or the hydrophobicity. Therefore, the organic semiconductor layer 13 is deposited and then patterned, or the printing method or the like is applied to form the organic semiconductor layer 13 patterned in advance.
  • the semiconductor device 1c of the third embodiment obtained in this manner the exposed surface including the side wall of the channel semiconductor layer 13ch is protected by the protective film 13 whose interface is kept small by patterning. For this reason, as in the first embodiment, this semiconductor device 1c is also improved in mechanical reliability and improved in yield, although the device characteristics are good.
  • FIG. 9 is a schematic cross-sectional view of one pixel, showing a configuration example of a display device 20c configured using the semiconductor device 1c of FIG.
  • the difference between the display device 20c shown in this figure and the display device 20a of the first embodiment described with reference to FIG. 4 is that no partition is provided under the interlayer insulating film 17 configured as a planarization insulating film.
  • the other configuration is the same as that of the first embodiment. That is, the display device 20c is an organic EL display device in which the organic electroluminescent element EL is provided in each pixel, and the thin film transistor Tr formed on the substrate 3 constitutes a pixel circuit for driving the organic electroluminescent element EL.
  • the conductive pattern 19 of the semiconductor device 1a is formed as a pixel electrode 19 for each pixel.
  • the pixel electrode 19 is connected to the drain electrode 9 d through the connection hole 17 a formed in the interlayer insulating film 17, and the organic EL layer 23 and the counter electrode 25 are further stacked on the pixel electrode 19 to form an organic electric field.
  • a light emitting element EL is formed.
  • the semiconductor device 1c having the configuration in which the protective film 15 is provided as described above, the semiconductor device 1c with excellent characteristics (thin film transistor Tr) achieves a good indication of the characteristics and can significantly improve the mechanical reliability.
  • a semiconductor device 1d is a modification of the third embodiment, and includes a bottom gate top contact type thin film transistor Tr ′ ′.
  • the semiconductor device 1d shown in this figure is the third one described with reference to FIG.
  • the difference from the semiconductor device 1c of the embodiment is that the source electrode 9s and the drain electrode 9d are provided overlapping on the organic semiconductor layer 13, and the other configuration is the same as that of the fourth embodiment.
  • the source electrode 9s and the drain electrode 9d may be formed after the organic semiconductor layer 13 is formed in the procedure of the third embodiment.
  • the configuration of a display device using such a semiconductor device 1 d may replace the semiconductor device 1 c in the display device described with reference to FIG. 9 with the semiconductor device 1 d.
  • a semiconductor device 1e according to the fourth embodiment shown in FIG. 11 includes a top gate bottom contact type thin film transistor Tr.
  • the semiconductor device 1e shown in this figure is the one in which the partition wall 11 is not provided in the semiconductor device 1b of the second embodiment described with reference to FIG. 5, and the other configuration is the same as that of the second embodiment.
  • the semiconductor device 1e shown in FIG. 11 includes a top gate bottom contact thin film transistor tr.
  • pairs of source electrodes 9s and drain electrodes 9d made of a conductive material are pattern-formed on a substrate 3.
  • An organic semiconductor layer 13 is pattern-formed above the substrate 3 on which the source electrode 9s and the drain electrode 9d are formed. The organic semiconductor layer 13 is provided in a state where the edge is stacked on the source electrode 9S and the drain electrode 9d.
  • a protective film 15 is pattern-formed in a state of completely covering the exposed surface including the side wall of the organic semiconductor layer 13.
  • the protective film 15 is made of an organic material, and in particular, affects the organic semiconductor material constituting the organic semiconductor layer 13 such as a fluorine resin, a water soluble resin, or a polyparaxylylene derivative. Instead, it is configured using a material that can be deposited.
  • An insulating film 16 covers the substrate 3 on which the protective film 15 is formed.
  • the insulating film 16 constitutes the gate insulating film 7 ′ together with the protective film 15.
  • the gate electrode 5 made of a conductive pattern is provided on the gate insulating film 7 'having such a laminated structure.
  • the organic semiconductor layer 13 can not be patterned by utilizing the side wall step of the partition wall, the water repellency, or the hydrophobicity. Therefore, the organic semiconductor layer 13 is deposited and then patterned, or the printing method or the like is applied to form the organic semiconductor layer 13 patterned in advance.
  • the semiconductor device 1e of the fourth embodiment Even in the semiconductor device 1e of the fourth embodiment thus obtained, the exposed surface including the side wall of the channel semiconductor layer 13ch is protected by the protective film 13 whose interface is kept small by patterning. Therefore, as in the first embodiment, the semiconductor device 1e also has improved device reliability, but has improved mechanical reliability and thus improved yield.
  • FIG. 12 is a schematic cross-sectional view of one pixel showing an example of configuration of a display device 20e configured using the semiconductor device 1e of FIG.
  • the difference between the display device 20e shown in this figure and the display device 20b of the first embodiment described with reference to FIG. 7 is that no partition is provided under the interlayer insulating film 17 configured as a planarization insulating film.
  • the other configuration is the same as that of the second embodiment. That is, the display device 20e is an organic EL display device in which the organic electroluminescent element EL is provided in each pixel, and the thin film transistor Tr formed on the substrate 3 constitutes a pixel circuit for driving the organic electroluminescent element EL.
  • the conductive pattern 19 of the semiconductor device 1a is formed as a pixel electrode 19 for each pixel.
  • the pixel electrode 19 is connected to the drain electrode 9 d through the connection hole 17 a formed in the interlayer insulating film 17, and the organic EL layer 23 and the counter electrode 25 are further stacked on the pixel electrode 19 to form an organic electric field.
  • a light emitting element EL is formed.
  • a semiconductor device 1f shown in FIG. 13 is a modification of the fourth embodiment and includes a top gate top contact type thin film transistor Tr ′ ′.
  • the semiconductor device 1f shown in this figure is the fourth described with reference to FIG.
  • the difference from the semiconductor device 1c of the embodiment is that the source electrode 9s and the drain electrode 9d are provided overlapping on the organic semiconductor layer 13, and the other configuration is the same as that of the fourth embodiment.
  • the source electrode 9s and the drain electrode 9d may be formed after the organic semiconductor layer 13 is formed in the procedure of the fourth embodiment.
  • the configuration of the display device using such a semiconductor device 1 f may replace the semiconductor device 1 e in the display device described with reference to FIG. 12 with the semiconductor device 1 f.
  • the display device of the present invention can be widely applied to a display device driven using thin film transistors such as a liquid crystal display device, for example, and the same effect can be obtained.
  • the present invention it is possible to prevent the peeling at the interface of the protective film while sufficiently protecting the organic semiconductor layer with the protective film, and thereby although the device characteristics are good, It is possible to obtain a semiconductor device and a display device capable of improving the yield by improving the mechanical reliability.

Landscapes

  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

　有機半導体層を保護膜で十分に保護しつつも、保護膜界面での剥がれを防止することが可能で、これにより特性が良好であり、かつ機械的信頼性の向上による歩留まりの向上が図られた半導体装置を提供する。基板（３）上にパターン形成された有機半導体層（１３）と、有機半導体層（１３）の側壁を含む露出面を覆う状態で基板（３）上にパターン形成された保護膜（１５）とを備えた半導体装置（１ａ）である。基板（３）上には、開口（１１ａ）を備えた絶縁性の隔壁（１１）が設けられ、有機半導体層（１３）は、隔壁（１１）によって分離された状態で隔壁（１１）の開口（１１ａ）下部にパターン形成されている。また保護膜（１５）は、隔壁（１１）の開口（１１ａ）内部を埋め込む状態で設けられる。

Description

半導体装置および表示装置
　本発明は、半導体装置および表示装置に関し、特には有機半導体層を用いた半導体装置およびこの半導体装置を用いた表示装置に関する。
　薄膜トランジスタ（thin film transistor）は、電子回路、特にはアクティブマトリックス駆動のフラット型表示装置における画素トランジスタとして広く用いられている。近年、このような薄型の半導体装置に用いる半導体層として、有機材料を用いることが注目されている。有機材料を半導体層に用いた薄膜トランジスタ、すなわち有機薄膜トランジスタ（Organic Thin Film Transistor：ＯＴＦＴ）は、無機材料を半導体層に用いた構成と比較して、半導体層を低温で成膜することが可能である。このため、大面積化に有利であると共に、プラスチック等の耐熱性のないフレキシブルな基板上への形成も可能であり、多機能化と共に低コスト化も期待されている。
　図１４には、有機薄膜トランジスタの一構成例を示す。この図に示す有機薄膜トランジスタは、基板１０１上のゲート電極１０２を覆う状態でゲート絶縁膜１０３が設けられている。このゲート絶縁膜１０３上には、ゲート電極１０２の両脇となる位置にソース１０４ｓおよびドレイン１０４ｄが形成され、さらにソース１０４ｓ－ドレイン１０４ｄ間のゲート電極１０４に積層される位置に、チャネル部を構成する有機半導体層１０５が設けられている。この有機半導体層１０５は、有機半導体材料に対して低ダメージな水溶性樹脂（例えばポリビニルアルコール樹脂）やフッ素系樹脂等からなる保護膜１０６で覆われている(以上、例えば文献１（C. D. Sheraw 他、「Applied Physics Letters」、2002年、VOLUME80、NUMBER6、p.1088～p.1090）参照）。
　ところで、保護膜１０６を構成する水溶性樹脂やフッ素系樹脂は、有機半導体材料に対して低ダメージではあるが、他の層に対する密着性が低い。したがって、保護膜１０６と、その下地であるソース１０４ｓ／ドレイン１０４ｄやゲート絶縁膜１０３との界面で容易に剥離が生じたり、また保護膜１０６上に直接配線を設けた場合には配線剥がれが発生し、機械的な信頼性が低下して十分な歩留まりを得ることができなかった。
　そこで、図１５に示すように、有機半導体層１０５と同一パターンで保護膜１０６をパターニングすることによって保護膜１０６の面積を小さくし、保護膜１０６とその下地であるソース１０４ｓ／ドレイン１０４ｄやゲート絶縁膜１０３との界面を最小限に抑えることにより、保護膜１０６とこれに接する層との間の剥がれを防止する構成が提案されている。
　しかしながら、図１５に示したように、単に有機半導体層１０５の上部だけに保護膜１０６を設けた構成では、有機半導体層の側端縁が露出した状態となる。このため、その後の絶縁膜の形成プロセスにおいて用いられる溶剤によって、チャネル部を構成する有機半導体層１０５がダメージを受け、有機薄膜トランジスタの特性を劣化させる要因となる。
　そこで本発明は、有機半導体層を保護膜で十分に保護しつつも、保護膜と保護膜が接する下地（ソース／ドレイン、ゲート絶縁膜、または基板等）と界面での剥がれを防止することが可能で、これにより特性が良好であり、かつ機械的信頼性の向上による歩留まりの向上が図られた半導体装置および表示装置を提供することを目的とする。
　このような目的を達成するための本発明は、基板上にパターン形成された有機半導体層と、有機半導体層の側壁を含む露出面を覆う状態で前記基板上にパターン形成された保護膜とを備えたことを特徴とする。
　また本発明は、上記構成の半導体装置を用いた表示装置でもある。この表示装置は、有機半導体層をチャネル部半導体層として用いた薄膜トランジスタに画素電極を接続させた構成となっている。
　このような構成の半導体装置およびこの半導体装置を用いた表示装置では、有機半導体層の側壁を含む露出面が保護膜で覆われているため、この保護膜によって有機半導体層が確実に保護される。一方、保護膜は、パターニングされた構成であるため他の層と接する界面の面積が縮小され、保護膜界面での剥がれが防止される。
　また本発明は上述した構成において、さらに基板上に、開口を備えた絶縁性の隔壁を設け、この隔壁によって分離された状態で当該隔壁の開口下部に有機半導体層を設けた構成とし、隔壁の開口内部を埋め込む状態で上記保護膜を設けても良い。これにより、隔壁とこの開口を埋め込む保護膜とによって、より確実に有機半導体層が保護される。
第１実施形態の半導体装置を説明する断面図である。 第１実施形態の半導体装置の製造方法を説明する断面工程図（その１）である。 第１実施形態の半導体装置の製造方法を説明する断面工程図（その２）である。 第１実施形態の半導体装置を用いた表示装置を説明する断面図である。 第２実施形態の半導体装置を説明する断面図である。 第２実施形態の半導体装置の製造方法を説明する断面工程図である。 第２実施形態の半導体装置を用いた表示装置を説明する断面図である。 第３実施形態の半導体装置を説明する断面図である。 第３実施形態の半導体装置を用いた表示装置を説明する断面図である。 第３実施形態の半導体装置の変形例を説明する断面図である。 第４実施形態の半導体装置を説明する断面図である。 第４実施形態の半導体装置を用いた表示装置を説明する断面図である。 第４実施形態の半導体装置の変形例を説明する断面図である。 従来の半導体装置を説明する断面図である。 従来の半導体装置の他の例を説明する断面図である。
　以下本発明の実施の形態を図面に基づいて詳細に説明する。尚、各実施の形態においては、半導体装置の構成、半導体装置の製造方法、半導体装置を用いた表示装置の順に実施形態を説明する。
≪第１実施形態≫
＜半導体装置の構成＞
　図１に示す半導体装置１ａは、ボトムゲートボトムコンタクト型の薄膜トランジスタを備えている。この図に示す半導体装置１ａは、基板３上に導電性材料からなるゲート電極５がパターン形成されている。このゲート電極５を覆う状態で、基板３の上方にはゲート絶縁膜７が成膜されている。ゲート絶縁膜７上には、ゲート電極５を挟んだ両脇に導電性材料からなるソース電極９ｓ－ドレイン電極９ｄ対がパターン形成されている。
　ソース電極９ｓおよびドレイン電極９ｄが形成された基板３の上方には、絶縁性材料からなる隔壁１１が設けられている。この隔壁１１には、ソース電極９Ｓ－ドレイン電極９ｄ間のゲート絶縁膜７表面および、その両脇のソース電極９Ｓおよびドレイン電極９ｄの端部を露出する開口１１ａが設けられている。
　また隔壁１１が設けられた基板３上には、隔壁１１の側壁段差によって分離された有機半導体層１３が、隔壁１１の開口１１ａ底部にパターン形成されている。この有機半導体層１３は、開口１１ａ底部においてソース電極９Ｓおよびドレイン電極９ｄ上に端縁が積層された状態で設けられている。そして、この有機半導体層１３をチャネル部半導体層１３ｃｈとした薄膜トランジスタＴｒが構成されている。
　尚、このような有機半導体層１３（チャネル部半導体層１３ｃｈ）は、次の製造工程において詳細に説明するように、隔壁１１の上部からの成膜によってパターニングされたものであることとする。このため隔壁１１の上部にも、有機半導体層１３が残されている場合もある。
　そして、有機半導体層１３が設けられた基板３上には、隔壁１１の開口１１ａ内を埋め込む状態で、保護膜１５が設けられている。この保護膜１５は、有機材料からなるものであり、特にはフッ素系樹脂、水溶性樹脂、またはポリパラキシリレン誘導体などの、有機半導体層１３を構成する有機半導体材料に対して影響を及ぼすことなく成膜可能な材料を用いて構成されている。また保護膜１５は、隔壁１１上に周端部が配置され、隔壁１１の開口１１ａ縁を完全に塞ぐ状態で設けられていることが好ましい。尚、隔壁１１上に有機半導体層１３が残されている場合には、この保護膜１５と同一の外周形状にパターニングされた状態で有機半導体層１３が残されていることとする。
　以上のような保護膜１５が設けられた基板３上は、層間絶縁膜１７で覆われ、この層間絶縁膜１７上に配線等の導電性パターン１９が設けられた構成となっている。
＜半導体装置の製造方法＞
　図２～図３は、上述した構成の半導体装置１ａを作製する手順を示す製造工程図である。次に、これらの図面にしたがって、半導体装置１ａの製造手順を説明する。
　先ず図２（１）に示すように、絶縁性の基板３を用意する。この基板１は、最表面が絶縁性であれば特に材料が限定されることはなく、ガラスまたはフレキシブルに屈曲するプラスチック材料であっても良い。
　次に、この基板３上に、Ａｕからなるゲート電極５をパターン形成する。ここでは例えば、リソグラフィー法によって形成したレジストパターンを用いたリフトオフ法によって、ゲート電極５のパターン形成を行う。尚、ここで形成するゲート電極５は、Ａｕからなるものに限定されることはなく、Ａｌ、Ｔｉ、Ｃｒ、Ａｇ、Ｐｔなどの他の金属材料、銀ペーストなどの金属分散材料、ＰＥＤＯＴ／ＰＳＳ［ポリ(3,4-エチレンジオキシチオフェン)／ポリ(4-スチレンスルホナート)］やポリアニリンなどの導電性高分子でも良い。またゲート電極５のパターン形成は、リフトオフ法に限定されることはなく、シャドウマスクを用いた蒸着法、リソグラフィー法によって形成したレジストパターンをマスクにして導電性膜をパターンエッチングする方法、さらには印刷法を適用して行っても良い。尚、リソグラフィー法は、フォトリソグラフィーまたは電子線リソグラフィーであって良い。
　次に、図２（２）に示すように、ゲート電極５を覆う状態でゲート絶縁膜７を成膜する。ここでは、例えばスピンコート法によって、ポリビニルフェノールからなるゲート絶縁膜７を成膜する。尚、ゲート絶縁膜７を構成する材料は、ポリビニルフェノールにとどまらず、ポリイミド、ポリメチルメタクリレート等の他の有機絶縁材料や、ＳｉＯ2やＳｉＮ、Ａｌ2Ｏ3等の無機絶縁膜、さらには有機材料と無機材料との複合材料等、絶縁性を有する材料であれば良い。またゲート絶縁膜７の形成はスピンコート法にとどまらず、スタンプ、インクジェット、スリットコート、キャップコート、スクリーン印刷等のプリンティング技術、蒸着法、スパッタ法、ＣＶＤ法などから、材料に合わせた適宜の成膜方法を適用選択すれば良い。
　次いで、図２（３）に示すように、ゲート絶縁膜７上に、Ａｕからなるソース電極９ｓおよびドレイン電極９ｄをパターン形成する。ここでは、例えばリソグラフィー法によって形成したレジストパターンを用いたリフトオフ法により、ソース電極９ｓおよびドレイン電極９ｄのパターン形成を行う。尚、ソース電極９ｓおよびドレイン電極９ｄがＡｕからなるものに限定されないことは、ゲート電極５と同様であり、同様の材料を用いることができる。さらに、ソース電極９ｓおよびドレイン電極９ｄのパターン形成が、リフトオフ法に限定されないこともゲート電極５と同様であり、同様の方法を適用することができる。
　その後、図２（４）に示すように、基板３の上方に開口１１ａを有する絶縁性の隔壁１１を形成する。ここでは、例えばスピンコート法によって成膜した絶縁膜をリソグラフィー法によってパターニングすることにより、隔壁１１の形成を行う。この隔壁１１は、次に成膜する有機半導体層が隔壁１１における開口１１ａの側壁段差によって分離されてパターニングできる構成であることが重要である。
　そこで、次に成膜する有機半導体層が蒸着膜である場合には、開口１１ａの側壁を逆テーパ形状となるように形成する。この場合、上記スピンコート法によって成膜する絶縁膜として、ネガ型レジスト（例えばTELR-N101PM：東京応化工業社製商品名）を用いてリソグラフィー処理を行うことにより、開口１１ａの逆テーパ形状を実現する。
　また、次に成膜する有機半導体層が塗布膜である場合、用いる塗布に用いる塗工液によって、撥水性絶縁材料もしくは發油性絶縁材料からなる隔壁１１を形成することにより、開口１１ａ内のみに有機半導体層がパターン形成されることになる。この場合には、開口１１ａは側壁が順テーパ形状であっても逆テーパ形状であっても良い。
　尚、開口１１ａの形成位置は、図１を用いて説明したように、ソース電極９Ｓ－ドレイン電極９ｄ間のゲート絶縁膜７表面および、その両脇のソース電極９Ｓおよびドレイン電極９ｄの端部を露出する位置である。また、ここでの図示は省略したが、隔壁１１には、ソース電極９Ｓやドレイン電極９ｄに達する第２の開口および第３の開口など、必要に応じて複数の開口を設けて良い。これにより、これらの第２の開口および第３の開口などを、上部配線に対する接続孔として用いることが可能になる。
　以上の後、図２（５）に示すように、隔壁１１の開口１１ａ内に、両端がソース電極９Ｓおよびドレイン電極９ｄｔに接続される形状で、有機半導体層１３をパターン形成してなるチャネル部半導体層１３ａを形成する。ここでは、例えば側壁が逆テーパ形状の開口１１ａを有する隔壁１１に対応させて、蒸着成膜によってペンタセンからなる有機半導体層１３の成膜を行い、隔壁１１の側壁段差によって分離された有機半導体層１３を形成する。これにより、隔壁１１の上部にも有機半導体層１３が成膜されることになる。
　尚、有機半導体層１３を構成する有機半導体材料はペンタセンにとどまらず、アントラセンやフタロシアニン、ポルフィリン、チオフェン系ポリマー、及びそれらの誘導体などでもよい。またここでは、有機半導体層１３の成膜は真空蒸着法にとどまらず、隔壁１１の開口１１ａ内にチャネル部半導体層１３ａとなる有機半導体層１３がパターン形成されれば良く、スタンプ、スクリーン印刷、キャップコート、インクジェット、スリットコート、スピンコート法などの、塗布液を用いた方法であっても良い。
　以上により、開口１１ａの底部にチャネル部半導体層１３ｃｈを設けたボトムゲートボトムコンタクト型の薄膜トランジスタＴｒが形成される。
　次に、図３（１）に示すように、有機半導体層１３が形成された基板３上に、有機材料かなる保護膜１５を成膜する。ここでは、隔壁１１の開口１１ａに設けられた有機半導体層１３（１３ｃｈ）の側壁を含む露出面が、全て保護膜１５で覆われるように、保護膜１５の成膜を行うことが重要である。
　また、保護膜１５を構成する材料は、有機半導体層１３を構成する有機半導体材料に対して影響を及ぼすことなく成膜可能な有機材料を用いることが重要である。
　このため、塗布液を用いた成膜方法によって保護膜１５を成膜する場合であれば、溶剤が有機半導体材料に対して影響を与えることのない、サイトップ（Cytop809Ｍ：旭硝子株式会社製商品名）などのフッ素系樹脂、ＰＶＡなどの水溶性樹脂を、保護膜１５を構成する材料として用いることができる。尚、塗布液を用いた成膜方法としては、スピンコート法、スタンプ、インクジェット、スリットコート、キャップコート、スクリーン印刷等のプリンティング技術が行われる。
　また、塗布液を用いない成膜法、すなわち蒸着法、スパッタ法、ＣＶＤ法によって保護膜１５を成膜する場合であれば、有機半導体層１３への半導体溶剤の影響を考慮する必要はない。このような成膜法が可能な有機材料としてポリパラキシリレン誘導体が例示される。
　次に、図３（２）に示すように、保護膜１５を必要最小限の大きさにパターニングする。この際、例えば保護膜１５の周端部が隔壁１１の上部に配置され、隔壁１１の開口１１ａ縁を完全に塞ぐ状態となるように保護膜１５をパターニングする。ここでは、例えばリソグラフィー法によって形成したレジストパターンをマスクにした保護膜１５のＲＩＥにより、保護膜１５をパターニングする。この際、保護膜１５がサイトップからなるものであれば、レジストパターンとしてＡｚ１５００（ＡＺエレクトロニックマテリアルズ株式会社製商品名）が用いられる。また、隔壁１１の上部に有機半導体層１３が成膜されている場合、このエッチング（ＲＩＥ）によって隔壁１１上部の有機半導体層１３も同時にパターニングする。
　尚、図３（１）で説明した保護膜１５の成膜がスタンプ法、インクジェット法、スクリーン印刷法などの予めパターニングされた状態で塗布（印刷を含む）形成されている場合、この工程は省略することができる。ただし、隔壁１１の上部に有機半導体層１３が成膜されている場合、保護膜１５をマスクにして隔壁１１上部の有機半導体層１３をエッチング除去する工程を行うことが好ましい。
　以上の後、図３（３）に示すように、パターニングされた保護膜１５を覆う状態で、層間絶縁膜１７を成膜する。ここでは、例えば感光性のレジスト材料（ＴＥＬＲ－Ｐ００３ＰＭ：東京応化工業社製商品名)を用いたリソグラフィー法により、所定部分に接続孔（図示省略）を設けた層間絶縁膜１７を形成しても良い。接続孔を設ける場合は、隔壁１１に形成した第２の開口や第３の開口内に設けることとする。また、この場合レジスト材料の塗布には、例えばスピンコート法が適用される。
　尚、層間絶縁膜１７は、感光性のレジスト材料に限定されることはなく、ポリビニルフェノール、ポリイミド、ポリメチルメタクリレート等の他の有機絶縁材料や、ＳｉＯ2やＳｉＮ、Ａｌ2Ｏ3等の無機絶縁膜、さらには有機材料と無機材料との複合材料等、絶縁性を有する材料であれば良い。またこのような層間絶縁膜１７の成膜はスピンコート法にとどまらず、スタンプ、インクジェット、スリットコート、キャップコート、スクリーン印刷等のプリンティング技術、蒸着法、スパッタ法、ＣＶＤ法などから、材料に合わせた適宜の成膜方法を適用選択すれば良い。この場合、層間絶縁膜１７の成膜に必要に応じて接続孔を形成するか、またはスタンプ法、インクジェット法、スクリーン印刷法などの予めパターニングされた状態で塗布（印刷を含む）形成される方法であれば、必要に応じて接続孔を有する形状で層間絶縁膜１７を成膜すれば良い。
　以上の後には、図１に示したように、層間絶縁膜1７上に、Ｃｕからなる導電性パターン１９を形成する。ここでは、例えば真空蒸着法によって成膜したＣｕ膜を、リソグラフィー法によって形成したレジストパターンをマスクにしたエッチング方によって導電性パターン１９を形成する。尚、導電性パターン１９はＣｕからなるものに限定されることはなく、ゲート電極５、ソース電極９ｓおよびドレイン電極９ｄと同様に、Ｔｉ、Ｃｒ、Ａｇ、Ａｌ、Ｐｔなどの他の金属材料、銀ペーストなどの金属分散材料、ＰＥＤＯＴ／ＰＳＳ［ポリ(3,4-エチレンジオキシチオフェン)／ポリ(4-スチレンスルホナート)］やポリアニリンなどの導電性高分子でも良い。また導電性パターン１９のパターン形成は、シャドウマスクを用いた蒸着法、さらには印刷法を適用して行っても良い。尚、リソグラフィー法は、フォトリソグラフィーまたは電子線リソグラフィーであって良い。
　以上のようにして、図１を用いて説明したボトムゲートボトムコンタクト型の薄膜トランジスタＴｒを備えた半導体装置１ａが得られる。
　このようにして得られた半導体装置１ａは、チャネル部半導体層１３ｃｈが、隔壁１１とこの開口１１ａを埋め込む保護膜１３とによって、より確実に保護される。このため、この上部に層間絶縁膜１７やさらに上層の導電性パターン１９を形成する際の影響がチャネル部半導体層１３ｃに及ぶことが無く、チャネル部半導体層１３ｃの膜質が確保されて特性の良好な薄膜トランジスタＴｒを得ることが可能になる。しかも、保護膜１５は、パターニングされた構成であるため、他の層と接する界面の面積が抑えられており、保護膜１５の界面での剥がれが防止され、機械的な信頼性も確保されている。
　この結果、この半導体装置１ａは、装置特性が良好でありながらも、機械的信頼性が向上し、歩留まりの向上を図ることが可能なものとなる。
＜表示装置＞
　図４は、図１の半導体装置１ａを用いて構成される表示装置２０ａの一構成例を示す１画素分の概略断面図である。次にこの図を用いて表示装置２０ａの構成を説明する。
　この図に示す表示装置２０ａは、各画素に有機電界発光素子ＥＬを設けてなる有機ＥＬ表示装置である。この場合、基板３上に形成した薄膜トランジスタＴｒは、有機電界発光素子ＥＬを駆動するための画素回路を構成するものとして各画素に設けられていることとする。また、半導体装置１ａの導電性パターン１９は、画素電極１９として各画素毎にパターン形成されていることとする。
　ここで画素電極１９は、例えば陽極（または陰極）として用いられるものであって、反射性を有する材料で構成されていることが好ましい。これらの各画素電極１９は、隔壁１１に設けられた第２の開口１１ｂの内側において層間絶縁膜１７に形成された接続孔１７ａを介してドレイン電極９ｄに接続されている。尚、層間絶縁膜１７は平坦化絶縁膜として形成されていることが好ましい。
　また層間絶縁膜１７の上部には、画素電極１９の周縁を覆う形状の絶縁性パターン２１が設けられており、この絶縁性パターン２１から露出している画素電極１９部分が画素開口となる。この画素開口内の画素電極１９の露出面上を完全に覆う状態で、有機ＥＬ層がパター形成されている。この有機ＥＬ層２３は、少なくとも発光層を含み、必要に応じて発光層の陽極側に正孔輸送層や正孔注入層などを設ける一方、発光性の陰極側に必要に応じて電子輸送層や電子注入層などを設けた積層構造として構成されている。また、この有機ＥＬ層２３上には、全画素に共通の対向電極２５が陰極（または陽極）としてベタ膜状に設けられており、画素電極１９と対向電極２５との間に有機ＥＬ層２３を挟持した部分に、有機電界発光素子ＥＬが形成されている。
　このような構成の表示装置２０ａでは、上述したように保護膜１５が設けられた構成の半導体装置１ａを用いていることにより、特性の良好な半導体装置１ａ（薄膜トランジスタＴｒ）によって特性の良好な表示が実現され、かつ機械的な信頼性を大幅に向上させることができる。
≪第２実施形態≫
＜半導体装置の構成＞
　図５に示す第２実施形態の半導体装置１ｂは、トップゲートボトムコンタクト型の薄膜トランジスタＴｒ’を備えている。この図に示す半導体装置１ｂが、図１を用いて説明した第１実施形態の半導体装置１ａと異なるところは、ゲート電極５が、保護膜１５上を覆う絶縁膜１６の上方に設けられているところにあり、他の構成は第１実施形態と同様である。
　すなわち、保護膜１５を覆う状態で絶縁膜１６が設けられ、この保護膜１５と絶縁膜１６とでゲート絶縁膜７’が構成されており、このゲート絶縁膜７’上に導電性パターンからなるゲート電極５が設けられているのである。
　このため、基板３の上方にソース電極９ｓ－ドレイン電極９ｄ対がパターン形成されていること、この上部に隔壁１１が設けられていること、隔壁１１の側壁段差によって分離された有機半導体層１３が隔壁１１の開口１１ａ底部にパターン形成されていて、この有機半導体層１３をチャネル部半導体層１３ｃｈとした薄膜トランジスタＴｒが構成されていることは、第１実施形態と同様である。
　またさらに、有機半導体層１３が設けられた基板３上には、隔壁１１の開口１１ａ内を埋め込む状態で、保護膜１５が設けられていることも第１実施形態と同様である。すなわち、この保護膜１５は、有機材料からなるものであり、特にはフッ素系樹脂、水溶性樹脂、またはポリパラキシリレン誘導体などの、有機半導体層１３を構成する有機半導体材料に対して影響を及ぼすことなく成膜可能な材料を用いて構成されている。また保護膜１５は、隔壁１１上に周端部が配置され、隔壁１１の開口１１ａ縁を完全に塞ぐ状態で設けられていることが好ましい。尚、隔壁１１上に有機半導体層１３が残されている場合には、この保護膜１５と同一の外周形状にパターニングされた状態で有機半導体層１３が残されていることとする。
　そして、以上のような保護膜１５が設けられた基板３上が、保護膜１５と共にゲート絶縁膜７’の一部を構成する絶縁膜１６で覆われ、この絶縁膜１７’上に導電性パターンからなるゲート電極５が設けられた構成となっているのである。
＜半導体装置の製造方法＞
　図６は、上述した構成の半導体装置１ｂを作製する手順を示す製造工程図である。次に、これらの図面にしたがって、半導体装置１ｂの製造手順を説明する。なおここでは、第１実施形態において図２（３）～図３（３）を用いて説明した工程を、同様に行えば良い。
　すなわち、先ず図６（１）に示すように、絶縁性の基板３を用意する。この基板１は、最表面が絶縁性であれば特に材料が限定されることはなく、ガラスまたはフレキシブルに屈曲するプラスチック材料であっても良い。
　次に、この基板３上に、Ａｕからなるソース電極９ｓおよびドレイン電極９ｄをパターン形成する。この工程は、第１実施形態において図２（３）を用いて説明したと同様に行われ、例えばリソグラフィー法によって形成したレジストパターンを用いたリフトオフ法により、ソース電極９ｓおよびドレイン電極９ｄのパターン形成を行う。尚、ここで形成されるソース電極９ｓおよびドレイン電極９ｄは、Ａｕからなるものに限定されることはなく、Ａｌ、Ｔｉ、Ｃｒ、Ａｇ、Ｐｔなどの他の金属材料、銀ペーストなどの金属分散材料、ＰＥＤＯＴ／ＰＳＳ［ポリ(3,4-エチレンジオキシチオフェン)／ポリ(4-スチレンスルホナート)］やポリアニリンなどの導電性高分子でも良い。またソース電極９ｓおよびドレイン電極９ｄのパターン形成は、リフトオフ法に限定されることはなく、シャドウマスクを用いた蒸着法、リソグラフィー法によって形成したレジストパターンをマスクにして導電性膜をパターンエッチングする方法、さらには印刷法を適用して行っても良い。尚、リソグラフィー法は、フォトリソグラフィーまたは電子線リソグラフィーであって良い。
　その後、図６（２）に示すように、基板３の上方に開口１１ａを有する絶縁性の隔壁１１を形成する。この工程は、第１実施形態において図２（４）を用いて説明したと同様に行われ、次に成膜する有機半導体層が隔壁１１における開口１１ａの側壁段差によって分離されてパターニングできる構成であることが重要である。また隔壁１１に設ける開口１１ａの形成位置、さらにはここでの図示は省略したソース電極９Ｓやドレイン電極９ｄに達する第２の開口および第３の開口など、必要に応じて複数の開口を設けて良いことも、第１実施形態と同様である。
　次に、図６（３）に示すように、隔壁１１の開口１１ａ内に、両端がソース電極９Ｓおよびドレイン電極９ｄｔに接続される形状で、有機半導体層１３をパターン形成してなるチャネル部半導体層１３ａを形成する。この工程は、第１実施形態において図２（５）を用いて説明したと同様に行われる。
　次に、図６（４）に示すように、有機半導体層１３が形成された基板３上に、有機材料かなる保護膜１５を成膜する。この工程は、第１実施形態において図３（１）を用いて説明したと同様に行われる。すなわち、ここでは、隔壁１１の開口１１ａに設けられた有機半導体層１３（１３ｃｈ）の側壁を含む露出面が、全て保護膜１５で覆われるように、保護膜１５の成膜を行うことが重要である。また、保護膜１５を構成する材料は、有機半導体層１３を構成する有機半導体材料に対して影響を及ぼすことなく成膜可能な有機材料を用いることが重要である。
　次に、図６（５）に示すように、保護膜１５を必要最小限の大きさにパターニングする。この工程は、第１実施形態において図３（２）を用いて説明したと同様に行われる。すなわち、例えば保護膜１５の周端部が隔壁１１の上部に配置され、隔壁１１の開口１１ａ縁を完全に塞ぐ状態となるように保護膜１５をパターニングする。尚、図６（４）で説明した保護膜１５の成膜が予めパターニングされた状態で塗布（印刷を含む）形成されている場合、この工程を省略することができることも第１実施形態と同様である。
　次いで、図６（６）に示すように、パターニングされた保護膜１５を覆う状態で、絶縁膜６を成膜する。この工程は、第１実施形態において図３（３）を用いて説明したと同様に行われる。ただし、ここで形成される絶縁膜１６は、保護膜１５と共にゲート絶縁膜７’を構成するものとなる。したがって、絶縁膜１６は、ゲート絶縁膜７’の一部を構成するものとして適切な材料および膜厚で形成されることとする。
　以上の後には、図５に示したように、絶縁膜1６(ゲート絶縁膜７’）上に、Ｃｕからなる導電性パターンをゲート電極５として形成する。ここでは、例えば真空蒸着法によって成膜したＣｕ膜を、リソグラフィー法によって形成したレジストパターンをマスクにしたエッチング方によってゲート電極５を形成する。尚、ゲート電極５は、Ｃｕからなるものに限定されることはなく、Ｔｉ、Ｃｒ、Ａｇ、Ａｌ、Ｐｔなどの他の金属材料、銀ペーストなどの金属分散材料、ＰＥＤＯＴ／ＰＳＳ［ポリ(3,4-エチレンジオキシチオフェン)／ポリ(4-スチレンスルホナート)］やポリアニリンなどの導電性高分子でも良い。またゲート電極５のパターン形成は、シャドウマスクを用いた蒸着法、さらには印刷法を適用して行っても良い。尚、リソグラフィー法は、フォトリソグラフィーまたは電子線リソグラフィーであって良い。
　以上により、開口１１ａの底部にチャネル部半導体層１３ｃｈを設けたトップゲートボトムコンタクト型の薄膜トランジスタＴｒ’を有する半導体装置１ｂが得られる。
　このようにして得られた第２実施形態の半導体装置１ｂであっても、チャネル部半導体層１３ｃｈが、隔壁１１とこの開口１１ａを埋め込む状態でパターニングされた保護膜１３とによって、より確実に保護される。このため、第１実施形態と同様に、この半導体装置１ｂは、装置特性が良好でありながらも、機械的信頼性の向上によって歩留まりの向上が図られたものとなる。
＜表示装置＞
　図７は、図１の半導体装置１ｂを用いて構成される表示装置２０ｂの一構成例を示す１画素分の概略断面図である。次にこの図を用いて表示装置２０ｂの構成を説明する。
　この図に示す表示装置２０ｂは、各画素に有機電界発光素子ＥＬを設けてなる有機ＥＬ表示装置である。この場合、基板３上に形成した薄膜トランジスタＴｒ’は、有機電界発光素子ＥＬを駆動するための画素回路を構成するものとして各画素に設けられていることとする。
　そして、この薄膜トランジスタＴｒ’を覆う状態で層間絶縁膜１７が設けられており、この層間絶縁膜１７上に、画素電極１９が各画素毎にパターン形成されていることとする。
　ここで画素電極１９は、例えば陽極（または陰極）として用いられるものであって、反射性を有する材料で構成されていることが好ましい。これらの各画素電極１９は、隔壁１１に設けられた第２の開口１１ｂの内側において層間絶縁膜１７および絶縁膜１６に形成された接続孔１７ａを介してドレイン電極９ｄに接続されている。尚、層間絶縁膜１７は平坦化絶縁膜として形成されていることが好ましい。
　また層間絶縁膜１７の上部には、画素電極１９の周縁を覆う形状の絶縁性パターン２１が設けられており、この絶縁性パターン２１から露出している画素電極１９部分が画素開口となる。この画素開口内の画素電極１９の露出面上を完全に覆う状態で、有機ＥＬ層がパター形成されている。この有機ＥＬ層２３は、少なくとも発光層を含み、必要に応じて発光層の陽極側に正孔輸送層や正孔注入層などを設ける一方、発光性の陰極側に必要に応じて電子輸送層や電子注入層などを設けた積層構造として構成されている。また、この有機ＥＬ層２３上には、全画素に共通の対向電極２５が陰極（または陽極）としてベタ膜状に設けられており、画素電極１９と対向電極２５との間に有機ＥＬ層２３を挟持した部分に、有機電界発光素子ＥＬが形成されている。
　このような構成の表示装置２０ｂでも、上述したように保護膜１５が設けられた構成の半導体装置１ｂを用いていることにより、特性の良好な半導体装置１ｂ（薄膜トランジスタＴｒ）によって特性の良好な表示が実現され、かつ機械的な信頼性を大幅に向上させることができる。
≪第３実施形態≫
＜半導体装置の構成＞
　図８に第３実施形態の示す半導体装置１ｃは、ボトムゲートボトムコンタクト型の薄膜トランジスタＴｒを備えている。この図に示す半導体装置１ｃが、図１を用いて説明した第１実施形態の半導体装置１ａと異なるところは、隔壁１１を設けていないところにあり、他の構成は第１実施形態と同様である。
　すなわち、図１に示す半導体装置１ｃは、ボトムゲートボトムコンタクト型の薄膜トランジスタｔｒを備えている。この図に示す半導体装置１ｃは、基板３上に導電性材料からなるゲート電極５がパターン形成されている。このゲート電極５を覆う状態で、基板３の上方にはゲート絶縁膜７が成膜されている。ゲート絶縁膜７上には、ゲート電極５を挟んだ両脇に導電性材料からなるソース電極９ｓ－ドレイン電極９ｄ対がパターン形成されている。
　ソース電極９ｓおよびドレイン電極９ｄが形成された基板３の上方には、有機半導体層１３がパターン形成されている。この有機半導体層１３は、ソース電極９Ｓおよびドレイン電極９ｄ上に端縁が積層された状態で設けられている。そして、この有機半導体層１３をチャネル部半導体層１３ｃｈとした薄膜トランジスタＴｒが構成されている。
　そして、有機半導体層１３が設けられた基板３上には、有機半導体層１３の側壁を含む露出面を完全に覆う状態で保護膜１５がパターン形成されている。この保護膜１５は、有機材料からなるものであり、特にはフッ素系樹脂、水溶性樹脂、またはポリパラキシリレン誘導体などの、有機半導体層１３を構成する有機半導体材料に対して影響を及ぼすことなく成膜可能な材料を用いて構成されている。
　以上のような保護膜１５が設けられた基板３上は、層間絶縁膜１７で覆われ、この層間絶縁膜１７上に配線等の導電性パターン１９が設けられた構成となっている。
＜半導体装置の製造方法＞
　上述した構成の半導体装置１ｃの作製は、第１実施形態において図２（１）～図３（３）を用いて説明した手順において、図２（４）を用いて説明した隔壁の形成を除いた手順を行えば良い。
　ただし、図２（５）を用いて説明した有機半導体層１３の形成においては、隔壁の側壁段差や撥水性または疎水性を利用して有機半導体層１３をパターニングすることはできない。このため、有機半導体層１３を成膜した後にパターニングするか、または印刷法などを適用して予めパターニングされた有機半導体層１３を形成することとする。
　このようにして得られた第３実施形態の半導体装置１ｃであっても、チャネル部半導体層１３ｃｈの側壁を含む露出面が、パターニングによって界面を小さく抑えられた保護膜１３によって保護されている。このため、第１実施形態と同様に、この半導体装置１ｃも、装置特性が良好でありながらも、機械的信頼性の向上によって歩留まりの向上が図られたものとなる。
＜表示装置＞
　図９は、図８の半導体装置１ｃを用いて構成される表示装置２０ｃの一構成例を示す１画素分の概略断面図である。この図に示す表示装置２０ｃが図４を用いて説明した第１実施形態の表示装置２０ａと異なるところは、平坦化絶縁膜として構成される層間絶縁膜１７の下部に隔壁が設けられていないところにあり、他の構成は第１実施形態と同様である。すなわち、表示装置２０ｃは、各画素に有機電界発光素子ＥＬを設けてなる有機ＥＬ表示装置であり、基板３上に形成した薄膜トランジスタＴｒは、有機電界発光素子ＥＬを駆動するための画素回路を構成するものとして各画素に設けられ、また、半導体装置１ａの導電性パターン１９は、画素電極１９として各画素毎にパターン形成されている。そして、この画素電極１９上は、層間絶縁膜１７に形成された接続孔１７ａを介してドレイン電極９ｄに接続され、さらに画素電極１９上に有機ＥＬ層２３および対向電極２５を積層させて有機電界発光素子ＥＬが形成されている。
　このような構成の第３実施形態の表示装置２０ｃであっても、上述したように保護膜１５が設けられた構成の半導体装置１ｃを用いていることにより、特性の良好な半導体装置１ｃ（薄膜トランジスタＴｒ）によって特性の良好な表示が実現され、かつ機械的な信頼性を大幅に向上させることができる。
＜変形例＞
　図１０に半導体装置１ｄは、第３実施形態の変形例であり、ボトムゲートトップコンタクト型の薄膜トランジスタＴｒ”を備えている。この図に示す半導体装置１ｄが、図８を用いて説明した第３実施形態の半導体装置１ｃと異なるところは、有機半導体層１３上に重ねてソース電極９ｓおよびドレイン電極９ｄが設けられているところにあり、他の構成は第４実施形態と同様である。
　このような半導体装置１ｄの形成は、第３実施形態の手順において、有機半導体層１３を形成した後に、ソース電極９ｓおよびドレイン電極９ｄを形成すれば良い。
　またこのような半導体装置１ｄを用いた表示装置の構成は、図９を用いて説明した表示装置における半導体装置１ｃを半導体装置１ｄに置き換えれば良い。
　以上のような変形例の構成であっても、第３実施形態と同様の効果が得られる。
≪第４実施形態≫
＜半導体装置の構成＞
　図１１に第４実施形態の示す半導体装置１ｅは、トップゲートボトムコンタクト型の薄膜トランジスタＴｒを備えている。この図に示す半導体装置１ｅは、図５を用いて説明した第２実施形態の半導体装置１ｂにおいて隔壁１１を設けていないものであり、他の構成は第２実施形態と同様である。
　すなわち、図１１に示す半導体装置１ｅは、トップゲートボトムコンタクト型の薄膜トランジスタｔｒを備えている。この図に示す半導体装置１ｅは、基板３上に導電性材料からなるソース電極９ｓ－ドレイン電極９ｄ対がパターン形成されている。ソース電極９ｓおよびドレイン電極９ｄが形成された基板３の上方には、有機半導体層１３がパターン形成されている。この有機半導体層１３は、ソース電極９Ｓおよびドレイン電極９ｄ上に端縁が積層された状態で設けられている。
　そして、有機半導体層１３が設けられた基板３上には、有機半導体層１３の側壁を含む露出面を完全に覆う状態で保護膜１５がパターン形成されている。この保護膜１５は、有機材料からなるものであり、特にはフッ素系樹脂、水溶性樹脂、またはポリパラキシリレン誘導体などの、有機半導体層１３を構成する有機半導体材料に対して影響を及ぼすことなく成膜可能な材料を用いて構成されている。
　また保護膜１５が形成された基板３上は、絶縁膜１６でおおわれている。この絶縁膜１６は、保護膜１５とともにゲート絶縁膜７'を構成するものとなる。そしてこのような積層構造のゲート絶縁膜７’上に、導電性パターンからなるゲート電極５が設けられているのである。
＜半導体装置の製造方法＞
　上述した構成の半導体装置１ｅの作製は、第２実施形態において図６（１）～図６（６）を用いて説明した手順において、図６（２）を用いて説明した隔壁の形成を除いた手順を行えば良い。
　ただし、図６（３）を用いて説明した有機半導体層１３の形成においては、隔壁の側壁段差や撥水性または疎水性を利用して有機半導体層１３をパターニングすることはできない。このため、有機半導体層１３を成膜した後にパターニングするか、または印刷法などを適用して予めパターニングされた有機半導体層１３を形成することとする。
　このようにして得られた第４実施形態の半導体装置１ｅであっても、チャネル部半導体層１３ｃｈの側壁を含む露出面が、パターニングによって界面を小さく抑えられた保護膜１３によって保護されている。このため、第１実施形態と同様に、この半導体装置１ｅも、装置特性が良好でありながらも、機械的信頼性の向上によって歩留まりの向上が図られたものとなる。
＜表示装置＞
　図１２は、図１１の半導体装置１ｅを用いて構成される表示装置２０ｅの一構成例を示す１画素分の概略断面図である。この図に示す表示装置２０eが図７を用いて説明した第１実施形態の表示装置２０ｂと異なるところは、平坦化絶縁膜として構成される層間絶縁膜１７の下部に隔壁が設けられていないところにあり、他の構成は第２実施形態と同様である。すなわち、表示装置２０ｅは、各画素に有機電界発光素子ＥＬを設けてなる有機ＥＬ表示装置であり、基板３上に形成した薄膜トランジスタＴｒは、有機電界発光素子ＥＬを駆動するための画素回路を構成するものとして各画素に設けられ、また、半導体装置１ａの導電性パターン１９は、画素電極１９として各画素毎にパターン形成されている。そして、この画素電極１９上は、層間絶縁膜１７に形成された接続孔１７ａを介してドレイン電極９ｄに接続され、さらに画素電極１９上に有機ＥＬ層２３および対向電極２５を積層させて有機電界発光素子ＥＬが形成されている。
　このような構成の第４実施形態の表示装置２０ｅであっても、上述したように保護膜１５が設けられた構成の半導体装置１ｅを用いていることにより、特性の良好な半導体装置１ｅ（薄膜トランジスタＴｒ）によって特性の良好な表示が実現され、かつ機械的な信頼性を大幅に向上させることができる。
＜変形例＞
　図１３に半導体装置１ｆは、第４実施形態の変形例であり、トップゲートトップコンタクト型の薄膜トランジスタＴｒ”を備えている。この図に示す半導体装置１ｆが、図１１を用いて説明した第４実施形態の半導体装置１ｃと異なるところは、有機半導体層１３上に重ねてソース電極９ｓおよびドレイン電極９ｄが設けられているところにあり、他の構成は第４実施形態と同様である。
　このような半導体装置１ｆの形成は、第４実施形態の手順において、有機半導体層１３を形成した後に、ソース電極９ｓおよびドレイン電極９ｄを形成すれば良い。
　またこのような半導体装置１ｆを用いた表示装置の構成は、図１２を用いて説明した表示装置における半導体装置１ｅを半導体装置１ｆに置き換えれば良い。
　以上のような変形例の構成であっても、第４実施形態と同様の効果が得られる。
　尚、上述した第１実施形態～第４実施形態においては、有機ＥＬ表示装置に本発明を適用した構成を説明した。しかしながら本発明の表示装置は、例えば液晶表示装置のような薄膜トランジスタを用いて駆動される表示装置に広く適用可能であり、同様の効果を得ることができる。
　以上説明したように本発明によれば、有機半導体層を保護膜で十分に保護しつつも、保護膜界面での剥がれを防止することが可能で、これにより装置特性が良好でありながらも、機械的信頼性の向上による歩留まりの向上を図ることが可能な半導体装置および表示装置を得ることができる。

Claims (11)

  1. 　基板上にパターン形成された有機半導体層と、
    　前記有機半導体層の側壁を含む露出面を覆う状態で前記基板上にパターン形成された保護膜とを備えた半導体装置。
  2. 　請求項１記載の半導体装置において、
    　前記基板上には、開口を備えた絶縁性の隔壁が設けられ、
    　前記有機半導体層は、前記隔壁によって分離された状態で当該隔壁の開口底部にパターン形成され、
    　前記保護膜は、前記隔壁の開口内部を埋め込む状態で設けられている半導体装置。
  3. 　請求項２記載の半導体装置において、
    　前記隔壁上に前記保護膜の周縁部分が配置されている半導体装置。
  4. 　請求項３記載の半導体装置において、
    　前記有機半導体層は、前記隔壁上からの成膜によって形成されたもので、当該隔壁上においては前記保護膜と同一形状にパターニングされている半導体装置。
  5. 　請求項1記載の半導体装置において、
    　前記有機半導体層に端部を接続させた形状で前記保護膜の下層にパターン形成されたソース電極およびドレイン電極と、
    　絶縁膜を介して前記有機半導体層と保護膜との積層部に一部を重ねて配置されたゲート電極とをさらに備えた半導体装置。
  6. 　請求項１記載の半導体装置において、
    　前記保護膜が形成された前記基板上を覆う絶縁膜を備えた半導体装置。
  7. 　請求項６記載の半導体装置において、
    　前記絶縁膜は、感光性レジスト材料を用いて構成されている半導体装置。
  8. 　請求項６記載の半導体装置において、
    　前記絶縁膜上に導電性パターンを設けた半導体装置。
  9. 　請求項1記載の半導体装置において、
    　前記保護膜は、フッ素系樹脂、水溶性樹脂、またはポリパラキシリレン誘導体を用いて構成されている半導体装置。
  10. 　基板上に設けられたゲート電極と、
    　前記ゲート電極を覆うゲート絶縁膜と、
    　当該ゲート絶縁膜上に設けられたソース電極およびドレイン電極と、
    　前記ソース電極およびドレイン電極間における前記ゲート絶縁膜に達する開口を備えて当該ゲート絶縁膜上に設けられた絶縁性の隔壁と、
    　前記隔壁で分離された状態で当該隔壁の開口底部における前記ゲート電極の上方に形成された有機半導体層と、
    　前記有機半導体層の側壁を含む露出面を覆うと共に、前記隔壁の開口内部を埋め込む状態でパターン形成された保護膜と、
    　前記保護膜上および隔壁上に成膜された層間絶縁膜と、
    　前記層間絶縁膜上に設けられると共に、当該層間絶縁膜及び前記隔壁に設けた接続孔を介して前記ソース電極またはドレイン電極に接続された画素電極とを有する表示装置。
  11. 　基板上に設けられたソース電極およびドレイン電極と、
    　前記ソース電極および前記ドレイン電極間に前記基板に達する開口を有して前記基板上に設けられた絶縁性の隔壁と、
    　前記隔壁で分離された状態で当該隔壁の開口底部における前記ソース電極から前記ドレイン電極間にわたって形成された有機半導体層と、
    　前記有機半導体層の側壁を含む露出面を覆うと共に、前記隔壁の開口内部を埋め込む状態でパターン形成された保護膜と、
    　前記保護膜上および隔壁上に成膜された絶縁膜と
    　前記有機半導体層上に重ねる状態で前記絶縁膜上に設けられたゲート電極と、
    　前記ゲート絶縁膜およびゲート電極を覆う層間絶縁膜と、
    　前記層間絶縁膜上に設けられると共に、当該層間絶縁膜及び前記隔壁に設けた接続孔を介して前記ソース電極またはドレイン電極に接続された画素電極とを有する表示装置。
PCT/JP2009/050111 2008-03-17 2009-01-08 半導体装置および表示装置 WO2009116304A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200980108597.9A CN101971348B (zh) 2008-03-17 2009-01-08 半导体器件和显示装置
US12/920,723 US8569745B2 (en) 2008-03-17 2009-01-08 Semiconductor device and display apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008067225A JP2009224542A (ja) 2008-03-17 2008-03-17 半導体装置および表示装置
JP2008-067225 2008-03-17

Publications (1)

Publication Number Publication Date
WO2009116304A1 true WO2009116304A1 (ja) 2009-09-24

Family

ID=41090715

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/050111 WO2009116304A1 (ja) 2008-03-17 2009-01-08 半導体装置および表示装置

Country Status (6)

Country Link
US (1) US8569745B2 (ja)
JP (1) JP2009224542A (ja)
KR (1) KR20110007096A (ja)
CN (1) CN101971348B (ja)
TW (1) TWI404246B (ja)
WO (1) WO2009116304A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021477A (ja) * 2007-07-13 2009-01-29 Sony Corp 半導体装置およびその製造方法、ならびに表示装置およびその製造方法
JP2010258118A (ja) * 2009-04-23 2010-11-11 Sony Corp 半導体装置、半導体装置の製造方法、表示装置、および電子機器
JP2011100831A (ja) * 2009-11-05 2011-05-19 Sony Corp 半導体装置及び半導体装置を用いた表示装置
FR2980913B1 (fr) 2011-09-30 2014-04-18 Commissariat Energie Atomique Procede de structuration d'une couche active organique deposee sur un substrat
WO2013073084A1 (ja) 2011-11-16 2013-05-23 パナソニック株式会社 表示パネルの製造方法および表示パネル
CN103915507A (zh) * 2012-12-31 2014-07-09 瀚宇彩晶股份有限公司 氧化物薄膜晶体管结构及制作氧化物薄膜晶体管的方法
CN104091886B (zh) * 2014-07-04 2016-11-23 京东方科技集团股份有限公司 一种有机薄膜晶体管、阵列基板及制备方法、显示装置
GB2584898B (en) * 2019-06-20 2024-05-08 Flexenable Tech Limited Semiconductor devices
US11176995B2 (en) 2019-07-18 2021-11-16 International Business Machines Corporation Cross-point array of polymer junctions with individually-programmed conductances

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277238A (ja) * 2004-03-26 2005-10-06 Hitachi Ltd 薄膜トランジスタおよびそれを用いた半導体装置
JP2006005330A (ja) * 2004-06-14 2006-01-05 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2006279053A (ja) * 2005-03-29 2006-10-12 Samsung Electronics Co Ltd 有機薄膜トランジスタ表示板及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352057A (ja) * 2005-05-16 2006-12-28 Seiko Epson Corp 膜パターンの形成方法、半導体装置、電気光学装置、及び電子機器
KR20070009013A (ko) * 2005-07-14 2007-01-18 삼성전자주식회사 평판표시장치 및 평판표시장치의 제조방법
KR100745760B1 (ko) * 2006-02-02 2007-08-02 삼성전자주식회사 유기 전자발광 디스플레이 및 그 제조방법
JP4215068B2 (ja) * 2006-04-26 2009-01-28 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
JP2008021838A (ja) * 2006-07-13 2008-01-31 Dainippon Printing Co Ltd 有機半導体素子の製造方法
JP2008277370A (ja) * 2007-04-26 2008-11-13 Sony Corp 半導体装置およびその製造方法、ならびに表示装置およびその製造方法
JP4389962B2 (ja) * 2007-04-26 2009-12-24 ソニー株式会社 半導体装置、電子機器、および半導体装置の製造方法
JP2009021477A (ja) * 2007-07-13 2009-01-29 Sony Corp 半導体装置およびその製造方法、ならびに表示装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277238A (ja) * 2004-03-26 2005-10-06 Hitachi Ltd 薄膜トランジスタおよびそれを用いた半導体装置
JP2006005330A (ja) * 2004-06-14 2006-01-05 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2006279053A (ja) * 2005-03-29 2006-10-12 Samsung Electronics Co Ltd 有機薄膜トランジスタ表示板及びその製造方法

Also Published As

Publication number Publication date
TWI404246B (zh) 2013-08-01
JP2009224542A (ja) 2009-10-01
US20110012097A1 (en) 2011-01-20
CN101971348A (zh) 2011-02-09
US8569745B2 (en) 2013-10-29
KR20110007096A (ko) 2011-01-21
CN101971348B (zh) 2014-06-04
TW201001771A (en) 2010-01-01

Similar Documents

Publication Publication Date Title
WO2009116304A1 (ja) 半導体装置および表示装置
JP4384623B2 (ja) 有機薄膜トランジスタ、その製造方法、及びそれを具備した平板表示装置
KR101137389B1 (ko) 플렉서블 디스플레이용 기판, 이를 제조하는 방법, 및 이 기판제조방법을 이용한 유기 발광 디스플레이 장치의 제조 방법
EP1796171B1 (en) Flat panel display and method of fabricating the same
KR100711161B1 (ko) 유기 ｅｌ 디스플레이
US20100045173A1 (en) Organic light emitting display apparatus and method of manufacturing organic light emitting display apparatus
KR101441159B1 (ko) 유기 박막 트랜지스터 기판 및 그의 제조 방법, 및 화상 표시 패널 및 그의 제조 방법
JP2011171300A (ja) 有機発光ディスプレイ装置及びその製造方法
JPWO2009113239A1 (ja) 有機ｅｌディスプレイパネル及びその製造方法
JP4589830B2 (ja) フレキシブルディスプレイ及びその製造方法
KR101431466B1 (ko) 유기 발광 소자의 제조 방법
US9024449B2 (en) Thin-film transistor element and method for producing same, organic EL display element and method for producing same, and organic EL display device
JP2005166315A (ja) 有機ｅｌ表示装置
US20060186410A1 (en) Thin film transistor and flat panel display device including the same
JP2008159934A (ja) フレキシブルｔｆｔ基板及びその製造方法とフレキシブルディスプレイ
JP4602920B2 (ja) 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法
JP2010212326A (ja) 半導体装置
JP2007134348A (ja) エレクトロルミネッセンス素子、及びエレクトロルミネッセンス素子の製造方法
JP4605319B2 (ja) 薄膜トランジスタの製造方法、及び薄膜トランジスタ
KR101219048B1 (ko) 평판표시장치와 평판표시장치의 제조방법
JP2005142277A (ja) パターンの形成方法、電気光学装置の製造方法、デバイスの製造方法、電子機器
KR20110097743A (ko) 플렉서블 디스플레이용 기판을 제조하는 방법, 및 이 기판제조방법을 이용한 유기 발광 디스플레이 장치의 제조 방법
JP2010282807A (ja) 発光パネル
JP2005093280A (ja) 有機ｅｌ表示装置
JP2006098542A (ja) 有機エレクトロルミネッセンス装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980108597.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09721640

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12920723

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20107019743

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09721640

Country of ref document: EP

Kind code of ref document: A1