WO2009082909A1 - Procédé et dispositif de protection d'une référence de temps de réserve - Google Patents

Procédé et dispositif de protection d'une référence de temps de réserve Download PDF

Info

Publication number
WO2009082909A1
WO2009082909A1 PCT/CN2008/073465 CN2008073465W WO2009082909A1 WO 2009082909 A1 WO2009082909 A1 WO 2009082909A1 CN 2008073465 W CN2008073465 W CN 2008073465W WO 2009082909 A1 WO2009082909 A1 WO 2009082909A1
Authority
WO
WIPO (PCT)
Prior art keywords
clock
time
board
module
real
Prior art date
Application number
PCT/CN2008/073465
Other languages
English (en)
French (fr)
Inventor
Zhan Zhang
Jiang Li
Xiaofang Wang
Original Assignee
Huawei Technologies Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co., Ltd. filed Critical Huawei Technologies Co., Ltd.
Publication of WO2009082909A1 publication Critical patent/WO2009082909A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0641—Change of the master or reference, e.g. take-over or failure of the master

Definitions

  • the present invention relates to communication transmission, and in particular to a method for implementing time master/slave protection and a time master protection device. Background technique
  • Time-transfer technologies such as IEEE1588 and NTP (Network Time Protocol) solve the problem of how the network transmits time. But how can you make the time information passed more reliable? How to ensure that the time information delivered can meet the requirements of the business, such as the time requirement of 3G (3rd Generation, Digital Communication) service?
  • FIG 1 is a schematic diagram of the principle of the existing clock master and backup protection device. See Figure 1: The A and B boards are backed up each other. The clock modules in the A board and the clock modules in the B board are backed up. The clock module in the A board has the same internal structure as the clock module in the B board. The logic module is used to use the output of the main clock module as the output of the entire clock master and backup device.
  • the above-mentioned existing clock master and backup protection device mainly completes the tracking clock reference source, and outputs the system clock frequency and the system frame header function.
  • the working principle is as follows:
  • the master clock module and the backup clock module track the same clock reference source, respectively recover the system clock frequency, generate a system frame header, and send the system clock frequency recovered by the board and the generated system frame header to the board;
  • the main clock module directly outputs the recovered system clock frequency and the generated system frame header;
  • the standby clock module calibrates the clock frequency of the system and the system frame header according to the system clock frequency sent by the main clock module and the system frame header, that is, adjusts the clock frequency of the system board and the phase of the system frame header to make the system clock with the board.
  • the frequency is aligned with the phase of the system frame header and the calibrated system clock frequency and system frame header are output;
  • the logic module will select the system clock frequency and system frame header output of the master clock module based on the indication signals from the A and B boards.
  • the indication signals from the A board and the B board are used to indicate the active/standby mode of the A board and the B board to the logic module.
  • the system will control the main board and the standby board to switch between the active and standby modes.
  • the system clock frequency and system frame header output by the main clock module after the switchover are used as the clock master.
  • phase alignment between the system frame header and the standby system frame header ensures that: During the active/standby switchover, the system clock frequency output by the master clock module and the backup clock module is consistent with the phase of the system frame header, thereby ensuring the clock module.
  • the clock signal output by the clock master/slave protection device does not undergo a significant phase jump, that is, the phase jump when the clock is switched between the master and the backup is small.
  • the existing clock master/backup protection scheme can only ensure the reliability of the clock signal and ensure that the phase jump of the clock master/slave switchover is small; the time information cannot be processed, and the network cannot provide reliable time information. A small phase jump at the time of switching does not guarantee a small jump in time.
  • the embodiments of the present invention provide a method for implementing time master/slave protection and a time master/slave protection device to implement active/standby protection of time.
  • a method for implementing time primary backup protection includes:
  • the main clock time module and the standby clock time module receive time stamp information, and recover time information from the received time stamp information respectively;
  • the main clock time module selects the time information recovered by the board to calibrate the real clock of the board, and sends the calibrated real clock information of the board to the standby clock time module;
  • the standby clock time module selects the real clock information sent by the main clock time module as a reference to calibrate the real clock of the board.
  • a time master protection device includes:
  • the main clock time module is configured to receive timestamp information, recover time information from the timestamp information, and use the time information recovered by the board to calibrate the real clock of the board, and send the board to the standby clock time module in real time.
  • Clock information is configured to receive timestamp information, recover time information from the timestamp information, and use the time information recovered by the board to calibrate the real clock of the board, and send the board to the standby clock time module in real time.
  • a backup clock time module configured to receive timestamp information, recover time information from the timestamp information, and use the real clock information sent by the main clock time module as a reference to calibrate the real clock of the board;
  • a logic module is configured to output real clock information of the main clock time module.
  • the technical solution for implementing the active/standby protection of the time is to set the timestamp information received by the primary clock time module and the standby clock time module by setting two clock time modules that are mutually backup.
  • the time information is recovered; the main clock module selects the time information recovered by the board to calibrate the real clock of the board, and sends the real clock information of the board to the standby clock time module; the master clock time module is selected by the standby clock time module.
  • the real clock information sent is used as a reference to calibrate the real clock of the board, and send the real clock information of the board to the main clock time module.
  • the real clock information of the main clock time module is output, thereby realizing the time master/slave protection.
  • the master clock time module sends its working state, system clock frequency, system frame header and time information to the standby clock time module, and the standby clock time module performs real time on the board.
  • the calibration of the clock is based on the real-time clock information of the main clock time module. This ensures that when the master/slave time module and the backup clock time module are in active/standby switchover, the time jump is small and the master is stable.
  • the backup is performed to improve the reliability of the provided time information and meet the requirements of time information of various services in the network.
  • 1 is a schematic diagram of the principle of an existing clock master and backup protection device
  • FIG. 2 is a schematic flowchart of a method for implementing time master/slave protection according to an embodiment of the present invention
  • FIG. 3 is a schematic diagram of a working mode switching process of a master clock time module according to an embodiment of the present invention
  • FIG. 4 is a schematic diagram of a working mode switching process of a standby clock time module according to an embodiment of the present invention
  • FIG. 5 is a schematic structural diagram of a time master/slave protection device according to Embodiment 1 of the present invention
  • FIG. 6 is a schematic structural diagram of a clock time module in a time master/slave protection device according to Embodiment 1 of the present invention
  • FIG. 7 is a schematic structural diagram of a time master/slave protection device according to Embodiment 2 of the present invention
  • FIG. 8 is a schematic structural diagram of a clock time module in a time master/slave protection device according to Embodiment 2 of the present invention.
  • FIG. 2 is a schematic flowchart of a method for implementing time primary/standby protection according to an embodiment of the present invention. Referring to Figure 2, the method includes:
  • Step 201 The primary clock time module and the standby clock time module receive timestamp information, and recover time information from the received timestamp information respectively.
  • Step 202 The main clock time module selects the time information recovered by the board to calibrate the real clock of the board, and sends the calibrated real clock information of the board to the standby clock time module.
  • Step 203 The backup clock time module selects the main clock time module. The real clock information sent is used as a reference to calibrate the real clock of the board.
  • the real clock output of the main clock time module can be output.
  • the standby clock time module may also send the real clock information of the board to the main clock time module.
  • the system clock can be recovered from the timestamp information by the main clock time module and the backup clock time module, respectively, because the time clock information can recover the time information and recover the system clock frequency. Frequency and sent to the board. In this case, when the real clock information of the main clock time module is output in step 204, the system clock frequency recovered by the main clock time module is further output.
  • the system clock frequency can also be restored in the same manner as the prior art, that is, the master clock time module and the standby clock time module are not only receiving the timestamp information.
  • the clock reference source is further received, and the received clock reference source is respectively tracked to recover the system clock frequency and sent to the opposite board.
  • the real clock information of the main clock time module is output in step 204, the system clock frequency recovered by the main clock time module is further outputted.
  • the timestamp information received by the primary clock time module and the backup clock time module may be the same timestamp information or different timestamp information.
  • the receiving timestamp information is mainly used to recover time information
  • the standby clock time module uses the real clock information sent by the main clock time module as a reference to calibrate the real clock of the board, so that It is possible to ensure that no time hopping occurs when an active/standby switchover occurs, thereby achieving the object of the present invention.
  • the reference clock source received by the main clock time module and the backup clock time module can be the same reference clock source or a different reference clock source.
  • the real clock information includes: time information and a system frame header.
  • Steps 202 and 203 relate to how the master clock time module and the standby clock time module perform calibration and output of the real clock of the board. Because the calibration of the real clock includes two aspects: one is to pack and calibrate the real clock time according to the system frame header and time letter; the other is to calibrate the system clock frequency, and the calibrated system clock frequency is used as real time. The running clock of the clock; therefore, correspondingly, the calibration described in steps 202 and 203 will involve three aspects of time information, system clock frequency and system frame header.
  • the real clock of the calibration board includes: directly selecting the system clock frequency recovered by the board as the system clock frequency and the running clock of the real clock of the board, and directly obtaining the system frame header from the clock frequency of the board system, directly selecting the recovery of the board.
  • the time information is the time of the local real clock.
  • the local real clock can be calibrated in various ways.
  • the following four methods are used as examples:
  • the standby clock module before the switchover can be based on the system clock frequency of the master clock module and the system frame header before the switchover.
  • Perform phase adjustment on the clock frequency of the system and the system frame header to ensure that the system clock frequency of the main clock time module and the standby clock time module and the system frame header can achieve phase smooth switching after the switching occurs, and ensure the output time information.
  • the jump is smaller.
  • phase adjustment techniques such as a digital phase locked loop and an analog phase locked loop can be used.
  • the main clock time module sends the system clock frequency to the standby clock time module, and the standby board does not perform recovery system based on timestamp information or reference clock source. Clock frequency operation.
  • the system clock frequency recovered by the board is used as a reference to calibrate the clock frequency of the board system, and the system clock frequency after calibration is used as the running clock of the real clock of the board; the system frame header generated by the board is used as a reference, and the calibration table is used. Board system frame header; calibrates the real time of the board based on the system frame header and time information sent to the board.
  • the board obtains the clock frequency of the board system according to the system frame header sent to the board, and the system As the running clock of the real clock of the board, the clock frequency directly selects the system frame header generated by the board as the system frame header, and calibrates the real clock time of the board according to the system frame header and time information sent by the board.
  • the master clock module does not send the system clock frequency to the standby clock time module, but only sends the system frame hair to the standby clock time module, and the standby board does not perform time stamp information or reference clock source. The operation of restoring the system clock frequency.
  • the specific method for the backup clock time module to calibrate the real time of the board according to the system frame header and time information sent by the board is as follows:
  • Receiving system frame header and time information (denoted as t); determining whether the transmission time of the system frame header from the board to the board (denoted as Tfl) exceeds a preset time; generally, the preset time may be a system clock frequency Countdown
  • the time of the real clock of the board is set by the sum of the transmission time Tfl, the time information t and the generation period Tfp of the system frame header when the next system frame header is received. , ie: set the real clock time of the board with (t + ⁇ + ⁇ !);
  • the time of the real clock of the board is set by the sum of the time information t and the generation period Tfp of the system frame header, that is: t + ⁇ ) Set the time of the real clock of the board.
  • FIG. 3 and FIG. 4 are respectively schematic diagrams showing the operation mode switching process of the main clock time module and the standby clock time module in the embodiment of the present invention.
  • the general principle is:
  • the working mode switching process of the main clock time module includes the following steps: Step 301:
  • the working mode of the board is the main mode, and the real clock of the board directly tracks the system clock frequency and time information recovered by the board.
  • Step 302 Determine whether the working state of the board is normal. If it is normal, continue to perform the step. Step 301, otherwise, proceed to step 303.
  • Step 303 Determine whether the working state of the board is normal. If it is normal, continue to step 304. Otherwise, proceed to step 301.
  • Step 304 The working mode is switched to the standby mode, and the local real clock is switched to track the system clock frequency, system frame header, and time information sent by the board.
  • the working mode switching process of the standby clock time module includes the following steps: Step 401:
  • the working mode of the board is the standby mode, and the real clock of the board tracks the system clock frequency, system frame header and time information sent by the board.
  • Step 402 Determine whether the working state of the board is normal. If it is normal, continue to step 401. Otherwise, proceed to step 403.
  • Step 403 Determine whether the working state of the board is normal. If it is normal, continue to step 404. Otherwise, proceed to step 401.
  • Step 404 The working mode is switched to the main mode, and the real clock of the board is switched to directly track the system clock frequency and time information recovered by the board.
  • the technical solution for implementing the active/standby time protection in the embodiment of the present invention recovers the received timestamp information by the primary clock time module and the standby clock time module by setting two clock time modules that are mutually backed up.
  • Time information is output; then the main clock time module selects the time information recovered by the board to calibrate the real clock of the board, and sends the real clock information of the board to the standby clock time module; the standby clock time module selects the main clock time module to send The real clock information is used as a reference to calibrate the real clock of the board.
  • the real clock information of the main clock time module is output, thereby achieving the purpose of time master protection.
  • the backup clock time module is based on the real clock information of the main clock time module when performing calibration of the real clock of the board, which can ensure the module in the main clock time and When the active/standby switchover occurs in the backup clock module, the time-to-time transition is small, and a smoother active/standby switchover is implemented. This improves the reliability of the time information provided and meets the time information requirements of various services in the network.
  • Embodiment 1 In this embodiment, the master clock time module and the standby clock time module receive the timestamp information, recover the time information and the system clock frequency from the received timestamp information, and output the system clock frequency, the system frame header, and the time information.
  • FIG. 5 is a schematic structural diagram of a time master and backup protection device according to Embodiment 1 of the present invention.
  • the active/standby protection device at this time includes:
  • the master clock time module 510 is configured to receive the timestamp information, recover the time information from the timestamp information, and use the time information recovered by the board to calibrate the real clock of the board, and send the clock to the standby clock time module 520.
  • the backup clock time module 520 is configured to receive timestamp information, recover time information from the timestamp information, and use the real clock information sent by the main clock time module 510 as a reference to calibrate the real clock of the board;
  • the logic module 530 is configured to output real clock information of the main clock time module 510.
  • the logic module 530 will receive the real clock information from the main clock time module 510 and the real clock information of the standby clock time module 520, and select the real time of the main clock time module 510 according to the indication signal. Clock information output.
  • the master clock time module and the standby clock time module shown in FIG. 5 are further configured to recover the system clock frequency from the received time stamp information, and generate a system frame header according to the system clock frequency;
  • the master clock time module 510 is further configured to send the recovered system clock frequency and system frame hair to the backup clock time module 520;
  • the standby clock time module 520 is further configured to calibrate the system clock frequency and the system frame header by using the system clock frequency recovered by the main clock time module 510 and the system frame header as a reference;
  • the logic module 530 is further configured to output the system clock frequency recovered by the main clock time module 510.
  • the active clock time module and the standby clock time module can send the working status, system clock frequency, system frame header and time information of the board to each other.
  • the main clock time module can also not send the system clock frequency to the standby clock time module.
  • the standby clock time module can be based on the main clock.
  • the system frame header sent by the inter-module gets the system clock frequency.
  • the master-slave relationship between the master clock time module 510 and the standby clock time module 520 is not fixed.
  • the reason why the "main” and “standby” are used between the clock time modules is to illustrate The working principle of the time master and backup protection device needs to be, in fact, the internal clock structure of the master clock time module 510 and the standby clock time module 520 are exactly the same.
  • the distinction between the master clock time module and the standby clock time module involved in other parts of this manual is also for the sake of clear description. It is not limited to the working mode of a certain clock time module must be the main mode or the standby mode.
  • FIG. 6 is a schematic structural diagram of a clock time module in a time master/slave protection device according to Embodiment 1 of the present invention, that is, a schematic diagram of internal components of a master clock time module 510 and a backup clock time module 520 shown in FIG. 5.
  • the clock time module includes: a clock time recovery module 610, configured to receive timestamp information, recover time information and system clock frequency from the timestamp information, and recover time information, system clock frequency, and The working state of the board is sent to the selection module 620 of the board, and the recovered system clock frequency and the working state of the board are sent to the board;
  • the selecting module 620 is configured to select a system clock frequency of the main clock time module as a reference according to the working state of the board and the pair of boards, calibrate the clock frequency of the board system, and send the system clock frequency after the calibration to the board.
  • the real time clock module 630 is configured to send the time information of the main clock time module to the real time clock module 630 of the board according to the working state of the board and the board;
  • the real clock module 630 is configured to: calibrate the time of the real clock of the board by using the time information sent by the selecting module 620 as a reference; and calibrate the clock frequency of the board system by using the system clock frequency sent by the selecting module 620 as a reference, and After the calibration, the clock frequency of the board system runs the real clock of the board, and sends the real clock information of the board to the board.
  • the selection module 620 may further include the following units:
  • the mode selection unit 621 determines the main board according to the working state of the board and the working state of the board sent to the board, and sends a control signal 623 to the phase adjusting unit 622 and the time information selecting unit, where the control signal is used to control the phase adjusting unit 622 to select
  • the system clock frequency of the main clock time module is used as a reference, and the control time information selecting unit 623 selects the main The time information of the clock time module is sent to the real clock module of the board;
  • the phase adjustment unit 622 is configured to: according to a control signal from the mode selection unit, select a corresponding system clock frequency as a reference, perform phase adjustment on the clock frequency of the board system, and send the phase-adjusted clock frequency of the board system to the board.
  • Real clock module 630 and output;
  • the time information selecting unit 623 is configured to send the corresponding time information to the real clock module 630 according to the control signal from the mode selecting unit.
  • the real clock module 630 shown in FIG. 6 may further include:
  • the receiving unit 631 is configured to receive system frame headers and time information.
  • the determining unit 632 is configured to determine whether the transmission time of the system frame header from the board to the board exceeds a preset time, and notify the time calibration unit 633 of the transmission time and the determination result;
  • the time calibration unit 633 is configured to, according to the notification by the determining unit 632, if the determination result is yes, when the next system frame header is received, the transmission time, the time information, and the generation period of the system frame header And the time when the real clock of the board is set; if the judgment result is no, when the next system frame header is received, the real clock of the board is set by the sum of the time information and the generation period of the system frame header time.
  • Embodiment 2 is a diagrammatic representation of Embodiment 1:
  • the master clock time module and the standby clock time module receive the timestamp information and the clock reference source, recover the time information from the timestamp information, recover the system clock frequency from the clock reference source, and output the system clock frequency and the system frame. Head and time information.
  • FIG. 7 is a schematic structural diagram of a time master/slave protection device according to Embodiment 2 of the present invention.
  • the active/standby protection device at this time includes:
  • the main clock time module 710 is configured to receive timestamp information and a clock reference source, recover time information from the timestamp information, track the clock reference source to recover the system clock frequency, generate a system frame header, and select the present
  • the time information recovered by the board and the system clock frequency are used to calibrate the real clock of the board, and the real clock information and the system clock frequency of the board are sent to the standby clock time module 720;
  • the backup clock time module 720 is configured to receive timestamp information and a clock reference source, recover time information from the timestamp information, track the clock reference source recovery system clock frequency, and select the primary clock time module 720 to send
  • the real clock information is used as a reference to calibrate the real clock information of the board, send the real clock information of the board to the main clock time module 720, select the system clock frequency sent by the main clock time module 720 as a reference, and calibrate the system clock frequency of the board;
  • the logic module 730 is configured to output real clock information of the main clock time module 720 and a system clock frequency.
  • the active clock time module and the backup clock time module will send the working status, system clock frequency, system frame header and time information of the board to each other.
  • the main clock time module can also not send the system clock frequency to the standby clock time module.
  • the standby clock time module can obtain the system clock frequency according to the system frame header sent by the main clock time module.
  • FIG. 8 is a schematic structural diagram of a clock time module in a time master/slave protection device according to Embodiment 2 of the present invention, that is, a schematic diagram of internal components of a master clock time module 710 and a backup clock time module 720 shown in FIG. 7.
  • the clock time module includes a time recovery module 810, configured to receive timestamp information, recover time information from the timestamp information, and send the recovered time information to the selection module 830 of the board, and The working state of the board is sent to the selection module 830 and the board of the board;
  • the clock tracking module 820 is configured to receive a clock reference source, track the clock reference source, recover the system clock frequency, and send the recovered system clock frequency to the selection module 830 of the board and the board;
  • the selecting module 830 is configured to select a system clock frequency of the main clock time module as a reference according to the working state of the board and the pair board, calibrate the clock frequency of the board system, and send the system clock frequency after the calibration to the board.
  • the real time clock module 830 is configured to send the time information of the main clock time module to the real time clock module 830 of the board according to the working state of the board and the board;
  • the real clock module 840 is used for the working state of the board and the board, and uses the real clock information of the main clock time module as a reference to calibrate the real clock time of the board;
  • the system clock frequency recovered by the module is used as a reference to calibrate the clock frequency of the board system, and the real clock of the board is run at the clock frequency of the calibrated board system, and the real clock information of the board is sent to the board.
  • the selection module 830 shown in FIG. 8 may include a mode selection unit 621, a phase adjustment unit 622, and a time information selection unit 623 in the selection module 620 as shown in FIG. 6, and the functions performed by the respective units are corresponding to those shown in FIG. The units are identical and will not be described here.
  • the real clock module 840 shown in FIG. 8 may also include a receiving unit 631, a determining unit 632, and a time calibration unit 633 in the real clock module 630 as shown in FIG.
  • the functions performed by the unit are exactly the same as those of the corresponding unit shown in FIG. 6, and details are not described herein again.
  • the time master/slave protection device recovers the time information from the received timestamp information by setting the two clock time modules that are mutually backup, and the master clock time module and the backup clock time module;
  • the clock time module selects the time information recovered by the board to calibrate the real clock of the board, and sends the real clock information of the board to the standby clock time module.
  • the standby clock time module selects the real clock information sent by the main clock time module as a reference, and calibrates.
  • the real clock of the board sends the real clock information of the board to the main clock time module. Finally, the real clock information of the main clock time module is output, thereby implementing time master and backup protection.
  • the master clock time module and the backup clock time module will mutually transmit each other's working state, system clock frequency, system frame header and time information, and the standby clock time module is in progress.
  • the calibration of the real clock of the board is based on the real-time clock information of the main clock time module. This ensures that when the master/slave time module is in active/standby switchover, the guaranteed time jump is small. Smooth master/slave switching improves the reliability of the time information provided and meets the time information requirements of various services in the network.
  • the method of the above embodiment can be implemented by hardware related to program instructions, and the program can be stored in a readable storage medium, and the program executes the corresponding steps in the above method when executed.
  • the storage medium may be, for example, a ROM/RAM, a magnetic disk, an optical disk, or the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electric Clocks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

实现时间主备保护的方法及时间主备保护装置 本申请要求于 2007年 12月 14日提交中国专利局， 申请号为 200710302116.0, 发明名称为 "实现时间主备保护的方法及时间主备 保护装置"的中国专利申请的优先权， 其全部内容通过引用结合在本 申请中。 技术领域
本发明涉及通讯传输，特别涉及一种实现时间主备保护的方法及 时间主备保护装置。 背景技术
随着移动通信技术和下一代网技术的发展， 如何用更低的成本、 更优的质量来传递时间信息引起了通信界的极大关注。 IEEE1588、 NTP ( Network Time Protocol, 网络时间协议）等时间传递技术解决 了网络如何传递时间的方法问题。但是， 如何能够使所传递的时间信 息更加可靠？ 如何保证所传递的时间信息能够满足业务的要求，例如 3G ( 3rd Generation, 第三代数字通信 ) 业务对于时间的要求？
传统通信网络中需要传递网络时钟，为了保证所传递的网络时钟 的可靠性， 通常釆用时钟主备保护方案。 图 1为现有时钟主备保护装 置的原理示意图。 参见图 1 : A板和 B板互为备份， A板中的时钟模 块和 B板中的时钟模块互为备份， A板中的时钟模块与 B板中的时 钟模块的内部组成结构完全相同，逻辑模块用于将主时钟模块的输出 作为整个时钟主备保护装置的输出。
在不需要进行主备倒换时，上述现有时钟主备保护装置主要完成 跟踪时钟参考源， 输出系统时钟频率和系统帧头的功能， 其工作原理 为：
主时钟模块和备时钟模块跟踪同一路时钟参考源，分别恢复出系 统时钟频率， 并产生系统帧头， 并向对板发送本板所恢复出的系统时 钟频率和所产生的系统帧头； 主时钟模块将所恢复出的系统时钟频率和所产生的系统帧头直 接输出；
备时钟模块根据主时钟模块发送的系统时钟频率和系统帧头校 准本板系统时钟频率和系统帧头， 即： 调整本板系统时钟频率和系统 帧头的相位， 使之与对板的系统时钟频率和系统帧头的相位对齐， 并 将经校准后的系统时钟频率和系统帧头输出；
逻辑模块将根据来自于 A板和 B板的指示信号选择主时钟模块 的系统时钟频率和系统帧头输出。 所述来自于 A板和 B板的指示信 号用于向逻辑模块指示 A板和 B板的主备模式。
当检测到主板工作不正常、 而备板工作正常时， 系统将控制主板 和备板进行主备模式的倒换，将倒换之后的主时钟模块所输出的系统 时钟频率和系统帧头作为时钟主备保护装置的系统时钟频率和系统 帧头输出。 由上述时钟主备保护装置的工作原理可见， 备时钟模块对 主时钟模块和备时钟模块所产生的系统时钟频率进行了相位对齐，此 外，备时钟模块根据主时钟模块的系统帧头进行了主系统帧头和备系 统帧头的相位对齐， 上述操作保证了： 进行主备倒换时， 主时钟模块 和备时钟模块各自输出的系统时钟频率和系统帧头的相位一致，从而 保证了在时钟模块发生倒换时 ,时钟主备保护装置所输出的时钟信号 不会发生比较明显的相位跳变，即：保证时钟主备倒换时的相跳很小。
然而， 上述现有时钟主备保护方案只能保证时钟信号的可靠性， 并保证时钟主备倒换时的相跳很小； 不能处理时间信息， 不能为网络 提供可靠的时间信息， 并且， 主备倒换时的相跳较小并不能保证时间 的跳变较小。
发明内容
有鉴于此，本发明实施例提供一种实现时间主备保护的方法以及 时间主备保护装置， 实现时间的主备保护。
为达到上述目的， 本发明实施例的技术方案具体是这样实现的： 一种实现时间主备保护的方法， 包括：
主时钟时间模块和备时钟时间模块接收时间戳信息，分别从所接 收的时间戳信息中恢复出时间信息；
主时钟时间模块选择本板恢复出的时间信息校准本板的实时钟， 并向备时钟时间模块发送校准后的本板实时钟信息；
备时钟时间模块选择主时钟时间模块发送的实时钟信息作为参 考， 校准本板的实时钟。
一种时间主备保护装置， 包括：
主时钟时间模块， 用于接收时间戳信息， 从所述时间戳信息中恢 复出时间信息， 并用于选择本板恢复出的时间信息校准本板的实时 钟， 向备时钟时间模块发送本板实时钟信息；
备时钟时间模块， 用于接收时间戳信息， 从所述时间戳信息中恢 复出时间信息，并用于选择主时钟时间模块发送的实时钟信息作为参 考， 校准本板的实时钟；
逻辑模块， 用于将主时钟时间模块的实时钟信息输出。
由上述技术方案可见，本发明实施例所提供的实现时间主备保护 的技术方案， 通过设置两个互为备份的时钟时间模块， 由主时钟时间 模块和备时钟时间模块从接收的时间戳信息中恢复出时间信息；然后 由主时钟时间模块选择本板恢复出的时间信息校准本板的实时钟，并 向备时钟时间模块发送本板实时钟信息； 由备时钟时间模块选择主时 钟时间模块发送的实时钟信息作为参考， 校准本板的实时钟， 并向主 时钟时间模块发送本板实时钟信息； 最后， 输出主时钟时间模块的实 时钟信息， 从而实现了时间主备保护。 并且， 由于本发明实施例所公 开的技术方案中，主时钟时间模块将自身的工作状态、系统时钟频率、 系统帧头和时间信息发送给备时钟时间模块，备时钟时间模块在进行 本板实时钟的校准时是以主时钟时间模块的实时钟信息为参考的，这 能保证在主时钟时间模块和备时钟时间模块发生主备倒换时，保证时 间的跳变较小， 实现较为平稳的主备倒换， 从而提高所提供的时间信 息的可靠性， 满足网络中各种业务对时间信息的要求。 附图说明
图 1为现有时钟主备保护装置的原理示意图；
图 2为本发明实施例中实现时间主备保护的方法的流程示意图； 图 3 为本发明实施例中主时钟时间模块的工作模式倒换流程示 意图；
图 4 为本发明实施例中备时钟时间模块的工作模式倒换流程示 意图；
图 5为本发明实施例一中时间主备保护装置的组成结构示意图； 图 6 为本发明实施例一的时间主备保护装置中时钟时间模块的 组成结构示意图；
图 7为本发明实施例二中时间主备保护装置的组成结构示意图； 图 8 为本发明实施例二的时间主备保护装置中时钟时间模块的 组成结构示意图。 具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白， 以下参照附 图并举实施例， 对本发明作进一步详细说明。
图 2为本发明实施例中实现时间主备保护的方法的流程示意图。 参见图 2, 该方法包括：
步骤 201 : 主时钟时间模块和备时钟时间模块接收时间戳信息， 分别从所接收的时间戳信息中恢复出时间信息；
步骤 202: 主时钟时间模块选择本板恢复出的时间信息校准本板 的实时钟， 并向备时钟时间模块发送校准后的本板实时钟信息； 步骤 203： 备时钟时间模块选择主时钟时间模块发送的实时钟信 息作为参考， 校准本板的实时钟。
至此， 结束本实施例实现时间主备保护的方法流程。 可以将主时 钟时间模块的实时钟输出。 在上述步骤 203中，备时钟时间模块也可以向主时钟时间模块发 送本板实时钟信息。
由于根据时间戳信息不仅能恢复出时间信息还能恢复出系统时 钟频率， 因此， 在上述步骤 201中， 主时钟时间模块和备时钟时间模 块可以进一步分别从所述时间戳信息中恢复出系统时钟频率，并发送 给对板。 这种情况下， 在步骤 204输出主时钟时间模块的实时钟信息 时， 将进一步输出主时钟时间模块恢复出的系统时钟频率。
当然， 考虑到与现有时钟主备保护方案的兼容性， 也可以釆用与 现有技术相同的方式恢复系统时钟频率， 即： 主时钟时间模块和备时 钟时间模块除接收时间戳信息之外， 还进一步接收时钟参考源， 分别 跟踪所接收的时钟参考源恢复出系统时钟频率， 并发送给对板。 这种 情况下， 在步骤 204输出主时钟时间模块的实时钟信息时， 也将进一 步输出主时钟时间模块恢复出的系统时钟频率。
上述方法中，主时钟时间模块和备时钟时间模块所接收的时间戳 信息可以是同一时间戳信息， 也可以是不同时间戳信息。 这是因为： 接收时间戳信息主要是用于恢复时间信息， 而根据上述步骤 203 , 备 时钟时间模块将以主时钟时间模块发送的实时钟信息作为参考，校准 本板的实时钟， 这样， 就能够保证在发生主备倒换时不发生时间的跳 变， 从而实现本发明的目的。 类似的， 主时钟时间模块和备时钟时间 模块所接收的参考时钟源可以是同一路参考时钟源，也可以是不同的 参考时钟源。
上述方法中， 所述实时钟信息包括： 时间信息和系统帧头。
步骤 202和步骤 203涉及主时钟时间模块和备时钟时间模块如何 进行本板实时钟的校准与输出。由于，对实时钟的校准包括两个方面： 一方面是根据系统帧头和时间信 ,包、校准实时钟的时间；另一方面是校 准系统时钟频率， 并将校准后的系统时钟频率作为实时钟的运行时 钟； 因此，相应的，步骤 202和步骤 203所述的校准将涉及时间信息、 系统时钟频率和系统帧头三个方面。
对于主时钟时间模块， 当确定本板的工作模式为主模式时， 所述 校准本板的实时钟包括：直接选择本板所恢复出的系统时钟频率作为 系统时钟频率以及运行本板实时钟的运行时钟 ,直接由本板系统时钟 频率得到系统帧头，直接选择本板所恢复出的时间信息本地实时钟的 时间。
对于备时钟时间模块， 当确定本板的工作模式为备模式时， 可以 釆用多种方式进行本地实时钟的校准， 以下举四种方式为例：
第一种方式：
直接选择对板所恢复出的系统时钟频率作为系统时钟频率以及 运行本板实时钟的运行时钟，直接选择对板所产生的系统帧头作为系 统帧头，根据对板所发送的系统帧头和时间信息校准本板实时钟的时 间。
这种方式下，在主时钟时间模块和备时钟时间模块之间发生主备 模式的倒换时，倒换之前的备时钟时间模块可以根据倒换之前的主时 钟时间模块的系统时钟频率和系统帧头 ,对本板系统时钟频率和系统 帧头进行相位调整， 以保证发生倒换之后， 主时钟时间模块和备时钟 时间模块的系统时钟频率、 系统帧头能够实现相位平滑切换， 并保证 所输出的时间信息的跳变较小。 在本发明后续描述过程中， 涉及相位 调整时， 可以釆用多种相位调整技术， 如： 数字锁相环、 模拟锁相环 等。
这种方式不仅普遍适用于各种应用场景， 还适用于以下特殊场 景： 主时钟时间模块将系统时钟频率发送给备时钟时间模块， 并且， 备板不进行根据时间戳信息或参考时钟源恢复系统时钟频率的操作。
第二种方式：
以对板所恢复出的系统时钟频率作为参考，校准本板系统时钟频 率， 以校准之后的系统时钟频率作为本板实时钟的运行时钟； 以对板 所产生的系统帧头作为参考， 校准本板系统帧头； 根据对板所发送的 系统帧头和时间信息校准本板实时钟的时间。
第三种方式：
本板根据对板发送的系统帧头得到本板系统时钟频率，以该系统 时钟频率作为本板实时钟的运行时钟，直接选择对板所产生的系统帧 头作为系统帧头，根据对板所发送的系统帧头和时间信息校准本板实 时钟的时间。
这种方式针对如下情况：主时钟时间模块不将系统时钟频率发送 给备时钟时间模块， 而只将系统帧头发送给备时钟时间模块， 并且， 备板不进行根据时间戳信息或参考时钟源恢复系统时钟频率的操作。
上述三种方式下，备时钟时间模块根据对板所发送的系统帧头和 时间信息校准本板实时钟的时间的具体方法为：
接收系统帧头和时间信息（记为 t ); 判断系统帧头从对板到本板 的传送时间 （记为 Tfl )是否超过预先设置的时间； 通常， 该预先设 置的时间可以是系统时钟频率的倒数；
如果超过预先设置的时间， 则在接收到下一个系统帧头时， 以所 述传送时间 Tfl、 所述时间信息 t与所述系统帧头的产生周期 Tfp之 和置位本板实时钟的时间， 即： 以 （t + Τφ + Τί! )置位本板实时钟的 时间；
如果不超过预先设置的时间， 则在接收到下一个系统帧头时， 以 所述时间信息 t与所述系统帧头的产生周期 Tfp之和置位本板实时钟 的时间， 即： 以 （t + Τφ )置位本板实时钟的时间。
当时钟时间模块发生故障， 导致工作状态不正常时， 可能需要进 行主备倒换。图 3和图 4分别示出了本发明实施例中主时钟时间模块 和备时钟时间模块的工作模式倒换流程示意图。 总的原则是：
当本板为主模式时， 只要对板工作状态不正常， 将永远不会发生 主备倒换；
当本板为备模式时， 只要本板工作状态不正常， 将永远不会发生 主备倒换。
参见图 3 , 主时钟时间模块的工作模式倒换流程包括以下步骤： 步骤 301 : 本板工作模式为主模式， 本板实时钟直接跟踪本板恢 复出的系统时钟频率和时间信息。
步骤 302: 判断本板工作状态是否正常， 如果正常， 继续执行步 骤 301 , 否则， 继续执行步骤 303。
步骤 303: 判断对板工作状态是否正常， 如果正常， 继续执行步 骤 304, 否则， 继续执行步骤 301。
步骤 304: 工作模式倒换为备模式， 本地实时钟切换为跟踪对板 发送过来的系统时钟频率、 系统帧头和时间信息。
参见图 4, 备时钟时间模块的工作模式倒换流程包括以下步骤： 步骤 401 : 本板工作模式为备模式， 本板实时钟跟踪对板发送过 来的系统时钟频率、 系统帧头和时间信息。
步骤 402: 判断对板工作状态是否正常， 如果正常， 继续执行步 骤 401 , 否则， 继续执行步骤 403。
步骤 403: 判断本板工作状态是否正常， 如果正常， 继续执行步 骤 404, 否则， 继续执行步骤 401。
步骤 404: 工作模式倒换为主模式， 本板实时钟切换为直接跟踪 本板恢复出的系统时钟频率和时间信息。
由上述可见，本发明实施例所提供的实现时间主备保护的技术方 案， 通过设置两个互为备份的时钟时间模块， 由主时钟时间模块和备 时钟时间模块从接收的时间戳信息中恢复出时间信息；然后由主时钟 时间模块选择本板恢复出的时间信息校准本板的实时钟，并向备时钟 时间模块发送本板实时钟信息； 由备时钟时间模块选择主时钟时间模 块发送的实时钟信息作为参考， 校准本板的实时钟； 最后， 输出主时 钟时间模块的实时钟信息， 从而达到时间主备保护的目的。 并且， 由 于本发明实施例所公开的技术方案中，备时钟时间模块在进行本板实 时钟的校准时是以主时钟时间模块的实时钟信息为参考的，这能保证 在主时钟时间模块和备时钟时间模块发生主备倒换时，保证时间的跳 变较小， 实现较为平稳的主备倒换， 从而提高所提供的时间信息的可 靠性， 满足网络中各种业务对时间信息的要求。
对应于上述实现主备保护的方法，本发明实施例中提供了相应的 时间主备保护装置， 以下结合附图通过两个实施例进行详细说明。
实施例一： 本实施例中， 主时钟时间模块和备时钟时间模块接收时间戳信 息， 从所接收的时间戳信息中恢复时间信息和系统时钟频率， 并输出 系统时钟频率、 系统帧头和时间信息。
图 5为本发明实施例一中时间主备保护装置的组成结构示意图。 参见图 5 , 该时间主备保护装置包括：
主时钟时间模块 510 , 用于接收时间戳信息， 从所述时间戳信息 中恢复出时间信息 ,并用于选择本板恢复出的时间信息校准本板的实 时钟， 向备时钟时间模块 520发送本板实时钟信息；
备时钟时间模块 520 , 用于接收时间戳信息， 从所述时间戳信息 中恢复出时间信息，并用于选择主时钟时间模块 510发送的实时钟信 息作为参考， 校准本板的实时钟；
逻辑模块 530 , 用于将主时钟时间模块 510的实时钟信息输出。 这里， 与现有技术相同， 逻辑模块 530将接收到来自于主时钟时间模 块 510的实时钟信息、 以及备时钟时间模块 520的实时钟信息， 并根 据指示信号来选择主时钟时间模块 510的实时钟信息输出。
图 5所示主时钟时间模块和备时钟时间模块，还用于从所接收的 时间戳信息中恢复出系统时钟频率，并才艮据所述系统时钟频率产生系 统帧头；
所述主时钟时间模块 510 , 还用于将所述恢复出的系统时钟频率 和系统帧头发送给备时钟时间模块 520;
所述备时钟时间模块 520 , 还用于以主时钟时间模块 510恢复出 的系统时钟频率和系统帧头作为参考，校准本板系统时钟频率和系统 帧头；
所述逻辑模块 530 , 还用于将主时钟时间模块 510恢复出的系统 时钟频率输出。
在图 5所示时钟主备保护装置中，主时钟时间模块和备时钟时间 模块之间可以互相向对板发送本板的工作状态、 系统时钟频率、 系统 帧头和时间信息。 如前所述， 主时钟时间模块也可以不将系统时钟频 率发送给备时钟时间模块， 此时，备时钟时间模块可以根据主时钟时 间模块所发送的系统帧头得到系统时钟频率。
图 5中，主时钟时间模块 510与备时钟时间模块 520之间的主备 关系并不是固定不变的， 之所以在时钟时间模块之间冠以定语 "主" 和 "备"， 是为了说明时间主备保护装置的工作原理需要， 实际上， 主时钟时间模块 510与备时钟时间模块 520 的内部组成结构完全相 同。本说明书其他部分所涉及的对主时钟时间模块与备时钟时间模块 的区分， 也是出于描述清楚的需要， 并非限定某个时钟时间模块的工 作模式一定是主模式或备模式。
图 6 为本发明实施例一的时间主备保护装置中时钟时间模块的 组成结构示意图，也就是图 5所示主时钟时间模块 510和备时钟时间 模块 520的内部组成结构示意图。 参见图 6, 该时钟时间模块包括： 时钟时间恢复模块 610, 用于接收时间戳信息， 从所述时间戳信 息中恢复出时间信息和系统时钟频率， 将恢复出的时间信息、 系统时 钟频率和本板的工作状态发送给本板的选择模块 620 , 将恢复出的系 统时钟频率和本板的工作状态发送给对板；
选择模块 620 , 用于根据本板和对板的工作状态， 选择主时钟时 间模块的系统时钟频率作为参考， 校准本板系统时钟频率， 并将所述 校准之后的系统时钟频率发送给本板的实时钟模块 630, 并用于根据 本板和对板的工作状态，选择主时钟时间模块的时间信息发送给本板 的实时钟模块 630;
实时钟模块 630, 用于， 以选择模块 620发送的时间信息作为参 考， 校准本板实时钟的时间； 以选择模块 620发送的系统时钟频率作 为参考， 校准本板系统时钟频率， 并以所述校准后的本板系统时钟频 率运行本板的实时钟， 向对板发送本板的实时钟信息。
其中， 选择模块 620中进一步可以包括如下单元：
模式选择单元 621 , 根据本板工作状态和对板发送的对板工作状 态确定主板，并向相位调整单元 622和时间信息选择单元发送控制信 号 623 , 所述控制信号用于控制相位调整单元 622选择主时钟时间模 块的系统时钟频率作为参考，以及控制时间信息选择单元 623选择主 时钟时间模块的时间信息发送给本板实时钟模块；
相位调整单元 622 , 用于根据来自于模式选择单元的控制信号， 选择相应的系统时钟频率作为参考，对本板系统时钟频率进行相位调 整，并将相位调整后的本板系统时钟频率发送给本板实时钟模块 630 , 并输出；
时间信息选择单元 623 , 用于根据来自于模式选择单元的控制信 号， 选择相应的时间信息发送给实时钟模块 630。
对于处于备模式的时钟时间模块来说， 图 6所示实时钟模块 630 中可以进一步包括：
接收单元 631 , 用于接收系统帧头和时间信息；
判断单元 632 , 用于判断系统帧头从对板到本板的传送时间是否 超过预先设置的时间 ,将所述传送时间和判断结果通知时间校准单元 633 ;
时间校准单元 633 , 用于根据判断单元 632的通知， 如果判断结 果为是， 则在接收到下一个系统帧头时， 以所述传送时间、 所述时间 信息与所述系统帧头的产生周期之和置位本板实时钟的时间；如果判 断结果为否， 则在接收到下一个系统帧头时， 以所述时间信息与所述 系统帧头的产生周期之和置位本板实时钟的时间。
实施例二：
本实施例中，主时钟时间模块和备时钟时间模块接收时间戳信息 和时钟参考源， 从时间戳信息中恢复时间信息， 从时钟参考源中恢复 系统时钟频率， 并输出系统时钟频率、 系统帧头和时间信息。
图 7为本发明实施例二中时间主备保护装置的组成结构示意图。 参见图 7 , 该时间主备保护装置包括：
主时钟时间模块 710 , 用于接收时间戳信息和时钟参考源， 从所 述时间戳信息中恢复出时间信息，跟踪所述时钟参考源恢复出系统时 钟频率、 产生系统帧头； 并用于选择本板恢复出的时间信息和系统时 钟频率校准本板的实时钟，向备时钟时间模块 720发送本板实时钟信 息和系统时钟频率； 备时钟时间模块 720 , 用于接收时间戳信息和时钟参考源， 从所 述时间戳信息中恢复出时间信息，跟踪所述时钟参考源恢复系统时钟 频率， 并用于选择主时钟时间模块 720发送的实时钟信息作为参考， 校准本板的实时钟信息， 向主时钟时间模块 720 发送本板实时钟信 息， 选择主时钟时间模块 720发送的系统时钟频率作为参考， 校准本 板的系统时钟频率；
逻辑模块 730 , 用于将主时钟时间模块 720的实时钟信息和系统 时钟频率输出。
在图 7所示时钟主备保护装置中，主时钟时间模块和备时钟时间 模块之间将互相向对板发送本板的工作状态、 系统时钟频率、 系统帧 头和时间信息。 如前所述， 主时钟时间模块也可以不将系统时钟频率 发送给备时钟时间模块， 此时， 备时钟时间模块可以根据主时钟时间 模块所发送的系统帧头得到系统时钟频率。
图 8 为本发明实施例二的时间主备保护装置中时钟时间模块的 组成结构示意图，也就是图 7所示主时钟时间模块 710和备时钟时间 模块 720的内部组成结构示意图。 参见图 8 , 该时钟时间模块包括 时间恢复模块 810 , 用于接收时间戳信息， 从所述时间戳信息中 恢复出时间信息， 将恢复出的时间信息发送给本板的选择模块 830 , 将本板的工作状态发送给本板的选择模块 830和对板；
时钟跟踪模块 820 , 用于接收时钟参考源， 跟踪所述时钟参考源 恢复出系统时钟频率 ,将恢复出的系统时钟频率发送给对板和本板的 选择模块 830;
选择模块 830 , 用于根据本板和对板的工作状态， 选择主时钟时 间模块的系统时钟频率作为参考， 校准本板系统时钟频率， 并将所述 校准之后的系统时钟频率发送给本板的实时钟模块 830 , 并用于根据 本板和对板的工作状态，选择主时钟时间模块的时间信息发送给本板 的实时钟模块 830;
实时钟模块 840 , 用于 居本板和对板的工作状态， 以主时钟时 间模块的实时钟信息作为参考， 校准本板实时钟的时间； 以主时钟时 间模块恢复出的系统时钟频率作为参考， 校准本板系统时钟频率， 并 以所述校准后的本板系统时钟频率运行本板的实时钟，向对板发送本 板的实时钟信息。
图 8所示选择模块 830中可以包括如图 6所示选择模块 620中的 模式选择单元 621、 相位调整单元 622和时间信息选择单元 623 , 所 述各个单元所完成的功能与图 6所示相应单元完全相同，在此不再赘 述。
对于处于备模式的时钟时间模块来说， 图 8所示实时钟模块 840 中也可以包括如图 6所示实时钟模块 630中的接收单元 631、 判断单 元 632和时间校准单元 633 , 所述各个单元所完成的功能与图 6所示 相应单元完全相同， 在此不再赘述。
本发明实施例所提供的时间主备保护装置，通过设置两个互为备 份的时钟时间模块，由主时钟时间模块和备时钟时间模块从接收的时 间戳信息中恢复出时间信息；然后由主时钟时间模块选择本板恢复出 的时间信息校准本板的实时钟 ,并向备时钟时间模块发送本板实时钟 信息； 由备时钟时间模块选择主时钟时间模块发送的实时钟信息作为 参考，校准本板的实时钟，并向主时钟时间模块发送本板实时钟信息； 最后，输出主时钟时间模块的实时钟信息，从而实现了时间主备保护。 并且， 由于本发明实施例所公开的技术方案中， 主时钟时间模块和备 时钟时间模块之间将互相发送彼此的工作状态、 系统时钟频率、 系统 帧头和时间信息，备时钟时间模块在进行本板实时钟的校准时是以主 时钟时间模块的实时钟信息为参考的，这能保证在主时钟时间模块和 备时钟时间模块发生主备倒换时， 保证时间的跳变较小， 实现较为平 稳的主备倒换， 从而提高所提供的时间信息的可靠性， 满足网络中各 种业务对时间信息的要求。
本领域普通技术人员可以理解实现上述实施例方法时可以通过 程序指令相关的硬件来完成，所述的程序可以存储于可读取存储介质 中， 该程序在执行时执行上述方法中的对应步骤。 所述的存储介质可 以如： ROM/RAM、 磁碟、 光盘等。 以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的 保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、 改进等， 均应包含在本发明的保护范围之内。

Claims

权利要求
1、 一种实现时间主备保护的方法， 其特征在于， 包括： 主时钟时间模块和备时钟时间模块接收时间戳信息，并分别从所 接收的时间戳信息中恢复出时间信息；
主时钟时间模块选择本板恢复出的时间信息校准本板的实时钟， 并向备时钟时间模块发送校准后的本板实时钟信息；
备时钟时间模块选择主时钟时间模块发送的实时钟信息作为参 考， 校准本板的实时钟。
2、 根据权利要求 1所述的方法， 其特征在于， 所述方法进一步 包括：
主时钟时间模块和备时钟时间模块分别从所接收的时间戳信息 中恢复出系统时钟频率， 并才艮据所述系统时钟频率产生系统帧头； 主 时钟时间模块将所述恢复出的系统时钟频率和系统帧头发送给备时 钟时间模块；备时钟时间模块以主时钟时间模块恢复出的系统时钟频 率和系统帧头作为参考， 校准本板系统时钟频率和系统帧头。
3、 根据权利要求 1所述的方法， 其特征在于， 所述方法进一步 包括：
主时钟时间模块和备时钟时间模块接收时钟参考源，分别跟踪所 接收的时钟参考源恢复出系统时钟频率，并根据所述系统时钟频率产 生系统帧头；主时钟时间模块将所述恢复出的系统时钟频率和系统帧 头发送给备时钟时间模块；备时钟时间模块以主时钟时间模块恢复出 的系统时钟频率和系统帧头作为参考，校准本板系统时钟频率和系统 帧头。
4、 根据权利要求 2或 3所述的方法， 其特征在于， 所述主时钟 时间模块校准本板的实时钟包括：以本板恢复出的时间信息校准本板 实时钟的时间； 以本板恢复出的系统时钟频率运行本板的实时钟； 所述备时钟时间模块校准本板的实时钟包括：以主时钟时间模块 发送实时钟信息作为参考， 校准本板实时钟的时间； 以主时钟时间模 块恢复出的系统时钟频率作为参考， 校准本板系统时钟频率， 并以所 述校准后的本板系统时钟频率运行本板的实时钟。
5、 根据权利要求 4所述的方法， 其特征在于， 所述主时钟时间 模块向备时钟时间模块发送的本板实时钟信息包括： 系统帧头和时间 信息；
所述以主时钟时间模块发送实时钟信息作为参考，校准本板实时 钟的时间包括：
接收系统帧头和时间信息；判断系统帧头从对板到本板的传送时 间是否超过预先设置的时间， 如果超过， 则在接收到下一个系统帧头 时， 以所述传送时间、 所述时间信息与所述系统帧头的产生周期之和 置位本板实时钟的时间；如果不超过，则在接收到下一个系统帧头时， 以所述时间信息与所述系统帧头的产生周期之和置位本板实时钟的 时间。
6、 根据权利要求 4所述的方法， 其特征在于， 所述以主时钟时 间模块恢复出的系统时钟频率和系统帧头作为参考 ,校准本板系统时 钟频率和系统帧头包括：
直接将主时钟时间模块恢复出的系统时钟频率和系统帧头作为 本板的系统时钟频率和系统帧头；
或， 才艮据主时钟时间模块恢复出的系统时钟频率和系统帧头， 对 本板系统时钟频率和系统帧头进行相位调整；
或， 直接将主时钟时间模块的系统帧头作为本板的系统帧头， 根 据主时钟时间模块的系统帧头得到本板系统时钟频率。
7、 根据权利要求 6所述的方法， 其特征在于， 对于直接将主时 钟时间模块恢复出的系统时钟频率和系统帧头作为本板的系统时钟 频率和系统帧头， 当所述主时钟时间模块和备时钟时间模块之间发生 主备模式的倒换时，倒换之前的备时钟时间模块根据倒换之前的主时 钟时间模块的系统时钟频率和系统帧头 ,对本板系统时钟频率和系统 帧头进行相位调整。
8、 一种时间主备保护装置， 其特征在于， 包括： 主时钟时间模块， 用于接收时间戳信息， 从所述时间戳信息中恢 复出时间信息， 并用于选择本板恢复出的时间信息校准本板的实时 钟， 向备时钟时间模块发送本板实时钟信息；
备时钟时间模块， 用于接收时间戳信息， 从所述时间戳信息中恢 复出时间信息，并用于选择主时钟时间模块发送的实时钟信息作为参 考， 校准本板的实时钟；
逻辑模块， 用于将主时钟时间模块的实时钟信息输出。
9、 根据权利要求 8所述的时钟主备保护装置， 其特征在于， 所 述主时钟时间模块和备时钟时间模块，还用于从所接收的时间戳信息 中恢复出系统时钟频率， 并根据所述系统时钟频率产生系统帧头； 所述主时钟时间模块，还用于将所述恢复出的系统时钟频率和系 统帧头发送给备时钟时间模块；
所述备时钟时间模块，还用于以主时钟时间模块恢复出的系统时 钟频率和系统帧头作为参考， 校准本板系统时钟频率和系统帧头； 所述逻辑模块，还用于将主时钟时间模块恢复出的系统时钟频率 输出。
10、 根据权利要求 8所述的时钟主备保护装置， 其特征在于， 所 述主时钟时间模块和备时钟时间模块， 还用于接收时钟参考源， 分别 跟踪所接收的时钟参考源恢复出系统时钟频率，并根据所述系统时钟 频率产生系统帧头；
所述主时钟时间模块，还用于将所述恢复出的系统时钟频率和系 统帧头发送给备时钟时间模块；
所述备时钟时间模块，还用于以主时钟时间模块恢复出的系统时 钟频率和系统帧头作为参考， 校准本板系统时钟频率和系统帧头； 所述逻辑模块，还用于将主时钟时间模块恢复出的系统时钟频率 输出。
11、 根据权利要求 9所述的时钟主备保护装置， 其特征在于， 所 述主时钟时间模块和备时钟时间模块中包括：
时钟时间恢复模块， 用于接收时间戳信息， 从所述时间戳信息中 恢复出时间信息和系统时钟频率， 将恢复出的时间信息、 系统时钟频 率和本板的工作状态发送给本板的选择模块，将恢复出的系统时钟频 率和本板的工作状态发送给对板；
选择模块， 用于根据本板和对板的工作状态， 选择主时钟时间模 块的系统时钟频率作为参考， 校准本板系统时钟频率， 并将所述校准 之后的系统时钟频率发送给本板的实时钟模块，并用于根据本板和对 板的工作状态 ,选择主时钟时间模块的时间信息发送给本板的实时钟 模块；
实时钟模块， 用于以选择模块发送的时间信息作为参考， 校准本 板实时钟的时间； 以选择模块发送的系统时钟频率作为参考， 校准本 板系统时钟频率 ,并以所述校准后的本板系统时钟频率运行本板的实 时钟， 向对板发送本板的实时钟信息。
12、 根据权利要求 10所述的时钟主备保护装置， 其特征在于， 所述主时钟时间模块和备时钟时间模块中包括：
时间恢复模块， 用于接收时间戳信息， 从所述时间戳信息中恢复 出时间信息， 将恢复出的时间信息发送给本板的选择模块， 将本板的 工作状态发送给本板的选择模块和对板；
时钟跟踪模块， 用于接收时钟参考源， 跟踪所述时钟参考源恢复 出系统时钟频率，将恢复出的系统时钟频率发送给对板和本板的选择 模块；
选择模块， 用于根据本板和对板的工作状态， 选择主时钟时间模 块的系统时钟频率作为参考， 校准本板系统时钟频率， 并将所述校准 之后的系统时钟频率发送给本板的实时钟模块，并用于根据本板和对 板的工作状态 ,选择主时钟时间模块的时间信息发送给本板的实时钟 模块；
实时钟模块， 用于以选择模块发送的时间信息作为参考， 校准本 板实时钟的时间； 以选择模块发送的系统时钟频率作为参考， 校准本 板系统时钟频率 ,并以所述校准后的本板系统时钟频率运行本板的实 时钟， 向对板发送本板的实时钟信息。
13、根据权利要求 11或 12所述的时钟主备保护装置， 其特征在 于， 所述选择模块中包括：
模式选择单元，根据本板工作状态和对板发送的对板工作状态确 定主板， 并向相位调整单元和时间信息选择单元发送控制信号， 所述 控制信号用于控制相位调整单元选择主时钟时间模块的系统时钟频 率作为参考，以及控制时间信息选择单元选择主时钟时间模块的时间 信息发送给本板实时钟模块；
相位调整单元， 用于根据来自于模式选择单元的控制信号， 选择 相应的系统时钟频率作为参考， 对本板系统时钟频率进行相位调整， 并将相位调整后的本板系统时钟频率发送给本板实时钟模块， 并输 出；
时间信息选择单元， 用于根据来自于模式选择单元的控制信号， 选择相应的时间信息发送给实时钟模块。
14、根据权利要求 11或 12所述的时钟主备保护装置， 其特征在 于， 所述备时钟时间模块中的实时钟模块包括：
接收单元， 用于接收系统帧头和时间信息；
判断单元，用于判断系统帧头从对板到本板的传送时间是否超过 预先设置的时间， 将所述传送时间和判断结果通知时间校准单元； 时间校准单元， 用于根据判断单元的通知， 如果判断结果为是， 则在接收到下一个系统帧头时， 以所述传送时间、 所述时间信息与所 述系统帧头的产生周期之和置位本板实时钟的时间；如果判断结果为 否， 则在接收到下一个系统帧头时， 以所述时间信息与所述系统帧头 的产生周期之和置位本板实时钟的时间。
PCT/CN2008/073465 2007-12-14 2008-12-11 Procédé et dispositif de protection d'une référence de temps de réserve WO2009082909A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2007103021160A CN101459500B (zh) 2007-12-14 2007-12-14 实现时间主备保护的方法及时间主备保护装置
CN200710302116.0 2007-12-14

Publications (1)

Publication Number Publication Date
WO2009082909A1 true WO2009082909A1 (fr) 2009-07-09

Family

ID=40770146

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2008/073465 WO2009082909A1 (fr) 2007-12-14 2008-12-11 Procédé et dispositif de protection d'une référence de temps de réserve

Country Status (2)

Country Link
CN (1) CN101459500B (zh)
WO (1) WO2009082909A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114220380A (zh) * 2022-02-22 2022-03-22 深圳通锐微电子技术有限公司 校准数字电路、源级驱动器和显示面板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103095446B (zh) * 2011-10-28 2015-09-02 上海贝尔股份有限公司 多模式时钟的切换方法及相应的多模式时钟
CN103001759B (zh) * 2012-11-23 2015-09-02 北京东土科技股份有限公司 一种基于网络的时间同步方法、系统及装置
CN104062896B (zh) * 2014-06-24 2016-06-01 北京航天自动控制研究所 一种周期性控制同步信号的冗余实现方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040008973A1 (en) * 2002-07-12 2004-01-15 Marshall Robert Alexander Method and system for synchronizing operation of remote timer with centeral control control unit
CN1581715A (zh) * 2003-08-01 2005-02-16 华为技术有限公司 对同步数字体系设备主备时钟相位进行控制的方法
CN1592134A (zh) * 2003-08-27 2005-03-09 华为技术有限公司 主备时钟的相位对齐方法
US20070097947A1 (en) * 2005-11-01 2007-05-03 Nortel Networks Ltd. Three-way message exchange clock synchronization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040008973A1 (en) * 2002-07-12 2004-01-15 Marshall Robert Alexander Method and system for synchronizing operation of remote timer with centeral control control unit
CN1581715A (zh) * 2003-08-01 2005-02-16 华为技术有限公司 对同步数字体系设备主备时钟相位进行控制的方法
CN1592134A (zh) * 2003-08-27 2005-03-09 华为技术有限公司 主备时钟的相位对齐方法
US20070097947A1 (en) * 2005-11-01 2007-05-03 Nortel Networks Ltd. Three-way message exchange clock synchronization

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114220380A (zh) * 2022-02-22 2022-03-22 深圳通锐微电子技术有限公司 校准数字电路、源级驱动器和显示面板

Also Published As

Publication number Publication date
CN101459500A (zh) 2009-06-17
CN101459500B (zh) 2011-11-16

Similar Documents

Publication Publication Date Title
US7620074B2 (en) Communication system, master communication device, and slave communication device
US8005178B2 (en) Synchronous network device
WO2017071521A1 (zh) 用于检测时钟同步路径的方法、节点及系统
US8537948B2 (en) Clock synchronization in shared baseband deployments
WO2014082547A1 (zh) 一种同步链路故障检测方法及装置
WO2010111963A1 (zh) 时间同步装置、方法和系统
WO2013029441A1 (zh) 一种时钟同步方法及装置
WO2015096041A1 (zh) 一种多时钟域的时钟同步方法、线卡及以太网设备
WO2012097661A1 (zh) 基站时钟装置、基站系统和时钟同步方法
WO2013170736A1 (zh) 一种分组网络同步方法、装置及系统
WO2012058912A1 (zh) 时间同步方法及节点
WO2009082909A1 (fr) Procédé et dispositif de protection d'une référence de temps de réserve
WO2014117489A1 (zh) 时钟同步方法及设备
WO2011009324A1 (zh) 主备切换接口模块、网元系统和链路信息同步检测方法
JP6437587B2 (ja) クロックを同期するための方法、システム、および装置
US8275001B1 (en) Systems and methods for synchronizing backup receivers to network clocks
WO2013097199A1 (zh) 时钟切换方法、装置及直放站作为中继的室内分布式系统
TWM605565U (zh) 分散式同步系統
US11728917B2 (en) Robust distribution of IP timing signals
WO2014086254A1 (zh) 时钟保护方法、系统和相关普通时钟设备
JP6781175B2 (ja) エッジ装置、制御方法及びプログラム
WO2012010014A1 (zh) 结构化电路仿真系统及其时钟基准的选择方法和装置
TWI841375B (zh) 網路時鐘信號同步化系統
JP5482545B2 (ja) 通信装置および経路切替方法
JP2000106565A (ja) バス接続拡張方式におけるネットワーク同期および無瞬断クロック切替方式

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08866264

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08866264

Country of ref document: EP

Kind code of ref document: A1