WO2009082012A1 - フィルタおよび通信装置 - Google Patents

フィルタおよび通信装置 Download PDF

Info

Publication number
WO2009082012A1
WO2009082012A1 PCT/JP2008/073867 JP2008073867W WO2009082012A1 WO 2009082012 A1 WO2009082012 A1 WO 2009082012A1 JP 2008073867 W JP2008073867 W JP 2008073867W WO 2009082012 A1 WO2009082012 A1 WO 2009082012A1
Authority
WO
WIPO (PCT)
Prior art keywords
inductor
acoustic wave
filter
wave element
signal
Prior art date
Application number
PCT/JP2008/073867
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Tanaka
Takehiro Okumichi
Original Assignee
Kyocera Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corporation filed Critical Kyocera Corporation
Priority to US12/809,967 priority Critical patent/US8581674B2/en
Priority to JP2009547149A priority patent/JP5043128B2/ja
Publication of WO2009082012A1 publication Critical patent/WO2009082012A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6423—Means for obtaining a particular transfer characteristic
    • H03H9/6433—Coupled resonator filters
    • H03H9/6436—Coupled resonator filters having one acoustic track only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0561—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement consisting of a multilayered structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a filter such as a surface acoustic wave filter used in a mobile communication device such as a mobile phone and a communication apparatus including the same.
  • SAW surface acoustic wave
  • RF radio frequency
  • characteristics required for a frequency selective filter include various characteristics such as a wide passband, low loss, and high attenuation.
  • IDT Inter Digital Transducer
  • FIG. 17 shows an ideal circuit configuration (conventional example 1) of a conventional SAW filter 20a having a matching circuit.
  • the second signal connected to the first signal line 9 connected to the input-side signal terminal 12 and the output-side signal terminal 13 of the SAW filter 20a.
  • FIG. 18 shows a simulation result of electrical characteristics (frequency-transmission characteristics) of the SAW filter 20a having the circuit configuration of FIG. It has a wide passband with a bandwidth of about 100 MHz, impedance matching, and small ripples. However, in an actual use state of the SAW filter, an ideal circuit configuration as shown in FIG. 17 is not obtained.
  • SAW filters generally function in a state where they are mounted on a dielectric substrate with solder, but there are wiring, through-hole conductors, etc. between the ground electrode of the dielectric substrate and the ground electrode 8 for electrical evaluation. Therefore, an inductance component due to these wirings and through-hole conductors is inevitably generated. Therefore, in the SAW filter in the actual use state, the first inductor 36 and the second inductor 38 are connected to the ground electrode 8 via the parasitic inductor of the dielectric substrate. Since such a parasitic inductor exists, the electrical characteristics of the SAW filter 20a shown in FIG. 17 are actually as shown in FIG. Compared with the electrical characteristics of the ideal circuit configuration shown in FIG. 18, the attenuation outside the passband is deteriorated.
  • a filter according to an embodiment of the present invention includes an acoustic wave element, an input-side signal terminal electrically connected to the acoustic wave element via a first signal line, the acoustic wave element, and a second signal line.
  • the communication device of this embodiment includes at least one of a reception circuit and a transmission circuit having the above-described filter.
  • FIG. 3 is a plan view showing the surface acoustic wave element 1 mounted on a wiring board 23.
  • FIG. 3 is a plan view showing a layer configuration of a wiring board 23.
  • FIG. 3 is a plan view showing a layer configuration of a wiring board 23.
  • FIG. 3 is a plan view showing a layer configuration of a wiring board 23.
  • FIG. 3 is a plan view showing a layer configuration of a wiring board 23.
  • FIG. 3 is a plan view showing a layer configuration of a wiring board 23.
  • FIG. 3 is a plan view showing a layer configuration of a wiring board 23.
  • FIG. It is a circuit diagram which shows the relationship between the filter circuit shown in FIG. 1, and a wiring board. It is a circuit diagram of the filter concerning other embodiments. It is a top view which shows the other example of the electrode structure of an elastic wave element about the filter of this embodiment.
  • FIG. 6 is a graph showing frequency-transmission characteristics in the vicinity of a pass band for filters of Example 2 and Comparative Example 1. It is a graph which shows the frequency-transmission characteristic of the pass-band vicinity about the filter of Examples 3 and 4.
  • FIG. It is an example of the circuit diagram of the conventional SAW filter. 18 is a graph showing frequency-transmission characteristics in the vicinity of the pass band for the SAW filter of FIG. It is a circuit diagram of the SAW filter of a comparative example.
  • FIG. 18 is a graph showing frequency-transmission characteristics in the vicinity of a pass band in an actual use state of the SAW filter shown in FIG. It is a figure for demonstrating the adjustment method of the capacity
  • FIG. 1 It is a figure for demonstrating the adjustment method of the capacity
  • FIG. 2 It is a figure for demonstrating the adjustment method of the capacity
  • FIG. 1 It is a figure for demonstrating the adjustment method of the capacity
  • the filter in the present embodiment is a surface acoustic wave filter (hereinafter also referred to as a SAW filter) using a resonator type surface acoustic wave element as the acoustic wave element.
  • a SAW filter surface acoustic wave filter
  • FIG. 1 shows a circuit diagram of a filter according to this embodiment.
  • FIG. 2 is a plan view of the electrode configuration of the surface acoustic wave element in the filter of the present embodiment. As shown in FIG.
  • the filter 50a of this embodiment includes a surface acoustic wave element 1, an input-side unbalanced signal terminal 12 connected to the surface acoustic wave element 1, and an output-side unbalanced signal terminal 13. Between the first signal line 9 connected to one unbalanced signal terminal 12, the second signal line 10 connected to the other unbalanced signal terminal 13, and the first and second signal lines 9, 10. And a shunt circuit 40 connected in parallel to the surface acoustic wave element 1.
  • the filter 50 is connected to the input-side capacitor 2 provided in the first signal line 9 so as to be in series with the surface acoustic wave element 1 and the first signal line 9 provided in the shunt circuit 40 on the first signal line 9 side.
  • the matching circuit of the filter 50a is configured by adjusting the capacitance and inductance of the input-side capacitor 2, the first inductor 3, the output-side capacitor 4, and the second inductor 5.
  • the impedance is obtained by configuring the series resonant circuit 11 using the second inductor 5 that configures the output-side matching circuit.
  • the resonance frequency of the series resonance by the output-side capacitor 4 and the second inductor 5 is matched to the vicinity of the frequency band that requires high attenuation, so that the attenuation characteristic outside the pass band of the SAW filter is obtained. Can be highly attenuated. Further, since the input-side capacitor 2 connected in series to the surface acoustic wave element 1 is provided in the first connection wiring 9, the DC component of the signal transmitted through the first connection wiring 9 is the input It is blocked by the side capacitor 2 and hardly flows to the surface acoustic wave element 1, but flows to the ground through the first inductor 3.
  • the surface acoustic wave element 1 includes three IDT electrodes 14 formed on the piezoelectric substrate 20 and disposed along the propagation direction of the surface acoustic wave propagating on the piezoelectric substrate 20. 15 and 16 and reflector electrodes 17 disposed on both sides of the IDT electrodes 14 to 16.
  • the IDT electrodes 14 to 16 and the reflector 17 include a plurality of electrode fingers extending in a direction orthogonal to the propagation direction of the surface acoustic wave.
  • the electrode fingers on the ground side of the IDT electrodes 14 to 16 of the surface acoustic wave device 1 are connected to the ground electrode terminals 18 and 19.
  • the ground electrode terminals 18 and 19 are connected to the ground electrode 8 through the grounding line 6 as shown in FIG.
  • the first inductor 3, the grounding line 6, and the series resonance circuit unit 11 are connected to the ground electrode 8, but the first inductor 3, the grounding line 6, the series resonance circuit unit 11, and the ground electrode 8
  • a parasitic inductor 7 is interposed between them.
  • the inductance value of the parasitic inductor 7 is, for example, 0.01 nH to 1 nH.
  • FIG. 3 shows an element formed on the wiring board 23 in the filter 50a shown in FIG. 1 surrounded by a broken line. That is, among the elements constituting the filter 50 a, the input side capacitor 2, the first inductor 3, the output side capacitor 4, and the second capacitor 5 are formed on the wiring board 23.
  • the matching circuit In order to form the matching circuit by forming the input-side capacitor 2, the first inductor 3, the output-side capacitor 4, and the second capacitor 5 constituting the matching circuit in this manner on the wiring board 23, separately, There is no need to provide a chip capacitor or chip inductor outside the filter, and the overall structure of the filter circuit can be miniaturized when viewed as the entire filter circuit.
  • FIG. 4A and 4B are diagrams showing the filter 50a mounted on the printed circuit board 60.
  • FIG. 4A is a perspective view
  • FIG. 4B is a cross-sectional view taken along section line AA in FIG. 4A.
  • the printed circuit board 60 includes a resin substrate 61, an input signal wiring 62 formed on the surface layer of the resin substrate 61, an output signal wiring 63, and a ground wiring conductor 64 that constitutes the ground electrode 8.
  • the resin substrate 61 is a flat insulating substrate made of glass / epoxy resin, paper phenol, or the like.
  • the input signal line 62, the output signal line 63, and the ground wiring conductor 64 are made of a metal material such as Cu and patterned into a predetermined shape.
  • the unbalanced signal terminal 12 on the input side of the filter 50 a is connected to the input signal line 62, and the unbalanced signal terminal 13 on the output side is connected to the output signal wiring 63.
  • the reference potential terminal 25 shown in FIG. 3 is connected to a ground wiring conductor 64 disposed on the surface layer of the resin substrate 61. Note that in this embodiment and the following embodiments, the “reference potential” refers to a ground potential, but is not necessarily zero volts.
  • the connection between the various terminals on the wiring board 23 side and the various wirings on the printed board 60 side is performed through a connection conductor 65 such as solder.
  • the wiring substrate 23 has the piezoelectric substrate 20 mounted on the surface opposite to the surface facing the printed circuit board 60.
  • the piezoelectric substrate 20 is mounted face down so that the surface on which the surface acoustic wave element 1 is formed faces the wiring substrate 23. Connection between the wiring substrate 23 and the surface acoustic wave element 1 on the piezoelectric substrate 20 is also made through a connection conductor such as solder.
  • the piezoelectric substrate 20 mounted on the wiring substrate 23 is molded with a protective resin 70 made of an epoxy resin or the like, so that the surface acoustic wave element 1 is protected from the outside.
  • the ground wiring conductor 64 provided on the surface layer and the inner layer of the printed circuit board 60 forms the parasitic inductor 7.
  • FIG. 5 is a plan view showing the surface acoustic wave element 1 mounted on the wiring board 23.
  • FIG. 5 shows a plan view of the piezoelectric substrate 20 viewed from the back side so that the wiring pattern of the surface acoustic wave element 1 can be easily understood.
  • the branch of the path to the unbalanced signal terminal 13 on the output side and the path to the series resonant circuit unit 11 side in the second signal line 10 is a wiring pattern on the surface acoustic wave element 1 side.
  • the branch of the path to the unbalanced signal terminal 13 on the output side and the path to the series resonant circuit unit 11 side in the second signal line 10 is a wiring pattern on the surface acoustic wave element 1 side.
  • the wiring pattern of the surface acoustic wave element 1 is formed on one surface of the piezoelectric substrate 20, when different types of signal wiring intersect, after forming one wiring on the surface of the piezoelectric substrate 20, An insulating layer 28 is provided in the shape of the wiring, and the other wiring is further formed on the insulating layer 28. In this way, by adopting a structure in which different signal wirings intersect with each other via the insulating layer 28, it is not necessary to bypass the signal wirings, so that the surface acoustic wave element 1 can be reduced in size.
  • the input signal pad 12a, the output signal pad 13a, the reference potential pad 19 and the resonance circuit output pad 13b are arranged at positions corresponding to the respective corners of the piezoelectric substrate.
  • the reference potential annular pad 29 is formed in an annular shape so as to surround other pads, IDT electrodes, and the like. These pads are connected to corresponding terminals on the surface of the wiring board 23.
  • the wiring board 23 has a multilayer wiring structure in which a plurality of dielectric layers are laminated, and includes a terminal for connecting to each pad of the surface acoustic wave element 1 on the surface layer, and the first capacitor 2 and the first inductor. 3.
  • a series resonance circuit 11 is incorporated.
  • Each dielectric layer is made of, for example, glass ceramics, and each wiring pattern is made of a metal material mainly composed of silver, copper, gold, tungsten, or the like.
  • 6A to 6F are plan views showing the layer configuration of the wiring board 23.
  • FIG. 6A to 6F show wiring patterns of respective layers when viewed from the mounting surface 200 side on which the piezoelectric substrate 20 is mounted.
  • the wiring board 23 shown in FIGS. 6A to 6F is composed of five dielectric layers.
  • 6A shows the wiring pattern of the first layer 201
  • FIG. 6B shows the wiring pattern of the second layer 202
  • FIG. 6C shows the wiring pattern of the third layer 203
  • FIG. 6D shows the fourth layer 204.
  • FIG. 6E shows the wiring pattern of the fifth layer 205.
  • the mounting surface 200 of the first layer 201 is provided with mounting terminals 201 a, 201 b, 201 c, 201 d and an annular mounting terminal 201 e for connecting to each pad of the surface acoustic wave element 1.
  • the mounting terminal 201a is a terminal connected to the input signal pad 12a
  • the mounting terminal 201b is a terminal connected to the resonance circuit output pad 13b.
  • the mounting terminal 201c is a terminal connected to the output signal pad 13a
  • the mounting terminal 201d is a terminal connected to the reference potential pad 19.
  • the annular mounting terminal 201 e is a terminal connected to the reference potential annular pad 29.
  • the mounting terminal 201a is connected to a first capacitor conductor 206 formed in the second layer 202 by a through conductor such as a via.
  • the first capacitor conductor 206 constitutes the input-side capacitor 2 together with the second capacitor conductor 207 formed on the third layer 203 with the dielectric layer of the second layer 202 interposed therebetween.
  • the capacitance value of the first capacitor 2 is the area of the first capacitor conductor 206 and the second capacitor conductor 207, the relative dielectric constant of the dielectric layer of the second layer 202, the first capacitor conductor 206 and the second capacitor. It can be adjusted by the distance between the conductors 207 (the thickness of the dielectric layer of the second layer 202).
  • the second capacitor conductor 207 is connected to the first inductor conductor 208 formed in the fourth layer 204 by a through conductor.
  • the first inductor conductor 208 is connected to a second inductor conductor 209 formed on the fifth layer 205 by a through conductor, and is further connected to a reference potential terminal 25 a provided on the back surface of the fifth layer 205.
  • the second capacitor conductor 207 is connected to the unbalanced terminal 12 on the input side provided on the back surface of the fifth layer 205 through the through conductor provided in the fourth layer 204 and the fifth layer 205.
  • the first inductor 3 is configured by the first inductor conductor 208 and the second inductor conductor 209 connected in series.
  • the inductance value of the first inductor 3 is determined by the distance from the nearby ground potential wiring pattern, the type of the conductor material, the wiring width and thickness, and the wiring length, and is mainly adjusted by the wiring length. In this way, the input side capacitor 2 and the first inductor 3 can be provided inside the wiring board 23.
  • the mounting terminal 201b is connected to a third capacitor conductor 212 formed on the second layer 202 by a through conductor.
  • the third capacitor conductor 212 constitutes the output-side capacitor 4 together with the fourth capacitor conductor 213 formed on the third layer 203 with the dielectric layer of the second layer 202 interposed therebetween.
  • the capacitance value of the output-side capacitor 4 is the area of the third capacitor conductor 212 and the fourth capacitor conductor 213, the relative dielectric constant of the dielectric layer of the second layer 202, the third capacitor conductor 212 and the fourth capacitor conductor. It can be adjusted by the distance 213 (the thickness of the dielectric layer of the second layer 202).
  • the fourth capacitor conductor 213 is connected to the third inductor conductor 214 formed in the fourth layer 204 by a through conductor.
  • the third inductor conductor 214 is connected to a fourth inductor conductor 215 formed on the fifth layer 205 by a through conductor, and is further connected to a reference potential terminal 25 b provided on the back surface of the fifth layer 205.
  • the third inductor conductor 214 and the fourth inductor conductor 215 connected in series constitute the second inductor 5.
  • the inductance value of the second inductor 5 is determined by the distance from the nearby ground potential wiring pattern, the type of the conductor material, the wiring width and thickness, and the wiring length, and is mainly adjusted by the wiring length. In this way, the series resonance circuit unit 11 in which the output-side capacitor 4 and the second inductor 5 are connected in series can be provided inside the wiring board 23.
  • the mounting terminal 201c is connected to a short wiring pattern 217 formed on the fourth layer 204 through the first layer 201, the second layer 202, and the third layer 203 by a through conductor.
  • the wiring pattern 217 further penetrates the fourth layer 204 and the fifth layer 205 by a through conductor, and is connected to the output-side unbalanced signal terminal 13 provided on the back surface of the fifth layer 205.
  • the mounting terminal 201d penetrates from the first layer 201 to the fifth layer 205 by a through conductor and is connected to the reference potential terminal 25b on the back surface of the fifth layer 205.
  • the annular mounting terminal 201e is connected to 25a and 25b provided on the back surface of the fifth layer 205 through through conductors provided in each of the first layer 201 to the fifth layer 205.
  • the IDT electrodes 14 to 16 made of an Al (99 mass%)-Cu (1 mass%) alloy and the reflection are formed on a piezoelectric substrate made of a LiTaO 3 single crystal or the like that propagates in the X direction with a 38.7 ° Y-cut.
  • a device electrode 17 is formed.
  • the underlying layers of the pads 12a, 13a, 13b, and 19 are also formed.
  • Each electrode is formed by forming a film with a sputtering apparatus and then patterning by performing photolithography with a reduction projection exposure machine (stepper) and an RIE (Reactive Ion Etching) apparatus. After the electrodes are formed on the piezoelectric substrate, a protective film is formed.
  • the protective film is formed, for example, by forming a SiO 2 film covering each electrode by a CVD (Chemical Vapor Deposition) apparatus.
  • CVD Chemical Vapor Deposition
  • each pad part connected with the terminal of the wiring board 23 is exposed from the protective film.
  • a pad 12a, 13a, 13b, 19, 29 is formed by laminating a Cr layer, a Ni layer, and an Au layer on the base layer of each pad exposed from the protective film.
  • solder bumps for flip-chip mounting the surface acoustic wave element 1 on the wiring substrate 23 are formed on the pads using a printing method and a reflow furnace.
  • FIG. 7 shows another example in which the filter 50a shown in FIG. 1 is built in a wiring board or the like. As in FIG. 3, the portion of the wiring board 23 is indicated by a broken line. In the example shown in FIG. 7, only the surface acoustic wave element 1 is mounted on the wiring board 23, and all other elements constituting the filter 50 a are formed outside the wiring board 23.
  • FIG. 8 shows a circuit diagram of a filter 50b according to another embodiment.
  • FIG. 9 is a plan view of the electrode structure of the surface acoustic wave device 1 in the filter 50b of FIG. In the filter 50b shown in FIG.
  • the input-side capacitor 2 and the output-side capacitor 4 are constituted by surface acoustic wave resonators 30 and 31 formed on the piezoelectric substrate 20, respectively.
  • the piezoelectric substrate 20 used in this embodiment is provided with surface acoustic wave resonators 30 and 31 in addition to the surface acoustic wave element 1.
  • the surface acoustic wave resonator 30 is disposed between the surface acoustic wave element 1 and the input ground pad 12a
  • the surface acoustic wave resonator 31 is disposed between the surface acoustic wave element 1 and the resonance circuit output pad 13b. ing.
  • the wiring board 23 can be reduced in size as compared with the case where the capacitor conductor is formed in the wiring board 23. As a result, the overall structure of the filter can be reduced in size. Since the surface acoustic wave resonators 30 and 31 are formed by a thin film forming method such as a vapor deposition method, a sputtering method, or a CVD method, the input side capacitor 2 and the output side capacitor 4 are formed in the wiring board by a capacitor conductor. Compared to the case, the manufacturing variation is small, and the variation in the size of the capacitance can be reduced.
  • FIG. 10A is a transparent perspective view in a state where the piezoelectric substrate 20 is mounted on the wiring substrate 23. In the figure, only the first and second inductors 3 and 5 and the first and second reference potential terminals 25a and 25b are shown. Yes. In FIG.
  • the first and second reference potential terminals 25a and 25b are separated on both sides of the back surface of the wiring board 23 with the unbalanced signal terminal 12 on the input side and the unbalanced signal terminal 13 on the output side sandwiched therebetween.
  • the first reference potential terminal 25 a and the second reference potential terminal 25 b are arranged at positions symmetrical with respect to the center line 34.
  • FIG. 10C is different from FIG. 10B in that the first and second reference potential terminals 25a and 25b are arranged so as to sandwich the unbalanced signal terminal 12 on the input side and the unbalanced signal terminal 13 on the output side.
  • FIG. 10C is different from FIG. 10B in that the first and second reference potential terminals 25a and 25b are arranged so as to sandwich the unbalanced signal terminal 12 on the input side and the unbalanced signal terminal 13 on the output side.
  • the first reference potential terminal 25a and the second reference potential terminal 25b are connected to each other.
  • a portion connecting the first reference potential terminal 25a and the second reference potential terminal 25b is disposed between the input-side unbalanced signal terminal 12 and the output-side unbalanced signal terminal 13.
  • the first reference potential terminal 25a and the second reference potential terminal 25b are arranged at positions symmetrical with respect to the center line 34 including the connection portion.
  • a filter 50c shown in FIG. 11 has a configuration similar to that of the filter 50a shown in FIG. 1, except that the output from the surface acoustic wave element 1 is not an unbalanced signal but a balanced signal. . Since the output signal is a balanced signal, an even number of output terminals are required.
  • the surface acoustic wave device 1 includes two output terminals, a balanced signal terminal 13c and a balanced signal terminal 13d. The phases of the balanced signal output from the balanced signal terminal 13c and the balanced signal output from the balanced signal terminal 13d are inverted.
  • the second signal line 10 is provided with a series resonance circuit unit 11 having an output side capacitor 4 and a second inductor 5.
  • the second signal line 10a is provided with a series resonance circuit unit 11a having an output side capacitor 4a and a second inductor 5a.
  • a series resonance circuit unit 11a having an output side capacitor 4a and a second inductor 5a.
  • At least one of the receiving circuit and the transmitting circuit is provided and used as a bandpass filter included in these circuits.
  • the transmission signal output from the transmission circuit is placed on the carrier frequency with a mixer, the unnecessary signal is attenuated with a bandpass filter, and then the transmission signal is amplified with a power amplifier and transmitted from the antenna through a duplexer.
  • a communication device equipped with a transmission circuit capable of receiving signals or receiving a received signal with an antenna, amplifying the received signal that has passed through the duplexer with a low-noise amplifier, and then attenuating an unnecessary signal with a band-pass filter, and a carrier frequency with a mixer Can be applied to a communication apparatus including a receiving circuit that separates a signal from the signal and transmits the signal to a receiving circuit that extracts the signal.
  • FIG. 12 is a block diagram illustrating a communication apparatus according to an embodiment of the communication apparatus of the present invention. In FIG. 12, a transmission circuit Tx and a reception circuit Rx are connected to an antenna 140 via a duplexer 150.
  • FIG. 13 is a block diagram illustrating a communication apparatus according to another embodiment.
  • the communication device in the present embodiment is, for example, a wireless LAN communication module.
  • the filter in any one of the embodiments described above is used as the bandpass filter 250.
  • a transmission signal output from a transmission circuit unit of a high frequency integrated circuit (RF-IC) 260 is amplified by a power amplifier (PA) 270, and a switch 280 switched to the transmission side is used. And input to a band pass filter (BPF) 250.
  • BPF band pass filter
  • an unnecessary signal included in the transmission signal is attenuated and a high frequency signal is radiated from the antenna 290.
  • a switch 280 which receives a high frequency signal by the antenna 290, attenuates an unnecessary signal included in the reception signal by the band pass filter 250 employing the filter of the present invention, and is switched to the reception side. Then, the signal is converted by the balanced-unbalanced converter 300 and input to the receiving circuit unit of the high-frequency integrated circuit 260.
  • the balanced-unbalanced converter 300 may be further replaced with a bandpass filter that employs the filter of the present invention. Therefore, if the filter of the present embodiment is employed, an excellent wireless LAN communication module with much better sensitivity can be provided. Moreover, the frequency filter which does not use a duplexer can be comprised using the filter of this embodiment.
  • the filter of this embodiment into the signal line on the antenna side of the communication device.
  • the first signal line 9 to which the first inductor 3 of the filter of FIG. 1 is connected is inserted into the signal line on the antenna side of the communication apparatus as the side closest to the antenna.
  • the direct current component of the received signal received by the antenna is blocked by the input-side capacitor 2 and does not flow to the surface acoustic wave element 1 but flows to the ground electrode 8 through the first inductor 3.
  • electrostatic breakdown due to a large direct current flowing through the surface acoustic wave element 1 is significantly suppressed, and the resistance of the surface acoustic wave element 1 to electrostatic breakdown is improved.
  • Example 1 As Example 1, a filter 50a having the circuit configuration shown in FIG. 3 was produced using the surface acoustic wave element 1 having the electrode structure shown in FIG. Further, as a comparative example 1, a filter 20b having a circuit configuration shown in FIG. 19 was manufactured using a surface acoustic wave element having the electrode structure shown in FIG. The electrical characteristics of Example 1 and Comparative Example 1 were determined by computer simulation. The operating frequency of the filter is 1500 to 3000 MHz, and the passband frequency is 2410 to 2510 MHz.
  • the input-side capacitor 2 is set to 4.3 pF
  • the output-side capacitor 4 is set to 1.7 pF
  • the first inductor 3 is set to 3.5 nH
  • the second inductor 5 is set to 4.1 nH.
  • the input side capacitor 35 and the output side capacitor 37 were set to 4.0 pF
  • the first inductor 36 and the second inductor 38 were set to 1.6 nH, respectively.
  • the capacitances of the input side capacitor 2 and the output side capacitor 4 and the inductances of the first inductor 3 and the second inductor 5 were set as follows.
  • 21A to 21C are diagrams for explaining a method of adjusting the capacitance and impedance of the elements constituting the matching circuit for the filter of the first embodiment.
  • the impedance of the passband of the surface acoustic wave element 1 before matching is calculated and plotted on the Smith chart.
  • the position of the locus of the impedance before matching was in the region indicated by the oblique lines in FIG. 21A.
  • impedance matching can be performed with the circuit configuration of the input-side capacitor 2 and the first inductor 3.
  • the resonance frequency of the series resonance circuit unit 11 including the output-side capacitor 4 and the second inductor 5 is adjusted to 1900 MHz outside the pass band.
  • the input side capacitor 2, the first inductor 3, the output side capacitor 4, and the second inductor 5 form a resonance frequency outside the pass band while performing impedance matching of the surface acoustic wave element 1, thereby passing the pass band.
  • the external attenuation can be increased.
  • the reference potential electrode terminal 19 connected to the electrode finger on the side not connected to the output signal pad 13a is electrically connected to the piezoelectric substrate 20 or the piezoelectric substrate 20 and the wiring substrate on which the piezoelectric substrate 20 is mounted.
  • the SAW filter be formed separately in order to increase the attenuation characteristic outside the passband of the SAW filter.
  • electrical characteristics are formed on the piezoelectric substrate 20 and in the wiring substrate on which the piezoelectric substrate 20 is mounted. It was set as the structure isolate
  • the following examples 2, 3 and 4 and the comparative example have the same configuration.
  • FIG. 14 shows a graph of frequency-transmission characteristics including the vicinity of the passband of Example 1 and Comparative Example 1.
  • FIG. 14 is a graph showing the frequency dependence of the transmission characteristic representing the transmission characteristic of the signal of the SAW filter.
  • a solid line indicates the filter characteristic of the filter 50a of the first embodiment, and a broken line indicates the filter characteristic of the filter 20b of the first comparative example.
  • the attenuation amount outside the passband of the filter 50a of the first embodiment is set to about 1900 MHz with the resonance frequency of the series resonance circuit unit 11 including the output-side capacitor 4 and the second inductor 5.
  • the filter 50 of Example 1 was able to increase the amount of attenuation outside the band while maintaining a wide band and a low-loss passband as compared with the filter 20 of Comparative Example 1.
  • Example 2 As Example 2, a filter 50a having the circuit configuration shown in FIG. 7 was produced using the surface acoustic wave element 1 having the electrode structure shown in FIG.
  • the electrical characteristics of the filters of Example 2 and Comparative Example 1 were determined by computer simulation.
  • the operating frequency of the filter is 1500 to 3000 MHz.
  • the input side capacitor 2 is 4.5 pF
  • the output side capacitor 4 is 1.5 pF
  • the first inductor 3 is 2.3 nH
  • the second inductor 5 is 4.2 nH
  • the input of the comparative example 1 The side capacitor 35 and the output side capacitor 37 were 4.0 pF, respectively, and the first inductor 36 and the second inductor 38 were 1.6 nH, respectively.
  • a graph of frequency-transmission characteristics including the vicinity of the passband in Example 2 and Comparative Example 1 is shown in FIG.
  • a solid line indicates the filter characteristic of the filter 50a of the second embodiment, and a broken line indicates the filter characteristic of the filter 20b of the first comparative example.
  • the resonance frequency of the internal series resonance circuit unit 11 including the output-side capacitor 4 and the second inductor 5 is set to about 2000 MHz.
  • the filter 50a of Example 2 was able to increase the out-of-band attenuation while maintaining the broadband and low-loss passband as compared with the filter 20b of Comparative Example 1.
  • Example 3 a filter 50b having the circuit configuration shown in FIG. 8 was produced using the surface acoustic wave element 1 having the electrode structure shown in FIG.
  • a filter 50a having the circuit configuration shown in FIG. 3 was produced using the surface acoustic wave element 1 having the electrode structure shown in FIG.
  • the electrical characteristics of each were determined by computer simulation.
  • the operating frequency of the filter is 1500 to 3000 MHz.
  • the input side capacitor (surface acoustic wave resonator 30) of Example 3 is 4.3 pF
  • the output side capacitor (surface acoustic wave resonator 31) is 1.7 pF
  • the first inductor 3 is 3.2 nH
  • 2 is 3.7 nH
  • the input side capacitor 2 of the fourth embodiment is 4.3 pF
  • the output side capacitor 4 is 1.7 pF
  • the first inductor 3 is 3.5 nH
  • the second inductor 5 is It was 4.1 nH.
  • the first inductor 3 and the second inductor 5 in the third and fourth embodiments are respectively connected to first and second reference potential terminals 25a and 25b separated from each other by a center line 34 shown in FIG. 10B. Yes.
  • a graph of frequency-transmission characteristics in the vicinity of the passband of the filters of Examples 3 and 4 is shown in FIG. In FIG. 16, the solid line indicates the filter 50b of the third embodiment, and the broken line indicates the filter 50a of the fourth embodiment.
  • the filter characteristics of Examples 3 and 4 were both good, and in particular, the filter characteristic of the filter 50b was very good.
  • the resonance frequency of the series resonance circuit unit 11 including the output-side capacitor 4 and the second inductor 5 is set to about 2000 MHz, and the resonance frequency of the surface acoustic wave resonator 30 is set to about 2650 MHz.
  • the resonance frequency of the surface acoustic wave resonator 30 is set to about 2650 MHz.
  • the surface acoustic wave element is used as the acoustic wave element
  • a piezoelectric thin film resonator in which a piezoelectric thin film is sandwiched between excitation electrodes may be used as the acoustic wave element.
  • the present invention can be implemented in various other forms without departing from the spirit or main features thereof. Therefore, the above-described embodiment is merely an example in all respects, and the scope of the present invention is shown in the claims, and is not restricted by the text of the specification. Further, all modifications and changes belonging to the scope of the claims are within the scope of the present invention.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

　フィルタ５０ａは、一方の不平衡信号端子１２に接続された第１の信号線路９および他方の不平衡信号端子１３に接続された第２の信号線路１０と、第１および第２の信号線路９，１０間を弾性表面波素子１に対して並列に接続する分流回路４０と、弾性表面波素子１に対して直列となるように第１の信号線路９に設けられた第１のコンデンサ２と、分流回路４０の第１の信号線路９側に設けられた第１のインダクタ３と、分流回路４０の第２の信号線路１０側に設けられた第２のコンデンサ４および第２のインダクタ５を有する直列共振回路部１１と、を具備している。

Description

フィルタおよび通信装置
　本発明は、たとえば携帯電話等の移動体通信機器に用いられる弾性表面波フィルタ等のフィルタおよびこれを備えた通信装置に関するものである。
　従来、携帯電話や自動車電話等の移動体通信機器のＲＦ（無線周波数）段に用いられる周波数選択フィルタ（以下、フィルタともいう）として、弾性表面波（SAW; Surface Acoustic Wave）を利用したＳＡＷフィルタが広く用いられている。一般に、周波数選択フィルタに求められる特性としては、広通過帯域、低損失、高減衰量等の諸特性が挙げられる。
　たとえば、ＳＡＷフィルタの通過帯域を広げるために、複数のＩＤＴ（Inter Digital Transducer）電極を弾性表面波の伝搬方向に沿って配置し、ＩＤＴ電極の全体の両側に反射器電極を配置した縦結合共振子型の弾性表面波素子を備えているＳＡＷフィルタが用いられる。
　このＳＡＷフィルタの通過帯域内のインピーダンスを整合させるために、特に広通過帯域のＳＡＷフィルタの場合、整合回路がよく用いられる。図１７に、整合回路を有する従来のＳＡＷフィルタ２０ａの理想的な回路構成（従来例１）を示す。ＳＡＷフィルタ２０ａの通過帯域内のインピーダンス整合を行うために、ＳＡＷフィルタ２０ａの入力側の信号端子１２に接続された第１の信号線路９と出力側の信号端子１３に接続された第２の信号線路１０のそれぞれに、弾性表面波素子１に対して直列に第１のコンデンサ３５と第２のコンデンサ３７を設け、弾性表面波素子１に対して並列に第１のインダクタ３６と第２のインダクタ３８を設ける。第１のインダクタ３６と第２のインダクタ３８は接地電極８に接続されている。
　図１８に、図１７の回路構成を有するＳＡＷフィルタ２０ａの電気的特性（周波数－透過特性）のシミュレーション結果を示す。帯域幅が１００ＭＨｚ程度の広帯域な通過帯域を有し、インピーダンス整合が取れてリップルも小さい電気的特性となっている。
　しかしながら、ＳＡＷフィルタの実使用状態では、図１７のような理想的な回路構成にはならない。ＳＡＷフィルタは、一般に誘電体基板に半田で実装された状態で機能するが、誘電体基板の接地電極は電気的な評価のための接地電極８との間に配線、スルーホール導体等が存在しているために、これらの配線やスルーホール導体によるインダクタンス成分が必然的に生じる。したがって、実使用状態におけるＳＡＷフィルタでは、第１のインダクタ３６と第２のインダクタ３８が、誘電体基板の寄生インダクタを介して接地電極８に接続されることとなる。　このような寄生インダクタが存在するため、図１７に示したＳＡＷフィルタ２０ａの電気特性は実際には図２０に示すようになる。図１８に示した理想的な回路構成の電気的特性に比べて、通過帯域外減衰量が劣化している。これは、第１の信号線路９から第１のインダクタ３６に流れた電流の一部が、誘電体基板の寄生インダクタによって接地電極８へ流れずに、第２のインダクタ３８の方に流れ、第２の信号線路１０に漏れてしまうためである。
　本発明は、上述した従来の諸問題に鑑みて完成されたものであり、その目的は、通過帯域のインピーダンス整合をとりつつ、通過帯域外減衰量が大きいフィルタ、およびそれを用いた通信装置を提供することにある。
　本発明の実施形態にかかるフィルタは、弾性波素子と、前記弾性波素子と第１の信号線路を介して電気的に接続された入力側信号端子と、前記弾性波素子と第２の信号線路を介して電気的に接続された出力側信号端子と、一端が前記第１の信号線路に接続され、他端が寄生インダクタを介して接地される第１のインダクタと、出力側コンデンサおよび前記出力コンデンサと直列接続される第２のインダクタを有し、一端が前記第２の信号線路に接続され、他端が前記寄生インダクタを介して接地される直列共振回路と、を含むものである。
　本実施形態の通信装置は、上記のフィルタを有する、受信回路および送信回路の少なくとも一方を備えたものである。
　本発明の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
本実施形態のフィルタについて回路構成の１例を示す回路図である。 本実施形態のフィルタについて弾性波素子の電極構造の１例を示す平面図である。 図１に示すフィルタ回路と配線基板との関係を示す回路図である。 プリント基板６０に実装された状態のフィルタ５０ａを示す図である。 プリント基板６０に実装された状態のフィルタ５０ａを示す図である。 配線基板２３に実装された状態の弾性表面波素子１を示す平面図である。 配線基板２３の層構成を示す平面図である。 配線基板２３の層構成を示す平面図である。 配線基板２３の層構成を示す平面図である。 配線基板２３の層構成を示す平面図である。 配線基板２３の層構成を示す平面図である。 配線基板２３の層構成を示す平面図である。 図１に示すフィルタ回路と配線基板との関係を示す回路図である。 他の実施形態にかかるフィルタの回路図である。 本実施形態のフィルタについて弾性波素子の電極構造の他例を示す平面図である。 本実施形態のフィルタについて配線基板に形成された基準電位端子の配置構成の１例を示す斜視図である。 配線基板裏面に形成された基準電位端子の配置構成の例を示す平面図である。 配線基板裏面に形成された基準電位端子の配置構成の例を示す平面図である。 他の実施形態にかかるフィルタの回路図である。 本実施形態の通信装置のブロック回路図である。 本実施の形態の通信装置のブロック回路図である。 実施例１および比較例１のフィルタについて通過帯域近傍の周波数－透過特性を示すグラフである。 実施例２および比較例１のフィルタについて通過帯域近傍の周波数－透過特性を示すグラフである。 実施例３，４のフィルタについて通過帯域近傍の周波数－透過特性を示すグラフである。 従来のＳＡＷフィルタの回路図の１例である。 図１７のＳＡＷフィルタについて通過帯域近傍の周波数－透過特性を示すグラフである。 比較例のＳＡＷフィルタの回路図である。 図１７に示すＳＡＷフィルタの実使用状態における通過帯域近傍の周波数－透過特性を示すグラフである。 実施例１のフィルタについて整合回路を構成する素子の容量およびインピーダンスの調整方法を説明するための図である。 実施例１のフィルタについて整合回路を構成する素子の容量およびインピーダンスの調整方法を説明するための図である。 実施例１のフィルタについて整合回路を構成する素子の容量およびインピーダンスの調整方法を説明するための図である。
　以下、本実施形態のフィルタについて図面を参照しつつ詳細に説明する。なお本実施形態におけるフィルタは、弾性波素子として共振器型の弾性表面波素子を用いた弾性表面波フィルタ（以下、ＳＡＷフィルタとも称する）である。各電極の大きさや電極間の距離等、電極指の本数や間隔等については、説明のために模式的に図示している。
　図１に本実施形態にかかるフィルタの回路図を示す。また図２は、本実施の形態のフィルタにおける弾性表面波素子の電極構成の平面図である。
　図１に示すように、本実施形態のフィルタ５０ａは、弾性表面波素子１と、弾性表面波素子１に接続された入力側の不平衡信号端子１２および出力側の不平衡信号端子１３と、一方の不平衡信号端子１２に接続された第１の信号線路９および他方の不平衡信号端子１３に接続された第２の信号線路１０と、第１および第２の信号線路９，１０間を弾性表面波素子１に対して並列に接続する分流回路４０と、を備えている。またフィルタ５０は、弾性表面波素子１に対して直列となるように第１の信号線路９に設けられた入力側コンデンサ２と、分流回路４０の第１の信号線路９側に設けられた第１のインダクタ３と、分流回路４０の第２の信号線路１０側に設けられた出力側コンデンサ４および第２のインダクタ５を有する直列共振回路１１と、を具備している。
　入力側コンデンサ２、第１のインダクタ３、出力側コンデンサ４、並びに第２のインダクタ５の容量およびインダクタンスを調整することによって、フィルタ５０ａの整合回路を構成している。
　このように、整合回路として第１、第２のインダクタ３，５を用いるフィルタ回路において、出力側の整合回路を構成する第２のインダクタ５を用いて直列共振回路１１を構成することによって、インピーダンスを広帯域な周波数帯域において整合させつつ、出力側コンデンサ４と第２のインダクタ５による直列共振の共振周波数を、高減衰を必要とする周波数帯付近に合わせることにより、ＳＡＷフィルタの通過帯域外減衰特性を高減衰にすることができる。
　また、第１の接続配線９に、弾性表面波素子１に対して直列接続された入力側コンデンサ２が設けられていることから、第１の接続配線９を伝送する信号の直流成分は、入力側コンデンサ２で遮断されて弾性表面波素子１には殆ど流れず、第１のインダクタ３を通って接地に流れる。その結果、弾性表面波素子１に大きな直流電流が流れることによる静電破壊が大幅に抑制され、弾性表面波素子１の静電破壊に対する耐性が向上する。
　弾性表面波素子１は、図２に示すように、圧電基板２０上に形成された、圧電基板２０上を伝搬する弾性表面波の伝搬方向に沿って配設された３個のＩＤＴ電極１４，１５，１６と、これらＩＤＴ電極１４～１６の両側に配置された反射器電極１７と、を有する。ＩＤＴ電極１４～１６および反射器１７は、弾性表面波の伝搬方向と直交する方向に伸びる複数本の電極指を備えている。
　また、弾性表面波素子１のＩＤＴ電極１４～１６の接地側の電極指は、接地電極端子１８，１９に接続されている。接地電極端子１８，１９は図１に示すように接地用線路６を介して接地電極８に接続されている。
　第１のインダクタ３、接地用線路６および直列共振回路部１１は接地電極８に接続されているが、第１のインダクタ３、接地用線路６および直列共振回路部１１と、接地電極８との間には、寄生インダクタ７が介在されている。寄生インダクタ７のインダクタンス値は、たとえば０.０１ｎＨ～１ｎＨである。
　図３～図５および図６Ａ～図６Ｆを用いて図１に示すフィルタ５０ａを配線基板等につくり込んだ場合の一例を説明する。
　図３は、図１に示すフィルタ５０ａのうち、配線基板２３に形成される素子を破線で囲ったものである。すなわち、フィルタ５０ａを構成する素子のうち、入力側コンデンサ２、第１のインダクタ３、出力側コンデンサ４、並びに第２のコンデンサ５は配線基板２３に形成されている。
　このように整合回路を構成する入力側コンデンサ２、第１のインダクタ３、出力側コンデンサ４、並びに第２のコンデンサ５を配線基板２３に形成することによって、整合回路を構成するために、別途、チップコンデンサやチップインダクタをフィルタの外部に設ける必要がなくフィルタ回路全体としてみたときにその全体構造を小型化することができる。
　図４Ａおよび図４Ｂは、プリント基板６０に実装された状態のフィルタ５０ａを示す図である。図４Ａは、斜視図であり、図４Ｂは、図４Ａの切断面線Ａ－Ａにおける断面図である。
　プリント基板６０は、樹脂基板６１と、樹脂基板６１の表層に形成された入力信号配線６２と、出力信号配線６３と、接地電極８を構成する接地配線導体６４とを備えている。樹脂基板６１は、ガラス・エポキシ樹脂、紙フェノールなどからなる平板状の絶縁基板である。入力信号線６２、出力信号線６３、および接地配線導体６４は、Ｃｕなどの金属材料からなり所定の形状にパターニングされている。
　フィルタ５０ａの入力側の不平衡信号端子１２は入力信号線６２に接続され、出力側の不平衡信号端子１３は出力信号配線６３に接続されている。また図３に示す基準電位端子２５は、樹脂基板６１の表層に配置された接地配線導体６４に接続されている。なお、本実施形態および以下の実施形態において「基準電位」とは、グランド電位のことをいうが必ずしもゼロボルトである必要はない。
　配線基板２３側の各種端子とプリント基板６０側の各種配線との接続は、はんだなどの接続導体６５を介して行われる。
　また、配線基板２３は、プリント基板６０に対向する面とは反対の面に圧電基板２０を実装している。圧電基板２０は、弾性表面波素子１が形成された面が配線基板２３と向かい合うようにフェイスダウンで実装される。配線基板２３と圧電基板２０上の弾性表面波素子１との接続も、はんだなどの接続導体を介して行われる。配線基板２３上に実装された圧電基板２０は、エポキシ樹脂などからなる保護樹脂７０によってモールドされ、弾性表面波素子１が外部から保護される。
　本実施形態にかかるフィルタ５０ａの場合、プリント基板６０の表層および内層に設けられた接地配線導体６４が、寄生インダクタ７を形成することになる。
　図５は、配線基板２３に実装された弾性表面波素子１を示す平面図である。図５では、弾性表面波素子１の配線パターンが分かりやすいように、圧電基板２０を裏面側から透過して見たときの平面図を示している。なお、図５に示す例では、第２の信号線路１０における出力側の不平衡信号端子１３への経路と直列共振回路部１１側への経路の分岐は、弾性表面波素子１側の配線パターン２４ａにおいて行われる。
　弾性表面波素子１の配線パターンは、圧電基板２０の一表面に形成されるため、異なる種類の信号配線が交差する場合は、一方の配線を圧電基板２０表面に形成したのち、交差部分で一方の配線状に絶縁層２８を設け、絶縁層２８上にさらに他方の配線を形成している。このように異なる信号配線同士を絶縁層２８を介して交差させる構造とすることによって、信号配線を迂回させなくても済むため弾性表面波素子１を小型化することができる。
　弾性表面波素子１において、入力信号用パッド１２ａ、出力信号用パッド１３ａ、基準電位用パッド１９および共振回路出力用パッド１３ｂは、圧電基板の各角部に相当する位置にそれぞれ配置されている。また基準電位用環状パッド２９は、他のパッドやＩＤＴ電極などを囲むように環状に形成されている。これらのパッドは配線基板２３表面の対応する各端子に接続される。
　配線基板２３は、複数の誘電体層を積層した多層配線構造を成し、弾性表面波素子１の各パッドと接続するための端子を表層に備えるとともに、第１のコンデンサ２、第１のインダクタ３、直列共振回路１１を内蔵している。
　各誘電体層は、たとえばガラスセラミックスなどで構成され、各配線パターンは、銀、銅、金、タングステンなどを主成分とする金属材料で構成される。
　図６Ａ～図６Ｆは、配線基板２３の層構成を示す平面図である。図６Ａ～図６Ｆは、圧電基板２０を実装する実装面２００側から見たときの各層の配線パターンを示している。
　図６Ａ～図６Ｆに示す配線基板２３は、５枚の誘電体層からなる。図６Ａは、第１層２０１の配線パターンを示し、図６Ｂは、第２層２０２の配線パターンを示し、図６Ｃは、第３層２０３の配線パターンを示し、図６Ｄは、第４層２０４の配線パターンを示し、図６Ｅは、第５層２０５の配線パターンを示す。図６Ｆは、第５層２０５の裏面側の配線パターンを示す。
　第１層２０１の実装面２００には、弾性表面波素子１の各パッドと接続するための実装端子２０１ａ、２０１ｂ、２０１ｃ、２０１ｄおよび環状実装端子２０１ｅが設けられている。実装端子２０１ａは、入力用信号パッド１２ａと接続される端子であり、実装端子２０１ｂは、共振回路出力用パッド１３ｂと接続される端子である。また、実装端子２０１ｃは、出力信号用パッド１３ａと接続される端子であり、実装端子２０１ｄは、基準電位用パッド１９と接続される端子である。環状実装端子２０１ｅは、基準電位用環状パッド２９と接続される端子である。
　実装端子２０１ａは、ビアなどの貫通導体によって第２層２０２に形成された第１コンデンサ用導体２０６に接続される。第１コンデンサ用導体２０６は、第２層２０２の誘電体層を挟んで、第３層２０３に形成された第２コンデンサ用導体２０７とともに入力側コンデンサ２を構成する。
　第１のコンデンサ２の容量値は、第１コンデンサ用導体２０６および第２コンデンサ用導体２０７の面積、第２層２０２の誘電体層の比誘電率、第１コンデンサ用導体２０６および第２コンデンサ用導体２０７の間隔（第２層２０２の誘電体層の厚み）によって調整可能である。
　第２コンデンサ用導体２０７は、貫通導体によって第４層２０４に形成された第１インダクタ用導体２０８に接続される。第１インダクタ用導体２０８は、貫通導体によって第５層２０５に形成された第２インダクタ用導体２０９に接続され、さらに第５層２０５の裏面に設けられた基準電位端子２５ａに接続される。また、第２コンデンサ用導体２０７は、第４層２０４および第５層２０５に設けられた貫通導体を介して第５層２０５の裏面に設けられた入力側の不平衡端子１２と接続される。
　直列接続された第１インダクタ用導体２０８と第２インダクタ用導体２０９とによって、第１のインダクタ３が構成される。第１のインダクタ３のインダクタンス値は、近傍の接地電位の配線パターンとの距離や、導体材料の種類、配線幅および配線厚み、配線長さによって決定され、主に配線長さによって調整される。
　このようにして、配線基板２３の内部に入力側コンデンサ２および第１のインダクタ３を設けることができる。
　実装端子２０１ｂは、貫通導体によって第２層２０２に形成された第３コンデンサ用導体２１２に接続されている。第３コンデンサ用導体２１２は、第２層２０２の誘電体層を挟んで、第３層２０３に形成された第４コンデンサ用導体２１３とともに出力側コンデンサ４を構成する。
　出力側コンデンサ４の容量値は、第３コンデンサ用導体２１２および第４コンデンサ用導体２１３の面積、第２層２０２の誘電体層の比誘電率、第３コンデンサ用導体２１２および第４コンデンサ用導体２１３の間隔（第２層２０２の誘電体層の厚み）によって調整可能である。
　第４コンデンサ用導体２１３は、貫通導体によって第４層２０４に形成された第３インダクタ用導体２１４に接続される。第３インダクタ用導体２１４は、貫通導体によって第５層２０５に形成された第４インダクタ用導体２１５に接続され、さらに第５層２０５の裏面に設けられた基準電位端子２５ｂに接続される。
　直列接続された第３インダクタ用導体２１４と第４インダクタ用導体２１５とによって、第２のインダクタ５が構成される。第２のインダクタ５のインダクタンス値は、近傍の接地電位の配線パターンとの距離や、導体材料の種類、配線幅および配線厚み、配線長さによって決定され、主に配線長さによって調整される。
　このようにして、配線基板２３の内部に出力側コンデンサ４および第２のインダクタ５を直列接続した直列共振回路部１１を設けることができる。
　実装端子２０１ｃは、貫通導体によって、第１層２０１、第２層２０２、第３層２０３を貫通して、第４層２０４に形成された短い配線パターン２１７に接続される。配線パターン２１７は、さらに貫通導体によって第４層２０４、第５層２０５を貫通して、第５層２０５の裏面に設けられた出力側の不平衡信号端子１３に接続される。
　実装端子２０１ｄは、貫通導体によって、第１層２０１～第５層２０５まで貫通して第５層２０５の裏面の基準電位端子２５ｂに接続される。
　また環状実装端子２０１ｅは、第１層２０１～第５層２０５の各層に設けられた貫通導体を介して第５層２０５の裏面に設けられた２５ａ、２５ｂに接続される。
　次に、図５に示すフィルタについて、その作製方法の一例を述べる。まず、３８．７°ＹカットのＸ方向伝搬とするＬｉＴａＯ3単結晶などからなる圧電基板上に、Ａｌ（９９質量％）－Ｃｕ（１質量％）合金から成る、ＩＤＴ電極１４～１６および反射器電極１７を形成する。またこのとき同時に各パッド１２ａ、１３ａ、１３ｂ、１９の下地層も形成される。
　各電極は、スパッタリング装置により成膜した後、縮小投影露光機（ステッパー）、およびＲＩＥ（Reactive Ion Etching）装置によりフォトリソグラフィを施すことによりパターニングすることで形成される。
　圧電基板上に電極を形成した後、保護膜を形成する。保護膜は、たとえば、ＣＶＤ（Chemical Vapor Deposition）装置により、各電極を覆うＳｉＯ２膜を成膜することによって形成される。なお、配線基板２３の端子と接続される各パッド部分は保護膜から露出させておく。
　次に保護膜から露出する各パッドの下地層の上にＣｒ層、Ｎｉ層、Ａｕ層を積層してパッド１２ａ、１３ａ、１３ｂ、１９、２９を形成する。その後、印刷法およびリフロー炉を用いて、弾性表面波素子１を配線基板２３にフリップチップ実装するための半田バンプをパッド上に形成する。
　次に、弾性表面波素子が形成された圧電基板をフリップチップ実装装置によってパッドの形成面を下面にして、配線基板に実装することによって、図３に示すフィルタ５０ａが完成する。
　図７は、図１に示すフィルタ５０ａを配線基板等につくり込んだ場合の他の例である。図３と同様に配線基板２３の部分を破線で示している。
　図７に示す例では、配線基板２３には弾性表面波素子１のみ実装され、それ以外のフィルタ５０ａを構成する素子は、すべて配線基板２３の外部に形成されている。すなわち、入力側コンデンサ２、第１のインダクタ３、出力側コンデンサ４、および第２のインダクタ５は、配線基板２３が実装されるプリント基板６０側に設けられている。入力側コンデンサ２、第１のインダクタ３、出力側コンデンサ４、および第２のインダクタ５は、たとえば、チップコンデンサやチップインダクタなどからなる。この場合、整合回路を構成する入力側コンデンサ２、第１のインダクタ３、出力側コンデンサ４、および第２のインダクタ５を、フィルタの整合に適したものに後から調整できるという利点がある。
　図８に別の実施形態にかかるフィルタ５０ｂの回路図を示す。図９は、図８のフィルタ５０ｂにおける弾性表面波素子１の電極構造の平面図である。
　図８に示すフィルタ５０ｂは、入力側コンデンサ２，出力側コンデンサ４がそれぞれ、圧電基板２０上に形成された弾性表面波共振子３０，３１により構成されている。
　図９に示すように本実施形態に使用される圧電基板２０には、弾性表面波素子１の他に弾性表面波共振子３０、３１が設けられている。弾性表面波共振子３０は弾性表面波素子１と入力用接地パッド１２ａとの間に配置され、弾性表面波共振子３１は弾性表面波素子１と共振回路出力用パッド１３ｂとの間に配置されている。
　このように入力側コンデンサ２，出力側コンデンサ４を弾性表面波共振子３０，３１によって形成することで、配線基板２３内にコンデンサ用導体を形成する場合に比べ、配線基板２３を小型化することができ、ひいてはフィルタの全体構造を小型化することができる。また、弾性表面波共振子３０，３１は、蒸着法、スパッタリング法、ＣＶＤ法等の薄膜形成法により形成されるので、入力側コンデンサ２，出力側コンデンサ４を配線基板内にコンデンサ用導体によって形成する場合に比べ、製造ばらつきが少なく、静電容量の大きさのばらつきを小さくすることができる。また、弾性表面波共振子３０，３１の共振周波数を、高減衰を必要とする周波数帯付近に合わせることにより、ＳＡＷフィルタの通過帯域外減衰特性を高減衰にすることができる。
　次に、配線基板２３の下面に形成される基準電位端子２５の好適な配置場所および形状について、図１０Ａ～図１０Ｃを用いて説明する。図１０Ａは、圧電基板２０を配線基板２３に実装した状態における透過斜視図であり、図では第１、第２のインダクタ３，５および第１、第２の基準電位端子２５ａ、２５ｂのみ示している。
　図１０Ｂは第１、第２の基準電位端子２５ａ、２５ｂを、入力側の不平衡信号端子１２，出力側の不平衡信号端子１３を間に挟むようにして、配線基板２３の裏面の両側に分離して配置した場合の例である。同図に示すように、第１の基準電位端子２５ａと第２の基準電位端子２５ｂとは、中心線３４に対し線対称の位置に配置されている。
　一方、図１０Ｃは、入力側の不平衡信号端子１２，出力側の不平衡信号端子１３を間に挟むようにして第１、第２の基準電位端子２５ａ、２５ｂを配置している点は図１０Ｂに示すものと同じであるが、図１０Ｃに示す例では、第１の基準電位端子２５ａと第２の基準電位端子２５ｂとが互いに接続されている。第１の基準電位端子２５ａと第２の基準電位端子２５ｂとを接続する部分は、入力側の不平衡信号端子１２と出力側の不平衡信号端子１３との間に配置されている。第１の基準電位端子２５ａと第２の基準電位端子２５ｂとは、接続部分も含めて中心線３４に対し線対称の位置に配置されている。
　図１０Ａ～図１０Ｃに示すような形状および配置関係によって第１、第２の基準電位端子２５ａ、２５ｂを形成することによって、一方の信号線路９から、他方の信号線路１０への信号の漏れが少なくなり、ＳＡＷフィルタの通過帯域外減衰特性をさらに高減衰にすることができる。
　図１１は、他の実施形態に係るフィルタの回路図である。
　図１１に示すフィルタ５０ｃは、図１に示したフィルタ５０ａと類似の構成を有しており、弾性表面波素子１からの出力が、不平衡信号ではなく、平衡信号であることが異なっている。出力信号が平衡信号であることから、偶数個の出力端子が必要で、本実施形態では、弾性表面波素子１が、平衡信号端子１３ｃと平衡信号端子１３ｄの２つの出力端子を備える。平衡信号端子１３ｃから出力される平衡信号と、平衡信号端子１３ｄから出力される平衡信号とは位相を反転させている。
　第２の信号線路１０には、出力側コンデンサ４および第２のインダクタ５を有する直列共振回路部１１が設けられる。第２の信号線路１０ａには、出力側コンデンサ４ａおよび第２のインダクタ５ａを有する直列共振回路部１１ａが設けられる。
　これにより、出力信号が平衡信号であっても、インピーダンスを広帯域な周波数帯域において整合させて、ＳＡＷフィルタの通過帯域を広帯域で低損失とし、また、出力側コンデンサ４と第２のインダクタ５による直列共振の共振周波数および出力側コンデンサ４ａと第２のインダクタ５ａによる直列共振の共振周波数を、高減衰を必要とする周波数帯付近に合わせることにより、ＳＡＷフィルタのコモンモードの通過帯域外減衰特性を高減衰にすることができる。
　また、本発明のフィルタを通信装置に適用することができる。すなわち、少なくとも受信回路または送信回路の一方を備え、これらの回路に含まれるバンドパスフィルタとして用いる。たとえば、送信回路から出力された送信信号をミキサでキャリア周波数にのせて、不要信号をバンドパスフィルタで減衰させ、その後、パワーアンプで送信信号を増幅して、デュプレクサを通ってアンテナより送信することができる送信回路を備えた通信装置、または、受信信号をアンテナで受信し、デュプレクサを通った受信信号をローノイズアンプで増幅し、その後、バンドパスフィルタで不要信号を減衰して、ミキサでキャリア周波数から信号を分離し、この信号を取り出す受信回路へ伝送するような受信回路を備えた通信装置に適用可能である。
　図１２は、本発明の通信装置の一実施形態の通信装置を示すブロック図である。図１２において、アンテナ１４０に送信回路Ｔｘと受信回路Ｒｘが分波器１５０を介して接続されている。送信される高周波信号は、フィルタ２４０によりその不要信号が除去され、パワーアンプ２２０で増幅された後、アイソレータ２３０と分波器１５０をとおり、アンテナ１４０から放射される。また、アンテナ１４０で受信された高周波信号は、分波器１５０をとおりローノイズアンプ１６０で増幅されフィルタ１７０でその不要信号を除去された後、アンプ１８０で再増幅されミキサ１９０で低周波信号に変換される。
　したがって、本実施形態のフィルタを採用すれば、感度が格段に良好な優れた通信装置を提供できる。
　図１３は、他の実施形態の通信装置を示すブロック図である。本実施形態における通信装置は、たとえば無線ＬＡＮ用通信モジュールである。本実施形態では、上述したいずれかの実施形態におけるフィルタをバンドパスフィルタ２５０として用いる。送信時のモジュールの動作としては、まず高周波集積回路（ＲＦ－ＩＣ）２６０の送信回路部から出力される送信信号を、パワーアンプ（ＰＡ）２７０で増幅し、送信側に切り替えられたスイッチ２８０を通ってバンドパスフィルタ（ＢＰＦ）２５０に入力される。本発明のフィルタを採用したバンドパスフィルタ２５０では、送信信号に含まれる不要信号を減衰させてアンテナ２９０から高周波信号を放射する。
　送信時のモジュールの動作としては、アンテナ２９０で高周波信号を受信し、本発明のフィルタを採用したバンドパスフィルタ２５０で、受信信号に含まれる不要信号を減衰させ、受信側に切り替えられたスイッチ２８０を通って、平衡－不平衡変換器３００で変換を行い、高周波集積回路２６０の受信回路部に入力される。平衡－不平衡変換器３００は、さらに本発明のフィルタを採用したバンドパスフィルタで置き換えてもよい。
　したがって、本実施形態のフィルタを採用すれば、感度が格段に良好な優れた無線ＬＡＮ用通信モジュールを提供できる。
　また、本実施形態のフィルタを用いて、デュプレクサを使用しない周波数フィルタを構成することができる。すなわち、本実施形態のフィルタを通信装置のアンテナ側の信号線路に挿入することが好ましい。たとえば、図１のフィルタの第１のインダクタ３が接続されている第１の信号線路９をアンテナに最も近い側として、通信装置のアンテナ側の信号線路に挿入する。この場合、アンテナで受信した受信信号の直流成分は、入力側コンデンサ２で遮断されて弾性表面波素子１には流れず、第１のインダクタ３を通って接地電極８に流れる。その結果、弾性表面波素子１に大きな直流電流が流れることによる静電破壊が大幅に抑制され、弾性表面波素子１の静電破壊に対する耐性が向上する。
　次に本発明のフィルタの実施例について以下に説明する。
　（実施例１）
　実施例１として、図２に示す電極構造を有する弾性表面波素子１を用いて図３に示す回路構成からなるフィルタ５０ａを作製した。また比較例１として図２に示す電極構造を有する弾性表面波素子を用いて図１９に示す回路構成からなるフィルタ２０ｂを作製した。実施例１、比較例１それぞれの電気的特性をコンピュータシミュレーションによって求めた。フィルタの動作周波数は１５００～３０００ＭＨｚであり、通過帯域周波数は、２４１０～２５１０ＭＨｚである。
　また、実施例１の入力側コンデンサ２は４.３ｐＦ、出力側コンデンサ４は１.７ｐＦ、第１のインダクタ３は３.５ｎＨ、第２のインダクタ５は４.１ｎＨとした。比較例１の入力側コンデンサ３５と出力側コンデンサ３７はそれぞれ４.０ｐＦ、第１のインダクタ３６と第２のインダクタ３８はそれぞれ１.６ｎＨとした。
　入力側コンデンサ２および出力側コンデンサ４の容量、第１のインダクタ３および第２のインダクタ５のインダクタンスの設定は次のように行った。
　図２１Ａ～図２１Ｃは、実施例１のフィルタについて整合回路を構成する素子の容量およびインピーダンスの調整方法を説明するための図である。
　まず、整合する前の弾性表面波素子１の通過帯域のインピーダンスを計算し、スミスチャート上にプロットする。実施例１の場合、整合前のインピーダンスの軌跡の位置は図２１Ａの斜線で示す領域内にあった。このような領域内にある場合、インピーダンス整合は、入力側コンデンサ２と第１のインダクタ３の回路構成で行うことができる。
　次に通過帯域外である１９００ＭＨｚに出力側コンデンサ４と第２のインダクタ５からなる直列共振回路部１１の共振周波数を合わせる。共振周波数の調整は、ｆ＝1/（2π√（ＬＣ））を満たすように出力側コンデンサ４の容量Ｃと第２のインダクタ５のインダクタンスＬを組み合わせればよいが、スミスチャート上で見て、通過帯域内のインピーダンスの軌跡の広がりが最も小さくなるように出力側コンデンサ４と第２のインダクタ５の値を選択する（図２１Ｂ）。
　そして、広がりが小さくなった通過帯域内のインピーダンスの軌跡がスミスチャートの中央部に移動するように、入力側コンデンサ２と第１のインダクタ３の値を設定する（図２１Ｃ）。
　これにより入力側コンデンサ２、第１のインダクタ３、出力側コンデンサ４、および第２のインダクタ５によって、弾性表面波素子１のインピーダンス整合を行いながら、通過帯域外に共振周波数を形成して通過帯域外減衰量を大きくすることができる。
　図２の弾性表面波素子１のＩＤＴ電極１４，１５，１６の、ＩＤＴ電極１５の入力信号用パッド１２ａに接続されていない側の電極指に繋がる基準電位端子１８と、ＩＤＴ電極１４，１６の出力信号用パッド１３ａに接続されていない側の電極指に繋がる基準電位電極端子１９は、圧電基板２０上、もしくは、圧電基板２０上および圧電基板２０が搭載される配線基板内において、電気的に分離されて形成されていることが、ＳＡＷフィルタの通過帯域外減衰特性を高減衰とするために好ましく、実施例１では、圧電基板２０上および圧電基板２０が搭載される配線基板内において電気的に分離された構成とした。また、下記の実施例２，３，４ならびに比較例についても、同様の構成とした。
　実施例１、比較例１の通過帯域近傍を含めた周波数－透過特性のグラフを図１４に示す。図１４は、ＳＡＷフィルタの信号の伝送特性を表す透過特性の周波数依存性を示すグラフである。実線は実施例１のフィルタ５０ａのフィルタ特性を示し、破線は比較例１のフィルタ２０ｂのフィルタ特性を示している。実施例１のフィルタ５０ａの通過帯域外減衰量は、約１９００ＭＨｚに出力側コンデンサ４と第２のインダクタ５からなる直列共振回路部１１の共振周波数を合わせている。これにより実施例１のフィルタ５０は、比較例１のフィルタ２０に比べて、広帯域で低損失な通過帯域を維持しながら、帯域外の減衰量を大きくすることができた。
　（実施例２）
　実施例２として、図２に示す電極構造を有する弾性表面波素子１を用いて図７に示す回路構成からなるフィルタ５０ａを作製した。実施例２と比較例１のフィルタについて、それぞれの電気的特性をコンピュータシミュレーションによって求めた。フィルタの動作周波数は１５００～３０００ＭＨｚである。
　実施例２における入力側コンデンサ２は４.５ｐＦ、出力側コンデンサ４は１.５ｐＦ、第１のインダクタ３は２.３ｎＨ、第２のインダクタ５は４.２ｎＨとし、また、比較例１の入力側コンデンサ３５と出力側コンデンサ３７はそれぞれ４.０ｐＦ、第１のインダクタ３６と第２のインダクタ３８はそれぞれ１.６ｎＨとした。
　実施例２、比較例１の通過帯域近傍を含めた周波数－透過特性のグラフを図１５に示す。実線は実施例２のフィルタ５０ａのフィルタ特性を示し、破線は比較例１のフィルタ２０ｂのフィルタ特性を示している。実施例２のフィルタ５０ａは、約２０００ＭＨｚに出力側コンデンサ４と第２のインダクタ５からなる内部直列共振回路部１１の共振周波数を合わせている。これにより、実施例２のフィルタ５０ａは、比較例１のフィルタ２０ｂに比べて、広帯域で低損失な通過帯域を維持しながら、帯域外減衰量を大きくすることができた。
　（実施例３，４）
　実施例３として、図９に示す電極構造を有する弾性表面波素子１を用いて図８に示す回路構成からなるフィルタ５０ｂを作製した。実施例４として、図２に示す電極構造を有する弾性表面波素子１を用いて図３に示す回路構成からなるフィルタ５０ａを作製した。実施例３，４について、それぞれの電気的特性をコンピュータシミュレーションによって求めた。フィルタの動作周波数は１５００～３０００ＭＨｚである。
　また、実施例３の入力側コンデンサ（弾性表面波共振子３０）は４.３ｐＦ、出力側のコンデンサ（弾性表面波共振子３１）は１.７ｐＦ、第１のインダクタ３は３.２ｎＨ、第２のインダクタ５は３．７ｎＨとし、また、実施例４の入力側コンデンサ２は４.３ｐＦ、出力側コンデンサ４は１.７ｐＦ、第１のインダクタ３は３.５ｎＨ、第２のインダクタ５は４.１ｎＨとした。
　実施例３，４における第１のインダクタ３と第２のインダクタ５は、図１０Ｂに示す中心線３４によって左右に分離された第１および第２の基準電位端子２５ａ，２５ｂに、それぞれ接続されている。
　実施例３，４のフィルタの通過帯域近傍の周波数－透過特性のグラフを図１６に示す。図１６において、実線は実施例３のフィルタ５０ｂ，破線は実施例４のフィルタ５０ａを示している。実施例３，４のフィルタ特性はともに良好であり、特にフィルタ５０ｂのフィルタ特性は非常に良好であった。実施例３のフィルタ５０ｂは、約２０００ＭＨｚに出力側コンデンサ４と第２のインダクタ５からなる直列共振回路部１１の共振周波数を、また、約２６５０ＭＨｚに弾性表面波共振子３０の共振周波数を合わせている。これによって実施例３のフィルタ５０ｂでは、広帯域で低損失な通過帯域を維持しながら、低周波側の帯域外減衰量のみならず、高周波側における帯域外減衰量を大きく改善することができた。
　本発明は、以上の実施形態に限定されず、種々の態様で実施されてよい。
　たとえば、上述した実施形態では弾性波素子として弾性表面波素子を用いた場合を説明したが、弾性波素子として圧電薄膜を励振電極で挟み込んだ圧電薄膜共振器を用いてもよい。
　本発明は、その精神または主要な特徴から逸脱することなく、他のいろいろな形態で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本発明の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束されない。さらに、特許請求の範囲に属する変形や変更は全て本発明の範囲内のものである。

Claims (9)

  1. 　弾性波素子と、
    　前記弾性波素子と第１の信号線路を介して電気的に接続された入力側信号端子と、
    　前記弾性波素子と第２の信号線路を介して電気的に接続された出力側信号端子と、
    　一端が前記第１の信号線路に接続され、他端が寄生インダクタを介して接地される第１のインダクタと、
    　出力側コンデンサおよび前記出力側コンデンサと直列接続される第２のインダクタを有し、一端が前記第２の信号線路に接続され、他端が前記寄生インダクタを介して接地される直列共振回路と、を含むフィルタ。
  2. 　前記第１の接続配線には、前記弾性波素子に対して直列接続された入力側コンデンサが設けられている請求項１に記載のフィルタ。
  3. 　前記弾性波素子は、圧電基板上に形成された、前記圧電基板上を伝搬する弾性表面波の伝搬方向に沿って配置された複数個のＩＤＴ電極を有し、
    　前記入力側コンデンサまたは前記出力側コンデンサの少なくともいずれか一方は、前記圧電基板上に形成された弾性表面波共振子から成る請求項２に記載のフィルタ。
  4. 　前記弾性波素子は、圧電基板上に形成された、前記圧電基板上を伝搬する弾性表面波の伝搬方向に沿って配置された複数個のＩＤＴ電極および前記複数個のＩＤＴ電極の両端に配置された反射器電極から成る請求項１に記載のフィルタ。
  5. 　前記入力側信号端子および前記出力側信号端子が不平衡信号端子である請求項１に記載のフィルタ。
  6. 　前記弾性波素子が実装される配線基板を備え、
    　前記出力側コンデンサは、前記配線基板に形成されたコンデンサ用導体からなる請求項１に記載のフィルタ。
  7. 　前記弾性波素子が実装される配線基板を備え、
    　前記第１のインダクタおよび前記第２のインダクタは、前記配線基板に形成されたインダクタ用導体からなる請求項１に記載のフィルタ。
  8. 　前記弾性波素子が実装される配線基板を備え、
    　前記配線基板の下面には、前記第１のインダクタと電気的に接続される第１の基準電位端子および前記第２のインダクタと電気的に接続される第２の基準電位端子が設けられており、
    　前記第１の基準電位端子と前記第２の基準電位端子とが、前記配線基板の下面の中心線に対し線対称に配置されている請求項１に記載のフィルタ。
  9. 　請求項１に記載のフィルタを有する、受信回路および送信回路の少なくとも一方を備えた通信装置。
PCT/JP2008/073867 2007-12-26 2008-12-26 フィルタおよび通信装置 WO2009082012A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/809,967 US8581674B2 (en) 2007-12-26 2008-12-26 Filter and communications apparatus
JP2009547149A JP5043128B2 (ja) 2007-12-26 2008-12-26 フィルタおよび通信装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007334151 2007-12-26
JP2007-334151 2007-12-26
JP2008080550 2008-03-26
JP2008-080550 2008-03-26

Publications (1)

Publication Number Publication Date
WO2009082012A1 true WO2009082012A1 (ja) 2009-07-02

Family

ID=40801309

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/073867 WO2009082012A1 (ja) 2007-12-26 2008-12-26 フィルタおよび通信装置

Country Status (3)

Country Link
US (1) US8581674B2 (ja)
JP (1) JP5043128B2 (ja)
WO (1) WO2009082012A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013118584A (ja) * 2011-12-05 2013-06-13 Taiyo Yuden Co Ltd フィルタ及び分波器
WO2014045665A1 (ja) * 2012-09-24 2014-03-27 株式会社村田製作所 フィルタ装置
JP2016012796A (ja) * 2014-06-27 2016-01-21 太陽誘電株式会社 フィルタ、デュプレクサおよびモジュール。
JP2019033422A (ja) * 2017-08-09 2019-02-28 京セラ株式会社 フィルタデバイス、フィルタモジュールおよび通信装置
WO2024101346A1 (ja) * 2022-11-11 2024-05-16 京セラ株式会社 複合フィルタ、モジュール及び通信装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9300038B2 (en) 2010-12-10 2016-03-29 Peregrine Semiconductor Corporation Method, system, and apparatus for resonator circuits and modulating resonators
KR101919115B1 (ko) * 2012-02-29 2018-11-15 삼성전자주식회사 Ｂａｗｒ 을 이용한 필터
US10707905B2 (en) 2015-06-23 2020-07-07 Skyworks Solutions, Inc. Wideband multiplexer for radio-frequency applications
US11528009B2 (en) * 2017-12-01 2022-12-13 Kyocera Corporation Acoustic wave filter, multiplexer, and communication apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177697A (ja) * 1992-12-01 1994-06-24 Japan Radio Co Ltd 弾性表面波フィルタ
JPH08288790A (ja) * 1995-04-10 1996-11-01 Fujitsu Ltd 素子用基板、圧電振動装置及び弾性表面波装置
JP2000049565A (ja) * 1998-05-29 2000-02-18 Fujitsu Ltd 弾性表面波フィルタ装置
JP2002369098A (ja) * 2001-06-05 2002-12-20 Seiko Epson Corp Ｐａｌおよびｓｅｃａｍ−ｌ方式対応型テレビ受信機

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0600705B1 (en) 1992-12-01 1999-01-20 Japan Radio Co., Ltd Surface acoustic wave filter and mobile communication system using same
US6388545B1 (en) 1998-05-29 2002-05-14 Fujitsu Limited Surface-acoustic-wave filter having an improved suppression outside a pass-band
DE19962028A1 (de) * 1999-12-22 2001-06-28 Philips Corp Intellectual Pty Filteranordnung
JP2001313542A (ja) * 2000-04-28 2001-11-09 Oki Electric Ind Co Ltd 分波器
EP1345323B1 (en) * 2002-03-15 2005-02-09 Matsushita Electric Industrial Co., Ltd. Balanced high-frequency device and balance-characteristics improving method and balanced high-frequency circuit using the same
US7023297B2 (en) * 2003-05-14 2006-04-04 Murata Manufacturing Co., Ltd. Surface acoustic wave branching filter
US20050093652A1 (en) * 2003-10-31 2005-05-05 Qing Ma Size scaling of film bulk acoustic resonator (FBAR) filters using impedance transformer (IT) or balun
US8064843B2 (en) * 2005-09-12 2011-11-22 Epcos Ag Electrical component for the front end circuit of a transceiver
TW200713681A (en) * 2005-09-26 2007-04-01 Murata Manufacturing Co High-frequency front end module, and duplexer
JP5081742B2 (ja) * 2007-06-29 2012-11-28 日本電波工業株式会社 アンテナ分波器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177697A (ja) * 1992-12-01 1994-06-24 Japan Radio Co Ltd 弾性表面波フィルタ
JPH08288790A (ja) * 1995-04-10 1996-11-01 Fujitsu Ltd 素子用基板、圧電振動装置及び弾性表面波装置
JP2000049565A (ja) * 1998-05-29 2000-02-18 Fujitsu Ltd 弾性表面波フィルタ装置
JP2002369098A (ja) * 2001-06-05 2002-12-20 Seiko Epson Corp Ｐａｌおよびｓｅｃａｍ−ｌ方式対応型テレビ受信機

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013118584A (ja) * 2011-12-05 2013-06-13 Taiyo Yuden Co Ltd フィルタ及び分波器
WO2014045665A1 (ja) * 2012-09-24 2014-03-27 株式会社村田製作所 フィルタ装置
JP5751387B2 (ja) * 2012-09-24 2015-07-22 株式会社村田製作所 フィルタ装置
JPWO2014045665A1 (ja) * 2012-09-24 2016-08-18 株式会社村田製作所 フィルタ装置
US9479137B2 (en) 2012-09-24 2016-10-25 Murata Manufacturing Co., Ltd. Filter device and duplexer including compensation circuit
JP2016012796A (ja) * 2014-06-27 2016-01-21 太陽誘電株式会社 フィルタ、デュプレクサおよびモジュール。
JP2019033422A (ja) * 2017-08-09 2019-02-28 京セラ株式会社 フィルタデバイス、フィルタモジュールおよび通信装置
WO2024101346A1 (ja) * 2022-11-11 2024-05-16 京セラ株式会社 複合フィルタ、モジュール及び通信装置

Also Published As

Publication number Publication date
US8581674B2 (en) 2013-11-12
US20100283555A1 (en) 2010-11-11
JPWO2009082012A1 (ja) 2011-05-06
JP5043128B2 (ja) 2012-10-10

Similar Documents

Publication Publication Date Title
JP5043128B2 (ja) フィルタおよび通信装置
JP4943137B2 (ja) 分波器および通信装置
JP5334924B2 (ja) 分波器、通信用モジュール部品、及び通信装置
JP4000960B2 (ja) 分波器、通信装置
EP2197107B1 (en) Surface acoustic wave filter and communication apparatus
US7283016B2 (en) Balanced acoustic wave filter and acoustic wave filter
US7924118B2 (en) Duplexer and elastic wave device
JP6309930B2 (ja) Ｇｐｓ用周波数帯域において帯域外サプレッション効果をもつアンテナデュプレクサ
JP5230270B2 (ja) 分波器および無線通信機器
KR100955548B1 (ko) 듀플렉서 및 이것을 이용한 통신 장치
US7602264B2 (en) Filter device, multiband filter, duplexer and communications equipment using the filter device
WO2017110994A1 (ja) 高周波モジュール
JPWO2008029641A1 (ja) 分波器デバイス用回路基板、分波器、及び通信装置
JP6512365B2 (ja) 複合フィルタ装置、高周波フロントエンド回路及び通信装置
US9124238B2 (en) Duplexer
JP5846833B2 (ja) デュプレクサ
JPH0832402A (ja) 弾性表面波装置、移動無線機用分波器および移動無線装置
JP7014308B2 (ja) エクストラクタ
CN114424459A (zh) 滤波装置及通信装置
WO2023120284A1 (ja) 高周波モジュールおよび通信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08865621

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2009547149

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12809967

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08865621

Country of ref document: EP

Kind code of ref document: A1