WO2009043261A1 - Procédé de codage et de décodage, codeur et décodeur - Google Patents

Procédé de codage et de décodage, codeur et décodeur Download PDF

Info

Publication number
WO2009043261A1
WO2009043261A1 PCT/CN2008/072359 CN2008072359W WO2009043261A1 WO 2009043261 A1 WO2009043261 A1 WO 2009043261A1 CN 2008072359 W CN2008072359 W CN 2008072359W WO 2009043261 A1 WO2009043261 A1 WO 2009043261A1
Authority
WO
WIPO (PCT)
Prior art keywords
information
codeword
ldpc
check
padding
Prior art date
Application number
PCT/CN2008/072359
Other languages
English (en)
French (fr)
Inventor
Pingfang Zheng
Rongke Liu
Daping Qi
Original Assignee
Huawei Technologies Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co., Ltd. filed Critical Huawei Technologies Co., Ltd.
Publication of WO2009043261A1 publication Critical patent/WO2009043261A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes

Definitions

  • the present invention relates to the field of channel coding technologies, and in particular, to a method and a decoder and a decoder for encoding and decoding a low density check code (LDPC code).
  • LDPC code low density check code
  • DVB-H Digital Video Broadcasting Handled
  • DVB-T European digital television terrestrial transmission standard
  • IP datagrams in the IP encapsulator will be filled in a matrix with a fixed number of columns of 255 and a variable number of rows (1024, 512 or 256) and pre-processed using RS (255, 191). Code to error correction.
  • FIG. 1 is a schematic diagram of a prior art multi-protocol encapsulation and forward error correction coding MPE-FEC frame structure. As shown in FIG. 1 , each node in the matrix corresponds to one byte, and the left 191 column is used for IP datagram. The padding is called the application data table; the right column 64 is used for the padding of the error correction coded check bits, which is called the RS data table or the check data table.
  • the first IP datagram starts from the first column of the matrix, the first row node, and is filled down the column. After the first IP datagram is filled, the second datagram is filled. . Moreover After the last datagram is filled, the free position is filled with 0s. The number of all 0 padding columns will be marked with an 8-bit binary number in the Multi-Protocol Encapsulated Datagram header, which itself will not be transmitted by the system.
  • the matrix is encoded using RS (255, 191), and the generated check bits are filled in the right 64 columns of the matrix, and each row corresponds to one codeword.
  • Some of the rightmost columns in the RS data table may not be transmitted, that is, puncturing is allowed to reduce the overhead caused by error correction coding.
  • the system will also perform multi-protocol encapsulation and cyclic redundancy check on the IP datagram and RS data column in the matrix.
  • the CRC-32 is encoded, after which an MPE-FEC frame is obtained.
  • the technical problem to be solved by the embodiments of the present invention is to provide an encoding and decoding method, an encoder, and a decoder, which can obtain a higher coding gain.
  • An embodiment of the present invention provides an encoding method, including: acquiring input information; setting padding information at the end of the input information; and encoding the input information after setting the padding information according to a generation matrix of the low density check LDPC code, Corresponding codeword; deleting the obtained padding information from the obtained corresponding codeword, and setting and outputting the check information in the codeword.
  • An embodiment of the present invention provides a decoding method, including: acquiring an input low-density check LDPC codeword, setting padding information in the LDPC codeword, and setting check information in the codeword to obtain a new codeword. And decoding according to the relationship between the new codeword and its corresponding LDPC check matrix.
  • An embodiment of the present invention provides an encoder, including: a first processing unit, configured to acquire input information, and set padding information at the end of the input information; and a coding unit, configured to verify a matrix of the LDPC code according to a low density check The input information after setting the padding information is encoded to obtain a corresponding codeword; the second processing unit is configured to delete the set padding information from the obtained corresponding codeword, and set the check information in the codeword. After the output.
  • An embodiment of the present invention provides a decoder, including: a processing unit, configured to acquire an input low density check LDPC codeword, set padding information in the LDPC codeword, and set check information in the codeword. And obtaining a new codeword; and a decoding unit, configured to decode according to a relationship between the new codeword obtained by the processing unit and its corresponding LDPC check matrix.
  • the forward error correction coding is performed by using the LDPC code instead of the RS code used in the original DVB-H standard for the input information, and corresponding decoding is performed, so that a higher coding gain can be obtained.
  • the simulated performance comparison curve of the simulation experiment shows that the BER of the bit error rate is 10" 6 B ⁇ , and the coding gain of about 6 ⁇ can be obtained by using the LDPC code compared with the RS code. To a large extent, the system's anti-error ability is improved.
  • FIG. 1 is a schematic diagram of a prior art multi-protocol encapsulation and forward error correction coding MPE-FEC frame structure
  • FIG. 2 is a flowchart of an encoding method according to an embodiment of the present invention
  • FIG. 3 is a flowchart of a decoding method according to an embodiment of the present invention.
  • FIG. 4 is a graph showing simulation performance comparison between LDPC (2040, 1528) and RS (255, 191) for forward encoding according to an embodiment of the present invention
  • FIG. 5 is a schematic structural diagram of an encoder according to an embodiment of the present invention.
  • FIG. 6 is a schematic structural diagram of a decoder according to an embodiment of the present invention.
  • the embodiment of the present invention provides a forward error correction coding method based on Low Density Parity Check (LDPC), which replaces the RS (255, 191) coding in the DVB-H standard, and can obtain a higher coding gain. And adapt to more demanding channel environments.
  • LDPC Low Density Parity Check
  • the LDPC code is a linear block code whose check matrix is a sparse matrix. Its performance is close to the Shannon limit, and it has the characteristics of controllable coding complexity and simple and fast decoding. At the same bit error rate, a higher coding gain can be obtained using the LDPC code as the forward error correction coding as compared with the RS code.
  • the embodiment of the invention provides a forward error correction coding method based on LDPC (2040, 1528).
  • “1528” is the input information bit length
  • "2040, is the bit length of the coded codeword
  • LDPC (2040, 1528) is composed of LDPC (2044, 2044). 1533) Delete 5 information padding bits and add 1 parity padding bit to obtain.
  • the LDPC code is defined by a check matrix, and different check LDPC codes can be distinguished by the check matrix H. According to whether the row weight and the column weight of the check matrix are fixed values, it can be divided into a regular LDPC code and a non-regular LDPC code, and the latter has better decoding performance than the former.
  • the construction methods of LDPC codes are mainly divided into two categories: LDPCs are randomly constructed and LDPCs with some algebraic structure constructed based on specific rules.
  • the LDPC (2044, 1533) used in the embodiment of the present invention is an irregular LDPC code based on the Euclidean geometric space EG (3, 2 A 3), and the correlation vector and the cyclic class matrix in the space can be obtained by calculation, and the loop is The class matrix is decomposed and recombined to obtain LDPC codes of different lengths and code rates, and the check matrix H and the generator matrix G have quasi-cyclic characteristics.
  • the structure of the generator matrix of LDPC ( 2044, 1533 ) is as follows:
  • FIG. 2 it is a flowchart of an encoding method according to an embodiment of the present invention, including the steps:
  • Step 201 Acquire input information, and set padding information at the end of the input information
  • the LDPC encoder reads the first line of 191 bytes, a total of 1528 information bits, and uses "representation. Add a binary sequence "00000” at the end to get "', A total of 1533 information bits.
  • Step 202 Encode the input information after the padding information is set according to a generation matrix of the low density check LDPC code, to obtain a corresponding codeword.
  • the input information after adding the padding information is 1533 information bits, it is determined to use LDPC (2044, 1533) for encoding.
  • the ⁇ ' is encoded using LDPC (2044, 1533), which is processed as follows:
  • c is the codeword obtained after error correction coding, which is 2044 bits in total.
  • Step 203 Delete the set padding information from the obtained codeword, and set the check information in the codeword to be output.
  • the coded codeword is deleted from the added information padding bit, and a check padding bit "0" is added as the output codeword at the end of the check bit of the check information.
  • the encoded codeword is further deleted by the known 5 information padding bits "00000", that is, 1528 information bits and 511 parity bits are obtained, for a total of 2039 bits.
  • the code rate can be changed.
  • the change in code rate is achieved by deleting some of the columns in the check data table. Remove the first check data table 39 through 64 (corresponding to the original code word bits 2040 to 1833) to obtain a code rate codeword 5/6, delete the calibration data table 28 th to 64 (corresponding to the first word 1745-2040 original code bits), to obtain the code rate for the code word 7/8.
  • the code rate of the transmitting end is changed from 3 / 4 to 5 / 6 or 7 / 8 , the transmitting end transmits the application data column and the unchecked parity data column.
  • the decoding process is performed accordingly according to the encoding process described above.
  • FIG. 3 is a flowchart of a decoding method according to an embodiment of the present invention, including the steps:
  • Step 301 Acquire an input low density check LDPC codeword, set padding information in the LDPC codeword, and set check information in the codeword to obtain a new codeword.
  • the 2040-bit codeword sent is read, five information padding bits "00000" are added at the end of the 1528th bit, and one parity padding bit "0" at the end of the check information is deleted, and a new codeword is obtained.
  • the LDPC decoder At the receiving end, after the entire matrix is filled with the IP datagram and the check data, the LDPC decoder first reads the first row of the matrix, adds a binary sequence "00000" at the end of the 1528th bit, and deletes the check information. One of the last check padding bits "0" gives the code word c'.
  • Step 302 Perform decoding according to a relationship between the new codeword and its corresponding LDPC check matrix.
  • the existing sum-product algorithm is used for decoding, and information of 1528 information bits is output.
  • the decoder in the disturbed channel, can recover the correct information sequence by using the existing sum-product algorithm, etc., that is, output the information of the 1528 information bits input when the original encoding is performed, and fill the alpha into the application data table.
  • the decoding of the first LDPC codeword in the matrix is completed, and then the other rows in the matrix are decoded in turn.
  • LDPC (2040, 1528) is used for forward error correction coding
  • simulation results can be found to obtain higher coding gain than forward error correction coding using RS (255, 191).
  • FIG. 4 is a simulation of embodiments of the present invention employs LDPC (2040, 1528) performed before using RS (255, 191) to the encoder performing forward error correction coding (rate of 3/4) and the DVB-H standard Performance comparison curve (left curve corresponds to LDPC code, right curve corresponds to RS code), LDPC decoding has a maximum number of iterations of 100, and the adopted channel model is Rayleigh fading channel.
  • the horizontal axis represents the signal to noise ratio Eb / ⁇
  • the vertical axis represents the bit error rate BER
  • an embodiment of the present invention provides an encoder and a decoder.
  • FIG. 5 is a schematic structural diagram of an encoder according to an embodiment of the present invention.
  • the encoder shown in Fig. 5 includes a first processing unit 501, an encoding unit 502, and a second processing unit 503.
  • the first processing unit 501 is configured to acquire input information, and at the end of the input information, a padding coding unit 502 is configured to encode the input information after the padding information is set according to a generation matrix of the low density check LDPC code. Get the corresponding codeword.
  • the second processing unit 503 is configured to delete the set padding information from the obtained codeword, and set the check information in the codeword to be output.
  • the bit of the input information acquired by the first processing unit 501 is 1528 information bits, and correspondingly, 5 information padding bits are added at the end of the 1528 information bits.
  • the coding unit 502 adds 1533 information bits according to the input information after adding 5 information padding bits to the first processing unit 501, and determines that the generation matrix of the low density check LDPC code is a generation matrix of the LDPC (2044, 1533). According to the generator matrix of LDPC (2044, 1533), 1533 information bits are encoded, and the corresponding codeword is 2044 bits.
  • the generator matrix of LDPC (2044, 1533) be the codeword obtained by encoding the following "': a, G qc 2 c, c is the codeword obtained after error correction coding, a total of 2044 bits.
  • the second processing unit 503 deletes the added 5 information padding bits "00000" from the 2044 bits encoded by the encoding unit 502, and adds a checksum at the end of the check information in the codeword. Fill the bit "0" to get the output after LDPC (2040, 1528).
  • the encoder further includes: a code rate adjustment unit 504.
  • the code rate adjustment unit 504 is configured to adjust the code rate. After the second processing unit 503 obtains the LDPC (2040, 1528), the code rate adjustment unit 504 deletes the 1833 to 2040 bits in the codeword or deletes the 1745th in the codeword. Up to 2040 bits as the output LDPC codeword. Specifically: rate adjustment unit 504 to delete the calibration data table 39 to the first section 64 (corresponding to the original code word bits 2040 to 1833) to obtain a code rate codeword 5/6, delete the calibration data table the first section 28 to 64 (corresponding to 2040 word bits of the original code 1745), to obtain the code rate for the code word 7/8.
  • FIG. 6 is a schematic structural diagram of a decoder according to an embodiment of the present invention.
  • the decoder shown in Fig. 6 includes: a processing unit 601 and a decoding unit 602.
  • the processing unit 601 is configured to obtain an input low density check LDPC codeword, set padding information in the LDPC codeword, and set the check information in the codeword to obtain a new codeword.
  • the decoding unit 602 is configured to decode according to the relationship between the new codeword obtained by the processing unit 601 and its corresponding LDPC check matrix.
  • the processing unit 601 obtains the input LDPC codeword as LDPC (2040, 1528); correspondingly, adds 5 information padding bits "00000" at the end of the 1528th bit, and deletes one check pad at the end of the check information. Bit "0", get new codeword c
  • the forward error correction coding is performed by using the LDPC code instead of the RS code used in the DVB-H standard for the input information, and corresponding decoding is performed, so that a higher coding gain can be obtained, and the simulation is performed.
  • the LDPC code can be obtained using from about 6 ⁇ coding gain, thereby enhancing the anti system in harsh channel conditions also a greater extent Error ability.
  • the embodiment of the present invention specifically uses LDPC (2040, 1528) which is similar to the RS (255, 191) code rate to replace the RS (255, 91) for forward error correction coding, and thus obtains a higher coding.
  • the code gain is also convenient for applications in the DVB-H standard.
  • the embodiment of the present invention may also change the code rate, and the change of the code rate is implemented by deleting a partial column in the check data table. Remove the first check data table 39 through 64 (corresponding to the original code word bits 2040 to 1833) to obtain a code rate codeword 5/6, deleting the first parity data table 28 through 64 (corresponding to the first word 1745-2040 original code bits), to obtain the code rate for the code word 7/8.

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Description

编码、 解码方法及编码器、 解码器
本申请要求于 2007 年 9 月 25 日提交中国专利局、 申请号为 200710151337.2、 发明名称为 "编码、 解码方法及编码器、 解码器" 的中国专 利申请的优先权， 其全部内容通过引用结合在本申请中。
技术领域
本发明涉及信道编码技术领域， 具体涉及一种低密度校验码（LDPC码） 的编码、 解码方法及编码器、 解码器。
背景技术
手持式数字广播 DVB-H ( Digital Video Broadcasting Handled )是欧洲数字 电视标准组织为通过地面数字广播网络向便携、手持终端提供多媒体业务所制 定的传输标准， 是欧洲数字电视地面传输标准（DVB-T )的在移动终端上的扩 展应用。 目前 DVB-H标准中是采用里德-所罗门 RS码（ Reed-Solomon )码进 行编码。 根据 DVB-H标准， 在 IP封装器中 IP数据报将被填入一个列数固定 为 255、 行数可变（ 1024、 512或 256 ) 的矩阵中， 并使用 RS ( 255, 191 )进 行前向纠错编码。 其中， "191" 为输入的信息位长度， "255" 为编码后码字长 度， 校验位长度为 255-191=64。 请参阅图 1 , 是现有技术多协议封装和前向纠 错编码 MPE-FEC帧结构示意图，如图 1所示，矩阵中每个结点对应一个字节， 左边 191列用于 IP数据报的填充， 称为应用数据表； 右边 64列用于纠错编码 校验位的填充， 称为 RS数据表或校验数据表。
在应用数据表中， 第一个 IP数据报从矩阵第一列、 第一行结点开始， 沿 列向下填充， 第一个 IP数据报填充完毕后， 紧接着填充第二个数据报 ......最 后一个数据报填充完毕后， 空余的位置用 0填充。全 0填充列的数目将在多协 议封装数据报报头中用 8位 2进制数字标记，其本身将不被系统传送。 当应用 数据表填充完毕后， 使用 RS ( 255， 191 )对矩阵进行编码， 生成的校验位填 充于矩阵右部 64列中，每一行对应一个码字。 RS数据表中最右边的一些列可 以不传送， 即允许打孔， 以降低纠错编码带来的开销。 纠错编码完成后， 系统 还将对矩阵内的 IP数据报和 RS数据列进行多协议封装和循环冗余校验
CRC-32编码， 在此之后得到 MPE-FEC帧。
在对现有技术的研究和实践过程中 , 发明人发现现有技术存在以下问题： 由于多径效应和多普勒效应， 移动信道干扰严重， 且具有长突发误码的特性， 即使再经过 CRC-32编码， 前向纠错编码采用 RS ( 255， 191 )也最多只可以 纠正 64个错误字节；当码字内错误字节超过 64个时，错误数据报将无法恢复， 因此采用 RS码进行前向纠错编码的编码增益不是太高。
发明内容
本发明实施例要解决的技术问题是提供一种编码、解码方法及编码器、解 码器， 能够获得更高的编码增益。
为解决上述技术问题， 本发明所提供的实施例是通过以下技术方案实现 的：
本发明实施例提供一种编码方法， 包括： 获取输入信息； 在所述输入信息 末尾设置填充信息；根据低密度校验 LDPC码的生成矩阵对所述设置填充信息 后的输入信息进行编码，得到相应码字； 将所述得到的相应码字删除所述设置 的填充信息 , 并对码字中的校验信息进行设置后输出。
本发明实施例提供一种解码方法， 包括：获取输入的低密度校验 LDPC码 字， 在所述 LDPC码字中设置填充信息， 并对码字中的校验信息进行设置， 得 到新码字； 根据所述新码字与其对应的 LDPC校验矩阵的关系进行解码。
本发明实施例提供一种编码器， 包括：第一处理单元，用于获取输入信息， 在所述输入信息末尾设置填充信息； 编码单元，用于根据低密度校验 LDPC码 的生成矩阵对所述设置填充信息后的输入信息进行编码，得到相应码字； 第二 处理单元， 用于将所述得到的相应码字删除所述设置的填充信息， 并对码字中 的校验信息进行设置后输出。
本发明实施例提供一种解码器， 包括： 处理单元， 用于获取输入的低密度 校验 LDPC码字，在所述 LDPC码字中设置填充信息，并对码字中的校验信息 进行设置， 得到新码字； 解码单元， 用于根据所述处理单元得到的新码字与其 对应的 LDPC校验矩阵的关系进行解码。
以上技术方案可以看出，本发明实施例中通过对输入的信息采用 LDPC码 代替 DVB-H标准中原采用的 RS码进行前向纠错编码， 并相应解码， 因此能 获得更高的编码增益， 经仿真实验的仿真性能对比曲线发现在误码率 BER为 10"6 B†, 与采用 RS码相比， 采用 LDPC码可获得约 6^的编码增益， 从而也较 大程度上提高了系统的抗误码能力。
附图说明
图 1是现有技术多协议封装和前向纠错编码 MPE-FEC帧结构示意图； 图 2是本发明实施例编码方法流程图；
图 3是本发明实施例解码方法流程图；
图 4是本发明实施例采用 LDPC ( 2040, 1528 )与采用 RS ( 255, 191 ) 进行前向编码的仿真性能对比曲线图；
图 5是本发明实施例编码器结构示意图；
图 6是本发明实施例解码器结构示意图。
具体实施方式
本发明实施例提供一种基于低密度校验码 （LDPC, Low Density Parity Check ) 的前向纠错编码方法， 取代 DVB-H标准中 RS ( 255， 191 )编码， 可 获得更高的编码增益和适应更为苛刻的信道环境。
LDPC码是一种校验矩阵为稀疏矩阵的线性分组码， 其性能接近香农限， 具有编码复杂度可控、 译码简单快捷等特点。 在同样的误比特率下， 与 RS码 相比， 使用 LDPC码作为前向纠错编码可获得更高的编码增益。
本发明实施例提供了一种基于 LDPC ( 2040， 1528 )的前向纠错编码方法。 其中， "1528"为输入的信息比特位长度， "2040，，为编码后码字的比特位长度， 校验比特位长度为 2040-1528=512。 LDPC ( 2040, 1528 )由 LDPC( 2044， 1533 ) 删除 5个信息填充比特和增加 1个校验填充比特获得。
LDPC码由校验矩阵 进行定义，通过校验矩阵 H可区别不同的 LDPC码。 按校验矩阵 的行重与列重是否为定值可以分为正则 LDPC码和非正则 LDPC 码， 后者的译码性能优于前者。 LDPC码的构造方法主要分为两大类： 随机构 造 LDPC和基于特定规则构造的具有某种代数结构的 LDPC。本发明实施例中 所用的 LDPC ( 2044, 1533 ) 为基于欧氏几何空间 EG(3，2A3)的非正则 LDPC 码，通过计算可获得该空间内的相关矢量以及循环类矩阵，对循环类矩阵作分 解与重组， 可得到不同长度、 码率的 LDPC码， 并且校验矩阵 H和生成矩阵 G 具有准循环特性。
LDPC ( 2044, 1533 )由校验矩阵 定义， 其中， c=1533 , q=2044 - 1533 = 511 , e的结构如下所示：
HqC二 [Ho Hi Hi
Figure imgf000006_0001
其中， 是 5i ix5i i阶循环矩阵， 取 0≤z'≤3。 循环矩阵 内的每一行都是 由上一行向右循环移位一位得到。 的第一行记为 hi = (jQ,Ji,八 ,Λ) , 其中 ( 0≤Λ≤510 )表示对应位置为 1 其余位置为 0。 定义如下：
ho : 10， 17, 238
h . 333 , 349, 393
h . 154, 267, 390
5 , 8, 10， 32, 71
LDPC码的校验矩阵 / 和生成矩阵 G满足 GHr = 0 , Hf为校—险矩阵 H的转 置矩阵， 因此根据校验矩阵 H可以得到生成矩阵 G。
LDPC ( 2044, 1533 ) 的生成矩阵 的结构如下式所示：
I o O Go
Figure imgf000006_0002
其中， /是 511x511阶单位矩阵， O是 511x511阶零阵， Gi是 511x511阶循环 矩阵,取 0≤z'≤2。循环矩阵 G内的每一行都是由上一行向右循环移位一位得到， 每一列都是左一列 向下循环移位一位得到。 的第一行记为 gi = (U5l0 U509 Λ Uj Λ ) , 其中 w ( 0≤^≤510 )可以是 1或者 0。 定义如下
( 16进制表示）：
g0： 327B35FD66702180017DE92DA6FFBCB252061 E04771
97FE4A8537955824FF9C7932D79A1F95599311808CB1
624628C309A1D394083FDE09B43530D140E6D1BD0
gl： 36BE439C9E806A9FEC 1 C0BEFD 17B A3709C7DBD 1 C3
C4C4EC3 C471650312611AE35C51796BB5EA06965A56B
39D054A155CCA87C31FD8030A8ECC2068139B86C318
g2 : AC50B92F9D7328958E0A73391D3FCB447DFF9CE21C 35C147CF44526ED 1567044CAD98FD015DF4D2151E2B
C4EC290E578E52D1432D0888240BFD8DDFB100887A
以下伴细介绍编码过程。
请参阅图 2， 是本发明实施例编码方法流程图， 包括步骤：
步骤 201、 获取输入信息， 在所述输入信息末尾设置填充信息；
获取输入的 1528个信息比特，并在其末尾添加 5个信息填充比特" 00000"。 在发送端， 当应用数据表填充完毕后， LDPC编码器读取第一行 191个字 节，共 1528个信息比特，用"表示。在"末尾添加 2进制序列 "00000"得到《'， 共 1533个信息比特。
步骤 202、根据低密度校验 LDPC码的生成矩阵对所述设置填充信息后的 输入信息进行编码， 得到相应码字；
因为添加填充信息后的输入信息为 1533个信息比特，因此确定使用 LDPC ( 2044, 1533 )进行编码。
对 α'使用 LDPC ( 2044, 1533 )进行编码， 即按下式进行处理：
a、Gqc = c
c为纠错编码后得到的码字 , 共 2044比特。
步骤 203、 将所述得到的码字删除所述设置的填充信息， 并对码字中的校 验信息进行设置后输出。
将编码后的码字删除所述添加的信息填充比特 ,并在校验信息的校验比特 末尾添加 1个校验填充比特 "0" 作为输出的码字。
将编码后的码字再删除已知的 5个信息填充比特 "00000"， 即得到 1528 个信息比特和 511个校验比特， 共 2039个比特。 为方便传送， 在校验比特末 尾增加 1个检验填充比特 "0"， 从而得到 LDPC ( 2040, 1528 )。 因此， LDPC ( 2040, 1528 ) 中发送的数据为 1528个信息比特和 2040-1528=512个校验比 特， 即输出码字由两部分组成， 第 1部分为原来的 1528个信息比特， 第 2部 分包括 511个校验比特和 1个检验填充比特 "0"。 将 c中的第 1534至第 2044 个比特（511个比特）和新增加的 1个校验填充比特 "0" 填充到校验数据表 的第一行，完成矩阵中首个 LDPC码字， 然后再依次对矩阵中其他行实施纠错 编码。 由于 G为循环方阵， 编码器仅需要存储 G的首列， 其他列可通过循环 移位得到。
本发明实施例中采用 LDPC ( 2040， 1528 )进行前向纠错编码的基本码率 为 3/4 ( 1528/2040=3/4 ), 为减少发送数据量， 节省带宽， 在信道状况较好的情 况下， 可改变码率。 码率的变化通过删除校验数据表中的部分列实现。 删除校 验数据表中第 39列至第 64列 （对应原码字中第 1833至 2040比特）， 获得码 率为 5/6的码字， 删除校验数据表中第 28列至第 64列 （对应原码字中第 1745 至 2040个比特）， 获得码率为 7/8的码字。 当发送端的码率由 3/4变为 5/6或 7/8 时， 发送端传送应用数据列和未被删除的校验数据列。
根据上述介绍的编码过程相应地进行解码。
请参阅图 3， 是本发明实施例解码方法流程图， 包括步骤：
步骤 301、 获取输入的低密度校验 LDPC码字， 在所述 LDPC码字中设置 填充信息， 并对码字中的校验信息进行设置， 得到新码字；
读取发送过来的 2040个比特的码字，在第 1528个比特末尾添加 5个信息 填充比特 "00000"， 并删除校验信息末尾的 1个校验填充比特 "0"， 得到新码 字。
在接收端， 当整个矩阵被 IP数据报和校验数据填充完毕后， LDPC解码 器首先读取矩阵第一行， 在第 1528个比特末尾添加 2进制序列 "00000"， 并 删除校验信息末尾的 1个校验填充比特 "0" , 得到码字 c'。
步骤 302、 根据所述新码字与其对应的 LDPC校验矩阵的关系进行解码。 利用现有的和积算法进行解码， 输出 1528个信息比特的信息。
在无差错信道中， c'满足下式：
Hqc'c、 = o
根据上式，在有扰信道中，解码器可通过现有的和积算法等恢复出正确的 信息序列《， 即输出原来编码时输入的 1528个信息比特的信息，将 α填充到应 用数据表的第一行， 完成矩阵中首个 LDPC码字的解码， 然后再依次对矩阵中 其他行实施解码。
本发明实施例中采用 LDPC ( 2040, 1528 )进行前向纠错编码后， 通过仿 真实验结果可以发现比采用 RS ( 255, 191 )进行前向纠错编码获得更高的编 码增益。 请参阅图 4, 是本发明实施例采用 LDPC ( 2040, 1528 )进行前向纠错编 码（码率为 3/4 ) 与 DVB-H标准中采用 RS ( 255， 191 )进行前向编码的仿真 性能对比曲线图（左边曲线对应 LDPC码， 右边曲线对应 RS码）， LDPC解码 的最大迭代次数为 100, 采用的信道模型为瑞利衰落信道。 图 4中， 横轴表示 信噪比 Eb/ΝΟ, 纵轴表示误码率 BER, 从图 4中可以看出， 在 BER为 10— 6时， 与采用 RS码相比， 采用 LDPC码可获得约 6^的编码增益， 因此较大程度上 提高了系统的抗误码能力。
上述内容伴细介绍了本发明实施例的编码及解码方法，相应的，本发明实 施例提供一种编码器和解码器。
请参阅图 5 , 是本发明实施例编码器结构示意图。
如图 5所示的编码器， 包括第一处理单元 501、 编码单元 502和第二处理 单元 503。
第一处理单元 501， 用于获取输入信息， 在所述输入信息末尾设置填充信 编码单元 502， 用于根据低密度校验 LDPC码的生成矩阵对所述设置填充 信息后的输入信息进行编码， 得到相应码字。
第二处理单元 503， 用于将所述得到的码字删除所述设置的填充信息， 并 对码字中的校验信息进行设置后输出。
所述第一处理单元 501获取的输入信息的比特位为 1528个信息比特， 相 应的，在第 1528个信息比特末尾添加 5个信息填充比特。设输入的 1528个信 息比特用 α表示。 在 末尾添加 2进制序列 "00000" 得到 '， 共 1533比特。
所述编码单元 502根据所述第一处理单元 501添加 5个信息填充比特后的 输入信息为 1533个信息比特， 确定低密度校验 LDPC码的生成矩阵为 LDPC ( 2044, 1533 ) 的生成矩阵， 才 据 LDPC ( 2044， 1533 ) 的生成矩阵对 1533 个信息比特进行编码， 得到相应码字为 2044比特。 设 LDPC ( 2044, 1533 ) 的生成矩阵为 对前面得到的" '按下式进行编码： a、Gqc 二 c , c为纠错编码 后得到的码字， 共 2044比特。
所述第二处理单元 503将所述编码单元 502编码后的 2044比特删除所述 添加的 5个信息填充比特 "00000"， 并在码字中的校验信息末尾添加 1个校验 填充比特 "0" 得到 LDPC ( 2040, 1528 )后输出。
编码器进一步包括： 码率调整单元 504。
码率调整单元 504， 用于调整码率， 码率调整单元 504在所述第二处理单 元 503得到 LDPC ( 2040, 1528 )后， 删除码字中第 1833至 2040比特或者 删除码字中第 1745至 2040比特作为输出的 LDPC码字。 具体为： 码率调整 单元 504删除校验数据表中第 39列至第 64列（对应原码字中第 1833至 2040 比特）， 获得码率为 5/6的码字 , 删除校验数据表中第 28列至第 64列 （对应 原码字中第 1745至 2040个比特）， 获得码率为 7/8的码字。
请参阅图 6, 是本发明实施例解码器结构示意图。
如图 6所示的解码器包括： 处理单元 601和解码单元 602。
处理单元 601， 用于获取输入的低密度校验 LDPC码字， 在所述 LDPC码 字中设置填充信息， 并对码字中的校验信息进行设置， 得到新码字。
解码单元 602， 用于根据所述处理单元 601 得到的新码字与其对应的 LDPC校验矩阵的关系进行解码。 所述处理单元 601获取输入的 LDPC码字 为 LDPC ( 2040， 1528 ); 相应的， 在第 1528个比特末尾添加 5个信息填充 比特 "00000"， 并删除校验信息末尾的 1个校验填充比特 "0" , 得到新码字 c
所述解码单元 602根据所述处理单元 601得到的新码字与其对应的 LDPC ( 2044, 1533 )的校验矩阵相乘为零的关系进行和积运算， 解出原编码时输入 的 1528个信息比特的信息。 因为在无差错信道中， c '满足下式： Hqc'c、 = o , 所以 ^居上式，在有扰信道中，解码器可通过现有的和积算法等恢复出正确的 信息序列 " , 即输出原来编码时输入的 1528个信息比特的信息。
综上所述， 本发明实施例中通过对输入的信息采用 LDPC码代替 DVB-H 标准中原采用的 RS码进行前向纠错编码， 并相应解码， 因此能获得更高的编 码增益， 经仿真实验的仿真性能对比曲线发现在 BER为 10— 6时， 与采用 RS码 相比， 采用 LDPC码可获得约 6^的编码增益， 从而也较大程度上提高了系统 在恶劣信道条件下的抗误码能力。
进一步的， 本发明实施例具体是采用与 RS ( 255， 191 )码率相近的 LDPC ( 2040, 1528 )代替 RS ( 255， 91 )进行前向纠错编码， 因此在获得更高的编 码增益的同时 , 也方便在 DVB-H标准中的应用。
进一步的，本发明实施例还可改变码率，码率的变化通过删除校验数据表 中的部分列实现。删除校验数据表中第 39列至第 64列（对应原码字中第 1833 至 2040比特）， 获得码率为 5/6的码字 , 删除校验数据表中第 28列至第 64列 (对应原码字中第 1745至 2040个比特）， 获得码率为 7/8的码字。
以上对本发明实施例所提供的编码、解码方法及编码器、解码器进行了详 细介绍， 对于本领域的一般技术人员， 依据本发明实施例的思想， 在具体实施 方式及应用范围上均会有改变之处， 综上所述，本说明书内容不应理解为对本 发明的限制。

Claims

权 利 要 求
1、 一种编码方法， 其特征在于， 包括：
获取输入信息；
在所述输入信息末尾设置填充信息；
根据低密度校验 LDPC码的生成矩阵对所述设置填充信息后的输入信息 进行编码， 得到相应码字；
将所述得到的相应码字删除所述设置的填充信息 ,并对码字中的校验信息 进行设置后输出。
2、 根据权利要求 1所述的编码方法， 其特征在于：
所述获取的输入信息的比特位为设定数目；
所述在所述输入信息末尾设置填充信息具体为：在输入信息的末尾添加第 一预定数目的信息填充比特；
所述低密度校验 LDPC码的生成矩阵具体是根据添加第一预定数目的信 息填充比特后的输入信息确定；
所述对码字中的校验信息进行设置具体为：在码字中的校验信息后添加第 二预定数目的校验填充比特。
3、 根据权利要求 2所述的编码方法， 其特征在于：
所述获取的输入信息的比特位为 1528个信息比特；
所述在所述输入信息末尾设置填充信息具体为：在输入信息的末尾添加 5 个信息填充比特；
所述低密度校验 LDPC码的生成矩阵具体是 据添加 5个信息填充比特 后的输入信息为 1533个信息比特确定为 LDPC ( 2044， 1533 ) 的生成矩阵； 所述对码字中的校验信息进行设置具体为： 在码字中的校验信息末尾添 加 1个校验填充比特；
输出的 LDPC码字为 LDPC ( 2040 , 1528 )。
4、 根据权利要求 2或 3所述的编码方法， 其特征在于：
所述添加的信息填充比特和校验填充比特为 0。
5、 根据权利要求 3所述的编码方法， 其特征在于：
所述对码字中的校验信息进行设置后进一步包括： 将所述 LDPC ( 2040， 1528 )删除码字中第 1833至 2040比特或者删除码字中第 1745至 2040比特， 然后执行输出。
6、 根据权利要求 1所述的编码方法， 其特征在于：
所述 LDPC的生成矩阵根据与 LDPC校验矩阵满足的关系计算得到， 所 述满足的关系为： GHf = 0 , H 为 LDPC校验矩阵 H的转置矩阵， G为 LDPC 的生成矩阵。
7、 一种解码方法， 其特征在于， 包括：
获取输入的低密度校验 LDPC码字， 在所述 LDPC码字中设置填充信息， 并对码字中的校验信息进行设置， 得到新码字；
^居所述新码字与其对应的 LDPC校验矩阵的关系进行解码。
8、 根据权利要求 7所述的解码方法， 其特征在于：
所述在所述 LDPC码字中设置填充信息具体为：在所述 LDPC码字中添加 第一预定数目的信息填充比特；
所述对码字中的校验信息进行设置具体为：将码字中的校验信息删除第二 预定数目的校验填充比特。
9、 根据权利要求 7所述的解码方法， 其特征在于：
所述获取输入的 LDPC码字具体为 LDPC ( 2040, 1528 );
在第 1528个信息比特末尾添加 5个信息填充比特， 并删除码字中的校验 信息末尾的 1个校验填充比特， 得到新码字；
根据所述新码字与其对应的 LDPC ( 2044, 1533 )的校验矩阵相乘为零的 关系进行和积运算， 解出原编码时输入的 1528个信息比特的信息。
10、 一种编码器， 其特征在于， 包括：
第一处理单元， 用于获取输入信息， 在所述输入信息末尾设置填充信息； 编码单元，用于根据低密度校验 LDPC码的生成矩阵对所述设置填充信息 后的输入信息进行编码， 得到相应码字；
第二处理单元， 用于将所述得到的相应码字删除所述设置的填充信息， 并 对码字中的校验信息进行设置后输出。
11、 根据权利要求 10所述的编码器， 其特征在于：
所述第一处理单元获取的输入信息的比特位为 1528个信息比特， 所述第 一处理单元在第 1528个信息比特末尾添加 5个信息填充比特；
所述编码单元根据所述第一处理单元添加 5 个信息填充比特后的输入信 息为 1533个信息比特确定低密度校验 LDPC码的生成矩阵为 LDPC ( 2044，
1533 )的生成矩阵， 根据 LDPC ( 2044, 1533 )的生成矩阵对 1533个信息比 特进行编码， 得到相应码字为 2044比特；
所述第二处理单元将所述编码单元编码后的 2044比特删除所述添加的 5 个信息填充比特， 并在码字中的校验信息末尾添加 1 个校验填充比特得到
LDPC ( 2040, 1528 )后输出。
12、 根据权利要求 11所述的编码器， 其特征在于， 所述编码器进一步包 括：
码率调整单元， 用于调整码率， 码率调整单元在所述第二处理单元得到
LDPC ( 2040， 1528 )后， 删除码字中第 1833至 2040比特或者删除码字中 第 1745至 2040比特后作为输出的码字。
13、 一种解码器， 其特征在于， 包括：
处理单元，用于获取输入的低密度校验 LDPC码字，在所述 LDPC码字中 设置填充信息， 并对码字中的校验信息进行设置， 得到新码字；
解码单元，用于根据所述处理单元得到的新码字与其对应的 LDPC校验矩 阵的关系进行解码。
14、 根据权利要求 13所述的解码器， 其特征在于：
所述处理单元获取输入的 LDPC码字为 LDPC ( 2040， 1528 ); 所述处理 单元在第 1528个信息比特末尾添加 5个信息填充比特， 并删除码字中的校 验信息末尾的 1个校验填充比特， 得到新码字；
所述解码单元根据所述处理单元得到的新码字与其对应的 LDPC ( 2044, 1533 ) 的校验矩阵相乘为零的关系进行和积运算， 解出原编码时输入的 1528 个信息比特的信息。
PCT/CN2008/072359 2007-09-25 2008-09-12 Procédé de codage et de décodage, codeur et décodeur WO2009043261A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN200710151337.2 2007-09-25
CN200710151337A CN100589327C (zh) 2007-09-25 2007-09-25 编码、解码方法及编码器、解码器

Publications (1)

Publication Number Publication Date
WO2009043261A1 true WO2009043261A1 (fr) 2009-04-09

Family

ID=39192914

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2008/072359 WO2009043261A1 (fr) 2007-09-25 2008-09-12 Procédé de codage et de décodage, codeur et décodeur

Country Status (2)

Country Link
CN (1) CN100589327C (zh)
WO (1) WO2009043261A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016107377A1 (zh) * 2014-12-30 2016-07-07 华为技术有限公司 一种基于准循环ldpc的数据处理方法及系统

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100589327C (zh) * 2007-09-25 2010-02-10 华为技术有限公司 编码、解码方法及编码器、解码器
CN101272223B (zh) * 2008-04-30 2011-04-20 中兴通讯股份有限公司 一种低密度生成矩阵码的译码方法及装置
CN101272150B (zh) 2008-05-14 2010-09-29 中兴通讯股份有限公司 一种低密度生成矩阵码的译码方法及装置
CN101867449B (zh) * 2010-06-04 2013-05-08 深圳国微技术有限公司 基于地面数字电视的高效ldpc译码器
EP3516775A4 (en) * 2016-09-22 2020-05-13 Nokia Technologies Oy CHANNEL CODING ARRANGEMENT
CN108347298B (zh) * 2017-01-24 2021-01-15 华为技术有限公司 一种编码的方法和通信装置
CN112398488B (zh) * 2020-12-29 2021-04-30 支付宝(杭州)信息技术有限公司 向量压缩的方法和装置
CN113472358B (zh) * 2021-06-17 2024-05-14 西安空间无线电技术研究所 一种基于准循环生成矩阵的高速并行编码器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770640A (zh) * 2004-11-04 2006-05-10 中兴通讯股份有限公司 一种低密度奇偶校验码的编码器/译码器及其生成方法
WO2006069392A1 (en) * 2004-12-22 2006-06-29 Qualcomm Incorporated Pruned bit-reversal interleaver
CN1937470A (zh) * 2006-08-14 2007-03-28 华为技术有限公司 一种编译码方法及编译码装置
CN101141131A (zh) * 2007-09-25 2008-03-12 华为技术有限公司 编码、解码方法及编码器、解码器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770640A (zh) * 2004-11-04 2006-05-10 中兴通讯股份有限公司 一种低密度奇偶校验码的编码器/译码器及其生成方法
WO2006069392A1 (en) * 2004-12-22 2006-06-29 Qualcomm Incorporated Pruned bit-reversal interleaver
CN1937470A (zh) * 2006-08-14 2007-03-28 华为技术有限公司 一种编译码方法及编译码装置
CN101141131A (zh) * 2007-09-25 2008-03-12 华为技术有限公司 编码、解码方法及编码器、解码器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016107377A1 (zh) * 2014-12-30 2016-07-07 华为技术有限公司 一种基于准循环ldpc的数据处理方法及系统
US10355711B2 (en) 2014-12-30 2019-07-16 Huawei Technologies Co., Ltd. Data processing method and system based on quasi-cyclic LDPC

Also Published As

Publication number Publication date
CN101141131A (zh) 2008-03-12
CN100589327C (zh) 2010-02-10

Similar Documents

Publication Publication Date Title
WO2009043261A1 (fr) Procédé de codage et de décodage, codeur et décodeur
CN107026709B (zh) 一种数据包编码处理方法及装置、基站及用户设备
US10320425B2 (en) Staircase forward error correction coding
JP5329239B2 (ja) 通信システムのための多体ベース符号の生成器および復号化器
US8281209B2 (en) Encoding method and device for low density generator matrix codes
JP5653936B2 (ja) 削除訂正畳み込み符号および畳み込みターボ符号のための符号化法および復号法
JP7361017B2 (ja) データ符号化方法及び装置、記憶媒体、並びにプロセッサ
AU2010342630B2 (en) Decoding method and device for concatenated code
JP2002118474A (ja) ２元巡回符号を反復型復号するための復号器
WO2009079891A1 (fr) Procédé de codage, dispositif de codage, procédé de décodage et dispositif de décodage pour code de matrice de générateur basse densité
JP2002185336A (ja) 大最小距離を用いたターボ符号化方法及びそれを実現するシステム
CN108173621B (zh) 数据传输的方法、发送设备、接收设备和通信系统
US9966975B2 (en) Iterative decoding scheme of concatenated LDPC and BCH codes for optical transport network
WO2009049504A1 (fr) Procédé et dispositif pour coder le code de matrice de générateur à faible densité
JP4603518B2 (ja) 符号化装置及び復号化装置
JP2011041076A (ja) 通信システム
KR20080088030A (ko) 직렬연접 ｌｄｐｃ 부호기, 복호기 및 이를 이용한복호방법
Yuan et al. Introduction of forward error correction and its application
KR101279283B1 (ko) 블록 부호를 사용하는 통신 시스템에서 신호 송수신 장치및 방법
Majumder et al. Iterative channel decoding of FEC-based multiple descriptions using LDPC-RS product codes
CN114124108A (zh) 基于低密度奇偶校验的编码方法、译码方法和相关装置
Takata et al. An error control system with multiple-stage forward error corrections
WO2002037731A2 (en) Decoding of low density parity check codes
JP5794939B2 (ja) 誤り訂正復号装置および誤り訂正復号方法
WO2017193558A1 (zh) 结构化ldpc码的数据处理方法及装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08800866

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08800866

Country of ref document: EP

Kind code of ref document: A1