JP2002118474A - ２元巡回符号を反復型復号するための復号器 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】異なる巡回符号ファミリを復号可能とする。 【解決手段】 ビリーフプロパゲーションに基づく巡回
符号の軟判定反復復号を行う復号器は、情報交換制御ユ
ニットと、Ｘプロセッサと、Ｚプロセッサとを有してい
る。情報交換制御ユニットは、符号のパリティ検査多項
式のｎ回の巡回シフトの各々において、Ｘプロセッサに
よって非ゼロ要素に対して計算されたπ_ｘ−メトリック
を取り込み、これをＺプロセッサへ分配する。情報交換
制御ユニットは符号のパリティ検査多項式のｎ回の逆順
での巡回シフトの各々において、Ｚプロセッサによって
非ゼロ要素に対して計算されたλ_ｚ−メトリックを取り
込み、これらを、Ｘプロセッサへ分配する。グラフによ
って表される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、２元巡回符号を反復型
復号するための復号器に関する。

【０００２】

【従来の技術】巡回符号は、符号化を組織的に行なえ、
且つ、符号化を帰還接続を有するシフトレジスタを用い
て簡単に実施化できるという点で魅力的である。

【０００３】反復型軟判定復号器は、デジタル受信機内
の整合フィルターの出力値を用いる。この点で、整合フ
ィルターの出力値の符号（sign）に基づくビットを用い
る硬判定復号器とは異なっている。軟判定復号器の性能
は、硬判定復号器に比べ、ビットにおける信号対雑音比
で約２ｄＢ程度優れている。２元巡回符号用の軟判定復
号器は、ビタビ・アルゴリズムを、トレリスに適用して
用いる。

【０００４】

【発明が解決しようとする課題】互いに異なる多数の２
元巡回符号を復号するための単一の軟判定復号器を作成
することが考えられる。しかし、このような復号器に
は、各巡回符号に対して異なるトレリス構造が必要であ
る。相異なるトレリスは、それぞれ、サイズ、即ち、状
態の数や枝の数が異なっており、又、異なる構造を有し
ている。したがって、大容量のメモリや大がかりなハー
ドウエアが必要となる。

【０００５】単一の復号器構成にて、特定のファミリー
（family）の２元巡回符号のみならずより多くのファミ
リーの符号をも復号することができれば望ましい。

【０００６】本発明者は、２元（ｎ、ｋ）巡回符号をビ
リーフプロパゲーション（belief propagation）に基づ
き反復復号しても、良い結果が得られないことを発見し
た。このようになるのは、２元（ｎ，ｋ）巡回符号の
（ｎ−ｋ）行ｎ列のパリティ検査行列が、非常に低いハ
ミング重みを有する列、即ち、非ゼロ要素を１つしか有
しないような列を有しているためであると考えられる。

【０００７】また、簡単な構成にて良い結果が得られる
ように２元巡回符号をビリーフプロパゲーション（beli
ef propagation）に基づく反復型復号を用いて復号する
ことができる復号器を作成することが望ましい。

【０００８】そこで、本発明は、多くの異なる巡回符号
のファミリーを復号可能な復号器を提供することを目的
とする。

【０００９】また、本発明は、ビリーフプロパゲーショ
ン（belief propagation）に基づく反復型復号を用いて
２元巡回符号を復号し良好な結果を得ることができる復
号器を作成することを目的とする。

【００１０】本発明による復号器は、ノイズが発生して
いる通信路からのデータストリームを、推定ビット（es
timated bits）へ復号するためのものである。なお、こ
のデータストリームは、ノイズの発生している通信路を
介して送信される前に、符号器によって、巡回符号に従
い複数の符号語へと順次符号化されたものである。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、本発明の復号器は、入力手段、スケーラ、Ｚプロセ
ッサ、Ｘプロセッサ、及び、情報交換制御手段を有して
いる。

【００１２】入力手段は、ｉを０≦ｉ≦ｎ−１として、
データストリームのノイズを含む受信値ｒ（ｉ）のベク
トル入力と、該符号語の符号長ｎと、該巡回符号に対応
するパリティ検査多項式ｈ（ｘ）とを受けとる。該パリ
ティ検査多項式ｈ（ｘ）は、Ｊ個の非ゼロ係数を有して
いる。

【００１３】スケーラは、ノイズを含む各受信値ｒ
（ｉ）と定数との積を求め、各積を対数ゆう度比ＬＬＲ
（ｉ）として出力する。

【００１４】Ｚプロセッサは、ｊを０≦ｊ≦Ｊ−１とし
て、各組がＪ個のπｚ（ｉ，ｊ）メトリックからなるｎ
組のπｚ（ｉ，ｊ）メトリックを受けとる。Ｚプロセッ
サは、該πｚ（ｉ，ｊ）メトリックに基づいて、各組が
Ｊ個のλｚ（ｉ，ｊ）メトリックからなるｎ組のλｚ
（ｉ，ｊ）メトリックを計算する。

【００１５】Ｘプロセッサは、各組がＪ個のλｘ（ｉ，
ｊ）メトリックからなるｎ組のλｘ（ｉ，ｊ）メトリッ
クを受けとる。Ｘプロセッサは、該λｘ（ｉ，ｊ）メト
リックと該対数ゆう度比ＬＬＲ（ｉ）とに基づき、ｎ個
の事後値ｑ（ｉ）を計算する。Ｘプロセッサは、該λｘ
（ｉ，ｊ）メトリックと該事後値ｑ（ｉ）とに基づき、
各組がＪ個のπｘ（ｉ，ｊ）メトリックからなるｎ組の
πｘ（ｉ，ｊ）メトリックを計算する。Ｘプロセッサ
は、該事後値ｑ（ｉ）に基づきｎ個の推定符号ビット を決定する。

【００１６】情報交換制御手段は、該パリティ検査多項
式ｈ（ｘ）の巡回シフトに基づき該πｘ（ｉ，ｊ）メト
リックを分配して、πｚ（ｉ，ｊ）メトリックを生成す
る。情報交換制御手段は、該パリティ検査多項式ｈ
（ｘ）の逆順での巡回シフトに基づき該λｚ（ｉ，ｊ）
メトリックを分配して、λｘ（ｉ，ｊ）メトリックを生
成する。

【００１７】この構成によれば、多くの異なる巡回符号
のファミリーに基づく巡回符号を、同一の簡単な構成を
用いて反復軟判定復号することができる。２元巡回符号
は、ビリーフプロパゲーション（belief propagation）
に基づき反復的に復号され、良好な結果が得られる。

【００１８】復号器は、更に、πＲＡＭとλＲＡＭとを
有していることが望ましい。πＲＡＭは、Ｘプロセッサ
の出力とＺプロセッサの入力とに接続されている。λＲ
ＡＭは、Ｚプロセッサの出力とＸプロセッサの入力とに
接続されている。

【００１９】情報交換制御手段は、入力された前記符号
長ｎ及び入力されたパリティ検査多項式ｈ（ｘ）に基づ
き、該πＲＡＭをＪ列ｎ行のアレイに組織化する。情報
交換制御手段は、該パリティ検査多項式ｈ（ｘ）の巡回
シフトに基づき前記πｘ（ｉ，ｊ）メトリックを該Ｘプ
ロセッサから該πＲＡＭへ分配し、該πＲＡＭの各列中
のＪ個のπｘ（ｉ，ｊ）メトリックを、ｎ組のπｚ
（ｉ，ｊ）メトリックの内の１つとして、該Ｚプロセッ
サへ転送する。

【００２０】情報交換制御手段は、また、入力された該
符号長ｎ及び入力された該パリティ検査多項式ｈ（ｘ）
に基づき該λＲＡＭをｎ行Ｊ列のアレイに組織化する。
情報交換制御手段は、該パリティ検査多項式ｈ（ｘ）の
逆順での巡回シフトに基づき該λｚ（ｉ，ｊ）メトリッ
クを該Ｚプロセッサから該λＲＡＭへ分配し、該λＲＡ
Ｍの各列内のＪ個のλｚ（ｉ，ｊ）メトリックを、ｎ組
のλｘ（ｉ，ｊ）メトリックの内の１つとして、該Ｘプ
ロセッサへ転送する。

【００２１】この構成によれば、本発明による復号器
を、最小限のハードウェアによりシリアルな構成として
実現することができる。

【００２２】もしくは、復号器は、ＺプロセッサとＸプ
ロセッサと情報交換制御手段とを互いに接続するバスを
更に有していることが望ましい。この場合、該Ｚプロセ
ッサは、個別のアドレスにて該バスに接続されたｎ個の
Ｚ_ｉプロセッサを有し、該Ｘプロセッサは、個別のアド
レスにて該バスに接続されたｎ個のＸ_ｉプロセッサを有
している。該情報交換制御手段は、該バスを介して、該
Ｘ_ｉプロセッサからの該πｘ（ｉ，ｊ）メトリックを、
該パリティ検査多項式ｈ（ｘ）の該巡回シフトに基づき
決定されるＺ_ｉプロセッサへπｚ（ｉ，ｊ）メトリック
として転送し、該Ｚ_ｉプロセッサからの該λｚ（ｉ，
ｊ）メトリックを、該パリティ検査多項式ｈ（ｘ）の逆
順での該巡回シフトに基づき決定されるＸ_ｉプロセッサ
へλｘ（ｉ，ｊ）メトリックとして転送するためのアド
レス計算手段を有している。

【００２３】この構成によれば、本発明による復号器
を、処理の速いパラレルな構成として実現できる。

【００２４】Ｚプロセッサは、 及び、Ｆ_Ｑ（ｘ）を、関数Ｆ（ｘ）＝ｌｏｇ［（ｅ^ｘ＋
１）／（ｅ^ｘ−１）］の量子化バージョンとして、 に基づき該λｚ（ｉ、ｊ）メトリックを演算することが
望ましい。

【００２５】この構成によれば、λｚ（ｉ，ｊ）メトリ
ックを信頼性よく計算することができる。この場合、Ｚ
プロセッサは、以下に示される関数Ｆ（ｘ）＝ｌｏｇ
［（ｅ ^ｘ＋１）／（ｅ^ｘ−１）］の量子化バージョン を用いて該λｚ（ｉ，ｊ）メトリックを演算することが
好ましい。量子化されていない場合とほとんど同一の結
果が得られ、しかも、演算がずっと簡単になるからであ
る。

【００２６】該Ｘプロセッサは、 に基づき該事後値ｑ（ｉ）を計算し、πx(i,j)=q(i)-λ
x(i,j)に基づき該πｘ（ｉ，ｊ）メトリックを計算し、 に基づきｎ個の該推定符号ビットを決定することが好ま
しい。この構成によれば、事後値ｑ（ｉ）を、信頼性よ
く計算することができる。

【００２７】該スケーラが用いる定数は４／ノイズ通信
路スペクトル密度Ｎ_０と等しいことが望ましい。この構
成によれば、“０”又は“１”である確率が１又は０に
近くなりすぎてしまうオーバーフローが発生するのを高
い信頼性で抑えることができる。

【００２８】該入力手段は、更に、反復の固定した回数
の入力を受けとることが望ましい。この場合には、該Ｘ
プロセッサは、該固定した回数の反復の後に、該ｎ個の
推定符号ビット を決定する。この構成によれば、復号の遅延量は固定さ
れる。この結果、データをその送り先に送るときにバッ
ファが必要とならなくなるため、ハードウェア構成を簡
単化することができる。

【００２９】該情報交換制御手段は、該パリティ検査多
項式ｈ（ｘ）にｘ^０〜ｘ^ｎ−１を順々に掛けることによ
り該パリティ検査多項式ｈ（ｘ）の該巡回シフトを行な
い、該パリティ検査多項式ｈ（ｘ）の相反多項式（reci
procal）ｈ^−１（ｘ）（ｘ^ｎｈ（ｘ^−１））にｘ^０〜ｘ
^ｎ−１を順々に掛けることにより該パリティ検査多項式
ｈ（ｘ）の該逆順での巡回シフトを行なうことが好まし
い。この構成によれば、パリティ検査行列全体を格納す
る必要がなく、入力しなければならないのはパリティ検
査多項式と符号長だけになる。

【００３０】また、該Ｘプロセッサは、第１回目の反復
において、該事後値ｑ（ｉ）に対して予備的に硬判定を
行ない、高信頼性位置についての硬判定値を生成するこ
とが好ましい。この場合には、該情報交換制御手段は、
該πｘ（ｉ，ｊ）メトリックと該λｚ（ｉ，ｊ）メトリ
ックとを分配するときに該硬判定を用いる。この構成に
より、復号エラーを特に増加させることなく、復号をよ
り容易に行うことができる。この場合、該Ｚプロセッサ
は事後値ｑ（ｉ）がしきい値Ｔを越えているか否かに基
づき、該予備的な硬判定を行なうことが好ましい。簡単
な構成にて、高信頼性位置を特定することができるから
である。

【００３１】上述した本発明の目的、特徴、及び、効果
を、以下の実施の形態の記載により、添付の図面を参照
しながら、明確に説明する。

【００３２】

【発明の実施の形態】本発明の実施の形態による復号器
ついて、添付の図面に基づき説明する。

【００３３】図１は本発明の実施の形態による復号器１
の機能的構成を示すブロック図である。復号器１は、入
力ユニット２、スケーラ（scaler）３、Ｘプロセッサ
４、情報交換制御ユニット５、及びＺプロセッサ６を有
している。

【００３４】復号器１は、ノイズの発生しているチャン
ネルを介して送信されてきたデータストリームの２元送
信を、ｎ個の推定ビット（estimated bits） へ復号するためのものである。本実施の形態では、１シ
ンボル当たりエネルギーＥｓを伴う２元送信（すなわ
ち、“０”や“１”が、それぞれ として送信される）が、片側スペクトル密度（one-side
d spectral density）Ｎ _０を伴う加法的白色ガウスノイ
ズ（ＡＷＧＮ）通信路上で行なわれていると仮定する。

【００３５】データストリームは、ノイズが生ずる通信
路を介して送信される前に、符号器により従来の符号化
方法にて２元巡回（ｎ，ｋ）符号Ｃに基づき複数の符号
語へと順次符号化される。ここで、符号器がデータスト
リームを巡回（ｎ，ｋ）符号Ｃにより符号化する処理に
ついて、簡単に説明する。

【００３６】巡回（ｎ，ｋ）符号Ｃは、符号長がｎで、
メッセージ（情報系列）長がｋである。巡回符号Ｃは、
生成多項式ｇ（ｘ）とパリティ検査多項式ｈ（ｘ）＝
（ｘ^ｎ−１）／ｇ（ｘ）＝ｈ_０＋ｈ_１ｘ＋…＋ｈ_ｋｘ^ｋ
とに関連付けられている。パリティ検査多項式ｈ（ｘ）
は、次の等式で示されるパリティ検査行列Ｈで表され
る。

【００３７】

【００３８】等式（１）のパリティ検査行列Ｈの各行に
は、ｊ個の非ゼロ要素が含まれている。等式（１）のパ
リティ検査行列Ｈのｊ番目の行内の要素は、巡回シフト
ｘ^ｊｈ（ｘ）ｍｏｄ（ｘ^ｎ−１）の係数である（ここ
で、ｊ＝０，１，…，ｎ−ｋ−１である）。

【００３９】符号器は、以下のように、データストリー
ムを組織的に符号化する。符号化されるメッセージシン
ボルは、次数が（ｋ−１）の情報多項式ｍ（ｘ）＝ｍ_０
＋ｍ _１ｘ＋…＋ｍ_ｋ−１の係数 である（ここで、 である）。巡回符号Ｃの符号多項式ｃ（ｘ）は、情報多
項式ｍ（ｘ）に対応している。

【００４０】まず、第１のステップでは、複数の符号シ
ンボル が複数の係数 と同一とされる（ここで、 符号は巡回構造を有しているため、後続のステップで
は、以下のパリティ検査の関係により、（ｎ−ｋ）冗長
シンボル が再帰的に得られる（ここで、 とする）。

【００４１】

【００４２】ここで、加算はＧＦ（ｑ）上で行われ、 はＧＦ（ｑ）上の乗算を意味し、 は、パリティ検査行列Ｈの 番目の行中のｊ番目の要素（entry）を意味している。

【００４３】上述した巡回符号Ｃを用いた組織的な符号
化の例では、符号化率ｋ／ｎは０．５以下であると仮定
しており、したがって、符号化は、パリティ検査多項式
ｈ（ｘ）を用いて再帰的に行われる。符号化率ｋ／ｎが
０．５よりも大きい巡回（ｎ，ｋ）符号に対しては、符
号化は、ｘ^ｎ−ｋｍ（ｘ）を生成多項式ｇ（ｘ）で除算
することにより、より効率的に行われる。

【００４４】パリティ検査多項式ｈ（ｘ）を用いて再帰
的に行う場合でも、生成多項式ｇ（ｘ）での除算によっ
て行う場合でも、いずれの場合も、符号多項式の係数は
組織的となり、最初のｋ番目までの係数はメッセージシ
ンボル、残りのｎ−ｋ個の係数は冗長シンボルとなる。

【００４５】例として、ｈ（ｘ）＝１＋ｘ＋ｘ^２＋ｘ^４
というパリティ検査多項式と以下の等式で示されるパリ
ティ検査行列Ｈとを備えた２元巡回（７，４）ハミング
符号について考える。

【００４６】

【００４７】メッセージ を符号語 として符号化する際、まず、 とし、次に、冗長位置を以下のように求める。

【００４８】

【００４９】この符号化の過程に関しては、符号器は、
従来の２元巡回符号の符号化のための符号器と同一であ
る。しかし、本実施の形態によれば、この符号器を有す
る送信機は、さらに、２元巡回（ｎ，ｋ）符号Ｃに関す
る情報を、例えばヘッダー中に含めて、送信する。例え
ば、符号と関連付けられているパリティ検査多項式ｈ
（ｘ）や、符号長、パリティ検査多項式中の係数の位置
を、そして、さらに、パリティ検査多項式のハミング重
みＪをも任意に、例えばヘッダー中に含めて、送信す
る。

【００５０】復号器１の入力ユニット２は、このように
符号化されたデータストリームを、ノイズの発生してい
る通信路の影響を受けノイズが混じった受信（軟）シン
ボル値ｒ（ｉ）（０≦ｉ≦ｎ−１）のベクトルとして、
受信する。又、入力ユニット２には、符号語の符号長ｎ
や２元巡回符号Ｃのパリティ検査多項式ｈ（ｘ）の係数
位置といったパラメータも入力される。入力パラメータ
の総数は、整数でＪ＋２、もしくは、約（Ｊ＋２）ｌｏ
ｇ_２ｎビットである。パリティ検査多項式ｈ（ｘ）はハ
ミング重みＪを有しているので、この値Ｊが任意に入力
されるようにしてもいい。入力ユニット２には、反復回
数Ｎ_ｉｔｅｒを示す固定値も入力されるようにしてもよ
く、このＮ_ｉｔｅｒが反復の行われる回数を設定する。

【００５１】入力ユニット２は、受取った値ｒ（ｉ）
（ｉ∈｛０，１，…，ｎ−１｝）をスケーラ（scaler）
３へ送出し、パリティ検査多項式ｈ（ｘ）を情報交換制
御ユニット５へ送出する。又、図１には示されていない
が、入力ユニット２は符号長ｎ及び反復回数固定値Ｎ
_ｉｔｅｒを、スケーラ３、Ｘプロセッサ４、情報交換制
御ユニット５、及び、Ｚプロセッサ６に送出する。

【００５２】スケーラ３は、入力ユニット２からノイズ
の混じった受信値ｒ（ｉ）と符号長ｎとを受取り、ｉ∈
｛０，１，…，ｎ−１｝について、ノイズの混じった各
受信値ｒ（ｉ）に、ノイズ分散Ｎ_０／２（＝σ^２）に反
比例する定数４／Ｎ_０（＝２／σ^２）を掛ける。スケー
ラ３は、得られた積を、対応する各受信シンボルｒ
（ｉ）のゆう度比（likelihood ratio）の対数（logari
thm）、即ち、対数ゆう度比（log-likelihood ratio）
ＬＬＲ（ｉ）として算出し出力する。このスケーラ３の
動作は、次式で表される。

【００５３】

【００５４】Ｘプロセッサ４は、スケーラ３からのＬＬ
Ｒ（ｉ）と、情報交換制御ユニット５からのλ_ｘ−メト
リックとに基づき、π_ｘ−メトリックを算出する。Ｚプ
ロセッサ６は、情報交換制御ユニット５からのπ_ｚ−メ
トリックに基づき、λ_ｚ−メトリックを算出する。情報
交換制御ユニット５は、入力ユニット２から受取ったパ
リティ検査多項式ｈ（ｘ）と符号長ｎとに基づき、Ｘプ
ロセッサ４からのπ_ｘ−メトリックをπ_ｚ−メトリック
としてＺプロセッサ６へと分配し、Ｚプロセッサ６から
のλ_ｚ−メトリックをλ_ｘ−メトリックとしてＸプロセ
ッサ４へと分配する。

【００５５】情報交換制御ユニット５におけるメトリッ
クの交換方法は、巡回符号Ｃの拡張パリティ検査行列Ｈ
_ｅとこれに関連づけられたターナー（Ｔａｎｎｅｒ）グ
ラフとで表すことにより、容易に理解することができ
る。情報交換制御ユニット５の動作を示すパリティ検査
行列は、巡回（ｎ，ｋ）符号Ｃのパリティ検査行列Ｈを
ｋ行拡張しｎ行ｎ列の行列をＧＦ（ｑ）上に作ることに
よって作成される。この行列を、以下、拡張パリティ検
査行列Ｈ_ｅという。

【００５６】例として、２元巡回（７，４）ハミング符
号の拡張パリティ検査行列Ｈ_ｅを、以下の等式で示す。

【００５７】

【００５８】一見して分かるように、加えられた各行の
要素は、パリティ検査多項式の以下の巡回シフト：ｘ
^ｎ−ｋｈ（ｘ）、ｘ^{ｎ−ｋ＋１}ｈ（ｘ）、…、ｘ^ｎ−１
ｈ（ｘ）の係数である。拡張パリティ検査行列Ｈ_ｅのｎ
個の行は、ｈ（ｘ）ｍｏｄｕｌｏ（ｘ^ｎ−１）という全
ｎ個の巡回シフトの係数を要素として含んでいる。換言
すれば、拡張パリティ検査行列Ｈｅの行は、ｉを１つの
符号語における個々の位置を表すものとすると、連続す
る巡回シフトｘ^ｉｈ（ｘ）によって生成される。

【００５９】複数のターナーグラフ及びそれらとパリテ
ィ検査行列との関連については、よく知られており、米
国特許第４，２９５，２１８号に詳述されているので、
併せて参照されたい。ターナーグラフは、符号語の複数
の位置を示す複数の符号点（code nodes）からなる１組
の符号点と、複数のパリティ検査等式を示す複数の検査
点（check nodes）からなる１組の検査点とを備えた二
部グラフである。複数の符号点は、同一のパリティ検査
等式に係わっている場合にのみ、同一の検査点に接続さ
れる。符号点と検査点との間の接続は、符号のパリティ
検査行列内の非ゼロ要素の位置によって決定される。例
えば、図２に、２元巡回（７，４）符号のターナーグラ
フが示されている。符号点Ｘ_０〜Ｘ_６と検査点Ｚ_０〜Ｚ
_２との間の接続は、等式（２）で示されるパリティ検査
行列Ｈ内の非ゼロ（即ち、１）の係数の位置によって決
定される。

【００６０】拡張パリティ検査行列Ｈ_ｅに関連付けられ
たターナーグラフを、図３（ａ）、３（ｂ）、及び、図
４を参照して説明する。巡回符号（０≦ｍ≦ｎ）の拡張
パリティ検査行列Ｈ_ｅに関連付けられたターナーグラフ
において、図３（ａ）は、１つの一般的な検査点とその
複数の親（parent）符号点とが接続されている様子を示
しており、図３（ｂ）は、１つの一般的な符号点とその
複数の子（children）検査点とが接続されている様子を
示している。ここで、添え字をｍｏｄｕｌｏｎとする。
図４に、２元巡回（７，４）ハミング符号に対する等式
（３）の拡張パリティ行列Ｈ_ｅに関連付けられたターナ
ーグラフを示す。

【００６１】拡張パリティ検査行列Ｈ_ｅに関連付けられ
たターナーグラフでは、特定の１つの検査点Ｚ_ｊ（ｊ＝
０，１，…，ｎ−１）とその複数の親符号点 との間の接続は、 で示される。拡張パリティ検査行列Ｈ_ｅが巡回構造をし
ていることより、添え字をｍｏｄｕｌｏ ｎとして、次
の検査点 に対する接続が で示されることが導かれる。結果として、図３（ａ）に
示すように、各検査点 とその複数の親符号点との一般的な接続は、以下のよう
に示される。

【００６２】

【００６３】かかる各検査点（ｊ）とその複数の親符号
点との接続は、パリティ検査多項式ｘ^ｊｈ（ｘ）の非ゼ
ロ係数によって特定される。換言すれば、全ての検査点
から全ての符号点への接続は、パリティ検査多項式ｈ
（ｘ）のｎ回の巡回シフトにおける非ゼロ係数によって
特定される。

【００６４】同様に、ある特定の符号点ｘ_ｉとその複数
の子検査点 との接続は、 で示される。図３（ｂ）に示すように、任意の符号点 とその複数の子検査点との接続は、一般に以下のように
示される。

【００６５】

【００６６】これは、拡張パリティ検査行列Ｈ_ｅの特別
な特性、つまり、全ての要素がパリティ検査多項式ｈ
（ｘ）の全ての、即ち、全ｎ個の逆順での巡回シフトの
係数である、という特別な特性を有していることによ
る。このため、任意の符号点（ｉ）からその子検査点へ
の接続は、パリティ検査多項式ｘ^{ｉ＋ｎ−１}ｈ
（ｘ^−１）の非ゼロ係数によって特定することができ
る。換言すれば、全ての符号点から全ての検査点への接
続は、多項式ｘ^ｎ−１ｈ（ｘ^−１）のｎ回の巡回シフト
の非ゼロ係数によって特定することができる。

【００６７】情報交換制御ユニット５は、π_ｚ−メトリ
ック，π_ｘ−メトリック，λ_ｚ−メトリック，及び，λ
_ｘ−メトリックを、Ｘプロセッサ４とＺプロセッサ６と
の間で交換する。この交換は、拡張パリティ検査行列Ｈ
_ｅと関連付けられたターナーグラフの符号点と検査点と
の間で情報の交換を行うために説明される方法により行
われる。ここで、Ｘプロセッサ４が複数の符号点として
機能し、Ｚプロセッサ６が複数の検査点として機能す
る。即ち、情報交換制御ユニット５は、パリティ検査多
項式ｈ（ｘ）のｎ回巡回シフトの各シフト 毎に、Ｘプロセッサ４が非ゼロ要素 に対し計算したπｘメトリックを取込み、それらを、対
応する検査点 のためのπｚメトリックとしてＺプロセッサ６に分配す
る。情報交換制御ユニット５は、パリティ検査多項式ｈ
（ｘ）の逆順でのｎ回巡回シフトの各シフト 毎に、Ｚプロセッサ６が非ゼロ要素 に対し計算したλｚメトリックを取込み、それらを、対
応する符号点 のためのλｘメトリックとしてＸプロセッサ４に分配す
る。

【００６８】情報交換制御ユニット５は、パリティ検査
多項式ｈ（ｘ）にｘ^０〜ｘ^ｎ−１のうちの１つを順次掛
けていくことによって、パリティ検査多項式ｈ（ｘ）の
ｎ回巡回シフトを決定し、パリティ検査多項式ｈ（ｘ）
の相反多項式（reciprocal）ｈ^−１（ｘ）（ｘ^ｎｈ（ｘ
^−１））にｘ^０〜ｘ^ｎ−１のうちの１つを順次掛けてい
くことによって、パリティ検査多項式ｈ（ｘ）の逆順で
のｎ回巡回シフトを決定する。

【００６９】既に着目したように、２元（ｎ，ｋ）巡回
符号の（ｎ−ｋ）行ｎ列パリティ検査行列は、ハミング
重みが非常に小さい列、即ち、非ゼロ要素が１つだけし
かない列を有している。例えば、等式（２）のパリティ
検査行列Ｈの最初の列と最後の２つの列には、非ゼロ要
素が１つしかない。これは、ビリーフプロパゲーション
（belief propagation）に基づく反復型復号が、関連す
るターナーグラフでは動作しないことを意味している。

【００７０】しかし、パリティ検査行列Ｈをｋ行拡張す
ることによって拡張パリティ検査行列Ｈ_ｅを作ると、列
のハミング重みが大きくなる。即ち、巡回符号Ｃの拡張
パリティ検査行列Ｈ_ｅは、各列についてハミング重みｗ
_ｃを有し、各行についてハミング重みｗ_ｒを有してお
り、これらは、以下に示すパリティ検査多項式ｈ（ｘ）
のハミング重みｗ_ｈに等しい。

【００７１】ｗ_ｈ ＝ ｜｛ｉ；ｈ_ｉ≠０，０≦ｉ≦
ｋ｝｜、ここで、｜Ｓ｜＝集合Ｓにおける要素の数であ
る。例えば、巡回（７，４）ハミング符号についての等
式３の拡張パリティ検査行列Ｈ_ｅでは、ハミング重み
は、ｗ_ｒ＝ｗ_ｃ＝ｗ_ｈ＝４となる。

【００７２】このように列の重みが増えることは、符号
のシンボルが、より多く、チェック等式中に取り込ま
れ、ビリーフプロパゲーション（belief propagation）
に基づく反復型復号がより良好に動作することを意味す
る。

【００７３】加えて、拡張パリティ検査行列Ｈ_ｅ中の拡
張されたｋ行は、最初のｎ−ｋ上に対して線形に従属し
ており、符号の次元は同一のままである。即ち、パリテ
ィ検査行列の密度を増加させることなく、列のハミング
重みが増加している。ここで、パリティ検査行列の密度
とは、非ゼロ要素の数を要素の総数で割った値をいい、
低密度のパリティ検査行列を備える符号に対してはビリ
ーフプロパゲーション（belief propagation）に基づく
反復型復号がよりよく動作することが知られている。こ
のように、密度を増加させることなく列の重みが増加す
るため、ビリーフプロパゲーション（belief propagati
on）に基づく反復型復号は、拡張パリティ検査行列Ｈ_ｅ
に関連付けられたターナーグラフ上の方が、パリティ検
査行列Ｈに関連付けられたＴａｎｎｎｅｒグラフ上より
も良好に動作することになる。

【００７４】復号器１の動作についてより詳細に説明す
る。先ず、情報交換制御ユニット５は、ｉ∈｛０，１，
…，ｎ−１｝、ｊ∈｛０，１，…，Ｊ−１｝について、
メトリックπ_ｘ（ｉ，ｊ）を、スケーラ３からのＬＬＲ
（ｉ）の値に初期化し、メトリックλ_ｚ（ｉ，ｊ）を０
に初期化する。そして、ｉ∈｛０，１，…，ｎ−１｝に
ついて、情報交換制御ユニット５は、情報交換の際転送
先の点を決定するのに用いられることになるインデック
スの組Ｉ_ｘ（ｉ），Ｉ_ｚ（ｉ）を、０に初期化する。

【００７５】次に、情報交換制御ユニット５は、ｉ∈
｛０，１，…，ｎ−１｝について、以下の方法により、
メトリックを伝搬してゆく。図１には示されていない
が、情報交換ユニット５は、π−メトリックを保持する
ための検査点メモリとλ−メトリックを保持するための
符号点メモリーとを有している。

【００７６】Ｘ（符号点）からＺ（検査点）への伝搬に
対しては、情報交換制御ユニット５は、ｊ∈｛０，１，
…，Ｊ−１｝に対し、検査点メモリー内に、π−メトリ
ックを、π_ｚ（Ｐｘ（ｉ，ｊ），Ｉ_ｘ（Ｐｘ（ｉ，
ｊ））） ＝ π_ｘ（ｉ，ｊ）、Ｉ_ｘ（Ｐｘ（ｉ，
ｊ）） ＝ Ｉ_ｘ（Ｐｘ（ｉ，ｊ））＋１となるよう
に、格納する。ここで、Ｐｘ（ｉ，ｊ）は、符号点ｘ_ｉ
から検査点Ｐｘ（ｉ，ｊ）へのリンクを表す整数であ
る。

【００７７】Ｐｘ（ｉ，ｊ）は、パリティ検査多項式ｈ
（ｘ）の（右側への）ｉ番目の巡回シフトを表してい
る。ｊの値は、パリティ検査多項式の非ゼロ係数を示す
インデックスとして機能し、したがって、１つの符号点
ｉと１つの検査点との間の接続を決定する。各符号点は
Ｊ個の検査点に接続されており、したがって、ｊの値は
０からＪ−１までの範囲の値を採る。拡張パリティ検査
行列Ｈ_ｅで考えれば、等価的に、ｉは行を示すインデッ
クスであり、ｊはその行におけるｊ番目の非ゼロ要素を
示すインデックスである。各符号点ｉに対して、Ｐｘ
（ｉ，ｊ）の値は０からｎ−１までの範囲を採り、Ｐｘ
（ｉ，ｊ）の値は検査点を示すのに用いられる。

【００７８】Ｚ（検査点）からＹ（符号点）への伝搬に
おいては、情報交換制御ユニット５は、ｊ∈｛０，１，
…，Ｊ−１｝に対し、λ−メトリックを、符号点メモリ
ー内に、λ_ｘ（Ｐｚ（ｉ，ｊ），Ｉｚ（Ｐｚ（ｉ，
ｊ））） ＝ λ_ｚ（ｉ，ｊ）、Ｉ_ｚ（Ｐｚ（ｉ，
ｊ）） ＝ Ｉ_ｚ（Ｐｚ（ｉ，ｊ））＋１となるよう
に、格納する。ここで、Ｐｚ（ｉ，ｊ）は、検査点ｚ_ｉ
から符号点Ｐｚ（ｉ，ｊ）へのリンクを表す整数であ
る。

【００７９】Ｐｚ（ｉ，ｊ）の値は、Ｐｘ（ｉ，ｊ）の
値と同様に定義される。すなわち、Ｐｚ（ｉ，ｊ）の値
は、１つの検査点ｉとこれに接続されたＪ個の符号点と
の接続を決定する役割を果たす。拡張パリティ検査行列
Ｈ_ｅで考えれば、ｉは列のインデックスであり、ｊは、
ｊ番目の非ゼロ要素のインデックスである。

【００８０】結果として、Ｚプロセッサ６は、０≦ｊ≦
Ｊ−１について、各組にＪ個のメトリックπｚ（ｉ，
ｊ） を含むｎ組のメトリックπｚ（ｉ，ｊ）を、情報交換制
御ユニット５から受け取る。Ｚプロセッサ６は、このメ
トリックπｚ（ｉ，Ｊ）に基づき、各組にＪ個のメトリ
ックλｚ（ｉ，ｊ） を含むｎ組のメトリックλｚ（ｉ，ｊ）を計算する。

【００８１】Ｚプロセッサ６は、以下の式に基づき、各
ｉ∈｛０，１，…，ｎ−１｝について、メトリックλｚ
（ｉ，ｊ）を演算する。

【００８２】

【００８３】ここで、ｘ＜０のときｓｇｎ（ｘ）＝１、
ｘ≧０のときｓｇｎ（ｘ）＝０であり、｜ｘ｜は、ｘ
の絶対値（又は、大きさ）であり、 また、Ｆ_Ｑ（ｘ）は、 の量子化バージョンである。

【００８４】ここで、復号器１は、Ｚプロセッサ６が以
下に示される量子化バージョンＦ_Ｑ（ｘ）を用いてメト
リックλｚ（ｉ，ｊ）の計算を行うことにより、量子化
を行わない場合と実用上同等のエラーパフォーマンスを
達成することができ、しかも、処理がずっと簡単にな
る。図５は、関数Ｆ（ｘ）を、量子化バージョンＦ
_Ｑ（ｘ）と比較して示している。

【００８５】

【００８６】Ｘプロセッサ４は、スケーラ３から複数の
対数ゆう度比ＬＬＲ（ｉ）を受け取り、これらと、情報
交換制御ユニット５からのλｘ（ｉ，ｊ）メトリック とを用いて、各ｉ∈｛０，１，…，ｎ−１｝について、
メトリックπｘ（ｉ，ｊ） とｎ個の推定符号ビット とを演算する。Ｘプロセッサは、入力ユニット２から受
け取った固定値の回数だけ反復を行った後、ｎ個の推定
符号ビット を決定する。

【００８７】図６に示されるように、Ｘプロセッサ４
は、事後値（a-posteriori values）ｑ（ｉ）計算器１
０と、メトリックπｘ（ｉ，ｊ）計算器１１と、推定符
号ビット 決定器１２とを有している。事後値（a-posteriori val
ues）ｑ（ｉ）計算器１０は、各組にＪ個のメトリック
λｘ（ｉ，ｊ）を含むｎ組のメトリックλｘ（ｉ，ｊ）
を、情報交換制御ユニット５から受け取る。そして、符
号シンボル（「軟出力」）の事後対数ゆう度比（a-post
eriori log-likelihood ratio）である、ｎ個の事後値
（a-posteriori values）ｑ（ｉ）を計算する。事後値
（a-posteriori values）ｑ（ｉ）計算器１０は、メト
リックλｘ（ｉ，ｊ）、及び、スケーラ３から送られて
きた対数ゆう度比（log-likelihood ratios）ＬＬＲ
（ｉ）に基づき、事後値（a-posteriori values）ｑ
（ｉ）を、以下の式で、計算する。

【００８８】

【００８９】πｘ（ｉ，ｊ）メトリック計算器１１は、
メトリックλｘ（ｉ，ｊ）及び事後値（a-posteriori v
alues）ｑ（ｉ）に基づき、各組にＪ個のメトリックπ
ｘ（ｉ，ｊ）を含むｎ組のメトリックπｘ（ｉ，ｊ）を
計算する。特に、πｘ（ｉ，ｊ）メトリック計算器１１
は、以下の式に基づき、メトリックπｘ（ｉ，ｊ）を計
算する。

【００９０】

【００９１】固定回数Ｎ_ｉｔｅｒだけ、Ｘ、Ｙプロセッ
サ４、６はメトリックを計算し、情報交換制御ユニット
５はこれらメトリックを分配する。反復の回数が固定さ
れているため、復号遅延量は一定となる。このため、デ
ータを一定のレートで送り先（又は、情報源復号器）に
伝達する場合には、バッファが必要にならず、ハードウ
エアの実施化を容易にすることができる。もしくは、入
力した固定値に依る代わりに、反復回数が最大値に達し
たときに反復を停止するようにしてもよい。しかしなが
ら、この場合には、復号遅延量は可変となり、また、停
止させるための何らかのルールが必要となる。

【００９２】一旦、所定回数の反復が完了すると、推定
符号ビット 決定器１２が、ｉ∈｛０，１，…，ｎ−１｝について、
事後値（a-posteriori values）ｑ（ｉ）計算器１０か
らの事後値（a-posteriori values）ｑ（ｉ）に基づ
き、ｎ個の推定符号ビット を決定する。特に、推定符号ビット 決定器１２は、以下の式に基づき、ＬＬＲの符号（sig
n）ビットとしてｎ個の推定符号ビットを決定する。

【００９３】

【００９４】図７には、（７，４）ハミング符号を４回
の反復により復号したシミュレーション結果が示されて
いる。ここでは、復号が復号器１のＨｅで示される方法
によって行われた場合を、パリティ検査行列Ｈに関連付
けられたターナーグラフによって表される方法により行
われた場合と比較して示されている。また、図７には、
参考として、この符号の最ゆう復号（ＭＬＤ）によるビ
ットエラーレートにおけるユニオンバウンド（union bo
und）（ＵＢ）も示されている。

【００９５】図８〜図１０には、２元巡回符号を復号器
１の方法により復号したコンピュータシミュレーション
結果が示されている。これらすべての場合において、メ
トリックは、パリティ検査多項式の巡回シフト、及び、
逆順での巡回シフトに基づき分配された。対数ゆう度
比、及び、浮動小数点精度を用いたパールアルゴリズム
（Pearl’s algorithm）に基づく反復型復号を、Ｃプロ
グラムによって実行した。

【００９６】図８には、２元ＢＣＨ（１５，１１）符号
のシミュレーション結果が示されており、図９には、２
元ＢＣＨ（１５，７，５）符号のシミュレーション結果
が示されており、図１０には、２元ＢＣＨ（１５，５，
７）符号のシミュレーション結果が示されている。参考
として、符号の重み分布に基づく最ゆう復号（ＭＬＤ）
によって得られたビットエラーレートにおけるユニオン
バウンド（union bound）が、これらの符号に対して示
されている。

【００９７】図１１には、２元（２７３，１９１）差集
合（difference-set）（ＤＳ）符号を反復型復号したシ
ミュレーション結果が示されている。これは、「有限幾
何（Finite Geometries）に基づく低密度パリティ検査
符号：再発見及び更なる発見」と題され、１９９９年１
１月にハワイのホノルルで行われたＡＥＣＣ−１３会議
において発表されたプレゼンテーションにおいて、Kou
らによって導びき出された２元射影幾何（projective g
eometry）（ＰＧ）符号である。２元（２７３，１９
１）差集合（difference-set）（ＤＳ）符号は、未知の
重み分布を有しており、したがって、ユニオンバウンド
（union bound）は図１１にはプロットされていない。

【００９８】図８から図１１までに示される結果を比較
すると、図１０のＢＣＨ（１５，５，７）符号について
の反復動作は、非常にゆっくり収斂していることが分か
る。他の巡回符号まで広範囲にシミュレーションした結
果、高いレートの符号については、反復型復号は最ゆう
復号へと非常に速く、すなわち、少ない回数の反復で、
収斂するが、中程度から低いレートの符号については、
反復型復号は多くの場合非常にゆっくりと収斂すること
が分かった。

【００９９】次に、本実施の形態によるビリーフプロパ
ゲーション（belief propagation）に基づく反復型復号
器１についての構成例を、図１２乃至図１８に基づき説
明する。図１２には、第１の実施例によるシリアル復号
器１０が示されている。復号器１０は、スケーラ３０
と、ＬＬＲバッファ３５と、Ｘプロセッサ４０と、バッ
ファ４５と、Ｘ−ｔｏ−Ｚ伝搬ユニット５０Ａと、Ｚプ
ロセッサ６０と、Ｚ−ｔｏ−Ｘ伝搬ユニット５０Ｂとを
有している。図１３には、Ｘプロセッサ４０の構成の詳
細が示されており、図１４には、Ｚプロセッサ６０の構
成の詳細が示されている。

【０１００】Ｘ−ｔｏ−Ｚ伝搬ユニット５０Ａは、πＲ
ＡＭ制御器５１及びπＲＡＭ５２を有している。πＲＡ
Ｍ制御器５１はＸ−ｔｏ−Ｚアドレス発生器５１ａを有
している。本実施の形態では、Ｘ−ｔｏ−Ｚアドレス発
生器５１ａは、図１５（ａ）に示されるような循環バッ
ファである。

【０１０１】Ｚ−ｔｏ−Ｘ伝搬ユニット５０Ｂは、λＲ
ＡＭ制御器５３及びλＲＡＭ５４を有している。λＲＡ
Ｍ制御器５３はＺ−ｔｏ−Ｘアドレス発生器５３ａを有
している。本実施の形態では、Ｚ−ｔｏ−Ｘアドレス発
生器５３ａは、図１５（ｂ）に示されるような循環バッ
ファである。

【０１０２】次に、シリアル復号器１０の動作の一例を
示す。この例では、復号器１０は、ノイズの発生してい
る通信路より、２元巡回（７，４）ハミング符号により
符号化されたデータストリーム、即ち、パリティ検査行
列Ｈを用いて符号化されたデータストリームを受信す
る。従って、復号器１０は、ノイズを含む受信値ｒ０…
ｒ６のベクトルを受信し、そして、符号長７とパリティ
検査多項式ｈ（ｘ）＝１＋ｘ＋ｘ^２＋ｘ^４との入力も受
けとる。ノイズを含む受信値ｒ０…ｒ６はスケーラ３０
に入力され、パリティ検査多項式ｈ（ｘ）＝１＋ｘ＋ｘ
^２＋ｘ^４は、Ｘ−ｔｏ−Ｚ伝搬ユニット５０ＡとＺ−ｔ
ｏ−Ｘ伝搬ユニット５０Ｂとに入力される。符号長７は
全ての構成要素に入力される。

【０１０３】パリティ検査多項式ｈ（ｘ）は４つ（Ｊ＝
４）の非ゼロ係数を有しており、また、符号長は７（ｎ
＝７）であるため、初期化を行っているときには、πＲ
ＡＭ５２とλＲＡＭ５４とは、それぞれπＲＡＭ制御器
５１とλＲＡＭ制御器５３によって、４行７列のアレイ
に組織化される。

【０１０４】スケーラ３０は、ノイズを含む受信値ｒ０
…ｒ６のそれぞれに、定数４／Ｎｏ（＝２／σ^２）を掛
け、対数ゆう度比ＬＬＲ（０）−ＬＬＲ（６）（ＬＬＲ
（ｉ）、ここでｉ＝０，…，６である）を得る。対数ゆ
う度比ＬＬＲ（０）−ＬＬＲ（６）は、ＬＬＲバッファ
３５内に格納される。

【０１０５】次に、πＲＡＭ制御器５１内の全てのメト
リックπｘ（ｉ，ｊ）が、ＬＬＲ（ｉ）へと初期化され
る。例えば、ｉ＝０のとき、４つのメトリックπｘ
（０，ｊ：ｊ＝０〜３とする）はＬＬＲ（０）に初期化
される。λＲＡＭ制御器５３内の全てのメトリックλｚ
（ｉ，ｊ）（ここでｉ＝０〜７，ｊ＝０〜３）は、０へ
と初期化される。

【０１０６】初期化の後、図１５（ａ）の一番上に示さ
れているように、πＲＡＭ制御器５１のＸ−ｔｏ−Ｚア
ドレス発生器５１ａが、パリティ検査多項式ｈ（ｘ）＝
１＋ｘ＋ｘ^２＋ｘ^４に対応するπＲＡＭ５２中のアドレ
スを発生する。πＲＡＭ制御器５１は、これらのアドレ
スに従い、πＲＡＭ５２中に、メトリックπｘ（０，
ｊ）−πｘ（６，ｊ）（すなわち、ＬＬＲ（０）−ＬＬ
Ｒ（６））を分配する。即ち、πＲＡＭ５２の第１の列
（ｉ＝０）は、パリティ検査多項式ｈ（ｘ）＝１＋ｘ＋
ｘ^２＋ｘ^４に対応しており、このため、等式（３）の拡
張パリティ検査行列Ｈ_ｅの第１行に対応している。非ゼ
ロ係数は、等式（３）の拡張パリティ検査行列Ｈ_ｅの第
１行中の、ｉ＝０，１，２，４の位置にある。従って、
πＲＡＭ制御器５１は、０〜３の値を採るインデックス
Ｉに関連付けながら、πＲＡＭ５２の第１列に、メトリ
ックπｘ（０，０）、πｘ（１，０）、πｘ（２，
０）、πｘ（４，０）を、この順番で格納する。

【０１０７】次に、図１５（ａ）の第２番目に示される
ように、Ｘ−ｔｏ−Ｚアドレス発生器５１ａは、パリテ
ィ検査多項式ｘｈ（ｘ）に対応するπＲＡＭ５２へのア
ドレスを発生する。πＲＡＭ５２の第２列（ｉ＝１）
は、パリティ検査多項式ｘｈ（ｘ）に対応しており、等
式（３）の拡張パリティ検査行列Ｈ_ｅの第２行によって
表されるからである。非ゼロ係数は、等式（３）の拡張
パリティ検査行列Ｈ_ｅの第２行中には、ｉ＝１，２，３
及び５の位置にある。即ち、非ゼロ係数の位置は、第１
行目の位置に対して巡回的にシフトされている。従っ
て、πＲＡＭ制御器５１は、０〜３の値を採るインデッ
クスＩに関連付けながら、πＲＡＭ５２の第２列目に、
メトリックπｘ（１，１）、πｘ（２，１）、πｘ
（３，０）、πｘ（５，０）をこの順で格納する。

【０１０８】Ｘ−ｔｏ−Ｚアドレス発生器５１ａが、図
１５（ａ）に示されるように、パリティ検査多項式ｈ
（ｘ）における巡回シフトによりアドレスを発生してい
る間に、πＲＡＭ制御器５１は、上述の第１、２列に対
して行った方法と同一の方法によって、πＲＡＭ５２の
第３列から第６列（ｉ＝２〜６）に対してメトリックπ
ｘ（ｉ，ｊ）を分配する。図１５（ａ）に示されるＸ−
ｔｏ−Ｚアドレス発生器５１ａの動作は、Ｐｘ（ｉ，
ｊ）の値の変化に対応している。この結果、図１６に示
されるように、πＲＡＭの４行７列のアレイ中にメトリ
ックπｘ（ｉ，ｊ）が格納される。その後、πＲＡＭ５
２中のメトリックπｘ（ｉ，ｊ）は、メトリックπｚ
（ｉ，ｊ）としてＺプロセッサ６０に送られる。一例と
して、図１６中のπＲＡＭ５４の第１列（即ち、ｉ＝
０）を用いると、メトリックπｘ（０，０）、πｘ
（１，０）、πｘ（２，０）、πｘ（４，０）が、メト
リックπｚ（０，０）、πｚ（０，１）、πｚ（０，
２）、πｚ（０，３）としてＸプロセッサ４０へ送られ
る。

【０１０９】次に、Ｚプロセッサ６０は、πＲＡＭ５２
のｉ番目の列で、且つｊ番目の行にある値（ｉ，ｊ）を
πｚ（ｉ，ｊ：ここで、ｉ＝０〜６、ｊ＝０〜３）とし
て用い、等式（４）を用いてλｚ（ｉ，ｊ）を演算す
る。例えば、Ｚプロセッサ６０は、πＲＡＭ５２の第１
列ｉ＝０中の４つの値をπｚ（０，ｊ：ここでｊ＝０〜
３）として用いて、λｚ（０，０）、λｚ（０，１）、
λｚ（０，２）、λｚ（０，３）を計算する。

【０１１０】図１５（ｂ）の一番上に示されているよう
に、λＲＡＭ制御器５３のＺ−ｔｏ−Ｘアドレス発生器
５３ａは、パリティ検査多項式ｘ^７ｈ（ｘ^−１）に対応
するλＲＡＭ５４内のアドレスを発生する。λＲＡＭ制
御器５３は、これらのアドレスに従いλＲＡＭ５４中に
λｚメトリック（ｉ，ｊ）（ここで、ｉ＝０〜６、ｊ＝
０〜３）を格納する。即ち、λＲＡＭ５４の第１列（ｉ
＝０）は、パリティ検査多項式ｘ^７ｈ（ｘ^−１）に対応
しており、従って、等式（３）の拡張パリティ検査行列
Ｈ_ｅの第１列に対応している。非ゼロ係数は、等式
（３）の拡張パリティ検査行列Ｈ_ｅの第１列中の、ｉ＝
０，３，５及び６の位置にある。従って、λＲＡＭ制御
器５３は、０〜３の値を採るインデックスＩに関連付け
ながら、λＲＡＭ５４中の第１列目に、メトリックλｘ
（０，０）、λｘ（３，０）、λｘ（５，０）、λｘ
（６，０）をこの順で格納する。

【０１１１】次に、図１５（ｂ）の第２番目に示される
ように、Ｘ−ｔｏ−Ｚアドレス発生器５３ａは、パリテ
ィ検査多項式ｘ^８ｈ（ｘ^−１）に対応するλＲＡＭ５４
へのアドレスを発生する。λＲＡＭ５４の第２列（ｉ＝
１）は、パリティ検査多項式ｘ^８ｈ（ｘ^−１）に対応し
ており、等式（３）の拡張パリティ検査行列Ｈ_ｅの第２
列によって表されるからである。非ゼロ係数は、等式
（３）の拡張パリティ検査行列Ｈ_ｅの第２列中の、ｉ＝
０，１，４及び６の位置にある。即ち、非ゼロ係数の位
置は、等式（３）の拡張パリティ検査行列Ｈ_ｅの第１列
目の位置から巡回的にシフトしている。従って、λＲＡ
Ｍ制御器５３は、０〜３の値を採るインデックスＩに関
連付けながら、λＲＡＭ５４の第２列目にメトリックλ
ｘ（０，１）、λｘ（１，０）、λｘ（４，０）、λｘ
（６，１）をこの順で各々格納する。

【０１１２】Ｚ−ｔｏ−Ｘアドレス発生器５３ａが、図
１５（ｂ）に示されるように、パリティ検査多項式ｘ^７
ｈ（ｘ^−１）における巡回シフトによりアドレスを発生
している間に、λＲＡＭ制御器５３は、上述の第１、２
列に対して行った方法と同一の方法によって、λＲＡＭ
５４の残りの第３列から第６列（ｉ＝２〜６）に対して
メトリックλｚ（ｉ，ｊ）を分配する。図１５（ｂ）に
示されるＺ−ｔｏ−Ｘアドレス発生器５３ａの動作は、
Ｐｚ（ｉ，ｊ）の値の変化に対応している。この結果、
図１７に示されるように、λＲＡＭ５４の４行７列のア
レイにメトリックλｚ（ｉ，ｊ）が格納される。その
後、λＲＡＭ５４中のメトリックλｚ（ｉ，ｊ）は、メ
トリックλｘ（ｉ，ｊ）としてＸプロセッサ４０に送ら
れる。一例として、図１７中のλＲＡＭ５４の第１列
（即ち、ｉ＝０）を用いると、メトリックλｚ（０，
０）、λｚ（３，０）、λｚ（５，０）、λｚ（６，
０）は、メトリックλｘ（０，０）、λｘ（０，１）、
λｘ（０，２）、λｘ（０，３）としてＸプロセッサ４
０へ送られる。

【０１１３】復号器１０は、以下の方法に従い、反復の
過程において第２のステップ、及び更に続く反復のステ
ップを行う。Ｘプロセッサ４０は、λＲＡＭ５４中のｉ
列、ｊ行の値を、メトリックλｘ（ｉ，ｊ）（ここでｉ
＝０〜６，ｊ＝０〜３）として用い、等式（６）を用い
て事後的値（a-posteriori values）ｑ（ｉ）を演算
し、又、等式（７）を用いてメトリックπｘ（ｉ，ｊ）
を演算する。例えば、Ｘプロセッサ４０は、λＲＡＭ５
４中の第１列ｎ＝０の４つの値を、λｘ（０，ｊ）（こ
こで、ｊ＝０〜３）として用いて、事後的値（a-poster
iori values）ｑ（０）を計算し、メトリックπｘ
（０，ｊ）を計算する。Ｘ−ｔｏ−Ｚ伝搬ユニット５０
Ａ、Ｚプロセッサ６０、Ｚ−ｔｏ−Ｘ伝搬ユニット５０
Ｂは、全て、上述した第１の反復のステップと同一の処
理を行う。

【０１１４】反復が固定の反復回数Ｎ_ｉｔｅｒ回行われ
た後、Ｘプロセッサ４０は、等式（８）に基づき、推定
符号ビットｃｉ（ｉ＝０〜６とする）を決定し、これら
を出力のためにバッファ４５に格納する。Ｘプロセッサ
４０は、軟出力値（soft output values）ｑ（ｉ）を
も、出力のためにバッファ４５中に格納する。軟出力値
は、復号化されたビットの信頼性を表す。即ち、ｑ
（ｉ）の絶対値が大きくなればなるほど、ビットの信頼
性は高くなる。ｑ（ｉ）の値は、復号器の図示せぬ復調
器へのフィードバック情報内で用いられる。

【０１１５】図１８には、第２の実施例によるパラレル
復号器１００が示されている。復号器１００は、ｎ個の
Ｘプロセッサ４００_０〜４００_ｎ−１と、ｎ個のＺプロ
セッサ６００_０〜６００_ｎ−１と、アドレス計算ユニッ
ト（ＡＣＵ）５００とを有しており、これらは全てλバ
ス５０３とπバス５０４とに接続されている。レジスタ
５０５_０〜５０５_ｎ−１が設けられており、それぞれ
が、Ｘプロセッサ４００ _０〜４００_ｎ−１の各々と接続
されている。レジスタ５０５_０〜５０５_ｎ−１は、シリ
アル復号器１０のλＲＡＭ５４の複数の異なる列に対応
している。同様に、レジスタ５０６_０〜５０６_ｎ−１が
設けられており、それぞれが、Ｚプロセッサ６００_０〜
６００_ｎ−１の各々と接続されている。レジスタ５０６
_０〜５０６ _ｎ−１は、シリアル復号器１０のπＲＡＭ５
２の複数の異なる列に対応している。ＡＣＵ５００はＸ
−ｔｏ−Ｚアドレス発生器５０１とＺ−ｔｏ−Ｘアドレ
ス発生器５０２とを有しており、これらの機能は、基本
的には、それぞれ、第１の実施例によるＸ−ｔｏ−Ｚア
ドレス発生器５１ａと、第１の実施例によるＺ−ｔｏ−
Ｘアドレス発生器５３ａと同一である。Ｘプロセッサ、
Ｚプロセッサの各々が、入力されたパリティ検査多項式
のＮ回巡回シフトによって作られる拡張パリティ検査行
列Ｈ_ｅに関連付けられたターナーグラフ中の複数の点の
１つに対応していること、及び、ＡＣＵ５００によって
決定された点間で接続がなされることが、容易に理解で
きる。

【０１１６】シリアル復号器１０は、パラレル復号器１
００よりも簡単なハードウェア構成とすることができる
が、パラレル復号器１００の方がシリアル復号器１０よ
りも速い。表１には、これらの２つの実施例による構成
のパラメータの幾つかが、まとめられている。

【０１１７】

【表１】

【０１１８】表１において、Ｎ_ｑは、メトリックに用い
られる量子化ビットの数を表している。必要なメモリー
素子の数を決定する際には、復号器中の全てのメトリッ
ク、即ち、通信路からの事前ＬＬＲ（a-priori LLR）、
事後ＬＬＲ ｑ（ｉ）、及びπ、λメトリックが、全て
同一のビット数で表されていると仮定する。

【０１１９】次に、本実施の形態の変形例について説明
する。本変形例では、入来した通信路シンボルの事後対
数ゆう度比ｑ（ｉ）に基づき予備的な硬判定がなされ
る。硬判定の値は、復号の過程を通して固定されたまま
となる。このため、復号器のエラー量の重大な増加を起
こさせることなく、複雑な処理を減じて、復号器の短時
間当たりの情報処理量を増加させることができる。

【０１２０】ここで、ＡＷＧＮ通信路における２元送信
を仮定する。このとき、受信されたシンボルはｒ_ｉ＝ｓ
ｇｎ（ｒ_ｉ）｜ｒ_ｉ｜で与えられる。シンボルｒ_ｉの信
頼性は、その大きさ で定義することができる。本変形例によれば、信頼性が
所定のしきい値Ｔを超える、即ち、ｒｅｌ_ｉ＞Ｔである
受信シンボルは、信頼性が高いと判断され、そのシンボ
ルに関連付けられた符号点が、高信頼性位置（highly r
eliable position）（ＨＲＰ）として選択される。硬判
定は、高信頼性があると判断された受信シンボルに対し
て行われる。シンボルｒ_ｉの硬判定は で定義される。

【０１２１】高信頼性位置（符号点）の集合が選択さ
れ、対応する受信シンボルがそれらの硬判定（ＨＤ）値
に固定されると、メトリックπｘ（ｉ，ｊ）（０≦ｊ≦
ｊ−１）の最大絶対値｜π_ＭＡＸ｜が、推定符号ビット としての受信通信路値の符号と共に、符号点構成（即
ち、Ｘプロセッサ６）から出力される。換言すれば、高
信頼性位置の符号点に関連付けられた構成は、復号処理
では用いられない。この結果、入力値の内の幾つかが高
信頼性であると推定できるため、検査点構成（即ち、Ｚ
プロセッサ６）は、Ｆ（｜｜）の値を足し合わせて総数
Ｓを計算するときに、より少ない加算演算を行うだけで
済む。これは、Ｆ（ｘ）の定義から、Ｆ（｜π
_ＭＡＸ｜）＝０が得られるからである。実用化にあたっ
ては、量子化された関数を用い、値Ｆ_Ｑ（｜π
_ＭＡＸ｜）＝０．１をＨＲＰに対して固定して反復過程
全体を通して用いる。

【０１２２】検査点構成（即ち、Ｚプロセッサ ６）
は、符号点構成（即ち、Ｘプロセッサ４）に対する入力
用として、高信頼性位置に関連付けられたメトリックを
計算する必要がないため、メッセージの伝達及びメトリ
ックの計算を行うにあたり、より少ない計算を行えばよ
いことになる。メッセージの伝達については、高信頼性
位置に関する符号点構成用のメトリックλ_ｘが固定され
ているため、メトリックλ_ｚを対応する検査点構成から
伝達する必要がない。メトリックの演算については、符
号点構成における高信頼性位置の高信頼性の故に、検査
点構成におけるλメトリックの演算にこれらのπメトリ
ックを含ませないで済む。等式（４）、（５）のλメト
リックの計算においては、代わりに、高信頼性位置に対
してはＦ _Ｑ（Ｘ）の最小値が常に用いられる。

【０１２３】結果として、高信頼性位置についてのメッ
セージ伝達やメトリック演算に関する動作を大幅に減ら
すことができる。このことは、通信路の状況が良好であ
るとき、即ち、ノイズ出力レベルＮ_０が低いときには、
特に顕著である。メッセージの伝達においては、符号点
構成用のＸからＺへの伝搬については同一のままであ
る。しかしながら、前述のように、高信頼性位置におい
ては、検査点構成から符号点構成へのＺからＸへの伝搬
が必要ではなくなる。これらの値は、予め決定されてい
るからである。このステップは、ｉ＝０，１，…，ｎ−
１について、ｊ∈｛０，１，…，ｊ−１｝及び に対して、λメトリックが符号点メモリー中に次のよう
に格納されるように、変更される。

【０１２４】λ_ｘ（Ｐｚ（ｉ，ｊ），Ｉ_ｚ（Ｐｚ（ｉ，
ｊ）））＝λ_ｚ（ｉ，ｊ），Ｉ_ｚ（Ｐｚ（ｉ，ｊ））＝
Ｉ_ｚ（Ｐｚ（ｉ，ｊ））＋１

【０１２５】ここで、Ｌは高信頼性位置のインデックス
の集合である。

【０１２６】図１７の例を用いると、ｎ＝０が高信頼性
位置として特定されるときには、Ｘプロセッサ４０へ
は、メトリックλｚ（０，０）、λｚ（３，０）、λｚ
（５，０）、及び、λｚ（６，０）がメトリックλｘ
（０，０）、λｘ（０，１）、λｘ（０，２）、及び、
λｘ（０，３）として送られることはない。

【０１２７】図１９は、高信頼性位置を示すための複数
の異なるしきい値Ｔが、４回反復を行う２元ＢＣＨ（１
５，７，５）符号の反復型復号のエラーパフォーマンス
にどのように影響を及ぼすかを示している。比較例とし
て、公知のバーレカンプ・マッシー（ｂｍ）アルゴリズ
ムを用いた硬判定復号によるビットエラーレートと、ユ
ニオンバウンド（union bound）（ＵＢ）とがそれぞれ
示されている。しきい値Ｔ＝１．０は、高信頼性位置を
用いない反復型復号のパフォーマンスよりたった０．１
７ｄＢしか離れていない１０^−４というビットエラーレ
ートを得ており、優れたパフォーマンスを得ていること
が分かる。換言すれば、平均５０％の位置において高い
信頼性位置を設定することができ、それでもなお優れた
パフォーマンスを達成している。更に、しきい値ＴがＴ
＝１．５の場合には、高信頼性と考えられるシンボルが
あたかも無い場合と実用上同等のパフォーマンスが得ら
れており、ノイズ電力スペクトル密度（noise power sp
ectral density）Ｎ_０によっては、３０％の位置までが
高信頼性位置となる。

【０１２８】図２０は、異なるしきい値Ｔが、２元ＢＣ
Ｈ（１５，７，５）符号についての受信語内で高信頼性
位置と判断される位置の平均パーセント値に、どのよう
に影響するかを示している。

【０１２９】位置が高信頼性であるか否かをを判断する
のにしきい値を用いる代わりに、予め定められたＮ
_ｈａｒｄ個の最も高い信頼性のある受信シンボル値を、
高信頼性であると判断することもできる。しかしなが
ら、この場合には、Ｎ_ｈａｒｄの最適値を決定するため
に、個々の符号毎に「細かいチューニング」が必要とな
る。実施化のためには、しきい値法の方が好ましい。Ｈ
ＲＰ値を固定するためには、受信通信路の信頼値を順番
に並べることが必要となり、反復型復号器の構成を複雑
にしてしまうからである。

【０１３０】本発明について、具体的な実施の形態を参
照しながら詳細にわたり説明してきたが、本発明は、特
許請求の範囲に記載した本発明の範囲で種々の変形や改
良が可能である。

【０１３１】例えば、パリティ検査多項式を復号器に入
力することに代えて、行列Ｈ_ｅの構造を直接復号器に入
力するようにしてもよい。しかしながら、この場合に
は、ｎｘＪの整数、又は、ｎｘＪｘｌｏｇ_２ｎビットが
必要となる。

【０１３２】又、本実施の形態では、パリティ検査多項
式ｈ（ｘ）、コード長、パリティ検査多項式の係数の位
置、パリティ検査多項式のハミング重み、といった復号
パラメータは、ヘッダー中に格納された状態で符号器を
有する送信器から送信される。しかしながら、復号パラ
メータは、第２の通信路を介してサイド情報（side inf
ormation）として送信されてもよい。若しくは、復号器
を有する受信機のプロセッサが、復号ビットエラーの数
が所定のしきい値より小さくなるまで、可能な限り全て
の復号パラメータについて試してみるのでもよい。

【０１３３】本実施の形態では、本発明を２元巡回符号
の復号のための復号器に適用している。しかしながら、
本発明を非２元巡回符号の復号のための復号器に適用す
ることもできる。メモリーの容量がより多く必要となる
が、非２元符号の反復型復号器も、その実施化は相対的
には簡単である。

【図面の簡単な説明】

【図１】本発明の実施の形態による復号器の機能的構成
を示すブロック図。

【図２】２元巡回（７，４）符号のターナーグラフ（Ta
nner graph）を示す図。

【図３】（ａ）は拡張パリティ検査行列Ｈ_ｅに関連する
ターナーグラフ中の一般的な検査点とその親符号点との
間の接続を示す概略図、（ｂ）は拡張パリティ検査行列
Ｈ_ｅに関連するターナーグラフ中の一般的な符号点とそ
の子検査点との間の接続を示す概略図。

【図４】２元巡回（７，４）ハミングコードの拡張パリ
ティ検査行列Ｈ_ｅに関連したターナーグラフを示す図。

【図５】関数Ｆ（ｘ）をｚの量子化バージョンＦＱ
（ｘ）と比較するグラフ。

【図６】図１に示される復号器のＸプロセッサの構成を
示すブロック図。

【図７】本発明に従い反復を４回を行なうことにより復
号を行って得られた、（７，４）ハミングコードの反復
型復号のシュミレーション結果を示すグラフ。

【図８】本発明に従い２元ＢＣＨ（１５，１１）符号を
復号したシュミレーション結果を示すグラフ。

【図９】本発明に従い２元ＢＣＨ（１５，７，５）符号
を復号したシュミレーション結果を示すグラフ。

【図１０】本発明に従い２元ＢＣＨ（１５，５，７）符
号を復号したシュミレーション結果を示すグラフ。

【図１１】本発明に従い２元ＢＣＨ（２７３，１９１）
差集合（ＤＳ）コードを復号したシュミレーション結果
を示すグラフ。

【図１２】本実施の形態の第１の実施例によるシリアル
復号器を示すブロック図。

【図１３】図１２に示されるシリアル復号器のＸプロセ
ッサを示すブロック図。

【図１４】図１２に示されるシリアル復号器のＺプロセ
ッサを示すブロック図。

【図１５】（ａ）は、図１２に示されるシリアル復号器
のＸ−ｔｏ−Ｚ伝搬ユニットのＸ−ｔｏ−Ｚアドレス発
生器におけるアドレスの発生を示す概略図、（ｂ）は、
図１２に示されるシリアル復号器のＺ−ｔｏ−Ｘ伝搬ユ
ニットの、Ｚ−ｔｏ−Ｘアドレス発生器におけるアドレ
スの発生を示す概略図。

【図１６】図１２に示されたＸ−ｔｏ−Ｚ伝搬ユニット
のπＲＡＭにメトリックπｘ（ｉ，ｊ）が記憶された状
態を示す概略図。

【図１７】図１２に示されたＺ−ｔｏ−Ｘ伝搬ユニット
のλＲＡＭにメトリックλｚ（ｉ，ｊ）が記憶された状
態を示す概略図。

【図１８】本実施の形態の第２の実施例によるパラレル
復号器を示すブロック図。

【図１９】高信頼性位置を示すための複数の異なるしき
い値がエラーパフォーマンスにどのように影響を与える
かを示すグラフ。

【図２０】複数の異なるしきい値が、高信頼性位置であ
ると判断される位置の平均パーセント値にどのように影
響を与えるかを示すグラフ。

【符号の説明】

１ 復号器 ２ 入力ユニット ３ スケーラ ４ Ｘプロセッサ ５ 情報交換制御ユニット ６ Ｚプロセッサ １０ 事後値ｑ（ｉ）計算器 １１ πｘ（ｉ，ｊ）メトリック計算器 ３０ スケーラ ３５ ＬＬＲバッファ３５ ４０ Ｘプロセッサ ４５ バッファ ５０Ａ Ｘ−ｔｏ−Ｚ伝搬ユニット ５０Ｂ Ｚ−ｔｏ−Ｘ伝搬ユニット ５１ πＲＡＭ制御器 ５１ａ Ｘ−ｔｏ−Ｚアドレス発生器 ５２ πＲＡＭ ５３ λＲＡＭ制御器 ５３ａ Ｚ−ｔｏ−Ｘアドレス発生器 ５４ λＲＡＭ ６０ Ｚプロセッサ １００ パラレル復号器 ４００ Ｘプロセッサ ５００ アドレス計算ユニット（ＡＣＵ） ５０１ Ｘ−ｔｏ−Ｚアドレス発生器 ５０２ Ｚ−ｔｏ−Ｘアドレス発生器 ５０３ λバス ５０４ πバス ５０５ レジスタ ５０６ レジスタ ６００ Ｚプロセッサ

Claims (11)

【特許請求の範囲】
1. 【請求項１】 ｉを０≦ｉ≦ｎ−１として、データスト
   リームのノイズを含む受信値ｒ（ｉ）のベクトル入力
   と、該符号語の符号長ｎと、Ｊ個の非ゼロ係数を有し該
   巡回符号に対応するパリティ検査多項式ｈ（ｘ）とを受
   けとる入力手段と、 ノイズを含む各該受信値ｒ（ｉ）と定数との積を求め、
   各積を対数ゆう度比ＬＬＲ（ｉ）として出力するスケー
   ラと、 ｊを０≦ｊ≦Ｊ−１として、各組がＪ個のπｚ（ｉ，
   ｊ）メトリックからなるｎ組のπｚ（ｉ，ｊ）メトリッ
   クを受けとり、該πｚ（ｉ，ｊ）メトリックに基づい
   て、各組がＪ個のλｚ（ｉ，ｊ）メトリックからなるｎ
   組のλｚ（ｉ，ｊ）メトリックを計算するためのＺプロ
   セッサと、 各組がＪ個のλｘ（ｉ，ｊ）メトリックからなるｎ組の
   λｘ（ｉ，ｊ）メトリックを受けとり、該λｘ（ｉ，
   ｊ）メトリックと該対数ゆう度比ＬＬＲ（ｉ）とに基づ
   き、ｎ個の事後値ｑ（ｉ）を計算し、該λｘ（ｉ，ｊ）
   メトリックと該事後値ｑ（ｉ）とに基づき、各組がＪ個
   のπｘ（ｉ，ｊ）メトリックからなるｎ組のπｘ（ｉ，
   ｊ）メトリックを計算し、該事後値ｑ（ｉ）に基づきｎ
   個の推定符号ビット を決定するためのＸプロセッサと、 該パリティ検査多項式ｈ（ｘ）の巡回シフトに基づき該
   πｘ（ｉ，ｊ）メトリックを分配してπｚ（ｉ，ｊ）メ
   トリックを生成し、該パリティ検査多項式ｈ（ｘ）の逆
   順での巡回シフトに基づき該λｚ（ｉ，ｊ）メトリック
   を分配してλｘ（ｉ，ｊ）メトリックを生成するための
   情報交換制御手段とを有することを特徴とする、巡回符
   号に基づき順次複数の符号語に符号化されノイズの発生
   している通信路を介して送信されてきたデータストリー
   ムを推定ビットへ復号するための復号器。
2. 【請求項２】 前記Ｘプロセッサの出力と前記Ｚプロセ
   ッサの入力とに接続されたπＲＡＭと、該Ｚプロセッサ
   の出力と該Ｘプロセッサの入力とに接続されたλＲＡＭ
   とを、更に有し、 前記情報交換制御手段が、前記入力された符号長ｎ及び
   パリティ検査多項式ｈ（ｘ）に基づき該πＲＡＭをＪ列
   ｎ行のアレイに組織化し、該パリティ検査多項式ｈ
   （ｘ）の巡回シフトに基づき前記πｘ（ｉ，ｊ）メトリ
   ックを該Ｘプロセッサから該πＲＡＭへ分配し、該πＲ
   ＡＭの各列中のＪ個のπｘ（ｉ，ｊ）メトリックを、ｎ
   組のπｚ（ｉ，ｊ）メトリックの内の１つとして、該Ｚ
   プロセッサへ転送し、 該情報交換制御手段は、また、入力された該符号長ｎ及
   び該パリティ検査多項式ｈ（ｘ）に基づき該λＲＡＭを
   ｎ行Ｊ列のアレイに組織化し、該パリティ検査多項式ｈ
   （ｘ）の逆順での巡回シフトに基づき該λｚ（ｉ，ｊ）
   メトリックを該Ｚプロセッサから該λＲＡＭへ分配し、
   該λＲＡＭの各列内のＪ個のλｚ（ｉ，ｊ）メトリック
   を、ｎ組のλｘ（ｉ，ｊ）メトリックの内の１つとし
   て、該Ｘプロセッサへ転送することを特徴とする請求項
   １記載の復号器。
3. 【請求項３】 該Ｚプロセッサと該Ｘプロセッサと該情
   報交換制御手段とを互いに接続するバスを更に有し、 該Ｚプロセッサは、個別のアドレスにて該バスに接続さ
   れたｎ個のＺ_ｉプロセッサを有し、 該Ｘプロセッサは、個別のアドレスにて該バスに接続さ
   れたｎ個のＸ_ｉプロセッサを有し、 該情報交換制御手段は、該バスを介して、該Ｘ_ｉプロセ
   ッサからの該πｘ（ｉ，ｊ）メトリックを、該パリティ
   検査多項式ｈ（ｘ）の該巡回シフトに基づき決定される
   Ｚ_ｉプロセッサへπｚ（ｉ，ｊ）メトリックとして転送
   し、該Ｚ_ｉプロセッサからの該λｚ（ｉ，ｊ）メトリッ
   クを、該パリティ検査多項式ｈ（ｘ）の該逆順での巡回
   シフトに基づき決定されるＸ_ｉプロセッサへλｘ（ｉ，
   ｊ）メトリックとして転送するためのアドレス計算手段
   を備えていることを特徴とする請求項１記載の復号器。
4. 【請求項４】 該Ｚプロセッサは、 及び、 Ｆ_Ｑ（ｘ）を、関数Ｆ（ｘ）＝ｌｏｇ［（ｅ^ｘ＋１）／
   （ｅ^ｘ−１）］の量子化バージョンとして、 に基づき該λｚ（ｉ、ｊ）メトリックを演算することを
   特徴とする請求項１記載の復号器。
5. 【請求項５】 該Ｚプロセッサは、以下に示される関数
   Ｆ（ｘ）＝ｌｏｇ［（ｅ^ｘ＋１）／（ｅ^ｘ−１）］の量
   子化バージョン を用いて該λｚ（ｉ，ｊ）メトリックを演算することを
   特徴とする請求項２記載の復号器。
6. 【請求項６】 該Ｘプロセッサは、 に基づき該事後値ｑ（ｉ）を計算し、πx(i,j)=q(i)-λ
   x(i,j)に基づき該πｘ（ｉ，ｊ）メトリックを計算し、 に基づきｎ個の該推定符号ビットを決定することを特徴
   とする請求項１記載の復号器。
7. 【請求項７】 該スケーラが用いる定数は、４／ノイズ
   通信路スペクトル密度Ｎ_０と等しいことを特徴とする請
   求項１記載の復号器。
8. 【請求項８】 該入力手段は、更に、反復の固定した回
   数の入力を受けとり、該Ｘプロセッサは、該固定した回
   数の反復の後に、該ｎ個の推定符号ビット を決定することを特徴とする請求項１記載の復号器。
9. 【請求項９】 該情報交換制御手段は、該パリティ検査
   多項式ｈ（ｘ）にｘ ^０〜ｘ^ｎ−１を順々に掛けることに
   より該パリティ検査多項式ｈ（ｘ）の該巡回シフトを行
   ない、該パリティ検査多項式ｈ（ｘ）の相反多項式（re
   ciprocal）ｈ ^−１（ｘ）（ｘ^ｎｈ（ｘ^−１））にｘ^０〜
   ｘ^ｎ−１を順々に掛けることにより該パリティ検査多項
   式ｈ（ｘ）の該逆順での巡回シフトを行なうことを特徴
   とする請求項１記載の復号器。
10. 【請求項１０】 該Ｘプロセッサは、第１回目の反復に
    おいて、該事後値ｑ（ｉ）に対して予備的に硬判定を行
    ない、高信頼性位置についての硬判定値を生成し、該情
    報交換制御手段は、該πｘ（ｉ，ｊ）メトリックと該λ
    ｚ（ｉ，ｊ）メトリックとを分配するときに該硬判定を
    用いることを特徴とする請求項１記載の復号器。
11. 【請求項１１】 該Ｚプロセッサは事後値ｑ（ｉ）がし
    きい値Ｔを越えているか否かに基づき、該予備的な硬判
    定を行なうことを特徴とする請求項１０記載の復号器。