WO2008077671A1 - Verfahren zur herstellung eines elektrischen widerstands auf einem substrat - Google Patents

Verfahren zur herstellung eines elektrischen widerstands auf einem substrat Download PDF

Info

Publication number
WO2008077671A1
WO2008077671A1 PCT/EP2007/061831 EP2007061831W WO2008077671A1 WO 2008077671 A1 WO2008077671 A1 WO 2008077671A1 EP 2007061831 W EP2007061831 W EP 2007061831W WO 2008077671 A1 WO2008077671 A1 WO 2008077671A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
layer
silver
palladium
resistor
Prior art date
Application number
PCT/EP2007/061831
Other languages
English (en)
French (fr)
Inventor
Walter Roethlingshoefer
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to US12/304,295 priority Critical patent/US8115589B2/en
Priority to JP2009541936A priority patent/JP4763833B2/ja
Priority to EP07847108A priority patent/EP2127505B1/de
Priority to AT07847108T priority patent/ATE485705T1/de
Priority to DE502007005443T priority patent/DE502007005443D1/de
Publication of WO2008077671A1 publication Critical patent/WO2008077671A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
    • H01C17/06526—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49099—Coating resistive material on a base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12944—Ni-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung eines elektrischen Widerstands, insbesondere Stromfühlwiderstands, auf einem Substrat, wobei ein Widerstandsrohling auf das Substrat aufgebracht und anschließend zur Bildung des Widerstands temperaturbehandelt wird. Es ist vorgesehen, dass zur Bildung des Widerstandsrohlings eine Palladiumschicht auf das Substrat aufgebracht und dass auf die Palladiumschicht eine Silberschicht aufgebracht wird oder eine Silberschicht auf das Substrat aufgebracht und dass auf die Silberschicht eine Palladiumschicht aufgebracht wird und dass anschließend durch die Temperaturbehandlung das Palladium der Palladiumschicht mit dem Silber der Silberschicht durchlegiert wird.

Description

Beschreibung
Titel
Verfahren zur Herstellung eines elektrischen Widerstands auf einem Substrat
Die Erfindung betrifft ein Verfahren zur Herstellung eines elektrischen Widerstands, insbesondere Stromfühlerwiderstands, auf einem Substrat, wobei ein Widerstandsrohling auf das Substrat aufgebracht und anschließend zur Bildung des Widerstands temperaturbehandelt wird.
Stand der Technik
Es ist bekannt, elektrische Widerstände, insbesondere Stromfühlerwiderstände, auf Substraten herzustellen. Dies erfolgt insbesondere in Dickschichttechnik und LTCC- Technik (LTCC = Iow temperature cofire ceramic). Hierzu werden Silberpalladium- Pasten im Siebdruckverfahren auf das Substrat aufgedruckt. Die Integration solcher insbesondere als Leiterbahnwiderstände ausgebildeten Widerstände mit typischen Widerstandswerten von zum Beispiel 100 mOhm und Temperaturkoeffizient-Werten von zum Beispiel 100 ppm/K erfordern hohe Prozessaufwendungen, wie zum Beispiel das Anschließen dieses Widerstandes mit hochsilberhaltigen, niederohmigen Leiterbahnen, gleichzeitig ist das Anbringen von Zwischenlegierungen (intermediates) erforderlich, was zusätzliche Aufdruckschritte und Temperaturbehandlungsschritte erfordert. Derartige Zusatzschritte sind oftmals aufgrund der Auslegung der Fertigungslinien gar nicht möglich. Die aufgedruckten Silberpalladiumpasten, die einen vorgemischten Widerstand darstellen, werden zur Fertigstellung des Widerstandes gebrannt, also temperaturbehandelt.
Offenbarung der Erfindung Aufgrund des erfindungsgemäßen Verfahrens zur Herstellung eines elektrischen Widerstands, insbesondere Stromfühlerwiderstands, auf einem Substrat wird ein Widerstandsrohling auf das Substrat aufgebracht und anschließend zur Bildung des Widerstands temperaturbehandelt, wobei zur Bildung des Widerstandsrohlings eine Palladiumschicht auf das Substrat aufgebracht und anschließend auf die Palladiumschicht eine Silberschicht aufgebracht wird. Alternativ wird eine Silberschicht auf das Substrat und auf die Silberschicht eine Palladiumschicht aufgebracht. Danach erfolgt eine Temperaturbehandlung, sodass das Palladium der Palladiumschicht mit dem Silber der Silberschicht durchlegiert. Diese Legierung stellt dann den gewünschten Widerstand, insbesondere Stromfühlerwiderstand, dar. Die Herstellung dieses Widerstands erfolgt in einem so genannten cofire-Prozess, das heißt, in situ, also am Ort und während des Brennschrittes wird aus dem Widerstandsrohling der elektrische Widerstand gebildet. Damit besteht gegenüber dem bisherigen Verfahren ein entscheidender Unterschied, da sich aufgrund der Temperaturbehandlung eine den Widerstand bildende Legierung bildet, und zwar aufgrund der Durchlegierung getrennter Schichten, während im Stand der Technik vor dem Brennprozess fertig gestellte Silberpalladiumpaste verwendet wird, die nach dem insbesondere per Siebdruck erfolgenden Aufbringen gebrannt wird. Die Einstellung der Parameter des Widerstandes erfolgt durch eine entsprechend gewählte Menge an Palladium relativ zur Silbermenge. Auf diese Art und Weise lässt sich sowohl der Wider- standswert als auch der Temperaturkoeffizient (TK-Wert) in gewünschter Weise einstellen. Bei dem Temperaturkoeffizienten handelt es sich um eine Angabe, um wie viel Ohm sich jedes Ohm des Widerstandes pro 0K ändert. Aufgrund des erfindungsgemäßen Vorgehens treten keine Diffusionszonen, insbesondere beim Kontaktieren von angrenzenden Anschlusszonen, auf und es ist ferner sichergestellt, dass sich keine Kirkendall- Hohlräume (Kirkendall-Voids) bilden. Derartige Diffusionszonen mit Voidbildungen führen zu Zuverlässigkeitsproblemen aufgrund von Driften oder gar Leiterbahnabrissen. Von besonderer Bedeutung ist, dass das Palladium separat aufgebracht und - zusammen mit dem Silber - der Widerstandswert durch Legierungsbildung im cofire-Prozess eingestellt wird. Im Gegensatz dazu wird üblicherweise eine fertig gemischte Silberpal- ladiumpaste verwendet, die mit Zusatzschritten, wie Drucken und Brennen, aufgebracht wird und über zusätzlich aufgebrachte Zwischenlegierungen an den Anschlusszonen kontaktiert werden.
Nach einer Weiterbildung der Erfindung ist vorgesehen, dass das Aufbringen der PaIIa- diumschicht und/oder der Silberschicht im Druckverfahren erfolgt. Insbesondere wird das Druckverfahren als Siebdruckverfahren durchgeführt. Mithin wird im Siebdruckverfahren zunächst die Palladiumschicht und darauf die Silberschicht aufgebracht.
Ferner ist es vorteilhaft, wenn die Silberschicht die Palladiumschicht zur Ausbildung von elektrischen Anschlusszonen seitlich überragt. Mithin bildet sich die Legierung nur im Überlappungsbereich von Silber und Palladium und die überragenden Silberschichtabschnitte können zur Ausbildung von elektrischen Anschlusszonen genutzt werden, die vorzugsweise mit Silber-Durchkontaktierungen des Substrats verbunden werden.
Ferner ist von Vorteil, wenn auf den Widerstandsrohling eine Abdeckglasschicht aufgebracht wird. Diese wird vorzugsweise aufgedruckt, insbesondere per Siebdruck, wobei die Abdeckglasschicht vor der Temperaturbehandlung aufgebracht wird. Es handelt sich dabei also zunächst um noch nicht gebranntes Glas, das durch die Temperaturbehandlung dann gebrannt wird. Die Abdeckglasschicht schützt den elektrischen Widerstand.
Nach einer Weiterbildung der Erfindung ist vorgesehen, dass die Palladiumschicht unter zumindest bereichsweise erfolgender Zwischenschaltung eines Haftvermittlers auf das Substrat aufgebracht wird. In einem solchen Falle befindet sich also die Palladiumschicht auf dem Substrat, das heißt, nicht unmittelbar, sondern unter Zwischenschaltung des Haftvermittlers, sodass die Palladiumschicht sicher auf dem Substrat gehalten wird. Anschließend wird die Palladiumschicht dann mit der Silberschicht versehen.
Es ist vorteilhaft, wenn die Schichten als Leiterbahnschichten ausgebildet werden. Demzufolge handelt es sich um Strukturen, die leiterbahnähnlich ausgebildet sind, das heißt ein Leiterbahnabschnitt bildet den erwähnten elektrischen Widerstand, insbesondere Stromfühlerwiderstand. Auch die Abdeckglasschicht kann leiterbahnähnlich ausgebildet sein, was nicht bedeutet, dass eine elektrische Leitfähigkeit bei der Abdeckglasschicht vorliegt, sondern dass die Abdeckglasschicht die Formgebung einer Leiterbahn besitzt.
Es ist ferner vorteilhaft, wenn der Haftvermittler ebenfalls durch einen Druckprozess, insbesondere durch einen Siebdruckprozess, aufgebracht wird.
Ferner ist es vorteilhaft, wenn das Verfahren in Dickschichttechnik erfolgt. Als Substrat kann insbesondere ein Keramiksubstrat verwendet werden, wobei es sich insbesondere um LTCC-Keramik handeln kann, also um Iow temperature cofired cera- mic. Das Keramiksubstrat kann mittels mehrerer, aufeinander geschichteter Keramikfolien ausgebildet werden. Zwischen den Keramikfolien befinden sich vorzugsweise Lei- terbahnschichten, sodass eine mehrlagige Leiterbahnstruktur entsteht.
Nach einer Weiterbildung der Erfindung ist vorgesehen, dass die elektrischen Anschlusszonen als Durchkontaktierungen, insbesondere Silberdurchkontaktierungen (Silber- Via) ausgebildet werden.
Schließlich betrifft die Erfindung ein Substrat mit einem elektrischen Widerstand, insbesondere Stromfühlerwiderstand, wobei die Herstellung gemäß dem vorstehend erwähnten Verfahren erfolgt.
Kurze Beschreibung der Zeichnung
Die Zeichnung veranschaulicht die Erfindung anhand eines Ausführungsbeispiels, und zwar zeigt die Figur einen Querschnitt durch ein mit elektrischen Widerstand, insbesondere Stromfühlerwiderstand, versehenes Substrat.
Ausführungsform der Erfindung
Die Figur zeigt ein Substrat 1 aus elektrisch isolierendem Material, auf dessen Oberseite 2 ein elektrischer Widerstand 3, insbesondere ein Stromfühlerwiderstand 4, angeordnet ist. In der Figur ist der Widerstand 3 noch als Widerstandsrohling 5 gezeigt, der durch einen Verarbeitungsschritt - wie nachstehend angeführt - in den Widerstand 3 überführt wird. Der Begriff „Stromfühlerwiderstand" bedeutet, dass mittels dieses Widerstandes ein Stromfluss erfasst wird, sodass eine Aussage über das Fließen dieses Stromes getroffen werden kann.
Das Substrat 1 ist mehrlagig ausgebildet, das heißt, es weist mehrere Schichten 6 auf, zwischen denen Leiterbahnen 7 angeordnet sind. Die Leiterbahnen 7 können mittels Durchkontaktierungen 8 miteinander elektrisch verbunden sein. Die Durchkontaktierungen 8 sind vorzugsweise als Silberdurchkontaktierungen 9 ausgebildet. Das Substrat 1 ist vorzugsweise als Keramiksubstrat ausgebildet, wobei die einzelnen Schichten 6 von Keramikfolien gebildet sind.
Um zwischen den Silberkontaktierungen 9' und 9" den Widerstand 3 auszubilden, wird zunächst auf die Oberseite 2 des Substrats ein Haftvermittler 10, insbesondere ein Palladium-Haftvermittler 11, aufgebracht. Das Aufbringen erfolgt vorzugsweise mittels Siebdruckverfahren. Über den Haftvermittler 10 wird dann eine Palladiumschicht 12 in Form einer Leiterbahn aufgebracht, insbesondere aufgedruckt, vorzugsweise mittels Siebdruckverfahren. Der Palladium- Haftvermittler 11 sorgt dafür, dass die Palladium- schicht 12 hinreichend fest mit der Oberseite 2 des Substrats 2 verbunden ist. Anschließend wird über die Palladiumschicht 12 eine Silberschicht 13 aufgebracht, insbesondere aufgedruckt, vorzugsweise nach dem Siebdruckverfahren. Dabei wird ebenfalls eine Struktur entsprechend einer Leiterbahn erzeugt, derart, dass die beiden Silberdurchkon- taktierungen 9' und 9" miteinander verbunden werden. Die Palladiumschicht 12 ist kür- zer als die Silberschicht 13, das heißt, die Silberschicht 13 überragt seitlich die Palladiumschicht, um zu den Silberdurchkontaktierungen 9' und 9" elektrische Anschlusszonen 14 auszubilden.
Nach den vorstehend erwähnten Arbeitsschritten wird mittels eines Einbrennprozesses, also in einem gemeinsamen Brennschritt, zusammen mit dem als Mehrlagenkeramik ausgebildeten Substrat der Widerstand 3 eingebrannt, das heißt, das Palladium der Palladiumschicht 12 wird mit dem Silber der Silberschicht 13 durchlegiert. Je nach gewählter Palladiummenge werden die gewünschten Zielwerte im Hinblick auf den spezifischen Widerstand und/oder den Temperaturkoeffizienten des Widerstands 3 eingestellt.
Zusätzlich ist es möglich, dass vor dem Brennschritt über die Silberschicht 13 eine Abdeckglasschicht aufgebracht wird, die - nach dem Brennschritt - eine Schutzschicht für den Widerstand 3 bildet.
Wie sich aus dem Vorstehenden ergibt, wird durch das separate Anbringen von Palladium und Silber eine Einstellung des Widerstandswerts entsprechend der gewählten Mengen vorbereitet und durch die anschließende Legierungsbildung im cofire-Prozess der Widerstand 3, insbesondere der Stromführungswiderstand 4, ausgebildet, wobei insbesondere gleichzeitig die Anschlusszonen 4 erzeugt und mit entsprechenden Ge- genelementen, beispielsweise Silberdurchkontaktieren 9' und 9", elektrisch verbunden werden.

Claims

Ansprüche
1. Verfahren zur Herstellung eines elektrischen Widerstands, insbesondere Stromfühlwiderstands, auf einem Substrat, wobei ein Widerstandsrohling auf das Substrat aufgebracht und anschließend zur Bildung des Widerstands temperaturbe- handelt wird, dadurch gekennzeichnet,
dass zur Bildung des Widerstandsrohlings eine Palladiumschicht auf das Substrat aufgebracht und dass auf die Palladiumschicht eine Silberschicht aufgebracht wird oder eine Silberschicht auf das Substrat aufgebracht und dass auf die Silberschicht eine Palladiumschicht aufgebracht wird und
dass anschließend durch die Temperaturbehandlung das Palladium der Palladiumschicht mit dem Silber der Silberschicht durchlegiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Aufbringen der Palladiumschicht und/oder der Silberschicht mittels Druckverfahren erfolgt.
3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Druckverfahren als Siebdruckverfahren durchgeführt wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Druckverfahren als Ink Jet Druck durchgeführt wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeich- net, dass die Silberschicht die Palladiumschicht zur Ausbildung von elektrischen
Anschlusszonen seitlich überragt.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf dem Widerstandsrohling eine Abdeckglasschicht aufgebracht wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abdeckglasschicht aufgedruckt wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeich- net, dass die Abdeckglasschicht vor der Temperaturbehandlung aufgebracht wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Palladiumschicht unter Zwischenschaltung eines Haftvermittlers auf das Substrat aufgebracht wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Haftvermittler im Druckverfahren aufgebracht wird.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schichten als Leiterbahnschichten aufgebracht werden.
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Herstellung in Dickschichttechnik erfolgt.
13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Substrat ein Keramiksubstrat verwendet wird.
14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeich- net, dass das Keramiksubstrat von Keramikfolien gebildet wird.
15. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrischen Anschlusszonen als Durchkontaktierungen, insbesondere Silberdurchkontaktierungen, ausgebildet werden.
16. Substrat mit einem elektrischen Widerstand, insbesondere Stromfühlerwiderstand, hergestellt nach dem Verfahren nach einem oder mehreren der vorhergehenden Ansprüche.
PCT/EP2007/061831 2006-12-21 2007-11-02 Verfahren zur herstellung eines elektrischen widerstands auf einem substrat WO2008077671A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US12/304,295 US8115589B2 (en) 2006-12-21 2007-11-02 Method for producing an electrical resistor on a substrate
JP2009541936A JP4763833B2 (ja) 2006-12-21 2007-11-02 基板上に電気抵抗を製造する方法および電流センサ抵抗を備えた基板
EP07847108A EP2127505B1 (de) 2006-12-21 2007-11-02 Verfahren zur herstellung eines elektrischen widerstands auf einem substrat
AT07847108T ATE485705T1 (de) 2006-12-21 2007-11-02 Verfahren zur herstellung eines elektrischen widerstands auf einem substrat
DE502007005443T DE502007005443D1 (de) 2006-12-21 2007-11-02 Verfahren zur herstellung eines elektrischen widerstands auf einem substrat

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006060634.5 2006-12-21
DE102006060634A DE102006060634A1 (de) 2006-12-21 2006-12-21 Verfahren zur Herstellung eines elektrischen Widerstands auf einem Substrat

Publications (1)

Publication Number Publication Date
WO2008077671A1 true WO2008077671A1 (de) 2008-07-03

Family

ID=39262787

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2007/061831 WO2008077671A1 (de) 2006-12-21 2007-11-02 Verfahren zur herstellung eines elektrischen widerstands auf einem substrat

Country Status (6)

Country Link
US (1) US8115589B2 (de)
EP (1) EP2127505B1 (de)
JP (1) JP4763833B2 (de)
AT (1) ATE485705T1 (de)
DE (2) DE102006060634A1 (de)
WO (1) WO2008077671A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017114891A1 (de) * 2017-07-04 2019-01-10 Rogers Germany Gmbh Verfahren zur Herstellung einer Durchkontaktierung in einer aus einer Keramik gefertigten Trägerschicht und Trägerschicht mit Durchkontaktierung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4464420A (en) * 1981-09-24 1984-08-07 Hitachi, Ltd. Ceramic multilayer circuit board and a process for manufacturing the same
US5221644A (en) * 1991-12-13 1993-06-22 Delco Electronics Corporation Thick film sense resistor composition and method of using the same
US5345212A (en) * 1993-07-07 1994-09-06 National Starch And Chemical Investment Holding Corporation Power surge resistor with palladium and silver composition
US5966067A (en) * 1997-12-26 1999-10-12 E. I. Du Pont De Nemours And Company Thick film resistor and the manufacturing method thereof
US20050205195A1 (en) * 2004-03-18 2005-09-22 Berry Cynthia W Method of forming one or more base structures on an LTCC cofired module

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3413240A (en) * 1965-03-25 1968-11-26 Du Pont Compositions
JPH0691323B2 (ja) * 1989-02-25 1994-11-14 大陽誘電株式会社 低温焼成型セラミック多層配線基板
DE3915106A1 (de) 1989-05-09 1990-11-15 Haendler Metall & Masch Geraet zum ausstossen eines koerpers, insbesondere einer warenpackung
JPH0376201A (ja) * 1989-08-07 1991-04-02 Ford Motor Co 層状厚膜抵抗器及びその製造方法
GB8920745D0 (en) * 1989-09-13 1989-10-25 Ici Plc Thick film resistor/integrated circuit substrate and method of manufacture
JPH07320534A (ja) * 1994-05-26 1995-12-08 Mitsubishi Materials Corp 厚膜導体およびその形成方法ならびにその使用方法
JP3093601B2 (ja) * 1994-09-28 2000-10-03 株式会社住友金属エレクトロデバイス セラミック回路基板
JP2896996B2 (ja) * 1996-08-27 1999-05-31 釜屋電機株式会社 低抵抗チップ抵抗器及びその製造方法
EP0884934B1 (de) * 1997-06-10 2005-02-16 Canon Kabushiki Kaisha Substrat und Verfahren zu dessen Herstellung
JPH1117343A (ja) * 1997-06-24 1999-01-22 Tdk Corp セラミック基体の製造方法
US5889445A (en) * 1997-07-22 1999-03-30 Avx Corporation Multilayer ceramic RC device
DE19953594A1 (de) * 1998-11-20 2000-05-25 Matsushita Electric Ind Co Ltd Oberflächenmontierte elektronische Komponente
DE10144364A1 (de) * 2001-09-10 2003-04-03 Epcos Ag Elektrisches Vielschichtbauelement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4464420A (en) * 1981-09-24 1984-08-07 Hitachi, Ltd. Ceramic multilayer circuit board and a process for manufacturing the same
US5221644A (en) * 1991-12-13 1993-06-22 Delco Electronics Corporation Thick film sense resistor composition and method of using the same
US5345212A (en) * 1993-07-07 1994-09-06 National Starch And Chemical Investment Holding Corporation Power surge resistor with palladium and silver composition
US5966067A (en) * 1997-12-26 1999-10-12 E. I. Du Pont De Nemours And Company Thick film resistor and the manufacturing method thereof
US20050205195A1 (en) * 2004-03-18 2005-09-22 Berry Cynthia W Method of forming one or more base structures on an LTCC cofired module

Also Published As

Publication number Publication date
US20100039213A1 (en) 2010-02-18
JP2010514175A (ja) 2010-04-30
JP4763833B2 (ja) 2011-08-31
ATE485705T1 (de) 2010-11-15
US8115589B2 (en) 2012-02-14
EP2127505B1 (de) 2010-10-20
EP2127505A1 (de) 2009-12-02
DE502007005443D1 (de) 2010-12-02
DE102006060634A1 (de) 2008-06-26

Similar Documents

Publication Publication Date Title
DE4401616B4 (de) Keramische Mehrfachschichten-Verdrahtungskarte
EP0016307B1 (de) Verfahren zur Herstellung einer mehrschichtigen glaskeramischen Struktur mit innen liegenden Versorgungsleitungen auf Kupferbasis
DE60038276T2 (de) Vielschicht-Piezoelement und dessen Herstellungsverfahren
DE19608484B4 (de) Bei niedriger Temperatur gebranntes Keramik-Schaltungssubstrat
EP2774461B1 (de) Leiterplatte aus ain mit kupferstrukturen
DE102007058497B4 (de) Mehrschichtige Leiterplatte und Verfahren zum Herstellen einer mehrschichtigen Leiterplatte
DE2447284A1 (de) Verfahren zum aufbringen einer gleichmaessigen goldplattierung an keramischen substraten
DE2306236C2 (de) Verfahren zur Herstellung von Schichtschaltungen mit leitenden Schichten auf beiden Seiten eines Keramiksubstrates
DE19834640A1 (de) Mehrschicht-Leiterbahnsubstrat für einen integrierten Hybrid-Schaltkreis, sowie Verfahren zu dessen Herstellung
DE19707253C2 (de) Keramische Mehrlagenleiterplatte in LTCC-Technik mit verbesserter Beständigkeit der Ag-Au-Verbindung
DE1916789C3 (de) Verfahren zum Herstellen einer integrierten Mehrschichtschaltung
EP2127505B1 (de) Verfahren zur herstellung eines elektrischen widerstands auf einem substrat
DE69733806T2 (de) Verfahren zum befestigen eines elektrischen kontakts auf einer keramikschicht und ein auf diese weise gefertigtes widerstandselement
DE19743737B4 (de) Verfahren zur Bildung einer Drahtbondelektrode auf einer Dickschichtleiterplatte
DE102011084303A1 (de) Verfahren zur Herstellung eines Trägers für eine leistungselektronische Baugruppe und Träger für eine solche Baugruppe
EP1696705B1 (de) Großflächiges Heizelement geringer Dicke, insbesondere Garofenheizelement
DE2615473B2 (de) Meßwiderstand für ein Widerstandsthermometer
DE2301277A1 (de) Verfahren zum herstellen mehrschichtiger verbindungskonstruktionen, z.b. fuer integrierte halbleiterschaltkreise
DE102004042373A1 (de) Geschichtetes piezoelektrisches Element und dessen Herstellungsverfahren
DE10030468B4 (de) Dickfilmschaltungen und Metallisierungsprozeß
DE102005003269A1 (de) Keramisches Heizgerät und Verfahren zu dessen Herstellung
DE10333439A1 (de) Verfahren zur Herstellung eines aus mehreren Verdrahtungsebenen bestehenden Hybrid-Produktes
EP2478753B1 (de) Verfahren zur herstellung eines keramikbauteils, keramikbauteil
EP0790644B1 (de) Verfahren zum Herstellen elektrischer Schaltkreise
DE10039296B4 (de) Schichtenanordnung mit einer beschichteten Transferfolie und ihre Verwendung

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2007847108

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07847108

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2009541936

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 12304295

Country of ref document: US