WO2008041770A1 - DISPOSITIF D'ÉMISSION DE LUMIÈRE UTILISANT UNE PUCE DE LED AU GaN - Google Patents

DISPOSITIF D'ÉMISSION DE LUMIÈRE UTILISANT UNE PUCE DE LED AU GaN Download PDF

Info

Publication number
WO2008041770A1
WO2008041770A1 PCT/JP2007/069612 JP2007069612W WO2008041770A1 WO 2008041770 A1 WO2008041770 A1 WO 2008041770A1 JP 2007069612 W JP2007069612 W JP 2007069612W WO 2008041770 A1 WO2008041770 A1 WO 2008041770A1
Authority
WO
WIPO (PCT)
Prior art keywords
gan
electrode
light
led chip
layer
Prior art date
Application number
PCT/JP2007/069612
Other languages
English (en)
French (fr)
Inventor
Takahide Joichi
Hiroaki Okagawa
Shin Hiraoka
Toshihiko Shima
Hirokazu Taniguchi
Original Assignee
Mitsubishi Chemical Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007242171A external-priority patent/JP2008112978A/ja
Priority claimed from JP2007242172A external-priority patent/JP2008112979A/ja
Priority claimed from JP2007246410A external-priority patent/JP5251050B2/ja
Application filed by Mitsubishi Chemical Corporation filed Critical Mitsubishi Chemical Corporation
Priority to US12/311,548 priority Critical patent/US8158990B2/en
Priority to CN2007800443845A priority patent/CN101606246B/zh
Publication of WO2008041770A1 publication Critical patent/WO2008041770A1/ja
Priority to US13/418,827 priority patent/US8455886B2/en
Priority to US13/888,751 priority patent/US20140061664A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention mainly relates to a light-emitting device in which a GaN-based LED chip in which a light-emitting element structure made of a GaN-based semiconductor is formed on a translucent substrate is flip-chip mounted.
  • GaN-based semiconductors have the chemical formula Al In Ga N (0 ⁇ a ⁇ 1, 0 ⁇ b ⁇ 1, 0 ⁇ a + b ⁇ 1) and a b 1 a— b
  • GaN-based LEDs with light-emitting device structures such as pn junction structures, double heterostructures, and quantum well structures made of GaN-based semiconductors can generate green to near-ultraviolet light. It has been put to practical use in applications such as display devices.
  • a GaN LED chip formed by forming a GaN-based semiconductor layer with a light-emitting element structure on a light-transmitting substrate is used on a substrate in an SMD (surface mount) LED package or a substrate such as a lead frame.
  • the surface on the GaN-based semiconductor layer side can be fixed to the substrate directly or via a submount.
  • the LED chip can be fixed with the light-transmitting substrate side surface of the LED chip facing upward.
  • This type of chip bonding is called flip chip mounting.
  • Flip chip mounting is sometimes called face-down mounting, upside-down mounting, or junction-down mounting.
  • a conventional GaN LED chip for mounting a flip chip is a metal reflective film that also serves as an electrode on the surface of a GaN semiconductor layer, etc., in order to reflect the light generated inside the GaN semiconductor layer to the translucent substrate side.
  • this reflective film is made of a metal with high light reflectance such as Ag (silver), Al (aluminum), Rh (rhodium). It was hoped that the formation of was considered! / ⁇ (Patent Document 1, Patent Document 2).
  • Patent Document 1 JP 2000-183400 A Patent Document 2: Japanese Patent Application Laid-Open No. 2004-179347
  • Patent Document 3 Japanese Patent Laid-Open No. 2002-280611
  • Patent Document 4 Japanese Patent Laid-Open No. 2003-318441
  • the reflective structure of the GaN-based LED chip to be mounted on a flip chip is mainly composed of a metal reflective film
  • a white light-emitting device that emits phosphors is configured using a GaN-based LED chip with a reflective structure mainly composed of a metallic reflective film formed directly on the surface of the GaN-based semiconductor layer as an excitation light source It was difficult to obtain a product with sufficient output for lighting applications.
  • the present invention has been made in view of the above-mentioned problems of the prior art, and the purpose thereof is mainly to improve the output of a light emitting device in which a GaN-based LED chip is flip-chip mounted, and for illumination.
  • An object of the present invention is to provide a light emitting device excellent in light emission output that can be suitably used as an excitation light source for white light emitting devices.
  • the inventors have completed the present invention by moving away from the idea that the reflective structure of a GaN-based LED chip used by flip-chip mounting is mainly composed of a metallic reflective film. .
  • a light-emitting device in which the following ⁇ -based GaN-based LED chip is flip-chip mounted is provided:
  • the positive electrode is formed of a positive electrode composed of a positive electrode, and the area of the positive contact electrode is less than half the area of the upper surface of the P-type layer.
  • the area of the contact electrode is the surface of the upper surface of the p-type layer Less than one-third of the product.
  • the area of the positive contact electrode is less than a quarter of the area of the upper surface of the P-type layer.
  • the flip-chip mounted GaN-based LED chip may be resin-sealed.
  • the surface of the translucent electrode may be flattened by polishing.
  • the main feature of this light-emitting device is that a GaN-based LED chip that actively uses reflection caused by the difference in refractive index between translucent materials is flip-chip mounted.
  • the light-transmitting substances involved in this reflection are a GaN-based semiconductor layer, a light-transmitting electrode made of an oxide semiconductor, and a light-transmitting sealing material or gas (airtight sealing) that is a medium surrounding the LED chip.
  • a translucent insulating protective film will also participate in this reflection.
  • a GaN-based LED chip having a GaN-based semiconductor layer formed by laminating an n-type layer, a light-emitting layer, and a p-type layer in this order on a light-transmitting substrate has a metal on the surface on the GaN-based semiconductor layer side.
  • At least a positive contact electrode (bonding pad) must be formed as a film, but the area of the positive contact electrode is not too large in the GaN-based LED chip of (a) that constitutes the light emitting device. I am doing so. It is known that the light generated in the light emitting layer is repeatedly reflected inside the chip before it goes out of the LED chip. Therefore, a slight difference in loss due to one reflection is extracted outside the chip. This greatly affects the light output. The loss associated with reflection due to the difference in refractive index between the translucent materials is smaller than the loss associated with reflection on the surface of the metal. Therefore, the above-described light emitting device has excellent light emission output.
  • the light emitting device of the present invention is excellent in light emission output, it can be suitably used in applications requiring high output such as illumination.
  • FIG. 1 is a cross-sectional view showing a structure of a light emitting device according to an embodiment of the present invention.
  • FIG. 2 is a diagram showing a structure of a GaN-based LED chip included in the light emitting device shown in FIG. Fig. 2 (a) is a top view, and Fig. 2 (b) is a cross-sectional view taken along line XI—Y1 in Fig. 2 (a).
  • FIG. 3 is a cross-sectional view showing a structure of a light emitting device according to an embodiment of the present invention.
  • FIG. 4 is a diagram showing the structure of a GaN-based LED chip included in the light-emitting device shown in FIG. 3.
  • FIG. 4 (a) is a top view and
  • FIG. 4 (b) is a diagram of FIG. 4 (a). It is a sectional view at the position of the X2-Y2 line.
  • FIG. 5 is a diagram for explaining a mechanism in which light confinement in a GaN-based semiconductor layer is weakened in a GaN-based LED chip according to an embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of a GaN-based LED chip used in the light-emitting device according to the embodiment of the present invention.
  • Fig. 6 (a) shows an example of a GaN-based LED chip having a horizontal element structure
  • Fig. 6 (b) shows an example of a GaN-based LED chip having a vertical element structure.
  • FIG. 7 is a top view of a GaN-based LED chip used in the light-emitting device according to the embodiment of the present invention.
  • FIG. 8 is a top view of a GaN-based LED chip used in the light emitting device according to the embodiment of the present invention.
  • Fig. 9 shows the structure of the submount used in Experimental Example 1.
  • Fig. 9 (a) is a top view
  • Fig. 9 (b) is the P—Q line of Fig. 9 (a). It is sectional drawing in a position.
  • FIG. 10 is a diagram showing a cross-section of a submount and a GaN-based LED chip mounted thereon after completion of mounting in Experimental Example 1.
  • FIG. 11 is a graph showing the relationship between the ratio of the area of the positive contact electrode to the area of the upper surface of the p-type layer and the output in the GaN-based LED chip sample obtained from Experimental Example 1.
  • FIG. 12 is a diagram showing the relationship between the ratio of the area of the positive contact electrode to the area of the upper surface of the p-type layer and the output in the GaN-based LED chip sample obtained from Experimental Example 2.
  • FIG. 13 is a graph showing the relationship between the ratio of the area of the positive contact electrode to the area of the upper surface of the p-type layer and the output in the GaN-based LED chip sample obtained from Experimental Example 3.
  • LED chip 100 200 300 400 500 600 GaN series: LED chip:
  • FIG. 1 is a cross-sectional view of a light emitting device according to an embodiment of the present invention.
  • the light emitting device 1 shown in this figure is an SMD (surface mount) type LED package, and the GaN-based LED chip 100 of (a) above is formed on a substrate 111 formed of ceramic, resin, or the like. Flip chip is implemented.
  • the GaN-based LED chip 100 is fixed by attaching positive and negative electrodes formed on the same surface side of the LED chip 100 to electrodes 112 and 113 provided on the substrate 111, respectively.
  • An adhesive (not shown) having conductivity is used, for example, solder such as Au—Sn solder, or conductive paste such as silver paste.
  • Reference numeral 14 denotes a reflector.
  • the reflector 14 may be formed integrally with a force substrate that is a separate member from the substrate 111.
  • a cavity (a cup-shaped portion) composed of the substrate 111 and the reflector 114 is filled with a light-transmitting sealing material 120 such as an epoxy resin or a silicone resin.
  • the phosphor is dispersed in the translucent sealing material 120. Do not enclose resin etc. in the cavity, and put a translucent lid made of glass etc.
  • FIG. 2 shows the structure of the GaN-based LED chip 100 included in the light-emitting device 1.
  • Fig. 2 (a) is a top view
  • Fig. 2 (b) is a cross-sectional view taken along the line XI-Y1 in Fig. 2 (a).
  • GaN LE GaN LE
  • the D chip 100 has a structure in which a GaN-based semiconductor layer L is stacked on a translucent substrate 101.
  • the GaN-based semiconductor layer L includes an n-type layer 102, a light emitting layer 1
  • the translucent substrate 101 includes sapphire, spinel, silicon carbide, zinc oxide, magnesium oxide, GaN, AlGaN, A1N, NGO (NdGaO), LGO (LiGaO), and LAO (LaAlO).
  • a single crystal substrate made of 3 2 3 is preferably used.
  • the surface of the light-transmitting substrate 101 is processed to be an uneven surface so that a bent interface is formed between the light-transmitting substrate 101 and the GaN-based semiconductor layer L. If a bent interface exists between the light-transmitting substrate 101 and the GaN-based semiconductor layer L, even if the refractive index of the light-transmitting substrate 101 is lower than the refractive index of the GaN-based semiconductor layer L, the interface Due to the light scattering action, confinement of light generated in the light emitting layer 103 in the GaN-based semiconductor layer L is weakened.
  • the weaker the confinement the less the number of internal reflections that the light generated in the light-emitting layer 103 receives before going out of the GaN-based semiconductor layer L, and thus the frequency of passing through the light-emitting layer 103 that strongly absorbs this light is lower. As a result, the output of light extracted outside the LED chip increases.
  • the uneven pattern on the surface of the translucent substrate 101 has an arbitrary force.
  • the GaN-based semiconductor crystal has a periodic pattern so that the GaN-based semiconductor crystal grows uniformly on the uneven surface.
  • Periodic patterns include, for example, a pattern in which stripe-shaped concave portions (grooves) and stripe-shaped convex portions (ridges) are alternately arranged, or a dot-shaped concave portion (dent) whose bottom surface shape is circular or regular polygonal. ) Or a pattern in which dot-shaped convex portions (projections) whose top surface shape is circular or regular polygonal shape are regularly arranged.
  • the formation of irregularities is performed by forming an etching mask with an opening patterned on the surface of the light-transmitting substrate 101, and etching from above to form a recess at the position of the opening. it can.
  • the depth of the concave portion viewed from the top of the convex portion can be, for example, 0.2 111 to 5 111. This depth should be 0.5 ⁇ 111-3111, preferably 1111-2111.
  • the stripe width when the convex portions are formed in a stripe shape, and the dot width when the dots are formed in a dot shape can be, for example, 0.2 m to 10 m. .
  • This width is preferably 0.5 ⁇ m to 5 ⁇ m, more preferably 1 ⁇ m to 3 ⁇ m, and more preferably force S. Refer to Patent Document 3 and Patent Document 4 for the uneven pattern, cross-sectional shape, size, and the like.
  • the GaN-based semiconductor layer L is formed by vapor phase epitaxial growth methods such as MOVPE (organic metal compound vapor phase epitaxy), molecular beam epitaxy (MBE), hydride vapor phase epitaxy (HVPE). Is formed on the light-transmitting substrate 101.
  • MOVPE organic metal compound vapor phase epitaxy
  • MBE molecular beam epitaxy
  • HVPE hydride vapor phase epitaxy
  • a buffer layer (not shown) is interposed between the translucent substrate 101 and the GaN-based semiconductor layer L.
  • a preferable buffer layer is a low-temperature buffer layer formed of GaN, AIGaN or the like.
  • the n-type layer 102 is doped with Si (caine), Ge (germanium), Se (selenium), Te (tellurium), C (carbon), etc. as n-type impurities.
  • the portion that is in contact with the light-transmitting substrate 101 directly or through the buffer layer has a low n-type impurity concentration or is undoped, so that the crystallinity of the GaN-based semiconductor layer grown thereon can be reduced. It is preferable when making it high.
  • a method of growing a GaN-based semiconductor crystal so as to fill the concave portion of the rugged surface when the surface of the light-transmitting substrate 101 is a rugged surface! it can.
  • Doping of impurities into the light emitting layer 103 can be arbitrarily performed.
  • the p-type layer 104 is doped with Mg (magnesium), Zn (zinc), etc. as p-type impurities.
  • An annealing process and an electron beam irradiation process for activating the doped p-type impurity can be performed as necessary after the p-type layer 104 is formed.
  • the p-type layer 104 the portion that will be in contact with translucent electrode El O la, and a doped child a p-type impurity at a high concentration of 5 X 10 19 cm_ 3 or more.
  • Each layer constituting the GaN-based semiconductor layer L can be formed of a GaN-based semiconductor having an arbitrary crystal composition such as GaN, AlGaN, InGaN, or AlInGaN, and each layer has a crystal composition or an impurity.
  • a multilayer structure in which layers having different concentrations are stacked can be formed.
  • Light emission In order to improve the efficiency, it is preferable that the light emitting layer 103 has a double hetero structure sandwiched between clad layers having a larger band gap than the light emitting layer 103. Is preferably a quantum well structure (single quantum well structure or multiple quantum well structure).
  • the GaN-based semiconductor layer L may have additional layers in addition to the n-type layer 102, the light emitting layer 103, and the p-type layer 104.
  • an ohmic electrode and a contact electrode are formed on the surface of the n-type layer 102 exposed by etching away part of the p-type layer 104 and the light-emitting layer 103.
  • a negative electrode E102 is also formed.
  • the negative electrode E102 is formed of a material in which at least a portion in contact with the n-type layer 104 is in ohmic contact with the n-type GaN-based semiconductor.
  • Such materials are known, for example, Al (aluminum), Ti (titanium), W (tungsten), Ni (nickel), Cr (chromium) or V (vanadium) alone or one selected from them.
  • Examples include alloys containing the above metals.
  • Conductive oxides such as ITO (Indium Tin Oxide), Indium Oxide, Tin Oxide, IZO (Indium Zinc Oxide), AZO (Aluminum Zinc Oxide), and Zinc Oxide are also good ohmics with n-type GaN-based semiconductors. It is known to form contacts.
  • the surface layer portion of the negative electrode E102 is made of a metal material. When solder is used to bond the negative electrode E102 and the electrode 113, the surface layer of the negative electrode E102 is easily wetted by solder according to the type of solder used, such as Au (gold), Sn (tin), etc. It is preferable to form with metal material.
  • a region between adjacent elements on the wafer that is, dicing when the wafer is cut into chips in a later process.
  • the region force that the line or scribe line passes also removes the p-type layer 104 and the light emitting layer 103 and exposes the n-type layer 102 in the region. In this way, vibrations and impacts transmitted to the light emitting part when the wafer is cut can be reduced.
  • a positive electrode E101 is formed on the p-type layer 104.
  • the positive electrode E101 is composed of a translucent electrode ElOla made of an oxide semiconductor and a positive contact electrode ElOlb formed thereon so as to be electrically connected to the translucent electrode ElOla. It is configured.
  • the positive contact electrode ElOlb is entirely overlapped with the translucent electrode ElOla so that only a part of the positive contact electrode overlaps the translucent electrode. May be.
  • the oxide semiconductor that can be used for the light-transmitting electrode ElOla includes ITO (indium tin oxide), indium oxide, tin oxide, IZO (indium zinc oxide), AZO (aluminum zinc oxide), zinc oxide, Examples include FTO (fluorine-doped tin oxide).
  • the translucent electrode E101a may have a multilayer structure in which different oxide semiconductor films are stacked. Spattering method, reactive sputtering method, vacuum deposition method, ion beam assisted deposition method, ion plating method, laser ablation method, CVD method, spray method, spin coating are not limited to the method of forming translucent electrode E10 la.
  • the patterning of the transparent electrode ElOla formed of an oxide semiconductor can be performed by a lift-off method.
  • a patterning method in which an oxide semiconductor film is formed on the entire surface of the p-type layer 104 before etching for forming a negative electrode, and then unnecessary portions are removed by etching (wet or dry method).
  • the translucent electrode ElOla desirably has as high a surface flatness as possible.
  • an ITO thin film formed by an ordinary method which is easily formed into a polycrystalline film, has fine irregularities of about 30 nm to 50 nm. If this level of unevenness exists on the surface of the translucent electrode E 101a, light generated in the light emitting layer 103 easily escapes from the surface of the translucent electrode ElOla to the outside of the chip.
  • the output of the light-emitting device 1 is reduced because the amount of light reflected and reflected at the interface between the light-transmitting sealing material 120 and gas (in the case of hermetic sealing) is reduced toward the light-transmitting substrate 101. Becomes lower.
  • the light-transmitting electrode ElOla is formed of an amorphous oxide semiconductor which can obtain a flat surface with azglone.
  • the film forming temperature should be low. In the case of ITO, the temperature should be below room temperature.
  • IZO is known as an oxide semiconductor that is stable in an amorphous state and can be amorphously formed over a wide film formation temperature range from room temperature to 350 ° C. If IZO is used, a translucent electrode made of an amorphous film having a high surface flatness can be easily formed.
  • the film surface after forming the oxide semiconductor film As another method of increasing the surface flatness of the light-transmitting electrode ElOla, there is a method of polishing (polishing) the film surface after forming the oxide semiconductor film.
  • This method is suitable when an oxide semiconductor that tends to be polycrystalline such as ITO is used.
  • an oxide semiconductor film is formed on the entire upper surface of the p-type layer 104, the surface is polished, and then patterned into a predetermined electrode shape by etching.
  • the flatness of the surface of the translucent electrode ElOla is calculated by calculating the arithmetic average roughness (Ra), maximum height (Rmax), and ten-point average height when the surface roughness is measured with a stylus type surface profile measuring device.
  • any roughness index such as (Rz) is used, it is preferable to make the unevenness less than 20 nm, preferably less than 10 nm. It is obvious that by increasing the flatness of the surface of the translucent electrode ElOla, the back surface of the positive contact electrode ElOlb formed on it (the surface in contact with the surface of the translucent electrode ElOla) becomes smooth. However, the effect of improving the light reflectivity of the back surface of the positive contact electrode is thereby obtained. This effect also contributes to higher output of the light emitting device 1.
  • the positive contact electrode ElOlb is formed so that the area occupied on the p-type layer 104 does not become too large.
  • the area of the positive contact electrode ElOlb is preferably less than half of the area of the upper surface of the p-type layer 104, preferably less than one third and more preferably less than one quarter. It is particularly preferred. In the most preferred embodiment, this area ratio ([area of positive contact electrode] / [area of upper surface of P-type layer]) is less than 1/10.
  • the area of the positive contact electrode ElOlb is the area of the upper surface of the p-type layer 104. It should be no less than 3%.
  • the area of the positive contact electrode refers to the total area of the areas of the plurality of electrodes when a plurality of positive contact electrodes are formed.
  • the upper surface shape of the positive contact electrode ElOlb may be a regular polygon such as a square, a regular pentagon, a regular hexagon, or a rectangle, which is not limited to the circular force. If the positive contact electrode ElOlb is too small, the workability will deteriorate during mounting, and the adhesive will likely stick out, so an appropriate size is required.
  • the diameter can be 60 111 to 90 111 when it is circular, and the length of one side is 60 ⁇ m to 90 ⁇ m when it is square. That's the power S.
  • Positive contact electrode Normally used as an electrode for oxide semiconductors, not limited to ElOlb materials
  • Metal materials that can be used can be used. Specifically, Zn (zinc), Ni (nickel), Pt (platinum), Pd (palladium), Rh (rhodium), Ru (ruthenium), Ir (iridium), Ti (titanium), Zr (zirconium) , Mo (molybdenum), V, Nb (niobium), Ta (tantalum), Co (cobalt), W (tungsten), Cu (copper), Ag (silver), A1 (aluminum), etc., or these An alloy containing one or more kinds of metals selected from is exemplified.
  • the positive contact electrode ElOlb may have a stacked structure.
  • the positive contact electrode ElOlb is made of Al, Ag, Rh or Pt alone or mainly on the side in contact with the translucent electrode ElOla at least in order to improve the reflectivity.
  • a single layer film or a multilayer film having a layer made of an alloy is preferable.
  • Particularly preferred is a structure having an A1 layer or an A1 alloy layer at least on the side in contact with the translucent electrode ElOla.
  • a preferable A1 alloy is an alloy containing A1, mainly Ti, Nd (neodymium), Cu and the like.
  • FIG. 3 is a cross-sectional view of a light emitting device according to another embodiment of the present invention.
  • the light emitting device 2 shown in this figure is a bullet-type LED package, and the GaN-based LED chip 200 is flip-chip mounted on a cup-shaped portion provided on the lead frame 211, and its periphery is molded into a bullet-type. Molded with a light-transmitting sealing material 220.
  • the translucent sealing material 220 is, for example, an epoxy resin.
  • the GaN-based LED chip 200 is fixed by adhering a positive electrode formed on one side of the LED chip 200 to the lead frame 211.
  • the GaN-based LED chip 200 has a vertical element structure, and the negative electrode is formed on the chip surface opposite to the positive electrode.
  • This negative electrode is connected to the lead frame 212 by a bonding wire 213.
  • the phosphor is dispersed in the translucent sealing material 220.
  • the “flip chip mounting” is not limited to the wireless mounting in the present invention.
  • FIG. 4A is a top view
  • FIG. 4B is a cross-sectional view taken along the line X2-Y2 in FIG. 4A. While the GaN-based LED chip 100 of Embodiment 1 has a horizontal element structure, the GaN-based LED chip 200 has a vertical element structure. Except for the part, preferred embodiments of each part of the GaN-based LED chip 200 are the same as those of the GaN-based LED chip 100.
  • a conductive substrate is used as the translucent substrate 201 in order to make the element structure vertical.
  • a semiconductor single crystal substrate made of silicon carbide, zinc oxide, GaN, AlGaN or the like to which n-type conductivity is imparted is used.
  • a GaN-based semiconductor layer L is formed on the light-transmitting substrate 201, and the GaN-based semiconductor layer L is formed from the light-transmitting substrate 201 side with an n-type layer 202, a light-emitting layer 203, and a p-type layer 204. And in this order.
  • the n-type layer 202 is formed through a force formed directly on the light-transmitting substrate 201 or a thin buffer layer (not shown) so as to be electrically connected to the light-transmitting substrate 201.
  • the Conductivity can be imparted to the buffer layer by doping.
  • a negative electrode E202 is formed on the back surface of the translucent substrate 201.
  • the negative electrode E202 is not limited to the force that serves as an ohmic electrode and a contact electrode.
  • the negative electrode is not limited to a translucent ohmic electrode and a metal contact that is partially formed on the surface. It will be possible to construct an electrode and a cover.
  • a positive electrode E201 is formed on the p-type layer 204.
  • the positive electrode E201 includes a translucent electrode E201a that also has an oxide semiconductor force, and a positive contact electrode E201b that is formed so as to be electrically connected to the translucent electrode E201a. ing.
  • the positive contact electrode E201b is formed so that the area occupied on the p-type layer 204 does not become too large.
  • the number of positive contact electrodes E201b is set to three and arranged in a triangular shape so that the posture of the LED chip when the flip chip is mounted is stabilized. This number may be 4 or more, but is most preferably 3. This is because it is possible to reduce the total area while securing the area per positive contact electrode in consideration of the workability at the time of chip mounting, etc. This is because the LED chip is most stable.
  • Embodiment 2 an example in which a GaN-based LED chip having a horizontal element structure is applied to an SMD-type LED package as Embodiment 1 and a GaN-based LED chip having a vertical element structure is employed as Embodiment 2.
  • Examples applied to the bullet-type LED package are shown below.
  • the combination of the LED chip element structure and the package type is not limited to this. That is, a GaN-based LED chip having a horizontal element structure may be applied to a bullet-type LED package, or a GaN-based LED having a vertical element structure may be applied to an SMD LED package.
  • the force S directly fixing the GaN-based LED chip on the substrate or lead frame of the SMD type package, the GaN-based LED chip is mounted on these substrates via the submount. It may be fixed.
  • stripe-shaped concave portions (grooves) and convex portions (ridges) are suitable as a concave-convex pattern when the surface of the light-transmitting substrate is a concave-convex surface. Forces that can be formed by alternately arranging patterns When such a concavo-convex pattern is adopted, an anisotropic force S is generated in the light scattering action of the bent interface formed between the translucent substrate and the GaN-based semiconductor layer.
  • the light propagates in the direction perpendicular to the longitudinal direction of the stripe-shaped concave and convex portions on the substrate surface.
  • the component is subjected to strong scattering.
  • the component propagating in the direction parallel to the longitudinal direction is hardly scattered. Therefore, in the LED chip in which the top surface shape of the GaN-based semiconductor layer is a square (square or rectangular), when such a concavo-convex pattern is adopted, the longitudinal direction of the striped concave and convex portions is the same as the rectangular shape.
  • the direction of the concavo-convex pattern so as to form an angle of about 45 degrees (40 to 50 degrees) with each of the four sides constituting the surface.
  • the direction of the concavo-convex pattern is determined in this way, the light component propagating in parallel to the longitudinal direction of the stripe-shaped concave and convex portions is reflected on the end face of the GaN-based semiconductor layer, so that the propagation direction is It will be changed in the direction perpendicular to the longitudinal direction (Fig. 5).
  • the propagation direction of the light component propagating in a direction hardly receiving scattering is changed to a direction receiving strong scattering by reflection. Therefore, confinement of light in the GaN-based semiconductor layer can be weakened.
  • the GaN-based LED chip used in the light-emitting device of the present invention has a surface (translucent electrode) at least on the GaN-based semiconductor layer side of the LED chip so that a short circuit due to the conductive adhesive does not occur when flip-chip mounting is performed. It is preferable to cover the surface of the contact electrode except the surface of the contact electrode with a translucent insulating protective film! /. In order to promote light reflection at the interface between the translucent insulating protective film and the translucent sealing material (gas in the case of hermetic sealing), this insulating protective film is not provided. Make the surface flatness as high as possible.
  • the insulating protective film is preferably an amorphous film.
  • a silicon oxide film formed by plasma CVD a nitride nitride film, a PSG (Phospho Silica te-Glass) film or a BPSG (Boro- Phospho-Silicate-Glass) film formed by CVD, Examples thereof include a polyimide film formed by a coating method.
  • the surface flatness can be improved if the film thickness is 0.3 111 or more. It can be higher than the surface of the ITO film.
  • the surface flatness of PSG and BP SG films can be further improved by reflow after film formation.
  • the insulating protective film formed of spinon glass also has a high surface flatness.
  • the force described that the surface flatness of the translucent electrode may be increased by polishing. In that case, the surface flatness of the insulating protective film formed on the translucent electrode is also naturally increased. As a result, light reflection at the interface between the insulating protective film and the light-transmitting sealing material (or gas in the case of hermetic sealing) is also promoted.
  • the insulating protective film and the translucent sealing material are made by setting the refractive index of the insulating protective film to about the same as or higher than ITO (1.7 or more) In the case of stopping, light reflection at the interface with gas can be promoted. In that case, it is preferable to make the refractive index of the insulating protective film smaller than that of the GaN-based semiconductor (less than 2.5) so that the light is not confined in the insulating protective film.
  • Preferred examples of the material for the insulating protective film having such a refractive index include aluminum oxide, spinel, silicon nitride, zirconium oxide, tantalum oxide, and niobium oxide.
  • a mixed film of a plurality of oxides can also be used.
  • the surface flatness is preferably increased by polishing treatment. Specifically, when the surface roughness is measured with a stylus type surface shape measuring device, any one of arithmetic average roughness (Ra), maximum height (Rmax), ten-point average height (Rz), etc. Even when the roughness index is used, it is preferable that the unevenness be less than 20 nm, and more preferable that the unevenness be less than 10 nm. [0035] In an embodiment in which the light-transmitting electrode is made of an amorphous conductive oxide, or the surface is polished to increase the surface flatness of the light-transmitting electrode!
  • the insulating protective film can also be formed of a material having a low refractive index so that reflection at the interface between the translucent electrode and the insulating protective film is promoted.
  • particularly preferable insulating protective film materials include metal fluorides such as magnesium fluoride and lithium fluoride, and low refractive index materials having a refractive index of 1.4 or less, such as fluororesin. .
  • the GaN-based LED chip used in the light-emitting device of the present invention is a plane perpendicular to the film thickness direction of the portion of the GaN-based semiconductor layer that includes the light-emitting layer and the p-type layer formed on the light-emitting layer.
  • FIG. 6 shows a cross-sectional view of a GaN-based LED chip configured in this way.
  • a GaN-based LED chip 300 shown in FIG. 6 (a) has a horizontal element structure
  • a GaN-based LED chip 400 shown in FIG. 6 (b) has a vertical element structure.
  • the area of the cross section that can be obtained by cutting along a plane perpendicular to the film thickness direction is It decreases as the distance from the translucent substrates 301 and 401 increases.
  • the angle ⁇ between the inclined end face of the GaN-based semiconductor layer L and a straight line parallel to the film thickness direction of the GaN-based semiconductor layer L is preferably 20 to 60 degrees, and is preferably 30 to 50 degrees. 40 degrees to 45 degrees is particularly preferred! /
  • the GaN-based LED chip used in the light-emitting device of the present invention has a main part mainly used for bonding the positive contact electrode to the substrate at the time of mounting, and an elongated current extending from the main part onto the translucent electrode. You may comprise from a spreading
  • Figure 7 shows a top view of a GaN LED chip with a positive contact electrode configured in this way.
  • the positive contact electrode E501b has two main parts E501b-1 with a circular shape and two elongated elongated curves. It consists of the current spreading part E501b-2.
  • the current diffusion portion By providing the current diffusion portion, it is possible to supplement the current diffusion in the in-layer direction of the translucent electrode made of an oxide semiconductor.
  • the thermal conductivity of the entire positive electrode is improved and the heat dissipation of the LED chip is improved, an effect of increasing the allowable value of the current flowing to the LED chip can be expected.
  • the number of positive contact electrodes formed on the p-type layer may be two or more.
  • Figure 8 shows a GaN-based LED chip with a horizontal element structure in which the number of negative contact electrodes (negative electrodes that serve as contact electrodes and ohmic electrodes) is one and the number of positive contact electrodes is two. A top view is shown.
  • the GaN-based LED chip 600 shown in this figure has a force to adhere to the substrate with three contact electrodes, one negative electrode E602 and two positive contact electrodes E601b. Since the three contact electrodes are arranged in a triangular shape, the posture stability when mounted is extremely high.
  • the number of positive contact electrodes refers to the number of main parts mainly used for adhesion to the substrate.
  • two negative contact electrodes and one positive contact electrode may be arranged in a triangular shape.
  • a substrate used for the epitaxial growth of the GaN-based semiconductor crystal constituting the light-emitting element structure remains in the GaN-based LED chip mounted on the light-emitting device. It is not essential. That is, in one embodiment, a GaN-based LED chip force mounted on a light-emitting device may have a light-transmitting support substrate that is replaced with a growth substrate after the formation of the GaN-based semiconductor layer.
  • the power of the GaN-based LED chip mounted on the light-emitting device is obtained by using the wafer bonding technique on the surface of the GaN-based semiconductor layer formed on the growth substrate in the following two steps: And a step of bonding a transparent support substrate and a step of separating the growth substrate from the GaN-based semiconductor layer using a laser lift-off technique.
  • embodiments of the present invention include those having no substrate bonded to the GaN-based LED chip force S, GaN-based semiconductor layer mounted on the light emitting device.
  • a light emitting device is an example For example, it can be manufactured by flip-chip mounting the GaN-based LED chip shown in FIG. 2 and then separating the translucent substrate from the GaN-based semiconductor layer using a laser lift-off technique.
  • the present invention provides not only a light emitting device in which a GaN-based LED chip having a vertical element structure including a light-transmitting substrate is mounted on a flip chip, but also the LED chip on the surface of the light-transmitting substrate.
  • the present invention can also be applied to a light emitting device fixed so as to face the direction of the mounting substrate (the direction opposite to the light extraction direction). That is, in such a light-emitting device, the area of the contact electrode formed directly or via the light-transmitting ohmic electrode on the back surface of the light-transmitting substrate (if a plurality of contact electrodes are formed, a plurality of contact electrodes are formed.
  • the light emission output can be improved by making sure that the total area of the electrodes is not too large.
  • the ratio of the area of the contact electrode to the area of the back surface of the translucent substrate is preferably less than 1/2, more preferably less than 1/4, and even more preferably less than 1/10.
  • the area of the contact electrode is such that the adhesion strength between the LED chip and the substrate is ensured and the heat generated in the LED chip escapes to the substrate side through the contact electrode. It should be less than 3% of the backside area! /
  • the back surface of the translucent substrate it is preferable to polish the back surface of the translucent substrate to increase its flatness before forming the contact electrode.
  • a translucent ohmic electrode made of an oxide semiconductor is interposed between the back surface of the translucent substrate and the contact electrode, the surface of the oxide semiconductor is polished to improve flatness.
  • the surface roughness of the surface after polishing is calculated by measuring with a stylus type surface shape measuring device. It is preferable that the roughness is less than 20 nm regardless of the roughness index such as average roughness (Ra), maximum height (Rmax), and ten-point average height (Rz).
  • the power to be less than S is preferable to S! /.
  • a C-plane sapphire substrate having a diameter of 2 inches with a striped uneven pattern (groove width and ridge width: about 3 m, groove depth: about 1 m) prepared on the surface was prepared.
  • an AlGaN low-temperature buffer layer on the surface of the sapphire substrate on which the above uneven pattern was formed, an AlGaN low-temperature buffer layer, an impurity-free GaN layer, a Si-doped GaN contact layer, and InGaN / GaN multiple quantum well activity
  • a layer (light emitting layer), an Mg-added AlGaN cladding layer, and an Mg-added AlGaN contact layer were sequentially formed and laminated to produce an LED wafer.
  • the crystal composition of the InGaN quantum well layer included in the active layer was adjusted so that the emission wavelength was about 405 nm.
  • the activation of Mg added as a p-type impurity to the AlGaN cladding layer and AlGaN contact layer is performed after the formation of the AlGaN contact layer, and the temperature of the substrate placed in the growth furnace of the MOCVD equipment is determined from the growth temperature of this layer.
  • the gas flowed into the growth furnace was initially changed to a small amount of ammonia and nitrogen gas and switched to only nitrogen gas along the way.
  • a translucent electrode made of ITO (indium tin oxide) with a film thickness of about 210 nm and a sheet resistance of about 10 ⁇ / mouth is formed by electron beam evaporation. Formed.
  • the p-type layer (AlGaN contact layer and AlGaN cladding layer) and the active layer are partially removed by reactive ion etching (RIE) to form a part of the GaN contact layer. The part was exposed.
  • RIE reactive ion etching
  • the p-type layer and the light-emitting layer are removed so that the GaN contact layer is exposed even in the region between adjacent elements on the wafer, thereby increasing the area of the upper surface of the AlGaN contact layer of each element. Aligned to a constant value (65300 ⁇ m 2 ). The upper surface of the AlGaN contact layer after this RIE process was almost entirely covered with a translucent electrode.
  • the negative electrode is formed on the surface of the GaN contact layer exposed in the RIE process and the positive contact electrode is formed on the surface of the translucent electrode at the same time using a sputtering method. It was.
  • the negative electrode and positive contact electrode were formed in a two-layer structure by first forming a TiOO layer with a thickness of lOOnm and then stacking an Au layer with a thickness of 500 nm on it.
  • a Ti-W target with a Ti content of 10 wt% was used.
  • the patterning of the negative electrode and the positive contact electrode was performed by a lift-off method using a photolithography technique. There are seven positive contact electrodes with different areas on the photomask used in this patterning. By providing this pattern, seven types of LED elements with different positive contact electrode areas were fabricated on a single wafer.
  • the elements formed on the wafer were cut off using a normal scribing method, and a square GaN LED chip with a side length of about 350 mm was obtained.
  • Fig. 9 (a) is a plan view of the submount as viewed from the LED chip mounting surface side
  • Fig. 9 (b) is a cross-sectional view at the position of the PQ line in Fig. 9 (a).
  • This submount has an A1N substrate having a thickness of 0.2 mm, a width of 0.4 mm, and a length of 0.6 mm, a positive lead electrode, and a negative lead electrode.
  • Each of the positive lead electrode and the negative lead electrode has a multilayer structure having a Ti layer, a Pt layer, and an Au layer in this order from the side in contact with the A1N substrate to the surface side.
  • a solder layer made of Au—Sn alloy solder containing 70% by weight of Au is partially formed on the positive lead electrode and the negative lead electrode. Is formed.
  • This submount was used by adhering onto the TO-18 stem using silver paste so that the LED chip mounting surface was facing up.
  • the fabricated GaN-based LED chip was mounted on the submount bonded onto the TO-18 stem so that the sapphire substrate side was facing up. Specifically, first, flux was applied to the submount LED chip mounting surface in advance, and then a GaN LED chip was placed thereon. Then, by bringing the TO-18 stem into contact with a heated heater, the submount is indirectly heated to vaporize part of the flux, and the solder layer is melted to contact the LED chip side contact. The electrode was connected to the lead electrode on the submount side. In other words, the positive contact electrode of the LED chip and the positive lead electrode of the submount were bonded to each other, and the negative electrode of the LED chip and the negative lead electrode of the submount were bonded to each other by Au—Sn alloy solder.
  • Figure 10 shows the cross-section of the submount and the GaN-based LED chip mounted on it after the mounting is completed. As shown in this figure, a gap was formed between the surface of the GaN-based LED chip on the GaN-based semiconductor layer side and the submount, except for the portion bonded via the solder layer.
  • FIG. 11 shows the ratio (A1 / A2) of the area (A1) of the positive contact electrode to the area (A2) of the upper surface of the p-type layer in the GaN-based LED chip sample obtained from this Experimental Example 1. And the relationship between output and. As can be seen from this figure, the smaller the positive contact electrode area, the higher the output.
  • the positive electrode was a metal film in contact with the AlGaN contact layer with an Rh layer with a thickness of 50 nm (Au / Pt alternating laminated film laminated on the Rh film), the same as the above samples;!
  • a comparative GaN-based LED chip sample was prepared.
  • the area of the upper surface of the AlGaN contact layer is the same as that of the above samples 1 to 7, and the area of the positive electrode (the area of the Rh reflective layer) is the area of the translucent electrode in the above samples;! Is the same.
  • the sample for comparison was flip-chip mounted in the same manner as in the above samples;! To 7, and the output at 20 mA was measured to be 12 mW.
  • Example 2 a submount in which a lead electrode having an Au layer as a surface layer was formed on the surface of a white alumina substrate was used.
  • a GaN LED chip sample was prepared in the same manner as in Experimental Example 1.
  • the GaN LED chip was flip-chip mounted on the submount by bonding the contact electrode on the LED chip side and the lead electrode on the submount side using silver paste.
  • a gap was formed between the surface of the mounted LED chip on the GaN-based semiconductor layer side (excluding the surface of the positive and negative contact electrodes) and the submount.
  • the light output when a forward current of 20 mA was applied to the GaN LED chip mounted in this way was measured using an integrating sphere.
  • Figure 12 shows the ratio (A1 / A2) of the area (A1) of the positive contact electrode to the area (A2) of the upper surface of the p-type layer in the GaN-based LED chip sample obtained in this experimental example 2, and the output Shows the relationship.
  • the surface of a GaN LED chip that was flip-chip mounted on a submount was coated with an optical grade silicone resin (thermosetting type).
  • the GaN LED chip sample was prepared in the same manner as in Experimental Example 1.
  • the same submount as used in Experimental Example 2 was used, and the LED chip and the submount were bonded in the same manner as in Experimental Example 2.
  • the resin was applied onto the surface of the LED chip by dropping the uncured resin onto the LED chip using a syringe. At this time, it was observed that part of the resin spontaneously entered the gap between the LED chip and the submount. As a result, this gap was filled with a transparent silicone resin.
  • Figure 13 shows the area (A2) of the top surface of the p-type layer in the GaN-based LED chip sample obtained from this Experimental Example 3. The relationship between the ratio (A1 / A2) of the positive contact electrode area (Al) to the output and the output is shown.
  • Embodiment S l is not limited to the embodiments explicitly described above, and various modifications can be made without departing from the spirit of the invention.
  • Embodiments of such further light emitting devices and embodiments of GaN-based LED chips used therefor are exemplified below.
  • Embodiment S l is exemplified below.
  • a translucent substrate and a GaN-based semiconductor layer formed on the translucent substrate the GaN-based semiconductor layer including an n-type layer, a light-emitting layer, and a light-emitting layer from the translucent substrate side And a p-type layer in this order, and a light-transmitting electrode made of an oxide semiconductor and having a surface flattened by polishing, electrically connected to the light-transmitting electrode.
  • a GaN-based LED chip wherein a positive electrode composed of a connected positive contact electrode and a positive electrode is formed, and the area of the positive contact electrode is less than half of the area of the upper surface of the p-type layer.
  • a light-emitting device comprising a GaN-based LED chip having a laminated structure including the order, and a positive electrode formed on the p-type layer, and flip-chip mounting,
  • the positive electrode is made of an oxide semiconductor and the surface thereof is flattened by polishing, and a positive contact that is electrically connected to the transparent electrode and has a smaller area than the transparent electrode.
  • a light-emitting device characterized by being an electrode and a positive electrode that is powerful.
  • a GaN-based semiconductor layer having a laminated structure including at least an n-type layer and a p-type layer is formed, and a surface made of an oxide semiconductor is planarized by polishing on one surface of the GaN-based semiconductor layer
  • a GaN-based LED chip having a translucent electrode, a contact electrode that is electrically connected to the translucent electrode and has a smaller area than the translucent electrode, and a GaN-based LED chip on which the force is formed is provided with a cavity.
  • the light-emitting device according to Embodiment S3, further comprising a translucent substrate bonded to the surface of the GaN-based semiconductor layer opposite to the surface on which the electrodes are formed.
  • a translucent substrate, and a GaN-based semiconductor layer formed on the translucent substrate, the GaN-based semiconductor layer including an n-type layer, a light emitting layer, and a p-type from the translucent substrate side A layered structure including layers in this order,
  • a translucent electrode made of an oxide semiconductor and having a surface flattened by polishing, and a positive electrode electrically connected to the translucent electrode and having a smaller area than the translucent electrode.
  • Contact electrode and positive positive electrode are formed.
  • GaN LED chip GaN LED chip.
  • GaN-based semiconductor layer having a stacked structure including at least an n-type layer and a p-type layer, and a transparent surface made of an oxide semiconductor and planarized by polishing on one surface of the GaN-based semiconductor layer;
  • a GaN-based LED chip having a light electrode, a contact electrode, and a power electrode electrically connected to the light-transmitting electrode and having a smaller area than the light-transmitting electrode.
  • the GaN-based LED chip according to embodiment S7 further comprising a translucent substrate bonded to the surface of the GaN-based semiconductor layer opposite to the surface on which the electrodes are formed.
  • (a2) a conductive translucent substrate, and a GaN-based semiconductor layer formed on the translucent substrate, the GaN-based semiconductor layer including an n-type layer from the translucent substrate side
  • a stacked structure including a light emitting layer and a p-type layer in this order, and the p-type layer is made of an oxide semiconductor
  • a positive electrode comprising a translucent electrode and a positive contact electrode electrically connected to the translucent electrode, wherein the area of the positive contact electrode is the same as the area of the upper surface of the p-type layer;
  • a GaN LED chip that is less than half the size.
  • the GaN-based LED chip has a vertical element structure, and the electrode has a translucent electrode made of an oxide semiconductor and an area electrically connected to the translucent electrode and smaller than the translucent electrode.
  • a light-emitting device comprising: a contact electrode including: an electrode having a force; [Embodiment S l l]
  • a conductive light-transmitting substrate, a GaN-based semiconductor layer having a stacked structure formed on the light-transmitting substrate and including at least an n-type layer and a p-type layer, and a back surface of the light-transmitting substrate A light emitting device in which a GaN-based LED chip having an electrode formed thereon is fixed in the cavity of a package having a cavity,
  • the electrode has a contact electrode formed directly on the back surface of the translucent substrate or via a translucent ohmic electrode, and the area of the contact electrode is the back surface of the translucent substrate.
  • a light-emitting device wherein the light-emitting device has a surface area of less than half of the area, and is fixed with the GaN-based LED chip force and the surface on the GaN-based semiconductor layer side directed toward the opening of the cavity.
  • Embodiment 12 wherein the contact electrode has a smaller area than the ohmic electrode.
  • GaN LED chip as described in 1.
  • the surface of the GaN-based LED chip on the GaN-based semiconductor layer side of the GaN-based LED chip according to any one of the embodiments S12 to S14 is provided in the cavity of the package having the cavity.
  • a conductive light-transmitting substrate, a GaN-based semiconductor layer having a stacked structure formed on the light-transmitting substrate and including at least an n-type layer and a p-type layer, and a back surface of the light-transmitting substrate A method for producing a GaN-based LED chip having a contact electrode formed thereon through a translucent ohmic electrode made of an oxide semiconductor,
  • the surface of the ohmic electrode is flattened by polishing, and then the contact electrode is formed on the surface.
  • the GaN-based LED chip force S, a negative contact electrode electrically connected to the n-type layer, and the positive contact electrode are provided on the same surface side of the LED chip, and the negative contact electrode Any of Embodiments S19-S21, wherein the number of contact electrodes including the contact electrode and the positive contact electrode is three, and the arrangement of the three contact electrodes is triangular.
  • the light emitting device according to 1.
  • the GaN-based LED chip has a vertical element structure, the number of the positive contact electrodes is three, and the arrangement of the three positive contact electrodes is triangular.
  • the light-emitting device according to any one of Embodiments S19 to S21.
  • the output of a light-emitting device in which a GaN-based LED chip is flip-chip mounted is improved, and a light-emitting device with excellent light-emitting output that can be suitably used as an excitation light source for a white light-emitting device for illumination can be provided. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

明 細 書
GaN系 LEDチップを用いてなる発光装置
技術分野
[0001] 本発明は、主として、透光性基板上に GaN系半導体からなる発光素子構造を形成 した GaN系 LEDチップをフリップチップ実装した発光装置に関する。
背景技術
[0002] GaN系半導体は、化学式 Al In Ga N (0≤a≤ 1、 0≤b≤ 1、 0≤a + b≤ 1)で a b 1 a— b
表される化合物半導体であり、 3族窒化物半導体、窒化物系半導体などとも呼ばれる 。上記化学式において、 3族元素の一部を B (ホウ素）、 T1 (タリウム）などで置換したも の、また、 N (窒素）の一部を P (リン）、 As (ヒ素）、 Sb (アンチモン）、 Bi (ビスマス）など で置換したものも、 GaN系半導体に含まれる。 pn接合構造、ダブルへテロ構造、量 子井戸構造などの発光素子構造を GaN系半導体で構成した GaN系 LEDは、緑色 〜近紫外の光を発生することが可能であり、これまで、信号機やディスプレイ装置等 の用途で実用化されている。
[0003] 透光性基板上に発光素子構造を備えた GaN系半導体層を形成してなる GaN系 L EDチップは、 SMD (表面実装）型 LEDパッケージにおける基板や、リードフレーム などの基体上に、直接またはサブマウントを介して、 GaN系半導体層側の面を該基 体に向けて固定することができる。換言すれば、基体上に、 LEDチップの透光性基 板側の面を上方に向けて、固定することができる。このようなチップボンディング形式 は、フリップチップ実装と呼ばれる。フリップチップ実装は、フェイスダウン実装、アツ プサイドダウン実装、ジャンクションダウン実装などと呼ばれることもある。従来のフリツ プチップ実装用の GaN系 LEDチップは、 GaN系半導体層内部で生じる光を透光性 基板側に反射させるために、 GaN系半導体層などの表面に電極を兼用する金属製 の反射膜を有しており、実装時の発光出力を向上させるには、 Ag (銀）、 Al (アルミ二 ゥム）、 Rh (ロジウム）などの、光反射率の高い金属を素材として、この反射膜を形成 することが望まし!/ヽと考えられてレヽた (特許文献 1、特許文献 2)。
特許文献 1：特開 2000— 183400号公報 特許文献 2：特開 2004— 179347号公報
特許文献 3 :特開 2002— 280611号公報
特許文献 4 :特開 2003— 318441号公報
発明の開示
発明が解決しょうとする課題
[0004] しかしながら、本発明者等が検討したところ、フリップチップ実装する GaN系 LEDチ ップの反射構造を金属製の反射膜を主体として構成したのでは、発光装置の出力向 上に限界があることが分かった。特に、 GaN系半導体層の表面に直に形成された金 属製の反射膜を主体とする反射構造を備えた GaN系 LEDチップを励起光源として、 蛍光体を発光させる白色発光装置を構成したとき、照明用途として十分な出力を有 するものを得るのは困難であった。
[0005] 本発明は、上記従来技術の問題点に鑑みなされたものであり、その目的とするとこ ろは、主として、 GaN系 LEDチップをフリップチップ実装した発光装置の出力を改善 し、照明用の白色発光装置の励起光源として好適に用い得る、発光出力に優れた発 光装置を提供することにある。
課題を解決するための手段
[0006] 本発明者等は、フリップチップ実装して用いる GaN系 LEDチップの反射構造を、 金属製の反射膜を主体として構成するという発想から脱却することにより、本発明を 完成させるに至った。
すなわち、本発明の一実施形態によれば、上記課題を解決するために、次の ω の GaN系 LEDチップをフリップチップ実装した発光装置が提供される：
(a)透光性基板と、該透光性基板上に形成された GaN系半導体層とを有し、前記 G aN系半導体層は、前記透光性基板側から n型層と、発光層と、 p型層とをこの順に含 む積層構造を備え、前記 p型層上には、酸化物半導体からなる透光性電極と、該透 光性電極と電気的に接続した正の接点電極と、からなる正電極が形成されており、該 正の接点電極の面積が該 P型層の上面の面積の 2分の 1未満である、 GaN系 LED この発光装置の好ましい態様では、該正の接点電極の面積は該 p型層の上面の面 積の 3分の 1未満である。
この発光装置のより好ましい態様では、該正の接点電極の面積は該 P型層の上面 の面積の 4分の 1未満である。
この発光装置において、フリップチップ実装した GaN系 LEDチップは、樹脂封止し てもよい。
この発光装置において、前記透光性電極の表面は研磨により平坦化されていても よい。
発明の効果
[0007] 本発明により提供される上記の発光装置が発光出力に優れる理由を説明する。
この発光装置の主要な特徴は、透光性物質間の屈折率差により生じる反射を積極 的に利用した GaN系 LEDチップを、フリップチップ実装しているところにある。フリツ プチップ実装することを目的とした LEDチップにおいて、このような屈折率差による反 射を重視する発想は、従来にはな力、つたものである。この反射に関与する透光性物 質は、 GaN系半導体層、酸化物半導体からなる透光性電極、および、 LEDチップの 周囲を取り囲む媒体である透光性封止材もしくは気体 (気密封止の場合)である。 一実施形態では、透光性の絶縁保護膜も、この反射に関与することになる。透光性 基板上に、 n型層、発光層、 p型層をこの順に積層することにより形成した GaN系半 導体層を有する GaN系 LEDチップの、 GaN系半導体層側の面には、金属膜として 、少なくとも、正の接点電極 (ボンディングパッド)を形成する必要があるが、上記発光 装置を構成する上記（a)の GaN系 LEDチップでは、この正の接点電極の面積を大 きくし過ぎないようにしている。発光層で生じる光は、 LEDチップの外に出るまでに、 チップ内部で繰り返し反射を受けることが知られており、従って、 1回の反射に伴う損 失の僅かな違いが、チップ外に取り出される光の出力に大きく影響する。透光性物質 間の屈折率差による反射に伴う損失は、金属の表面での反射に伴う損失よりも小さく 、そのために、上記の発光装置は発光出力に優れたものとなる。
[0008] 本発明の発光装置は発光出力に優れるので、照明用途をはじめとする、高出力が 要求される用途において、好適に用いることができる。
図面の簡単な説明 [図 1]図 1は、本発明の実施形態に係る発光装置の構造を示す断面図である。
[図 2]図 2は、図 1に示す発光装置に含まれる GaN系 LEDチップの構造を示す図で ある。図 2 (a)は上面図、図 2 (b)は図 2 (a)の XI— Y1線の位置における断面図であ
[図 3]図 3は、本発明の実施形態に係る発光装置の構造を示す断面図である。
[図 4]図 4は、図 3に示す発光装置に含まれる GaN系 LEDチップの構造を示す図で あり、図 4 (a)は上面図、図 4 (b)は図 4 (a)の X2—Y2線の位置における断面図であ
[図 5]図 5は、本発明の実施形態に係る GaN系 LEDチップにおいて、 GaN系半導体 層内への光の閉じ込めが弱くなるメカニズムを説明するための図である。
[図 6]図 6は、本発明の実施形態に係る発光装置に用いられる GaN系 LEDチップの 断面図である。図 6 (a)は、水平型の素子構造を有する GaN系 LEDチップの例を、 図 6 (b)は垂直型の素子構造を有する GaN系 LEDチップの例を、それぞれ示してい
[図 7]図 7は、本発明の実施形態に係る発光装置に用いられる GaN系 LEDチップの 上面図である。
[図 8]図 8は、本発明の実施形態に係る発光装置に用いられる GaN系 LEDチップの 上面図である。
[図 9]図 9は、実験例 1で用いたサブマウントの構造を示す図であり、図 9 (a)は上面 図、図 9 (b)は図 9 (a)の P— Q線の位置における断面図である。
[図 10]図 10は、実験例 1における、実装完了後の、サブマウントと、その上に実装さ れた GaN系 LEDチップの断面を示す図である。
[図 11]図 11は、実験例 1より得られた、 GaN系 LEDチップサンプルにおける、 p型層 の上面の面積に対する正の接点電極の面積の比率と、出力との関係を示す図であ
[図 12]図 12は、実験例 2より得られた、 GaN系 LEDチップサンプルにおける、 p型層 の上面の面積に対する正の接点電極の面積の比率と、出力との関係を示す図であ [図 13]図 13は、実験例 3より得られた、 GaN系 LEDチップサンプルにおける、 p型層 の上面の面積に対する正の接点電極の面積の比率と、出力との関係を示す図であ 符号の説明
1 2 発光装置
100 200 300 400 500 600 GaN系： LEDチッ:
皿、 201 301 401 透光性基板
102 202 302 402 502 602 n型層
103 203 303 403 発光層
104 204 304 404 504 604 p型層
L GaN系半導体層
E101 E201 E301 E401 E501 E601 正電極
ElOla, E201a E301a E401a E501a E601a 透光性電極
E101b E201b E301b E401b E501b E601b 正の接点電極
E102 E202 E302 E402 E502 E602 負電極
発明を実施するための最良の形態
(実施形態 1)
図 1は本発明の一実施形態に係る発光装置の断面図である。この図に示す発光装 置 1は、 SMD (表面実装）型 LEDパッケージの態様となっており、上記（a)の GaN系 LEDチップ 100は、セラミック、樹脂等で形成される基板 111の上にフリップチップ実 装されている。 GaN系 LEDチップ 100の固定は、基板 111に設けられた電極 112お よび 113に、 LEDチップ 100の同一面側に形成された正負の電極のそれぞれを接 着することにより行われている。接着剤（図示せず）には導電性を有するものが用いら れ、例えば、 Au— Snハンダ等のハンダゃ、銀ペースト等の導電性ペーストである。 1 14はリフレクタであり、この例では、基板 111と別個の部材となっている力 基板と一 体的に形成することもできる。基板 111とリフレクタ 114とで構成されるキヤビティ（カツ プ状部分）には、エポキシ樹脂、シリコーン樹脂等の透光性封止材 120が封入されて いる。 白色発光装置とする場合には、透光性封止材 120中に蛍光体が分散される。 キヤビティ内に樹脂等を封入しないで、ガラス等からなる透光性の蓋をすることにより
、気密封止することも可能である。
[0012] 発光装置 1に含まれる GaN系 LEDチップ 100の構造を図 2に示す。図 2 (a)は上面 図であり、図 2 (b)は図 2 (a)の XI— Y1線の位置における断面図である。 GaN系 LE
Dチップ 100は、透光性基板 101上に、 GaN系半導体層 Lが積層された構造を有し ている。 GaN系半導体層 Lは、透光性基板 101側から順に、 n型層 102と、発光層 1
03と、 p型層 104とを含む積層構造を有している。
[0013] 透光性基板 101には、サファイア、スピネル、炭化ケィ素、酸化亜鉛、酸化マグネシ ゥム、 GaN、 AlGaN、 A1N、 NGO (NdGaO )、 LGO (LiGaO )、 LAO (LaAlO )な
3 2 3 どからなる単結晶基板が好適に用いられる。本実施形態では、透光性基板 101と Ga N系半導体層 Lとの間に屈曲した界面が形成されるよう、透光性基板 101の表面が 加工されて凹凸面となっている。透光性基板 101と GaN系半導体層 Lとの間に屈曲 した界面が存在すると、透光性基板 101の屈折率が GaN系半導体層 Lの屈折率より も低い場合であっても、該界面の光散乱作用によって、発光層 103で生じる光の Ga N系半導体層 L内への閉じ込めが弱くなる。この閉じ込めが弱いほど、発光層 103で 生じる光が GaN系半導体層 Lの外に出るまでに受ける内部反射の回数が少なくなり 、ひいては、この光を強く吸収する発光層 103を通過する頻度も低くなるので、 LED チップ外部に取り出される光の出力が大きくなる。
[0014] 透光性基板 101の表面の凹凸のパターンは任意である力 好ましくは、 GaN系半 導体結晶が凹凸面上に均一に成長するように、周期性を有するパターンとする。周 期的パターンとしては、例えば、ストライプ状の凹部 (溝）とストライプ状の凸部（リッジ） とが交互に並んだパターンや、底面形状が円形または正多角形状であるドット状の 凹部（窪み）または上面形状が円形または正多角形状であるドット状の凸部（突起）が 、規則的に配置されたパターンが挙げられる。凹凸の形成は、透光性基板 101の表 面に開口部をパターユングしたエッチングマスクを形成し、その上からエッチングを行 つて該開口部の位置に凹部を形成することにより、行うこと力 Sできる。凸部の最上部か ら見た凹部の深さは、例えば、 0. 2 111〜5 111とすることカできる。この深さは、 0. 5 〃111〜3 111とすることカ 子ましく、 1 111〜2 111とすることカょり好ましぃ。凹部およ び凸部をストライプ状とする場合のストライプ幅や、ドット状とする場合のドットの幅（幅 が最大となる部分における幅）は、例えば、 0. 2 m〜； 10 mとすることができる。こ の幅は、 0. 5 μ m〜5 μ mとすることが好ましぐ 1 μ m〜3 μ mとすること力 Sより好まし い。凹凸のパターン、断面形状、サイズなどについては、特許文献 3や特許文献 4を 参照することあでさる。
[0015] GaN系半導体層 Lは、 MOVPE法（有機金属化合物気相成長法）、分子ビームェ ピタキシ一法（MBE法）、ハイドライド気相成長法（HVPE法）などの、気相ェピタキ シャル成長法を用いて、透光性基板 101上に形成される。透光性基板 101が GaN 系半導体と格子整合しない材料からなる場合には、透光性基板 101と GaN系半導 体層 Lとの間にバッファ層（図示せず）が介在される。好ましいバッファ層は、 GaN、 A IGaNなどで形成される低温バッファ層である。
[0016] n型層 102には、 n型不純物として、 Si (ケィ素）、 Ge (ゲルマニウム）、 Se (セレン）、 Te (テルル）、 C (炭素）などがドープされる。 n型層 102の中でも、負電極 E102が接 することになる部分には、キャリア濃度が高くなるように、 n型不純物を特に高濃度に ドープすることが好ましい。また、透光性基板 101と直接またはバッファ層を介して接 する部分は、 n型不純物濃度を低くするか、またはアンドープとすることが、その上に 成長される GaN系半導体層の結晶性を高くするうえで好ましい。透光性基板 101の 表面を凹凸面とする場合に、該凹凸面の凹部を埋めるように GaN系半導体結晶を成 長させる方法につ!/、ては、特許文献 3などを参照することができる。
[0017] 発光層 103への不純物のドーピングは任意に行うことができる。 p型層 104には、 p 型不純物として、 Mg (マグネシウム）、 Zn (亜鉛）などがドープされる。ドープした p型 不純物を活性化させるためのアニーリング処理や電子線照射処理は、 p型層 104の 形成後、必要に応じて行うことができる。 p型層 104の中でも、透光性電極 El O l aと 接することになる部分には、 p型不純物を 5 X 1019cm_3以上の高濃度にドープするこ とが好ましい。
[0018] GaN系半導体層 Lを構成する各層は、 GaN, AlGaN、 InGaN, AlInGaNなど、 任意の結晶組成を有する GaN系半導体で形成することができ、また、それぞれの層 を、結晶組成や不純物濃度の異なる層を積層した多層構造とすることができる。発光 効率を向上させるためには、発光層 103が、発光層 103よりも大きなバンドギャップを 有するクラッド層に挟まれたダブルへテロ構造が構成されるようにすることが好ましぐ また、発光層 103を量子井戸構造 (単一量子井戸構造または多重量子井戸構造)と することが好ましい。 GaN系半導体層 Lは、 n型層 102、発光層 103、 p型層 104の他 に、追加的な層を有していてもよい。
[0019] p型層 104を形成した後に、 p型層 104と発光層 103の一部をエッチング除去する ことにより露出する n型層 102の表面に、ォーミック電極と接点電極（ボンディングパッ ド）を兼用する負電極 E102が形成される。負電極 E102は、少なくとも n型層 104に 接する部分が、 n型 GaN系半導体とォーミック接触する材料で形成される。そのよう な材料は公知であり、例えば、 Al (アルミニウム）、 Ti (チタン）、 W (タングステン）、 Ni (ニッケル）、 Cr (クロム）もしくは V (バナジウム）の単体または、これらから選ばれる 1 種以上の金属を含む合金が挙げられる。 ITO (インジウム錫酸化物）、酸化インジウム 、酸化錫、 IZO (インジウム亜鉛酸化物）、 AZO (アルミニウム亜鉛酸化物）、酸化亜 鉛などの導電性酸化物も、 n型 GaN系半導体と良好なォーミック接触を形成すること が知られている。負電極 E102の表層部分は金属材料で形成する。負電極 E102と 電極 113との接着にハンダを用いる場合には、負電極 E102の表面層を、使用する ハンダの種類にあわせて、 Au (金）、 Sn (錫）、その他、ハンダにより濡れ易い金属材 料で形成することが好ましレ、。
[0020] 本実施形態では、負電極形成面を露出させるためのエッチングの際に、ウェハ上で 隣接する素子間の領域、つまり、後の工程でウェハを切断してチップにする際にダイ シングラインまたはスクライブラインが通る領域力もも、 p型層 104と発光層 103を除去 して、該領域に n型層 102を露出させている。このようにすると、ウェハ切断時に発光 部に伝わる振動や衝撃を小さくすることができる。
[0021] p型層 104上には、正電極 E101が形成されている。正電極 E101は、酸化物半導 体からなる透光性電極 ElOlaと、該透光性電極 ElOlaと電気的に接続されるように 、その上に重ねて形成された正の接点電極 ElOlbとから構成されている。本実施形 態では、正の接点電極 ElOlbの全体を、透光性電極 ElOla上に重ねて形成してい る力 必須ではなぐ正の接点電極の一部分のみが透光性電極の上に重なるように してもよい。
[0022] 透光性電極 ElOlaに用い得る酸化物半導体としては、 ITO (インジウム錫酸化物） 、酸化インジウム、酸化錫、 IZO (インジウム亜鉛酸化物）、 AZO (アルミニウム亜鉛酸 化物）、酸化亜鉛、 FTO (フッ素ドープ酸化錫）などが例示される。透光性電極 E101 aは異なる酸化物半導体膜を積層した多層構造とすることもできる。透光性電極 E10 laの形成方法に限定はなぐスパッタ法、反応性スパッタ法、真空蒸着法、イオンビ ームアシスト蒸着法、イオンプレーティング法、レーザアブレーシヨン法、 CVD法、ス プレー法、スピンコート法、ディップ法など、酸化物半導体の種類に応じて、従来公 知の方法を適宜用いることができる。酸化物半導体で形成される透光性電極 ElOla のパターユングは、リフトオフ法により行うことができる。他の方法として、負電極形成 のためのエッチングを施す前の p型層 104上の全面に酸化物半導体膜を成膜した後 、不要部分をエッチング (湿式または乾式）により除去するパターユング法が挙げられ
[0023] 透光性電極 ElOlaは、表面の平坦性をできるだけ高くすることが望ましい。例えば 、 ITOの薄膜は多結晶質となり易ぐ通常の方法で成膜した ITO薄膜の表面には 30 nm〜 50nm程度の微細な凹凸が存在する。透光性電極 E 101 aの表面にこの程度 の凹凸が存在すると、発光層 103で発生する光が、透光性電極 ElOlaの表面から チップ外に脱出し易くなり、透光性電極 E 101 aと透光性封止材 120 (気密封止の場 合は気体）との界面で反射されて透光性基板 101側に向力、う光の量が減少するため に、発光装置 1の出力が低くなる。そこで、好ましくは、透光性電極 ElOlaを、ァズグ ロンで平坦な表面が得られる、非晶質の酸化物半導体で形成する。酸化物半導体を 非晶質とするには、成膜温度を低温とすればよぐ ITOの場合であれば室温以下と すればよい。非晶質状態が安定で、室温から 350°Cまでという幅広い成膜温度範囲 にわたつて非晶成膜が可能な酸化物半導体として、 IZOが知られている。 IZOを用 いれば、表面の平坦度の高い非晶質膜からなる透光性電極を容易に形成することが できる。透光性電極 ElOlaの表面平坦度を高くする他の方法として、酸化物半導体 膜を形成後、膜表面を研磨 (ポリツシング)する方法もある。この方法は、 ITOのような 、多結晶質となりやすい酸化物半導体を用いる場合に好適である。この方法を用い る場合には、 p型層 104の上面全面に酸化物半導体膜を形成し、その表面の研磨を 行った後、エッチングによって所定の電極形状へのパターユングを行う。透光性電極 ElOlaの表面の平坦度は、その表面粗さを触針式表面形状測定装置で測定したと きに、算術平均粗さ (Ra)、最大高さ（Rmax)、十点平均高さ (Rz)などの、いずれの 粗さ指標を用いても、凹凸が 20nm未満となるようにすることが好ましぐ 10nm未満と なるようにすること力 り好ましい。透光性電極 ElOlaの表面の平坦性を高くすること によって、その上に形成される正の接点電極 ElOlbの裏面（透光性電極 ElOlaの 表面に接する面）が滑らかになることは自明であるが、それによつて、この正の接点電 極の裏面の光反射性が向上するという効果が得られる。この効果もまた、発光装置 1 の高出力化に寄与する。
[0024] 透光性電極 ElOlaが p型層 104上の略全面に形成されるのに対し、正の接点電極 ElOlbは、 p型層 104上に占める面積が大きくなり過ぎないように形成される。正の 接点電極 ElOlbの面積は、 p型層 104の上面の面積の 2分の 1未満とすることが好ま しぐ 3分の 1未満とすることがより好ましぐ 4分の 1未満とすることが特に好ましい。最 も好ましい実施形態では、この面積比（[正の接点電極の面積]/ [P型層の上面の面 積] )は 10分の 1未満である。ただし、小さくし過ぎると、こんどは LEDチップ 100内で 発生する熱が、正の接点電極 ElOlbを通して基板 111側に逃げなくなるので、正の 接点電極 ElOlbの面積は p型層 104の上面の面積の 3%を下回らないようにするこ とが望ましい。
ここで、正の接点電極の面積とは、正の接点電極を複数個形成する場合には、複 数個の電極の面積を合計した総面積のことをいう。本実施形態では、正の接点電極 ElOlbの上面形状を円形としている力 限定されるものではなぐ正方形、正五角形 、正六角形などの正多角形や、長方形などとしてもよい。正の接点電極 ElOlbは、 小さくし過ぎると、実装時に作業性が悪くなつたり、接着剤のはみ出しが起こり易くな るので、適度な大きさが必要である。限定されるものではないが、円形とする場合に は、直径を60 111〜90 111とすることカでき、方形とする場合には、 1辺の長さを 60 μ m〜90 μ mとすること力 Sでさる。
[0025] 正の接点電極 ElOlbの材料に限定はなぐ酸化物半導体用の電極として通常用 いられる金属材料を用いることができる。具体的には、 Zn (亜鉛）、 Ni (ニッケル）、 Pt (白金）、 Pd (パラジウム）、 Rh (ロジウム）、 Ru (ルテニウム）、 Ir (イリジウム）、 Ti (チタ ン）、 Zr (ジルコニウム）、 Mo (モリブデン）、 V、 Nb (ニオブ）、 Ta (タンタル）、 Co (コバ ルト）、 W (タングステン）、 Cu (銅）、 Ag (銀）、 A1 (アルミニウム）等の単体または、これ らから選ばれる 1種以上の金属を含む合金が例示される。正の接点電極 ElOlbは積 層構造としてもよい。正の接点電極 ElOlbは、反射性を良好なものとするために、少 なくとも透光性電極 ElOlaと接する側に、 Al、 Ag、 Rhもしくは Ptの単体、または、こ れらを主体とする合金からなる層を有する、単層膜または多層膜とすることが好まし い。特に好ましくは、少なくとも透光性電極 ElOlaと接する側に、 A1層または A1合金 層を有する構造にする。好ましい A1合金は、 A1を主体として、 Ti、 Nd (ネオジム）、 C uなどが添加された合金である。
[0026] (実施形態 2)
図 3は本発明の他の一実施形態に係る発光装置の断面図である。この図に示す発 光装置 2は、砲弾型 LEDパッケージで、 GaN系 LEDチップ 200は、リードフレーム 2 11に設けられたカップ状の部分にフリップチップ実装され、その周りは砲弾型に成形 された透光性封止材 220でモールドされている。透光性封止材 220は、例えば、ェ ポキシ樹脂である。 GaN系 LEDチップ 200の固定は、リードフレーム 211に、 LEDチ ップ 200の一方の面側に形成された正電極を接着することにより行われている。本実 施形態では、 GaN系 LEDチップ 200が垂直型の素子構造を有しており、負電極が 正電極とは反対側のチップ面に形成されている。この負電極はリードフレーム 212と ボンディングワイヤ 213により接続されている。 白色発光装置とする場合には、透光 性封止材 220中に蛍光体が分散される。なお、この例を本発明の実施形態に含めて いることからも理解されるであろうが、本発明では「フリップチップ実装」をワイヤレス実 装に限定していない。
[0027] 発光装置 2に含まれる GaN系 LEDチップ 200の構造を図 4に示す。図 4 (a)は上面 図であり、図 4 (b)は図 4 (a)の X2— Y2線の位置における断面図である。前記実施 形態 1の GaN系 LEDチップ 100が水平型の素子構造を有しているのに対し、 GaN 系 LEDチップ 200は垂直型の素子構造を有している力 この素子構造の違いに係る 部分を除けば、 GaN系 LEDチップ 200の各部の好ましい実施形態は、 GaN系 LED チップ 100の場合と同様である。
[0028] GaN系 LEDチップ 200では、素子構造を垂直型とするために、透光性基板 201と して導電性を有する基板が用いられている。好適には、 n型導電性が付与された、炭 化ケィ素、酸化亜鉛、 GaN、 AlGaNなどからなる半導体単結晶基板が用いられる。 透光性基板 201上には GaN系半導体層 Lが形成されており、該 GaN系半導体層 L は、透光性基板 201側から、 n型層 202と、発光層 203と、 p型層 204とをこの順に含 む積層構造を有している。 n型層 202は、透光性基板 201と電気的に接続されるよう に、透光性基板 201上に直接形成される力、、または、薄いバッファ層（図示せず）を 介して形成される。ドーピングによりバッファ層に導電性を付与することもできる。
[0029] 透光性基板 201の裏面には負電極 E202が形成されている。この例では、負電極 E202がォーミック電極と接点電極を兼用している力 限定されるものではなぐ負電 極を、透光性のォーミック電極と、その表面に部分的に形成される金属製の接点電 極とカゝら構成することあでさる。
[0030] p型層 204上には正電極 E201が形成されている。正電極 E201は、酸化物半導体 力もなる透光性電極 E201aと、該透光性電極 E201aと電気的に接続されるように、 その上に重ねて形成された正の接点電極 E201bとから構成されている。正の接点電 極 E201bは、 p型層 204上に占める面積が大きくなり過ぎないように形成される。フリ ップチップ実装したときの LEDチップの姿勢が安定するように、正の接点電極 E201 bの個数は 3個とされており、かつ三角形状に配置されている。この個数は 4個以上と してもよいが、 3個が最も好ましい。なぜなら、チップ実装時の作業性等を考慮して正 の接点電極の 1個あたりの面積を確保しつつ、その総面積を小さくすることができると ともに、三点支持となるために、実装された LEDチップの姿勢が最も安定となるから である。
[0031] (その他の好適な実施形態）
上記では、実施形態 1として、水平型の素子構造を有する GaN系 LEDチップを S MD型 LEDパッケージに適用した例を、また、実施形態 2として、垂直型の素子構造 を有する GaN系 LEDチップを砲弾型 LEDパッケージに適用した例を、それぞれ示 したが、 LEDチップの素子構造とパッケージのタイプとの組み合わせは、これに限定 されない。すなわち、水平型の素子構造を有する GaN系 LEDチップを、砲弾型 LE Dパッケージに適用してもよいし、垂直型の素子構造を有する GaN系 LEDを、 SMD 型 LEDパッケージに適用してもよい。また、上記の実施形態例では、 SMD型パッケ ージの基板やリードフレームの上に GaN系 LEDチップを直接固定している力 S、 GaN 系 LEDチップをサブマウントを介してこれらの基体上に固定してもよい。
[0032] 本発明の発光装置に用いる GaN系 LEDチップにおいて、透光性基板の表面を凹 凸面とする場合の、好適な凹凸パターンとして、ストライプ状の凹部 (溝）と凸部（リツ ジ）が交互に並んだパターンが挙げられる力 このような凹凸パターンを採用すると、 透光性基板と GaN系半導体層との間に形成される屈曲界面の光散乱作用に異方性 力 S生じる。すなわち、 GaN系半導体層内を層方向（層の膜厚方向に直交する方向） に伝播する光の成分のうち、基板表面のストライプ状の凹部および凸部の長手方向 と直交する方向に伝播する成分は強い散乱を受ける力 該長手方向に平行な方向 に伝播する成分は殆ど散乱されない。そこで、 GaN系半導体層の上面形状が方形（ 正方形または長方形）である LEDチップにおいて、このような凹凸パターンを採用す る場合には、ストライプ状の凹部および凸部の長手方向が、該方形を構成する 4つの 辺のそれぞれと約 45度（40度〜 50度）の角度をなすように、凹凸パターンの方向を 定めること力 S好ましい。凹凸パターンの方向をこのように定めると、ストライプ状の凹部 および凸部の長手方向に平行に伝播する光成分が、 GaN系半導体層の端面で反 射されることによって、その伝播方向を、該長手方向に直交する方向に変えることに なる（図 5)。つまり、殆ど散乱を受けない方向に伝播する光成分の伝播方向が、反射 によって、強い散乱を受ける方向に変化することになる。よって、光の GaN系半導体 層内への閉じ込めを弱くすることができる。
[0033] 本発明の発光装置に用いる GaN系 LEDチップは、フリップチップ実装する際に導 電性接着剤による短絡が発生しないよう、 LEDチップの少なくとも GaN系半導体層 側の表面（透光性電極の表面を含む。ただし、接点電極の表面を除く。）を、透光性 の絶縁保護膜で被覆することが好まし!/、。透光性の絶縁保護膜と透光性封止材 (気 密封止の場合は気体）との界面での光反射を促進するために、この絶縁保護膜は表 面の平坦性をできるだけ高くする。特に、透光性電極の表面に微細な凹凸がある場 合には、光が透光性電極と絶縁保護膜との界面を通過して絶縁保護膜内に進入し 易いので、この光が絶縁保護膜の表面から LEDチップ外に出るのを抑えるために、 絶縁保護膜の表面を透光性電極の表面よりも平坦にすべきである。そのためには、 絶縁保護膜を非晶質膜とすることが好ましい。具体的には、プラズマ CVD法で形成 される酸化ケィ素膜ゃ窒化ケィ素膜、 CVD法で形成される PSG (Phospho Silica te— Glass)膜や BPSG (Boro— Phospho— Silicate— Glass)膜、塗布法で形成さ れるポリイミド膜などが例示される。表面に微細な凹凸を有する ITO膜の上に、プラズ マ CVD法で酸化ケィ素膜や窒化ケィ素膜を形成する場合、膜厚を 0. 3 111以上と すれば、その表面の平坦性を ITO膜の表面よりも高くすることができる。 PSG膜や BP SG膜は、成膜後のリフローによって表面平坦性を更に高めることができる。スピンォ ングラスで形成される絶縁保護膜も、表面の平坦性の高いものとなる。なお、一実施 形態では、研磨によって透光性電極の表面平坦性を高くしてもよいと述べた力 その 場合には、透光性電極上に形成する絶縁保護膜の表面平坦性も自ずと高くなるので 、結果として、絶縁保護膜と透光性封止材 (気密封止の場合は気体）との界面での光 反射も促進されることになる。
また、透光性電極を ITOで形成する場合に、絶縁保護膜の屈折率を ITOと同程度 以上（1. 7以上）とすることにより、絶縁保護膜と透光性封止材 (気密封止の場合は 気体）との界面における光反射を促進することができる。その場合、絶縁保護膜内へ の光の強い閉じ込めが生じないように、絶縁保護膜の屈折率は GaN系半導体よりも 小さくする（2· 5以下とする）ことが好ましい。このような屈折率を有する絶縁保護膜の 材料としては、酸化アルミニウム、スピネル、窒化ケィ素、酸化ジルコニウム、酸化タン タル、酸化ニオブなどが好ましく例示される。複数の酸化物の混成膜も使用可能であ る。この実施形態において、絶縁保護膜を多結晶質膜とする場合には、研磨処理に よって表面の平坦性を高くすることが好ましい。具体的には、表面粗さを触針式表面 形状測定装置で測定したときに、算術平均粗さ (Ra)、最大高さ (Rmax)、十点平均 高さ（Rz)などの、いずれの粗さ指標を用いても、凹凸が 20nm未満となるようにする こと力 S好ましく、 10nm未満となるようにすること力 Sより好ましい。 [0035] 透光性電極を非晶質の導電性酸化物で形成したり、表面を研磨するなどして、透 光性電極の表面の平坦性を高くする実施形態にお!/、ては、透光性電極と絶縁保護 膜との界面での反射が促進されるよう、絶縁保護膜を屈折率の低い材料で形成する こともできる。その場合の、特に好ましい絶縁保護膜の材料として、フッ化マグネシゥ ム、フッ化リチウムなどの金属フッ化物や、フッ素樹脂などの、 1. 4以下の屈折率を有 する低屈折率材料が挙げられる。
[0036] GaN系 LEDチップにおいては、 InGaN発光層を、 GaNまたは AlGaNからなるクラ ッド層で挟んだダブルへテロ構造がしばしば採用される力 このとき、屈折率の高い I nGaN発光層に光が強く閉じ込められる傾向が生じる。そこで、本発明の発光装置に 用いる GaN系 LEDチップは、 GaN系半導体層のうち発光層と該発光層上に形成さ れた p型層とを含む部分をその膜厚方向に直交する平面で切断したときにできる断 面の面積が透光性基板から離れるにつれて減少するように、 GaN系半導体層の端 面の一部を傾斜させることが好ましい。そうすることによって、 InGaN発光層内を層方 向に伝播する光を、 GaN系半導体層の傾斜した端面で反射させて、透光性基板側 に向かわせることができるからである。図 6に、このように構成した GaN系 LEDチップ の断面図を示す。図 6 (a)に示す GaN系 LEDチップ 300は水平型の素子構造を有 しており、図 6 (b)に示す GaN系 LEDチップ 400は、垂直型の素子構造を有している 。いずれのチップにおいても、 GaN系半導体層 Lのうち、発光層 303、 403力、ら p型 層 304、 404にかけての部分では、膜厚方向に直交する平面で切断したときにできる 断面の面積が、透光性基板 301、 401から離れるにつれて減少している。 GaN系半 導体層 Lの傾斜した端面と、 GaN系半導体層 Lの膜厚方向に平行な直線とがなす角 Θは、 20度〜 60度とすることが好ましぐ 30度〜 50度とすることがより好ましぐ 40度 〜45度とすることが特に好まし!/、。
[0037] 本発明の発光装置に用いる GaN系 LEDチップは、正の接点電極を、実装時に基 体との接着に主として用いられる主部と、該主部から透光性電極上に伸びる細長い 電流拡散部とから構成してもよい。正の接点電極をこのように構成した GaN系 LED チップの上面図を図 7に示す。この図に示す GaN系 LEDチップ 500では、正の接点 電極 E501bが、円形状の主部 E501b— 1と、そこから曲線状に細長く伸びる 2つの 電流拡散部 E501b— 2とから構成されている。電流拡散部を設けることにより、酸化 物半導体からなる透光性電極の層内方向の電流拡散性を補うことができる。また、正 電極全体の熱伝導性が向上し、 LEDチップの放熱性が改善されるので、 LEDチッ プへの通電電流の許容値を大きくできるといった効果が期待できる。
[0038] 本発明の発光装置に用いる GaN系 LEDチップは、素子構造を水平型とする場合 に、 p型層の上に形成する正の接点電極の個数を 2個以上としてもよい。図 8に、負 の接点電極 (接点電極とォーミック電極を兼ねる負電極）の個数を 1個とし、正の接点 電極の個数を 2個とした、水平型の素子構造を有する GaN系 LEDチップの上面図を 示す。この図に示す GaN系 LEDチップ 600は、フリップチップ実装の際、 1個の負電 極 E602と、 2個の正の接点電極 E601bの、合わせて 3個の接点電極で基体に接着 される力 この 3個の接点電極が三角形状に配置されているので、実装されたときの 姿勢の安定性が極めて高くなる。なお、ここでいう正の接点電極の個数とは、基体と の接着に主として用いられる主部の個数のことを指している。 GaN系 LED600の例 において、 2個の正の接点電極 E601bの間を、細長い電流拡散部によってつなぐこ とができる力 そうした場合も、正の接点電極の個数は 2個と数える。 LEDチップを実 装したときの姿勢を安定させるためには、 2個の負の接点電極と、 1個の正の接点電 極を、三角形状に配置してもよい。
[0039] 本発明では、発光装置に搭載された GaN系 LEDチップ中に、発光素子構造を構 成する GaN系半導体結晶のェピタキシャル成長に用いられた基板（「成長用基板」） が残っていることは、必須ではない。すなわち、一実施形態では、発光装置に搭載さ れた GaN系 LEDチップ力 GaN系半導体層の形成後に成長用基板と置換された透 光性の支持基板を有するものであってもよい。また、他の一実施形態では、発光装置 に搭載された GaN系 LEDチップ力 次の 2つの工程、すなわち、成長用基板上に形 成された GaN系半導体層の表面に、ウェハボンディング技法を用いて透光性の支持 基板を接合する工程と、レーザリフトオフ技法を用いて GaN系半導体層から成長用 基板を分離する工程と、を含む製造方法により、製造されたものであってもよい。 更に、本発明の実施形態には、発光装置に搭載された GaN系 LEDチップ力 S、 Ga N系半導体層に接合した基板を有さないものも含まれる。そのような発光装置は、例 えば、図 2に示す GaN系 LEDチップをフリップチップ実装した後、レーザリフトオフ技 法を用いて GaN系半導体層から透光性基板を分離する方法により、製造することが できる。
[0040] 更に、本発明は、透光性基板を備えた垂直型素子構造の GaN系 LEDチップをフリ ップチップ実装した発光装置のみならず、かかる LEDチップを、その透光性基板側 の面が実装用基体の方向（光取出方向とは反対の方向）を向くように固定した発光 装置にも適用可能である。すなわち、このような発光装置において、透光性基板の裏 面上に、直接または透光性のォーミック電極を介して形成する接点電極の面積 (接 点電極を複数個形成する場合には、複数個の電極の面積を合計した総面積）を大き くし過ぎないようにすることで、発光出力を向上させることができる。この接点電極の 面積の、透光性基板の裏面の面積に対する比率は、好ましくは 1/2未満であり、より 好ましく 1/4未満であり、更に好ましくは 1/10未満である。ただし、 LEDチップと基 体との間の接着強度を確保するとともに、 LEDチップで発生する熱が接点電極を通 して基体側に逃げられるように、この接点電極の面積は、透光性基板の裏面の面積 の 3%を下回らな!/、ようにすることが望まし!/、。
この発光装置においても、接点電極を形成する前に、透光性基板の裏面を研磨し て、その平坦性を高くすることが好ましい。また、透光性基板の裏面と接点電極との 間に、酸化物半導体からなる透光性のォーミック電極を介在させる場合であれば、こ の酸化物半導体の表面を研磨し、平坦性を高くしたうえで、接点電極を形成すること が好ましい。透光性基板の裏面や、透光性のォーミック電極の表面を、研磨して平坦 化する場合、研磨後の表面の表面粗さは、触針式表面形状測定装置で測定したとき に、算術平均粗さ（Ra)、最大高さ (Rmax)、十点平均高さ（Rz)などの、いずれの粗 さ指標を用いても、凹凸が 20nm未満となるようにすることが好ましぐ lOnm未満とな るようにすること力 Sより好まし!/、。
実施例
[0041] 次に、本発明者等が行なった実験について記す。
[0042] (実験例 1)
GaN系 LEDチップの作製 結晶成長用基板として、表面にストライプ状の凹凸パターン (溝幅およびリッジ幅： 約 3 m、溝深さ：約 1 m)を加工した直径 2インチの C面サファイア基板を準備した 。通常の MOVPE装置を用いて、このサファイア基板の上記凹凸パターンを形成し た表面上に、 AlGaN低温バッファ層、不純物無添加の GaN層、 Si添加の GaNコン タクト層、 InGaN/GaN多重量子井戸活性層（発光層）、 Mg添加の AlGaNクラッド 層、 Mg添加の AlGaNコンタクト層を順次形成して積層し、 LEDウェハを作製した。こ こで、活性層に含まれる InGaN量子井戸層の結晶組成は、発光波長が約 405nmと なるように調整した。また、 AlGaNクラッド層および AlGaNコンタクト層に p型不純物 として添加した Mgの活性化は、 AlGaNコンタクト層の形成後、 MOCVD装置の成 長炉内に設置された基板の温度をこの層の成長温度から室温まで下げる過程で、当 該成長炉内に流すガスを、最初は少量のアンモニアと窒素ガスとし、途中で窒素ガス のみに切り替える方法を用いて行なった。
こうして得た LEDウェハの表面（AlGaNコンタクト層の上面）に、電子ビーム蒸着法 を用いて、 ITO (インジウム錫酸化物）からなる膜厚約 210nm、シート抵抗約 10 Ω / 口の透光性電極を形成した。この透光性電極を所定形状にパターユングした後、反 応性イオンエッチング（RIE)によって p型層（AlGaNコンタクト層および AlGaNクラッ ド層）および活性層を部分的に除去し、 GaNコンタクト層の一部を露出させた。この R IE工程では、ウェハ上で隣接する素子間の領域においても GaNコンタクト層が露出 するように p型層および発光層を除去し、それによつて、各素子の AlGaNコンタクト層 の上面の面積を一定の値（65300〃 m2)に揃えた。この RIE工程後の AlGaNコンタ タト層の上面は、略全体が透光性電極により覆われた状態となった。
次に、上記 RIE工程で露出させた GaNコンタクト層の表面上への負電極の形成と、 透光性電極の表面上への正の接点電極の形成とを、スパッタリング法を用いて同時 に行った。負電極および正の接点電極は、まず膜厚 lOOnmの TiW層を形成し、そ の上に膜厚 500nmの Au層を積層することにより、二層構造に形成した。 TiW層を形 成するときには、 Tiの含有量が 10wt%の Ti—Wターゲットを用いた。負電極および 正の接点電極のパターユングは、フォトリソグラフィ技法を用いたリフトオフ法により行 つた。このパターユングに用いるフォトマスクに、面積の異なる 7通りの正の接点電極 のパターンを設けることにより、 1枚のウェハ上に正の接点電極の面積が異なる 7種類 の LED素子を作製した。
最後に、通常のスクライビング法を用いてウェハ上に形成された素子を切り離し、 1 辺の長さが約 350〃 mの、正方形の GaN系 LEDチップを得た。
[0043] 上記手順により作製した、正の接点電極の面積の異なる 7種類の GaN系 LEDチッ プサンプル（サンプル 1〜サンプル 7)における、正の接点電極の面積（A1)と、 p型 層の上面の面積（A2 : 65300 m2)に対する正の接点電極の面積の比率を、表 1に 示す。
[0044] [表 1]
Figure imgf000021_0001
[0045] サブマウントの準備
図 9に示すサブマウントを準備した。図 9 (a)はサブマウントを LEDチップ載置面側 から見た平面図であり、図 9 (b)は図 9 (a)の P— Q線の位置における断面図である。 このサブマウントは、厚さ 0· 2mm、幅 0. 4mm、長さ 0. 6mmの A1N基板と、正側リ ード電極と、負側リード電極とを有している。正側リード電極および負側リード電極は 、いずれも、 A1N基板に接する側から表面側に向かって Ti層、 Pt層、 Au層をこの順 に有する多層構造を備えている。正側リード電極上および負側リード電極上には、そ れぞれ、 Auを 70wt%の割合で含む Au— Sn合金ハンダからなるハンダ層が部分的 に形成されている。
このサブマウントを、 LEDチップ載置面が上を向くように、銀ペーストを用いて TO— 18ステム上に接着して用いた。
Figure imgf000022_0001
前記作製した GaN系 LEDチップを、 TO— 18ステム上に接着した前記サブマウン ト上に、サファイア基板側が上を向くように、実装した。具体的には、まず、サブマウン トの LEDチップ載置面に予めフラックスを塗布したうえで、その上に GaN系 LEDチッ プを置いた。そして、 TO— 18ステムを加熱したヒータに接触させることによって、間 接的にサブマウントを加熱して、フラックスの一部を気化させるとともに、ハンダ層を溶 融させることにより、 LEDチップ側の接点電極とサブマウント側のリード電極とを接続 した。つまり、 LEDチップの正の接点電極とサブマウントの正側リード電極とを、また、 LEDチップの負電極とサブマウントの負側リード電極とを、それぞれ、 Au— Sn合金 ハンダにより接着した。その後、サブマウントの負側リード電極と TO— 18ステムの一 方の電極とをボンディングワイヤで接続するとともに、残留したフラックスを洗浄除去し て、実装を完了した。図 10に、実装完了後の、サブマウントと、その上に実装された G aN系 LEDチップの断面を示す。この図に示すように、 GaN系 LEDチップの GaN系 半導体層側の表面と、サブマウントとの間には、ハンダ層を介して接着した部分を除 いて、隙間が形成された。
[0047] 出力の測定
上記手順にて実装した GaN系 LEDチップに、順方向に 20mAの電流を流したとき の光出力を、積分球を用いて測定した。その結果を表 1に示す。また、図 11には、本 実験例 1より得られた、 GaN系 LEDチップサンプルにおける、 p型層の上面の面積（ A2)に対する正の接点電極の面積 (A1)の比率 (A1/A2)と、出力との関係を示す 。この図から分かるように、正の接点電極の面積の小さなサンプルほど、高い出力を 示す傾向が見られた。
[0048] (比較実験例）
正電極を、膜厚 50nmの Rh層で AlGaNコンタクト層に接する金属膜 (Rh膜の上に Au/Pt交互積層膜を積層したもの）としたことを除き、上記サンプル；!〜 7と同様にし て、比較用 GaN系 LEDチップサンプルを作製した。この比較用サンプルにおいて、 AlGaNコンタクト層の上面の面積は上記サンプル 1〜7と同じであり、正電極の面積（ Rh反射層の面積）は、上記サンプル;!〜 7における透光性電極の面積と同じである。 上記サンプル;!〜 7と同様の方法により、この比較用サンプルをフリップチップ実装し 、 20mAのときの出力を測定したところ、 12mWであった。
[0049] (実験例 2)
本実験例 2では、白色アルミナ基板の表面に、 Au層を表層とするリード電極が形成 されたサブマウントを用いた。 GaN系 LEDチップサンプルの作製は、実験例 1と同様 にして行なった。 GaN系 LEDチップは、 LEDチップ側の接点電極と、サブマウント側 のリード電極とを、銀ペーストを用いて接着することにより、サブマウント上にフリップ チップ実装した。実装された LEDチップの GaN系半導体層側の表面（正負の接点 電極の表面を除く）とサブマウントとの間には、隙間が形成された。こうして実装した G aN系 LEDチップに、 20mAの順方向電流を流したときの光出力を、積分球を用いて 測定した。図 12に、本実験例 2より得られた、 GaN系 LEDチップサンプルにおける、 p型層の上面の面積（A2)に対する正の接点電極の面積（A1)の比率（A1/A2)と 、出力との関係を示す。
[0050] (実験例 3)
本実験例 3では、サブマウント上にフリップチップ実装した GaN系 LEDチップの表 面を、光学グレードのシリコーン樹脂（熱硬化タイプ）で被覆した。 GaN系 LEDチップ サンプルの作製は、実験例 1と同様にして行なった。サブマウントには上記実験例 2 で用いたものと同じものを用い、 LEDチップとサブマウントとの接着も、上記実験例 2 と同じ方法で行なった。 GaN系 LEDチップをサブマウント上に固定した後、この LED チップの上に、シリンジを用いて硬化前の樹脂を滴下することにより、樹脂を LEDチ ップの表面に塗布した。このとき、 LEDチップとサブマウントとの間の隙間に、樹脂の 一部が自発的に入り込むのが観察された。結果として、この隙間は透明なシリコーン 樹脂で充填された。シリコーン樹脂を硬化させた後、 GaN系 LEDチップに 20mAの 順方向電流を流したときの光出力を、積分球を用いて測定した。図 13に、本実験例 3より得られた、 GaN系 LEDチップサンプルにおける、 p型層の上面の面積（A2)に 対する正の接点電極の面積 (Al)の比率 (A1/A2)と、出力との関係を示す。
本発明は上記に明示的に記載した実施形態に限定されるものではなぐ発明の趣 旨を損なわない範囲内で、種々の変形が可能である。そのようなさらなる発光装置の 実施形態、および、それに用いる GaN系 LEDチップの実施形態を以下に例示する。 〔実施形態 S l〕
下記（al)の GaN系 LEDチップをフリップチップ実装した発光装置：
(al)透光性基板と、該透光性基板上に形成された GaN系半導体層とを有し、前記 GaN系半導体層は、前記透光性基板側から n型層と、発光層と、 p型層とをこの順に 含む積層構造を備え、前記 p型層上には、酸化物半導体からなり表面が研磨により 平坦化された透光性電極と、該透光性電極と電気的に接続した正の接点電極と、か らなる正電極が形成されており、該正の接点電極の面積が該 p型層の上面の面積の 2分の 1未満である、 GaN系 LEDチップ。
〔実施形態 S2〕
透光性基板と、該透光性基板上に形成された GaN系半導体層とを有し、該 GaN系 半導体層が前記透光性基板側から n型層、発光層、 p型層をこの順に含む積層構造 を備え、該 p型層上に正電極が形成された GaN系 LEDチップを、フリップチップ実装 した発光装置であって、
前記正電極が、酸化物半導体からなり表面が研磨により平坦化された透光性電極 と、該透光性電極と電気的に接続し該透光性電極よりも小さな面積を有する正の接 点電極と、力 なる正電極であることを特徴とする発光装置。
〔実施形態 S3〕
n型層と p型層とを少なくとも含む積層構造を備えた GaN系半導体層を有し、該 Ga N系半導体層の一方の面上に、酸化物半導体からなり表面が研磨により平坦化され た透光性電極と、該透光性電極と電気的に接続し該透光性電極よりも小さな面積を 有する接点電極と、力、らなる電極が形成された GaN系 LEDチップを、キヤビティを有 するパッケージの該キヤビティ内に、当該 GaN系 LEDチップの前記電極が形成され た面とは反対側の面が該キヤビティの開口部の方向を向くように、固定した発光装置 〔実施形態 S4〕
前記 GaN系半導体層の、前記電極が形成された面とは反対側の面に接合した、透 光性基板を有する、前記実施形態 S3に記載の発光装置。
〔実施形態 S 5〕
透光性基板と、該透光性基板上に形成された GaN系半導体層とを有し、 前記 GaN系半導体層は、前記透光性基板側から n型層と、発光層と、 p型層とをこ の順に含む積層構造を備え、
前記 P型層上には、酸化物半導体からなり表面が研磨により平坦化された透光性 電極と、該透光性電極と電気的に接続し該透光性電極よりも小さな面積を有する正 の接点電極と、力 なる正電極が形成されている、
GaN系 LEDチップ。
〔実施形態 S6〕
前記正の接点電極の面積が、前記 p型層の上面の面積の 2分の 1未満である、前 記実施形態 S 5に記載の GaN系 LEDチップ。
〔実施形態 S 7〕
n型層と p型層とを少なくとも含む積層構造を備えた GaN系半導体層を有し、 該 GaN系半導体層の一方の面上に、酸化物半導体からなり表面が研磨により平坦 化された透光性電極と、該透光性電極と電気的に接続しその面積が該透光性電極 よりも小さレ、接点電極と、力 なる電極を有する GaN系 LEDチップ。
〔実施形態 S8〕
前記 GaN系半導体層の、前記電極が形成された面とは反対側の面に接合した、透 光性基板を有する、前記実施形態 S 7に記載の GaN系 LEDチップ。
〔実施形態 S9〕
垂直型の素子構造を有する下記（a2)の GaN系 LEDチップをフリップチップ実装し た発光装置：
(a2)導電性を有する透光性基板と、該透光性基板上に形成された GaN系半導体 層とを有し、前記 GaN系半導体層は、前記透光性基板側から n型層と、発光層と、 p 型層とをこの順に含む積層構造を備え、前記 p型層上には、酸化物半導体からなる 透光性電極と、該透光性電極と電気的に接続した正の接点電極と、からなる正電極 が形成されており、前記正の接点電極の面積が前記 p型層の上面の面積の 2分の 1 未満である、 GaN系 LEDチップ。
〔実施形態 S 10〕
導電性を有する透光性基板と、該透光性基板上に形成された GaN系半導体層と、 該 GaN系半導体層上に形成された電極とを有し、該 GaN系半導体層が n型層と p型 層とを少なくとも含む積層構造を備えている GaN系 LEDチップを、フリップチップ実 装した発光装置であって、
前記 GaN系 LEDチップが垂直型の素子構造を有するとともに、前記電極が、酸化 物半導体からなる透光性電極と、該透光性電極と電気的に接続し該透光性電極より も小さな面積を有する接点電極と、力もなる電極であることを特徴とする、発光装置。 〔実施形態 S l l〕
導電性を有する透光性基板と、該透光性基板上に形成され n型層と p型層とを少な くとも含む積層構造を備えた GaN系半導体層と、該透光性基板の裏面上に形成され た電極とを有する GaN系 LEDチップを、キヤビティを有するパッケージの該キヤビテ ィ内に固定した発光装置であって、
前記電極が、前記透光性基板の裏面上に直接または透光性のォーミック電極を介 して形成された接点電極を有しており、前記接点電極の面積が前記透光性基板の 裏面の面積の 1/2未満であり、前記 GaN系 LEDチップ力、前記 GaN系半導体層 側の面を前記キヤビティの開口部の方向に向けて固定されていることを特徴とする、 発光装置。
〔実施形態 S 12〕
導電性を有する透光性基板と、該透光性基板上に形成され n型層と p型層とを少な くとも含む積層構造を備えた GaN系半導体層と、該透光性基板の裏面上に酸化物 半導体からなる透光性のォーミック電極を介して形成された接点電極とを有し、前記 ォーミック電極の表面が研磨により平坦化されている、 GaN系 LEDチップ。
〔実施形態 S 13〕
前記接点電極が前記ォーミック電極よりも小さな面積を有する、前記実施形態 S 12 に記載の GaN系 LEDチップ。
〔実施形態 S 14〕
前記接点電極の面積が、前記透光性基板の裏面の面積の 1/2未満である、前記 実施形態 S 12または S 13に記載の GaN系 LEDチップ。
〔実施形態 S 15〕
前記実施形態 S12〜S 14のいずれかに記載の GaN系 LEDチップを、キヤビティを 有するパッケージの該キヤビティ内に、当該 GaN系 LEDチップの GaN系半導体層 側の面を、該キヤビティの開口部の方向に向けて固定した、発光装置。
〔実施形態 S 16〕
導電性を有する透光性基板と、該透光性基板上に形成され n型層と p型層とを少な くとも含む積層構造を備えた GaN系半導体層と、該透光性基板の裏面上に酸化物 半導体からなる透光性のォーミック電極を介して形成された接点電極とを有する Ga N系 LEDチップの製造方法であって、
前記ォーミック電極の表面を研磨により平坦化したうえで、該表面上に前記接点電 極を形成することを特徴とする、製造方法。
〔実施形態 S 17〕
前記接点電極が前記ォーミック電極よりも小さな面積を有する、前記実施形態 S 16 に記載の製造方法。
〔実施形態 S 18〕
前記接点電極の面積が、前記透光性基板の裏面の面積の 1/2未満である、前記 実施形態 S 16または S 17に記載の製造方法。
〔実施形態 S 19〕
上記 (a)の GaN系 LEDチップをフリップチップ実装し、樹脂封止した発光装置。 〔実施形態 S20〕
上記（a)の GaN系 LEDチップをフリップチップ実装し、気密封止した発光装置。 〔実施形態 S21〕
前記透光性電極の表面が研磨により平坦化されている、実施形態 S19または S20 に記載の発光装置。 〔実施形態 S22〕
前記 GaN系 LEDチップ力 S、前記 n型層に電気的に接続した負の接点電極と、前記 正の接点電極とを、当該 LEDチップの同一面側に有しており、かつ、該負の接点電 極と、該正の接点電極とを合わせた接点電極の数が 3個であり、かつ、該 3個の接点 電極の配置が三角形状とされている、実施形態 S19〜S21のいずれかに記載の発 光装置。
〔実施形態 S23〕
前記 GaN系 LEDチップが垂直型の素子構造を有しており、かつ、前記正の接点 電極の数が 3個であり、かつ、該 3個の正の接点電極の配置が三角形状とされている 、実施形態 S19〜S21のいずれかに記載の発光装置。
産業上の利用可能性
本発明によって、 GaN系 LEDチップをフリップチップ実装した発光装置の出力が 改善され、照明用の白色発光装置の励起光源として好適に用い得る、発光出力に 優れた発光装置を提供できるようになった。
本出願は、 日本で出願された、特願 2006— 274510、特願 2007— 242170、特 願 2007— 242171、特願 2007— 242172、特願 2007— 246410を基礎としており 、それらの内容は本明細書に全て包含される。

Claims

請求の範囲
[1] 下記（a)の GaN系 LEDチップをフリップチップ実装した発光装置：
(a)透光性基板と、該透光性基板上に形成された GaN系半導体層とを有し、 前記 GaN系半導体層は、前記透光性基板側から n型層と、発光層と、 p型層とをこの 順に含む積層構造を備え、
前記 P型層上には、酸化物半導体からなる透光性電極と、該透光性電極と電気的に 接続した正の接点電極と、からなる正電極が形成されており、
前記正の接点電極の面積が前記 p型層の上面の面積の 2分の 1未満である、 GaN系 LEDチップ。
[2] 前記正の接点電極の面積が前記 p型層の上面の面積の 3分の 1未満である、請求 項 1に記載の発光装置。
[3] 前記正の接点電極の面積が前記 p型層の上面の面積の 4分の 1未満である、請求 項 2に記載の発光装置。
[4] 前記 GaN系 LEDチップが樹脂封止されている、請求項 3に記載の発光装置。
[5] 前記透光性電極の表面が研磨により平坦化されている、請求項 4に記載の発光装 置。
PCT/JP2007/069612 2006-10-05 2007-10-05 DISPOSITIF D'ÉMISSION DE LUMIÈRE UTILISANT UNE PUCE DE LED AU GaN WO2008041770A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US12/311,548 US8158990B2 (en) 2006-10-05 2007-10-05 Light emitting device using GaN LED chip
CN2007800443845A CN101606246B (zh) 2006-10-05 2007-10-05 使用GaN LED芯片的发光器件
US13/418,827 US8455886B2 (en) 2006-10-05 2012-03-13 Light emitting device using GaN LED chip
US13/888,751 US20140061664A1 (en) 2006-10-05 2013-05-07 Light emitting device using gan led chip

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2006274510 2006-10-05
JP2006-274510 2006-10-05
JP2007-242170 2007-09-19
JP2007242171A JP2008112978A (ja) 2006-10-05 2007-09-19 ＧａＮ系ＬＥＤチップおよび発光装置
JP2007-242172 2007-09-19
JP2007242170 2007-09-19
JP2007242172A JP2008112979A (ja) 2006-10-05 2007-09-19 ＧａＮ系ＬＥＤチップおよび発光装置
JP2007-242171 2007-09-19
JP2007246410A JP5251050B2 (ja) 2006-10-05 2007-09-25 ＧａＮ系ＬＥＤチップおよび発光装置
JP2007-246410 2007-09-25

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/311,548 A-371-Of-International US8158990B2 (en) 2006-10-05 2007-10-05 Light emitting device using GaN LED chip
US13/418,827 Division US8455886B2 (en) 2006-10-05 2012-03-13 Light emitting device using GaN LED chip

Publications (1)

Publication Number Publication Date
WO2008041770A1 true WO2008041770A1 (fr) 2008-04-10

Family

ID=39268620

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/069612 WO2008041770A1 (fr) 2006-10-05 2007-10-05 DISPOSITIF D'ÉMISSION DE LUMIÈRE UTILISANT UNE PUCE DE LED AU GaN

Country Status (1)

Country Link
WO (1) WO2008041770A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110095260A1 (en) * 2009-10-28 2011-04-28 Samsung Electronics Co., Ltd. Light emitting device
US8709844B2 (en) 2009-12-21 2014-04-29 Lg Display Co., Ltd. Light emitting diode package and method of fabricating the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116196A (ja) * 1995-09-29 1997-05-02 Siemens Ag 半導体デバイス及びその製造方法
JP2004165654A (ja) * 2002-10-23 2004-06-10 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2005019919A (ja) * 2003-06-30 2005-01-20 Toyoda Gosei Co Ltd 発光装置
JP2005209733A (ja) * 2004-01-20 2005-08-04 Nichia Chem Ind Ltd 半導体発光素子
JP2006253240A (ja) * 2005-03-08 2006-09-21 Mitsubishi Cable Ind Ltd ＧａＮ系発光ダイオードおよび発光装置
JP2006261609A (ja) * 2005-03-18 2006-09-28 Mitsubishi Cable Ind Ltd ＧａＮ系発光ダイオードおよびそれを用いた発光装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116196A (ja) * 1995-09-29 1997-05-02 Siemens Ag 半導体デバイス及びその製造方法
JP2004165654A (ja) * 2002-10-23 2004-06-10 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2005019919A (ja) * 2003-06-30 2005-01-20 Toyoda Gosei Co Ltd 発光装置
JP2005209733A (ja) * 2004-01-20 2005-08-04 Nichia Chem Ind Ltd 半導体発光素子
JP2006253240A (ja) * 2005-03-08 2006-09-21 Mitsubishi Cable Ind Ltd ＧａＮ系発光ダイオードおよび発光装置
JP2006261609A (ja) * 2005-03-18 2006-09-28 Mitsubishi Cable Ind Ltd ＧａＮ系発光ダイオードおよびそれを用いた発光装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110095260A1 (en) * 2009-10-28 2011-04-28 Samsung Electronics Co., Ltd. Light emitting device
US9035324B2 (en) * 2009-10-28 2015-05-19 Samsung Electronics Co., Ltd. Light emitting device
US8709844B2 (en) 2009-12-21 2014-04-29 Lg Display Co., Ltd. Light emitting diode package and method of fabricating the same

Similar Documents

Publication Publication Date Title
US8158990B2 (en) Light emitting device using GaN LED chip
US10784406B2 (en) Light emitting diode, method of fabricating the same and led module having the same
JP5251050B2 (ja) ＧａＮ系ＬＥＤチップおよび発光装置
US8546836B2 (en) Light-emitting element
US8247823B2 (en) Light-emitting element
US7786493B2 (en) Light emitting diode, method for manufacturing light emitting diode, integrated light emitting diode, method for manufacturing integrated light emitting diode, light emitting diode backlight, light emitting diode illumination device, light emitting diode display, electronic apparatus, electronic device, and method for manufacturing electronic device
US10529903B2 (en) Light emitting device and light emitting device package
US9520534B2 (en) Light emitting diode, method of fabricating the same and LED module having the same
WO2006082687A1 (ja) GaN系発光ダイオードおよび発光装置
TWI525862B (zh) 元件模組
JP2008112957A (ja) ＧａＮ系ＬＥＤチップ
US20180145216A1 (en) Semiconductor light emitting device and method of manufacturing the same
JP5326957B2 (ja) 発光素子の製造方法及び発光素子
JP2008112978A (ja) ＧａＮ系ＬＥＤチップおよび発光装置
WO2008041770A1 (fr) DISPOSITIF D'ÉMISSION DE LUMIÈRE UTILISANT UNE PUCE DE LED AU GaN
JP2012064759A (ja) 半導体発光装置、半導体発光装置の製造方法
JP2010027919A (ja) 発光素子及び発光素子の製造方法
JP2008112979A (ja) ＧａＮ系ＬＥＤチップおよび発光装置
JP2013145928A (ja) ＧａＮ系ＬＥＤチップおよび発光装置
JP2010153593A (ja) 発光素子およびそれを具備する発光素子アレイ
JP2013207108A (ja) 発光ダイオード素子およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780044384.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07829350

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020097008914

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 12311548

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 07829350

Country of ref document: EP

Kind code of ref document: A1