WO2008038727A1

WO2008038727A1 - Dispositif d'affichage

Info

Publication number: WO2008038727A1
Application number: PCT/JP2007/068845
Authority: WO
Inventors: Fumikazu Shimoshikiryoh; Masae Kitayama; Ikumi Itsumi
Original assignee: Sharp Kabushiki Kaisha
Priority date: 2006-09-29
Filing date: 2007-09-27
Publication date: 2008-04-03
Also published as: CN101523474A; EP2071556A4; CN101523474B; EP2071556B1; US20090273556A1; EP2071556A1; JP5426167B2; US8552953B2; JPWO2008038727A1

Description

明細書

表示装置

技術分野

[0001] 本発明は、表示装置に関し、液晶表示装置に関する。

背景技術

[0002] 液晶表示装置は、高精細、薄型、軽量および低消費電力等の優れた特長を有する平面表示装置であり、近年、表示性能の向上、生産能力の向上および他の表示装置に対する価格競争力の向上に伴い、市場規模が急速に拡大している。

[0003] 特に、インプレイン 'スイッチング 'モード（IPSモード、特許文献 1参照）およびマルチドメイン ·バーティカノいァラインド ' ·モード（MVAモード、特許文献 2参照）は、表示面を斜め方向力も観測した場合に表示コントラスト比が著しく低下する、あるいは表示階調が反転する、などの問題は起こらない広視野角モードの液晶表示装置として、液晶テレビに用いられている。

[0004] 液晶表示装置の表示品位の改善が進む状況下にお!/、て、今日では視野角特性の問題点として、正面観測時の γ特性と斜め観測時の _Ί特性が異なる点、すなわち _Ί 特性の視野角依存性の問題が新たに顕在化してきた。ここで、 γ特性とは表示輝度の階調依存性であり、 γ特性が正面方向と斜め方向で異なるということは、階調表示状態が観測方向によって異なることとなるため、写真等の画像を表示する場合や、また TV放送等を表示する場合に特に問題となる。

[0005] この _Ί特性の視野角依存性は、 IPSモードよりも MVAモードにおいて顕著である。

一方、 IPSモードは、 MVAモードに比べて正面観測時のコントラスト比の高いパネルを生産性良く製造することが難しい。これらの点から、特に MVAモードの液晶表示装置における γ特性の視野角依存性を改善することが望まれる。

[0006] そこで本出願人は、特許文献 3に、 1つの画素を明るさの異なる複数の副画素に分害 IJすることにより _Ί特性の視野角依存性、とりわけ白浮特性を改善することができる液晶表示装置および駆動方法を開示している。本明細書においてこのような表示あるいは駆動を面積階調表示、面積階調駆動、マルチ画素表示またはマルチ画素駆動などと呼ぶことがある。

[0007] 特許文献 3には、 1つの画素（P)内の複数の副画素（SP)ごとに補助容量 (Cs)を設け、補助容量を構成する補助容量対向電極（CSバスラインに接続されて!/、る)を副画素ごとに電気的に独立とし、補助容量対向電極に供給する電圧（補助容量対向電圧という。）を変化させることによって、容量分割を利用して、複数の副画素の液晶層に印加される実効電圧を異ならせる液晶表示装置が開示されている。

[0008] 図 18を参照しながら、特許文献 3に記載されている液晶表示装置 200の画素分割構造を説明する。ここでは、スイッチング素子として TFTを有する液晶表示装置を例示する。

[0009] 画素 10は、副画素 10a、 10bに分割されており、副画素 10a、 10bは、それぞれ TF T16a、TFT16b、および補助容量（CS) 22a、 22bが接続されている。 TFT16aおよび TFT16bのゲート電極は走査線 12に接続され、ソース電極は共通の（同一の）信号線 14に接続されている。補助容量 22a、 22bは、それぞれ補助容量配線 (CSバスライン） 24aおよび補助容量配線 24bに接続されている。補助容量 22aおよび 22bは、それぞれ副画素電極 18aおよび 18bに電気的に接続された補助容量電極と、補助容量配線 24aおよび 24bに電気的に接続された補助容量対向電極と、これらの間に設けられた絶縁層（不図示）によって形成されている。補助容量 22aおよび 22bの補助容量対向電極は互いに独立しており、それぞれ補助容量配線 24aおよび 24bから互いに異なる補助容量対向電圧が供給され得る構造を有して!/、る。

[0010] 次に、液晶表示装置 200の 2つの副画素 10aおよび 10bの液晶層に互いに異なる実効電圧を印加することができる原理について図を用いて説明する。

[0011] 図 19に、液晶表示装置 200の 1画素分の等価回路を模式的に示す。電気的な等価回路において、それぞれの副画素 10aおよび 10bの液晶層を液晶層 13aおよび 1 3bとして表している。また、副画素電極 18aおよび 18bと、液晶層 13aおよび 13bと、対向電極 17 (副画素 10aおよび 10bに対して共通）によって形成される液晶容量を C lea, Clcbとする。

[0012] 液晶容量 Clcaおよび Clcbの静電容量値は同一の値 CLC (V)とする。 CLC (V)の値は、副画素 10a、 10bの液晶層に印加される実効電圧 (V)に依存する。また、各副画素 10aおよび 10bの液晶容量にそれぞれ独立に接続されている補助容量 22aおよび 22bを Ccsa、 Ccsbとし、これの静電容量値は同一の値 CCSとする。

[0013] 副画素 10aの液晶容量 Clcaと補助容量 Ccsaの一方の電極は副画素 10aを駆動するために設けた TFT16aのドレイン電極に接続されており、液晶容量 Clcaの他方の電極は対向電極に接続され、補助容量 Ccsaの他方の電極は補助容量配線 24a に接続されている。副画素 10bの液晶容量 Clcbと補助容量 Ccsbの一方の電極は副画素 10bを駆動するために設けた TFT16bのドレイン電極に接続されており、液晶容量 Clcbの他方の電極は対向電極に接続され、補助容量 Ccsbの他方の電極は補助容量配線 24bに接続されている。 TFT16aおよび TFT16bのゲート電極はいずれも走査線 12に接続されており、ソース電極はいずれも信号線 14に接続されている。

[0014] 図 20 (a)〜（f)に液晶表示装置 200を駆動する際の各電圧のタイミングを模式的に示す。

[0015] 図 20 (a)は、信号線 14の電圧波形 Vs、図 20 (b)は補助容量配線 24aの電圧波形 Vcsa、図 20 (c)は補助容量配線 24bの電圧波形 Vcsb、図 20 (d)は走査線 12の電圧波形 Vg、図 20 (e)は副画素 10aの画素電極 18aの電圧波形 Vlca、図 20 (f)は、副画素 10bの画素電極 18bの電圧波形 Vlcbをそれぞれ示している。また、図中の破線は、対向電極 17の電圧波形 COMMON (Vcom)を示して!/、る。

[0016] 以下、図 20 (a)〜（f)を用いて図 19の等価回路の動作を説明する。

[0017] 時刻 T1のとき Vgの電圧が VgLから VgHに変化することにより、 TFT16aと TFT16 bが同時に導通状態（オン状態）となり、副画素 10a、 10bの副画素電極 18a、 18bに信号線 14の電圧 Vsが伝達され、副画素 10a、 10bに充電される。同様にそれぞれの副画素の補助容量 Csa、 Csbにも信号線からの充電がなされる。

[0018] 次に、時刻 T2のとき走査線 12の電圧 Vgが VgHから VgLに変化することにより、 T FT16aと TFT16bが同時に非導通状態（OFF状態）となり、副画素 10a、 10b,補助容量 Csa、 Csbは全て信号線 14と電気的に絶縁される。なお、この直後 TFT16a、 T FT16bの有する寄生容量等の影響による引き込み現象のために、それぞれの副画素電極の電圧 Vlca、 Vlcbは概ね同一の電圧 Vdだけ低下し、

Vlca=Vs -Vd Vlcb=Vs-Vd

となる。また、このとき、それぞれの補助容量配線の電圧 Vcsa、 Vcsbは

Vcsa=Vcom— Vad

Vcsb=Vcom+ゾ ad

である。

[0019] 時刻 T3で、補助容量 Csaに接続された補助容量配線 24aの電圧 Vcsaが Vcom— Vadから Vcom + Vadに変化し、補助容量 Csbに接続された補助容量配線 24bの電圧 Vcsbが Vcom+Vadから Vcom— Vadに 2倍の Vadだけ変化する。補助容量配線 24aおよび 24bのこの電圧変化に伴い、それぞれの副画素電極の電圧 Vlca、 Vlcb は

Vlca=Vs -Vd + 2XKcX Vad

Vlcb = Vs - Vd - 2 X Kc X Va d

へ変化する。但し、 Kc = CCS/ (CLC (V) + CCS)である。 Xは乗算を表す。

[0020] 時刻 T4では、 Vcsaが Vcom + Vadから Vcom— Vadへ、 Vcsbが Vcom— Vadから Vcom + Vadへ、 2倍の Vadだけ変化し、 Vlca、 Vlcbもまた、

Vlca=Vs Vd + 2 X Kc X Vad

Vlcb = Vs - Vd - 2 X Kc X Va d

から、

Vlca=Vs-Vd

Vlcb=Vs-Vd

へ変化する。

[0021] 時刻 T5では、 Vcsaが Vcom— Vadから Vcom + Vadへ、 Vcsbが Vcom + Vadから Vcom— Vadへ、 2倍の Vadだけ変化し、 Vlca、 Vlcbもまた、

Vlca=Vs-Vd

Vlcb=Vs-Vd

から、

Vlca=Vs Vd + 2 X Kc X Vad

Vlcb = Vs - Vd - 2 X Kc X Va d へ変化する。

[0022] Vcsa、 Vcsb、 Vic a, Vlcbは、水平走査期間（水平書き込み時間） 1Hの整数倍の間隔毎に上記 T4、 Τ5における変化を交互に繰り返す。従って、それぞれの副画素電極の電圧 Vlca、 Vlcbの実効的な値は、

Vlca=Vs -Vd + Kc XVad

Vlcb = Vs - Vd - Kc X Va d

となる。

[0023] よって、副画素 10a、 10bの液晶層 13aおよび 13bに印加される実効電圧 VI、 V2 は、

VI =Vlca— Vcom

V2=Vlcb-Vcom

すなわち、

Vl =Vs-Vd + Kc XVad-Vcom

V2=Vs-Vd-Kc X Vad-Vcom

となる。

[0024] 従って、副画素 10aおよび 10bのそれぞれの液晶層 13aおよび 13bに印加される実効電圧の差 AV12 (=V1—V2)は、 AV12 = 2 X Kc XVad (但し、 Kc = CCS/ (CLC (V) + CCS) )となり、互いに異なる電圧を印加することができる。

[0025] 図 21に VIと V2の関係を模式的に示す。図 21からわかるように、液晶表示装置 20 0では、 VIの値が小さいほど AV12の値が大きい。このように、 VIの値が小さいほど AV12の値が大きくなるので、とりわけ白浮特性を改善することができる。

[0026] また、特許文献 3に記載されているマルチ画素構造を高精細または大型の液晶テレビに適用する場合、振動電圧の振動の周期が表示パネルの高精細化あるいは大型化に伴って短くなるため、振動電圧発生のための回路の作製が困難になる（高価になる）、消費電力が増加する、あるいは CSバスラインの電気的な負荷インピーダンスによる波形鈍りの影響が大きくなる力特許文献 4に記載されているように、電気的に互いに独立な複数の CS幹線を設け、各 CS幹線に複数の CSバスラインを接続することによって、 CSバスラインを介して補助容量対向電極に印加する振動電圧の振動の周期を長くすることできる。

特許文献 1 :特公昭 63— 21907号公報

特許文献 2：特開平 11 242225号公報

特許文献 3 :特開 2004— 62146号公報 (米国特許第 6958791号明細書）特許文献 4 :WO2006/070829Al

発明の開示

発明が解決しょうとする課題

[0027] しかしながら、特許文献 4に記載されている構成を採用する場合、 CSバスラインに供給する振動電圧（CS電圧）の周期と垂直走査期間との不整合に起因した表示品位の低下 (表示画像に明暗のスジが発生するという問題）が発生しないように、 CS電圧（振動電圧）の波形 (位相）を制御する必要があった。特許文献 4には、例えば、以下の方法が記載されている。

[0028] 入力映像信号の 1垂直走査期間 (V— Total)の内、表示を行う有効表示期間 (V— Disp、有効走査期間ともいう。）内においては CS電圧の波形を一定の周期 Pで振

A

動する波形（第 1波形）とし、表示を行わない垂直帰線期間 (V— Blank)内においては、連続する 20以下の所定数 (典型的には 4以下）の垂直走査期間毎に CS電圧の実効値が所定の一定値をとるように設定された波形 (第 2波形）とする。すなわち、画素にデータを書き込む必要の無い垂直帰線期間における CS電圧の波形を調整することによって、有効表示期間の CS電圧の波形を一定にしつつ、連続する所定数の垂直走査期間に亘る CS電圧の実効値を一定としている。なお、有効表示期間と CS 電圧が第 1波形をとる期間とは必ずしも一致する必要は無ぐまた、垂直帰線期間と CS電圧が第 2波形をとる期間とは必ずしも一致する必要は無い。

[0029] 特許文献 4に記載されている CS電圧の波形を制御する方法は、上述のように、垂直帰線期間内に画素にデータを書き込む必要が無いことを前提としている。従って、例えば、液晶表示装置の動画特性を改善するために、有効表示期間に画像データを書き込み、垂直帰線期間に黒データを書き込むと!/、う駆動方法（「黒揷入駆動」あるいは「擬似インパルス駆動」という。）を採用すると、垂直帰線期間における黒データの書き込みタイミングと CS電圧の振動波形との位相関係を全ての画素に対して一定とすることが出来ず、画像に明暗の輝度差が生じてしまうことがある。本発明者が見出したこの問題は、後に詳述する。

[0030] 本発明は、上記問題を解決するためになされたものであり、その主な目的は、特許文献 3に記載されている面積階調表示技術を垂直帰線期間にデータを書き込む駆動方法にも適用できるようにすることにある。本発明の他の目的は、 1垂直走査期間の長さや、垂直帰線期間の長さ、さらには、駆動方法 (垂直帰線期間にデータを書き込むか否か）に拘わらず、特許文献 3に記載の面積階調表示技術を適用できる、液晶表示装置およびその駆動方法を提供することにある。

課題を解決するための手段

[0031] 本発明の表示装置は、複数の画素を有する表示パネルと、入力映像信号および同期信号を受け取り前記表示パネルに画像を表示させる表示制御回路とを備え、前記表示制御回路は、前記入力映像信号の 1水平走査期間を 1Hとし、前記入力映像信号の 1垂直走査期間を V— Totalとするとき、前記表示パネルの 1水平走査期間が 1 Hと等しい IHoである第 1期間と、 1Hと異なる IHnである第 2期間（「調整期間」ともいう。）とによって、垂直走査期間 V— Totalを構成することができることを特徴とする。

[0032] 本発明の他の表示装置は、複数の画素を有する表示パネルと、入力映像信号および同期信号を受け取り前記表示パネルに画像を表示させる表示制御回路とを備え、前記表示制御回路は、前記表示パネルへの画像データ書き込みのための標準水平走査期間を 1Hとし、書き込みの 1垂直走査期間を V— Totalとするとき、前記表示パネルの 1水平走査期間が 1Hと等しい IHoである第 1期間と、 1Hと異なる IHnである第 2期間とによって、垂直走査期間 V— Totalを構成することができることを特徴とす

[0033] ある実施形態において、 V— totalが有効表示期間 V— Dispと垂直帰線期間 V— B lankとの和で表され、前記第 2期間は前記垂直帰線期間 V— Blank内に形成される

[0034] ある実施形態において、前記第 2期間は連続する複数の水平走査期間で構成されている。

[0035] ある実施形態において、前記第 2期間は IHnの整数倍である。 [0036] ある実施形態において、前記複数の画素のそれぞれは、液晶層と前記液晶層に電圧を印加する複数の電極とを有し、行および列を有するマトリクス状に配列されており、前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧を印加することができる第 1副画素および第 2副画素であって、前記第 1副画素および前記第 2副画素のそれぞれに対応して設けられた 2つのスイッチング素子を有し、前記第 1副画素および前記第 2副画素のそれぞれは、対向電極と、前記液晶層を介して前記対向電極に対向する副画素電極とによって形成された液晶容量と、前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向する補助容量対向電極とによって形成された補助容量とを有し、前記対向電極は、前記第 1副画素および前記第 2副画素に対して共通の単一の電極であり、前記補助容量対向電極は、前記第 1副画素と前記第 2副画素とで電気的に独立であって、前記補助容量対向電極に補助容量配線を介して供給される補助容量対向電圧は、 V— Total内の前記第 1期間においては Hoの整数倍の周期で振動し、前記第 2期間においては Hnの整数倍の周期で振動する。

[0037] ある実施形態において、垂直走査期間 V— Totalが有効表示期間 V— Dispと垂直帰線期間 V— Blankとの和で表され、且つ、 V— Total = m X H、 V— Disp = m X H

o で表されるとき、 V— Disp = m X Ho、 V— Blank=m X Ho + m X Hn、且つ、 m

0 1 2 2

X Hnが前記補助容量対向電圧の前記第 2期間における周期の整数倍である。

[0038] ある実施形態において、（m +m ) X Hoは、前記第 1期間における前記補助容量

0 1

対向電圧の周期の整数倍または半整数倍である。

[0039] ある実施形態において、互いに電気的に独立な複数の補助容量幹線を更に有し、前記複数の補助容量幹線のそれぞれは、前記複数の画素の前記第 1副画素および前記第 2副画素が有する前記補助容量対向電極のいずれかに前記補助容量配線を介して電気的に接続されており、前記複数の補助容量幹線の内で電気的に独立な補助容量幹線は L本 (Lは偶数)の補助容量幹線であって、前記複数の補助容量幹線のそれぞれが前記補助容量配線に供給する前記補助容量対向電圧は、前記第 1期間においては Hoの K X L倍または 2 X K X L倍（Kは正の整数であって、 K X Lまたは 2 X K X Lは 4以上）で振動し、前記第 2期間においては、 Hnの K X L倍または 2 X K X L倍で振動する。

発明の効果

[0040] 本発明の表示装置は、入力映像信号の 1水平走査期間を 1Hとし、入力映像信号の 1垂直走査期間を V— Totalとするとき、表示パネルの 1水平走査期間が 1Hと等しい ΙΗοである第 1期間と、 1Hと異なる ΙΗηである第 2期間とによって、垂直走査期間 V— Totalを構成することができる。従って、本発明によると、特許文献 3に記載されている面積階調表示技術を垂直帰線期間にデータを書き込む駆動方法にも適用できるようにすることが可能になる。また、本発明によると、 1垂直走査期間の長さや、垂直帰線期間の長さ、さらには、駆動方法 (垂直帰線期間にデータを書き込むか否力に拘わらず、特許文献 3に記載の面積階調表示技術を適用できる、液晶表示装置およびその駆動方法を提供することができる。なお、入力映像信号の 1水平走査期間に代えて、表示パネルに画像データを書き込むための標準水平走査期間を 1Hとすることも出来る。本発明は、液晶表示装置に限られず、液晶表示装置と同様に線順次で駆動方法が適用される表示装置に広く適用できる。

図面の簡単な説明

[0041] [図 1]特許文献 4に記載の液晶表示装置において、黒揷入駆動を行った場合の問題点を説明するための図であり、垂直走査期間 V— Total : 1110H、有効表示期間 V Disp : 1080H、垂直帰線期間 V— Blank : 30Hを模式的に示す図である。

[図 2]図 1に示す液晶表示装置における、 CS電圧波形、ゲートクロック信号 GCKの波形、第 1行、第 a行、第 b行、第 c行、第 d行および第 e行（20画素行ごと）の画素の副画素に印加される電圧波形を示す図である。

[図 3]図 1に示す液晶表示装置において、第 1行、第 a行、第 b行、第 c行、第 d行および第 e行の画素の副画素に印加される、映像書き込み期間の平均電圧および黒書き込み期間の平均電圧を示す図である。

[図 4]図 1に示す液晶表示装置の液晶の応答波形を模式的に示す図である。

[図 5]特許文献 4に記載の液晶表示装置にお!/、て、黒揷入駆動を行った場合の輝度むらが発生する原因を説明するための図であり、垂直走査期間 V— Total： 1116H、有効表示期間 V— Disp : 1080H、垂直帰線期間 V— Blank : 36Hおよび均等処理期間 46Hを模式的に示す図である。

[図 6]図 5に示す液晶表示装置における、 CS電圧波形、ゲートクロック信号 GCKの波形、第 1行、第 a行、第 b行、第 c行、第 d行、第 e行および第 f行（20画素行ごと）の画素の副画素に印加される電圧波形を示す図である。

園 7] (a)および (b)は、図 5に示す液晶表示装置において副画素に印加される、映像書き込み期間の平均電圧および黒書き込み期間の平均電圧を示す図であり、 (a) は第 1行、第 a行、第 b行、および第 d行の副画素について、（b)は第 c行、第 e行および第 f行の副画素につ!/、て、各平均電圧を示して!/、る。

[図 8]図 7に示す液晶表示装置の液晶の応答波形を模式的に示す図であり、入力波形 Aは図 7 (a)に対応し、入力波形 Bは図 7 (b)に対応する。

園 9]本発明による実施形態の液晶表示装置において黒揷入駆動を行った場合に輝度むらの発生を防止できることを説明するための図であり、入力映像信号の垂直走査期間 V— Totalが 1116Hのときに、表示パネルにおける有効表示期間 V—Dis pを 1080H'、垂直帰線期間 V— Blankを 30H'とし、表示パネルにおける 1垂直走查期間（ 1フレーム）を 1110H 'とした場合を示す。

園 10]図 9に示す液晶表示装置における、 CS電圧波形、ゲートクロック信号 GCKの波形、第 1行、第 a行、第 b行、第 c行、第 d行、第 e行および第 f行（20画素行ごと）の画素の副画素に印加される電圧波形を示す図である。

[図 11]図 9に示す液晶表示装置において、第 1行、第 a行、第 b行、第 c行、第 d行、第 e行および第 f行の画素の副画素に印加される、映像書き込み期間の平均電圧および黒書き込み期間の平均電圧を示す図である。

[図 12]図 11に示す液晶表示装置の液晶の応答波形を模式的に示す図である。園 13]本発明による実施形態の液晶表示装置における調整期間（第 2期間）の付近の CS電圧の波形を示す図であり、調整期間（第 2期間）が CS電圧の 1周期と等しい場合 (好ましい例)を示す。

園 14]本発明による実施形態の液晶表示装置における調整期間（第 2期間）の付近の CS電圧の波形を示す図であり、調整期間（第 2期間）が CS電圧の 1周期よりも短 Vヽ場合 (好ましくなレ、例)を示す。 [図 15]本発明による実施形態の液晶表示装置 100の構成を模式的に示す図である

[図 16]図 15に示した液晶表示装置 100のソースドライバ 70が有する出力部の回路構成を模式的に示す図である。

[図 17]液晶表示装置 100における CSI駆動を説明するための図であり、（a)はアナ口グ信号電圧 d (i)、（b)は短絡制御信号 Csh （c)はソースバスラインの電位 S (i) (d) および（e)は画像データ書き込みパルス Pwと黒電圧印加パルス Pbとを含む走査信号電圧 G (j)および G (j + 1)、（f)は画素（副画素）に印加される電圧の波形をそれぞれ示している。

[図 18]特許文献 3に記載されている液晶表示装置 200の画素分割構造を模式的に示す図である。

[図 19]液晶表示装置 200の画素構造に対応した電気的な等価回路を示す図である

[図 20] (a) （f)は、液晶表示装置 200の駆動に用いられる各種の電圧波形を示す図である。

[図 21]液晶表示装置 200における副画素間の液晶層への印加電圧の関係を示す図である。

符号の説明

10 画素

10a, 10b 畐幌素

12 走査線 (ゲートバスライン）

14a 14b 信号線（ソースバスライン）

16a, 16b TFT

18a, 18b 畐幌素電極

50 表示部

60 表示制御回路

70 ソースドライノ

80 ゲートドライバ 90 CS電圧制御回路

100、 200 液晶表示装置

発明を実施するための最良の形態

[0043] 以下、図面を参照しながら本発明による実施形態の液晶表示装置およびその駆動方法を説明する。なお、本発明による実施形態の液晶表示装置の画素は上述した特許文献 3に記載されている画素と同様の構造を有しており、補助容量配線 (CSバスライン）の接続形態は特許文献 4に記載されて!/、るもの何れであってもよ!/、。特許文献 3および 4の開示内容の全てを参考のために本明細書に援用する。

[0044] まず、図;!〜 4および図 5〜8を参照して、特許文献 4に記載されている液晶表示装置およびその駆動方法の問題点を説明する。ここでは、液晶表示装置の動画特性を改善するために、有効表示期間に画像データを書き込み、垂直帰線期間に黒データを書き込む駆動方法を採用すると、垂直帰線期間における黒データの書き込みタイミングと CS電圧の振動波形との位相関係を全ての画素に対して一定とすることが出来ず、画像に明暗の輝度差が生じてしまうという問題を説明する。

[0045] この問題は、データ書き込みのタイミングと CS電圧の振動波形との位相関係の不整合に起因しており、垂直走査期間の長さと CS電圧の振動波形との関係についてまず説明する。

[0046] ここで、「垂直走査期間 (V— Total)」とは、表示信号電圧を書き込むためにある走查線が選択され、次の表示信号電圧を書き込むためにその走査線が選択されるまでの期間と定義することにする。また、ノンインターレース駆動用の入力映像信号の場合の 1フレーム期間およびインターレース駆動用の入力映像信号の 1フィールド期間を「入力映像信号の垂直走査期間 (V— Total)」と呼ぶ。通常、液晶表示装置における 1垂直走査期間は、入力映像信号の 1垂直走査期間に対応する。以下では、簡単のために、 1垂直走査期間 = 1フレーム期間とし、液晶表示パネルの 1垂直走査期間が入力映像信号の 1垂直走査期間に対応する場合について説明する。但し、本発明はこれに限られず、例えば、入力映像信号の 1垂直走査期間（例えば l/60se c)に対して、液晶表示パネルの 2垂直走査期間（2 X l/120sec)を割り当てる、いわゆる 2倍速駆動（垂直走査周波数が 120Hz)などにも適用できる。 [0047] 入力映像信号の垂直走査期間 (V— Total)は、映像を表示する有効表示期間 (V — Disp)と、映像を表示しない垂直帰線期間（V— Blank)とからなっており、映像を表示する有効表示期間は液晶パネルの表示エリア（有効な画素の行数）により決定される力垂直帰線期間は信号処理のための期間であるため、必ずしも一定ではなぐ例えばテレビ受像機を製造するセットメーカによって異なる。例えば、表示エリアの画素行数が 1080行である場合、有効表示期間は 1080 X水平走査期間（H)であり（1080Hと表記する）一定であるが、垂直帰線期間を 30Hとして垂直走査期間 (V —Total)を 1110Hとする場合もあれば、垂直帰線期間を 36Hとして垂直走査期間（ V—Total)を 1116Hとする場合もある。さらには、 1垂直走査期間毎に垂直帰線期間を奇数と偶数とする場合すらある。

[0048] まず、図 1〜図 4を参照して、垂直走査期間 V—Totalが 1110H、有効表示期間 V

Dispは 1080Hで、垂直帰線期間 V— Blankは 30Hの場合を示す。 1Hは 14· 96 s (1 ÷ 60 ÷ 1110と概ね等し!/、）とした（ ÷は除算を示す)。

[0049] 図 1に示すように、 V— Totalの内で、映像書き込みの期間が 825Hで、黒揷入（黒表示）期間が 285Hとする。黒揷入駆動方法の詳細は後述する。図 1において均等処理期間 40Hとしているのは、特許文献 4に記載されている CS電圧の波形を制御する方法において第 2波形とする期間であるが、この例では第 2波形は必要ない。

[0050] 例えば、 10種類（10相）の CS電圧（CS幹線）を備える特許文献 4に記載されている Typellの液晶表示パネルにおいて、 CS電圧が 20Hの周期 Pで振動している場

A

合を考える。この場合、 ¥—丁₀ &1が1110^1の場合、 V—Totalの値が 20Hの半整数倍（55. 5倍）となるので、フレーム毎に書き込み極性が反転するフレーム反転駆動を行う場合、図 2の最上段に示したように、複数のフレームに亘つて CS電圧は 20 H周期の連続した矩形波となる。 CS電圧の波形の直下に示す波形は、ゲートクロック信号 GCKの波形であり、この周期が 1Hに対応する。

[0051] 図 2中に、 Line― 1、 Line― a、 Line― b、 Line― c、 Line― d、 Line― eで示す電圧波形は、それぞれ、第 1行、第 a行、第 b行、第 c行、第 d行および第 e行（20画素行ごと）の画素の副画素に印加される電圧波形を示している。また、各副画素に印加される電圧波形の上に示す小さなパルス電圧はハイレベルにされたゲート電圧を示しており、白抜きのノルス電圧が画像データ書き込み用ノルス（後述の Pwに対応する。）で、黒いパルス電圧が黒書き込み用のゲート電圧（後述の Pbに対応する）を示している。

[0052] 第 a行に注目すると、まず正極性書き込みのフレームにおいて、画像データ書き込み用のノルスが印加され (ゲート信号がハイレベルにされ）、ソースバスラインを介して画像データ信号が副画素に書き込まれ、副画素に印加される電圧が上昇する。その後、画像データ書き込み用のノルスの印加が終わってから最初の CS電圧の変化 (ここでは上昇）に伴って、副画素の印加電圧が上昇した後、 CS電圧に同期して振動する。この副画素は明副画素であり、 825Hの映像書き込みの期間の副画素の平均電圧（Vcomとの差）は VI— aとなる。画像データ書き込み用のパルスの印加から 8 25H経過後に黒書き込み用のノルスが印加され、黒電圧が副画素に書き込まれ、副画素に印加される電圧が低下する。このとき副画素の充電特性等が理想的であれば、副画素に印加される電圧は黒電圧 (Vcom)まで低下する。黒書き込み用のパルスの印加が終わって力、ら最初の CS電圧の変化（ここでは降下）に伴って、副画素の印加電圧が降下した後、 CS電圧に同期して振動する。図示した例は、 285Hの黒書き込み期間の副画素の印加電圧の平均値が Vcomと一致するように示している。

[0053] 次の負極性書き込みのフレームにおいては、副画素の印加電圧が黒電圧レベルにあるときに、画像データ書き込み用のノルスが印加され、ソースバスラインを介して画像データ信号が副画素に書き込まれ、副画素に印加される電圧が降下する。その後、画像データ書き込み用のノルスの印加が終わってから最初の CS電圧の変化（ここでは降下）に伴って、副画素の印加電圧が降下した後、 CS電圧に同期して振動する。 825Hの映像書き込みの期間の副画素の平均電圧（Vcomとの差）は V2— aとな

[0054] 図 3に示すように、 20行ごとの画素行に対応する第 1行、第 a行、第 b行、第 c行、第 d行および第 e行についてみると、それぞれ、正極性のフレームにおける映像書き込みの期間の副画素の平均電圧は VIに等しぐ負極性のフレームにおける映像書き込みの期間の副画素の平均電圧は V2に等しい。従って、連続する 2つのフレームについてみると、第 1行、第 a行、第 b行、第 c行、第 d行および第 e行の副画素の平均輝度はいずれも等しい。また、説明を省略するが、黒書き込みの期間における副画素の平均電圧も連続する 2つのフレームについてみると、上記と同様に、第 1行、第 a行、第 b行、第 c行、第 d行および第 e行のいずれの画素行においても等しい。

[0055] このときの各副画素の液晶の応答波形を模式的に図 4に示す。図 4は、入力波形として映像書き込み期間の平均電圧および黒書き込み期間の平均電圧を示すと共に、各期間における輝度の時間変化を液晶応答特性として示している。図 4に示したように、映像書き込み期間および黒書き込み期間のいずれにおいても、ほぼ所定の輝度に到達するように応答する。全ての画素行において副画素が図 4に示した液晶応答を示すので、均一な表示が得られる。

[0056] 上述したように、垂直走査期間 V— Totalが 1110Hで、 CS電圧の振動の周期 Pが

A

20Hであれば、 V— Totalが CS電圧の振動の周期 Pの半整数倍の関係を満足する

A

ので、有効表示期間および垂直帰線期間の!/、ずれの期間にデータ書き込み（ここでは映像書き込みと黒書き込み）を行う場合でも、データを書き込むタイミングと、対応する CS電圧の波形の位相の関係は、全ての画素について同一なので、表示面の全面に亘つて均一な輝度の表示を行うことが出来る。

[0057] 次に、図 5〜図 8を参照して、垂直走査期間 V—Totalが 1116H、有効表示期間 V — Dispは 1080Hで、垂直帰線期間 V— Blankは 36Hの場合を示す。 1Hは 14· 88 μ sとした。

[0058] 図 5に示すように、 V— Totalの内で、映像書き込みの期間が 825Hで、黒揷入（黒表示）期間力 ¾91Ηとする。図 5において均等処理期間 46Hとしているのは、特許文献 4に記載されている CS電圧の波形を制御する方法において第 2波形とする期間（特許文献 4中の第 2期間）であり、均等処理期間以外の期間（特許文献 4中の第 1期間）において、 CS電圧は 20Hの周期 Pで振動する第 1波形を有し、第 2波形は、 23

A

H毎にハイレベルとローレベルとが切り替わる波形を有して!/、る。第 2波形のハイレべルおよびローレベルは第 1波形のそれらと同じレベルであり、従って平均値も同じである。

[0059] このように、第 2波形を設けて均等処理を行うことによって、各垂直走査期間に映像書き込みのみを行う場合には、図 5からわかるように、全ての画素への書き込みを有効表示期間内に行うことができると共に、連続する 2つのフレームに亘る CS電圧の波形の連続性を保つことが出来た。

[0060] しかしながら、各垂直走査期間内に、映像書き込みと黒書き込みとを行う場合、図 5 力、らゎ力、るように、黒書き込みの一部については有効表示期間内に行うことができず垂直帰線期間内に行う必要が生じる。このときに、画像に明暗の輝度差が生じてしまうことがある。この輝度差が発生する理由を図 6〜8を参照して説明する。

[0061] 図 6は図 2に対応する図面であり、上から順に、 CS電圧の波形、ゲートクロック信号 GCKの波形、および、第 1行、第 a行、第 b行、第 c行、第 d行、第 e行および第 f行（2 0画素行ごと）の画素の副画素に印加される電圧波形を示している。

[0062] 詳細な説明は省略するが、映像書き込みの期間を 825H、黒揷入期間を 291Hとすると、図 6中の最上段の CS電圧波形に X印で示すように、黒電圧の書き込みが均等処理期間（垂直帰線期間を含む）中にも行われるため、黒電圧を書き込むタイミングと CS電圧の振動波形との位相関係が全ての画素行に対して一定にすることが出来ない。

[0063] その結果、図 7 (a)および (b)に各画素行の副画素に印加される電圧を示すように、第 1行、第 a行、第 b行および第 d行の副画素に印加される電圧は図 7 (a)に示す VI ( 正極性書き込みフレーム）または V2 (負極性書き込みフレーム）となるのに対し、第 c 行、第 e行および第 f行の副画素に印加される電圧は図 7 (b)に示す VI ' (正極性書き込みフレーム）または V2' (負極性書き込みフレーム）となる。

[0064] このときの各副画素の液晶の応答波形を模式的に図 8に示す。図 8は、入力波形として映像書き込み期間の平均電圧および黒書き込み期間の平均電圧を示すと共に、各期間における輝度の時間変化を液晶応答特性として示している。図 8における入力波形 Aは図 7 (a)に対応し、入力波形 Bは図 7 (b)に対応する。図 8に示したように、入力波形 Aに対する液晶応答 Aと、入力波形 Bに対する液晶応答 Bとは異なる。特に、黒書き込みのタイミングがずれるために、黒書き込み期間に到達する輝度レベルが異なっている。したがって、液晶応答 Aの時間平均と液晶応答 Bの時間平均とは一致せず、その結果、明暗の輝度むら（筋むら）が視認されることがある。

[0065] 次に、図 9〜図 14を参照して、本発明の実施形態の液晶表示装置およびその駆動方法を説明する。

[0066] 図 1〜4を参照して説明したように、入力映像信号の垂直走査期間 V— Totalが理想値 (水平走査期間の倍数として表した場合の値)を有していれば垂直帰線期間にデータ書き込みを行っても問題は発生せず、図 5〜8を参照して説明したように、入力映像信号の垂直走査期間 V— Totalが理想値からずれた場合に問題が発生する。入力映像信号の垂直走査期間 V— Totalの理想値は例えばフレーム反転駆動の場合は上述したように、 CS電圧の振動の周期 Pの半整数倍と一致する値である。し

A

力、しながら、入力映像信号の垂直走査期間 V— Totalの理想値はこれに限られず、駆動極性のシークェンス（+ +—一）など CS配線の接続形態にも依存する力 S、 CS電圧の振動の周期 Pの整数倍または半整数倍である。

A

[0067] 本発明による実施形態の液晶表示装置は、入力映像信号の 1水平走査期間を 1H とし、入力映像信号の 1垂直走査期間を V— Totalとするとき、液晶表示パネルの 1 水平走査期間が 1Hと等しい ΙΗοである第 1期間と、 1Hと異なる ΙΗηである第 2期間 (調整期間）とによって垂直走査期間 V— Totalを構成することができる。すなわち、入力映像信号の 1水平走査期間（1H)に対して、表示パネルの 1水平走査期間として、 1Hと異なる ΙΗηを部分的に用いることによって、 1垂直走査期間に含まれる水平走査期間の数を調整することができる。従って、入力映像信号の V— Totalが理想値力、らずれた場合であっても、適当な Hnを求めることによって、表示パネルの垂直走查期間に含まれる水平走査期間の数を理想値とすることが出来る。なお、表示パネルの垂直走査期間は入力映像信号の垂直走査期間と等しい。

[0068] 本実施形態の液晶表示装置は、複数の画素を有する表示パネルと、入力映像信号および同期信号を受け取り表示パネルに画像を表示させる表示制御回路とを備える。入力映像信号および同期信号は複合映像信号として供給されることもある。

[0069] 表示制御回路は、表示パネルに供給するゲートクロック GCKの数によって水平走查期間を制御している。従って、 1フレーム当たりのゲートクロック GCKの数が理想値 (例えば 1110)となるように制御すればよい。この方法によれば、入力映像信号の V Totalによらず、常に理想的な V— Total値を得ることが可能となる。

[0070] V— Totalの全てにわたって水平走査期間を変更する必要は無ぐ V— Totalの一部の期間（第 2期間）においてのみ 1Hと異なる ΙΗηとすることが好ましい。このとき、 CS電圧は、第 1期間においては Hoの整数倍の周期で振動し、第 2期間においては Hnの整数倍の周期で振動する波形となる。

[0071] また、第 2期間は連続した 1つの期間とすることが好ましい。言い換えると、第 2期間は連続する複数の水平走査期間で構成されていることが好ましい。さらに、第 2期間は ΙΗηの整数倍であることが好ましい。このように水平走査期間を調整することによつて、第 2期間に含まれる CS電圧の振動の周期を整数とすることが出来る。

[0072] フレーム反転駆動の場合には、第 2期間に含まれる CS電圧の振動の周期を整数とすることが好ましい。例えば、以下に例示するように、 10相の CS電圧は、 20水平走查期間の周期で振動し、周期の 1/10ずつ（2水平走査期間ずつ）位相がシフトした波形を有しているので、第 2期間を連続した 20水平走査期間（CS周期と同一）とすることによって、 CS電圧の平均値を第 1期間と第 2期間とにおいて同じにできる。

[0073] さらに、第 2期間は、垂直帰線期間 V— Blank内に設けることが好ましい。これは、表示データの取り込みミスを回避するためである。一般的な液晶表示装置では 1H毎に 1行分のデータを受け取り、 1H毎に 1行分の書き込み動作を行っている。したがつて、入力信号の速度と書き込み信号の速度が異なる場合には前記関係が破綻する。これを回避するためには 1フレーム分のデータを蓄積するメモリーが必要となり、コスト高になる。一方、垂直帰線期間 V— Blankは有効な入力信号が無い期間であるため、水平走査期間の長さ（実時間）が変化しても、前記関係が破綻することは無い。

[0074] 図 9〜図 14を参照して説明する本発明の実施形態の液晶表示装置は、図 5〜図 8 を参照して説明した従来の液晶表示装置 (特許文献 4)における問題点を解決することができる。垂直走査期間 V— Totalは 1116H、有効表示期間 V— Dispは 1080H で、垂直帰線期間 V— Blankは 36Hの場合を示す。 1Hは 14· 88 sである。

[0075] 本発明の実施形態では、水平走査期間の長さを調整するので、実時間長さが異なる複数の水平走査期間が登場する。そこで以下のように区別することにする。

[0076] まず、「H」は、これまでの説明と同様に、入力映像信号の水平走査期間を表すことにする。従って、入力映像信号について V—Total = m X H、 V— Disp = m X H、 V o

-Blank= (m-m ) X Hと表せる（m、 mは正の整数）。ここで例示している場合、 m = 11 16、 m = 1080、（m— m ) = 36ということになる。

0 0

[0077] 液晶表示パネルについて、 V— Disp = m X Ho、 V— Blank=m X Ho + m X Hn

0 1 2 と表され、且つ、 m +m +mが上記の理想値となる、 m、 mおよび Hnを求めること

0 1 2 1 2

になる。ここでは、理想値は 1110である。なお、 Hoは Hと同じ実時間長さを有するが、液晶表示パネルについての水平走査期間を表すために表記を区別している。

[0078] 図 10は、図 6に対応する図であり、上から順に、 CS電圧の波形、ゲートクロック信号 GCKの波形、および、第 1行、第 a行、第 b行、第 c行、第 d行、第 e行および第 f行（2 0画素行ごと）の画素の副画素に印加される電圧波形を示している。

[0079] 図 10中に、 1110H，と記載したように、液晶表示パネルの 1フレームに含まれる水平走査期間の数を理想値 1110とする。 H'は理想値を得るために必要な水平走査期間を概念的に示しているに過ぎず、特定の実時間を有する期間ではない。

[0080] 図 10に示した例では、 1Η= 1Ηο = 14· 88〃s、m = 1080、 m = 10、 m = 20、

0 1 2

Hn= 19. 34〃sとすることによって、 m +m +m = 1110を得ている。もちろん、 V

0 1 2

Totaliま等しく、 1116H= 1090Ho + 20Hnも当然 ίこ成立してレヽる。

[0081] このように、水平走査期間 Hnが入力映像信号の Ηと異なる第 2期間（調整期間）を設けることによって、図 10中の最上段の CS電圧波形に X印で示すように、黒電圧の書き込みを垂直帰線期間内にも行っているにも拘わらず、黒電圧を書き込むタイミングと CS電圧の振動波形との位相関係が全ての画素行に対して一定になっている。

[0082] その結果、図 11に示すように、 20行ごとの画素行に対応する第 1行、第 a行、第 b行、第 c行、第 d行、第 e行および第 f行の全てについて、それぞれ、正極性のフレームにおける映像書き込みの期間の副画素の平均電圧は VIに等しぐ負極性のフレームにおける映像書き込みの期間の副画素の平均電圧は V2に等しい。従って、連続する 2つのフレームについてみると、第 1行、第 a行、第 b行、第 c行、第 d行、第 e行および第 f行の副画素の平均輝度はいずれも等しい。また、説明を省略するが、黒書き込みの期間における副画素の平均電圧も連続する 2つのフレームについてみると、上記と同様に、第 1行、第 a行、第 b行、第 c行、第 d行、第 e行および第 f行のいずれの画素行にぉレ、ても等しレ、。

[0083] このときの各副画素の液晶の応答波形を模式的に図 12に示す。図 12は、入力波形として映像書き込み期間の平均電圧および黒書き込み期間の平均電圧を示すと共に、各期間における輝度の時間変化を液晶応答特性として示している。図 12に示したように、映像書き込み期間および黒書き込み期間のいずれにおいても、ほぼ所定の輝度に到達するように応答する。全ての画素行にお!/、て副画素が図 12に示した液晶応答を示すので、均一な表示が得られる。

[0084] 次に、 m、 mおよび Hnの求め方を説明する。第 1期間の CS電圧の振動の周期を

1 2

Pとし、 Pに含まれる水平走査期間の数を Tscとする。

A A

[0085] まず、 mを求める。

1

m = Tcs X (n + \/ 2)— m

1 1 0

0 ≤ m ≤ m、ここで、 nは正の整数である。

1 0 1

但し、最適値は 0≤m < Tcsである。

1

[0086] 次に、 mを求める。

m = Tcs X n、ここで、 nは正の整数である。

但し、最適値は、（Tcs/2) Xn + (Tcs/2) X (n -1)≤ (m— m ) m≤ (Tcs/

2 2 0 1

2) Xn + (Tcs/2) X (n +1)である。

[0087] 最後に、 m +m +mを求める。

0 1 2

[0088] Hnは [mXHo—（m +m ) XHo]÷mから求められる。

0 1 2

[0089] 上記の例について説明する。まず、入力信号から、 m=1116、 m =1080、 Tsc o

=20が求められる。

[0090] まず、 mを求める。

1

m =20X (n +1/2) -1080

1 1

0≤mより 54≤n

1 1

n =54のとき、 20X54. 5-1080 = 10

1

n =55のとき、 20X55. 5-1080 = 30

1

最適値は、 0≤m<20であるため、 m =10(n =54)が得られる。

1 1

[0091] 次に、 mを求める。

m = 20Xn

最適値 nは、（20/2) Xn + (20/2) X (n -1)≤36~10≤ (20/2) Xn + (20 < (n + 1)

n =0 - 10≤26≤10 NG

n = 1 10≤26≤30 OK

n = 2 30≤26≤50 NG

となるので、最適 n₂= l、 m₂ = 20が得られる。

[0092] 従って、 m +m +m = 1080+ 10 + 20 = 1110力 S得られる。

0 1 2

[0093] なお、 Hnは、 (1116 X Ho- (1080+ 10) X Ho) ÷ 20 = l . 3Hoとして求められる

〇

[0094] 図 13に得られた本実施形態の液晶表示装置における調整期間（第 2期間）の付近の CS電圧の波形を示す。例示したように、調整期間（第 2期間）が CS電圧の 1周期と等しいと、 10相の CS電圧 CS；!〜 CS10の全てにおいて調整期間の平均電圧が他の期間の平均電圧と一致するので好ましい。

[0095] 図 14に示すように、調整期間が CS電圧の 1周期よりも短いと、 CS電圧の調整期間の平均電圧が一致しな!/、と!/、う不都合が生じる。

[0096] なお、上記の実施形態においては、電気的に独立な補助容量幹線の数を補助容量配線 (CSバスライン）の数よりも少なくする構成（特許文献 4に記載の Typelまたは Typell)について説明したが、もちろん、補助容量配線のそれぞれに独立に CS電圧を供給する構成を採用することもできる。この場合、 CS電圧は、 1垂直走査期間内にゲート電圧がローレベルとされてから少なくとも 1回以上はレベル変化を行う必要がある。また、例えば、ゲートバスラインの 2倍の補助容量配線と各補助容量配線にそれぞれ独立に CS電圧を供給する構成を備えた液晶表示装置において、ゲート電圧力 Sローレベルとされてから 1回だけ CS電圧のレベル変化を行う場合は、 1垂直走査期間内で、ゲート電圧がローレベルとされてから CS電圧がレベル変化を行うまでの時間あるいは、 CS電圧のレベル変化を行った後次にゲート電圧がハイレベルとされるまでの時間を全表示ラインにお!/、て等しく設定することが望ましレ、。

[0097] また逆に、複数の補助容量配線に対して補助容量幹線を設ける構成を採用すると、 1つの補助容量幹線に接続された当該複数の補助容量配線の CS電圧の振動の振幅を正確に一致させられるという利点が得られる。もちろん、多数の独立な電圧を用意するよりも回路構成を簡単にできるという利点も得られる。

[0098] 次に、本発明による実施形態の液晶表示装置に好適に用いることが出来る黒揷入駆動方法を説明する。

[0099] 図 15に本発明による実施形態の液晶表示装置の構成を模式的に示す。液晶表示装置 100は、表示部 50、表示制御回路 60、ソースドライバ 70およびゲートドライバ 8 0、さらに、 CS電圧制御回路（CSコントロール回路） 90を備えている。典型的には、ソースドライバ 70、ゲートドライバ 80および CS電圧制御回路 90は、表示部 50を有する液晶セル (特に TFT基板）に一体に形成される力、、あるいは、 ICとして実装される。

TFT基板とカラーフィルタ基板を備える液晶セルと、ソースドライバ 70、ゲートドライノ 0および CS電圧制御回路 90をまとめて、液晶表示パネルと呼ぶ。

[0100] 表示部 50は、特許文献 3や特許文献 4に記載されている液晶表示装置の何れかのマルチ画素構造を有している。特に、画素開口率の観点から、特許文献 4に記載されて!/、る Typellの構成を採用することが好ましレ、（特許文献 4の図 15 (b)参照）。 Ty pellの構成を採用すると、列方向に隣接する 2つの画素の一方の副画素の補助容量対向電極と他方の副画素（前記一方の副画素と前記他方の副画素は列方向に隣接する）の補助容量対向電極とを共通の CSバスラインに接続し、この CSバスラインを列方向に隣接する 2つの画素の間に配置することによって、 CSバスラインを遮光層としても機能させることが可能となり、 CSバスラインの本数を減らせる上に、別途設ける必要があった遮光層を省略することにより、画素開口率を向上できるという利点が得られる。また、電気的に独立な CS幹線の数を L (Lは偶数）とするとき、振動電圧の振動の周期を水平走査期間の 2 X K X L倍 (Kは正の整数）とすることができる。

[0101] 表示制御回路 60は、外部の信号源から、表示すべき画像を表すデジタルビデオ信号 Dv、デジタルビデオ信号 Dvに対応する水平同期信号 HSYおよび垂直同期信号 VSYと、表示動作を制御するための制御信号 Dcとを受け取り、これらの信号 Dv、 HSY、 VSYおよび Dcに基づいて、デジタルビデオ信号 Dvが表す画像を表示部 50 に表示させるための信号として、データスタートパルス信号 SSPと、データクロック信号 SCKと、短絡制御信号 Cshと、表示すべき画像を表すデジタル画像信号 DA (デジタルビデオ信号 Dvに相当する信号）とをソースドライバ 70に出力する。ここで、短絡制御信号 Cshは、後述するように、本実施形態の液晶表示装置における黒揷入駆動に特徴的な信号であり、 1ドット反転駆動において極性が互いに異なる信号電圧が供給される隣接ソースバスライン間（例えばソースバスライン SL1と SL2との間、ソースバスライン SL2と SL3との間）を短絡させるタイミングを制御する信号である。

[0102] 表示制御回路 60は、また、ゲートドライバ 80に、ゲートスタートパルス信号 GSPと、ゲートクロック信号 GCKと、ゲートドライバ出力制御信号 GOEとを出力すると共に、 C Sコントローノレ回路 90に、ゲートスタートパルス信号 GSPと、ゲートクロック信号 GCK とを出力する。ここで、本実施形態の液晶表示装置 100が有する表示制御回路 60は、上述したように、表示制御回路 60に入力されたデジタルビデオ信号 Dvの V— Tot al (VSYの周期に対応）および水平走査期間 H (HSYの周期に対応）に基づ!/、て、調整水平走査期間 Hnを求め、 Hoおよび Hnの期間およびタイミングを制御する GC K信号を生成し、これをゲートドライバ 80および CS電圧制御回路 90に出力する。この動作によって、入力映像信号であるデジタルビデオ信号 Dvの V— Totalに拘わらず、 CS電圧の振動が GCKの一定カウント数毎に切り替わるように制御され、明暗むらの無い、高品位の表示が可能となることは上述の通りである。尚、 GCKの周期を変更する調整期間を垂直帰線期間内に設定することにより、ソースドライバにおけるデータの入出力を制御する SSP、 SCKについては変更せず、入力信号で規定される値を用いることも出来る。なぜなら、垂直帰線期間は表示に有効なデータの無い期間であるからである。

[0103] ソースドライバ 70は、デジタル画像信号 DAとソースドライバ用のスタートパルス信号 SSPおよびクロック信号 SCKとに基づき、デジタル画像信号 DAの表す画像の各水平走査線における画素値に相当するアナログ電圧としてデータ信号電圧 S (l)、 S (2)、 · · · · S (m)を 1水平走査期間毎に順次生成し、これらのデータ信号電圧 S (1)、 S (2)、 · · · · S (m)をそれぞれソースバスライン SL1、 SL2、 · · · · SLmに供給する。本実施形態の液晶表示装置 100は、液晶層に印加される電圧の極性（対向電圧を基準とする）を 1垂直走査期間（ここでは 1フレームと一致する。）に反転させると共に、 1 ゲートバスライン毎および 1ソースバスライン毎に反転させる駆動（いわゆる 1ドット反転駆動）を行う。 [0104] ソースドライバ 70は、データ信号電圧の極性を反転する際に、隣接する逆極性のソースバスラインを電気的に短絡させる（チャージを共有させる）期間を設けることにより、黒揷入駆動を行う。以下、この黒揷入駆動方法をチャージ'シェアリング 'インパルス（CSI)駆動方法と呼ぶ。但し、チャージシェアリング期間中の画素は黒 (0階調)表示状態になる必要は必ずしも無ぐ白表示（例えば、 256階調表示の場合の 255階調）状態の 40%程度の輝度（階調）となればよい。また、 1垂直走査期間において、各画素にチャージシェアリング期間を設ける回数は、 1回に限られず、 2以上であっても良い。一般にデータ信号電圧の書き込み（映像書き込みともいう。）は 1垂直走査期間に 1回なので、データ信号電圧を十分に書き込む（画素容量を十分に充電する）時間を確保するために、チャージシェアリング期間はデータ信号電圧の書き込み期間よりも短く設定されること力 S好ましい。また、擬似インパルス駆動の効果を得るためには、 1垂直走査期間における黒表示期間の割合は 20%以上 50%以下であることが好ましい。

[0105] CSI駆動方法は、消費電力を低減できるという利点を有しており、さらに、ソースドラィバ 70からデータ信号電圧と共に黒電圧を供給する駆動方法に比べ、ソースドライバ 70の負荷を低減できると!/、う利点も有して!/、る。

[0106] 図 16を参照して、 CSI駆動を行うためにソースドライバ 70が有する出力部の構成を説明する。

[0107] ソースドライバ 70の出力部は図 16に示すように、デジタル画像信号 DAに基づいて生成されたアナログ信号電圧 d (l)、（1 (2) · · '(Km)を受け取り、アナログ信号電圧 d ( 1)、（1 (2) · · ' d (m)をインピーダンス変換することによって、データ信号電圧 S (l)、 S (2)、 · · · · S (m)を生成し、それぞれソースバスライン SL1、 SL2、 · · · · SLmに供給する。インピーダンス変換は、電圧ホロヮとしての m個のバッファ 31を用いて行われる。各バッファ 31の出力端子にはスイッチング素子としての第 1MOSトランジスタ SWa が接続されており、各バッファ 31からのデータ信号電圧（S (i)と表記する。 iは;!〜 m までの整数）は、第 1MOSトランジスタ SWaを介してソースドライバ 70の出力端子から出力される。また、ソースドライバ 70の隣接出力端子間は、スイッチング素子としての第 2MOSトランジスタ SWbによって接続されている。第 2MOSトランジスタ SWbのゲート端子には短絡制御信号 Cshが与えられ、第 1MOSトランジスタ SWaのゲート端子にはインバータ 33によって上記短絡制御信号 Cshを論理反転させた信号が与えられる。従って、短絡制御信号 Cshが非アクティブ（ローレベル）の時には第 1MO Sトランジスタ SWaがオンし、第 2MOSトランジスタ SWbがオフするので、各バッファ 3 1からのデータ信号電圧 S (i)が第 1MOSトランジスタ SWaを介してソースドライバ 70 力も出力される。一方、短絡制御信号 Cshがアクティブ (ノ、ィレベル）の時には、第 1 MOSトランジスタ SWaがオフし、第 2MOSトランジスタ SWbがオンするので、各バッファ 31から出力されるデータ信号電圧 S (i)はソースバスライン（SL1、 SL2 - - - SLm) には供給されず、ソースバスライン（SL1、 SL2 " ' SLm)の内で互いに隣接するソースバスラインが第 2MOSトランジスタ SWbを介して互いに短絡される。

[0108] 次に、図 17 (a)〜（d)を参照して液晶表示装置 100の動作を説明する。図 17 (a) 〜（d)は、液晶表示装置 100における各信号波形を模式的に示している。図 17中の VSdcはデータ信号電圧 S (i)の直流レベルを示しており、一般に、対向電極電位（V com)と等し!/、と扱って差し支えな!/、。

[0109] ソースドライバ 70は、図 17 (a)に示すように、 1水平走査期間（1H)毎に極性反転するアナログ信号電圧 d (i)を生成する。本実施形態の液晶表示装置においては、上述したように、 1水平走査期間は一定ではなぐ 1垂直走査期間内に、 1水平走査期間が ΙΗο (元の入力映像信号の映像データの 1水平走査期間（1H)と等しい）である期間（通常期間）と、 ΙΗοよりも長!/、調整水平走査期間 ΙΗηとなる期間 (調整期間）が含まれる力ここでは、 CSI駆動方法の説明のためにこれらを区別せず 1Hと表すことにする。

[0110] 表示制御回路 60は、図 17 (b)に示す短絡制御信号 Cshを生成する。短絡制御信号 Cshは、各アナログ信号電圧 d (i)の極性が反転する時刻を含むごく短い所定の期間（典型的には 1水平帰線期間程度の短!/、期間) Tshだけハイレベルとなる。 Tshがハイレベルにある期間を「短絡期間」または「チャージシェア期間」という。図 16を参照して上述したように、短絡制御信号 Cshがローレベルにあるときには、各アナログ信号がインピーダンス変換されたデータ信号電圧 S (i)がソースバスラインに出力され、 Cshがハイレベルにあるときには隣接するソースバスラインが互いに短絡させられる。液晶表示装置 100はドット反転駆動されているので、隣接するソースバスラインに供給されている電圧は互いに逆極性であり、且つ、その絶対値は概ね等しい（隣接画素で表示するデータの相関関係が強いため）。従って、隣接するソースバスラインを互いに短絡させると、ソースバスライン SL1、 SL2 ' ' ' SLmの電圧はデータ信号電圧 S (i)の直流レベル VSdcとほぼ等しくなる。すなわち、ソースバスラインの SL1、 SL 2 · · ' SLmの電位は、対向電極電位 Vcomとほぼ同じになり、画素の液晶層には殆ど電圧が印加されない状態、実質的に黒電圧が印加された状態（少なくともしきい値電圧以下の電圧が印加された状態）となり、実質的に黒書き込みが行われる。

[0111] 図 17 (c)において S (i)で示している電圧波形は、正確にはバッファ 31から出力されるデータ信号電圧 S (i)では無ぐ S (i)が供給されるソースバスラインの電位を示している。すなわち、図 17 (c)に示す波形は、短絡期間 Tsh以外の期間においてはデータ信号電圧 S (i)となり、短絡期間 Tshにおいてはデータ信号電圧の直流レベル V Sdc (対向電極電位 Vcomと概ね等しい）となる。なお、このように、データ信号電圧 S (i)の極性反転時に隣接ソースバスラインを短絡することによって各ソースバスラインの電圧を VSdcまたは Vcomと略等しくするための構成は、ここで例示した構成に限られず、特開平 9 212137号公報、特開平 9 243998号公報および特開平 11 30975号公報など公知の構成を用いることが出来る。

[0112] ゲートドライバ 80は、各データ信号電圧 S (l)、 S (2) · · · S (m)を各画素に所定のタイミングで書き込む（画素容量を充電する）ために、デジタル画像信号 DAの各フレーム期間（各垂直走査期間、図 17中の V)において、ゲートバスライン GL1、 GL2 - - -G Lnをほぼ 1水平走査期間（1H)ずつ順次選択すると共に、後述の黒揷入のためにデータ信号電圧 S (i)の極性反転時に所定の期間 (Tsh)だけゲートバスライン GLj (j = 1、 2…！!)を少なくとも 1回選択する。すなわち、ゲートドライバ 80は、図 17 (d)および（e)に示すように、画像データ書き込みノルス Pwと黒電圧印カロパルス Pbとを含む走査信号電圧 G (j)を対応するゲートバスライン GLjに供給する。

[0113] 画像データ書き込みノルス Pwおよび黒電圧印カロパルス Pbが印加されているゲートバスラインに接続されている TFTはオン状態となる。このことを「当該ゲートバスラインが選択された」と言うこともある。もちろん、 TFTがオフ状態のゲートバスラインは非選択状態にある。ここで、画像データ書き込みノルス Pwは水平走査期間（1H)のうち有効表示期間に相当する有効走査期間に亘つてハイレベルにあるのに対し、黒電圧印カロパルス Pbは水平走査期間（1H)のうち水平帰線期間（水平ブランキング期間 )に相当する短絡期間 Tsh内でハイレベルになる。ここでは、各走査信号電圧 G (j) において、画像データ書き込みパルス Pwと、画像データ書き込みパルス Pwの後に最初に現れる黒電圧印カロパルス Pbとの間は 2/3フレーム期間（（2/3) XV)であり、黒電圧印カロパルス Pbは 1フレーム期間において 1水平走査期間（ 1 H)の間隔で連続して 3つ現れる例を示して!/、る。

[0114] 次に、図 17 (f)を参照して、液晶表示装置 100の j行 i列の画素の輝度の変化を説明する。

[0115] 図 17 (d)に示すようにゲートバスライン GLjに画像データ書き込みパルス Pwが印加されると、図 17 (c)に示したソースバスライン SLiに供給されている画像データ信号電圧 S (i)で画素 (j、 i)が充電される。このとき、画素容量 (液晶容量および補助容量を含む）の充電特性に応じて徐々に充電され保持される。画素容量に充電される電圧の上昇に伴って液晶分子の配向が変化する結果輝度が上昇する。画像データ書き込みパルス p_wがオフにされた後、画素容量はソースバスライン SLiから電気的に切断されるので、黒電圧印カロパルス Pbが印加されるまでの期間 Thd (「画像データ保持期間」という。）に亘つて、画像データ信号電圧 S (i)に対応する輝度を保持する

〇

[0116] 次に、 17 (b)に示すように、短絡制御信号 Cshがハイの期間 Tsh (短絡期間）に黒電圧書き込みパルス Pbが印加されると、そのときには電位が VSdcとなっているソースバスライン SLiに画素容量が接続される。その結果、画素容量に印加される電圧が低下し、それに伴い輝度が低下する。同様に、続く 2回の黒電圧印カロパルス Pbの印加によって、画素容量に印加される電圧はゼロになり黒表示状態となる。

[0117] この後、ゲートバスライン GLjに次の画像データ書き込みパルス Pwが印加されるまでの期間 Tbk (黒表示期間）、黒表示が行われることになる。このように、各フレームに黒表示期間 Tbkが揷入されることによって、ホールド型の液晶表示装置による表示を擬似インパルス化することが出来る。 [0118] 図 17 (d)および（e)からもわ力、るように、画像データ書き込みパルス Pwが現れる時点は走査信号電圧 G (j)毎に 1水平走査期間（1H)ずつずれているので、黒電圧印カロパルス Pbの現れる時点も走査信号電圧 G (j )毎に 1水平走査期間（ 1 H)ずつずれて、全ての表示ラインにつき同じ長さの黒表示期間が揷入される。このようにして、画像データを書き込むための時間（画素充電時間）を短縮することなぐ十分に黒表示期間を揷入すること力できる。また、黒揷入のために、ソースドライバ 70などの動作速度を上げる必要もない。なお、ここでは、 1垂直走査期間に黒電圧印カロパルス Pbを 3 回印加する例を示した力これに限られず、 1回以上の任意の回数とすることが出来る。また、複数回に亘つて印加する場合に、必ずしも全てを連続して印加する必要もない。

[0119] なお、黒揷入駆動方法は、上記の方法に限られず、他の公知の方法 (例えば、特開 2000— 105575号公幸ゃ特開 2001— 265287号公幸等 ίこ記載されてレヽる方法 )を用いることもできる。さらに、ここでは、垂直帰線期間にデータ書き込みを行う駆動方法として黒揷入駆動方法を例示したがこれに限られな!/、。上記 2件の公報の開示内容の全てを参考のために本明細書に援用する。

[0120] なお、上記の説明においては、入力映像信号の 1水平走査期間と表示パネルにおいて画像データを書き込むための 1水平走査期間とが等しい一般的な場合を例示した力例えば、フレームメモリなどを用いて駆動のタイミングを変更する特殊な駆動方法においては、入力映像信号の 1水平走査期間に代えて、表示パネルに画像データを書き込むための標準水平走査期間を 1Hとすることも出来る。標準水平走査期間は、その表示装置の用途に応じて、予め決められる、あるいは、入力映像信号の 1水平走査期間に応じて決められる期間であり、上記の説明における入力映像信号の 1 水平走査期間にそのまま置き換えればよい。

[0121] ここでは、液晶表示装置の実施形態を例に本発明を説明したが、入力映像信号の 1水平走査期間（1H)に対して、表示パネルの 1水平走査期間として 1Hと異なる 1H ηを部分的に用いることによって、 1垂直走査期間に含まれる水平走査期間の数を調整するという技術は、液晶表示装置に限られず、液晶表示装置と同様に、線順次で駆動される表示装置に広く適用できる。本発明は、例えば 30型以上の大型のテレビ受像機用の液晶表示装置に好適に用いられる。

Claims

請求の範囲

[1] 複数の画素を有する表示パネルと、入力映像信号および同期信号を受け取り前記表示パネルに画像を表示させる表示制御回路とを備え、

前記表示制御回路は、前記入力映像信号の 1水平走査期間を 1Hとし、前記入力映像信号の 1垂直走査期間を V— Totalとするとき、前記表示パネルの 1水平走査期間が 1Hと等しい IHoである第 1期間と、 1Hと異なる IHnである第 2期間とによって、垂直走査期間 V— Totalを構成することができる、表示装置。

[2] 複数の画素を有する表示パネルと、入力映像信号および同期信号を受け取り前記表示パネルに画像を表示させる表示制御回路とを備え、

前記表示制御回路は、前記表示パネルへの画像データ書き込みのための標準水平走査期間を 1Hとし、書き込みの 1垂直走査期間を V— Totalとするとき、前記表示パネルの 1水平走査期間が 1Hと等しい IHoである第 1期間と、 1Hと異なる IHnである第 2期間とによって、垂直走査期間 V— Totalを構成することができる、表示装置。

[3] V— totalが有効表示期間 V— Dispと垂直帰線期間 V— Blankとの和で表され、前記第 2期間は前記垂直帰線期間 V— Blank内に形成される、請求項 1または 2に記載の表示装置。

[4] 前記第 2期間は連続する複数の水平走査期間で構成されている、請求項 1から 3のいずれかに記載の表示装置。

[5] 前記第 2期間は IHnの整数倍である、請求項 1から 4のいずれかに記載の表示装置。

[6] 前記複数の画素のそれぞれは、液晶層と前記液晶層に電圧を印加する複数の電極とを有し、行および列を有するマトリクス状に配列されており、

前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧を印加することができる第 1副画素および第 2副画素であって、

前記第 1副画素および前記第 2副画素のそれぞれに対応して設けられた 2つのスィツチング素子を有し、

前記第 1副画素および前記第 2副画素のそれぞれは、

対向電極と、前記液晶層を介して前記対向電極に対向する副画素電極とによつて形成された液晶容量と、

前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向する補助容量対向電極とによって形成された補助容量と、

を有し、

前記対向電極は、前記第 1副画素および前記第 2副画素に対して共通の単一の電極であり、前記補助容量対向電極は、前記第 1副画素と前記第 2副画素とで電気的に独立であって、

前記補助容量対向電極に補助容量配線を介して供給される補助容量対向電圧は、 V— Total内の前記第 1期間においては Hoの整数倍の周期で振動し、前記第 2期間においては Hnの整数倍の周期で振動する、請求項 1から 5のいずれかに記載の表示装置。

[7] 垂直走査期間 V— Totalが有効表示期間 V— Dispと垂直帰線期間 V— Blankとの和で表され、且つ、 V—Total = m X H、 V—Disp = m X Hで表されるとき、

0

V-Disp = m X Ho、 V-Blank=m X Ho + m X Hn、且つ、 m X Hnが前記補

0 1 2 2

助容量対向電圧の前記第 2期間における周期の整数倍である、請求項 6に記載の表示装置。

[8] (m +m ) X Hoは、前記第 1期間における前記補助容量対向電圧の周期の整数

0 1

倍または半整数倍である、請求項 6または 7に記載の表示装置。

[9] 互いに電気的に独立な複数の補助容量幹線を更に有し、前記複数の補助容量幹線のそれぞれは、前記複数の画素の前記第 1副画素および前記第 2副画素が有する前記補助容量対向電極のいずれかに前記補助容量配線を介して電気的に接続されており、

前記複数の補助容量幹線の内で電気的に独立な補助容量幹線は L本 (Lは偶数）の補助容量幹線であって、

前記複数の補助容量幹線のそれぞれが前記補助容量配線に供給する前記補助容量対向電圧は、前記第 1期間におレ、ては Hoの K X L倍または 2 X K X L倍（Kは正の整数であって、 K X Lまたは 2 X K X Lは 4以上）で振動し、前記第 2期間においては、 Hnの KXL倍または 2XKXL倍で振動する、請求項 6から 8のいずれかに記載の表示装置。