WO2007136010A1 - ディジタル信号分波装置及び合波装置 - Google Patents

ディジタル信号分波装置及び合波装置 Download PDF

Info

Publication number
WO2007136010A1
WO2007136010A1 PCT/JP2007/060268 JP2007060268W WO2007136010A1 WO 2007136010 A1 WO2007136010 A1 WO 2007136010A1 JP 2007060268 W JP2007060268 W JP 2007060268W WO 2007136010 A1 WO2007136010 A1 WO 2007136010A1
Authority
WO
WIPO (PCT)
Prior art keywords
filter
signal
frequency
filter bank
demultiplexing
Prior art date
Application number
PCT/JP2007/060268
Other languages
English (en)
French (fr)
Inventor
Kiyoshi Kobayashi
Hiroshi Tanaka
Hiroshi Kazama
Original Assignee
Nippon Telegraph And Telephone Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph And Telephone Corporation filed Critical Nippon Telegraph And Telephone Corporation
Priority to US12/296,758 priority Critical patent/US7936742B2/en
Priority to CA2649007A priority patent/CA2649007C/en
Publication of WO2007136010A1 publication Critical patent/WO2007136010A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J1/00—Frequency-division multiplex systems
    • H04J1/02—Details
    • H04J1/08—Arrangements for combining channels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0264—Filter sets with mutual related characteristics
    • H03H17/0266—Filter banks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0294—Variable filters; Programmable filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J1/00—Frequency-division multiplex systems
    • H04J1/02—Details
    • H04J1/04—Frequency-transposition arrangements
    • H04J1/05—Frequency-transposition arrangements using digital techniques

Definitions

  • the present invention relates to a digital signal demultiplexing device that separates a plurality of frequency-multiplexed signals by digital signal processing, and a digital signal multiplexing device that frequency-multiplexes a plurality of signals by digital signal processing.
  • FIG. 1 is a configuration diagram of a digital signal demultiplexing device described in Patent Document 1, and shows a case where a maximum of eight signals are demultiplexed and output.
  • the digital signal demultiplexer connects 1-input 2-output 2-demultiplex filter banks 81-87 in a dendritic manner. More specifically, the second-stage second demultiplexing filter bank 82 and 83 are connected to the first-stage second demultiplexing filter bank 81, and the second-stage second demultiplexing filter bank 82 is connected to the second-stage second demultiplexing filter bank 82.
  • the demultiplexing filter banks 84 and 85 are connected, and the second demultiplexing filter bank 86 and 87 are connected to the second demultiplexing filter bank 83.
  • each of the two demultiplexing filter banks includes a low-pass filter and a high-pass filter that limit the bandwidth of the input signal, and outputs and high-pass filters of the low-pass filter. It consists of a down sampler connected to each output of the side pass filter.
  • the downsampler has a function of thinning out every other sample value of the input signal, that is, downsampling the sampling frequency to 1Z2.
  • the frequency characteristics of the low-pass filters of the two demultiplexing filter banks 81, 82, 84 and 86 are the filter A of FIG.
  • the frequency characteristics of the high-pass filter is filter B in Fig. 4, and the frequency characteristics of the low-pass filters in the two-divided filter banks 83, 85, and 87 are filter C in Fig. 4, which is also the high-pass filter.
  • the frequency characteristic of the filter is filter D in Fig. 4.
  • a two-demultiplexing filter bank consisting of filters A and B is connected after filter A or the same, and a two-demultiplexing filter bank consisting of filters C and D is connected after filter B or D. is doing. Note that the frequency characteristics of each filter shown in Fig. 4 are normalized by the sampling frequency fs of the input signal to the 2nd-order filter bank.
  • Each of the two demultiplexing filter banks divides the input signal into two on the frequency axis by the low-pass filter and the high-pass filter, and down-samples and outputs each of the divided signals.
  • the digital signal demultiplexing device shown in FIG. 1 performs demultiplexing processing by connecting these two demultiplexing filter banks in a dendritic manner by a predetermined number of stages.
  • the predetermined number of stages is log N for the maximum number N to be demultiplexed.
  • FIG. 5 is a diagram showing the frequency bands of signals that can be processed by the digital signal demultiplexer that demultiplexes up to eight signals shown in FIG. It corresponds to the signal name shown in. Note that the sampling frequency Fs in FIG. 5 is the sampling frequency of the input signal to the first-stage second-division filter bank 81.
  • FIG. 2 is a configuration diagram of the digital signal multiplexing device described in Patent Document 1, and shows a case where up to eight signals are multiplexed and output.
  • the digital signal multiplexer has a 2-input 1-output 2-multiplex filter bank 91-97 connected in a dendritic manner. More specifically, the first-stage 2-multiplex filter banks 91 and 92 are connected to the second-stage 2-multiplex filter bank 95 via the selector 98, and the first-stage 2-multiplex filter banks 93 and 94 are connected. Are connected to the second-stage 2-multiplex filter bank 96 via the selector 98, and the second-stage 2-multiplex filter bank 95 and 96 are connected to the second-stage 2-multiplex filter bank 97 via the selector 98. Connected to.
  • each 2-multiplex filter bank is provided for each of two input signals, and by interpolating a sample value of 0 between each sample value of the input signal, the sampling frequency
  • An up-sampling unit that converts the output signal of one up-sampling unit, a low-pass filter that limits the bandwidth of the output signal of one up-sampling unit, a high-pass filter that limits the bandwidth of the output signal of the other up-sampling unit, The output signal of the side-pass filter and the high-pass filter And an adder for adding and outputting the output signals.
  • the frequency characteristics of the low-pass filters of the two-multiplex filter banks 91, 93, 95, and 97 are the filter A of FIG.
  • the frequency characteristics of the pass filter are filter B in Fig. 4, and the frequency characteristics of the low-pass filters in the two-multiplex filter banks 92, 94, and 96 are filter C in Fig. 4, which is also the frequency of the high-pass filter.
  • the characteristic is filter D in Fig. 4.
  • a 2-multiplex filter bank composed of filters A and B is connected in front of filter A or the same, and a 2-complex filter bank composed of filters C and D is connected in front of filter B or D. is doing. Note that the frequency characteristics of each filter shown in FIG. 4 are normalized by the sampling frequency fs of the output signal of the 2-multiplex filter bank.
  • Each two-multiplex filter bank up-samples two input signals to twice the sampling frequency, respectively, and generates unnecessary harmonic components using a low-pass filter and a high-pass filter, respectively. Remove and output frequency-multiplexed so that they are adjacent in frequency.
  • the digital signal multiplexer shown in FIG. 2 performs the multiplexing process by connecting each of these two multiplexing filter banks in a toothed manner for a predetermined number of stages.
  • the predetermined number of stages is log N for the maximum number N to be combined.
  • the selector 98 connected to the output selects the frequency multiplexed signal output by the two multiplexing filter bank and one signal having the same bandwidth as the frequency multiplexed signal.
  • the output of the selector 98 is the next. This is the input signal for the two-stage multiplexing filter bank.
  • FIG. 5 is a diagram showing the frequency band of signals that can be processed by the digital signal multiplexer that multiplexes up to eight signals shown in FIG. 2 and the frequency positional relationship thereof, and the signal names are shown in FIG. It corresponds to the signal name shown in. Note that the sampling frequency Fs in FIG. 5 is the sampling frequency of the output signal of the 2-multiplex filter bank 97 in the last stage.
  • Patent Document 1 Patent No. 3299952
  • the filter banks of the conventional digital signal demultiplexing device and digital signal multiplexing device shown in FIGS. 1 and 2 use the filters A and B shown in FIG.
  • the force that can be divided into those using filter C and filter D in any of these cases cannot process signals in the frequency band that crosses the boundary. For this reason, depending on the band of the signal and the frequency position in the frequency multiplex signal, what can be processed and what cannot be processed are generated.
  • FIG. 6A uses the signals S41, S32 and S22 of FIG. 5, and FIG. 6B uses the signals S31, S43 to S46 and S34 of FIG.
  • This is a combination that can be processed by a digital signal demultiplexer and a digital signal multiplexer according to the prior art.
  • the signal groups shown in FIG. 6C and FIG. 6D are combinations that cannot be processed by the conventional digital signal demultiplexer and digital signal multiplexer. In this way, the signal that crosses the passband boundary between the low-pass filter and the high-pass filter in the 2-multiplex filter bank has a loss in the frequency spectrum.
  • the present invention removes the restriction on the processable signal described above, and allows a digital signal demultiplexing device and a digital signal multiplexing to flexibly select a signal bandwidth to be used and a frequency position in a frequency multiplexed signal.
  • An object is to provide an apparatus.
  • a digital signal demultiplexing device that solves the above-described problem and outputs a received signal having a plurality of signal powers that are arbitrarily frequency-multiplexed and demultiplexed.
  • the digital signal demultiplexing apparatus includes a multi-stage unit demultiplexing filter bank including one or more filters for filtering an input signal and a down sammbler for down-sampling the output signal of each filter and outputting it. And a frequency conversion 'decimator means for receiving at least one of the received signal and the output signal of each unit branch filter bank.
  • the digital signal multiplexing device includes one or more up-samplers that up-sample and output an input signal, and a filter that removes unnecessary components from the output signal of each up-sampler and outputs the unit signal.
  • a combination filter bank means including a multi-stage connection of wave filter banks, and a frequency conversion interpolator means for outputting at least one signal to be added to one of the output signals of the unit combination filter bank.
  • Frequency conversion 'Interpolator means is a combination of one or more interpolator means connected in series and a frequency conversion means that shifts and outputs the frequency of the signal output by the last interpolator means.
  • the interpolator means includes an up-sampler that up-samples the input signal and outputs the up-sampler. And a filter for outputting to remove unwanted signal components of the force signal, Ru.
  • the digital signal demultiplexing apparatus can use a signal straddling the boundary of the frequency band fixedly divided by the demultiplexing filter bank means by shifting the frequency in the frequency converting means.
  • the amount of frequency shift in the frequency conversion means is determined based on the pass band of the decimator means connected to the subsequent stage. More specifically, the frequency shift amount in the frequency conversion means is determined based on the pass band of the decimator means and the frequency position of the signal to be separated among the signals included in the input signal. In this way, by providing the frequency conversion / decimator means corresponding to the signal straddling the boundary, it becomes possible to process a signal of an arbitrary frequency and band.
  • the demultiplexing filter bank means demultiplexes other signals, and it is not necessary to provide frequency conversion / decimator means for each signal, so that the circuit scale can be reduced.
  • the digital signal multiplexing device can be used by shifting the frequency of the signal straddling the fixed frequency band boundary in the multiplexing filter bank means in the frequency conversion means. Yes.
  • the amount of frequency shift in the frequency conversion means is determined based on the pass band of the interpolator means connected to the previous stage. More specifically, frequency conversion The amount of frequency shift in the means is determined based on the passband of the interpolator means connected to the previous stage and the frequency position in the frequency multiplexed signal of the signal filtered by the filter.
  • the multiplexing filter bank means multiplexes and it is not necessary to provide a frequency conversion interpolator means for each signal, so the circuit scale can be reduced.
  • FIG. 1 is a block diagram of a conventional digital signal demultiplexing device.
  • FIG. 2 is a block diagram of a conventional digital signal multiplexer.
  • FIG. 3A is a configuration diagram of a two-demultiplexing filter bank.
  • FIG. 3B is a configuration diagram of a two-multiplex filter bank.
  • FIG. 4 is a diagram showing frequency characteristics of filters used in the two-band filter bank and the two-band filter bank.
  • FIG. 5 is a diagram showing the frequency band relationship of each signal in a digital signal demultiplexing device and a digital signal multiplexing device for processing a maximum of eight signals according to the prior art.
  • FIG. 6A is a diagram for explaining signals that can be processed in a digital signal demultiplexer and a digital signal multiplexer that perform a maximum of eight signal processes according to the prior art.
  • FIG. 6B is a diagram for explaining signals that can be processed and signals that cannot be processed in a digital signal demultiplexer and a digital signal multiplexer that process up to eight signals according to the prior art.
  • FIG. 6C is a diagram for explaining signals that cannot be processed in a digital signal demultiplexer and a digital signal multiplexer that process a maximum of eight signals according to the prior art.
  • FIG. 6D is a diagram for explaining signals that cannot be processed in the digital signal demultiplexer and the digital signal multiplexer that process a maximum of eight signals according to the prior art.
  • FIG. 7 is a block diagram of a digital signal branching device in an embodiment of the present invention.
  • FIG. 8 is a configuration diagram of a demultiplexing filter bank unit.
  • FIG. 9A is a configuration diagram of a frequency conversion decimator unit.
  • FIG. 9B is a block diagram of a decimator.
  • FIG. 10 is a block diagram of a digital signal multiplexing device in an embodiment of the present invention.
  • FIG. 11 is a configuration diagram of a multiplexing filter bank unit.
  • FIG. 12A is a configuration diagram of a frequency conversion interpolator unit.
  • FIG. 12B is a configuration diagram of an interpolator.
  • FIG. 13 is a diagram showing a relationship between signals usable in the digital signal demultiplexing device and the digital signal multiplexing device in the embodiment of the present invention.
  • FIG. 14A is a block diagram of another embodiment of a digital signal branching device.
  • FIG. 14B is a block diagram of a band-variable two-demultiplexing filter bank.
  • FIG. 15A is a block diagram of another embodiment of a digital signal multiplexer.
  • FIG. 15B is a block diagram of a band-variable two-multiplex filter bank.
  • FIG. 7 is a block diagram of a digital signal branching device in the embodiment of the present invention.
  • the digital signal demultiplexing device of this embodiment includes a demultiplexing filter bank unit 1, a frequency conversion / decimator unit 2, and a switch matrix unit 3.
  • FIG. 8 is a configuration diagram of the demultiplexing filter bank unit 1 of FIG.
  • the demultiplexing filter bank unit 1 is configured by connecting multi-stage branching filter banks 11 to 17 having one input and two outputs in a dendritic manner.
  • the second-stage demultiplexing filter banks 12 and 13 are connected to the first-stage second demultiplexing filter bank 11, and the second-stage demultiplexing filter bank 12 is connected to the second-stage demultiplexing filter bank 12.
  • Wave filter banks 14 and 15 are connected, and the second-stage demultiplexing filter bank 16 and 17 are connected to the second-stage diplexing filter bank 13.
  • each of the two demultiplexing filter banks includes a low-pass filter and a high-pass filter that limit the bandwidth of the input signal, and outputs and high-pass filters of the low-pass filter. It consists of a down sampler connected to each output of the side pass filter.
  • the downsampler has a function of thinning out every other sample value of the input signal, that is, downsampling the sampling frequency to 1Z2.
  • the frequency characteristics of the low-pass filters of the two-divided filter banks 11, 12, 14, and 16 are as follows.
  • the filter is the filter A in Fig. 4
  • the frequency characteristics of the high-pass filter is the filter B in Fig. 4.
  • the frequency characteristics of the low-pass filters in the two-band filter banks 13, 15, and 17 are
  • the frequency characteristic of the high-pass filter is filter D in Fig. 4.
  • filters A and B are used for the first-stage two-demultiplexing filter bank, and thereafter, a two-demultiplexing filter bank composed of filters A and B is used as the filter B or D after the filter A or C.
  • the second half of the filter bank consisting of filters C and D is sequentially connected to the subsequent stage.
  • the frequency characteristics of each filter shown in Fig. 4 are specified so that the passband is within the range of 0 to fs, which is normalized by the sampling frequency fs of the input signal to the two-band filter bank. is there.
  • the second demultiplexing filter bank 11 filters the input signal S11 to the demultiplexing filter bank unit 1 by using a low-pass filter and a high-pass filter having different pass bands, respectively. Two different signals are extracted, and each extracted signal is down-sampled and output as signals S21 and S22. Thereafter, similarly, the second branch filter bank unit 12 inputs the signal S21 and outputs signals S31 and 32, and the second branch filter bank unit 13 inputs the signal S22 and outputs signals S33 and 34. . Further, the two-divided filter banks 14, 15, 16 and 17 receive the signals S31, S32, S33 and S34, and receive the signals S41 and S42, S43 and S44, S45 and S46, S47 and S48, respectively. Output.
  • the demultiplexing filter bank unit 1 of the digital signal demultiplexing device divides the frequency multiplexed signal into fixed frequency bands and outputs signals included in the respective frequency bands. As long as these are sequentially performed in a multi-stage configuration, the configuration is not limited to the above-described configuration.
  • the demultiplexing filter bank unit 1 is a multi-stage unit demultiplexing filter bank having one or more filters and a down sampler that down-samples and outputs the output signal of each filter. OK.
  • the above two demultiplexing filter bank is an example of a unit demultiplexing filter bank.
  • FIG. 9A is a configuration diagram of the frequency conversion / decimator unit 2. According to Figure 9A, frequency conversion
  • the decimator unit 2 includes frequency conversions 21 to 23 and decimators 24 to 27. As shown in FIG. 9B, each decimator includes a low-pass filter 201 for limiting the bandwidth of the input signal and a downsampler 202. Downsampler 202 is the input signal sampler. 4 has a function of decimating every other value, that is, down-sampling the sampling frequency to 1Z2. As the low-pass filter 201, the filter A force in FIG. Here, the sampling frequency fs is the sampling frequency of the decimator input signal.
  • t time
  • f the frequency difference between the output signal and the input signal, that is, the frequency shift amount
  • ⁇ is an arbitrary phase.
  • the decimator 24 band-limits the output signal of the frequency converter 21, down-samples it, and outputs a signal S23.
  • Decimator 25 receives signal S23 and outputs signal S35.
  • the decimator 26 receives the output signal of the frequency shift ⁇ 22 as an input and outputs a signal S36, and the decimator 27 receives the output signal of the frequency shift 23 and outputs a signal S37.
  • FIG. 13 shows the relationship between the frequency band of each signal described above and the frequency position of the frequency multiplexed signal.
  • the sampling frequency Fs is the sampling frequency of the input signal to the two-divided filter bank 11. .
  • the frequency shift amount of the signal S11 at the frequency converter 21 is the amount indicated by the dotted arrow on the left side of the signal S23 when the signal S23 is used, and the signal shift amount when the signal S35 is used. This is the amount indicated by the dotted arrow on the left side of S35.
  • the amount of frequency shift of signal S21 at frequency variation ⁇ 22 is the amount indicated by the dotted arrow on the left side of signal S36
  • the amount of frequency shift of signal S22 at frequency converter 23 is The amount indicated by the dotted arrow on the left side of the signal S37.
  • the filter A of FIG. 4 is used for the low-pass filter 201 of the decimators 24, 25, and 26, and the filter C of FIG. 4 is used for the low-pass filter 201 of the decimator 27.
  • the filter A in Fig. 4 can be used. In other words, each frequency change The frequency shift amount is determined by the frequency characteristics of the low-pass filter used in the decimator connected in series in the subsequent stage.
  • the frequency shift amount in each frequency converter is the frequency characteristic of the low-pass filter used in the decimator connected in series in the subsequent stage and the signal included in the input signal. It is determined by the frequency position of the signal to be separated. Of the signals included in the input signal, the signal power to be separated is shifted so that the frequency of the input signal is within the passband of the decimator.
  • the same decimator low-pass filter with the same frequency characteristics, for example, any one of the signals S35 to S37.
  • only two circuits with frequency variation and decimator power can be prepared, so that the circuit scale can be reduced.
  • the number of decimators connected in series after the frequency converter depends on the number of stages in the demultiplexing filter bank unit 1 of the input signal and the number of stages in the demultiplexing filter bank unit 1 corresponding to the output signal band. The difference. In other words, when outputting S35, which is a signal in the band corresponding to S31 to S34, which is the third stage input, from the signal S11, which is the first stage input of the demultiplexing filter bank unit 1, 3 to 1 is output. Connect the two decimators with the drawn values in series.
  • the switch matrix unit 3 outputs the signals S 11, S 21 to S 22, S 31 to S 34 and S 41 to S 48 output from the demultiplexing filter bank unit 1, and the frequency conversion “decimator input S”.
  • these signals are used to guide the actual signal to be used to the specified output port of the digital signal demultiplexer, and are provided to change the thread alignment of the signal to be used as necessary. It is done.
  • FIG. 10 is a block diagram of a digital signal multiplexer in the embodiment of the present invention.
  • the digital signal multiplexer includes a multiplexing filter bank unit 4, a frequency conversion / interpolator unit 5, and a switch matrix unit 3.
  • FIG. 11 is a configuration diagram of the multiplexing filter bank unit 4 of FIG.
  • the multiplex filter bank unit 4 is configured by connecting two multiplex filter banks 41 to 47 having two inputs and one output in a multi-stage manner. More specifically, the first-stage 2-multiplex filter banks 41 and 42 are connected to the 2-stage 2-multiplex filter bank 45 via the selector 48, and the first-stage 2-multiplex filter banks 43 and 44 are connected. Then, it is connected to the second-stage 2-multiplex filter bank 46 via the selector 48.
  • the output of the second-stage 2-multiplex filter bank 45 is connected to the selector 481, the output of the selector 481 is connected to the adder 491, and the output of the adder 491 is connected to one input of the 2-multiplex filter bank 47.
  • the output of the second multiplex filter bank 46 in the second stage is connected to the selector 482, the output of the selector 482 is connected to the adder 492, and the output of the adder 492 is connected to the other of the two multiplex filter bank 47. Input.
  • the output of the 2-multiplex filter bank 47 is connected to the selector 483, the output of the selector 483 is connected to the adder 493, and the output power of the adder 493 becomes the output of the digital signal multiplexer.
  • each 2-multiplex filter bank is provided for each of the two input signals, and by interpolating a sample value of 0 between each sample value of the input signal, the sampling frequency
  • An up-sampling unit that converts the output signal of one up-sampler, a low-pass filter that limits the bandwidth of the output signal of one up-sampling device, a high-pass filter that limits the bandwidth of the output signal of the other up-sampling device, It consists of an adder that adds and outputs the output signal of the side-pass filter and the output signal of the high-pass filter.
  • the frequency characteristics of the low-pass filters in the two-multiplex filter banks 41, 43, 45, and 47 are the filter A in FIG. 4, and the frequency characteristics of the high-pass filters are also in FIG.
  • Filter B is the frequency response of the low-pass filter in the 2 multiplexing filter banks 42, 44 and 46 Is the filter C of FIG. 4, and the frequency characteristic of the high-pass filter is the filter D of FIG.
  • filters A and B are used for the final two-combining filter bank 47, and a two-combining filter bank composed of filters A and B is used in front of filter A or C.
  • two multiplex filter banks consisting of filters C and D are sequentially connected. Note that the frequency characteristics of each filter shown in Fig. 4 are specified so that the passband is within the range of 0 to fs, normalized by the sampling frequency fs of the output signal of the 2-multiplex filter bank.
  • Each two-multiplex filter bank up-samples two input signals to twice the sampling frequency, and removes unnecessary harmonic components of the up-sampled signal with each filter.
  • the signal after removing the harmonic components is synthesized, that is, frequency-multiplexed and output.
  • the 2-multiplex filter banks 41, 42, 43, and 44 receive the digital signals S41 and S42, S43 and S44, S45 and S46, S47 and S48, respectively, and frequency multiplex them to the selector 48. Output.
  • the 2-multiplex filter bank 45 includes the output signal or signal S31 of the 2-multiplex filter bank 41 selected by one selector 48 and the 2-multiplex filter bank 42 selected by the other selector 48. Output signal or signal S32 as input, frequency-multiplexed and output.
  • the 2-multiplex filter bank 46 includes the output signal or signal S33 of the 2-multiplex filter bank 43 selected by one selector 48 and the 2-multiplex filter bank 44 selected by the other selector 48. The output signal or signal S34 is input, and frequency-multiplexed and output.
  • the Calo arithmetic unit 491 adds the output signal or signal S21 of the 2-multiplex filter bank 45 selected by the selector 481 and a signal S51 from the frequency conversion interpolator unit 5 described later, and the Calo arithmetic unit 492 Then, the output signal or signal S22 of the 2-multiplex filter bank 46 selected by the selector 482 and the signal S52 from the frequency conversion interpolator unit 5 described later are added.
  • the 2-multiplex filter bank 47 receives the output signals of the adders 491 and 492, and outputs the multiplexed signals.
  • the selector 483 selects the output signal or the signal S11 of the 2-multiplex filter bank 47 and outputs the selected signal to the adder 493.
  • the adder 493 adds the signal from the selector 483 and the frequency conversion interpolator. Signal S61 from section 5 is added to the output signal of the digital signal multiplexer. Generate.
  • the multiplexing filter bank unit 4 of the digital signal multiplexing device in the embodiment of the present invention outputs a plurality of input signals in a predetermined band as frequency multiplexed signals arranged in a fixed frequency band.
  • the configuration is not limited to the above-described configuration.
  • the multiplexing filter bank unit 4 includes unit multiplexing having one or more up-samplers that up-sample and output an input signal and a filter that removes unnecessary components from the output signal of each up-sampler and outputs them.
  • a configuration in which filter banks are connected in multiple stages may be used.
  • the 2-multiplex filter bank is an example of such a unital filter bank.
  • FIG. 12A is a configuration diagram of the frequency conversion / interpolator unit 5.
  • the frequency conversion / interpolator unit 5 includes interpolators 51 to 54, frequency converters 55 to 57, and a selector 58.
  • each interpolator passes only the necessary signal components from the upsampler 501 and the output signal including the image components generated as a result of the upsampling by the upsampler 501, and generates unnecessary signals.
  • a low-pass filter 502 that removes components.
  • the up-sampler 501 has a function of converting the sampling frequency to double by interpolating a sample value of 0 between each sample value of the input signal.
  • the low-pass filter 502 is shown in FIG. Use one of filters A through D.
  • the sampling frequency fs is the sampling frequency of the output signal of the interpolator.
  • the frequency converters 55 to 57 shift and output the frequency of the input signal.
  • Interpolator 51 up-samples signal S35, and then removes harmonic components.
  • Selector 58 selects and outputs signal S23 or the output signal of interpolator 51.
  • Interpolator 54 After upsampling the output signal, the harmonic component is removed, and the frequency converter 55 converts the frequency of the output signal of the interpolator 54 and outputs a signal S61.
  • interpolator 52 up-samples signal S36 and then removes harmonic components, frequency converter 56 frequency-converts the output signal of interpolator 52 and outputs signal S51, and interpolator 53 Upsampling signal S37 After that, the harmonic component is removed, and the frequency converter 57 converts the frequency of the output signal of the interpolator 52 and outputs a signal S52.
  • FIG. 13 shows the frequency position and frequency band of each signal described above in the frequency multiplexed signal output by the digital signal multiplexing value, and the sampling frequency Fs is located in the final stage. 2 Sampling frequency of the output signal of the multiplexing filter bank 47.
  • the frequency shift amount in the frequency converter 55 is the amount indicated by the dotted arrow on the left side of the signal S23 when the signal S23 is used, and on the left side of the signal S35 when the signal S35 is used. This is the amount indicated by a dotted arrow.
  • the frequency shift amount at the frequency converter 56 is the amount indicated by the dotted arrow on the left side of the signal S36
  • the frequency shift amount at the frequency converter 57 is the dotted line on the left side of the signal S37. This is the amount indicated by the arrow.
  • These frequency shifts mean shifting to the right side, that is, to the high frequency side by an amount corresponding to each dotted arrow.
  • the filter A in FIG. 4 is used for the low-pass filter 201 of the interpolators 51, 52 and 54, and the filter C in FIG. 4 is used for the low-pass filter 502 of the interpolator 53.
  • the low pass filter 502 of the interpolator 53 is used.
  • filter A in Fig. 4 can be used. In other words, the amount of frequency shift at each frequency change is determined by the frequency characteristics of the low-pass filter used in the interpolator that is connected in series in the preceding stage.
  • the amount of frequency shift in each frequency converter depends on the frequency characteristics of the low-pass filter used in the interpolator connected in series in the preceding stage and the low-pass filter. It is determined by the frequency position within the frequency multiplexed signal of the waved signal. The frequency is shifted so that the signal filtered by the low-pass filter becomes the desired frequency position in the frequency multiplexed signal.
  • the circuit for outputting the signal S61 from the signal S23 or S35 is shared by changing the frequency shift amount in the frequency converter.
  • the circuit composed of frequency change ⁇ 55 and interpolators 51 and 54 is dedicated to signal S35, and another circuit dedicated to signal S23 is provided.
  • the configuration may be selected.
  • the switch matrix unit 3 inputs a maximum of eight input signals to the digital signal multiplexing device to the predetermined input of the multiplexing filter bank unit 4 and the Z or frequency conversion interpolator unit 5. It is for guiding.
  • the processing circuit consisting of one or more interpolators and one frequency converter can be selected according to the combination of signals used. It is. For example, when only two waves shown in FIG. 6D are used in a fixed manner, the processing circuits starting with the two-frequency demultiplexing filter banks 13 and 15 to 17 in FIG. 8 and the frequency shifts ⁇ 22 and 23 in FIG. Processing circuits starting with interpolators 52 and 53 in Figure 12A are not required.
  • the switch matrix unit 3 is for flexibly changing the yarn alignment of the signals to be used, and can be omitted if the signals to be used are fixed and need not be changed.
  • FIG. 14A is a block diagram of another embodiment of the digital signal demultiplexing device.
  • the digital signal demultiplexer includes a band-variable demultiplexing filter bank 61, a memory 62, a frequency converter 63, a decimator 64, a serial-parallel converter 65, and a time-division operation control unit. 6 and 6.
  • the band-variable duplex filter bank 61 includes a variable low-pass filter 601, a variable high-pass filter 602, and downsamplers 603 and 604.
  • variable low-pass filter 601 can switch between the filter A and the filter C in Fig. 4 based on the control from the time-division operation control unit 66, and the variable high-pass filter 602 Based on the control from the split operation control unit 66, the filter B or the filter D in FIG. 4 can be switched.
  • These switching of the passbands can be realized by various known methods such as switching between two types of filters prepared in advance or changing the tap coefficient of the digital filter.
  • the down samplers 603 and 604 have a function of thinning out every other sample value of the input signal, that is, down-sampling the sampling frequency to 1Z2, and the frequency converter 63 includes the time-division operation control unit 66
  • the decimator 64 has the function of performing frequency conversion of the input signal based on the control, and is the same as FIG. 9B.
  • the present embodiment is characterized in that the same processing as the processing in FIGS. 8, 9A, and 9B is executed in a time division manner by using the memory 62.
  • FIG. the input signal S11 is stored in the memory 62, and the band-variable second demultiplexing filter bank 61 is configured in the same manner as the second demultiplexing filter bank 11 in FIG. S21 and S22 are stored in the memory 62 in the same manner.
  • the band-variable second demultiplexing filter bank 61 is configured in the same manner as the second demultiplexing filter bank 12 in FIG. 8, and then the signal S21 is read from the memory 62.
  • the processed signals S31 and S32 are stored in the memory 62. Further, when the signal S35 is used, the frequency shift amount of the frequency shift 63 is set as shown in FIG. 13, and the signal S35 is read from the memory 62 for processing, and then the decimator 64 is sent via the memory 62. Perform the process twice.
  • the time-division operation control unit 66 controls each unit for the time-division processing, and the serial-parallel change 65 sequentially reads out each signal stored in the memory 62 and outputs it.
  • FIG. 14A it is possible to use two or more forces, each of which has only one band-variable duplex filter bank 61, frequency converter 63, and decimator 64.
  • FIG. 15A is a block diagram in another embodiment of the digital signal multiplexing device.
  • the digital signal multiplexer includes a parallel-serial converter 71, a band-variable two-multiplex filter bank 72, a memory 73, an interpolator 74, a frequency converter 75, and a time-division operation controller 76.
  • the band-variable two-multiplex filter bank 72 includes upsamplers 701 and 702, a variable low-pass filter 703, a variable high-pass filter 704, and a calorimeter 705. It is out. [0064] Similar to the variable low-pass filter 601 in Fig.
  • variable low-pass filter 703 can switch the filter A or filter C in Fig. 4 based on the control from the time-division operation control unit 76.
  • variable high-pass filter 704 can switch the filter B or the filter D in FIG. 4 based on the control from the time division operation control unit 76.
  • the up-samplers 701 and 702 have a function of converting the sampling frequency to 2 times by interpolating a sample value of 0 between each sample value of the input digital signal. Based on the control of the time division operation control unit 76, the input signal is converted into a signal having a predetermined frequency, and the interpolator 74 is the same as FIG. 12B.
  • the same processing as that in FIGS. 11, 12A, and 12B is executed in a time-sharing manner by using the memory 73. It is said. That is, the input digital signals S41 and S42 are stored in the memory 73, and the band variable two-multiplex filter bank 72 is configured in the same manner as the two-multiplex filter bank 41 in FIG. 11 to multiplex the digital signals S41 and S42.
  • the output signal is stored in the memory 73.
  • the signal S36 is processed by the interpolator 74 and stored in the memory 73. Then, the frequency shift amount of the frequency change ⁇ 75 is set as shown in FIG.
  • the signal processed by the interpolator 74 is read from the memory 73 and frequency conversion is performed.
  • a plurality of input signals are converted into serial data and stored in the memory 73, and the time division operation control unit 76 controls each unit for the time division processing.
  • the time division operation control unit 76 controls each unit for the time division processing.
  • FIG. 15A it is possible to use two or more forces, each having only one band-variable two-multiplex filter bank 72, interpolator 74, and frequency converter 75.
  • digital signal demultiplexing and Z or multiplexing are processed in a time-sharing manner, so that the digital signal demultiplexing and Z or multiplexing can be performed and used with a small circuit configuration. It can respond flexibly to changes in signal combinations.
  • a digital signal demultiplexing device that demultiplexes and outputs a reception signal composed of a plurality of frequency-multiplexed signals.
  • the digital signal demultiplexer includes one or more filters that filter the input signal and the output of each filter.
  • a demultiplexing filter bank means including a configuration in which unit demultiplexing filter banks each having a down sampler that down-samples and outputs a force signal are connected in multiple stages; and a received signal and an output signal of each unit demultiplexing filter bank Frequency conversion 'decimator means having at least one input, and the frequency conversion' decimator means shifts the frequency of the input signal and outputs the frequency conversion means for each input signal, and each frequency conversion means Decimator means connected in series to one or more outputs, the decimator means includes a filter for limiting the bandwidth of the input signal and a downsambler for downsampling and outputting the output signal of the filter.
  • the digital signal demultiplexing device may further include a switch matrix unit that selects and outputs one or more output signals from each unit demultiplexing filter bank and each decimator means.
  • the switch matrix means can flexibly change the band and frequency arrangement of the signal used.
  • the frequency shift amount in the frequency conversion means may be variable.
  • the configuration of the frequency conversion interpolator means can be simplified.
  • the digital signal demultiplexing device at least one of the frequency conversion means, the decimator means, and the unit demultiplexing filter bank is subjected to time division processing using a memory that stores input / output signals of each means. It may be realized. By realizing each means by time-division processing using a memory, the circuit scale can be further reduced.
  • the frequency converting means is one of the plurality of signals included in the received signal that cannot pass through the pass band of the demultiplexing filter bank means. It is also possible to shift the frequency so that it falls within the passband of the decimator means connected in series!
  • the unit demultiplexing filter bank down-samples and outputs one or two filters for filtering the input signal and the output signal of each filter. It may be a 2nd demultiplexer filter bank equipped with a down samba
  • the sampling frequency of the input signal is set to fs.
  • the bank includes a first two-demultiplexing filter bank with a first filter and / or a second filter, and a second two-demultiplexing filter bank with a third filter and / or a fourth filter.
  • the down-sampled signal filtered by the first filter or the third filter is sent to the first de-multiplex filter bank.
  • the signal is filtered by the second filter or the fourth filter and the down-sampled signal is connected to the second half-band filter bank.
  • Plastic is also preferred that the sampling frequency to 1 Z2.
  • a digital signal multiplexer that frequency-multiplexes and outputs a plurality of input signals.
  • the digital signal multiplexing apparatus includes unit multiplexing that includes one or more up-samplers that up-sample and output an input signal, and a filter that removes unnecessary components from the output signal of each up-sampler for output.
  • a filter bank means including a configuration in which filter banks are connected in multiple stages, and a frequency conversion interpolator means for outputting at least one signal to be added to any of the output signals of the unit filter bank
  • the frequency conversion 'interpolator means includes a combination of one or more interpolator means connected in series and a frequency conversion means for shifting and outputting the frequency of the signal output from the last interpolator means by the number of output signals.
  • the interpolator means includes an upsampler that upsamples and outputs the input signal, and an output from the upsampler. And a filter for outputting to remove unwanted signal components of the signal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

　周波数多重された複数の信号からなる受信信号を多重分離して出力するディジタル信号分波装置が開示される。ディジタル信号分波装置は、入力信号をろ波する１つ以上のフィルタと、各フィルタの出力信号をダウンサンプリングして出力するダウンサンプラとを備えている単位分波フィルタバンク、を多段に接続した構成を含む分波フィルタバンク手段と、受信信号及び各単位分波フィルタバンクの出力信号の少なくとも１つを入力とする周波数変換・デシメータ手段とを有する。周波数変換・デシメータ手段は、入力信号の周波数をシフトして出力する入力信号毎の周波数変換手段と、各周波数変換手段の出力に１つ以上直列に接続されるデシメータ手段とを含み、デシメータ手段は、入力信号の帯域制限を行うフィルタと、フィルタの出力信号をダウンサンプリングして出力するダウンサンプラとを備えている。

Description

明 細 書
ディジタル信号分波装置及び合波装置
技術分野
[0001] 本発明は、周波数多重された複数の信号をディジタル信号処理により分離するディ ジタル信号分波装置と、複数の信号をディジタル信号処理により周波数多重するデ イジタル信号合波装置に関する。
背景技術
[0002] 周波数多重された複数の信号からなる受信信号を多重分離して出力する分波装 置や、複数の入力信号を周波数多重して出力する合波装置をアナログ回路にて構 成する場合、信号数に等しい個数のフィルタ及び周波数変換回路が必要となり、装 置規模及び装置の調整箇所が増大するという問題がある。この問題を解決する方法 として、ディジタル信号処理回路を用いた一括型のディジタル信号分波装置及びデ イジタル信号合波装置が提案されている (例えば、特許文献 1参照。 ) o
[0003] 図 1は、特許文献 1に記載のディジタル信号分波装置の構成図であり、最大 8個の 信号を分波して出力する場合を示している。図 1によると、ディジタル信号分波装置 は、 1入力 2出力の 2分波フィルタバンク 81〜87を樹枝状に接続している。より詳しく は、 1段目の 2分波フィルタバンク 81に、 2段目の 2分波フィルタバンク 82及び 83を接 続し、 2段目の 2分波フィルタバンク 82に、 3段目の 2分波フィルタバンク 84及び 85を 接続し、 2段目の 2分波フィルタバンク 83に、 3段目の 2分波フィルタバンク 86及び 87 を接続している。
[0004] 各 2分波フィルタバンクは、図 3Aに示す様に、それぞれが入力信号の帯域制限を 行う低域側通過フィルタ及び高域側通過フィルタと、低域側通過フィルタの出力及び 高域側通過フィルタの出力それぞれに接続されるダウンサンブラとにより構成されて いる。ここで、ダウンサンプラは、入力信号のサンプル値を 1つおきに間引ぐつまりサ ンプリング周波数を 1Z2にダウンサンプリングする機能を有している。
[0005] 特許文献 1に記載のディジタル信号分波装置において、 2分波フィルタバンク 81、 82、 84及び 86の低域側通過フィルタの周波数特性は図 4のフィルタ Aであり、同じく 高域側通過フィルタの周波数特性は図 4のフィルタ Bであり、 2分波フィルタバンク 83 、 85及び 87の低域側通過フィルタの周波数特性は図 4のフィルタ Cであり、同じく高 域側通過フィルタの周波数特性は図 4のフィルタ Dである。また、フィルタ A又はじの 後段には、フィルタ A及び Bで構成される 2分波フィルタバンクを、フィルタ B又は Dの 後段には、フィルタ C及び Dで構成される 2分波フィルタバンクを接続している。なお、 図 4に示す各フィルタの周波数特性は、 2分波フィルタバンクへの入力信号のサンプ リング周波数 fsで正規ィ匕したものである。
[0006] 各 2分波フィルタバンクは、低域側通過フィルタと高域側通過フィルタにより入力信 号を周波数軸上で 2分割し、分割された信号それぞれをダウンサンプリングして出力 する。図 1に記載のディジタル信号分波装置は、これら 2分波フィルタバンクを所定の 段数だけ樹枝状に接続することで分波処理を行っている。ここで、所定の段数は、分 波処理する最大数 Nに対して、 log Nである。
2
[0007] 図 5は、図 1に示す最大 8個の信号を分波するディジタル信号分波装置で処理可 能な信号の周波数帯域とその周波数位置関係を示す図であり、信号名は図 1に示す 信号名に対応している。なお、図 5でのサンプリング周波数 Fsは、 1段目の 2分波フィ ルタバンク 81への入力信号のサンプリング周波数である。
[0008] 図 2は、特許文献 1に記載のディジタル信号合波装置の構成図であり、最大 8個の 信号を合波して出力する場合を示している。図 2によると、ディジタル信号合波装置 は、 2入力 1出力の 2合波フィルタバンク 91〜97を樹枝状に接続している。より詳しく は、 1段目の 2合波フィルタバンク 91及び 92を、セレクタ 98を介して 2段目の 2合波フ ィルタバンク 95に接続し、 1段目の 2合波フィルタバンク 93及び 94を、セレクタ 98を 介して 2段目の 2合波フィルタバンク 96に接続し、 2段目の 2合波フィルタバンク 95及 び 96を、セレクタ 98を介して 3段目の 2合波フィルタバンク 97に接続している。
[0009] 各 2合波フィルタバンクは、図 3Bに示す様に、 2本の入力信号それぞれに設けられ 、入力信号の各サンプル値の間に値 0のサンプル値を補間することで、サンプリング 周波数を 2倍に変換するアップサンブラと、一方のアップサンブラの出力信号の帯域 を制限する低域側通過フィルタと、他方のアップサンブラの出力信号の帯域を制限 する高域側通過フィルタと、低域側通過フィルタの出力信号と高域側通過フィルタの 出力信号を加算して出力する加算器とにより構成されている。
[0010] 特許文献 1に記載のディジタル信号合波装置において、 2合波フィルタバンク 91、 93、 95及び 97の低域側通過フィルタの周波数特性は図 4のフィルタ Aであり、同じく 高域側通過フィルタの周波数特性は図 4のフィルタ Bであり、 2合波フィルタバンク 92 、 94及び 96の低域側通過フィルタの周波数特性は図 4のフィルタ Cであり、同じく高 域側通過フィルタの周波数特性は図 4のフィルタ Dである。また、フィルタ A又はじの 前段には、フィルタ A及び Bで構成される 2合波フィルタバンクを、フィルタ B又は Dの 前段には、フィルタ C及び Dで構成される 2合波フィルタバンクを接続している。なお、 図 4に示す各フィルタの周波数特性は、 2合波フィルタバンクの出力信号のサンプリ ング周波数 fsで正規ィ匕したものである。
[0011] 各 2合波フィルタバンクは、 2つの入力信号を、それぞれ、 2倍のサンプリング周波 数にアップサンプリングすると共に、低域側通過フィルタと高域側通過フィルタにより 不要な高調波成分をそれぞれ除去し、周波数上で隣接するように周波数多重して出 力する。図 2に記載のディジタル信号合波装置は、これら各 2合波フィルタバンクを所 定の段数だけ榭枝状に接続することで合波処理を行っている。ここで、所定の段数 は、合波処理する最大数 Nに対して、 log Nである。また、各 2合波フィルタバンクの
2
出力に接続するセレクタ 98は、当該 2合波フィルタバンクが出力する周波数多重信 号と、周波数多重信号と同一帯域幅を有する 1つの信号の選択を行うものであり、セ レクタ 98の出力が次段の 2合波フィルタバンクの入力信号となる。
[0012] 図 5は、図 2に示す最大 8個の信号を合波するディジタル信号合波装置で処理可 能な信号の周波数帯域とその周波数位置関係を示す図であり、信号名は図 2に示す 信号名に対応している。なお、図 5でのサンプリング周波数 Fsは、最後段にある 2合 波フィルタバンク 97の出力信号のサンプリング周波数である。
特許文献 1：特許第 3299952号明細書
発明の開示
発明が解決しょうとする課題
[0013] 図 1及び図 2に示す、従来技術によるディジタル信号分波装置及びディジタル信号 合波装置のフィルタバンクは、図 4のフィルタ A及びフィルタ Bを使用するものと、図 4 のフィルタ C及びフィルタ Dを使用するものに分けられる力 いずれにしてもその境界 を跨ぐ周波数帯域の信号を処理することはできない。このため、信号の帯域及びそ の周波数多重信号での周波数位置に応じて、処理可能なものと処理不可能なもの 力生じること〖こなる。
[0014] 例えば、図 6Aは、図 5の信号 S41、 S32及び S22を使用するものであり、また、図 6 Bは、図 5の信号 S31、 S43〜S46及び S34を使用するものであり、従来技術による ディジタル信号分波装置及びディジタル信号合波装置で処理可能な組合せである。
[0015] しカゝしながら、図 6Cや、図 6Dに示す信号群は、従来技術によるディジタル信号分 波装置及びディジタル信号合波装置にぉ ヽては処理できな ヽ組合せである。このよ うに、 2分波ある 、は 2合波フィルタバンクの低域側通過フィルタと高域側通過フィル タの通過帯域境界を跨ぐ信号は、周波数スペクトラムに欠損を生じるため、分波又は 合波することが不可能であり、従来技術によるディジタル信号分波装置や、ディジタ ル信号合波装置を用いた通信においては、周波数多重信号の周波数と帯域幅の関 係に制約条件を設ける必要がある。
[0016] したがって、本発明は、上述した処理可能な信号に対する制限を取り除き、使用す る信号帯域幅と周波数多重信号での周波数位置の選択が柔軟に行えるディジタル 信号分波装置及びディジタル信号合波装置を提供することを目的とする。
課題を解決するための手段
[0017] 本発明の実施形態によれば、上記の課題が解決され、任意に周波数多重された複 数の信号力 なる受信信号を多重分離して出力するディジタル信号分波装置が提 供される。当該ディジタル信号分波装置は、入力信号をろ波する 1つ以上のフィルタ と、各フィルタの出力信号をダウンサンプリングして出力するダウンサンブラとを備え て!ヽる単位分波フィルタバンク、を多段に接続した構成を含む分波フィルタバンク手 段と、受信信号及び各単位分波フィルタバンクの出力信号の少なくとも 1つを入力と する周波数変換'デシメータ手段と、を有し、周波数変換'デシメータ手段は、入力信 号の周波数をシフトして出力する入力信号毎の周波数変換手段と、各周波数変換手 段の出力に 1つ以上直列に接続されるデシメータ手段とを含み、デシメータ手段は、 入力信号の帯域制限を行うフィルタと、フィルタの出力信号をダウンサンプリングして 出力するダウンサンブラとを備えて 、る。
[0018] また、本発明の実施形態によれば、上記の課題が解決され、複数の入力信号を任 意に周波数多重して出力するディジタル信号合波装置が提供される。当該ディジタ ル信号合波装置は、入力信号をアップサンプリングして出力する 1つ以上のアップサ ンブラと、各アップサンブラの出力信号の不要成分を除去して出力するフィルタとを 備えて ヽる単位合波フィルタバンク、を多段接続した構成を含む合波フィルタバンク 手段と、単位合波フィルタバンクの出力信号のいずれかと加算する信号を、少なくと も 1つ出力する周波数変換 ·インタポレータ手段とを有し、周波数変換 'インタポレー タ手段は、 1つ以上直列に接続されるインタポレータ手段と、最後のインタポレータ手 段が出力する信号の周波数をシフトして出力する周波数変換手段との組合せを、出 力信号の数だけ含み、インタポレータ手段は、入力信号をアップサンプリングして出 力するアップサンブラと、アップサンブラの出力信号の不要信号成分を除去して出力 するフィルタとを備えて 、る。
発明の効果
[0019] 上記ディジタル信号分波装置は、分波フィルタバンク手段が固定的に分割する周 波数帯域の境界を跨ぐ信号を、周波数変換手段において周波数をシフトさせること で使用可能としている。周波数変換手段での周波数シフト量は後段に接続するデシ メータ手段の通過帯域に基づき決定される。より詳細には、周波数変換手段での周 波数シフト量は、デシメータ手段の通過帯域と、入力信号に含まれる信号のうち、分 離対象である信号の周波数位置に基づき決定される。この様に、周波数変換'デシメ ータ手段を、境界を跨ぐ信号に対応して設けることで、任意の周波数及び帯域の信 号を処理可能となる。また、それ以外の信号については分波フィルタバンク手段が分 波し、信号毎に周波数変換 ·デシメータ手段を設ける必要はないため回路規模を小 さくすることができる。
[0020] 同様に、本発明によるディジタル信号合波装置は、合波フィルタバンク手段での固 定的な周波数帯域の境界を跨ぐ信号を、周波数変換手段において周波数をシフトさ せることで使用可能としている。周波数変換手段での周波数シフト量は、前段に接続 するインタポレータ手段の通過帯域に基づき決定される。より詳細には、周波数変換 手段での周波数シフト量は、前段に接続するインタポレータ手段の通過帯域とフィル タによりろ波された信号の周波数多重信号内での周波数位置に基づき決定される。 この様に、周波数変換'インタポレータ手段を、境界を跨ぐ信号に対応して設けること で、任意の周波数及び帯域の信号を処理可能となる。また、それ以外の信号につい ては合波フィルタバンク手段が合波し、信号毎に周波数変換'インタポレータ手段を 設ける必要はないため回路規模を小さくすることができる。
図面の簡単な説明
[図 1]従来技術によるディジタル信号分波装置の構成図である。
[図 2]従来技術によるディジタル信号合波装置の構成図である。
[図 3A]2分波フィルタバンクの構成図である。
[図 3B]2合波フィルタバンクの構成図である。
[図 4]2分波フィルタバンク及び 2合波フィルタバンクで使用されるフィルタの周波数特 性を示す図である。
[図 5]従来技術による最大 8個の信号処理を行うディジタル信号分波装置及びディジ タル信号合波装置における、各信号の周波数帯域の関係を示す図である。
[図 6A]従来技術による最大 8個の信号処理を行うディジタル信号分波装置及びディ ジタル信号合波装置における、処理可能な信号を説明する図である。
[図 6B]従来技術による最大 8個の信号処理を行うディジタル信号分波装置及びディ ジタル信号合波装置における、処理可能な信号と処理不可能な信号を説明する図 である。
[図 6C]従来技術による最大 8個の信号処理を行うディジタル信号分波装置及びディ ジタル信号合波装置における、処理不可能な信号を説明する図である。
[図 6D]従来技術による最大 8個の信号処理を行うディジタル信号分波装置及びディ ジタル信号合波装置における、処理不可能な信号を説明する図である。
[図 7]本発明の実施形態におけるディジタル信号分波装置のブロック図である。
[図 8]分波フィルタバンク部の構成図である。
[図 9A]周波数変換 ·デシメータ部の構成図である。
[図 9B]デシメータの構成図である。 [図 10]本発明の実施形態におけるディジタル信号合波装置のブロック図である。
[図 11]合波フィルタバンク部の構成図である。
[図 12A]周波数変換'インタポレータ部の構成図である。
[図 12B]インタポレータの構成図である。
[図 13]本発明の実施形態におけるディジタル信号分波装置及びディジタル信号合波 装置で使用可能な信号間の関係を示す図である。
[図 14A]ディジタル信号分波装置の他の実施形態でのブロック図である。
[図 14B]帯域可変 2分波フィルタバンクのブロック図である。
[図 15A]ディジタル信号合波装置の他の実施形態でのブロック図である。
[図 15B]帯域可変 2合波フィルタバンクのブロック図である。
符号の説明
1 分波フィルタバンク部
11〜17、81〜87 2分波フィルタバンク
2 周波数変換 ·デシメータ部
21〜23、 55〜57、 63、 75 周波数変
24〜27、64 デシメータ
201、 502 低域側通過フィルタ
202、 603、 604 ダウンサンプラ
3 スィッチマトリックス部
4 合波フィルタバンク部
41〜47、 91〜97 2分波フィルタノ ンク
48 セレクタ
49、 705 カロ算器
5 周波数変換'インタポレータ部
51〜54 インタポレータ
58、 98 セレクタ
501、 702 アップサンプラ
61 帯域可変 2分波フィルタバンク 62、 73 メモリ
65 直並列変換器
601、 703 可変低域側通過フィルタ
602、 704 可変高域側通過フィルタ
66、 76 時分割動作制御部
71 並直列変換器
72 帯域可変 2合波フィルタバンク
74 インタポレータ
発明を実施するための最良の形態
[0023] 本発明を実施するための最良の実施形態について、以下では図面を用いて詳細 に説明する。
[0024] 図 7は、本発明の実施形態におけるディジタル信号分波装置のブロック図である。
以後、最大 8個の信号を分波する構成を用いて説明するが、処理可能な信号数は開 示する内容に従い変更可能である。図 7によると、本実施形態のディジタル信号分波 装置は、分波フィルタバンク部 1と、周波数変換 ·デシメータ部 2と、スィッチマトリック ス部 3とを備えている。
[0025] 図 8は、図 7の分波フィルタバンク部 1の構成図である。図 8によると、分波フィルタ バンク部 1は、 1入力 2出力の 2分波フィルタバンク 11〜 17を樹枝状に多段接続して 構成される。より詳しくは、 1段目の 2分波フィルタバンク 11に、 2段目の 2分波フィル タバンク 12及び 13を接続し、 2段目の 2分波フィルタバンク 12に、 3段目の 2分波フィ ルタバンク 14及び 15を接続し、 2段目の 2分波フィルタバンク 13に、 3段目の 2分波 フィルタバンク 16及び 17を接続する。
[0026] 各 2分波フィルタバンクは、図 3Aに示す様に、それぞれが入力信号の帯域制限を 行う低域側通過フィルタ及び高域側通過フィルタと、低域側通過フィルタの出力及び 高域側通過フィルタの出力それぞれに接続されるダウンサンブラとにより構成されて いる。ここで、ダウンサンプラは、入力信号のサンプル値を 1つおきに間引ぐつまりサ ンプリング周波数を 1Z2にダウンサンプリングする機能を有している。
[0027] ここで、 2分波フィルタバンク 11、 12、 14及び 16の低域側通過フィルタの周波数特 性は図 4のフィルタ Aであり、同じく高域側通過フィルタの周波数特性は図 4のフィル タ Bであり、 2分波フィルタバンク 13、 15及び 17の低域側通過フィルタの周波数特性 は図 4のフィルタ Cであり、同じく高域側通過フィルタの周波数特性は図 4のフィルタ Dである。そして、初段の 2分波フィルタバンクには、フィルタ A及び Bを使用し、以後 、フィルタ A又は Cの後段には、フィルタ A及び Bで構成される 2分波フィルタバンクを 、フィルタ B又は Dの後段には、フィルタ C及び Dで構成される 2分波フィルタバンクを 順次接続していく。なお、図 4に示す各フィルタの周波数特性は、 2分波フィルタバン クへの入力信号のサンプリング周波数 fsで正規ィ匕し、通過域を 0〜fsの範囲内となる ように規定したものである。
[0028] 2分波フィルタバンク 11は、分波フィルタバンク部 1への入力信号 S11を、それぞれ 通過帯域の異なる低域側通過フィルタ及び高域側通過フィルタでろ波することで、周 波数帯域の異なる 2つの信号を抽出し、抽出した信号それぞれをダウンサンプリング して、信号 S21及び 22として出力する。以後、同様に、 2分波フィルタバンク部 12は 、信号 S21を入力して信号 S31及び 32を出力し、 2分波フィルタバンク部 13は、信号 S22を入力して信号 S33及び 34を出力する。更に、 2分波フィルタバンク 14、 15、 1 6、 17は、それぞれ、信号 S31、 S32, S33, S34を入力して、信号 S41及び S42、 S 43及び S44、 S45及び S46、 S47及び S48を出力する。
[0029] なお、本発明の実施形態におけるディジタル信号分波装置の分波フィルタバンク 部 1は、周波数多重信号を固定的な周波数帯域に分割して各周波数帯域に含まれ る信号を出力することを、多段構成により順次行っていくものであれば、上述した構 成に限定されない。例えば、分波フィルタバンク部 1は、 1つ以上のフィルタと、各フィ ルタの出力信号をダウンサンプリングして出力するダウンサンブラとを有する単位分 波フィルタバンクを樹枝状に多段接続したものであっても良 、。上記 2分波フィルタバ ンクは単位分波フィルタバンクの一例である。
[0030] 図 9Aは、周波数変換 ·デシメータ部 2の構成図である。図 9Aによると、周波数変換
'デシメータ部 2は、周波数変翻 21〜23と、デシメータ 24〜27とを備えている。各 デシメータは、図 9Bに示す様に、入力信号の帯域制限を行う低域側通過フィルタ 20 1と、ダウンサンプラ 202とを備えている。ダウンサンプラ 202は、入力信号のサンプ ル値を 1つおきに間引ぐつまりサンプリング周波数を 1Z2にダウンサンプリングする 機能を有し、低域側通過フィルタ 201としては、図 4のフィルタ A力も Dのいずれかを 使用する。ここで、サンプリング周波数 fsは、デシメータの入力信号のサンプリング周 波数である。
[0031] 周波数変^ ^21、 22、 23は、それぞれ、分波フィルタバンク部 1からの信号 Sl l、 S21、 S22の周波数変換を行う。つまり入力信号の周波数をシフトさせる。具体的に は、入力信号 i (t)に対し、 2π + θ)を乗じ、 o (t) =i (t) *e j(2it it+ e)で得られる信号を 出力する。ここで、 tは時間、 fは出力信号と入力信号の周波数差、つまり周波数のシ フト量であり、 Θは任意の位相である。
[0032] デシメータ 24は、周波数変換器 21の出力信号を帯域制限してダウンサンプリング し信号 S23を出力する。デシメータ 25は、信号 S23を入力して信号 S35を出力する。 更に、デシメータ 26は、周波数変^ ^22の出力信号を入力として、信号 S36を、デ シメータ 27は、周波数変翻23の出力信号を入力として、信号 S37を出力する。
[0033] 図 13は、上述した各信号の周波数帯域及び周波数多重信号での周波数位置の 関係を示すものであり、サンプリング周波数 Fsは、 2分波フィルタバンク 11への入力 信号のサンプリング周波数である。また、周波数変換器 21での信号 S 11の周波数シ フト量は、信号 S23を使用する場合は、信号 S23の左側にある点線の矢印で示す量 であり、信号 S35を使用する場合は、信号 S35の左側にある点線の矢印で示す量で ある。同様に、周波数変^ ^22での信号 S21の周波数のシフト量は、信号 S36の左 側にある点線の矢印で示す量であり、周波数変換器 23での信号 S22の周波数のシ フト量は、信号 S37の左側にある点線の矢印で示す量である。なお、これらの周波数 シフトは、点線の各矢印に応じた量だけ左側、つまり、低周波数側へシフトすることを 意味している。
[0034] この場合、デシメータ 24、 25及び 26の低域側通過フィルタ 201には図 4のフィルタ Aを使用し、デシメータ 27の低域側通過フィルタ 201には図 4のフィルタ Cを使用す る。し力しながら、周波数変^ ^23での信号 S22の周波数のシフト量を増大させ、信 号 S37が信号 S31と同一周波数となるようにした場合には、デシメータ 27の低域側 通過フィルタ 201としても図 4のフィルタ Aが使用できる。つまり、各周波数変翻で の周波数シフト量は、後段に 1つ以上直列に接続されるデシメータに使用している低 域側通過フィルタの周波数特性により決定される。より詳細には、各周波数変換器で の周波数シフト量は、後段に 1つ以上直列に接続されるデシメータに使用している低 域側通過フィルタの周波数特性と、入力信号に含まれる信号のうち、分離対象である 信号の周波数位置により決定される。入力信号に含まれる信号のうち、分離対象で ある信号力 そのデシメータの通過帯域内になるように入力信号の周波数をシフトさ せる。
[0035] また、信号 S23と S35を同時に使用することはできないため、図 9Aの構成において は、信号 S11から信号 S23又は S35を出力する回路を共用としている。したがって、 周波数変^ ^21での信号 S11の周波数シフト量は、使用する信号が S23である力 S 35であるかに応じて変更する必要がある。逆にいうと、周波数変^ ^21での周波数 シフト量を変更可能とすることで、信号 S11から信号 S23又は S35を出力する回路を 共用でき回路規模を小さくすることができる。また、周波数変 での周波数シフト 量を変更可能とすることで、デシメータの低域側通過フィルタに総て同じ周波数特性 のものを使用することができ、例えば、信号 S35〜S37のいずれ力 2つのみしか使用 しない場合等には、周波数変^^とデシメータ力もなる回路を 2系統だけ用意してお けばよく回路規模を小さくすることができる。
[0036] なお、周波数変換器の後に直列に接続するデシメータの数は、入力信号の分波フ ィルタバンク部 1での段数と、出力する信号帯域に対応する分波フィルタバンク部 1で の段数との差となる。つまり、分波フィルタバンク部 1の 1段目の入力である信号 S11 から、 3段目の入力である S31〜S34に対応する帯域の信号である S35を出力する 場合には、 3から 1を引 ヽた値である 2個のデシメータを直列に接続する。
[0037] 図 7に戻り、スィッチマトリックス部 3は、分波フィルタバンク部 1が出力する信号 S 11 、 S21〜S22、 S31〜S34及び S41〜S48、並びに、周波数変換'デシメータ咅 力 S 出力する信号 S23及び S35〜S37のうち、実際に使用する信号をディジタル信号分 波装置の所定の出力ポートに導くためのものであり、使用する信号の糸且合せを必要 に応じて変更するために設けられる。
[0038] 以上の構成により、従来技術での問題点である使用可能な信号の組合せに対する 制限を取り除くことが可能となる。例えば、図 6Cや 6Dに示す信号群の処理が可能と なる。
[0039] 図 10は、本発明の実施形態におけるディジタル信号合波装置のブロック図である。
以後、最大 8個の信号を合波する構成を用いて説明するが、処理可能な信号数は開 示する内容に従い変更可能である。図 10によると、ディジタル信号合波装置は、合 波フィルタバンク部 4と、周波数変換'インタポレータ部 5と、スィッチマトリックス部 3と を備えている。
[0040] 図 11は、図 10の合波フィルタバンク部 4の構成図である。図 11によると、合波フィ ルタバンク部 4は、 2入力 1出力の 2合波フィルタバンク 41〜47を樹枝状に多段接続 して構成される。より詳しくは、 1段目の 2合波フィルタバンク 41及び 42を、セレクタ 48 を介して 2段目の 2合波フィルタバンク 45に接続し、 1段目の 2合波フィルタバンク 43 及び 44を、セレクタ 48を介して 2段目の 2合波フィルタバンク 46に接続する。更に、 2 段目の 2合波フィルタバンク 45の出力はセレクタ 481と接続し、セレクタ 481の出力は 加算器 491と接続し、加算器 491の出力は 2合波フィルタバンク 47の一方の入力と なる。同様に、 2段目の 2合波フィルタバンク 46の出力はセレクタ 482と接続し、セレ クタ 482の出力は加算器 492と接続し、加算器 492の出力は 2合波フィルタバンク 47 の他方の入力となる。更に、 2合波フィルタバンク 47の出力はセレクタ 483と接続し、 セレクタ 483の出力は加算器 493と接続し、加算器 493の出力力 ディジタル信号合 波装置の出力となる。
[0041] 各 2合波フィルタバンクは、図 3Bに示す様に、 2本の入力信号それぞれに設けられ 、入力信号の各サンプル値の間に値 0のサンプル値を補間することで、サンプリング 周波数を 2倍に変換するアップサンブラと、一方のアップサンブラの出力信号の帯域 を制限する低域側通過フィルタと、他方のアップサンブラの出力信号の帯域を制限 する高域側通過フィルタと、低域側通過フィルタの出力信号と高域側通過フィルタの 出力信号を加算して出力する加算器とにより構成されている。
[0042] ここで、 2合波フィルタバンク 41、 43、 45及び 47の低域側通過フィルタの周波数特 性は図 4のフィルタ Aであり、同じく高域側通過フィルタの周波数特性は図 4のフィル タ Bであり、 2合波フィルタバンク 42、 44及び 46の低域側通過フィルタの周波数特性 は図 4のフィルタ Cであり、同じく高域側通過フィルタの周波数特性は図 4のフィルタ Dである。そして、最後段の 2合波フィルタバンク 47には、フィルタ A及び Bを使用し、 フィルタ A又は Cの前段には、フィルタ A及び Bで構成される 2合波フィルタバンクを、 フィルタ B又は Dの前段には、フィルタ C及び Dで構成される 2合波フィルタバンクを順 次接続していく。なお、図 4に示す各フィルタの周波数特性は、 2合波フィルタバンク の出力信号のサンプリング周波数 fsで正規ィ匕し、通過域を 0〜fsの範囲内となるよう に規定したものである。
[0043] 各 2合波フィルタバンクは、 2つの入力信号を、それぞれ、 2倍のサンプリング周波 数にアップサンプリングし、アップサンプリング後の信号の不要な高調波成分をそれ ぞれのフィルタで除去し、高調波成分除去後の信号を合成、つまり、周波数多重して 出力する。具体的には、 2合波フィルタバンク 41、 42、 43、 44は、それぞれ、デイジ タル信号 S41及び S42、 S43及び S44、 S45及び S46、 S47及び S48を入力とし、 周波数多重してセレクタ 48に出力する。
[0044] 2合波フィルタバンク 45は、一方のセレクタ 48にて選択された 2合波フィルタバンク 41の出力信号又は信号 S 31と、他方のセレクタ 48にて選択された 2合波フィルタバ ンク 42の出力信号又は信号 S32を入力とし、周波数多重して出力する。同様に、 2 合波フィルタバンク 46は、一方のセレクタ 48にて選択された 2合波フィルタバンク 43 の出力信号又は信号 S33と、他方のセレクタ 48にて選択された 2合波フィルタバンク 44の出力信号又は信号 S34を入力とし、周波数多重して出力する。
[0045] カロ算器 491は、セレクタ 481で選択された 2合波フィルタバンク 45の出力信号又は 信号 S21と、後述する周波数変換'インタポレータ部 5からの信号 S51を加算し、カロ 算器 492は、セレクタ 482で選択された 2合波フィルタバンク 46の出力信号又は信号 S22と、後述する周波数変換'インタポレータ部 5からの信号 S52を加算する。 2合波 フィルタバンク 47は、加算器 491及び 492の出力信号を入力とし、周波数多重して 出力する。
[0046] 最後に、セレクタ 483は、 2合波フィルタバンク 47の出力信号又は信号 S11を選択 して加算器 493に出力し、加算器 493は、セレクタ 483からの信号と、周波数変換'ィ ンタポレータ部 5からの信号 S61を加算してディジタル信号合波装置の出力信号を 生成する。
[0047] なお、本発明の実施形態におけるディジタル信号合波装置の合波フィルタバンク 部 4は、所定帯域の複数の入力信号を、固定的な周波数帯域に配置した周波数多 重信号として出力することを、多段構成により順次行っていくものであれば、上述した 構成に限定されない。例えば、合波フィルタバンク部 4は、入力信号をアップサンプリ ングして出力する 1つ以上のアップサンブラと、各アップサンブラの出力信号の不要 成分を除去して出力するフィルタとを有する単位合波フィルタバンクを多段接続した 構成であっても良い。なお、 2合波フィルタバンクはそのような単位合波フィルタバン クの一例である。
[0048] 図 12Aは、周波数変換'インタポレータ部 5の構成図である。図 12Aによると、周波 数変換'インタポレータ部 5は、インタポレータ 51〜54と、周波数変^ ^55〜57と、 セレクタ 58とを備えている。
[0049] 各インタポレータは、図 12Bに示す様に、アップサンプラ 501と、アップサンプラ 50 1によるアップサンプリングの結果生じる、イメージ成分を含む出力信号から、必要な 信号成分のみを通過させ、不要な信号成分を除去する低域側通過フィルタ 502とを 備えている。アップサンプラ 501は、入力信号の各サンプル値の間に値 0のサンプル 値を補間することで、サンプリング周波数を 2倍に変換する機能を有し、低域側通過 フィルタ 502としては、図 4のフィルタ Aから Dのいずれかを使用する。ここで、サンプリ ング周波数 fsは、インタポレータの出力信号のサンプリング周波数である。
[0050] 周波数変換器 55〜57は、周波数変換器 21〜23と同様に、入力信号の周波数を シフトして出力する。
[0051] インタポレータ 51は、信号 S35を、アップサンプリングした後、高調波成分を除去し 、セレクタ 58は、信号 S23又はインタポレータ 51の出力信号を選択して出力し、イン タポレータ 54は、セレクタ 58の出力信号を、アップサンプリングした後、高調波成分 を除去し、周波数変^ ^55は、インタポレータ 54の出力信号を周波数変換して信号 S61を出力する。同様に、インタポレータ 52は、信号 S36を、アップサンプリングした 後、高調波成分を除去し、周波数変換器 56は、インタポレータ 52の出力信号を周波 数変換して信号 S51を出力し、インタポレータ 53は、信号 S37を、アップサンプリング した後、高調波成分を除去し、周波数変換器 57は、インタポレータ 52の出力信号を 周波数変換して信号 S52を出力する。
[0052] 図 13は、ディジタル信号合波装値が出力する周波数多重信号内での、上述した各 信号の周波数位置及び周波数帯域を示すものであり、サンプリング周波数 Fsは、最 終段に位置する 2合波フィルタバンク 47の出力信号のサンプリング周波数である。ま た、周波数変換器 55での周波数シフト量は、信号 S23を使用する場合は、信号 S23 の左側にある点線の矢印で示す量であり、信号 S35を使用する場合は、信号 S35の 左側にある点線の矢印で示す量である。同様に、周波数変換器 56での周波数のシ フト量は、信号 S36の左側にある点線の矢印で示す量であり、周波数変換器 57での 周波数のシフト量は、信号 S37の左側にある点線の矢印で示す量である。なお、これ らの周波数シフトは、点線の各矢印に応じた量だけ右側、つまり、高周波数側へシフ トすることを意味している。
[0053] この場合、インタポレータ 51、 52及び 54の低域側通過フィルタ 201には図 4のフィ ルタ Aを使用し、インタポレータ 53の低域側通過フィルタ 502には図 4のフィルタ Cを 使用する。し力しながら、周波数変 での周波数のシフト量を増大させ、信号 S 31の周波数位置力も信号 S37と同一周波数になるようにシフトさせる場合には、イン タポレータ 53の低域側通過フィルタ 502としても図 4のフィルタ Aが使用できる。つま り、各周波数変^^での周波数シフト量は、前段に 1つ以上直列に接続されるインタ ポレータに使用している低域側通過フィルタの周波数特性により決定される。より詳 細には、各周波数変換器での周波数シフト量は、前段に 1つ以上直列に接続される インタポレータに使用している低域側通過フィルタの周波数特性と低域側通過フィル タによりろ波された信号の周波数多重信号内での周波数位置により決定される。低 域側通過フィルタによりろ波された信号が、周波数多重信号内での所望の周波数位 置になるように周波数をシフトさせる。
[0054] 図 12Aの構成においても、図 9Aの構成と同様に周波数変換器での周波数シフト 量を可変とすることで、信号 S23又は S35から信号 S61を出力する回路を共用として いる。もちろん、周波数変^ ^55、インタポレータ 51及び 54から構成される回路を 信号 S35専用とし、別に信号 S23専用の回路を設け、最後にセレクタ 58で出力信号 を選択する構成であっても良 、。
[0055] 図 10に戻り、スィッチマトリックス部 3は、最大 8個であるディジタル信号合波装置へ の入力信号を、合波フィルタバンク部 4及び Z又は周波数変換'インタポレータ部 5の 所定の入力に導くためのものである。
[0056] 以上の構成により、従来技術での問題点である使用可能な信号の組合せに対する 制限を取り除くこと、例えば、図 6Cや 6Dに示す信号群の使用が可能となる。
[0057] なお、上述したディジタル信号分波装置及びディジタル信号合波装置において、 使用する 2分波又は 2合波フィルタバンクの数や、周波数変換 ·デシメータ部 2におけ る 1つの周波数変換器と 1つ以上のデシメータで構成される処理回路、周波数変換' インタポレータ部 5における 1つ以上のインタポレータと 1つの周波数変^^で構成さ れる処理回路は、使用する信号の組合せに応じて取捨選択可能である。例えば、図 6Dに示す 2波のみを固定的に使用する場合では、図 8の 2分波フィルタバンク 13及 び 15〜17、図 9Aの周波数変^ ^22と 23で始まる処理回路、図 11の 2合波フィル タノくンク 42〜44及び 46、図 12Aのインタポレータ 52と 53で始まる処理回路は必須 ではない。更に、 S47は使用しないので、 2分波フィルタバンク 17の高域側通過フィ ルタ及び高域側通過フィルタの出力に接続されるダウンサンブラや、 2合波フィルタ バンク 44の高域側通過フィルタ及び高域側通過フィルタの前段に接続されるアップ サンブラであっても省略することが可能である。同様に、スィッチマトリクス部 3は、使 用する信号の糸且合せを柔軟に変更するためのものであり、使用する信号が固定的で あり変更の必要がない場合には省略可能である。
[0058] 図 14Aは、ディジタル信号分波装置の他の実施形態でのブロック図である。図 14 Aによると、ディジタル信号分波装置は、帯域可変 2分波フィルタバンク 61と、メモリ 6 2と、周波数変換器 63と、デシメータ 64と、直並列変換器 65と、時分割動作制御部 6 6とを備えている。帯域可変 2分波フィルタバンク 61は、図 14Bに示す様に、可変低 域側通過フィルタ 601と、可変高域側通過フィルタ 602と、ダウンサンプラ 603及び 6 04とを含んで!/ヽる。
[0059] 可変低域側通過フィルタ 601は、時分割動作制御部 66からの制御に基づき図 4の フィルタ A又はフィルタ Cを切替え可能であり、可変高域側通過フィルタ 602は、時分 割動作制御部 66からの制御に基づき図 4のフィルタ B又はフィルタ Dを切替え可能で ある。これら、通過帯域の切替えは、予め用意した 2種類の通過帯域のフィルタを切り 替える、あるいは、ディジタルフィルタのタップ係数を変更する等、公知な種々の方法 により実現可能である。
[0060] ダウンサンプラ 603及び 604は、入力信号のサンプル値を 1つおきに間引ぐつまり サンプリング周波数を 1Z2にダウンサンプリングする機能を有し、周波数変換器 63 は、時分割動作制御部 66の制御に基づき入力信号の周波数変換を行う機能を有し 、デシメータ 64は、図 9Bと同じである。
[0061] 本実施形態においては、メモリ 62を使用することで図 8及び図 9A、 9Bにおける処 理と同一処理を、時分割で実行することを特徴としている。即ち、入力信号 S11をメ モリ 62に蓄積すると共に、帯域可変 2分波フィルタバンク 61を、図 8の 2分波フィルタ バンク 11と同じに構成して信号 S11の処理を行い、出力となる信号 S21及び S22を 同様にメモリ 62に蓄積する。同様に、メモリ 62に蓄積した信号 S21に対しては、帯域 可変 2分波フィルタバンク 61を、図 8の 2分波フィルタバンク 12と同じに構成した上で 、メモリ 62から信号 S21を読み出して処理し、出力となる信号 S31及び S32をメモリ 6 2に蓄積する。更に、信号 S35を使用する場合は、周波数変翻63の周波数シフト 量を図 13に示す通りに設定して、メモリ 62から信号 S35を読み出して処理を行い、 その後、メモリ 62を介してデシメータ 64で 2回処理を行う。
[0062] 時分割動作制御部 66は、上記時分割処理のための各部の制御を行うものであり、 直並列変 65は、メモリ 62に蓄えられている各信号を順次読み出して出力とする 。なお、図 14Aにおいては、帯域可変 2分波フィルタバンク 61、周波数変換器 63、 デシメータ 64をそれぞれ 1つだけ用意している力 2つ以上であっても良い。
[0063] 図 15Aは、ディジタル信号合波装置の他の実施形態でのブロック図である。図 15 Aによると、ディジタル信号合波装置は、並直列変 71と、帯域可変 2合波フィル タバンク 72と、メモリ 73と、インタポレータ 74と、周波数変翻 75と、時分割動作制 御部 76とを備えている。帯域可変 2合波フィルタバンク 72は、図 15Bに示す様に、ァ ップサンブラ 701及び 702と、可変低域側通過フィルタ 703と、可変高域側通過フィ ノレタ 704と、カロ算器 705とを含んでいる。 [0064] 可変低域側通過フィルタ 703は、図 14Bの可変低域側通過フィルタ 601と同様、時 分割動作制御部 76からの制御に基づき図 4のフィルタ A又はフィルタ Cを切替え可 能であり、可変高域側通過フィルタ 704は、図 14Bの可変高域側通過フィルタ 602と 同様、時分割動作制御部 76からの制御に基づき図 4のフィルタ B又はフィルタ Dを切 替え可能である。また、アップサンプラ 701及び 702は、入力ディジタル信号の各サ ンプル値の間に値 0のサンプル値を補間することで、サンプリング周波数を 2倍に変 換する機能を有し、周波数変翻75は、時分割動作制御部 76の制御に基づき入力 信号を所定の周波数の信号に変換する機能を有し、インタポレータ 74は、図 12Bと 同じである。
[0065] 本実施形態においては、図 14Aのディジタル信号分波装置と同様、メモリ 73を使 用することで図 11及び図 12A、 12Bにおける処理と同一処理を、時分割で実行する ことを特徴としている。即ち、入力ディジタル信号 S41及び S42をメモリ 73に蓄積する と共に、帯域可変 2合波フィルタバンク 72を、図 11の 2合波フィルタバンク 41と同じに 構成して、デジタル信号 S41及び S42を多重して、出力信号をメモリ 73に蓄積する。 また、ディジタル信号 S36を使用する場合は、インタポレータ 74により信号 S36を処 理し、ー且メモリ 73に蓄えた後、周波数変^ ^75の周波数シフト量を図 13に示す通 りに設定して、インタポレータ 74で処理した信号をメモリ 73から読み出して周波数変 換を行う。
[0066] 並直列変 は、複数の入力信号を直列に変換してメモリ 73に蓄積し、時分割 動作制御部 76は、上記時分割処理のために、各部の制御を行う。なお、図 15Aにお いては、帯域可変 2合波フィルタバンク 72、インタポレータ 74、周波数変換器 75をそ れぞれ 1つだけ用意している力 2つ以上であっても良い。
[0067] 以上、ディジタル信号の分波及び Z又は合波を時分割にて処理することで、少な い回路構成にてディジタル信号の分波及び Z又は合波が可能となり、かつ、使用す る信号の組合せの変更にも柔軟に対応できる。
[0068] 上述したように、本発明の実施形態によれば、周波数多重された複数の信号からな る受信信号を多重分離して出力するディジタル信号分波装置が提供される。当該デ イジタル信号分波装置は、入力信号をろ波する 1つ以上のフィルタと、各フィルタの出 力信号をダウンサンプリングして出力するダウンサンブラとを備えている単位分波フィ ルタバンク、を多段に接続した構成を含む分波フィルタバンク手段と、受信信号及び 各単位分波フィルタバンクの出力信号の少なくとも 1つを入力とする周波数変換'デ シメータ手段と、を有し、周波数変換'デシメータ手段は、入力信号の周波数をシフト して出力する入力信号毎の周波数変換手段と、各周波数変換手段の出力に 1っ以 上直列に接続されるデシメータ手段とを含み、デシメータ手段は、入力信号の帯域 制限を行うフィルタと、フィルタの出力信号をダウンサンプリングして出力するダウンサ ンブラとを備えている。
[0069] 上記ディジタル信号分波装置において、各単位分波フィルタバンクの出力信号及 び各デシメータ手段の出力信号から 1つ以上を選択して出力するスィッチマトリクス手 段を更に有してもよい。スィッチマトリクス手段により、使用する信号の帯域や周波数 配置の変更を柔軟に行うことができる。
[0070] また、上記ディジタル信号分波装置にお!、て、周波数変換手段における周波数シ フト量が可変であってもよい。周波数変換手段での周波数シフト量を可変とすること により、周波数変換'インタポレータ手段の構成を簡略ィ匕できる。
[0071] また、上記ディジタル信号分波装置において、少なくとも周波数変換手段、デシメ ータ手段、単位分波フィルタバンクのいずれかが、各手段の入出力信号を記憶する メモリを用いて時分割処理により実現されてもよい。各手段を、メモリを用いた時分割 処理により実現することで、回路規模をより小さくすることができる。
[0072] 更に、上記ディジタル信号分波装置において、周波数変換手段は、受信信号に含 まれる複数の信号のうち、分波フィルタバンク手段の通過帯域を通過できな 、信号の 1つを、後段に直列接続されたデシメータ手段の通過帯域内に入れるように周波数 をシフトさせることとしてもよ!、。
[0073] 更に、上記ディジタル信号分波装置にお!、て、単位分波フィルタバンクは、入力信 号をろ波する 1つ又は 2つのフィルタと、各フィルタの出力信号をダウンサンプリングし て出力するダウンサンブラとを備えている 2分波フィルタバンクであることとしてもよい
[0074] 更に、上記ディジタル信号分波装置において、入力信号のサンプリング周波数を fs とし、 0から fsにおいて互いに異なる通過帯域を持つ 4種類のフィルタを、通過帯域の 低い順に第 1のフィルタ、第 2のフィルタ、第 3のフィルタ、第 4のフィルタとした場合、 2 分波フィルタバンクは、第 1のフィルタ及び/又は第 2のフィルタを備えた第 1の 2分 波フィルタバンクと、第 3のフィルタ及び/又は第 4のフィルタを備えた第 2の 2分波フ ィルタバンクとに分類され、分波フィルタバンク手段における 2分波フィルタバンクの 多段接続は、第 1のフィルタ又は第 3のフィルタでろ波されダウンサンプリングされた 信号を第 1の 2分波フィルタバンクに、第 2のフィルタ又は第 4のフィルタでろ波されダ ゥンサンプリングされた信号を第 2の 2分波フィルタバンクに接続して構成され、各 2 分波フィルタバンク及びデシメータ手段のダウンサンプラは、サンプリング周波数を 1 Z2にすることも好ましい。
[0075] また、本発明の実施形態によれば、複数の入力信号を周波数多重して出力するデ イジタル信号合波装置が提供される。当該ディジタル信号合波装置は、入力信号を アップサンプリングして出力する 1つ以上のアップサンブラと、各アップサンブラの出 力信号の不要成分を除去して出力するフィルタとを備えている単位合波フィルタバン ク、を多段接続した構成を含む合波フィルタバンク手段と、単位合波フィルタバンクの 出力信号のいずれかと加算する信号を、少なくとも 1つ出力する周波数変換'インタ ポレータ手段とを有し、周波数変換'インタポレータ手段は、 1つ以上直列に接続され るインタポレータ手段と、最後のインタポレータ手段が出力する信号の周波数をシフト して出力する周波数変換手段との組合せを、出力信号の数だけ含み、インタポレー タ手段は、入力信号をアップサンプリングして出力するアップサンブラと、アップサン ブラの出力信号の不要信号成分を除去して出力するフィルタとを備えている。
[0076] なお、本発明は、上記の実施形態に限定されることなぐ特許請求の範囲内におい て種々の変更及び応用が可能である。
[0077] 本国際出願は 2006年 5月 19日に出願された日本国特許出願第 2006— 140361 号に基づく優先権を主張するものであり、その全内容を本国際出願に援用する。

Claims

請求の範囲
[1] 周波数多重された複数の信号力 なる受信信号を多重分離して出力するディジタ ル信号分波装置であって、
入力信号をろ波する 1つ以上のフィルタと、各フィルタの出力信号をダウンサンプリ ングして出力するダウンサンブラとを備えている単位分波フィルタバンク、を多段に接 続した構成を含む分波フィルタバンク手段と、
受信信号及び各単位分波フィルタバンクの出力信号の少なくとも 1つを入力とする 周波数変換 ·デシメータ手段と、
を有し、
周波数変換'デシメータ手段は、入力信号の周波数をシフトして出力する入力信号 毎の周波数変換手段と、各周波数変換手段の出力に 1つ以上直列に接続されるデ シメータ手段とを含み、
デシメータ手段は、入力信号の帯域制限を行うフィルタと、フィルタの出力信号をダ ゥンサンプリングして出力するダウンサンブラとを備えていること、を特徴とするディジ タル信号分波装置。
[2] 各単位分波フィルタバンクの出力信号及び各デシメータ手段の出力信号から 1つ 以上を選択して出力するスィッチマトリクス手段を更に有すること、を特徴とする請求 項 1に記載のディジタル信号分波装置。
[3] 周波数変換手段における周波数シフト量が可変であることを特徴とする請求項 1又 は 2に記載のディジタル信号分波装置。
[4] 少なくとも周波数変換手段、デシメータ手段、単位分波フィルタバンクのいずれか が、各手段の入出力信号を記憶するメモリを用 、て時分割処理により実現されて 、る こと、を特徴とする請求項 1又は 2に記載のディジタル信号分波装置。
[5] 周波数変換手段は、受信信号に含まれる複数の信号のうち、分波フィルタバンク手 段の通過帯域を通過できない信号の 1つを、後段に直列接続されたデシメータ手段 の通過帯域内に入れるように周波数をシフトさせること、を特徴とする請求項 1又は 2 に記載のディジタル信号分波装置。
[6] 単位分波フィルタバンクは、 入力信号をろ波する 1つ又は 2つのフィルタと、各フィルタの出力信号をダウンサン プリングして出力するダウンサンブラとを備えている 2分波フィルタバンクであること、 を特徴とする請求項 1又は 2に記載のディジタル信号分波装置。
[7] 入力信号のサンプリング周波数を fsとし、 0から fsにおいて互いに異なる通過帯域 を持つ 4種類のフィルタを、通過帯域の低い順に第 1のフィルタ、第 2のフィルタ、第 3 のフィルタ、第 4のフィルタとした場合、
2分波フィルタバンクは、第 1のフィルタ及び/又は第 2のフィルタを備えた第 1の 2 分波フィルタバンクと、第 3のフィルタ及び Z又は第 4のフィルタを備えた第 2の 2分波 フィルタバンクとに分類され、
分波フィルタバンク手段における 2分波フィルタバンクの多段接続は、
第 1のフィルタ又は第 3のフィルタでろ波されダウンサンプリングされた信号を第 1の 2分波フィルタバンクに、第 2のフィルタ又は第 4のフィルタでろ波されダウンサンプリ ングされた信号を第 2の 2分波フィルタバンクに接続して構成され、
各 2分波フィルタバンク及びデシメータ手段のダウンサンプラは、サンプリング周波 数を 1Z2にすること、を特徴とする請求項 6に記載のディジタル信号分波装置。
[8] 複数の入力信号を周波数多重して出力するディジタル信号合波装置であって、 入力信号をアップサンプリングして出力する 1つ以上のアップサンブラと、各アップ サンブラの出力信号の不要成分を除去して出力するフィルタとを備えている単位合 波フィルタバンク、を多段に接続した構成を含む合波フィルタバンク手段と、
単位合波フィルタバンクの出力信号の ヽずれかと加算する信号を、少なくとも 1つ出 力する周波数変換'インタポレータ手段と、
を有し、
周波数変換'インタポレータ手段は、 1つ以上直列に接続されるインタポレータ手段 と、最後のインタポレータ手段が出力する信号の周波数をシフトして出力する周波数 変換手段との組合せを、出力信号の数だけ含み、
インタポレータ手段は、入力信号をアップサンプリングして出力するアップサンブラ と、アップサンブラの出力信号の不要信号成分を除去して出力するフィルタとを備え ていること、を特徴とするディジタル信号合波装置。
PCT/JP2007/060268 2006-05-19 2007-05-18 ディジタル信号分波装置及び合波装置 WO2007136010A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/296,758 US7936742B2 (en) 2006-05-19 2007-05-18 Digital signal demultiplexing device and multiplexing device
CA2649007A CA2649007C (en) 2006-05-19 2007-05-18 Digital signal demultiplexing apparatus and multiplexing apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-140361 2006-05-19
JP2006140361A JP2007312200A (ja) 2006-05-19 2006-05-19 ディジタル信号分波装置及び合波装置

Publications (1)

Publication Number Publication Date
WO2007136010A1 true WO2007136010A1 (ja) 2007-11-29

Family

ID=38723322

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/060268 WO2007136010A1 (ja) 2006-05-19 2007-05-18 ディジタル信号分波装置及び合波装置

Country Status (4)

Country Link
US (1) US7936742B2 (ja)
JP (1) JP2007312200A (ja)
CA (1) CA2649007C (ja)
WO (1) WO2007136010A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008050766A1 (fr) * 2006-10-24 2008-05-02 Nippon Telegraph And Telephone Corporation Dispositif de démultiplexage de signal numérique et dispositif de multiplexage de signaux numériques
WO2010064485A1 (ja) * 2008-12-01 2010-06-10 三菱電機株式会社 分波装置、合波装置、通信装置および中継衛星
WO2011065287A1 (ja) * 2009-11-30 2011-06-03 三菱電機株式会社 分波装置、合波装置および中継装置
WO2012026417A1 (ja) * 2010-08-25 2012-03-01 三菱電機株式会社 分波装置、合波装置および中継装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090058948A (ko) * 2007-12-05 2009-06-10 한국전자통신연구원 혼성신호 다중화를 이용한 광 다이플렉서 모듈 및 그 방법
CA2843833C (en) 2011-09-26 2016-06-14 Nippon Telegraph And Telephone Corporation Communication system, transmitter apparatus and receiver apparatus
JP5889145B2 (ja) * 2012-09-05 2016-03-22 三菱電機株式会社 分波装置、合波装置および中継装置
JP6745973B2 (ja) * 2017-03-06 2020-08-26 三菱電機株式会社 分波回路、合波回路、およびチャネライザ中継器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS636929A (ja) * 1986-06-26 1988-01-12 Nec Corp 不等帯域分割フィルタ
JPH0846654A (ja) * 1994-07-27 1996-02-16 Nippon Telegr & Teleph Corp <Ntt> ディジタル復調器
JP2001111639A (ja) * 1999-03-04 2001-04-20 Nippon Telegr & Teleph Corp <Ntt> ディジタル信号分波装置、ディジタル信号合波装置、ディジタル信号伝送装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2299821C (en) * 1999-03-04 2004-08-10 Nippon Telegraph And Telephone Corporation Variable transmission rate digital modem with multi-rate filter bank
US7047264B2 (en) * 2001-03-02 2006-05-16 Samsung Electronics Co., Ltd. Frequency converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS636929A (ja) * 1986-06-26 1988-01-12 Nec Corp 不等帯域分割フィルタ
JPH0846654A (ja) * 1994-07-27 1996-02-16 Nippon Telegr & Teleph Corp <Ntt> ディジタル復調器
JP2001111639A (ja) * 1999-03-04 2001-04-20 Nippon Telegr & Teleph Corp <Ntt> ディジタル信号分波装置、ディジタル信号合波装置、ディジタル信号伝送装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109258A (ja) * 2006-10-24 2008-05-08 Nippon Telegr & Teleph Corp <Ntt> ディジタル信号分波装置及びディジタル信号合波装置
WO2008050766A1 (fr) * 2006-10-24 2008-05-02 Nippon Telegraph And Telephone Corporation Dispositif de démultiplexage de signal numérique et dispositif de multiplexage de signaux numériques
US8036100B2 (en) 2006-10-24 2011-10-11 Nippon Telegraph And Telephone Corporation Digital signal demultiplexing apparatus and digital signal multiplexing apparatus
US8611204B2 (en) 2006-10-24 2013-12-17 Nippon Telegraph And Telephone Corporation Digital signal multiplexing apparatus
US8675628B2 (en) 2008-12-01 2014-03-18 Mitsubishi Electric Corporation Demultiplexing apparatus, multiplexing apparatus, communication apparatus, and relay satellite
WO2010064485A1 (ja) * 2008-12-01 2010-06-10 三菱電機株式会社 分波装置、合波装置、通信装置および中継衛星
EP2372931A4 (en) * 2008-12-01 2017-08-02 Mitsubishi Electric Corporation Multiplexer, demultiplexer, communication device, and relay satellite
JP5106641B2 (ja) * 2008-12-01 2012-12-26 三菱電機株式会社 分波装置、合波装置、通信装置および中継衛星
WO2011065287A1 (ja) * 2009-11-30 2011-06-03 三菱電機株式会社 分波装置、合波装置および中継装置
US8731123B2 (en) 2009-11-30 2014-05-20 Mitsubishi Electric Corporation Demultiplexing device, multiplexing device, and relay device
JP5575149B2 (ja) * 2009-11-30 2014-08-20 三菱電機株式会社 分波装置、合波装置および中継装置
JP5579273B2 (ja) * 2010-08-25 2014-08-27 三菱電機株式会社 分波装置、合波装置および中継装置
US9136933B2 (en) 2010-08-25 2015-09-15 Mitsubishi Electric Corporation Demultiplexing apparatus, multiplexing apparatus, and relay apparatus
WO2012026417A1 (ja) * 2010-08-25 2012-03-01 三菱電機株式会社 分波装置、合波装置および中継装置

Also Published As

Publication number Publication date
US20090304031A1 (en) 2009-12-10
CA2649007C (en) 2012-03-13
US7936742B2 (en) 2011-05-03
CA2649007A1 (en) 2007-11-29
JP2007312200A (ja) 2007-11-29

Similar Documents

Publication Publication Date Title
WO2007136010A1 (ja) ディジタル信号分波装置及び合波装置
JP5579273B2 (ja) 分波装置、合波装置および中継装置
US6351451B1 (en) Digital multi-channel demultiplexer/multiplexer (MCD/M) architecture
CA2299821C (en) Variable transmission rate digital modem with multi-rate filter bank
JP5106641B2 (ja) 分波装置、合波装置、通信装置および中継衛星
EP2509223B1 (en) Demultiplexing device, multiplexing device and relay device
CA2663834C (en) Digital signal demultiplexing apparatus and digital signal multiplexing apparatus
US9831970B1 (en) Selectable bandwidth filter
WO2008149258A3 (en) Digital signal processing circuit and method comprising band selection
US5293382A (en) Method for FDMA signal multiplexing and demultiplexing
JP2003526243A (ja) 入力信号の周波数バンドを分割するための装置
JP3299952B2 (ja) ディジタル信号分波装置、ディジタル信号合波装置、ディジタル信号伝送装置
JP2001051975A (ja) 帯域幅可変ディジタルフィルタバンク
JPH0884049A (ja) ディジタル処理信号分割器及びディジタル処理信号合成器
Harris et al. Interleaving different bandwidth narrowband channels in perfect reconstruction cascade polyphase filter banks for efficient flexible variable bandwidth filters in wideband digital transceivers
KR20030072495A (ko) 아이/큐 복조장치 및 그의 아이/큐 신호생성방법
JP2002084244A (ja) 狭帯域ディジタルフィルタバンク
CN103907299B (zh) 通信系统、发送装置以及接收装置
Harris et al. Multi-resolution PR NMDFBs for programmable variable bandwidth filter in wideband digital transceivers
JP6745973B2 (ja) 分波回路、合波回路、およびチャネライザ中継器
JP4873491B2 (ja) 複数のシステム信号のシステムクロックを考慮してサンプリングする受信機、方法及びプログラム
Göckler et al. Efficient linear-phase directional filters with selectable centre frequencies
KR20050099900A (ko) 다중반송파 시스템에서 채널 분리장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07743703

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2649007

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 12296758

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07743703

Country of ref document: EP

Kind code of ref document: A1