WO2007088683A1

WO2007088683A1 - フィルタ装置

Info

Publication number: WO2007088683A1
Application number: PCT/JP2006/325239
Authority: WO
Inventors: Shigeyuki Fujita; Hiroshi Yonekura
Original assignee: Murata Manufacturing Co., Ltd.
Priority date: 2006-02-02
Filing date: 2006-12-19
Publication date: 2007-08-09

Abstract

　積層基板に内蔵されているインダクタの大型化をまねくことなく、減衰極における減衰量を十分な大きさとすることができる、積層基板上にフィルタチップが搭載されているフィルタ装置を提供する。　複数の絶縁層６ａ～６ｃを積層してなる積層基板６上にフィルタチップ７が搭載されており、積層基板６の上面に設けられたグラウンド側ランド電極１４と、下面に設けられたグラウンド端子１６との間に、第１の導体パターン１８ａ及び第２の導体パターン１８ｂ，１８ｃを含むインダクタが構成されており、第１の導体パターン１８ａの長さから、上方に位置する第２の導体パターン１８ｂ，１８ｃにいくにつれて導体パターンの長さが長くされている、フィルタ装置。

Description

明細書

フィルタ装置

技術分野

[0001] 本発明は、フィルタチップが積層基板に実装されている構造を有するフィルタ装置に関し、特に、積層基板にインダクタが内蔵されている構造を有するフィルタ装置に関する。

背景技術

[0002] 従来、携帯電話機の帯域フィルタなどに弾性表面波フィルタ装置が広く用いられている。例えば、下記の特許文献 1には、この種の帯域フィルタとして用いられるフィルタ装置の一例が開示されている。

[0003] 図 11は、特許文献 1に記載のフィルタ装置 501の模式的正面断面図である。フィルタ装置 501では、 SAWフィルタチップ 502が、積層基板 503を用いたパッケージに実装されている。フィルタチップ 502の上面には、 SAWフィルタを構成するために、複数の IDTや入出力電極及びグラウンド電位が形成されている。この内、グラウンド電位に接続される端子が、グラウンド端子 504として共通化されている。グラウンド端子 504に、ボンディングワイヤー 505の一端が接続されている。ボンディングワイヤー 505の他端は、積層基板 503の上方に設けられたグラウンド側ランド電極 506に接続されている。グラウンド側ランド電極 506は、積層基板 503内に設けられたビアホール電極 507、導体パターン 508、ビアホール電極 509及び導体パターン 510及びビアホール電極 511を介して、積層基板 503の下面に設けられたグラウンド端子 512に電気的に接続されている。

[0004] ここで、上記導体パターン 508, 510は、ビアホール電極 509により接続され、インダクタ Lを共通グラウンド端子 504に直列に接続するために設けられている。

[0005] すなわち、上記インダクタ Lを共通グラウンド端子 504とグラウンド電位との間に直列に挿入することにより、通過帯域の低周波側の阻止帯域に零点を発生させることとができる。そのため、低周波側の阻止域における抑圧度を改善することができるとされている。 [0006] また、下記の特許文献 2には、所定の共振周波数を有する 1端子対型弾性表面波共振器を並列腕に配置し、該弾性表面波共振器に直列にインダクタンスを付加した回路構成のフィルタ装置が開示されている。ここでも、インダクタンスの付カ卩により、通過帯域外の抑圧度が高められとされている。

特許文献 1：特開 2004— 349893号公報

特許文献 2 :特開平 5— 183380号公報

発明の開示

[0007] 特許文献 1に記載のフィルタ装置 501を電子機器に用いる場合、ノッケージを構成している積層基板 503の下面に設けられたグラウンド端子 512が、電子機器の回路基板上のグラウンドパターンに接合される。他方、回路基板上のグラウンドパターンは、回路基板の上面において比較的大きな面積を有するように、すなわち、入出力信号が印加される導体パターンが設けられる部分を除く多くの部分を占めるように形成されるのが普通である。

[0008] 特性上必要なインダクタンス値を得るには、導体パターン 508, 510の長さを長くしなければならない。その結果、インダクタンスを構成する部分の面積が大きくなるという問題が生じる。加えて上記導体パターン 508, 510の内、最下層に位置している導体パターン 510と回路基板側のグラウンド電位に接続されるグラウンドパターンとの間の容量が大きくなる。そのため、フィルタの通過帯域における挿入損失が悪ィ匕したり、フィルタの阻止域における減衰極による減衰量が悪ィ匕するという問題があった。

[0009] なお、特許文献 1に記載のフィルタ装置 501では、ボンディングワイヤー 505を用いて、フィルタチップ 502のグラウンド側共通端子 504力ノッケージを構成している積層基板 503のグラウンド側ランド電極 506に接続されていた。そのため、ボンディングワイヤー 505もインダクタンスの一部を構成しているため、導体パターン 508, 510の長さを比較的短くすることができる。従って、上記導体パターン 510と、回路基板側のグラウンドパターンとの間の容量による影響を幾分小さくすることは可能である。

[0010] し力しながら、より小型化を図るためには、フィルタチップを積層基板などにフリップチップボンディングすることが望ましい。フリップチップボンディングでは、ボンディングワイヤーを用いないので、積層基板内に上記のようなインダクタンスを構成する場合、インダクタンスを形成するための導体パターンの長さが長くなる。そのため、導体ノターンと回路基板側のグラウンドパターンとの間の容量が大きくなる。従って、フリツプチップボンディングを用いた場合には、上記導体パターンと回路基板側のグラウンドパターンとの間の容量に基づく大型化及び減衰極における減衰量の悪ィ匕の問題力り顕著になる。

[0011] また、上記特許文献 2に記載のフィルタ装置においても、積層基板内にインダクタンスを構成した場合、特許文献 1に記載のフィルタ装置 501と同様の問題が生じることとなる。

[0012] 本発明の目的は、上述した従来技術の欠点を解消し、グラウンド電位との間に直列にインダクタンスが揷入されてヽるフィルタ装置であって、該インダクタンスが積層基板内に設けられた複数の導体パターンを含む構成において、上記導体パターンとグラウンド電位との間の容量を小さくすることができ、それによつて、インダクタンスが構成されている部分の小型化を図ることができ、し力も、挿入損失を悪化させることなく、減衰極における減衰量の悪ィ匕が生じ難ヽフィルタ装置を提供することにある。

[0013] 本発明によれば、入力端子と、出力端子と、グラウンド電位に接続される端子とを有するフィルタチップと、複数の絶縁層を積層することにより形成されており、前記フィルタチップが上面側に実装される積層基板とを備え、前記積層基板が、該積層基板の上面に設けられており、前記フィルタチップのグラウンド電位に接続される端子に接続されているグラウンド側ランド電極と、下面に設けられているグラウンド端子と、該グラウンド側ランド電極とグラウンド端子との間に接続されているインダクタとを備えており、前記インダクタが、前記グラウンド端子側に配置された第 1の導体パターンと、第 1 の導体パターンよりも上方の 1つまたは複数の絶縁層上に形成されて、る 1つまたは複数の第 2の導体パターンとを有し、前記第 1の導体パターン及び第 2の導体パターンの長さが上方に、くにつれて順に長くされて、る、フィルタ装置が提供される。

[0014] 本発明のフィルタ装置において、上記フィルタチップは、所定の帯域フィルタを構成するためのフィルタ回路の主要部分が構成されている適宜のチップにより構成される。本発明のある特定の局面では、上記フィルタチップは、入力端子と出力端子とを結ぶ直列腕に配置されている第 1の共振子と、該第 1の共振子の一端とグラウンド電位との間に接続されている第 2の共振子と、該第 1の共振子の他端とグラウンド電位との間にそれぞれ接続されている第 3の共振子とを有し、第 2,第 3の共振子のグラウンド電位側端部同士が共通端子に共通接続されているフィルタチップである。

[0015] 本発明の他の特定の局面では、上記フィルタチップは、入力端子と出力端子とを結ぶ直列腕に配置されている第 1の共振子と、該第 1の共振子の一端とグラウンド電位との間に接続されている第 2の共振子とを備えたフィルタチップであり、前記第 2の共振子のグラウンド電位側端部が前記積層基板のグラウンド側ランド電極に接続されることにより、前記第 2の共振子に直列にインダクタが接続されているラダー型のフィルタ装置が構成されている。

[0016] 本発明の別の特定の局面では、前記積層基板を上方から透視した場合に、前記第 1の導体パターン及び 1つまたは複数の前記第 2の導体パターン力それぞれ、スパィラル状の形状を有している。従って、インダクタンス構成部分のより一層の小型化を図ることができる。

[0017] 本発明のさらに他の特定の局面では、前記グラウンド側ランド電極に、前記フィルタチップのグラウンド電位に接続される端子がフリップチップボンディングされている。

[0018] グラウンド側ランド電極に、フィルタチップのグラウンド電位に接続される端子がフリップチップボンディングされて!/、る構造では、ボンディングワイヤーを用いた接合方法ではないため、積層基板内に構成されている導体パターンによりインダクタンスが決定されることになる。すなわち、ボンディングワイヤーによるインダクタンス分を利用しないため、積層基板に構成されている第 1,第 2の導体パターンを含むインダクタによりインダクタンスが決定されることになる。よって、上記積層基板に設けられた第 1,第 2の導体パターンと、回路基板側とのグラウンドパターンとの間の容量に基づく影響は、ボンディングワイヤーを用いた場合に比べて、フリップチップボンディング工法を用いた場合には、大きくなりがちである。

[0019] しカゝしながら、本発明では、このような場合であっても、第 1の導体パターン及び複数の第 2のパターン力上方にいくにつれて、その長さが長くなるようにされているので、回路基板のグラウンドパターンとの間の容量を小さくすることが可能となる。すなわち、フリップチップボンディングによりフィルタチップが積層基板に搭載されて、る構造では、上記第 1の導体パターンと回路基板側のグラウンドパターンとの間の容量による影響が大きいが、本発明によればこのような構造においても、上記容量に基づく影響を軽減することができる。

[0020] 本発明のさらに他の特定の局面では、前記インダクタカ前記第 2の導体パターンよりも上方に配置されており、かつ前記第 2の導体パターンよりも短い第 3の導体バターンがさらに備えられている。

[0021] 前記第 2の導体パターンよりも短、第 3の導体パターンが第 2の導体パターンに接続されるように設けられている場合には、それによつて、より大きなインダクタンスを得ることができる。第 1の導体パターン及び 1つまたは複数の第 2のパターンは、上方にいくにつれて長さが長くされているが、第 2の導体パターンよりも上方に、第 2の導体ノターンよりも短い第 3の導体パターンが設けられていてもよい。すなわち、本発明においては、上記インダクタは、第 3の導体パターンを上方にさらに設けた構造であつてもよい。

(発明の効果）

[0022] 本発明に係るフィルタ装置によれば、フィルタチップのグラウンド電位に接続される端子が、フィルタチップが実装されている積層基板の上面に設けられているグラウンド側ランド電極に接続されており、さらに積層基板においては、グラウンド側ランド電極と、下面に設けられたグラウンド端子との間に、インダクタが接続されている。従つて、グラウンド電位との間にインダクタが直列に接続されるので、通過帯域外の阻止域における抑圧度を高めることができる。

[0023] し力も、上記インダクタは、グラウンド端子側に配置された第 1の導体パターンと、第 1の導体パターンよりも上方の 1つまたは複数の絶縁層に形成されている 1つまたは複数の第 2の導体パターンとを有し、第 1の導体パターン及び第 2の導体パターンの長さが上方に、くにつれて順に長くされて、るので、最下層に位置する第 1の導体パターンと、フィルタ装置が実装される回路基板上のグラウンドパターンとの間の容量を小さくすることができる。よって、上記容量による影響が少なくなり、同じ大きさのインダクタンス値のインダクタンスを構成する場合、導体パターンの長さを短くすることができ、インダクタンス部分の小型化を図ることができる。カロえて、上記容量が小さくなるため、通過帯域における挿入損失の悪化や減衰極における減衰量の悪化も生じ難い。

図面の簡単な説明

[0024] [図 1]本発明の第 1の実施形態に係るフィルタ装置が回路基板に実装された状態を示す模式的正面断面図。

[図 2]本発明の第 1の実施形態のフィルタ装置を有する分波器の回路図。

[図 3]第 1の実施形態で用いられているフィルタチップの下面の電極構造を示す模式的平面図。

[図 4] (a)及び (b)は、実施形態及び比較例のフィルタ装置において、積層基板に内蔵されているインダクタ部分を模式的に示す透視図。

[図 5]第 1の実施形態及び比較例のフィルタ装置の減衰量周波数特性を示す図。

[図 6] (a)及び (b)は、従来のフィルタ装置の他の例を説明するための模式的平面図及び略図的正面断面図。

[図 7]本発明の第 2の実施形態のフィルタ装置が回路基板に実装されている構造を示す模式的部分切欠正面断面図。

[図 8]本発明の第 3の実施形態のフィルタ装置が回路基板に実装されている構造を示す模式的部分切欠正面断面図。

[図 9]本発明の第 4の実施形態のフィルタ装置が回路基板に実装されている構造を示す模式的部分切欠正面断面図。

[図 10] (a)、（b)及び (c)は、本発明が適用されるフィルタ装置の回路構成の他の例を示す各回路図。

[図 11]従来のフィルタ装置の一例を示す模式的正面断面図。

符号の説明

[0025] 1…分波器

2· ··アンテナ端子

3…共通端子

5…回路基板

6…積層基板 a〜6c…絶縁層

···フィルタチップ

…圧電基板

1， 12···ノンプ

3···入力側ランド電極

4···グラウンド側ランド電極5…入力端子電極

6…グラウンド端子電極 7a〜： 17c…ビアホール電極8a…第 1の導体パターン8b, 18c…第 2の導体パターン1···グラウンドパターン2···入力側導体パターン1…フイノレタ装置

2···グラウンド側ランド電極 ···グラウンド端子電極 …積層基板

a〜36f…絶縁層

a〜37f…ビアホール電極 a…第 1の導体パターン b, 38c…第 2の導体パターン a, 39b, 39c…導電膜 …フイノレタ装置

…積層基板

a〜46e…絶縁層

a〜47e…ビアホール電極 a…第 1の導体パターン b, 48c…第 2の導体パターン 48d…第 3の導体パターン

51…フイノレタ装置

56…積層基板

56a〜56f…絶縁層

58a…第 1の導体パターン

58b〜58e…第 2の導体パターン

61…フイノレタ装置

62· ··共通端子

63…フイノレタ装置

64· ··共通端子

65…フイノレタ装置

A…フィルタ装置

ΙΝ· ··入力端子

LI, L2"'インダクタ

L3, L4"'インダクタ

L5' "インダクタ

OUT…出力端子

PI, P2…弾性波共振子

P12〜P13…弾性波共振子

P21〜P23…弾性波共振子

P31…弾性波共振子

S1〜S3…弾性波共振子

Sl l, S12…弾性波共振子

S21, S22…弾性波共振子

S31…弾性波共振子

発明を実施するための最良の形態

以下、図面を参照しつつ本発明の具体的な実施形態を説明することにより、本発明を明らかにする。 [0027] 図 1は、本実施形態のフィルタ装置が回路基板に実装されている構造を模式的に示す部分切欠正面断面図であり、図 2は、本実施形態のフィルタ装置を含む分波器の回路構成を示す図である。

[0028] 本実施形態のフィルタ装置は、携帯電話機の分波器の送信側の帯域フィルタを構成するのに用いられている。本実施形態では、フィルタ装置は、特に限定されるわけで ίまなヽ力 1920〜1980MHzに通過帯域を有し、 1550〜1600MHzの範囲にある GPS帯や 2400〜2500MHzの範囲にある WLAN帯における減衰量が大きくされている。

[0029] より具体的には、図 2に示す分波器 1において、破線 Aで囲まれた部分力本実施形態のフィルタ装置であり、送信側の帯域フィルタを構成する。

[0030] 分波器 1では、アンテナ ANTに接続されて、るアンテナ端子 2に、送信側フィルタ装置 A及び受信側フィルタ装置 Bが接続されてヽる。送信側フィルタ装置 Aは入力端子 INと、出力端子 OUTとを結ぶ直列腕において、複数の第 1の弾性波共振子 Sl〜 S3を互いに直列に接続した構造を有する。また、直列腕とグラウンド電位との間に並列腕に、並列腕共振子としての第 2の弾性波共振子 P1及び第 3の弾性波共振子 P2 が配置されている。

[0031] より具体的には、第 1の弾性波共振子 SI, S2間の接続点とグラウンド電位とを結ぶ 1つの並列腕に、第 2の弾性波共振子 P1が配置されている。また、第 1の弾性波共振子 S2, S3の接続点とグラウンド電位との間の並列腕に、弾性波共振子 P2が接続されている。言い換えれば、弾性波共振子 S2の一端側とグラウンド電位との間に第 2 の弾性波共振子 P1が、弾性波共振子 S2の他端側とグラウンド電位との間に第 3の弾性波共振子 P2が接続されてヽる。

[0032] 従って、上記フィルタ装置 Aはラダー型の回路構成を有する弾性波フィルタ装置である。そして、本実施形態では、上記第 2,第 3の弾性波共振子 PI, P2のグラウンド側端部が共通端子 3に共通接続されている。この共通端子 3がインダクタ Lを介してグラウンド電位に接続されている。インダクタ Lのインダクタンス分により、阻止域における抑圧度の向上が図られる。

[0033] 図 1においては、上記フィルタ装置 Aが回路基板 5上に実装されている。このフィルタ装置 Aは、積層基板 6と、フィルタチップ 7とを有する。フィルタチップ 7は、圧電基板と、圧電基板の下面に設けられた電極とを有する。この下面に設けられた電極構造を、図 3に模式的底面図で示す。すなわち、フィルタチップ 7においては、圧電基板 8の下面に、弾性波共振子 S1〜S3, PI, P2を形成するための電極構造が設けられている。各弾性波共振子は、 IDT電極と、 IDT電極の表面波伝搬方向両側に設けられた反射器とを有する 1端子対弾性波共振子により構成されている。そして、圧電基板 8の下面においては、弾性波共振子 S1の一端が接続される入力端子 INと、弾性波共振子 S3の端部が接続される出力端子 OUTと、上記共通端子 3とが設けられている。共通端子 3には、弾性波共振子 PI, P2のグラウンド側端部が共通接続されている。

[0034] フィルタチップ 7は、圧電基板 8の下面側力フリップチップボンディング工法により積層基板 6に実装されている。図 1では、図 3に示した共通端子 3と入力端子 INが、バンプ 11, 12により積層基板 6上の入力側ランド電極 13と、グラウンド側ランド電極 1 4に接合されてヽる部分が図示されてヽる。

[0035] 積層基板 6は、下面側から順に第 1〜第 3の絶縁層 6a〜6cを積層した構造を有する。このような積層基板 6は、後述の導体パターンやビアホール電極とともに、セラミツタスを一体焼成する一体焼成技術により得ることができる。もっとも、合成樹脂などからなる複数の絶縁材料層を積層し、貼り合わせることにより、積層基板 6を構成してもよい。

[0036] 上記積層基板 6の上面には、上記入力側ランド電極 13と、図示されていない出力側ランド電極と、上記グラウンド側ランド電極 14とが設けられている。また、積層基板 6 の下面には入力側端子 15、図示されていない出力側端子及びグラウンド端子 16が設けられている。

[0037] 入力側ランド電極 13と、入力側端子 15とは、積層基板 6内に設けられたビアホール電極により電気的に接続されている。

[0038] 他方、グラウンド側ランド電極 14とグラウンド端子 16とは、図 2に示したインダクタ L を介して接続されている。このインダクタ Lは、本実施形態では、第 1の絶縁層 6aを貫通しているビアホール電極 17aと第 1の絶縁層 6aに設けられた第 1の導体パターン 1 8aと、第 2の絶縁層 6bを貫通しており、第 1の導体パターン 18aに下端が接続されているビアホール電極 17bと、第 2の絶縁層 6b上に形成された第 2の導体パターン 18b と、第 3の絶縁層 6cを貫通しており、第 2の導体パターン 18bに下端が接合されているビアホール電極 17cと、第 3の絶縁層 6c上に形成されており、ビアホール電極 17c の上端に接続されており、グラウンド側ランド電極 14に連ねられている他の 1つの第 2 の導体パターン 18cとにより構成されている。上記グラウンド側ランド電極 14と、第 2 の導体パターン 18cとは連ねられている力両者は 1つの長い電極膜を形成することにより、一体ィ匕されていてもよい。

[0039] 上記のように、本実施形態では、積層基板 6内において、上記インダクタ Lが内蔵されている。この場合、第 1〜第 3の絶縁層 6a〜6c上に形成されている、導体パターン 18a〜18cがある程度の長さを有するため、目的とするインダクタンス値を有するインダクタ Lを容易に形成することができる。

[0040] 本実施形態の特徴は、上記インダクタ Lを構成している導体パターン 18a〜18cにおいて、下方に位置している第 1の導体パターン 18aから、上方に位置している複数の第 2の導体パターン 18b, 18cにいくにつれて、その長さが長くされていることにある。

[0041] なお、図 1は、積層基板内の導体パターンやビアホール電極は正面側力積層基板内の複数の導体パターンやビアホール電極を透視した状態で示す模式的正面断面図である。そして、図 1は、第 1の導体パターン 18aと、第 2の導体パターン 18b, 1 8cとの長さ関係を明らかにするために、各導体パターン 18a〜18cを略図的に同じ断面に表わした図であり、かつその長さ関係が上記のように設定されていることを模式的に示す図である。なお、後述する図 6 (b)〜図 9においても、同様に、積層基板内の複数の導体パターンやビアホール電極は、必ずしも同じ断面に存在するものではないが、これらの配置関係及び長さ関係を明らかするために、模式的断面図で示している。

[0042] 上記インダクタ Lを形成するための各導体パターン 18a〜 18c及びビアホール電極

17a〜 17cは、 Agや Cuなどの適宜の導電性材料により構成され得る。

[0043] また、本実施形態では、第 1の導体パターン 18a及び第 2の導体パターン 18b, 18 cは、それぞれ、スパイラルの一部を構成している形状を有する。すなわち、導体バターン 18a〜18cが、ビアホール電極 17a〜17cにより電気的に接続され、スパイラル状のインダクタ Lが構成されている。図 4 (a)にこのインダクタ Lの形状を略図的透視図で示す。

[0044] 図 4 (a)からも明らかなように、第 1の導体パターン 18aから上方の第 2の導体パターン 18b, 18cにいくにつれて、導体パターンの長さが長くされていることがわ力る。

[0045] 上記フィルタ装置 Aは、図 1に示すように回路基板 5上に表面実装されている。回路基板 5においては、上面に、グラウンド電位に接続されるグラウンドパターン 21、入力端に接続されている入力側導体パターン 22と、図示しない出力側導体パターンとが形成されている。この場合、グラウンドパターン 21は、フィルタ装置 Aが実装されている部分を囲むように大きな面積を占めるように形成されるのが普通である。すなわち、多くの部分をグラウンド電位に接続しておくことにより、外部からの電磁波の影響を低減することができる。

[0046] そして、本実施形態では、インダクタ Lを構成している導体パターン 18a〜18cの内、もっとも下方に位置している導体パターン 18aの長さが相対的に短くされている。従つて、導体パターン 18aと、グラウンドパターン 21との間の容量を小さくすることが可能とされている。

[0047] 言い換えれば、同じインダクタンス値のインダクタ Lを構成する場合、第 1の導体パターン 18aの長さを第 2の導体パターン 18b, 18cよりも短くし、もっともグラウンドパターン 21に近接している導体パターン 18aとグラウンドパターン 21との間の容量を小さくすることができる。従って、上記容量による悪影響を低減することができる。

[0048] すなわち、インダクタンス構成部分の大きさを大きくすることなぐ挿入損失を悪化させることなく減衰極における減衰量の悪ィ匕を抑制することができる。これを、図 5を参照して説明する。

[0049] 図 5においては、上記実施形態のフィルタ装置の減衰量周波数特性が実線で示されている。破線は同じインダクタンス値のインダクタ Lを、但し、図 4 (b)に示すように、第 1の導体パターン 601の長さと、 2つの第 2の導体パターン 602, 603の長さとを等しくしたことを除いては、上記と同様に構成された比較例のフィルタ装置における減衰量周波数特性を示す。図 5に示した特性は、下記の仕様で、上記実施形態及び比較例のフィルタ装置を形成した場合の特性を示す。

[表 1] 実施形態のフィル夕装置の仕様

[0051] [表 2] 比較例のフィル夕装置の仕様

[0052] なお、使用した圧電基板は回転 Yカット LiNbOであり、積層基板 6に内蔵される上

3

記インダクタ Lのインダクタンス値は、実施形態及び比較例のいずれにおいても 3. 5 nHとした。

[0053] 図 5の実線と破線を比較すれば明らかなように、同じインダクタンス値のインダクタを積層基板内に構成したとしても、第 1の導体パターンと 2つの第 2の導体パターンの長さが全て等しくされた比較例に比べて、上記実施形態によれば、減衰極における減衰量を十分な大きさとすることができ、減衰特性の急峻性を高め得ることがわかる。

[0054] なお、図 11に示したフィルタ装置 501では、断面図において下方に位置している導体パターンの長さよりも、上方に位置している導体パターンの長さがあくまでも若干長いように図示されているように描かれている。し力しながら、この図 11は、あくまでも導体パターンの断面図を模式的に示したものである。特許文献 1では、上方の導体パターンの長さが下方の導体パターンの長さよりも長くされることについては特に言及されていない。

[0055] また、図 6 (a)及び (b)は、図 11に示したものと同様の断面構造を有する場合に、断面にお!、て長さの短!、導体パターンが必ずしも他方の導体パターンよりも長さが長 V、ものではな、ことを示す模式的平面図及びパッケージにつ!/、ての図 6 (a)の略図的正面断面図である。

[0056] すなわち、図 6 (a)及び (b)に示すフィルタ装置 611では、フィルタチップ 612が、積層基板力もなるパッケージ 613に実装されている。ここで、ノッケージ 613内には、ビァホール電極 614aと、下方に位置する導体パターン 615aと、ビアホール電極 614b と、上方に位置する導体パターン 615bと、ビアホール電極 614cとを有するインダクタが構成されている。図 6 (b)では、上方の導体パターン 615bの長さが下方の導体パターン 615aより長く図示されている。しかしながら、図 6 (a)に示すように、導体パターン 615bの長さに比べ、下方の導体パターン 615aの長さの方が長くされ得ることがわかる。すなわち、図 6 (b)では下方の導体パターン 615aの方が上方の導体パターン 615bの長さよりも短く図示されているが、図 6 (a)に模式的に示す平面形状を有する場合には、両者の長さは逆転することとなる。

[0057] すなわち、特許文献 1に記載のフィルタ装置は、あくまでも、インダクタを構成してヽる部分の模式的な断面図を示しているにすぎず、この構造から、直ちに、下方の導体パターンの長さに比べて上方の導体パターンの長さが長くされていることが導き出されるものではない。

[0058] そして、上記実施形態は、下方の第 1の導体パターン 18aから、上方の複数の第 2 の導体パターン 18b, 18cにいくにつれて、その長さが長くされていることを特徴とするものであり、このような特徴的構成は特許文献 1には記載されていない。そして、本実施形態では、上記特徴的構成によって、大きなインダクタンス値のインダクタ Lを構成した場合であっても、インダクタ構成部分の大型化をまねくことなぐ挿入損失を悪ィ匕させることなぐ減衰極における減衰量を十分な大きさとすることができる。

[0059] 図 7は、本発明の第 2の実施形態に係るフィルタ装置を説明するための部分切欠正面断面図である。第 2の実施形態においても、回路基板 5上に、フィルタ装置 31が搭載されている。第 2の実施形態のフィルタ装置 31が、第 1の実施形態のフィルタ装置 Aと異なるところは、積層基板 36が、より多くの第 1〜第 6の絶縁層 36a〜36fを積層した構造を有し、インダクタ L力多くの絶縁層 36a〜36fに渡り形成されていることにある。

[0060] すなわち、積層基板 36の上面には、グラウンド側ランド電極 32が形成されており、下面にはグラウンド端子 33が形成されている。このグラウンド側ランド電極 32と、ダラゥンド端子 33とを接続するようにインダクタ Lが構成されている。インダクタ Lは、第 1 〜第 6の絶縁層 36a〜36fを貫いている各ビアホール電極 37a〜37fと、第 1の導体パターン 38aと、複数の第 2の導体パターン 38b, 38cとを有する。なお、第 2の導体パターン 38cは、グラウンド側ランド電極 32に連ねられている。

[0061] 第 1の導体パターン 38aは、第 2,第 3の絶縁層 36b, 36c間に位置している。なお、ビアホール電極 37a, 37b間に位置している導電膜部分 39aは、ビアホール電極 3 7a,ビアホール電極 37bを接触し、圧接させた場合に形成される導電膜部分である。すなわち、ビアホール電極とは別途形成された導体パターンとは異なるものであり、ビアホール電極同士を接続する場合に当然に形成される導電膜部分である。同様に、ビアホール電極 37c, 37d間を電気的に接続する部分にも、導電膜部分 39bが、ビァホール電極 37e, 37fを接続している部分にも、導電膜部分 39cが生じることとなる

[0062] 本実施形態のように、積層基板 36はより多くの絶縁層 36a〜36fを積層した構造を有していてもよぐその場合、第 1の導体パターン 38aとグラウンド端子 33とが、複数の絶縁層 36a, 36bを介して隔ててられていてもよい。

[0063] 図 8は、本発明の第 3の実施形態に係るフィルタ装置 41が回路基板に実装されている状態を示す部分切欠正面断面図である。第 3の実施形態のフィルタ装置 41では、積層基板 46が、 5層の絶縁層 46a〜46eを積層した構造を有する。ここでは、第 1 の絶縁層 46a上に、第 1の導体パターン 48aが、第 2の絶縁層 46b上に、第 2の導体パターン 48bが、第 3の絶縁層 46c上に、第 2の導体パターン 48cが設けられている。ここまでの構造は、第 1の実施形態における導体パターン 18a〜18cと同様である。

[0064] 本実施形態が第 1の実施形態と異なるところは、さらに上方に積層された第 4の絶縁層 46d上に、第 3の導体パターン 48dが設けられていることにある。第 3の導体パターン 48dは、インダクタ Lの一部を構成するように、スパイラル状の形状の一部を構成している。もっとも、第 3の導体パターン 48dの長さは、第 2の導体パターン 48cよりも短くされている。このように、複数の第 2の導体パターンの上方に、第 2の導体パターンの長さよりも短い第 3の導体パターン 48dを第 2の導体パターン 48cに接続されるように設けてもよい。

[0065] なお、積層基板 46内において、上記第 1〜第 3の導体パターン 48a〜48dは、ビアホール電極 47a〜47dにより電気的に接続されており、かつ第 3の導体パターン 48d 力ビアホール電極 47eを介してグラウンド側ランド電極 14に電気的に接続されてヽる。

[0066] なお、第 3の導体パターンは 2層以上積層されていてもよい。

[0067] 図 9は、本発明の第 4の実施形態に係るフィルタ装置が回路基板上に実装されている状態を示す模式的部分切欠正面断面図である。第 4の実施形態のフィルタ装置 5 1では、積層基板 56は、第 1〜第 6の絶縁層 56a〜56fを下力も順に積層した構造を有する。本実施形態では、第 1,第 2の絶縁層 56a, 56b間にはスパイラル状の導体ノターンは設けられておらず、第 2の絶縁層 56b上に第 1の導体パターン 58aが、第 3の絶縁層 56c上に第 2の導体パターン 58bが、第 4の絶縁層 56d上に第 2の導体パターン 58cが、第 5の絶縁層 56e上に第 2の導体パターン 58dが設けられている。そして、グラウンド側ランド電極 14に連ねられるように、さら第 2の導体パターン 58eが積層基板 56の上面に形成されている。

[0068] また、図 6〜図 9に示した第 2〜第 4の実施形態から明らかなように、本発明における積層基板内に構成される第 1,第 2の導体パターン及び必要に応じて追加される第 3の導体パターンは、積層基板内の絶縁層間、及び最上部の絶縁層の上面に適宜配置され得ることがわかる。すなわち、 1つの絶縁層上に導体パターンが配置されておらずともよぐまた、積層基板の上面に上記インダクタを構成する導体パターンが配置されていてもよい。

[0069] また、上記実施形態では、図 2に示した回路構成のフィルタ装置 Aが実現されていた力本発明は、図 2の分波器 1に用いられているフィルタ装置 Aに限らず、様々な回路構成のフィルタ装置に適用することかできる。このようなフィルタ装置の回路例を図 10 (a)及び (b)に示す。

[0070] 図 10 (a)に示すフィルタ装置 61では、入力端子 INと出力端子 OUTとを結ぶ直列腕に、弾性波共振子 Sl l, S12が接続されている。そして、弾性波共振子 S11と入力端子 INとの間の接続点とグラウンド電位との間に、並列腕共振子として弾性波共振子 P11が接続されている。また、直列腕共振子としての弾性波共振子 Sl l, S12 間の接続点とグラウンド電位との間の並列腕に並列腕共振子として弾性波共振子 P1 2が接続されている。

[0071] 弾性波共振子 Pl l, P12のグラウンド側端部が共通接続され、共通端子 62に接続されている。共通端子 62とグラウンド電位との間に、インダクタ L1が接続されている。また、弾性波共振子 S12と出力端子 OUTとの間の接続点とグラウンド電位との間の並列腕に、並列腕共振子としての弾性波共振子 P13が接続されている。弾性波共振子 P13のグラウンド側端部とグラウンド電位との間にインダクタ L2が接続されている。このようなインダクタ LI, L2を有するフィルタ装置 61にも、本発明を適用することができる。この場合、 2つのインダクタ LI, L2を積層基板内に本発明に従って構成してもよぐインダクタ LI, L2の一方のみを積層基板内に構成してもよい。

[0072] 図 10 (b)に示すフィルタ装置 63では、入力端子 INと出力端子 OUTとの間に、直列腕共振子としての弾性波共振子 S21, S22が接続されている。弾性波共振子 S21 の一端と入力端子 INとの間の接続点とグラウンド電位との間の並列腕に、並列腕共振子としての弾性波共振子 P21が配置されている。弾性波共振子 S21の他方側端部とグラウンド電位との間には、並列腕共振子として弾性波共振子 P22が接続されている。弾性波共振子 P21, P22のグラウンド側端部が共通端子 64により共通接続されている。共通端子 64とグラウンド電位との間にインダクタ L3が接続されている。また、直列腕共振子としての弾性波共振子 S22の出力端子 OUT側の端部とは反対側の端部とグラウンド電位との間の接続点とグラウンド電位との間に、並列腕共振子としての弾性波共振子 P23が接続されて、る。並列腕共振子 P23のグラウンド側端部とグラウンド電位との間にインダクタ L4が接続されている。この回路構成のフィルタ装置 63においても、インダクタ L3, L4を積層基板内に本発明に従って構成することにより、あるいは一方のインダクタ L3または L4のみを積層基板内に本発明に従って構成することにより、上記実施形態と同様に、大型化を招くことなぐ減衰極における減衰量を十分な大きさとすることができる。

[0073] また、図 10 (c)に示すフィルタ装置 65では、入力端子 INと出力端子 OUTとを結ぶ直列腕に直列腕共振子として弾性波共振子 S31が配置されている。弾性波共振子 S 31の入力端子 IN側の端子とグラウンド電位とを結ぶ並列腕に、並列腕共振子としての弾性波共振子 P31が接続されている。この並列腕において、並列腕共振子 P31と、直列にインダクタ L5が接続されている。但し、直列腕に配置された直列腕共振子としての直列腕共振子 S31と、並列腕に配置された並列腕共振子としての P31とを有するラダー型フィルタ装置が構成されている。フィルタ装置 65においても、インダクタ L5を、本発明に従って積層基板内に構成することにより、上記実施形態と同様に、大型化を招くことなぐ減衰極における減衰量を十分な大きさとすることができる。

[0074] なお、上記弾性波共振子としては、前述してきた弾性表面波を利用した弾性波共振子に限らず、弾性境界波を利用した弾性境界波共振子であってもよい。また、本発明は、上記のような弾性波共振子を用いたものに限定されず、他の共振子を用いたフィルタ回路部分とグラウンド電位との間にインダクタを接続してなる回路構成を有し、該インダクタを積層基板に内蔵してなるフィルタ装置に広く適用することができる。特に、前述したように、フィルタチップを積層基板にフリップチップボンディングする構造では、上記積層基板内に構成される影響が大きいため、ボンディングワイヤーにより積層基板にフィルタチップを実装した構造に比べて、本発明を適用した場合の効果が大きくなる。

Claims

請求の範囲

[1] 入力端子と、出力端子と、グラウンド電位に接続される端子とを有するフィルタチップと、

複数の絶縁層を積層することにより形成されており、前記フィルタチップが上面側に実装される積層基板とを備え、

前記積層基板が、該積層基板の上面に設けられており、前記フィルタチップのダラゥンド電位に接続される端子に接続されているグラウンド側ランド電極と、下面に設けられているグラウンド端子と、該グラウンド側ランド電極とグラウンド端子との間に接続されているインダクタとを備えており、

前記インダクタが、前記グラウンド端子側に配置された第 1の導体パターンと、第 1 の導体パターンよりも上方の 1つまたは複数の絶縁層上に形成されて、る 1つまたは複数の第 2の導体パターンとを有し、

前記第 1の導体パターン及び第 2の導体パターンの長さが上方にいくにつれて順に長くされている、フィルタ装置。

[2] 前記フィルタチップが、入力端子と出力端子とを結ぶ直列腕に配置されている第 1 の共振子と、該第 1の共振子の一端とグラウンド電位との間に接続されている第 2の共振子と、該第 1の共振子の他端とグラウンド電位との間にそれぞれ接続されている第 3の共振子とを有し、第 2,第 3の共振子のグラウンド電位側端部同士が共通端子に共通接続されて、るフィルタチップである、請求項 1に記載のフィルタ装置。

[3] 前記フィルタチップが、入力端子と出力端子とを結ぶ直列腕に配置されている第 1 の共振子と、該第 1の共振子の一端とグラウンド電位との間に接続されている第 2の共振子とを備えたフィルタチップであり、

前記第 2の共振子のグラウンド電位側端部が前記積層基板のグラウンド側ランド電極に接続されることにより、前記第 2の共振子に直列にインダクタが接続されているラダー型のフィルタ装置である、請求項 1に記載のフィルタ装置。

[4] 前記積層基板を上方から透視した場合に、前記第 1の導体パターン及び 1つまたは複数の前記第 2の導体パターンが、それぞれ、スノィラル状の形状を有している、請求項 1〜3のいずれか 1項に記載のフィルタ装置。

[5] 前記グラウンド側ランド電極に、前記フィルタチップのグラウンド電位に接続される端子がフリップチップボンディングされている、請求項 1〜4のいずれ力 1項に記載のフィルタ装置。

[6] 前記インダクタが、前記第 2の導体パターンよりも上方に配置されており、かつ前記第 2の導体パターンよりも短い第 3の導体パターンをさらに備える、請求項 1〜5のいずれ力 1項に記載のフィルタ装置。