WO2007043293A1

WO2007043293A1 - 画像生成装置、テクスチャマッピング装置、画像処理装置、及びテクスチャ格納方法

Info

Publication number: WO2007043293A1
Application number: PCT/JP2006/318681
Authority: WO
Inventors: Shuhei Kato; Koichi Sano; Koichi Usami
Original assignee: Ssd Company Limited
Priority date: 2005-10-03
Filing date: 2006-09-14
Publication date: 2007-04-19
Also published as: US20090278845A1; JP5061273B2; JP2012079338A; JPWO2007043293A1

Abstract

　バーテックスソータ１１４は、ポリゴン構造体インスタンスを、ポリゴン／スプライト共通データＣＩに変換し、バーテックスエキスパンダ１１６は、スプライト構造体インスタンスを、同一形式のポリゴン／スプライト共通データＣＩに変換する。後段の回路１１８，１２０，１２２，１２４，１２６，１１，１３０及び１３２は、同一形式のポリゴン／スプライト共通データＣＩに基づいて、スクリーンに表示される画像を生成する。ハードウェア規模を抑制しながらも、ポリゴン及びスプライトの任意の組み合わせからなる画像を生成でき、かつ、メモリ容量の増大を招くことなく、同時に描画できるポリゴン及びスプライトの数を多くできる。

Description

明細書画像生成装置、テクスチャマッピング装置、画像処¾¾置、及びテクスチャ格納方法技術分野 '

本発明は、二次元空間に投影された三次元立体の各面の形状を表すための多角形状のダラフイツク要素（ポリゴン）およびスクリーンに平行な矩形状のグラフィック要素（スプライト）の任意の組み合わせからなる画像を生成する画像生成装置及びその関連技術に関する。

また、本発明は、スクリーン上の三次元モデルを構成するグラフィック要素（ポリゴン）及ぴ二次元のグラフィック要素（スプライト）にテクスチャをマッピングするテクスチャマツピング装置及びその関連技術に関する。

さらに、本発明は、複数のグラフィック要素からなる、スクリーンに表示される画像を生成する画像生成装置及びその関連技術に関する。背景技術

従来より、ポリゴンとスプライトとを混在して表示する技術が^ Ϊする。この特許文献 1 (特開平 7— 8 5 3 0 8号公報）に紹介されているように、 2 Dシステムと 3 Dシステムとを独立に用意して、表示のためのビデオ信号に変換する際に、スプライトとポリゴンとを加算合成する。

しかしながら、この方法の:^には、 2 Dシステムと、 3 Dシステムとの、それぞれに個別に専用回路と、フレームメモリが必要な上に、ポリゴンとスプライト,とを、十分に混合して表現することは困難である。

特許文献 1では、この問題を解決するための画像表示方法を開示している。この画像表示方法では、画像表示面に表示する物体を、その物体の各面を構成するポリゴンの描画命令により描画すると共に、物体のポリゴンをテクスチャ記憶領域に記憶されているテクスチャ画像により装飾する。

画像表示面に常に正立する所定の大きさの矩形のポリゴンに、テクスチャ記憶領域上の、上記矩形と同じ大きさの矩形テクスチヤ画像を配 gi "る矩开細画命令を設定する。この矩开鄉画命令によって、画像表示面上の上記矩形の位 g¾びテクスチャ記憶領域上の矩形テクスチャ画像の位置を指定する。この矩赚画命令により、画像表示面上の任意の位置に、矩形領域の描画を行うことができる。

このように、 3 Dシステムを利用して、 2 Dシステムのスプライ卜と類似する画像（以下、「擬似スプライト」と呼ぶ。）を表示するようにして、ハードウェアを少なくしている。

しかしながら、 3 Dシステムを利用しているので、テクスチャ記憶領域には、 »1スプライト画像全体、つまり、膨テクスチャ画像全体を欄しておく必要がある。結局、ポリゴンにせよ、擬似スプライトにせよ、 1グラフィック要素にマッピングするテクスチャ画像の全体をテクスチャ記憶領域に総内しなければならなレ、。これは、スクリーンにおける描画の水平ラインに含まれるピクセル群を、テクスチャ画像が配置されるテクセル空間に写像すると、 3 Dシステムの^、テクセル空間中のあらゆる S 上に写像される可能性があるからである。これに対し、スプライ卜のは、テクセル空間の水平軸に⁵ Pfi¹な上にのみ写像される。ポリゴンゃ ¾スプライトといったグラフィック要素ごとにテクスチャ画像全体を格納したのでは、テクスチャ記憶領域の容量は限られているため、同時に描画できるポリゴン及スプライトの数が少なくなる。同時に描画できるポリゴン及 υ凝似スプライ卜の数を多くしたレ、 ¾ ^は、メモリ容量を大きくせざるをえず、少ないメモリ容量で、同時に多くのポリゴン及 «似スプライ卜の描画を行うのは困難である。

また、 3 Dシステムを利用しているので、 3 Dシステムのポリゴンと同じ形状の、擬似スプライトを表示できるに過ぎなレ、。つまり、ポリゴンが η (ηは 3以上の皿）角形であれば、スプライトも η角形になってしまレ、、両者の形状を異ならせることはできない。ちなみに、三角形のポリゴン 2つで、四角形の擬似スプライトを構成できるが、この場合も、 2つの三角形のポリゴンの画像全体を、テクスチャ記憶領域に格納しておく必要があり、必要なメモリ容量が大きくなる。

そこで、本発明は、ハードウェア規模を抑制しながらも、二次元空間に微された三次元立体の各面の形状を表すための多角形状のグラフィック要素およびスク,リーンの枠に ¥ fな矩形状のグラフィック要素の任意の組み合わせからなる画像を生成でき、力、つ、メモリ容量の増大を招くことなく、同時に描画できるグラフィック要素の数を多くできる画像^^装置及びその関連技術を^することを目的とする。

ところで、特許文献 2 (特開平 8—1 1 0 9 5 1号公報）に開示されたテクスチャマツピング装置は、テクスチャマッピング部と、画像メモリとにより構成される。画像メモリは、フレームメモリとテクスチャメモリとから構成され、フレームメモリには、テクスチャマッピングの ¾ ^となる 3次元画像データが表示平面に対応したフィル座標系で «され、テクスチャメモリには、マッピングすべきテクスチャデータがテクスチャ座標系で格納される。

一般に、このようなテクスチャメモリには、マッピングされるそのままの態様で、テクスチャカされる。そして、一般に、テクスチャは、二次元配列としてテクスチャメモリに格納される。このため、マッピングされるそのままの態様で、テクスチャメモリにテクスチャを格納したのでは、マツビングされない無駄なテクセルが発生する ¾ ^がある。

特に、三角形にマッピングする三角形のテクスチャでは、二次元配列内のおよそ半分ものテクセルが無駄になってしまう。

そこで、本発明の他の目的は、メモリに格納されるテクスチャパターンデータに含まれる無駄なテクセノ^ 'ータを極力削減して、必要なメモリ容量を抑制できるテクスチャマツビング装置及びその関連技術を«することである。

ところで、特許文献 2には、上記のようなテクスチャマッピング装置が開示されているが、この特許文献 2は、テクスチャメモリの領域管理については特に着目していない。しカゝし、適切な領域管理をしないと、テクスチャデータ取得のための外部への無駄なアクセスが多くなつたり、容量の大きいテクスチャメモリを確保しなければならなレヽ事態が発生する。

そこで、本発明のさらに他の目的は、テクスチャデータ取得のための無駄な外部メモリへのアクセスを回避でき、かつ、テクスチャデータを一時的に編内しておくためのハードウェアリソースが ig ijに大きくなることを抑制できる画^ ω装置及びその関連技術を^することである。発明の開示

本発明の第 1の観点によれば、画像生 «置は、複数のグラフィック要素からなる、 tin己スクリーンに表示される画像を^^する画胜成装置であって、歸己複数のダラフィックス要素は、二次元空間にされた三次元立体の各面の形状を表すための多角形状のグラフィック要素および前記スクリーンの枠に平行な矩形状のダラフィック要素の任意の組み合わせからなり、 ffft己多角形状のダラフィック要素を生成するための第 1の表示情報を、所定形式のデータに変換する第 1のデータ変換手段（バーテックスソータ 1 1 4に相当）と、 Ι ΙΕ矩形状のグラフィック要素を生成するための第 2の表示情報を、 l己所定形式のデータに変換する第 2のデータ変換手段（バーテックスエキスパンダ 1 1 6に相当）と、 ffrt己第 1のデータ変換手段およひ tir 記第 2のデータ変換手段から受け取った鎌己所定形式のデータに基づいて、 tin己スクリーンに表示される it己画像を«する画像生成手段（バーテックスソータ 1 14及びバーテックスェキスパンダ 1 1 6の後段の回路に相当）と、を備える。

この構成によれば、多角形状のグラフィック要素（例えば、ポリゴン）を生成するための第

1の表示情報および矩形状のグラフィック要素（例えば、スプライト）を^^するための第 2 の表示情報を同一形式のデータに変換するので、多角形状のグラフィック要素と矩形状のダラフィック要素とで、画^ Ϊ成手段の内能プロックを極力共通化することができる。このため、ハードウェア規模の抑制を図ることができる。また、従来のように 3 Dシステムだけではなく、スクリーンの枠に平行な矩形状のグラフィック要素の描画を行う 2 Dシステムをも搭載しているので、矩形状のグラフィック要素を描画する ^は、当該ダラフィック要素全体のテクスチャ画像を一括して取得する必要はなく、例えば、スクリーンにおける 1ライン単位での画像データの取得が可能である。このため、メモリ容量の増大を招くことなく、同時に描画できるグラフィック要素の数を多くできる。

以上の結果、ハードウェア規模を抑制しながらも、二次元空間に影された三次元立体の各面の形状を表すための多角形状のグラフィック要素およびスクリーンの枠に⁵ Wな矩形状のグラフィック要素の任意の組み合わせからなる画像を生成でき、かつ、メモリ容量の増大を招くことなく、同時に描画できるグラフィック要素の数を多くできる。

上記画成装置において、第 1の二次元直 ¾¾標系は、 lift己グラフィック要素の fiJlBスクリーンへの表示に用いられる二次元座標系であり、第 2の二次元直標系は、 fiilEグラフィック要素にマッピングされる画像データ力己置される二次元座標系であり、爾己所定形式のデータは、複数の頂点フィールドを含み、 ΙίίΕ頂点フィ一ノレドはそれぞれ、第 1フィーノレドと第 2フィーノレドとを含み、脑第 1のデータ変換手段は、廳己第 1の二次元直 3¾標系における艦己多角形状のダラフィック要素の頂点の座標を肅己第 1フィーノレドに棚し、力つ、描画モ一ドに応じた形式で fillB多角形状のグラフィック要素の頂点のパラメータを fillH第 2フィールドに難し、應己第 2のデータ変換手段は、嫌己第 1の二次元直 ¾¾標系における^ ΠΒ矩形状のグラフィック要素の頂点の座標を編己第 1フィーノレドに格納し、かつ、 fiffS第 1の二次元直 ¾¾標系における己矩形状のグラフィック要素の頂点の座標を前記第 2の二次元直交座標系へ写像した座標を ΙΐίΐΞ第 2フィーノレドに格納する。

この構成によれば、第 1のデータ変換手段は、所定形式のデータの第 2フィーノレドに、描画モードに応じた形式で頂点のパラメータを漏するので、所定形式のデータの形式の同一性を保持しながらも、 3 Dシステムにおいて、異なる描画モードでの描画を実現できる。

上記画置において、 tiff己第 2のデータ変換手段は、廳己第 2の表示情報に含まれる、廳己第 1の二次元直標系における嫌己矩形状のグラフィック要素の 1つの頂点の座標、及び Ιίί Εグラフィック要素のサイズ情報に基づレ、て、 tilt己第 1の二次元直 ¾1¾標系における他の 3つの頂点の一部または全部の座標を算出し、予め前記第 2の表示情報に含まれる頂点の座標と算出された頂点の座標とを廳己第 1フィーノレドに欄し、力つ、予め嫌己第 2の表示情報に含まれる頂点の座標と算出された頂点の座標とを鎌己第 2の二次元直 3¾標系へ写像した座標を^^し、生成された tiHS第 2の二次元直魏標系の座標を tiff己第 2フィーノレドに^ frTる。この構成によれば、他の 3つの頂点の一部または全部の座標を計算で求めるので、第 2の表示情報に 4つの頂点全ての座標を含める必要はなく、第²の表示情報の格納に必要なメモリ容量を抑制できる。

上記画置におレ、て、歸己第 2のデータ変換手段は、薩己第 2の表示情報に含まれる、嫌己第 1の二次元直交座標系における Ι ΙΞ矩形状のグラフィック要素の 1つの頂点の座標、前記グラフィック要素の滅率、及ひ職グラフィック要素のサイズ情報に基づレヽて、 ι の二次元直交座標系における他の 3つの頂点の一部または全部の座標を算出し、予め前記第 2 の表示情報に含まれる頂点の座標と算出された頂点の座標とを第 1ブイールドに格納し、かつ、予め tiiiE第 2の表示情報に含まれる頂点の座標と算出された頂点の座標とを tina第 2の二次元直 ¾1¾標系へ写像した座標を^^し、 ^^された鎌己第 2の二次元直標系の座標を ΙίίΐΒ第 2フィーノレドに格納する。

この構成によれば、他の 3つの頂点の一部または全部の座標を計算で求めるので、第 2の表示情報に 4つの頂点全ての座標を含める必要はなく、第 2の表示情報の ¾ に必要なメモリ容量を抑制できる。また、第 2の二次元直 ¾|¾標系へ写像された座標はグラフィック要素の率が反映されたものであるため、原画像を拡大また〖满小した画像をスクリーンに表示する場合でも、拡大後または縮小後の画像データを予めメモリ上に用意する必要はなく、画像データの格納に必要なメモリ容量を抑制できる。

上記！Kte¾¾置において、 l己第 1のデータ変換手段は、 fiJlB第 1の表示情報に含まれる、 lift己多角形状のグラフィック要素の頂点の前記第 1の二次元直交座標系における座標を取得して前記第 1フィールドに格納し、前記描画モードがテクスチャマッピングでの描画を示している、廳己第 1のデータ変換手段は、廳己第 1の表示情報に含まれる、 ΙϋΙΞ多角形状のダラフィック要素の頂点の frlE第 2の二次元直標系における座標を算出するための情報と遠近補正用パラメータとを取得し、鎌己第 2の二次元直標系における頂点の座標を算出して、遠近補正を施し、遠近補正後の頂点の座標と近補正用パラメータとを it己第 2フィーノレドに搬 ήし、 tin己描画モードがグーローシェーディングでの描画を示している、 i のデータ変換手段は、 fffl己第 1の表示情報に含まれる、 ffJlE多角形状のグラフィック要素の頂点のカラーデータを取得し、取得したカラーデータを IB第 2フィールドに格納する。

この構成によれば、所定形式のデータの形式の同一性を保持しながらも、 3 Dシステムにおいて、テクスチャマッピングおよびグーローシエーディングといった 2種類の描画モードでの描画を実現できる。

上記画像装置にぉレ、て、編己所定形式のデータは、当該データが ¾ίΠΕ多角形状のダラフィックス要素である力膽己矩形状のグラフィックス要素であるかを示すフラグフィーノレドをさらに含み、 ΙίίΙΒ第 1のデータ変換手段は、 SiilSフラダフィ一ノレドに当該データが嫌己多角形状のグラフィックス要素であることを示す情報を棚し、 m 2のデータ変換手段は、膽己フラグフィールドに当該データが編己矩形状のダラフィックス要素であることを示す情報をする。

この構成によれば、所定形式のデータの同一性を保持しながらも、所定形式のデータを受け取る画像^^手段は、フラグフィールドを参照することにより、描画^のグラフィック要素の種類を容易に判別して、グラフィック要素の種類ごとの処理を行うことができる。

この画像生成装置にぉレ、て、 tiHB画像手段は、藤己第 1フィールドに格納された頂点の座標に基づいて、己スクリーンの描画のラインと tiff己グラフィック要素の辺との 2つの交点の座標を算出し、その差分を算出して第 1のデータとする交点算出手段（スライサ 1 1 8 に相当）を含み、受け取った ΙίίΙΕ所定形式のデータに含まれる嫌己フラグフィールドが、編己多角形状のグラフィック要素であることを示、廳己交点算出手段は、嫌己描画モードに応じて lift己第 2ブイ一ノレドに内された頂点のパラメータに基づいて、 ffi|a2つの交点におけるパラメータを算出し、その^^を算出して第 2のデータとし、受け取った ΙΐίΙΞ所定形式のデ —タに含まれる藤己フラダフィ一ノレドが、鐘矩形状のダラフィック要素であることを示" « 合、嫌己交点算出手段は、 lift己第 2フィールド:に含まれる肅己第 2の二次元直 ¾1標系における頂点の座標に基づいて、嫌己 2つの交点におけるパラメータとしての、 ftjf己 2つの交点の前記第 2の二次元直 ¾¾標系における座標を算出し、その^を算出して第 2のデータとし、前記交点算出手段は、前記第 2のデータを前記第 1のデータで除して前記第 1の二次元座標系における単 ίί 標当りの当該パラメータの変化量を求める。

この構成によれば、フラグフィーノレドを参照することにより、グラフィック要素の種類を容易に判別して、その種類に応じた第 2のデータの算出を行うことができる。また、第 1の二次標系における単標当りのパラメータの変ィ匕量が後段に送出されるめで、後段において、上記 2つの交点間の各パラメータを線形補間により容易に算出できる。

この画像生成装置にぉレヽて、受け取った鎌己所定形式のデータに含まれる l己フラダフィーノレドが firlH多角形状ダラフィック要素であることを示し、かつ、 fflf己描画モードがテクスチヤマッピングでの描画であることを示している ¾^、 tiff己交点算出手段は、嫌己第 2フィールドに m ftされている遠近補正後の頂点の座標と遠近補正用パラメータとに基づいて、 ffrf己 2つの交点の遠近補正後の頂点の座標と遠近補正用パラメータとを算出し、そのを算出して ffifB 第 2のデータとし、受け取つた前記所定形式のデータに含まれる前記フラダフィールドが前記多角形状グラフィック要素であることを示し、カゝつ、 ΙίίΙΒ描画モードがグーローシエーデイングでの描画であることを示している、 tins交点算出手段は、 tiriE第 2フィールドに格納されているカラーデータに基づいて、 ttflB 2つの交点のカラーデータを算出し、そのカラーデータのを算出して l己第 2のデータとする。この構成によれば、描画モードがテクスチャマッピングでの描画であることを示している場合、後段において、上記 2つの交点間の第 2の二次元直據標系における各座標を、遠近補正後の頂点の座標と遠近補正用パラメータの線間により容易に算出できる。一方、描画モードがグーローシェーディングでの描画であることを示している^、後段において、上記 2つの交点間の各カラーデータを線形補間により容易に算出できる。

この画^ «装置において、 ttHE画手段は、嫌己矩形状のグラフィック要素に対して、 ffif己交点算出手段により算出された、前記第 1の二次元直交座標系の単位座標値当たりの前記第 2の二次元直標系の座標の変ィ匕量を、編己 2つの交点のレ、ずれ力一方の嫌己第 2の二次元直 ¾1標系における座標に順^口えてレ、き、 tiiiS 2つの交点間の l己第 1の二次元直 ¾¾標系の各座標における前記第 2の二次元直交座標系の座標を算出する加算手段（ピクセルステッノ 1 2 0に相当）をさらに含み、 ItJfK)ロ算手段は、 ΙΐΠ己描画モードがテクスチャマッピングでの描画を示している前記多角形状のグラフィック要素に対して、前記第 1の二次元直交座標系の単標値当たりの tilt己第 2の二次元直 ¾1標系における遠近補正後の頂点の座標と遠近補正用パラメータの変化量を、 tijfe 2つの交点のレ、ずれ力一方の嫌己第 2の二次元直魏標系における遠近補正後の頂点の座標と遠近補正用パラメータに順 ¾fo¾えてレ、き、廳己 2つの交点間の遠近補正後の頂点の座標と遠近補正用パラメータを算出し、廳5¾ロ算手段は、廳己描画モードがグーローシエーディングでの描画を示している前記多角形状のグラフィック要素に対して、 tin己交点算出手段により算出された、前記第 1の二次元直交座標系の単位座標当たりの力ラーデータの変化量を、鍾己 2つの交点のいずれ力一方のカラーデータに順 ¾fc¾えていき、 ΙϋΐΒ 2 つの交点間の前記第 1の二次元直交座標系の各座標におけるカラーデータを算出する。

このように、矩形状のグラフィック要素に対して、第 1の二次標系における単標当りの第 2の二次元直標系の座標の変化量に基づレ、て、第 2の二次元直 ¾¾標系における上記 2つの交点間の各座標を線形補間により容易に算出できる。一方、描画モードがテクスチャマッピングでの描画を示している多角形状のグラフィック要素に対して、第 1の二次元座標系における単41¾標当りの第 2の二次元直 ¾¾標系の遠近補正後の頂点の座標と遠近補正用パラメータの変化量に基づレヽて、上記 2つの交点間の遠近補正後の頂点の座標と遠近補正用パラメータを線形補間により容易に算出できる。また、描画モードがグーローシェーディングでの描画を示している多角形状のグラフィック要素に対して、第 1の二次元座標系における単 ίώ 標当りのカラーデータの変化量に基づいて、上記 2つの交点間の各カラーデータを線形浦間により容易に算出できる。

上記画^^ ¾置において、 IS画^^手段は、 ήίΐ スクリーンを構成するライン単位で、所定のライン II醉に従って描画処理を行い、辦己第 1のデータ変換手段は、複数の觸己第 1フィールドに含まれる頂点の座標の順が、歸己所定のライン順序にお!/、て項点が出現する順に一

@ττるように、嫌己頂点フィールドの内容を A t え、 tins第 2のデータ変換手段は、 m 形状のグラフィック要素の頂点の座標の順が、前記所定のライン順序において頂点が出現する順に一 "るように、 tiilB各頂点フィールドにデータを格納する。

この構成によれば、多角形状のグラフィック要素および矩形状のグラフィック要素のレヽずれについても、所定形式のデータにおいて、頂点の出嗔に並べられているので、後段での描画処理が容易になる。 '

上記画像生成装置において、廳己画像 «手段は、廳己所定形式のデータを受け取って、前記第 1フィ一ノレドに格納された頂点の座標に基づレ、て、藤スクリーンの描画職のラインと前記グラフィック要素の辺との 2つの交点の座標を算出し、その差分を算出して第 1のデータとし、力、つ、 Mt己第 2フィールドに欄された頂点のパラメータに基づいて、 firlB 2つの交点におけるパラメータを算出し、その^ を算出して第 2のデータとし、かつ、 tiJlH第 2のデータを tilf己第 1のデータで除して前記第 1の二次標系における単位座標当りの当該パラメ一タの変化量を求める交点算出手段（スライサ 1 1 8に相当）を含む。

この構成によれば、第 1の二次標系における単ィ標当りのパラメータの変ィヒ量が後段に送出されるので、後段において、上記 2つの交点間の各パラメータを線开細間により容易に算出できる。

この画像 «装置において、廳己画像^ ¾手段は、藤己交点算出手段により算出された、前記第 1の二次元直交座標系の単^ ¾標当たりの当該ハ。ラメータの変化量を、前記 2つの交点のレ、ずれ力一方の嫌己パラメータに順 ¾fc¾えてレヽき、 tff!H 2つの交点間の tilt己第 1の二次元直交座標系の各座標におけるパラメータを算出するカロ算手段（ピクセルステツパ 1 2 0に相当）をさらにむ。

このように、第 1の二次元座標系における単^ ffi標当りのパラメータの変化量に基づいて、上記 2つの交点間の各パラメータを線形補間により容易に算出できる。

上記画像生成装置において、所定纖 IJに従って、描画処理における嫌己多角形状のグラフィック要素および前記矩形状のグラフィック要素の描画優先順位を決定するマージソート手段 (マージソータ 1 0 6に相当）をさらに備え、膽己第 1の表示情報は、 ΙίίΙ己描画優先順位が高レ、順に予め第 1の配列に棚され、嫌己第 2の表示情報は、 ΙίίΐΞ描画優^/頃位が高レ、順に予め第 2の配列に格納され、 ffiiaマージソート手段は、 fijfS第 1の表示情報と tins第 2の表示情報との ΙίίΙΕ描画優 feJ噴位を比較し、爾己第 1の表示情報の廳己描画優先順位が ΙίίΙΕ第 2の表示情報の ItifS描画優fel頃位より高レヽ^ \ ΙΞマージソート手段は、嫌己第 1の配列から tiiia第 1 の表示情報を読み出し、前記第 2の表示情報の前記描画優 5¾頃位が前記第 1の表示情報の前記描画優先順位より高い^、 fit己マージソート手段は、嫌己第 2の配列から ΙίΐΙΒ第 2の表示情報を読み出し、 tfrlBマージソート手段は、編己第 1の表示情報を読み出したは、当該第 1 の表示情報を単一のデータ列として出力し、 tiil5第 2の表示情報を読み出した^は、当該第 2の表示情報を鎌己単一のデータ列として出力する。

この構成によれば、第 1の表示情報あるいは第 2の表示情報の如何に関係なく、全ての表示情報を描画優先順位に基づいて整列した上で、同じ単一のデータ列として出力されるので、多角形状のダラフィック要素と矩形状のグラフィック要素とで、後段の機能プロックを極力共通ィ匕でき、ハードウェア規模の抑制を一層図ることができる。

この画像生成装置において、所定のライン順序に従って行う描画処理において、前記グラフィック要素の複数の頂点の前記第 1の二次元直交座標系における座標のうち、 f己所定のライン順序にぉレヽて最も早く出現する頂点の座標を出現頂点座標としたときに、廳己所定纖 IJは、 I己出現頂点標が tins所定のライン順序において早く出現する廳己グラフィック要素の tfrt己描画優先順位が高くなるように定められる。 '

この構成によれば、出現頂点座標が早く出現するグラフィック要素の描画優先順位が高くなる所定繊 IJにしたがってマージソートを行うので、単一のデータ列として出力される第 1の表示情報及び第 2の表示情報に対して、出力順に描画処理を行うだけでよレヽ。このため、 1フレーム以上の画像を格納するための大容量のバッファ（フレームバッファ等）を実装する必要は必ずしもなく、より容量の小さいバッファ（ラインバッファや、 1ラインに満たないピクセルを描画するピクセルバッファ等）を実装したであっても、多くの多角形状のグラフィック要素及び矩形状のダラフィック要素を組み合わせた画像の表示が可能になる。

この画像生成装置にぉレヽて、婦己マージソート手段は、 ffl 出現]^点座標が同じ値を示している齢、編己第 1の表示情報に含まれる表示深度情報と嫌己第 2の表示情報に含まれる表示深度情報と、を比較し、より奥に描画される方の f己グラフィック要素の l己描画優先順位が高いと判断する。

この構成によれば、多角形状のグラフィック要素と矩形状のグラフィック要素とで出現頂点座標が同じ、描画舰のラインにおいて、表示 «の順で描画優先順位が決定される。従つて、描画練のラインにおいて、より奥に描画されるグラフィック要素が先に描画される（表示深度順の描画)。このため、半透明合成を適切に行うことができる。

この画像生成装置において、 tiff己マージソート手段は、前記出現頂点、座標が、最初に描画するラインより前に位置する齢は、当該出現頂, 標を最初に描画するラインに相当する座標に置き換えて、 fiJlH描画優先順位を決定する。

この構成によれば、多角形状のグラフィック要素及び矩形状のグラフィック要素の双方の出現頂点座標が、最初に描画するライン（つまり、スクリーンの先頭ライン）より前に位置するは、それらは同一座標とみなされるので、上記のように、表示深度情報に基づいて、より奥に描画される方のグラフィック要素の描画優噴位が高いと判断される。従って、スクリーンの先頭ラインにおいて、グラフィック要素は、表示深頃で描画される。このような先頭ラインでの処理を行わない、先頭ラインの描画においては、必ずしも表示深頃での描画が保証されなレヽが、この構成によれば、先頭ラインから表示深噴での描画を行うことが可能となる。表示深度順で描画する効果は上記と同様である。 - この画像生成装置において、謙己マージソート手段は、インタレース表示が行われる齢、 fflf己出現頂点座標が、奇数フィ一ノレドおよび偶数フィ一ノレドのうちの表示 ¾ ^のフィールドで描画されないラインに相当する、そのラインの次のラインに相当する座標に当該出現頂点座標を置き換えて扱う。

この構成によれば、インタレース表示カ行われるにおいて、表示のフィールドで描画されないラインに相当する出現頂点座標と、そのラインの次のライン（表示のフィールドで描画されるライン）に相当する出現頂点鹿標と、が同一座標として极ゎれるので、上記のように、表示深度情報に基づいて、より奥に描画される方のグラフィック要素の描画優先順位が高いと判断される。このため、インタレース表示のでも表示深頃での描画処理力 S保証される。表示深度順で描画する効果は上記と同様である。

本発明の第 2の観点によれば、テクスチャマッピング装置は、多角形状のグラフィック要素にテクスチャをマッビングするテクスチャマツビング装置である。前記テクスチャは複数の切片に分割され、廳己テクスチャが ϋίΙΕグラフィックス要素にマッピングされる態様で配置される第 1の二次元テクセル空間において少なくとも 1つの ήίίΙ己切片が回転及ひ動されて、 tiff己切片の全てが、 it己テクスチャがメモリにされる態様で配置される第 2の二次元テクセル空間に配置される。 '

そして、このテクスチャマッピング装置は、嫌己第 2の二次元空間に配置される tiff己切片の全てが内されている二次元配列から tif!E複数の切片を読み出す読出手段と、読み出された前記複数の切片を結合する結合手段と、 fill己複数の切片を結合して得られた ΙίίΙΕテクスチャを前記多角形状のグラフィック要素にマッピングするマッピング手段と、を備える。

この構成によれば、テクスチャは、グラフィックス要素にマッピングされる態様でメモリに TOされるのではなく、複数の切片に分割され、カゝつ、少なくとも 1つの切片が回ひ動されて、メモリにされる。このため、例えば三角形等、四角形以外のポリゴンにマツピングするテクスチャをメモリに^ 3する ¾ ^においても、テクスチャがされなレヽ無駄な記憶領域を極力省くことができ、効率良くできるので、テクスチャパターンデータを^するメモリの容量を小さくできる。

つまり、テクスチャパターンデータを構成するテクセノ^ータのうち、テクスチャが配置される領域のテクセノ^ータは実体的な内容（カラーを直接的あるいは間接的に示す情報）を含むものであるが、テクスチャが酉己置されない領域のテクセルザ'ータは、実体的な内容を含まなレ、無駄なものである。この無駄なテクセゾ^'ータを極力省くことで、' 必要なメモリ容量を抑制できる。

ここで言うところのテクスチャパターンデータとは、テクスチャ力 ¾己置される領域のみのテクセルデータを意味するのではなく、それ以外の領域のテクセルデータを含む。例えば、三角形のテタスチヤを含む四角形の領域のテクセルデータである。

このテクスチャマッピング装置において、 tfjf己多角形状のグラフィック要素は、三角形状のグラフィック要素であり、前記テクスチャは、三角形状のテクスチャである。

特に三角形のグラフィック要素にマッピングする三角形のテクスチャをそのまま 2次元配列に格納すると、酉己列内のおよそ半分のテクセノ^ータが無駄になる。三角形のグラフィック要素にマッピングされる三角形のテクスチャを複数に分割して格納することにより、無駄になるテクセノータを大幅に減らすことができる。

このテクスチャマッピング装置において、 Ιίΐ テクスチャは、 2つの ήΐίΐΞ切片に分割され、そのうちの 1つの ffif己切片が回転及ひ移動されて、 tfriH 2つの切片が tiriH二次元配列に格納されている。

この構成によれば、三角形のグラフィック要素にマッピングされる三角形のテクスチャを 2 つに分割して Wlすることにより、無駄になるテクセノ^ータを大幅に減らすことができる。このテクスチャマッピング装置において、己三角形状のテクスチャは、前記第 2の二次元テクセル空間の第 1座標軸に亍な辺と ΙίίΙ己第 1座標軸に直交する第 2座標軸に TOな辺とを有する直角三角形状のテクスチ'ャであり、前記直角三角形状のテクスチャは、前記第 1座標軸あるいは漏己第 2座標軸のレ、ずれかに TOな il によって、 1«2つの切片に分割されており、 I S 1つの切片が 1 8 0度回転及ひ動されて、 firf己 2つの切片が l己二次元配列に^!内されている。

この構成によれば、テクスチャは直角三角形状であるため、直角をなす 2辺をそれぞれ、第

1の二次元テクセル空間の一方座標軸及方座標軸に一致させ、カゝつ、直角の頂点を第 1の二次元テクセル空間の原点に設定することにより、第 1の二次元テクセル空間における三角形の頂点の座標の指定のために必要なデータ量を少なくできる。

上記テクスチャマツビング装置において、 tillsテクスチャの tiJlE二次元配列への内形態として、第 1格納形態及び第 2 形態が用意されており、 tinsテクスチャは、複数のテクセノレからなり、編己第 1漏形態では、 rn 2の二次元テクセル空間の第 ι座標軸あるレ、は HIIB 第 1座標軸に直交する第 2座標軸のレヽずれかに、 sp fかつ一次元に並んだ第 1の所定数のテクセルを 1単位とし、その 1単位のテクセルがメモリの 1ワードに^ ήされるように、 llE全ての切片が SfllH二次元配列に格納され、嫌己第 2 内形態では、編己第 2の二次元テクセル空間に二次元に並んだ第 2の所定数のテクセルを 1単位とし、その 1単位のテクセルが己メモリの 1ヮードに格納されるように、嫌己全ての切片が ήίΠΞ二次元配列に格納される。

ここで、多角形状のグラフィックス要素（例えば、ポリゴン）を、二次元空間にされた三次元立体の各面の形状を表すためのものとする。このように、三次元立体を表すためのダラフィック要素であっても、（スプライトと同様の）スクリーンに正立する二次元のグラフィック要素として使用するもある。

スクリーンは複数の ffiに並んだ水平ラインで構成されるところ、三次元立体を表すためのグラフィック要素を二次元のグラフィック要素として使用するは、 1水平ラインごとにテクセノ^ータを取得することにより、テクセ 'Λ ^—タを一時^するためのメモリ容量を削減することができる。，

第 1の搬形態では、メモリの 1ヮードに一次元に並んだテクセ一タカされるので、 1水平ラインごとにテクセノ^ータを取得する際のメモリへのアクセス回数を減らすことがでさる。

一方、多角形状のグラフィックス要素によって三次元立体を表は、スクリーンの水平ラィン上のピクセルを第 1の二次元テクセル空間に写像したとき、必ずしも第 1の二次元テクセル空間の水平ライン上に写像されるとは限らない。

このように、ピクセルが第 1の二次元テクセル空間の水平ライン上に写像されなレヽ： ^でも、第 2の格納形態ではメモリの 1ヮードに二次元に並んだテクセノ^一タカ S格納されるので、ピクセルが写像された座標に配置されたテクセノ^一タカメモリカゝら既に取得したテクセノ^ ータの中に存在する可能性が高く、テクセ /^、一タ取得のためのメモリへのアクセス回数を減らすことができる。

上記テクスチャマツビング装置にぉレヽて、 ffllEテクスチャの繰り替えしマッビングが行われるは、嫌己分割並びに編己回転及ひ夥動なしに、鎌己テクスチャは嫌己二次元配列にされており、 tirlE読出手段は、嫌己二次元配列から IEテクスチャを読出し、 tfilB^合手段は、結合処理を行わず、 tilt己マッビング手段は、 tilt己読出手段が読み出した HBテタスチヤを tiHE 多角形状のグラフィック要素にマッピングする。

この構成によれば、テクスチャは分割並びに回 fe¾ひ動なしに二次元配列に格納されるので、水平方向及び Z又は垂直方向にテクスチャ力 s繰り返すようなテクスチャマッビングを行う際の、テクスチャパターンデータのメモリへの格納に好適である。しかも、繰り返しマツピングなので、同じテクスチャパターンデータを使用することができ、メモリ容量の肖 IJ減が可能となる。

本発明の第 3の観点によれば、画像処«置は、ノィリニアフィルタリングを亍する画像処理装置である。テクスチャが複数の切片に分害 IIされ、前記テクスチャが多角形状のグラフィック要素にマツビングされる態様で配置される第 1の二次元テクセル空間において少なくとも 1つの l己切片が 1 8 0度回転及ひ動されて、 fillB切片の全てが、 Ι ΐ己テクスチャがメモリに格納される態様で配置される第 2の二次元テクセル空間に配置されており、かつ、 tin己第 2 の二次元テクセル空間においてバイリニアフィルタリングで用いるテクセルが IB切片に ¾ して配置されるように、 tilt己切片の全てが二次元配列に格納される。

そして、この画像処 a¾置は、 tinsグラフィック要素に含まれるピクセルが写像される廳己第 1の二次元テクセル空間の座標に対応する編己第 2の二次元テクセル空間における座標（S， Τ) を算出する座標算出手段と、写像された編己ピクセルに対応する漏 3¾標（S， T) 力 S、

1 8 0度回転及ひ移動なしに tfriE二次元配列にされた肅己切片に含まれる、 firiE第 2 の二次元テクセル空間の座標 (S , T)、座標 (S + 1 , Τ)、座標 (S , T+ l )、及び座標 (S + 1， T+ 1 ) に位置する 4つのテクセルを読み出し、写像された嫌己ピクセルに対応する前 t (s， τ) 力 1 8 0度回び移動して tin己二次元配列に搬内された廳己切片に含まれる^ \ 艦己第 2の二次元テクセル空間の座標 (S , T)、座標（S— 1， T)、座標（S， T一 1 )、及び座標（ S— 1， T— 1 ) に位 gi "る 4つのテクセルを読み出す読出手段と、 tiff己読出手段が読み出した嫌己 4つのテクセルを用いて、写像された tirf己ピクセルのバイリニアフィルタリングを亍するバイリニァフィルタリング実行手段と、を備える。

この構成によれば、写像されたピクセルに対応する座標 (s, τ) 力 s、 1 8 o m^ 動して二次元配列にされた切片に含まれる ^でも、これを考慮して、 4テクセルを取得する。また、分割して欄される切片同士の間には、ノィリニアフィルタリングで用いるテクセルが切片に ¾するように格納される。

これらのこと力ら、テクスチャを分割してメモリにする^でも、バイリニアフィルタリング処理を問題なく実現できる。

本発明の第 4の観点によれば、画像処¾¾置は、三角形状のグラフィック要素にテクスチャをマッビングし、 tiilBグラフィックス要素を構成する各ピクセルの描画処理を行う画像処¾¾ 置である。ピクセルの描画力行われる二次元直 ¾H標系を第 1の座標系とし、 tilt己第 1の座標系における座標を（X， Y) で表し、 tilt己テクスチャを構成する各テクセルが ΙίίΐΞグラフイツクス要素にマッビングされる態様で配置される二次元直 ¾ 標系を第 2の座標系とし、己第 2の座標系における座標を（U， V) で表し、廳己各テクセルがメモリに内される態様で配置される二次元直 «標系を第 3の座標系とし、肅己第 3の座標系における座標を（S， T) で表し、鎌己各テクセルのうちで最大の V座標を持つテクセルの V座標に基づいて V座標閾値が定められる。

そして、この画像処¾¾置は、 ΙϋΙΕ第 1の座標系におけるピクセルの座標 (X, Υ) を觸己第 2の座標系に写像し、ピクセルの座標 (U, V) を求める座標算出手段と、肅己ピクセルの V座標が ffllBV座標閾値以下の、 ΙίίΙΕピクセルの座標 (U, V) を ΙίίΐΞ第 3の座標系における tiff己ピクセルの座標 (S , T) とし、ピクセルの V座標が編己 V座標閾値を超える、嫌己各ピクセルの座標 (U, V) を 1 8 0度回転及ひ移動して ffif己第 3の座標系における嫌己ピクセルの座標 (S, T) に変換する座標変換手段と、 ftif己各ピクセルの座標 (S, τ) に基づいてテクセノ^ータを tinsメモリから取得する読出手段と、を備える。

この構成によれば、テクスチャが V座標閾値を境に 2分割されて、 V座標が大きい方の切片が 1 8 0度回^ ¾ひ移動して格納されているj^に、先から適切なテクセノ^ータを読み出すことができる。，

この画像処3¾置において、前記座標変換手段は、テクスチャの繰り返しマッピングが行われる、編己ピクセルの V座標が廳己 V座標閾値以下カかにかかわらず、 U座標の上 4M ビット（Mは 1以上の：) を「0」に置き換えた値を嫌己ピクセルの S座標とし、 V座標の上位 Nビット（Nは 1以上の難）を「0」に置き換えた値を編己ピクセルの T座標として、藤己第 2の座標系における rfB各ピクセルの座標 (u, V) を鎌己第 3の座標系における tina 各ピクセルの座標（S , T) に変換する。

この構成によれば、上 {4Mビット及び Z又は上位 Nビットをマスクする（「0」にする）ことにより、同じテクスチャパターンデータを使用して、容易にテクスチャの繰り返しマッピングを実現できる。その結果、メモリ容量の削減が可能となる。

本発明の第 5の観によれば、テクスチャ格納方法は、多角形状のグラフィック要素にマツビングされるテクスチャを複数の切片に分割するステップと、前記テクスチャが前記グラフィック要素にマッピングされる態様で配置される第 1の二次元テクセル空間において少なくとも

1つの鎌己切片を回ひ動して、 tfr!Eテクスチャがメモリに内される態様で配置される第 2の二次元テクセル空間に配置された全ての ffilB切片を、 ttlt己テクスチヤを分割せずに二次元配列に^ ήしたに要する記憶溶量より少なレ、記憶溶量の記憶領域にされる二次元配列に格納するステップと、を含む。

本発明の第 6の観点によれば、画像装置は、複数のグラフィック要素からなる、スクリーンに表示される画像を生成する画像置であって、 ffilBグラフィック要素にマッピングするためのテクスチャデータを外部のメモリカゝら読み出すための要求を行うデータ要求手段と、 nut己メモリから読み出されたテクスチャデータを一時的に保管するテクスチャバッファ手段と、前記テクスチャバッファ手段の領域を分割し、新たに描画を開始する ΐ ΐ己グラフィック要素にマッピングされるテクスチャデータを格納するために当該テクスチャデータのサイズに応じた領域の割り当てと、描画が完了した編己グラフィック要素にマッピングされているテクスチャデータを格納していた領域の解放と、を行うテクスチャバッファ管理手段と、を備える。この構成によれば、テクスチャデータを毎回外部メモリ（例えば、図 1の外部メモリ 5 0に相当）力ら読み出すのではなく、読み出したテクスチャデータをテクスチャバッファ手段に一時的に保持しておくことにより、テクスチャデータが再利用されるに、無駄な外部メモリへのアクセスを避けることができる。また、テクスチャバッファ手段を必要とされるサイズに領域分割し、領域の確保と解放とを動的に行うことで、テクスチャバッファ手段の使用効率が高まり、テクスチャバッファ手段のためのノヽードウエアリソース力 sii jに大きくなることを防ぐことができる。 ¹

この画像^^装置において、 tirf己複数のグラフィックス要素は、二次元空間にされた三次元立体の各面の形状を表すための多角形状のダラフィック要素および前記スクリーンの枠に

¥ίΐな矩形状のグラフィック要素の任意の組み合わせからなり、廳己テクスチャバッファ管理手段は、嫌己矩形状のグラフィック要素にマツビングされるテクスチャデータの格納領域として、当該テクスチャデータの一部分のみが格納可能なサイズを割り当て、前記多角形状のダラフィック要素にマッピングされるテクスチャデータの! ^内領域として、当該テクスチャデータの全体が格納可能なサイズを割り当てる。

この構成によれば、グラフィック要素の描画が水平ライン単位で順次的に行われる^ \ 矩形状のグラフィック要素（例えば、スプライト）にマッピングされるテクスチャデータは描画処理の進行に応じてテクスチャデータの水平ライン単位で外部メモリから読み出せばよいため、テクスチャバッファ手段に確保する領域のサイズを抑えることができる。一方、多角形状のグラフィック要素（例えば、ポリゴン）にマッピングされるテクスチャデータは、テクスチャデータ上のどの部分のデータが必要になるかを事前に予測することは難しいため、テクスチャデータ全体を格納可能なサイズの領域をテタスチヤバッファ手段に確保する。

この画像 «装置において、藤己データ要求手段は、廳己矩形状のグラフィック要素にマツビングされるテクスチャデータを要^- る際には、描画が進むに従ってマッピングするテクスチヤデータを部分単位で要求し、 ttrlE多角形状のグラフィック要素にマッピングされるテクスチヤデータを要求する際には、マッピングするテクスチャデータの全体を一括して要求する。上記画像 «装置において、 tiilBテクスチャバッファ管理手段は、鎌己テクスチャバッファ手段の各領域を管理する複数の構造体ィンスタンスを用レヽて tinsテクスチヤバッファ手段を管理する。

このように、構造体ィンスタンスを用いてテクスチヤバッファ手段の各領域を管理することで、領域の確保 ·解放のための処理が簡便になる。

この画像賊装置において、肅己複数の構造体インスタンスは、管理する領域のサイズに応じて複数のグループに分けられ、前記グノレープ内の前 1¾冓造体ィンスタンスは、リング状に互いがリンクされている。 - この構成によれば、構造体インスタンス、ひいてはテクスチャバッファ手段の各領域の検索を容易に行うことができる。

この画像 «装置は、全ての嫌 at造体ィンスタンスを初期値に設定する構造胸期化手段をさらに備える。

このように、全ての構造体インスタンスを初期値に設定することにより、テクスチャバッファ手段の領域のフラグメンテーションを解消できる。フラグメンテーションを解消する手段としては、一般的なガーベージコレクションより小さい回路規模で達成できるだけでなく、処理時間も短い。また、グラフィック要素の描画のための処理であるため、 1ビデオフレームまたは 1フィーノレドの描画力 S完了する毎にテクスチャバッファ手段の全体を初期化するようにすれば、描画処理上全く問題がなレ、。

この画像生成装置は、 ΙίίΙΒ»造 ί糊期化手段が、嫌講造体インスタンスを初期値に設定するために tirtss造体ィンスタンスにアクセスする間隔を設定する制御レジスタをさらに備え、 tin己制御レジスタには、外部からアクセス可能である。

このように、制御レジスタに外部からアクセス可能にして、構造刀期化手段がアクセスする間隔を自由に設定可能とすることで、システム全体のパフォーマンスの低下を引き起こすことなく、初期化処理を新できる。なお、例えば、構造体配列を雜メモリ上に設ける:^には、構造胸期化手段からのアクセスが時間的に集中して行われると、他の機能ユニットからの共有メモリへのアクセスのレイテンシが大きくなり、システム全体のパフォーマンスを低下させる恐れがある。

上記画像生成装置において、廳テクスチャバッファ手段は、編己画像生成装置および外部の機能ュニットがするメモリ上に、任意の位 g¾び/又はサイズで構成可能である。このように、テクスチャバッファ手段を、メモリ上に位びサイズとも自由に設定可能とすることで、必要とされるテクスチャバッファ領域が少なレヽ ¾ ^には、の領域を他の機能ュニッ卜が用いることが可能になる。図面の簡単な説明

本発明の新規な特徴は、特許請求の範囲に記載されている。しかしながら、発明そのもの及びその他の特徴と効果は、 ' 寸図面を参照して具体的な実施例の詳細な説明を読むことにより容易にされる。

図 1は、本発明の実施の形態によるマルチメディァプロセッサ 1の内部構成を示すブロック図である。

図 2は、図 1の RPU 9の内部構成を示すブロック図である。 - 図 3は、テクスチャマツビングモードのポリゴン構造体の構成を示す図である。

図 4は、テクスチャァトリビュート構造体の構成を示す図である。

図 5は、グーローシエーディングモードのポリゴン構造体の構成を示す図である。

図 6 (a) は、シザリングディセーブル時のスプライト構造体の構成を示す図である。図 6 (b) は、シザリングイネーブル時のスプライト構造体の構成を示す図である。

図 7は、図 2のマージソータ 106の入出力信号の説明図である。

図 8は、図 2のバーテックスエキスパンダ 116の入出力信号の説明図である。

図 9は、スプライトの頂点パラメータ算出の説明図である。

図 10は、図 2のバーテックスソータ 114の入出力信号の説明図である。

図 11は、ポリゴンの頂点パラメータ算出の説明図である。

図 12は、ポリゴンの頂点ソート処理の説明図である。

図 13は、ポリゴン/スプライト共通データ C Iの構成を示す図である。

図 14は、図 2のスライサ 118による、グーローシェーディングモードのポリゴンに対する処理の説明図である。

図 15は、図 2のスライサ 118による、テクスチャマッピングモードのポリゴンに対する処理の説明図である。 '

図 16は、図 2のスライサ 118による、スプライトに対する処理の説明図である。

図 17は、図 2のバイリニアフィルタ 130によるバイリニアフィルタリングの説明図である。

図 18 (a) は、繰り返しマッピングが行われる場合において、 ST空間に配置されたテクスチヤの例示図である。図 18 (b) は、繰り返しマッピングが行われる場合において、 UV 空間に配置された、ポリゴンにマッピングされるテクスチャの例示図である。図 18 (c) は、テクスチャ力 S繰り返してマッピングされた、 XY空間におけるポリゴンの描画の例示図である。図 19 (a) は、ポリゴン構造体のメンバ MAPが「0」の^ "において、 ST空間に配置された、ポリゴンにマッピングされるテクスチャの例示図ある。図 19 (b) は、ポリゴン構造体のメンバ MAPが「1」の^こおいて、 ST空間に配置された、ポリゴンにマッピングされるテクスチャの例示図ある。 '

図 20は、 ST空間に配置された、スプライ卜にマッピングされるテクスチャの例示図ある。図 21 (a) は、ポリゴン構造体のメンバ MAPが「0」のにおいて、 1メモリワードに格納されるテクセルブロックの説明図である。図 21 (b) は、ポリゴン構造体のメンバ M

APが「1」の^において、 1メモリワードに ^されるテクセルブロックの説明図である。図 21 (c) は、 1メモリヮードへのテクセルブロックの格納状態の説明図である。

図 22は、図 2のテクセルマツパ 124の内部構成を示すブロック図である。

図 23は、図 22のテクセルアドレス算出部 40の内部構成を示すブロック図である。 ' 図 24は、テクスチャパターンデータの分割格納が行われた場合のバイリニアフィノレタリングの説明図である。

図 25 (a) は、ボス MCB構造体の構成を示す図である。図 25 (b) は、一般 MCB構造体の構成を示す図である。 '

図 26は、ボス MCB構造体インスタンス [0]〜 [7] が管理するテクスチャバッファ領域のサイズの説明図である。

図 27は、ボス MCB構造体インスタンス [0]〜 [7] の初期値を示す図である。

図 28は、一般 MCB構造体インスタンス [8]〜 [： 127] の初期値を示す図である。図 29は、図 2のメモリマネージャ 140に関する RPU制御レジスタの一覧図である。図 30は、テクスチャバッファ領域取得処理の流れの一部を示すフローチャートである。図 31は、テクスチャバッファ領域取得処理の流れの他の一部を示すフローチヤ一トである。図 32は、テクスチャバッファ領域解放処理の流れを示すフローチャートである。

図 33は、ボス MCB構造体インスタンスのチェーンの構造と、ボス MCB構造体インスタンスのチェーンに一般 MCB構造体ィンスタンス力 S新たに挿入される ij^のと、を示す図である。発明を実施するための最良の形態

以下、本発明の実施の形態について、図面を参照しながら説明する。なお、図中、同一または相当部分については同一の参照符号を付してその説明を援用する。また、信号のどのビットかを示す必要があるときは、信" ^の後に、 [a ： b] あるいは [a] を 1 "る。 [a ： b] は、その信号の第 a番目のビットから第 b番目のビットを意味し、 [a] は、その信号の第 a番目のビットを意味する。「0b」は 2進数を、「0x」は 16進数を意味する。数式中、「·」は乗算を意味する。図 1は、本発明の実施の形態によるマルチメディァプロセッサ 1の内部構成を示すプロック図である。図 1に示すように、このマルチメディアプロセッサは、外部メモリインタフェース 3、 DMAC d i r e c t memo r y a c c e s s c on t r o l l e r) 4、中央演算処¾¾置（以下、「CPU」と呼ぶ。） 5、 CPUローカル RAM7、レンダリングプロセッシングュニット（以下、「RPU」と呼ぶ。） 9、カラーパレット RAMI 1、サウンドプロセシングユニット（以下、「SPU」と呼ぶ。） 13、 SPUローカル RAMI 5、ジオメトリエンジン（以下、「GE」と呼ぶ。） 17、 Yソーティングユニット（以下、 -「YSU」と呼ぶ。） 19、外部インタフェースブロック 21、メイン RAMアクセスアービタ 23、メイン RAM 25、 IZOバス 27、ビデオ D AC (d i g i t a l t o ana l o g c onve r t e r) 29、オーディオ D ACブロック 31、及び A/Dコンバータ（以下、「ADC」と呼ぶ。） 33を具る。メイン RAM 25及部メモリ 50をして説明する必要がないときは、「メモリ MEM」と表記する。

C P U 5は、メモリ MEMに格納されたプログラムを^して、各種演算やシステム全体の制御を行う。また、 CPU 5は、 DMA C4にプログラム及ぴデータの^ ¾要求を行うこともできるし、 DMAC4を介さずに、外部メモリインタフェース 3及び外部バス 51を通じて、外部メモリ 50から直接プログラムコードをフェッチし、外部メモリ 50に直接データァクセスを行うこともできる。

I/Oバス 27は、 CPU 5をバスマスタとするシステム制御用のバスであり、バススレイブである各機能ユニット（外部メモリインタフェース 3、 DMAC4、 RPU9、 SPU13、 GE17、 YSU19、外部インタフェースブロック 21、及び ADC33) の制御レジスタ及びローカル RAM7， 11， 15へのアクセスに用いられる。このようにして、これらの機能ユニットは、 I/Oバス 27を通じて、 CPU 5により制御される。

CPUローカル RAM 7は、 CPU 5専用の RAMであり、サブルーチンコールや割り込み時におけるデータの退避などを行うためのスタック領域、及び C PU 5のみが扱う変数の内領域等として使用される。

本発明の特徴の 1つである RPU 9は、ポリゴン及びスプライ卜から構成される三次元ィメージをリアルタイムに生成する。具体的には、 RPU9は、 YSU19によるソート済みの、ポリゴン構造体配列の各構造体インスタンス及ぴスプライト構造体配列の各構造体インスタンスを、メイン RAM 25から読み出し、所定の処理を ϋίΐして、スクリーン（表示画面）のスキャンに合わせて水平ラインごとにイメージを^^する。生成されたイメージは、コンポジットビデオ信号波形を示すデータストリームに変換され、ビデオ D AC 29に出力される。また、 RPU9は、 DMAC4に対して、ポリゴン及びスプライトのテクスチャパターンデータの取り込みのための DMA転送要求を行う機能を有する。

テクスチャパターンデータとは、ポリゴンまたはスプライトに貼り付けられる 2次元の画素酉己列データであり、各画素データは、カラーパレット RAMI 1のエントリを指定するための情報の一部である。以降、テクスチャパターンデータの画素を「テクセル」と呼称し、スクリーンに表示されるィメージを構成する画素を指す「ピクセル」とは区別して使用する。従って、テクスチャパターンデータは、テクセルデータの集合である。

ポリゴン構造体配列は、多角形状のグラフィック要素であるポリゴンのための構造体配列であり、スプライト構造体配列は、スクリーンに⁵ Pfiな矩形のグラフィック要素であるスプライトのための構造体配列である。ポリゴン構造体配列の要素を、「ポリゴン構造体ィンスタンス」と呼び、スプライト構造体配列の要素を、「スプライト構造体インスタンス」と呼ぶ。ただし、両者を区別して説明する必要がないときは、単に「構造体インスタンス」と呼ぶこともある。ポリゴン構造翻己列に格納された各ポリゴ «造体ィンスタンスは、ポリゴンごとの表示情報（スクリーンにおける頂点座標、テクスチャマッピングモードでのテクスチャパターンに関する情報及びグーローシエーディングモードでのカラーデータ（RGBのカラーコンポーネント）を含む。）であり、 1つのポリゴン構造体インスタンスに 1つのポリゴンが対応している。スプライト構造体配列に格納された各スプライト構造体インスタンスは、スプライトごとの表示情報（スクリーンにおける座標及びテクスチャパターンに関する情報を含む。 ) であり、 1つのスプライト構造体インスタンスに 1つのスプライ卜が対応している。

ビデオ D AC 29は、アナ口グのビデオ信号を生成するためのデジタル/アナ口グ変換器である。ビデオ DAC29は、 RPU 9から入力されたデータストリームをアナログのコンポジットビデオ信号に変換し、ビデオ信号出力端子（図示せず）力テレ,ビジョンモニタ等（図示せず）に出力する。

カラーパレツト RAMI 1は、本実施の形態では 512色すなわち 512エントリのカラーパレットからなる。 RPU9は、テクスチャパターンデータに含まれるテクセノ^ータをカラ —パレットのエントリを指定するインデックスの一部として、カラーパレット RAMI 1を参照し、テクスチャパターンデータを、カラーデータ（RGBのカラーコンポーネント）に変換する。

S PU 13は、 P CM (pu l s e c o de mo du l a t i on)波形データ（以下、「ウェーブデータ」と呼ぶ。）、アンプリチユードデータ、及びメインボリュームデータを生成する。具体的には、 S P U 13は、最大 64チヤンネル分のウェーブデータを^^して時分割多重化するとともに、最大 64チヤンネル分のェンべロープデータを生成してチヤンネルポリユームデータと乗算し、アンプリチユードデータを B¾割多重化する。そして、 SPU13は、メインボリュームデータ、時分割多重化されたウェーブデータ、及ぴ時分割多重化されたアンプリチュードデータを、オーディオ DACブロック 31に出力する。また、 SPU13は、 D MAC 4に対して、ウェーブデータ及びエンベロープデータの取り込みのための DMA転送要求を行う機能を有する。

オーディオ DACブロック 31は、 SPU13から入力されたウェーブデータ、アンプリチユードデータ、及びメインボリュームデータをそれぞれアナログ信号に変換し、結果をアナ口グ乗算して、アナログオーディオ信号をする。このアナログオーディオ信号は、オーディォ信号出力 » (図示 ¾rf)力テレビジョンモニタ等（図^ rf)のオーディオ入力端子（図示せず）に出力される。

SPUローカル RAMI 5は、 SPU13がウェーブ再生及びエンベロープ生成を行う際に用いるパラメータ（例えば、ウェーブデータやエンベロープデータの格納アドレスやピッチ情報など）を格納する。

GE17は、三次元イメージを表示するための謝可演算を HfrTる。具体的には、 GE17 は、行列積、べクトルァフィン変換、べクトル直交変換、透視職変換、頂点明度/ポリゴン明度計算（ベタトル内積)、及びポリゴン裏面力リング処理（ベタトル外積）などの演算をする。

YSU19は、メイン R AM 25に格納されてレ、るポリゴン構造体配列の各構造体ィンスタンス及びスプライト構造体配列の各構造体ィンスタンスを、ソートルール 1〜4に従ってソートする。この、ポリゴン構造体配列とスプライト構造体配列とで、別個にソートが行われる。

以下、 YSU19によるソートノル 1〜4について説明する力その前に座標系について説明する。テレビジョンモニタ等のディスプレイ装置（図示せず）への実際の表示に用いられる二次標系をスクリーン座標系と呼ぶ。本実施の形態では、スクリーン座標系は、水平方向 2048ピクセル X垂直方向 1024ピクセルの 2次元ピクセノ H己列から構成される。座標原点は左上にあり、右方向が X軸の正、下方向が Y軸の正に相当する。ただし、実際に表示される領域は、スクリーン座標系の全空間ではなく一部の空間である。この表示領域をスクリーンと呼ぶことにする。ソートルール 1〜4における Y座標はスクリーン座標系の値である。ソートノ！^ル 1は、最小 Y座標が小さい順に、各ポリゴン構造体インスタンスを並^ えることである。最小 Y座標とは、ポリゴンの 3頂点の Y座標のうち、最も小さい Y座標のことである。ソートノ "ル 2は、最小 Y座標が同じである複数のポリゴンについては、デプス値が大きい順に、各ポリゴン構造体インスタンスを並べることである。

ただし、 YSU19は、スクリーンの先頭ラインに表示されるピクセルを持つ複数のポリゴンについては、最小 Y座標が異なっているでも、それらが同一であるとみなして、ソートノ! ^"ノレ 1ではなく、ソートノノレ 2に従って、各ポリゴン構造体ィンスタンスの並^ えを行う。つまり、スクリーンの先頭ラインに表示されるピクセルを持つポリゴンが複数^ Ϊする場合は、最小 Y座標が同一であるとみなして、デプス値が大きレ、順に並^ えられる。これがソートルール 3である。

インタレーススキャンの^でも、ソートノ^ "ル 1〜 3が適用される。ただし、奇数フィールドを表示するためのソートでは、奇数ラインに表示されるポリゴンの最小 Y座標及び/又はその奇数ラインの 1つ前の偶数ラインに表示されるポリゴンの最小 Y座標が同一であるとみなして、ソートルール 2によるソートを行う。ただし、先頭の奇数ラインは除く。なぜなら、その 1つ前の偶数ラインがしないからである。一方、偶数フィ一ノレドを表示するためのソートでは、偶数ラインに表示されるポリゴンの最小 Y座標及び/又はその βラインの 1つ前の奇数ラインに表示されるポリゴンの最小 Υ座標が同一であるとみなして、ソー I ル 2によるソートを行う。これがソートルール 4である。

スプライトに関するソートノトル 1〜 4は、，それぞれポリゴンに関するソートノル 1〜 4 と同様である。ここで、スプライトの最小 Y座標は、スプライトの 4頂点の Y座標のうち、最も小さい Y座標である。

外部メモリインタフェース 3は、外部バス 5 1を介して、外部メモリ 5 0からのデータの読み出し、及び外部メモリ 5 0へのデータの書き込みを司る。この^、外部メモリインタフエース 3は、図示しない E B I優先順位テーブルに従って、 C P U 5及び DMAC 4からの外部バスアクセス要求要因（^部バス 5 1へのアクセスを要求する要因）を!^して、レヽずれか 1 つの外部バスアクセス要求要因を選択する。そして、選択した外部バスアクセス要求要因に対して外部バス 5 1へのアクセスを許可する。 E B I優先順位テーブルは、 C P U 5からの複数種類の外部バスァクセス要求要因及び DM A C 4力らの外部バスァクセス要求要因の優先順位を定めたテーブルである。

DMAC 4は、メイン RAM 2 5と、外部バス 5 1に接続された外部メモリ 5 0と、の間で DMA¾¾を行う。この齢、 DMAC 4は、図示しない DM A優先順位テーブルに従って、 C PU 5、 R P U 9、及び S PU 1 3力らの DMA¾¾要求要因（DMA を要财る要因）を調停して、いずれか 1つの DMA 要求要因を選択する。そして、外部メモリインタフエース 3に対して、 DMA要求を行う。 DMA優 fe)噴位テーブルは、 C P U 5、 R P U 9、及び S P U 1 3からの DMA要求要因の優先順位を定めたテーブルである。

外部インタフェースブロック 2 1は、周辺装置 5 4とのインタフェースであり、 2 4チャンネルのプログラマブルなデジタノレ入出力（I /O) ポートを含む。 2 4チャンネルの 1 0ポートの各々は、 4チャンネノレ分のマウスインタフェース機能、 4チャンネル分のライトガンィンタフェース機能、 2チャンネル分の汎用タイマ/カウンタ、 1チャンネル分の調歩同期式シリァルインタフヱース機能、および 1チヤンネル分の汎用パラレル Zシリアル変換ポート機能のうち 1または複数に内部接続されている。

ADC33は、 4チャンネルのアナログ入力ポートに接続され、これらを介して、アナログ入力装置 52から入力されたアナ口グ信号をデジタル信号に変換する。例えば、マイク音声等のアナログ入力信号をサンプリングしてデジタノ^—タに変換する。 - メイン RAMアクセスアービタ 23は、機能ユニット（CPU5、 RPU9、 GE17、 Y S U 19、 DMA C 4、及び外部ィンタフェースプロック 21 (汎用パラレル Zシリアル変換ポート））からのメイン RAM25へのアクセス要求を調停して、レ、ずれかの機能ユニットにァクセス許可を出す。

メイン R AM 25は、 C P U 5のワーク領域、変数 TO領域、およ想記憶管理領域等として利用される。また、メイン RAM25は、 CPU 5が他の機能ユニットに受け渡すデータの格納領域、 RPU9及び SPU13が外部メ,モリ 50から DMAによって取得したデータの m^m, GE17及び Y SU19の入力データ及び出力データの格納領域等としても使用される。

外部バス 51は、外部メモリ 50にアクセスするためのバスである。 CPU5および DMA C4力ら、外部メモリインタフェース 3を介してアクセスされる。外部バス 51のアドレスバスは、 30ビットから成り、最大で 1Gバイト（=8Gビット）の外部メモリ 50を接続することができる。外部バス 51のデータバスは、 16ビッ卜から成り、 8ビット又は 16ビットのデータバス幅を持つ外部メモリ 50を赚できる。異なるデータバス幅'を持つ外部メモリを同時に接続可能であり、アクセスする外部メモリによってデータバス幅を自動的に切り替える機能が備えられる。 '

図 2は、図 1の RPU 9の内部構成を示すブロック図である。図 2に示すように、 RPU9 は、 RPU内メイン RAMアクセスアービタ 100、ポリゴンプリフェツチヤ 102、スプラィトプリフェツチヤ 104、マージソータ 106、プリフェッチバッファ 108、リサイクノレノくッファ 110、デプスコンハ⁰レータ 112、ノくーテックスソータ 114、ノくーテックスェキスパンダ 116、スライサ 118、ピクセノレステツハ °120、ピクセノ^ィザ 122、テクセノレマツノヽ °124、テクスチャキャッシュプロック 126、バイリニアフイノレタ 130、カラーブレンダ 132、ラインバッファブロック 134、ビデオエンコーダ 136、ビデオタイミングジエネレータ 138、メモリマネージャ 140、及ぴ DMACィンタフェース 142を含む。ラインバッファブロック 134は、各々スクリーンの 1水平ラインに対応するラインバッファ LB 1及び LB 2を含む。メモリマネージャ 140は、 MCBィニシャライザ 141を含む。なお、図 2では、説明の便宜のため、カラーパレット RAMI 1を RPU9に含めて記載している。

RPU内メイン RAMアクセスアービタ 100は、ポリゴンプリフェツチヤ 102、スプラィトプリフェツチヤ 104、及びメモリマネージャ 140力らメイン RAM25へのアクセス要求を調停して、いずれかにアクセス要求の許可を出す。許可されたアクセス要求は、メイン RAMアクセスアービタ 23に出力され、マルチメディアプロセッサ 1内の他の機能ュニット力、らのアクセス要求との間で調停が行われる。

ポリゴンプリフェツチヤ 102は、メイン RAM25から、 YSU 19によるソート後の各ポリゴン構造体インスタンスを取り込む。ポリゴンプリフェツチヤ 102には、 YSU19から、ノ、 °ノレス PPL力 S入力される。 YSU19は、 1つのポリゴン構造体インスタンスのソート力 S確定するたびに、ノ、。ルス P PLを出力する。従って、ポリゴンプリフェツチヤ 102は、ポリゴン構造体配列の全ポリゴン構造体ィンスタンスのうち、いくつのポリゴン構造体ィンスタンスのソートが完了したかを知ることができる。

このため、ポリゴンプリフェツチヤ 102は、全ポリゴン構造体インスタンスのソートの完了を待つことなく、 1つのポリゴン構造体ィンスタンスのソー卜が確定するたびに、その都度、ポリゴン構造体インスタンスを取得できる。その結果、フレームの表示中に、当該フレームのためのポリゴン構造体インスタンスのソートを行うことができる。また、インタレーススキヤンによる表示を行う^にも、フィールドの表示中に当該フィールドのためのソートを行っても、正しい描画結果が得られる。なお、ポリゴンプリフェツチヤ 102は、ビデオタイミングジェネレータ 138からの垂直走査カウント信号 V から、フレームおよびフィーノレドの切り替わりを知ることができる。

スプライトプリフェツチヤ 104は、メイン RAM25から、 YSU 19によるソート後の各スプライト構造体インスタンスを取り込む。スプライトプリフェツチヤ 104には、 YSU 19から、パルス SPLが入力される。 YSU19は、 1つのスプライト構造体インスタンスのソートが確定するたぴに、パルス SPLを出力する。従って、スプライトプリフェツチヤ 1 04は、スプライト構造体配列の全スプライト構造体インスタンスのうち、いくつのスプライト構造体ィンスタンスのソー卜が完了したかを知ることができる。

このため、スプライトプリフェツチヤ 104は、全スプライト構造体インスタンスのソートの完了を待つことなく、 1つのスプライト構造体インスタンスのソートカ確定するたぴに、その都度、スプライト構造体インスタンスを取得できる。その結果、フレームの表示中に、当該フレームのためのスプライト構造体インスタンスのソートを行うことができる。また、インタレーススキャンによる表示を行う ^にも、フィールドの表示中に当該フィールドのためのソートを行っても、正しい描画結果が得られる。なお、スプライトプリフェツチヤ 104は、ビデォタイミングジェネレータ 138からの垂直 ^カウント信号 Vじから、フレームおよびフィールドの切り替わりを知ることができる。

さて、マージソータ 106の説明に移る前に、ポリゴン構造体、テクスチャァトリビュート構造体、およびスプライト構造体の構成を説明する。本実施の形態では、ポリゴンは三角形とする。 - 図 3は、テクスチャマツビングモードのポリゴン構造体の構成を示す図である。図 3に示すように、本実施の形態では、このポリゴン構造体は、 128ビットで構成されている。このポリゴン構造体のメンバ Ty p eは、ポリゴンの描画モードを示し、テクスチャマツビングモードのポリゴンに対しては「0」が設定される。メンバ Ay， Ax, By, Bx, じ及びは、それぞれ、ポリゴンの、頂点 Aの Y座標、頂点 Aの X座標、頂点 Bの Y座標、頂点 Bの X 座標、頂点 Cの Y座標、及ひ TI点 Cの X座標を示す。これらの Y座標及び X座標は、スクリーン座標系の値である。，

メンバ Bw， Cw, L i g h t及び T s e gme n tは、それぞれ、ポリゴンの、頂点 Bのパースペクティブコレクト用パラメータ（=Az ^/Bz)、頂点 Cのパースペクティブコレクト用パラメータ（^AzZCz) 明度、及びテクスチャパターンデータの Wl{立置情報を示す。メンバ Ta t t r i bu t e, Ma p， F i l t e r， De p t h及び V ι ewp o r tは、それぞれ、テクスチャァトリビュート構造体のインデックス、テクスチャパターンデータのフォーマット觀1|、バイリニアフィルタリングあるいは二ァレストネイバ一のいずれかを示すフィルタリングモード、デプス値、及びシザリングのビューポート指定情報を示す。

バイリ-ァフィルタリング及び二アレストネイバ一については後财る。デプス値（「表示深度情報」と呼ぶこともある。）は、描画のピクセルが重なった、どのピクセルを先に描画するかを示す情報であり、その値が大きいほど先に（奥に）描画され、その値が小さいほど後で（手前に）描画される。シザリングは、指定されたビューポートの外側にあるポリゴン及び/又はスプライトを表示しないようにするとともに、ポリゴン及ひン又はスプライトのビュ一ポー卜からはみ出した部分を切り取つて表示しなレヽようにする機能である。

以上が、テクスチャマツビングモードのポリゴン構造体の各メンバの内容であり、 1つのポリゴン構造体のィンスタンス（ポリゴン構造体に代入された値）により 1つのポリゴンが定義される。

図 4は、テクスチャァトリビュート構造体の構成を示す図である。図 4に示すように、本実施の形態では、このテクスチャァトリビュート構造体は、 32ビットで構成されている。このテクスチャアトリビュート構造体のメンバ d t h， He i gh t, M, N，：8 1 及び？ a 1 e t t eは、それぞれ、テクスチャの幅（単位：テクセル数）より「1」小さい値、テクスチヤの高さ（単位.テクセル数）より「1」小さレ直、「Wi d t h」の上位からのマスクビット数、「： He 1 gh t」の上位からのマスクビット数、カラーモード（1ピクセル当りのビット数一 1)、及ぴパレツトブロックナンバを示す。カラーパレツトの 512色のエントリは、選択されたカラーモードに応じて複数のブロックに分割されており、メンバ Pa 1 e t t eにより、使用するパレットブロックが示される。 - テクスチャァトリビュート構造体のインスタンスは、描画ポリゴン毎に 1つずつ用意されるものではなく、 64個のテクスチャアトリビュート構造体インスタンスが、テクスチャマツピングモードの全ポリゴン構造体ィンスタンス及び全スプライト構造体ィンスタンスで共有される。

図 5は、グーローシエーディングモードのポリゴン構造体の構成を示す図である。図 5に示すように、本実施の形態では、このポリゴン構造体は、 128ビットで構成されている。このポリゴン構造体のメン T y p eは、ポリゴンの描画モードを示し、グーローシエーディングモードのポリゴンに対しては「1」が設定される。メンバ Ay， Ax, By, Bx, Cy及ぴ Cxは、それぞれ、ポリゴンの、頂点 Aの Y座標、頂点 Aの X座標、頂点 Bの Y座標、頂点 B の X座標、頂点 Cの Y座標、及点 Cの X座標を示す。これらの Y座標及び X座標は、スクリーン座標系の値である。

メンバ Ac, Be, 及び Ccは、それぞれ、ポリゴンの、頂点 Aのカラーデータ（RGB各 5ビット）、頂点 Bのカラーデータ（RGB各 5ビット）、及点 Cのカラーデータ（RGB 各 5ビット）を示す。

メンバ D e p t h, V i ewp o r t及び N a 1 p h aは、それぞれ、デプス値、シザリングのビューポート指定情報、及びアルファプレンディングでする（ 1一 c ) を示す。 ( 1一 α) は透明度を示し、「000 数)」力 S透明度 0%、すなわち完全不透明を表し、「111 (二進数)」力;透明度 87. 5%を表す。

以上が、グー口ーシエーディングモードのポリゴン構造体の各メンバの内容であり、 1つのポリゴン構造体のィンスタンス（ポリゴン構造体に代入された値）により 1つのポリゴンが定義される。

図 6 (a) は、シザリングディセーブノレ時のスプラィト構造体の構成を示す図、図 6 ( b ) は、シザリングイネ一プル時のスプライト構造体の構成を示す図である。図 6 (a) に示すように、本実施の形態では、シザリングディセーブル時のスブライト構造体は、 64ビットで構成されている。このスプライト構造体のメンバ Ax及び Ayは、それぞれ、スプライトの左上の X座標及び Y座標を示す。これらの Υ座標及び X座標は、スクリーン座標系の値である。メンバ D e p t h， F l 1 t e r及び T a t t r ι b u t eは、それぞれ、デプス値、フィルタリングモード（バイリニアフィルタリングあるいは二ァレストネイバ一）、及びテクスチャァトリビュート構造体のィンデックスを示す。メンバ Z o o mX, Z o o mY及び T s e gm e n tは、それぞれ、 x軸方向のスプライト拡大率 . γ軸方向のスプライト拡大率（拡縮率)、及びテクスチャパターンデータの格樹立置情報を示す。

図 6 (b) に示すように、本実施の形態では、シザリングイネーブル時のスプライト構造体は、 64ビッ卜で構成されている。このスプライト構造体のメンバ Ax及び Ayは、それぞれ、スプライトの左上の X座標及び Y座標を示す。これらの Y座標及び X座標は、スクリーン座標系の値である。

メンバ De p t h, S c i s s o r, V i ewp o r t, F i l t e r及び Ta t t r ι b u t eは、それぞれ、デプス値、シザリング適用フラグ、シザリングのビューポート指定情報、フィルタリングモード（バイリユアフィルタリングあるいは-アレストネイバ一）、及びテクスチヤアトリビュート構造体のィンデッタスを示す。メンバ Z o o mX, Z o o mY及び T s e gme n tは、それぞれ、 X軸方向のスプライト拡大率（ぉ纖率)、 Y軸方向のスプライト拡大率（漏率)、及びテクスチャパターンデータの ¾ ^立置情報を示す。メンバ S c i s s o rの設定（オン Zオフ）を変えることで、スプライトごとにシザリングの適用の有無を制御できる。シザリングイネーブル時のスプライト構造体においては、シザリングディセーブル時のスプライト構造体に比べ、 X座標及び Y座標のビット数がそれぞれ 1ビット少ない。シザリングイネーブル時にスプライトがスクリーンに配置される際には、後述のバーテックスエキスパンダ 1 16によって、 X座標に 51 2ピクセノレ分のオフセット、 Y座標に 256ピクセノレ分の才フセットカ幼卩えられる。また、デプス値のビット数も 1ビット少ないが、シザリングイネーブル時には、後述のテクセルマツパ 124によって、構造体に TOされているデプス値の L SB側に 1ビットの「0」が付加され、シザリングディセーブル時と同様に 8ビットのデプス値として扱われる。

以上が、シザリングディセーブル時及びシザリングイネーブル時のスプライト構造体の各メンバの内容であり、 1つのスプライト構造体のインスタンス（スプライト構造体に代入された値）により 1つのスプライトが定義される。スプライトのテクスチャアトリビュート構造体の構成は、図 4のポリゴンのテクスチャアトリビュート構造体の構成と同じである。テクスチャァトリビュート構造体のインスタンスは、描画スプライト毎に 1つずつ用意されるものではなく、 64個のテクスチャアトリビュート構造体インスタンスが、テクスチャマッピングモードの全ポリゴン構造体インスタンス及び全スプライト構造体インスタンスで共有される。図 2に戻って、マージソータ 1 0 6は、ポリゴンプリフェツチヤ 1 0 2及びスプライトプリフェツチヤ 1 0 4から、それぞれ、ポリゴン構造体インスタンス及びそれに付随するテクスチャァトリビュート構造体インスタンス、並びに、スプライト構造体インスタンス及びそれに付随するテクスチャアトリビュート構造体インスタンスを受け取り、上述した Y S U 1 9によるソート "ル 1〜4と同様の後述のソート ^ル 1〜4 (以下、「マージソートル 1〜4」と呼ぶ。）に従って、マージソートを菊亍し、結果をプリフェッチバッファ 1 0 8に送出する。ここで、ポリゴ/ «造体インスタンスの各々、およぴスプライト構造ンスタンスの各々は、既に Y S U 1 9によって、ソートルール 1〜4に基づく描画処 SJI1Iに並^ えられていることに注意されたレ、。以下、マージソータ 1 0 6の詳細を説明する。

図 7は、図 2のマージソータ 1 0 6の入出力信号の説明図である。図 7を参照して、ポリゴンプリフェツチヤ 1 0 2は、ポリゴン有効ビットレジスタ 6 0、ポリゴンバッファ 6 2、及びポリゴンアトリビュートバッファ 6 4を含む。スプライトプリフェツチヤ 1 0 4は、スプライト有効ビットレジスタ 6 6、スプライトバッファ 6 8、及びスプライトァトリビュートバッファ 7 0を含む。 . .

ポリゴン有効ビットレジスタ 6 0は、ポリゴン構造体ィンスタンスの有効 ( 1 ) /無効 (0) を示すポリゴン^ ¾)ビット（1ビット）を Wlする。ポリゴンバッファ 6 2は、メイン RAM 2 5カゝら^ ¾されたポリゴン構造体インスタンス（1 2 8ビット）を格 »Τる。ポリゴンァトリビュートバッファ 6 4は、メイン RAM 2 5からされたポリゴン用のテクスチャァトリビュート構造体インスタンス（3 2ビット）を格納する。

スプライト有効ビットレジスタ 6 6は、スプライト構造体インスタンスの有効 ( 1 ) ノ無効 ( 0 ) を示すスプライト有効ビット（1ビット）をする。スプライトバッファ 6 8は、メイン RAM 2 5力ら^!されたスプライト構造体インスタンス（6 4ビット）を格納する。スプライトアトリビュートバッファ 7 0は、メイン RAM 2 5から^!されたスプライト用のテクスチヤァトリビュート構造体インスタンス（3 2ビット）を格納する。

マージソ一タ 1 0 6に対する入出力信号を説明する。ビデオタイミングジェネレータ 1 3 8 力ら与えられる表示領域上端ライン番 ^言号 L Nは、 R P U 9がポリゴン及び/又はスプライトの描画を開始する水平ライン番号（つまり、スクリーンの先頭ライン番号）を示す。この値 L Nは、 C P U 5によって R P U 9に設けられた表稀域 J ^ライン制御レジスタ（図示 ·¾τΤ ) に設定される。

ビデオタイミングジェネレータ 1 3 8から与えられるィンタレース Ζノンィンタレース f glj 信号 I N Iは、 R P U 9で行われている現在の描画処理が、ィンタレーススキヤン用のものかノンインタレーススキャン用のものかを示す。この値 I N Iは、 C P U 5によって、 R P U 9 に設けられた R P U制御レジスタ（図示せず）のうちの 1ビットに設定される。ビデオタイミングジエネレータ 1 3 8から与えられる奇数フィールド /偶数フィールド mSiJ 信号 O E Iは、現在描画処理中のフィールドが、奇数フィールドか偶数フィールドかを示す。マージソ一タ 1 0 6は、プリフェッチバッファ 1 0 8に、ポリゴンノスプライトデータ P S D、テクスチャァトリビュート構造体インスタンス TA I、及びポリゴン /スプライト籂别信号？ S Iを出力する。

ポリゴン _/ スプライトデータ P S D ( 1 2 8ビット）は、ポリゴン構造体インスタンスあるいはスプライト構造体インスタンスのいずれかである。ポリゴン/スプライトデータ P S Dがスプライト構造ンスタンスである^は、データが L S Bから詰められ、上位 6 4ビットは「0」を示す。また、後述するデプス値の比較処理においては、ポリゴン構造体インスタンスのデプス値（1 2ビット）とスプライト構造体インスタンスのデプス値（8ビット）とは、ビット数が異なるので、スプライト構造体インスタンスのデプス値の L S B側に「0」を連接し、ポリゴン構造体インスタンスのデプス値と同じビット数（1 2ビット）に揃えられる。但し、この 1 2ビットに揃えられたデプス値は後段に出力されない。

テクスチャアトリビュート構造体インスタンス TA I ( 3 2ビット）は、ポリゴン//スプラィトデータ P S Dがポリゴン構造体インスタンスの場合は、当該インスタンスに付随するテクスチヤアトリビュート構造体インスタンスであり、ポリゴンスプライトデータ P S Dがスプライト構造体インスタンスの ¾ ^は、当該インスタンスに付随するテクスチャァトリビュート構造体インスタンスである。ただし、ポリゴンスプライトデータ P S Dが、グーローシエーディングモードのポリゴン構造体ィンスタンスである^ \ テクスチャァトリビュート構造体インスタンスは付随しないので、この信号 T A Iの値は全て「0」を示す。

ポリゴン Zスプライト^ gij信号 P S Iは、ポリゴン/スプライトデータ P S Dカ、ポリゴン構造体ィンスタンスなのかスプライト構造体ィンスタンスなのかを示す信号である。

マージソータ 1 0 6の動作を説明する。マージソータ 1 0 6は、先ず、ポリゴン有効ビットレジスタ 6 0に保持されたポリゴン有効ビットおよびスプライト有効ビットレジスタ 6 6に保持されたスプライト有効ビッ卜をチェックする。そして、マージソータ 1 0 6は、ポリゴン有効ビット及びスプライト有効ビットの双方の値が「0 (無効)」の場合は、ポリゴンプリフェツチヤ 1 0 2のバッファ 6 2及び 6 4並びにスプライトプリフェツチヤ 1 0 4のバッファ 6 8及び 7 0力らのデータを取得しなレ、。

マージソータ 1 0 6は、ポリゴン有効ビット及びスプライト有効ビットのどちら力一方の値「1 (有効)」の ¾ ^は、「1」を示している方のバッファ 6 2及び 6 4あるいは 6 8及ぴ 7 0からデータを取得し、ポリゴン Zスプライトデータ P S D及ぴテクスチャァトリビュート構造体インスタンス TA Iとして、プリフェッチバッファ 1 0 8に出力する。

マージソータ 1 0 6は、ポリゴン有効ビット及びスプライト有効ビットの双方の値が「1」の場合は、次に説明するマージソートルール 1〜4に従って、ポリゴンプリフェツチヤ 1 0 2 のバッファ 6 2及び 6 4あるいはスプライトプリフェツチヤ 1 0 4のバッファ 6 8及び 7 0からデータを取得し、ポリゴン /スプライトデータ P S D及びテクスチャァトリビュート構造体インスタンス TA Iとして、プリフェッチバッファ 1 0 8に出力する。マージソートルール 1 〜 4の詳細は次の通りである。 - まず、ビデオタイミングジェネレータ 1 3 8から与えられるインタレース/ノンインタレース調リ信号 I N Iがノンィンタレースを示している ij^を説明する。マージソータ 1 0 6は、ポリゴン構造体インスタンスに含まれる 3頂点の Y座標 (A y , B y , C y ) の内で最も小さい値と、スプライト構造体インスタンスに含まれる Y座標 (A y) と、を比較し、描画処理頃で先に出現する（つまり、 Y座標が小さい方の）ポリゴン構造体インスタンスあるいはスプライト構造体インスタンスを選択する（マージヅートルール 1 Y S U 1 9によるソートルール 1に相当）。 Y座標はスクリーン座標系の値である。

ただし、双方の Y座標が同じ値を示している^は、マージソータ 1 0 6は、ポリゴ:/ «造体インスタンスに含まれるデプス値 D e p t hと、スプライト構造体インスタンスに含まれるデプス値 D e p t hと、を比較し、デプス値が大きレ、方の（つまり、より奥に描画される方の）ポリゴン構造体インスタンスあるいはスプライト構造体インスタンスを選択する（マージソートノトル 2 · Y S U 1 9によるソート/レール 2に相当）。この場、上記したように、スプライト構造体ィンスタンスに含まれるデプス値のビット数（8ビット）をポリゴン構造体ィンスタンスに含まれるデプス値のビット数（1 2ビット）に揃えた後に比を行う。

また、 Y座標の値が、表示領域上端ライン番号ィ言号 L Nに相当する Y座標より小さい場合は、マージソータ 1 0 6は、その Y座標の値を表示領域上端ライン番^ ί言号 LNに相当する Y座標の値に置き換えて（マージソート Λ ^ノレ 3 · Y S U 1 9によるソートノトノレ 3に相当）、マージソートノレール 1及ぴ 2に従って、マージソートを行う。

次に、ィンタレースノノンィンタレース識リ信号 I N Iがィンタレースを示している ¾ ^を説明する。マージソータ 1 0 6は、奇数フィーノレド Z偶数フィーノレド mgiJ信号 O E Iから、表示となるフィールドを判別し、当該フィーノレドで描画されなレヽ水平ラインに相当する Y座標の値は、次の水平ラインに相当する Y座標と同じ値として扱い（マージソートノ^-ル 4 ： Y S U 1 9によるソートノ!^ル 4に相当）、上記マージソートゾトノレ:！〜 3に従って、マージソー卜を仃フ _σ

図 2に戻って、プリフェッチバッファ 1 0 8は、マージソータ 1 0 6から、マージソート後の構造体インスタンス（つまり、ポリゴン Zスプライトデータ PSD及びテクスチャアトリビユート構造体ィンスタンス T A I ) を順次読み込み、読み込んだ順番で構造体ィンスタンスを出力する F I FO (f i r s t— i n f i r s t— ou t)構造のバッファである。つまり、プリフェッチバッファ 108には、マージソータ 106により並^ えられた)噴番で構造インスタンスが格納される。そして、格納された構造インスタンスは、対応するポリゴンあるいはスプライトの表示のための描画サイクノレにおいて、格納された順番で出力される。なお、プリフェッチバッファ 108は、ビデオタイミングジェネレータ 138からの垂直走査カウント信号 VC力ら、描画中の水平ラインを知ることができる。つまり、描画サイクルの切り替わりを知ることができる。本実施の形態では、例えば、プリフェッチバッファ 108は、物理的にはリサイクノレバッファ 110とバッファを將することが可能であり、リサイクルバッファ 11 0のエントリ数を含め、（128ビット + 32ビット） X I 28エントリとする。ちなみに、ポリゴン Zスプライト識別信号 P S Iは、ポリゴン Zスプライトデータ P SDの第 79ビットの空白ビットと置き換えられる。 '

リサイクルバッファ 110は、次の描画サイ,クルでも使用される（つまり、再利用できる）構造体インスタンス（つまり、ポリゴンスプライトデータ PSD及びテクスチャアトリビュート構造体インスタンス TAI) を鶴内する F I FO構造のバッファである。従って、リサイクルバッファ 110にされた構造体インスタンスは、次の描画サイクルで使用される。 1 描画サイクルは、 1水平ラインの表示を行うための描画期間である。つまり、 1描画サイクルは、ラインバッファ LB 1あるいは LB 2のいずれかに、対応する水平ラインの表示のために必要な全てのデータの描画が行われる期間である。本実施の形態では、例えば、リサイクノレバッファ 110は、物理的にはプリフェッチバッファ 108とバッファをすることが可能であり、プリフェッチバッファ 108のエントリ数を含め、（128ビット +32ビット） X I 2 8エントリとする。 '

デプスコンパレータ 112は、プリフエッチバッファ 108の先頭の構造体ィンスタンスに含まれるデプス値と、リサイクルバッファ 110の先頭の構造体インスタンスに含まれるデプス値と、を比較して、より大きなデプス値を持つ（つまり、より奥に表示されるべき）構造体インスタンスを選択して、後段に出力する。この、デプスコンパレータ 112は、選択した構造体ィンスタンスがポリゴン構造体ィンスタンスの場合は、バーテックスソータ 114へ出力し、スプライト構造体インスタンスの場合は、バーテックスエキスパンダ 116に出力する。また、デプスコンパレータ 112は、選択した構造体インスタンスをスライサ 118に出力する。なお、デプスコンパレータ 112は、ビデオタイミングジェネレータ 138からの垂直走査カウント信号 VCから、描画中の水平ラインを知ることができる。つまり、描画サイクルの切り替わりを知ることができる。

ここで、デプスコンパレータ 112により選択された構造体インスタンスが、次の描画サイクルでも使用される（つまり、次の水平ラインの描画にも使用される） ij^は、スライサ 11 8により、当該構造体インスタンスがリサイクルバッファ 110に出力され書き込まれる。ただし、デプスコンパレータ 112により選択された構造体ィンスタンスが、次の描画サイクルで使用されない（つまり、次の水平ラインの描画には使用されない）は、リサイクルバッファ 110には書き込まれない。 - 従って、リサイクルバッファ 110には、現ラインの描画に使用される構造体インスタンス、及び次ラインの描画にされる構造体インスタンスが、現ラインの描画順、及ラインの描画順に格納される。

図 8は、図 2のバーテックスエキスパンダ 116の入出力信号の説明図である。デプスコンパレータ 112から出力される構造体インスタンスに含まれるポリゴン Zスプライトデータ P SDのサイズは 128ビッ卜であるが、バーテックスエキスパンダ 116に入力されるポリゴン /スプライトデータ PSDはスプライト構造体インスタンスであるため、 128ビットのポリゴン Zスプライトデータ P SDの下位 64ビットのみが入力される。図 8を参照して、バーテックスエキスパンダ 116は、受け取ったスプライト構造体インスタンスに含まれる、スプライトの左上の頂点座標 (Ax, Ay), Y軸方向の拡大率 Z o omY、及び X軸方向の拡大率 Z o omX、並びに、当該スプライト構造体インスタンスに付随するテクスチャァトリビュート構造体インスタンスに含まれる、テクスチャパターンの幅より「1」小さレ、 {[SWi d t h及ぴ高さより「1」小さレ !He i g h tに基づいて、当該スプライ卜の頂点の座標（スクリーン座標系における XY座標および UV座標系における UV座標）を算出し、ポリゴンスブラィト共通データ C Iとしてスライサ 118へ出力する。スクリーン座標系はの通りであり、 UV座標系は、テクスチャパターンデータを配置する二次元直交座標系である。以下、スプラィトの頂点のパラメータ（XYUV座標）算出の詳細を説明する。

図 9は、スプライトの頂点パラメータ算出の説明図である。図 9 (a) には、 UV空間におけるスプライトのテクスチャパターンデータ（文字 A) が例示される。この図において、 1つの小矩形は、 1テクセルを示す。そして、テクセルの 4頂点のうち、左上角の UV座標が、そのテクセルの位置を示す。

この図に示すように、テクスチャの幅（水平方向のテクセノレ数）を「Wi d t h+l」、テクスチヤの高さを「He i gh t + l」とすると、テクスチャの左上，右上，左下の各項点の U V座標がそれぞれ（0， 0)、 (W i d t h + 1 , 0)、及び（0， He i gh t + 1) となるように、スプライトのテクスチャパターンデータは、 UV空間に配置される。ここで、「Wi d t h」および「He l gh t」の値は、テクスチャアトリビュート構造体のメンノ^ Wi d t hおよび He i g h tに格納される値である。すなわち、これらのメンバには、テクスチャの幅、高さより 1小さレ、 ί直が格納される。

図 9 (b) には、 XY空間におけるスプライトの描画例が示される。この図において、 1つの小矩形は、ピクセルの集合からなり、図 9 (a) の 1テクセルに対応する。スプライトの左上、右上、及び左下の各頂点は、それぞれ頂点 0、頂点及ひ T頁点 2として扱われる。つまり、各頂点は、描画の際の出現噴が早いほうから、頂点 0、頂点 1、及ひ II点 2として扱われる。各頂点 0〜2の X座標、 Y座標、 U座標、及び V座標を、 X*、 Y*、 UB*、及び VR * (「*」は、「頂点」に付けた添え字であり、 * = 0， 1， 2) とすると、それぞれの値は以下のようにして求められる。

頂点 0については次の通りである。

X0=Ax

Y0=Ay '

UB 0 = 0 ,

VR0 = 0

ここで、 Ax及び Ayは、それぞれスプライト構造体インスタンスのメンバ「Ax」及び「A y」に格納された値である。このように、スプライト構造体インスタンスのメンバ「Ax」及び「 A y」の値が、スプライトの頂点 0の X座標及び Y座標となる。

頂点 1については次の通りである。

Xl=Ax + Zo omX - (Wi d t h+l)

Yl=Ay

UB 1 =Wi d t h

VR 1 =0 '

頂点 2につレ、ては次の通りである。

X2=Ax

Y2=Ay + Z o omY - (He i gh t + 1)

UB 2 = 0

VR2=He i g h t

なお、スプライトの右下の頂点 3の XYUV座標は、他の 3項点の XYUV座標から得られるため、ここでは算出されない。

ここで、 Ψΐ\^ι d t h及び高さ He i gh tは、それぞれ 8ビットであるところ、 UB*及び VR* (* = 0， 1, 2) の各パラメータは、符号なしで、鐘部 10ビット、小数部 6ビットの 16ビット固定小数点数であるため、バーテックスエキスパンダ 116は、演算結果の L SB側に 6ビットの「0」、 MSB側に 1または 2ビットの「0」を連接して、 16ビット固定小数点数 UB *及び VR *とする。

バーテックスエキスパンダ 116は、演算結果、つまり、各頂点 0〜2の XYUV座標を、ポリゴン Zスプライト共通データ C Iとして、スライサ 118に出力する。ただし、ポリゴン /スプライト共通データ C Iの後述のフィーノレ WG* (* = 0， 1, 2) は、常に「0x0 040」（=1. 0) として出力される。後zM"るが、バーテックスエキスパンダ 116が出力するポリゴン/スプライト共通データ C Iの構造（形式）は、バーテックスソータ 114が出力するポリゴンスプライト共通データ C Iの構造（形式）と同じである。

図 10は、図 2のバーテックスソータ 114の入出力信号の説明図である。図 10を参照して、バーテックスソータ 114は、受け取ったポリゴン構造体インスタンス及びそれに付随するテクスチャァトリビュート構造体インスタンスから、ポリゴンの各頂点のパラメータ（XY UV座標、パースペクティブコレクト用パラメータ、及びカラーデータ）を取得及び算出し、各頂点のパラメータを ,Υ座標が小さレヽ順に並えて、ポリゴン /スプライト共通データ C I としてスライサ 118へ出力する。以下、ポリゴンの頂点のパラメータ算出の詳細を説明する。まず、ポリゴンが、テクスチャマッピングの対象である^について説明する。

図 11は、ポリゴンの頂点パラメータ算出の説明図である。図 11 (a) には、 UV空間におけるポリゴンのテクスチャパターンデータ（文字 A) が例示される。この図において、 1つの小矩形は、 1テクセルを示す。そして、テクセルの 4頂点のうち、左上角の UV座標が、そのテクセルの位置を示す。

本実施の形態では、ポリゴンが三角形の例を挙げており、ポリゴンにマッピングされるテクスチヤ（この例では四角形）は、 1つの頂点が UV座標の（0， 0) に、残り 2つの頂点がそれぞれ U軸上および V軸上に配置される。従って、テクスチャの幅（水平方向のテクセル数）を「Wi d t h+l」、テクスチャの高さを「He i gh t + l」とすると、テクスチャの左上，右上，左下の各頂点の UV座標がそれぞれ（0， 0)、 (Wi d t h+1, 0)、及び（0， He i gh t + 1) となるように、ポリゴンのテクスチャパターンデータは、 UV空間に配置される。

ここで、「W i d t h」および「He i g h t」の値は、テクスチャァトリビュート構造体のメンノ^ V i d t hおよび H e i gh tに ¾ήされる値である。すなわち、これらのメンバには、テクスチャの幅、高さより 1小さレ、値がされる。なお、テクスチャデータは、メモリ ME される際に、その一部が折り返されて■される^があるが、ここでは説明を省略する。図 11 (b) には、 XY空間におけるポリゴンの描画例が示される。この図において、 1つの小矩形は、ピクセルの集合からなり、図 11 (a) の 1テクセルに対応する。同様に、 1つの小三角形は、ピクセルの集合からなり、図 11 (a) の 1テクセルに対応する。

ポリゴンの 3頂点 A， B及び Cの XY座標は、それぞれ (Ax, Ay)、（Bx， By) 及び (Cx, Cy) で表される。「Ax」、「Ay」、「Bx」、「By」、「Cx」、及び「Cy」は、それぞれポリゴン構造体インスタンスのメンバ Ax、 Ay、 Bx、 By、 Cx、及び C yに格納された値である。このように、ポリゴン構造体インスタンスのメンバ Ax及び Ayの値力ポリゴンの頂点 Aの X座標及び Y座標、メンバ Bx及び Byの値が、ポリゴンの頂点 Bの X座標及び Y座標、メンバ C X及び C yの値が、ポリゴンの頂点 Cの X座標及び Y座標となる。そして、ポリゴンの頂点 Aは、図 11 (a) の UV座標の（0， 0) に関連付けられ、頂点 Bは、 UV座標の（Wi d t h, 0) に関連付けられ、頂点 Cは、 UV座標の（0， He i g h t) に関連付けられる。従って、バーテックスソータ 114は、スプライ卜の；^と同様にして、頂点 A、 B、及び Cの UV座標 (Au_y Av) (Bu， Bv)、及び（Cu， Cv) を算出する。，

頂点 Aについては次の通りである。

Au = 0

Av = 0

頂点 Βについては次の通りである。

B u =W i d t h

B v = 0

頂点 Cについては次の通りである。

Cu = 0

C v=He l g h t

そして、ノーテックスソータ 114は、頂点 A、 B、及び Cの UV座標（Au， Av), (Β u, Βν), 及び（Cu， Cv) に、パースペクティブコレクト（遠近補正）を施す。ノ、。—スぺクティブコレクトを施した後の頂点 A、 B、及び Cの UV座標は、（Au - Aw, Av · Aw)、 (B u · Bw, B v · Bw)、及び（Cu · Cw, C v · Cw) となる。

ここで、「Wi d t h」及び「He i g h t」は、それぞれテクスチャァトリビュート構造体インスタンスのメンノ^ Wi d t h及び He i gh tに^!された値である。また、「Bw」及び「Cw」は、それぞれポリゴン構造体インスタンスのメンバ Bw及び Cwに; TOされた値である。後述のように、頂点 Aのパースペクティブコレクト用パラメータ Awは、常に「1」であるため、「Aw」はポリゴン構造体インスタンスには格納されていない。次に、バーテックスソータ 114は、頂点 A， B及び Cのパラメータ（XY座標、パースべクティブコレクト後の UV座標、及びパースペクティブコレクト用パラメータ）を Y座標が小さレ、順にソート（並^ え）する。ソート後の頂点は、 Y座標が小さレ、順に頂点 0， 1， 2として扱われる。図 11 (b) の例では、頂点 Aが頂点 1に、頂点 Bが頂点 0に、頂点 Cが頂点 2になっている。バーテックスソータ 114によるソート処理の詳細を説明する。

図 12は、ポリゴンの頂点ソート処理の説明図である。図 12には、ソート前の頂点とソート後の頂点との関係が示されている。「A」、「B」、「C」力 Sソート前の頂点に付けられている頂点名であり、「0」、「1」、「2」がソート後の頂点に付けられている頂点名である。また、「A y」、「By」、及び「Cy」は、それぞれポリゴン構造体インスタンスのメンバ Ay、 By、及び yに搬されている値であり、ソート前のポリゴンの頂点 A、 B、及び Cの Y座標である。頂点 0の Υ座標 Υ 0≤頂点 1の Υ座標 Υ 1≤頂点 2の Υ座標 Υ 2、であり、これらの関係は固定である。そして、ソート前の頂点 Α、 Β、及び Cの Υ座標 Ay、 By、及び Cy間の大小関係に従って、頂点 A、 B、及び Cの各々力 S 頂点 0、 1、及び 2のいずれかに割り当てられる。例えば、項点間の¥座標が8 ≤八7<じ7でぁる¾^、バーテックスソータ 114は、頂点 0の各パラメータに頂点 Bの各パラメータを代入し、頂点 1の各パラメータに頂点 Aの各パラメータを代入し、頂点 2の各パラメータに頂点 Cの各パラメータを代入する。

この例を、図 11を参照しながら詳細に説明する。この、各頂点 0〜2の X座標、 Y座標、 U座標、 V座標、及びパースペクティブコレクト用パラメータを、 X*、 Y*、 UB*、 VR*、及ひ^ WG* (「*」は、「頂点」に付けた添え字であり、 * = 0， 1， 2) とすると、それぞれの値は以下のようになる。

頂点 0については次の通りである。，

X0 = B X

Y0=B y '

UB 0=B u · Bw

VR0=B v · Bw

WGO = Bw

頂点 1については次の通りである。

X 1 =Ax

Yl=Ay

UB 1 =Au · Aw

VR 1 =Av · Aw

WG 1 =Aw 頂点 2につレヽては次の通りである。

X 2=Cx

Y2=Cy

UB 2=Cu · C

VR2=C v · Cw

WG2=Cw

ここで、「Aw」、「Bw」、及び「Cw」の値は、それぞれ符号なしで、 S¾部 2ビット、小数部 6ビットの 8ビット固定小数点数であるところ、 UB*、 VR*、及ひ (* = 0， 1， 2) の各パラメータは、符号なしで、皿部 10ビット、小数部 6ビットの 1 6ビット固定小数点数であるため、「Aw」、「Bw」、及び「Cw」の値の MSB側に 8ビットの「0」が連接される。また、「Au」、「Bu」、「CuJ、「Av」、「B v」、及び「Cv」の値は、それぞれ符号なしで、整数部 8ビット、小数部 0ビッ卜であるため、符号なしで、整数部 2ビット、小数部 6ビットの 8ビット固定小 ^数の「Aw」、「Bw」、及び「Cw」の値との乗算の結果は、符号なしで、部 1 0ビット、小数部 6ビットの 1 6ビット固定小数点数となり、特に空白ビットは生じなレ、。

バーテックスソータ 1 14は、演算結果、つまり、各頂点 0〜 2のパラメ一タ（XY座標、ノ、。一スぺクティブコレクト後の UV座標、及びパースペクティブコレクト用パラメータ）を、ポリゴン/スプライト共通データ C Iとして、スライサ 1 1 8に出力する。後述するカ、バーテックスソータ 1 14が出力するポリゴン /スプライト共通データ C Iの構成（形式）は、バーテックスエキスパンダ 1 1 6が出力するポリゴン Zスプライト共通データ C Iの構成 ( ^) と同じである。 '

次に、ポリゴンがグーローシェーディングの対象である場合を説明する。ポリゴンの 3頂点 A, B及び Cの XY座標は、それぞれ (Ax, Ay)、 (Bx, B y) 及び（Cx， Cy) で表される。「Ax」、「Ay」、「B x」、「B y」、「Cx」、及び「Cy」は、それぞれポリゴン構造体インスタンスのメンバ Ax、 Ay、 Bx、 B y、 Cx、及び C yに格納された値である。このように、ポリゴン構造体インスタンスのメンバ Ax及び Ayの値が、ポリゴンの頂点 Aの X 座標及び Y座標、メンバ B x及び Byの値が、ポリゴンの頂点 Bの X座標及び Y座標、メンバ C X及び C yの値が、ポリゴンの頂点 Cの X座標及び Y座標となる。

また、ポリゴンの 3頂点 A， B及び Cのカラーデータは、それぞれ (Ar, Ag， Ab)、 (B r， B g， B b) 及ぴ（C r， C g， Cb) で表される。（A r， Ag， Ab)ゝ (B r, B g， B b) 及び（C r， C g， Cb) は、それぞれポリゴン構造体インスタンスのメンバ Ac、 B c、及び C cに格納された値である。 Ab=Ac [14 10] (青成分)、 Ag=Ac [9 : 5] (誠分)、 Ar =Ac [4 : 0] (赤成分)、 Bb=Bc [14: 10] (青成分)、 Bg=Bc [9 : 5] (誠分)、 Br=Bc [4： 0] (赤成分)、 Cb=Cc [14 10] (青成分)、 Cg=Cc [9 . 5] 分)、 C r =Cc [4 · 0] (赤成分)、である。

このように、ポリゴ #造体インスタンスのメンバ Acの値カ、ポリゴンの頂点 Aのカラーデータ、メンバ Beの値が、ポリゴンの頂点 Bのカラーデータ、メンバ Ccの値が、ポリゴンの頂点 Cのカラーデータとなる。 - バーテックスソータ 114は、図 12の表に従って、頂点 A， B及ぴ Cのパラメータ（XY 座標及びカラーデータ）を Y座標が小さい順にソート（並べ替え）する。ソート後の頂点は、 Y座標が小さい順に頂点 0， 1， 2として扱われる。この点は、テクスチャマッピングモードと同様である。頂点間の Y座標が By≤Ayく Cyである（図 11 (b)) を例に挙げて説明する。

各頂点 0〜2の X座標、 Y座標、 B値（青成分)、 R値（赤成分)、及び G値分）を、

X*、 Y*、 UB*、 yR*、及ひVG* (「*」は、「頂点」に付けた添え字であり、 * = 0， 1， 2) とすると、それぞれの値は以下のようになる。

頂点 0については次の通りである。

X0=Bx

Y0=By

UB 0=B b

VR0 = B r

WG 0=B g

頂点 1については次の通りである。

X 1 =Ax '

Y 1 =Ay

UB 1 =Ab

VR 1 =Ar

WGl=Ag

頂点 2については次の通りである。

X2=Cx

Y2=Cy

UB 2 = Cb

VR2=C r WG2=C g

ここで、「UB*」、「VR*」、及び「WG*」（* = 0， 1， 2) の各パラメータは、 16ビットの値であるため、各色成分の L SB側に 6ビット、 MSB則に 5ビッ卜の「0」が連接される。

バーテックスソータ 114は、演算結果、つまり、各頂点 0〜 2のパラメータ（X Y座標、及びカラーデータ）を、ポリゴンノスプライト共通データ C Iとして、スライサ 118に出力する。次に説明するが、バーテックスソータ 114が出力するポリゴン Zスプライト共通データ C Iの構成（形式）は、バーテックスエキスパンダ 116が出力するポリゴン/スプライト共通データ C Iの構成（形式）と同じである。

図 13は、ポリゴン/スプライト共通データ C Iの構成を示す図である。図 13を参照して、ポリゴン / スプライト共通データ C Iは、ブイ一ノレド F (1ビット）， WG* (各 16ビット）， VR* (各 16ビット）， UB* (各 16ビット）， Y* (各 10ビット）及ぴ X* (各 11ビット）からなる（計 208ビット）。 * = 0， 1， 2であり、頂点を示す。

フィーノレド Fは、ポリゴン/ /スプライト共通データ C I 、ポリゴンについてのものであるか、スプライトについてのものであるか、を示すフラグフィールドである。従って、バーテツクスソータ 114は、ポリゴンを示す「1」をフィールド Fに；する。一方、バーテックスエキスパンダ 116は、スプライトを示す「0」をフィールド Fに格納する。

バーテックスエキスパンダ 116力、ら出力されるポリゴン/スプライト共通データ C Iでは、フィールド VR*, UB*，丫*及び *は、それぞれ頂点 *の V座標、 U座標、 Y座標、及ぴ X座標である。この^^、フィール KWG*には、「0x0040」（=1. 0) 力 S格納される。上述したように、頂点 *の出噴は、早いほう力ら頂点 0、頂点 1、及ひ TS点 2である。バーテックスソータ 114力ら出力される、テクスチャマッピングの ¾ ^であるポリゴン/ スプライト共通データ C Iではくフィーノレ KWG*， VR*, UB*， Y*及び X*は、それぞれ頂点 *のノヽ。一スぺクティブコレクト用パラメータ、ノヽ。一スぺクティブコレクト済み V座標、パースペクティブコレクト済み U座標、 Υ座標、及び X座標である。

バーテックスソータ 114力ら出力される、グーローシェーディングの ^であるポリゴンスプライト共通データ C Iでは、フィールド WG*， VR*, UB*, Y*及び X*は、それぞれ頂点 *の緑成分、赤成分、青成分、 Υ座標、及び X座標である。

図 2のスライサ 118について説明する。まず、スライサ 118による、グーローシエーディングモードのポリゴンに対する処理を説明する。

図 14は、図 2のスライサ 118による、グーローシェーディングモードのポリゴンに対する処理の説明図である。図 14を参照して、スライサ 118は、与えられたポリゴン Ζスプライト共通データ C Iにより定義されるポリゴン（三角形）と、描画 ¾ ^の水平ラインと、の交点の XY座標 (X s, Ys) 及び（Xe， Ye) を求める。ここで、ポリゴンに対しては、描画の水平ラインと交わらない辺がする側の交点を終端 (Xe, Ye) とし、当該辺が存在しなレ、側の交点を始端 (X s, Y s) とする。

そして、スライサ 118は、描画 Y座標 Y rが Y 0≤ Y rく Y 1の範囲では、頂点 0の R G B値（VRO， WGO, UBO) 及ひ TS点 2の RGB値 (VR2, WG2, UB 2) に基づいて、補間により、交点始端の RGB値（R s， G s, B s) を算出するとともに、頂点 0 の RGB値 (VRO, WGO, UB 0) 及ひ I 点 1の RGB値 (VR 1, WG 1 , UB 1) に基づいて、直線補間により、交点終端の RGB値 (Re, Ge， Be) を算出する。また、スライサ 1 18は、描画 Y座標 Yrが Yl≤Yr≤Y2の範囲では、頂点 0の RGB値（VRO, WGO, UBO) 及ひ T 点 2の RGB値（VR2， WG2, UB 2) に基づいて、麵補間により、交点始端の RGB値（R s， G s， B s) を算出するとともに、頂点 1の RGB値（V Rl， WG 1, UB 1) 及ひ T 点 2の RGB値（VR2， WG2, UB 2) に基づいて、纖補間により、交点終端の RGB値（Re， Ge， B e) を算出する。

そして、スライサ 1 18は、 AR、 AG, ΔΒ及び AXgを算出する。ここで、 AR、 AG、厶 Bは、描画^の水平ラインにおける AXgあたりの R、 G、 Bそれぞれの変化量であり、 Δ X gは、描画対象の水平ラインにおける 1ピクセノレあたりの X座標の変化量である。 Δ X g は、「+1」または「一 1」のいずれかとなる。

^R= (Re-R s) / (Xe -X s)

AG= (Ge-G s) / (Xe— X s)

AB= (B e— B s) / (Xe— X s)

AXg= (Xe— X s) / I Xe-X s |

スライサ 1 18は、デプスコンパレータ 1 12から受け取った構造体インスタンスと共に、算出した X s， R s， G s, B s， Xe, Δ R, AG, 厶 B及び AXgを、ピクセルステツパ 120へ送出する。また、スライサ 1 18は、バーテックスソータ 1 14力、ら受け取ったポリゴン /スプライト共通データ c I 、次の描画サイクルでも使用されるは、リサイクルバッファ 1 10に、デプスコンパレータ 1 12から受け取った構造体インスタンスを書き込む。なお、ビデオタイミングジエネレータ 138からの垂直走査力ゥント信号 V C及びポリゴンの頂点座標から、次の描画サイクルでの使用の有無を知ることができる。

次に、スライサ 1 18による、テクスチャマッピングモードのポリゴンに対する処理を説明する。

図 15は、図 2のスライサ 1 18による、テクスチャマッピングモードのポリゴンに対する処理の説明図である。図 15を参照して、スライサ 1 18は、与えられたポリゴン/スプライト共通データ C Iにより定義されるポリゴン（三角形）と、描画の水平ラインと、の交点座標である始端 (X s, Ys) 及び終端 (Xe, Ye) を求める。この点は、グーローシエーディンダモードのポリゴンに対する処理と同じである。

ここで、パースペクティブコレクト機能について説明する。藤微変換された三次元ィメージを表現するテクスチャマッピングにおいて、スクリーン上の描画ピクセノレに対応するテクセルを、ポリゴンの各頂点座標に対応する、 U V空間のテクスチヤの各頂点座標の単なる線形補完によって求めると、マッピングされたイメージが歪んでしまうことがある。この歪みを解消するのがパースペクティブコレクト機能であり、具体的には、以下のような処理が行われる。ポリゴンの各頂点 A， B， Cを UV空間へ写像したときの座標を、（Au， Av), (Bu， B v)，（Cu， Cv) とする。また、各頂点 A, B， Cのビュー座標を（Ax， Ay, Az)， (B x， By, B z)，（Cx， Cy， C z) とする。そして、（Au/Az， Av/Az, 1/Az), (Bu/B z, B v/B z, 1/B z), (Ou/C z, Cv/Cz, 1/Cz) の線开補間によって求められた値 (u/z, v/z, 1/z) の u/zに lZzの逆数を乗じた値 uおよび v/zに 1/zの逆数を乗じた値 v、つまり（u， V) をテクセル座標 (U, V) としてテクセノ^、ータを取得することにより、変換後の正確なテクスチャマッビングをする。ここで、ビュー座標とは、ビュー座標系の座標である。ビュー座標系は、 XYZの三軸から成る三次元直交座標系であり、視点を原点とし、を z軸の正とする。

本実施の形態では、 lZAz， 1/B ζ, 1/C zを頂点毎に設定する代りに、それぞれの値に A zを掛け合わせた値、すなわち、 Az/Az (=Aw), AzZB z (=Bw), z/ Cz (=Cw) をポリゴ^ «造体に設定する（図 3参照)。但し、頂点 Aにるパラメータ A wは常に「1」となるため、ポリゴン構造体には設定しなレ、。

従って、本実施の开$態では、 '(Au · Aw, Av · Aw, Aw), (Bu · Bw, B v · Bw, Bw)， (Cu · Cw, C v · Cw, Cw) の線开漏間によつて求められた値（u · w， v · w, w) の u . wに 1/wを乗じた値 uおよび v · wに lZwを乗じた値 v、つまり（u， v) をテクセル座標 (U, V) としてテクセ Λ ^—タを取得することにより、影変換後の正確なテクスチャマッピングを実現する。

このことを念頭においた上で、スライサ 1 18は、描画 Y座標 Y rが Y 0≤ Y r < Y 1の範囲では、頂点 0の（UB0， VRO, WG0)、及ひ TI点 2の（UB2， VR2, WG2) に基づいて、麵補間により、交点始端の（Us, Vs, Ws) を算出するとともに、頂点 0の（U B0， VRO, WG0)、及ひ TI点 1の（UB 1， VR1, WG1) に基づいて、 S 補間により、交点終端の（Ue， Ve， We) を算出する。また、スライサ 1 18は、描画 Y座標 Y r が Yl≤Yr≤Y2の範囲では、頂点 0の（UB0， VR0， WG0)、及び頂点 2の（UB2， VR2, WG2) に基づいて、直線補間により、交点台端の（Us， Vs, Ws) を算出するとともに、頂点 1の（UB1， VR1, WG1)、及ひ頂点 2の（UB2， VR2, WG2) に基づいて、直線補間により、交点終端の（Ue， Ve, We) を算出する。

このことを、頂点間の Y座標が By Ay<Cyであり、描画 Y座標 Y rが Y 1≤ Y r≤ Y 2の範囲である^^を例に挙げて説明する。そうすると、スライサ 118は、頂点 0の（UB 0， VRO, WGO) = (Bu · Bw， B v · Bw, Bw)、及ひ TI点 2の（UB 2, VR 2, WG2) = (Cu - Cw, Cv · Cw, Cw) に基づいて、 j! 補間により、交点始端の（U s， Vs， Ws) を算出するとともに、頂点 1の（UB1， VR 1, WG 1) = (Au - Aw, Av · Aw, Aw)、及ひ T 点 2の（UB 2， VR2, WG2) = (Cu · Cw, C v · Cw, Cw) に基づいて、直線補間により、交点終端の（Ue， Ve, We) を算出する。

次に、スライサ 118は、 Δυ、 Δν、 AW及び ΔΧ tを算出する。ここで、厶 U、 Δν、 AWは、描画練の水平ラインにおける厶 X tあたりの U座標 (=u -w), V座標（= V · w)、ノ、一スぺクティブコレクト用パラメータ W (=w) それぞれの変ィ匕量であり、 AX tは、描画対象の水平ラインにおける 1ピクセノレあたりの X座標の変化量である。 Δ X tは、「+ 1」または「一 1」のいずれかとなる。

AU= (Ue-Us) / (Xe-X s)

AV= (Ve— Vs) / (Xe-X s)

AW= (We -Ws) / (Xe-X s)

ΔΧ t = (Xe— X s) I Xe _X s I

スライサ 118は、デプスコンパレータ 112から受け取った構填体インスタンスと共に、算出した Xs， Us, Vs, Ws, Xe， AU, AV, AW及び ΔΧ ΐを、ピクセルステツパ 120へ送出する。また、スライサ 118は、バーテックスソータ 114から受け取ったポリゴン Ζスプライト共通データ c I力次の描画サイクノレでも使用される;！^は、リサイクルバッファ 110に、デプスコンパレータ 112から受け取った構造体インスタンスを書き込む。なお、ビデオタィミングジエネレータ 138力らの垂直走査力ゥント信号 V C及びポリゴンの頂点座標から、次の描画サイクルでの使用の有無を知ることができる。

次に、スライサ 118によるスプライトに対する処理を説明する。

図 16は、図 2のスライサ 118による、スプライトに対する^！連の説明図である。図 16 を参照して、スライサ 118は、与えられたポリゴン Ζスプライト共通データ C Iにより定義されるスプライト（矩形）と、描画練の水平ラインと、の交点座標（Xs， Ys) 及び（X e， Ye) を求める。ここで、スプライトに対しては、先に描画される側の交点を始端 (X s, Ys) とし、後に描画される側の交点を終端 (Xe, Ye) とする。

スプライトの各頂点 0， 1， 2， 3を UV空間へ写像したときの座標は、（UB0， VR0), (UB 1, VR 1), (UB 2, VR2), (UB 3, VR3) である。ここで、 UB3， VR3 はスライサ 118に入力されないが、それぞれ下記のようにスライサ 118内で求められる。 UB3=UB 1

VR3=VR2

スライサ 118は、頂点 0の（UB0， VR0) 及ひ頁点 2の（UB2，-VR2) に基づいて、直線補間により、交点始端の UV座標 (Us, Vs) を算出するとともに、頂点 1の（U B 1, VR1) 及び頂点 3の（UB3， VR3) に基づいて、直線補間により、交点終端の U V座標 (Ue, Ve) を算出する。

そして、スライサ 118は、 Δυおよび Δνを算出する。ここで、厶 U、 Δνは、描画^ の水平ラインにおける Δ X sあたりの U座標、 V座標それぞれの変化量である。 Δ X sは、描画^の水平ラインにおける 1ピクセノレあたりの X座標の変ィ匕量であるが、常に「 1」となるので、算出は行わない。 ,

厶 U= (Ue— Us) Z (Xe— X s)

AV= (Ve— Vs) / (Xe -X s)

厶 Xs = (Xe-X s) / I Xe-X s | = 1

スライサ 118は、デプスコンパレータ 112から受け取った構造体インスタンスと共に、算出した Xs， Us, Vs, Xe, Δυ，厶 V及び AXsを、ピクセルステツパ 120へ送出する。また、スライサ 118は、バーテックスエキスパンダ 116から受け取ったポリゴンノスプライト共通データ C I力 S、次の描画サイクルでも使用される: t は、リサイクノレバッファ 110に、デプスコンパレータ 112から受け取った構造体インスタンスを書き込む。なお、ビデオタイミングジェネレータ 138からの垂直走查カウント信号 VC及ぴスプライ卜の頂点座標から、次の描画サイクノレでの使用の有無を知ることができる。

ここで、スライサ 118は、ポリゴンスプライト共通データ C Iのフィーノレド Fから、ポリゴンおよびスプライトの別を認識でき、ポリゴン構造体インスタンスのメンバ Ty p eから、グーローシエーディング及びテクスチャマツビングの別を認識できる。

図 2に戻って、ピクセルステツ 20は、グーローシェーディングモードのポリゴンについては、スライサ 118から与えられたパラメータ（Xs， Rs， Gs， B s， Xe, AR, AG, ΔΒ及び ΔΧ_δ) から、描画職ピクセルの描画 X座標と RGB値を求め、（1— α) 値とともにピクセノ^ィザ 122に送出する。具体的には、ピクセルステツパ 120は、交点の始端（描画開始端） 3の赤成分1^₃に、 1ピクセル当たりの赤成分の変化量 ARを順 ¾fc¾口えていき、各ピクセルの赤成分 RXを求める。この処理を、交点の終端（描画終了端） Xeに到 i fるまで行う。 «分 GX及び青成分 BXについても同様である。また、交点の始端 Xsに厶 Xgを順 ¾fc¾えていき、描画 X座標 Xrを求める。なお、 X=0〜 | Xe— Xs |であり、整数である。

RX=AXg · ^R · X+R s

GX=AXg · AG · X+G s

BX=AXg · ΔΒ · X+B s - Xr =AXg · X + X s

ピクセルステツパ 120は、求めた各ピクセルの RGB値（RX， GX, BX)、並びに描画 X座標 Xてを、 ( 1— ο 難ぴにデプス値（De p t h) とともに、ピクセノィザ 122に出力する。

また、ピクセノレステツノ 120は、テクスチャマッピングモードのポリゴンについては、スライサ 118から与えられたパラメータ（X's， Us, Vs， Ws, Xe, AU, AV, AW 及び ΔΧ 1;) 力ら、描画驗ピクセルを UV空間へ写像したときの座標（U， V) を求める。具体的には、ピクセノレステツパ 120は、交点、の始端 (描画開始端） X sのノ、。一スぺクティブコレクト用パラメータ Wsに、 1ピクセル当たりのパースペクティブコレクト用パラメータの変ィ匕量

き、各ピクセルのパースペクティブコレクト用パラメータ WXを求める。この処理を、交点の終端（描画終了端） Xeに到針るまで行う。なお、 X=0〜 | X e— X s Iであり、である。

WX=AX t · AW · X+Ws

ピクセノレステツノ、。 120は、交点の台端（描画開始端） 5の11座標 (=u · w) Usに、 1ピクセル当たりの U座標の変化量 Δυを順 ¾fc¾卩えていき、求めた値に WXの逆数を掛け合わせ、各ピクセノレの U座標 UXを求める。この処理を、交点の終端（描画終了端） Xeに到るまで行う。 V座標 (=v - w) VXについても同様である。また、交点の始端 Xsに AXt を順次加えていき、描画 X座標 Xrを求める。なお、 X=0〜 | Xe— Xs |であり、整数である。

UX= (厶 X t · · X + U s) · ( 1 /WX)

VX= (ΔΧ t · Δν · X + V s) · ( 1 /WX)

X r =ΔΧ t · X + X s

ピクセルステツパ 120は、求めた各ピクセルの UV座標（UX， VX) 並びに描画 X座標 Xrを、スライサ 118から受け取った構造体インスタンス（テクスチャマッピングのポリゴン構造体インスタンス及ぴテクスチャアトリビュート構造体インスタンス）とともにテクセノレマツパ 1 24に出力する。

さらに、ピクセノレステツノ、°1 20は、スプライトについては、スライサ 1 1 8から与えられたスプライトのパラメータ（X s， U s, V s， Xe， AU,

s、から描画ピクセルを UV空間へ写像したときの座標 (U, V) を求める。具体的には、ピクセルステツノ、° 1 20は、交点の台端（描画開始端） X sの U座標 U sに、 1ピクセノレ当たりの U座標の変化量 Δυを順次加えていき、各ピクセルの U座標 UXを求める。この処理を、交点の終端（描画終了端） Xeに到射るまで行う。 V座標 VXについても同様である。また、交点の始端 X sに AX s、すなわち「1」を順卩えていき、描画 X座標 X rを求める。なお、 X=0〜 | X e -X s Iであり、である。

UX=AX s · Δυ · X+U s

VX=厶 X s · AV · X + V s

X r =X + X s

ピクセルステツパ 1 20は、求めた各ピクセルの UV座標 (UX, VX)、並びに描画 X座標 X rを、スライサ 1 1 8力受け取った構造体インスタンス（スプライト構造体インスタンス及びテクスチャアトリビュート構造体インスタンス）とともにテクセルマツパ 1 24に出力する。

ピクセノ^ィザ 1 22は、ピクセルステツパ 1 20から与えられた RGB値の小数部にノィズを加え、マツノ、バンドを目立たなくするディザリングを実行する。なお、ピクセルディザ 1 22は、ディザリング後のピクセルの RGB値を、描画 X座標 X r，（1— α) 値，及びデプス値とともに力ラーブレンダ 1 32に出力する。

テクセルマツパ 1 24は、テクスチャアトリビュート構造体のメンバ F i 1 t e r力「0」を示しているには座標 (UX, VX) の近傍 4つのテクセゾ^ータを指し示す 4組のヮードアドレス WADとビットアドレス BADを、メンバ F i 1 t e r力 S 「1」を示している^^ には座標 (UX, VX) に最も近い 1つのテクセノげ、ータを指し示す 1組のワードアドレス W ADとビットアドレス BADを算出して出力する。また、メンバ F i 1 t e r力 S 「0」を示している^には、ノくィリニァフィルタリングにおける各テクセルの係数部に相当するバイリ二ァフィルタパラメータ BFPを算出して出力する。更に、シザリングイネーブル時のスプライトと、シザリングディセーブル時のスプライトと、ポリゴンと、で互レヽに異なるデプス値（メンバ D e p t h) の形式を統一して出力する。

テクスチャキャッシュブロック 1 26は、テクセノレマツパ 1 24から出力されたワードアドレス WAD、ビットアドレス BAD、構造体インスタンスのメンバ T s e gme n tから、各テクセルのァドレスを算出する。算出されたァドレスが指し示すテクセノ^ータが既にキヤッシュに格納されている^^、されているテクセゾ^'ータ及びァトリビュート構造体のメンバ P a 1 e t t e力、ら、カラーパレット RAM 1 1のエントリを選択するインデックスを生成し、カラーパレツト RAM I 1に出力する。

一方、当該テクセノ^ータが、キャッシュに格納されていない場合は、テクスチャキヤッシュブロック 1 2 6は、メモリマネージャ 1 4 0に対して、テクセゾ^⁵'一タの取示を出す。メモリマネージャ 1 4 0は、メイン RAM 2 5あるいは外部メモリ 5 0から該当するテクスチャパターンデータを取得して、テクスチャキャッシュブロック 1 2 6のキヤ-ッシュに ¾内する。また、メモリマネージャ 1 4 0は、マージソータ 1 0 6からの指示で、後段で必要になるテクスチヤパターンデータを、外部メモリ 5 0から取得して、メイン RAM 2 5に格納する。この際、メモリマネージャ 1 4 0は、テクスチャマッピングモードのポリゴン用のテクスチャパターンデータについては、 1ポリゴンにマッピングされるデータ全体を一括して取得し、メイン RAM 2 5に格納するのに対し、スプライト用のテクスチャパターンデータについては、 1スプライトにマッピングされるデータをライン単位で取得し、メイン RAM 2 5に搬内する。これは、描画 ¾ ^の水平ラインに含まれるピクセル群を UV空間に写像すると、ポリゴンの場合は UV空間中のあらゆる ¾ 上に写像される可能性があるのに対し、スプライトの^は U 軸にな上にのみ写像されるからである。

本実施の形態では、テクスチャキヤッシュブロック 1 2 6のキヤッシュは、 6 4ビット X 4 ェントリとし、ブロック置換アルゴリズムは、 L RU ( l e a s t r e c e n t l y u s e d ) とする。

カラーパレット RAM I 1は、テクスチャキャッシュブロック 1 2 6から入力されたテクセノータとメンバ P a 1 e t t eとが連接されたインデックスが示すエントリに含まれる RG B び半透明合成のための（1— α) 値を、バイリニアフィルタパラメータ B F P、デプス値、及び描画 X座標 X rとともにバイリニアフィルタ 1 3 0に出力する。

バイリニアフィルタ 1 3 0は、バイリニアフィルタリングを计る。テクスチャマツピングにおいて、最も単純なピクセル描画色の算出方法は、 UV空間に写像されたピクセル座標 (U x， vx) に最も近いテクセル座標に位るテクセルのカラーデータを取得し、取得した力ラーデータからピクセルの描画色を算出する方法である。この手法を「ユアレストネイバ一」と呼ぶ。

但し、隣り合うピクセルを UV空間に写像した際の 2点間の »が 1テクセル分の »より極めて小さレ、^ \ すなわち、スクリーン上でテクスチャが大きく拡大されてマッピングされる:^には、二ァレストネイバ一ではテクセルの境界が明瞭に表示されてしまうため、粗いモザイク状のテクスチャマツビングとなってしまう。このような問題を解消する手法として、パイリエァフィノレタリングを^亍する。

図 17は、バイリニアフィルタ 130によるバイリニアフィルタリングの説明図である。図 17に示すように、バイリ-ァフイノレタ 130は、 UV空間に写像されたピクセル座標 (UX, VX) の近傍 4テクセルの RGBィ紐ぴ（1— α) 値の加重平均を算出し、ピクセルの描画色を決定する。これにより、テクセルのカラーが滑らかに補完され、マッピング結果におけるテクセルの境界が目立たなくなる。具体的には、ノィリニァフィルタリングは次式（バイリユアフィルタリングのにより紫亍される。ただし、次式において、「u」は U座標 UXの小数部、「v」は V座標 VXの小数部、「nu」は（1一 u)、「nv」は（l_v)ゝである。

RO • n u · n v+Rl • u • n v + R2 • n u · v + R3 • U · V

G = GO , n u · n v+Gl • u • n v+G2 • n u · v+G3 • U · V

B = BO • n u · n v + B 1 • u • n v + B 2 • n u · v + B 3 • U · V

A= AO * n u · n v+Al • u • n v+A2 • n u · v+A3 • u · V

ここで、 R0， Rl， 1 2及び1^3は、それぞれ、上記 4テクセルの R値であり、 GO, G 1， 02及ぴ03は、それぞれ、上記 4テクセルの G値であり、 B0， B 1, 82及び83は、それぞれ、上記 4テクセルの B値であり、 A0， Al, A 2及ぴ A 3は、それぞれ、上記 4テクセルの（1— α) 値である。

バイリニアフィルタ 130は、算出したピクセルの RGB値（RGB) 並びに（1— α) 値 (Α) を、デプス値並びに描画 X座標 Xrとともに、力ラーブレンダ 132に出力する。図 2を参照して、力ラーブレンダ 132の説明の前に、ラインバッファブロック 134について説明する。ラインバッファブロック 134は、ラインバッファ LB 1及び LB 2を含み、一方のラインパ'ッファが表示用に使用されているときは、他方のラインノッファが描画用に使用され、表示用と描画用とを交互に切り替えて使用するダブルバッファ ^を採用する。表示用に使用されているラインバッファ（LB1， LB2) は、ビデオタイミングジェネレータ 1 38からの水平カウント信号 HC及び垂直 «カウント信号 VCに従って、ピクセルごとの RGB値を、ビデオエンコーダ 136に出力する。

力ラーブレンダ 132は、半透明合成を実行する。具体的には、次の通りである。力ラーブレンダ 132は、ピクセ Λ ^ィザ 122あるいはバイリニアフィルタ 130から与えられたピクセルの RGBiil¾ぴ (l-α) 値と、描画 ¾ ^のラインバッファ（LB1, LB2) の描画ピクセル位置（描画 X座標 Xr力 S示すピクセル）に:^されている RGB値とを用レ、、次式により、ァノレフアブレンデイングを ¾ίϊし、結果を同じラインバッファ（LB 1， LB 2) の描画対象ピクセル位置に書き込む。

Rb=R f · (1 -a r) +R r Gb=G f . (1 -a r ) 十 Gr

B b=B f - (1 -a r ) +B r

ab = a f · (1— a r) -fa r

ここで、「1— a r」は、ピクセノ 1 ^'ィザ 122あるいはバイリニアフィルタ 130力 ^与えられた（1一 a) 値である。「Rr」、「G r」及び「Br」は、それぞれ、ピクセノィザ 12 2あるいはバイリニアフィルタ 130から与えられた RGB値である。「Rf」、「Gf」& '「B f」は、それぞれ、描画用に使用されているラインバッファ（LB1， LB 2) の描画像ピクセル位置から取得した RGB値である。一般的なアルファブレンディングのアルゴリズムにおいては、上式の Rr， Gr, および B rの項は、それぞれ R r · a r、 Gr · a r、および B r · a rとなる力本実施の形態では、予め R r · a r, Gr · a r, および B r · a rの計算結果を Rr、 Gr、および B rとして用意しておくことにより、演算回路の簡匕を行つている。

ビデオエンコーダ 136は、表示用に^ ffiされているラインバッファ（LB1， LB 2) から入力された RGB値と、ビデオタイミングジェネレータ 138から入力されたタイミング情報（複合同期信号 S YN、複合ブランキング信号 B L K、バーストフラグ信号 B S Τ、及びライン交番信号 LA等）と、を信号 VSに対応したコンポジットビデオ信号を表すデータストリーム VDに変換する。信号 VSは、テレビジョン^: (NTS Cや PAL等）を指示する信号である。

ビデオタイミングジエネレータ 138は、入力されるクロックを基に、水平走查カゥント信号 HC及び垂直走査カウント信号 VC、並びに、複合同期信号 SYN、複合ブランキング信号 B LK、バーストフラグ信号 B S T、及びライン交龍号 L Α等のタイミング信号を«する。水平走査カウント信号 HCは、システムクロックの 1周期毎にカウントアップされ、 1水平ラインのスキャンが終了すると、'リセットされる。また、垂直走査カウント信号 VCは、 1ノ2 水平ラインのスキャンが終了するたびにカウントアップされ、 1フレームあるいは 1フィールドのスキャンが終了すると、垂直走査カウント信号 VCはリセットされる。

さて、以上のように、本実施の形態によれば、バーテックスソータ 114及びバーテックスエキスパンダ 116は、ポリゴン構造体およびスプライト構造体を同一形式のポリゴン/スプライト共通データ C Iに変換するので、ポリゴンとスプライトとで、 RPU9の内部回路を極力共通化することができる。このため、ハードウェア規模の抑制を図ることができる。

また、従来のように 3Dシステム（ポリゴンの描画）だけではなく、 2Dシステム（スプラィ卜の描画）をも搭載しているので、スプライトを描画する場合は、スプライト全体のテクスチヤ画像を一括して取得する必要はなく、例えば、上記のように、スクリーンにおける 1ライン単位でのテクセノータの取得が可能である。このため、メモリ容量の増大を招くことなく、同時に描画できるポリゴン及びスプライトの数を多くできる。

以上の結果、ハードウェア規模を抑制しながらも、二次元空間に ¾ ^された三次元立体の各面の形状を表すためのポリゴンおよぴスクリーンの枠に平行なスプライトの任意の組み合わせ力らなる画像を^^でき、かつ、メモリ容量の増大を招くことなく、' 同時に描画できるポリゴン及ぴスプライ卜の数を多くできる。

また、本実施の形態では、バーテックスソータ 1 1 4は、ポリゴン Zスプライト共通データ C Iのフィールド U B *、 VR *、及ひ WG * (* = 0〜2 ) に、描画モード（テクスチャマッビングあるいはグーローシエーディング）に応じた形式で頂点 *のパラメータを TOするので、ポリゴン /スプライト共通データ C Iの形式の同一性を保持しながらも、 3 Dシステムにおいて、異なる描画モードでの描画を実現できる。

さらに、本実施の形態では、スプライトの 3つの頂点 1〜 3の座標を計算で求めるので、スプライト構造体に 4つの頂点。〜 3全ての座標を含める必要はなく、スプライト構造体の TO に必要なメモリ容量を抑制できる。もちろん、，スプライトの 3つの頂点 1〜3の座標のうちの一部を計算で求め、他をスプライト構造体に格納することもできる。また、バーテックスェキスパンダ 1 1 6が算出する UV空間へ写像された座標は、スプライトのお率 Z o o mX, Z o o mY力 S反映されたものであるため、原画像を拡大または縮小した画像をスクリーンに表示するでも、拡大後または縮小後の画像データを予めメモリ MEM上に用意する必要はなく、画像データの格納に必要なメモリ容量を抑制できる。

さらに、本実施の形態では、ポリゴン /スプライト共通データ C Iの同一性を保持しながらも、ポリゴンノスプライト共通データ C Iを受け取るスライサ 1 1 8は、フラグブイ一ノレドを参照することにより、描画^のグラフィック要素の種類（ポリゴンあるいはスプライト）を容易に判別して、ダラフイツグ要素の種類ごとの処理を行うことができる。

さらに、本実施の形態では、ポリゴンおよびスプライトのいずれについても、ポリゴン Zスプライト共通データ C Iにおいて、頂点の出頃に並べられているので、後段での描画処理が容易になる。

さらに、本実施の形態では、スライサ 1 1 8は、スクリーン座標系における単位 X座標当りの頂点パラメータの変化量（厶 R、 A G、 Δ Β、厶 X g、 ΔΙΙ、 Δ ν、 AW、 Δ Χ ΐ、厶 X s ) をピクセルステツパ 1 2 0に送出するので、ピクセノレステツノ 1 2 0は、ポリゴンと描画水平ラインとの 2つの交点間の各パラメータ（RX、 GX、 B X、 UX、 VX、 X r ) およぴスプライトと描画水平ラインとの交点間の各パラメータ（UX、 VX、 X r ) を線纖間により容易に算出できる。さらに、本実施の形態では、マージソータ 1 0 6は、マージソートノトル 1〜4に従って、ポリゴン構造体ィンスタンス及びスプライト構造体ィンスタンスを描画優先順に整列した上で、同じ単一のデータ列、つまり、ポリゴン Zスプライトデータ P S Dとして出力するので、ポリゴンとスプライトとで、後段の回路を極力共通ィ匕でき、ハードウェア規模の抑制を一層図ることができる。

さらに、本実施の形態では、マージソータ 1 0 6は、ポリゴンの出現 T頁点標（3頂点のうち最も小さい Y座標）とスプライトの出現頂点座標（4頂点のうち最も小さい Y座標）とを比較して、スクリーンに早く出現する方の描画優噴位が高くなるように（マージソートルール 1 )、マージソートを行う。このため、後段では、ポリゴン Zスプライトデータ P S Dとして出力されるポリゴン構造体インスタンス及びスプライト構造体インスタンスに対して、出力順に描画処理を行うだけでょレヽ。このため、 1フレーム以上の画像を格納するための大容量のバッファ（フレームバッファ等）を実装する必要は必ずしもなく、より容量の小さレヽバッファ（ラインバッファや、 1ラインに満たなレヽピクセルを描画するピクセルバッファ等）を実装した場合であっても、多くの,ポリゴン及びスプライトを組み合わせた画像の表示が可能になる。また、マージソータ 1 0 6は、ポリゴンとスプライトとで出現頂点座標が同じ^^、描画対象の水平ラインにおいて、デプス値が大きレヽ順で描画優先順位を決定する（マージソートノル 2)。従って、描画対象の水平ラインにおいて、より奥に描画されるポリゴンあるいはスプラィ卜が先に描画される（デブス値の順での描画)。

さらに、マージソータ 1 0 6は、ポリゴン及ぴスプライトの双方の出現頂点標が、最初に描画するライン（つまり、スクリーンの先頭ライン）より前に位置するは、それらを同一座標とみなすので（マージソートノ^~ノレ 3 )、デプス値に基づいて、より奥に描画される方を描画優噴位が高いと判 iii "る。従って、スクリーンの先頭ラインにおいて、ポリゴン及びスプライトは、デプス値の順で描画される。このような先頭ラインでの処理を行わない、先頭ラインの描画においては、必ずしもデプス値の順での描画が保証されないが、この構成によれば、先頭ラインからデプス値の順での描画を行うことが可能となる。

さらに、マージソータ 1 0 6は、インタレース表示が行われる^において、表示対靠のフィ一ノレドで描画されなレヽ水平ラインに相当する出現頂点標と、その水平ラインの次の水平ライン（表示のフィールドで描画される水平ライン）に相当する出現頂点座標と、を同一座標として扱うので（マージソートノノレ 4 )、デプス値に基づいて、より奥に描画される方を描画優頃位が高いと判断する。従って、インタレース表示の場合でもデプス値の順での描画処理カ S保証される。

以上のように、マージソートノ^ "ル 2〜4により、デプス値の順での描画処理力 S保証されるので、半透明合成を適切に行うことができる。何故ならば、半透明のグラフィック要素の描画色は、当該グラフィック要素の奥にあるグラフィック要素の描画色に依存するため、グラフィック要素を奥から順に描画する必要があるからである。

さて、次に、テクスチャの繰り返しマッピング、及びテクスチャパターンデータのメモリ M EMへの格納方式（フォーマットについて説明する。 '

まず、テクスチャの繰り返しマッピングについて説明する。テクスチャアトリビュート構造体のメンバ M及び Nのいずれ力一方または両方が「1」以上の値を示すとき、テクスチャパターンデータは、 UV空間において水平方向及び/又は垂直方向において繰り返されて配置される。従って、 XY空間において、ポリゴン及びスプライトには、当該テクスチャが、繰り返しマッピングされる。

以下、これらの点について、具体例を挙げながら説明するが、その前に、 ST座標系について説明しておく。 ST座標系は、テクスチャを構成する各テクセルが、メモリ MEMに格納される態様で配置される二次元直 3¾1標系である。後述のテクスチャパターンデータの分割格納カ行われないは、，（S， T) = (後るマスク済みの UX，後るマスク済みの VX) となる。 U座標 UX及ぴ V座標 VXは、ピクセルステツパ 120が算出した値である。

一方、 UV座標系は上述の通り、テクスチャを構成する各テクセルが、ポリゴンあるいはスブライトにマッピングされる態様で配置される二次元直標系である。つまり、 UV座標系における座標は、ピクセルステッパ 120が算出した U座標 UXおよび V座標 VXであって、後述のマスク前の U座標 U Xおよび V座標 V Xによつて定められる。

なお、 UV空間及び ST空間ともに、テクスチャ（テクセノレ）力 S配置される点で、テクセノレ空間と言うことができる。

図 18 (a) は、繰り返しマッピングが行われる ¾ ^において、 ST空間に配置された四角形のテクスチャの例示図、図 1'8 (b) は、繰り返しマッピングが行われる場合において、 U V空間に配置された、ポリゴンにマッピングされるテクスチャの例示図、図 18 (c) は、図 18 (b) のテクスチャが繰り返してマッピングされた、 XY空間におけるポリゴンの例示図である。

図 18 (a) 〜図 18 (c) では、メンバ M=4、メンバ N= 5の場合を例に挙げている。メンバ Mは、 U座標 UX (上位 8ビットが S¾部、下位 3ビット力 S小数部）においてマスクされる上位ビットの数を 8ビットで表したものであり、メンバ Nは、 V座標 V X (上位 8ビット力 S皿部、下位 3ビットが小数部）におレ、てマスクされる上位ビットの数を 8ビットで表したものである。

図 18 (a) には、 ST空間におけるポリゴンのテクスチャパターンデータ（文字 R) が例示される。この図において、 1つの小矩形は、 1テクセルを示す。そして、テクセルの 4頂点のうち、左上角の ST座標が、そのテクセルの位置を示す。

M= 4、 N=5の^、 U座標 U Xの上位 4ビットと V座標 V Xの上位 5ビットがマスクされて「0」となるため、テクセゾ^ータがメモリ MEMに格納される際の ST空間は、 S = 0 〜15、 T=0〜7の範囲へと縮小される。つまり、 S = 0〜15、 T=0〜7の範囲のみに、テクセノ一タが格納される。

このように、 U座標 UXの上位 4ビットと V座標 VXの上位 5ビットがマスクされ、 S Τ空間が図 18 (a) のように縮小されると、 UV空間においては、図 18 (b) に示すように、水平 16テクセル、垂直 8テクセルから構成される四角形のテクスチャ力 S、水平方向および垂直方向に繰り返される。

図 18 (c) を参照して、この例では、テクスチャアトリビュート構造体のメンバ i d t h = 31、メンバ He i g h t =19の^である。水平 16テクセル、垂直 8テクセルのテクスチヤが、ポリゴンに繰り返しマッピングされる»が a reきる。この図において、 ιつの小矩形は、ピクセルの集合からなり、図 18 (b) の 1テクセノレに対応する。また、 1つの小三角形は、ピクセルの集合からなり、図 18 (b) の 1テクセルに対応する。

なお、スプライトへ繰り返しマッピングする^^についても、ポリゴンの ^と同様であり、説明を省略する。

次に、テクスチャパターンデータのメモリ MEMへの内^ (フォーマット勸について説明する。まず、ポリゴンにマッピングされるテクスチャパターンデータについて説明する。図 19 (a) は、ポリゴン構造体のメンバ MAPが「0」の^において、 ST空間に配置された、ポリゴンにマッピングされるテクスチャの例示図、図 19 (b) は、ポリゴン構造体のメンバ MAPが「1」の^において、 ST空間に配置された、ポリゴンにマッピングされるテクスチャの例示図である。 '

図 19 (a) 及び図 19 (b) を参照して、小さレ、正方形は 1テクセルを表し、横長の小さい長方形は 1メモリワードに^されるテクセル列（以下、「テクセルブロック」と呼ぶ。）を表し、横長の大きな長方形 C¾の長方形）はテクスチャパターンデータの 1ブロックを表す。また、本実施の形態では、 1メモリワードを 64ビットとする。

これらの図において、テクスチャ TXは、直角三角形である。テクスチャ TXは、 S軸（U 軸）に ¥ ^な S により、切片 s g f及び切片 s f bに分割される。そして、切片 s g f (図中左側のハッチング部）は、 UV空間におけるそのままの状態で ST空間（具体的には二次元酉己列 A) にされ、切片 s gb (図中右側のハッチング部）は、 UV空間において 180度回転及 »動して、 ST空間（具体的には二次元配列 A) に欄される。このような;^;で、テクスチャパターンデータの 1ブロック tfc^) がメモリ MEMに格納される。このような格納方式を、「テクスチャパターンデータの分割格納」と呼ぶ。

ただし、メンバ Ma pの値とメンバ He i gh tの値とが特定の組み合わせになった、及び、上記した繰り返しマツビングが行われる場合には、テクスチヤパターンデータの分割格納は行われない。

ここで、テクセルブロックを表す長方形の口内の ^は、 1ブロックのテクスチャパターンデータを上記の二次元配列 Aとみなし、各テクセルプロックを二次元配列 Aの要素とみなしたの、配列 Aの添え字（インデックス）を示す。二次元配列 Aの添え字が小さい要素に格納されたデータから順にメモリ MEMに格納される。

図中、テクセルブロックの水平テクセル数は「w」、垂直テクセル数は「h」で示される。水平テクセル数 wおよび垂直テクセル数 hの値は、メンバ Ma pの値とメンバ B i tの値により定められる。下記の（表 1) は、メンバ Ma p = 0のにおけるメンバ B 1 tと水平テクセル数 w及び垂直テクセル数 h (つまりテクセルブロックのサイズ）との関係を示している。

(表 1) '

(表 1) から明らかなように、図 19 (a) は、 Ma p = 0、 B i t =4ののテクスチャパターンデータの分割格納の； (i^を表している。

下記の（表 2) は、メンバ Ma p =lの^におけるメンバ B i tと水平テクセル数 w及び垂直テクセル数 h (つまりテクセルブロックのサイズ）との関係を示している。 (表 2 )

(表 2 ) から明らかなように、図 1 9 (b ) は、 M a p = l、 B i t = 4の場合のテクスチャパターンデータの分割格納の様子を表している。

以上のように、テクスチャパターンデータの分割力 S行われる^、分割されたテクスチャ T Xの切片 s g b力マッピングには不要な領域のテクセルに置き換えられてメモリ MEM に格納されるため、必要なメモリ容量を抑できる。

次に、スプライトにマッピングされるテクスチャパターンデータの^ ^;について説明する。

図 2 0は、 S T空間に配置された、スプライトにマッピングされるテクスチャの例示図である。図 2 0を参照して、小さい正方形は 1テクセルを表し、横長の小さレ、長方形はテクセルブロックを表し、横長の大きな長方形（の長方形）はテクスチャパターンデータの 1ブロックを表す。また、本実施の形態では、 1メモリワードを 6 4ビットとする。

.この図において、テクスチャ T Xは、四角形（ノヽツチング部）である。テクスチャ T Xは、 UV空間におけるそのままの状態で S T空間（具体的には二次元配列 B) に格納される。このような形態で、テクスチャパターンデータの 1ブロック（¾)がメモリ MEMに ¾ ^される。なお、スプライトにマッピング'されるテクスチャパターンデータについては、分割格納は行われない。

ここで、テクセルブロックを表す長方形の口内の数は、 1ブロックのテクスチャパターンデータを上記の二次元配列 Bとみなし、各テクセルブロックを二次元配列 Bの要素とみなしたの、配列 Bの添え字（インデックス）を示す。二次元配列 Bの添え字が小さい要素に格納されたデータから順にメモリ MEMに格納される。

図中、テクセルブロックの水平テクセル数は「w」、垂直テクセル数は「h」で示される。水平テクセル数 wおよび垂直テクセル数 hの値は、メンバ B i tの値により定められる。メンバ B i tと水平テクセル数 w及び垂直テクセル数 h (つまりテクセルブロックのサイズ：）との関係は、（表 1 ) と同じである。次に、テクセルブロックの詳細を説明する。

図 21 (a) は、ポリゴン構造体のメンバ MAPが「0」の場合における S T空間上のテクセルブロックの説明図、図 21 (b) は、ポリゴン構造体のメンノく MAPが「1」の ¾ ^における ST空間上のテクセルブロックの説明図、図 21 (c) は、 1メモリワードへのテクセルブロックの Wl状態の説明図である。なお、上述のように、スプライトの ST空間上のテクセルブロックの構成は、メンバ MAPが「0」の^のポリゴンのそれと同じである。

図 21 (a) は、メンバ MAP = 0、メンバ B i t=4の^であり、テクセノレブロックは、左端のテクセル # 0を先頭とし、順次右隣のテクセル # 1， #2， '·， #11力 S続けて配置されてなる。

図 21 (b) は、メンノく MAP=1、メンバ B i t =4の：^であり、テクセノレブロックは、左上角のテクセル # 0を先頭とし、順次右隣のテクセル # 1， #2， #3が続けて配置され、右端にると、一行下の左端のテクセル #4から順次右隣のテクセル #5， #6， #7が続けて配置され、再び右端にると、一行下の左端のテクセル #8カゝら順次右隣のテクセル # 9， # 10， # 11が続けて配置されてなる。'

図 21 (c) を参照して、メンバ B i t=4の ¾ ^ (図 21 (a)及び図 21 (b) が該当）、 1テクセルのデータは 5ビットで構成されるので、テクセル # 0は、メモリヮードの第 0ビッ卜から第 4ビットにされ、以下同様にして、テクセル # 1からテクセル # 11までが隙間なくさされる。メモリワードの第 60ビットから第 63ビットは空白ビットであり、テクセルのデ一タは^ Jされなレ、。

テクスチャの繰り返しマッピング、及びテクスチャパターンデータのメモリ MEMへの ¾¾¾ (フォーマットを念願においた上で、テクセルマツパ 1 4の詳細を説明する。図 22は、図 2のテクセルマツパ 124の内部構成を示すブロック図である。図中、信号名に付した符号の後に付けられだ（）内の »は、その信号のビット数を表している。図 22を参照して、テクセルマツパ 124は、テクセルアドレス算出部 40、デプスフォーマット統一部 42、及び «生成部 44を含む。

テクセルマツパ 124は、ピクセルステツパ 120から入力されるテクセル U座標 UX、テクセル V座標 VX、スプライト構造体インスタンス Zポリゴン構造体インスタンス、テクスチャァトリビュート構造体ィンスタンス、及び描画 X座標 X rに基づいて、描画ピクセノレにマツビングされるテクセルのメモリ MEM上の;)? ^ftf立置（テクスチャパターンデータの先頭からのオフセット）を算出し、テクスチャキャッシュブロック 126に出力する。以下に各入力信号について説明する。

入力データ有効ビット I DVは、ピクセノレステツパ 120からの入力データが^ ¾)な値力かを示す。テクセル U座標 UX及びテクセル V座標 VXは、描画ピクセルにマッピングされるテクセルの UV座標を示す。テクセル U座標 UX及びテクセル V座標 VXは、それぞれ、 8ビットの部と 3ビットの小数部と力成り、ピクセルステツパ 120が算出したものである。信号 Ma p及び L i g h tは、それぞれ、ポリゴン構造体のメンバ Ma p及び L i g h tの値である。信号 F i 1 t e r及び T s e gme n tは、それぞれポリゴン構造体及びスプライト構造体のメンバ F l i t e r及び T s e gmen tの値である。なお、テクセルマツパ 12 4に送出されるポリゴン構造体インスタンスは、全てテクスチャマツピンダモードのポリゴンの構造体インスタンスである。信号 Wi d t h, He i gh t, M， N， B ι t及び P a 1 e t t eは、それぞれ、テクスチャァトリビュート構造体のメンパ i d t h, He i gh t, M， N， B l t及び P a l e t t eの値である。

信号 Sp r i t eは、入力されるデータ力ポリゴンについてのものか、スプライトについてのものかを示す信号であり、ピクセルステツパ 120から出力される。シザリングイネーブノ言号 SENは、シザリング処理がイネ一プル Zディセーブルのいずれの状態であるかを示す。この信号 SENの値は、じ？115が! ?119内の制御レジスタ（図示せず）に設定する。信号 D e p t hは、ポリゴ «造体及びスプライト構造体のメンバ D e p t hの値である。但し、メンバ D e p t hのビット数は、ポリゴ «造体では 12ビット、シザリングディセーブル時のスプライト構造体では 8ビット、シザリングイネーブル時のスプライト構造体では 7ビットと、それぞれ大きさが異なる。従って、 12ビットに満たない値は、 MSB側に「0」が連接された形式で入力される。

信号 X rは、ピクセルステッパ 120が算出したピクセルの描画 X座標であり、スクリーン座標系（2048X 1024ピクセノレ）の水平座標を符号無し整数で,示すものである。以下に各出力信号にっレ、て説明する。

出力データ有効ビット ODVは、テクセルマツパ 124からの出力データが^ ¾な値力かを示す。メモリワードアドレス WADは、テクセノ一タが欄されているメモリ MEMのヮ一ドアドレスを示す。この WADは、テクスチャパターンデータ先頭からのオフセットアドレスである。ここでは、 64ビットを 1ヮードとする形式でァドレス WADが出力される。ビットアドレス BADは、テクセノ! ^'一タが格納されているメモリワード内における、テクセノ！ ^'一タの L SBのビット位置を示す。バイリニアフィルタ用パラメータ BFPは、テクセノ^ータの加重平均を算出する際の係数部に相当する。終端フラグ EFは、出力されるデータの終端を示す。ピクセルが二アレストネイバ一で描画される^^ (メンバ F 1 1 t e r =1の ^) には、出力データは 1テクセル単位となり、バイリニァフィルタリングで描画される場合（メンバ F 1 1 t e r=0の場合）には、出力データが 4テクセル単位となるので、それぞれの場合で出力データの終端を示す。

信号 D e p t h_Ou tは、 12ビットの統一形式に変換されたデプス（奥行き）値である。信号 F i 1 t e r— Ou t， B i t一 Ou t , Sp r i t e一 Ou t， L ι g h t_Ou t， T s e gme n t— O u t , P a 1 e t t e一 O u tおよび X— O u tは、それぞれ、入力信号 F l i t e r, B i t, Sp r i t e, L i gh t, Ts e gmen t, Pa l e t t eおよび Xに相当し、入力信号が出力信号としてそのまま後段に出力される。但し、他の出力信号との同期を取るために遅延される。 - 後で詳細に述べるテクセルァドレス算出部 40は、描画ピクセルにマッピングされるテクセルのメモリ MEM上の立置を算出する。テクセルアドレス算出部 40には、入力データ有効ビット I DV、テクセル U座標 UX、テクセル V座標 VX、信号 Ma p、信号 F l i t e r, 信号 Wi d t h、信号 He i g h t、信号 M、信号 N、及言号 B i t力入力される。また、テクセルアドレス算出部 40は、入力信号に基づいて、出力データ有効ビット〇DV、メモリワードアドレス WAD、ビットアドレス BA'D、バイリニアフィルタ用パラメータ BFP、及び終端フラグ EFを算出し、テクスチャキャッシュブロック 126に出力する。

デプスフォーマツト統一部 42は、ピクセルステツノ、°120から入力される構造体インスタンスが、シザリングディセーブルのスプライト構造体インスタンスである:^、シザリングイネーブノレのスプライト構造体インスタンスである場合、ポリゴン構造体インスタンスである場合のそれぞれにおいて、異なる形式となる信号 De p t hの値を、統一形式に変換し、変換後の値を信号 D e p t h_0 u tとして出力する。

艇^^部 44は、入力された信号 F l i t e r, B i t, Sp r i t e, L i gh t, T s e gme n t， Pa 1 e t t eおよび Xをレジスタ（図示せず）で ϋ延'させ、他の出力信号 ODV, WAD, BAD, BFP, E F及び D e p t h_O u tと同期させ、それぞれ F i 1 t e r― O u t , B i t一 O u't , Sp r i t e― O u t , L i gh t― O u t , T s e g m e n t_Ou t， P a 1 e t t e_Ou tおよび X— Ou tとして出力する。

図 23は、図 22のテクセルァドレス算出部 40の内部構成を示すブロック図である。図中、信^ こ付した符号の後に付けられた 0内の »は、その信号のビット数を表している。図

23を参照して、テクセルアドレス算出部 40は、テクセルカウンタ 72、加重平均パラメ一タ算出部 74、バイリニアフィルタリング用 UV座標算出部 76、マノプレクサ 78、上位ビットマスク部 80， 82、水平垂直テクセル ^^出部 84、及びァドレス演算部 86を含む。テクセノレカウンタ 72は、入力データ^ ¾ビット I DVが「1」を示しているとき（すなわち棚なデータ力 S入力されたとき）、信号 F i 1 t e r = 0の齢（すなわち入力されたピクセノレがバイリニアフィルタリングモードで描画される:^) には、順次「00」→「01」→「1 0」 → 「1 1」をマルチプレクサ 7 8と力 0重平均パラメータ算出部 7 4とに送出して、これら力ら 4テクセル分のデータが出力されるように制御する。

ここで、図 1 7に示すように、 UV空間に写像されたピクセル座標の近傍 4テクセルをそれぞれ、テクセノレ 0 0、テクセル 0 1、テクセル 1 0、およびテクセル 1 1とする。テクセル力ゥンタ 7 2が出力する「0 0」はテクセル 0 0を示し、テクセルカウンタ 7 2が出力する「0 1」はテクセル 0 1を示し、テクセルカウンタ 7 2が出力する「1 0」はテクセル 1 0を示し、テクセルカウンタ 7 2が出力する「1 1」はテクセル 1 1を示す。 - 一方、テクセルカウンタ 7 2は、入力データビット I DVが「1」を示しているとき、信号 F ΐ 1 t e r = lのiJ^ (すなわち入力されたピクセルが二アレストネイバ一モードで描画されるには、「0 0」をマノ ^プレクサ 7 8とカロ重平均パラメータ算出部 7 4とに送出して、これらから 1テクセル分のデータが出力されるように制御する。

また、テクセルカウンタ 7 2は、バイリニアフィルタリング用 UV座標算出部 7 6及びアドレス演算部 8 6のレジスタ（図示せず）が順次入力値を格納するように制御する。

さらに、テクセルカウンタ 7 2は、信号 F L i t e 1 = 0の¾^1こは、 4テクセル中の最終テクセルに対応するデータが出力されるタイミングで、終端フラグ E Fをアサートし、信号 F l i t e r = 1 ¾^i;^i、 1テクセルに対応するデータが出力されるタイミングで、終端フラグ E Fをアサートして、 1ピクセル分のデータ出力が完了したことを示す。また、テクセルカウンタ 7 2は、有効なデータ出力が行われている間、出力データ有効ビット ODVをアサ一卜する。

バイリニァフィルタリング用 UV座標算出部 7 6について説明する。テクセル U座標 UXの難部を「U」（図では、 UX— Uと表記)、テクセル V座標 VXの釋部を「V」（図では、 V X— Vと表記）とする。

バイリニァフィルタリング用 UV座標算出部 7 6は、テクセル 0 0の U座標部及ぴ V座標赚部として、座標 (U, V) を、テクセル 0 1の U座標纖部及び V座標纖部として、座標 (U+ 1 , V) を、テクセル 1 0の U座標難部及び V座標難部として、座標（U， V 十 1 ) を、テクセル 1 1の U座標難部及び V座標難部として、座標（U+ l， V+ 1 ) を、マルチプレクサ 7 8に出力する。これは、バイリニアフィルタリング時に必要とされる写像ピクセルの近傍 4テクセルのデータを取得するための座標生成を意味する。

マルチプレクサ 7 8は、テクセルカウンタ 7 2からの入力信号が「0 0」を示すときは、テクセル 0 0の U座標纖部及び V座標赚部 (U, V) を選択し、入力信号が「0 1」を示すときは、テクセル 0 1の U座標纖部及び V座標赚部 (U+ 1 , V) を選択し、入力信号が「1 0」を示すときは、テクセル 1 0の U座標纖部及び V座標纖部 (U, V+ 1 ) を選択し、入力信号が「11」を示すときは、テクセル 11の U座標鐘部及び V座標纖部 (U + 1， V+1) を選択し、 U座標部及び V座標纖部 (U I, VI) として出力する。ここで、テクセル U座標 UXの小数部を「u」（図では、 UX— uと表記）とし、テクセル V 座標 VXの小数部を「v」（図では、 VX一 Vと表記）とし、（1— u) を「nu」とし、（1一 V) を「nv」する。また、テクセル 00、テクセル 01、テクセノレ 10、及びテクセル 11 の R (赤）成分をそれぞれ、 R0、 Rl、 R2、及び R 3とし、テクセノレ 00、テクセル 01、テクセノレ 10、及びテクセル 11の G (緑）成分をそれぞれ、 G0、 Gl、-G2、及ぴ G 3とし、テクセノレ 00、テクセル 01、テクセゾレ 10、及びテクセル 11の B (青）成分をそれぞれ、 B 0、 B 1、 B 2、及び B 3とする。また、テクセノレ 00、テクセノレ 01、テクセノレ 10、及びテクセル 11の（1— α) 値をそれぞれ、 A0、 Al、 A 2、及び A 3とする。

そうすると、バイリニアフイノレタ 130は、 _Βίしたバイリニアフィルタリングの式に基づいて、バイリニアフィルタリング後の描画ピクセルの赤成分 R、繊分 G、青成分 B、及び (1 -a) 値を求める。

バイリユアフィルタリングの式の各項の係数部 η ιι · ην、 u ' nv、 nu ' v、及び u · vを、それぞれテクセル 00係数部、テクセル 01係数部、テクセル 10係数部、及びテクセル 11係数部とする。

加重平均パラメータ算出部 74は、入力されたテクセル U座標 UXの小数部及びテクセル V 座標 VXの小数部（u， V) に基づいて、テクセノレ 00係数部、テクセル 01係数部、テクセノレ 10係数部、及びテクセル 11係数部を算出する。そして、テクセルカウンタ力らの入力信号が「00」のときは、テクセノレ 00係数部を選択し、入力信号が「01」のときは、テクセル 01係数部を選択し、入力信号が「10」のときは、テクセル 10评、数部を選択し、入力信号が「11」のときは、テクセノレ 11係数部を選択し、バイリニアフィルタ用パラメータ BF Pとして出力する。 '

上位ビットマスク部 80は、信号 Mの値に応じて、 U座標 Sfc部 UIの上位ビットを「0」にマスクして、マスク済み U座標皿部 MU Iとして出力する。例えば、 M=3であれば、 U 座標難部 U Iの上位 3ビットを「000」とする。上位ビットマスク部 82は、信号 Nの値に応じて、 V座標 S¾部 V Iの上位ビットを「0」にマスクして、マスク済み V座標部 M V Iとして出力する。例えば、 N= 3であれば、 V座標徹部 V Iの上位 3ビットを「000」とする。なお、上位ビットマスク部 80は、 M=0のときは、マスクは "¾rfに、 U座標部 U Iをそのままマスク済み U座標 S¾部 MU Iとして出力する。また、上位ビットマスク部 8 2は、 N=0のときは、マスクはせずに、 V座標部 V Iをそのままマスク済み V座標 S¾ 部 MV Iとして出力する。水平垂直テクセル出部 84は、信号 Ma pと信号 B i tと力ら、テクセルブロック（図 19及び図 20参照）の水平テクセル数 wと垂直テクセル数 hを算出する。これらの算出は、前述の（表 1) 及び（表 2) に基づいて行われる。

アドレス演算部 86は、テクスチャの繰り返しマッピング（図 18参照）とテクスチャパターンデータの分割格納（図 19参照）が考慮された形で ST空間におけるテクセル座標を算出し、算出されたテクセル座標に基づいてメモリ MEM上の立置を算出する。詳細は次の通りである。 - アドレス演算部 86は、先ず、テクスチャパターンデータの分割格納力 S行われている力かを判別する。以下の条件 1力ら条件 3のレヽずれか 1つでも満たされる、テクスチャパターンデータの分割格納は行われてレ、なレ、。

(条件 1) 入力信号 Sp r 1 t e力 S 「1」を示している^である。すなわち、入力データがスプライトに関する場合である。

(条件 2) 入力信号 M及び Nのいずれ力一方、または両方が「1」以上の値を示しているである。すなわち、テクスチャの繰り返しマッピングが行われる場合である。

(条件 3) 入力信号 H e i gh tの値がテクセルブロックの垂直テクセル数 hを超えないである。すなわち、テクスチャパターンデータをテクセルブロックに分割した際に、垂直方向のテクセルブロック数が 1の i である。

ここで、マスク済み U座標皿部 MUIを「U」、マスク済み V座標 S¾部 MV Iを「V」、メモリ MEMに欄されている（ST空間における）テクセルの座標を（S， T) とする。そうすると、アドレス演算部 86は、テクスチャパターンデータの分割格納が行われている^ は、 ST空間におけるテクセルの座標 (S, T) を次式により算出する。式において、演算記号 Γ/j は、商の小数点以下を切り捨てて商を整数で求める除算を意味する。

[信号 Ma _P =。の ]

V>He i g h t/2ならば、

S = (W l d t h/w+ 1 ) - w-U- 1

T = He l g h t— V

V≤He l g h t/2ならば、

S=U

T = V

[信号 Ma p = lの ]

V/h>He i g h hならば、

S= (W l d t h/w+ 1 ) - w-U- 1 T= (He i g h t/h+ 1) - h— V— 1

V/h≤He i g h t/2 hならば、

S=U

T = V

ここで、「He i gh tZh」は、テクスチャの各テクセルのうちで最大の V座標を持つテクセルの V座標に基づいて定められた V座標閾値の一例である。上記式においては、ピクセルの V座標が V座標閾値以下の場合、ピクセルの座標 (U, V) をそのまま ST座標系におけるピクセルの座標 (S, T) とし、ピクセルの V座標が V座標閾値を超える^、ピクセルの座標 (U, V) を 180度回転及ひ移動して ST座標系におけるピクセルの座標 (S, T) に変換している。従って、テクスチャパターンデータが分割呐されているにおいても、内先のメモリ MEMから適切なテクセルデータを読み出すことができる。

一方、アドレス演算部 86は、テクスチャパターンデータの分割力 S行われていなレ、は、 ST空間におけるテクセルの座標（S， T) を次式により算出する。

S=U '

T = V

アドレス演算部 86は、テクセル座標 (S, T) 力、ら、当該テクセノ^ータを含むメモリヮードのアドレス（メモリワードアドレス） WADと、当該メモリワード内におけるビット位置 (ビットアドレス） BADを求める。ここでアドレス演算部 86が求めるメモリワードァドレス WADは、最終的なメモリアドレスではなく、テクスチャパターンデータの先頭からのオフセットアドレスであることに注意されたレ、。最終的なメモリアドレスは、後段のテクスチャキャッシュブロック 126にて、メモリワードアドレス WADと信号 T,s e gmen tの値と力ら求められる。

メモリワードアドレス WAD及びビットアドレス BADは、以下の式から求められる。この式における演算記号「/」は、商の小数点以下を切り捨てて商を «で求める^^を意味し、演算記号「％」は、商を «で求める除算における剰余を求めることを意味する。

WAD= (W 1 d t h/w+ 1) - (T/h) + (S/w)

BAD= ((V%h) · w+S%w) · (B i t + 1)

ここで、ビットアドレス BADが示す値は、テクセノ^ 'ータの L SBが格納されているメモリヮード内のビット位置である。例えば、 B i t = 6で B AD= 25の^、ビット 25力らビット 31までの 7ビットにテクセノ^ータが格納されていることを示す。

図 24は、テクスチャパターンデータの分割力 S行われた ^^のバイリニァフイノレタリングの説明図である。この図では、メンバ F i 1 t e r=0、メンバ Ma p = l、メンバ B i t =2、メンバV i d t h=21、メンバ He ι g h t = 12のポリゴンのテクスチャパターンデータの例が示される。また、テクセルブロックのサイズは、 w=7、 h = 3である。

この、テクスチャパターンデータは、図示のように分割格納（ノヽツチング部）される。 UV空間における 180度回^ ¾ひ移動なしで（つまり、 UV空間における配置で)、 ST空間に欄されている部分については、 UV空間に写像されたピクセルの座標（U， V) に対応する ST空間の座標が（S， T) であるとき、座標 (S, T)ゝ座標 (S + l, T)、座標（S, T+l)、及び座標 (S+l, T+1) に位置する 4つのテクセノげ 'ータが、.バイリニアフィルタリング処理で参照される。

一方、分割格納により、 UV空間において 180度回転及ひ移動されて、 ST空間に内されている部分については、 UV空間に写像されたピクセルの座標 (U, V) に対応する ST空間の座標が（S， T) であるとき、座標 (S, T)、座標 (S-1, Τ)、座標 (S, Τ一 1)、及び座標 (S-1, Τ一 1) に位置する 4つのテクセルデータが参照される。

テタスチヤパターンデータの分割格納が行われている、 2つに分割された三角形の間に余白となるテクセノ^一タがするので、つまり、 2つに分割された三角形の間にバイリニァフィルタリング用のテクセゾ^ータを配置できるので、バイリニアフィルタリング処理が行われる際に、 UV空間に写像されたピクセルの座標 (U, V) に対応する ST空間の座標（S, Τ) 近傍のテクセノ^ータが参照されても、 «なくピクセル描画処理を行うことができる。さて、以上のように、本実施の形態では、テクスチャは、ポリゴンにマッピングされる態様でメモリ MEMに（ST空間に配置）されるのではなく、 2つの切片に分割され、かつ、 1つの切片が 180度回転及ひ動されて、メモリ MEMに (ST空間に配置）される。このため、例えば三角形等、四角形以外のポリゴンにマッピングするテクスチャをメモリ ME Mにするにおいても、テクスチャが: TOされない無駄な記憶領域を極力省くことができ、効率良く格納できるので、テクスチャを格納するメモリ MEMの容量を小さくできる。つまり、テクスチャパターンデータを構成するテクセ /^'一タのうち、テクスチャが酉己置される領域のテクセノ^ータは実体的な内容（カラーを直接的あるいは間接的に示す情報）を含むものであるが、テクスチャが配置されなレ、領域のテクセノ^ 'ータは、実体的な内容を含まない無駄なものである。この無駄なテクセノ^ 'ータを極力省くことで、必要なメモリ容量を抑制できる。

ここで言うところのテクスチャパターンデータとは、テクスチャが配置される領域（図 19 のブロックのハッチング部に相当）のみのテクセノ^ータを意味するのではなく、それ以外の領域（図 19のブロックのハッチング部以外の部分に相当）のテクセノ1^ータを含む。つまり、テクスチャパターンデータは、三角形のテクスチャを含む四角形の領域のテクセゾ^'ータである（図 1 9のブロックに相当）。

特に三角形のポリゴンにマッピングする三角形のテクスチャをそのまま 2次元配列に格納すると、配列内のおよそ半分のテクセノータが無駄になるので、ポリゴンが三角形の場合、分割格納はより好適である。

また、本の形態によれば、テクスチャは直角三角形状であるため（図 1 9参照)、直角をなす 2辺をそれぞれ、 UV空間の U軸及び V軸に一致させ、つ、直角の頂点を UV空間の原点に設定することにより、 UV空間における三角形の頂点の座標の指定のために必要なデータ量を少なくできる。

さらに、本実施の形態では、二次元空間に投影された三次元立体の各面の形状を表すポリゴンを、スクリーンに正立する二次元のスプライトとして使用することもできる。ただし、あくまでもポリゴンをスプライト的に使用するのであって、ポリゴンであることに変わりない。このようにスプライト的に使用するポリゴンを擬似スプライトと呼ぶ。

ポリゴンを劍以スプライトとして使用するは、本来のスプライ卜と同様に、ライン単位でテクセノータを取得することにより、テクセノ^ータを一時するのに必要なメモリ容量を削減することができる。

このようなに、メンバ M a p = 0 (第 1の形態）とし（図 1 9 ( a ) 参照)、メモリ MEMの 1ヮードに、一次元に並んだテクセノ^'ータからなる 1テクセノレブ口ックを格納することで、ライン単位でテクセノげ 'ータを取得する際のメモリ MEMへのアクセス回数を減らすことができる。

一方、ポリゴンを三次元立体を表すための本来の目的で使用する場合、スクリーンの水平ラィン上のピクセルを UV空間に写像したとき、必ずしも U V空間の水平ライン上に写像されるとは限らなレ、。

このように、ピクセルが UV空間の水平ライン上に写像されなレ、 ®^でも、メンバ M a p = 1 (第 2の觸内形態）とし（図 1 9 ( b ) 参照)、メモリ MEMの 1ワードに、二次元に並んだテクセノ^ータからなる 1テクセルブロックを ¾内することで、ピクセルが写像された UV座標に酉己置されたテクセゾ一タカ既にテクスチャキャッシュブロック 1 2 6に； ^されているテクセノ^ータの中に存在する可能性が高く（つまり、キャッシュのヒット率が高い)、テクセノータ取得のためのメモリ MEMへのアクセス回数を減らすことができる。

ここで、ポリゴンを «スプライトとして使用すると、次のようなメリットがある。本来のスプライトでは、 1つの頂点座標だけをメンバ A y， A xで指定し、そのサイズを、メンバ H e i g h t , W i d t h , Z o o mY, Z o o mXで指定することにより（図 9参照）、 1つのスプライトを定義する。このように、スブライトでは、そのサイズおよび頂点座標の指定に、ある ¾g制限力 s加わってくる。これに対して、スプライトはポリゴンであるため、メンバ

A y, A x , B y , B x , C y , C xで各頂点の座標を任意に指定でき（図 3参照)、それ故サィズの指定も任意に行うことができる。

さらに、本実施の形態では、テクスチャの繰り返しマッピング力 S行われる： t は、テクスチャパターンデータの分割は行われなレ、。従って、矩形のテクスチャを水平方向及び/又は垂直方向に繰り返しマッビングを行う際のテクスチャパターンデータのメモリ MEMへの格納好適である。し力も、繰り返しマッピングなので、同じテクスチャパターンデータを使用することができ、メモリ容量の削減が可能となる。

さらに、本実施の形態では、バイリニアフィルタリングを行う際は、ピクセルの S T空間における座標が、 1 8 0度回ひ移動して S T空間に配置された切片に含まれる:^でも、これを考慮して、 4テクセルを取得する（図 2 4参照)。また、分割して ^される切片同士の間には、ノィリニアフィルタリングで用いるテクセルが切片に «するように ¾ ήされる（図 2 4参照)。これらのこと力ら、テクスチャパターンデータの分割内を行う ¾ ^でも、バイリニァフィノレタリング処理を問題なく実現できる。，

さらに、本実施の形態では、 U座標難部 U Iの上 {iMビット及び/又は V座標纖部 V I の上位 Nビットをマスクする（「0」にする）ことにより、同じテクスチャパターンデータを使用して、異なる水平/垂直テクセノレ数でのテタスチヤの繰り返しマツビングを実現している。同じテクスチャパターンデータを使用するため、メモリ容量の削減が可能となる。

さて、次に、メモリマネージャ 1 4 0について詳細に説明していく。テクスチャキャッシュブロック 1 2 6に描画対象のテクセルデータが格納されていない場合、テクスチャキヤッシュブロック 1 2 6は、メモリマネージャ 1 4 0にテクセノ^ータを要求する。

そして、メモリマネージャ 1 4 0は、要求されたテクスチャパターンデータをメイン RAM 2 5上のテクスチャバッファから読み出し、テクスチャキャッシュブロック 1 2 6に出力する。テクスチャバッファは、メイン RAM 2 5上に設定されるテクスチャパターンデータのテンポラリ格納領域である。

一方、メモリマネージャ 1 4 0は、マージソータ 1 0 6力ら要求されたテクスチャパターンデータがメイン RAM 2 5上のテクスチャバッファに読み込まれていなレ、^、 DMACインタフエース 1 4 2を介して DMAC 4に DMA¾¾を要求し、外部メモリ 5 0に¾ ^されているテクスチャパターンデータを、新たに取得したテクスチャバッファ領域に読み込む。

この^、メモリマネージャ 1 4 0は、マージソータ 1 0 6から出力されるメンバ「T s e g m e n t」の値とテクスチャパターンデータ全体のサイズ隋報とに従って、後述の図 3 0及び図 3 1に示すテクスチヤバッファ領域取 ^理を^ Tる。本雄の形態では、テクスチャバッファ領域取得処理の機能をハードワイヤードロジックで達成している。

メモリマネージャ 140の MCBィニシャライザ 141は、後 ¾Μ "る MCB (Memo r y Con t r o l B l o c k) 構造体配列の内容を初期化するためのハードウエアである。メモリマネージャ 140が管理するテクスチャバッファは、領域の取得と解放と力 S繰り返される内に断片化（フラグメンテーション）を起こし、大きな領域の確保が難しくなつてくる。このフラグメンテーションの発生を回避するため、 MCBィニシャライザ 141は、 MCB構造体配列の内容を初期化し、テクスチャバッファを初期状態に再設定する。 -

MCB構造体は、テクスチャバッファの管理に用いられる構造体であり、常に 128個のィンスタンスを持つ MCB構造体配列を形成する。 MCB構造体配列は、メイン RAM 25上に配置され、 MCB構造列の先頭アドレスは、後述の RPU制御レジスタ「MCB Ar r ay Ba s e Add r e s s」で指し示される。 MCB構造体配列は、 8個のボス MCB 構造体インスタンスと、 120個の一般 MCB構造体インスタンスと、カゝら構成される。どちらの構造体インスタンスも、 64ビット（=8バイト）で構成される。以下では、ボス MCB 構造体ィンスタンスと一般 MC B構造体ィンスタンスとを区別して説明する必要がなレ、ときは、単に「MCB構造体インスタンス」と呼ぶ。

図 25 (a) は、ボス MCB構造体の構成を示す図、図 25 (b) は、一般 MCB構造体の構成を示す図である。図 25 (a) を参照して、ボス MCB構造体は、メンバ「Bwd」，「F wdj, 「En t r y」及び「T a p」を含む。図 25 (b) を参照して、一般 MCB構造体は、メンバ「Bwd」，「Fwd」，「U s e r」，「S ι z e」，「Ad d r e s s」及ぴ「Ta g」を含む。

まず、双方に共通するメンバから説明する。メンバ「： Bwd」は、ボス MCB構造体インスタンスのチェーン（後述の図 33参照）における、後ろ方向のリンクを示す。メンバ「Bwd」には、 MCB構造体インスタンスを指し示すインデックス（7ビット）が内される。メンバ「Fwd」は、ボス MCB構造体インスタンスのチェーンにおける、前方向のリンクを示す。メンバ「Fwd」には、 MCB構造体インスタンスを指し示すインデックス（7ビット）が格納される。

次に、ボス MCB構造体に固有のメンバについて説明する。メンバ「En t r y」は、当該ボス MC B構造体ィンスタンスのチェーンに含まれる一般 MC B構造体ィンスタンスの数を示す。メンバ「Ta p」には、当該ボス MCB構造体インスタンスのチェーンに含まれる、最も新しく解放された一般 MCB構造体インスタンスを指し示すインデックス（7ビット）力される。

次に、一般 MCB構造体に固有のメンバについて説明する。メンバ「Us e r」は、当該一般 MC B構造体ィンスタンスが管理するテクスチャバッファ領域を共有しているポリゴン構造体インスタンス/スプライト構造体インスタンスの数を示す。但し、複数のスプライト構造体インスタンスがテクスチャバッファ領域を共有することはないため、スプライト構造体インスタンスのテクスチャバッファ領域を管理している^、この値の最大値は「1」となる。メンバ「S 1 z ej は、当該一般 MCB構造体インスタンスが管理するテクスチャバッファ領域のサイズを示す。テクスチャバッファ領域は、 8バイト単位で管理され、実際の領域の大きさ（バイト数）は、メンバ「S i z e」が示す数値に「8」を掛けたィ直となる。メンバ「A dd r e s s」は、当該一般 MCB構造体インスタンスが管理するテクスチャバッファ領域の先頭アドレスを示す。但し、このメンバに格納されるのは、メイン RAM 25の物理アドレスの第 3ビットから第 15ビット（A [15 · 3] の 13ビット）である。メンバ「T a g」は、当該一般 MC B構造体ィンスタンスが管理するテクスチヤバッファ領域に鶴内されているテクスチヤパターンデータを指定するメンバ「T s e gmen ts の値が欄される。メンバ「T s e gme n t」は、テクスチャマッピングモードのポリゴン構造体、およびスプライト構造体のメンバである（図, 3及び図 6参照)。 ,

図 26は、ボス MCB構造体インスタンスが管理するテクスチャバッファ領域のサイズの説明図である。図 26に示すように、 8個のボス MCB構造体インスタンス [0] 〜 [7] は、それぞれ異なるサイズのテクスチャバッファ領域を管理する。この図によって、どのサイズのテクスチャバッファ領域が、どのボス MCB構造体インスタンスの管理下となるかができる。

図 27は、ボス MCB構造体インスタンス [0] 〜 [7] の初期値を示す図である。 □ 内の数字は、ボス MCB構造体インスタンスのインデックスである。図 2,8は、一般 MCB構造体インスタンス [8] 〜 [127] の初期値を示す図である。なお、口内の数字は、一般 MCB 構造体ィンスタンスのインデッ'クスである。

図 2の MCBィ -シャライザ 141は、 MCB構造体配列の內容を、図 27および図 28に記載されている値に初期化する。初期値は、それぞれの MCB構造体インスタンスによって異なる。

図 27 (a) は、ボス MCB構造体インスタンス [0] 〜 [6] の初期値を表している。これらのボス MCB構造体インスタンスは、初期状態においては、管理下のテクスチャバッファ領域が全く無く、チェーンを形成する他の一般 MCB構造体インスタンスの個数が「0」であるため、メンバ「Bwd」，「Fwd」，及ぴ「Ta p」は、いずれも自分自身を指し示すインデックスを格納し、メンバ「En t r y」の値は「0」を示す。

図 27 (b) は、ボス MCB構造体インスタンス [7] の初期値を表す。ボス MCB構造体インスタンス [7] は、初期状態においては、テクスチャバッファとして割り当てられた^ 1 域を管理する。実際には、域を一括して管理する一般 MCB構造体インスタンス [8] とチェーンを形成している。従って、メンバ「： Bwd」，「Fwd」及び「Ta p」の値は、いずれも「8」を示し、メンバ「En t r y」の値は、「1」を示す。

図 28 (a) は、一般 MCB構造体インスタンス [8] の初期値を表す。一般 MCB構造体インスタンス [8] は、初期状態においては、テクスチャバッファの^ S域を管理している。したがって、メンバ「S 1 z e」は、 RPU制御レジスタ「Te x t ur e - Bu f f e r S i z e」に設定されているテクスチャバッファの全体サイズを示し、メンバ「Ad d r e s s」は、 R PU制御レジスタ「Tex t u r e Bu f f e r Ba s e Add r e s s」に設定されているテクスチャバッファの先頭ァドレスを示す。

但し、テクスチャバッファのサイズは 8バイト単位で設定されるため、メンバ「S 1 z e」の値に「8」を掛けた値が実際のテクスチャバッファの全体サイズを表す。また、メンバ「A d d r e s s」の値は、メイン RAM25の物理ァドレスの第 3ビットから第 15ビット（A [15 ： 3]) の計 13ビットのみを表している。

一般 MCB構造体インスタンス [8] は、初期状態においては、ボス MCB構造体インスタンス [7]のチェーンに含まれる唯一の一般 MCB構造体インスタンスであるため、メンバ「B wd」及び「Fwd」の値は、ともに「7」を示す。また、初期状態では、一般 MCB構造体インスタンス [8] を共有するポリゴン /スプライトは存在しないため、メンバ「Us e r」及び「Ta g」の値は、「0」を示す。

図 28 (b) は、一般 MCB構造体インスタンス [9]〜 [126] の初期値を表す。一般 MCB構造体インスタンス [9] 以降の全ての一般 MCB構造体インスタンスは、初期状態においては、フリーの一！ ¾MCB構造体インスタンスとして設定され、ボス MCB構造体インスタンスのチェーンには組み込まれていなレ、。フリーの一般 MCB構造体インスタンスのチェ一ンは、メンバ「Fwd」が次の一般 MCB構造体インスタンスを指し示す形でリンクされており、ボス MCB構造体インスタンスのチェーンのようにリング状の閉じたリンクにはなっていなレヽ。したがって、一 ^MCB構造体インスタンス [9] 〜 [126] のメンバ「Fwd」には、「自身のインデックス +1」を示す値が設定され、他のメンバ「Bwd」，「Us e r」，「S i z e」，「Ad d r e s s」および「T a g」には全て「0」が設定される。

図 28 (c) は、一^ MCB構造体インスタンス [127] の初期値を表す。一般 MCB構造体インスタンス [127] は、初期状態においては、フリーの一般 MCB構造体インスタンスのチェーンの終端として設定され、ボス MCB構造体インスタンスのチェーンに ¾且み込まれていない。したがって、一^ MCB構造体インスタンス [127]のメンバ「Fwd」には、「0」力 S設定され、フリーの一般 MCB構造体インスタンスのチェーンの終端であることを示す。他のメンバ「Bwd」，「U s e r」，「S 1 z e」，「Ad d r e s s」およぴ「T a g」にも全て「0」力 S設定される。

図 29は、図 2のメモリマネージャ 140に関する RPU制御レジスタの一覧図である。図 29に示す全ての RPU制御レジスタは、 RPU9内に設けられる。

図 29 (a) に示す RPU制御レジスタ「MCB Ar r ay Ba s e Add r e s sJ は、メモリマネージャ 140が使用する MCB構造体配列のベースァドレスをメイン RAM2 5の物理ァドレスで指定する。このレジスタへの設定については、全 16ビットの設定が可能であるが、 MCB構造俩己列のベースアドレスは、ワードァライン（4バイトァライン）に従つて設定される必要がある。なお、例えば、このレジスタは、 I/Oバスアドレス「0xFF FFE624」に配置される。

図 29 (b) に示す RPU制御レジスタ「MCB Re s ou r c e」は、初期設定時における、フリ一の一般 MC B構造体ィンスタンスのチェーンの先頭 MC B構造体ィンスタンスを指し示すィンデックスを設定する。なお、例えば、このレジスタは、 I /Oバスアドレス「0 xFFFFE 626」に配置される。

図 29 (c) に示す RPU制御レジスタ「MCB I n i t i a l i z e r I n t e r v a 1」は、 MCBィニシャライザ 141が行う MCB構造体配列の初期化処理の周期を設定する。この初期化周期は、クロックサイクル単位で設定される。例えば、 4クロックサイクルごとに初期化を行うように設定する。なお、例えば、このレジスタは、 IZOバスアドレス「0 XFFFFE62D」に配置される。

図 29 (d) に示す RPU制御レジスタ「MCB I n i t i a l i z e r Ena b l eJ は、 MCBィニシャライザ 141の有効/無効を制御する。このレジスタに「1」力 S設定されると、 MCBィニシャライザ 141は化され、「0」で無劍匕される。なお、例えば、このレジスタは、 I/Oバスアドレス「0xFFFFE62C」に配置される。

図 29 (e) に示す RPU制御レジスタ「T e x t u r e Bu f f e r S i z e」は、テクスチャバッファの全体サイズを設定する。なお、例えば、このレジスタは、 I/Oバスァドレス「0xFFFFE62A」に酉己置される。

図 29 (f ) に示す RPU制御レジスタ「Te X t u r e Bu f f e r Ba s e Ad d r e s sj は、テクスチャバッファの先頭アドレスを設定する。なお、例えば、このレジスタは、 I/Oバスァドレス「0xFFFFE628」に配置される。

図 30及び図 31は、テクスチャバッファ領域取得処理の流れを示すフローチャートである。図 30を参照して、メモリマネージャ 140は、マージソータ 106から出力されるメンバ「T s e gme n t」の値を入力引数「t a gj とし、テクスチャパターンデータ全体のサイズ情報を入力引数「s i z e」として、以下の処理を実行する。

まず、ステップ S 1にて、メモリマネージャ 140は、引数「s 1 _{z e}」に対応するボス M C B構造体ィンスタンスを特定し（図 26参照）、特定したボス M C B構造体ィンスタンスのィンデッタスを変数「b o s s」に格納する。ステップ S 2にて、メモリマネージャ 140は、変数「b o s s」が指し示すボス MCB構造体インスタンスのチェーンに、メンバ「Ta g」の値が引数「t a g」に一致する一般 MCB構造体インスタンス（ステップ S 4〜S 6において「検出 MCB構造体インスタンス」と呼ぶ。）が ΐ½する力かをチェックする。そして、存在する^は、図 31のステップ S 4に進み、しない^^は、ステップ S 7に進む（ステップ S3)。

ステップ S3で、「Ye s」が判断された後、図 31のステップ S 4では、メモリマネージャ 140は、ステップ S 1で特定したボス MCB構造体インスタンスのチェーンから、検出 MC B構造体インスタンスを削除する。ステップ¹ S 5にて、メモリマネージャ 140は、検出 MC B構造体インスタンスのメンバ「S i z e」に対応するボス MCB構造体インスタンスと（図 26参照）、当該ボス MCB構造体インスタンスのメンバ「Fwd」が指し示す一^ MCB 構造体ィンスタンスと、の間に検出 MCB構造体インスタンスを挿入する。ステップ S 6にて、メモリマネージャ 140は、検出 MCB構造体インスタンスのメンバ「Us e r」の値をインクリメントする。以上により、テクスチャバッファ領域の取得が成功した（正常終了)。この場合、メモリマネージャ 140は、検出 MCB構造体インスタンスを指し示すインデックスを返り値「mc b」とし、テクスチャキャッシュブロック 126に出力するとともに、既にテクスチヤバッファ領域を取得済みであることを示す「1」を設定した返り値「f 1 a g」をテクスチヤキャッシュブロック 126に出力する。

一方、図 30のステップ S3で、「No」が判断された後、ステップ S 7では、メモリマネージャ 140は、変数「b o s s」が指し示すボス MCB構造体インスタンスのチェーンに、メンバ「S 1 z e」の値が引数「s i z e」以上であり、力、つ、メンバ「U s e r」の値が「0」である一般 MC B構造体ィンスタンス（以降の処理にぉレ、て「検出 MC B構造体ィンスタンス」と呼ぶ。）がする力かをチェックする。そして、するは、ステップ S 11に進み、存在しなレヽ ^は、ステップ S 9に進む（ステップ S 8)。

ステップ S 8で、「Νο」力 S判断された後、ステップ S 9では、メモリマネージャ 140は、変数「b o s s」をインクリメントする。ステップ S 10にて、メモリマネージャ 140は、変数「b o s s」 =8力かを判断し、「Ye s」の ^&はステップ S 7に戻る。一方、「NoJ のは、テクスチャバッファ領域の取得に失敗したことになり（エラー終了)、メモリマネージャ 140は、その旨を示す値を設定した返り値「mc b」をテクスチャキャッシュブロック 126に返す。

一方、ステップ S 8で、「Ye s」が判断された後、ステップ S 11では、メモリマネージャ 140は、検出 MCB構造体インスタンスのメンバ「S 1 z e」が引数「s i z e」と等しい力かを判断する。そして、「No」の場合はステップ S 12に進み、「Ye s」の場合はステップ S 18に進む。

ステップ S 11で「No」が判断された後、ステップ S 12にて、メモリマネージャ 140 は、 R P U制御レジスタ「MC B R e s o u r c e」が指し示す一般 MC B構造体ィンスタンスのメンバ「Fwd」をチェックする。メンバ「Fwd」 =0の^はステップ S 17に進み、メンバ「Fwd」力 S 「0」以外の;^はステップ S 14に進む（ステップ S 13)。ステップ S 13で「No」が判断された後、ステップ S 14にて、メモリマネージャ 140 は、 RPU制御レジスタ「MCB Re s ou r c e」が指し示す一般 MC B構造体インスタンス（つまり、フリーの一般 MCB構造体インスタンス）を取得し、フリーの当該一般 MCB 構造体インスタンスのメンバ「Fwd」の値を、 RPU制御レジスタ「MCB Re s our c e」に設定する。つまり、ステップ S 14では、引数「s i z e」と一 ¾"Tるメンバ「S i z e」を持つ検出 MCB構造体インスタンスが検出されなカゝつた^^、すなわち、引数「s i z e」より大きな値のメンバ「S 1 z e」を持つ検出 MC B構造体インスタンスが検出されたフリ一の一般 MC B構造体ィンスタンスのチェーンから先頭の一^MC B構造体ィンスタンスを取得する。

ステップ S 15にて、メモリマネージャ 140は、検出 MCB構造体インスタンスのメンバ「Ad d r e s s」に引数「s ι z e」を加算した値を、フリ一の当該一般 MC B構造体インスタンスのメンバ「Add r e s s」に設定し、検出 MC B構造体インスタンスのメンバ「S i z e」から引数「s i z e」 'をした値を、フリーの当該一般 MCB構造体インスタンスのメンバ「S 1 z e」に設定する。つまり、ステップ S 15では、検出 MCB構造体インスタンスが管理している領域のうち、引数「s 1 _Z e」が示す分の領域を差し引いた領域を分割して、取得したフリ一の一般 M C B構造体ィンスタンスに割り当てる。

ステップ S 16にて、メモリマネージャ 140は、フリーの当該一般 MCB構造体インスタンスのメンバ「S i z e」に対応するボス MCB構造体インスタンスを特定し（図 26参照）、特定したボス MCB構造体インスタンスと、当該ボス MCB構造体インスタンスのメンバ「B wd」が現在指し示す一般 MCB構造体インスタンスと、の間にフリーの当該一般 MCB構造体インスタンスを挿入し、特定したボス MCB構造体インスタンスのメンバ「En t r y」の値をインクリメントする。つまり、ステップ S 16では、フリーの一般 MCB構造体インスタンスは、ステップ S I 5で割り当てられた領域のサイズに対応するボス MC B構造体インスタンスのチェーンに、最後尾の一般 MC B構造体インスタンスとして新たに組み込まれる。ステップ S 1 6の後、あるいは、ステップ S 1 3で「Y e s」が判断された後、ステップ S 1 7にて、メモリマネージャ 1 4 0は、メンバ「S i z e」〉引数「s i _{z e}」である検出 M C B構造体インスタンスのメンバ「S i z e」に引数「s i z e」を代入する。つまり、ステップ S 1 7では、検出 MC B構造体インスタンスのメンバ「S 1 z e」は、引数「s 1 z e」の値に書き換えられる。 - ステップ S 1 7の後、あるいは、ステップ S 1 1で「Y e s」と判断された後、ステップ S 1 8にて、メモリマネージャ 1 4 0は、検出 MC B構造体ィンスタンスのボス MC B構造体ィンスタンスのメンバ「E n t r y」をデクリメントする。ステップ S 1 9にて、メモリマネージャ 1 4 0は、検出 MC B構造体インスタンスのメンバ「T a g」に引数「t a g」を代入する。ステップ S 2 0にて、メモリマネージャ 1 4 0は、検出 MC B構造体インスタンスをチェーンから削!^る。 '

ステップ S 2 1にて、メモリマネージャ 1 4 0は、検出 MC B構造体インスタンスのメンバ「 S 1 z e」に対応するボス MC B構造体ィンスタンスを特定し（図 2 6参照)、特定したボス MC B構造体インスタンスと、当該ボス MC B構造体インスタンスのメンバ「F w d」が現在指し示す一般 MC B構造体ィンスタンスと、の間に検出 MC B構造体ィンスタンスを挿入する。ステップ S 2 2にて、メモリマネージャ 1 4 0は、検出 MC B構造体インスタンスのメンバ「U s e r」の値をィンクリメントする。

つまり、ステップ S 1 8〜S 2 2では、検出 MC B構造体インスタンスは、現在リンクされているボス MC B構造体インスタンスのチェーンから削除され、新たなメンバ「S i z e」に対応するボス MC B構造体ィンスタンスのチェーンに、最前の一般 MC B構造体ィンスタンスとして新たに組み込まれる。 '

以上により、テクスチャバッファ領域の取得が成功した（正常終了)。この場合、メモリマネージャ 1 4 0は、検出 MC B構造体ィンスタンスを指し示すィンデックスを返り値「m c b」とし、テクスチャキャッシュブロック 1 2 6に出力するとともに、新規にテクスチャバッファ領域を取得したことを示す「0」を設定した返り値「f 1 a g」をテクスチャキャッシュブロック 1 2 6に出力する。また、この場合、メモリマネージャは、 DMACインタフェース 1 4 2を介して DMAC 4に DMA を要求し、新たに確保されたテクスチャバッファ領域に、外部メモリ 5 0からテクスチャパターンデータを一括してする。但し、これはポリゴンのであり、スプライトのは、確保された領域に描画の進行に応じて順次テクスチャバタ —ンデータをする。ここで、ステップ S 2の補足説明を行う。ステップ S 2の処理は、ポリゴン用のテクスチャバッファ領域を確保する際にのみ行われ、スプライト用には行われなレヽ。従って、スプライト用にテクスチャバッファ領域を確保する際には、ステップ S 2及び S 3はスキップされ、必ずステップ S 7に進むことになる。

なぜなら、ポリゴン用には、テクスチャパターンデータ全体を格納可能なサイズを確保するため、複数のポリゴンが 1つのテクスチャバッファ領域を共有することが可能であるが、スプライト用には、テクスチャパターンデータの 4水平ライン分のみ TO可能なサイズを確保するため、複数のスプライ卜が 1つのテクスチャバッファ領域を共有することができないためである。

ステップ S 3で「Y e s」が判断された後の処理の終端では（図 3 1参照)、返り値「f 1 a g」の値が「1」を示している。これは、複数のポリゴンが 1つのテクスチャバッファ領域を共有している（つまり、既にテクスチャパターンデータがテクスチャバッファ領域に読み込まれている）ため、新たに DMA^¾を要求してテクスチャパターンデータを読み込む必要がないことを示している。，

次に、ステップ S 7〜S 1 0の補足説明を行う。ボス MC B構造体インスタンス [ 0 ]〜 [ 7 ] は、テクスチャバッファ領域の大きさごとに分かれており（図 2 6参照)、ボス MC B構造体ィンスタンスのィンデッタスが大きくなるにつれ、より大きなサイズのテクスチャバッファ領域を管理している。したがって、ステップ S 7 ~ S 1 0を経てステップ S 7へのループは、必要なテクスチャバッファ領域のサイズに対応するボス MC B構造体ィンスタンスのチェーンに適当な一般 MC B構造体インスタンスが存在しない場合に、よりインデックスの大きなボス MC B構造体インスタンスのチェーンを順次検索することを表している。，但し、最終のボス MC B 構造体インスタンスであるボス MC B構造体インスタンス [ 7 ] のチェーンまで検索しても適当な一般 MC B構造体ィンスタンスを検出できなレヽ場合、テクスチャバッファ領域の取得が失敗したとしてエラー終了する。この^、このテクスチャバッファ領域を要求したポリゴン/ スプライトには、描画処理において不当なテクスチャパターンデータがマッピングされてしまラ。

さて、メモリマネージャ 1 4 0は、確保されたテクスチャバッファ領域を删するポリゴンスプライトの描画が完了すると、確保していたテクスチャバッファ領域を解放し、他のテクスチヤパターンデータの格納のために再利用できるようする。このようなテクスチャバッファ領域解放処理について説明する。

図 3 2は、テクスチャバッファ領 ^理の流れを示すフローチャートである。テクスチャバッファ領域解理にあたって、テクスチャキャッシュブロック 1 2 6から、描画完了ポリゴン/描画完了スプライトカ S使用していたテクスチャバッファ領域を管理していた一般 MC B構造体インスタンスのインデックスがメモリマネージャ 140に出力される。メモリマネージャ 140は、このインデックスを入力引数「mc bj として、テクスチャバッファ領军放処理を実行する。

ステップ S31にて、メモリマネージャ 140は、引数「mc b」が指し示す一般 MCB構造体インスタンス（以降の処理において、「解放 MCB構造体インスタンス」と呼ぶ。）のメンノ「Us e r」をデクリメントする。ステップ S32にて、メモリマネージャ 140は、デクリメント後のメンバ「Us e r」の値が「0」力かを判断し、「Ye s」の^ステップ S 3 3に進み、「No」のテクスチャバッファ解放処理を終了する。

つまり、テクスチャバッファ領域が 2以上のポリゴンにされていた^、 ¾½Κ:Β構造体インスタンスのメンバ「Us e r」の値が 1つ減らされるだけで、実際の解放処理は行われない。 1つのポリゴン Zスプライトに用いられていたテクスチャバッファ領域（デクリメント前のメンバ「Us e r」 =1) が解放されたとき、実際の解放処理が行われる。

ステップ S32で「Ye s」が判断された後、ステップ S33にて、メモリマネージャ 14 0は、解放 MCB構造体インスタンスを、解放 MCB構造体インスタンスを含むチェーンから削除する。ステップ S34にて、メモリマネージャ 140は、解放 MCB構造体インスタンスのメンバ「S i z e」に対応するボス MCB構造体インスタンスを特定し（図 26参照)、特定したボス MC B構造体ィンスタンスのメンバ「T a p」が現在指し示す一般 MC B構造体ィンスタンス（以降の処理において、「タツ: ^MCB構造体インスタンス」と呼ぶ。）と、タツ:^ M CB構造体インスタンスのメンバ「Bwd」が指し示す MCB構造体インスタンスと、の間に M M B構造体ィンスタンスを挿入する。

ステップ S35にて、メモリマネージャ 140は、解放 MCB構造体インスタンスのメンバ「S i z e」に対応するボス MCB構造体インスタンスのメンバ「Ta p」に引数「mc b」を挿入し、かつ、メンバ「En t r y」をインクリメントし、テクスチャバッファ解放処理を終了する。

図 33は、ボス MCB構造体インスタンスのチェーンの構造と、ボス MCB構造体インスタンスのチェーンに一般 MC B構造体ィンスタンス力 S新たに挿入される ^の ¾L念と、を示す図である。図 33 (a) 及び図 33 (b) には、ボス MCB構造体インスタンス B S→—般 MC B構造体ィンスタンス林 A→—般 MC B構造体ィンスタンス # 8→ボス1^じ B構造体ィンスタンス BSというように、閉じたリング状にリンクされているボス MCB構造体インスタンス B Sのチェーンに、最前の一般 MC B構造体ィンスタンスとして新たに一般 MC B構造体ィンスタンス#〇を挿入する例が示されている。図 33 (a) は挿入前、図 33 (b) は挿入後を示す。

この例では、メモリマネージャ 140は、一般 MCB構造体インスタンス # Aを指し示していたボス MCB構造体インスタンス BSのメンバ「Fwd」を、一般 MCB構造体インスタンス # Cを指し示すように書き換え、ボス MC B構造体ィンスタンス B Sを指し示してレヽた一般 MCB構造体インスタンス # Aのメンバ「Bwd」を、一般 MCB構造体インスタンス #Cを指し示すように書き換える。また、メモリマネージャ 140は、新たにチェーンに挿入される一般 MCB構造体インスタンス #Cのメンバ「Fwd」を、一般 MCB構造体インスタンス # Aを指し示すように、メンバ「Bwd」を、ボス MCB構造体インスタンス BSを指し示すように書き換える。

逆に、図 33 (b) に示すボス MCB構造体インスタンス BSのチェーンから、一般 MCB 構造体ィンスタンス # Cを削除する場合は、挿入する場合とは逆の処理が行われる。

さて、以上のように、本実施の形態によれば、テクスチャデータを毎回外部メモリ 50から読み出すのではなく、読み出したテクスチャデータをメイン RAM25上のテクスチャバッファに一時的に保持しておくことにより、テクスチャデータが再利用されるに、無駄な外部メモリ 50へのアクセスを避けることができる。また、メイン RAM25上のテクスチャバッファを必要とされるサイズに領域分割し、領域の確保と解放とを動的に行うことで、テクスチャバッファの使用効率が高まり、テクスチャバッファのためのハードウェアリソースが過剰に大きくなることを防ぐことができる。

また、本実施の形態では、グラフィック要素（ポリゴン及びスプライト）の描画力 S水平ライン単位で順次的に行われるので、スプライトにマッピングされるテクスチャデータは描画処理の進行に応じてテクスチャデータの水平ライン単位で外部メモリ 50カゝら読み出せばよいため、テクスチャバッファに確保する領域のサイズを抑えることができる。一方、ポリゴンにマツピングされるテクスチャデータはくテクスチャデータ上のどの部分のデータが必要になるかを事前に予測することは難しレ、ため、テクスチヤデータ全体を Wl可能なサイズの領域をテクスチヤノッファに確保する。

さらに、本実施の形態では、 MCB構造体インスタンスを用いてテクスチャバッファの各領域を管理することで、領域の確保 ·解放のための処理が簡便になる。

さらに、本実施の形態では、複数のボス MCB構造体インスタンスは、管理する領域のサイズに応じて複数のグループに分けられ、グノ^プ内の MC B構造体ィンスタンスは、リング状に互いがリンクされている（図 26及ぴ図 33参照)。このため、 MCB構造体インスタンス、ひいてはテクスチャバッファの各領域の検索を容易に行うことができる。

さらに、本実施の形態では、 MCBィニシャライザ 141力全ての MCB構造体インスタンスを初期値に設定することにより、テクスチャバッファの領域のフラグメンテーションを解消できる。フラグメンテーションを解消する手段としては、一般的なガーベージコレクシヨンより小さい回路規模で達成できるだけでなく、処理時間も短い。また、グラフィック要素（ポリゴン及びスプライト）の描画のための処理であるため、 1ビデオフレームまたは 1フィールドの描画が完了する毎にテクスチヤバッファの全体を初期化するようにすれば、描画処理上全く問題がない。

さらに、本実施の形態では、 MC Bィ -シャライザ 1 4 1が MC B構造体インスタンスを初期値に設定するために MC B構造体ィンスタンスにアクセスする間隔を設定する R P U制御レジスタ「MC B I n i t i a l i z e r I n t e r v a 1」を備えている。 C P U 5がこの R P U制御レジスタにアクセスして、 MC Bィニシャライザ 1 4 1が MC B構造体インスタンスにアクセスする間隔を自由に設定することで、システム全体のパフォーマンスの低下を引き起こすことなく、初期化処理を紫亍できる。なお、 MC B構造俩己列をのメイン RAM 2 5上に設ける ^には、 MC Bィニシャライザ 1 4 1からのアクセスが時間的に集中して行われると、他の機能ュニットからのメイン RAM 2 5へのアクセスのレイテンシが大きくなり、システム全体のパフォーマンスを低下させる恐れがある。

さらに、本実施の形態では、テクスチャバッファは、 R P U 9や他の機能ュニットが共有するメイン RAM 2 5上に、任意の位 g¾びサイズで構成可能である。このように、テクスチャノッファを、 *^のメィン尺八]^12 5上に位 g¾びサイズとも自由に設定可能とすることで、必要とされるテクスチャバッファ領域が少なレヽ: ^には、 ^IJの領域を他の機能ュニットが用いることが可能になる。

なお、本発明は、上記の実施の形態に限られるものではなく、その要旨を«しなレヽ範囲で種々の態様にぉレ、て実施することが可能であり、例えば、以下のような変形も可能である。

( 1 ) 上記では、力ラーブレンダ 1 3 2による半透明合成を行っているため、各ラインにおレ、て、グラフィック要素（ポリゴン、スプライト）は、デプス値が大きいものから先に描画した。しカゝし、半透明合成を行わないは、デプス値が小さいものから描画することが好ましレ、。なぜなら、デプス値が小さい、より手前に表示されるべきグラフィック要素から先に描画することにより、描画能力や 1ラインに描画するグラフィック要素の数が多すぎる等の理由により、仮に、 1ラインに描画すべき全てのグラフィック要素の描画が、表示までに間に合わな力つたでも、デプス値が大きい、より奥に表示されるべきグラフィック要素から先に描画する^と比較して、表示後の見た目の印象が良くなるからである。また、デプス値が小さいグラフィック要素から描画することにより、より奥に表示されるべきグラフィック要素にっレヽては、既に描画されたグラフィック要素と重なる部分については、描画が不要であるため、処理の高速ィ匕を図ることができるからである。

(2) 上記では、描画のため、スクリーンの 1ライン分のデータを^内可能なラインバッファ LB1, LB 2を RPU9内に設けた。ただし、 1ライン分より少ないピクセル数分のデータを格納する 2つのピクセルバッファを RPU9内に設けることもできる。また、 K (Kは 2 以上の整数）ライン分のデータを格納可能な 2つのバッファを RPU 9内に設けることもできる。

( 3 ) 上記では、 R P U 9におレ、て、ダブルバッファ； ^を採用したが、 -シングルバッファ方式を採用することもできるし、 3以上のバッファを使用する; ^を採用することもできる。

(4) 上記では、 YSU19は、 1つのポリゴンインスタンスのソートが確定するたびに、ノヽレス P PLを出力したが、所定数のポリゴンインスタンスのソートが確定するたびに、パルス P PLを出力することもできる。ノ、。ルス S PLについても同様である。

(5) 上記では、表示色の指定に、カラーパレットを用いる間接指定方式を採用したが、直接指定方式を採用することもできる。 '

(6) 上記では、スライサ 118は、ポリゴン/スプライト共通データ C Iのフラグフィーノレドで、入力されたデータがポリゴンを描画するためのもの力ゝスプライトを描画するためのものかを判別する力ポリゴン/スプライト共通データ C Iと同時に入力される構造体インスタンスの特定ビット（第 79ビット）で、この判別を行うこともできる。

(7) 上記では、ポリゴンを三角形としたが、形状はこれに限定されない。また、スプライトを四角形としたが、形状はこれに限定されない。さらに、テクスチャの形状を三角形又は四角形としたが、テクスチャの形状もこれに限定されない。

(8)上記では、テクスチャを 2分割してしたが、分割数はこれに限定されなレヽ。また、ポリゴンにマッピングするテクスチャを直角三角形としたが、テクスチャの形状はこれに限定されず任意の形状とすることができる。

( 9 ) 上記では、メモリマネージャ 140によるテクスチャバッファ領域取得処理をハードワイヤードロジックにより達成した。しかし、 CPU 5によるソフトウェア処理でも達成は可能であり、その、上記ロジックが不要、処理に柔軟性を持たせられるという利点がある。ただし、新時間が遅くなる、 CPU 5が高速な応答をしなければならないので、プログラミング上の制限が多くなるとレ、つた欠点力 S発生する。ハードワイヤードロジックで誠するは、この欠点は発生しなレ、。

以上、本発明を実施例により詳細に説明したが、当餘にとっては、本発明が; Φ®中に説明した実施例に限定されるものではなレヽということは明らかである。本発明は、特許請求の範囲の記載により定まる本発明の趣旨及び範囲を i«することなく修正及び変更態様として実施することができる。

Claims

請求の範囲

1 . 複数のグラフィック要素からなる、 i!Eスクリーンに表示される画像を生成する画像生成装置であって、

ΐίίΙΞ複数のグラフィックス要素は、二次元空間に投影された三次元立体の各面の形状を表すための多角形状のグラフィック要素およひ己スクリーンの枠に平行な矩形状のグラフィック要素の任意の組み合わせからなり、 - 婦己多角形状のダラフィック要素を «するための第 1の表示情報を、所定形式のデータに変換する第 1のデータ変換手段と、

ilE矩形状のグラフィック要素を生成するための第 2の表示情報を、廳己所定形式のデータに変換する第 2のデータ変換手段と、

嫌己第 1のデータ変換手段および廳己第 2のデータ変換手段から受け取った tfJlB所定形式のデータに基づいて、 ΐΕスクリーンに表示される f己画像を生成する画 i ^ ^手段と、を備える画像生成装置。

2. 第 1の二次元直 ¾ 標系は、 tiff己グラフィック要素の ffrfEスクリーンへの表示に用いられる二次元座標系であり、

第 2の二次元直 ¾]¾標系は、 tfjf己グラフィック要素にマッビングされる画像データが配置される二次元座標系であり、

ΙίίΙΕ所定形式のデータは、複数の頂点ブイールドを含み、

嫌己頂点フィールドはそれぞれ、第 1フィーノレドと第 2フィールドとを含み、

廳第 1のデータ変換手段は、 tin己第 1の二次元直交座標系におけ,る編己多角形状のダラフイツク要素の頂点の座標を嫌己第 1フィーノレドに»し、かつ、描画モードに応じた形式で前記多角形状のダラフィック要素の頂点のパラメータを tin己第 2フィーノレドに格納し、歸己第 2のデータ変鮮段は、膽己第 1の二次元直標系における編己矩形状のダラフィック要素の頂点の座標を鎌己第 1フィーノレドに欄し、かつ、嫌己第 1の二次元直 ¾¾標系における l己矩形状のダラフィック要素の頂点の座標を tilt己第 2の二次元直交座標系へ写像した座標を firt己第 2フィーノレドに格納する、請求項 1記載の画像生成装置。

3. 歸己第 2のデータ変換手段は、嫌己第 2の表示情報に含まれる、廳己第 1の二次元直 ¾^標系における己矩形状のダラフィック要素の 1つの頂点の座標、及ひグラフィック要素のサイズ情報に基づレ、て、前記第 1の二次元直交座標系における他の 3つの頂点の一部または全部の座標を算出し、予め Ι ΙΞ第 2の表示情報に含まれる頂点の座標と算出された頂点の座標とを廳己第 1フィールドに欄し、力、予め^ IB第 2の表示情報に含まれる頂点の座標と算出された頂点の座標とを藤己第 2の二次元直 ¾¾標系へ写像した座標を^^し、生成された嫌己第 2の二次元直 ¾H標系の座標を嫌己第 2フィーノレドに格 Ml "る、請求項 2記載の画像生成装置。

4. 爾己第 2のデータ変換手段は、編己第 2の表示情報に含まれる、嫌己第 1の二次元直交座標系における前記矩形状のグラフィック要素の 1つの頂点の座標、前記グラフィック要素の錯率、及ひ蕭己グラフィック要素のサイズ情報に基づレヽて、編己第 1の二次元直魏標系における他の 3つの頂点の一部または全部の座標を算出し、予め前記第 2の表示情報に含まれる頂点の座標と算出された頂点の座標とを fillS第 1フィーノレドに¾¾¾し、カゝつ、予め ΙίίΐΞ第 2 の表示情報に含まれる頂点の座標と算出された頂点の座標とを fit己第 2の二次元直 ¾¾標系へ写像した座標をし、生成された編己第 2の二次元直 ¾¾標系の座標を第 2フィーノレドに格納する、請求項 2記載の画像生成装齓

5. 編己第 1のデータ変換手段は、肅己第 1の表示情報に含まれる、編己多角形状のダラフィック要素の頂点の肅己第 1の二次元直標系における座標を取得して前記第 1フィーノレドに格納し、，

嫌己描画モードがテクスチャマツビングでの描画を示している、藤己第 1のデータ変換手段は、廳己第 1の表示情報に含まれる、 ΙίΐΐΞ多角形状のグラフィック要素の頂点の廳第 2 の二次元直交座標系における座標を算出するための情報と遠近補正用パラメータとを取得し、漏己第 2の二次元直 ¾標系における頂点の座標を算出して、遠近補正を施し、遠近補正後の頂点の座標と ffrlE遠近補正用パラメータとを |ίϊ|Ξ第 2フィールドに格納し、

前記描画モードがグーローシエーディングでの描画を示している場合、前記第 1のデータ変換手段は、 fflt己第 1の表示情報に含まれる、編己多角形状のグラフィック要素の頂点のカラーデータを取得し、取得したカラーデータを廳己第 2フィーノレドに鶴内する、請求項 2記載の画像生成装置。 '

6. l己所定形式のデータは、当該データが tilt己多角形状のグラフィックス要素であるか ffJlE矩形状のグラフィックス要素であるかを示すフラダフィールドをさらに含み、

fiJlB第 1のデータ変換手段は、 tiHEフラグフィールドに当該データが鎌己多角形状のグラフィックス要素であることを示す情報を格納し、

ΙίίΐΞ第 2のデータ変換手段は、前記フラグフィールドに当該データが Ι5矩形状のグラフィックス要素であることを示す情報を格納する、請求項 2力ら 5記載の画像生成装 Mo

7. tfjf己画^:成手段は、 fflt己スクリーンを構成するライン単位で、所定のライン順序に従って描画処理を行い、

廳己第 1のデータ変換手段は、複数の編己第 1フィーノレドに含まれる頂点の座標の順が、前記所定のライン II醉におレヽて頂点が出現する順に一 ¾τΤるように、 ΙίίΙΕ頂点フィールドの内容を入浦え、

爾己第 2のデータ変換手段は、膨矩形状のグラフィック要素の頂点の座標の順が、 m 定のライン順序にぉレヽて頂点が出現する順に一るように、 ΙίίΙΕ各頂点フィ一ノレドにデータを格納する、請求項 2から 6記載の画像生成装 go

8. 纏画像生成手段は、

HUB所定形式のデータを受け取って、 ffit己第 1フィーノレドに格納された頂点の座標に基づレヽて、 tfilEスクリーンの描画のラインと ffif己グラフィック要素の辺との 2つの交点の座標を算出し、そのを算出して第 1のデータとし、かつ、第 2フィーノレドに ¾内された頂点のパラメータに基づいて、 tilt己 2つの交点におけるパラメータを算出し、その^を算出して第 2のデータとし、力、 tiff己第 2のデータを flit己第 1のデータで除して fi!lH第 1の二次元座標系における単 ^標当りの当該パラメータの変化量を求める交点算出手段を含む請求項 2記載の画像生成装置。

9. 編己画像生成手段は、

mm, 1フィーノレドに格納された頂点の座標に基づレ、て、編己スクリーンの描画 ^のラインと it己グラフィック要素の辺との 2つの交点の座標を算出し、その^^を算出して第 1のデ →とする交点算出手段を含み、

受け取った ffjf己所定形式のデータに含まれる前記フラグフィールドが、鎌己多角形状のダラフィック要素であることを示 1~ ^、廳己交点算出手段は、藤己描画モードに応じて fillE第 2 ブイ一ノレドに格された頂点のパラメータに基づいて、 ΙΞ 2つの交点におけるパラメータを算出し、その差分を算出して第 2のデータとし、

受け取った tin己所定形式のデータに含まれる廳己フラダフィ—ルドが、 tins矩形状のダラフイツク要素であることを示 ΙίίΐΞ交点算出手段は、廳己第 2フィールドに含まれる嫌己第 2の二次元直 ¾!1標系における頂点の座標に基づレヽて、 ιίίΐΕ 2つの交点におけるパラメータとしての、前記 2つの交点の前記第 2の二次元直交座標系における座標を算出し、その差分を算出して第 2のデータとし、

ffllE交点算出手段は、前記第 2のデータを ΙΞ第 1のデータで除して前記第 1の二次元座標系における単 fi 標当りの当該パラメータの変化量を求める、

1 0. 受け取つた所定形式のデータに含まれる ffl!Bフラダフィールドが鎌己多角形状グラフィック要素であることを示し、かつ、描画モードがテクスチャマッピングでの描画であることを示してヽる^ \ 編己交点算出手段は、 ΙίίΙ己第 2フィールドに欄されている遠近補正後の頂点の座標と遠近補正用パラメータとに基づレ、て、 2つの交点の遠近補正後の頂点の座標と遠近補正用パラメータとを算出し、その、を算出して tiff己第 2のデータとし、受け取った Ι ΐΞ所定形式のデータに含まれる ffilEフラダフィ一ノレドが ffifS多角形状グラフィック要素であることを示し、かつ、 flit己描画モードがグーローシエーディングでの描画であることを示している、 tiHB交点算出手段は、嫌己第 2フィールドに格納されているカラーデータに基づいて、 lift己 2つの交点のカラーデータを算出し、そのカラーデータの ^^を算出して藤己第 2のデータとする、請求項 9記載の画像生成装置。

1 1 . fB画像生成手段は、 - lift己交点算出手段により算出された、前記第 1の二次元直交座標系の単位座標当たりの当該パラメータの変化量を、肅己 2つの交点のレヽずれか一方の嫌己パラメータに順口えていき、前記 2つの交点間の l己第 1の二次元直交座標系の各座標におけるパラメータを算出する加算手段をさらに含む請求項 8記載の画像生成装置。

1 2 . 嫌己画像生成手段は、

嫌己矩形状のグラフィック要素に対して、 tfflB交点算出手段により算出された、 IB第 1の二次元直 ¾¾標系の単ィ继標値当たりの嫌己第 2の二次元直魏標系の座標の変化量を、編己 2つの交点のいずれ力—方の肅己第 2の二次元直標系における座標に順 ¾WWえていき、前記 2つの交点間の前記第 1の二次元直交座標系の各座標における前記第 2の二次元直交座標系の座標を算出する加算手段をさらに含み、

ΜΙΕ¾]算手段は、 ΙίίΐΞ描画モードがテクスチヤマツビングでの描画を示している漏己多角形状のダラフィック要素に対して、 t lt己第 1の二次元直交座標系の単位座標値当たりの前記第 2 の二次元直 ¾¾標系における遠近補正後の頂点の座標と遠近補正用パラメータの変化量を、前記 2つの交点のレ、ずれ力一方の己第 2の二次元直 ¾J¾標系における遠近補正後の頂点の座標と遠近補正用パラメータに順 ¾fc¾えていき、 tiltS 2つの交点間の遠近補正後の頂点の座標と遠近補正用パラメータを算出し、 '

^!¾)[]算手段は、 ΙίίΙΞ描画モードがグーローシエーディングでの描画を示している] ΙίίΙ己多角形状のグラフィック要素に対して、膽己交点算出手段により算出された、 it己第 1の二次元直

¾¾標系の単ィ標当たりのカラーデータの変化量を、 tufS 2つの交点のいずれ力一方の力ラ一データに順 ¾¾)Πえてレ、き、 ΙίίΙΒ 2つの交点間の IS第 1の二次元直 ¾¾標系の各座標におけるカラーデータを算出する、請求項 1 0記載の画像生成装置。

1 3 . 所定纖 IJに従って、描画処理における廳己多角形状のグラフィック要素およひ ίίΐΞ 矩形状のダラフィック要素の描画優先順位を決定するマージソート手段をさらに備え、

tins第 1の表示情報は、嫌己描画優先順位が高い順に予め第 1の配列に格納され、

llE第 2の表示情報は、漏己描画優先順位が高レ、順に予め第 2の配列に格納され、 tilt己マージソート手段は、 tfrt己第 1の表示情報と tiiia第 2の表示情報との in己描画優先 ji面位を比較し、

tiff己第 1の表示情報の己描画優先順位が tfllB第 2の表示情報の tilt己描画優先順位より高レヽ ΙίίΙΕマージソート手段は、 tilt己第 1の配列から肅己第 1の表示情報を読み出し、 tins第 2の表示情報の tine描画優先順位が編己第 1の表示情報の ffif己描画優先順位より高レヽ ^, 嫌己マージソート手段は、 ttllB第 2の配列から漏己第 2の表示情報を読み出し、脑マージソート手段は、第 1の表示情報を読み出したは、当該第 1の表示情報を単一のデータ列として出力し、 tiff己第 2の表示情報を読み出した場合は、当該第 2の表示情報を廳己単一のデータ列として出力する、請求項 1から 1 2記載の画像生成装

1 4. 所定のライン順序に従って行う描画処理にぉレ、て、 tinsグラフィック要素の複数の頂点の前記第 1の二次元直交座標系における座標のうち、前記所定のライン順序にぉレヽて最も早く出現する頂点の座標を出現頂点座標としたときに、嫌己所定顯 IJは、鎌己出現頂点座標が tiff己所定のライン順序において早く出現する' tin己グラフィック要素の ffrlE描画優先順位が高くなるように定められる、請求項 1 3記載の画像生成装 go

1 5 . lilf己マージソート手段は、前記出現頂点座標が同じ値を示している場合、前記第 1 の表示情報に含まれる表示深度情報と SilfE第 2の表示情報に含まれる表示深度情報と、を比較し、より奥に描画される方の嫌己グラフィック要素の tiff己描画優feJ頃位が高いと判 ¾H "る、請求項 1 4記載の画像生成装置。

1 6 . fillEマージソート手段は、腿己出現頂,確標が、最初に描画するラインょり前に位置するは、当該出現頂点座標を最初に描画するラインに相当する座標に置き換えて、 l己描画優先順位を決定する、請求項 1 5記載の画像生成装置。 ,

1 7. tfif己マージソート手段は、ィンタレース表示力 S行われる^、 t f!E出現頂点座標が、奇数フィールドぉよび癒フィールドのうちの表示のフィールドで描画されなレ、ラインに相当する^、そのラインの次のラインに相当する座標に当該出現頂点標を置き換えて扱う、請求項 1 6記載の画像生成装置。

1 8 . 多角形状のグラフィック要素にテクスチャをマッピングするテクスチャマッピング装置であって、

嫌己テクスチャは複数の切片に分割され、 ΙΞテクスチャがグラフィックス要素にマツビングされる態様で配置される第 1の二次元テクセル空間において少なくとも 1つの嫌己切片が回動されて、 fin己切片の全てが、 isテクスチャがメモリに■される態様で配置される第 2の二次元テクセル空間に配置され、

fif己第 2の二次元空間に配置される嫌己切片の全てが格納されている二次元配列から tiff己複数の切片を読み出す読出手段と、

読み出された編己複数の切片を結合する結合手段と、

ffit己複数の切片を結合して得られた廳己テクスチャを肅己多角形状のダラフィック要素にマッビングするマツビング手段と、を備えるテクスチャマツビング装置。

1 9. 前記多角形状のグラフィック要素は、三角形状のグラフィック要素であり、前記テクスチャは、三角形状のテクスチャである、請求項 1 8記載のテクスチャマッピング装置。 -

2 0. 鎌己テクスチャは、 2つの MIS切片に分割され、そのうちの 1つの tins切片が回転及ひ動されて、鎌己 2つの切片が鎌己二次元配列に欄されている、請求項 1 9記載のテクスチヤマッピング装置。

2 1 . tfjf己三角形状のテクスチヤは、 ti!E第 2の二次元テクセル空間の第 1座標軸にな辺と肅己第 1座標軸に直交する第 2座標軸に TOな辺とを有する直角三角形状のテクスチャであり、 ¹

ΙίϊΙ己直角三角形状のテクスチャは、前記第 1座標軸あるいは前記第 2座標軸のいずれかに平行な S によって、廳己 2つの切片に分割されており、

tiff己 1つの切片が 1 8 0度回ひ移動されて、 tufS 2つの切片が廳己二次元配列に格納されている、請求項 2 0記載のテクスチャマッピング装置。

2 2. 廳己テクスチャの嫌己二次元配列への ¾¾¾形態として、第 1 形態及び第 2 TO 形態が用意されており、

廳己テクスチャは、複数のテクセルからなり、

肅己第 1格納形態では、編己第 2の二次元テクセル空間の第 1座標軸あるいは編己第 1座標軸に直交する第 2座標軸のレ、ずれかに、 φίϊカっ一次元に並んだ第 1の所定数のテクセルを 1 単位とし、その 1単位のテクセルがメモリの 1ヮードに^されるように、 tit己全ての切片が ΙίίΐΞ二次元配列に格納され、

前記第 2格納形態では、前記第 2の二次元テクセル空間に二次元に並んだ第 2の所定数のテクセノレを 1単位とし、その 1単位のテクセルが tillEメモリの 1ワードに ¾¾¾されるように、前記全ての切片が tif 二次元配列に格納される、請求項 1 8力ら 2 1記載のテタスチヤマツピング装置。

2 3. 前記テタスチヤの繰り替えしマツビングが行われる場合は、前記分割並びに前記回 ^¾ひ動なしに、廳己テクスチャは謙己二次元配列に欄されており、漏己読出手段は、前記二次元配列から藤己テクスチャを読出し、結合手段は、結合処理を行わず、 ΙίΠΞマツピング手段は、前記読出手段が読み出した編己テタスチヤを tilt己多角形状のダラフィック要素にマッビングする、請求項 1 8から 2 1記載のテクスチャマツビング装置。

2 4 . バイリニアフィルタリングを実行する画像処¾¾置であって、

テクスチャが複数の切片に分割され、 tilt己テクスチャが多角形状のグラフィック要素にマツビングされる態様で配置される第 1の二次元テクセル空間において少なくとも 1つの嫌己切片が 1 8 0度回^ひ動されて、 ΐΙίΐΞ切片の全てが、 tiff己テクスチャがメモリに格納される態様で配置される第 2の二次元テクセル空間に配置されており、カゝつ、 ΙίίΐΕ第 2の二次元テクセル空間においてバイリ -ァフイノレタリングで用いるテクセルが l己切片に |«して配置されるように、爾己切片の全てが二次元配列に格納され、

嫌己ダラフィック要素に含まれるピクセルが写像される ΙίίΐΕ第 1の二次元テクセル空間の座標に対応する前記第 2の二次元テクセル空間における座標（S， T) を算出する座標算出手段と、

写像された編己ピクセルに対応する標 (S , T) 、 1 8 0度回転及ひ移動なしに前記二次元配列にされた嫌己切片に含まれる齢、嫌己第 2の二次元テクセル空間の座標 (S , T)ゝ座標（S + l， T)ヽ座標（S， T+ 1 )、及び座標 (S + l , T+ 1 ) に位 Ml "る 4つのテクセルを読み出し、写像された肅己ピクセルに対応する標 (S , T) 力 1 8 0度回転及ひ動して爾己二次元配列に欄された編己切片に含まれる、編己第 2の二次元テクセノレ空間の座標（S， T)、座標 (S - 1 , Τ)、座標（S， T— 1 )、及び座標（S— 1， T— 1 ) に位置する 4つのテクセルを読み出す読出手段と、

肅己読出手段が読み出した嫌己 4つのテクセルを用いて、写像された廳己ピクセルのバイリユアフィルタリングを "るバイリユアフィルタリング紫亍手段と、を備える画

2 5 . ffff己多角形状のグラフィック要素は、三角形状のグラフィック要素であり、 tilt己テクスチャは、三角形状のテクスチャである、請求項 2 4記載の画像処¾¾置。

2 6 . tilt己テクスチャは、 2つの前記切片に分割され、そのうちの 1つの前記切片が 1 8 0度回転及ひ移動されて、廳己 2つの切片が iflH二次元配列に欄されている、請求項 2 5記載の画像処職

2 7. ttJt己三角形状のテクスチヤは、嫌己第 2の二次元テクセノレ空間の第 1座標軸に⁵ 亍な辺と fflf己第 1座標軸に直交する第 2座標軸に亍な辺とを有する直角三角形状のテクスチャであり、

ΙίίΙΞ直角三角形状のテクスチャは、 ffllE第 1座標軸あるいは tUlS第 2座標軸のレ、ずれかに平行な S によって、 ΙΐίΐΒ 2つの切片に分割されている、請求項 2 6記載の画像処¾¾

2 8 . 嫌己テクスチャの廳己二次元配列の欄形態として、第 1格納形態及び第 2 形態が用意されており、廳己テクスチャは、複数のテクセルからなり、

己第 1格納形態では、前記第 2の二次元テクセル空間の第 1座標軸あるいは前記第 1座標軸に直交する第²座標軸のレ、ずれかに、平行かつ一次元に並んだ第 1の所定数のテクセルを 1 単位とし、その 1単位のテクセルがメモリの 1ワードに格納されるように、 ΐ ΐΕ全ての切片が ΙίίΐΞ二次元配列に格納され、

ffJt己第 2格納形態では、前記第 2の二次元テクセル空間に二次元に並んだ第 2の所定数のテクセルを 1単位とし、その 1単位のテクセルが鎌己メモリの 1ヮードに搬されるように、前記全ての切片が ΙίίΙΒ二次元配列に格納される、請求項 2 4から 2 6記載の画像処3¾置。

2 9 . 廳己テタスチヤの繰り替えしマッビング; ^行われる：^は、 l己分割並びに tiff己回転及ひ移動なしに、嫌己テクスチャは ΙίίΐΞ二次元配列に格納されており、藤読出手段は、前記第 2の二次元テクセル空間の座標 (S , T)、座標 (S + l , Τ)、座標 (S , Τ十 1 )、及び座標（ S + 1， T+ 1 ) に位置する 4つのテクセルを読み出す、請求項 2 4から 2 8記載の画像処職置。

3 0 . 三角形状のグラフィック要素にテクスチャをマッピングし、嫌己グラフィックス要素を構成する各ピクセルの描画処理を行う画像処置であって、

ピクセルの描画が行われる二次元直 ¾¾標系を第 1の座標系とし、 ffit己第 1の座標系における座標を（X， Y) で表し、

fiJlEテクスチャを構成する各テクセルが前記ダラフィックス要素にマッビングされる態様で配置される二次元直 ¾1標系を第 2の座標系とし、漏己第 2の座標系における座標を（U， V) で表し、

廳己各テクセルがメモリに格納されるで配置される二次元直 3¾1標系を第 3の座標系とし、前記第 3の座標系における座標を（S， T) で表し、

編己各テクセルのうちで最大の V座標を持つテクセルの V座標に基づいて V座標閾値が定められ、

嫌己第 1の座標系におけるピクセルの座標 (X, Y) を ΙΞ第 2の座標系に写像し、 Ιίίΐ己ピクセルの座標 (U, V) を求める座標算出手段と、

Hfrf己ピクセルの V座標が爾己 V座標閾値以下の、謙己ピクセルの座標 (u, V) を漏己第 3の座標系における fillEピクセルの座標（S， T) とし、 fi!f己ピクセルの V座標が IfJlEV座標閾値を超える^ \ ΙίίΙΒ各ピクセルの座標 (U, V) を 1 8 0度回転及び移動して嫌己第 3 の座標系における ΜΙΒピクセルの座標 (S , Τ) に変換する座標変換手段と、

illE各ピクセルの座標 ( S , T) に基づいてテクセノータを fillEメモリカゝら取得する読出手段と、を備える画像処 aggo

31. ΙίΓίΞ 標変換手段は、テクスチャの繰り返しマッピングが行われる、 ffflEピクセルの V座標が fijf己 V座標閾値以下力かにかかわらず、 U座標の上 fiMビット（Mは 1以上の δ¾) を「0」に置き換えた値を it己ピクセルの S座標とし、 V座標の上位 Nビット（Nは 1以上の皿）を「0」に置き換えた値を fflf己ピクセルの T座標として、媚己第 2の座標系における廳己各ピクセルの座標 (U, V)を ffilB第 3の座標系における HE各ピクセルの座標（S, T) に変換する、請求項 30記載の画像処¾¾置。

32. 嫌己ピクセルの V座標が ΜΙΞ V座標閾値以下の齢、 tiflE読出手段は、編己第 3の座標系における座標 (S, T)、座標 (S+1, Τ)、座標 (S, T+l)、及び座標（S+1, Τ + 1 ) に位置する 4つのテクセルを読み出し、

iffsピクセルの V座標が肅己 V座標閾値を超える、廳己読出手段は、編己第 3の座標系における座標 (S, T)、座標（S— 1， Τ)、座標（S, Τ— 1)、及び座標（S— 1， T-1) に位置する 4つのテクセルを読み出し、

漏己画像処蝶置は、 ¹

tiif己読出手段が読み出した ΙΞ 4つのテクセルを用いて、 tiltfijS標（S， T) に写像される tiilEピクセルのバイリニアフィノレタリングを薪汁るバイリニアフィルタリング菊亍手段をさらに備える請求項 30又は 31記載の画像処3¾置。

33. 多角形状のグラフィック要素にマッピングされるテクスチャを複数の切片に分割するステップと、

ΙίίΙ己テクスチャが ffrf己グラフィック要素にマツビングされる態様で配置される第 1の二次元テクセル空間において少なくとも 1つの tiff己切片を回転及び移動して、 ffrf己テクスチャがメモリに内される態様で配置される第 2の二次元テクセル空間に配置された全ての l己切片を、

Ifjf己テクスチャを分割に二次元配列に TOしたに要する記憶容量より少なレヽ記憶量の記憶領域に格納される二次元配列に格納するステップと、を含むテクスチャ格納方法。

34. tirt己テクスチャの廳己二次元配列の欄形態として、第 1 形態及び第形態が用意され、

ΙΞテクスチャは、複数のテクセルからなり、

編己第 1¾ ^形態では、格納する ftif己ステップは、己第 2の二次元テクセル空間の第 1座標軸あるいは ΙΐίΐΕ第 1座標軸に直交する第 2座標軸の、ずれかに、 ψ ^かつ一次元に並んだ第 1の所定数のテクセルを 1単位とし、その 1単位のテクセルが記憶装置の 1ヮードに格納されるように、前記全ての切片を前記二次元配列に格納し、

ΙίίΐΞ第 2格納形態では、欄する編己ステップは、 ilB第 2の二次元テクセル空間に二次元に並んだ第 2の所定数のテクセノレを 1単位とし、その 1単位のテクセルが ¾ilt己記憶装置の 1ヮードに格納されるように、鎌己全ての切片を嫌己二次元配列にする、請求項 3 3記載のテクスチヤ格納方法。

3 5 . 棚する嫌己ステップは、 m 2の二次元テクセル空間にぉレヽて近傍に配置される前記切片同士の間が空き領域になるように、前記全ての切片を前記二次元配列に格納し、前記テクスチャ格納方法は、

嫌己空き領域に、所定の画像処理に利用する画像データが配置されるように、 IE画像データを ΙίίΐΕ二次元配列に格納するステップをさらに含む請求項 3 3又は 3 4記載のテクスチャ格納方法。

3 6 . 前記多角形状のグラフィック要素は、三角形状のグラフィック要素であり、前記テクスチャは、三角形状のテクスチャである、請求項 3 3から 3 5記載のテクスチャ格納方法。

3 7 . 分割する前記ステップは、前記テクスチャを、 2つの前記切片に分割し、格納する前記ステップは、前記 2つの切片のうちの 1つの前記切片を回転及び移動して、前記 2つの切片を tiff己二次元配列に格納する、請求項 3 6記載のテクスチャ格納方法。

3 8 . 前記三角形状のテタスチヤは、前記第 2の二次元テクセノレ空間の第 1座標軸に平行な辺と l己第 1座標軸に直交する第 2座標軸に亍な辺とを有する直角三角形状のテクスチャであり、

分割する ffilSステップは、嫌己直角三角形状のテクスチャを、編己第 1座標軸あるいは嫌己第 2座標軸のレ、ずれかに TOな,によって、 ffft己 2つの切片に分割し、

欄する廳己ステップは、 E 1つの切片を 1 8 0度回ひ移動して、嫌己 2つの切片を肅己二次元配列に格納する、請求項 3 7記載のテクスチャ格納方法。 '

3 9 . lift己テクスチャの繰り替えしマッビングが行われるは、分割するステップはされず、

格納する肅己ステップは、鎌己回転及ひ移動なしに、 ΙίίΙΕテクスチャを漏己二次元配列に格納する、請求項 3 3から 3 8記載のテクスチャ格納方法。

4 0 . 複数のグラフィック要素からなる、スクリーンに表示される画像を生成する画像生成装置であって、

tilt己ダラフィック要素にマッビングするためのテクスチャデータを外部のメモリから読み出すための要求を行うデータ要求手段と、

IEメモリ力、ら読み出されたテクスチャデータを一時的に保管するテクスチャバッファ手段と、

廳己テクスチャバッファ手段の領域を分割し、新たに描画を開始する鎌己グラフィック要素にマッピングされるテクスチャデータを内するために当該テクスチャデータのサイズに応じた領域の割り当てと、描画が完了した tilt己グラフィック要素にマッピングされているテクスチャデータを格納していた領域の解放と、を行うテクスチャバッファ管理手段と、を備える画像生成装置。

4 1 . tflt己複数のグラフィックス要素は、二次元空間に投影された三次元立体の各面の形状を表すための多角形状のグラフィック要素および l己スクリーンの枠に TOな矩形状のダラフィック要素の任意の組み合わせからなり、 - 嫌己テクスチャバッファ管理手段は、 Ι ΐΞ矩形状のグラフィック要素にマッピングされるテタスチヤデータの格納領域として、当該テクスチャデータの一部分のみ力 S搬内可能なサイズを割り当て、 fillB多角形状のグラフィック要素にマッピングされるテクスチャデータの格納領域として、当該テクスチャデータの全体が格納可能なサイズを割り当てる、請求項 4 0記載の画像生成装 Mo

4 2. tfllEデータ要求手段は、 ffilE矩形状のグラフィック要素にマッピングされるテクスチヤデータを要求する際には、描画が進むに従ってマッピングするテクスチャデータを部分単位で要求し、廳己多角形状のグラフィック要素にマッピングされるテクスチャデータを要求する際には、マッピングするテクスチャデータの全体を一括して要求する、請求項 4 1記載の画像装齓

4 3. 編己テクスチャバッファ管理手段は、嫌己テクスチャバッファ手段の各領域を管理する複数の構造体インスタンスを用いて前記テクスチャバッファ手段を管理する、請求項 4 0 から 4 2に記載の画像生成装

4 4. 廳己複数の構造体ィンスタンスは、管理する領域のサイズに応じて複数のグノ! ^プに分けられ、 ΐίΐΞクン! ^プ内の ttri¾f造体インスタンスは、リング状に互いがリンクされている、請求項 4 3に記載の画像生成装置。

4 5. 全ての ttlt¾ 造体ィンスタンスを初期値に設定する構造体ネ刀期化手段をさらに備える、請求項 4 3又は 4 4に記載の画像生成装置。

4 6. 謙造体初期化手段が、 tijtat造体ィンスタンスを初期値に設定するために I5 構造体ィンスタンスにアクセスする間隔を設定する制御レジスタをさらに備え、

編己制御レジスタには、外部からアクセス可能である、請求項 4 5に記載の画^^齓 4 7. 嫌己テクスチャバッファ手段は、嫌己画胜成装置および外部の機能ユニットが共有するメモリ上に、任意の位置及び/又はサイズで構成可能である、請求項 4 0から 4 6 に記載の画像生成装置。