JPH11306381A - グラフィック演算装置およびその方法 - Google Patents

Abstract

(57)【要約】 【課題】 小規模な装置構成で、高画質を安定して提供
できるグラフィック演算装置を提供する。 【解決手段】 相互に異なる縮小率に対応した複数のテ
クスチャデータを記憶したＤＲＡＭと、同時に処理が実
行される複数の画素のうち、処理対象となっている単位
図形の内側に位置する画素のなかから、代表点となる画
素を決定する代表点決定回路３０１と、前記決定された
代表点に対応する前記同次座標（ｓ，ｔ）および同次項
ｑから縮小率を決定する縮小率演算回路３０４と、前記
同時に処理が実行される複数の画素の各々について、前
記決定された縮小率、前記同次座標（ｓ，ｔ）および同
次項ｑによって特定されるテクスチャデータをＤＲＡＭ
から読み出すテクスチャデータ読み出し回路３０５とを
を有する。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、高画質の画像を提
供できるグラフィック演算装置およびその方法に関す
る。

【０００２】

【従来の技術】種々のＣＡＤ(Computer Aided Design)
システムや、アミューズメント装置などにおいて、コン
ピュータグラフィックスがしばしば用いられている。特
に、近年の画像処理技術の進展に伴い、３次元コンピュ
ータグラフィックスを用いたシステムが急速に普及して
いる。このような３次元コンピュータグラフィックスで
は、各画素（ピクセル）に対応する色を決定するとき
に、各画素の色の値を計算し、この計算した色の値を、
当該画素に対応するディスプレイバッファ（フレームバ
ッファ）のアドレスに書き込むレンダリング(Renderin
g) 処理を行う。レンダリング処理の手法の一つに、ポ
リゴン（Polygon)レンダリングがある。この手法では、
立体モデルを三角形の単位図形（ポリゴン）の組み合わ
せとして表現しておき、このポリゴンを単位として描画
を行なうことで、表示画面の色を決定する。

【０００３】ポリゴンレンダリングでは、物理座標系に
おける三角形の各頂点についての、座標（ｘ，ｙ，ｚ）
と、色データ（Ｒ，Ｇ，Ｂ）と、張り合わせのイメージ
パターンを示すテクスチャデータの同次座標（ｓ，ｔ）
および同次項ｑの値とを三角形の内部で補間する処理が
行われる。ここで、同次項ｑは、簡単にいうと、拡大縮
小率のようなもので、実際のテクスチャバッファのＵＶ
座標系における座標、すなわち、テクスチャ座標データ
（Ｕ，Ｖ）は、同次座標（ｓ，ｔ）を同次項ｑで除算し
た（ｓ／ｑ，ｔ／ｑ）＝（ｕ，ｖ）に、それぞれテクス
チャサイズＵＳＩＺＥおよびＶＳＩＺＥを乗じた乗算結
果に応じたものとなる。

【０００４】このようなポリゴンレンダリングを用いた
３次元コンピュータグラフィックシステムでは、描画を
行う際に、テクスチャデータをテクスチャバッファから
読み出し、この読み出したテクスチャデータを、立体モ
デルの表面に張り付け、リアリティの高い画像データを
得るテクスチャマッピング処理を行う。なお、立体モデ
ルについてテクスチャマッピングを行なうと、各画素毎
に、張り付けを行なうテクスチャデータが示す画像の拡
大縮小率が変化する。

【０００５】ところで、テクスチャマッピングを行なう
際に、高画質を得る手法として、ＭＩＰ(Multum In Par
vo) ＭＡＰ（複数解像度テクスチャ）フィルタリングが
ある。このＭＩＰＭＡＰフィルタリングは、図９に示す
ように、複数の異なる縮小率のそれぞれに対応した、複
数のフィルタ処理済みのテクスチャデータ２００，２０
１，２０２，２０３を予め用意し、各画素の縮小率２０
４に対応したテクスチャデータを選択２０５すること
で、縮小率６に応じた最適なテクスチャデータ２０６を
使用するものであり、イメージの縮小に伴う情報欠落に
起因するエイリアシングの影響を抑制できる。

【０００６】以下、ＭＩＰＭＡＰフィルタリングを行な
った場合のテクスチャマッピング処理装置を説明する。
図１０は、テクスチャマッピング装置２１０を説明する
ための図、図１１はテクスチャマッピング装置２１０に
おける処理のフローチャートである。 ステップＳ１：先ず、テクスチャマッピング装置２１０
は、三角形の各頂点ついての同次座標および同次項を示
す（ｓ₁ ，ｔ₁ ，ｑ₁ ），（ｓ₂ ，ｔ₂ ，ｑ₂），（ｓ
₃ ，ｔ₃ ，ｑ₃ ）データを入力する。 ステップＳ２：次に、テクスチャマッピング装置２１０
は、入力した各頂点の（ｓ₁ ，ｔ₁ ．ｑ₁ ），（ｓ₂ ，
ｔ₂ ，ｑ₂ ），（ｓ₃ ，ｔ₃ ，ｑ₃ ）データを線形補間
して、三角形の内部の各画素の同次座標および同次項を
示す（ｓ，ｔ，ｑ）データを求める。

【０００７】ステップＳ３：テクスチャマッピング装置
２１０は、内蔵した縮小率算出装置２１２において、三
角形の内部の各画素の（ｓ，ｔ，ｑ）データから、各画
素の縮小率ｌｏｄを求める。 ステップＳ４：テクスチャマッピング装置２１０は、各
画素の（ｓ，ｔ，ｑ）データについて、ｓデータをｑデ
ータで除算したｕデータと、ｔデータをｑデータで除算
したｖデータとを算出し、テクスチャ座標データ（ｕ，
ｖ）を求める。次に、テクスチャマッピング装置２１０
は、縮小率算出装置２１２で算出した縮小率ｌｏｄと、
テクスチャ座標データ（ｕ，ｖ）とから、テクスチャバ
ッファ２１１における物理アドレスであるテクスチャア
ドレス（Ｕ，Ｖ）を求める。

【０００８】ステップＳ５：テクスチャマッピング装置
２１０は、テクスチャアドレス（Ｕ，Ｖ）をテクスチャ
バッファ２１１に出力し、テクスチャデータ（Ｒ，Ｇ，
Ｂ）を読み出す。 ステップＳ６：テクスチャマッピング装置２１０は、ス
テップＳ５で読み出しテクスチャデータに所定の処理を
施した画素データＳ２１０をディスプレイバッファ２１
３に書き込む。これにより、テクスチャバッファ２１１
に記憶されている、複数の異なる縮小率のそれぞれに対
応した複数のテクスチャデータのうち、縮小率ｌｏｄに
対応したテクスチャデータについてのアクセスが実現さ
れる。

【０００９】また、高速な描画を実現するために、複数
の画素について並行してテクスチャマッピング処理を行
い、それらの画素データをディスプレイバッファに同時
に書き込む高速テクスチャマッピング装置がある。この
ような高速テクスチャマッピング装置では、図１２に示
すように、三角形の頂点についての（ｓ１，ｔ１，ｑ
１），（ｓ２，ｔ２，ｑ２），（ｓ３，ｔ３，ｑ３）デ
ータを、ｎ個のテクスチャマッピング装置２１０₁ 〜２
１０_n で並行して処理し、その処理結果である画素デー
タＳ２１０₁ 〜Ｓ２１０_n をディスプレイバッファに同
時に書き込む。すなわち、複数の画素についてのテクス
チャマッピング処理が並行して（同時に）行なわれる。

【００１０】なお、テクスチャマッピング処理は、単位
図形である三角形を単位として行なわれ、テクスチャデ
ータの縮小率などの処理条件が三角形を単位として決定
され、同時に処理が行なわれる複数の画素のうち、当該
三角形の内側に位置する画素についての処理結果のみが
有効とされ、当該三角形の外側に位置する画素について
の処理結果は無効とされる。

【００１１】

【発明が解決しようとする課題】しかしながら、縮小率
ｌｏｄを求める演算には、多数の乗算および除算が含ま
れており、膨大な演算量を要する。従って、図１２に示
すように、ｎ個のテクスチャマッピング装置２１０₁ 〜
２１０_n の各々に、縮小率算出装置２１２₁ 〜２１２_n
を内蔵すると、高速処理は実現できるが、装置が大規模
化していまうという問題がある。このような問題を解決
するために、並行して処理を行なう複数のテクスチャマ
ッピング装置のうち、一のテクスチャマッピング装置に
のみ縮小率算出装置を内蔵し、当該テクスチャマッピン
装置の処理対象となる画素を縮小率を求める上での代表
点とし、当該縮小率算出装置で求められた縮小率を、全
てのテクスチャマッピング装置で用いる方法が考えられ
る。この場合には、同時に処理を行なう複数の画素のう
ち、代表点となる画素の位置が固定となる。従って、同
時に処理が行なわれる複数の画素のうちに、前述した単
位図形である三角形の外側に位置する画素が代表点とな
る可能性がある。しかしながら、当該三角形の内側と外
側とでは、縮小率が大きく異なることがあり、処理対象
となっている三角形の外側に位置する画素が代表点とな
ると、当該三角形の内側に位置する画素について、最適
なテクスチャデータを選択できない。その結果、画質が
大きく低下するという問題がある。

【００１２】本発明は上述した従来技術の問題点に鑑み
てなされ、小規模な装置構成で、高画質を安定して提供
できるグラフィック演算装置およびその方法を提供する
ことを目的とする。

【００１３】

【課題を解決するための手段】上述した従来技術の問題
点を解決し、上述した目的を達成するために、本発明の
第１の観点のグラフィック演算装置は、立体モデルを共
通の処理条件が適用される複数の単位図形の組み合わせ
で表現し、各画素についての画像データに含まれる同次
座標（ｓ，ｔ）および同次項ｑから縮小率を決定し、当
該決定した縮小率に応じたテクスチャデータを前記単位
図形と対応付けるグラフィック演算装置であって、相互
に異なる縮小率に対応した複数のテクスチャデータを記
憶した記憶手段と、同時に処理が実行される複数の画素
のうち、処理対象となっている前記単位図形の内側に位
置する画素のなかから、代表点となる画素を決定する代
表点決定手段と、前記決定された代表点に対応する前記
同次座標（ｓ，ｔ）および同次項ｑから縮小率を決定す
る縮小率決定手段と、前記同時に処理が実行される複数
の画素の各々について、前記決定された縮小率、前記同
次座標（ｓ，ｔ）および同次項ｑによって特定されるテ
クスチャデータを前記記憶手段から読み出す読み出し手
段とを有する。

【００１４】本発明の第１の観点のグラフィック演算装
置では、先ず、代表点決定手段において、同時に処理が
実行される複数の画素のうち、処理対象となっている前
記単位図形の内側に位置する画素のなかから、代表点と
なる画素が決定される。次に、縮小率決定手段におい
て、前記決定された代表点に対応する前記同次座標
（ｓ，ｔ）および同次項ｑから縮小率が決定される。次
に、読み出し手段において、前記同時に処理が実行され
る複数の画素の各々について、前記決定された縮小率、
前記同次座標（ｓ，ｔ）および同次項ｑによって特定さ
れるテクスチャデータが、前記記憶手段から読み出され
る。

【００１５】また、本発明の第２の観点のグラフィック
演算装置は、立体モデルを共通の処理条件が適用される
複数の単位図形の組み合わせで表現し、イメージを示す
テクスチャデータを前記単位図形と対応付けるグラフィ
ック演算装置であって、相互に異なる縮小率に対応した
複数のテクスチャデータを記憶した記憶手段と、前記単
位図形の頂点について、３次元座標（ｘ，ｙ，ｚ）、Ｒ
（赤），Ｇ（緑），Ｂ（青）データ、同次座標（ｓ，
ｔ）および同次項ｑを含むポリゴンレンダリングデータ
を生成するポリゴンレンダリングデータ生成手段と、前
記単位図形の頂点のポリゴンレンダリングデータを補間
して、前記単位図形内に位置する画素の画像データを生
成するデータ補間手段と、各画素についての前記画像デ
ータに含まれる同次座標（ｓ，ｔ）および同次項ｑから
縮小率を決定し、当該決定した縮小率に応じたテクスチ
ャデータを前記単位図形と対応付けるテクスチャ処理手
段とを有する。ここで、前記テクスチャ処理手段は、同
時に処理が実行される複数の画素のうち、処理対象とな
っている前記単位図形の内側に位置する画素のなかか
ら、代表点となる画素を決定する代表点決定部と、前記
決定された代表点に対応する前記同次座標（ｓ，ｔ）お
よび同次項ｑから縮小率を決定する縮小率決定部と、前
記同時に処理が実行される複数の画素の各々について、
前記決定された縮小率、前記同次座標（ｓ，ｔ）および
同次項ｑによって特定されるテクスチャデータを前記記
憶手段から読み出す読み出し部とを有する。

【００１６】本発明の第２の観点のグラフィック演算装
置では、先ず、ポリゴンレンダリングデータ生成手段に
おいて、単位図形の頂点について、３次元座標（ｘ，
ｙ，ｚ）、Ｒ（赤），Ｇ（緑），Ｂ（青）データ、同次
座標（ｓ，ｔ）および同次項ｑを含むポリゴンレンダリ
ングデータが生成される。次に、データ補間手段におい
て、前記単位図形の頂点のポリゴンレンダリングデータ
が補間され、前記単位図形内に位置する画素の画像デー
タが生成される。次に、テクスチャ処理手段において、
各画素についての前記画像データに含まれる同次座標
（ｓ，ｔ）および同次項ｑから縮小率が決定され、当該
決定した縮小率に応じたテクスチャデータが前記単位図
形と対応付けられる。ここで、テクスチャ処理手段で
は、代表点決定部において、同時に処理が実行される複
数の画素のうち、処理対象となっている前記単位図形の
内側に位置する画素のなかから、代表点となる画素が決
定される。次に、縮小率決定部において、前記決定され
た代表点に対応する前記同次座標（ｓ，ｔ）および同次
項ｑから縮小率が決定される。次に、読み出し部におい
て、前記同時に処理が実行される複数の画素の各々につ
いて、前記決定された縮小率、前記同次座標（ｓ，ｔ）
および同次項ｑによって特定されるテクスチャデータ
が、記憶手段から読み出される。

【００１７】また、本発明の第３の観点のグラフィック
演算装置は、ディスプレイに表示する所定の形状を単位
図形の組み合わせで表現するために、複数の画素につい
ての演算を同時に行い、処理対象となっている前記単位
図形の内側に位置する画素についての演算結果を有効な
ものとして用いて処理を行なうグラフィック演算装置で
あって、前記単位図形の頂点について、３次元座標
（ｘ，ｙ，ｚ）、Ｒ（赤），Ｇ（緑），Ｂ（青）デー
タ、同次座標（ｓ，ｔ）および同次項ｑを含むポリゴン
レンダリングデータを生成するポリゴンレンダリングデ
ータ生成装置と、前記ポリゴンレンダリングデータを用
いてレンダリング処理を行なうレンダリング装置と、前
記ポリゴンレンダリングデータ生成装置とレンダリング
装置とを接続するバスとを有する。ここで、前記レンダ
リング装置は、相互に異なる縮小率に対応した複数のテ
クスチャデータを記憶した記憶手段と、前記バスを介し
て入力した前記単位図形の頂点のポリゴンレンダリング
データを補間して、前記単位図形内に位置する画素の画
像データを生成するデータ補間手段と、各画素について
の前記画像データに含まれる同次座標（ｓ，ｔ）および
同次項ｑから縮小率を決定し、当該決定した縮小率に応
じたテクスチャデータを前記単位図形と対応付けるテク
スチャ処理手段とを有する。また、前記テクスチャ処理
手段は、同時に処理が実行される複数の画素のうち、処
理対象となっている前記単位図形の内側に位置する画素
のなかから、代表点となる画素を決定する代表点決定部
と、前記決定された代表点に対応する前記同次座標
（ｓ，ｔ）および同次項ｑから縮小率を決定する縮小率
決定部と、前記同時に処理が実行される複数の画素の各
々について、前記決定された縮小率、前記同次座標
（ｓ，ｔ）および同次項ｑによって特定されるテクスチ
ャデータを前記記憶手段から読み出す読み出し部とを有
する。

【００１８】また、本発明の第１の観点のグラフィック
演算方法は、立体モデルを共通の処理条件が適用される
複数の単位図形の組み合わせで表現し、各画素について
の画像データに含まれる同次座標（ｓ，ｔ）および同次
項ｑから縮小率を決定し、当該決定した縮小率に応じた
テクスチャデータを前記単位図形と対応付けるグラフィ
ック演算方法であって、同時に処理が実行される複数の
画素のうち、処理対象となっている前記単位図形の内側
に位置する画素のなかから、代表点となる画素を決定
し、前記決定された代表点に対応する前記同次座標
（ｓ，ｔ）および同次項ｑから縮小率を決定し、前記同
時に処理が実行される複数の画素の各々について、予め
用意された相互に異なる縮小率に対応した複数のテクス
チャデータのうち、前記決定された縮小率、前記同次座
標（ｓ，ｔ）および同次項ｑによって特定されるテクス
チャデータを選択して対応付ける。

【００１９】さらに、本発明の第２の観点のグラフィッ
ク演算方法は、立体モデルを共通の処理条件が適用され
る複数の単位図形の組み合わせで表現し、イメージを示
すテクスチャデータを前記単位図形と対応付けるグラフ
ィック演算方法であって、前記単位図形の頂点につい
て、３次元座標（ｘ，ｙ，ｚ）、Ｒ（赤），Ｇ（緑），
Ｂ（青）データ、同次座標（ｓ，ｔ）および同次項ｑを
含むポリゴンレンダリングデータを生成し、前記単位図
形の頂点のポリゴンレンダリングデータを補間して、前
記単位図形内に位置する画素の画像データを生成し、同
時に処理が実行される複数の画素のうち、処理対象とな
っている前記単位図形の内側に位置する画素のなかか
ら、代表点となる画素を決定し、前記決定された代表点
に対応する前記同次座標（ｓ，ｔ）および同次項ｑから
縮小率を決定し、前記同時に処理が実行される複数の画
素の各々について、予め用意された相互に異なる縮小率
に対応した複数のテクスチャデータのうち、前記決定さ
れた縮小率、前記同次座標（ｓ，ｔ）および同次項ｑに
よって特定されるテクスチャデータを選択して対応付け
る。

【００２０】

【発明の実施の形態】以下、本実施形態においては、家
庭用ゲーム機などに適用される、任意の３次元物体モデ
ルに対する所望の３次元画像をＣＲＴ(Cathode Ray Tub
e)などのディスプレイ上に高速に表示する３次元コンピ
ュータグラフィックシステムに、本発明の除算回路を適
用した場合について説明する。図１は、本実施形態の３
次元コンピュータグラフィックシステム１のシステム構
成図である。３次元コンピュータグラフィックシステム
１は、立体モデルを単位図形である三角形（ポリゴン）
の組み合わせとして表現し、このポリゴンを描画するこ
とで表示画面の各画素の色を決定し、ディスプレイに表
示するポリゴンレンダリング処理を行うシステムであ
る。また、３次元コンピュータグラフィックシステム１
では、平面上の位置を表現する（ｘ，ｙ）座標の他に、
奥行きを表すｚ座標を用いて３次元物体を表し、この
（ｘ，ｙ，ｚ）の３つの座標で３次元空間の任意の一点
を特定する。

【００２１】図１に示すように、３次元コンピュータグ
ラフィックシステム１は、メインメモリ２、Ｉ／Ｏイン
タフェース回路３、メインプロセッサ４およびレンダリ
ング回路５が、メインバス６を介して接続されている。
以下、各構成要素の機能について説明する。メインプロ
セッサ４は、例えば、ゲームの進行状況などに応じて、
メインメモリ２から必要なグラフィックデータを読み出
し、このグラフィックデータに対してクリッピング(Cli
pping)処理、ライティング(Lighting)処理およびジオメ
トリ(Geometry)処理などを行い、ポリゴンレンダリング
データを生成する。メインプロセッサ４は、ポリゴンレ
ンダリングデータＳ４を、メインバス６を介してレンダ
リング回路５に出力する。Ｉ／Ｏインタフェース回路３
は、必要に応じて、外部からポリゴンレンダリングデー
タを入力し、これをメインバス６を介してレンダリング
回路５に出力する。

【００２２】ここで、ポリゴンレンダリングデータは、
ポリゴンの各３頂点の（ｘ，ｙ，ｚ，Ｒ，Ｇ，Ｂ，α，
ｓ，ｔ，ｑ，Ｆ）のデータを含んでいる。ここで、
（ｘ，ｙ，ｚ）データは、ポリゴンの頂点の３次元座標
を示し、（Ｒ，Ｇ，Ｂ）データは、それそれ当該３次元
座標における赤、緑、青の輝度値を示している。データ
αは、これから描画する画素と、ディスプレイバッファ
２１に既に記憶されている画素とのＲ，Ｇ，Ｂデータの
ブレンド（混合）係数を示している。（ｓ，ｔ，ｑ）デ
ータのうち、（ｓ，ｔ）は、対応するテクスチャの同次
座標を示しており、ｑは同次項を示している。ここで、
「ｓ／ｑ」および「ｔ／ｑ」に、それぞれテクスチャサ
イズＵＳＩＺＥおよびＶＳＩＺＥを乗じてテクスチャ座
標データ（ｕ，ｖ）が得られる。テクスチャバッファ２
０に記憶されたテクスチャデータへのアクセスは、テク
スチャ座標データ（ｕ，ｖ）を用いて行われる。Ｆデー
タは、フォグのα値を示している。すなわち、ポリゴン
レンダリングデータは、三角形の各頂点の物理座標値
と、それぞれの頂点の色とテクスチャおよびフォグの値
のデータを示している。

【００２３】以下、レンダリング回路５について詳細に
説明する。図１に示すように、レンダリング回路５は、
ＤＤＡ(Digital Differential Anarizer) セットアップ
回路１０、トライアングルＤＤＡ回路１１、テクスチャ
エンジン回路１２、メモリＩ／Ｆ回路１３、ＣＲＴコン
トローラ回路１４、ＲＡＭＤＡＣ回路１５、ＤＲＡＭ１
６およびＳＲＡＭ１７を有する。ＤＲＡＭ１６は、テク
スチャバッファ２０、ディスプレイバッファ２１、ｚバ
ッファ２２およびテクスチャＣＬＵＴバッファ２３とし
て機能する。

【００２４】ＤＤＡセットアップ回路１０ ＤＤＡセットアップ回路１０は、後段のトライアングル
ＤＤＡ回路１１において物理座標系上の三角形の各頂点
の値を線形補間して、三角形の内部の各画素の色と深さ
情報を求めるに先立ち、ポリゴンレンダリングデータＳ
４が示す（ｚ，Ｒ，Ｇ，Ｂ，α，ｓ，ｔ，ｑ，Ｆ）デー
タについて、三角形の辺と水平方向の差分などを求める
セットアップ演算を行う。このセットアップ演算は、具
体的には、開始点の値と終点の値と、開始点と終点との
距離を用いて、単位長さ移動した場合における、求めよ
うとしている値の変分を算出する。

【００２５】すなわち、ＤＤＡセットアップ回路１０
は、各画素について、（ｓ，ｔ，ｑ）データのｘ方向の
変分であるｄｓｄｘ，ｄｔｄｘ，ｄｑｄｘと、ｙ方向の
変分であるｄｓｄｙ，ｄｔｄｙ，ｄｑｄｙとを生成す
る。ＤＤＡセットアップ回路１０は、算出した変分デー
タＳ１０をトライアングルＤＤＡ回路１１に出力する。

【００２６】トライアングルＤＤＡ回路１１ トライアングルＤＤＡ回路１１は、ＤＤＡセットアップ
回路１０から入力した変分データＳ１０を用いて、三角
形内部の各画素における線形補間された（ｚ，Ｒ，Ｇ，
Ｂ，α，ｓ，ｔ，ｑ，Ｆ）データを算出する。また、ト
ライアングルＤＤＡ回路１１は、並行して処理を行う８
画素について、処理対象となる三角形の内部に位置する
か否かを示すそれぞれ１ビットの有効ビットデータＩ₁
〜Ｉ₈ を生成する。具体的には、有効ビットデータＩ₁
〜Ｉ₈は、三角形の内部に位置する画素について「１」
とし、三角形の外部に位置する画素について「０」とす
る。具体的には、図２に示すように、ｘ，ｙ座標系に位
置する三角形２５０について有効ビットデータＩ₁ 〜Ｉ
₈ が決定される。なお、図２において、実線は、同時に
処理が行なわれる８（＝２×４）画素が属する矩形領域
を示している。トライアングルＤＤＡ回路１１は、各画
素の（ｘ，ｙ）データと、当該（ｘ，ｙ）座標における
（ｚ，Ｒ，Ｇ，Ｂ，α，ｓ，ｔ，ｑ，Ｆ）データと、有
効ビットデータＩ₁ 〜Ｉ₈ と、変分データＳ１０に含ま
れるｄｓｄｘ，ｄｔｄｘ，ｄｑｄｘ，ｄｓｄｙ，ｄｔｄ
ｙ，ｄｑｄｙと、テクスチャ幅および高さのサイズであ
るＵＳＩＺＥおよびＶＳＩＺＥとを、ＤＤＡデータＳ１
１としてテクスチャエンジン回路１２に出力する。本実
施形態では、トライアングルＤＤＡ回路１１は、並行し
て処理を行う矩形内に位置する８（＝２×４）画素分を
単位として、ＤＤＡデータＳ１１をテクスチャエンジン
回路１２に出力する。

【００２７】テクスチャエンジン回路１２ テクスチャエンジン回路１２は、テクスチャデータの縮
小率の選択処理、「ｓ／ｑ」および「ｔ／ｑ」の算出処
理、テクスチャ座標データ（ｕ，ｖ）の算出処理、テク
スチャアドレス（Ｕ，Ｖ）の算出処理、テクスチャバッ
ファ２０からの（Ｒ，Ｇ，Ｂ，ｔα）データの読み出し
処理、および、混合処理（テクスチャαブレンディング
処理）を順に、例えばパイプライン方式で行う。このと
き、例えば、テクスチャデータの縮小率の選択処理と、
「ｓ／ｑ」および「ｔ／ｑ」の算出処理とを並列に処理
する場合もある。なお、テクスチャエンジン回路１２
は、所定の矩形領域内に位置する８画素についての処理
を同時に並行して行う。

【００２８】図３は、テクスチャエンジン回路１２の構
成図である。図３に示すように、テクスチャエンジン回
路１２は、代表点決定回路３０１、ｓｔｑ選択回路３０
２、縮小率演算回路３０４、テクスチャデータ読み出し
回路３０５およびテクスチャブレンド回路３０６を有す
る。

【００２９】〔代表点決定回路３０１〕代表点決定回路
３０１は、トライアングルＤＤＡ回路１１から入力し
た、ＤＤＡデータＳ１１に含まれる有効ビットデータＩ
₁ 〜Ｉ₈ から、代表点となる画素を決定し、当該決定し
た代表点を示す代表点指示データＳ３０１をｓｔｑ選択
回路３０２に出力する。具体的には、代表点決定回路３
０１は、同時に処理される２行×４列の８画素のうち、
処理対象となっている三角形の内部に位置するもののな
かで、当該８画素が配置される矩形領域の中心に最も近
い画素が代表点として決定する。

【００３０】図４は、代表点決定回路３０１における代
表点決定処理のフローチャートである。 ステップＳ１１：先ず、代表点決定回路３０１は、有効
ビットデータＩ₁ 〜Ｉ₈ に、「１」を示すものが少なく
とも一つ存在するかを判断し、存在すれば、ステップＳ
１２の処理を実行する。 ステップＳ１２：代表点決定回路３０１は、有効ビット
データＩ₁ 〜Ｉ₈ のうち、「１」を示すものが一つであ
るか否かを判断し、一つである場合には、ステップＳ１
５に示す処理を実行する。ステップＳ１５では、「１」
を示す有効ビットデータに対応する画素を代表点として
決定する。

【００３１】ステップＳ１３：代表点決定回路３０１
は、有効ビットデータＩ₁ 〜Ｉ₈ に「１」を示すものが
２つ以上ある場合に、「１」を示す有効ビットデータに
対応する画素のうち、当該同時に処理が行なわれる画素
が配置される矩形領域の中心に最も近い画素を、代表点
として決定する。このとき、当該矩形領域の中心に最も
近い画素が複数ある場合には、これらのｘ座標が同じで
あるか否かが判断され、これらのｘ座標が異なる場合に
は、ステップＳ１６に示す処理が実行される。ステップ
Ｓ１６では、当該矩形領域の中心に最も近い複数の画素
のうち、ｘ座標が最も小さいものが、代表点として決定
される。

【００３２】ステップＳ１４：代表点決定回路３０１
は、前記矩形領域の中心に最も近い画素が複数あり、し
かも、これらのｘ座標が同じ場合には、これら複数の画
素のうち、ｙ座標が最も小さいものを代表点として決定
する。

【００３３】以下、代表点決定回路３０１における代表
点の決定を具体例を挙げて説明する。図５は、代表点決
定回路３０１における代表点の決定を説明するための図
である。有効ビットデータＩ₁ 〜Ｉ₈ に対応する画素の
配置を図５（Ａ）に示すように設定する。ここで、同時
に処理が実行される画素の矩形領域の中心はＡである。
例えば、図５（Ｂ）に示すように、有効ビットデータＩ
₄ のみが「１」の場合には、代表点決定回路３０１は、
有効ビットデータＩ₄ に対応する画素を代表点として決
定する。

【００３４】また、図５（Ｃ）に示すように、有効ビッ
トデータＩ₆ およびＩ₇ が「１」であり、これに対応す
る画素のｘ座標が異なる場合には、ｘ座標が小さい有効
ビットデータＩ₆ に対応する画素を代表点として決定す
る。また、図５（Ｄ）に示すように、有効ビットデータ
Ｉ₃ およびＩ₇ が「１」であり、これに対応する画素の
ｘ座標が同じ場合には、ｙ座標が小さい有効ビットデー
タＩ₇ に対応する画素を代表点として決定する。さら
に、図５（Ｅ）に示すように、有効ビットデータＩ₂ ，
Ｉ₃ ，Ｉ₆ およびＩ₇ が「１」である場合には、ｘ座標
およびｙ座標が最も小さい、有効ビットデータＩ₆ に対
応する画素を代表点として決定する。

【００３５】また、前述した図２に示す三角形２５０に
ついては８画素単位に、図４に示すアルゴリズムに基づ
いて、図６に示すように代表点が決定される。図６で
は、「１」が丸印で囲まれている画素が代表点になる。

【００３６】〔ｓｔｑ選択回路３０２〕ｓｔｑ選択回路
３０２は、ＤＤＡデータＳ１１に含まれる８画素分の
（ｓ，ｔ，ｑ）データＳ１１ａ₁ 〜Ｓ１１ａ₈ を入力
し、これらのうち、代表点指示データＳ３０１によって
示される画素に対応する（ｓ，ｔ，ｑ）データを選択
し、これを（ｓ，ｔ，ｑ）データＳ３０２として縮小率
演算回路３０４に出力する。

【００３７】縮小率演算回路３０４は、（ｓ，ｔ，ｑ）
データＳ３０２および選択データＳ３０３を用いて、テ
クスチャデータの縮小率を算出する。すなわち、縮小率
演算回路３０４は、代表点決定回路３０１において代表
点として決定された画素についての縮小率を算出し、こ
れを縮小率ｌｏｄとしてテクスチャデータ読み出し回路
３０５に出力する。

【００３８】ここで、縮小率は、元画像のテクスチャデ
ータを、どの程度縮小したものであるかを示すものであ
り、元画像の縮小率を１／１とした場合には、１／２，
１／４，１／８，．．．となる。元画像を１／ｎ倍にし
た場合には、縮小率ｌｏｄは、下記式（１）で示され
る。

【００３９】

【数１】 ｌｏｄ ＝ ｌｏｇ₂ ｎ …（１）

【００４０】以下、縮小率演算回路３０４における縮小
率ｌｏｄの算出方法について述べる。縮小率演算回路３
０４は、入力した（ｓ，ｔ，ｑ）データＳ３０２および
変分データＳ１１ｃを用いて、下記式（２）〜（５）に
相当する演算を行い、ｄｕｄｘ，ｄｖｄｘ，ｄｕｄｙ，
ｄｖｄｙデータを算出する。

【００４１】

【数２】 ｄｕｄｘ＝（ｑ×ｄｓｄｘ−ｓ×ｄｑｄｘ）×ＵＳＩＺＥ／ｑ² …（２）

【００４２】

【数３】 ｄｖｄｘ＝（ｑ×ｄｔｄｘ−ｔ×ｄｑｄｘ）×ＶＳＩＺＥ／ｑ² …（３）

【００４３】

【数４】 ｄｕｄｙ＝（ｑ×ｄｓｄｙ−ｓ×ｄｑｄｙ）×ＵＳＩＺＥ／ｑ² …（４）

【００４４】

【数５】 ｄｖｄｙ＝（ｑ×ｄｔｄｙ−ｔ×ｄｑｄｙ）×ＶＳＩＺＥ／ｑ² …（５）

【００４５】次に、ｄｕｄｘ，ｄｖｄｘ，ｄｕｄｙ，ｄ
ｖｄｙデータを用いて、下記式（６），（７）に相当す
る演算を行い、ｅｘ，ｅｙデータを算出する。

【００４６】

【数６】 ｅｘ＝（ｄｕｄｘ² ＋ｄｖｄｘ² ）^1/2 …（６）

【００４７】

【数７】 ｅｙ＝（ｄｕｄｙ² ＋ｄｖｄｙ² ）^1/2 …（７）

【００４８】次に、ｅｘ，ｅｙデータのうち、大きい方
をｅとして決定し、このｅを用いて、下記式（８）を演
算し、縮小率ｌｏｄを得る。

【００４９】

【数８】 ｌｏｄ ＝ ｌｏｇ₂ ｅ …（８）

【００５０】なお、上述した式（２）〜（５）に示す演
算では、ｑの変分を無視できるほど小さいとし、ｄｑｄ
ｘ＝ｄｑｄｙ＝０に近似してもよい。なお、テクスチャ
バッファ２０には、例えば、図７に示すように、ｌｏｄ
＝０，１，２，３，４のテクスチャデータ３２０，３２
１，３２２，３２３が記憶されている。なお、テクスチ
ャバッファ２０の記憶領域のアドレス空間は、図７に示
すように、Ｕ，Ｖ座標系で表現され、複数の縮小率に対
応したテクスチャデータが記憶されている記憶領域の基
準アドレス（開始アドレス）は、縮小率ｌｏｄに基づい
て算出される。図７に示す例では、テクスチャデータ３
２０，３２１，３２２，３２３の基準アドレスは、（ｕ
ｂａｓｅ₀ ，ｖｂａｓｅ₀ ），（ｕｂａｓｅ₁ ，ｖｂａ
ｓｅ₁ ），（ｕｂａｓｅ₂ ，ｖｂａｓｅ₂ ），（ｕｂａ
ｓｅ₃ ，ｖｂａｓｅ₃ ）となる。また、テクスチャバッ
ファ２０に記憶されているテクスチャデータにおける各
画素についてのテクスチャアドレス（Ｕ，Ｖ）は、基準
アドレス（ｕｂａｓｅ，ｖｂａｓｅ）と、テクスチャ座
標データ（ｕ，ｖ）とを用いて、例えば「Ｕ＝ｕｂａｓ
ｅ＋ｕ／２^lod 」および「Ｖ＝ｖｂａｓｅ＋ｖ／
２^lod 」から生成される。

【００５１】〔テクスチャデータ読み出し回路３０５〕
テクスチャデータ読み出し回路３０５は、ＤＤＡデータ
Ｓ１１に含まれる８画素分の（ｓ，ｔ，ｑ）データＳ１
１ａ₁ 〜Ｓ１１ａ₈ と、縮小率演算回路３０４からの縮
小率ｌｏｄと、テクスチャサイズＵＳＩＺＥおよびＶＳ
ＩＺＥとを入力し、８画素のそれぞれに対応した、テク
スチャデータＳ１７をテクスチャバッファ２０から読み
出し、これをテクスチャブレンド回路３０６に出力す
る。

【００５２】図８は、テクスチャデータ読み出し回路３
０５における処理のフローチャートである。 ステップＳ２１：テクスチャデータ読み出し回路３０５
は、８画素分の（ｓ，ｔ，ｑ）データＳ１１ａ₁ 〜Ｓ１
１ａ₈ のそれぞれについて、ｓデータをｑデータで除算
する演算と、ｔデータをｑデータで除算する演算とを行
い、除算結果「ｓ／ｑ」および「ｔ／ｑ」を算出する。
そして、除算結果「ｓ／ｑ」および「ｔ／ｑ」に、それ
ぞれテクスチャサイズＵＳＩＺＥおよびＶＳＩＺＥを乗
じて、各画素に対応したテクスチャ座標データ（ｕ₁ ，
ｖ₁ ）〜（ｕ₈ ，ｖ₈ ）を算出する。

【００５３】ステップＳ２２：テクスチャデータ読み出
し回路３０５は、例えば、予め用意したアドレステーブ
ルを参照して、縮小率ｌｏｄに対応する基準アドレス
（ｕｂａｓｅ，ｖｂａｓｅ）を得る。そして、テクスチ
ャデータ読み出し回路３０５は、基準アドレス（ｕｂａ
ｓｅ，ｖｂａｓｅ）と、ステップＳ２１で算出したテク
スチャ座標データ（ｕ₁ ，ｖ₁ ）〜（ｕ₈ ，ｖ₈ ）とを
用いて、例えば「Ｕ＝ｕｂａｓｅ＋ｕ／２^lod 」および
「Ｖ＝ｖｂａｓｅ＋ｖ／２^lod 」から、テクスチャバッ
ファ２０のＵＶ座標系における物理アドレスであるテク
スチャアドレス（Ｕ₁ ，Ｖ₁ ）〜（Ｕ₈ ，Ｖ₈）を生成
する。

【００５４】ステップＳ２３：テクスチャデータ読み出
し回路３０５は、ステップＳ２２で生成したテクスチャ
アドレス（Ｕ₁ ，Ｖ₁ ）〜（Ｕ₈ ，Ｖ₈ ）を、図１に示
すメモリＩ／Ｆ回路１３を介して、テクスチャバッファ
２０に出力し、テクスチャデータである（Ｒ，Ｇ，Ｂ，
ｔα）データＳ１７₁ 〜Ｓ１７₈ を読み出す。なお、Ｓ
ＲＡＭ１７には、テクスチャバッファ２０に記憶されて
いるテクスチャデータのコピーが記憶されており、テク
スチャエンジン回路１２は、実際には、メモリＩ／Ｆ回
路１３を介してＳＲＡＭ１７に記憶されているテクスチ
ャデータを読み出す。

【００５５】ステップＳ２４：テクスチャデータ読み出
し回路３０５は、ステップＳ２３で読み出した（Ｒ，
Ｇ，Ｂ，ｔα）データＳ１７₁ 〜Ｓ１７₈ をテクスチャ
ブレンド回路３０６に出力する。

【００５６】〔テクスチャブレンド回路３０６〕テクス
チャブレンド回路３０６は、ＤＤＡデータＳ１１に含ま
れる８画素分の（Ｒ，Ｇ，Ｂ，α）データＳ１１ｂ₁ 〜
Ｓ１１ｂ₈ と、テクスチャデータ読み出し回路３０５が
読み出した（Ｒ，Ｇ，Ｂ，ｔα）データＳ１７₁ 〜Ｓ１
７₈ とを、対応する要素同士で乗算し、（Ｒ，Ｇ，Ｂ，
α）データＳ３０６₁ 〜Ｓ３０６₈ を生成する。そし
て、（Ｒ，Ｇ，Ｂ，α）データＳ３０６₁ 〜Ｓ３０６₈
が、（Ｒ，Ｇ，Ｂ，α）データＳ１２₁ 〜Ｓ１２₈ とし
て、メモリＩ／Ｆ回路１３に出力される。

【００５７】なお、テクスチャエンジン回路１２は、フ
ルカラー方式の場合には、テクスチャバッファ２０から
読み出した（Ｒ，Ｇ，Ｂ，ｔα）データを直接用いる。
一方、テクスチャエンジン回路１２は、インデックスカ
ラー方式の場合には、予め作成したカラールックアップ
テーブル（ＣＬＵＴ）をテクスチャＣＬＵＴバッファ２
３から読み出して、内蔵するＳＲＡＭに転送および記憶
し、このカラールックアップテーブルを用いて、テクス
チャバッファ２０から読み出したカラーインデックスに
対応する（Ｒ，Ｇ，Ｂ）データを得る。

【００５８】メモリＩ／Ｆ回路１３ また、メモリＩ／Ｆ回路１３は、テクスチャエンジン回
路１２から入力した（Ｒ，Ｇ，Ｂ，α）データＳ１２₁
〜Ｓ１２₈ 、すなわち画素データＳ１２に対応するｚデ
ータと、ｚバッファ２２に記憶されているｚデータとの
比較を行い、入力した画素データＳ１２によって描画さ
れる画像が、前回、ディスプレイバッファ２１に書き込
まれた画像より、手前（視点側）に位置するか否かを判
断し、手前に位置する場合には、画素データＳ１２に対
応するｚデータでｚバッファ２２に記憶されたｚデータ
を更新する。また、メモリＩ／Ｆ回路１３は、必要に応
じて、画素データＳ１２に含まれる（Ｒ，Ｇ，Ｂ）デー
タと、既にディスプレイバッファ２１に記憶されている
（Ｒ，Ｇ，Ｂ）データとを、画素データＳ１２に対応す
るαデータが示す混合値で混合する、いわゆるαブレン
ディング処理を行い、混合後の（Ｒ，Ｇ，Ｂ）データを
ディスプレイバッファ２１に書き込む（打ち込む）。

【００５９】なお、メモリＩ／Ｆ回路１３によるＤＲＡ
Ｍ１６に対してのアクセスは、１６画素について同時に
行なわれる。なお、メモリＩ／Ｆ回路１３によるＤＲＡ
Ｍ１６に対してのアクセスは、例えば、８画素あるいは
３２画素について同時に行うようにしてもよい。

【００６０】ＣＲＴコントローラ回路１４ ＣＲＴコントローラ回路１４は、与えられた水平および
垂直同期信号に同期して、図示しないＣＲＴに表示する
アドレスを発生し、ディスプレイバッファ２１から表示
データを読み出す要求をメモリＩ／Ｆ回路１３に出力す
る。この要求に応じて、メモリＩ／Ｆ回路１３は、ディ
スプレイバッファ２１から一定の固まりで表示データを
読み出す。ＣＲＴコントローラ回路１４は、ディスプレ
イバッファ２１から読み出した表示データを記憶するＦ
ＩＦＯ(First In First Out)回路を内蔵し、一定の時間
間隔で、ＲＡＭＤＡＣ回路１５に、ＲＧＢのインデック
ス値を出力する。

【００６１】ＲＡＭＤＡＣ回路１５ ＲＡＭＤＡＣ回路１５は、各インデックス値に対応する
Ｒ，Ｇ，Ｂデータを記憶しており、ＣＲＴコントローラ
回路１４から入力したＲＧＢのインデックス値に対応す
るデジタル形式のＲ，Ｇ，Ｂデータを、Ｄ／Ａコンバー
タに転送し、アナログ形式のＲ，Ｇ，Ｂデータを生成す
る。ＲＡＭＤＡＣ回路１５は、この生成されたＲ，Ｇ，
ＢデータをＣＲＴに出力する。

【００６２】以下、３次元コンピュータグラフィックシ
ステム１の動作について説明する。ポリゴンレンダリン
グデータＳ４が、メインバス６を介してメインプロセッ
サ４からＤＤＡセットアップ回路１０に出力され、ＤＤ
Ａセットアップ回路１０において、三角形の辺と水平方
向の差分を示す変分データＳ１０が生成される。すなわ
ち、（ｓ，ｔ，ｑ）のｘ方向の変分であるｄｓｄｘ，ｄ
ｔｄｘ，ｄｑｄｘと、ｙ方向の変分であるｄｓｄｙ，ｄ
ｔｄｙ，ｄｑｄｙが生成される。そして、ＤＤＡセット
アップ回路１０からトライアングルＤＤＡ回路１１に、
変分データＳ１０が出力される。

【００６３】次に、トライアングルＤＤＡ回路１１にお
いて、変分データＳ１０に基づいて、三角形内部の各画
素における線形補間された（ｚ，Ｒ，Ｇ，Ｂ，α，ｓ，
ｔ，ｑ，Ｆ）が生成される。また、トライアングルＤＤ
Ａ回路１１において、並行して処理を行う８画素につい
て、処理対象となる三角形の内部に位置するか否かを示
すそれぞれ１ビットの有効ビットデータが生成される。
そして、トライアングルＤＤＡ回路１１からテクスチャ
エンジン回路１２に、各画素の（ｘ，ｙ）データと、当
該（ｘ，ｙ）座標における（ｚ，Ｒ，Ｇ，Ｂ，α，ｓ，
ｔ，ｑ，Ｆ）データと、有効ビットデータＩ₁ 〜Ｉ
₈ と、ｄｓｄｘ，ｄｔｄｘ，ｄｑｄｘ，ｄｓｄｙ，ｄｔ
ｄｙ，ｄｑｄｙと、テクスチャ幅および高さのサイズで
あるＵＳＩＺＥおよびＶＳＩＺＥとが、ＤＤＡデータＳ
１１として出力される。

【００６４】次に、図３に示すテクスチャエンジン回路
１２の代表点決定回路３０１において、前述した図４に
示すフローに従って代表点が決定され、当該決定された
代表点を示す代表点指示データＳ３０１がｓｔｑ選択回
路３０２に出力される。そして、ｓｔｑ選択回路３０２
において、入力されたＤＤＡデータＳ１１に含まれる８
画素分の（ｓ，ｔ，ｑ）データＳ１１ａ₁ 〜Ｓ１１ａ₈
のうち、代表点指示データＳ３０１によって示される画
素に対応する（ｓ，ｔ，ｑ）データが選択し、これが
（ｓ，ｔ，ｑ）データＳ３０２として縮小率演算回路３
０４に出力される。

【００６５】次に、縮小率演算回路３０４において、
（ｓ，ｔ，ｑ）データＳ３０２および変分データＳ１１
ｃを用いて、テクスチャデータの縮小率が算出され、こ
の縮小率ｌｏｄがテクスチャデータ読み出し回路３０５
に出力される。

【００６６】次に、テクスチャデータ読み出し回路３０
５において、図８に示すフローに基づいて、テクスチャ
バッファ２０からテクスチャデータＳ１７₁ 〜Ｓ１７₈
が読み出され、この読み出されたテクスチャデータＳ１
７₁ 〜Ｓ１７₈ が、テクスチャブレンド回路３０６に出
力される。次に、テクスチャブレンド回路３０６におい
て、ＤＤＡデータＳ１１に含まれる８画素分の（Ｒ，
Ｇ，Ｂ，α）データＳ１１ｂ₁ 〜Ｓ１１ｂ₈ と、テクス
チャデータ読み出し回路３０５が読み出した（Ｒ，Ｇ，
Ｂ，ｔα）データＳ１７₁ 〜Ｓ１７₈ とが、対応する要
素同士で乗算され、（Ｒ，Ｇ，Ｂ，α）データＳ３０６
₁ 〜Ｓ３０６₈ が生成される。そして、ＤＤＡデータに
含まれるαデータＳ１１ｄ₁ 〜Ｓ１１ｄ₈ と、（Ｒ，
Ｇ，Ｂ，α）データＳ３０６₁ 〜Ｓ３０６₈ とが、
（Ｒ，Ｇ，Ｂ，α）データＳ１２₁ 〜Ｓ１２₈ 、すなわ
ち、画素データＳ１２として、メモリＩ／Ｆ回路１３に
出力される。

【００６７】そして、メモリＩ／Ｆ回路１３において、
テクスチャエンジン回路１２から入力した画素データＳ
１２に対応するｚデータと、ｚバッファ２２に記憶され
ているｚデータとの比較が行なわれ、入力した画素デー
タＳ１２によって描画される画像が、前回、ディスプレ
イバッファ２１に書き込まれた画像より、手前（視点
側）に位置するか否かが判断され、手前に位置する場合
には、画像データＳ１２に対応するｚデータでｚバッフ
ァ２２に記憶されたｚデータが更新される。

【００６８】次に、メモリＩ／Ｆ回路１３において、必
要に応じて、画像データＳ１２に含まれる（Ｒ，Ｇ，
Ｂ）データと、既にディスプレイバッファ２１に記憶さ
れている（Ｒ，Ｇ，Ｂ）データとが、画素データＳ１２
に対応するαデータが示す混合値で混合され、混合後の
（Ｒ，Ｇ，Ｂ）データがディスプレイバッファ２１に書
き込まれる。

【００６９】以上説明したように、３次元コンピュータ
グラフィックシステム１によれば、図４に示すように、
代表点決定回路３０１において、有効ビットデータＩ₁
〜Ｉ₈ に基づいて、同時に処理を行なう複数画素のうち
処理対象となっている三角形の内側に位置する画素のな
かから代表点を動的に決定するため、代表点を当該三角
形の内側に確実に決定することができる。その結果、当
該三角形の内側に位置する画素について、適切なテクス
チャデータを確実に選択でき、高い画質を安定して提供
できる。また、３次元コンピュータグラフィックシステ
ム１によれば、８画素について同時処理を行なうが、縮
小率演算回路３０４を１つ設ければよく、装置が大規模
化することはない。

【００７０】本発明は上述した実施形態には限定されな
い。例えば、上述した実施形態では、同時に処理が実行
される画素数を８としたが、この数は任意であり、例え
ば、４であってもよい。なお、同時に処理が実行される
画素数は、２のべき乗であることが望ましいが、例えば
６などであってもよい。

【００７１】また、図３に示す代表点決定回路３０１に
おける処理は、単位図形の内側に位置する画素を代表点
として選択するのであれば、図４および図５に示すもの
には特に限定されない。また、上述した図１に示す３次
元コンピュータグラフィックシステム１では、ＳＲＡＭ
１７を用いる構成を例示したが、ＳＲＡＭ１７を設けな
い構成にしてもよい。また、図１に示すテクスチャバッ
ファ２０およびテクスチャＣＬＵＴバッファ２３を、Ｄ
ＲＡＭ１６の外部に設けてもよい。

【００７２】さらに、図１に示す３次元コンピュータグ
ラフィックシステム１では、ポリゴンレンダリングデー
タを生成するジオメトリ処理を、メインプロセッサ４で
行なう場合を例示したが、レンダリング回路５で行なう
構成にしてもよい。

【００７３】

【発明の効果】以上説明したように、本発明のグラフィ
ック演算装置およびその方法によれば、代表点決定手段
において、同時に処理を行なう複数画素のうち処理対象
となっている単位図形の内側に位置する画素のなかから
代表点を動的に決定するため、代表点を当該単位図形の
内側に確実に決定することができる。その結果、当該単
位図形の内側に位置する画素について、適切なテクスチ
ャデータを確実に選択でき、高い画質を安定して提供で
きる。また、本発明のグラフィック演算装置によれば、
複数画素について同時処理を行なうが、縮小率決定手段
を１つ設ければよく、装置が大規模化することを回避で
きる。

【図面の簡単な説明】

【図１】図１は、本発明の第１実施形態の３次元コンピ
ュータグラフィックシステムのシステム構成図である。

【図２】図２は、図１に示すＤＤＡセットアップ回路に
おける有効ビットデータの生成方法を説明するための図
である。

【図３】図３は、図１に示すテクスチャエンジン回路の
構成図である。

【図４】図４は、図３に示す代表点決定回路における処
理のフローチャートである。

【図５】図５は、図３に示す代表点決定回路における処
理を説明するための図である。

【図６】図６は、図２に示す三角形を処理対象としてい
る場合の代表点の具体例を説明するための図である。

【図７】図７は、図１および図３に示すテクスチャバッ
ファのアドレス空間を説明するための図である。

【図８】図８は、図３に示すテクスチャデータ読み出し
回路における処理のフローチャートである。

【図９】図９は、ＭＩＰＭＡＰフィルタリング処理を説
明するための図である。

【図１０】図１０は、従来の一般的なテクスチャマッピ
ング装置を説明するための図である。

【図１１】図１１は、図１０に示すテクスチャマッピン
グ装置における処理のフローチャートである。

【図１２】図１２は、高速処理を実現するテクスチャマ
ッピング装置を説明するための図である。

【符号の説明】

１…３次元コンピュータグラフィックシステム、２…メ
インメモリ、３…Ｉ／Ｏインタフェース回路、４…メイ
ンプロセッサ、５…レンダリング回路、１０…ＤＤＡセ
ットアップ回路、１１…トライアングルＤＤＡ回路、１
２…テクスチャエンジン回路、１３…メモリＩ／Ｆ回
路、１４…ＣＲＴコントローラ回路、１５…ＲＡＭＤＡ
Ｃ回路、１６…ＤＲＡＭ、１７…ＳＲＡＭ、２０…テク
スチャバッファ、２１…ディスプレイバッファ、２２…
Ｚバッファ、２３…テクスチャＣＬＵＴバッファ、３０
１…代表点決定回路、３０２…ｓｔｑ選択回路、３０４
…縮小率演算回路、３０５…テクスチャデータ読み出し
回路、３０６…テクスチャブレンド回路、ｌｏｄ…縮小
率

Claims (13)

【特許請求の範囲】
1. 【請求項１】立体モデルを共通の処理条件が適用される
   複数の単位図形の組み合わせで表現し、各画素について
   の画像データに含まれる同次座標（ｓ，ｔ）および同次
   項ｑから縮小率を決定し、当該決定した縮小率に応じた
   テクスチャデータを前記単位図形と対応付けるグラフィ
   ック演算装置において、 相互に異なる縮小率に対応した複数のテクスチャデータ
   を記憶した記憶手段と、 同時に処理が実行される複数の画素のうち、処理対象と
   なっている前記単位図形の内側に位置する画素のなかか
   ら、代表点となる画素を決定する代表点決定手段と、 前記決定された代表点に対応する前記同次座標（ｓ，
   ｔ）および同次項ｑから縮小率を決定する縮小率決定手
   段と、 前記同時に処理が実行される複数の画素の各々につい
   て、前記決定された縮小率、前記同次座標（ｓ，ｔ）お
   よび同次項ｑによって特定されるテクスチャデータを前
   記記憶手段から読み出す読み出し手段とを有するグラフ
   ィック演算装置。
2. 【請求項２】前記同時に処理が実行される複数の画素の
   うち、処理対象となっている前記単位図形の内側に位置
   する画素の処理結果のみを有効なものとして用いる請求
   項１に記載のグラフィック演算装置。
3. 【請求項３】前記代表点決定手段は、 前記同時に処理が実行される複数の画素のうち、処理対
   象となっている前記単位図形の内側に位置する画素が複
   数ある場合に、前記単位図形の内側に位置する複数の画
   素のうち、前記同時に処理が行なわれる複数の画素によ
   って規定される領域の中心に最も近い画素を代表点とし
   て決定する請求項１に記載のグラフィック演算装置。
4. 【請求項４】前記読み出し手段は、前記記憶手段の記憶
   領域における、前記決定された縮小率に応じた基準アド
   レスと、前記同次座標（ｓ，ｔ）および同次項ｑに応じ
   たテクスチャ内アドレスとによって決定される物理アド
   レスから、各画素に対応した前記テクスチャデータを読
   み出す請求項１に記載のグラフィック演算装置。
5. 【請求項５】立体モデルを共通の処理条件が適用される
   複数の単位図形の組み合わせで表現し、イメージを示す
   テクスチャデータを前記単位図形と対応付けるグラフィ
   ック演算装置において、 相互に異なる縮小率に対応した複数のテクスチャデータ
   を記憶した記憶手段と、 前記単位図形の頂点について、３次元座標（ｘ，ｙ，
   ｚ）、Ｒ（赤），Ｇ（緑），Ｂ（青）データ、同次座標
   （ｓ，ｔ）および同次項ｑを含むポリゴンレンダリング
   データを生成するポリゴンレンダリングデータ生成手段
   と、 前記単位図形の頂点のポリゴンレンダリングデータを補
   間して、前記単位図形内に位置する画素の画像データを
   生成するデータ補間手段と、 各画素についての前記画像データに含まれる同次座標
   （ｓ，ｔ）および同次項ｑから縮小率を決定し、当該決
   定した縮小率に応じたテクスチャデータを前記単位図形
   と対応付けるテクスチャ処理手段とを有するグラフィッ
   ク演算装置において、 前記テクスチャ処理手段は、 同時に処理が実行される複数の画素のうち、処理対象と
   なっている前記単位図形の内側に位置する画素のなかか
   ら、代表点となる画素を決定する代表点決定部と、 前記決定された代表点に対応する前記同次座標（ｓ，
   ｔ）および同次項ｑから縮小率を決定する縮小率決定部
   と、 前記同時に処理が実行される複数の画素の各々につい
   て、前記決定された縮小率、前記同次座標（ｓ，ｔ）お
   よび同次項ｑによって特定されるテクスチャデータを前
   記記憶手段から読み出す読み出し部とを有するグラフィ
   ック演算装置。
6. 【請求項６】同時に処理が実行される複数の画素のそれ
   ぞれについて、前記単位図形の内側に位置するか否かを
   判断し、当該判断の結果に応じた有効性指示データを生
   成する画素位置判断手段をさらに有し、 前記テクスチャ処理手段の前記代表点決定部は、前記有
   効性指示データを用いて、前記代表点となる画素を決定
   する請求項５に記載のグラフィック演算装置。
7. 【請求項７】前記記憶手段は、前記テクスチャ処理手段
   によって読み出されたテクスチャデータに応じた表示デ
   ータをさらに記憶する請求項５に記載のグラフィック演
   算装置。
8. 【請求項８】ディスプレイに表示する所定の形状を単位
   図形の組み合わせで表現するために、複数の画素につい
   ての演算を同時に行い、処理対象となっている前記単位
   図形の内側に位置する画素についての演算結果を有効な
   ものとして用いて処理を行なうグラフィック演算装置に
   おいて、 前記単位図形の頂点について、３次元座標（ｘ，ｙ，
   ｚ）、Ｒ（赤），Ｇ（緑），Ｂ（青）データ、同次座標
   （ｓ，ｔ）および同次項ｑを含むポリゴンレンダリング
   データを生成するポリゴンレンダリングデータ生成装置
   と、 前記ポリゴンレンダリングデータを用いてレンダリング
   処理を行なうレンダリング装置と、 前記ポリゴンレンダリングデータ生成装置とレンダリン
   グ装置とを接続するバスとを有し、 前記レンダリング装置は、 相互に異なる縮小率に対応した複数のテクスチャデータ
   を記憶した記憶手段と、 前記バスを介して入力した前記単位図形の頂点のポリゴ
   ンレンダリングデータを補間して、前記単位図形内に位
   置する画素の画像データを生成するデータ補間手段と、 各画素についての前記画像データに含まれる同次座標
   （ｓ，ｔ）および同次項ｑから縮小率を決定し、当該決
   定した縮小率に応じたテクスチャデータを前記単位図形
   と対応付けるテクスチャ処理手段とを有し、 前記テクスチャ処理手段は、 同時に処理が実行される複数の画素のうち、処理対象と
   なっている前記単位図形の内側に位置する画素のなかか
   ら、代表点となる画素を決定する代表点決定部と、 前記決定された代表点に対応する前記同次座標（ｓ，
   ｔ）および同次項ｑから縮小率を決定する縮小率決定部
   と、 前記同時に処理が実行される複数の画素の各々につい
   て、前記決定された縮小率、前記同次座標（ｓ，ｔ）お
   よび同次項ｑによって特定されるテクスチャデータを前
   記記憶手段から読み出す読み出し部とを有するグラフィ
   ック演算装置。
9. 【請求項９】立体モデルを共通の処理条件が適用される
   複数の単位図形の組み合わせで表現し、各画素について
   の画像データに含まれる同次座標（ｓ，ｔ）および同次
   項ｑから縮小率を決定し、当該決定した縮小率に応じた
   テクスチャデータを前記単位図形と対応付けるグラフィ
   ック演算方法において、 同時に処理が実行される複数の画素のうち、処理対象と
   なっている前記単位図形の内側に位置する画素のなかか
   ら、代表点となる画素を決定し、 前記決定された代表点に対応する前記同次座標（ｓ，
   ｔ）および同次項ｑから縮小率を決定し、 前記同時に処理が実行される複数の画素の各々につい
   て、予め用意された相互に異なる縮小率に対応した複数
   のテクスチャデータのうち、前記決定された縮小率、前
   記同次座標（ｓ，ｔ）および同次項ｑによって特定され
   るテクスチャデータを選択して対応付けるグラフィック
   演算方法。
10. 【請求項１０】前記同時に処理が実行される複数の画素
    のうち、処理対象となっている前記単位図形の内側に位
    置する画素の処理結果のみを有効なものとして用いる請
    求項９に記載のグラフィック演算方法。
11. 【請求項１１】前記同時に処理が実行される複数の画素
    のうち、処理対象となっている前記単位図形の内側に位
    置する画素が複数ある場合に、前記単位図形の内側に位
    置する複数の画素のうち、前記同時に処理が行なわれる
    複数の画素によって規定される領域の中心に最も近い画
    素を代表点として決定する請求項９に記載のグラフィッ
    ク演算方法。
12. 【請求項１２】相互に異なる縮小率に対応した複数のテ
    クスチャデータを記憶手段に記憶し、 前記記憶手段の記憶領域における、前記決定された縮小
    率に応じた基準アドレスと、前記同次座標（ｓ，ｔ）お
    よび同次項ｑに応じたテクスチャ内アドレスとによって
    決定される物理アドレスから、各画素に対応した前記テ
    クスチャデータを読み出す請求項９に記載のグラフィッ
    ク演算方法。
13. 【請求項１３】立体モデルを共通の処理条件が適用され
    る複数の単位図形の組み合わせで表現し、イメージを示
    すテクスチャデータを前記単位図形と対応付けるグラフ
    ィック演算方法において、 前記単位図形の頂点について、３次元座標（ｘ，ｙ，
    ｚ）、Ｒ（赤），Ｇ（緑），Ｂ（青）データ、同次座標
    （ｓ，ｔ）および同次項ｑを含むポリゴンレンダリング
    データを生成し、 前記単位図形の頂点のポリゴンレンダリングデータを補
    間して、前記単位図形内に位置する画素の画像データを
    生成し、 同時に処理が実行される複数の画素のうち、処理対象と
    なっている前記単位図形の内側に位置する画素のなかか
    ら、代表点となる画素を決定し、 前記決定された代表点に対応する前記同次座標（ｓ，
    ｔ）および同次項ｑから縮小率を決定し、 前記同時に処理が実行される複数の画素の各々につい
    て、予め用意された相互に異なる縮小率に対応した複数
    のテクスチャデータのうち、前記決定された縮小率、前
    記同次座標（ｓ，ｔ）および同次項ｑによって特定され
    るテクスチャデータを選択して対応付けるグラフィック
    演算方法。