WO2006114886A1 - マスク形成方法、及び三次元微細加工方法 - Google Patents

マスク形成方法、及び三次元微細加工方法 Download PDF

Info

Publication number
WO2006114886A1
WO2006114886A1 PCT/JP2005/007792 JP2005007792W WO2006114886A1 WO 2006114886 A1 WO2006114886 A1 WO 2006114886A1 JP 2005007792 W JP2005007792 W JP 2005007792W WO 2006114886 A1 WO2006114886 A1 WO 2006114886A1
Authority
WO
WIPO (PCT)
Prior art keywords
mask
oxide film
dimensional
layer
forming
Prior art date
Application number
PCT/JP2005/007792
Other languages
English (en)
French (fr)
Inventor
Naokatsu Sano
Tadaaki Kaneko
Original Assignee
Riber
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Riber filed Critical Riber
Priority to JP2007514399A priority Critical patent/JP4755643B2/ja
Priority to PCT/JP2005/007792 priority patent/WO2006114886A1/ja
Priority to US11/912,503 priority patent/US8110322B2/en
Priority to EP05734479A priority patent/EP1879221A4/en
Publication of WO2006114886A1 publication Critical patent/WO2006114886A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00428—Etch mask forming processes not provided for in groups B81C1/00396 - B81C1/0042
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0042—Photosensitive materials with inorganic or organometallic light-sensitive compounds not otherwise provided for, e.g. inorganic resists
    • G03F7/0043—Chalcogenides; Silicon, germanium, arsenic or derivatives thereof; Metals, oxides or alloys thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143—Electron beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/145—Infrared
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/146—Laser beam

Definitions

  • the present invention relates to Al Ga in As P or Al Ga In N As (0 ⁇ X ⁇ 1, 0 ⁇ Y ⁇ 1
  • the pattern transfer type photolithographic technology which is currently becoming the mainstream, is aiming for high accuracy by using, for example, extreme ultraviolet light and X-rays, It is approaching the limit in terms of mask creation, photoresist resolution, process control, etc.
  • Patent Document 1 by irradiating a Ga ion beam to the natural oxide film without removing the natural oxide film on the surface of the GaAs layer. After selectively replacing or forming the capsule with Ga 2 O or Ga 2 O, bromide
  • Patent Document 1 Japan 'Japanese Unexamined Patent Publication No. 2003-51488 (paragraph number 0012, etc.)
  • the resolution that has been used as a standard for miniaturization heretofore refers to the resolution after exposure on an organic resist that has been standardized in the lithography process, and functions as an original device. This is not the resolution of the semiconductor itself that has undergone final processing. This is because the conventional lithography process requires many steps for final processing on a semiconductor substrate, and the maximum resolution is determined by the first pattern transfer step on the organic resist. Actually, the pattern produced on the organic resist itself is transferred with “blurring” by a plurality of subsequent processes. In general, this “bokeh” differs depending on the intended processing method and material properties, and therefore it was difficult to define in general. Therefore, the current lithographic process is competing for resolution on organic resist, which is a standardized method.
  • the diameter of the ion beam irradiated to the natural oxide film is desired to be reduced to 0.3 or less, preferably 0.3 m or less, and more preferably 0.1 m or less. This makes it impossible to form a fine mask sufficient for controlling the microstructure of the nano region.
  • a drawing apparatus that can irradiate an ion beam with a thin beam diameter is expensive, which causes an increase in cost.
  • the present invention has been made in view of the above circumstances, and one of its purposes is to provide a method for forming a mask having a fine width suitable for nanofabrication at a low cost and with high accuracy. There is to do. Furthermore, the target resolution here refers to the minimum control area in the final processing step on the semiconductor substrate.
  • a method for forming a selective mask on a surface comprising: (1) A1 Ga In As P or Al Ga
  • the semiconductor surface forms a different stable reconstructed surface in vacuum depending on the temperature in the step (3).
  • the phase transition point where the surface reconstruction changes by repeating the descent the surface diffusion of the atoms constituting the substrate on the surface of the semiconductor substrate is excited even in the low temperature region, and the energy beam is irradiated. It is preferable to remove the natural oxide film except for the minute central part.
  • the mask forming method it is preferable to use any one of an electron beam, an ion beam, a laser beam, and an infrared beam as the energy beam in the step (1).
  • the Al Ga In As P or Al Ga In N is formed by molecular beam epitaxy after selectively forming the mask.
  • the mask formed by the above method serves as a trigger for nucleation of the early stage diffusion of III-V compound semiconductors, after which the III-V compound semiconductor grows while self-assembling. Therefore, by controlling the growth conditions appropriately, it is possible to achieve extremely fine tertiary regardless of the mask width.
  • the original structure can be realized.
  • the group III V compound semiconductor crystal is obtained by supplying a dopant after selectively growing the group III V compound semiconductor crystal by self-assembly. It is preferable to form n-channel on one facet surface and p-channel on the other facet surface.
  • n-type is the same in the crystal orientation (100) plane
  • a fine transistor can be formed by a small number of processes, and the surface of the three-dimensional fine structure surface
  • the three-dimensional microfabrication method of the present invention forms the selective mask described above, and then performs dry etching by supplying bromide as a molecular beam, whereby the Al Ga I
  • a part of the natural oxide film functions as a negative mask by selectively irradiating an energy beam while changing the dose in the step (1). It is preferable to let some function as a positive mask.
  • a group III V compound semiconductor crystal is selectively grown on the surface, thereby self-assembled microfabrication. It is characterized by forming a structure.
  • the III-V compound semiconductor is adsorbed to the negative mask and repels the positive mask in the initial stage of diffusion.
  • various forms 3D structures can be created.
  • a group V compound semiconductor crystal is self-assembled and then a group III V compound semiconductor crystal is self-assembled and grown in a gap without the positive mask to selectively form a nano-sized micro structure.
  • the Al Ga In As P is formed by dry etching with bromide.
  • FIG. 1 is a schematic diagram showing a state in which a natural oxide film on the surface of a GaAs substrate is irradiated with an electron beam.
  • FIG. 2 is a graph showing the intensity distribution of an electron beam applied to a natural oxide film on a substrate surface.
  • FIG. 3 is a schematic view showing a state in which a positive mask and a negative mask are selectively formed.
  • Fig. 3 is a schematic diagram showing the state power of GaAs crystal grown by MBE method, (a) is a schematic diagram when MBE growth is small, and (b) is a diagram when MBE growth is large. It is a schematic diagram.
  • FIG. 5 is a schematic diagram showing a state force of FIG. 4 (a) in which Si is supplied as a molecular beam to form an n channel and a p channel.
  • FIG. 6 is a schematic diagram showing the state force of FIG. 3 being dry-etched with AsBr.
  • FIG. 7 is a graph showing changes in heating temperature in the heating process.
  • FIG. 8 is a view showing the substrate surface after the three-dimensional microfabrication of the present invention.
  • GaAs base as GaAs layer (AlGaInAsP or AlGaInNAs layer)
  • a known electron without removing a natural oxide film 2 such as As 2 O 3 or As 2 that is naturally formed on the surface of a GaAs substrate 1.
  • the surface of the natural oxide film 2 was irradiated with an electron beam (energy single beam) 4a in a high vacuum using a beam drawing device (step 1).
  • the line dose of the electron beam 4a was controlled by appropriately changing the amount of electron beam current and the irradiation time.
  • the irradiation interval of the electron beam 4a (the distance moved in parallel to the next irradiation line after the electron beam irradiation) was set to 50 nm. That is, the electron beam 4a was irradiated several times while shifting the line by 50 nm from a ⁇ b ⁇ c.
  • the native oxide film 2 having a thickness of about 3 nm, such as As O or As O, is obtained.
  • the 2 3 2 oxide was replaced by chemically stable Ga 2 O.
  • the natural acid film 2 is an electronic
  • the region (line width) modified by one electron beam 4a irradiation is about 7 m. there were.
  • the reason why the line width of the modified region is larger than the electron beam diameter (1 / zm) is due to the secondary electron scattering of the natural oxide film 2 and the internal force of the substrate 1 when the electron beam 4a is irradiated. (Proximity effect).
  • the temperature was raised to about 580 ° C. to 630 ° C. (step 2).
  • steps other than the portion irradiated with the electron beam 4a (non-modified region) were thermally desorbed and removed.
  • the above heating temperature is gradually lowered to about 450 ° C, then raised to about 540 ° C, and about 450 ° C.
  • the heating temperature was increased and decreased alternately several times to several tens times (step 3).
  • the energy distribution intensity of the electron beam 4a is larger than a certain level (the dose is larger than the critical level Lh shown in FIG. 2).
  • the black part 3a and the minute central part corresponding to the hatched part 3b), which has a larger dose than L1 remain, while the other natural oxide film was removed by thermal desorption, resulting in the state shown in FIG. .
  • the region (line width) of the remaining natural oxide film 3a was about lOnm.
  • the surface of the GaAs layer 1 forms a stable reconstructed surface in a vacuum, but tries to form a reconstructed surface having a different structure at a certain temperature (phase transition).
  • the temperature at this boundary is called the “phase transition point”, but the heating temperature rises and falls intentionally and alternately so as to cross the phase transition point (or touch the phase transition point).
  • This causes a phase transition on the surface of GaAs layer 1 repeatedly, which corresponds to a weak portion of the energy distribution of electron beam 4a (a region where modification was performed but the degree was insufficient).
  • the natural acid film 2 can be detached.
  • a portion of the natural oxide film 2 other than the minute central portion can be removed.
  • the phase transition point of the GaAs layer is about 540 ° C.
  • a fine mask 3a having a line width of about lOnm could be formed on the GaAs layer.
  • a fine mask that can be used sufficiently for controlling the microfabrication of the nano-region can be formed.
  • the critical level of the line dose (level L in the graph of Fig. 2) for leaving the natural oxide film 2 as the mask 3a can be changed, so that the width of the formed mask 3a is several nm. It can be controlled to a desired width of about 5 ⁇ m.
  • the GaAs layer on the side from which the natural oxide film 2 has been removed is formed by molecular beam epitaxy (hereinafter abbreviated as "MBE method").
  • MBE method molecular beam epitaxy
  • the crystal growth conditions are such that the growth direction of GaAs is aligned with the plane orientation (100) of the GaAs layer, the GaAs crystal growth temperature is 500 ° C to 650 ° C, and the flux ratio of Ga atoms to As4 molecules. F / Y 5-20, GaAs crystal growth speed
  • the degree was 0.1 to 2 MLZsec (molecular layer Z second: growth rate conversion for two-dimensional thin film), and the GaAs growth layer thickness was set to about the electron beam writing interval.
  • the supplied Ga atoms first avoid the portion where the Ga 2 O is formed (the mask 3a).
  • a GaAs growth crystal 5 was formed by self-assembly using the GaAs layer as the nucleus (starting point). That is, Ga O (the mask 3a) as a modified natural oxide film functioned as a repulsion site (positive mask).
  • the mask 3a can be sublimated during GaAs crystal growth and lost, or it can be left as shown in FIG. 4 (a).
  • the GaAs crystal growth rate was adjusted using a reflection high-energy electron diffraction apparatus (hereinafter referred to as “RHEED”) for in-situ observation of the surface state of the sample thin film or the substrate. If the GaAs crystal growth rate is determined at this time, the film thickness and shape of the GaAs growth crystal 5 can be controlled by adjusting the GaAs crystal growth time. By such control, it is possible to produce a substrate having a high density and a constant film thickness of each GaAs growth crystal 5.
  • RHEED reflection high-energy electron diffraction apparatus
  • the GaAs layer 1 is naturally formed on the surface! And the natural oxide film 2 such as As O is removed. Without irradiating the natural oxide film 2 with the electron beam 4a, chemically stable Ga 2 O 3 (mask 3a) can be formed on the surface. From the diameter of electron beam 4a
  • the natural oxide film 2 is patterned with the electron beam 4a so as to have a predetermined circuit pattern, a desired circuit pattern can be processed on the surface of the GaAs layer 1.
  • the natural oxide film 2 is naturally formed on the GaAs layer 1 and plays a role as a kind of inorganic resist, organic resist-free can be realized and a mask raw material becomes unnecessary.
  • it is not necessary to apply a resist material to the surface of the GaAs layer 1 in advance man-hours can be reduced.
  • the sensitivity of the natural oxide film 2 when the electron beam 4a is used as in this embodiment is higher than that of PMM A that is generally used as an organic resist in existing electron beam lithography. . Therefore, extremely high-speed drawing is possible, and the throughput, which is a problem when using an inorganic resist, can be greatly improved.
  • the electron beam 4a is used as an energy beam! /, But as a problem of electron beam lithography (including the case where an organic resist is used), secondary electron scattering from within the substrate is considered. It is generally said that the region larger than the beam diameter of the electron beam 4a becomes a resist reaction region due to the influence of the above (proximity effect). Many proposals have been made to reduce this proximity effect. In fact, this proximity effect has become a major obstacle to miniaturization.
  • the mask forming method of the present embodiment only the portion modified by secondary electron scattering (proximity effect) of the natural acid film is removed, and the forward scattered component of the incident electron beam 4a is removed. Since only the portion corresponding to (the portion corresponding to the electron beam diameter) can be left, an effect equivalent to the correction of the proximity effect can be realized. Not only that, it is also possible to leave only the central part thinner than the beam diameter of the electron beam 4a.
  • the heating temperature is controlled so as to intentionally repeat the rise and fall of the temperature and dynamically pass the phase transition point on the surface of the GaAs layer 1. I'm doing it. As a result, an order much smaller than the diameter of the irradiated electron beam 4a (eg (For example, nm order) mask formation is possible.
  • direct writing on the natural oxide film 2 is realized, so that the price has increased in recent years, and a projection mask (so-called reticle) can be eliminated. .
  • a GaAs crystal 5 is selectively grown on the surface of the GaAs layer 1 by MBE to form a self-assembled microstructure. is doing. Therefore, the natural oxide film 3a as a mask acts as a repulsion site (functions as a positive mask) and acts as a repulsion site trigger for nucleation of Ga atom diffusion, after which the GaAs crystal self-acts. Since the growth is performed while gathering, by controlling the growth conditions appropriately, a three-dimensional structure with extremely fine spacing can be realized regardless of the width of the mask 3a. For example, when the array structure is microfabricated using the above-described method, the distance between adjacent unit structures can be controlled to a desired distance of up to several / z m of zero force (regardless of the width of the mask 3a).
  • the natural acid film 2 on the GaAs substrate 1 is irradiated with the electron beam 4b and heated in the same manner as described above, and shown on the right side of FIG.
  • a fine mask 3b having a width of 1 Onm was prepared.
  • the irradiation condition of the electron beam 4b is exactly the same as that in the first embodiment except that the line dose is 2.5 ⁇ 10 9 electron / cm.
  • GaAs was selectively grown on the GaAs layer 1 on the side from which the surface oxide film 2 was detached by the MBE method. Then, in the initial stage of diffusion, Ga atoms adhere to the portion where the Ga 2 O is formed (mask 3b) (according to the first embodiment), and self-assembled by using it as a nucleus.
  • GaAs growth crystal 5 was formed as shown on the right side of FIG.
  • Ga O (mask 3b) as a modified natural oxide film functioned as an adsorption site (negative mask).
  • GaO as a mask is sublimated during GaAs crystal growth and disappears.
  • Fig. 4 (a) As shown on the right side of Fig. 4 (a), it can be considered that it is covered with a GaAs growth crystal 5.
  • FIG. 4 (b) shows an example in which the amount of selective growth of GaAs by the MBE method as described above is increased considerably compared to the case of FIG.
  • GaAs amorphous crystal growth 6a is formed on the surface of the repulsion site (positive mask) 3a as a result of the MBE growth.
  • GaAs single crystal growth 6b was formed on the surface of the adsorption site (negative mask) 3b.
  • a GaAs single crystal growth 6c was formed on the surface of the substrate 1 where neither a positive mask nor a negative mask was present. This example suggests the possibility of a three-dimensional fine shape by controlling the amount of selective growth of GaAs by the MBE method and the presence of a positive mask as well as a positive mask.
  • a GaAs crystal is grown on the GaAs substrate 1 by self-assembly using the same method as in the first or second embodiment, as shown in FIG. A high density array structure was formed. Thereafter, Si as a dopant was supplied as a molecular beam. Then, as shown in Fig. 5, n-channel is formed on the facet plane (crystal orientation (100) plane) of each GaAs growth crystal 5 and other facet planes (crystal orientation (ni l) A plane, n is 3) A p-channel was formed. [0061]
  • a large number of fine transistor structures could be formed with fewer steps. In other words, the pn control of the surface of each unit structure of the high-density array structure could be performed collectively.
  • electron beams 4a and 4b are applied to the natural oxide film 2 of the GaAs substrate 1 and the line doses are 2.5 X 10 10 electron / cm and 2.5 X 10 9 electronZcm. Irradiation was performed in the same manner as described above, and thereafter, the same heat treatment as described above was performed, and as shown in FIG.
  • the surface of the GaAs layer 1 was dry etched in units of one atomic layer. Then, as shown in FIG. 6, the portions where the masks 3a and 3b (Ga 2 O 3), which are chemically stable oxide films, are formed,
  • the positive mask 3a is a force remaining on the surface of the GaAs layer 1 throughout the entire dry etching process.
  • the negative mask 3b disappears on the way, and the portion corresponding to the negative mask 3b thereafter. (d ⁇ ; f) was also etched.
  • the aspect ratio is different so that the positive mask 3a portion (a to c) and the negative mask 3b portion (d to f) have a height difference.
  • the natural oxide film 2 can function as a so-called analog inorganic resist. That is, the negative mask 3b has many porous materials with lower crystallinity of GaO than the positive mask 3a.
  • FIG. 8 shows various examples of the three-dimensional microstructure processed by the present invention.
  • FIG. 8 shows an actual image of the microstructure formed by the method of the present invention using an atomic force microscope (AFM) or an electron microscope (SEM).
  • AFM atomic force microscope
  • SEM electron microscope
  • the present invention is particularly effective in forming a fine and high-density array structure as variously shown in FIG. It is.
  • the application of the present invention is not limited to the GaAs layer.
  • the group III-V compound to be selectively grown is not limited to GaAs, and for example, GaN, InAs, InP, and InSb can be used.
  • the energy beam applied to the natural oxide film is not limited to the electron beam, and for example, any one of an ion beam, a laser beam, and an infrared beam can be selected and used.
  • the MBE method as in the first embodiment and the dry etching as in the fourth embodiment can be used in combination.
  • three-dimensional microstructures with various shapes can be created.
  • it is highly desirable that crystal growth and dry etching by the MBE method are performed in a series of steps using the same apparatus.
  • the etchant gas in the dry etching of the fourth embodiment is not limited to the above AsBr.
  • bromides such as PBr, GaBr, and InBr can be employed.
  • the mask forming method of the above embodiment is! /, And the three-dimensional microfabrication method is not only a semiconductor device but also a wavelength discrimination device, micromachining, photonic crystal, microcomponent, quantum dot, Application to quantum wires is possible.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

　ＡｌXＧａYＩｎ1-X-YＡｓZＰ1-Z又はＡｌXＧａYＩｎ1-X-YＮZＡｓ1-Z（０≦Ｘ≦１，０≦Ｙ≦１，０≦Ｚ≦１）の層の表面に選択的なマスクを形成する方法であって、ナノ領域の微細加工に好適な微細幅のマスクを形成する方法を提供する。 　（１）ＡｌXＧａYＩｎ1-X-YＡｓZＰ1-Z又はＡｌXＧａYＩｎ1-X-YＮZＡｓ1-Zの層１の表面に形成されている自然酸化膜２にエネルギービーム４ａ，４ｂを選択的に照射する。（２）加熱することによって、前記自然酸化膜２のうち、前記エネルギービーム４ａ，４ｂを照射した部分以外の部分を除去する。（３）加熱温度の上昇及び下降を交互に行いながら加熱することによって、前記エネルギービーム４ａ，４ｂを照射した部分の前記自然酸化膜２の一部を除去する。                                                                                 

Description

マスク形成方法、及び三次元微細加工方法
技術分野
[0001] 本発明は、 Al Ga in As P 又は Al Ga In N As (0≤X≤1, 0≤Y≤1
X Y 1-X-Y Z 1-Z X Y 1-X-Y Z 1-Z
, 0≤Z≤1)の層の表面に選択的なマスクを形成する方法に関し、更には、 Al Ga I
X Y
n As P 又は Al Ga In N As の層の表面に微細構造を加工する方法に関
1-X-Y Z 1-Z X Y 1-X-Y Z 1-Z
する。
背景技術
[0002] 半導体微細加工技術は、現在は 90nmレベルの微細加工が実用段階に達してい るが、近年の半導体デバイスの飛躍的な高機能化により、更に微細なナノ領域での 加工技術の開発の重要性が叫ばれている。この事情から、わが国では 2001年度か ら国家プロジェクトとして「半導体 MIRAIプロジェクト」が開始され、 45nmレベルの微 細加工を目標として開発と実用化に取り糸且んで 、る。また民間レベルでは「あすかプ ロジェタト」が開始され、 65nmレベルの微細加工を目標として開発と実用化に取り組 んでいる。
[0003] し力しながら、現在主流となって!/、るパターン転写方式の光リソグラフィー技術は、 例えば極紫外光や X線を用いることで高精度化を目指してはいるものの、高精度の マスク作成、またフォトレジストの解像度、工程管理などの点で限界に近づきつつある
[0004] 上記問題点に鑑み、本願の発明者は、特許文献 1において、 GaAs層表面の自然 酸化膜を除去することなぐこの自然酸化膜に対し Gaイオンビームを照射することで 、その酸ィ匕膜を選択的に Ga O又は Ga Oに置換又は生成させた後、臭素化物によ
2 3 2
り GaAs表面を一原子層単位でドライエッチングするネガ型リソグラフィを提案してい る。
[0005] この方法によれば、自然酸ィ匕膜をドライエッチング用マスクとして代用することで、 特別なドライエッチング用マスクを形成する必要がなぐまた自然酸化膜を除去する 必要もなくなる。更には、微細構造を形状、寸法の再現性良く加工することができる。 特許文献 1 :日本国 '特開 2003— 51488号公報 (段落番号 0012等）
[0006] なお、従来、微細化の目安として用いられてきた解像度とは、リソグラフィープロセス にお ヽて標準化されて ヽる有機レジスト上での露光後の解像度を示し、本来のデバ イスとしての機能が発現する最終的な加工が施された半導体そのものにおける解像 度ではない。その理由としては、従来のリソグラフィープロセスでは半導体基板上へ の最終加工には多くの工程を必要とし、最大解像度とは最初のパターン転写工程で ある有機レジスト上へのもので決定されるためであり、実際にはその有機レジスト自体 に作製されたパターンが複数の後工程が施されることにより"ボケ"を伴いながら転写 されていく。一般的には，この"ボケ"とは目的とする加工方法及び材料特性により異 なることから、従って一般的に定義する事が困難であった。従って、現在のリソグラフ ィープロセスでは、標準化手法であるところの有機レジスト上での解像度を競って ヽ るのが現状である。
発明の開示
発明が解決しょうとする課題
[0007] しかし、上記特許文献 1の方法では、自然酸化膜に照射するイオンビームの径は 0 . 以下、好ましくは 0. 3 m以下、更に好ましくは 0. 1 m以下に絞ることが望 ましいとしており、これでは、ナノ領域の微細構造制御に十分な微細マスクを形成す ることができない。また、細いビーム径のイオンビームを照射できる描画装置は高価 であり、コストの増加の原因ともなつている。
[0008] 本発明は上記の事情に鑑みてされたものであり、その目的の一つは、ナノ領域の 微細加工に好適な微細幅のマスクを低コストでかつ高精度で形成する方法を提供す ることにある。さらにここで目標とする解像度とは半導体基板上での最終加工工程に おける最小制御領域を対象にする。
課題を解決するための手段及び効果
[0009] 本発明の解決しょうとする課題は以上の如くであり、次にこの課題を解決するため の手段とその効果を説明する。
[0010] ♦本発明の観点によれば、以下のようなマスク形成方法が提供される。 Al Ga In
X Y
As P 又は Al Ga In N As (0≤X≤1, 0≤Y≤1, 0≤Z≤1)の層の表 面に選択的なマスクを形成する方法であって、（1)A1 Ga In As P 又は Al Ga
X Y 1-X-Y Z 1-Z X Y
In N As の層の表面に形成されて!、る自然酸ィ匕膜にエネルギービームを選択
1-X-Y Z 1-Z
的に照射する工程、（2)加熱することによって、前記自然酸ィ匕膜のうち、前記エネル ギービームを照射した部分以外の部分を除去する工程、（3)加熱温度の上昇及び 下降を交互に行 、ながら加熱することによって、前記エネルギービームを照射した部 分の前記自然酸ィ匕膜の一部を除去する工程、を含む。
[0011] これにより、エネルギービームのビーム径よりも小さい幅の微細マスクを作成できる ので、ナノ領域の微細加工に好適な微細幅のマスクを形成できる。また、ビーム径の 細 、エネルギービーム描画装置が不要になるので、設備コストを低減できる。
[0012] ♦前記のマスク形成方法においては、前記（3)の工程において、真空中で半導体 表面は温度に依存して異なる安定な再構成表面を形成するが、意図的に温度の上 昇および下降を繰り返すことにより表面再構成が変化する相転移点を動的に通過さ せることにより、低温領域においても半導体基板表面上での基板構成原子の表面拡 散を励起し、前記エネルギービームを照射したエネルギー強度分布の強度の大き ヽ 微小な中心部分以外の自然酸ィ匕膜を除去することが好ま 、。
[0013] これにより、照射したエネルギービームのビーム径よりも格段に小さいオーダー、例 えばナノサイズオーダーでのマスク成形が可能になる。
[0014] ♦前記のマスク形成方法においては、前記（1)の工程において、エネルギービー ムとして電子ビーム、イオンビーム、レーザービーム、赤外ビームのうちの何れかを使 用することが好ましい。
[0015] ♦また、本発明の三次元微細加工方法は、上記のマスクを選択的に形成した後、 分子線ェピタキシャル成長法により前記 Al Ga In As P 又は Al Ga In N
X Y 1-X-Y Z 1-Z X Y 1-X-Y z
As 層の表面に III V族化合物半導体結晶を選択成長させることにより、自己集合
1-Z
化した微細構造を形成することを特徴とする。
[0016] これにより、微細な三次元力卩ェを実現できる。特に、上記の方法で形成したマスク は III V族化合物半導体の初期段階の拡散に対する核形成のためのトリガとしての 役割を果たし、後は III V族化合物半導体が自己集合ィ匕しながら成長していくので 、その成長条件を適宜制御することで、マスクの幅にかかわらず極めて微細な三次 元構造を実現できる。
[0017] ♦前記の三次元微細加工方法においては、前記 III V族化合物半導体結晶を選 択的に自己集合ィ匕成長させた後にドーパントを供給することにより、上記 III V族化 合物半導体結晶のあるファセット面に nチャネルを、他のファセット面に pチャネルを 各々自己形成させることが好ましい。
[0018] これにより、微細なトランジスタを少ない工程で形成できる。
[0019] ♦前記の三次元微細加工方法においては、前記ドーパントとして Siを分子線として 供給することで、結晶方位（100)面に n型、結晶方位 (nil) A面に p型半導体を同一 工程で形成することが好ましい。なお、 nは整数であり、例えば n= 3である力 これに 限定されない。
[0020] これにより、微細なトランジスタを少ない工程で形成でき、三次元微細構造表面の p
—n制御を一括して行うことができる。
[0021] ♦また、本発明の三次元微細加工方法は、上記の選択的なマスクを形成した後、 臭素化物を分子線として供給することによりドライエッチングすることで、前記 Al Ga I
X Y
n As P 又は Al Ga In N As 層の表面にナノサイズオーダーの微細構造 l-X-Y Z 1-Z X Y 1-X-Y Z 1-Z
を形成することが好ましい。
[0022] これにより、微細な三次元構造を実現できる。
[0023] ♦前記のマスク形成方法においては、前記（1)の工程においてドーズ量を変化さ せながらエネルギービームを選択的に照射することにより、前記自然酸化膜の一部 をネガ型マスクとして機能させ、一部をポジ型マスクとして機能させることが好まし 、。
[0024] これにより、単一の自然酸化膜を、ある部分はネガ型マスクとして、他の部分はポジ 型マスクとして機能させるように制御できる。従って、三次元構造の形成の自由度が 向上する。
[0025] ♦また、本発明の三次元微細加工方法は、上記のネガ型マスク及びポジ型マスク を形成した後、表面に III V族化合物半導体結晶を選択成長させることにより、自己 集合化した微細構造を形成することを特徴とする。
[0026] この方法では、 III V族化合物半導体は、拡散の初期段階において、ネガ型マス クに対して吸着し、ポジ型マスクに対して反発する。この原理を利用して、様々な形 状の三次元構造を作成できる。
[0027] ♦前記の三次元微細構造の加工方法においては、前記ネガ型マスクの背面に III
V族化合物半導体結晶を自己集合成長させ、前記ポジ型マスクの無い隙間に III V族化合物半導体結晶を自己集合成長させて選択的にナノサイズオーダーの微 細構造を形成することが好まし 、。
[0028] これにより、様々な形状の微細な三次元構造を実現できる。
[0029] ♦また、本発明の三次元微細加工方法は、上記のネガ型マスク及びポジ型マスク を形成した後、臭素化物によりドライエッチングすることで、前記 Al Ga In As P
X Y 1-X-Y ζ 又は Al Ga in N As 層の表面に微細構造を形成することを特徴とする。
1-Z X Y 1-X-Y Z 1-Z
[0030] これにより、ネガ型マスクの部分とポジ型マスクの部分が高低差を有するようにエツ チングできるので、様々な形状のナノサイズオーダーの三次元微細構造を作成でき る。
図面の簡単な説明
[0031] [図 l]GaAs基板表面の自然酸化膜に電子ビームを照射する様子を示す模式図。
[図 2]基板表面の自然酸化膜に照射された電子ビームの強度分布を示すグラフ図。
[図 3]ポジ型マスク及びネガ型マスクが選択的に形成された様子を示す模式図。
[図 4]図 3の状態力 GaAs結晶を MBE法で成長させた様子を示す模式図であって 、（a)は MBE成長が少ない場合の模式図、（b)は MBE成長が多い場合の模式図で ある。
[図 5]図 4 (a)の状態力も Siを分子線として供給して、 nチャネル及び pチャネルを形成 させた様子を示す模式図。
[図 6]図 3の状態力も AsBrによるドライエッチングを行った様子を示す模式図。
3
[図 7]加熱工程における加熱温度の変化を示すグラフ図。
[図 8]本発明の三次元微細加工を施した後の基板表面を示す図。
符号の説明
[0032] 1 GaAs層（Al Ga In As P 又は Al Ga In N As 層）としての GaAs基
X Y 1-X-Y Z 1-Z X Y 1-X-Y Z 1-Z
板
2 自然酸化膜 3a Ga O (ポジ型マスク）
2 3
3b Ga O (ネガ型マスク）
2 3
4a 線ドーズ量の大き!/、電子ビーム（エネルギービーム）
4b 線ドーズ量の小さ!/、電子ビーム（エネルギービーム）
5 GaAs成長結晶
6a GaAsアモルファス結晶
6b GaAs単結晶
6c GaAs単結晶
発明を実施するための最良の形態
[0033] 次に、発明の実施の形態を説明する。
[0034] 〔第 1実施形態〕
第 1実施形態では図 1の左側に示すように、 GaAs基板 1に対し、その表面に自然 に形成されている As O , As O等の自然酸ィ匕膜 2を除去することなぐ公知の電子ビ
2 3 2
ーム描画装置を用いて、この自然酸ィ匕膜 2の表面に向かって電子ビーム (エネルギ 一ビーム) 4aを高真空中で照射した（工程 1)。
[0035] 上記の電子ビーム 4aの照射は、そのビーム径を 1 μ m、加速電圧を 50kV以下、線 ドーズ量を 2. 5 X 10— 1QelectronZcmとして、単一ラインモードで行った。なお、電子 ビーム 4aの線ドーズ量は、電子ビームの電流量、照射時間を適宜変化させることに よって制御した。
[0036] また、電子ビーム 4aの照射間隔 (電子ビームを照射した後、次に照射するラインま で平行移動させた距離）は 50nmとした。即ち、ラインを a→b→cと 50nmずつズラし ながら、電子ビーム 4aを複数回照射した。
[0037] この電子ビーム 4aの照射により、厚さ 3nm程度の自然酸化膜 2の As Oや As O等
2 3 2 の酸ィ匕物は、化学的に安定した Ga Oに置換された。なお、 自然酸ィ匕膜 2は、電子ビ
2 3
ーム 4a照射時のエネルギー分布 (入射電子ビームの前方散乱成分としてのガウシァ ン分布に後記の proximity効果の成分を重畳したものであって、図 2の左側を参照）に 対し、極めて敏感に改質された。
[0038] ここで、 1回の電子ビーム 4aの照射により改質される領域 (線幅）は、 7 m程度で あった。このように改質領域の線幅が電子ビーム径（1 /z m)より大きいのは、電子ビ ーム 4a照射時の自然酸ィ匕膜 2及び基板 1内力 の二次電子散乱が原因である（ proximity効果)。
[0039] 次に、表面酸ィ匕膜 2の一部を Ga Oに置換した GaAs層 1を、 10—3Pa以下程度の減
2 3
圧環境下で加熱した。具体的には、図 7の加熱温度の推移に示すように、 580°C〜6 30°C程度まで昇温させた（工程 2)。これにより、電子ビーム 4aを照射した部分以外 の部分 (非改質領域)が、熱脱離され除去された。
[0040] 続いて図 7に示すように、上記の真空状態を保ったまま、上記の加熱温度をいつた ん 450°C程度まで下げ、次に 540°C程度まで上げ、また 450°C程度まで下げ、 · · ·と V、うように、加熱温度の上昇及び下降を交互に数回〜数十回程度繰り返した（工程 3 )。こうすることで、自然酸化膜 2の電子ビーム 4a照射による改質領域のうち、当該電 子ビーム 4aのエネルギー分布の強度があるレベルより大きい部分（図 2に示す臨界 レベル Lhよりドーズ量が大きい黒塗りの部分 3aと、 L1よりドーズ量が大きい斜線部分 3b)に相当する微小な中心部分が残る一方、それ以外の自然酸化膜が熱脱離され て除去され、図 3の状態になった。残った自然酸化膜 3aの領域 (線幅）は、 lOnm程 度であった。
[0041] 即ち、真空中で前記 GaAs層 1の表面は安定な再構成表面を形成するが、ある温 度を境に、異なる構成の再構成表面を形成しょうとする（相転移)。この境界となる温 度を「相転移点」と称するが、この相転移点を跨ぐように (あるいは相転移点に触れる ように)加熱温度の上昇及び下降を意図的に交互に反復することで、 GaAs層 1の表 面の相転移を繰返し起こさせ、これにより、電子ビーム 4aのエネルギー分布の強度 の弱い部分 (改質が行われたが、その程度が不十分であった領域）に相当する自然 酸ィ匕膜 2を脱離させることができるである。この結果、前記の電子ビーム 4aを照射した 領域のうち、微小な中心部分以外の部分の自然酸ィ匕膜 2を除去することができる。な お、 GaAs層にお!/、ては相転移点は 540°C程度である。
[0042] この結果、線幅が lOnm程度の微小なマスク 3aを GaAs層上に形成できた。即ち、 ナノ領域の微細加工制御に十分利用可能な微細マスクを形成できたことになる。な お、加熱温度の上昇'下降の温度幅、上昇 '下降の繰返し回数などを制御することで 、 自然酸ィ匕膜 2をマスク 3aとして残すための線ドーズ量の臨界レベル (図 2のグラフに おけるレベル L)を変更することができ、これにより、形成されるマスク 3aの幅は数 nm 程度〜 5 μ m程度の所望の幅に制御できる。
[0043] 続、て、上記のようにマスク 3aを形成した後、分子線ェピタキシャル成長法 (以下「 MBE法」と略称する）により、自然酸ィ匕膜 2を脱離した側の GaAs層 1にお 、て GaAs (III V族化合物）を選択成長させた。この MBE法は、結晶成長条件が、 GaAsの成 長方向を GaAs層の面方位（100)に合わせて、 GaAs結晶成長温度を 500°C〜650 °C、 Ga原子と As4分子とのフラックス比である F /Y を 5〜20、 GaAs結晶成長速
As Ga
度を 0. l〜2MLZsec (分子層 Z秒:二次元薄膜に対する成長速度換算）、 GaAs 成長層膜厚を電子ビームの描画間隔程度として行った。
[0044] すると、供給された Ga原子は先ず、 Ga Oが形成された部分 (前記マスク 3a)を避
2 3
けて GaAs層の表面に付着し、それを核 (起点）とする自己集合ィ匕により、図 4 (a)の 左側に示すように、 GaAs成長結晶 5が形成された。即ち、改質された自然酸化膜と しての Ga O (前記マスク 3a)は、反発サイト (ポジ型マスク）として機能した。
2 3
[0045] なお、上記マスク 3aは、 GaAsの結晶成長中に昇華されて無くなる場合と、無くなら な!ヽで図 4 (a)のように残る場合が考えられる。
[0046] ここで、 GaAs結晶成長速度は、試料薄膜や基板の表面状態をその場観察するた めの反射高速電子線回折装置（以下「RHEED」と称する）を用いて調整した。このと き、 GaAs結晶成長速度を決定すれば、 GaAs結晶成長時間の調整により、 GaAs成 長結晶 5の膜厚や形状を制御可能である。このような制御により、高密度であって且 つ各 GaAs成長結晶 5の膜厚が一定である基板の作成が可能である。
[0047] 以上に示すように、この第 1実施形態によるマスク形成方法では、（l) GaAs層 1の 表面に形成されている自然酸化膜 2に電子ビーム 4aを選択的に照射する工程、 (2) 加熱することによって、前記自然酸ィ匕膜 2のうち電子ビーム 4aを照射した部分以外の 部分を除去する工程、（3)加熱温度の上昇及び下降を交互に行いながら加熱するこ とによって、電子ビーム 4aを照射した部分の前記自然酸化膜 2の一部を除去するェ 程、を含む。
[0048] 従って、 GaAs層 1表面に自然に形成されて!、る As O等の自然酸化膜 2を除去す ることなく、この自然酸化膜 2に電子ビーム 4aを照射することで、表面に化学的に安 定な Ga O (マスク 3a)を形成することが可能である。また、電子ビーム 4aの直径より
2 3
も小さ 、幅の微細マスク 3aを作成できるから、細 、ビーム径で電子ビーム 4aを照射 する必要がなくなるので、高価な電子ビーム描画装置が不要になる。また、細い電子 ビーム径を得るために加速電圧を高くする必要もない。なお、自然酸化膜 2に所定の 回路パターンとなるように電子ビーム 4aでパターユングすれば、 GaAs層 1の表面に 所望の回路パターンを加工することができる。
[0049] また、 GaAs層 1に自然に形成されて!、る自然酸ィ匕膜 2がー種の無機レジストとして の役割を果たすので、有機レジストフリーを実現でき、マスク原料が不要になる。また 、 GaAs層 1の表面にレジスト材を予め塗布しておく必要もないから、工数を削減でき る。カロえて、本実施形態のように電子ビーム 4aを用いた場合の自然酸ィ匕膜 2の感度 は、既存の電子線リソグラフィ一で有機レジストとして一般的に用いられている PMM Aに比べて高い。従って、極めて高速な描画が可能であり、無機レジストを用いた場 合の問題点とされているスループットも大きく改善できる。
[0050] なお、本実施形態ではエネルギービームとして電子ビーム 4aを用いて!/、るが、電子 ビームリソグラフィー (有機レジストを用いた場合も含む)の問題点として、基板内から の二次電子散乱の影響（上記 proximity効果）によって、電子ビーム 4aのビーム径より 力なり大きな領域がレジスト反応領域となってしまうことが一般的に言われている。こ の proximity効果を低減させるために多くの提案がなされてきた力 事実上、この proximity効果が微細化に対する大きな障害となっていた。この点、本実施形態のマ スク形成方法によれば、自然酸ィ匕膜の二次電子散乱 (proximity効果）によって改質 された部分のみを除去して、入射した電子ビーム 4aの前方散乱成分に相当する部 分 (電子ビーム径に相当する部分)のみを残すことができるから、上記 proximity効果 の補正と同等の効果を実現できる。それのみならず、電子ビーム 4aのビーム径より細 い中心部分のみを残すこともできるのである。
[0051] また、本実施形態では、上記の工程 3においては、意図的に温度の上昇および下 降を繰り返し、 GaAs層 1の表面の相転移点を動的に通過させるように加熱温度を制 御している。これにより、照射した電子ビーム 4aの直径より格段に小さいオーダー（例 えば、 nmオーダー）のマスク成形を可能にできる。
[0052] また、本実施形態では、自然酸化膜 2に対する直接描画 (マスクレスリソグラフィー） が実現されて 、るので、近年価格が高騰して 、る投影用マスク（所謂レチクル)を不 要とできる。
[0053] 更に本実施形態では、上記の微細なマスク 3aを形成した後、 MBE法により前記 G aAs層 1の表面に GaAs結晶 5を選択成長させることにより、自己集合化した微細構 造を形成している。従って、マスクとしての自然酸ィ匕膜 3aは反発サイト (ポジ型マスク として機能し)、 Ga原子の拡散に対する核形成のための反発サイトのトリガとしての役 割を果たし、その後は GaAs結晶が自己集合ィ匕しながら成長していくので、その成長 条件を適宜制御することにより、マスク 3aの幅にかかわらず極めて微細な間隔の三 次元構造を実現できる。例えば、上記方法を用いてアレイ構造を微細加工する場合 、隣接する単位構造同士の間隔は、（マスク 3aの幅にかかわらず）ゼロ力も数/ z mま で所望の間隔に制御できる。
[0054] 〔第 2実施形態〕
この第 2実施形態では図 1の右側に示すように、 GaAs基板 1の自然酸ィ匕膜 2に対し 電子ビーム 4bを照射して、上記と全く同様の加熱を行い、図 3の右側に示すように 1 Onm幅の微細なマスク 3bを作成した。なお、電子ビーム 4bの照射条件は、線ドーズ 量を 2. 5 X 109electron/cmとすることのほかは、前記第 1実施形態とまったく同様 である。
[0055] そして MBE法により、表面酸ィ匕膜 2を脱離した側の GaAs層 1にお 、て GaAsを選 択成長させた。すると Ga原子は拡散の初期段階において、（前記第 1実施形態と異 なり） Ga Oが形成された部分 (マスク 3b)に付着し、それを核とする自己集合ィ匕によ
2 3
り、図 4 (a)の右側に示す如く GaAs成長結晶 5が形成された。即ち、改質された自然 酸ィ匕膜としての Ga O (マスク 3b)は、吸着サイト (ネガ型マスク）として機能した。
2 3
[0056] なお、マスクとしての Ga Oは、 GaAsの結晶成長中に昇華されて無くなる場合と、
2 3
図 4 (a)の右側に示すように GaAsの成長結晶 5に覆われる場合が考えられる。
[0057] 上記第 1実施形態と第 2実施形態により、以下の知見が得られる。即ち図 1に示す ように、自然酸ィ匕膜 2への電子ビーム 4a, 4b照射時に、その線ドーズ量を異ならせる ことにより、単一の自然酸ィ匕膜 2の改質の程度ないし態様を異ならせて、反発サイト（ ポジ型マスク） 3aとして機能させることも、吸着サイト (ネガ型マスク） 3bとして機能させ ることもできる。従って、同一の基板 1に線ドーズ量を異ならせながら電子ビーム 4a, 4bを照射すれば、単一の自然酸化膜 2の一部を反発サイト (ポジ型マスク） 3aとして、 残りを吸着サイト (ネガ型マスク） 3bとして、それぞれ機能させることができる。その結 果、上記のような MBE法による GaAsの選択成長による制御の自由度が増大し、様 々な形状の三次元微細構造を形成することができる。
[0058] 上記第 1実施形態と第 2実施形態による図 4 (a)に示すような GaAsの成長結晶 5に 覆われる場合の別の組み合わせによる例としては、図 4 (b)に示すものが可能である 。この図 4 (b)では、図 1のように基板 1の表面に電子ビーム 4a, 4bの電子ビーム照 射を交互に行って、単一の自然酸化膜 2の一部を反発サイト（ポジ型マスク） 3aとし、 また別の一部を吸着サイト (ネガ型マスク） 3bとし、反発サイト 3aの両サイドに吸着サ イト 3bが配置されるように、両マスク 3a ' 3bが交互に並ぶように形成している。そして 、上記のような MBE法による GaAsの選択成長の量を前記図 4の場合より相当大きな 量を成長させた例が図 4 (b)に示される。
[0059] この図 4 (b)の例では、 MBE法による成長の結果、反発サイト（ポジ型マスク） 3aの 表面には GaAsアモルファス結晶成長 6aが形成される。また、吸着サイト (ネガ型マス ク） 3bの表面には GaAs単結晶成長 6bが形成された。更に、ポジ型マスクもネガ型マ スクも存在しない前記基板 1の表面には、 GaAs単結晶成長 6cが形成された。この例 は、ポジ型マスクもネガ型マスクの存在と MBE法による GaAsの選択成長の量の制 御による三次元微細形状の可能性を示唆している。
[0060] 〔第 3実施形態〕
この第 3実施形態では、 GaAs基板 1に対し、前記第 1実施形態又は第 2実施形態 と同様の手法を用いて GaAs結晶を自己集合ィ匕させて成長させ、図 4 (a)のように高 密度アレイ構造を形成した。その後、ドーパントとしての Siを分子線として供給した。 すると図 5に示すように、各 GaAs成長結晶 5のファセット面（結晶方位（100)面）に n チャネルが形成され、他のファセット面（結晶方位 (ni l) A面、 nは例えば 3)に pチヤネ ルが形成された。 [0061] この第 3実施形態の方法により、多数の微細なトランジスタ構造を少ない工程で形 成することができた。換言すれば、高密度のアレイ構造の各単位構造の表面の p— n 制御を一括して行うことができた。
[0062] 〔第 4実施形態〕
この第 4実施形態では、 GaAs基板 1の自然酸ィ匕膜 2に対し電子ビーム 4a, 4bを、 線ドーズ量を 2. 5 X 1010electron/cm,及び 2. 5 X 109electronZcmの二通りに変 化させながら照射し、その後は上記と全く同様の加熱処理を行って、図 4 (a)に示す ように、 lOnm幅のポジ型マスク 3a及びネガ型マスク 3bを作成した。
[0063] 次に、例えば 10— 7Paレベルの超高真空中で、 580°C〜620°Cで 10— 3〜： LO— 7Paの V 族分子ガス分圧下での AsBr (臭素化物）を分子線として 5分間導入することにより、
3
GaAs層 1の表面を、原子層一層単位でドライエッチングした。すると図 6に示すよう に、化学的に安定な酸ィ匕膜である上記マスク 3a, 3b (Ga O )が形成された部分は、
2 3
その全部又は一部がエッチングされずに残った。即ち、選択的なエッチングが行わ れ、 GaAs層 1の表面に微細な三次元構造を加工することができた。
[0064] なお、ポジ型マスク 3aは上記のドライエッチングの過程全体を通じて GaAs層 1の表 面に最後まで残った力 ネガ型マスク 3bは途中で消失し、その後はネガ型マスク 3b に相当する部分 (d〜； f)もエッチングがされた。この結果、図 6に示すように、ポジ型マ スク 3aの部分 (a〜c)とネガ型マスク 3bの部分 (d〜； f)とで高低差を有するように、即 ちアスペクト比が異なるようにエッチングすることができた。これは、前記自然酸化膜 2 力 いわゆるアナログ型の無機レジストとして機能し得ることを意味する。即ち、ネガ 型マスク 3bはポジ型マスク 3aに比べて Ga Oの結晶化度が低ぐ多くのポーラスが
2 3
形成されて ヽる（柔らか 、マスクである）ので、ネガ型とポジ型とで上記のような高低 差を有するようにエッチングできるのである。
[0065] 〔三次元微細構造の例〕
なお図 8には、本発明によって加工された三次元微細構造の種々の例が示される。 この図 8は、本発明の方法によって形成された微細構造を、原子間力顕微鏡 (AFM )あるいは電子顕微鏡 (SEM)を使用して実際に撮影したものである。なお本発明は 、図 8に種々示されるような微細かつ高密度のアレイ構造を形成する際に、特に有効 である。
[0066] 〔変更態様〕
以上に本発明の好適な実施形態を示したが、上記実施形態は例えば以下のように 変更して実施することができる。
[0067] (1)上記の実施形態では GaAs層について説明した力 Al Ga In As P 又は
Figure imgf000015_0001
Α1 Ga In Ν As 層であれば、上記の GaAs層の場合と同様の効果を奏するも
X Y 1-X-Y Z 1-Z
のであり、本発明の適用は GaAs層に限定されない。また、選択成長させる III— V族 化合物としては、 GaAsに限定されず、例えば GaN, InAs, InP, InSbを用いること ができる。
[0068] (2)自然酸ィ匕膜に照射するエネルギービームとしては、電子ビームに限らず、例え ば、イオンビーム、レーザービーム、赤外ビームのうち何れかを選択して利用可能で ある。
[0069] (3)三次元微細構造を加工するにあたって、第 1実施形態のような MBE法と、第 4 実施形態のようなドライエッチングを、組み合わせて用いることもできる。この場合、更 に多様な形状の三次元微細構造を作成できる。なおこの場合、 MBE法による結晶 成長とドライエッチングは、同一の装置によって一連の工程で行われることが極めて 望ましい。一貫真空システムを採用することによって、プロセス中の表面'界面を"そ の場"観察 ·評価することが電子線 (上記 RHEED)や X線を用いて可能になり、また 、形成される三次元構造の表面の汚染を極めて良好に回避できるからである。
[0070] (4)上記第 4実施形態のドライエッチングにおけるエツチャントガスは、上記の AsBr に限定されず、例えば PBr , GaBr , InBr等の臭素化物を採用できる。
3 3 3 3
[0071] (5)上記実施形態のマスク形成方法な!/、し三次元微細加工方法は、半導体デバイ スは勿論、波長弁別デバイス、マイクロマシユング、フォトニッククリスタル、マイクロコ ンポーネント、量子ドット、量子ワイヤに応用が可能である。

Claims

請求の範囲 [1] Al Ga ln As P 又は Al Ga In N As (0≤X≤ 1, 0≤Y≤ 1, 0≤Z≤ 1) X Y 1-X-Y Z 1-Z X Y 1-X-Y Z 1-Z の層の表面に選択的なマスクを形成する方法であって、
(1) Al Ga ln As P 又は Al Ga In N As の層の表面に形成されている
X Y 1-X-Y Z 1-Z X Y 1-X-Y Z 1-Z
自然酸ィ匕膜にエネルギービームを選択的に照射する工程、
(2)加熱することによって、前記自然酸ィ匕膜のうち、前記エネルギービームを照射し た部分以外の部分を除去する工程、
(3)加熱温度の上昇及び下降を交互に行いながら加熱することによって、前記エネ ルギービームを照射した部分の前記自然酸ィ匕膜の一部を除去する工程、 を含む、マスク形成方法。
[2] 請求項 1に記載のマスク形成方法であって、
前記（3)の工程において、真空中で半導体表面は温度に依存して異なる安定な再 構成表面を形成するが、意図的に温度の上昇および下降を繰り返すことにより再構 成が変化する相転移点を動的に通過させることにより、前記エネルギービームを照射 したエネルギー強度分布の強度の大きい微小な中心部分以外の自然酸ィ匕膜を除去 することを特徴とする、マスク形成方法。
[3] 請求項 1又は請求項 2に記載のマスク形成方法であって、
前記（1)の工程において、エネルギービームとして電子ビーム、イオンビーム、レー ザ一ビーム、赤外ビームのうちの何れかを使用することを特徴とする、マスク形成方 法。
[4] 請求項 1から請求項 3までの何れか一項に記載のマスク形成方法によって選択的 なマスクを形成した後、分子線ェピタキシャル成長法により前記 Al Ga In As P
X Y 1-X-Y z 又は Al Ga In N As 層の表面に III V族化合物半導体結晶を選択成長さ
1-Z X Y 1-X-Y Z 1-Z
せることにより、自己集合ィ匕した微細構造を形成することを特徴とする、三次元微細 加工方法。
[5] 請求項 4に記載の三次元微細加工方法であって、
前記 III— V族化合物半導体結晶を選択的に自己集合ィ匕成長させた後にドーパント を供給することにより、上記 III V族化合物半導体結晶のあるファセット面に nチヤネ ルを形成し、他のファセット面に pチャネルを各々自己形成させることを特徴とする、 三次元微細加工方法。
[6] 請求項 5に記載の三次元微細加工方法であって、
前記ドーパントとして Siを分子線として供給することで、結晶方位（100)面に n型、 結晶方位 (nil) A面に p型半導体を同一工程で形成することを特徴とする、三次元微 細加工方法。
[7] 請求項 1から請求項 3までの何れか一項に記載のマスク形成方法によって選択的 なマスクを形成した後、臭素化物を分子線として供給することによりドライエッチング することで、前記 Al Ga In As P 又は Al Ga In N As 層の表面に微細構
X Υ 1-Χ-Υ Ζ 1-Ζ X Υ 1-Χ-Υ Ζ 1-Ζ
造を形成することを特徴とする、ナノサイズオーダーの三次元微細加工方法。
[8] 請求項 1から請求項 3までの何れか一項に記載のマスク形成方法であって、
前記（1)の工程にぉ 、てドーズ量を変化させながらエネルギービームを選択的に 照射することにより、前記自然酸ィ匕膜の一部をネガ型マスクとして機能させ、一部を ポジ型マスクとして機能させることを特徴とする、マスク形成方法。
[9] 請求項 8に記載のマスク形成方法によってネガ型マスク及びポジ型マスクを形成し た後、分子線ェピタキシャル成長法により前記 Al Ga In As P 又は Al Ga In
X Y 1-X-Y Z 1-Z X Y
N As 層の表面に III V族化合物半導体結晶を選択成長させることにより、自
1-X-Y Z 1-Z
己集合化した微細構造を形成することを特徴とする、三次元微細加工方法。
[10] 請求項 9に記載の三次元微細加工方法において、
前記ネガ型マスクの背面に in— V族化合物半導体結晶を自己集合成長させ、前記 ポジ型マスクの無い隙間に III V族化合物半導体結晶を自己集合成長させて選択 的に微細構造を形成することを特徴とする、ナノサイズオーダーの三次元微細構造 の加工方法。
[11] 請求項 8に記載のマスク形成方法によってネガ型マスク及びポジ型マスクを形成し た後、臭素化物によりドライエッチングすることで、前記 Al Ga In As P
X Y 1-X-Y Z 1-Z又は Al
X
Ga In N As 層の表面に微細構造を形成することを特徴とする、ナノサイズォー
Y 1-X-Y Z 1-Z
ダ一の三次元微細構造の加工方法。
PCT/JP2005/007792 2005-04-25 2005-04-25 マスク形成方法、及び三次元微細加工方法 WO2006114886A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007514399A JP4755643B2 (ja) 2005-04-25 2005-04-25 マスク形成方法、及び三次元微細加工方法
PCT/JP2005/007792 WO2006114886A1 (ja) 2005-04-25 2005-04-25 マスク形成方法、及び三次元微細加工方法
US11/912,503 US8110322B2 (en) 2005-04-25 2005-04-25 Method of mask forming and method of three-dimensional microfabrication
EP05734479A EP1879221A4 (en) 2005-04-25 2005-04-25 METHOD FOR MASKING AND METHOD FOR THREE-DIMENSIONAL MICROFABRICATION

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/007792 WO2006114886A1 (ja) 2005-04-25 2005-04-25 マスク形成方法、及び三次元微細加工方法

Publications (1)

Publication Number Publication Date
WO2006114886A1 true WO2006114886A1 (ja) 2006-11-02

Family

ID=37214524

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/007792 WO2006114886A1 (ja) 2005-04-25 2005-04-25 マスク形成方法、及び三次元微細加工方法

Country Status (4)

Country Link
US (1) US8110322B2 (ja)
EP (1) EP1879221A4 (ja)
JP (1) JP4755643B2 (ja)
WO (1) WO2006114886A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076795A (ja) * 2007-09-22 2009-04-09 Kwansei Gakuin 三次元微細加工方法及び三次元微細構造
JP2010040680A (ja) * 2008-08-01 2010-02-18 Fujitsu Ltd 量子ドットの形成方法及び半導体装置の製造方法
WO2010044400A1 (ja) * 2008-10-14 2010-04-22 旭化成株式会社 熱反応型レジスト材料、それを用いた熱リソグラフィ用積層体及びそれらを用いたモールドの製造方法
JP2010237539A (ja) * 2009-03-31 2010-10-21 Kwansei Gakuin 三次元微細加工方法及び三次元微細構造
JP2012049186A (ja) * 2010-08-24 2012-03-08 Tokyo Electron Ltd 量子ドット形成方法及びこれを実施するためのプログラムを記憶する記憶媒体並びに基板処理装置
JP2013033995A (ja) * 2012-10-19 2013-02-14 Kwansei Gakuin 三次元微細加工基板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977253B2 (en) * 2004-08-31 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8337712B2 (en) * 2007-05-15 2012-12-25 Canon Kabushiki Kaisha Method for forming etching mask, method for fabricating three-dimensional structure and method for fabricating three-dimensional photonic crystalline laser device
US20170324219A1 (en) * 2016-05-05 2017-11-09 Macom Technology Solutions Holdings, Inc. Semiconductor laser incorporating an electron barrier with low aluminum content

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555711A (ja) * 1991-08-22 1993-03-05 Furukawa Electric Co Ltd:The 半導体レーザ素子とその製造方法
JPH05102616A (ja) * 1991-10-09 1993-04-23 Furukawa Electric Co Ltd:The 半導体レーザアレイとその製造方法
JPH06163402A (ja) * 1992-11-20 1994-06-10 Hikari Gijutsu Kenkyu Kaihatsu Kk 量子構造作製方法
WO2003015145A1 (fr) * 2001-08-07 2003-02-20 The New Industry Research Organization Procede de micro-usinage utilisant un faisceau ionique
JP2003179032A (ja) * 2001-12-11 2003-06-27 New Industry Research Organization 無機多層レジストのイオンビーム微細加工方法及びこの方法による半導体デバイス、量子デバイス、マイクロマシーンコンポーネント及び微細構造体
JP2004349597A (ja) * 2003-05-26 2004-12-09 Kwansei Gakuin 電子ビーム微細加工方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4775882A (en) * 1986-11-19 1988-10-04 Rockwell International Corporation Lateral bipolar transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555711A (ja) * 1991-08-22 1993-03-05 Furukawa Electric Co Ltd:The 半導体レーザ素子とその製造方法
JPH05102616A (ja) * 1991-10-09 1993-04-23 Furukawa Electric Co Ltd:The 半導体レーザアレイとその製造方法
JPH06163402A (ja) * 1992-11-20 1994-06-10 Hikari Gijutsu Kenkyu Kaihatsu Kk 量子構造作製方法
WO2003015145A1 (fr) * 2001-08-07 2003-02-20 The New Industry Research Organization Procede de micro-usinage utilisant un faisceau ionique
JP2003179032A (ja) * 2001-12-11 2003-06-27 New Industry Research Organization 無機多層レジストのイオンビーム微細加工方法及びこの方法による半導体デバイス、量子デバイス、マイクロマシーンコンポーネント及び微細構造体
JP2004349597A (ja) * 2003-05-26 2004-12-09 Kwansei Gakuin 電子ビーム微細加工方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KANEKO T.: "Sonoba' Maskless Nanolithography", DENSHI ZAIRYO, January 2002 (2002-01-01), pages 50 - 55, XP002987006 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076795A (ja) * 2007-09-22 2009-04-09 Kwansei Gakuin 三次元微細加工方法及び三次元微細構造
JP2010040680A (ja) * 2008-08-01 2010-02-18 Fujitsu Ltd 量子ドットの形成方法及び半導体装置の製造方法
WO2010044400A1 (ja) * 2008-10-14 2010-04-22 旭化成株式会社 熱反応型レジスト材料、それを用いた熱リソグラフィ用積層体及びそれらを用いたモールドの製造方法
JP5194129B2 (ja) * 2008-10-14 2013-05-08 旭化成株式会社 熱反応型レジスト材料、それを用いた熱リソグラフィ用積層体及びそれらを用いたモールドの製造方法
JP2010237539A (ja) * 2009-03-31 2010-10-21 Kwansei Gakuin 三次元微細加工方法及び三次元微細構造
JP2012049186A (ja) * 2010-08-24 2012-03-08 Tokyo Electron Ltd 量子ドット形成方法及びこれを実施するためのプログラムを記憶する記憶媒体並びに基板処理装置
JP2013033995A (ja) * 2012-10-19 2013-02-14 Kwansei Gakuin 三次元微細加工基板

Also Published As

Publication number Publication date
JPWO2006114886A1 (ja) 2008-12-11
JP4755643B2 (ja) 2011-08-24
US8110322B2 (en) 2012-02-07
EP1879221A4 (en) 2011-08-03
EP1879221A1 (en) 2008-01-16
US20100143828A1 (en) 2010-06-10

Similar Documents

Publication Publication Date Title
JP4755643B2 (ja) マスク形成方法、及び三次元微細加工方法
CN111792622B (zh) 一种基于水冰的电子束诱导刻蚀工艺
JP3763021B2 (ja) 電子ビーム微細加工方法
US9725801B2 (en) Method for implanted-ion assisted growth of metal oxide nanowires and patterned device fabricated using the method
JP5267945B2 (ja) 三次元微細加工方法及び三次元微細構造
JPH0778807A (ja) マスク及びその形成方法及びこれを用いたエッチング方法
Harriott The technology of finely focused ion beams
JP2010208925A (ja) 半導体ナノワイヤの製造方法及び半導体装置
Yu et al. Fabrication of 30 nm pitch imprint moulds by frequency doubling for nanowire arrays
Hull et al. Synthesis and functionalization of epitaxial quantum dot nanostructures for nanoelectronic architectures
JP2004244649A (ja) ２次元又は３次元ナノ構造物の作製方法
KR101026507B1 (ko) 삼차원 미세 가공 방법 및 고밀도 삼차원 미세 구조
JP4803513B2 (ja) イオンビーム微細加工方法
KR101855950B1 (ko) 금속 촉매의 형상 제어를 통한 나노와이어 형성 방법
Bischoff et al. Nanostructures by mass-separated FIB
JP5152715B2 (ja) 三次元微細加工方法及び三次元微細構造
KR102680664B1 (ko) 포토리소그래피와 이온빔 조사 기술을 이용한 그래핀 양자점 패턴의 제조방법
JP2003179031A (ja) 無機多層レジストのイオンビーム注入リソグラフィーによるＳｉ半導体微細構造体の加工方法及びその方法による集積回路、デバイス及びマイクロマシーンコンポーネント
JP2006005110A (ja) 微細構造の作製方法及び作製装置
JP4331437B2 (ja) 化合物・合金構造物の製造方法
JP4235709B2 (ja) 半導体基板表面の微細ファセット形状作製方法
Zhang et al. Controlled Quantum Dot Formation on Focused Ion Beam-Patterned GaAs Substrates
JP2003179032A (ja) 無機多層レジストのイオンビーム微細加工方法及びこの方法による半導体デバイス、量子デバイス、マイクロマシーンコンポーネント及び微細構造体
JP5494992B2 (ja) 三次元微細加工基板
JP2009130281A (ja) 半導体微小突起構造体の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005734479

Country of ref document: EP

Ref document number: 2007514399

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

NENP Non-entry into the national phase

Ref country code: RU

WWW Wipo information: withdrawn in national office

Country of ref document: RU

WWP Wipo information: published in national office

Ref document number: 2005734479

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11912503

Country of ref document: US