KR101855950B1 - 금속 촉매의 형상 제어를 통한 나노와이어 형성 방법 - Google Patents

금속 촉매의 형상 제어를 통한 나노와이어 형성 방법 Download PDF

Info

Publication number
KR101855950B1
KR101855950B1 KR1020160066212A KR20160066212A KR101855950B1 KR 101855950 B1 KR101855950 B1 KR 101855950B1 KR 1020160066212 A KR1020160066212 A KR 1020160066212A KR 20160066212 A KR20160066212 A KR 20160066212A KR 101855950 B1 KR101855950 B1 KR 101855950B1
Authority
KR
South Korea
Prior art keywords
pattern
nanowire
metal catalyst
oxide film
metal
Prior art date
Application number
KR1020160066212A
Other languages
English (en)
Other versions
KR20170135020A (ko
Inventor
이진석
박이슬
Original Assignee
숙명여자대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 숙명여자대학교산학협력단 filed Critical 숙명여자대학교산학협력단
Priority to KR1020160066212A priority Critical patent/KR101855950B1/ko
Priority to PCT/KR2017/005545 priority patent/WO2017209460A1/ko
Publication of KR20170135020A publication Critical patent/KR20170135020A/ko
Application granted granted Critical
Publication of KR101855950B1 publication Critical patent/KR101855950B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 나노와이어 형성 방법에 관한 것으로서, 보다 상세하게는 금속 촉매의 형상 제어를 통해 위치와 직경을 조절할 수 있는 나노와이어를 형성하는 방법에 관한 것이다. 본 발명의 일 실시예에 따른 나노와이어 형성 방법은 기판 상에 수 나노미터 두께의 산화막을 형성하는 단계와, 산화막 상에 포토레지스트(photoresist) 패턴을 형성하는 단계와, 포토레지스트 패턴 상에 금속 촉매를 증착하는 단계와, 포토레지스트 패턴을 포토레지스트 상에 증착된 금속 촉매와 함께 제거하여 산화막 상에 금속 촉매 패턴을 형성하는 단계와, 금속 촉매 패턴을 열처리하여 금속 나노입자 패턴을 형성하는 단계와, 금속 나노입자 패턴과 기판 사이에 형성되어 있는 산화막을 제거하는 단계와, 금속 나노입자 패턴이 형성되어 있는 영역에 나노와이어를 성장시키는 단계를 갖는다.

Description

금속 촉매의 형상 제어를 통한 나노와이어 형성 방법{METHOD OF FORMING NANOWIRE BY CONTROLLING THE GEOMETRY OF METAL CATALYST}
본 발명은 나노와이어 형성 방법에 관한 것으로서, 보다 상세하게는 금속 촉매의 형상 제어를 통해 위치와 직경을 조절할 수 있는 나노와이어를 형성하는 방법에 관한 것이다.
나노기술은 나노미터 크기의 범주에서 조작 및 분석하고 이를 제어함으로써 새롭거나 개선된 물리적, 화학적, 생물학적 특성을 나타내는 소재나 소자 또는 시스템을 만들어 내는 과학기술을 의미한다. 이러한 나노기술이 발전되면서 다양한 나노 구조물이 소개되고 있는데 그 중에서 나노와이어(nanowire), 나노튜브(nanotube), 나노점(nanodot) 등이 대표적이다.
특히, 나노와이어는 광소자, 트랜지스터, 커패시터, 디스플레이, 메모리 소자, 바이오 소자, 센서 등 다양한 분야에서 널리 응용되고 있다. 이러한 나노와이어를 활용하기 위해서는 나노와이어를 대면적에 손쉽게 형성할 수 있어야 하며, 나노와이어의 형성 위치, 형성되는 나노와이어의 직경과 길이를 조절하는 것이 필요하다.
본 발명이 해결하고자 하는 기술적 과제는 대면적에 위치, 직경, 길이가 조절 가능한 실리콘 나노와이어를 형성시킬 수 있는 방법을 제공하는 데에 있다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 나노와이어 형성 방법에 대한 일 실시예는 기판 상에 수 나노미터 두께의 산화막을 형성하는 단계; 상기 산화막 상에 포토레지스트(photoresist) 패턴을 형성하는 단계; 상기 포토레지스트 패턴 상에 금속 촉매를 증착하는 단계; 상기 포토레지스트 패턴을 상기 포토레지스트 상에 증착된 금속 촉매와 함께 제거하여, 상기 산화막 상에 금속 촉매 패턴을 형성하는 단계; 상기 금속 촉매 패턴을 열처리하여 금속 나노입자 패턴을 형성하는 단계; 상기 금속 나노입자 패턴과 상기 기판 사이에 형성되어 있는 상기 산화막을 제거하는 단계; 및 상기 금속 나노입자 패턴이 형성되어 있는 영역에 나노와이어를 성장시키는 단계;를 포함한다.
본 발명에 따른 나노와이어 형성 방법의 일부 실시예들에 있어서, 상기 기판은 실리콘 기판이고, 상기 산화막은 상기 실리콘 기판을 열산화(thermal oxidation)시켜 형성하며, 상기 나노와이어는 실리콘 나노와이어일 수 있다.
본 발명에 따른 나노와이어 형성 방법의 일부 실시예들에 있어서, 상기 포토레지스트 패턴은 스테핑 리소그라피(stepping lithography) 방법으로 형성할 수 있다.
본 발명에 따른 나노와이어 형성 방법의 일부 실시예들에 있어서, 상기 포토레지스트 패턴은 수백 나노미터 직경을 갖는 원기둥 홀(hole) 패턴일 수 있다.
본 발명에 따른 나노와이어 형성 방법의 일부 실시예들에 있어서, 상기 금속 촉매 패턴은 상기 원기둥 홀 내에 증착된 금속을 포함하여 이루어진 원기둥 형상의 패턴이며, 상기 금속 촉매 패턴은 열처리에 의해 구 형상의 나노입자(nano particle) 패턴이 될 수 있다.
본 발명에 따른 나노와이어 형성 방법의 일부 실시예들에 있어서, 상기 나노와이어의 직경은, 상기 포토레지스트 패턴의 원기둥 홀의 직경 및 상기 원기둥 홀 내에 증착된 금속 촉매의 두께 중 적어도 하나로 조절할 수 있다.
본 발명에 따른 나노와이어 형성 방법의 일부 실시예들에 있어서, 상기 나노와이어는 화학적기상증착법(chemical vapor deposition, CVD)에 의해 성장시키며, 상기 나노와이어의 길이는, 상기 나노와이어를 성장시키는 시간 및 상기 나노와이어를 성장시킬 때 공급되는 희석(dilution) 가스의 양 중 적어도 하나로 조절할 수 있다.
본 발명에 따르면, 스테핑 리소그라피 방법으로 포토레지스트 패턴을 형성함으로써 대면적에 용이하게 나노와이어를 형성시킬 수 있게 된다. 또한, 포토레지스트 패턴의 홀에서 나노와이어가 성장되므로 나노와이어의 형성 위치를 정밀하게 제어하는 것이 가능하다. 그리고 포토레지스트 패턴의 홀의 직경과 홀 내에 증착되는 금속 촉매의 두께에 의해 성장되는 나노와이어의 직경을 정밀하게 조절하는 것이 가능하다.
도 1은 본 발명에 따른 나노와이어 형성 방법에 대한 일 실시예의 수행과정을 간략하게 나타낸 도면이다.
도 2는 본 발명에 따른 나노와이어 형성 방법에 대한 일 실시예에 이용 가능한 마스크의 예를 개략적으로 나타낸 도면이다.
도 3은 본 발명에 따른 나노와이어 형성 방법에 대한 일 실시예에 이용 가능한 스테핑 리소그라피 방법을 설명하기 위한 도면이다.
도 4는 금속 촉매 패턴의 높이(h)에 따른 금속 나노입자 패턴의 직경과 나노와이어의 직경을 나타낸 도면이다.
도 5는 희석 가스의 양에 따른 나노와이어의 직경과 길이를 나타낸 도면이다.
도 6은 열처리의 수행 여부와 산화막 제거 여부에 따른 나노와이어의 성장을 차이를 나타내는 주사전자현미경 사진이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
도 1은 본 발명에 따른 나노와이어 형성 방법에 대한 일 실시예의 수행과정을 간략하게 나타낸 도면이다.
도 1을 참조하면, 본 발명에 따른 나노와이어 형성 방법에 대한 일 실시예는 우선 도 1(a)에 도시된 바와 같이 표면이 세정된 기판(110)을 준비한다. 기판(110)은 실리콘 기판이 이용될 수 있으며 이때 이용되는 실리콘 기판은 (111) 방향을 갖는 기판일 수 있다.
다음으로, 도 1(b)에 도시된 바와 같이, 기판(110) 상에 산화막(120)을 형성한다. 기판(110)이 실리콘 기판인 경우, 기판을 열산화(thermal oxidation)시켜, 실리콘 기판 상에 실리콘 산화막을 형성할 수 있다. 기판(110) 상에 산화막(120)을 형성시키는 방법은 열산화법에 한정되지 않으며, 화학적기상증착법(chemical vapor deposition, CVD), 물리적기상증착법(physical vapor deposition, PVD), 원자층증착법(atomic layer deposition, ALD) 등의 다양한 증착법에 의해 산화막(120)을 형성시킬 수 있다. 이때 산화막(120)은 수 나노미터(nm) 두께로 형성한다. 산화막(120)이 존재하지 않으면, 후술할 열처리 과정에서 금속 촉매 패턴(145)과 기판(110) 사이에서 반응이 일어나므로, 반응이 일어나는 것을 막아줄 산화막(120)은 필수적이다. 그러나 산화막(120)은 열처리 이후에 제거되어야 하는데, 산화막(120)의 두께가 두꺼우면 후술할 산화막(120)을 제거하는 과정에서 산화막(120) 상에 형성되어 있는 금속 나노입자 패턴(150)이 함께 제거되므로, 산화막(120)은 수 나노미터의 얇은 두께로 형성한다.
다음으로, 도 1(c)에 도시된 바와 같이, 산화막(120) 상에 포토레지스트(photoresist)(130)를 코팅한다. 그리고 도 1(d)에 도시된 바와 같이, 노광하고 현상하여 산화막 상에 포토레지스트 패턴(135)을 형성한다. 이때, 스테핑 리소그라피(stepping lithography) 방법을 이용하여 노광하고 현상하여 포토레지스트 패턴(135)을 형성할 수 있다. 스테핑 리소그라피는 일반적인 포토리소그라피(photolithography) 방법과는 다르게, 프로젝션 렌즈를 사용하여, 원래의 마스크(mask) 패턴의 크기보다 감소된 패턴 크기를 얻을 수 있다. 감소된 정도는 프로젝션 렌즈의 배율에 의해 조정되며, 이를 통해 마이크로미터 크기를 갖는 마스크 패턴을 이용하여 원하는 크기를 갖는 나노 패턴을 얻을 수 있다. 본 실시예에 이용될 수 있는 마스크의 예를 도 2에 나타내었다. 도 2에 도시된 바와 같이, 마스크(200)에는 원형의 홀(hole)(210) 패턴이 형성되어 있다. 도 2에 도시된 마스크(200)의 홀(210)의 크기는 1.6㎛이고, 홀(210)과 홀(210) 사이의 간격인 피치(pitch)는 8㎛, 16㎛, 24㎛, 32㎛이다.
이와 같은 마스크(200)를 이용하여 스테핑 리소그라피 방법으로 패턴을 형성하는 방법을 도 3에 개략적으로 나타내었다. 도 3에 도시된 바와 같이, 마스크와 기판 사이에 프로젝션 렌즈(projection lens)(220)를 배치하여, 마스크(200)를 통과한 빛이 프로젝션 렌즈(220)을 통과한 후, 기판(110)에 집광시킨다. 프로젝션 렌즈(220)에 의해 마스크(200)의 패턴 크기보다 작은 크기의 패턴을 얻을 수 있게 된다. 본 실시예에 이용된 프로젝션 렌즈(220)는 마스크(200) 패턴을 1/4 정도 감소시키는 것이 이용되었다. 이에 따라, 도 2에 도시된 바와 같은 홀(210)의 크기가 1.6㎛인 마스크(200)를 이용하면, 400nm 크기를 갖는 패턴이 기판(110) 상에 형성된다. 일반적인 포토리소그라피 방법으로는 나노 크기의 패턴을 형성할 수 없는 반면, 스테핑 리소크라피 방법을 이용하게 되면 나노 크기의 패턴이 가능하게 된다. 따라서 스테핑 리소그라피 방법을 이용하면 E-beam이나 레이저를 이용하지 않고서도 나노 크기의 패턴을 형성하는 것이 가능하여, 대면적에 나노와이어를 형성하고자 하는 경우에 효과적으로 시간과 비용을 절약할 수 있다.
다음으로, 도 1(e)에 도시된 바와 같이 금속 촉매(140)를 증착한다. 금속 촉매(140)는 포토레지스트 패턴(135)의 상면과 포토레지스트 패턴(135)의 홀 내에 함께 증착한다. 즉, 표면이 노출되어 있는 포토레지스트 패턴(135)의 상면과 산화막(120) 상에 금속 촉매(140)를 함께 증착한다. 금속 촉매(140)는 증발법(evaporation)을 이용하여 증착할 수 있으며, 이때 이용되는 금속 촉매(140)는 금(Au)일 수 있다. 금속 촉매(140)를 형성시키는 방법은 증발법에 한정되지 않으며, 포토레지스트 패턴(135)의 홀 내에 증착시킬 수 있다면 화학적기상증착법, 물리적기상증착법, 원자층증착법 등의 다양한 증착법을 이용할 수 있다. 이때 금속 촉매(140)는 수 나노미터에서 수백 나노미터의 두께로 증착한다.
다음으로, 포토레지스트 패턴(135)를 제거한다. 포토레지스트 패턴(135)은 리프트-오프(lift-off) 방법으로 제거하게 되며, 이에 따라 포토레지스트 패턴(135)의 상면에 증착되어 있던 금속 촉매는 포토레지스트 패턴(135)을 제거할 때 함께 제거된다. 따라서 포토레지스트 패턴(135)을 제거하면 포토레지스트 패턴(135)의 홀 내에 증착되어 있던 금속 촉매만이 잔존하게 되며, 이에 따라 도 1(f)에 도시된 바와 같이 금속 촉매 패턴(145)이 산화막(120) 상에 형성되게 된다. 금속 촉매 패턴(145)은 포토레지스트 패턴(135)의 홀의 형상과 동일하다. 본 실시예에서는 원형 홀(210)을 갖는 마스크(200)를 이용하여 포토레지스트 패턴(135)을 형성하였으므로, 금속 촉매 패턴(145)은 원기둥 형태가 된다.
다음으로, 금속 촉매 패턴(145)을 열처리(annealing)한다. 금속 촉매 패턴(145)을 열처리하게 되면, 도 1(g)에 도시된 바와 같이 금속 촉매 패턴(145) 각각은 구(sphere) 형상의 금속 나노입자(nano particle)가 되어, 산화막(120) 상에 금속 나노입자 패턴(150)이 형성된다. 열처리를 진행하면, 금속의 이동(migration)이 일어나게 되는데 열치리 초기에는 coalescence 메카니즘에 의해 큰 덩어리를 형성하지만 주변에 작은 금속 나노입자가 남아있게 된다. 열처리가 점차 진행이 되면, Ostwald ripening 메커니즘에 의해 금속 나노입자의 이동과 증발이 일어나게 되고, 이에 따라 하나의 금속 나노입자를 형성하게 된다. 금속이 금(Au)인 경우, 900℃ 이하의 온도에서 열처리를 수행하는 경우에는 증발이 잘 이루어지지 않게 되어 하나의 금 나노입자로 형성이 어렵게 된다. 따라서 금 나노입자를 형성하기 위해서는 900℃ 이상의 온도, 바람직하게는 1000℃ 정도의 온도에서 열처리를 수행한다. 또한, 압력이 900 Torr보다 크면 하나의 금 나노입자의 형성이 어렵게 되므로, 900 Torr보다 낮은 압력에서 열처리를 수행하는 것이 바람직하다.
다음으로, 도 1(h)에 도시된 바와 같이 금속 나노입자 패턴(150)과 기판(110) 사이에 형성되어 있는 산화막(120)을 제거한다. 산화막(120)이 실리콘 산화막인 경우 불산(HF) 등에 의해 용이하게 제거할 수 있으며, 불산에 의해 기판(110)이나 금속 나노입자 패턴(150)은 식각되지 않는다. 산화막(120)을 제거할 때, 산화막(120) 상에 형성되어 있는 금속 나노입자 패턴(150)이 함께 제거되지 않도록, 상술한 바와 같이 산화막(120)은 수 나노미터 정도의 얇은 두께로 형성된다
다음으로, 도 1(i)에 도시된 바와 같이 금속 나노입자 패턴(150)이 형성되어 있는 영역에 나노와이어(160)를 성장시킨다. VLS(vapor-liquid-solid)에 기초한 화학적기상증착법을 이용하면, 금속 나노입자 패턴(150)이 촉매 역할을 하여 금속 나노입자 패턴(150)이 형성되어 있는 영역에서 나노와이어(160)가 성장하게 된다. 본 실시예에서는 실리콘 나노와이어를 성장시켰으며, 이를 위해 실리콘 소스가스로는 SiCl4를 이용하였고, 반응가스로는 H2 가스를 이용하였다. H2 가스는 캐리어(carrier) 가스와 희석(dilution) 가스의 2가지 용도로 사용하였다. 기판(110)을 실리콘 기판을 이용한 경우에는 금속 나노입자 패턴(150) 영역에서 실리콘 나노와이어를 에피택셜(epitaxial) 성장시킬 수 있다.
상기의 방법을 이용하여 나노와이어(160)를 형성하게 되면, 스테핑 리소그라피 방법을 이용하므로 대면적에 적용하기 적합하며, 형성된 나노와이어(160)의 위치, 직경 및 길이의 조절이 용이하다. 상술한 바와 같이 나노와이어(160)는 금속 나노입자 패턴(150)이 형성되어 있는 영역에서 성장하고, 금속 나노입자 패턴(150)이 형성되어 있는 영역은 마스크(200)의 홀(210)의 위치에 대응된다. 따라서 나노와이어(160)를 형성하고자 하는 위치에 대응되는 홀(210)을 갖도록 마스크(200)를 제작하면, 원하는 위치에 나노와이어(160)를 형성시킬 수 있게 된다. 그리고 마스크(200)를 제작할 때 홀(210)과 피치를 조절하면, 나노와이어(160)의 밀도(단위면적당 나노와이어의 개수)도 손쉽게 제어하는 것이 가능하다.
금속 촉매 패턴(145)이 원기둥 형상인 경우 원기둥의 반지름을 r1, 원기둥의 높이를 h라고 할 때, 금속 촉매 패턴의 부피(V1)는 πr1 2h으로 표현된다. 그리고 금속 나노입자 패턴(150)의 반지름을 r2라 하면, 금속 나노입자 패턴(150)의 부피(V2)는 4/3πr2 3으로 표현된다. 금속 나노입자 패턴(150)은 금속 촉매 패턴(145)을 열처리하여 형성된 것이므로, 금속 나노입자 패턴(150)의 부피(V2)와 금속 촉매 패턴(145)의 부피(V1)는 거의 유사하다. 그리고 나노와이어(160)는 금속 나노입자 패턴(150)이 형성된 영역에서 성장되므로, 나노와이어(160)의 직경은 금속 나노입자 패턴(150)의 직경과 거의 유사하다. 금속 촉매 패턴의 반지름(r1)이 400nm 경우, 금속 촉매 패턴(145)의 높이(h)에 따른 금속 나노입자 패턴(150)의 직경과 나노와이어(160)의 직경을 도 4에 나타내었다. 도 4에 나타낸 바와 같이 실제 나노와이어(160)의 직경과 금속 나노입자 패턴(150)의 직경은 거의 유사하며, 나노와이어(160)의 직경은 금속 촉매 패턴(145)의 높이(h)의 1/3제곱에 거의 비례하는 것으로 나타났다.
금속 촉매 패턴(145)의 반지름(r1)은 포토레지스트 패턴(135)의 원기둥 홀의 직경에 해당하고, 금속 촉매 패턴(145)의 높이(h)는 포토레지스트 패턴(135)의 원기둥 홀 내에 증착된 금속 촉매의 두께에 해당한다. 따라서 이를 조절하면, 금속 나노입자 패턴(150)의 직경을 정밀하게 조절하는 것이 가능하며, 이로부터 나노와이어(160)의 직경을 정밀하게 제어하는 것이 가능하다. 포토레지스트 패턴(135)의 원기둥 홀의 직경은 마스크(200)의 홀(210)의 크기를 조절함으로써 정밀하게 제어하는 것이 가능하며, 포토레지스트 패턴(135)의 원기둥 홀 내에 증착된 금속 촉매의 두께는 증착 시간을 조절함으로써 정밀하게 제어하는 것이 가능하다.
나노와이어(160)의 길이는 나노와이어(160)의 성장 시간을 조절함으로써 조절하는 것이 가능하다. VLS 방법을 통해 나노와이어(160)를 성장시키는 경우, 초기에 핵생성(nucleation) 단계가 필요하므로 초기에는 성장속도가 느리고, 초기를 지나게 되면 성장속도가 증가하게 된다. 실리콘 소스가스로 SiCl4를 이용하고, 캐리어 가스로 H2를 이용하는 경우, 5분 동안 성장시키면 2.924㎛의 실리콘 나노와이어가 성장하며, 7분 동안 성장시키면 5.360㎛의 실리콘 나노와이어가 성장한다. 성장시간에 따른 나노와이어(160)의 성장길이를 실험을 통해 사전에 분석한다면, 성장시간을 조절함으로써 정밀하게 나노와이어(160)의 길이를 조절할 수 있다.
그리고 희석 가스의 양을 조절하여 나노와이어(160)의 길이를 조절할 수도 있다. 희석 가스의 양에 따른 나노와이어(160)의 길이 변화를 도 5에 나타내었다. 도 5는 실리콘 소스가스로 SiCl4를 이용하고, 캐리어 가스와 희석 가스로 H2를 이용하여 실리콘 나노와이어를 성장시킬 때, 희석 가스 양에 따른 실리콘 나노와이어의 직경과 길이를 나타낸 그래프이다. 이때, 캐리어 가스는 100 sccm으로 고정시키고, 희석가스는 140 sccm, 160 sccm, 180 sccm, 200 sccm으로 변화시켰다. 도 5에 도시된 바와 같이, 희석 가스의 양이 변화하더라도 실리콘 나노와이어의 직경은 큰 변화가 없으나, 실리콘 나노와이어의 길이는 변화함을 알 수 있다. 따라서 희석 가스의 양을 조절하여 나노와이어(160)의 길이를 조절하는 것이 가능하다.
도 6은 열처리의 수행 여부와 산화막(120) 제거 여부에 따른 나노와이어의 성장을 차이를 보여주는 도면이다. 도 6(a)는 열처리를 수행하지 않고, 산화막(120)도 제거하지 않은 상태에서 나노와이어를 성장시켰을 때 주사전자현미경(scanning electron microscope, SEM) 사진이다. 도 6(a)에 도시된 바와 같이, 열처리를 수행하지 않고, 산화막(120)도 제거하지 않으면 나노와이어가 랜덤한 방향으로 성장하고 그 길이도 일정하지 않음을 알 수 있다. 도 6(b)는 열처리를 수행하지 않고, 산화막(120)은 제거한 상태에서 나노와이어를 성장시켰을 때 주사전자현미경 사진이다. 도 6(b)에 도시된 바와 같이, 열처리만 수행하고 산화막(120)은 제거하지 않으면, 나노와이어의 일부는 기판 표면 방향으로 성장했음을 알 수 있다. 도 6(c)는 열처리를 수행하고, 산화막(120)은 제거하지 않은 상태에서 나노와이어를 성장시켰을 때 주사전자현미경 사진이다. 도 6(c)에 도시된 바와 같이, 열처리만 수행하고 산화막(120)을 제거하지 않으면, 나노와이어가 수직 성장한 것도 있으나 수평 방향으로 성장한 것도 있음을 알 수 있다. 도 6(d)는 본 발명과 같이 열처리를 수행하고, 산화막(120)을 제거한 상태에서 나노와이어를 성장시켰을 때의 주사전자현미경 사진이다. 도 6(d)에 도시된 바와 같이, 열처리를 수행하고 산화막(120)을 제거한 상태에서 나노와이어를 성장시키면 모든 나노와이어가 일정한 직경과 길이로 수직성장하였음을 알 수 있다. 즉, 일정한 길이와 직경을 갖는 모든 나노와이어를 수직 성장시키기 위해서는 열처리와 산화막(120) 제거가 필요하다는 것을 알 수 있다.
상술한 바와 같이 본 발명은 스테핑 리소그라피 방법으로 포토레지스트 패턴(135)을 형성함으로써 대면적에 용이하게 나노와이어(160)를 형성시킬 수 있게 된다. 또한, 포토레지스트 패턴(135)의 홀 부분에서 나노와이어(160)가 성장되므로 나노와이어(160)의 형성 위치를 정밀하게 제어하는 것이 가능하다. 그리고 포토레지스트 패턴(135)의 홀의 직경과 홀 내에 증착되는 금속 촉매의 두께에 의해 성장되는 나노와이어의(160) 직경을 정밀하게 조절하는 것이 가능하다. 또한, 나노와이어(160) 성장 시간과 희석 가스의 양을 조절함으로써 나노와이어(160)의 길이를 정밀하게 조절하는 것이 가능하다.
이상에서 본 발명의 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.

Claims (7)

  1. 기판 상에 수 나노미터 두께의 산화막을 형성하는 단계;
    상기 산화막 상에 포토레지스트(photoresist) 패턴을 형성하는 단계;
    상기 포토레지스트 패턴 상에 금속 촉매를 증착하는 단계;
    상기 포토레지스트 패턴을 상기 포토레지스트 패턴 상에 증착된 금속 촉매와 함께 제거하여, 상기 산화막 상에 금속 촉매 패턴을 형성하는 단계;
    상기 금속 촉매 패턴을 열처리하여 금속 나노입자 패턴을 형성하는 단계;
    상기 금속 나노입자 패턴과 상기 기판 사이에 형성되어 있는 상기 산화막을 제거하는 단계; 및
    상기 금속 나노입자 패턴이 형성되어 있는 영역에 나노와이어를 성장시키는 단계;를 포함하는 것을 특징으로 하는 나노와이어 형성 방법.
  2. 제1항에 있어서,
    상기 기판은 실리콘 기판이고,
    상기 산화막은 상기 실리콘 기판을 열산화(thermal oxidation)시켜 형성하며,
    상기 나노와이어는 실리콘 나노와이어인 것을 특징으로 하는 나노와이어 형성 방법.
  3. 제1항에 있어서,
    상기 포토레지스트 패턴은 스테핑 리소그라피(stepping lithography) 방법으로 형성하는 것을 특징으로 하는 나노와이어 형성 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 포토레지스트 패턴은 수백 나노미터 직경을 갖는 원기둥 홀(hole) 패턴인 것을 특징으로 하는 나노와이어 형성 방법.
  5. 제4항에 있어서,
    상기 금속 촉매 패턴은 상기 원기둥 홀 내에 증착된 금속을 포함하여 이루어진 원기둥 형상의 패턴이며,
    상기 금속 촉매 패턴은 열처리에 의해 구 형상의 나노입자(nano particle) 패턴이 되는 것을 특징으로 하는 나노와이어 형성 방법.
  6. 제4항에 있어서,
    상기 나노와이어의 직경은,
    상기 포토레지스트 패턴의 원기둥 홀의 직경 및 상기 원기둥 홀 내에 증착된 금속 촉매의 두께 중 적어도 하나로 조절하는 것을 특징으로 하는 나노와이어 형성 방법.
  7. 제4항에 있어서,
    상기 나노와이어는 화학적기상증착법(chemical vapor deposition, CVD)에 의해 성장시키며,
    상기 나노와이어의 길이는,
    상기 나노와이어를 성장시키는 시간 및 상기 나노와이어를 성장시킬 때 공급되는 희석(dilution) 가스의 양 중 적어도 하나로 조절하는 것을 특징으로 하는 나노와이어 형성 방법.
KR1020160066212A 2016-05-30 2016-05-30 금속 촉매의 형상 제어를 통한 나노와이어 형성 방법 KR101855950B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160066212A KR101855950B1 (ko) 2016-05-30 2016-05-30 금속 촉매의 형상 제어를 통한 나노와이어 형성 방법
PCT/KR2017/005545 WO2017209460A1 (ko) 2016-05-30 2017-05-26 금속 촉매의 형상 제어를 통한 나노와이어 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160066212A KR101855950B1 (ko) 2016-05-30 2016-05-30 금속 촉매의 형상 제어를 통한 나노와이어 형성 방법

Publications (2)

Publication Number Publication Date
KR20170135020A KR20170135020A (ko) 2017-12-08
KR101855950B1 true KR101855950B1 (ko) 2018-06-25

Family

ID=60478776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160066212A KR101855950B1 (ko) 2016-05-30 2016-05-30 금속 촉매의 형상 제어를 통한 나노와이어 형성 방법

Country Status (2)

Country Link
KR (1) KR101855950B1 (ko)
WO (1) WO2017209460A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109850843B (zh) * 2019-03-14 2021-01-15 南京大学 一种悬空纳米线机械手批量制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699948B1 (ko) * 2005-03-26 2007-03-26 재단법인서울대학교산학협력재단 나노 와이어 또는 나노 튜브의 선택적 성장을 위한 촉매물질 양자점 배열방법
WO2011158995A1 (ko) * 2010-06-14 2011-12-22 (주)솔라세라믹 이중막 구조의 ｆｔｏ제조방법
KR101150446B1 (ko) * 2010-04-28 2012-06-01 (주)씨아이제이 수직 정렬된 탄소나노튜브의 제조방법
KR101468369B1 (ko) * 2010-12-21 2014-12-11 제나 테크놀로지스 인코포레이티드 수직 구조 수동형 픽셀 어레이 및 그 제조 방법
KR101530379B1 (ko) * 2006-03-29 2015-06-22 삼성전자주식회사 다공성 글래스 템플릿을 이용한 실리콘 나노 와이어의제조방법 및 이에 의해 형성된 실리콘 나노 와이어를포함하는 소자

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6623893B1 (en) * 2001-01-26 2003-09-23 Advanced Micro Devices, Inc. Pellicle for use in EUV lithography and a method of making such a pellicle

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699948B1 (ko) * 2005-03-26 2007-03-26 재단법인서울대학교산학협력재단 나노 와이어 또는 나노 튜브의 선택적 성장을 위한 촉매물질 양자점 배열방법
KR101530379B1 (ko) * 2006-03-29 2015-06-22 삼성전자주식회사 다공성 글래스 템플릿을 이용한 실리콘 나노 와이어의제조방법 및 이에 의해 형성된 실리콘 나노 와이어를포함하는 소자
KR101150446B1 (ko) * 2010-04-28 2012-06-01 (주)씨아이제이 수직 정렬된 탄소나노튜브의 제조방법
WO2011158995A1 (ko) * 2010-06-14 2011-12-22 (주)솔라세라믹 이중막 구조의 ｆｔｏ제조방법
KR101468369B1 (ko) * 2010-12-21 2014-12-11 제나 테크놀로지스 인코포레이티드 수직 구조 수동형 픽셀 어레이 및 그 제조 방법

Also Published As

Publication number Publication date
KR20170135020A (ko) 2017-12-08
WO2017209460A1 (ko) 2017-12-07

Similar Documents

Publication Publication Date Title
Zhao et al. Designing nanostructures by glancing angle deposition
KR101108998B1 (ko) 정밀하게 위치된 나노위스커, 나노위스커 어레이 및 그제조 방법
KR101199254B1 (ko) 나노구조체 및 그의 제조 방법
US20090301389A1 (en) Method for Metal-Free Synthesis of Epitaxial Semiconductor Nanowires on Si
JP4755643B2 (ja) マスク形成方法、及び三次元微細加工方法
Chalangar et al. Synthesis of vertically aligned ZnO nanorods using sol-gel seeding and colloidal lithography patterning
Bolshakov et al. Microlens-enhanced substrate patterning and MBE growth of GaP nanowires
US9000416B2 (en) Nanoparticle synthesis
US7767185B2 (en) Method of producing a carbon nanotube and a carbon nanotube structure
KR100987331B1 (ko) 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에의해 제조된 나노구조체
KR101855950B1 (ko) 금속 촉매의 형상 제어를 통한 나노와이어 형성 방법
US9725825B2 (en) One-dimensional titanium nanostructure and method for fabricating the same
US8883266B2 (en) Irradiation assisted nucleation of quantum confinements by atomic layer deposition
CN109524511B (zh) 一种纳米线耦合量子点结构及其制备方法
US9725801B2 (en) Method for implanted-ion assisted growth of metal oxide nanowires and patterned device fabricated using the method
JP5267945B2 (ja) 三次元微細加工方法及び三次元微細構造
JP2010208925A (ja) 半導体ナノワイヤの製造方法及び半導体装置
Park et al. Location‐Controlled Growth of Vertically Aligned Si Nanowires using Au Nanodisks Patterned by KrF Stepper Lithography
JP5152715B2 (ja) 三次元微細加工方法及び三次元微細構造
JP5494992B2 (ja) 三次元微細加工基板
Lei et al. Fabrication of Highly Ordered Nanoparticle Arrays Using Thin Porous Alumina Masks
Zacharias et al. From Ordered Arrays of Nanowires to Controlled Solid State Reactions
Laurencikova et al. NSOM Lithography for Organized Growth of Gap Nanowires
WO2005101470A1 (ja) 三次元微細加工方法及び高密度三次元微細構造
JP2016167534A (ja) ナノワイヤの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant