WO2006102874A1 - Halbleitermodul mit halbleiterchips in einem kunststoffgehäuse in getrennten bereichen und verfahren zur herstellung desselben - Google Patents

Halbleitermodul mit halbleiterchips in einem kunststoffgehäuse in getrennten bereichen und verfahren zur herstellung desselben Download PDF

Info

Publication number
WO2006102874A1
WO2006102874A1 PCT/DE2006/000543 DE2006000543W WO2006102874A1 WO 2006102874 A1 WO2006102874 A1 WO 2006102874A1 DE 2006000543 W DE2006000543 W DE 2006000543W WO 2006102874 A1 WO2006102874 A1 WO 2006102874A1
Authority
WO
WIPO (PCT)
Prior art keywords
thermal barrier
semiconductor
semiconductor module
plastic housing
module according
Prior art date
Application number
PCT/DE2006/000543
Other languages
English (en)
French (fr)
Inventor
Gerold GRÜNDLER
Jürgen Högerl
Thomas Killer
Volker Strutz
Erich Syri
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to US11/910,113 priority Critical patent/US7825506B2/en
Publication of WO2006102874A1 publication Critical patent/WO2006102874A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/062—Means for thermal insulation, e.g. for protection of parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Definitions

  • the invention relates to a semiconductor module with semiconductor chips in a plastic housing in separate areas and a method for producing the same.
  • thermally sensitive semiconductor chips with thermally more robust semiconductor chips are often enclosed in a common plastic housing composition.
  • the object of the invention is to overcome the disadvantages of the prior art and to provide a semiconductor module in which the thermal coupling is reduced in a common plastic housing composition between two separately arranged semiconductor chips.
  • a semiconductor module is provided with semiconductor chips, in a plastic housing in separate regions, wherein the semiconductor chips are embedded in a common plastic housing composition and arranged on a common wiring substrate in adjacent regions.
  • the wiring substrate has a thermal barrier between the regions, which impedes the heat transfer from one region to an adjacent region.
  • the thermal barrier, the semiconductor chips and the substrate are surrounded by the common plastic housing composition.
  • the material of the thermal barrier has a specific heat conduction W B of less than 1/3 of the specific heat conduction W k of the common plastic housing composition with W k ⁇ 3 W B. This difference in the specific heat conduction ensures that a considerable decoupling between the two regions of the semiconductor module is ensured for the semiconductor chips arranged in the corresponding regions.
  • the thermal barrier has a width B that is at least 5 times the thickness D of the semiconductor chips with B ⁇ 5D.
  • the thermal barrier can be designed differently. It can on one side only thermally shield a region to be protected from an adjacent region or even on two sides surrounding the region to be protected. There are also possibilities, depending on the size of the substrate, To surround the area to be protected on three sides or to provide him completely on all four sides with a thermal barrier.
  • Such a thermal barrier can have a prefabricated thermal barrier element which is prepositioned in the injection mold during the injection molding of the plastic housing composition.
  • the prefabricated Thermobarriere- element can be glued to the top of the substrate before the plastic housing composition is applied to the substrate. In both cases, a secure positioning of the thermal barrier element is possible.
  • the thermal barrier element itself can consist of a plastic material with a filler material different from the plastic housing composition.
  • thermal barrier materials have ceramic prefabricated thermal barrier elements, which have correspondingly high polycrystalline structuring a correspondingly lower heat conduction compared to the thermally conductive plastic.
  • the thermal barrier is brought close to the heat-sensitive semiconductor chip so as not to hinder the heat loss radiation of the loss-heat-generating semiconductor chip via the plastic package of the semiconductor module and to inhibit only the introduction of heat into the region of the heat-sensitive semiconductor chip.
  • a method for producing a semiconductor module with semiconductor chips in a plastic housing in separate regions has the following method steps. First, semiconductor chips are produced, which are characterized by different heat sensitivity and are provided for a semiconductor module. Subsequently, a thermal barrier is applied between thermally decoupled adjacent regions on a wiring substrate.
  • the semiconductor chips are placed on the common wiring substrate but distributed in the thermally decoupled areas.
  • the component components namely, the semiconductor chips, the wiring substrate, and the thermal barrier are packaged in a common plastic package to encapsulate the thermal barrier.
  • This method has the advantage that from the outside of the semiconductor module is not to see whether a thermal barrier is integrated into the plastic housing.
  • such a semiconductor device can be packaged using the known injection molding technology into a plastic package without changing the standardized package types.
  • thermobarrier element is prepared and positioned and fixed in an injection mold. Finally, when the components in a plastic housing composition are packaged, this thermobarrier element prepositioned in the injection mold is placed on the substrate.
  • the fixing of such a thermal barrier in an injection mold can take place in a force-locking manner, so that a fixing consists in pressing the thermal barrier element into the injection mold.
  • the thermal barrier has passage openings in order to ensure a uniform distribution of the plastic housing composition during injection molding.
  • thermal barrier or the thermal barrier element completely surrounds the heat-sensitive semiconductor chip, so that it is possible to completely fill the area surrounded by the thermal barrier with plastic housing composition through the openings in the thermal barrier element, without the position of the thermal barrier element move.
  • the thermal barrier has a plastic material which has a significantly lower thermal conductivity than the plastic housing composition.
  • the thermal barrier element can surround the thermally insulated semiconductor chip annularly.
  • the thermal barrier preferably has a lower height than the plastic housing composition, so that both the semiconductor chips and the thermal barrier are enclosed on three sides by the plastic housing composition.
  • Figure 1 shows a schematic cross section through a semiconductor module of a first embodiment of the invention
  • FIG. 2 shows a sectional view through the semiconductor module according to FIG. 1 along the sectional plane A-A;
  • FIG. 3 shows a plan view of a semiconductor module of a second embodiment of the invention.
  • FIG. 1 shows a schematic cross section through a semiconductor module 9 of a first embodiment of the invention.
  • This semiconductor module 9 has two semiconductor chips 1 and 2, which are embedded in a common plastic housing composition 6.
  • the semiconductor chips 1 and 2 are arranged on a wiring substrate 7 and electrically connected to a wiring pattern 13 of the wiring substrate 7 via flip-chip contacts 12.
  • This wiring structure 13 is connected via through contacts, not shown, through the wiring substrate 7 to external contact surfaces 14 of the semiconductor module 9 on the underside 15 of the wiring substrate 7, the external contact surfaces 14 carrying external contacts 16 in the form of solder balls.
  • the semiconductor module 9 has two regions 4 and 5, wherein the one region 4 the heat-sensitive semiconductor chip 2, in this case a dynamic memory is thermally decoupled from the region 5 by a thermal barrier 8, which decouples the semiconductor chip 1, which in this embodiment is a high loss heat development microprocessor.
  • the thermal barrier 8 completely surrounds the semiconductor chip 2, wherein in this embodiment of the invention the thermal barrier 8 has a typical thermal conductivity of 0.2 W / mK and the plastic housing composition 6 has a thermal conductivity of 0.7 W / mK.
  • the width B of the thermal barrier 8 in this embodiment of the invention is 6 mm, while the thickness D of the semiconductor chips 1 and 2 is only 0.55 mm.
  • the distance between the two adjacent semiconductor chips 1 and 2 is about 10 mm.
  • An approximate calculation shows that the thermal resistance through the thermal barrier 8 is increased by a factor of 1.8 compared with a semiconductor module in which no thermal barrier 8 is provided.
  • the heat transfer between the individual semiconductor chips is braked in this multi-chip semiconductor module by the plastic thermal barrier, wherein the plastic body of the thermal barrier 8 is completely embedded in the plastic housing composition 6 and thus from the outside of this semiconductor module is not distinguishable from conventional semiconductor modules. Only by an X-ray or by a cross-section through the semiconductor module, the size of the thermal barrier becomes visible.
  • FIG. 2 shows a sectional view through the semiconductor module 9 according to FIG. 1 along the sectional plane AA.
  • the semiconductor chips 1 and 2 have the same size in their planar extent, wherein the heat-sensitive semiconductor chip 2 is arranged in a region 4 which is completely surrounded by a thermal barrier 8.
  • These Thermal barrier 8 was glued in the form of a thermal barrier element 10 prior to the application of the plastic housing composition 6 to the upper side 17 of the wiring substrate 7.
  • the semiconductor chips 1 and 2 are connected to the wiring pattern 14 on the upper side 17 of the wiring substrate 7 via flip-chip contacts which are not visible in this sectional plane.
  • the plastic housing 3 has a plastic housing mass 6, which is smaller in its planar extent than the planar extent of the upper side 17 of the wiring substrate 7.
  • the plastic housing 3 is slightly inclined in its edge sides 18, 19, 20 and 21 with respect to the Cutting plane formed.
  • the thermal barrier element 10 has, in the sectional plane, openings 22 which are arranged in the side regions of the thermal barrier 8 which are not arranged adjacent to the semiconductor chip 1 producing heat loss. These openings 22 ensure that the region 4 surrounded by the thermal barrier 8 is completely filled up with plastic housing composition 6 when the plastic housing material 6 is introduced.
  • FIG. 3 shows a plan view of a semiconductor module 11 of a second embodiment of the invention.
  • the semiconductor chips 1 and 2 have a different areal extent, wherein the heat-generating chip 1, whose contour is indicated by a dashed line 23, occupies a larger area than the heat-sensitive semiconductor chip 2, which on two sides of a thermal barrier element 10, whose contour through a dot-dash line 24 is marked, is surrounded.
  • no openings in the thermal barrier 8 are provided, since there is no obstacle on two sides of the semiconductor chip 2, so that the plastic housing composition 6 during injection molding can completely embed the semiconductor chip 2 and the thermal barrier 8.

Abstract

Die Erfindung betrifft ein Halbleitermodul (9) mit Halbleiterchips (1, 2) in einem Kunststoffgehäuse (3) in getrennten Bereichen (4, 5) und ein Verfahren zur Herstellung desselben. Dabei weist das Halbleitermodul (9) in einer gemeinsamen Kunststoffgehäusemasse (6) auf einem gemeinsamen Verdrahtungssubstrat (7) benachbarte Bereiche (4, 5) auf, die durch eine Thermobarriere (8) thermisch entkoppelt sind. Diesen thermisch getrennten Bereichen (4, 5) sind Halbleiterchips mit unterschiedlicher Verlustwärmeentwicklung angeordnet, wobei die Thermobarriere (8) dafür sorgt, dass der wärmeempfindlichere Halbleiterchip (2) nicht durch den Verlustwärme erzeugenden Halbleiterchip (1) in seiner Funktion beeinträchtigt wird.

Description

Besehreibung
Halbleitermodul mit Halbleiterchips in einem Kunststoffgehäuse in getrennten Bereichen und Verfahren zur Herstellung des- selben
Die Erfindung betrifft ein Halbleitermodul mit Halbleiterchips in einem Kunststoffgehäuse in getrennten Bereichen und ein Verfahren zur Herstellung desselben. Um derartige MuIti- chip-Halbleitermodule herzustellen, werden oftmals thermisch empfindliche Halbleiterchips mit thermisch robusteren Halbleiterchips in einer gemeinsamen Kunststoffgehäusemasse eingeschlossen.
Aus thermischen Gründen wäre es jedoch sinnvoll, diese Halbleiterchips in getrennten Gehäusen unterzubringen und sie somit in eigenen Gehäusen zu montieren. Der getrennte Aufbau einzelner Gehäuse hat jedoch den Nachteil, dass ein schneller und störungsfreier Datenaustausch zwischen den einzelnen Halbleiterchips durch die Montage der getrennten Gehäuse auf einer übergeordneten Leiterplatte behindert wird. Deshalb wird trotz der thermischen Kopplung eine Montage in gemeinsamen Kunststoffgehäusen eines Multichippackages bevorzugt. Für den Wärmeübergang von einem Halbleiterchip zu dem benachbar- ten Halbleiterchip ist es relativ unerheblich, ob die Halbleiterchips in Flipchiptechnologie in dem Multichipgehäuse des Halbleitermoduls untergebracht sind oder mithilfe der Bondtechnologie miteinander elektrisch gekoppelt werden. Das Problem der thermischen Kopplung und des Erwärmens eines wär- meempfindlichen Halbleiterchips durch einen benachbarten
Halbleiterchip mit hoher Verlustwärme bleibt weiterhin bestehen. Dabei ist die Wärmeleitung durch die gemeinsame Kunststoffgehäusemasse einer der wichtigsten thermischen Pfade, auf denen die gegenseitige negative thermische Beeinflussung der Halbleiterchips eines Halbleitermoduls basiert. Auch Halbleiter- module, die einzelne Halbleiterchips in getrennten Kunststoffgehäusemassen unterbringen, jedoch ein gemeinsames Verdrahtungssubstrat aufweisen, haben ebenfalls den Nachteil, der Behinderung einer schnellen und störungsarmen Kommunikation zwischen den einzelnen Halbleiterchips. Außerdem sind die Verbindungsleitungen auf dem gemeinsamen Substrat mechanisch nicht derart perfekt geschützt, wie es bei einer gemeinsamen Kunststoffgehäusemasse möglich ist.
Aufgabe der Erfindung ist es, die Nachteile im Stand der Technik zu überwinden und ein Halbleitermodul zu schaffen, bei dem die thermische Kopplung in einer gemeinsamen Kunststoffgehäusemasse zwischen zwei getrennt angeordneten Halbleiterchips vermindert wird.
Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Erfindungsgemäß wird ein Halbleitermodul geschaffen mit HaIb- leiterchips, in einem Kunststoffgehäuse in getrennten Bereichen, wobei die Halbleiterchips in einer gemeinsamen Kunststoffgehäusemasse eingebettet und auf einem gemeinsamen Verdrahtungssubstrat in benachbarten Bereichen angeordnet sind. Das VerdrahtungsSubstrat weist zwischen den Bereichen eine Thermobarriere auf, die den Wärmeübergang von einem Bereich zu einem benachbarten Bereich behindert. Dabei sind die Thermobarriere, die Halbleiterchips und das Substrat von der gemeinsamen Kunststoffgehäusemasse umgeben. Dieses Halbleitermodul hat den Vorteil, dass der Wärmeleitungspfad über die gemeinsame Kunststoffmasse durch die Ther- mobarriere unterbrochen wird, sodass wärmeempfindliche HaIb- leiterchips, wie bspw. dynamische Speicher, deren Erholzeit bei hoher Temperatur sich verschlechtern würde, nun vor einem Halbleiterchip bspw. einem Prozessor mit einer deutlich höheren Verlustwärmeentwicklung geschützt sind. Somit ergibt sich für ein Halbleitermodul, das mit einer erfindungsgemäßen Thermobarriere ausgestattet ist, die Möglichkeit, trotz hoher Verlustwärme bspw. eines Prozessors, die Erholzeit eines dynamischen Speichers nicht zu verschlechtern, sodass mit entsprechend hoher Datentransfergeschwindigkeit die Speicher belegt werden können.
In einer bevorzugten Ausführungsform weist das Material der Thermobarriere eine spezifische Wärmeleitung WB von weniger als 1/3 der spezifischen Wärmeleitung Wκ der gemeinsamen Kunststoffgehäusemasse mit Wκ ≥ 3 WB auf. Dieser Unterschied in der spezifischen Wärmeleitung bewirkt, dass eine erhebliche Entkopplung zwischen den beiden Bereichen des Halbleitermoduls für die in den entsprechenden Bereichen angeordneten Halbleiterchips gewährleistet ist. Um die Thermobarriere stabil und wirkungsvoll auf dem VerdrahtungsSubstrat zu platzie- ren, weist die Thermobarriere eine Breite B auf, die mindestens das 5-fache der Dicke D der Halbleiterchips mit B ≥ 5D ist.
Die Thermobarriere kann unterschiedlich ausgebildet sein. Sie kann einmal nur einseitig einen zu schützenden Bereich gegenüber einem benachbarten Bereich thermisch abschirmen oder auch zweiseitig den zu schützenden Bereich umgeben. Ferner sind Möglichkeiten, je nach Größe des Substrats vorhanden, den zu schützenden Bereich dreiseitig zu umgeben oder ihn vollständig auf allen vier Seiten mit einer Thermobarriere zu versehen.
Eine derartige Thermobarriere kann ein vorgefertigtes Thermo- barriereelement aufweisen, das in der Spritzgussform während des Spritzgusses der Kunststoffgehäusemasse vorpositioniert ist. Andererseits kann auch das vorgefertigte Thermobarriere- element auf die Oberseite des Substrats aufgeklebt werden, bevor die Kunststoffgehäusemasse auf das Substrat aufgebracht wird. In beiden Fällen ist eine sichere Positionierung des Thermobarriereelements möglich. Das Thermobarriereelement selbst kann aus einem Kunststoffmaterial mit einem zur Kunststoffgehäusemasse unterschiedlichen Füllstoffmaterial beste- hen.
Durch das unterschiedliche Füllstoffmaterial kann der oben erwähnte Unterschied in der thermischen Leitfähigkeit erreicht werden. Andere Thermobarrierematerialien weisen kera- mische vorgefertigte Thermobarriereelemente auf, die bei entsprechend hoher polykristalliner Strukturierung eine entsprechend geringere Wärmeleitung gegenüber dem wärmeleitenden Kunststoff aufweisen. Im Prinzip ist es möglich, sowohl die Thermobarriere um den Bereich eines Verlustwärme erzeugenden Halbleiterchips anzuordnen, als auch um den Bereich eines wärmeempfindlichen Halbleiterchips zu bauen. Vorzugsweise wird jedoch die Thermobarriere in die Nähe des wärmeempfindlichen Halbleiterchips gerückt, um die Wärmeverlustabstrahlung des verlustwärmeerzeugenden Halbleiterchips über die Kunststoffgehäusemasse des Halbleitermoduls nicht zu behindern und um lediglich das Einleiten von Wärme in den Bereich des wärmeempfindlichen Halbleiterchips zu unterbinden. Ein Verfahren zur Herstellung eines Halbleitermoduls mit Halbleiterchips in einem Kunststoffgehäuse in getrennten Bereichen weist die nachfolgenden Verfahrensschritte auf. Zunächst werden Halbleiterchips hergestellt, die durch unter- schiedliche Wärmeempfindlichkeit gekennzeichnet sind und für ein Halbleitermodul vorgesehen sind. Anschließend wird eine Thermobarriere zwischen thermisch zu entkoppelnden benachbarten Bereichen auf ein VerdrahtungsSubstrat aufgebracht.
Anschließend werden die Halbleiterchips auf das gemeinsame Verdrahtungssubstrat, jedoch verteilt, in den thermisch entkoppelten Bereichen untergebracht. Schließlich werden die Bauteilkomponenten, nämlich die Halbleiterchips, das Verdrahtungssubstrat und die Thermobarriere in eine gemeinsame Kunststoffgehäusemasse unter Einbetten der Thermobarriere verpackt. Dieses Verfahren hat den Vorteil, dass von außen dem Halbleitermodul nicht anzusehen ist, ob eine Thermobarriere in das Kunststoffgehäuse integriert ist. Somit kann ein derartiges Halbleiterbauteil mithilfe der bekannten Spritz- gusstechnologie in eine Kunststoffgehäusemasse verpackt werden, ohne die standardisierten Gehäusetypen zu ändern.
Eine Alternative zu diesem Verfahren sieht vor, dass ein Thermobarriereelement vorbereitet und in einer Spritzgussform positioniert und fixiert wird. Schließlich wird beim Packen der Komponenten in einer Kunststoffgehäusemasse dieses in der Spritzgussform vorpositionierte Thermobarriereelement auf dem Substrat angeordnet. Das Fixieren einer derartigen Thermobarriere in einer Spritzgussform kann kraftschlüssig erfolgen, sodass ein Fixieren darin besteht, das Thermobarriereelement in die Spritzgussform einzupressen. Beim Aufbringen des Thermobarriereelementes auf das Substrat besteht die Gefahr, dass der hohe Spritzgussdruck dafür sorgt, dass sich das Thermoelement auf dem Substrat verschiebt. Deshalb ist es in einer weiteren bevorzugten Ausfüh- rungsform des Verfahrens vorgesehen, dass die Thermobarriere Durchgangsöffnungen aufweist, um eine gleichmäßige Verteilung der Kunststoffgehäusemasse beim Spritzgießen zu gewährleisten. Dieses wird besonders dann angewandt, wenn die Thermobarriere, bzw. das Thermobarriereelement, den wärmeempfindli- chen Halbleiterchip vollständig umgibt, sodass es durch die Öffnungen in dem Thermobarriereelement gelingt, den von der Thermobarriere umgebenen Bereich vollständig mit Kunststoffgehäusemasse aufzufüllen, ohne die Position des Thermobarriereelements zu verschieben.
Zusammenfassend ist festzustellen, dass mit der erfindungsgemäßen Lösung Halbleiterchips mit unterschiedlicher Verlustwärmeentwicklung in einer gemeinsamen Kunststoffgehäusemasse innerhalb eines Halbleitermoduls eingebaut werden können. Da- bei weist die Wärmebarriere ein Kunststoffmaterial auf, das eine deutlich geringere Wärmeleitfähigkeit hat als die Kunststoffgehäusemasse. Dabei kann das Thermobarriereelement den thermisch zu isolierenden Halbleiterchip ringförmig umgeben.
Für die Wirksamkeit der Wärmebarriere ist es jedoch nicht entscheidend, ob das IC mit der höchsten Verlustwärmeentwicklung oder das IC mit der geringeren Verlustwärmeentwicklung von der Thermobarriere umschlossen wird. Für das thermische Management ist es jedoch von Vorteil, dass der Halbleiterchip mit der geringeren Verlustwärmeentwicklung von der Thermobarriere umgeben wird. Die Thermobarriere hat vorzugsweise eine geringere Höhe als die Kunststoffgehäusemasse, sodass sowohl die Halbleiterchips als auch die Thermobarriere dreiseitig von der Kunststoffgehäusemasse umschlossen sind.
Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
Figur 1 zeigt einen schematischen Querschnitt durch ein Halbleitermodul einer ersten Ausführungsform der Erfindung;
Figur 2 zeigt eine Schnittansicht durch das Halbleitermodul gemäß Figur 1 entlang der Schnittebene A-A;
Figur 3 zeigt eine Draufsicht auf ein Halbleitermodul einer zweiten Ausführungsform der Erfindung.
Figur 1 zeigt einen schematischen Querschnitt durch ein Halbleitermodul 9 einer ersten Ausführungsform der Erfindung. Dieses Halbleitermodul 9 weist zwei Halbleiterchips 1 und 2 auf, die in einer gemeinsamen Kunststoffgehäusemasse 6 eingebettet sind. Die Halbleiterchips 1 und 2 sind auf einem Verdrahtungssubstrat 7 angeordnet und über Flipchip-Kontakte 12 mit einer Verdrahtungsstruktur 13 des VerdrahtungsSubstrats 7 elektrisch verbunden. Diese VerdrahtungsStruktur 13 ist über nicht gezeigte Durchkontakte durch das Verdrahtungssubstrat 7 mit Außenkontaktflächen 14 des Halbleitermoduls 9 auf der Unterseite 15 des VerdrahtungsSubstrats 7 verbunden, wobei die Außenkontaktflächen 14 Außenkontakte 16 in Form von Lotbällen tragen .
In dieser Ausführungsform der Erfindung weist das Halbleitermodul 9 zwei Bereiche 4 und 5 auf, wobei der eine Bereich 4 den wärmeempfindlichen Halbleiterchip 2, der in diesem Fall ein dynamischer Speicher ist, durch eine Thermobarriere 8 thermisch von dem Bereich 5, der den Halbleiterchip 1, der in dieser Ausführungsform ein Mikroprozessor mit hoher Verlustwärmeentwicklung ist, entkoppelt. Die Thermobarriere 8 umgibt den Halbleiterchip 2 vollständig, wobei in dieser Ausführungsform der Erfindung die Thermobarriere 8 eine typische Wärmeleitfähigkeit von 0,2 W/mK aufweist, und die Kunststoffgehäusemasse 6 eine Wärmeleitfähigkeit von 0,7 W/mK besitzt. Die Breite B der Thermobarriere 8 ist in dieser Ausführungs- form der Erfindung 6 mm, während die Dicke D der Halbleiterchips 1 bzw. 2 lediglich 0,55 mm beträgt.
Der Abstand zwischen den beiden benachbarten Halbleiterchips 1 und 2 beträgt ungefähr 10 mm. Eine überschlägige Rechnung ergibt, dass der thermische Widerstand durch die Thermobarriere 8 um den Faktor 1,8 erhöht ist gegenüber einem Halbleitermodul, bei dem keine Thermobarriere 8 vorgesehen ist. Somit wird der Wärmeübergang zwischen den einzelnen Halbleiterchips bei diesem Multichiphalbleitermodul durch die Thermo- barriere aus Kunststoff gebremst, wobei der Kunststoffkörper der Thermobarriere 8 vollständig in die Kunststoffgehäusemasse 6 eingebettet ist und somit von außen dieses Halbleitermodul nicht von herkömmlichen Halbleitermodulen unterscheidbar ist. Erst durch eine Röntgenaufnahme oder durch einen Quer- schnitt durch das Halbleitermodul wird die Größe der Thermobarriere sichtbar.
Figur 2 zeigt eine Schnittansicht durch das Halbleitermodul 9 gemäß Figur 1 entlang der Schnittebene A-A. In dieser Ausfüh- rungsform der Erfindung sind die Halbleiterchips 1 und 2 in ihrer flächigen Erstreckung gleich groß, wobei der wärmeempfindliche Halbleiterchip 2 in einem Bereich 4 angeordnet ist, der vollständig von einer Thermobarriere 8 umgeben ist. Diese Thermobarriere 8 wurde in Form eines Thermobarriereelements 10 vor dem Aufbringen der Kunststoffgehäusemasse 6 auf die Oberseite 17 des Verdrahtungssubstrats 7 geklebt. Die Halbleiterchips 1 und 2 sind mit der Verdrahtungsstruktur 14 auf der Oberseite 17 des VerdrahtungsSubstrats 7 über Flipchip- Kontakte verbunden, die in dieser Schnittebene nicht zu sehen sind. Das Kunststoffgehäuse 3 weist eine Kunststoffgehäuse- masse 6 auf, die in ihrer flächigen Erstreckung geringer ist als die flächige Erstreckung der Oberseite 17 des Verdrah- tungsSubstrats 7. Außerdem ist das Kunststoffgehäuse 3 in seinen Randseiten 18, 19, 20 und 21 leicht geneigt gegenüber der Schnittebene ausgebildet.
Das Thermobarriereelement 10 weist in der Schnittebene Öff- nungen 22 auf, die in den Seitenbereichen der Thermobarriere 8 angeordnet sind, die nicht benachbart zu dem Verlustwärme erzeugenden Halbleiterchip 1 angeordnet sind. Diese Öffnungen 22 sorgen dafür, dass beim Einbringen der Kunststoffgehäuse- masse 6 der von der Thermobarriere 8 umgebene Bereich 4 voll- ständig mit Kunststoffgehäusemasse 6 aufgefüllt wird.
Figur 3 zeigt eine Draufsicht auf ein Halbleitermodul 11 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Der Unterschied der zweiten Ausführungsform gemäß Figur 3 gegenüber der Ausführungsform gemäß Figur 1 besteht darin, dass die Halbleiterchips 1 und 2 eine unterschiedliche flächige Erstreckung aufweisen, wobei der wärmeerzeugende Chip 1, dessen Kontur mit einer gestrichelten Linie 23 gekennzeichnet ist, eine größere Fläche beansprucht als der wärmeempfindliche Halbleiterchip 2, welcher zweiseitig von einem Thermobarriereelement 10, dessen Kontur durch eine strichpunktierte Linie 24 markiert ist, umgeben ist. In diesem Falle sind keine Öffnungen in der Thermobarriere 8 vorgesehen, da auf zwei Seiten des Halbleiterchips 2 kein Hindernis vorhanden ist, sodass die Kunststoffgehäusemasse 6 beim Spritzgießen den Halbleiterchip 2 und die Thermobarriere 8 vollständig einbetten kann.

Claims

Patentansprüche
1. Halbleitermodul mit Halbleiterchips (1, 2) in einem Kunststoffgehäuse (3) in getrennten Bereichen (4, 5) , wobei die Halbleiterchips (1, 2) in einer gemeinsamen
Kunststoffgehäusemasse (6) eingebettet und auf einem gemeinsamen Verdrahtungssubstrat (7) in benachbarten Bereichen (4, 5) angeordnet sind, und wobei das Verdrahtungssubstrat (7) zwischen den Bereichen (4, 5) eine Thermobarriere (8) aufweist, die den Wärmeübergang von einem Bereich (4) zu einem benachbarten Bereich (5) behindert und wobei die Thermobarriere (8), die Halbleiterchips (1, 2) und das Substrat (7) von der gemeinsamen Kunststoffgehäusemasse (6) umgeben sind.
2. Halbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleiterchips (1, 2) durch unterschiedliche Ver- lustwärmeentwicklung gekennzeichnet sind.
3. Halbleitermodul nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Thermobarriere (8) ein Material aufweist, dessen spezifische Wärmeleitung WB weniger als ein Drittel der spezifischen Wärmeleitung Wκ der gemeinsamen Kunststoff- gehäusemasse (6) mit Wκ ≥ 3 WB aufweist.
4. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Breite B der Thermobarriere (8) mindestens die fünffache Dicke D der Halbleiterchips mit B > 5D aufweist.
5. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Thermobarriere (8) einseitig einen zu schützenden Bereich (4) gegenüber einem benachbarten Bereich (5) thermisch abschirmt.
6. Halbleitermodul nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Thermobarriere (8) zweiseitig einen zu schützenden Bereich (4) umgibt.
7. Halbleitermodul nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Thermobarriere (8) dreiseitig einen zu schützenden Bereich (4) umgibt.
8. Halbleitermodul nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Thermobarriere (8) vollständig einen zu schützenden Bereich (4) umgibt.
9. Halbleitermodul nach einem der Ansprüche 1 bis I1 dadurch gekennzeichnet, dass die Thermobarriere (8) ein sinterkeramisches vorgefer- tigtes Element aufweist, das auf dem Verdrahtungssub- strat (7) fixiert ist.
10. Halbleitermodul nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Thermobarriere (8) ein vorgefertigtes Element aufweist, das in der Spritzgussform während des Spritzgusses der Kunststoffgehäusemasse (6) in Position vorfixiert ist.
11. Halbleitermodul nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Thermobarriere (8) ein Kunststoffmaterial mit einem zur Kunststoffgehäusemasse (6) unterschiedlichen Füll- stoffmaterial aufweist.
12. Halbleitermodul nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Thermobarriere (8) einen Bereich (4) umgibt, in dem mindestens ein Halbleiterchip (2) höherer Wärmeempfind- lichkeit verglichen mit einem benachbarten Halbleiterchip (1), angeordnet ist.
13. Halbleitermodul nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Thermobarriere (8) einen Bereich (4) umgibt, in dem mindestens ein Halbleiterchip (2), der durch eine verminderte Verlustwärmeentwicklung gekennzeichnet ist, an- geordnet ist.
14. Verfahren zur Herstellung eines Halbleitermoduls (9) mit Halbleiterchips (1, 2) in einem Kunststoffgehäuse (3) in getrennten Bereichen (4, 5) : - Herstellen von Halbleiterchips (1, 2), die durch unterschiedliche Wärmeempfindlichkeit gekennzeichnet sind, für ein Halbleitermodul (9); Aufbringen einer Thermobarriere (8) zwischen thermisch zu entkoppelnden benachbarten Bereichen (4, 5) auf ein VerdrahtungsSubstrat (7);
Aufbringen der Halbleiterchips (1, 2) auf das gemeinsame VerdrahtungsSubstrat (7) in den thermisch entkoppelten Bereichen (4, 5); Verpacken der Bauteilkomponenten in eine gemeinsame Kunststoffgehäusemasse (6) unter Einbetten der Thermobarriere (8) .
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass mit dem Aufbringen einer Thermobarriere (8) zwischen thermisch zu entkoppelnden benachbarten Bereichen (4, 5) der wärmeempfindlichere Halbleiterchip (2) von der Ther- rαobarriere (8) in der gemeinsamen Kunststoffgehäusemasse (6) vollständig umgeben wird.
16. Verfahren nach Anspruch 14 oder Anspruch 15, dadurch gekennzeichnet, dass das Aufbringen eines Thermobarriereelementes (10) mit einem Spritzgussvorgang erfolgt, indem ein Thermobarrie- reelement (10) in einer Spritzgussform vor dem Spritzgießen positioniert und fixiert wird.
PCT/DE2006/000543 2005-03-29 2006-03-27 Halbleitermodul mit halbleiterchips in einem kunststoffgehäuse in getrennten bereichen und verfahren zur herstellung desselben WO2006102874A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/910,113 US7825506B2 (en) 2005-03-29 2006-03-27 Semiconductor module including semiconductor chips in a plastic housing in separate regions

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005014674A DE102005014674B4 (de) 2005-03-29 2005-03-29 Halbleitermodul mit Halbleiterchips in einem Kunststoffgehäuse in getrennten Bereichen und Verfahren zur Herstellung desselben
DE102005014674.0 2005-03-29

Publications (1)

Publication Number Publication Date
WO2006102874A1 true WO2006102874A1 (de) 2006-10-05

Family

ID=36579889

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2006/000543 WO2006102874A1 (de) 2005-03-29 2006-03-27 Halbleitermodul mit halbleiterchips in einem kunststoffgehäuse in getrennten bereichen und verfahren zur herstellung desselben

Country Status (3)

Country Link
US (1) US7825506B2 (de)
DE (1) DE102005014674B4 (de)
WO (1) WO2006102874A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190047444A (ko) 2017-10-27 2019-05-08 에스케이하이닉스 주식회사 단열벽을 포함하는 반도체 패키지
JP2021077698A (ja) * 2019-11-06 2021-05-20 キオクシア株式会社 半導体パッケージ
US20230122242A1 (en) * 2021-10-15 2023-04-20 Hrl Laboratories, Llc Thermal Isolation Between Embedded MECA Modules

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466969A (en) * 1991-11-07 1995-11-14 Kabushiki Kaisha Toshiba Intelligent power device module
EP0774782A2 (de) * 1995-11-15 1997-05-21 Mitsubishi Denki Kabushiki Kaisha Halbleiterleistungsmodul
US20010052639A1 (en) * 2000-06-13 2001-12-20 Fairchild Korea Semiconductor Ltd. Power module package having insulator type heat sink attached to rear surface of lead frame and manufacturing method thereof
US20020195699A1 (en) * 1996-05-24 2002-12-26 Salman Akram Packaged die on PCB with heat sink encapsulant
DE10137667A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen mit Abstandhalter
DE10137618A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen
JP2003298009A (ja) * 2002-03-29 2003-10-17 Toshiba Corp パワーモジュール及びそれを用いた電力変換装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3930858C2 (de) * 1988-09-20 2002-01-03 Peter H Maier Modulaufbau
US5777847A (en) * 1995-09-27 1998-07-07 Nec Corporation Multichip module having a cover wtih support pillar
DE10146854B4 (de) 2001-09-24 2009-05-20 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zur Herstellung eines elektronischen Bauteils mit wenigstens einem Halbleiterchip
EP1524690B1 (de) 2003-10-13 2009-03-11 Infineon Technologies AG Halbleitergehäuse mit Wärmeverteiler

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466969A (en) * 1991-11-07 1995-11-14 Kabushiki Kaisha Toshiba Intelligent power device module
EP0774782A2 (de) * 1995-11-15 1997-05-21 Mitsubishi Denki Kabushiki Kaisha Halbleiterleistungsmodul
US20020195699A1 (en) * 1996-05-24 2002-12-26 Salman Akram Packaged die on PCB with heat sink encapsulant
US20010052639A1 (en) * 2000-06-13 2001-12-20 Fairchild Korea Semiconductor Ltd. Power module package having insulator type heat sink attached to rear surface of lead frame and manufacturing method thereof
DE10137667A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen mit Abstandhalter
DE10137618A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen
JP2003298009A (ja) * 2002-03-29 2003-10-17 Toshiba Corp パワーモジュール及びそれを用いた電力変換装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 2003, no. 12 5 December 2003 (2003-12-05) *

Also Published As

Publication number Publication date
DE102005014674B4 (de) 2010-02-11
DE102005014674A1 (de) 2006-10-19
US20090057874A1 (en) 2009-03-05
US7825506B2 (en) 2010-11-02

Similar Documents

Publication Publication Date Title
DE3814469C2 (de)
DE102007019809B4 (de) Gehäuste Schaltung mit einem wärmeableitenden Leitungsrahmen und Verfahren zum Häusen einer integrierten Schaltung
DE69432968T2 (de) Gehäuse für elektronische Bauelemente
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE102011077206B4 (de) Leiterplatte und Steuergerät für ein Getriebe eines Fahrzeugs mit der Leiterplatte
DE102005030465B4 (de) Halbleiterstapelblock mit Halbleiterchips und Verfahren zur Herstellung desselben
DE4021871C2 (de) Hochintegriertes elektronisches Bauteil
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE10324598A1 (de) Halbleitervorrichtung
DE10002852A1 (de) Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
DE10027852A1 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat geeignetes Halbleiterbaelement
DE102005025754B4 (de) Halbleitersensorbauteil mit einem Sensorchip und Verfahren zur Herstellung von Halbleitersensorbauteilen
EP2772122A1 (de) Getriebesteuermodul mit lötbrücken oder kaltkontakten zwischen eingesetztem schaltungsträger und umgebendem schaltungsträger
DE112004002702B4 (de) Verfahren zum Herstellen einer Halbleiterbaugruppe und Matrixbaugruppe
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE10016135A1 (de) Gehäusebaugruppe für ein elektronisches Bauteil
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
WO2006102874A1 (de) Halbleitermodul mit halbleiterchips in einem kunststoffgehäuse in getrennten bereichen und verfahren zur herstellung desselben
DE10023823A1 (de) Multichip-Gehäuse
DE102008039921B4 (de) Verfahren zur Herstellung eines elektronischen Geräts mit diskretem Bauelement
DE3829117A1 (de) Metallkern-leiterplatte
DE10343300A1 (de) Halbleitergehäusestruktur
DE19701163C2 (de) Elektrische Schaltung insbesondere für eine Chipkarte
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE602004002249T2 (de) Gestapelter Speicher und Herstellungsverfahren

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: RU

WWW Wipo information: withdrawn in national office

Country of ref document: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06722695

Country of ref document: EP

Kind code of ref document: A1

WWW Wipo information: withdrawn in national office

Ref document number: 6722695

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11910113

Country of ref document: US