WO2006093177A1 - 直流増幅器及びそのオフセット電圧の補償方法 - Google Patents

直流増幅器及びそのオフセット電圧の補償方法 Download PDF

Info

Publication number
WO2006093177A1
WO2006093177A1 PCT/JP2006/303842 JP2006303842W WO2006093177A1 WO 2006093177 A1 WO2006093177 A1 WO 2006093177A1 JP 2006303842 W JP2006303842 W JP 2006303842W WO 2006093177 A1 WO2006093177 A1 WO 2006093177A1
Authority
WO
WIPO (PCT)
Prior art keywords
coefficient
amplifier circuit
amplifier
voltage
value
Prior art date
Application number
PCT/JP2006/303842
Other languages
English (en)
French (fr)
Inventor
Sumihisa Hashiguchi
Original Assignee
Yamanashi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamanashi University filed Critical Yamanashi University
Priority to JP2007505977A priority Critical patent/JPWO2006093177A1/ja
Publication of WO2006093177A1 publication Critical patent/WO2006093177A1/ja

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters

Definitions

  • the present invention relates to a DC amplifier, and more particularly, to a DC amplifier capable of dramatically reducing offset voltage and drift as compared with the conventional one and a method for compensating the offset voltage.
  • the input conversion value of the offset cannot be improved.
  • the output offset can suppress the drift, the gain also decreases accordingly, and the ratio between the suppression and the decrease does not change.
  • the drift voltage is suppressed by keeping the temperature of the amplifier environment constant, and the offset voltage is not improved because it is not a circuit improvement. In addition, it is difficult to completely suppress drift, and the burden on facilities for maintaining the environment at a constant temperature is large.
  • This method has a problem that the effective frequency range is limited due to the delay of the thermal time constant and heat transfer time of the heat feedback part.
  • Non-patent document 1 Sumihisa Hashiguchi et al .: IEICE Transactions '82 / 5 Vol.J65-C No.5, p399
  • Main causes of the offset voltage of a DC amplifier include those caused by variations in characteristic values of circuit components and those caused by errors or fluctuations in power supply voltage.
  • the sign and magnitude of the offset voltage are randomly different for each amplifier.
  • the latter has a tendency common to amplifiers of the same type with the sign and magnitude of the offset voltage. For this reason, there is often a fundamental difference between the two measures for reducing the offset voltage.
  • the first problem of the present invention is that the offset and the drift are drastically combined by electrically combining a plurality of amplifier circuits on the assumption that the offset and the drift are randomly present in each amplifier. It is to provide a means to reduce.
  • the second problem of the present invention is that an offset drift having a common tendency among the same type of amplifiers, in particular, an offset drift due to fluctuations in the positive and negative power supply voltages of the IC amplifier is noticeable with a simple mechanism. It is to provide means that can be reduced.
  • a basic configuration of a DC amplifier according to the present invention for solving the above-described problems includes a plurality of DC amplifier circuits that amplify the same input in parallel, and
  • a coefficient unit arranged corresponding to each of the amplifier circuits and changing its output voltage with a predetermined variable weighting coefficient independently of each other;
  • An adder for adding the output voltages of the coefficient multiplier or the DC amplifier circuit; and coefficient adjusting means for adjusting a weight coefficient of the coefficient multiplier;
  • the weighting coefficient of the coefficient unit is adjusted so that the output offset voltage of the adder approaches 0 by the coefficient adjusting means.
  • the DC amplifier of the present invention for solving the first problem (hereinafter referred to as the DC amplifier of the first invention)
  • the offset voltage data of each amplifier circuit is obtained by sampling the offset voltage of each of the amplifier circuits when the input voltage is set to 0 at a predetermined timing and digitally inputting the voltage value.
  • Offset data recording means to record the set in memory;
  • the weighting coefficient of the coefficient multiplier is adjusted by the coefficient adjusting means based on the calculation result of the calculating means.
  • the amplification factors of the plurality of amplifier circuits are substantially the same.
  • the DC amplifier of the present invention is configured as described above, the offset voltage characteristics and drift characteristics of each amplifier circuit are measured in advance, and the weight coefficient of the coefficient unit is optimized based on the data. As a result, the offset voltage of each amplifier circuit is canceled out, and an amplified output whose offset voltage is 0 or close to 0 as a whole can be obtained.
  • the coefficient unit two coefficient units, a first coefficient unit and a second coefficient unit, are arranged for each of the amplifier circuits, and the output of the first coefficient unit is used as the adder.
  • the DC amplifier includes a first adder and a second adder as the adders, a subtractor for subtracting the output of the second adder from the output of the first adder, and A switching switch that distributes the output to either the first adder or the second adder is arranged at the subsequent stage of each coefficient unit.
  • the absolute value of the calculated value of the weighting coefficient of each amplifier circuit is used as the weighting coefficient of the coefficient, and when the calculated value of the weighting coefficient of each amplifier circuit is positive by the switch, The output of the coefficient unit is input to the first adder, and when the calculated value of the weighting coefficient of each amplifier circuit is negative, the output of the coefficient unit is input to the second adder.
  • the offset voltage compensation method of the present invention for solving the first problem (hereinafter referred to as the offset voltage compensation method of the first invention) is as follows.
  • the offset voltage compensation method of the first invention is
  • the direct current amplifier of the first invention in which the number of amplifier circuits is m and the amplification factor of each amplifier circuit is almost the same is used.
  • a step of adjusting the weighting factor based on the calculated value may be provided.
  • ⁇ v 2 > A 2 ⁇ v 2 > (C 2 + C 2 + + C 2 )
  • A is the amplification factor when the amplification factor of each amplifier circuit is almost uniform
  • ⁇ v 2 > is When the input equivalent noise voltage of each amplifier circuit is almost uniform, its root mean square value is the same as above.
  • the offset voltage sampling is performed in time series when the temperature fluctuation at the time of starting up the amplifier circuit is large. It is preferable to obtain the offset voltage data set for the desired number of sets.
  • a means for changing the power supply voltage of the amplifier circuit within a predetermined range above and below the standard value and a means for changing the environmental temperature of the amplifier circuit within a predetermined range are provided, and the bias voltage and
  • the offset voltage may be sampled one or more times under each condition with varying Z or ambient temperature, and a desired number of offset voltage data sets may be obtained! .
  • a DC amplifier of the present invention for solving the second problem (hereinafter referred to as a DC amplifier of the second invention)
  • the amplifier circuit As the amplifier circuit, a pair of amplifiers that operate with the same power supply and have similar offset voltage fluctuation trends due to fluctuations in the power supply voltage are used to form one inverting amplifier circuit and a non-inverting amplifier circuit each.
  • a differential amplifier circuit that inputs the outputs of both circuits to both input terminals is used.
  • the coefficient unit is configured by a combination of an input side resistance, a ground side resistance, and a feedback resistance of each of the inverting amplifier circuit, the non-inverting amplifier circuit, and the differential amplifier circuit, and the number adjusting unit includes at least the number adjusting unit. It is a means for making variable the resistance value of one or more resistors of the DC amplifier circuit including the resistors constituting the differential amplifier circuit.
  • the DC amplifier preferably includes means for measuring an offset voltage of each of the inverting amplifier circuit and the non-inverting amplifier circuit.
  • the outputs of both the inverting and non-inverting amplifiers are multiplied by a weighting factor and input to a differential amplifier circuit that is an adder.
  • a weighting factor By optimizing this weighting factor, The offset voltage can be reduced to a level very close to zero.
  • the offset voltage compensation method of the present invention for solving the second problem (hereinafter referred to as the offset voltage compensation method of the second invention) is as follows.
  • V is the input conversion value of the total offset voltage
  • V is the key that forms the non-inverting amplifier circuit.
  • V is the offset voltage of the amplifier constituting the inverting amplifier circuit.
  • R is the non-inverting amplifier ground resistance or inverting amplifier input resistance
  • R is non-inverting
  • R is the non-inverting input side resistance of the differential amplifier circuit
  • R 23 is the ground side resistance of the differential amplifier circuit, R
  • F3 is a feedback resistor of the differential amplifier circuit.
  • Adjusting the value defined in (5) by the value is equivalent to changing the weight coefficient of the two inputs to the differential amplifier circuit.
  • (5) Adjust the values of K and so that V is zero.
  • the offset voltage of the pair of amplifiers is completely canceled out, and the differential amplifier circuit Can obtain an output without an offset voltage.
  • the offset voltage compensation method of the second invention includes:
  • the value of K / K ik CC- N may be adjusted so that the relationship of the deviation in the following equation (8) is satisfied.
  • V and V are the power supply voltages on the positive and negative sides of the non-inverting and inverting amplifier circuits, respectively.
  • V, V, ⁇ , ⁇ are the same as defined above, ( ⁇ / ⁇ ), ( ⁇ / ⁇ il i2 P N N P + N P
  • the CC-piece alone can be easily measured by simple measuring means. Therefore, this coefficient of variation can be measured prior to the entire circuit configuration, and the resistance value of each resistor can be determined so that the relationship of equation (8) is satisfied. Since this coefficient of variation does not change significantly in a short period of time, by properly selecting each resistance value when assembling the DC amplifier circuit, the offset voltage due to fluctuations in the power supply voltage is permanently compensated. be able to.
  • the offset voltage compensation method of the second invention is:
  • K / ⁇ may be adjusted so as to satisfy the relationship of the expression (11).
  • V 1, V 2 and V are the same as defined above, and the subscript 0 is the base of the power supply voltage.
  • iT CC + CC- means the value in the quasi-value.
  • this control method based on Eq. (11) is particularly useful when supplying power supply voltage from an AC line.
  • the direct current amplifier according to the first aspect of the present invention is configured such that a large number of inexpensive amplifiers are coupled in parallel, and the output is multiplied by a weighting factor to add the offset, thereby offsetting the drift of each amplifier and offsetting as a whole. This makes it possible to obtain an amplified output with extremely low drift.
  • the offset voltage and its temperature coefficient can be made smaller by two to three digits than the original value of the amplifier alone with a relatively simple configuration.
  • the DC amplifier of the second invention by operating two amplifiers of the same type as an inverting amplifier and a non-inverting amplifier, multiplying both outputs by a weighting factor, and inputting the result to a differential amplifier circuit, This is based on the principle that the signals are added but the offset voltage is cancelled. As a result, offset and drift based on fluctuations in power supply voltage or circuit environment can be greatly reduced with a simple circuit configuration.
  • FIG. 1 is a diagram showing a configuration of a DC amplifier according to an embodiment of the first invention.
  • FIG. 2 is a diagram showing a configuration of a DC amplifier according to another embodiment of the first invention.
  • FIG. 3 is a diagram showing a configuration of a DC amplifier according to a third embodiment of the first invention.
  • FIG. 4 is a circuit diagram showing a configuration of a DC amplifier circuit used in an example of the second invention.
  • FIG. 5 is an equivalent circuit diagram of a single amplifier in which an offset voltage is regarded as an input voltage.
  • FIG. 6 is an equivalent circuit diagram in which the display of FIG. 5 is used for the DC amplifier circuit used in the embodiment of the second invention. It is.
  • FIG. 7 is a diagram showing the result of measuring the power supply voltage dependence of the offset voltage of 32 amplifiers of the same type in the example of the second invention.
  • FIG. 8 is a diagram showing the effect of reducing the offset voltage in the example of the second invention.
  • FIG. 9 shows the relationship between the coefficient of variation of the offset voltage and K / K in the example of the second invention.
  • FIG. 1 A first figure.
  • FIG. 1 A first figure.
  • FIG. 1 is a diagram showing a configuration of a DC amplifier according to an embodiment of the first invention.
  • This DC amplifier includes a plurality of DC amplifier circuits 1, a plurality of coefficient units 2, and an adder 3.
  • the DC amplifier circuit 1 inputs the same inputs in parallel and amplifies them independently.
  • the coefficient unit 2 is arranged corresponding to each of the amplifier circuits 1 and changes the output voltage of each amplifier circuit 1 independently with a predetermined weight coefficient.
  • the coefficient value of coefficient unit 2 can be set variably.
  • the adder 3 inputs the outputs of all the coefficient units 2 at the same time and outputs the sum of the output voltages.
  • this DC amplifier is digitally encoded with a sample Z holder 4 for simultaneously detecting the respective output voltages of the amplifier circuit 1 and an AZD variable 5 for digitally detecting the detected voltage value. It has a personal computer 6 that records data in memory.
  • each output voltage (offset voltage) of the amplifier circuit 1 when the input voltage is set to 0 can be sampled at a predetermined timing, and the voltage value can be digitized and recorded in the memory ( Offset data recording means).
  • This offset data is a set of data for each of the amplifier circuits 1 sampled at approximately the same time.
  • the DC amplifier includes arithmetic means for calculating the optimum combination of weighting coefficients and coefficient adjusting means for adjusting the weighting coefficient of each coefficient unit 2 based on the calculation result of the calculating means.
  • This calculation means sets the output voltage of the adder 3 to 0 when the input voltage is 0, or 0
  • the optimal combination of weighting factors to approximate is calculated.
  • This calculation function is executed by performing calculation as described later on the personal computer 6 based on the plurality of data sets of the offset voltage described above.
  • the coefficient adjusting means a method of adjusting the resistance value using a variable resistor is usually used, but this may be performed manually or automatically. After optimizing the weighting coefficient value of each coefficient unit 2 so that the offset voltage is zero, if the signal is input and the output of adder 3 is taken out, the offset voltage is a direct current with almost zero drift. An amplified output can be obtained.
  • FIG. 2 is a diagram showing a configuration of a DC amplifier according to another embodiment of the first invention, and is for solving the above problem.
  • each of the amplifying circuits 1 is provided with two coefficient units, a first coefficient unit 2a and a second coefficient unit 2b, and the output of each amplifying circuit 1 is input to both coefficient units simultaneously.
  • two adders, a first adder 3a and a second adder 3b, are provided.
  • the outputs of the first coefficient unit 2a are all added by the first adder 3a, and the output of the second coefficient unit 2b. Are all added by the second adder 3b.
  • a subtractor 7 is provided for subtracting the output of the second adder from the output of the first adder.
  • the subtracter 7 inverts the sign of the output of the second adder 3b (the sum of the output voltages of the second coefficient unit 2b) and outputs the output of the first adder 3a (the output voltage of the first coefficient unit 2a). To the total).
  • the offset data recording means records the data set of the desired number of offset voltages in the memory of the personal computer 6 or the computing means (personal computer 6) uses the adder 3 when the input voltage is SO.
  • the calculation of the optimal combination of weighting factors so that the output voltage of the output becomes 0 (or close to 0) is the same as in the example of FIG. But in this example the coefficient adjustment The operation of the means is different from the example in Fig. 1. That is, when the calculated value of the weighting coefficient of each amplifier circuit is positive, this calculated value is used as it is as the weighting coefficient of the first coefficient unit 2a, and the weighting coefficient of the second coefficient unit 2b is set to zero. On the other hand, if the calculated value of the weighting factor of each amplifier circuit is negative, the absolute value of this calculated value is used as the weighting factor value of the second coefficient unit 2b, and the weighting factor of the first coefficient unit 2a is 0. And
  • the weighting coefficient of each coefficient unit becomes a positive value, so that it is possible to configure a coefficient unit without using an operational amplifier for sign inversion.
  • the problem does not occur.
  • the gain of this amplifier is set low, This can minimize the effect of offset drift.
  • the characteristics of this amplifier are known in advance, it is possible to calculate the optimum value by calculating the offset coefficient drift of the subtractor amplifier when calculating the optimum coefficient value of each coefficient unit. It is.
  • FIG. 3 is a diagram showing a configuration of a DC amplifier according to the third embodiment of the first invention, and achieves the same object as the example of FIG. 2 with a configuration slightly different from this.
  • the provided points are the same as in Figure 2.
  • only one coefficient unit 3 is provided corresponding to each amplifier circuit 1, and a switching switch 8 is provided at the subsequent stage of each coefficient unit 3, and the output of each switch 8 is Either one of the adder 3a and the second adder 3b is selected and connected.
  • the coefficient adjustment means uses the absolute value of the calculated value of the weight coefficient of each amplifier circuit as the weight coefficient of the coefficient multiplier.
  • the change-over switch 8 inputs the output of the corresponding coefficient unit to the first adder 3a, and the calculated value of the weighting coefficient is negative. Switch the switch so that the output of the coefficient unit is input to the second adder 3b. This eliminates the need to use an operational amplifier for sign inversion in each coefficient unit, as in the example of Fig. 2.
  • each amplifier circuit has the same circuit configuration and amplification factor. Even without that, it is possible to achieve the object of the invention. However, if the amplification factor is large in each amplifier circuit, the calculation of the optimum coefficient value becomes complicated. Therefore, the amplification factor of each amplifier circuit is preferably as constant as possible. In addition, if the circuit configuration of each amplifier circuit is gusseted, there is a concern that the causes of offset drift in each circuit will be diversified and the range of change will be large. It is preferable that they are the same.
  • any of the cases shown in Figs. 1 to 3 the coefficient unit and the adder are shown separately. However, as in the case of the addition coefficient unit in which both are integrated, a circuit is configured. It may be anything. In short, any configuration having a function of a coefficient unit and a function of an adder may be used.
  • This compensation method uses the DC amplifier according to the first aspect of the invention to calculate the optimum weighting factor of each coefficient unit by the arithmetic means and adjust the weighting factor based on the result.
  • the calculation of the weighting factors (C, C,, C) of each amplifier circuit so that the values of these linear combinations are all zero. It is. If this is expressed as an expression, it becomes as shown in the following expression (1).
  • the combination of coefficients still has a degree of freedom, and the optimum combination of coefficient values can be determined taking into account other factors.
  • A A (C + C + + C) (2)
  • ⁇ v 2 > A 2 ⁇ v 2 > (C 2 + C 2 + + C 2 )
  • A the amplification factor when the amplification factor of each amplifier circuit is substantially uniform
  • ⁇ 2 > the root mean square value when the input conversion noise voltage of each amplifier circuit is substantially uniform
  • C is the same as above.
  • (c 1 2 + c2 2 + + cm 2 ) / (c 1 + c2 + + cm) 2
  • Z total amplifier noise
  • the number m of the amplifying circuits 1 may be at least two, but from the viewpoint of dealing with a wide range of drift, it is preferably a certain number, for example, about 10 or more. Also, the upper limit of m is not particularly limited, but for example, about 50 to: LOO is sufficient. If this amount is too large, the burden on the equipment will increase and the calculation will increase, which is not preferable.
  • a relatively inexpensive commercially available amplifier can be used as each amplifier circuit. If the number of amplifiers is in the above range, an amplifier circuit amplifier is obtained. The cost burden is not considered to be a problem.
  • FIG. 4 is a diagram showing the configuration of the DC amplifier circuit used in the second embodiment of the present invention.
  • This DC amplifier is composed of three amplifiers 9a, 9b and 9c.
  • the amplifiers 9a and 9b are of the same type that operate with the same power source.
  • the amplifier 9a constitutes a non-inverting amplifier circuit
  • the amplifier 9b constitutes an inverting amplifier circuit. In both amplifiers, the same input (signal voltage) is input to the positive input terminal (+ terminal) and the negative input terminal (one terminal).
  • the amplifier 9c constitutes a differential amplification circuit that amplifies the difference between the outputs of the amplifier 9a and the amplifier 9b. That is, the output of the non-inverted amplifier 9a is input to the plus (+) terminal of the amplifier 9c, and the output of the inverted amplifier 9b is input to the minus ( ⁇ ) terminal of the amplifier 9c. This is equivalent to adding and amplifying the outputs of amplifier 9a and amplifier 9b.
  • the input side resistance of the amplifiers 9a and 9b is R, and the feedback resistance is
  • R Ground side resistance of amplifier 9a or input side resistance of amplifier 9b
  • the first term on the right side of equation (4) is the part of the output voltage that depends on the input voltage V, and the second term is off.
  • V is defined by the value divided by the coefficient of V in the first term of the side. That is, V is given by equation (5) above.
  • V can be made zero.
  • the offset voltage compensation method of the second invention has several embodiments.
  • the first of the embodiments is that the values of K and K or
  • the ratio K / K is adjusted. Specifically, the amplifier when the input voltage V is zero The output voltages (offset voltages) V and V of 9a and 9b are actually measured, and the ratio of ⁇ ⁇ may be changed so that V il i2 iT in equation (5) becomes zero from this measured value.
  • the means for changing the value of ⁇ / ⁇ is one or more of R, R, R, R, R, R, R
  • R ZR large amplification factor
  • R of the resistance of the amplifier 9c may be changed, but it is preferable to change R. So
  • the means it is not necessary to limit the means as long as the means for changing the resistance value of one or more resistors including at least the resistors constituting the differential amplifier circuit is provided.
  • a method of using a variable resistor for a specific resistor is generally used, but a method of attaching a specific resistor interchangeably may be used.
  • V V (V,
  • V V
  • V V
  • V is expressed by the following equation (6).
  • V (V, V;) Offset voltage at the reference value of power supply voltage
  • CC- Zero can be achieved by setting the above ⁇ ⁇ to zero. That is, the ratio of ⁇ to ⁇ may be determined so that any of the above formulas (8) is satisfied.
  • the second embodiment of the offset voltage compensation method of the present invention is that the variation coefficient (V / V) of the offset voltage with respect to the fluctuation of the power supply voltage of each amplifier (9a, 9b) (hereinafter simply referred to as positive ik CC Master
  • the value of is adjusted.
  • the above coefficient of variation can be easily measured by simple measuring means for each amplifier used. Therefore, prior to the overall circuit configuration, this coefficient of variation may be measured and the value of each resistance value determined so that the relationship of equation (8) is satisfied.
  • V (V / V) ⁇ ⁇ + (V / V) ⁇ ⁇
  • iT Zv) and (V / V) are CC + 0 iT CC ⁇ 0 iT positive and negative coefficient of variation of V at the reference value of the power supply voltage, respectively.
  • the third embodiment of the offset voltage compensation method of the present invention is that the input-converted offset voltage V has a positive / negative coefficient of variation (V / V) (reference voltage)
  • the amplifiers 9a and 9b do not necessarily have the same type (same structure). If the fluctuation tendency of the offset voltage of both amplifiers with respect to the fluctuation of the power supply voltage is similar (the coefficient of variation is the same), the effect of reducing the offset voltage according to the present invention can be obtained.
  • the input resistance R and the feedback resistance R of the amplifiers 9a and 9b are
  • the amplifier 9c constitutes a general differential amplifier circuit, but the configuration need not be limited to that shown in Fig. 4.
  • the outputs of the amplifiers la and lb are both positive and negative. Any device may be used as long as it has a function of inputting to the terminal and multiplying the voltage value of both by a weighting factor and subtracting it.
  • the term “differential amplifier circuit” is a general term for circuits having a powerful function.
  • the amplification factor of the amplifier 9c is preferably close to 1. This is because if the amplification factor is large, the effect of the offset due to the amplifier becomes large and it does not meet the purpose of the present invention.
  • the DC amplifier of the first invention 32 commercially available amplifiers (LM741, manufactured by Ratio Semiconductor) of the same type were used, and each was set to an amplification factor of 100 (40db).
  • LM741 manufactured by Ratio Semiconductor
  • the environmental conditions of the amplifier are changed over a wide range, and the offset voltage data set of each amplifier is recorded in the memory of a personal computer.
  • the optimum combination of the weight coefficients of the linear combination was obtained.
  • Table shows the result of trial determination of combinations of weighting factors (C, c,, C) so that T nOT
  • Table 2 shows the result of calculating the expected output voltage of the subtractor from the offset voltage data set at each level using this weighting factor. This value corresponds to the total output offset voltage of the amplifier, but it is known that it is less than 1 mV even when the environmental conditions change significantly. This value is below the measurement limit (the resolution of this measurement is 2 mV). Note that the total gain calculated by the above equation (2) is approximately 460 times (4. Therefore, the input converted value of the offset voltage is 1/460 of the output value.
  • the most pessimistic view of the total output offset voltage of the amplifier of this example is ⁇ 2 mV, and the drift width at a temperature of 0 to 50 ° C is 4 mV.
  • the input offset voltage and temperature count of the original single amplifier (LM741) are 6mv and VZ ° C, respectively. According to the present invention, a reduction effect of 1/1400 times the input offset voltage and 1/88 times the temperature coefficient can be obtained.
  • a commercially available IC amplifier with particularly excellent offset and drift characteristics such as the LT1097 of Linear Technology Corporation, has an input offset voltage of 50 V and a temperature coefficient of about 1.0 VZ ° C. According to the present invention, it is known that offset and drift can be reduced by an order of magnitude by using an inexpensive single amplifier. Needless to say, the drift characteristics can be further improved if the original single amplifier with better characteristics than the LM741 is used.
  • One problem with the present invention is that, due to the parallel connection of a large number of single amplifiers, the total noise may increase as a price for offset cancellation between amplifiers. It is. For example, the total input conversion noise V 2 > and the single amplifier input nT
  • V 2 > / ⁇ 2 > is the force given by ⁇ in this example n nT ⁇
  • the maximum value of the output offset voltage is 58 mV, and the total gain calculated by equation (2) is approximately 550 times (5.5 times that of a single amplifier). . From these values, the input equivalent offset voltage and its temperature coefficient are calculated to be 106 V and 0.24 VZ ° C, respectively. Comparing this value with the original single unit amplifier LM741, the input offset voltage is improved by 1Z57 and the temperature coefficient is improved by 1Z63. However, compared to the LT 1097, which has excellent characteristics, the input offset voltage is about twice and the temperature coefficient is only about 1Z4 times, so the improvement effect is somewhat insufficient.
  • the maximum value of the output offset voltage is 9.8 mV, and the total gain calculated by Equation (2) is about 480 times (4.8 for the single amplifier). Times). If the offset voltage converted to input and its temperature coefficient are calculated from these numbers, they are 20.5 V and 0.11 VZ ° C, respectively. Compared with the original LM741, this value is improved by 1Z292 times in input offset voltage and 1Z136 times in temperature coefficient. Compared to the LT1097, the input offset voltage is 1Z2.4 times, and the temperature coefficient is 1Z9 times, so an almost satisfactory improvement effect can be obtained.
  • the DC amplifier of the second invention a commercially available general-purpose operational amplifier was used to examine the effect of reducing the offset voltage according to the present invention.
  • the amplifier used was an LM741NC manufactured by National Semiconductor.
  • Figure 7 shows the measurement results.
  • the reference supply voltage for this amplifier is + 12V and -12V.
  • Figure 7 (a) shows the case where the positive power supply voltage is 12V and the negative power supply voltage is changed in the range of -14 to -10V.
  • Figure 7 (b) shows the negative power supply voltage of -12V. The case where the positive side power supply voltage is changed in the range of 10 to 14V is shown.
  • the force conversion value (V) can be calculated by substituting the value of ( ⁇ ZK) into the previous equation (9).
  • FIG 8 (a) shows the case where the positive power supply voltage is fixed and the negative power supply voltage is changed.
  • Figure 8 (b) shows the case where the negative power supply voltage is fixed and the positive power supply voltage is changed.
  • VZV, V (12, -12) 24 X 10 _e V, this value is 0 iT of the value of # 29 amplifier
  • X is a straight line to the right of K / K
  • Y is a straight line to the right
  • the offset voltage can be significantly reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

 直流増幅器のオフセットやドリフトを、市販のICアンプのレベルよりも大幅に低減させうる手段を提供する。まず、個々のアンプでランダムに存在するオフセットとドリフトに対しては、複数の増幅回路を電気的に組み合わせて、同一の入力を同時に増幅した各増幅回路の出力に重みを付けて平均化するという手段により、ほとんどオフセットの無い増幅を行うことができる。一方、同種のアンプで共通の傾向を有するオフセットとドリフトに対しては、一対の同種のアンプで反転増幅回路と非反転増幅回路を構成し、これら両回路の出力に重みを付けて、差動増幅回路の両入力端子に入力して信号の増幅を行なう。これにより、信号電圧は加算されるが、非反転及び反転回路のオフセット電圧は相殺されて、ほぼゼロにすることができる。

Description

明 細 書
直流増幅器及びそのオフセット電圧の補償方法
技術分野
[0001] 本発明は直流増幅器に関し、とくにオフセット電圧とドリフトを従来より飛躍的に低 減することのできる直流増幅器とそのオフセット電圧の補償方法に関する。
背景技術
[0002] 直流増幅器のオフセット電圧とドリフトの主な原因には、回路素子のパラメータのば らつき、電源電圧の変動、温度変化による半導体素子の特性の変化等があげられる 。従来から、直流増幅器のオフセット電圧とドリフトを低減するために多くの努力が積 み重ねられてきた。その主な対策を概説すると以下のようになる。
[0003] (1)差動型の回路構成によって、半導体素子の特性変化を打ち消す方法:
この方法では、差動型を構成する 2個の半導体素子の特性を完全に揃えることがで きな 、ので、オフセットとドリフトが残ることが避けられな!/、。
(2)負帰還により抑制する方法:
この方法では、オフセットゃドリフトの入力換算値は改善できない。出力のオフセット ゃドリフトは抑制できるが、その分利得も低下し、抑制分と低下分の比率は変わらな い。
(3)温度制御による方法:
増幅器の環境の温度を一定にすることによりドリフトを抑制するもので、回路の改善 ではないから、オフセット電圧は改善されない。また、ドリフトを完全に抑制することも 難しぐかつ環境を一定温度にするための設備の負担が大きい。
(4)熱帰還方式 (例えば、下記非特許文献 1)
増幅器初段の温度を一定に保つ方式で、信号増幅器に熱結合した同一の構成の 熱帰還用増幅器の出力オフセット (信号増幅器のドリフトと同期すると期待される)に 比例する熱を発生させて、両増幅器の初段の温度を制御することによって、両増幅 器のオフセット電圧とドリフトを抑制するものである。この方式は、熱帰還部分の熱時 定数や熱伝達時間の遅れがあるので、有効な周波数範囲が限られるという問題があ る。
[0004] 非特許文献 1:橋口住久他:電子通信学会論文誌 '82/5 Vol.J65-C No.5,p399
発明の開示
発明が解決しょうとする課題
[0005] 直流増幅器のオフセット電圧の主な原因には、回路構成要素の特性値のばらつき によって生じるものと、電源電圧の誤差又は変動によって生じるものがある。前者で はオフセット電圧の符号や大きさ力 個々のアンプでランダムに相違する。これに対 して、後者ではオフセット電圧の符号や大きさ力 同種のアンプで共通の傾向を有し ている。そのため、オフセット電圧を低減する方策力 この両者で根本的に相違する ことが多い。
[0006] 従来から、直流増幅器のオフセットゃドリフトを低減することは、種々の分野で要請 されている。市販の ICアンプでも、オフセット電圧 50 V、オフセットの温度特性 1. 0 VZ°C程度のものは入手可能である。しかし、例えば精密計測の分野においては 、これらの特性が計測精度を支配するから、上記のレベルより大幅に特性の優れた 直流増幅器を必要とする場合が少なくな ヽ。
[0007] そこで本発明の第一の課題は、個々のアンプでランダムにオフセットとドリフトが存 在することを前提として、複数の増幅回路を電気的に組み合わせて、オフセットとドリ フトを飛躍的に低減する手段を提供することである。
[0008] 上述のような、各アンプでランダムなオフセットゃドリフトは、同一の入力を複数のァ ンプで並列に増幅して、その出力を平均化することにより、全体としてオフセットやドリ フトが低減された出力を得ることができる。しかし、各アンプで共通の傾向を有するォ フセットゃドリフトに対しては、この方法は無効である。ゼロの周りにランダムに分散す る変動は、平均化によりゼロに近付けることができるが、一定の傾向を持った変動は、 平均化してもその傾向が保存されるためである。
[0009] そこで本発明の第二の課題は、同種のアンプで共通の傾向を有するオフセットゃド リフト、とくに ICアンプの正負電源電圧の変動に起因するオフセットゃドリフトを、簡単 な機構で顕著に低減させることのできる手段を提供することである。
課題を解決するための手段 [0010] 上記の課題を解決するための本発明の直流増幅器の基本構成は、 同一の入力を並列に増幅する複数の直流増幅回路と、
該増幅回路のそれぞれに対応して配され、その出力電圧を互に独立に所定の可変 な重み係数で変化させる係数器と、
該係数器又は前記直流増幅回路それぞれの出力電圧を加算する加算器と、 前記係数器の重み係数を調節する係数調節手段を備え、
該係数調節手段により前記加算器の出力オフセット電圧を 0に近づけるように、前記 係数器の重み係数を調節することを特徴とするものである。
[0011] 前述した二つの課題のうち、第一課題を解決するための本発明の直流増幅器 (以 下、第一発明の直流増幅器という)は、
上記の基本構成にカ卩えて、入力電圧を 0とした時の前記増幅回路それぞれのオフセ ット電圧を所定のタイミングでサンプリングし、その電圧値をディジタルィ匕した各増幅 回路のオフセット電圧のデータセットを、メモリーに記録するオフセットデータ記録手 段と、
該記録手段に記録された所定数のオフセット電圧のデータセットを用いて、入力電圧 力 soの時に前記加算器の出力電圧を 0に近づけるための前記係数器の重み係数の 最適組合せを計算する演算手段とを備え、
該演算手段の計算結果に基いて、前記係数調節手段により前記係数器の重み係数 を調節することを特徴とするものである。
[0012] また、この増幅器においては、複数の増幅回路の増幅率がほぼ同一であることが 好ましい。
[0013] 本発明の直流増幅器は上記のように構成されているので、それぞれの増幅回路の オフセット電圧特性ゃドリフト特性を予め測定し、そのデータに基 ヽて係数器の重み 係数を最適化することにより、各増幅回路のオフセット電圧を相殺して、全体としてォ フセット電圧が 0又は 0に近い増幅出力を得ることができる。
[0014] この直流増幅器は、前記係数器として、増幅回路のそれぞれに対し第一係数器と 第二係数器の各 2個の係数器を配し、前記加算器として、第一係数器の出力を加算 する第一加算器と第二係数器の出力を加算する第二加算器とを設け、かつ第二カロ 算器の出力を第一加算器の出力から減ずる減算器を設けるとともに、 前記係数調節手段において、各増幅回路の重み係数の計算値が正の場合に、第一 係数器の重み係数を該計算値としかつ第二係数器の重み係数を 0とし、各増幅回路 の重み係数の計算値が負の場合には、第一係数器の重み係数を 0としかつ前記第 二係数器の重み係数を該計算値の絶対値とする係数調節操作を行う構成であること が好ましい。
[0015] また、この直流増幅器は、前記加算器として、第一加算器と第二加算器とを設け、 第二加算器の出力を第一加算器の出力から減ずる減算器を設け、かつ各係数器の それぞれの後段に、その出力を第一加算器又は第二加算器のいずれかに振り分け る切り替えスィッチを配するとともに
前記係数調節手段において、各増幅回路の重み係数の計算値の絶対値を当該係 数器の重み係数とし、かつ前記切り替えスィッチにより、各増幅回路の重み係数の計 算値が正の場合に当該係数器の出力を前記第一加算器に入力し、各増幅回路の 重み係数の計算値が負の場合に当該係数器の出力を前記第二加算器に入力する 切り替え操作を行う構成であってもよ 、。
[0016] このように第一加算器、第二加算器及び減算器を備えた構成にすれば、重み係数 の計算値が正負いずれの場合も、係数器には正の重み係数を与えて、出力電圧の 加算を行うことができる。したがって、出力の正負を反転させるために、各係数器に演 算アンプを用いる必要がなくなり、この演算アンプ自体のオフセットゃドリフトの影響を 除することがでさる。
[0017] また、前記第一課題を解決するための本発明のオフセット電圧の補償方法 (以下、 第一発明のオフセット電圧の補償方法という)は、
前記増幅回路の個数が mである上記第一発明の直流増幅器を用い、
同一時刻に測定された前記オフセット電圧のデータセット (X , X , , X )の11 セット (ただし n≤m)のデータを、前記オフセットデータ記録手段によりメモリーにスト ァするステップと、
前記演算手段により、下記 (1)式で示す n個の関係式が満たされるように、各増幅回 路の前記重み係数の計算値 (C , C , , C )を定めるステップと、該計算値に 基づいて前記重み係数を調節するステップを具備することを特徴とするものである。
C ·χ +C ·χ + +C ·χ = 0
1 11 2 12 m lm
C ·χ +C ·χ + +C ·χ = 0
C ·χ +C ·χ + +C ·χ = 0
C ·χ +C ·χ + +C ·χ = 0
1 nl 2 n2 m nm
(1)
ここで、 xは、 i番目(i= l〜n)のデータセットの、増幅回路番号 j番目
(j = l〜m)のオフセット電圧 (入力電圧を 0とした時の出力電圧のディジタル値)で、 Cは、 j番目(j = l〜m)の増幅回路の重み係数の計算値である。
また、第一発明のオフセット電圧の補償方法は、
増幅回路の個数が mであり、各増幅回路の増幅率がほぼ同一である第一発明の直 流増幅器を用い、
同一時刻に測定された前記オフセット電圧のデータセット (X , X , , X )の セット (ただし k=m— 2)のデータを、前記オフセットデータ記録手段によりメモリーに ストアするステップと、
前記 (1)式で示す k個の関係式を満たし、下記 (2)式で表される総合増幅率 Aが最大
T
になり、かつ下記 (3)で表される総合のノイズ出力電圧の 2乗平均値 <v 2>が最小
nT
になるように、前記演算手段により各増幅回路の前記重み係数の計算値 (C , C ,
1 2 , C )を定めるステップと、
該計算値に基づいて前記重み係数を調節するステップを具備するものであってもよ い。
A = A(C +C + +C ) (2)
Τ 1 2 m
<v 2> = A2<v 2> (C 2+C 2+ +C 2)
nT n 1 2 m
…… (3)
ここで、 Aは各増幅回路の増幅率がほぼ一様である場合のその増幅率、 <v 2>は、 各増幅回路の入力換算ノイズ電圧がほぼ一様である場合のその 2乗平均値 で、 Cは上記と同じである。
[0019] 第一発明のオフセット電圧の補償方法のいずれにおいても、オフセット電圧のデー タセットを得るには、増幅回路立上げ時の温度変動が大きい時期に、時系列的に前 記オフセット電圧のサンプリングを行 、、所望セット数のオフセット電圧のデータセット を得ることが好まし ヽ。
あるいは、増幅回路の電源電圧を標準値の上下所定の範囲で変動させる手段と、 増幅回路の環境温度を所定の範囲で変動させる手段を設け、該バイアス電圧及び
Z又は環境温度を変動させた各条件下で、 1回又は複数回前記オフセット電圧のサ ンプリングを行!、、所望セット数のオフセット電圧のデータセットを得ると!、う方法によ つてもよい。
[0020] 次に、第二課題を解決するための本発明の直流増幅器 (以下、第二発明の直流増 幅器という)は、
前述した本発明の直流増幅器の基本構成において、
前記増幅回路として、同一の電源で作動し電源電圧の変動によるオフセット電圧の 変動傾向が類似する一対のアンプを用い、該アンプにより各 1個の反転増幅回路と 非反転増幅回路を構成し、
前記加算器として、これら両回路のそれぞれの出力を両入力端子に入力する差動増 幅回路を用い、
前記係数器が、前記の反転増幅回路、非反転増幅回路及び差動増幅回路それぞ れの入力側抵抗、接地側抵抗及び帰還抵抗の組合せから構成されており、 前記数調節手段が、少なくとも前記差動増幅回路を構成する抵抗を含む前記直流 増幅回路の 1以上の抵抗の抵抗値を可変にする手段であることを特徴とするもので ある。
また、この直流増幅器は、前記の反転増幅回路と非反転増幅回路それぞれのオフ セット電圧を測定する手段を備えたものであることが好ましい。
[0021] 一般に、 ICアンプのオフセットの電源電圧依存性は、同一品種のアンプでは同じ 傾向を持っている。したがって、同種の 2つのアンプを反転アンプと非反転アンプとし て動作させ、その出力の差を作ることによって、信号は加算されるが、オフセット電圧 は相殺されるため大幅な低減が可能になる。
さらに、上記の構成によれば、反転 ·非反転の両アンプの出力は、重み係数を乗じ て加算器である差動増幅回路に入力されるので、この重み係数を最適化することに より、オフセット電圧を極めて 0に近いレベルまで低減することができる。
[0022] また、前記第二課題を解決するための本発明のオフセット電圧の補償方法 (以下、 第二発明のオフセット電圧の補償方法という)は、
上記第二発明の直流増幅器を用いて、
前記一対のアンプそれぞれのオフセット電圧 V (k= l, 2)に対して、下記 (5)式で表
ik
される総合オフセット電圧の入力換算値 V がゼロになるように、同式内の K tKの
iT P N 値又はその比 κ /κを調節することを特徴とするものである。
N P
[数 2]
Figure imgf000009_0001
ここで、 V は総合オフセット電圧の入力換算値、 V は非反転増幅回路を構成するァ
iT il
ンプのオフセット電圧、 V は反転増幅回路を構成するアンプのオフセット電圧であり
i2
、 Rは非反転増幅回路の接地側抵抗又は反転増幅回路の入力側抵抗、 R は非反
I F
転増幅回路及び反転増幅回路の帰還抵抗、 R は差動増幅回路の非反転入力側 抵抗、 R
23は差動増幅回路の接地側抵抗、 R
13は差動増幅回路の反転入力側抵抗、
R
F3は差動増幅回路の帰還抵抗である。
[0023] 上記の構成において、 Kと の値(この直流増幅回路を構成する各抵抗の抵抗
P N
値により (5)式で定義された値)を調節することは、差動増幅回路への 2つの入力の重 み係数を変えることに相当する。(5)式の V がゼロになるように Kと の値を調節す
iT P N
れば、一対のアンプのオフセット電圧の影響を完全に相殺して、差動増幅回路から はオフセット電圧の無い出力を得ることができる。
[0024] また、第二発明のオフセット電圧の補償方法は、
上記第二発明の直流増幅器を用いて、一対のアンプそれぞれの、正又は負の電源 電圧 (V 又は V )の変動によるオフセット電圧の変動係数(3 V Z 3 V 又は
CC+ CC- ik CC +
3 V Z 3 V )に対して、下記 (8)式の 、ずれかの関係が満たされるように、 K /K ik CC- N の値を調節するものであってもよ 、。
P
[数 5] 、 _ ( o )
Figure imgf000010_0001
ここで、 V , V は、それぞれ非反転及び反転増幅回路の正側,負側の電源電
CC+ cc- 圧で、 V , V , κ , κは上記で定義されたものと同じであり、 (κ /κ ) , (κ /κ il i2 P N N P + N P
) は、それぞれ正側,負側の電源電圧の変動に対する K /Kの適正値である。
- N P
[0025] 上記の構成において、(K /K ) が (8)式の関係を満たす場合は、正側の電源電
N P +
圧が大幅に変動しても、前述した相殺の効果により、差動増幅回路のオフセット電圧 を常にゼロにすることができる。 (K /K ) が (8)式の関係を満たす場合は、負側の
N P - 電源電圧の変動に対して同じ効果が得られる。負側の電源電圧の変動の影響が大 きい場合には、(K /K ) が (8)式の関係を満たすようにすることが好ましい。
N P -
[0026] (8)式における各アンプの変動係数( 3 V
ik Z 3 V 及び 3 V
CC+ ik Z 3 V )は、アン
CC- プ単体で簡単な計測手段により容易に測定することができる。したがって、全体の回 路構成に先立ってこの変動係数を測定し、(8)式の関係が満たされるように各抵抗の 抵抗値を定めることができる。この変動係数は短期間で大幅に変化するようなもので ないから、直流増幅回路の組立て時に各抵抗値を適正に選択することにより、恒久 的に電源電圧の変動に起因するオフセット電圧を補償することができる。
[0027] さらに、第二発明のオフセット電圧の補償方法は、
上記第二発明の直流増幅器を用いて、一対のアンプの電源電圧の基準値における 前記 V の正及び負の変動係数 (( 3 V
iT iT Z 3 V )及び( 3 V 、下
CC+ 0 iT Z 3 V ) )が
CC- 0 記 (11)式の関係を満たすように K /Κの値を調節するものであってもよい。
Ν Ρ
( 3 V / 3 ) = ( 3 V / d ) (11)
iT CC+ 0 iT CC- 0
ここで、 V , V , V は上に定義されたものと同じであり、添字 0は電源電圧の基
iT CC+ CC- 準値における値を意味する。
[0028] (11)式の関係が満たされるように、 K /Kの値を調節すれば、正側の電源電圧の
N P
変動量 Δν と負側の電源電圧の変動量 Δν の値が等しい場合に、入力換算
CC+ cc- 総合オフセット電圧 V を常にゼロにすることができる(後記 (10)式参照)。交流電源
iT
を変圧'整流して増幅器の電源とする場合には、 AV と Δν の絶対値がほぼ
CC+ cc- 等しくなるから、(11)式に基づくこの制御方法は、交流ラインからの電源電圧の供給 の場合にとくに有用である。
発明の効果
[0029] 上記第一発明の直流増幅器は、多数の安価なアンプを並列に結合し、その出力に 重み係数を乗じて加算することにより、各アンプのオフセットゃドリフトを相殺させて、 全体としてオフセットゃドリフトのきわめて小さい増幅出力を得ることを可能にしたもの である。この発明によれば、比較的簡単な構成で、オフセット電圧やその温度係数を 、もとのアンプ単体の値よりも 2桁〜 3桁以上小さくすることができる。
[0030] また、上記第二発明の直流増幅器は、同種の 2つのアンプを反転アンプと非反転 アンプとして動作させ、その両出力に重み係数を乗じて、差動増幅回路に入力する ことによって、信号は加算されるがオフセット電圧は相殺されるという原理に基づくも のである。これにより、電源電圧の変動又は回路環境の変化に基づくオフセットやドリ フトを、簡単な回路構成で大幅に低減することが可能になった。
図面の簡単な説明
[0031] [図 1]第一発明の一実施例である直流増幅器の構成を示す図である。
[図 2]第一発明の他の実施例である直流増幅器の構成を示す図である。
[図 3]第一発明の第三の実施例である直流増幅器の構成を示す図である。
[図 4]第二発明の実施例で用いた直流増幅回路の構成を示す回路図である。
[図 5]オフセット電圧を入力電圧とみなしたアンプ単体の等価回路図である。
[図 6]第二発明の実施例で用いた直流増幅回路に図 5の表示を用いた等価回路図 である。
[図 7]第二発明の実施例で 32個の同形式アンプのオフセット電圧の電源電圧依存性 を測定した結果を示す図である。
[図 8]第二発明の実施例におけるオフセット電圧の低減効果を示す図である。
[図 9]第二発明の実施例におけるオフセット電圧の変動係数と K /Kの関係を示す
N P
図である。
[図 10]第二発明の実施例における入力換算総合オフセット電圧と K /Kの関係を
N P
示す図である。
発明を実施するための最良の形態
[0032] 以下、本発明の好ましい実施形態を、上述した第一発明に関するものと第二発明 に関するものとに分けて説明する。
図 1は、第一発明の一実施例である直流増幅器の構成を示す図である。この直流 増幅器は、複数の直流増幅回路 1と複数の係数器 2と加算器 3を備えている。直流増 幅回路 1は、同一の入力を並列に入力して、これをそれぞれ独立に増幅する。係数 器 2は、増幅回路 1のそれぞれに対応して配置されており、各増幅回路 1の出力電圧 を、それぞれ独立に所定の重み係数で変化させるものである。この係数器 2の係数 値は可変に設定できるようになつている。加算器 3は、全ての係数器 2の出力を同時 に入力して、その出力電圧の合計を出力するものである。
[0033] また、この直流増幅器は、増幅回路 1のそれぞれの出力電圧を同時に検出するた めのサンプル Zホルダー 4と、検出された電圧値をディジタルィ匕する AZD変 5 と、ディジタルィ匕したデータをメモリーに記録するパソコン 6を備えている。これにより、 入力電圧を 0とした時の増幅回路 1のそれぞれの出力電圧 (オフセット電圧)を所定 のタイミングでサンプリングし、その電圧値をディジタルィ匕して、メモリーに記録するこ とができる (オフセットデータ記録手段)。このオフセットデータは、ほぼ同一時刻にサ ンプリングされた、増幅回路 1のそれぞれについてのデータのセットである。
[0034] また、この直流増幅器は、重み係数の最適組合せを計算する演算手段と、この演 算手段の計算結果に基いて各係数器 2の重み係数を調節する係数調節手段を備え ている。この演算手段は、入力電圧が 0の時に加算器 3の出力電圧を 0にし、又は 0 に近づけるための重み係数の最適組合せを計算する。この演算機能は、上述したォ フセット電圧の複数のデータセットに基いて、後述するような演算をパソコン 6で行うこ とにより実行される。また、係数調節手段としては、通常は可変抵抗器を用いてその 抵抗値を調節する方法が取られるが、これを手動で行っても、自動的に行ってもよい 上記のような構成で、あら力じめオフセット電圧が 0になるように、各係数器 2の重み 係数値を最適化したのち、信号を入力して加算器 3の出力を取り出せば、オフセット 電圧ゃドリフトがほとんど 0の直流増幅出力を得ることができる。
[0035] 図 1のような構成では、係数器 2の重み係数値が負になった場合にどう対応するか が問題になる。すなわち、重み係数が正の場合には、可変抵抗器の抵抗値の調節 のみで対応可能である。しかし、重み係数が負の場合には、一般には上記に加えて 、オペアンプを用いて出力電圧の正負を反転させる必要がある。どの係数器 2の重 み係数が負になるかは予測できな 、から、全ての係数器 2にオペアンプを配置する 必要が有り、このオペアンプ自体にオフセットゃドリフトがあるため、かかる構成では 発明の目的を達成することが難しくなる。
[0036] 図 2は、第一発明の他の実施例である直流増幅器の構成を示す図で、上記の問題 を解決するためのものである。この例では、増幅回路 1のそれぞれに第一係数器 2aと 第二係数器 2bの各 2個の係数器が配され、各増幅回路 1の出力は両係数器に同時 に入力される。また、第一加算器 3aと第二加算器 3bの 2個の加算器を備えており、 第一係数器 2aの出力は、全て第一加算器 3aで加算され、第二係数器 2bの出力は 全て第二加算器 3bで加算されるように構成されている。さらに、第二加算器の出力を 第一加算器の出力から減ずる減算器 7が設けられている。すなわち、減算器 7では、 第二加算器 3bの出力 (第二係数器 2bの出力電圧の合計)の符号を反転して、第一 加算器 3aの出力(第一係数器 2aの出力電圧の合計)に加算する。
[0037] この直流増幅器でも、オフセットデータ記録手段で所望数のオフセット電圧のデー タセットをパソコン 6のメモリーに記録することや、演算手段 (パソコン 6)で、入力電圧 力 SOの時に、加算器 3の出力電圧が 0になるように(又は 0に近づくように)重み係数の 最適組合せを計算することは、図 1の例と同様である。しかし、この例では係数調節 手段の操作が図 1の例と相違する。すなわち、各増幅回路の重み係数の計算値が正 の場合には、この計算値をそのまま第一係数器 2aの重み係数とするとともに、第二 係数器 2bの重み係数を 0とする。一方、各増幅回路の重み係数の計算値が負の場 合には、この計算値の絶対値を第二係数器 2bの重み係数値とするとともに、第一係 数器 2aの重み係数を 0とする。
[0038] 上記のような構成にすれば、各係数器の重み係数は正の値になるから、符号反転 のためのオペアンプを用いることなく係数器を構成することができ、オペアンプによる オフセットやドリフトの問題は生じない。第二加算器 3bの出力の符号反転して第一加 算器 3aの出力に加算するには、減算器にオペアンプを用いることが避けられな 、が 、このアンプの利得を低く設定すれば、これによるオフセットゃドリフトの影響を最小 限に抑えることができる。また、このアンプの特性が予め把握されていれば、各係数 器の最適係数値を計算する際に、減算器のアンプのオフセットゃドリフトの影響をカロ 味して、最適値を求めることも可能である。
[0039] 図 3は、第一発明の第三の実施例である直流増幅器の構成を示す図で、図 2の例 と同様の目的を、これとやや異なる構成で達成するものである。この例では、加算器 として、第一加算器 3aと第二加算器 3bの 2個の加算器を備え、かつ第二加算器 3b の出力を第一加算器 3aの出力から減ずる減算器 7が設けられている点は、図 2と同 様である。しかし、この例では、係数器 3は各増幅回路 1に対応して各 1個設けられて いるのみで、各係数器 3の後段に切り替えスィッチ 8が設けられ、各スィッチ 8の出力 は、第一加算器 3aと第二加算器 3bのいずれかを選択して入力し得るように接続され ている。
[0040] この実施例では、係数調節手段で、各増幅回路の重み係数の計算値の絶対値を 当該係数器の重み係数とする。切り替えスィッチ 8は、各増幅回路 1の重み係数の計 算値が正の場合には、これに対応する係数器の出力を第一加算器 3aに入力し、重 み係数の計算値が負の場合に係数器の出力を第二加算器 3bに入力するように、ス イッチの切り替えを行う。これにより、各係数器に符号反転を目的とするオペアンプを 用いる必要が無くなることは、図 2の例と同様である。
[0041] 上記のいずれの実施態様においても、各増幅回路の回路構成や増幅率が同一で なくとも、発明の目的を達成することは可能である。しかし、増幅率が各増幅回路でマ チマチであると、最適係数値の演算が複雑になるので、各増幅回路の増幅率は、な るべくほぼ一定であることが好ましい。また、各増幅回路の回路構成がマチマチであ ると、各回路のオフセットゃドリフトの発生原因も多様になり、変化の幅も大きくなるこ とが懸念されるので、各増幅回路の回路構成もなるベく同一であることが好ましい。
[0042] なお、上記の図 1〜図 3のいずれの場合も、係数器と加算器を分離して表示してい るが、両者が一体となって回路が構成されている加算係数器のようなものであっても よい。要するに、係数器の機能と加算器の機能を具備した構成であればよい。
[0043] 次に、第一発明のオフセット電圧の補償方法について説明する。この補償方法は 第一発明の直流増幅器を用いて、演算手段により各係数器の最適重み係数の計算 を行い、その結果に基づいて重み係数を調節するものである。この演算の内容は、 各増幅回路のオフセット電圧の一次結合を 0にする係数値を計算するもので、下記 の連立方程式の解を求めることに相当する。すなわち、増幅回路 1の個数を mとし、 ほぼ同一時刻に測定されたオフセット電圧のデータセット(X , X , , X )の一 次結合(∑ C X (i= l〜m) )を、 nセットのデータのそれぞれにつ 、て計算することが できるが、これらの一次結合の値が全て 0となるように、各増幅回路の重み係数の計 算値 (C , C , , C )を定めるものである。これを式で表示すれば、下記 (1)式 のようになる。
[0044] C · χ +C · χ + +C · χ = 0
1 11 2 12 m lm
C · χ +C · χ + +C · χ = 0
C · χ +C · χ + +C · χ = 0
C · χ +C · χ + + C · χ = 0
1 nl 2 n2 m nm
(1)
ここで、 x: i番目(i= l〜n)のデータセットの、増幅回路番号 j番目
(j = l〜m)のオフセット電圧(入力電圧を 0とした時の出力電圧のディジタル値)、 C
: j番目(j = l〜m)の増幅回路の重み係数の計算値である。 [0045] もし、オフセット電圧値が不変であれば、 2個の増幅回路 (m= 2)で、上記の一次結 合 (すなわち加算器の出力オフセット電圧)を 0にする重み係数の組合わせ (C , C )
1 2 を得ることができる。しかし、立上げ直後の温度変動によるドリフトや、増幅回路の環 境温度やバイアス電圧等の変動によるドリフトがあるから、これだけでは不十分である 。これらが変化した条件下で、オフセット電圧のデータセット (X , X , , X )を 複数回測定し、それらが全て 0になるように重み係数の組合せを定めておけば、ドリ フトが生じた場合でも相当幅広ぐ加算器のオフセット電圧 (入力が 0の時の出力電 圧)を 0にし、又は 0に近づけることが可能になると考えられる。
[0046] オフセット電圧のデータセットの個数 n力 増幅回路の個数 mより大きければ、上記( 1)式の連立方程式の解は全て 0となるから、 n≤mでなければならない。 n=mであれ ば、上記連立方程式の解 (C , C , , C )は一義的に定まる。 n<mであれば
、係数の組合せには自由度が残り、他の要素も加味して係数値の最適組合せを決 定することができる。
[0047] 本発明者らの知見によれば、 n=m— 2として、残った自由度により、下記 (2)式で表 される総合増幅率 Aが最大になり、かつ下記 (3)で表される総合のノイズ出力電圧の
T
2乗平均値く V 2>が最小になるように、係数値 (C , C , , C )の組合せを nOT 1 2 m
定めることが好ましい。
[0048] A = A (C +C + +C ) (2)
Τ 1 2 m
<v 2> = A2<v 2> (C 2+C 2+ +C 2)
nOT n 1 2 m
(3)
ここで、 A:各増幅回路の増幅率がほぼ一様である場合のその増幅率、 < 2>:各 増幅回路の入力換算ノイズ電圧がほぼ一様である場合の、その 2乗平均値であり、 C は上記と同じである。
[0049] 第一発明の直流増幅器の総合入力換算ノイズ <v 2>は、下式で示すように、 (3) nT
式で与えられる総合のノイズ出力電圧の 2乗平均値 <ν 2>を総合増幅率 Αの 2 nOT Τ 乗で除した値で定義される。
2> = <ν 2>/Α 2 = Κ· <ν 2> ここで、 κ = (c 12+c22+ +c m 2)/(c 1 +c2 + +c m )2 この Kは、(増幅器の総合ノイズ) Z (各増幅回路のノイズ)に相当するもので、この値 がなるベく小さくなるように、できれば κが 1以下になるように、係数値 (c 1 , c 2 ,……
· · ·, C )の組合せを定めることが好ましい。
[0050] 増幅回路 1の数 mは、最低限は 2個あればよいが、ドリフトにも幅広く対応するという 観点からは、ある程度の個数例えば 10個程度以上であることが好ましい。また、 mの 上限もとくに限定する必要はないが、例えば 50〜: LOO個程度あれば十分である。こ れがあまり多くなると、設備の負担が大きくなるとともに、計算の手間が増大して好ま しくない。
なお、この第一発明の直流増幅器においては、各増幅回路として、市販のアンプの 比較的安価なものを用いることができ、その個数が上記の範囲程度であれば、増幅 回路のアンプを入手するための費用負担はさほど問題にならないと考えられる。
[0051] 次に、第二発明の直流増幅器について説明する。図 4は、この第二発明の実施例 で用いた直流増幅回路の構成を示す図である。この直流増幅器は、 3個のアンプ 9a , 9b, 9cで構成されている。アンプ 9aと 9bは同一の電源で作動する同形式のアンプ であり、アンプ 9aは非反転増幅回路を、アンプ 9bは反転増幅回路を構成している。 この両アンプは、それぞれプラス入力端子(+端子)とマイナス入力端子(一端子)に 同一入力 (信号電圧)が入力される。
[0052] また、アンプ 9cは、アンプ 9aとアンプ 9bの出力の差をとつて増幅する差動増幅回 路を構成している。すなわち、非反転増幅のアンプ 9aの出力がアンプ 9cのプラス(+ )端子に、反転増幅されたアンプ 9bの出力がアンプ 9cのマイナス(-)端子に入力さ れるから、差動増幅アンプ 9cは、アンプ 9aとアンプ 9bの出力を加算して増幅すること に相当する。なお、本実施例では、アンプ 9aとアンプ 9bの入力側抵抗を R、帰還抵
I
抗を Rとして、同一の抵抗値を与えているから、両アンプの増幅率は同一になる。
F
[0053] 力かる直流増幅回路のオフセット電圧について考察する際して、オフセット電圧を 或る値の入力電圧に置き換えて扱うのが便利である。すなわち、オフセット電圧は、 図 5に示すように入力端子の!/、ずれか一方に(この例では +端子に)電圧源 Vを付 加することによって等価的に表すことができる。図 6は、図 4の回路のオフセット電圧を 電圧源として等価的に表示したものである。なお、ここでは、アンプ 9aとアンプ 9bの オフセット電圧のみを問題とし、それぞれ V , Vで表示する。
il i2
[0054] 図 6の回路における出力電圧 v は、下記 (4)式で与えられる。
out
[数 1] v : ム: F ( 23 R , Rn ヽひ + / -¾? γ
Ώ ¾}· (4 ) ¾ RJJ +R23 ?j +RF RD + ΛΏ13 + ¾ R',+ R, ここで、 V :入力電圧
in
V :アンプ 9aのオフセット電圧
il
V :アンプ 9bのオフセット電圧
i2
R :アンプ 9aの接地側抵抗又はアンプ 9bの入力側抵抗
I
R :アンプ 9a及びアンプ 9bの帰還抵抗
F
R :アンプ 9cの非反転入力側抵抗
13
R :アンプ 9cの接地側抵抗
23
R
13:差動増幅回路の反転入力側抵抗
R :アンプ 9cの帰還抵抗
F3
である。
(4)式の右辺第 1項は、出力電圧のうち入力電圧 V に依存する部分を、第 2項はオフ
m
セット電圧に依存する部分を表すから、この第 2項の値を如何にして小さくするかが 課題となる。
[0055] ここで、オフセット電圧の大小は、入力電圧 (信号強度)に対する比で考えるのが適 切であるから、総合オフセット電圧の入力換算値 V として、(4)式の右辺第 2項を右
iT
辺第 1項の Vの係数で割った値で定義する。すなわち、 V は前記 (5)式で与えられ
in iT
る。この式は、 V 力 と一 Vの一次式で与えられることを示している。したがって、
iT il i2
その係数の比 Κ /Κを適切に選択すれば、 V をゼロにすることができる。
N P iT
[0056] この第二発明のオフセット電圧の補償方法には、いくつかの実施態様がある。その 実施態様の第一は、前記 (5)式で表される V がゼロになるように、 Kと Kの値又は
iT P N
その比 K /Kを調節するものである。具体的には、入力電圧 V がゼロの時のアンプ 9a及び 9bの出力電圧 (オフセット電圧) V , Vを実測し、この測定値から (5)式の V il i2 iT がゼロになるように、 κ Ζκの比を変えればよい。
Ν Ρ
[0057] Κ /Κの値を変える手段は、 R, R, R , R , R , R のいずれか 1又は 2以上
N P I F 13 23 13 F3
の抵抗値を変えることである。この目的に対して、アンプ 9a及びアンプ 9bの抵抗 (R
I
, R )を変えるよりも、アンプ 9cの抵抗 (R , R , R , R )を変えることが好ましい。
F 13 23 13 F3
その理由は、アンプ 9a及びアンプ 9bは、その増幅率 (R ZR )を大きく(例えば 100
F I
以上に)するのが一般的なので、 (5)式から理解されるように、 Rや Rを変えても K
I F P
と がほとんど変化しないためである。
N
[0058] また、アンプ 9cの抵抗のうち R を変えてもよいが、 R を変えることが好ましい。そ
13 23
の理由は、非反転入力に対する重みのみを変化させるので、他に影響を与えないこ とによる。
[0059] 本発明においては、少なくとも差動増幅回路を構成する抵抗を含む 1以上の抵抗 の抵抗値を変える手段を備えていればよぐその手段を限定することを要しない。特 定の抵抗に可変抵抗器を用いる方法が一般的であるが、特定の抵抗を交換可能に 取り付けるという方法によってもよい。また、予めアンプの特性を把握して、回路の組 立て時に適切な抵抗値のものを選択して、オフセットの補償を行うことも、本発明の範 囲に含まれるものである。
[0060] オフセット電圧 V , V が常に一定であれば、 V をゼロにする K /Kの値は一義 il i2 iT N P
的に定まる。しかし、電源電圧に依存するオフセットは、電源電圧の変動量によって 変化するから、できるだけ広い範囲で V をミニマムにするように、 Kと Kの比を定め iT P N
ることが望ましい。以下、その方法について説明する。
[0061] 電源電圧の変動に依存するオフセット電圧 V (k= l , 2)には、正の電源電圧 V ik CC + に依存する部分と、負の電源電圧 V に依存する部分があるから、 V =V (V ,
CC- ik ik CC+
V )と表し、電源電圧の基準値を V , V と表示する。
CC- CC+O CC-0
V は下記 (6)式で表される。
ik
[数 3] +- ^+。)+ "( — -。)+ +。, -。)' ( 6 ) ^cc^- aycc- ここで、 V :正の電源電圧
CC +
V :負の電源電圧
cc-
V (V , V ;) :電源電圧の基準値におけるオフセット電圧
ik CC + O CC一 0
である。
[0062] 前出の (5)式の V , V に、(6)式の関係を代入して整理すれば、下記の (7)式が得ら il i2
れる。
( 7 )
Figure imgf000020_0001
△ cc+ - ^cc+一 ^cc+o, A Vcc— = >■ cc一 - cc_o . この (7)式は、変数 Δν の係数が Α=Κ (V ZV )-Κ (V /V )であり、変
CC+ N il CC+ P i2 CC +
数 Δν の係数が B=K (V /V ) -K (V /V )であり、定数項が C=K V
CC- N il CC- P i2 CC一 N i
(V , V )-K V (V , V )であることを示している。
1 CC + O CC— 0 P i2 CC + O CC— 0
[0063] 正の電源電圧の変動 Δν に対するオフセット電圧をゼロにするには、上記の A
CC +
をゼロにすればよい。一方、負の電源電圧の変動 Δν に対するオフセット電圧を
CC- ゼロにするには、上記の Βをゼロにすればよい。すなわち、前記 (8)式のいずれかが 満たされるように、 Κと Κの比を定めればよい。
Ρ Ν
[0064] そこで、本発明のオフセット電圧補償方法の実施態様の第二は、各アンプ(9a, 9b )の電源電圧の変動に対するオフセット電圧の変動係数 (V /V ) (以下、単に正 ik CC士
又は負の変動係数という)を把握して、前記 (8)式の関係が満たされるように、 K /K
N P
の値を調節するものである。なお、上記の変動係数は、使用する各アンプについて、 簡単な計測手段により容易に測定することができる。したがって、全体の回路構成に 先立って、この変動係数を測定し、(8)式の関係が満たされるように各抵抗値の値を 定めればよい。
[0065] 上記の変動係数は、短期間で大幅に変化するようなものでないから、直流増幅回 路の組立て時に、各抵抗値を適正に選択しておけば、恒久的に (8)式の関係を満た すことができ、本発明の原理によるオフセット電圧の抑制を行うことができる。なお、本 発明においては、何らかの手段でこの変動係数の値が得られていればよぐ変動係 数の値を求める手段を特に限定する必要はな 、。
[0066] 正の電源電圧も負の電源電圧も、いずれも電源電圧の変動が起こりうる。この場合 は、(8)式の 2つの式をともに満足することは、一般には不可能であるから、正負いず れかの変動係数を用いて、 K /Kの比を定める必要がある。後記実施例に示すよう
N P
に、負の変動係数の値がより大きい場合には、これがオフセット電圧に与える影響が 大きいので、負の変動係数を用いて K /Kの比を定めることが好ましい。
P N
[0067] また、電源電圧の変動は、正負の変動分が互いに関連する場合が多い。例えば、 商用の交流ラインカゝら整流 *変圧して電源電圧を供給する場合には、下式に示すよう に、正負の変動分の絶対値が同じになる。
Δν = - Δν (9)
cc+ cc-
[0068] 一方、入力換算総合オフセット電圧 V は近似的に下式で表されるから、
iT
V =(V /V ) · Δν + (V /V ) · Δν
iT iT CC+ 0 CC+ iT CC一 0 CC—
(10)
ここで、(v
iT Zv ) , (V /V )は、それぞれ電源電圧の基準値における V の CC+ 0 iT CC- 0 iT 正、負の変動係数である。
(9)式と (10)式から、 V =0にするには、下記 (11)式の関係を満たすことが必要であ
iT
る。
(V /V ) =(V /V ) (11)
[0069] 詳しい説明は省略するが、 X=(V /V ) , Y=(V /V )はともに (Κ /Κ )
iT CC+ 0 iT CC- 0 N P の一次式として表され、後記実施例に見られるように、 K /K >0の領域で X=Yと
Ν Ρ
なる。
すなわち、本発明のオフセット電圧補償方法の実施態様の第三は、電源電圧の変 動に対する入力換算オフセット電圧 V の正負の変動係数 (V /V ) (基準電圧
iT iT CC士 0
における値)を把握して、(11)式の関係が満たされるように K /Kの値を調節するも のである。
[0070] 上記の変動係数 (X又は Y)は直接測定することも容易であるし、また、各アンプ(9a , 9b)のオフセット電圧の変動係数 (V /V ) (k= l, 2)から算定することもできる
ik CC士
。したがって、直流増幅回路の組立て前に、使用するアンプのオフセット電圧特性を 測定しておき、回路の組立て時に各抵抗値を適正に選択すれば、恒久的に (11)式 の関係を満たすことが可能になる。この第三の方法は、交流ラインから整流'変圧し て増幅回路の電源電圧を供給する場合にとくに有効である。
[0071] 本発明において、アンプ 9aと 9bは必ずしも同形式(同一構造)のものでなくともよい 。電源電圧の変動に対する両アンプのオフセット電圧の変動傾向が類似 (変動係数 の正負が同じ)ものであれば、本発明によるオフセット電圧の低減効果を得ることがで きる。また、上記実施例においては、アンプ 9aと 9bの入力側抵抗 Rと帰還抵抗 Rに
I F
は、抵抗値が同じものを用いている力 この抵抗値の一方又は双方が相違していて も差し支えない。
[0072] 上記実施例においては、アンプ 9cは一般的な差分増幅回路を構成しているが、そ の構成を図 4のものに限る必要は無ぐアンプ laと lbの出力を正負の両入カ端子に 入力して、両者の電圧値に重み係数を掛けて、減算する機能を有するものであれば よい。本発明において「差分増幅回路」の語は、力かる機能を有する回路の総称であ る。なお、本発明においてアンプ 9cの増幅率は、 1に近いものであることが好ましい。 この増幅率が大きいと、このアンプに起因するオフセットの影響が大きくなつて、本発 明の目的に適合しないからである。
実施例 1
[0073] 第一発明の直流増幅器の実施例として、同じ形式の市販のアンプ(LM741, Natio nal Semiconductor社製)を 32個用い、いずれも増幅率 100倍(40db)に設定して、 図 2に示すような一次結合を形成するとともに、アンプの環境条件を広範囲に変えて 、各アンプのオフセット電圧のデータセットをパソコンのメモリーに記録し、本発明に 基!、て一次結合の重み係数の最適組合せを求めた。
[0074] 環境条件として、負側の電源電圧(一 V )を—10, - 11, - 12, —13, —14Vの
5水準に変え、その各水準で正側の電源電圧(+V )も 10, 11, 12, 13, 14Vの 5 水準に変えた計 25水準 (環境温度は 25°C—定)で、 32個のアンプのオフセット電圧 (入力を 0としたときの出力電圧)のデータセット (X , X , , X )を得た。
1 2 32
[0075] また、正負の電源電圧を標準値(± 12V)とし、環境温度を 0, 10, 25, 40, 50°C の 5水準に変えて、同様にオフセット電圧を測定し、上記とあわせてセット数 n= 30個 のデータセットを取得した。
[0076] これら 30個のデータセットについて、前記 (1)式の関係を満たし、(2)式の総合増幅 率 Aが最大になり、かつ (3)の総合のノイズ出力電圧の 2乗平均値く V 2>が最小
T nOT になるように、重み係数 (C , c , , C )の組合せを試行的に定めた結果を表
1 2 32
1に示す
[0077] [表 1]
Figure imgf000023_0001
[0078] この重み係数を用い、各水準におけるオフセット電圧のデータセットから、予想され る減算器の出力電圧を計算した結果を、表 2の A欄に示す。この値は、増幅器の総 合の出力オフセット電圧に相当するが、環境条件が大幅に変化した場合でも、ほぼ 1 mV以下であることが知れる。この値は測定限界 (本測定の分解能は 2mV)以下にな つている。なお、前記 (2)式で計算される総合増幅率は、約 460倍 (単体アンプの 4. 6倍)であるから、オフセット電圧の入力換算値は、出力値の 1/460である。
[0079] [表 2]
Figure imgf000024_0001
[0080] 本発明によるオフセット電圧とドリフトの低減効果を理解するために、以下のように 設定して比較してみる。本実施例の増幅器の総合出力オフセット電圧を最も悲観的 に見て、 ±2mVとし、温度 0〜50°Cでのドリフト幅を 4mVとする。この場合のオフセッ ト電圧の入力換算値は、 2mV/460=4. 3 /z Vで、入力オフセット電圧の温度係数 は、 4mV/460/50 = 0. VZ°Cと計算される。もとの単体アンプ(LM741)の 入力オフセット電圧及びその温度計数は、それぞれ 6mv, VZ°Cであるから、 本発明により、入力オフセット電圧で 1/1400倍、その温度係数で 1/88倍の低減 効果が得られることになる。
[0081] 市販の ICアンプで、オフセット及びドリフト特性のとくに優れたもの、例えばリニアテ クノロジー (株)の LT1097では、入力オフセット電圧は 50 V、その温度係数は 1. 0 VZ°C程度であるが、本発明によれば、安価な単体アンプを用いて、オフセットや ドリフトをこれよりも 1桁小さくできることが知れる。また、もとの単体アンプに、 LM741 より特性の良いものを用いれば、さらにオフセットゃドリフト特性を改善しうることは言う までもない。
[0082] なお、本発明の一つの問題点は、多数の単体アンプの並列結合により、アンプ相 互間でオフセットゃドリフトを相殺することの代償として、総合のノイズが大きくなるお それがあることである。例えば、総合の入力換算ノイズく V 2>と単体アンプの入力 nT
換算ノイズく V 2>との比く V 2>/<ν 2>は、前記の Κで与えられる力 本実施例 n nT η
の場合には Κ= 1. 7となり、総合のノイズが単体アンプの 1. 7倍になることが知れる。
[0083] 本発明の直流増幅器において、係数器 2, 2a, 2bには、通常は可変抵抗器が用い られるので、係数値設定の精度はあまり高くない。そこで、係数値設定の精度が、ォ フセットゃドリフト特性に如何なる影響を及ぼすかをシミュレーションした結果を以下 に説明する。表 1に示した重み係数の有効数字を 1桁とした場合 (2桁目を四捨五入) と、 2桁とした場合(3桁目を四捨五入)について、先に示した表 2の A欄と同様に、環 境条件の異なるオフセット電圧のデータセットから、予想される減算器の出力電圧を 計算した結果を、表 2に併せて示す。この表の A欄力 重み係数の全桁有効とした場 合、 B欄が 1桁有効とした場合、 C欄が 2桁有効とした場合である。
[0084] 有効数字 1桁の B欄の場合、出力オフセット電圧の最大値は 58mVであり、(2)式で 計算される総合増幅率は約 550倍 (単体アンプの 5. 5倍)となる。これらの数値から 入力換算のオフセット電圧とその温度係数を計算すると、それぞれ 106 V, 0. 24 VZ°Cとなる。この値をもとの単体アンプ LM741と比較すると、入力オフセット電圧 で 1Z57倍、その温度係数で 1Z63倍に改善されている。しかし、特性の優れた LT 1097と比較すると、入力オフセット電圧は約 2倍、温度係数は 1Z4倍程度にとどまり 、やや改善効果が不十分といえる。 [0085] 一方、有効数字 2桁の C欄の場合、出力オフセット電圧の最大値は 9. 8mVであり、 (2)式で計算される総合増幅率は約 480倍 (単体アンプの 4. 8倍)となる。これらの数 値から入力換算のオフセット電圧とその温度係数を計算すると、それぞれ 20. 5 V , 0. 11 VZ°Cとなる。この値をもとの単体アンプ LM741と比較すると、入力オフセ ット電圧で 1Z292倍、その温度係数で 1Z136倍に改善されている。 LT1097と比 較しても、入力オフセット電圧で 1Z2. 4倍、その温度係数で 1Z9倍になっており、 ほぼ満足しうる改善効果が得られる。なお、詳細は省略するが、有効数字を 3桁とし た場合についても検討したが、有効数字 2桁の場合に比してさほど顕著には改善さ れない。したがって、本発明においては、係数器の重み係数設定の精度は、有効数 字 2桁程度であれば良 、ことが知れる。
実施例 2
[0086] 第二発明の直流増幅器の実施例として、市販の汎用オペアンプを用いて、本発明 によるオフセット電圧の低減効果を検討した。用いたアンプは National Semiconducto r社製の LM741NCである。まず、同形式のアンプ 32個について、正負の電源電圧 を変えて、オフセット電圧の入力換算値を測定した。測定結果を図 7に示す。このァ ンプの基準電源電圧は + 12Vと— 12Vである。図 7(a)は、正側電源電圧を 12Vとし 、負側電源電圧を— 14〜― 10Vの範囲で変えた場合を示し、図 7(b)は、負側電源 電圧を— 12Vとし、正側電源電圧を 10〜14Vの範囲で変えた場合を示す。
[0087] 図に見られるように、オフセット電圧 (入力換算値)の絶対値は、各アンプでまちまち であるが、その変動の勾配は、正負の電源電圧の変動で、それぞれにほぼ一定であ ることが知れる。
[0088] そこで、上記の 32個のアンプの中でオフセット電圧の絶対値の大きいもの(オフセ ットを低減する必要性の高いもの)として、図 7の上部にプロットされた 2つのアンプ( # 29と # 21)を選んだ。図 7のデータから、この 2つのアンプのオフセット電圧の正負 の変動係数並びに基準電源電圧におけるオフセット電圧の値を読取ると下記のよう になる。
(V /V ) = -5.09 X 10
i29 CC+ 12V "V/V
(V /V ) =22.2 X 10"V/V V (12,-12) = 1.34 X 10" V
i29
(V /V ) = -5.80 X 10"6V/V
i21 CC+ 12V
(V /V ) = 18.1 X 10"6V/V
i21 CC 12V
V (12,-12) = 1.14 X 10"3V そこで、 # 21を非反転増幅回路に、 # 29を反転増幅回路に用いて、図 4に示した 直流増幅回路を構成すれば、前記の (8)式における (K /K ) の値は下式のように
N P士
なる。
(K /K ) =(V /V )/(V /V ) = 5.09/5.80 = 0.88
N P + i29 CC+ i21 CC +
(K /K ) =(V /V )/(V /V ) = 22.2/18.1 = 1.23
N P - i29 CC- i21 CC-
(K /K )の値を上記のように調整した場合の、差動増幅回路のオフセット電圧 (入
N P
力換算値) V は、先の (9)式にこの (Κ ZK )の値を代入して計算することができる。
iT N P
[0090] 図 8には、このようにして計算した V の値((Κ ΖΚ ) = 0· 88と 1. 23の場合)を示 iT N P
す。なお、図 8(a)は正側電源電圧を固定し、負側電源電圧を変えた場合、図 8(b)は 負側電源電圧を固定し、正側電源電圧を変えた場合を示す。図中には、 # 21及び # 29の単体アンプのオフセット電圧 (入力換算値)を併せて示して 、るが、これと比 較して V の値が顕著に小さくなつていることが知れる。とくに (K ZK ) = 1. 23にし iT N P - た時の改善効果が大きい。
[0091] の時には、(V /V ) = - -44..11 X X 1丄0 U" V/V, (V /V ) = - 12.7 X 10" iT CC+ 12V iT CC 12V
9VZV、 V (12,-12) = 24 X 10_eVとなり、この値は # 29アンプでの値の、それぞれ 0 iT
. 8、 0. 0005、 0. 018倍である。この結果力ら、本発明の方法により、電源電圧の変 動に起因するオフセット電圧を、顕著に低減し得ることが分力る。
[0092] また、本実施例において、前記の (11)式の関係を満たすように K /Kの値を調節
N P
した場合の、 V の低減効果について検討した結果を以下に示す。図 9は、 X=(V iT iT
/V ) 又は Y=(V /V ) tK /Kの関係を示す図である。図に見られ
CC+ 12V iT CC 12V N P
るように、 Xは K /Kに対し右下がりの直線に、 Yは右上がりの直線になり、両者は
N P
K /K = 1. 14の付近で交差して、(11)式の関係が満たされる。また、図 10は V と
N P iT
(κ Ζκ )の関係を示す図で、 Κ /Κ = 1. 14付近で V がゼロに近付くことが知れ る。
[0093] K /Κ = 1. 14に調節した時には、(V ZV ) = -0.76 X 10"6V/V, (V /
N P iT CC+ 12V iT
V ) =— 0.82 X 10_6VZV、 V (12,- 12)=— 24 X 10_6Vとなる。これらは、 # 2
CC 12V iT
9アンプでの値の、それぞれ 0. 05、 0. 037、 0. 018倍である。した力 て、(11)式の 関係を満たすように K /Kの値を調節した場合にも、電源電圧の変動に起因する
N P
オフセット電圧を顕著に低減し得ることが分かる。
[0094] 本明細書は、 2005年 3月 4日出願の特願 2005— 060565および 2005年 9月 13 曰出願の特願 2005— 264989【こ基づく。この内容 ίますべてここ【こ含めておく。

Claims

請求の範囲
[1] 同一の入力を並列に増幅する複数の直流増幅回路と、
該増幅回路のそれぞれに対応して配され、その出力電圧を互に独立に所定の可変 な重み係数で変化させる係数器と、
該係数器又は前記直流増幅回路それぞれの出力電圧を加算する加算器と、 前記係数器の重み係数を調節する係数調節手段を備え、
該係数調節手段により、前記加算器の出力オフセット電圧を 0に近づけるように、前 記係数器の重み係数を調節することを特徴とする直流増幅器。
[2] 請求項 1に記載の構成にカ卩えて、
入力電圧を 0とした時の前記増幅回路それぞれのオフセット電圧を所定のタイミング でサンプリングし、その電圧値をディジタルィ匕した各増幅回路のオフセット電圧のデ ータセットを、メモリーに記録するオフセットデータ記録手段と、
該記録手段に記録された所定数のオフセット電圧のデータセットを用いて、入力電圧 力 SOの時に前記加算器の出力電圧を 0に近づけるための前記係数器の重み係数の 最適組合せを計算する演算手段とを備え、
該演算手段の計算結果に基いて、前記数調節手段により前記係数器の重み係数を 調節することを特徴とする直流増幅器。
[3] 前記複数の増幅回路の増幅率がほぼ同一である請求項 2に記載の直流増幅器。
[4] 前記係数器として、前記増幅回路のそれぞれに第一係数器と第二係数器の各 2個 の係数器を配し、
前記加算器として、前記第一係数器の出力を加算する第一加算器と前記第二係数 器の出力を加算する第二加算器とを設け、
力つ前記第二加算器の出力を前記第一加算器の出力から減ずる減算器を設けると ともに、
前記係数調節手段において、各増幅回路の重み係数の計算値が正の場合に、前記 第一係数器の重み係数を該計算値としかつ前記第二係数器の重み係数を 0とし、 各増幅回路の重み係数の計算値が負の場合には、前記第一係数器の重み係数を 0 としかつ前記第二係数器の重み係数を該計算値の絶対値とする係数調節操作を行 うことを特徴とする請求項 2又は 3に記載の直流増幅器。
[5] 前記加算器として、第一加算器と第二加算器とを設け、
前記第二加算器の出力を前記第一加算器の出力から減ずる減算器を設け、かつ前 記各係数器のそれぞれの後段に、その出力を前記第一加算器又は前記第二加算 器のいずれか〖こ振り分ける切り替えスィッチを配するとともに
前記係数調節手段において、各増幅回路の重み係数の計算値の絶対値を当該係 数器の重み係数とし、
かつ前記切り替えスィッチにより、各増幅回路の重み係数の計算値が正の場合に当 該係数器の出力を前記第一加算器に入力し、各増幅回路の重み係数の計算値が 負の場合に当該係数器の出力を前記第二加算器に入力する切り替え操作を行うこと を特徴とする請求項 2又は 3に記載の直流増幅器。
[6] 前記増幅回路の個数が mである請求項 2から 5の 、ずれかに記載の直流増幅器を 用い、
同一時刻に測定された前記オフセット電圧のデータセット (X , X , , X )の11 セット (ただし n≤m)のデータを、前記オフセットデータ記録手段によりメモリーにスト ァするステップと、
前記演算手段により、下記 (1)式で示す n個の関係式が満たされるように、各増幅回 路の前記重み係数の計算値 (C , C , , C )を定めるステップと、該計算値に 基づいて前記重み係数を調節するステップを具備することを特徴とするオフセット電 圧の補償方法。
C ·χ +C ·χ + +C ·χ = 0
1 11 2 12 m lm
C ·χ +C ·χ + +C ·χ = 0
C ·χ +C ·χ + +C ·χ = 0
C ·χ +C ·χ + +C ·χ = 0
1 nl 2 n2 m nm
(1)
ここで、 x.. :i番目(i= l〜n)のデータセットの、増幅回路番号 j番目(j = l〜m)のオフ セット電圧 (入力電圧を 0とした時の出力電圧のディジタル値)
C : j番目(j = l〜m)の増幅回路の重み係数の計算値
[7] 前記増幅回路の個数が mである請求項 3から 5の 、ずれかに記載の直流増幅器を 用い、
同一時刻に測定された前記オフセット電圧のデータセット (X , X , , X )の セット (ただし k=m— 2)のデータを、前記オフセットデータ記録手段によりメモリーに ストアするステップと、
前記 (1)式で示す k個の関係式を満たし、下記 (2)式で表される総合増幅率 Aが最大
T
になり、かつ下記 (3)で表される総合のノイズ出力電圧の 2乗平均値 <v 2>が最小 nT になるように、前記演算手段により各増幅回路の前記重み係数の計算値 (C , C ,
1 2 , C )を定めるステップと、
該計算値に基づいて前記重み係数を調節するステップを具備することを特徴とする オフセット電圧の補償方法。
A = A(C +C + +C ) (2)
Τ 1 2 m
<v 2> = A2<v 2> (C 2 + C 2+ +C 2)
nT n 1 2 m
…… (3)
ここで、 A:各増幅回路の増幅率がほぼ一様である場合のその増幅率
<vn 2> :各増幅回路の入力換算ノイズ電圧がほぼ一様である場合の、 その 2乗平均値
で、 Cは上記と同じである。
[8] 前記増幅回路立上げ時の温度変動が大きい時期に、時系列的に前記オフセット電 圧のサンプリングを行 、、所望セット数のオフセット電圧のデータセットを得ることを特 徴とする請求項 6又は 7に記載のオフセット電圧の補償方法。
[9] 前記増幅回路の電源電圧を標準値の上下所定の範囲で変動させる手段と、該増 幅回路の環境温度を所定の範囲で変動させる手段を設け、該バイアス電圧及び Z 又は環境温度を変動させた各条件下で、 1回又は複数回前記オフセット電圧のサン プリングを行 、、所望セット数のオフセット電圧のデータセットを得ることを特徴とする 請求項 6又は 7に記載のオフセット電圧の補償方法。
[10] 前記増幅回路として同一の電源で作動し電源電圧の変動によるオフセット電圧の 変動傾向が類似する一対のアンプを用い、該アンプにより各 1個の反転増幅回路と 非反転増幅回路を構成し、
前記加算器として、これら両回路のそれぞれの出力を両入力端子に入力する差動増 幅回路を用い、
前記係数器が、前記の反転増幅回路、非反転増幅回路及び差動増幅回路それぞ れの入力側抵抗、接地側抵抗及び帰還抵抗の組合せから構成されており、 前記数調節手段が、少なくとも前記差動増幅回路を構成する抵抗を含む前記直流 増幅回路の 1以上の抵抗の抵抗値を可変にする手段である請求項 1記載の直流増 幅器。
[11] 前記の反転増幅回路と非反転増幅回路それぞれのオフセット電圧を測定する手段 を備えたことを特徴とする請求項 10記載の直流増幅器。
[12] 請求項 10又は 11に記載の直流増幅器を用いて、
前記一対のアンプそれぞれのオフセット電圧 V (k= l, 2)に対して、下記 (5)式で表
ik
される総合オフセット電圧の入力換算値 V がゼロになるように、同式内の K tKの
iT P N 値又はその比 κ /κを調節することを特徴とする直流増幅回路のオフセット電圧の
N P
補償方法。
[数 2]
Va― 5 D η 一 ^-N iI― ΛΡ ί2
一 1 n )
R13 +¾ R^ +RF ¾ + -RF3 .「
¾ . ( 5 )
K - ¾ 13
I 3 F t 3
ここで、 V ト
iT:総合オフセッ 電圧の入力換算値
V :非反転増幅回路を構成するアンプのオフセット
il 電圧
V
i2:反転増幅回路を構成するアンプのオフセット電圧
R :非反転増幅回路の接地側抵抗又は反転増幅回路の入力側抵抗 非反転増幅回路及び反転増幅回路の帰還抵抗
R
13差動増幅回路の非反転入力側抵抗
R
23差動増幅回路の接地側抵抗
R
13:差動増幅回路の反転入力側抵抗
R
F3:差動増幅回路の帰還抵抗
である。
[13] 請求項 10又は 11に記載の直流増幅器を用いて、
前記一対のアンプそれぞれの、正又は負の電源電圧 (V 又は V )の変動による
CC +
オフセット電圧の変動係数( 3 V / d V 又は 3 V Z 3 V )に対して、下記 (8) ik CC+ ik CC- 式のいずれかの関係が満たされるように、 κ /κの値を調節することを特徴とする
Ν Ρ
オフセット電圧の補償方法。
[数 5]
Figure imgf000033_0001
ここで、 V :非反転及び反転増幅回路の正側電源電圧
CC +
V :非反転及び反転増幅回路の負側電源電圧
cc-
V , V , Κ , K :前記 (5)式で定義されたものと同じ
il i2 P N
(κ /K ) :正側電源電圧の変動に対する適正値
N P +
(κ /κ ) :負側電源電圧の変動に対する適正値
N P - である。
[14] 請求項 10又は 11に記載の直流増幅器を用いて、
前記一対のアンプの電源電圧の基準値における前記 V の正及び負の変動係数 (( iT
3 V Z 3 V )及び( 3 V Z 3 V ) )が、下記 (11)式の関係を満たすように K iT CC+ 0 iT CC- 0 N
/Kの値を調節することを特徴とするオフセット電圧の補償方法。
ρ
( 3 V / 3 ) =( 3 V / d ) (11)
iT CC+ 0 iT CC- 0
ここで、 V , V , V は上に定義されたものと同じであり、添字 0は電源電圧の基 iT CC+ CC- 準値における値を意味する。
PCT/JP2006/303842 2005-03-04 2006-03-01 直流増幅器及びそのオフセット電圧の補償方法 WO2006093177A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007505977A JPWO2006093177A1 (ja) 2005-03-04 2006-03-01 直流増幅器及びそのオフセット電圧の補償方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005-060565 2005-03-04
JP2005060565 2005-03-04
JP2005264989 2005-09-13
JP2005-264989 2005-09-13

Publications (1)

Publication Number Publication Date
WO2006093177A1 true WO2006093177A1 (ja) 2006-09-08

Family

ID=36941206

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/303842 WO2006093177A1 (ja) 2005-03-04 2006-03-01 直流増幅器及びそのオフセット電圧の補償方法

Country Status (2)

Country Link
JP (1) JPWO2006093177A1 (ja)
WO (1) WO2006093177A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141330A (ja) * 2006-11-30 2008-06-19 Ntt Data Ex Techno Corp 増幅回路、電流計測回路及び集積回路素子
JP2010063210A (ja) * 2008-09-01 2010-03-18 Hitachi Metals Ltd 交流モータ用電流検出回路及びリニアモータ用ドライブ回路
JP2014116713A (ja) * 2012-12-07 2014-06-26 Toyohashi Univ Of Technology 差動増幅器およびこれを使用する信号増幅装置
JP2018141676A (ja) * 2017-02-27 2018-09-13 三菱重工業株式会社 電流検出回路
KR20180111642A (ko) 2017-03-31 2018-10-11 에이블릭 가부시키가이샤 차동 증폭 장치
TWI818833B (zh) * 2022-12-16 2023-10-11 稜研科技股份有限公司 射頻裝置調校方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000057546A1 (fr) * 1999-03-19 2000-09-28 Fujitsu Limited Procede pour ameliorer le decalage d'entree d'un amplificateur et amplificateur

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000057546A1 (fr) * 1999-03-19 2000-09-28 Fujitsu Limited Procede pour ameliorer le decalage d'entree d'un amplificateur et amplificateur

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141330A (ja) * 2006-11-30 2008-06-19 Ntt Data Ex Techno Corp 増幅回路、電流計測回路及び集積回路素子
JP2010063210A (ja) * 2008-09-01 2010-03-18 Hitachi Metals Ltd 交流モータ用電流検出回路及びリニアモータ用ドライブ回路
JP2014116713A (ja) * 2012-12-07 2014-06-26 Toyohashi Univ Of Technology 差動増幅器およびこれを使用する信号増幅装置
JP2018141676A (ja) * 2017-02-27 2018-09-13 三菱重工業株式会社 電流検出回路
KR20180111642A (ko) 2017-03-31 2018-10-11 에이블릭 가부시키가이샤 차동 증폭 장치
US10505500B2 (en) 2017-03-31 2019-12-10 Ablic Inc. Differential amplification device
TWI818833B (zh) * 2022-12-16 2023-10-11 稜研科技股份有限公司 射頻裝置調校方法

Also Published As

Publication number Publication date
JPWO2006093177A1 (ja) 2008-08-07

Similar Documents

Publication Publication Date Title
US7281846B2 (en) Integrated resistance cancellation in temperature measurement systems
WO2006093177A1 (ja) 直流増幅器及びそのオフセット電圧の補償方法
US8319507B2 (en) System and method for sensing an amplifier load current
US20060193370A1 (en) Integrated resistance cancellation in temperature measurement systems
JP2000136966A (ja) サ―モパイルセンサを用いた温度測定回路
US7373266B2 (en) Sensor calibration using selectively disconnected temperature
JP3213125B2 (ja) 測定された信号を変換するための方法及び変換器、並びに測定装置及びピラニ測定回路
WO1988006719A1 (en) Transducer signal conditioner
JPH01221905A (ja) 広帯域差動増幅器
JPS62294927A (ja) 力測定装置
CN114577378B (zh) 一种用于桥式传感器的非理想因素矫正系统
US6032526A (en) Heating resistor type air flow-meter of ratio-metric output type and engine control system using said heating resistor type air flow-meter
US6603293B2 (en) Power supply rejection ratio optimization during test
US20240003992A1 (en) Sensor output compensation circuit
US5477471A (en) Method of compensating for power supply variation in a sensor output
JPH0627150A (ja) ホール素子型電流センサ
JP3273889B2 (ja) ホール素子駆動回路
JP2660889B2 (ja) 電源電流測定装置
JPH06294664A (ja) 非線形回路
US20230408604A1 (en) Sensor output compensation circuit
JPH08233867A (ja) ブリッジ検出回路
JPH09105680A (ja) 温度測定回路
JPH07243862A (ja) センサ駆動回路
JPS587919A (ja) A/d変換器
JPH0473085B2 (ja)

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007505977

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06714961

Country of ref document: EP

Kind code of ref document: A1