KR20180111642A - 차동 증폭 장치 - Google Patents

차동 증폭 장치 Download PDF

Info

Publication number
KR20180111642A
KR20180111642A KR1020180036521A KR20180036521A KR20180111642A KR 20180111642 A KR20180111642 A KR 20180111642A KR 1020180036521 A KR1020180036521 A KR 1020180036521A KR 20180036521 A KR20180036521 A KR 20180036521A KR 20180111642 A KR20180111642 A KR 20180111642A
Authority
KR
South Korea
Prior art keywords
terminal
switch
circuit
capacitor
voltage
Prior art date
Application number
KR1020180036521A
Other languages
English (en)
Other versions
KR102455956B1 (ko
Inventor
마사카즈 스기우라
도시유키 쓰자키
유지 시이네
마나부 후지무라
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20180111642A publication Critical patent/KR20180111642A/ko
Application granted granted Critical
Publication of KR102455956B1 publication Critical patent/KR102455956B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—Dc amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—Dc amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors

Abstract

(과제) DC 오프셋 전압을 저감한, 증폭 장치를 제공하는 것.
(해결 수단) 입력 신호를 증폭하는 증폭 장치로서, 상기 입력 신호의 극성을 정상 또는 역상으로 전환하여 출력하는 초퍼 스위치 회로와, 상기 초퍼 스위치 회로에 접속되는 VI 변환 회로와, 상기 VI 변환 회로에 접속되는 상기 VI 변환 회로로부터 출력되는 전하를 축전하는 용량 회로와, 상기 VI 변환 회로에 접속되는 정상 또는 역상으로 전환하여 증폭시키는 증폭 회로를 구비한 구성으로 했다.

Description

차동 증폭 장치{DIFFERENTIAL AMPLIFICATION DEVICE}
본 발명은, DC 오프셋 전압을 저감한 차동 증폭 장치에 관한 것이다.
종래, 소자의 특성 불균일로 인해, 차동 증폭 장치에 DC 오프셋 전압이 발생해버린다고 알려져 있다. 여기서, DC 오프셋 전압이란, 예를 들어 차동 증폭 장치의 입력 단자 사이를 단락하는 등 입력 전압을 0으로 한 경우에도 미소하게 나타나버리는 출력 전압을 말한다. 본래, 이상적인 차동 증폭 장치에서는 입력 전압이 0이면 출력 전압도 0일테지만, 제조상의 특성 불균일 등으로 미소한 출력 전압이 발생해버리는 경우가 있다. 이 DC 오프셋 전압은, 증폭 장치의 증폭률로 나누어 입력 전압으로 치환하여 평가하는 것이 편리한 것으로 알려져 있다(예를 들면, 특허 문헌 1 참조). 도 12는 종래의 차동 증폭 장치(201)를 나타내는 회로도이다.
종래의 차동 증폭 장치(201)에 대해서 설명한다. 종래의 차동 증폭 장치(201)는, 입력 단자(211, 212), 출력 단자(213), 차동 증폭기(221)를 구비하고 있다. 차동 증폭기(221)는, 양의 입력 단자의 전압과, 음의 입력 단자의 전압의 차전압 Vsi를 증폭시켜, 출력 단자의 전압으로서 출력한다.
여기서 입력 단자(211)의 전압을 V(211), 입력 단자(212)의 전압을 V(212)로 하고, 출력 단자(213)의 전압을 V(213)로 한다. 종래의 차동 증폭 장치(201)에 입력되는 신호 전압(이하, Vsi)을, V(211)-V(212)이라고 한다. 종래의 차동 증폭 장치(201)는, V(211)-V(212)로 나타내는 입력 전압 Vsi를 증폭시켜, V(213)를 생성하도록 동작한다.
일본국 재공표 WO2006-093177호 공보
상술한 바와 같이, 종래의 차동 증폭 장치(201)는, 증폭기로의 입력 전압이 0인 경우에 출력 전압으로서 미소하게 나타나는 DC 오프셋 전압이 있다. 이 DC 오프셋 전압을 입력 전압으로 환산하여 Vni(231)로 나타내고, 도 12에 나타낸 바와 같이 입력 단자(211)와 증폭기(221)의 양측 입력 단자 사이에 삽입하는 형태로 나타낸다. 종래의 차동 증폭 장치(201)는 V(211)-V(212)로 나타내는 Vsi뿐만 아니라 Vni(231)도 증폭시켜, V(213)에 출력한다.
본 발명은, 이상과 같은 과제를 해소하기 위해서 이루어진 것이며, DC 오프셋 전압을 저감하는 증폭 장치를 제공하는 것이다.
종래의 문제를 해결하기 위해서, 본 발명의 차동 증폭 장치는 이하와 같은 구성으로 했다. 입력 신호의 극성을 정상(正相) 또는 역상(逆相)으로 전환하는 초퍼 스위치 회로와, 상기 초퍼 스위치 회로의 출력 전압을 전류로 변환하는 VI 변환 회로와, 상기 VI 변환 회로의 출력에 접속되는 용량 회로와, 동일하게 상기 VI 변환 회로의 출력에 접속되는 입력 신호의 극성을 정상 또는 역상으로 전환하여 증폭시키는 증폭 회로를 구비한 것을 특징으로 하는 차동 증폭 장치.
본 발명의 차동 증폭 장치에 의하면, DC 오프셋 전압의 증폭이 저감되므로, 신호 대 노이즈비를 향상시킨 차동 증폭 장치를 제공하는 것이 가능해진다.
도 1은 본 발명의 실시형태의 증폭 장치의 일례를 나타내는 블럭도이다.
도 2는 초퍼 스위치 회로의 일례를 나타내는 회로도이다.
도 3은 용량 회로의 일례를 나타내는 회로도이다.
도 4는 용량 회로의 다른 일례를 나타내는 회로도이다.
도 5는 용량 회로의 동작의 일례를 나타내는 도면이다.
도 6은 용량 회로의 동작의 다른 일례를 나타내는 도면이다.
도 7은 증폭 회로의 일례를 나타내는 블럭도이다.
도 8은 증폭 회로의 다른 일례를 나타내는 블럭도이다.
도 9는 본 발명의 다른 실시형태의 증폭 장치의 일례를 나타내는 블럭도이다.
도 10은 본 발명의 다른 실시형태의 증폭 장치의 일례를 나타내는 블럭도이다.
도 11은 본 발명의 실시형태의 증폭 장치에 있어서의 클록의 일례를 나타내는 도면이다.
도 12는 종래의 증폭 장치를 나타내는 회로도이다.
(제1의 실시형태)
이하, 도면을 기초로 본 발명의 제1의 실시형태를 설명한다. 도 1은 본 발명의 제1의 실시형태의 증폭 장치의 일례를 나타내는 블럭도이다.
도 1에 의거해 본 발명의 실시형태의 차동 증폭 장치(101)에 대해서 설명한다. 도 1에 나타낸 본 발명의 실시형태의 차동 증폭 장치(101)는, 입력 단자(111, 112), 출력 단자(113), 초퍼 스위치 회로(121), VI 변환 회로(131), 용량 회로(141), 증폭 회로(161)를 구비하고 있다.
입력 단자(111)는, 초퍼 스위치 회로(121)의 단자 INA에 접속한다. 입력 단자(112)는, 초퍼 스위치 회로(121)의 단자 INB에 접속한다. 초퍼 스위치 회로(121)의 단자 OUTA는, VI 변환 회로(131)의 단자 INP에 접속한다. 초퍼 스위치 회로(121)의 단자 OUTB는, VI 변환 회로(131)의 단자 INN에 접속한다. 여기서, VI 변환 회로(131)의 DC 오프셋 전압을 입력 전압으로 환산하여 Vni(171)로 나타내고, 초퍼 스위치 회로(121)의 단자 OUTA와, VI 변환 회로(131)의 단자 INP 사이에 삽입하는 형태로 표시한다. VI 변환 회로(131)의 단자 OUTP는, 증폭 회로(161)의 단자 IN1과 용량 회로(141)의 단자 INX에 접속한다. VI 변환 회로(131)의 단자 OUTN은, 증폭 회로(161)의 단자 IN2와 용량 회로(141)의 단자 INY에 접속한다. 증폭 회로(161)의 단자 OUT12는 용량 회로(141)의 단자 OUTXY와 출력 단자(113)에 접속한다.
도 2에 의거해 초퍼 스위치 회로(121)에 대해서 설명한다. 도 2의 초퍼 스위치 회로(121)는, 단자 INA, INB, OUTA, OUTB, 클록 신호 φ1에 의해 온 오프되는 스위치(122, 125), 클록 신호 φ2에 의해 온 오프되는 스위치(123, 124)를 구비하고 있다. 단자 INA는, 스위치(122)로 단자 OUTA와 연결되고, 스위치(124)로 단자 OUTB와 연결되어 있다. 단자 INB는, 스위치(123)로 단자 OUTA와 연결되고, 스위치(125)로 단자 OUTB와 연결되어 있다.
계속해서, 초퍼 스위치 회로(121)의 동작에 대해서 설명한다. 여기서, 초퍼 스위치 회로(121)에 도 11에서 나타내는 클록을 입력한다. 주기 0~2T의 기간에서는 클록 신호 φ1은 하이(high), 클록 신호 φ2는 로(law)이므로, 스위치(122, 125)가 온, 스위치(123, 124)가 오프가 된다. 단자 INA와 단자 OUTA가 도통되고, 또한 단자 INB와 단자 OUTB가 도통된 상태가 된다(이하, 정상인 상태로 한다). 주기 2T~4T의 기간에서는 클록 신호 φ1은 로, 클록 신호 φ2는 하이이므로, 스위치(122, 125)가 오프, 스위치(123, 124)가 온이 된다. 단자 INA와 단자 OUTB가 도통되고, 또한 단자 INB와 단자 OUTA가 도통된 상태가 된다(이하, 역상인 상태로 한다).
VI 변환 회로(131)에 대해서 설명한다. VI 변환 회로(131)는 단자 INP, INN, OUTP, OUTN을 구비하고 있다. VI 변환 회로(131)는, 전압을 전류로 변환하여 출력한다. 단자 INP의 전압을 V(INP)로 하고, 단자 INN의 전압을 V(INN)로 한다. 입력 차전압 V(INP)-V(INN)가 양이면 그 크기가 클수록, 보다 큰 전류가, 단자 OUTP로부터는 유출되고, 단자 OUTN로부터는 유입된다. 입력 차전압 V(INP)-V(INN)가 음이면 그 절대값의 크기가 클수록, 보다 큰 전류가, 단자 OUTP로부터는 유입되고, 단자 OUTN로부터는 유출된다.
앞서 기술한 바와 같이 VI 변환 회로(131)의 DC 오프셋 전압(Vni(171))은, 입력 전압으로 환산되어 도 1에 나타낸 바와 같이 초퍼 스위치 회로(121)의 단자 OUTA와 VI 변환 회로(131)의 단자 INP 사이에 삽입되어 표시하고 있다. VI 변환 회로(131)와 같은 차동형 증폭기는, 통상적으로 부귀환(負歸還)을 걸어 사용되며. 입력 단자는 이미지너리 쇼트 상태이다. 따라서 DC 오프셋 전압이 있으면, VI 변환 회로(131)의 출력에는 영향이 크게 나타난다.
도 3에 의거해 용량 회로(141)에 대해서 설명한다. 용량 회로(141)는 용량(143, 144, 145, 146), 클록 신호 φ1에 의해 온 오프되는 스위치(151), 클록 신호 φ2에 의해 온 오프되는 스위치(152), 클록 신호 φ3에 의해 온 오프되는 스위치(153, 154), 클록 신호 φ4에 의해 온 오프되는 스위치(155, 156)와, 단자 INX, INY, OUTXY를 구비하고 있다. 용량 회로(141) 내의 접속에 대해서 설명한다. 단자 INX는 스위치(151)의 제1 단자와 접속된다. 스위치(151)의 제2 단자는, 스위치(153, 155), 용량(143)의 제1 단자와 접속된다. 스위치(153)의 제2 단자는, 스위치(156)의 제2 단자, 용량(144)의 제1 단자와 접속된다. 스위치(155)의 제2 단자는, 스위치(154)의 제2 단자, 용량(145)의 제1 단자와 접속된다. 단자 INY는 스위치(152)의 제1 단자와 접속된다. 스위치(152)의 제2 단자는, 스위치(154, 156), 용량(146)의 제1 단자와 접속된다. 용량(143~146)의 제2 단자는, 단자 OUTXY에 접속된다.
계속해서, 용량 회로(141)의 동작에 대해서 설명한다. 여기서, 용량 회로(141)에 도 11에서 나타낸 클록을 입력한다. 주기 0~1T의 기간에서는 클록 신호 φ1은 하이, 클록 신호 φ2는 로, 클록 신호 φ3은 로, 클록 신호 φ4는 하이이므로, 스위치(151, 155, 156)가 온, 스위치(152, 153, 154)가 오프가 된다. 클록 Φ1이 하이이므로, 정상인 상태의 신호가 입력된다. 단자 INX를 경유하여 용량(143, 145)에 전하가 축전된다.
주기 1T~2T의 기간에서는 클록 신호 φ1은 하이, 클록 신호 φ2는 로, 클록 신호 φ3은 하이, 클록 신호 φ4는 로이므로, 스위치(151, 153, 154)가 온, 스위치(152, 155, 156)가 오프가 된다. 용량(143)과 용량(144)이 스위치(153)로 접속되고, 용량(143)에 축전된 전하가 용량(143)과 용량(144) 사이에서 동일하게 재분배된다. 이와 같이 용량(145)과 용량(146)이 스위치(154)로 접속되고, 용량(145)에 축전된 전하가 용량(145)과 용량(146) 사이에서 동일하게 재분배된다. 단자 INX를 경유하여 용량(143, 144)에 전하가 축전된다.
주기 2T~3T의 기간에서는 클록 신호 φ1은 로, 클록 신호 φ2는 하이, 클록 신호 φ3은 하이, 클록 신호 φ4는 로이므로, 스위치(152, 153, 154)가 온, 스위치(151, 155, 156)가 오프가 된다. 단자 INY를 경유하여 용량(145, 146)에 전하가 축전된다.
주기 3T~4T의 기간에서는 클록 신호 φ1은 로, 클록 신호 φ2는 하이, 클록 신호 φ3은 로, 클록 신호 φ4는 하이이므로, 스위치(152, 155, 156)가 온, 스위치(151, 153, 154)가 오프가 된다. 용량(143)과 용량(145)가 스위치(155)로 접속되고, 용량(143)과 용량(145)에 축전된 전하가 용량(143)과 용량(145) 사이에서 동일하게 재분배된다. 마찬가지로 용량(144)과 용량(146)이 스위치(156)로 접속되고, 용량(144)과 용량(146)에 축전된 전하가 용량(144)과 용량(146) 사이에서 동일하게 재분배된다. 단자 INY를 경유하여 용량(144, 146)에 전하가 축전된다. 용량 회로(141)는 여기서 설명한 동작을 반복한다.
도 7에 의거해 증폭 회로(161)에 대해서 설명한다. 증폭 회로(161)는, 단자 IN1, IN2, OUT12, 초퍼 스위치 회로(162), 차동 증폭기(163)를 구비하고 있다. 단자 IN1은 초퍼 스위치 회로(162)의 INA 단자에 접속된다. 단자 IN2는 초퍼 스위치 회로(162)의 INB 단자에 접속된다. 초퍼 스위치 회로(162)의 OUTA 단자는, 차동 증폭기(163)의 양입력 단자에 접속된다. 초퍼 스위치 회로(162)의 OUTB 단자는, 차동 증폭기(163)의 음입력 단자에 접속된다. 초퍼 스위치 회로(162)의 내부 구성은 도 2에 나타낸 초퍼 스위치 회로(121)와 동일하므로 설명을 생략한다. 초퍼 스위치 회로(162)는 상술한 초퍼 스위치 회로(121)와 동기하여 클록 신호 φ1과 클록 신호 φ2에 의해서, 입력측과 출력측의 접속을 전환한다. 초퍼 스위치 회로(121)가 정상인 상태일 때에는, 초퍼 스위치 회로(162)도 정상인 상태이며, 초퍼 스위치 회로(121)가 역상인 상태일 때에는, 초퍼 스위치 회로(162)도 역상인 상태가 된다. 따라서, 입력 신호는 모두 정상인 상태가 되어 출력된다. 차동 증폭기(163)는 양입력과 음입력의 차전압을 증폭시켜 OUT12에 출력한다. 또, 용량 회로(141) 내의 용량은, 차동 증폭기(163)의 입력과 출력 사이에 접속되므로, 차동 증폭 회로(163)의 위상 보상 용량으로서도 동작한다.
차동 증폭 장치(101) 전체의 동작에 대해서 설명한다. 입력 단자(111, 112) 사이에 인가된 입력 전압은, 클록 신호 φ1, 2에 의해서 전환되는 초퍼 스위치 회로(121)에서 번갈아 정상과 역상이 된다. 이 상태에서 DC 오프셋 전압이 있는 VI 변환 회로(131)를 거쳐, 클록 신호 φ1, 2에 의해서 전환되는 용량 회로(141)와 증폭 회로(161)에 인가된다. 입력 전압은 클록 신호 φ1, 2에 동기하여 전송되어, 증폭 회로(161)에서 정상인 상태가 되어 출력 단자(113)에 출력된다. 초퍼 스위치 회로(121)의 후단에서 발생하는 DC 오프셋 전압은 클록 신호 φ1, 2에 의해 전환되지 않고 용량 회로(141)에 인가되고, 클록 신호 φ1, 2에 의해 전환되면서 용량 회로 내의 용량(143~146)에 축전되어, 클록 신호 φ3, 4가 전환되는 타이밍에서 상쇄된다.
도 5에 의거해 DC 오프셋 전압이 상쇄되는 동작을 상세하게 설명한다. 도 5는, DC 오프셋 전압 Vni를 VI 변환한 전하 Qni가 용량 회로(141)에 축전되는 곳을 나타내고 있다. 도 5(a)는, 주기 1T~2T 사이의 상태에서 클록 신호 φ1φ3이 하이, 클록 신호 φ2φ4가 로이며, 관련된 스위치가 온 오프된 상태이다. 단자 INX로부터 전하 +Qni가 공급되어, 용량(143, 144)에 1/2씩 축전된다. 도 5(b)는, 주기 2T~3T 사이의 상태에서 클록 신호 φ2φ3이 하이, 클록 신호 φ1φ4가 로이며, 관련된 스위치가 온 오프된 상태이다. 단자 INY로부터 전하 -Qni가 공급되고, 용량(145, 146)에 1/2씩 축전된다. 도 5(c)는, 3T 시점인 상태에서 클록 신호 φ2φ4가 하이, 클록 신호 φ1φ3이 로로 전환되고, 관련된 스위치가 온 오프된 상태이다. 용량(143)과 용량(145), 및 용량(144)과 용량(146)이 스위치로 접속되어 축전된 전하가 소멸된다.
다음에 입력 단자간 전압에 의한 전하에 대해서 도 6에서 동일하게 설명한다. 상술한 바와 같이 차동 증폭 장치는 통상적으로 부귀환을 걸어 사용되며, 입력 단자 사이는 이미지너리 쇼트 상태이므로, 입력 단자간 전압에 의한 전하는 발생하지 않는다. 그러나, 예를 들면 전압 폴로어 회로에서 입력 전압이 상승해가는 경우, 입력 단자 사이에 전압이 발생한다. 도 6에서는, 도 5와 동일한 타이밍에서의 입력 단자간 전압 Vsi를 VI 변환한 전하 Qsi가 용량 회로(141)에 축전되는 곳을 나타내고 있다. 도 6(a)는, 주기 1T~2T 사이에서 클록 신호 φ1φ3이 하이, 클록 신호 φ2φ4가 로이며, 관련된 스위치가 온 오프된 상태이다. 단자 INX로부터 전하 +Qsi가 공급되어, 용량(143, 144)에 1/2씩 축전된다. 도 6(b)는, 주기 2T~3T 사이에 클록 신호 φ2φ3이 하이, 클록 신호 φ1φ4가 로이며, 관련된 스위치가 온 오프된 상태이다. 입력 단자간 전압은 초퍼 스위치 회로(121)에서 전환되므로, 단자 INX와 동극성의 전하가 단자 INY에 공급된다. 단자 INY로부터 전하 +Qsi가 공급되어, 용량(145, 146)에 1/2씩 축전된다. 도 6(c)는, 3T 시점인 상태에서 클록 신호 φ2φ4가 하이, 클록 신호 φ1φ3이 로로 전환되고, 관련된 스위치가 온 오프된 상태이다. 용량(143)과 용량(145), 및 용량(144)과 용량(146)이 스위치에서 접속되는데 축전된 전하는 소멸되지 않는다.
이상, 기술한 바와 같이 본 실시예의 차동 증폭 장치에서는, 입력 단자간 전압에 의한 출력만이 출력 단자에 나타나고, DC 오프셋 전압에 의한 출력은 나타나지 않는다. DC 오프셋 전압을 저감해, S/N비를 향상시킨 차동 증폭 장치가 얻어진다.
(제2의 실시형태)
이하, 본 발명의 제2의 실시형태를 설명한다. 제2의 실시형태는, 제1의 실시형태의 증폭 회로(161)가 증폭 회로(164)로 되어 있다. 도 8에 본 실시형태의 증폭 회로(164)의 구성의 일례를 나타낸다. 도 8의 증폭 회로(164)는, 단자 IN1, IN2, OUT12, 차동 증폭기(165), 클록 φ1에 의해 온 오프되는 스위치(166), 클록 φ2에 의해 온 오프되는 스위치(167)를 구비하고 있다. 단자 IN1은 차동 증폭기(165)의 입력 INP에 접속되어 있다. 단자 IN2는 차동 증폭기(165)의 입력 INN에 접속되어 있다. OUT12 단자와 차동 증폭기(165)의 OUTP 사이에, 클록 신호 φ1에 의해 온 오프되는 스위치(166)가 접속되어 있다. OUT12 단자와 차동 증폭기(165)의 OUTN 사이에, 클록 신호 φ2에 의해 온 오프되는 스위치(167)가 접속되어 있다. 스위치(166, 167)는, 클록 신호 φ1, 2에 의해서 초퍼 스위치 회로(121)와 동기하여 전환되므로, 증폭 회로(164)에 입력된 정상과 역상이 전환되는 입력 신호는, 모두 정상인 상태로서 단자 OUT12에 출력된다.
본 실시형태의 증폭 회로(164)에는, 제1의 실시형태와 동일한 VI 변환 회로(131), 용량 회로(141), 출력 단자(113)가 접속된다. 제1의 실시형태와 마찬가지로, DC 오프셋 전압을 저감해, S/N비를 향상시킨 차동 증폭 장치가 얻어진다.
(제3의 실시형태)
이하, 도면에 의거해 본 발명의 제3의 실시형태를 설명한다. 도 9는 본 발명의 제3의 실시형태의 차동 증폭 장치의 일례를 나타내는 블럭도이다. 본 실시형태에서는 도 9에 나타낸 바와 같이, 용량 회로(141)와 동일한 기능을 구비한 용량 회로(142)를 구비하고 있다. 용량 회로(141)와 용량 회로(142)의 차이는, 클록 신호 φ1에 의해 온 오프되는 스위치와 클록 신호 φ2에 의해 온 오프되는 스위치가 바뀌어 있는 점이다. 용량 회로(142)의 단자 INX2는, VI 변환 회로(131)의 단자 OUTP와 증폭 회로(161)의 단자 IN1에 접속된다. 용량 회로(142)의 단자 INY2는, VI 변환 회로(131)의 단자 OUTN과 증폭 회로(161)의 단자 IN2에 접속된다. 용량 회로(142)의 단자 OUTXY2는, 음의 전원 전압 VSS에 접속된다. 도 4에 의거해 용량 회로(142)의 설명을 한다. 단자 INX2는 클록 신호 φ2에 의해 온 오프되는 스위치(158)의 제1 단자에 접속된다. 스위치(158)의 제2 단자는 스위치(153, 155), 용량(143)의 제1 단자에 접속된다. 단자 INY2는 클록 신호 φ1에 의해 온 오프되는 스위치(157)의 제1 단자에 접속한다. 스위치(157)의 제2 단자는 스위치(154, 156), 용량(146)의 제1 단자에 접속된다. 그 외의 접속은 제1의 실시형태와 동일하므로 설명을 생략한다.
본 실시형태의 차동 증폭 장치(101) 전체의 동작에 대해서 도 9에 의거해 설명한다. 도 9에 있어서, 입력 단자(111, 112) 사이에 인가된 입력 전압은, 클록 신호 φ1, 2에 의해서 전환되는 초퍼 스위치 회로(121)에서 번갈아 정상과 역상이 된다. 이 상태에서 DC 오프셋 전압이 있는 VI 변환 회로(131)를 거쳐, 클록 신호 φ1, 2에 의해서 전환되는 용량 회로(142)와 증폭 회로(161)에 인가된다. 입력 전압은 클록 신호 φ1, 2에 동기하여 전송되어, 증폭 회로(161)에서 정상인 상태가 되어 출력 단자(113)에 출력된다. 초퍼 스위치 회로(121)의 후단에서 발생하는 DC 오프셋 전압은 클록 신호 φ1, 2에 의해 전환되지 않고 용량 회로(142)에 인가되고, 클록 신호 φ1, 2에 의해 전환되면서 용량 회로 내의 용량(143~146)에 축전되어, 클록 신호 φ3, 4가 전환되는 타이밍에서 상쇄된다.
이상, 기술한 바와 같이 본 실시예의 차동 증폭 장치에서는, 입력 전압에 의한 출력만이 출력 단자에 나타나고, DC 오프셋 전압에 의한 출력은 나타나지 않는다. DC 오프셋 전압을 저감해, S/N비를 향상시킨 차동 증폭 장치가 얻어진다. 제1의 실시형태의 용량 회로(141)의 단자 OUTXY가, 출력 단자 VOUT에 접속되는 것으로 한 경우에는, 증폭 회로(161)에 대해, 미러 효과의 작용에 의거해 대역을 제한하는 효과에 기여하는 위상 보상 용량으로서 기능하는 것을 기대할 수 있기 때문에, 효과적인 대역 제한에 의해 위상 여유가 확보되기 쉬운 이점이 있다. 한편, 본 실시형태의 용량 회로(142)의 단자 OUTXY2가, 음의 전원 전압 VSS에 접속되는 것으로 한 경우에는, 증폭 회로(161)에 대해, 미러 효과의 작용은 기대할 수 없지만 대역이 너무 제한되는 일은 없기 때문에, 고속의 응답성이 확보되기 쉬운 이점이 있다.
(제4의 실시형태)
이하, 도 면에 의거해 본 발명의 제4의 실시형태를 설명한다. 도 10은 본 발명의 제4의 실시형태의 차동 증폭 장치의 일례를 나타내는 블럭도이다. 본 실시예에서는 도 10에 나타낸 바와 같이, 용량 회로(141, 142)를 동시에 병용하고 있는 일례이다. 용량 회로(141, 142)는 클록 신호 φ1, φ2에 의해 온 오프되는 스위치가 바뀌어 있기 때문에, VI 변환 회로(131)의 출력이 번갈아 입력된다. 본 실시형태에서는, 부하 변동 등으로 인해, 출력 단자(113)의 전압 V(113)이 큰 진폭으로 변동된 경우에도, 용량 회로(142)의 작용으로 인해, VI 변환 회로(131)의 단자 OUTP, OUTN의 직류 동작점이 변동되기 어려워져, 보다 안정적인 동작이 기대되는 이점이 있다.
이상 설명한 바와 같이, 본 발명의 차동 증폭 장치에 의하면, DC 오프셋 전압을 저감할 수 있어, S/N비를 향상시킨 차동 증폭 장치를 제공하는 것이 가능해진다.
101: 차동 증폭 장치
121: 초퍼 스위치 회로
131: VI 변환 회로
141, 142: 용량 회로
161, 164: 증폭 회로
163, 165, 221: 차동 증폭기
171, 231: DC 오프셋 전압

Claims (5)

  1. 입력 신호의 극성을 정상(正相) 또는 역상(逆相)으로 전환하는 초퍼 스위치 회로와,
    상기 초퍼 스위치 회로의 출력 전압을 전류로 변환하는 VI 변환 회로와,
    상기 VI 변환 회로의 출력에 접속되는 용량 회로와,
    동일하게 상기 VI 변환 회로의 출력에 접속되는 입력 신호의 극성을 정상 또는 역상으로 전환하는 증폭 회로를 구비한 것을 특징으로 하는 차동 증폭 장치.
  2. 청구항 1에 있어서,
    상기 용량 회로는, 단자 1, 단자 2, 단자 3과, 스위치 1, 스위치 2, 스위치 3A, 스위치 3B, 스위치 4A, 스위치 4B와 용량 1, 용량 2, 용량 3, 용량 4를 구비하고,
    상기 단자 1은 상기 스위치 1의 제1 단자와 접속되고,
    상기 스위치 1의 제2 단자는, 상기 스위치 3A의 제1 단자와, 상기 스위치 4A의 제1 단자와, 상기 용량 1의 제1 단자와 접속되고,
    상기 스위치 3A의 제2 단자는, 상기 스위치 4B의 제2 단자와, 상기 용량 2의 제1 단자와 접속되고,
    상기 스위치 4A의 제2 단자는, 상기 스위치 3B의 제2 단자와, 상기 용량 3의 제1 단자와 접속되고,
    상기 단자 2는 상기 스위치 2의 제1 단자와 접속되고,
    상기 스위치 2의 제2 단자는, 상기 스위치 3B의 제1 단자와, 상기 스위치 4B의 제1 단자와, 상기 용량 4의 제1 단자와 접속되고,
    상기 단자 3은 상기 용량 1, 상기 용량 2, 상기 용량 3, 상기 용량 4의 각각의 제2 단자와 접속되고,
    상기 스위치 1과 상기 스위치 2는 반대의 온 오프 동작을 하고,
    상기 스위치 3A, 상기 스위치 3B와 상기 스위치 4A, 상기 스위치 4B는 반대의 온 오프 동작을 하는 것을 특징으로 하는 차동 증폭 장치.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 용량 회로는, 증폭 회로의 입력과 출력 사이에 삽입되어 있는 것을 특징으로 하는 차동 증폭 장치.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 용량 회로를 복수 구비한 것을 특징으로 하는 차동 증폭 장치.
  5. 청구항 3에 있어서,
    상기 용량 회로를 복수 구비한 것을 특징으로 하는 차동 증폭 장치.
KR1020180036521A 2017-03-31 2018-03-29 차동 증폭 장치 KR102455956B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-072215 2017-03-31
JP2017072215A JP6899686B2 (ja) 2017-03-31 2017-03-31 差動増幅装置

Publications (2)

Publication Number Publication Date
KR20180111642A true KR20180111642A (ko) 2018-10-11
KR102455956B1 KR102455956B1 (ko) 2022-10-18

Family

ID=63671741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180036521A KR102455956B1 (ko) 2017-03-31 2018-03-29 차동 증폭 장치

Country Status (5)

Country Link
US (1) US10505500B2 (ko)
JP (1) JP6899686B2 (ko)
KR (1) KR102455956B1 (ko)
CN (1) CN108696252B (ko)
TW (1) TWI742259B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210034311A (ko) * 2019-09-20 2021-03-30 삼성전자주식회사 신호 측정 장치 및 신호 측정 방법
DE102020133668B8 (de) 2020-12-16 2022-08-04 Infineon Technologies Ag Chopper-verstärkerschaltungen und verfahren zum betreiben von chopper-verstärkerschaltungen
CN115567010B (zh) * 2022-10-12 2024-01-30 中船重工安谱（湖北）仪器有限公司 一种输入源控制系统、方法及放大电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11239032A (ja) * 1997-12-19 1999-08-31 Nikon Corp モーター用ｈ−ブリッジ電力増幅器
WO2006093177A1 (ja) 2005-03-04 2006-09-08 Yamanashi University 直流増幅器及びそのオフセット電圧の補償方法
US8120422B1 (en) * 2009-02-03 2012-02-21 Maxim Integrated Products, Inc. Ripple reduction loop for chopper amplifiers and chopper-stabilized amplifiers
JP2014165759A (ja) * 2013-02-26 2014-09-08 Seiko Instruments Inc 演算増幅回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477481A (en) * 1991-02-15 1995-12-19 Crystal Semiconductor Corporation Switched-capacitor integrator with chopper stabilization performed at the sampling rate
DE10031522B9 (de) * 2000-06-28 2007-07-12 Infineon Technologies Ag Frequenzkompensierte Verstärkeranordnung und Verfahren zum Betrieb einer frequenzkompensierten Verstärkeranordnung
US7202738B1 (en) * 2005-02-08 2007-04-10 Maxim Integrated Products, Inc. Accurate voltage to current converters for rail-sensing current-feedback instrumentation amplifiers
US7586368B2 (en) * 2007-12-13 2009-09-08 Texas Instruments Incorproated Simultaneous filtering and compensation circuitry and method in chopping amplifier
US20090273392A1 (en) * 2008-05-01 2009-11-05 Custom One Design, Inc. Methods and apparatus for reducing non-ideal effects in correlated double sampling compensated circuits
US7764118B2 (en) * 2008-09-11 2010-07-27 Analog Devices, Inc. Auto-correction feedback loop for offset and ripple suppression in a chopper-stabilized amplifier
JP2010109660A (ja) * 2008-10-30 2010-05-13 Mitsumi Electric Co Ltd 逐次比較型ａｄ変換回路
JP5612501B2 (ja) * 2011-02-03 2014-10-22 株式会社豊田中央研究所 チョッパ式増幅回路
JP5624493B2 (ja) * 2011-02-16 2014-11-12 キヤノン株式会社 差動増幅装置
CN102820860A (zh) * 2012-07-26 2012-12-12 上海新进半导体制造有限公司 霍尔电压传感器、放大器电路、测试电路及方法
TWI604690B (zh) * 2012-12-04 2017-11-01 Aist Operational Amplifier
CN103997306B (zh) * 2013-02-16 2018-07-27 马克西姆综合产品公司 快速稳定的电容耦合放大器
JP6258096B2 (ja) * 2014-03-25 2018-01-10 株式会社東芝 半導体集積回路装置
JP6498044B2 (ja) * 2015-06-02 2019-04-10 三菱電機株式会社 半導体集積回路
JP2018061143A (ja) * 2016-10-06 2018-04-12 新日本無線株式会社 チョッパー増幅器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11239032A (ja) * 1997-12-19 1999-08-31 Nikon Corp モーター用ｈ−ブリッジ電力増幅器
WO2006093177A1 (ja) 2005-03-04 2006-09-08 Yamanashi University 直流増幅器及びそのオフセット電圧の補償方法
US8120422B1 (en) * 2009-02-03 2012-02-21 Maxim Integrated Products, Inc. Ripple reduction loop for chopper amplifiers and chopper-stabilized amplifiers
JP2014165759A (ja) * 2013-02-26 2014-09-08 Seiko Instruments Inc 演算増幅回路

Also Published As

Publication number Publication date
US10505500B2 (en) 2019-12-10
TWI742259B (zh) 2021-10-11
CN108696252B (zh) 2023-05-05
JP6899686B2 (ja) 2021-07-07
US20180287567A1 (en) 2018-10-04
CN108696252A (zh) 2018-10-23
TW201838328A (zh) 2018-10-16
JP2018174476A (ja) 2018-11-08
KR102455956B1 (ko) 2022-10-18

Similar Documents

Publication Publication Date Title
US20140340145A1 (en) Signal processing circuit, resolver digital converter, and multipath nested mirror amplifier
US20100289582A1 (en) Fully-differential amplifier circuit
JP3839027B2 (ja) Ａｄ変換器
KR20180111642A (ko) 차동 증폭 장치
JP2008005005A (ja) サンプルホールド回路
JPH08273388A (ja) サンプル・ホールド回路
US9172332B2 (en) Operational amplifier circuit
KR20170101815A (ko) 스위치드 커패시터 입력 회로 및 스위치드 커패시터 앰프 및 스위치드 커패시터 전압 비교기
JP2016208351A5 (ko)
CN104426523A (zh) 具有减小的抖动的波形转换电路
EP2141802A1 (en) Switched capacitor amplifier
CN109075753B (zh) 半导体集成电路、传感器读取装置及传感器读取方法
US8283981B2 (en) Operational amplifier having a common mode feedback circuit portion
US9219451B2 (en) Operational amplifier circuit
US10555269B2 (en) Amplifier circuit having controllable output stage
US9755588B2 (en) Signal output circuit
WO2022049888A1 (ja) 半導体回路
US10148238B2 (en) Amplifier circuit and multipath nested miller amplifier circuit
EP2293434B1 (en) Switched amplifier circuit arrangement and method for switched amplification
TWI407688B (zh) 用於ｄ類放大器的ｐｗｍ調變器以及使用該ｐｗｍ調變器以適應類比及數位輸入的ｄ類放大器
JP4545116B2 (ja) 電圧比較回路
US10311962B2 (en) Differential sampling circuit
WO2020126475A1 (en) Transconductor circuitry with adaptive biasing
JP2021141546A (ja) ２段相関雑音除去回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant