TWI818833B - 射頻裝置調校方法 - Google Patents
射頻裝置調校方法 Download PDFInfo
- Publication number
- TWI818833B TWI818833B TW111148478A TW111148478A TWI818833B TW I818833 B TWI818833 B TW I818833B TW 111148478 A TW111148478 A TW 111148478A TW 111148478 A TW111148478 A TW 111148478A TW I818833 B TWI818833 B TW I818833B
- Authority
- TW
- Taiwan
- Prior art keywords
- measurement result
- channel
- radio frequency
- rch1
- control condition
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000005259 measurement Methods 0.000 claims abstract description 155
- 102100035692 Importin subunit alpha-1 Human genes 0.000 description 87
- 108010011989 karyopherin alpha 2 Proteins 0.000 description 87
- 101150098935 RFU1 gene Proteins 0.000 description 30
- 238000010586 diagram Methods 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101001001462 Homo sapiens Importin subunit alpha-5 Proteins 0.000 description 1
- 102100036186 Importin subunit alpha-5 Human genes 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
Abstract
本發明實施例提供一種射頻裝置調校方法。所述方法包括:取得第一級裝置的通道在控制條件下的測量結果;取得第二級裝置的參考通道的參考測量結果,其中通道對應於參考通道,且測量結果及參考測量結果是在第一級裝置及第二級裝置經組裝為射頻裝置之前所測得;基於測量結果及參考測量結果判定對應於通道的估計測量結果;在第一級裝置及第二級裝置經組裝為射頻裝置後,取得射頻裝置的通道在控制條件下的組裝後測量結果;以及基於估計測量結果及組裝後測量結果執行對應於通道的調校操作。
Description
本發明是有關於一種射頻技術,且特別是有關於一種射頻裝置調校方法。
請參照圖1,其繪示一種多級射頻裝置的示意圖。在圖1中,射頻裝置10可包括屬於第一級的射頻元件RFU1~RFUN及屬於第二級的多工裝置11。射頻元件RFU1~RFUN個別例如是射頻電路板,且其個別可具有一或多個(射頻)通道。另外,多工裝置11例如是包括一或多個(射頻)通道的功率分配器(power divider)或結合器(combiner),但可不限於此。
對於射頻裝置,而言,因為多組射頻信號間串擾及/或多級元件之間的匹配造成的誤差需要靠調校(calibration)來加以壓制或削減。一般而言,在針對射頻裝置10進行調校時,需先將射頻元件RFU1~RFUN與多工裝置11組裝為射頻裝置10,再對射頻裝置10進行整機調校。然而,此種作法將耗費大量時間,效率不彰。
有鑑於此,本發明提供一種射頻裝置調校方法,其可用於解決上述技術問題。
本發明實施例提供一種射頻裝置調校方法,包括:取得一第一級裝置的一第一通道在一第一控制條件下的一第一測量結果;取得一第二級裝置的一第一參考通道的一第一參考測量結果,其中第一通道對應於第一參考通道,且第一測量結果及第一參考測量結果是在第一級裝置及第二級裝置經組裝為一射頻裝置之前所測得;基於第一測量結果及第一參考測量結果判定對應於第一通道的一第一估計測量結果;在第一級裝置及第二級裝置經組裝為射頻裝置後,取得射頻裝置的第一通道在第一控制條件下的一第一組裝後測量結果;以及基於第一估計測量結果及第一組裝後測量結果執行對應於第一通道的一第一調校操作。
請參照圖2,其是依據本發明之一實施例繪示的調校裝置示意圖。在不同的實施例中,調校裝置200可實現為各式智慧型裝置及/或電腦裝置。在一些實施例中,調校裝置200可實現為專用於對射頻裝置進行調校的設備,但可不限於此。
在圖2中,調校裝置200包括儲存電路202及處理器204。儲存電路202例如是任意型式的固定式或可移動式隨機存取記憶體(Random Access Memory,RAM)、唯讀記憶體(Read-Only Memory,ROM)、快閃記憶體(Flash memory)、硬碟或其他類似裝置或這些裝置的組合,而可用以記錄多個程式碼或模組。
處理器204耦接於儲存電路202,並可為一般用途處理器、特殊用途處理器、傳統的處理器、數位訊號處理器、多個微處理器(microprocessor)、一個或多個結合數位訊號處理器核心的微處理器、控制器、微控制器、特殊應用積體電路(Application Specific Integrated Circuit,ASIC)、現場可程式閘陣列電路(Field Programmable Gate Array,FPGA)、任何其他種類的積體電路、狀態機、基於進階精簡指令集機器(Advanced RISC Machine,ARM)的處理器以及類似品。
在本發明的實施例中,處理器204可存取儲存電路202中記錄的模組、程式碼來實現本發明提出的射頻裝置調校方法,其細節詳述如下。
請參照圖3,其是依據本發明之一實施例繪示的射頻裝置調校方法流程圖。本實施例的方法可由圖2的調校裝置200執行,以下即搭配圖2所示的元件說明圖3各步驟的細節。另外,為便於理解本發明的概念,以下假設調校裝置200所調校的對象即為圖1中的射頻裝置10,但可不限於此。
首先,在步驟S310中,處理器204取得第一級裝置的第一通道在第一控制條件下的第一測量結果(以下稱為M1)。在本實施例中,第一級裝置例如是圖1中的射頻元件RFU1~RFUN的其中之一。為便於說明,以下假設所考慮的第一級裝置即為射頻元件RFU1,但可不限於此。
請參照圖4,其是依據本發明之一實施例繪示的取得測量結果的示意圖。在圖4中,測試人員例如可將待測裝置41連接於示波器42,再對待測裝置41進行相應的測量。在一實施例中,待測裝置41例如是所考慮的第一級裝置(例如射頻元件RFU1),但可不限於此。
在本發明的實施例中,假設射頻元件RFU1具有一或多個(射頻)通道,而所述第一通道例如是射頻元件RFU1的其中一個通道。為便於說明,以下假設射頻元件RFU1包括4個通道(以下稱為CH11~CH14),而所述第一通道例如是其中的通道CH11,但可不限於此。
另外,上述第一控制條件例如是設計者所預先決定的多個控制條件的其中之一,而不同的控制條件例如可具有不同的組態、參數及/或環境,但可不限於此。
在本發明的實施例中,第一測量結果M1例如是在射頻元件RFU1(及其他射頻元件)與多工裝置11組裝為射頻裝置10之前所測得。在一實施例中,第一測量結果M1可包括第一通道在第一控制條件下的第一增益及第一相位(例如通道CH11的增益及相位),但可不限於此。
此外,處理器204還可取得第一級裝置上的其他通道在第一控制條件下的測量結果。例如,處理器204可取得射頻元件RFU1的通道CH12~CH14對應的增益及相位作為對應的測量結果,但可不限於此。
在一實施例中,處理器204還可取得第一級裝置的各通道在其他控制條件(例如不同於第一控制條件的第二至第四控制條件)下的測量結果。
在一實施例中,射頻元件RFU1的通道CH11~CH14在不同的第一至第四控制條件下對應的測量結果可如下表1所例示。
表1
控制條件 | 通道 | 增益(dB) | 相位(度) |
第一控制條件 | CH11 | 21.75 | -114.26 |
CH12 | 19.38 | -117.59 | |
CH13 | 21.82 | -110.96 | |
CH14 | N/A | N/A | |
第二控制條件 | CH11 | 16.62 | -113.4 |
CH12 | 14.19 | -116.78 | |
CH13 | 16.67 | -110.07 | |
CH14 | N/A | N/A | |
第三控制條件 | CH11 | 8.67 | -111.82 |
CH12 | 11.81 | -115.99 | |
CH13 | 15.77 | -109.75 | |
CH14 | N/A | N/A | |
第四控制條件 | CH11 | 8.86 | -26.84 |
CH12 | 12.05 | 147.46 | |
CH13 | 16.33 | 69.62 | |
CH14 | N/A | N/A |
在一實施例中,射頻元件RFU1具有對應的機碼及/或媒體存取控制(MAC)位址以供調校裝置200辨識。基此,在取得射頻元件RFU1的上述測量結果之後,這些測量結果可經標示為對應射頻元件RFU1的機碼及/或MAC位址,並儲存於儲存電路202中。在一實施例中,當處理器204欲存取關聯於射頻元件RFU1的測量結果時,可依據射頻元件RFU1的機碼及/或MAC位址在儲存電路202中找到對應的測量結果以供後續分析,但可不限於此。
在另一實施例中,射頻元件RFU1可具有內建的儲存媒介(例如,電子抹除式可複寫唯讀記憶體(EEPROM))。在此情況下,在完成射頻元件RFU1的測量以取得上述測量結果之後,這些測量結果可經寫入至射頻元件RFU1內的儲存媒介。藉此,在射頻元件RFU1日後被組裝為射頻裝置10時,儲存於此儲存媒介的測量結果可再用於進行其他的分析,但可不限於此。
對於其他的射頻元件而言,相關的測量結果亦可基於上述教示而儲存於儲存電路202中及/或各射頻元件內建的儲存媒介中,但可不限於此。
此外,在表1情境中,所考慮的第二控制條件例如可與第一控制條件具有相同的相位,但第二控制條件對應的增益相較於第一控制條件對應的增益則低了5dB。另外,在表1情境中,相較於第二控制條件在通道CH11~CH14上的增益,所考慮的第三控制條件在通道CH11~CH14上的增益分別降低了7.5、2.5、1、0dB。在表1情境中,相較於第三控制條件在通道CH11~CH14上的相位,所考慮的第四控制條件在通道CH11~CH14上的相位分別調整了90、270、180、0度。
在步驟S320中,處理器204取得第二級裝置的第一參考通道的第一參考測量結果(以下稱為RM1)。在本實施例中,第二級裝置例如是圖1中的多工裝置11(例如分頻器),但可不限於此。
在一實施例中,測試人員亦可基於圖4所示情境取得多工裝置11的第一參考測量結果。例如,測試人員可以多工裝置11取代圖4中的待測裝置41並連接於示波器42,再對多工裝置11進行相應的測量以取得第一參考測量結果,但可不限於此。
在本發明的實施例中,假設多工裝置11亦具有一或多個(射頻)參考通道,而所述第一參考通道例如是多工裝置11的其中一個參考通道。為便於說明,以下假設多工裝置11包括4個參考通道(以下稱為RCH1~RCH4),而所述第一參考通道例如是其中的參考通道RCH1,但可不限於此。
在本發明的實施例中,第一參考測量結果RM1例如是在射頻元件RFU1(及其他射頻元件)與多工裝置11組裝為射頻裝置10之前所測得。在一實施例中,第一參考測量結果RM1可包括第一參考通道增益及相位(例如參考通道RCH1的增益及相位),但可不限於此。
在一實施例中,多工裝置11的參考通道RCH1~RCH4的參考測量結果可如下表2所例示。
表2
多工裝置 | 參考通道 | 增益(dB) | 相位(度) |
分頻器 | RCH1 | -8.2 | -85.18 |
RCH2 | -8.55 | -84.63 | |
RCH3 | -8.79 | -80.67 | |
RCH4 | N/A | N/A |
在另一實施例中,第二級裝置亦可實現為有別於射頻元件RFU1~RFUN的其他射頻元件(下稱參考射頻元件)。在此情況下,處理器204亦可取得參考射頻元件上的參考通道RCH1~RCH4個別在不同控制條件(例如第一至第四控制條件)下的測量結果作為對應的參考測量結果,而這些參考測量結果可呈現為具有相似於表1結構的另一表格,但可不限於此。
在一實施例中,多工裝置11具有對應的機碼及/或媒體存取控制(MAC)位址以供調校裝置200辨識。基此,在取得多工裝置11的上述測量結果之後,這些測量結果可經標示為對應多工裝置11的機碼及/或MAC位址,並儲存於儲存電路202中。在一實施例中,當處理器204欲存取關聯於多工裝置11的測量結果時,可依據多工裝置11的機碼及/或MAC位址在儲存電路202中找到對應的測量結果以供後續分析,但可不限於此。
在另一實施例中,多工裝置11可具有內建的儲存媒介(例如,EEPROM)。在此情況下,在完成多工裝置11的測量以取得上述測量結果之後,這些測量結果可經寫入至多工裝置11內的儲存媒介。藉此,在多工裝置11日後被組裝為射頻裝置10時,儲存於此儲存媒介的測量結果可再用於進行其他的分析,但可不限於此。
在步驟S330中,處理器204基於第一測量結果M1及第一參考測量結果RM1判定對應於第一通道的第一估計測量結果(以下稱為EM1)。
在一實施例中,處理器204例如可從儲存電路202中取得第一測量結果M1及/或第一參考測量結果RM1,或是從射頻元件RFU1的儲存媒介及多工裝置11的儲存媒介分別取得第一測量結果M1及第一參考測量結果RM1,但可不限於此。
處理器204例如可在射頻元件RFU1及多工裝置11經組裝為射頻裝置10後再從儲存電路202中取得第一測量結果M1及/或第一參考測量結果RM1,或是從射頻元件RFU1的儲存媒介及多工裝置11的儲存媒介分別取得第一測量結果M1及第一參考測量結果RM1,但可不限於此。
在一實施例中,處理器204可透過將第一測量結果M1及第一參考測量結果RM1相加而取得對應於第一通道的第一估計測量結果EM1。此外,處理器204還可基於類似方式取得對應於其他通道的估計測量結果。
在本發明的實施例中,處理器204例如可將表1及表2的(部分)內容相加以取得第一估計測量結果EM1及對應於其他通道的估計測量結果,而所取得的第一估計測量結果EM1及對應於其他通道的估計測量結果可如下表3所例示。
表3
控制條件 | 通道 | 增益(dB) | 相位(度) |
第一控制條件 | CH11+RCH1 | 13.55 | -199.44 |
CH12+RCH1 | 11.18 | -202.77 | |
CH13+RCH1 | 13.62 | -196.14 | |
CH14+RCH1 | N/A | N/A | |
第二控制條件 | CH11+RCH1 | 8.42 | -198.58 |
CH12+RCH1 | 5.99 | -201.96 | |
CH13+RCH1 | 8.47 | -195.25 | |
CH14+RCH1 | N/A | N/A | |
第三控制條件 | CH11+RCH1 | 0.47 | -197 |
CH12+RCH1 | 3.61 | -201.17 | |
CH13+RCH1 | 7.57 | -194.93 | |
CH14+RCH1 | N/A | N/A | |
第四控制條件 | CH11+RCH1 | 0.66 | -112.02 |
CH12+RCH1 | 3.85 | 62.28 | |
CH13+RCH1 | 8.13 | -15.56 | |
CH14+RCH1 | N/A | N/A |
在表3情境中,係假設在將組裝射頻裝置10的過程中,預計將射頻元件RFU1的通道CH11~CH14皆連接於多工裝置11的參考通道RCH1,但可不限於此。
在此情況下,處理器204可將表2中對應於參考通道RCH1的增益與表1各列中的增益相加,以得到表3各列中的增益。相似地,處理器204可將表2中對應於參考通道RCH1的相位與表1各列中的相位相加,以得到表3各列中的相位,但可不限於此。
舉例而言,在表3的第一估計測量結果EM1中,通道「CH11+RCH1」在第一控制條件下的增益(即,13.55)例如是表1中通道CH11在第一控制條件下的增益(即,21.75)與表2中參考通道RCH1的增益(即,-8.2)的總和。另外,在表3的第一估計測量結果EM1中,通道「CH11+RCH1」在第一控制條件下的相位(即,-199.44)例如是表1中通道CH11在第一控制條件下的相位(即,-114.26)與表2中參考通道RCH1的增益(即,-85.18)的總和。
另外,在表3的第一估計測量結果EM1中,通道「CH11+RCH1」在第二控制條件下的增益(即,8.42)例如是表1中通道CH11在第一控制條件下的增益(即,16.62)與表2中參考通道RCH1的增益(即,-8.2)的總和。另外,在表3的第一估計測量結果EM1中,通道「CH11+RCH1」在第二控制條件下的相位(即,-198.58)例如是表1中通道CH11在第二控制條件下的相位(即,-113.4)與表2中參考通道RCH1的增益(即,-85.18)的總和。
舉再一例而言,在表3的第一估計測量結果EM1中,通道「CH12+RCH1」在第一控制條件下的增益(即,11.18)例如是表1中通道CH12在第一控制條件下的增益(即,19.38)與表2中參考通道RCH1的增益(即,-8.2)的總和。另外,在表3的第一估計測量結果EM1中,通道「CH12+RCH1」在第一控制條件下的相位(即,-202.77)例如是表1中通道CH12在第一控制條件下的相位(即,-117.59)與表2中參考通道RCH1的增益(即,-85.18)的總和。
對於本領域具通常知識者而言,表3其他欄位內容的取得方式應可基於以上教示而推得,於此不另贅述。
在步驟S340中,在第一級裝置(例如射頻元件RFU1)及第二級裝置(例如多工裝置11)經組裝為射頻裝置10後,取得射頻裝置10的第一通道在第一控制條件下的第一組裝後測量結果(以下稱為PM1)。
在本發明的實施例中,第一組裝後測量結果PM1例如包括射頻裝置10的第一通道及第一參考通道整體在第一控制條件下的增益及相位(例如通道CH11及參考通道RCH1整體的增益及相位),但可不限於此。
此外,處理器204還可取得射頻裝置10上的其他通道與對應的參考通道在第一控制條件(及其他控制條件)下的組裝後測量結果。
在本發明的實施例中,由於射頻元件RFU1的通道CH11~CH14經假設為皆連接於多工裝置11的參考通道RCH1,故處理器204還可取得各通道CH12~CH14對應的組裝後測量結果,而這些組裝後測量結果例如可與第一組裝後測量結果PM1一同整理為下表4。
表4
控制條件 | 通道 | 增益(dB) | 相位(度) |
第一控制條件 | CH11+RCH1 | 13.07 | 132.95 |
CH12+RCH1 | 10.73 | 121.12 | |
CH13+RCH1 | 12.67 | 132.57 | |
CH14+RCH1 | N/A | N/A | |
第二控制條件 | CH11+RCH1 | 7.86 | 133.08 |
CH12+RCH1 | 5.52 | 121.25 | |
CH13+RCH1 | 7.47 | 132.8 | |
CH14+RCH1 | N/A | N/A | |
第三控制條件 | CH11+RCH1 | -0.03 | 134.6 |
CH12+RCH1 | 3 | 121.91 | |
CH13+RCH1 | 6.54 | 132.97 | |
CH14+RCH1 | N/A | N/A | |
第四控制條件 | CH11+RCH1 | -0.05 | -141.49 |
CH12+RCH1 | 3.32 | 25.07 | |
CH13+RCH1 | 6.95 | -48.15 | |
CH14+RCH1 | N/A | N/A |
接著,在步驟S350中,處理器204基於第一估計測量結果EM1及第一組裝後測量結果PM1執行對應於第一通道的第一調校操作。
在一實施例中,處理器204可取得第一估計測量結果EM1及第一組裝後測量結果PM1之間的第一比較結果,並基於此第一比較結果執行對應於第一通道的第一調校操作。
在一實施例中,處理器204可取得第一估計測量結果EM1及第一組裝後測量結果PM1之間的第一差異作為第一比較結果。
舉例而言,在表3的情境中,第一通道(即,通道CH11)的第一估計測量結果EM1包括數值為13.55 dB的增益及數值為-199.44度的相位。另外,在表4的情境中,第一通道(即,通道CH11)的第一組裝後測量結果PM1包括數值為13.07 dB的增益及數值為132.95度的相位。基此,第一估計測量結果EM1及第一組裝後測量結果PM1之間的第一差異例如包括數值為0.48 dB(即,13.55-13.07)的增益及數值為27.61度(其等效於(-199.44-132.95)度)的相位。
基於相似原則,處理器204可取得其他通道對應的估計測量結果及組裝後測量結果之間的比較結果。在本發明的實施例中,處理器204例如可基於表3及表4的內容而取得如下表5所例示的各個比較結果。
表5
控制條件 | 通道 | 增益(dB) | 相位(度) |
第一控制條件 | CH11+RCH1 | 0.48 | 27.61 |
CH12+RCH1 | 0.45 | 36.11 | |
CH13+RCH1 | 0.95 | 31.29 | |
CH14+RCH1 | N/A | N/A | |
第二控制條件 | CH11+RCH1 | 0.56 | 28.34 |
CH12+RCH1 | 0.47 | 36.79 | |
CH13+RCH1 | 1 | 31.95 | |
CH14+RCH1 | N/A | N/A | |
第三控制條件 | CH11+RCH1 | 0.5 | 28.4 |
CH12+RCH1 | 0.61 | 36.92 | |
CH13+RCH1 | 1.03 | 32.1 | |
CH14+RCH1 | N/A | N/A | |
第四控制條件 | CH11+RCH1 | 0.71 | 29.47 |
CH12+RCH1 | 0.53 | 37.21 | |
CH13+RCH1 | 1.18 | 32.59 | |
CH14+RCH1 | N/A | N/A |
在本發明的實施例中,處理器204可以表3第i列中的增益及相位分別減去表4第i列中的增益及相位,以取得表5第i列中的增益及相位。在表3至表5的情境中,i例如是不小於1且不大於16的整數,但可不限於此。
舉例而言,處理器204可以表3中第1列的增益(即,13.55)及相位(即,-199.44)分別減去表4中第1列的增益(即,13.07)及相位(即,132.95),以取得表5中第1列的增益(即,0.48)及相位(即,27.61)。舉另一例而言,處理器204可以表3中第3列的增益(即,13.62)及相位(即,-196.14)分別減去表4中第3列的增益(即,12.67)及相位(即,132.57),以取得表5中第3列的增益(即,0.95)及相位(即,31.29)。表5其他列中的增益及相位應可依上述教示而推得,其細節於此不另贅述。
接著,處理器204例如可基於表5的內容進行執行對應於通道CH11~CH14的至少其中之一的調校操作。
在一實施例中,當處理器204基於表5執行對應於通道CH1的調校操作時,可對與第一控制條件對應的增益(即,0.48)及相位(即,27.61)分別進行補償,以將此增益及相位分別正規化為0 dB及0度。同理,當處理器204基於表5執行對應於通道CH2的調校操作時,可對與第一控制條件對應的增益(即,0.45)及相位(即,36.11)分別進行補償,以將此增益及相位分別正規化為0 dB及0度。另外,當處理器204基於表5執行對應於通道CH3的調校操作時,可對與第一控制條件對應的增益(即,0.95)及相位(即,31.29)分別進行補償,以將此增益及相位分別正規化為0 dB及0度。
在一實施例中,在依上述教示完成通道CH1~CH3的調校操作之後,處理器204可再次對射頻裝置10進行測量,以取得如下表6所例示各個經正規化後的增益差及相位差。
表6
控制條件 | 通道 | 經正規化後的增益差 | 經正規化後的相位增益差 |
第一控制條件 | CH11+RCH1 | 0 | 0 |
CH12+RCH1 | 0 | 0 | |
CH13+RCH1 | 0 | 0 | |
CH14+RCH1 | N/A | N/A | |
第二控制條件 | CH11+RCH1 | 0.08 | 0.73 |
CH12+RCH1 | 0.02 | 0.68 | |
CH13+RCH1 | 0.05 | 0.66 | |
CH14+RCH1 | N/A | N/A | |
第三控制條件 | CH11+RCH1 | 0.02 | 0.79 |
CH12+RCH1 | 0.16 | 0.81 | |
CH13+RCH1 | 0.08 | 0.81 | |
CH14+RCH1 | N/A | N/A | |
第四控制條件 | CH11+RCH1 | 0.23 | 1.86 |
CH12+RCH1 | 0.08 | 1.1 | |
CH13+RCH1 | 0.23 | 1.3 | |
CH14+RCH1 | N/A | N/A |
由表6可看出,雖以上教示僅基於表5中對應於第一控制條件的增益及相位進行調校(例如,補償),但對應於其他控制條件的增益及相位亦會相應地得到調校/補償,進而得到接近於0的增益差及相位差。
此外,雖以上實施例中係假設為基於表5中對應於第一控制條件的增益及相位進行調校,但在其他實施例中,亦可改為基於對應於另一控制條件(例如第二控制條件)的增益及相位進行各通道的調校。在此情況下,對應於其他控制條件的增益及相位亦會相應地得到調校/補償,進而得到接近於0的增益差及相位差。
由上可知,本發明實施例實質上僅需在射頻裝置10經組裝完成後針對其中一種控制條件的測量結果進行補償,即可相應地完成對應於其他控制條件的補償。因此,相較於習知在射頻裝置10經組裝完成後再對其應用不同的控制條件進行測量、補償的方式,本發明實施例可達到更佳的效率。
另外,由於習知的做法是在射頻裝置10經組裝完成後再進行整機調校,因此,當射頻裝置10中的任一射頻元件及/或多工裝置故障時,需在將故障的元件/裝置替換之後再次進行整機調校,進而耗費較多的時間,效率不彰。
然而,透過本發明實施例的方法,僅需在將故障的元件/裝置替換為新的元件/裝置之後,針對新的元件/裝置進行調校即可,進而達到節省時間及提高效率的效果。
雖以上實施例僅以第一級裝置及第二級裝置為例作說明,但在其他實施例中,第二級裝置之後還可連接有其他的裝置(例如第三級裝置),且第一級裝置之前亦可連接有其他的裝置。在此情況下,仍可應用以上實施例中教示的概念來進行對應的分析、調校。
此外,雖圖1中僅繪示1個第二級裝置,但本發明實施例提出的方法亦適用於射頻裝置10中存在多個第二級裝置的情境。
綜上所述,本發明實施例的方法可在將第一級裝置及第二裝置經組裝為射頻裝置之前,分別取得第一級裝置上通道的測量結果及第二級裝置上參考通道的參考測量結果,再透過例如將測量結果及參考測量結果相加的方式來判定估計測量結果。
在第一級裝置及第二裝置經組裝為射頻裝置之後,本發明的實施例可再取得上述通道、參考通道的組裝後測量結果,並可基於估計測量結果與組裝後測量結果之間的比較結果來進行上述通道、參考通道的調校操作。藉此,可改善射頻裝置在組裝後的調校時間及效率。
從另一觀點而言,當具有多級結構的射頻裝置中存在如圖1所示的並列傳輸線網路時,一般需耗費大量的時間對裝機後的射頻裝置進行相當複雜的調校程序。然而,透過本發明實施例提出的方法,可有效地降低用於對射頻裝置進行調校的時間,從而提高相關的調校效率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:射頻裝置
11:多工裝置
RFU1~RFUN:射頻元件
200:調校裝置
202:儲存電路
204:處理器
41:待測裝置
42:示波器
S310~S350:步驟
圖1繪示一種多級射頻裝置的示意圖。
圖2是依據本發明之一實施例繪示的調校裝置示意圖。
圖3是依據本發明之一實施例繪示的射頻裝置調校方法流程圖。
圖4是依據本發明之一實施例繪示的取得測量結果的示意圖。
S310~S350:步驟
Claims (8)
- 一種用於調校射頻裝置的方法,包括:取得一第一級裝置的一第一通道在一第一控制條件下的一第一測量結果;取得一第二級裝置的一第一參考通道的一第一參考測量結果,其中該第一通道對應於該第一參考通道,且該第一測量結果及該第一參考測量結果是在該第一級裝置及該第二級裝置經組裝為該射頻裝置之前所測得;基於該第一測量結果及該第一參考測量結果判定對應於該第一通道的一第一估計測量結果;在該第一級裝置及該第二級裝置經組裝為該射頻裝置後,取得該射頻裝置的該第一通道在該第一控制條件下的一第一組裝後測量結果;以及基於該第一估計測量結果及該第一組裝後測量結果執行對應於該第一通道的一第一調校操作。
- 如請求項1所述的方法,其中該第一測量結果包括該第一通道在該第一控制條件下的一第一增益及一第一相位。
- 如請求項1所述的方法,其中取得該第二級裝置的該第一參考通道的該第一參考測量結果的步驟包括:取得該第二級裝置的該第一參考通道在該第一控制條件下的測量結果作為該第一參考測量結果。
- 如請求項1所述的方法,其中基於該第一測量結果及該第一參考測量結果判定對應於該第一通道的該第一估計測量結果的步驟包括:透過將該第一測量結果及該第一參考測量結果相加而取得對應於該第一通道的該第一估計測量結果。
- 如請求項1所述的方法,其中基於該第一估計測量結果及該第一組裝後測量結果執行對應於該第一通道的該第一調校操作的步驟包括:取得該第一估計測量結果及該第一組裝後測量結果之間的一第一比較結果;以及基於該第一比較結果執行對應於該第一通道的該第一調校操作。
- 如請求項5所述的方法,其中取得該第一估計測量結果及該第一組裝後測量結果之間的該第一比較結果的步驟包括:取得該第一估計測量結果及該第一組裝後測量結果之間的一第一差異作為該第一比較結果。
- 如請求項1所述的方法,更包括:取得該第一級裝置的一第二通道在該第一控制條件下的一第二測量結果,其中該第二通道對應於該第一參考通道,且該第二測量結果是在該第一級裝置及該第二級裝置經組裝為該射頻裝置之前所測得; 基於該第二測量結果及該第一參考測量結果判定對應於該第二通道的一第二估計測量結果;在該第一級裝置及該第二級裝置經組裝為該射頻裝置後,取得該射頻裝置的該第二通道在該第一控制條件下的一第二組裝後測量結果;基於該第二估計測量結果及該第二組裝後測量結果執行對應於該第二通道的一第二調校操作。
- 如請求項1所述的方法,其中該第一測量結果、該第一參考測量結果、該第一估計測量結果及該第一組裝後測量結果的至少其中之一經記錄為對應的表格。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111148478A TWI818833B (zh) | 2022-12-16 | 2022-12-16 | 射頻裝置調校方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111148478A TWI818833B (zh) | 2022-12-16 | 2022-12-16 | 射頻裝置調校方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWI818833B true TWI818833B (zh) | 2023-10-11 |
Family
ID=85569797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111148478A TWI818833B (zh) | 2022-12-16 | 2022-12-16 | 射頻裝置調校方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI818833B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006093177A1 (ja) * | 2005-03-04 | 2006-09-08 | Yamanashi University | 直流増幅器及びそのオフセット電圧の補償方法 |
US20090322347A1 (en) * | 2008-06-26 | 2009-12-31 | Dune Medical Devices Ltd. | Rf calibration device and method |
TW201603480A (zh) * | 2014-05-30 | 2016-01-16 | 西凱渥資訊處理科技公司 | 功率放大器系統、行動裝置及用於特徵化無線裝置之前端模組的方法 |
KR20180109373A (ko) * | 2017-03-28 | 2018-10-08 | 주식회사 여의시스템 | 고주파 캘리브레이션 장치 |
US20200328829A1 (en) * | 2015-04-30 | 2020-10-15 | Ntt Docomo, Inc. | Transciever calibration for large-scale and massive mimo deployments |
-
2022
- 2022-12-16 TW TW111148478A patent/TWI818833B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006093177A1 (ja) * | 2005-03-04 | 2006-09-08 | Yamanashi University | 直流増幅器及びそのオフセット電圧の補償方法 |
US20090322347A1 (en) * | 2008-06-26 | 2009-12-31 | Dune Medical Devices Ltd. | Rf calibration device and method |
TW201603480A (zh) * | 2014-05-30 | 2016-01-16 | 西凱渥資訊處理科技公司 | 功率放大器系統、行動裝置及用於特徵化無線裝置之前端模組的方法 |
US20200328829A1 (en) * | 2015-04-30 | 2020-10-15 | Ntt Docomo, Inc. | Transciever calibration for large-scale and massive mimo deployments |
KR20180109373A (ko) * | 2017-03-28 | 2018-10-08 | 주식회사 여의시스템 | 고주파 캘리브레이션 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090164846A1 (en) | Fault Injection In Dynamic Random Access Memory Modules For Performing Built-In Self-Tests | |
WO2022012147A1 (zh) | 封装芯片的测试方法、系统、计算机设备和存储介质 | |
US8266572B2 (en) | Method for acquiring overshoot voltage and analyzing degradation of a gate insulation using the same | |
US8363477B2 (en) | Method of setting trim codes for a flash memory and related device | |
US20140328132A1 (en) | Memory margin management | |
JPH11306794A (ja) | メモリ装置のテスト方法 | |
CN111367569A (zh) | 一种存储器校准系统及方法、可读存储介质 | |
JPH0991998A (ja) | 半導体記憶装置 | |
TWI818833B (zh) | 射頻裝置調校方法 | |
US20120236660A1 (en) | Test system and test method for memory | |
CN116298830A (zh) | 集成电路的验证方法及处理系统 | |
US7212939B2 (en) | Method and system for timing measurement of embedded macro module | |
JP7097649B2 (ja) | フィラメント電流制御方法及び装置 | |
CN111863048A (zh) | 存储器参考电压的确定电路、方法、存储器和电子设备 | |
US10324128B2 (en) | Method of testing semiconductor devices and system for testing semiconductor devices | |
US20100145646A1 (en) | Predicting Wafer Failure Using Learned Probability | |
CN116466217A (zh) | 多端口射频微波芯片测试方法及装置 | |
US20120101761A1 (en) | Test method and apparatus for a device under test | |
WO2022109873A1 (zh) | 时序裕量确定方法、装置、测试电路系统及可读存储介质 | |
JP5579372B2 (ja) | 半導体集積回路 | |
US7782109B2 (en) | Delay circuit and related method | |
CN115602238A (zh) | 半导体器件的测试方法与半导体器件的测试装置 | |
CN109508247B (zh) | 定位内存错误发生位置的方法、系统、及电子设备 | |
CN104183511B (zh) | 一种确定晶圆测试数据规范的界限的方法及晶粒标记方法 | |
US9824745B1 (en) | Refresh time detection circuit and semiconductor device including the same |