WO2006080082A1 - 積層型半導体装置用キャリア及び積層型半導体装置の製造方法 - Google Patents

積層型半導体装置用キャリア及び積層型半導体装置の製造方法 Download PDF

Info

Publication number
WO2006080082A1
WO2006080082A1 PCT/JP2005/001247 JP2005001247W WO2006080082A1 WO 2006080082 A1 WO2006080082 A1 WO 2006080082A1 JP 2005001247 W JP2005001247 W JP 2005001247W WO 2006080082 A1 WO2006080082 A1 WO 2006080082A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
carrier
groove
stacked
stacked semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/001247
Other languages
English (en)
French (fr)
Inventor
Koji Taya
Kouichi Meguro
Junichi Kasai
Yasuhiro Shinma
Masanori Onodera
Junji Tanaka
Achari Murugasan A/L Manikam
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion Japan Ltd
Spansion LLC
Original Assignee
Spansion Japan Ltd
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion Japan Ltd, Spansion LLC filed Critical Spansion Japan Ltd
Priority to JP2007500394A priority Critical patent/JP4675955B2/ja
Priority to PCT/JP2005/001247 priority patent/WO2006080082A1/ja
Priority to US11/341,984 priority patent/US7414305B2/en
Priority to TW095103430A priority patent/TWI392079B/zh
Publication of WO2006080082A1 publication Critical patent/WO2006080082A1/ja
Anticipated expiration legal-status Critical
Priority to US12/166,293 priority patent/US7846771B2/en
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Definitions

  • the present invention relates to a carrier for a stacked semiconductor device and a method for manufacturing the stacked semiconductor device.
  • CSP chip scale package
  • MCP packages
  • PoP stacked packages
  • FIG. 1 is a view showing a conventional carrier for a stacked semiconductor device (hereinafter referred to as a carrier), where (a) shows a side view of the carrier and (b) shows a top view of the carrier.
  • This carrier 1 is used in the manufacture of laminated semiconductor devices.
  • the carrier 1 includes a storage portion 2 that stores a plurality of stacked semiconductor devices 4 and a guide portion 3 that guides the semiconductor devices 4.
  • a laminated semiconductor device is manufactured through a reflow process in which hot air is applied to stacked semiconductor devices to heat them and the semiconductor devices are connected to each other and a cleaning process in which liquid is used for cleaning.
  • the present invention has been made in view of the above problems, and provides a carrier for a stacked semiconductor device and a method for manufacturing the stacked semiconductor device that can improve manufacturing yield or cleaning effect. Objective.
  • the present invention provides a storage unit that stores a plurality of stacked semiconductor devices, a guide unit that guides the semiconductor device, and the storage unit from the side of the semiconductor device. And a groove for guiding a gas or liquid to the stacked semiconductor device carrier.
  • a first groove that guides gas or liquid from the side surface side of the semiconductor device to the housing portion it is possible to make it easier to pass hot air in the reflow process and cleaning liquid in the cleaning process. Improvements in yield and cleaning effect can be expected.
  • the present invention is a carrier for a stacked semiconductor device, further including a hole provided in a corner of the storage portion. According to the present invention, by introducing the gas from the lower side of the storage portion, heat is transmitted to the semiconductor device, and there is an effect of reducing the bonding failure of the stacked connection portion of the semiconductor device.
  • the present invention is the carrier for a stacked semiconductor device, further including a second groove that connects between the holes provided in the adjacent storage portions among the holes.
  • the present invention is the carrier for the stacked semiconductor device, further including a third groove that connects the hole to the outside on the peripheral side of the carrier for the stacked semiconductor device.
  • the present invention is the carrier for the stacked semiconductor device, further including a hole provided in the groove and connecting the groove to the outside on the lower surface side of the carrier for the stacked semiconductor device.
  • the groove is formed corresponding to each side of the semiconductor device.
  • gas or liquid can be guided to each side of the semiconductor device.
  • the first and third grooves are formed deeper than the upper surface of the lowest semiconductor device to be stacked. With this configuration, heat can be transmitted over a wide range to the joint portion of the semiconductor device when the hot air reflow is passed, and the cleaning liquid becomes easier to pass in the cleaning process. Improvement of the purification effect can be expected.
  • the upper surface of the lowermost semiconductor device to be stacked is a surface connected to the semiconductor device stacked on the semiconductor device.
  • the first groove is formed such that at least a part of the connection terminal located at the end of the semiconductor device is exposed to the outside of the carrier for the stacked semiconductor device.
  • the first groove is formed to be wider toward the outside from the storage portion. This
  • the guide portion is formed at a height higher than that of the uppermost semiconductor device to be stacked.
  • the guide portion is formed at a position corresponding to at least two of the plurality of corner portions of the semiconductor device.
  • the storage portion, the guide portion, and the first groove are preferably formed of a single member.
  • the present invention provides a first semiconductor device and a first semiconductor device in the housing portion of the carrier for a stacked semiconductor device, including a housing portion that houses a plurality of stacked semiconductor devices and a guide portion that guides the semiconductor device.
  • a step of bonding the second semiconductor device to the stacked semiconductor device According to the present invention, an improvement in manufacturing yield can be expected.
  • the present invention is a method for manufacturing a stacked semiconductor device, further comprising a step of cleaning a junction between the first semiconductor device and the second semiconductor device via the groove. According to the present invention, an improvement in cleaning effect can be expected.
  • the invention's effect it is possible to provide a carrier for a stacked semiconductor device and a method for manufacturing a stacked semiconductor device that can improve the manufacturing yield or the cleaning effect.
  • FIG. 1 is a view showing a conventional carrier for a stacked semiconductor device.
  • FIG. 2 is a view showing a carrier for a stacked semiconductor device according to the present invention.
  • FIG. 3 is a cross-sectional view of a carrier for a stacked semiconductor device of the present invention.
  • FIG. 4 (a) is a top view of the carrier for a stacked semiconductor device of the present invention, (b) is a front view, and (c) is an enlarged view of a main part.
  • FIG. 5 is a view showing another configuration of the carrier for a stacked semiconductor device of the present invention.
  • FIG. 6 is a top view showing another configuration of the carrier for a stacked semiconductor device of the present invention.
  • FIG. 7 is a view showing another configuration of the carrier for a stacked semiconductor device of the present invention.
  • FIG. 8 is a view showing another configuration of the carrier for a stacked semiconductor device of the present invention.
  • FIG. 9 is a view showing another configuration of the laminated semiconductor carrier of the present invention.
  • FIG. 2A and 2B are diagrams showing a stacked semiconductor device carrier according to the present invention.
  • FIG. 2A is a side view of the carrier
  • FIG. 2B is a top view of the carrier.
  • the carrier 10 includes a storage portion 11 that stores a plurality of stacked semiconductor devices 4, a guide portion 12-12 that guides the periphery of the semiconductor device 4,
  • a groove (first groove) 13 to 13 for guiding a gas or liquid as a fluid from the side surface side of the semiconductor device 4 to the storage portion 11 is included. From the direction of the arrow
  • the groove 13 is preferably formed corresponding to each side of the semiconductor device 4.
  • Fig. 2 four storage units are shown, but an actual carrier has a larger number of storage units.
  • the grooves 13-13 are provided on the side surface of the storage portion 11 so that gas or liquid can easily pass therethrough.
  • the carrier 10 is formed as a single piece by a manufacturing method such as cutting out from a metal plate, forging or forging. It is preferably formed as a structure.
  • a manufacturing method such as cutting out from a metal plate, forging or forging.
  • PCT / JP20 04/012476 and PCT / JP2004 / 006265 by the same applicant as this application, it consisted of parts with several strengths. By forming it as an integral structure, it is possible to suppress variations in assembly accuracy when manufacturing the carrier. In addition, the rigidity is higher than that of the divided structure, and the possibility of carrier breakage can be reduced in the assembly process of the laminated semiconductor device.
  • FIG. 3A is a cross-sectional view taken along the line AA ′ of FIG. 2, and FIG. 3B is an enlarged view of a main part.
  • the uppermost semiconductor device 41 is stacked on the lowermost semiconductor device 42.
  • Connection terminals (solder balls) 43 are provided on the lower surfaces of the semiconductor devices 41 and 42.
  • An electrode pad (not shown) to which the connection terminal 43 of the semiconductor device 41 is connected is provided on the upper surface of the substrate of the semiconductor device 42. Hot air is sent from the opening under the groove 13 and the lowermost semiconductor device 42 by reflow heating, and the connection terminal 43 is melted to manufacture the stacked semiconductor device.
  • the semiconductor device 41 is a logic device and the semiconductor device 42 is a memory device such as a flash memory
  • a stacked semiconductor device in which a logic device and a memory device are stacked is manufactured.
  • the groove 13 is formed deeper than the upper surface B of the lowermost semiconductor device 42 to be stacked (reference number C). For this reason, heat can be transferred to a wide range of the junctions of the semiconductor devices 41 and 42 when the hot air reflow is passed, and the cleaning liquid can be more easily passed in the cleaning process, so that the manufacturing yield and the cleaning effect are improved. I can expect.
  • FIG. 4A is a top view of the carrier 10 for a stacked semiconductor device according to the present invention
  • FIG. 4B is a front view
  • FIG. 4C is an enlarged view of a main part.
  • the semiconductor device 4 is stored in the storage portion 11 of the carrier 10.
  • FIGS. 4B and 4C when viewed from the side surface P of the carrier 10, at least a part of the connection terminal (solder ball) 43 at the end of the semiconductor device 4 is exposed in the groove 13. It is formed to do.
  • FIG. 5 is a diagram showing a part of another configuration of the carrier for a stacked semiconductor device of the present invention.
  • FIG. 4A is a view corresponding to the BB ′ cross-sectional view of FIG. 2, and FIG.
  • the stacked semiconductor device including the semiconductor devices 41 and 42 is stored in the storage unit 11 of the carrier 20.
  • the stacked semiconductor device is simply joined by stacking the semiconductor devices 41 and 42. Therefore, the semiconductor devices 41 and 42 are displaced or detached between the stacking process and the end of the reflow process. For this reason, as shown in FIG. 5, by forming the guide portion 12 at a height higher than the uppermost semiconductor device 41 to be stacked (reference symbols D and E), the stacking during transport between processes is performed. Stacking misalignment of the type semiconductor device can be prevented.
  • FIG. 6 is a top view showing another configuration of the carrier for the stacked semiconductor device of the present invention.
  • the carrier 30 includes a storage portion 11 that stores a plurality of stacked semiconductor devices 4, a guide portion 12-12 that guides the periphery of the semiconductor device, and a side surface of the semiconductor device 4.
  • the hole 14 penetrates to the back side of the carrier 20. Hole 14 is circular
  • the corners of the semiconductor device Since the temperature is transmitted to the corners of the semiconductor device by connecting to the outside of the peripheral side of the carrier 30 for the semiconductor device, the corners of the semiconductor device that occurred when the semiconductor device was passed through hot air reflow Connection failure can be reduced.
  • FIG. 7 is a diagram showing another configuration of the carrier for a stacked semiconductor device of the present invention.
  • the carrier 40 includes a storage unit 11 that stores a plurality of stacked semiconductor devices 4, a guide unit 32 32 that guides two of the four corners of the semiconductor device 4, and a semiconductor.
  • the guide part is formed at a position corresponding to at least two corners of the corner of the semiconductor device 4. It needs to be made.
  • FIG. 8 is a view showing another configuration of the carrier for a stacked semiconductor device of the present invention.
  • FIG. 4A shows an example in which the groove 13 is formed at an angle of 90 ° with respect to the side surface of the semiconductor device.
  • FIG. 2B shows an example in which the groove is formed at an angle of 45 ° with respect to the side surface of the semiconductor device.
  • Reference numeral 50 denotes a carrier
  • 502 denotes a guide portion
  • 503 denotes a groove.
  • FIG. 5B by forming the groove 503 so as to have an outward force as viewed from the storage portion 11, it is possible to improve the flow of hot air during the reflow process and the cleaning liquid during the cleaning process.
  • by reducing the deposition of the carrier itself it is possible to suppress the heat capacity of the carrier in the reflow process and to melt the solder at the junction of the semiconductor device at a low temperature in the reflow furnace.
  • FIG. 9 is a view showing another configuration of the stacked semiconductor carrier of the present invention.
  • the carrier 60 is provided on the side surface of the storage unit 11, a storage unit 11 that stores a plurality of stacked semiconductor devices 4, a guide unit 12-12 that guides the periphery of the semiconductor device 4. Groove provided 1
  • groove 13-13 provided in groove 13-13 connect groove 13-13 to the outside on the underside of carrier 60
  • Hole ⁇ 61—61 is the groove 13—13 force to the bottom surface of carrier 60
  • the carrier 60 is actually formed with a plurality of storage portions in the same manner as described with reference to FIG. To facilitate passage of gas or liquid into the grooves 13-13 on the side of the storage 11
  • a first semiconductor device 41 and a second semiconductor device 42 are provided in the storage portion 11 of the carrier 10 for a stacked semiconductor device, which includes a storage portion 11 that stores a plurality of stacked semiconductor devices and a guide portion 12 that guides the semiconductor device. And the step of bonding the first semiconductor device 41 and the second semiconductor device 42 by reflowing through the groove 13 for guiding the side force gas of the storage portion 11 and the groove 13. And a step of cleaning the junction between the first semiconductor device 41 and the second semiconductor device. This can be expected to improve manufacturing yields and cleaning effects.

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

明 細 書
積層型半導体装置用キャリア及び積層型半導体装置の製造方法 技術分野
[0001] 本発明は、積層型半導体装置用キャリア及び積層型半導体装置の製造方法に関 する。
背景技術
[0002] 近年、移動体電話機のような携帯型電子機器や、 ICメモリカードのような不揮発性 半導体記憶媒体等はより小型化されており、これらの機器や媒体の部品点数の削減 及び部品の小型化が要求されている。したがって、これらの機器を構成する部品のう ちの主要部品である半導体素子を効率的にパッケージする技術の開発が望まれて いる。
[0003] そのような要求を満たすパッケージとして、半導体素子と同程度の大きさのパッケ一 ジであるチップスケールパッケージ(CSP)、や複数の半導体素子を 1つのパッケ一 ジ内に収容したマルチチップパッケージ (MCP)、さらには複数のパッケージを積層 して 1つにした積層型パッケージ(Package on Package: PoP)などがある。
[0004] 図 1は、従来の積層型半導体装置用キャリア(以下、キャリアと呼ぶ)を示す図であり 、(a)はキャリアの側面図、(b)はキャリアの上面図を示す。このキャリア 1は積層型半 導体装置の製造で用レ、るものである。キャリア 1は積層される複数の半導体装置 4を 収納する収納部 2、半導体装置 4をガイドするガイド部 3を含む。温風を積層された半 導体装置に当てて加熱して半導体装置同士を接続するリフロー工程や液体を使い 洗浄を行う洗浄工程を経て積層型半導体装置が製造される。
発明の開示
発明が解決しょうとする課題
[0005] しかしながら、積層型半導体装置の製造工程では、半導体装置の積層に半田を用 いて、温風リフローを通して半田を溶力、して接合する必要がある。また、積層型半導 体装置の場合、積層した半導体装置が横方向にずれる事がないように側面をガイド すること力 S必要となる。このため、側面を全てガイドしてしまうと温風リフロー内で、半 導体装置及び接合部のはんだ温度が上がらすに接合不良を起こしてしまう恐れがあ る。また、洗浄工程では、積層半導体装置の接合部の洗浄を主に目的として液体の 中に積層型半導体装置を入れる場合にも、側面をすベてガイドしてしまうと洗浄する 際に液体の通りが悪くなり、洗浄の効果が低下するという問題がある。
[0006] そこで、本発明は上記問題点に鑑みてなされたもので、製造歩留まり又は洗浄効 果を向上させることができる積層型半導体装置用キャリア及び積層型半導体装置の 製造方法を提供することを目的とする。
課題を解決するための手段
[0007] 上記課題を解決するために、本発明は、積層される複数の半導体装置を収納する 収納部と、前記半導体装置をガイドするガイド部と、前記半導体装置の側面側から前 記収納部に気体又は液体を導く溝とを含む積層型半導体装置用キャリアである。本 発明のように、前記半導体装置の側面側から収納部に気体又は液体を導く第 1の溝 を設けることにより、リフロー工程においては温風を、洗浄工程においては洗浄液を 通り易くすることにより製造歩留まりと洗浄効果の向上が期待できる。
[0008] 本発明は、前記収納部の角部に設けられた穴部をさらに含む積層型半導体装置 用キャリアである。本発明によれば、収納部の下側から気体を導くことにより、半導体 装置に熱が伝わるようになり、半導体装置の積層接続部の接合不良を低減する効果 がある。本発明は、前記穴部のうち隣接する収納部に設けられている穴部間を接続 する第 2の溝をさらに含む積層型半導体装置用キャリアである。本発明は、前記穴部 を前記積層型半導体装置用キャリアの周辺側の外部に接続する第 3の溝をさらに含 む積層型半導体装置用キャリアである。本発明は、前記溝に設けられ、前記溝を前 記積層型半導体装置用キャリアの下面側の外部に接続する穴部をさらに含む積層 型半導体装置用キャリアである。
[0009] 前記溝は、前記半導体装置の各辺に対応して形成されている。本発明によれば、 半導体装置の各辺に気体又は液体を導くことができる。前記第 1及び第 3の溝は、積 層される最も下にある半導体装置の上面よりも深く形成されている。この構成により、 温風リフローを通したときの半導体装置の接合部に広範囲にわたり熱が伝わるように することができ、洗浄工程においては洗浄液がより通り易くなる事により、歩留まりと洗 浄効果の向上が期待できる。ここで、積層する最も下にある半導体装置の上面とは、 その半導体装置に積層された半導体装置と接続される面のことである。
[0010] 第 1の溝は、前記半導体装置の端に位置する接続端子の少なくとも一部が前記積 層型半導体装置用キャリアの外部に露出するように形成されている。この構成により 、温風リフローを通したとき、半導体装置の接合部の広範囲に温風を伝えることがで きるとともに、洗浄工程においては洗浄液がより通り易くなり、歩留まりと洗浄効果の 向上が期待できる。
[0011] 前記第 1の溝は、前記収納部から外側に向力、うほど広く形成されている。これにより
、リフロー工程時に温風や洗浄工程時の洗浄液の通りを良くすることができるとともに 、キャリア自体の堆積を少なくすることによってリフロー工程において、キャリアの熱容 量を抑え、リフロー炉内の温度を低い温度で半導体装置の接合部のはんだを溶かす こと力 sできる。
[0012] 前記ガイド部は、積層される最も上にある半導体装置以上の高さに形成されている
。この構成により、工程間の搬送時に積層型半導体装置の積層ズレを防ぐことができ る。前記ガイド部は、前記半導体装置に複数ある角部のうちの少なくとも 2つ上に対 応する位置に形成されている。前記積層型半導体装置用キャリアを、前記収納部、 ガイド部及び第 1の溝は、単一の部材で形成することが好ましい。
[0013] 本発明は、積層される複数の半導体装置を収納する収納部と該半導体装置をガイ ドするガイド部とを含む積層型半導体装置用キャリアの該収納部に第 1の半導体装 置及び第 2の半導体装置をセットする工程と、前記積層型半導体装置用キャリアに設 けられ、前記半導体装置の側面側から該収納部に流体を導く溝を介して、リフローす ることによって前記第 1の半導体装置及び前記第 2の半導体装置を接合する工程と を含む積層型半導体装置の製造方法である。本発明によれば、製造歩留まりの向上 が期待できる。
[0014] 本発明は、前記溝を介して、前記第 1の半導体装置及び前記第 2の半導体装置の 接合部を洗浄する工程をさらに含む積層型半導体装置の製造方法である。本発明 によれば、洗浄効果の向上が期待できる。
発明の効果 [0015] 本発明によれば、製造歩留まり又は洗浄効果を向上させることができる積層型半導 体装置用キャリア及び積層型半導体装置の製造方法を提供できる。
図面の簡単な説明
[0016] [図 1]従来の積層型半導体装置用キャリアを示す図である。
[図 2]本発明の積層型半導体装置用キャリアを示す図である。
[図 3]本発明の積層型半導体装置用キャリアの断面図である。
[図 4] (a)は、本発明の積層型半導体装置用キャリアの上面図、(b)は正面図、(c)は 要部拡大図である。
[図 5]本発明の積層型半導体装置用キャリアの他の構成を示す図である。
[図 6]本発明の積層型半導体装置用キャリアの他の構成を示す上面図である。
[図 7]本発明の積層型半導体装置用キャリアの他の構成を示す図である。
[図 8]本発明の積層型半導体装置用キャリアの他の構成を示す図である。
[図 9]本発明の積層型半導体用キャリアの他の構成を示す図である。
発明を実施するための最良の形態
[0017] 以下、添付の図面を参照して本発明の最良の実施形態を説明する。図 2は、本発 明の積層型半導体装置用キャリアを示す図であり、(a)はキャリアの側面図、(b)はキ ャリアの上面図を示す。図 2に示すように、キャリア 10は、積層される複数の半導体装 置 4を収納する収納部 11と、半導体装置 4の周辺をガイドするガイド部 12— 12と、
1 4 半導体装置 4の側面側から収納部 11に流体である気体又は液体を導く溝(第 1の溝 ) 13一 13とを含む。矢印の方向からリフロー工程では温風力 洗浄工程では洗浄
1 4
液が流れる。溝 13は半導体装置 4の各辺に対応して形成されるのが好ましい。図 2 では、 4つ収納部が示されているが実際のキャリアにはさらに多数の収納部が形成さ れている。
[0018] このように、収納部 11の側面に気体又は液体が通り易いよう溝 13— 13を設けるこ
1 4 とにより、リフロー工程では温風を、洗浄工程では洗浄液を通り易くすることができ、 製造歩留まりと洗浄効果の向上が期待できる。また、リフロー工程から洗浄工程まで 一貫して同じキャリアを使用できるので、作業工数低減とコストを削減できる。
[0019] また、キャリア 10は、金属板からの削り出し、铸造又は鍛造などの製法で、一体構 造として形成されるのが好ましい。本出願と同一出願人による出願番号 PCT/JP20 04/012476、 PCT/JP2004/006265の国際出願では、幾つ力の部品で構成 されていたが、金属板の削り出し、铸造又は鍛造などの製法で、一体構造として形成 することにより、キャリアを製造する際に組み立て精度のバラツキを押さえることができ る。また、分割構造と比較すると剛性が高くなり、積層半導体装置の組み立て工程で キャリアの破損の可能性を低減することができる。
[0020] 図 3 (a)は図 2の A— A'断面図、(b)は要部拡大図である。図 3 (a)の示すように、キ ャリア 10の収納部 11に、最下段の半導体装置 42を載置した後、最下段の半導体装 置 42の上に最上段の半導体装置 41を積層する。半導体装置 41及び 42の下面側 には接続端子(半田ボール) 43が設けられている。半導体装置 42の基板上面部に は半導体装置 41の接続端子 43が接続される電極パッド(不図示)が設けられている 。リフロー加熱により溝 13及び最下段の半導体装置 42の下の開口部から熱風を送り 接続端子 43を溶かし、積層型半導体装置が製造される。例えば、半導体装置 41が ロジックデバイスで、半導体装置 42がフラッシュメモリ等のメモリデバイスの場合、ロジ ックデバイスとメモリデバイスを積層した積層型半導体装置が製造される。
[0021] また、図 3 (b)に示すように、溝 13は、積層される最も下にある半導体装置 42の上 面 Bよりも深く形成されている(参照符号 C)。このため、温風リフローを通したときの半 導体装置 41及び 42の接合部の広範囲に熱を伝えることができ、洗浄工程において は洗浄液がより通り易くなるので、製造歩留まりと洗浄効果の向上が期待できる。
[0022] 図 4 (a)は、本発明の積層型半導体装置用キャリア 10の上面図、(b)は正面図、(c )は要部拡大図である。同図(a)に示すように、半導体装置 4は、キャリア 10の収納部 11に収納されている。同図 4 (b)及び(c)に示すように、キャリア 10の側面側 Pから見 たときに、溝 13は、半導体装置 4の端の接続端子(半田ボール) 43の少なくとも一部 が露出するよう形成されている。このように、溝 13を半導体装置 4の角部の接続端子 43の一部が見えるように形成することによって、リフロー工程では温風を、洗浄工程 では洗浄液を半導体装置 41及び 42の接合部の端部にまで伝えることができるため 、製造歩留まりと洗浄効果の向上が期待できる。
[0023] 図 5は、本発明の積層型半導体装置用キャリアの他の構成の一部を示す図である 。同図(a)は、図 2の B-B'断面図に対応する図、(b)は要部拡大図である。同図(a) に示すように、半導体装置 41及び 42から構成される積層型半導体装置は、キャリア 20の収納部 11に収納されてレ、る。積層型半導体装置用キャリアを用いた積層型半 導体装置の製造工程では、キャリアの中で半導体装置の組み立てを行う必要がある 。リフロー工程を行う前の積層型半導体装置は、半導体装置 41及び 42が積層され ているだけで接合されていなレ、。したがって、積層工程後からリフロー工程終了まで の間に、半導体装置 41及び 42がズレたり外れたりしてしまう。このため、図 5に示すよ うに、ガイド部 12を、積層される最も上にある半導体装置 41以上の高さに形成するこ とによって (参照符号 D、 E)、工程間の搬送時における積層型半導体装置の積層ズ レを防ぐことができる。
[0024] 図 6は、本発明の積層型半導体装置用キャリアの他の構成を示す上面図である。
図 6に示すように、キャリア 30は、積層される複数の半導体装置 4を収納する収納部 11と、半導体装置の周辺をガイドするガイド部 12— 12と、半導体装置 4の側面から
1 4
収納部 11に気体又は液体を導く溝 13— 13と、収納部 11の角部に設けられた穴部
1 4
14一 14と、穴部 14のうち隣接する収納部に設けられている穴部間を接続する溝 1
1 4
5一 15、とを含む。穴部 14はキャリア 20の裏側まで貫通している。穴部 14は、円形
1 4
に形成されている力 四角形などのように他の形状であってもよい。
[0025] 溝 (第 2の溝) 15によって、穴部のうち隣接する収納部間に形成されている穴部 14
3
、 14、 14、 14間に気体を導き、溝 (第 3の溝) 15、 15、 15によって、穴部を積層
3 5 6 7 1 2 4
型半導体装置用キャリア 30の周辺側の外部に接続することで、半導体装置の角部 に温度が伝わるため、半導体装置を温風リフローに通した場合に生じていた、半導 体装置の角部の接続不良を低減することができる。
[0026] 図 7は、本発明の積層型半導体装置用キャリアの他の構成を示す図である。図 7に 示すように、キャリア 40は、積層される複数の半導体装置 4を収納する収納部 11と、 半導体装置 4の 4つの角部のうちの 2つをガイドするガイド部 32 32と、半導体装
1 4
置 4の側面側から収納部 11に気体又は液体を導く溝 33、 33と、収納部 11の角部
1 2
に設けられた穴部 34、 34と、穴部 34を外部に接続する溝 35、 35とを含む。なお
1 2 1 2
、ガイド部が半導体装置 4の角部に対して、少なくとも 2角以上に対応する位置に形 成されている必要がある。
[0027] 図 8は本発明の積層型半導体装置用キャリアの他の構成を示す図である。同図(a) は溝 13が半導体装置の側面に対して 90° の角度で形成されている例を示す図であ る。同図(b)は、溝が半導体装置の側面に対して、 45° の角度で形成されている例 である。参照符号 50はキャリア、 502はガイド部、 503は溝をそれぞれ示す。同図(b )に示すように、溝 503を、収納部 11から見て外側に向力 ほど広く形成することで、 リフロー工程時に温風や洗浄工程時の洗浄液の通りを良くすることができるとともに、 キャリア自体の堆積を少なくすることによってリフロー工程において、キャリアの熱容 量を抑え、リフロー炉内の温度を低い温度で半導体装置の接合部のはんだを溶かす こと力 Sできる。
[0028] 図 9は、本発明の積層型半導体用キャリアの他の構成を示す図である。図 9に示す ように、キャリア 60は、積層される複数の半導体装置 4を収納する収納部 11と、半導 体装置 4の周辺をガイドするガイド部 12— 12と、収納部 11の側面に設けられた溝 1
1 4
3一 13と、溝 13— 13に設けられ溝 13— 13をキャリア 60の下面側の外部に接続
1 4 1 4 1 4
する穴咅 61— 61とを含む。穴咅 61— 61は、溝 13— 13力らキャリア 60の下面ま
1 4 1 4 1 4
で貫通している。キャリア 60は実際には、図 2で説明したのと同様に、複数の収納部 が形成されている。収納部 11の側面の溝 13— 13に、気体又は液体が通り易いよう
1 4
穴部 61— 61を設けることにより、リフロー工程においては温風を、洗浄工程におい
1 4
ては洗浄液をさらに通り易くすることができ、製造歩留まりと洗浄効果の向上が期待 できる。
[0029] 最後に、図 2及び図 3を参照しながら、本発明の積層型半導体装置の製造方法に ついて説明する。積層される複数の半導体装置を収納する収納部 11と半導体装置 をガイドするガイド部 12とを含む積層型半導体装置用キャリア 10の収納部 11に第 1 の半導体装置 41及び第 2の半導体装置 42をセットする工程と、収納部 11の側面側 力 気体を導く溝 13を介して、リフローすることによって第 1の半導体装置 41及び前 記第 2の半導体装置 42を接合する工程と、溝 13を介して、第 1の半導体装置 41及 び第 2の半導体装置 42の接合部を洗浄する工程とを含む。これにより、製造歩留まり と洗浄効果の向上が期待できる。 以上本発明の好ましレ、実施例につレ、て詳述したが、本発明は係る特定の実施例に 限定されるものではなぐ請求の範囲に記載された本発明の要旨の範囲内において 、種々の変形、変更が可能である。

Claims

請求の範囲
[I] 積層される複数の半導体装置を収納する収納部と、
前記半導体装置をガイドするガイド部と、
前記半導体装置の側面側から前記収納部に流体を導く第 1の溝とを含む積層型半 導体装置用キャリア。
[2] 前記収納部の角部に設けられた穴部をさらに含む請求項 1に記載の積層型半導体 装置用キャリア。
[3] 前記穴部のうち隣接する収納部に設けられている穴部間を接続する第 2の溝をさら に含む請求項 2に記載の積層型半導体装置用キャリア。
[4] 前記穴部を前記積層型半導体装置用キャリアの周辺側の外部に接続する第 3の溝 をさらに含む請求項 2に記載の積層型半導体装置用キャリア。
[5] 前記第 1の溝に設けられ、前記第 1の溝を前記積層型半導体装置用キャリアの下面 側の外部に接続する穴部をさらに含む請求項 1に記載の積層型半導体装置用キヤリ ァ。
[6] 前記第 1の溝は、前記半導体装置の各辺に対応して形成されている請求項 1に記載 の積層型半導体装置用キャリア。
[7] 前記第 1及び第 3の溝は、積層される最も下にある半導体装置の上面よりも深く形成 されている請求項 1又は請求項 4に記載の積層型半導体装置用キャリア。
[8] 前記第 1の溝は、前記半導体装置の端に位置する接続端子の少なくとも一部が前記 積層型半導体装置用キャリアの外部に露出するように形成されている請求項 1に記 載の積層型半導体装置用キャリア。
[9] 前記第 1の溝は、前記収納部から外側に向力 ほど広く形成されている請求項 1に記 載の積層型半導体装置用キャリア。
[10] 前記ガイド部は、積層される最も上にある半導体装置以上の高さに形成されている 請求項 1に記載の積層型半導体装置用キャリア。
[II] 前記ガイド部は、前記半導体装置の複数の角部のうちの少なくとも 2つ以上に対応す る位置に形成されている請求項 1に記載の積層型半導体装置用キャリア。
[12] 前記収納部、ガイド部及び第 1の溝は、単一の部材で形成されている請求項 1乃至 請求項 11のレ、ずれか一項に記載の積層型半導体装置用キャリア。
[13] 積層される複数の半導体装置を収納する収納部と該半導体装置をガイドするガイド 部とを含む積層型半導体装置用キャリアの該収納部に第 1の半導体装置及び第 2の 半導体装置をセットする工程と、
前記積層型半導体装置用キャリアに設けられ、前記半導体装置の側面側から該収 納部に流体を導く溝を介して、リフローすることによって前記第 1の半導体装置及び 前記第 2の半導体装置を接合する工程とを含む積層型半導体装置の製造方法。
[14] 前記溝を介して、前記第 1の半導体装置及び前記第 2の半導体装置の接合部を洗 浄する工程をさらに含む請求項 13に記載の積層型半導体装置の製造方法。
PCT/JP2005/001247 2005-01-28 2005-01-28 積層型半導体装置用キャリア及び積層型半導体装置の製造方法 Ceased WO2006080082A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007500394A JP4675955B2 (ja) 2005-01-28 2005-01-28 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
PCT/JP2005/001247 WO2006080082A1 (ja) 2005-01-28 2005-01-28 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
US11/341,984 US7414305B2 (en) 2005-01-28 2006-01-27 Carrier for stacked type semiconductor device and method of fabricating stacked type semiconductor devices
TW095103430A TWI392079B (zh) 2005-01-28 2006-01-27 堆疊型半導體裝置用載體及製造堆疊型半導體裝置的方法
US12/166,293 US7846771B2 (en) 2005-01-28 2008-07-01 Carrier for stacked type semiconductor device and method of fabricating stacked type semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/001247 WO2006080082A1 (ja) 2005-01-28 2005-01-28 積層型半導体装置用キャリア及び積層型半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/341,984 Continuation US7414305B2 (en) 2005-01-28 2006-01-27 Carrier for stacked type semiconductor device and method of fabricating stacked type semiconductor devices

Publications (1)

Publication Number Publication Date
WO2006080082A1 true WO2006080082A1 (ja) 2006-08-03

Family

ID=36740117

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/001247 Ceased WO2006080082A1 (ja) 2005-01-28 2005-01-28 積層型半導体装置用キャリア及び積層型半導体装置の製造方法

Country Status (4)

Country Link
US (2) US7414305B2 (ja)
JP (1) JP4675955B2 (ja)
TW (1) TWI392079B (ja)
WO (1) WO2006080082A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093563B2 (en) 2013-07-11 2015-07-28 International Business Machines Corporation Electronic module assembly with patterned adhesive array

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216333A (ja) * 1999-01-20 2000-08-04 Hyundai Electronics Ind Co Ltd 積層半導体パッケ―ジ及びその製造方法、並びに積層半導体パッケ―ジ製造用アライニングジグ
JP2001223297A (ja) * 1999-11-30 2001-08-17 Fujitsu Ltd 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法
JP2001274319A (ja) * 2000-03-28 2001-10-05 Rohm Co Ltd 半導体装置およびその製造方法
JP2001352035A (ja) * 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法
JP2005005529A (ja) * 2003-06-12 2005-01-06 Toshiba Corp 三次元実装半導体モジュール及び三次元実装半導体システム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09159369A (ja) * 1995-12-05 1997-06-20 Kokusai Denki Erutetsuku:Kk 熱処理炉
JP2987101B2 (ja) * 1996-04-15 1999-12-06 株式会社ニッシン 半導体装置の接続方法並びに半導体装置の接続器
DE112004002858T5 (de) * 2004-05-11 2007-04-19 Spansion Llc, Sunnyvale Träger für eine Stapel-Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP4613367B2 (ja) * 2004-08-30 2011-01-19 スパンション エルエルシー 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法
WO2006080351A1 (ja) * 2005-01-25 2006-08-03 Matsushita Electric Industrial Co., Ltd. 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216333A (ja) * 1999-01-20 2000-08-04 Hyundai Electronics Ind Co Ltd 積層半導体パッケ―ジ及びその製造方法、並びに積層半導体パッケ―ジ製造用アライニングジグ
JP2001223297A (ja) * 1999-11-30 2001-08-17 Fujitsu Ltd 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法
JP2001274319A (ja) * 2000-03-28 2001-10-05 Rohm Co Ltd 半導体装置およびその製造方法
JP2001352035A (ja) * 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法
JP2005005529A (ja) * 2003-06-12 2005-01-06 Toshiba Corp 三次元実装半導体モジュール及び三次元実装半導体システム

Also Published As

Publication number Publication date
US7414305B2 (en) 2008-08-19
JPWO2006080082A1 (ja) 2008-06-19
TWI392079B (zh) 2013-04-01
TW200644215A (en) 2006-12-16
US20060245908A1 (en) 2006-11-02
US7846771B2 (en) 2010-12-07
US20080274591A1 (en) 2008-11-06
JP4675955B2 (ja) 2011-04-27

Similar Documents

Publication Publication Date Title
US8575763B2 (en) Semiconductor device and method of manufacturing the same
KR101376378B1 (ko) 반도체 장치와 그 제조 방법, 및 그것을 사용한 반도체 모듈
KR100379608B1 (ko) 반도체장치 및 그의 제조방법
CN101378051B (zh) 半导体器件及其制造方法
US8729688B2 (en) Stacked seminconductor package
US20140193954A1 (en) Method of manufacturing semiconductor device
US20120083073A1 (en) Method of manufacturing semiconductor device
JP2001257307A (ja) 半導体装置
TW202114083A (zh) 半導體裝置及半導體裝置之製造方法
US20070216008A1 (en) Low profile semiconductor package-on-package
US20190295997A1 (en) Semiconductor devices and methods of fabricating the same
US20110186996A1 (en) Multi-chip semiconductor device
US20090179318A1 (en) Multi-channel stackable semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
KR100631959B1 (ko) 적층형 반도체 패키지 및 그 제조방법
US20160141272A1 (en) Semiconductor device and method of manufacturing same
WO2006080082A1 (ja) 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
JP2006295183A (ja) 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。
US8378483B2 (en) Fabrication process and device of multi-chip package having spliced substrates
US7265441B2 (en) Stackable single package and stacked multi-chip assembly
JP2013201218A (ja) 半導体装置とそれを用いた半導体モジュール
KR101418399B1 (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의 제조방법
KR101236483B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
US20150333041A1 (en) Semiconductor device and manufacturing method therefor
CN103325745B (zh) 半导体装置
US20080012112A1 (en) Semiconductor package having advantage for stacking and stack-type semiconductor package

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 11341984

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 11341984

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2007500394

Country of ref document: JP

122 Ep: pct application non-entry in european phase

Ref document number: 05709473

Country of ref document: EP

Kind code of ref document: A1

WWW Wipo information: withdrawn in national office

Ref document number: 5709473

Country of ref document: EP