WO2006070829A1 - 液晶表示装置およびその駆動方法 - Google Patents

液晶表示装置およびその駆動方法 Download PDF

Info

Publication number
WO2006070829A1
WO2006070829A1 PCT/JP2005/023951 JP2005023951W WO2006070829A1 WO 2006070829 A1 WO2006070829 A1 WO 2006070829A1 JP 2005023951 W JP2005023951 W JP 2005023951W WO 2006070829 A1 WO2006070829 A1 WO 2006070829A1
Authority
WO
WIPO (PCT)
Prior art keywords
period
voltage
voltage level
liquid crystal
waveform
Prior art date
Application number
PCT/JP2005/023951
Other languages
English (en)
French (fr)
Inventor
Masae Kitayama
Fumikazu Shimoshikiryoh
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Priority to US11/793,060 priority Critical patent/US7791577B2/en
Priority to JP2006550817A priority patent/JP4104639B2/ja
Publication of WO2006070829A1 publication Critical patent/WO2006070829A1/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/04—Display device controller operating with a plurality of display units

Definitions

  • Liquid crystal display device and driving method thereof Liquid crystal display device and driving method thereof
  • the present invention relates to a liquid crystal display device and a driving method thereof, and more particularly to a structure and a driving method that can improve the viewing angle dependency of the ⁇ characteristic of a liquid crystal display device.
  • a liquid crystal display device is a flat display device having excellent features such as high definition, thinness, light weight, and low power consumption.
  • liquid crystal display devices have been improved in display performance, production capacity, and price for other display devices. As the competitiveness increases, the market scale is rapidly expanding.
  • a conventional liquid crystal display device of the twisted 'nematic' mode has a long axis of liquid crystal molecules having positive dielectric anisotropy aligned substantially parallel to the substrate surface.
  • the alignment treatment is performed so that the major axis of the liquid crystal molecules is twisted approximately 90 degrees between the upper and lower substrates along the thickness direction of the liquid crystal layer.
  • the liquid crystal molecules rise in parallel to the electric field, and the twist alignment (twist alignment) is eliminated.
  • the liquid crystal display device in the ⁇ ⁇ mode controls the amount of transmitted light by utilizing the change in optical rotation accompanying the change in orientation of liquid crystal molecules due to voltage.
  • the liquid crystal display device in the ⁇ mode has a wide production margin and excellent productivity.
  • display performance especially viewing angle characteristics.
  • the display surface of the liquid crystal display device in ⁇ mode is observed from an oblique direction, the contrast ratio of the display is remarkably reduced, and multiple gradations up to black strength white are clearly observed when observed from the front surface.
  • the problem is that the brightness difference between the gradations becomes extremely unclear.
  • the gradation characteristics of the display are reversed, and the phenomenon that the darker part of the front force is observed brighter when observed from an oblique direction (so-called gradation inversion phenomenon) is also a problem.
  • the in-plane 'switching' mode (IPS mode) described in Patent Document 1 and the multi-domain described in Patent Document 2 are liquid crystal display devices that have improved viewing angle characteristics in these liquid crystal display devices in the ⁇ mode.
  • the 'vertical' aligned mode (MVA mode), the axially symmetric orientation mode (ASM mode) described in Patent Document 3, and the liquid described in Patent Document 4 Crystal display devices have been developed.
  • the ⁇ characteristic is the gradation dependence of the display brightness.
  • the fact that the ⁇ characteristic differs between the front direction and the diagonal direction means that the gradation display state differs depending on the observation direction. This is especially a problem when displaying or when displaying TV broadcasts.
  • Patent Document 5 discloses a liquid that can improve the viewing angle dependency of ⁇ characteristics, in particular, white floating characteristics, by dividing one pixel into a plurality of sub-pixels having different brightness.
  • a crystal display device and a driving method are disclosed.
  • display or driving may be referred to as area gradation display, area gradation driving, multi-pixel display, or multi-pixel driving.
  • an auxiliary capacitor (Cs) is provided for each of a plurality of sub-pixels (SP) in one pixel ( ⁇ ), and an auxiliary capacitor counter electrode (connected to the CS bus line) constituting the auxiliary capacitor.
  • SP sub-pixel
  • auxiliary capacitor counter electrode connected to the CS bus line
  • the liquid crystal of the plurality of sub-pixels can be obtained by using capacitive division.
  • a liquid crystal display device is disclosed that varies the effective voltage applied to the layers.
  • a pixel division structure of the liquid crystal display device 200 described in Patent Document 5 will be described with reference to FIG.
  • the pixel 10 is divided into sub-pixels 10a and 10b, and the sub-pixels 10a and 10b are connected to TF T16a and TFT 16b, and auxiliary capacitors (CS) 22a and 22b, respectively.
  • the gate electrodes of TFT 16a and TFT 16b are connected to the scanning line 12, and the source electrodes are connected to a common (identical) signal line 14.
  • the auxiliary capacitors 22a and 22b are connected to the auxiliary capacitor line (CS bus line) 24a and the auxiliary capacitor line 24b, respectively.
  • the auxiliary capacitors 22a and 22b are provided between the auxiliary capacitor electrode electrically connected to the sub-pixel electrodes 18a and 18b and the auxiliary capacitor counter electrode electrically connected to the auxiliary capacitor wires 24a and 24b, respectively.
  • the insulating layer (not shown) is formed.
  • the auxiliary capacitance counter electrodes of the auxiliary capacitances 22a and 22b are independent from each other, and have a structure in which different auxiliary capacitance counter voltages can be supplied from the auxiliary capacitance wirings 24a and 24b, respectively.
  • FIG. 56 schematically shows an equivalent circuit for one pixel of the liquid crystal display device 200.
  • the liquid crystal layers of the respective subpixels 10a and 10b are represented as liquid crystal layers 13a and 13b.
  • the liquid crystal capacitors formed by the subpixel electrodes 18a and 18b, the liquid crystal layers 13a and 13b, and the counter electrode 17 are defined as Clca and Clcb.
  • the liquid crystal capacitances Clca and Clcb have the same capacitance value CLC (V).
  • CLC (V) depends on the effective voltage (V) applied to the liquid crystal layer of the subpixels 10a and 10b.
  • the auxiliary capacitors 22a and 22b that are independently connected to the liquid crystal capacitors of the sub-pixels 10a and 10b are Ccsa and Ccsb, respectively, and their capacitance values are the same value CCS.
  • One electrode of the liquid crystal capacitor Clca and the auxiliary capacitor Ccsa of the sub-pixel 10a is connected to the drain electrode of the TFT 16a provided for driving the sub-pixel 10a, and the other electrode of the liquid crystal capacitor Clca is connected to the counter electrode.
  • the other electrode of the auxiliary capacitor Ccsa is connected to the auxiliary capacitor line 24a.
  • One electrode of the liquid crystal capacitor Clcb and the auxiliary capacitor Ccsb of the subpixel 10b is connected to the drain electrode of the TFT 16b provided to drive the subpixel 10b, and the other electrode of the liquid crystal capacitor Clcb is connected to the counter electrode.
  • the other electrode of the auxiliary capacitance Ccsb is connected to the auxiliary capacitance wiring 24b. Which is the gate electrode of TFT16a and TFT16b Are connected to the scanning line 12, and all the source electrodes are connected to the signal line 14.
  • FIGS. 57A to 57F schematically show the timing of each voltage when driving the liquid crystal display device 200.
  • FIG. 57 (a) shows the voltage waveform Vs of the signal line 14
  • FIG. 57 (b) shows the voltage waveform Vcsa of the auxiliary capacitance wiring 24a
  • FIG. 57 (c) shows the voltage waveform Vcsb of the auxiliary capacitance wiring 24b
  • (d) shows the voltage waveform Vg of the scanning line 12
  • Fig. 57 (e) shows the voltage waveform Vlca of the pixel electrode 18a of the subpixel 10a
  • Fig. 57 (f) shows the voltage waveform Vlcb of the pixel electrode 18b of the subpixel 10b.
  • the broken line in the figure shows the voltage waveform COMMON (Vcom) of the counter electrode 17.
  • Vg changes from VgL to VgH, so that TFT16a and TFT16b become conductive at the same time (ON state), and the signal line 14 is connected to the subpixel electrodes 18a and 18b of the subpixels 10a and 10b. Voltage Vs is transmitted, and the sub-pixels 10a and 10b are charged. Similarly, the signal line force is charged to the auxiliary capacitors Csa and Csb of each sub-pixel.
  • Vlca Vs -Vd
  • Vlcb Vs-Vd
  • Vcsa Vcom— Vad
  • Vcsb Vcom + Vad
  • Vlca Vs-Vd + 2 X Kc X Vad
  • Vlcb Vs-Vd-2XKcXVad
  • Vcsa changes from Vcom + Vad to Vcom—Vad
  • Vcsb changes from Vcom—Vad to Vcom + Vad by a double Vad
  • Vlca, Vlcb also
  • Vlca Vs-Vd + 2 X Kc X Vad
  • Vlcb Vs-Vd-2XKcXVad
  • Vlca Vs-Vd
  • Vlcb Vs-Vd
  • Vcsa changes from Vcom—Vad to Vcom + Vad
  • Vcsb changes from Vcom + Vad to Vcom—Vad by a factor of two, Vlca, Vlcb also
  • Vlca Vs-Vd
  • Vlcb Vs-Vd
  • Vlca Vs-Vd + 2 X Kc X Vad
  • Vlcb Vs-Vd-2XKcXVad
  • Vcsa, Vcsb, Vlca, and Vlcb alternately repeat the changes in T4 and ⁇ 5 at intervals of an integral multiple of 1H in the horizontal scanning period (horizontal writing time). Therefore, the effective values of the voltages Vlca and Vlcb of each subpixel electrode are
  • Vlca Vs— Vd + Kc X Vad
  • Vlcb Vs— Vd— Kc X Vad
  • V2 Vlcb-Vcom
  • VI Vs-Vd + Kc X Vad-Vcom
  • V2 Vs-Vd-Kc X Vad Vcom
  • Fig. 58 schematically shows the relationship between VI and V2.
  • the value of ⁇ 2 increases as the value power S of VI decreases.
  • ⁇ VI 2 increases as the value S of VI decreases, white floating characteristics can be improved.
  • Patent Document 1 Japanese Patent Publication No. 63-21907
  • Patent Document 2 Japanese Patent Laid-Open No. 11-242225
  • Patent Document 3 Japanese Patent Laid-Open No. 10-186330
  • Patent Document 4 Japanese Patent Laid-Open No. 2002-55343
  • Patent Document 5 Japanese Patent Application Laid-Open No. 2004-62146 (US Pat. No. 6,695,8791) Disclosure of Invention
  • the present invention has been made in view of the above points, and its main object is to provide a CS bus particularly when the above-described area gradation display technology is applied to a large-size or high-definition liquid crystal display panel.
  • An object of the present invention is to provide a liquid crystal display device and its driving method in which the display quality does not deteriorate even when the vibration period of the vibration voltage applied to the line is lengthened.
  • the liquid crystal display device of the present invention comprises a plurality of pixels each having a liquid crystal layer and a plurality of electrodes for applying a voltage to the liquid crystal layer, and arranged in a matrix having rows and columns.
  • Each of the plurality of pixels is a first sub-pixel and a second sub-pixel that can apply different voltages to the liquid crystal layer, and the first sub-pixel is the second sub-pixel in a certain gradation.
  • the counter electrode is a single electrode common to the first subpixel and the second subpixel, and the storage capacitor counterelectrode includes the first subpixel and the second subpixel.
  • the auxiliary capacitor counter electrode of the second subpixel is a liquid crystal display device that is electrically independent, and has a plurality of auxiliary capacitor trunks that are electrically independent of each other, and each of the auxiliary capacitor trunks. Is electrically connected to one of the auxiliary capacitance counter electrodes of the first subpixel and the second subpixel of the plurality of pixels via an auxiliary capacitance wiring, and the plurality of auxiliary capacitances
  • the auxiliary capacitor counter voltage supplied by each trunk line is one vertical run of the input video signal.
  • V—Total there is a first period (A) having a first waveform and a second period (B) having a second waveform, and the sum of the first period and the second period.
  • the second waveform is characterized in that the effective value of the auxiliary capacitance direction voltage is set to take a predetermined constant value every predetermined number of 20 or less consecutive vertical scanning periods.
  • the predetermined number of vertical scanning periods is four or less vertical scanning periods.
  • the predetermined constant value is an average value of the first voltage level and the second voltage level of the first waveform, and the like.
  • the electrically independent auxiliary capacity trunk lines are L (L is an even number) auxiliary capacity trunk lines, and the first period (P) is , Horizontal scanning
  • the second waveform is a waveform in which an effective value of the second waveform in one vertical scanning period coincides with an average value of the first voltage level and the second voltage level.
  • the second waveform is a waveform that oscillates between a third voltage level and a fourth voltage level in a second period that is a positive integer multiple of a horizontal scanning period.
  • the third voltage level is equal to the first voltage level
  • the fourth voltage level is equal to the second voltage level
  • the second period is an even multiple of a horizontal scanning period, and in the second period, the period at the third voltage level and the period at the fourth voltage level are mutually equal.
  • the second period is an odd multiple of a horizontal scanning period
  • the period at the third voltage level is the fourth voltage.
  • the period in the third voltage level is the period in the fourth voltage level. Less than one horizontal scan period.
  • the first period is a half integer (integer + 1Z2) times the first period. It is.
  • the plurality of pixels constitute N pixel rows, and an effective display period
  • Int (x) means an integer part of any real number x, and M is an integer greater than or equal to 0).
  • the first period is set to P
  • the auxiliary capacitor counter voltage is shifted in phase by 180 ° every vertical scanning period.
  • the plurality of auxiliary capacity trunk lines are an even number of auxiliary capacity trunk lines, and are configured by a pair of auxiliary capacity trunk lines that supply a counter capacitor counter voltage whose vibration phases differ from each other by 180 °. Yes.
  • a television receiver of the present invention includes any one of the liquid crystal display devices described above.
  • a method for driving a liquid crystal display device includes a plurality of pixels each having a liquid crystal layer and a plurality of electrodes for applying a voltage to the liquid crystal layer, and arranged in a matrix having rows and columns.
  • Each of the plurality of pixels is a first sub-pixel and a second sub-pixel capable of applying different voltages to the liquid crystal layer, and the first sub-pixel in a certain gradation Has a first subpixel and a second subpixel that exhibit higher brightness than the second subpixel, and each of the first subpixel and the second subpixel includes a counter electrode and the liquid crystal layer A liquid formed by the subpixel electrode facing the counter electrode An auxiliary capacitance formed by a crystal capacitance, an auxiliary capacitance electrode electrically connected to the subpixel electrode, an insulating layer, and an auxiliary capacitance counter electrode facing the auxiliary capacitance electrode through the insulating layer.
  • the counter electrode is a single electrode common to the first subpixel and the second subpixel, and the storage capacitor counterelectrode includes the first subpixel and the second subpixel.
  • the auxiliary capacitor counter electrode of the second sub-pixel is electrically independent and has a plurality of auxiliary capacitor trunks that are electrically independent from each other, and each of the auxiliary capacitor trunks includes the plurality of pixels.
  • a waveform that oscillates between the voltage levels in the first period (P) that is an integer multiple of 2 or more of the horizontal scanning period (H).
  • the second waveform is a step of preparing a storage capacitor counter voltage in which an effective value of the storage capacitor direction voltage in a continuous vertical scanning period of 20 or less takes a predetermined constant value. It is characterized by.
  • the plurality of storage capacitor trunks that are electrically independent from each other are L (L is an even number) storage capacitor trunk
  • the step of preparing the storage capacitor counter voltage includes: The vertical scanning period (V—Total) of the video signal is H and the horizontal scanning period is H.
  • the waveform oscillates in the first period (P
  • the average value of the third voltage level and the fourth voltage level is equal to the average value of the first voltage level and the second voltage level, and BZH is an even number.
  • the period at the third voltage level and the period at the fourth voltage level are equal to each other. Is shorter than the period at the fourth voltage level by one horizontal scanning period, and the period at the third voltage level is also the second period of the vertical scanning period next to the vertical scanning period. Generating a storage capacitor counter voltage that is shorter by one horizontal scanning period than the period at the fourth voltage level.
  • the plurality of storage capacitor trunks that are electrically independent from each other are L (L is an even number) storage capacitor trunk
  • the step of preparing the storage capacitor counter voltage includes a step of verticalizing an input video signal.
  • the auxiliary capacitor counter voltage having the second waveform is generated in the second period having the length B, and the first waveform is between the first voltage level and the second voltage level. Or a wave oscillating in the first period (P) of 2 K'L'H, and the second wave The shape is the third voltage level and the second
  • B ZH is an even number
  • the period at the third voltage level and the period at the fourth voltage level are equal to each other.
  • the first voltage level is equal to the first voltage level.
  • the period at the three voltage levels is also at the third voltage level in the second period of the vertical scanning period following the vertical scanning period, which is shorter than the period at the fourth voltage level by one horizontal scanning period.
  • the period is one horizontal run than the period at the fourth voltage level.
  • a step of generating a storage capacitor counter voltage that is shorter by the length of the soot period.
  • the plurality of auxiliary capacity trunks that are electrically independent from each other are L lines.
  • a waveform oscillating between a fourth voltage level, and an average value of the third voltage level and the fourth voltage level is equal to an average value of the first voltage level and the second voltage level;
  • BZH is an even number
  • the period at the third voltage level and the period at the fourth voltage level are equal to each other.
  • the third voltage level is equal to the third voltage level.
  • the period at the voltage level is shorter than the period at the fourth voltage level by one horizontal scanning period, and the period at the third voltage level also in the second period of the vertical scanning period following the vertical scanning period. Includes generating a storage capacitor counter voltage that is shorter than the period at the fourth voltage level by one horizontal scanning period.
  • the auxiliary capacitor counter voltage is shifted in phase by 180 ° every vertical scanning period.
  • FIG. 1 is a diagram schematically showing a pixel arrangement of a liquid crystal display device according to an embodiment of the present invention.
  • FIG. 2 is an equivalent circuit diagram of a region of the liquid crystal display device according to the embodiment of the present invention.
  • 3A is a diagram showing the period and phase of oscillation voltage and the voltage of each subpixel electrode supplied to the CS bus line based on the voltage waveform of the gate bus line in the liquid crystal display device shown in FIG. .
  • 3B is a diagram showing the period and phase of the oscillation voltage supplied to the CS bus line with reference to the voltage waveform of the gate bus line in the liquid crystal display device shown in FIG. 2, and the voltage of each subpixel electrode. (The polarity of the voltage applied to the liquid crystal layer is reversed from that in Fig. 3A).
  • FIG. 4A is a schematic diagram showing a driving state of the liquid crystal display device shown in FIG. 2 (when the voltage in FIG. 3A is used).
  • FIG. 4B is a schematic diagram showing a driving state of the liquid crystal display device shown in FIG. 2 (when the voltage in FIG. 3B is used).
  • FIG. 5 (a) is a diagram schematically showing a configuration for supplying an oscillating voltage to a CS bus line in the liquid crystal display device according to the second aspect of the present invention. It is a figure which shows typically the equivalent circuit which approximated the electrical load impedance.
  • FIG. 6 (a) Kama et al. (E) is a diagram schematically showing the oscillation voltage waveform of the sub-pixel electrode when the CS voltage waveform is not blunt.
  • FIG. 7] (a) to (e) are diagrams schematically showing the oscillation voltage waveform of the sub-pixel electrode when the waveform blunting corresponding to the case where the CR time constant is "0.2H" occurs. .
  • FIG. 8 is a graph showing the relationship between the average value and effective value of the vibration voltage calculated based on the waveforms in FIGS. 6 and 7, and the vibration cycle of the CS bus line voltage.
  • FIG. 9 is a diagram schematically showing an equivalent circuit of the liquid crystal display device according to the embodiment having the Typel configuration of the present invention.
  • FIG. 10A is a diagram showing the period and phase of the vibration voltage supplied to the CS bus line and the voltage of each subpixel electrode based on the voltage waveform of the gate bus line in the liquid crystal display device shown in FIG. is there.
  • FIG. 10B Based on the voltage waveform of the gate bus line in the liquid crystal display device shown in FIG. It is a figure which shows the period and phase of the oscillation voltage of the oscillation voltage supplied to cs bus line, and the voltage of each sub-pixel electrode (the polarity of the voltage applied to a liquid crystal layer is reversed with the case of FIG. 1 OA).
  • FIG. 11A is a schematic diagram showing a driving state of the liquid crystal display device shown in FIG. 9 (in the case of using the voltage of FIG. 1 OA).
  • FIG. 10B is a schematic diagram showing a driving state of the liquid crystal display device shown in FIG. 9 (when the voltage in FIG. 10B is used).
  • FIG. 12 is a diagram schematically showing an equivalent circuit of a liquid crystal display device of another embodiment having the Typel configuration of the present invention.
  • FIG. 13A is a diagram showing the oscillation period and phase of the oscillation voltage supplied to the CS bus line with reference to the voltage waveform of the gate bus line in the liquid crystal display device shown in FIG. 12, and the voltage of each subpixel electrode. .
  • ⁇ 13B is a diagram showing the oscillation period and phase of the oscillation voltage supplied to the CS bus line based on the voltage waveform of the gate bus line in the liquid crystal display device shown in FIG. 12 and the voltage of each subpixel electrode. (The polarity of the voltage applied to the liquid crystal layer is reversed from the case of Fig. 13A)
  • ⁇ 14A A schematic diagram showing the driving state of the liquid crystal display device shown in Fig. 12 (when the voltage of Fig. 13A is used) is there.
  • FIG. 13B is a schematic diagram showing a driving state of the liquid crystal display device shown in FIG. 12 (when the voltage in FIG. 13B is used).
  • FIG. 15 (a) is a schematic diagram showing an arrangement example of CS bus lines and inter-pixel light shielding layers in the liquid crystal display device of the embodiment having the Typel configuration of the present invention, and (b) is a Type II of the present invention.
  • FIG. 6 is a diagram schematically showing an arrangement example of CS bus lines that also serve as an inter-pixel light-shielding layer in the liquid crystal display device according to the embodiment having the configuration described above.
  • FIG. 16A is a schematic diagram showing a driving state of the liquid crystal display device according to the embodiment having the Typell configuration of the present invention.
  • FIG. 16B is a schematic diagram showing a driving state of the liquid crystal display device according to the embodiment having the Typell configuration of the present invention, in which the driving state of FIG. 16A is opposite to the direction of the electric field applied to the liquid crystal layer. Show.
  • FIG. 17 is a schematic view showing a matrix configuration (CS bus line connection configuration) of a liquid crystal display device according to an embodiment having the Typell configuration of the present invention.
  • FIG. 18 is a schematic diagram showing drive signal waveforms of the liquid crystal display device shown in FIG.
  • FIG. 19 is a schematic diagram showing a matrix configuration (CS bus line connection configuration) of a liquid crystal display device of another embodiment having the Typell configuration of the present invention.
  • FIG. 20 is a schematic diagram showing drive signal waveforms of the liquid crystal display device shown in FIG.
  • FIG. 21 is a schematic diagram showing a matrix configuration (CS bus line connection configuration) of a liquid crystal display device of still another embodiment having the Typell configuration of the present invention.
  • FIG. 22 is a schematic diagram showing drive signal waveforms of the liquid crystal display device shown in FIG.
  • FIG. 23 is a schematic diagram showing a matrix configuration (CS bus line connection mode) of a liquid crystal display device of still another embodiment having the Typell configuration of the present invention.
  • FIG. 24 is a schematic diagram showing drive signal waveforms of the liquid crystal display device shown in FIG.
  • FIG. 25 is a schematic diagram showing a matrix configuration (CS bus line connection configuration) of a liquid crystal display device of still another embodiment having the Typell configuration of the present invention.
  • FIG. 26 is a schematic diagram showing drive signal waveforms of the liquid crystal display device shown in FIG.
  • FIG. 27 is a schematic diagram showing a matrix configuration (CS bus line connection configuration) of a liquid crystal display device of still another embodiment having the Typell configuration of the present invention.
  • FIG. 28 is a schematic diagram showing drive signal waveforms of the liquid crystal display device shown in FIG.
  • FIG. 29 is a schematic diagram showing a matrix configuration (CS bus line connection configuration) of a liquid crystal display device of still another embodiment having the Typell configuration of the present invention.
  • FIG. 30 is a schematic diagram showing drive signal waveforms of the liquid crystal display device shown in FIG.
  • FIG. 31] (a) to (c) are diagrams schematically showing three typical configurations of a Typel liquid crystal display device according to an embodiment of the present invention.
  • FIG. 32 (a) to (c) are diagrams schematically showing three typical configurations of a Typell liquid crystal display device according to an embodiment of the present invention.
  • FIG. 33A is a waveform diagram of a gate voltage and a CS voltage for explaining the cause of streaks in a Type I liquid crystal display device.
  • FIG. 33B is a waveform diagram of the gate voltage and the CS voltage for explaining the cause of streaks in the Type II liquid crystal display device.
  • FIG. 34 is a diagram schematically showing streaks in a Type I liquid crystal display device.
  • FIG. 35A is a diagram showing a connection form between an equivalent circuit of a Type I liquid crystal display device and a CS trunk line.
  • FIG. 35B is a diagram showing a connection form between an equivalent circuit of a 35B] Type I liquid crystal display device and a CS trunk line (continuation of FIG. 35A).
  • FIG. 36 is a diagram showing a timing relationship between a CS voltage and a gate voltage in the liquid crystal display device shown in FIGS. 35A and 35B.
  • FIG. 37 is a waveform diagram of a gate voltage and a CS voltage for explaining the cause of streaks in the liquid crystal display device shown in FIGS. 35A and 35B.
  • FIG. 38 is a diagram schematically showing streaks in a Type II liquid crystal display device.
  • FIG. 39A is a diagram showing a connection form between an equivalent circuit of a Type II liquid crystal display device and a CS trunk line;
  • FIG. 39B is a diagram showing a connection form between an equivalent circuit of a Type II liquid crystal display device and a CS trunk line (continuation of FIG. 39A).
  • FIG. 39C is a diagram showing a connection configuration between an equivalent circuit of a Type II liquid crystal display device and a CS trunk line (continuation of FIG. 39B).
  • FIG. 40 is a diagram showing a timing relationship between a CS voltage and a gate voltage in the liquid crystal display devices shown in FIGS. 39A to 39C.
  • FIG. 41A is a diagram for explaining the cause of streaks in the liquid crystal display device shown in FIGS. 39A to 39C, and is a waveform diagram of the gate voltage.
  • FIG. 41B is a diagram for explaining the cause of streaks in the liquid crystal display device shown in FIGS. 39A to 39C, and is a waveform diagram of the CS voltage.
  • FIG. 41C is a diagram for explaining the cause of streaks in the liquid crystal display device shown in FIGS. 39A to 39C, and is a waveform diagram of an applied voltage of a pixel.
  • FIG. 42A is a diagram for explaining a method of driving the liquid crystal display device (Typel) of Embodiment 1 according to the present invention, and is a waveform diagram of a gate voltage, a CS voltage, and an applied voltage of a pixel (Example 1).
  • FIG. 42B is a diagram for explaining a method of driving the liquid crystal display device (Typel) of Embodiment 1 according to the present invention, and is a waveform diagram of a CS voltage and a pixel applied voltage (Example 2).
  • FIG. 42C is a diagram for explaining a method of driving the liquid crystal display device (Typel) of Embodiment 1 according to the present invention, and is a waveform diagram of a CS voltage and a pixel applied voltage (Example 3).
  • FIG. 42D is a diagram for explaining a method of driving the liquid crystal display device (Typel) of Embodiment 1 according to the present invention, and is a waveform diagram of a CS voltage and a pixel applied voltage (Example 4).
  • FIG. 43 is a waveform diagram of a gate voltage, a CS voltage, and a pixel applied voltage for explaining the cause of streaks in another Type I liquid crystal display device.
  • FIG. 44 is a diagram for explaining a method of driving the liquid crystal display device (Typel) of Embodiment 2 according to the present invention, and is a waveform diagram of a gate voltage, a CS voltage, and an applied voltage of a pixel.
  • FIG. 45A is a diagram for explaining a method of driving the liquid crystal display device (Typel) of Embodiment 3 according to the present invention, and is a waveform diagram of a gate voltage, a CS voltage, and an applied voltage of a pixel (Example 1). .
  • FIG. 45B is a diagram for explaining a method of driving the liquid crystal display device (Typel) of Embodiment 3 according to the present invention, and is a waveform diagram of a gate voltage, a CS voltage, and a pixel applied voltage (Example 2).
  • FIG. 46A is a diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 4 according to the present invention, and is a waveform diagram of a gate voltage, a CS voltage, and a pixel applied voltage (Example 1).
  • FIG. 46B is a diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 4 according to the present invention, and is a waveform diagram of a CS voltage and a pixel applied voltage (Example 2).
  • FIG. 46C is a diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 4 according to the present invention, and is a waveform diagram of CS voltage and pixel applied voltage (Example 3).
  • FIG. 46D is a diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 4 according to the present invention, and is a waveform diagram of a CS voltage and a pixel applied voltage (Example 4).
  • FIG. 47A is a waveform diagram of a gate voltage for explaining the cause of streaks in another Type II liquid crystal display device.
  • FIG. 47B is for explaining the cause of streaks in another type II liquid crystal display device. It is a waveform diagram of the gate voltage and CS voltage of.
  • FIG. 47C is a waveform diagram of a gate voltage and a pixel applied voltage for explaining the cause of streaks in another Type II liquid crystal display device.
  • FIG. 47D is a waveform diagram of a gate voltage, a CS voltage, and a pixel applied voltage for explaining the cause of streaks in another Type II liquid crystal display device (Example 2).
  • FIG. 48 is a diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 5 according to the present invention, and is a waveform diagram of a gate voltage, a CS voltage, and a pixel applied voltage.
  • FIG. 49A is a diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 6 according to the present invention, and is a waveform diagram of a gate voltage, a CS voltage, and a pixel applied voltage (Example 1).
  • a diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 6 according to the present invention is a waveform diagram of a gate voltage, a CS voltage, and an applied voltage of a pixel (Example 1).
  • FIG. 49C is a diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 6 according to the present invention, and is a waveform diagram of a CS voltage and a pixel applied voltage (Example 2).
  • FIG. 49D is a diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 6 according to the present invention, and is a waveform diagram of a CS voltage and a pixel applied voltage (Example 2).
  • FIG. 50 is a diagram for explaining a method of driving the liquid crystal display device (Typel) of Embodiment 7 according to the present invention, and is a waveform diagram of a gate voltage, a CS voltage, and a pixel applied voltage.
  • FIG. 51 is a diagram schematically showing a circuit configuration for generating a CS voltage in the liquid crystal display device 100 of Embodiment 7 according to the present invention.
  • FIG. 52 is a diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 8 according to the present invention, and is a waveform diagram of a gate voltage, a CS voltage, and a pixel applied voltage.
  • FIG. 53 is a diagram for explaining a method of driving the liquid crystal display device (Typel) of Embodiment 9 according to the present invention, and is a waveform diagram of a gate voltage, a CS voltage, and a pixel applied voltage.
  • a diagram for explaining a method of driving the liquid crystal display device (Typell) of Embodiment 10 according to the present invention and is a waveform diagram of a gate voltage, a CS voltage, and a pixel applied voltage.
  • FIG. 55 schematically illustrates a pixel division structure of a liquid crystal display device 200 described in Patent Document 5.
  • FIG. 55 schematically illustrates a pixel division structure of a liquid crystal display device 200 described in Patent Document 5.
  • FIG. 56 is a diagram showing an electrical equivalent circuit corresponding to the pixel structure of the liquid crystal display device 200
  • FIGS. 57A to 57F are diagrams showing various voltage waveforms used for driving the liquid crystal display device 200.
  • FIG. 57A to 57F are diagrams showing various voltage waveforms used for driving the liquid crystal display device 200.
  • FIG. 58 is a diagram showing a relationship between voltages applied to a liquid crystal layer between sub-pixels in liquid crystal display device 200.
  • the pixel of the liquid crystal display device according to the embodiment of the present invention has the same structure as that of the pixel described in Patent Document 5 described above, and the connection form of the auxiliary capacitance wiring (CS bus line) and the auxiliary capacitance.
  • the waveform of the counter voltage (CS voltage) is different from that described in Patent Document 5.
  • a liquid crystal display device having a pixel arrangement suitable for 1H1 dot inversion driving as shown in FIG. 1 will be exemplified.
  • 1H1 dot inversion drive the magnitude relationship between the potential of the pixel electrode and the counter electrode is inverted every certain time, and the direction of the electric field applied to the liquid crystal layer (direction of the electric lines of force) is inverted every vertical scanning period. To do.
  • display flicker can be suppressed.
  • An arrangement in which equal subpixels are not adjacent to each other in the column direction and the row direction is most preferable.
  • Word V in other words, it is most preferable to display sub-pixels in a checkered pattern, such as brightness ranking.
  • the “vertical scanning period” is defined as a period from when a certain scanning line is selected until the next scanning line is selected.
  • One vertical scanning period in the liquid crystal display device is one frame period in the case of a signal for non-interlace driving, and corresponds to one field period in the case of a signal for interlace driving.
  • each vertical scanning period the difference (period) between the time when a certain scanning line is selected and the time when the next scanning line is selected is referred to as one horizontal scanning period (1H).
  • the liquid crystal display device shown in FIG. 1 is arranged in a matrix (rp, cq) having a plurality of rows (l to rp) and a plurality of columns (l to cq), and each pixel P (
  • p, q) (where l ⁇ p ⁇ rp, 1 ⁇ q ⁇ cq) has two subpixels SPa (p, q) and SPb (p, q) will be described.
  • Figure 1 shows the signal lines S—Cl, S—C2, S—C3, S-C4- ⁇ 'S—Ccq, scan lines G—Ll, G—L2, G—L3,.
  • Capacitance lines CS—A and CS—B and a part of the relative arrangement of each pixel P (p, q) and the subpixels SPa (p, q) and SPb (p, q) that make up each pixel (8 (Row 6 columns) is shown schematically.
  • one pixel P (p, q) has subpixels SPa (p, q) and SPb (p, q) above and below the scanning line G — Lp that penetrates horizontally around the center of the pixel. q). That is, the subpixels SPa (p, q) and SPb (p, q) are arranged in the column direction in each pixel.
  • One of the auxiliary capacitance electrodes (not shown) of each subpixel SPa (p, q) and SPb (p, q) is connected to the adjacent auxiliary capacitance wiring CS-A or CS-B.
  • the signal line S—Cq is supplied to each pixel P (p, q) according to the display image (also referred to as “display signal voltage” or “data signal voltage”).
  • the signal voltage is supplied to the TFT elements (not shown) included in the subpixels (pixels) on the right side of each signal line so as to extend vertically (in the column direction).
  • the configuration shown in FIG. 1 is a configuration in which one sub-capacitance wiring or one scanning line is shared by two subpixels, and has the advantage that the aperture ratio of the pixel can be increased.
  • FIG. 2 is an equivalent circuit diagram of a certain region of the liquid crystal display device having the pixel arrangement shown in FIG. is there.
  • This liquid crystal display device has pixels arranged in a matrix having rows and columns, and each pixel has two sub-pixels.
  • Each sub-pixel symbols A and B indicate two sub-pixels
  • the liquid crystal capacitor is composed of a sub-pixel electrode, a counter electrode ComLC, and a liquid crystal layer provided between them.
  • the auxiliary capacitor is composed of an auxiliary capacitor electrode, an insulating film, an auxiliary capacitor counter electrode (ComCSA-n, Co mCSB—n).
  • the two sub-pixels are connected to a common signal line (source bus line) SBL-m via the corresponding TFTA-n, m and TFTB-n, m.
  • TFTA-n, m and TFTB-n, m are on / off controlled by the scanning signal voltage supplied to the common scanning line (gate bus line) GBL-n, and when two TFTs are in the on state
  • the display signal voltage is supplied from the common signal line to the subpixel electrode and the auxiliary capacitance electrode of each of the two subpixels.
  • auxiliary capacitor counter electrode of the two sub-pixels is connected to the auxiliary capacitor main line (CS main line) CS VtypeRl via the CS bus line (CSBL), and the other auxiliary capacitor counter electrode is connected to the auxiliary capacitor main electrode.
  • the CS bus lines corresponding to the sub-pixels of the pixels in the row adjacent in the column direction are electrically common to each other. Specifically, the CS bus line CSBL corresponding to n rows of sub-pixels CLCB—n, m, and the CS bus line CSBL corresponding to sub-pixels CLCA—n + 1, m of pixels in rows adjacent to this in the column direction Is the point that is electrically common
  • FIG. 3A and FIG. 3B show the period and phase of the vibration voltage supplied to the CS bus line with reference to the voltage waveform of the gate bus line, and the voltage of each subpixel electrode.
  • the liquid crystal display device reverses the direction of the electric field applied to the liquid crystal layer of each pixel at regular time intervals (for example, every vertical scanning period), so two types of driving corresponding to the direction of each electric field are performed. It is necessary to think about the voltage waveform. These two driving states are shown in Figures 3A and 3B, respectively.
  • VSBL-m represents the waveform of the display signal voltage (source signal voltage) supplied to the m source bus lines SBL-m
  • VGBL-n etc. represents the gates in the n rows.
  • the waveform of the scanning voltage (gate signal voltage) supplied to the bus line GBL—n is shown.
  • VCSVt ypeRl and VCSVtypeR2 show the waveform of the oscillation voltage as the auxiliary capacitor counter voltage supplied to the CS trunk lines CSVtypeRl and CSVtypeR2, respectively.
  • VPEA_m , n and VPEB—m, n indicate the voltage waveform of the liquid crystal capacitance of each sub-pixel! /
  • the second point to be noted in FIG. 3A and FIG. 3B is that the phases of VCSVtypeRl and VCSVtypeR2 are as follows. First, paying attention to the phase between the CS trunk lines, VCSVtyp eR2 is delayed in phase by 0.5H from VCSVtypeRl. Next, paying attention to the voltage of the CS trunk line and the voltage of the gate bus line, the phase of the voltage of the CS trunk line and the voltage of the gate bus line is as follows. According to Figs. 3A and 3B, the time at which the voltage of the gate bus line corresponding to each CS trunk line changes from VgH to VgL coincides with the time at the center of each flat portion of the CS trunk line voltage. That is, the value of Td shown in FIGS. 3A and 3B is 0.25H time. However, even in other cases, it is sufficient that the value of Td is larger than OH and shorter than 0.5 H hours.
  • the explanation regarding the period and phase of the voltage of the CS trunk line is based on FIGS. 3A and 3B.
  • the voltage waveform of the CS trunk line is not limited to this, and if one of the following two conditions is satisfied: Good.
  • the first condition is that VCSVtypeRl is the first voltage change after the voltage of any corresponding gate bus line changes to VgH force VgL, and VCSVtypeR2 is the voltage of any corresponding gate bus line. After the voltage changes from VgH to VgL, the first voltage change is a voltage decrease.
  • the second condition is that VCSVty peRl is the first voltage change is voltage decrease after the voltage of any corresponding gate bus line changes from VgH to VgL, and VCSVtypeR2 is the voltage of any corresponding gate bus line. After the voltage changes from VgH to VgL, the first voltage change is the voltage increase.
  • FIG. 4A and FIG. 4B collectively show the driving state of the liquid crystal display device.
  • the driving state of the liquid crystal display is also different in the polarity of the driving voltage of each sub-pixel as in FIGS. 3A and 3B. Shown separately for each case. 4A corresponds to the drive voltage waveform of FIG. 3A, and the drive state of FIG. 4B corresponds to the drive voltage waveform of FIG. 3B.
  • FIG. 4A and FIG. 4B show driving of pixels (6 columns from m columns to m + 5 columns) among a plurality of pixels arranged in a matrix (8 columns from n rows to n + 7 rows).
  • FIG. 5 is a diagram schematically showing a state, and each pixel has sub-pixels having different luminances, that is, sub-pixels marked “bright” and sub-pixels marked “dark”. These figures are basically equivalent to Figure 1 shown above.
  • FIG. 4A and FIG. 4B What should be noted in FIG. 4A and FIG. 4B is the ability to satisfy the requirements for an area gradation display panel. The following five points are necessary for an area gradation display panel.
  • one pixel is composed of a plurality of sub-pixels having different luminances.
  • the luminance order of the sub-pixels having different luminances is constant regardless of the time.
  • the sub-pixels having different luminances are precisely arranged.
  • pixels having different polarities in units of pixels are densely arranged in an arbitrary vertical scanning period (hereinafter referred to as "frame").
  • the subpixels are densely arranged in units of subpixels, such as the luminance order, in particular, the brightness of the brightest V ⁇ subpixel units, etc.
  • one pixel is composed of two sub-pixels with different luminance.
  • the pixel in the n-th row and the m-th column is composed of a high luminance marked “bright”, a sub-pixel and a low luminance marked “dark”, and a sub-pixel. Therefore, the first requirement is satisfied.
  • This liquid crystal display device alternately displays two display modes with different driving states at regular intervals. Comparing FIG. 4A and FIG. 4B showing driving states corresponding to the two display modes, the luminance is high, the luminance of the sub-pixel is low, and the position of the sub-pixel matches. Therefore, the second requirement is satisfied.
  • the third requirement is verified.
  • sub-pixels having different luminance orders that is, sub-pixels marked “bright” and sub-pixels marked “dark” are arranged in a pine pattern.
  • display problems such as a decrease in resolution due to the use of subpixels having different luminances were invisible. Therefore, the third requirement is satisfied. It is.
  • FIG. 4A and FIG. 4B pixels having different polarities are arranged in a pine pattern. Specifically, for example, in FIG. 4A, if attention is paid to a pixel in n + 2 rows and m + 2 columns, the polarity of this pixel is “+”, and the polarity from this pixel to each pixel in the row direction and the column direction is “+”. “I” and “+”. In addition, when the fourth requirement is satisfied! /, In a liquid crystal display device, when the driving polarity of each pixel is switched between “+” and “—”, flickering of display called flicker is observed. Possible force According to a visual check of this liquid crystal display device, there was no flicker. Therefore, the fourth requirement is satisfied.
  • the drive polarity is inverted every two subpixel rows, that is, one pixel width.
  • the luminance rank symbol power of the sub-pixels of m + l, m + 3, and m + 5 columns is “bright”, and all the polarity inversion symbols are “-”.
  • the sub-pixel brightness rank symbol power of the m, m + 2, and m + 4 columns is “bright”, and all the polarity inversion symbols are “1”.
  • n + 1 1—B row the subordinate pixel brightness rank symbol power of m + l, m + 3, m + 5 is “bright”, and all the polarity inversion symbols are “+”.
  • n + 2—A row the sub-pixels in the m, m + 2, and m + 4 columns have the brightness rank symbol “bright”, and all the polarity inversion symbols are “+”! / Speak.
  • flickering of the display called flicker synchronized with the drive polarity of each pixel being switched between “ya” and “one” is observed. According to a visual check of the liquid crystal display device, no flicker was observed. Therefore, the fifth requirement is satisfied.
  • the amplitude VCSpp of the CS voltage was determined from OV (that is, a typical liquid crystal display device that does not perform multi-pixel display).
  • OV that is, a typical liquid crystal display device that does not perform multi-pixel display.
  • the VLCaddpp value is 0.5 times the threshold voltage of the liquid crystal display device in a typical drive (VCSpp is assumed to be OV). Configure VCSpp to double The case was the best.
  • the liquid crystal display device described above is a liquid crystal display device in which viewing angle characteristics are improved by performing multi-pixel display by applying an oscillating voltage to the auxiliary capacitor counter electrode.
  • the oscillation period of the oscillation voltage applied to the storage capacitor counter electrode is equal to the horizontal scanning period (or may be shorter than the horizontal scanning period). In this way, the oscillation cycle of the oscillating voltage supplied to the CS bus line is short, a large liquid crystal display device with a large load capacity and resistance of the CS bus line, or a high-definition liquid crystal display device with a short horizontal scanning period and a vertical display. It is relatively difficult to perform multi-pixel display on a high-speed driving liquid crystal display device in which the scanning period and horizontal scanning period are shortened.
  • FIG. 5A is a diagram schematically showing a configuration for supplying an oscillating voltage to the CS bus line in the liquid crystal display device described above.
  • the oscillating voltage is supplied from the CS trunk line to the multiple CS bus lines provided on the LCD panel.
  • the CS trunk line is supplied with oscillating voltage from the CS bus line voltage generation circuit via connection points ContPl and P2, ContP3 and ContP4.
  • connection points ContPl and P2, ContP3 and ContP4 When the liquid crystal display panel becomes larger, the distance between the pixel located at the center of the display panel and the connection points ContPl to ContP4 becomes longer, and the load impedance during this time cannot be ignored.
  • the main components of load impedance are the liquid crystal layer capacitance (CLC) and auxiliary capacitance (CCS) that compose the pixel, the CS bus line resistance RCS, and the CS trunk line resistance Rmi ki.
  • this load impedance can be considered as a low-pass filter composed of these capacitors and resistors as schematically shown in FIG. 5 (b).
  • This load impedance value is a function of the location on the liquid crystal display panel, and is a function of the distance from the connection point, eg, ContactPl, ContactP2, ContactP3, and ContactP4. Specifically, the load impedance is small in the vicinity of the connection point. The load impedance increases as the distance from the connection point increases.
  • the CS bus line voltage generated by the oscillating voltage generation circuit is affected by the load of the CS bus line approximated by the CR low-pass filter, so that the waveform is blunt on the CS bus line, and The degree of the waveform dullness varies depending on the location in the panel.
  • the liquid crystal display device for multi-pixel display uses the voltage waveform of each sub-pixel electrode as an oscillating voltage depending on the oscillating voltage of the CS bus line, and changes the effective voltage depending on the oscillating waveform of the CS bus line voltage.
  • the structure and driving method are used. Therefore, when the CS bus line voltage waveform varies depending on the location, there arises a problem that the effective voltage of the subpixel electrode also varies depending on the location. In other words, when the CS bus line voltage waveform dullness varies from place to place, the display brightness varies from place to place, causing problems when uneven display brightness occurs.
  • One of the main features of the liquid crystal display device according to the present invention is to improve this display luminance unevenness by lengthening the oscillation cycle of the CS bus line. This will be described below.
  • FIG. 6 and 7 schematically show the oscillation voltage waveform of the sub-pixel electrode when the CS load is constant.
  • the subpixel electrode voltage when the CS bus line voltage is not an oscillating voltage is “OV”
  • the amplitude of the subpixel electrode voltage oscillation caused by the oscillation of the CS bus line voltage is “IV”.
  • Figures 6 (a) to (e) show the case where the CS voltage waveform is not blunted, that is, the CR time constant of the CR low-pass filter is "OH”.
  • Figures 7 (a) to (e) show the CR low-pass filter. The waveform dullness corresponding to the case where the CR time constant of the filter is “0.2H” is schematically shown.
  • FIGS. 6 (a) to 6 (e) and FIGS. 7 (a) to 7 (e) show cases where the vibration period of each waveform is 1H, 2H, 4H, and 8H, respectively.
  • FIG. 8 shows the relationship between the average value and effective value of the oscillation voltage calculated based on the waveform of FIG. 7 and the oscillation cycle of the CS bus line voltage (one scale corresponds to one horizontal scanning period: 1H). ing.
  • the oscillation period of the oscillating voltage of the CS bus line is set to 8 times the CR time constant of the CS bus line (approximate value of the load impedance of the CS bus line), the effect of waveform dullness can be significantly reduced.
  • the oscillation period of the oscillating voltage of the CS bus line is set to 8 times the CR time constant of the CS bus line (approximate value of the load impedance of the CS bus line)
  • the effect of waveform dullness can be significantly reduced.
  • the display luminance unevenness due to the waveform dullness on the CS bus line can be reduced by increasing the oscillation cycle of the oscillation voltage of the CS bus line.
  • the oscillation cycle of the oscillation voltage of the CS bus line is more than 8 times the CR time constant of the CS bus line (approximate value of the load impedance of the CS bus line)
  • the effect of waveform dullness can be significantly reduced. .
  • the present invention provides a preferred form of the structure and driving method of a liquid crystal display device capable of extending the oscillation period of the oscillating voltage applied to the CS bus line.
  • suitable configurations are roughly divided into two types, called Typel and Typell, respectively.
  • the liquid crystal display device is a pixel in the same column in a matrix-driven liquid crystal display device, and the sub-pixels of pixels adjacent to each other in the column direction have different luminance orders.
  • the CS bus lines corresponding to the pixels are electrically independent. That is, the CS bus lines of the first subpixel in the nth row and the second subpixel in the (n + 1) th row are electrically independent.
  • pixels in the same column in a matrix-driven liquid crystal display device are pixels driven by the same signal line (typically a source bus line).
  • pixels adjacent in the column direction in a matrix-driven liquid crystal display device are selected at adjacent times in a group of scanning lines (typically gate bus lines) sequentially selected on the time axis.
  • the electrically independent CS trunk line type can be L type
  • the CS bus line oscillation cycle can be L times the horizontal running period.
  • the number of electrically independent CS trunks is greater than eight times the horizontal scan period divided by the CR time constant that approximates the maximum load impedance of the CS bus line. It is preferable that Further, as will be described later, it is more preferable that the number is larger than the value of 8 times and is an even number.
  • the number of electrically independent CS trunk lines (L types) may be expressed as the number of electrically independent CS trunk lines (L).
  • the number of electrically equivalent CS trunks does not change even if electrical equivalent CS trunks are provided on the left and right sides of the panel.
  • the above-mentioned area gradation is obtained by setting the oscillation cycle of the oscillation voltage of the CS bus line to four times the horizontal scanning period.
  • An example of a liquid crystal display device that achieves display will be described. The description will be given with reference to the following points.
  • the first point is the configuration of the liquid crystal display device centered on the connection between the auxiliary capacitor counter electrode of the auxiliary capacitor connected to each subpixel and the CS bus line, and the second point is based on the voltage waveform of the gate bus line.
  • the third point describes the driving and display states of each sub-pixel in this embodiment.
  • FIG. 9 is a diagram schematically showing an equivalent circuit of the liquid crystal display device of the embodiment having the Typel configuration, and corresponds to FIG. Common components are denoted by common reference numerals, and description thereof is omitted here.
  • the liquid crystal display device in FIG. 9 has four electrically independent CS trunk lines CS VtypeAl to A4, and the connection state between each CS trunk line and the CS bus line is shown in FIG. And different.
  • the first point to note in FIG. 9 is that the adjacent subpixels of the pixels in the row adjacent in the column direction (for example, subpixels corresponding to CLCB—n, m and CLCA—n + 1, m).
  • the CS bus lines corresponding to are electrically independent of each other. Specifically, for example, the CS bus line CSBL—B—n corresponding to n rows of subpixels CLCB_n, m, and the pixel subpixels CLCA—n + 1, m of rows adjacent thereto in the column direction.
  • the corresponding CS bus line CSBL—A—n + 1 is electrically independent.
  • each CS bus line has four CS trunk lines (CSVtypeAl, CSVtypeA2, CSVtypeA3, CSVtypeA4) at the end of the panel. is there. That is, in the liquid crystal display device of this embodiment, there are four types of electrically independent CS trunk lines.
  • the third point to be noted in Fig. 9 is the connection state between each CS bus line and the four CS trunks, that is, the arrangement of the electrically independent CS trunks in the column direction.
  • the trunk lines connected to CS trunk lines CSVtypeAl, CSVtypeA2, CSVtypeA3 and CSVtypeA4 are as shown in Table 1 below. [0102] [Table 1]
  • CS bus line sets connected to each of the four main lines shown in Table 1 above are four types of electrically independent CS bus line sets.
  • FIG. 10A and FIG. 10B show the CS bus line oscillation period and phase and the voltage of each sub-pixel electrode with reference to the voltage waveform of the gate bus line.
  • Figures 10A and 10B correspond to Figures 3A and 3B above. Common reference numerals are denoted by the same reference numerals, and description thereof is omitted here.
  • liquid crystal display devices invert the direction of the electric field applied to the liquid crystal layer of each pixel at regular intervals, so it is necessary to consider two types of drive voltage waveforms corresponding to the direction of each electric field. These two driving states are shown in FIGS. 10A and 1OB, respectively.
  • Fig. 10A and Fig. 10B The first point to note in Fig. 10A and Fig. 10B is that the voltage of CSVtypeAl, CSVtypeA2, CS VtypeA3, CSVtypeA4 VCSVtypeAl, VCSVtypeA2, VCSVtypeA3, and VCSVtypeA4 all have a period of four times the horizontal scanning period. (4H).
  • the second point to be noted in FIGS. 10A and 10B is that the phases of VCSVtypeAl, VCSVtypeA2, VCSVtypeA3, and VCSVtypeA4 are as follows. First, paying attention to the phase between CS trunk lines, VCSVtypeA2 is 2H hours behind VCSVtypeAl, VCSVtypeA3 is 3H hours behind VCSVtypeAl, and VCSVtypeA4 is 1H hours behind VCSVtypeAl. Yes. Next, CS trunk Paying attention to the voltage of the line and the voltage of the gate bus line, the phase of the voltage of the CS trunk line and the voltage of the gate bus line is as follows! According to FIGS.
  • the gate bus line corresponding to each CS trunk line is a CS trunk line and gate bus to which a CS bus line connected to the same subpixel electrode is connected via an auxiliary capacitor CS and a TFT element. Line.
  • the gate bus lines and CS bus lines corresponding to each CS trunk line in this liquid crystal display device are as shown in Table 2 below.
  • the first condition is that VCSVtypeAl has a corresponding gate pass line voltage change from VgH to VgU, then the first voltage change is a voltage increase, and VCSVtypeA2 has a corresponding gate bus line voltage from VgH. After changing to VgL, the first voltage change is a voltage decrease, and VCSVtype A3 has a corresponding gate bus line voltage from VgH to VgL The first voltage change is a voltage decrease after changing to, and VCSVtypeA4 is that the first voltage change is a voltage increase after the corresponding gate bus line voltage changes to VgH force VgL. This condition corresponds to the drive voltage waveform shown in FIG. 10A.
  • the second condition is that the voltage of the corresponding gate bus line changes from VgH to VgL after VCSVtypeAl changes from VgH to VgL, and the voltage change from VCSVtypeA2 corresponds to VgH.
  • the first voltage change is voltage increase
  • VCSVtypeA3 changes the corresponding gate bus line voltage from VgH to VgL
  • the first voltage change is voltage increase
  • VCSVtypeA4 corresponds
  • the first voltage change is a voltage decrease.
  • This condition corresponds to the drive voltage waveform in FIG. 10B.
  • the waveforms shown in FIGS. 10A and 10B are preferably used.
  • the duty ratio of vibration is constant.
  • the amplitude of vibration can be made constant, and the drive circuit can be simplified. This is because the amount of change in the voltage applied to the liquid crystal layer, which changes when the CS bus line voltage is set as the vibration voltage, depends on the amplitude of vibration and the duty ratio of vibration. Therefore, the vibration amplitude can be made constant by making the vibration duty ratio constant. For example, the duty ratio is set to 1: 1.
  • FIGS. 10A and 10B there is an oscillating voltage (an oscillating voltage having an opposite phase) that is 180 degrees out of phase with respect to an arbitrary oscillating voltage.
  • the four types of CS trunks that are electrically independent from each other are composed of pairs (four in two pairs) that supply oscillating voltages that are 180 degrees out of phase with each other.
  • the amount of current flowing through the counter electrode constituting the liquid crystal capacitor can be minimized, so that the drive circuit connected to the counter electrode can be simplified.
  • FIG. 11A and FIG. 11B collectively show the driving state of the liquid crystal display device of the present embodiment.
  • the driving state of the liquid crystal display is also the driving voltage of each sub-pixel as in FIGS. 10A and 10B. Two cases with different polarities are shown separately.
  • the driving state of FIG. 11A corresponds to the driving voltage waveform of FIG. 10A
  • the driving state of FIG. 11B corresponds to the driving voltage waveform of FIG. 10B.
  • FIG. 11A and FIG. 11B correspond to FIG. 4A and FIG.
  • FIG. 11A and FIG. 11B What should be noted in FIG. 11A and FIG. 11B is the ability to meet the requirements for an area gradation display panel. The following five requirements necessary for an area gradation display panel will be verified.
  • one pixel is composed of a plurality of sub-pixels having different luminances in a halftone display state.
  • the luminance order of the sub-pixels having different luminances is constant regardless of the time.
  • the sub-pixels having different luminances are precisely arranged.
  • pixels having different polarities in units of pixels are densely arranged.
  • one pixel is composed of two sub-pixels having different luminances.
  • a pixel in the n-th row and the m-th column is composed of a high-intensity sub-pixel with luminance indicated as “bright” and a low-intensity sub-pixel indicated with “dark”. Therefore, the first requirement is satisfied.
  • the liquid crystal display device of the present embodiment alternately displays two display modes with different driving states at regular intervals. Comparing FIG. 11A and FIG. 11B showing driving states corresponding to the two display forms, the positions of the high-luminance sub-pixel and the low-luminance sub-pixel coincide with each other. Therefore, the second requirement is satisfied.
  • n + 1-A row the subpixels in the m, m + 2, and m + 4 columns have the luminance rank symbol power ⁇ bright ”, and all the polarity inversion symbols are“ one ”, and further below
  • n + 1—B the luminance rank symbols of the subpixels in columns m + 1, m + 3, and m + 5 are “bright”, and all the polarity inversion symbols are “+”, and n + below that
  • the luminance rank symbol power of sub-pixels in columns m, m + 2, and m + 4 is “bright”, and the polarity inversion symbols of all of them are “+”.
  • the CS voltage amplitude VCSpp was OV (corresponding to a typical liquid crystal display device not according to the present invention).
  • the VLCaddpp value is 0.5 to 2 times the threshold voltage of the liquid crystal display device with typical driving (VCSp p is set to OV)
  • the liquid crystal display device of the present embodiment applies an oscillating voltage to the storage capacitor counter electrode.
  • the oscillation period of the oscillating voltage applied to the auxiliary capacitor counter electrode is four times the horizontal scanning period.
  • it can be applied to large liquid crystal display devices with large CS bus line load capacity and resistance, high-definition liquid crystal display devices with short horizontal scanning periods, and high-speed liquid crystal display devices with short vertical scanning and horizontal scanning periods.
  • the area gradation display can be easily performed.
  • the above-described area gradation display is achieved by setting the oscillation cycle of the oscillation voltage of the CS bus line to be twice as long as one horizontal scanning period.
  • the explanation will be made with reference to the following points.
  • the first point is the configuration of the liquid crystal display device centering on the connection form of the auxiliary capacitor counter electrode of the auxiliary capacitor connected to each subpixel and the CS nose line, and the second point is based on the voltage waveform of the gate bus line.
  • the third point describes the driving and display states of each sub-pixel in this embodiment.
  • FIG. 12 is a diagram schematically showing an equivalent circuit of another liquid crystal display device having the Typel configuration of the present invention, and corresponds to FIG. 9 for the previous liquid crystal display device. Common components are denoted by common reference numerals, and description thereof is omitted here.
  • the liquid crystal display device of FIG. 12 differs from the liquid crystal display device of FIG. 9 in that it has two electrically independent CS trunk lines CSVtypeBl and B2, and in the state of connection between each CS trunk line and the CS bus line.
  • the first point to be noted in FIG. 12 is that the CS bus lines corresponding to the adjacent subpixels of the pixels in the row adjacent in the column direction are electrically independent from each other. Specifically, it corresponds to the CS bus line CSBL—B—n corresponding to n rows of sub-pixels CLCB—n, m, and the sub-pixel CLCA—n + 1, m of pixels of rows adjacent to this in the column direction.
  • the CS bus line CSBL—A—n + 1 is electrically independent.
  • each CS bus line (CSBL) is connected to two CS trunk lines (CSVtypeBl, CSVtypeB2) at the end of the panel.
  • CS trunk lines CSVtypeBl, CSVtypeB2
  • the third point to pay attention to in Fig. 12 is the connection state between each CS bus line and two CS trunk lines, In other words, it is an array of electrically independent CS bus lines in the column direction.
  • the CS bus lines connected to the CS trunk lines CSVtypeBl and CSVtypeB2 are as shown in Table 3 below.
  • the CS bus line set connected to each of the two trunk lines shown in Table 3 above is a set of two electrically independent CS bus lines.
  • FIG. 13A and FIG. 13B show the oscillation cycle and phase of the CS bus line and the voltage of each sub-pixel electrode with reference to the voltage waveform of the gate bus line.
  • 13A and 13B correspond to FIGS. 10A and 10B of the previous embodiment.
  • Common reference numerals are denoted by the same reference numerals, and description thereof is omitted here.
  • the liquid crystal display device since the liquid crystal display device reverses the direction of the electric field applied to the liquid crystal layer of each pixel at regular time intervals, it is necessary to consider two types of drive voltage waveforms corresponding to the direction of each electric field. These two types of driving states are shown in FIGS. 13A and 13B, respectively.
  • the second point to be noted in FIG. 13A and FIG. 13B is that the phases of VCSVtypeB1 and VCSVtypeB2 are as follows. First, paying attention to the phase between CS trunk lines, VCSVtypeB2 is delayed in phase by 1H from VCSVtypeBl. Next, paying attention to the voltage of the CS trunk line and the voltage of the gate bus line, the phase of the voltage of the CS trunk line and the voltage of the gate bus line is as follows. According to FIGS. 13A and 13B, the time at which the gate bus line voltage corresponding to each CS trunk line changes from VgH to VgL coincides with the time at the center of each flat portion of the CS trunk line voltage. That is, Td shown in Fig. 13A and Fig. 13B The value is 0.5H hours. However, even in other cases, it is larger than Td's value power and shorter than 1H hours, but only within the range.
  • the gate pass line corresponding to each CS trunk line is the CS trunk line and the gate bus line to which the CS pass line connected to the same subpixel electrode via the auxiliary capacitor CS and the TFT element is connected. It is.
  • the gate bus lines and CS bus lines corresponding to the respective CS trunk lines in this liquid crystal display device are as shown in Table 4 below.
  • the first condition is that VCSVtypeBl is the first voltage change after the corresponding gate bus line voltage is changed from VgH to VgL, and VCSVtypeB2 is from the corresponding gate pass line voltage force VgH. After changing to VgL, the first voltage change is a voltage decrease.
  • Figure 13A meets this condition.
  • the second condition is that VCSVtypeBl is the first voltage change is voltage decrease after the corresponding gate bus line voltage changes from VgH to VgL, and VCSVtypeB2 is from the corresponding gate pass line voltage SVgH. After changing to VgL, the first voltage change is a voltage increase.
  • Figure 13B meets this condition.
  • FIGS. 14A and 14B summarize the drive states of the liquid crystal display device of the present embodiment.
  • the driving state of the liquid crystal display device of this embodiment is also shown separately in two cases in which the polarity of the driving voltage of each subpixel is different.
  • the drive state in Fig. 14A corresponds to the drive voltage waveform in Fig. 13A
  • the drive state in Fig. 14B corresponds to the drive voltage waveform in Fig. 13B. Yes.
  • FIGS. 14A and 14B correspond to FIGS. 11A and 11B for the liquid crystal display device of the embodiment described above.
  • FIG. 14A and FIG. 14B are the ability to satisfy the requirements for an area gradation display panel. The following five points are necessary for an area gradation display panel.
  • one pixel is composed of a plurality of sub-pixels having different luminances in a halftone display state.
  • the luminance order of the sub-pixels having different luminances is constant regardless of the time.
  • the sub-pixels having different luminances are precisely arranged.
  • pixels having different polarities in units of pixels are densely arranged.
  • one pixel is composed of two sub-pixels having different luminances.
  • a pixel in the n-th row and the m-th column is composed of a high-intensity subpixel having a luminance indicated as “bright” and a low-intensity subpixel having a luminance indicated as “dark”. Therefore, the first requirement is satisfied.
  • the liquid crystal display device of the present embodiment alternately displays two display modes with different driving states at regular intervals. Comparing FIG. 14A and FIG. 14B showing driving states corresponding to the two display forms, the positions of the sub-pixels with high luminance and the sub-pixels with low luminance coincide. Therefore, the second requirement is satisfied.
  • n + 1 1 A row below the subpixels in the m, m + 2, and m + 4 columns, the luminance ranking symbol power is “bright”, and all the polarity inversion symbols are “one”, and further below
  • row n + 1-B the luminance rank symbols of the sub-pixels in columns m + 1, m + 3, and m + 5 are “bright”, and all the polarity inversion symbols are “+”.
  • row n + 2—A the luminance rank symbol power of the subpixels in the m, m + 2, and m + 4 columns is “bright”, and all the polarity inversion symbols are “+”.
  • the inventors observed the liquid crystal display device of the present embodiment described above while changing the CS voltage amplitude VCSpp, and found that the CS voltage amplitude VCSpp was OV (typical in which area gradation display was not performed).
  • the effect of improving the viewing angle characteristics such as the suppression of the white floating phenomenon during oblique observation was observed.
  • the VCSpp value was further increased, problems occurred when the display contrast decreased. Therefore, it is necessary to set the value of VCSpp within a range where this problem does not occur and a sufficient viewing angle improvement effect can be obtained.
  • VLCaddpp value is 0% of the threshold voltage of the liquid crystal display device in a typical drive (V CSpp is set to OV). VCS to be 5 to 2 times When PP was set, it was the best.
  • a liquid crystal display device having a Typel configuration is a liquid crystal display device in which viewing angle characteristics are improved by performing multi-pixel display by applying an oscillating voltage to the auxiliary capacitor counter electrode.
  • the oscillation period of the oscillating voltage applied to the auxiliary capacitor counter electrode can be doubled in the horizontal scanning period.
  • it can be applied to large-sized liquid crystal display devices with large CS bus line load capacity and resistance, high-definition liquid crystal display devices with short horizontal scanning periods, and high-speed liquid crystal display devices with short vertical scanning periods and horizontal scanning periods.
  • the multi-pixel display can be easily performed.
  • the number (types) of electrically independent CS trunk lines is four and two, but the electric lines in the liquid crystal display device having the Typel configuration of the present invention are exemplified.
  • the number (types) of independent CS trunk lines is not limited to these, and may be 3, 5, or 6 or more.
  • the number L of electrically independent CS trunks is preferably an even number. This is because, as described above, when the electrically independent CS trunk lines are configured by pairs that supply oscillating voltages that are 180 degrees out of phase with each other (that is, L is an even number), they are opposed to each other to form a liquid crystal capacitor. This is because the amount of current flowing through the electrode can be minimized.
  • a sub-capacitor wiring CSBL—A-n where the sub-capacitor counter electrode of the first sub-pixel of a pixel belonging to the n-th row of an arbitrary column is connected is defined as n-row.
  • auxiliary capacitance wiring connected to the auxiliary capacitance counter electrode is represented by CSBL_B_n and k is a natural number (including 0),
  • CSBL A n + (LZ2) — 2+ (LZ2) 'k is connected to the L3 auxiliary capacity trunk
  • CSBL— B— n + (L / 2) 2+ (L / 2) 'k is connected to the L2 auxiliary trunk
  • CSBL— A— n + (L / 2)-1 + (L / 2)' k Is connected to the L1 auxiliary capacity trunk
  • CSBL—B—n + (L / 2)-1 + (L / 2), k is connected to the Lth auxiliary capacity trunk.
  • auxiliary capacitance line CSBL—An in which a row composed of a plurality of pixels is n rows, and the auxiliary capacitance counter electrodes of the first sub-pixels of pixels belonging to the n rows of an arbitrary column are connected.
  • the auxiliary capacitance wiring connected to the auxiliary capacitance counter electrode of 2 subpixels is represented by CSBL—B—n, and k is a natural number (including 0)
  • CSBL— A— n + L'k and CSBL— B _n + (L / 2) + L'k are connected to the first auxiliary capacitance trunk line
  • CSBL—B—n + L ⁇ k and CSBL—A_n + (L / 2) + L'k are connected to the second auxiliary capacity trunk line
  • CSBL—A—n + l + L'k and CSBL._B_n + (LZ2) + 1 + L'k are connected to the 3rd auxiliary capacity trunk,
  • CSBL_B_n + 1 + Lk and CSBL-A_n + (LZ2) + 1 + L'k are connected to the 4th auxiliary capacity trunk line
  • CSBL— A— ⁇ + 2 + L'k and CSBL._B_n + (L / 2) + 2 + L'k are connected to the 5th auxiliary capacity trunk line,
  • CSBL_B_n + 2 + L ⁇ k and CSBL- A_n + (L / 2) + 2 + L'k are connected to the 6th auxiliary capacity trunk line
  • CSBL— A— ⁇ + 3 + L'k and CSBL._B_n + (L / 2) + 3 + L'k are connected to the 7th auxiliary capacity trunk line,
  • CSBL_B_n + 3 + L ⁇ k and CSBL-A n + (LZ2) + 3 + L'k are connected to the 8th auxiliary capacity trunk line
  • CSBL—A—n + (L / 2) —2 + L'k and CSBL—B—n + L—2 + L'k are connected to the L-3 auxiliary capacity trunk,
  • CSBL—B—n + (L / 2) —2 + L'k and CSBL—A—n + L—2 + L'k are connected to the L-2 auxiliary capacity trunk,
  • CSBL—A—n + (L / 2) —1 + L ⁇ k and CSBL—B—n + L—1 + L'k are connected to the L-1 auxiliary capacity trunk,
  • CSBL—B—n + (LZ2) —1 + L'k and CSBL—A—n + L—1 + L'k should be connected to the Lth auxiliary capacity trunk.
  • a multi-pixel liquid crystal display device that greatly improves white floating characteristics during oblique observation can be used as a large liquid crystal display device or a high-definition liquid crystal display device.
  • the present invention can be easily applied to a display device, and also to a high-speed liquid crystal display device in which the vertical scanning period and the horizontal scanning period are shortened. This is because if the size of a multi-pixel liquid crystal display device that applies vibration voltage to the CS bus line is increased, the load capacity or load resistance of the CS bus line increases, and the waveform of the CS bus line voltage becomes dull.
  • the CS bus line oscillation period will be shortened, so the influence of waveform dullness will become noticeable, and the change in the effective value of VLCadd will become noticeable in the display screen. This is because there is a problem such as the occurrence of display unevenness. These problems can be improved by increasing the period of the oscillating voltage applied to the CS bus line.
  • the CS bus line corresponding to the adjacent subpixel of the pixel in the adjacent row is electrically common, and two types of electrically independent CS trunk lines are used.
  • the oscillation cycle of the CS bus line voltage is 1H
  • the CS bus line corresponding to the adjacent sub-pixel of the pixel in the adjacent row is used.
  • the CS bus line voltage oscillation period is 2H
  • four types of electrically independent CS trunks are used, CS The period of bus line voltage oscillation can be 4H.
  • the CS trunk line corresponding to the adjacent subpixel of the pixel in the adjacent row is electrically independent, and If the electrically independent CS trunk type is L type, the CS bus line voltage oscillation period can be set to L times (LH) of the horizontal scanning period.
  • the number of electrically independent auxiliary capacitor counter electrode sets (the number of electrically independent CS trunk lines) is L.
  • the oscillation period of the oscillation voltage applied to the auxiliary capacitor counter electrode can be set to L times the horizontal scanning period H.
  • the multi-pixel display can be performed even in a large high-definition liquid crystal display device in which the electrical load of the auxiliary capacitor counter electrode wiring is large.
  • the auxiliary capacitor counter electrode must be electrically independent for each sub-pixel constituting the pixel (see, for example, FIG. 9).
  • the pixel aperture ratio decreases.
  • FIG. 15 (a) if a configuration is adopted in which the CS bus line corresponding to each subpixel is arranged so as to cross the center of each subpixel, it can be detected from between adjacent pixels in the column direction.
  • the auxiliary capacitance counter electrode of one subpixel of two pixels adjacent in the column direction is connected to a common CS bus line, and the CS bus line is adjacent in the column direction.
  • the CS bus line can also function as a light-shielding layer, so that the number of CS bus lines can be reduced compared to the configuration of Fig. 15 (a) and provided separately.
  • the oscillation period of the oscillation voltage can be 2 ⁇ K ⁇ L times the horizontal scanning period (K is a positive integer).
  • the liquid crystal display device according to the embodiment having the Typell configuration of the present invention is larger than the liquid crystal display device according to the embodiment having the Typel configuration. Is suitable.
  • FIGS. 16A and 16B correspond to FIGS. 4A and 4B described above, respectively, and show driving states in which the directions of the electric fields applied to the liquid crystal layer are opposite to each other.
  • FIG. 16A a configuration for realizing the driving state shown in FIG. 16A will be described.
  • the voltage applied to the source bus line to realize the driving state shown in FIG. 16A is the same as described with reference to FIGS. 3A and 3B.
  • the liquid crystal display device of the following embodiment has n rows between two pixels (the nth row and the (n + 1) th row) adjacent in the column direction.
  • Auxiliary capacitor counter voltage (oscillating voltage) is supplied between the subpixel electrode 18b of the second pixel and the subpixel electrode 18a of the (n + 1) th row to the auxiliary capacitors of the subpixels corresponding to the two subpixel electrodes, respectively.
  • the common CS bus line CSBL is provided, and the CS bus line CSBI ⁇ functions as a light shielding layer that shields light between the pixels on the CSBI ⁇ 3 ⁇ 4th row and the pixels on the (n + 1) th row.
  • the CS bus line CSBL may be disposed so as to partially overlap the subpixel electrodes 18a and 18b with an insulating film interposed therebetween.
  • the number of electrically independent CS trunk lines in which the oscillation period of the oscillation voltage applied to the CS bus line is longer than one horizontal scanning period is set.
  • L L is an even number
  • the oscillation period of the oscillating voltage is 2'K'L times the horizontal scanning period is a positive integer). That is, in the liquid crystal display device according to the embodiment having the Typel configuration of the present invention, the period of vibration of the oscillating voltage is only L times, whereas the liquid crystal display device according to the embodiment having the Typell configuration of the present invention.
  • K is a parameter determined depending on the connection form of each CS trunk line and CS bus line that are electrically independent, and is a common parameter among consecutive CS bus lines that constitute one cycle of the connection form to the CS trunk line. This corresponds to 1Z2 of the number of CS bus lines connected to the CS trunk line (the number of electrically equivalent CS bus lines).
  • Area gradation display (multi-pixel drive) of the liquid crystal display device according to the present invention is such that a pixel is divided into two sub-pixels, and different oscillating voltages (auxiliary capacitor counter voltage) are connected to each sub-pixel. ) To obtain bright and dark subpixels.
  • the bright subpixel is obtained, for example, when the initial change in the oscillating voltage after the TFT is turned off is increased, and the dark subpixel is conversely the oscillating voltage after the TFT is turned off. Obtained when the first change is a decline.
  • the CS bus line of the sub-pixel whose vibration voltage should be increased after the TFT is turned off is connected to a common CS trunk line, and the CS bus line of the sub-pixel whose vibration voltage should be lowered after the TFT is turned off. If is connected to other common CS trunks, the number of CS trunks can be reduced.
  • K is a parameter that indicates the effect of longer period depending on the connection form of the CS bus line to the CS trunk line.
  • Increasing K increases the number of subpixels connected to the common CS trunk line. They are connected to different TFTs, and the TFTs are turned off at different times (a multiple of 1H). Therefore, after the TFT of one subpixel connected to the common CS trunk line is turned off, the time until the oscillation voltage first increases (or decreases) and the TFT of the other subpixel is turned off. Later, the time until the oscillating voltage first increases (or decreases) will be different.
  • K increases, that is, as the number of CS bus lines connected to a common CS trunk line increases, this time difference increases and there is a possibility that it will be perceived as uneven luminance in a line.
  • the above time difference is 5% or less of the number of scanning lines (number of pixel rows) as a guide.
  • K is preferably set so that the time difference is 38H or less.
  • the lower limit value of the period of the oscillating voltage is the waveform described above with reference to FIG. It is set so that luminance unevenness due to the dullness of the image does not occur. For example, in the case of a 45-inch XGA, if the vibration period is 12H or more, there will be no problem due to waveform dullness.
  • the number L of electrically independent CS trunks is set in consideration of the number of oscillating voltage sources (auxiliary capacitor counter electrode drive power supply) and the routing of wiring on the panel (on the TFT substrate).
  • a liquid crystal display device and a driving method thereof according to an embodiment will be described in detail. In the following description, in order to avoid duplication with the description of the previous embodiment, the description will focus on the connection form between the CS bus line and the CS trunk line.
  • FIG. 17 shows the matrix configuration (CS bus line connection configuration) of the liquid crystal display device of the embodiment having the typell configuration
  • FIG. 18 shows the waveforms of signals used for driving the liquid crystal display device.
  • Table 7 shows the connection configuration of FIG.
  • the drive state shown in FIG. 15A is realized by applying an oscillating voltage to the CS bus line at the timing shown in FIG. 18 in the matrix configuration shown in FIG.
  • n 1, 9, 17, ...
  • the CS bus line connected to the CS trunk of Mia and M3a is ⁇ type, and is connected to the CS trunk of M2a and M4a
  • the CS bus line is type 13.
  • the eight consecutive CS bus lines that make up one cycle of the connection form consist of four ⁇ -types (two connected to Mia and two connected to M3a), and four ⁇ -types. Consists of (two connected to M2a and two connected to! 4a)! RU
  • the oscillation period of the oscillation voltage applied to the CS bus line at this time is 8
  • Fig. 19 shows the connection configuration when the number of electrically independent CS trunks is 6, and Fig. 20 shows the drive waveforms at that time.
  • Table 8 shows the connection configuration of FIG.
  • the pair is electrically equal and becomes a CS bus line.
  • the oscillation period of the oscillation voltage applied to the CS bus line at this time is 1
  • Fig. 21 shows the connection configuration when the number of electrically independent CS bus lines is 8, and Fig. 22 shows the drive waveforms at that time.
  • Table 9 shows the connection configuration of FIG.
  • the oscillation period of the oscillation voltage applied to the CS bus line at this time is 1
  • Fig. 23 shows the connection configuration when the number of electrically independent CS bus lines is 10, and Fig. 24 shows the drive waveforms at that time.
  • Table 10 shows the connection configuration of Fig. 23.
  • the pair is electrically equal and becomes a CS bus line.
  • the oscillation period of the oscillation voltage applied to the CS bus line at this time is 2
  • Fig. 25 shows the connection configuration when the number of electrically independent CS bus lines is 12, and Fig. 26 shows the drive waveforms at that time.
  • Table 11 shows the connection configuration of FIG.
  • n 1, 25, 49, ⁇ 'From Table 11, the connection of the CS bus line shown in Fig. 25 is
  • the oscillation period of the oscillation voltage applied to the CS bus line at this time is 2
  • Figure 27 shows the connection configuration for the case where the value of the parameter K is 2 and the number of electrically independent CS bus lines is several.
  • Figure 28 shows the drive waveform.
  • Table 12 shows the connection configuration in Fig. 27.
  • the oscillation period of the oscillation voltage applied to the CS bus line at this time is
  • Fig. 29 shows the connection when the value of the noramer K is 2 and the number of electrically independent CS bus lines is 6, and Fig. 30 shows the drive waveforms.
  • Table 13 shows the connection configuration of FIG.
  • the pair is electrically equal and becomes a CS bus line.
  • the oscillation period of the oscillation voltage applied to the CS bus line at this time is 2
  • connection between the CS trunk line and the CS bus line may follow the rules described above.
  • the CS bus lines of the first and second subpixels of adjacent picture elements are the same force.
  • two electrically equivalent lines corresponding to each subpixel are used. It may be divided into the above CS bus lines.
  • the liquid crystal display device can increase the oscillation period of the oscillation voltage applied to the CS bus line (auxiliary capacitance wiring).
  • the area gradation display technique described in Patent Document 5 can be suitably applied to a large-sized or high-definition liquid crystal display panel.
  • a common CS bus linker can also supply an oscillating voltage to subpixels of pixels adjacent in the column direction. Therefore, by disposing the CS bus line between adjacent pixels in the column direction, it can also be used as a light shielding layer (black matrix: BM).
  • the CS bus line can be used more than the liquid crystal display device of the embodiment having the Typel configuration.
  • the pixel aperture ratio can be improved by omitting a light shielding layer that was separately provided in the Typel liquid crystal display device.
  • Figures 31 (a), (b) and (c) show three typical configurations of Typel Typel-1, Typel-2 and Typel-3
  • Figure 32 (a), (b) and (C) shows three typical configurations of Typell: Typell-1, Typell-2 and Typell-3
  • the gate bus line is indicated by G
  • the gate bus line number is indicated by numbers such as 001 and 002.
  • a pixel (also called “dot”) row is associated with a gate bus line G, and a gate bus line number (such as 001) also indicates a pixel row number.
  • the pixel columns are indicated by a, b and c. Therefore, the pixels in the first row are written as 1 a, 1 b, ⁇ —c..., And the pixels in the first column are written as 1 a, 2 — a, 3 &.
  • the CS bus line is indicated according to its type, that is, connected to the CS trunk line.
  • the CS bus line attached to CS1 is connected to the first CS trunk line CS1, and attached to CS2.
  • the CS bus line is connected to the second CS trunk line CS2.
  • the six configurations shown in Fig. 31 and Fig. 32 are!, Each of which has 10 types of CS trunk lines (that is, CS voltage), and the CS bus lines connected to CS1 to CS10 in order from the top in the figure circulate. Are arranged.
  • Each pixel has two sub-pixels, and each sub-pixel is connected to the auxiliary capacitor counter electrode of the auxiliary capacitor. Is indicated by A and the other is indicated by B.
  • pixel 1—a in the first row in FIG. 31 includes sub-pixel 1 a—A having an auxiliary capacitor connected to CS trunk line CS1, and sub-pixel 1 a—having an auxiliary capacitor connected to CS trunk line CS2.
  • B Of the two subpixels that each pixel has, the subpixels are hatched.
  • the six configuration examples shown in FIGS. 31 and 32 are all arranged in a 1H1 dot inversion drive without flicker being observed!
  • a plurality of electrically independent CS trunks are provided to increase the oscillation period of the oscillation voltage applied to the auxiliary capacitor counter electrode.
  • the waveform dullness of the oscillating voltage is suppressed, but the display quality may deteriorate due to another factor. The reason will be described below.
  • the vertical scanning period (V—Total) of the video signal input to the display device consists of an effective scanning period (V—Disp) for displaying video and a vertical blanking period (V—Blank) for displaying no video.
  • the effective scanning period for displaying video is determined by the display area of the liquid crystal panel (the number of rows of effective pixels), but the vertical blanking period is a period for signal processing. For example, it is different depending on a set maker that manufactures a television receiver.
  • the effective scanning period is 768 X horizontal scanning period (H) (denoted as 768H), but is the vertical blanking period
  • the vertical scanning period (V—Total) is 803H
  • the vertical blanking period is 36H
  • the vertical scanning period (V—Total) is 804H.
  • 1 vertical scanning period There are even cases where the vertical blanking interval is odd and even (for example, 803H and 804H) at intervals.
  • the CS voltage amplitude cycle may be disturbed at the connection between the signal processing of the first frame and the signal processing of the second frame.
  • the CS voltage waveform cycle is disturbed at the connection between the first and second frames! .
  • dark Z light is periodically seen every 5 pixel rows, that is, every 10 CS bus lines (10-phase CS trunk line).
  • dark Z light is periodically seen every 10 pixel rows.
  • V— Total 803H
  • effective display period V— Disp 768H
  • vertical blanking period V—Blank 35H
  • 10 types of CS voltage sometimes called “10-phase” every 5H
  • the first voltage level (here, high level) and the second voltage level (here, low level) are switched and the frame is inverted by 1H dot inversion.
  • Connection diagrams of the equivalent circuit of this liquid crystal display device and the CS trunk line are shown in Figs. 35A and 35B.
  • Figure 36 shows the timing relationship between the CS voltage and the gate voltage (also called the gate bus line voltage or gate signal).
  • connection form shown in FIG. 35A and FIG. 35B corresponds to Typel-1 shown in FIG. 31 (a), and subpixels 1a—A, 1-bA, 1c in the first pixel row ⁇ And 6th row of subpixels 6— a -A, 6-bA, 6—. -8 ''.
  • Pixels 6— a— B, 6— b— B, 6 — c— ⁇ ⁇ are connected to the CS trunk CS2, and sub-pixels 2— a—A, 2—b -A, in the second pixel row 2—c— ⁇ ⁇ and the subpixel 7—a—A, 7—b—A, 7—c— ⁇ ⁇ are connected to the CS trunk CS3.
  • the first CS voltage switching is the second voltage level force switching to the first voltage level. If there is (up), the polarity is inverted in the next frame (frame inversion drive), so after the TFT is turned off at the same timing as the previous frame (for example, 1H from the time the TFT was turned off)
  • the first CS voltage switch is from the first voltage level to the second voltage level (drop).
  • the subpixel (1—a—A, 1—b—A, 1—c—— ⁇ ) and the sixth pixel row (G: 001) of the first pixel row (G: 001) 006) sub-pixels (6—a—A, 6—b—A, 6—c— ⁇ ) are connected to the same CS trunk line CS1, and subpixel 1—a— in the first pixel row A, 1 -cA, ... is because the first CS voltage change after the TFT of the first pixel row is turned off is the second voltage level force (switching to the first voltage level) Become brighter.
  • the pixels in the sixth pixel row are also connected to the same CS trunk line CS1, and the first CS voltage change after the TFT in the sixth pixel row is turned off switches to the first voltage level force second voltage level. Because of the change (descent), the subpixels 6—a—A, 6-cA, ⁇ in the sixth pixel row become brighter (Fig. 37).
  • the sub-pixels 1a-A, 1-cA in the first pixel row are switched to the bright sub-pixels by using the switching (increase) of the first voltage level of the second voltage level force of the oscillation voltage of CS1.
  • the subpixels 6—a—A and 6—cA in the sixth pixel row become bright and subpixels by using the switching (drop) from the first voltage level to the second voltage level.
  • the effective value of the voltage applied to the sub-pixel 6—a—A, 6—c—A, ... in the sixth pixel row (hatched area in FIG. 37)
  • the area of the sixth pixel row is equal to the area of the shaded area (width 2H: 5H-3H) of the subpixel 6—aA, 6—cA,. Larger than l—a—A, 1-cA,. That is, the luminance of the subpixels 6 a-A, 6 -c-A,... Is higher.
  • the first, sixth, eleventh, sixteenth, sixteenth and twenty-sixth rows are connected to the same CS trunk line every five pixel rows!
  • the pixels are brighter than the bright subpixels in the first, eleventh and twenty-first pixel rows.
  • the sixth pixel power is dark from the fifth pixel line to the tenth pixel power.
  • the tenth pixel line is bright.
  • the eleventh pixel power is bright.
  • the bright subpixel is larger than the dark subpixel in terms of contribution to the display, the bright subpixel is described, and the description of the blue subpixel is omitted.
  • V—Total 803H
  • V—Disp 768H
  • V—Blank 35H
  • CS 10 phases and the 1st voltage level and the 2nd voltage level are switched every 10H.
  • connection forms shown in FIGS. 39A to 39C correspond to Typell-1 shown in FIG. 32 (a), and are sub-pixels l-a-A, 1-bA, 1- in the first pixel row. -8 '''and sub-pixels 11 & -B, 11-bB, 11— c— ⁇ ... and ij pixels 12th pixel row 12— a— A, 12— b— A , 1 2— c ⁇ ... Are connected to the CS trunk CS1, and the subpixels 1 a— B, 1— bB, 1— c— ⁇ ,.
  • Subpixels in 11 pixel rows 1 l—a—A, 11—b—A, ll—c— ⁇ ... are connected to CS trunk CS2 and the second pixel Row subpixel 2—a—B, 2-bB, 2—c—B ' ⁇ and third pixel row subpixel 3—a—A, 3—bA, 3—c— ⁇ ⁇ and 13 pixel row ij pixel 13— a— B, 13— b B, 13— c— ⁇ ⁇ and 14th pixel row sub-pixel 14— a— A, 14-bA, 14— c— ⁇ ⁇ ⁇ Is connected to CS trunk CS3.
  • the first CS voltage switching is the second voltage level force switching to the first voltage level. If there is (up), the polarity is inverted in the next frame (frame inversion drive), so TFT is turned off at the same timing as the previous frame (for example, 2H from when TFT was turned off) Later, the first CS voltage switch from the first voltage level to the second voltage level (drop).
  • the first voltage level force is also switched to the second voltage level, so the previous frame force continues to the first voltage level force and the force to switch to the second voltage level.
  • the CS voltage is switched every 10H.
  • the second voltage level is 10H
  • the first voltage level is 3H
  • the second voltage level is 10H.
  • the subpixels in the 11th pixel row and the 12th pixel row are also connected to the same CS trunk CS1, and the first CS voltage change after the TFT in the 12th pixel row is turned off is the first voltage level. Because of the switch (drop) to the second voltage level, the subpixels 12—a—A, 12-cA,... In the 12th pixel row become brighter and the subpixels 11a— in the 11th pixel row B, 11 -cB, ... becomes darker.
  • the pixels 1—a—A, 1—c—A in the first pixel row use the second voltage level force of the oscillating voltage of CS1 to switch the first voltage level (rise).
  • the subpixels 12-a-A and 12-cA in the twelfth pixel row become bright subpixels by switching (lowering) the first voltage level to the second voltage level.
  • the subpixel 12 in the twelfth pixel row 12 a—A, 12-cA, ⁇ the effective value of the voltage applied to the subpixel (hatched area in Figure 41C)
  • the bright subpixels in the 12th, 32nd, and 52nd pixel rows are the same as the first, 12, 21, 32, 41, and 52, even though they are connected to the same CS trunk line every 10 pixel rows.
  • the 1st pixel power and the 10th pixel line are dark and the 11th pixel power and the 20th pixel line are bright.
  • the 21st pixel row power if the 30th pixel row is dark, it appears as a light and dark streak every 10 pixel rows.
  • the bright subpixel since the contribution to the display is larger in the bright subpixel than in the dark subpixel, the bright subpixel has been described, and the description of the dark subpixel has been omitted.
  • the effective value of the voltage applied to the sub-pixels differs in luminance by the horizontal stripes (width 1H) in the figure, but this light and dark occurs for each pixel row. This is not a problem because it is very difficult to recognize.
  • the CS voltage supplied from each of the plurality of CS bus lines (CS trunk lines) has the first waveform within one vertical scanning period (V—Total) of the input video signal.
  • a first period (A) having a second waveform and a second period (B) having a second waveform, and the sum of the first period and the second period is equal to the vertical scanning period (V ⁇ Total A + B)
  • the first waveform has a first period (P) that is an integer multiple of 2 or more of the horizontal scanning period (H) between the first voltage level and the second voltage level.
  • the second waveform is set so that the effective value of the CS voltage takes a predetermined constant value every predetermined number of 20 or less consecutive vertical scanning periods. For example, when 10 types of CS voltage are supplied from a 10-phase CS trunk, the effective values of all CS voltages are set to a predetermined constant value.
  • the effective value of the auxiliary capacitor counter voltage connected to different pixel rows connected to the same CS trunk line is configured to be a predetermined constant value. For example, streaks do not occur.
  • V—Disp the effective scanning period
  • the CS voltage must be oscillated between the first voltage level and the second voltage level at a constant period.
  • Force Vertical retrace period V — (Blank)
  • the effective value of the CS voltage is set to a predetermined constant value every predetermined number of vertical running periods of 20 or less that does not require amplitude to be performed between the first voltage level and the second voltage level at a fixed period. If it is taken, the entire display screen becomes uniform. If the predetermined number exceeds 20, the effect of setting the effective value of the CS voltage to a predetermined constant value cannot be sufficiently obtained (the time average effect cannot be obtained), and stripes may be visually recognized.
  • the first period is associated with the effective display period
  • the second period is associated with the vertical blanking period, but the phases do not match and the lengths of the periods also exactly match. No (no need to match).
  • the vertical scanning period is defined as a period from when a certain scanning line is selected to when that scanning line is selected. That is, the time interval during which the gate voltage applied to a certain gate bus line is at a high level is the vertical running period.
  • the CS signal is switched from the first voltage level to the second voltage level after a predetermined time (eg, time from 0H to 2H) has elapsed after the TFT connected to the corresponding gate bus line is turned off, or Second voltage level force A predetermined change to the first voltage level (followed by a switch between the first voltage level and the second voltage level.
  • a predetermined time eg, time from 0H to 2H
  • Second voltage level force A predetermined change to the first voltage level (followed by a switch between the first voltage level and the second voltage level.
  • phase starting point of the period
  • phase is shifted from the starting point of the vertical scanning period by that amount.
  • the predetermined value of the effective value of the auxiliary capacitor counter voltage that is constant within a predetermined number of continuous vertical scanning periods of 20 or less is, for example, the first voltage level and the second voltage level of the first waveform. Is set equal to the average or rms value of, but need not match this, nor does it need to match the average or rms value of the second waveform.
  • the first waveform is a vibration wave, but the second waveform may be a vibration wave or not. Even if the second waveform is an oscillating wave, its voltage level (third voltage level and fourth voltage level) matches the voltage level of the first waveform (first voltage level and second voltage level). There is no need to do.
  • both the first waveform and the second waveform are waveforms that oscillate between the first voltage level and the second voltage level, and the advantage of simplifying the drive circuit by selecting a rectangular wave with a duty ratio of 1: 1 Is obtained.
  • the vibration waveform may be a waveform such as a sine wave or a triangular wave in addition to a rectangular wave. If the second waveform is not an oscillating wave, in addition to the first voltage level and the second voltage level, a waveform having a fifth voltage level force different from that is used.
  • the period during which the effective value of the CS voltage is a predetermined constant value is preferably 4 or less.
  • the reason why the effective values of the auxiliary capacitor counter electrodes of the different pixel rows supplied with the same CS trunk line force are different is that, as described above, the vertical scanning period is not an integral multiple of the CS voltage oscillation period.
  • the vertical blanking period in the vertical scanning period is uncertain. Although the vertical blanking period is uncertain, if there are 4 vertical scanning periods (4 frame periods), the effective value of the CS voltage can be set to a predetermined constant value in almost all currently used driving methods. .
  • the effective value can be set to a predetermined constant value during the scanning period. If the vertical blanking period is fixed to an odd or even multiple of the horizontal scanning period, the effective value can be set to a predetermined constant value if there are two vertical scanning periods.
  • the vibration period of the first waveform (first period P) is an integer multiple of 2 or more of the horizontal scanning period (H).
  • the number of electrically independent CS trunks is L (L is an even number) and the Typel configuration is adopted, it can be L times the horizontal scanning period (L'H). If the Typell configuration is adopted, the horizontal scanning period can be 2'K'L times (K is a positive integer). At this time, the period at the first voltage level and the period at the second voltage level are preferably set to be equal to each other.
  • the second period when the CS voltage has a first waveform other than the first period, that is, when the second period having the second waveform is an even multiple of the horizontal scanning period, the second period If the period when the second waveform is at the first voltage level and the period when the second waveform is at the second voltage level are equal to each other, the effective value of each second waveform is the average value of the first voltage level and the second voltage level. Can be constant. This may be the case where frame inversion driving is not performed even in the case of frame inversion driving.
  • the period at the first voltage level is at the second voltage level
  • the period at the first voltage level is one horizontal scanning period than the period at the second voltage level.
  • the first period may be set to a half integer (integer + 1Z2) times the first period.
  • the first cycle is P.
  • the first period ( ⁇ ) is A
  • the first period P is set as described above depending on the connection form (Typel or Typell) of the CS bus line. As mentioned above, the first period P is
  • the first period (A) and the second period (B) may be determined using In the second period (B), the vertical scanning period (V—Total) force is also obtained by subtracting the first period (A).
  • the waveform of the CS voltage in the second period is a waveform that oscillates between the third voltage level and the fourth voltage level, and the average value of the third voltage level and the fourth voltage level is It is preferable to set the first voltage level equal to the average value of the first voltage level and the second voltage level of the first waveform.Set the third voltage level equal to the first voltage level and set the fourth voltage level to the second voltage level. It is most preferable to simplify the circuit.
  • the period of the third voltage level is equal to the period of the fourth voltage level.
  • the period at the third voltage level is shorter than the period at the fourth voltage level by one horizontal scan period, which is the next vertical scan of the vertical scan period. Also in the second period, the period at the third voltage level is set shorter by one horizontal scanning period than the period at the fourth voltage level.
  • V—Total the vertical scanning period
  • Q the gate voltage of the first row gate bus line (first gate). It is obtained by counting the number of times that the gate voltage is set to the high level during the period from when the start pulse is set to the high level until the gate voltage of the gate bus line of the first row is set to the high level next time. . At this time, it is preferable to obtain Q for the video signal two frames before. In order to obtain the Q for the current frame video signal Since a frame memory is required, the circuit becomes complicated and the cost increases.
  • liquid crystal display device of this embodiment and the driving method thereof will be described in more detail with reference to specific examples.
  • the liquid crystal display device exemplified here is, for example, a Type-1 liquid crystal display device shown in FIG.
  • V-Total 803H
  • V—Blank 35H
  • V—Disp 768H
  • a 10-phase CS voltage is used
  • the first CS voltage waveform (1st period) is 10H.
  • Figure 42A shows the gate voltage applied to the first row gate bus line (G: 001) and the gate bus line (G: 766) of the 766th row, and the CS voltage and the voltage applied to the pixel ( However, only the voltage applied to the bright sub-pixel is shown).
  • Figures 42B to 42D the gate voltage is omitted and only the CS voltage and the voltage applied to the pixel are shown! / Speak.
  • the CS voltage of the CS bus line CS1 connected to the first pixel row (hereinafter also referred to as the CS voltage)
  • the second voltage level force also changes to the first voltage level (indicated by the same reference numerals as the corresponding CS trunk).
  • This same CS voltage CS1 is at the second voltage level from 5H or more before the voltage level changes, and after the voltage level changes, the second voltage level, the second voltage level, etc. Repeats the change from the voltage level to the first voltage level (first waveform).
  • the start point of the first waveform of the CS voltage (the start point of the first period) is higher than the period of the first waveform (the first start point) than when the TFT of the gate bus line of the corresponding pixel row is turned off. (Period P)
  • the reason why the second force voltage level is 5H or more ahead of the first CS voltage change after the TFT is turned off will be described.
  • the time for changing the CS voltage level (vibration period) is lengthened, and as a result, an equivalent CS without signal rounding for each pixel row is obtained.
  • Supplying voltage In order to supply the same CS voltage to each of the pixel rows connected to the same CS trunk line, at least 5H before the first CS voltage change after the TFT is turned off (the first period P More than half of
  • the last effective pixel row connected to the CS trunk line CS 1 is a pixel row selected by G: 766 on the 766th row, and a display signal is supplied to the pixels on the 766th pixel row.
  • a display signal is supplied to the pixels on the 766th pixel row.
  • the display signal voltage is written to the pixels in the first pixel row in the next frame, and then the CS voltage is set to the second voltage level based on the first voltage level.
  • the CS voltage must be at the first voltage level 5H before switching to.
  • the CS voltage CS1 is changed to the second voltage level force first voltage level after the display signal voltage of the first pixel row is written to the pixel. 5H front force second voltage After that, the display signal voltage of the next frame is written to the first pixel row after the writing to the 766th pixel row is completed. Switch to second voltage level force first voltage level at least once before.
  • the period of 38H (second period) is not particularly limited as long as the period of the first voltage level and the second voltage level is equal.
  • the second voltage level may be 19H, respectively, and as shown in the lower part of Fig. 42, the first voltage level and the second voltage level
  • the part that continues the force H and the part that changes every 1H may be combined, or the vibration waveform that changes after 1H or less may be used.
  • the first voltage level is different from the second voltage level.
  • the second waveform after the end of the 765H oscillation period (first period) should be, for example, the first voltage level period and the second voltage level period 22H .
  • the effective value of the second waveform of the CS voltage is set to a predetermined constant value (here Can be set to take an average value of the first voltage level and the second voltage level.
  • the first period is 765H, and the effective value of the first waveform of the CS voltage does not match the average value of the first voltage level and the second voltage level, but takes a constant value. Overall, the effective value of the CS voltage is constant. Therefore, the streak as shown in FIG. 34 is prevented from being visually recognized.
  • FIG. 43 The liquid crystal display device illustrated here is, for example, the Type-1 liquid crystal display device shown in FIG.
  • first period P the first waveform of CS voltage
  • the waveform of the CS voltage is almost the same as in the first embodiment.
  • the force V—Total increases by 1H
  • the first period does not change from 765H
  • the second period increases by 1H to 39H.
  • the 2nd period is 39H, if it is equally allocated to the 1st voltage level and the 2nd voltage level, each period will be 19.5H. 0. Allocating 5H is difficult for signal processing, and the circuit becomes expensive. Therefore, it will be allocated to 19H and 20H.
  • the pixels are always assigned in the order of 19H and 20H, among the pixel rows connected to the same CS trunk line CS1, the pixel rows that are always bright for a period of 19H (first, 11, 21,.
  • the period of the first voltage level is 19H and the period of the second voltage level is 20H in a certain frame.
  • the second voltage level period is set to 20H and the first voltage level period is set to 19H in the next frame. That is, the period at the first voltage level in either of the two consecutive frames is made shorter by 1H than the period at the second voltage level.
  • the sixth,---756,766 pixel rows will be brighter than the first, 11, 21, 21 pixel rows, but in the next frame, the first, 11, 21, 21 ⁇ Pixel line direction 6th,---756, 766 Brighter than pixel row, and considering 2 consecutive frames, 1st, 6th, 11th, 16th ⁇ "Luminance in 756, 761, 766 pixel rows Levels are aligned and streaks are eliminated.
  • the second period is an odd multiple (39H) of the horizontal scanning period H, and it is difficult to set the effective value of the second waveform of the CS voltage to a predetermined constant value within one vertical scanning period. Therefore, it is set to a predetermined constant value every two consecutive vertical scanning periods.
  • the effective value may be set to a constant value every two or more consecutive frame periods, but there is a possibility that the effect of matching the effective values over the frame period of 20 or more cannot be obtained sufficiently. Yes, it is preferable to make the effective value constant in as short a period as possible. In this example, it is preferable that the effective value is 4 frame periods or less. In this example, 2 frame periods are the shortest period, and most preferable.
  • the effective value of the second waveform can be set to a predetermined constant value for each vertical scanning period. As in this embodiment, it may be made to coincide with a predetermined value every two or more consecutive vertical scanning periods.
  • the liquid crystal display device illustrated here is, for example, a Typel-shown in FIG. 1 is a liquid crystal display device.
  • V-Total 804H
  • V—Blank 36H
  • V—Disp 768H video signal
  • V—Total 803H
  • V—Blank 35H
  • V—Disp 768H video signal.
  • the video signal alternated every frame uses the 10-phase CS voltage
  • the first voltage level of the CS voltage first waveform (first period) is 10H amplitude period (first period P).
  • the second voltage level is 10H amplitude period
  • the second waveform of the CS voltage every four consecutive frame periods.
  • the frame period in which the effective value of the second waveform is a predetermined constant value can be set to a frame period exceeding 4, and the second waveform is not limited to the above waveform.
  • the second waveform may be a waveform in which the first voltage level and the second voltage level are switched every 1H.
  • FIGS. 46A to 46D An example of a method for driving a Typell liquid crystal display device will be described with reference to FIGS. 46A to 46D.
  • the liquid crystal display device exemplified here is, for example, the Typell-1 liquid crystal display device shown in FIG.
  • V—Total 804H
  • V—Blank 36H
  • V—Disp 768H
  • the first waveform of CS voltage (first period) is 20H
  • first period P the case of amplitude between the first voltage level and the second voltage level in the amplitude period
  • the CS voltage (CS1) of the CS bus line CS1 connected to the first pixel row is the second voltage.
  • the level force also changes to the first voltage level.
  • This same CS voltage CS1 changes the above voltage level.
  • the front force above H is also at the second voltage level. After the voltage level changes, the change is repeated every 10H from the first voltage level to the second voltage level and from the second voltage level to the first voltage level.
  • the front force is also at the second voltage level for 10H or more (half or more of the vibration period) at which the voltage level changes, as described in the embodiment, for the pixel rows connected to the same CS trunk line. This is to supply the same CS voltage to each.
  • the last effective pixel row connected to this CS trunk line CS 1 is a pixel row selected by G: 761 in the 761st row, and a display signal is sent to the pixels in this 761st pixel row.
  • the display signal voltage is written to the pixels in the first pixel row in the next frame, and then the CS voltage is changed to the first voltage level.
  • the CS voltage needs to be at the 1st voltage level!
  • the CS voltage CS1 is changed from the second voltage level force to the first voltage level after the display signal voltage of the first pixel row is written to the pixel. Switch between the first voltage level and the second voltage level every 10H Thus, after writing to the 761st pixel row, the second voltage level is switched to the first voltage level at least once before the display signal voltage of the next frame is written to the first pixel row.
  • the period of 34H (second period) is not particularly limited as long as the period between the first voltage level and the second voltage level is equal.
  • the first voltage level and the second voltage level The two voltage levels may be 17H, respectively, as shown in FIG. 46B, the first voltage level and the second voltage level may be switched every 1 H, and as shown in FIG. 46C, It may be a vibration waveform that switches at 1H or less.
  • the waveform may be a fifth voltage level force different from the first voltage level and the second voltage level.
  • V—Total 804H.
  • the 770H vibration period first period
  • the first waveform level period and the second voltage level period may be 20H for the second waveform after the period is over.
  • the second period is an even multiple of the horizontal scanning period H, so that the effective value of the second waveform of the CS voltage is predetermined within one vertical scanning period. It can be set to take a constant value (here, the average value of the first voltage level and the second voltage level).
  • the first period is 770H, and the effective value of the first waveform of the CS voltage also matches the average value of the first voltage level and the second voltage level.
  • the liquid crystal display device illustrated here is, for example, the Type-1 liquid crystal display device shown in FIG.
  • V-Total 803H
  • V—Blank 35H
  • V—Disp 768H video signal
  • CS voltage first waveform (1st period) is 20H Amplitude period (th In the case of amplitude between the first voltage level and the second voltage level in one cycle P)
  • the CS voltage waveform is almost the same as in the fourth embodiment.
  • the force V—Total is reduced by 1H.
  • the first period remains the same as 770H, but the second period is reduced by 1H to 33H. Since the second period is 33H, each period will be 16.5H when equally allocated to the first and second voltage levels. 0.5 Allocation to 5H is difficult in terms of signal processing, and the circuit becomes expensive, so allocation to 17H and 16H is required. At this time, as shown in FIG.
  • the first voltage level is set to 16H and the second voltage level in a certain frame as shown in FIG. Are assigned in the order of 17H, the second voltage level is assigned 17H and the first voltage level is assigned 16H in the next frame.
  • the period at the first voltage level is made 1H shorter than the period at the second voltage level.
  • the second waveform may be a waveform in which the first voltage level and the second voltage level are switched every 1H.
  • the second period is an odd multiple (33H) of the horizontal scanning period H, and the CS voltage Since it is difficult to set the effective value of the second waveform to a predetermined constant value within one vertical scanning period, the effective value of the second waveform is set to a predetermined constant value every two consecutive vertical scanning periods.
  • the effective value may be set to a constant value every two or more consecutive frame periods, but there is a possibility that the effect of matching the effective values over the frame period of 20 or more cannot be obtained sufficiently.
  • the effective value of the second waveform can be set to a predetermined constant value for each vertical scanning period. As in this embodiment, it may be made to coincide with a predetermined value every two or more consecutive vertical scanning periods.
  • the liquid crystal display device exemplified here is, for example, the Typell 1 liquid crystal display device shown in FIG.
  • V-Total 804H
  • V—Blank 36H
  • V—Disp 768H video signal
  • V—Total 803H
  • V—Blank 35H
  • V—Disp 768H video signal.
  • the 10-phase CS voltage is used for the video signal that alternates for each frame, and the first waveform (first period) of the CS voltage is set to the first voltage level with an amplitude period (first period P) of 20H. Between the second voltage level
  • the waveform of the CS voltage is almost the same as in the fourth and fifth embodiments.
  • V—Total 804H
  • the first period is 770H and the second period is 34H. Therefore, the second period can be equally allocated to the first voltage level and the second voltage level by 17H.
  • V-Total 803H
  • the first period is the same as 770H, but since the second period is 33H, if each is equally assigned to the first voltage level and the second voltage level, each period is 16. 5H. 0. Allocation of 5H is difficult in terms of signal processing, and the circuit becomes expensive, so it is allocated to 17H and 16H.
  • FIGS. 49A and 49B horizontal stripes (width 1H) are also applied to the first, third, fifth, seventh, and ninth pixel rows and the second, fourth, sixth, eighth, and tenth pixel rows. ), There is a difference in the applied voltage, but since these are bright and dark for each pixel row, the display quality is hardly affected.
  • the second waveform of the CS voltage is generated every four consecutive frame periods.
  • the frame period in which the effective value of the second waveform is a predetermined constant value can be set to a frame period exceeding 4, and the second waveform is not limited to the above waveform.
  • the second waveform may be a waveform that switches for each of the first voltage level and the second voltage level force S 1H.
  • the liquid crystal display device illustrated here is, for example, the Type-1 liquid crystal display device shown in FIG.
  • 38H in the first embodiment, 39H in the second embodiment, and 39H and 38H in the third embodiment are alternately switched every frame.
  • the length of the first period is not limited to the above example.
  • the display quality and reliability are improved by making the CS voltage amplitude cycles as uniform as possible, in other words, by making the first period as long as possible.
  • the effective display period (V—Disp) is the horizontal scanning period.
  • the period of oscillation of the first waveform of the CS voltage is ⁇ as the first period.
  • the length of the first period is a force 795H that can be appropriately set within a range of 765H to 795H.
  • the above-described CS voltage is generated based on the CS timing signal generated by the CS control circuit shown in FIG. 51, for example.
  • the liquid crystal display device 100 shown in FIG. 51 includes a liquid crystal display panel 20, a control circuit 30, and a CS control circuit 40.
  • the control circuit 30 receives a composite video signal including a video signal and a synchronization signal from the outside, and supplies a gate start pulse GPS and a gate clock signal GCK to the liquid crystal display panel 20 and the CS control circuit 40.
  • the CS control circuit 40 performs the following steps and supplies a CS timing signal to the liquid crystal display panel 20.
  • the liquid crystal display panel 20 generates a CS voltage that oscillates between predetermined voltage levels using a voltage supplied from the outside based on the CS timing signal.
  • the CS control circuit 40 executes the following steps.
  • the vertical scanning period (V—Total) of the input video signal is set to H as the horizontal scanning period, and an integer Q that is Q ⁇ H is obtained. That is, how many times the vertical scanning period is the horizontal scanning period is obtained.
  • the value of Q is, for example, after the gate voltage (first gate start pulse) of the first row gate bus line is set to the high level and then the gate voltage of the first row gate bus line. It is required to count the number of times the gate voltage is set to high level during the period until the voltage is set to high level. This is performed, for example, by a known counting circuit.
  • the step of obtaining A is performed by, for example, a known arithmetic circuit.
  • L (and M) may be stored in a memory, for example. It is preferable to set M so that the length A of the first period is maximized within a range not exceeding V—Total.
  • Q, N, L, K and ⁇ may be stored in advance in a memory or the like.
  • the above calculation may be performed by software.
  • the waveform of the CS voltage in the second period (ie, the second waveform) is set such that the average value (effective value) of the second period is equal to the average value of the first voltage level and the second voltage level.
  • the second waveform is an oscillating waveform
  • the waveform oscillates between the third voltage level and the fourth voltage level
  • the average value of the third voltage level and the fourth voltage level is the first voltage level and the second voltage level. It only needs to match the average level.
  • the third voltage level and the fourth voltage level are made to coincide with the first voltage level and the second voltage level, respectively, there is an advantage that the circuit configuration can be simplified.
  • the second waveform is not an oscillating voltage
  • the circuit is expensive, but it is possible to use a waveform that is at the fifth voltage level, for example, the average value of the first voltage level and the second voltage level. Monkey.
  • the second waveform is a vibration waveform having a period of 2H or more and BZH is an even number
  • the period at the first voltage level and the period at the second voltage level are set to be equal to each other.
  • B ZH is an odd number
  • the period in the first voltage level is shorter than the period in the second voltage level by one horizontal scanning period, and the next vertical scanning period of the vertical scanning period.
  • the period at the first voltage level may be set shorter by one horizontal scanning period than the period at the third voltage level. Specific examples are as shown in the first to third embodiments and the seventh embodiment.
  • the liquid crystal display device exemplified here is, for example, the Typell-1 liquid crystal display device shown in FIG.
  • the second period is 34H in Embodiment 4, 33H in Embodiment 5, and 34H in Embodiment 6.
  • 33H is configured to switch alternately every frame.
  • the length of the first period is not limited to the above example. For example, as shown in FIG.
  • 790H of 04H is the first period that repeats vibration with a period of 20H, and the remaining 14H (or
  • 13H may be the second period.
  • the number of pixel rows is N
  • the effective display period (V—Disp) is the horizontal scanning period.
  • the period of oscillation of the first waveform of the CS voltage is ⁇ as the first period.
  • the length of the first period is most preferably a force 790H that can be set as appropriate within a range of 750H to 790H.
  • the above-described CS voltage is generated based on the CS timing signal generated by the CS control circuit shown in FIG. 51, for example, as in the seventh embodiment.
  • the waveform of the CS voltage in the second period (that is, the second waveform) is set in the same manner as in the seventh embodiment. Specific examples are as shown in the previous Embodiments 4 to 6 and Embodiment 8.
  • the liquid crystal display device exemplified here is, for example, the Type-1 liquid crystal display device shown in FIG.
  • the start point of the first waveform of the CS voltage (start point of the first period) is more than the point when the TFT of the gate bus line of the corresponding pixel row is turned off.
  • the start time of the first waveform of the CS voltage may be set later than the time when the TFT of the gate bus line of the corresponding pixel row is turned off. The preferred waveform at that time will be described with reference to the waveform of the CS voltage.
  • the same CS voltage can be supplied to each.
  • the gate of the first pixel row The holding time of the voltage level of the CS voltage, which changes after the 001 TFT is turned off, is 4H, and the voltage holding time differs from other pixel rows. This is because, in the second period, the period that is equally allocated to the first voltage level and the second voltage level is 4H.
  • the period allocated to the first voltage level and the second voltage level in the second period is more than half of the first period P.
  • the first period is 785H
  • the remaining 18H is the second period
  • the second voltage period is the first voltage level period. Is equally allocated to 9H and the second voltage level period to 9H.
  • the start time of the first period of the CS voltage is turned off as in the case of the seventh embodiment, as in the CS signal 1 shown in the upper part of FIG. In either case, the start time of the first period of the CS voltage is delayed from the time when the corresponding TFT is turned off, as in CS signal 2 shown in the lower part of Fig. 53.
  • an equivalent CS voltage can be supplied to each pixel row connected to the same CS trunk line.
  • the first period A required is that the vertical scanning period (V—Total) is Q times the horizontal scanning period (Q'H), and the first period is P
  • the above-described CS voltage is generated based on the CS timing signal generated by the CS control circuit shown in FIG. 51, for example, as in the seventh embodiment.
  • the CS voltage waveform (that is, the second waveform) in the second period is set in the same manner as in the seventh embodiment. Specific examples are as shown in the first to third and seventh embodiments and the ninth embodiment.
  • the liquid crystal display device exemplified here is, for example, the Typell-1 liquid crystal display device shown in FIG.
  • the period evenly allocated to the first voltage level and the second voltage level is 7H. Therefore, as shown in FIG. 52, the TFT of the pixel row corresponding to the start point of the first period is turned off. If it is more than half the first period P before the point in time, the pixel rows connected to the same CS trunk line
  • the same CS voltage can be supplied to each of the above.
  • the start time of the first period is, for example, the first pixel row.
  • Gate: 00 1 The voltage holding time of the voltage level of the CS voltage that changes after the TFT is turned off is 7H, and the voltage holding time differs from other pixel rows. This is because in the second period, the period equally allocated to the first voltage level and the second voltage level is 7H.
  • the period allocated to the first voltage level and the second voltage level in the second period is more than half of the first period P.
  • the first period is 790H
  • the remaining 34H is the second period
  • the second voltage period is the first voltage level period.
  • the start time of the first period of the CS voltage is turned off as in the case of the eighth embodiment, as in the CS signal 1 shown in the upper part of FIG.
  • the start time of the first period of CS voltage is delayed from the time when the corresponding TFT is turned off, as shown in CS signal 2 in the lower part of Fig. 54.
  • an equivalent CS voltage can be supplied to each pixel row connected to the same CS trunk line.
  • the necessary first period A is set such that the vertical scanning period (V—Total) is Q times the horizontal scanning period (Q'H), and the first period is P
  • the above-described CS voltage is generated based on the CS timing signal generated by the CS control circuit shown in FIG. 51, for example, as in the seventh embodiment.
  • the CS voltage waveform (that is, the second waveform) in the second period is set in the same manner as in the eighth embodiment. Specific examples are as shown in the previous embodiments 4 to 6, 8 and the present embodiment 10.
  • liquid crystal display device with extremely high display quality, large-size or high-definition with improved viewing angle dependency of ⁇ characteristics.
  • the liquid crystal display device of the present invention is suitably used as a large television receiver of, for example, 30 type or more.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

　画素は異なる輝度を呈する第１副画素および第２副画素を有し、各副画素は液晶容量と補助容量とを有する。補助容量対向電極は副画素毎に電気的に独立で、かつ、任意の画素の第１副画素の補助容量対向電極と、列方向に隣接する画素の第２副画素の補助容量対向電極とは電気的に独立である。補助容量幹線が供給する補助容量対向電圧は、入力映像信号の１垂直走査期間（Ｖ－Ｔｏｔａｌ）内に、第１波形を有する第１期間（Ａ）と、第２波形を有する第２期間（Ｂ）とを有し、第１期間と第２期間との和が垂直走査期間と等しく（Ｖ－Ｔｏｔａｌ＝Ａ＋Ｂ）、第１波形は、第１電圧レベルと第２電圧レベルとの間を水平走査期間（Ｈ）の２以上の整数倍の第１周期（ＰA）で振動する波形であり、第２波形は、連続する２０以下の所定数の垂直走査期間毎に補助容量対向電圧の実効値が、所定の一定値をとるように設定されている。よってγ特性の視野角依存性が改善される。                                                                       

Description

明 細 書
液晶表示装置およびその駆動方法
技術分野
[0001] 本発明は液晶表示装置およびその駆動方法に関し、特に、液晶表示装置の γ特 性の視野角依存性を改善できる構造および駆動方法に関する。
背景技術
[0002] 液晶表示装置は、高精細、薄型、軽量および低消費電力等の優れた特長を有する 平面表示装置であり、近年、表示性能の向上、生産能力の向上および他の表示装 置に対する価格競争力の向上に伴 、、市場規模が急速に拡大して 、る。
[0003] 従来一般的であったッイステッド'ネマテイク'モード (ΤΝモード)の液晶表示装置 は、正の誘電率異方性を持つ液晶分子の長軸を基板表面に対して略平行に配向さ せ、かつ、液晶分子の長軸が液晶層の厚さ方向に沿って上下の基板間で略 90度捻 れるように配向処理が施されている。この液晶層に電圧を印加すると、液晶分子が電 界に平行に立ち上がり、捻れ配向（ツイスト配向）が解消される。 ΤΝモードの液晶表 示装置は、電圧による液晶分子の配向変化に伴う旋光性の変化を利用することによ つて、透過光量を制御するものである。
[0004] ΤΝモードの液晶表示装置は、生産マージンが広く生産性に優れている。一方、表 示性能とりわけ視野角特性の点で問題があった。具体的には、 ΤΝモードの液晶表 示装置の表示面を斜め方向から観測すると、表示のコントラスト比が著しく低下し、正 面からの観測で黒力 白までの複数の階調が明瞭に観測される画像を斜め方向から 観測すると階調間の輝度差が著しく不明瞭となる点が問題であった。さらに、表示の 階調特性が反転し、正面力 の観測でより暗い部分が斜め方向からの観測ではより 明るく観測される現象 (いわゆる、階調反転現象)も問題であった。
[0005] 近年、これら ΤΝモードの液晶表示装置における視野角特性を改善した液晶表示 装置として、特許文献 1に記載のインプレイン 'スイッチング 'モード (IPSモード）、特 許文献 2に記載のマルチドメイン 'バーティカル'ァラインド'モード (MVAモード）、特 許文献 3に記載の軸対称配向モード (ASMモード)および、特許文献 4に記載の液 晶表示装置等が開発された。
[0006] これらの新規なモード (広視野角モード)の液晶表示装置は、いずれも視野角特性 に関する上記の具体的な問題点を解決している。すなわち、表示面を斜め方向から 観測した場合に表示コントラスト比が著しく低下したり、表示階調が反転するなどの問 題は起こらない。
[0007] 液晶表示装置の表示品位の改善が進む状況下にお!/、て、今日では視野角特性の 問題点として、正面観測時の γ特性と斜め観測時の γ特性が異なる点、すなわち γ 特性の視角依存性の問題が新たに顕在化してきた。ここで、 γ特性とは表示輝度の 階調依存性であり、 γ特性が正面方向と斜め方向で異なるということは、階調表示状 態が観測方向によって異なることとなるため、写真等の画像を表示する場合や、また TV放送等を表示する場合に特に問題となる。
[0008] γ特性の視野角依存性の問題は、 IPSモードよりも、 MVAモードや ASMモードに おいて顕著である。一方、 IPSモードは、 MVAモードや ASMモードに比べて正面 観測時のコントラスト比の高いパネルを生産性良く製造することが難しい。これらの点 から、特に MVAモードや ASMモードの液晶表示装置における γ特性の視角依存 性を改善することが望まれる。
[0009] そこで本出願人は、特許文献 5に、 1つの画素を明るさの異なる複数の副画素に分 割することにより γ特性の視角依存性、とりわけ白浮特性を改善することができる液 晶表示装置および駆動方法を開示して 、る。本明細書にぉ 、てこのような表示ある いは駆動を面積階調表示、面積階調駆動、マルチ画素表示またはマルチ画素駆動 などと呼ぶことがある。
[0010] 特許文献 5には、 1つの画素（Ρ)内の複数の副画素（SP)ごとに補助容量 (Cs)を 設け、補助容量を構成する補助容量対向電極 (CSバスラインに接続されて 、る)を 副画素ごとに電気的に独立とし、補助容量対向電極に供給する電圧 (補助容量対向 電圧という。）を変化させることによって、容量分割を利用して、複数の副画素の液晶 層に印加される実効電圧を異ならせる液晶表示装置が開示されて 、る。
[0011] 図 55を参照しながら、特許文献 5に記載されている液晶表示装置 200の画素分割 構造を説明する。 [0012] 画素 10は、副画素 10a、 10bに分割されており、副画素 10a、 10bは、それぞれ TF T16a、 TFT16b、および補助容量（CS) 22a、 22bが接続されている。 TFT16aおよ び TFT16bのゲ―ト電極は走査線 12に接続され、ソース電極は共通の（同一の）信 号線 14に接続されている。補助容量 22a、 22bは、それぞれ補助容量配線 (CSバス ライン） 24aおよび補助容量配線 24bに接続されている。補助容量 22aおよび 22bは 、それぞれ副画素電極 18aおよび 18bに電気的に接続された補助容量電極と、補助 容量配線 24aおよび 24bに電気的に接続された補助容量対向電極と、これらの間に 設けられた絶縁層（不図示）によって形成されている。補助容量 22aおよび 22bの補 助容量対向電極は互いに独立しており、それぞれ補助容量配線 24aおよび 24bから 互 ヽに異なる補助容量対向電圧が供給され得る構造を有して!/ヽる。
[0013] 次に、液晶表示装置 200の 2つの副画素 10aおよび 10bの液晶層に互いに異なる 実効電圧を印加することができる原理について図を用いて説明する。
[0014] 図 56に、液晶表示装置 200の 1画素分の等価回路を模式的に示す。電気的な等 価回路において、それぞれの副画素 10aおよび 10bの液晶層を液晶層 13aおよび 1 3bとして表している。また、副画素電極 18aおよび 18bと、液晶層 13aおよび 13bと、 対向電極 17 (副画素 10aおよび 10bに対して共通）によって形成される液晶容量を C lca、 Clcbとする。
[0015] 液晶容量 Clcaおよび Clcbの静電容量値は同一の値 CLC (V)とする。 CLC (V)の 値は、副画素 10a、 10bの液晶層に印加される実効電圧 (V)に依存する。また、各副 画素 10aおよび 10bの液晶容量にそれぞれ独立に接続されている補助容量 22aお よび 22bを Ccsa、 Ccsbとし、これの静電容量値は同一の値 CCSとする。
[0016] 副画素 10aの液晶容量 Clcaと補助容量 Ccsaの一方の電極は副画素 10aを駆動 するために設けた TFT16aのドレイン電極に接続されており、液晶容量 Clcaの他方 の電極は対向電極に接続され、補助容量 Ccsaの他方の電極は補助容量配線 24a に接続されている。副画素 10bの液晶容量 Clcbと補助容量 Ccsbの一方の電極は副 画素 10bを駆動するために設けた TFT16bのドレイン電極に接続されており、液晶 容量 Clcbの他方の電極は対向電極に接続され、補助容量 Ccsbの他方の電極は補 助容量配線 24bに接続されている。 TFT16aおよび TFT16bのゲート電極はいずれ も走査線 12に接続されており、ソース電極はいずれも信号線 14に接続されている。
[0017] 図 57 (a)〜 (f)に液晶表示装置 200を駆動する際の各電圧のタイミングを模式的に 示す。
[0018] 図 57 (a)は、信号線 14の電圧波形 Vs、図 57 (b)は補助容量配線 24aの電圧波形 Vcsa、図 57 (c)は補助容量配線 24bの電圧波形 Vcsb、図 57 (d)は走査線 12の電 圧波形 Vg、図 57 (e)は副画素 10aの画素電極 18aの電圧波形 Vlca、図 57 (f)は、 副画素 10bの画素電極 18bの電圧波形 Vlcbをそれぞれ示している。また、図中の破 線は、対向電極 17の電圧波形 COMMON (Vcom)を示している。
[0019] 以下、図 57 (a)〜(f)を用いて図 56の等価回路の動作を説明する。
[0020] 時刻 T1のとき Vgの電圧が VgLから VgHに変化することにより、 TFT16aと TFT16 bが同時に導通状態 (オン状態）となり、副画素 10a、 10bの副画素電極 18a、 18bに 信号線 14の電圧 Vsが伝達され、副画素 10a、 10bに充電される。同様にそれぞれの 副画素の補助容量 Csa、 Csbにも信号線力 の充電がなされる。
[0021] 次に、時刻 T2のとき走査線 12の電圧 Vgが VgHから VgLに変化することにより、 T FT16aと TFT16bが同時に非導通状態（OFF状態）となり、副画素 10a、 10b、補助 容量 Csa、 Csbはすべて信号線 14と電気的に絶縁される。なお、この直後 TFT16a 、 TFT16bの有する寄生容量等の影響による引き込み現象のために、それぞれの副 画素電極の電圧 Vlca、 Vlcbは概ね同一の電圧 Vdだけ低下し、
Vlca=Vs -Vd
Vlcb =Vs-Vd
となる。また、このとき、それぞれの補助容量配線の電圧 Vcsa、 Vcsbは
Vcsa= Vcom— Vad
Vcsb = Vcom+Vad
である。
[0022] 時刻 T3で、補助容量 Csaに接続された補助容量配線 24aの電圧 Vcsaが Vcom— Vadから Vcom+Vadに変化し、補助容量 Csbに接続された補助容量配線 24bの電 圧 Vcsbが Vcom + Vadから Vcom - Vadに 2倍の Vadだけ変化する。補助容量配線 24aおよび 24bのこの電圧変化に伴い、それぞれの副画素電極の電圧 Vlca、 Vlcb は
Vlca = Vs - Vd + 2 X Kc X Vad
Vlcb =Vs-Vd-2XKcXVad
へ変化する。但し、 Kc = CCS/(CLC(V) + CCS)である。
[0023] 時刻 T4では、 Vcsaが Vcom+Vadから Vcom— Vadへ、 Vcsbが Vcom— Vadか ら Vcom+Vadへ、 2倍の Vadだけ変化し、 Vlca、 Vlcbもまた、
Vlca = Vs - Vd + 2 X Kc X Vad
Vlcb =Vs-Vd-2XKcXVad
から、
Vlca=Vs-Vd
Vlcb=Vs-Vd
へ変化する。
[0024] 時刻 T5では、 Vcsaが Vcom— Vadから Vcom+Vadへ、 Vcsbが Vcom+Vadか ら Vcom— Vadへ、 2倍の Vadだけ変化し、 Vlca、 Vlcbもまた、
Vlca=Vs-Vd
Vlcb=Vs-Vd
から、
Vlca = Vs - Vd + 2 X Kc X Vad
Vlcb =Vs-Vd-2XKcXVad
へ変化する。
[0025] Vcsa, Vcsb, Vlca, Vlcbは、水平走査期間（水平書き込み時間） 1Hの整数倍の 間隔毎に上記 T4、 Τ5における変化を交互に繰り返す。従って、それぞれの副画素 電極の電圧 Vlca、 Vlcbの実効的な値は、
Vlca = Vs— Vd + Kc X Vad
Vlcb = Vs— Vd— Kc X Vad
となる。
[0026] よって、副画素 10a、 10bの液晶層 13aおよび 13bに印加される実効電圧 VI、 V2 は、 Vl =Vlca-Vcom
V2=Vlcb-Vcom
すなわち、
VI =Vs-Vd+Kc X Vad-Vcom
V2=Vs-Vd-Kc X Vad Vcom
となる。
[0027] 従って、副画素 10aおよび 10bのそれぞれの液晶層 13aおよび 13bに印加される 実効電圧の差 AV12 (=V1— V2)は、 AV12 = 2 XKc XVad fiL、Kc = CCSZ (CLC (V) + CCS) )となり、互いに異なる電圧を印加することができる。
[0028] 図 58に VIと V2の関係を模式的に示す。図 58からわ力るように、液晶表示装置 20 0では、 VIの値力 S小さいほど Δνΐ2の値が大きい。このように、 VIの値力 S小さいほど Δ VI 2の値が大きくなるので、とりわけ白浮特性を改善することができる。
特許文献 1：特公昭 63— 21907号公報
特許文献 2：特開平 11― 242225号公報
特許文献 3 :特開平 10— 186330号公報
特許文献 4：特開 2002— 55343号公報
特許文献 5 :特開 2004— 62146号公報 (米国特許第 6958791号明細書） 発明の開示
発明が解決しょうとする課題
[0029] し力しながら、本発明者が検討した結果、特許文献 5に記載されているマルチ画素 構造を高精細または大型の液晶テレビに適用すると、 y特性の視角依存性は改善さ れるものの、下記の問題が発生することがわ力つた。米国特許第 6958791号の開示 内容を参考のために本明細書に援用する。
[0030] 補助容量対向電極 (CSバスライン）に印加する振動電圧の振動の周期が短いと、 表示パネルの高精細化ある 、は大型化に伴って、振動電圧の振動の周期も短くなる ため、振動電圧発生のための回路の作製が困難になる（高価になる）、消費電力が 増加する、あるいは CSバスラインの電気的な負荷インピーダンスによる波形鈍りの影 響が大きくなるという問題がある。さらに、この問題を解決するために、複数の電気的 に独立な cs幹線を設けて、補助容量対向電極に印加する振動電圧の振動の周期 を長くする構成とすると、後に詳述するように、表示品位が低下することがある。
[0031] 本発明は、上記諸点に鑑みてなされたものであり、その主な目的は、特に大型ある いは高精細の液晶表示パネルに上記面積階調表示技術を適用する際に、 CSバス ラインに印加する振動電圧の振動周期を長くしても、表示品位が低下しない液晶表 示装置およびその駆動方法を提供することにある。
課題を解決するための手段
[0032] 本発明の液晶表示装置は、それぞれが液晶層と前記液晶層に電圧を印加する複 数の電極とを有し、行および列を有するマトリクス状に配列された複数の画素を備え 、前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧を印 加することができる第 1副画素および第 2副画素であって、ある階調において前記第 1副画素が前記第 2副画素よりも高い輝度を呈する第 1副画素および第 2副画素を有 し、前記第 1副画素および前記第 2副画素のそれぞれは、対向電極と、前記液晶層 を介して前記対向電極に対向する副画素電極とによって形成された液晶容量と、前 記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層を介し て前記補助容量電極と対向する補助容量対向電極とによって形成された補助容量と を有し、前記対向電極は、前記第 1副画素および前記第 2副画素に対して共通の単 一の電極であり、前記補助容量対向電極は、前記第 1副画素と前記第 2副画素とで 電気的に独立であって、かつ、前記複数の画素の内の任意の画素の前記第 1副画 素の前記補助容量対向電極と、前記任意の画素に列方向に隣接する画素の前記第 2副画素の前記補助容量対向電極とは、電気的に独立である液晶表示装置であつ て、互いに電気的に独立な複数の補助容量幹線を有し、前記補助容量幹線のそれ ぞれは、前記複数の画素の前記第 1副画素および前記第 2副画素が有する前記補 助容量対向電極のいずれかに補助容量配線を介して電気的に接続されており、前 記複数の補助容量幹線のそれぞれが供給する補助容量対向電圧は、入力映像信 号の 1垂直走査期間 (V— Total)内に、第 1波形を有する第 1期間 (A)と、第 2波形 を有する第 2期間 (B)とを有し、前記第 1期間と前記第 2期間との和が垂直走査期間 と等しく（V— Total=A+B)、 前記第 1波形は、第 1電圧レベルと第 2電圧レベルと の間を水平走査期間 (H)の 2以上の整数倍の第 1周期 (P )で振動する波形であり、
A
前記第 2波形は、連続する 20以下の所定数の垂直走査期間毎に前記補助容量対 向電圧の実効値が、所定の一定値をとるように設定されて ヽることを特徴とする。
[0033] ある実施形態において、前記所定数の垂直走査期間は 4以下の垂直走査期間で ある。
[0034] ある実施形態において、前記所定の一定値は、前記第 1波形の前記第 1電圧レべ ルと前記第 2電圧レベルとの平均値と等 、。
[0035] ある実施形態において、前記複数の補助容量幹線の内で電気的に独立な補助容 量幹線は L本 (Lは偶数)の補助容量幹線であって、前記第 1周期 (P )は、水平走査
A
期間の L倍 (L'H)または 2'K'L倍 (Kは正の整数)であり、かつ、前記第 1周期にお ける前記第 1電圧レベルにある期間と前記第 2電圧レベルにある期間とは互いに等し い。
[0036] ある実施形態において、前記第 2波形は、 1垂直走査期間における前記第 2波形の 実効値が、前記第 1電圧レベルと前記第 2電圧レベルとの平均値と一致する波形で ある。
[0037] ある実施形態において、前記第 2波形は、第 3電圧レベルと第 4電圧レベルとの間 を水平走査期間の正の整数倍の第 2周期で振動する波形である。
[0038] ある実施形態において、前記第 3電圧レベルは前記第 1電圧レベルと等しぐ前記 第 4電圧レベルは前記第 2電圧レベルと等 ヽ。
[0039] ある実施形態において、前記第 2期間は、水平走査期間の偶数倍であって、前記 第 2期間において、前記第 3電圧レベルにある期間と前記第 4電圧レベルにある期間 とは互いに等しい。
[0040] ある実施形態において、前記第 2期間は、水平走査期間の奇数倍であって、ある垂 直走査期間の前記第 2期間において、前記第 3電圧レベルにある期間は前記第 4電 圧レベルにある期間よりも 1水平走査期間分だけ短ぐ当該垂直走査期間の次の垂 直走査期間の前記第 2期間においても、前記第 3電圧レベルにある期間は前記第 4 電圧レベルにある期間よりも 1水平走査期間分だけ短 、。
[0041] ある実施形態において、前記第 1期間は、前記第 1周期の半整数 (整数 + 1Z2)倍 である。
[0042] ある実施形態にぉ 、て、前記複数の画素が N行の画素行を構成し、有効表示期間
(V— Disp)が水平走査期間の N倍 (Ν·Η)であるとき、前記第 1周期を Ρとすると、
A
前記第 1期間 (A)は、 A= [Int{ (N'H— P /2) /Ρ } + 1/2] ·Ρ +Μ·Ρの関係
A A A A
(但し、 Int (x)は任意の実数 xの整数部分を意味するものとし、 Mは 0以上の整数)を 満足する。
[0043] ある実施形態において、垂直走査期間 (V— Total)が水平走査期間の Q倍 (Q'H )であるとき (Qは正の整数)、前記第 1周期を Pとすると、前記第 1期間 (A)は、 A=〔
A
Int{ (Q -H-P ) /Ρ } + 1/2] ·Ρの関係（但し、 Int (x)は任意の実数 xの整数部
A A A
分を意味するものとする)を満足する。
[0044] ある実施形態において、垂直走査期間 (V— Total)が水平走査期間の Q倍 (Q'H )であるとき (Qは正の整数)、前記第 1周期を P
Aとすると、前記第 1期間 (A)は、 A=〔
Int{ (Q -H- 3 -P /2) /Ρ } + 1/2] ·Ρの関係（但し、 Int (x)は任意の実数 xの
A A A
整数部分を意味するものとする)を満足する。
[0045] ある実施形態において、前記補助容量対向電圧は、垂直走査期間ごとに位相が 1 80° ずれる。
[0046] ある実施形態において、前記複数の補助容量幹線は偶数本の補助容量幹線であ つて、互いに振動の位相が 180° 異なる補助容量対向電圧を供給する補助容量幹 線の対で構成されている。
[0047] 本発明のテレビ受像機は、上記のいずれかの液晶表示装置を備えることを特徴と する。
[0048] 本発明の液晶表示装置の駆動方法は、それぞれが液晶層と前記液晶層に電圧を 印加する複数の電極とを有し、行および列を有するマトリクス状に配列された複数の 画素を備え、前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異な る電圧を印加することができる第 1副画素および第 2副画素であって、ある階調にお いて前記第 1副画素が前記第 2副画素よりも高い輝度を呈する第 1副画素および第 2 副画素を有し、前記第 1副画素および前記第 2副画素のそれぞれは、対向電極と、 前記液晶層を介して前記対向電極に対向する副画素電極とによって形成された液 晶容量と、前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記 絶縁層を介して前記補助容量電極と対向する補助容量対向電極とによって形成され た補助容量とを有し、前記対向電極は、前記第 1副画素および前記第 2副画素に対 して共通の単一の電極であり、前記補助容量対向電極は、前記第 1副画素と前記第 2副画素とで電気的に独立であって、かつ、前記複数の画素の内の任意の画素の前 記第 1副画素の前記補助容量対向電極と、前記任意の画素に列方向に隣接する画 素の前記第 2副画素の前記補助容量対向電極とは、電気的に独立であり、互いに電 気的に独立な複数の補助容量幹線を有し、前記補助容量幹線のそれぞれは、前記 複数の画素の前記第 1副画素および前記第 2副画素が有する前記補助容量対向電 極の 、ずれかに補助容量配線を介して電気的に接続されて 、る液晶表示装置の駆 動方法であって、前記複数の前記補助容量幹線のそれぞれに対応する補助容量対 向電圧を用意する工程を含み、前記補助容量対向電圧を用意する工程が、入力映 像信号の 1垂直走査期間 (V— Total)内に、第 1波形を有する第 1期間 (A)と、第 2 波形を有する第 2期間 (B)とを有し、前記第 1期間と前記第 2期間との和が垂直走査 期間と等しく (V-Total=A+B)、前記第 1波形は、第 1電圧レベルと第 2電圧レべ ルとの間を水平走査期間 (H)の 2以上の整数倍の第 1周期 (P )で振動する波形で
A
あり、前記第 2波形は、連続する 20以下の垂直走査期間における前記補助容量対 向電圧の実効値が、所定の一定値をとるように設定された補助容量対向電圧を用意 する工程であることを特徴とする。
ある実施形態にお!、て、前記互いに電気的に独立な複数の補助容量幹線は、 L本 (Lは偶数)の補助容量幹線であって、前記補助容量対向電圧を用意する工程が、 入力映像信号の垂直走査期間（V— Total)を水平走査期間を Hとして、 Q 'Hとなる 整数 Qを求める工程と、前記複数の画素が N行の画素行を構成し、水平走査期間を Hとし、有効表示期間（V— Disp)を Ν·Ηとし、 A= [Int{ (N-L/2) /L} + 1/2] · L'H + M'L.Hの関係または A= [Int{ (N-K-L) / (2-K-L) } + 1/2] - 2-K-L- H + 2'M'K'L'H (但し、 Int (x)は任意の実数 xの整数部分を意味し、 Kは正の整 数であり、 Mは 0以上の整数である）を満足する Aを求める工程と、 Q'H—A=Bとな る Bを求める工程と、長さ Aを有する第 1期間において第 1波形を有し、長さ Bを有す る第 2期間において第 2波形を有する補助容量対向電圧を生成する工程であって、 前記第 1波形は第 1電圧レベルと第 2電圧レベルとの間を L'Hまたは 2'K'L'Hの第 1周期（P )で振動する波形であり、前記第 2波形は第 3電圧レベルと第 4電圧レベル
A
との間を振動する波形であって、前記第 3電圧レベルと前記第 4電圧レベルとの平均 値は前記第 1電圧レベルと前記第 2電圧レベルとの平均値と等しぐ BZHが偶数の 場合には、前記第 3電圧レベルにある期間と、前記第 4電圧レベルにある期間とが互 いに等しぐ BZHが奇数の場合には、ある垂直走査期間においては、前記第 3電圧 レベルにある期間は前記第 4電圧レベルにある期間よりも 1水平走査期間分だけ短く 、当該垂直走査期間の次の垂直走査期間の前記第 2期間においても、前記第 3電 圧レベルにある期間は前記第 4電圧レベルにある期間よりも 1水平走査期間分だけ 短い、補助容量対向電圧を生成する工程とを包含する。
ある実施形態において、前記互いに電気的に独立な複数の補助容量幹線は、 L本 (Lは偶数)の補助容量幹線であって、前記補助容量対向電圧を用意する工程が、 入力映像信号の垂直走査期間（V— Total)を水平走査期間を Hとして、 Q 'Hとなる 整数 Qを求める工程と、 A= [Int{ (Q-D/D + l/2] 'L'Hの関係または A= [In t{ (Q— 2'K'L)Z(2'K'L) } + lZ2〕' 2'K*L'Hの関係（但し、 Int (x)は任意の実 数 Xの整数部分を意味し、 Kは正の整数である）を満足する Aを求める工程と、 Q'H A=Bとなる Bを求める工程と、長さ Aを有する第 1期間において第 1波形を有し、 長さ Bを有する第 2期間において第 2波形を有する補助容量対向電圧を生成するェ 程であって、前記第 1波形は第 1電圧レベルと第 2電圧レベルとの間を L'Hまたは 2· K'L'Hの第 1周期 (P )で振動する波形であり、前記第 2波形は第 3電圧レベルと第
A
4電圧レベルとの間を振動する波形であって、前記第 3電圧レベルと前記第 4電圧レ ベルとの平均値は前記第 1電圧レベルと前記第 2電圧レベルとの平均値と等しぐ B ZHが偶数の場合には、前記第 3電圧レベルにある期間と、前記第 4電圧レベルに ある期間とが互いに等しぐ BZHが奇数の場合には、ある垂直走査期間においては 、前記第 3電圧レベルにある期間は前記第 4電圧レベルにある期間よりも 1水平走査 期間分だけ短ぐ当該垂直走査期間の次の垂直走査期間の前記第 2期間において も、前記第 3電圧レベルにある期間は前記第 4電圧レベルにある期間よりも 1水平走 查期間分だけ短い、補助容量対向電圧を生成する工程とを包含する。
[0051] ある実施形態において、前記互いに電気的に独立な複数の補助容量幹線は、 L本
(Lは偶数)の補助容量幹線であって、前記補助容量対向電圧を用意する工程が、 入力映像信号の垂直走査期間（V— Total)を水平走査期間を Hとして、 Q 'Hとなる 整数 Qを求める工程と、 A= [Int{ (Q- 3 -L/2) /L} + l/2] 'Lの関係または A= 〔Int{ (Q— 3 'K'L)Z(2'K'L) } + lZ2〕' 2'K*L'Hの関係（但し、 Int (x)は任意 の実数 Xの整数部分を意味し、 Kは正の整数である）を満足する Aを求める工程と、 Q •H— A=Bとなる Bを求める工程と、長さ Aを有する第 1期間において第 1波形を有し 、長さ Bを有する第 2期間において第 2波形を有する補助容量対向電圧を生成する 工程であって、前記第 1波形は第 1電圧レベルと第 2電圧レベルとの間を L'Hまたは 2'K'L'Hの第 1周期（P )で振動する波形であり、前記第 2波形は第 3電圧レベルと
A
第 4電圧レベルとの間を振動する波形であって、前記第 3電圧レベルと前記第 4電圧 レベルとの平均値は前記第 1電圧レベルと前記第 2電圧レベルとの平均値と等しぐ BZHが偶数の場合には、前記第 3電圧レベルにある期間と、前記第 4電圧レベルに ある期間とが互いに等しぐ BZHが奇数の場合には、ある垂直走査期間においては 、前記第 3電圧レベルにある期間は前記第 4電圧レベルにある期間よりも 1水平走査 期間分だけ短ぐ当該垂直走査期間の次の垂直走査期間の前記第 2期間において も、前記第 3電圧レベルにある期間は前記第 4電圧レベルにある期間よりも 1水平走 查期間分だけ短い、補助容量対向電圧を生成する工程とを包含する。
[0052] ある実施形態において、前記補助容量対向電圧は垂直走査期間ごとに位相が 18 0° ずれる。
[0053] ある実施形態において、入力映像信号の垂直走査期間 (V— Total)を水平走査期 間を Hとして、 Q'Hとなる整数 Qを求める工程は、当該垂直走査期間の 2つ前の垂直 走査期間に対して行う。
発明の効果
[0054] 本発明によると、特に大型あるいは高精細の液晶表示パネルに上記面積階調表示 技術を適用する際に、 CSバスラインに印加する振動電圧の振動周期を長くしても、 表示品位が低下しない液晶表示装置およびその駆動方法を提供することができる。 図面の簡単な説明
[図 1]本発明による実施形態の液晶表示装置の画素配列を模式的に示す図である。
[図 2]本発明による実施形態の液晶表示装置のある領域の等価回路図である。
[図 3A]図 2に示した液晶表示装置におけるゲートバスラインの電圧波形を基準とした CSバスラインに供給される振動電圧の振動の周期および位相および各副画素電極 の電圧を示す図である。
[図 3B]図 2に示した液晶表示装置におけるゲートバスラインの電圧波形を基準とした CSバスラインに供給される振動電圧の振動の周期および位相および各副画素電極 の電圧を示す図である（液晶層に印加される電圧の極性が図 3 Aの場合と反転)。
[図 4A]図 2に示した液晶表示装置の駆動状態（図 3Aの電圧を用いた場合)を示す 模式図である。
[図 4B]図 2に示した液晶表示装置の駆動状態（図 3Bの電圧を用いた場合)を示す模 式図である。
[図 5] (a)は、本発明の第 2の局面による実施形態の液晶表示装置における CSバス ラインに振動電圧を供給するための構成を模式的に示す図であり、 (b)はその電気 的な負荷インピーダンスを近似した等価回路を模式的に示す図である。
[図 6] (a)カゝら (e)は、 CS電圧波形鈍りが無 ヽ場合の副画素電極の振動電圧波形を 模式的に示す図である。
[図 7] (a)から (e)は、 CR時定数が「0. 2H」の場合に相当する波形鈍りが発生した場 合の副画素電極の振動電圧波形を模式的に示す図である。
[図 8]図 6、図 7の波形を基に算出した振動電圧の平均値および実効値と CSバスライ ン電圧の振動周期の関係を示すグラフである。
[図 9]本発明の Typelの構成を有する実施形態の液晶表示装置の等価回路を模式 的に示す図である。
[図 10A]図 9に示した液晶表示装置におけるゲートバスラインの電圧波形を基準とし た CSバスラインに供給される振動電圧の振動の周期および位相および各副画素電 極の電圧を示す図である。
[図 10B]図 9に示した液晶表示装置におけるゲートバスラインの電圧波形を基準とし た csバスラインに供給される振動電圧の振動の周期および位相および各副画素電 極の電圧を示す図である（液晶層に印加される電圧の極性が図 1 OAの場合と反転）
[図 11 A]図 9に示した液晶表示装置の駆動状態（図 1 OAの電圧を用 、た場合)を示 す模式図である。
圆 11B]図 9に示した液晶表示装置の駆動状態（図 10Bの電圧を用いた場合)を示 す模式図である。
圆 12]本発明の Typelの構成を有する他の実施形態の液晶表示装置の等価回路を 模式的に示す図である。
圆 13A]図 12に示した液晶表示装置におけるゲートバスラインの電圧波形を基準とし た CSバスラインに供給される振動電圧の振動の周期および位相および各副画素電 極の電圧を示す図である。
圆 13B]図 12に示した液晶表示装置におけるゲートバスラインの電圧波形を基準とし た CSバスラインに供給される振動電圧の振動の周期および位相および各副画素電 極の電圧を示す図である（液晶層に印加される電圧の極性が図 13Aの場合と反転） 圆 14A]図 12に示した液晶表示装置の駆動状態（図 13 Aの電圧を用 、た場合)を示 す模式図である。
圆 14B]図 12に示した液晶表示装置の駆動状態（図 13Bの電圧を用 ヽた場合)を示 す模式図である。
[図 15] (a)は本発明の Typelの構成を有する実施形態の液晶表示装置における CS バスラインおよび画素間遮光層の配置例を示す模式図であり、 (b)は本発明の Type IIの構成を有する実施形態の液晶表示装置における画素間遮光層を兼ねる CSバス ラインの配置例を模試的に示す図である。
圆 16A]本発明の Typellの構成を有する実施形態の液晶表示装置の駆動状態を示 す模式図である。
圆 16B]本発明の Typellの構成を有する実施形態の液晶表示装置の駆動状態を示 す模式図であり、図 16Aの駆動状態と液晶層に印加される電界の向きが逆の場合を 示している。
[図 17]本発明の Typellの構成を有する実施形態の液晶表示装置のマトリックス構成 (CSバスラインの接続形態)示す模式図である。
圆 18]図 17に示した液晶表示装置の駆動信号波形を示す模式図である。
[図 19]本発明の Typellの構成を有する他の実施形態の液晶表示装置のマトリックス 構成 (CSバスラインの接続形態)示す模式図である。
圆 20]図 19に示した液晶表示装置の駆動信号波形を示す模式図である。
[図 21]本発明の Typellの構成を有するさらに他の実施形態の液晶表示装置のマトリ ックス構成 (CSバスラインの接続形態)示す模式図である。
圆 22]図 21に示した液晶表示装置の駆動信号波形を示す模式図である。
[図 23]本発明の Typellの構成を有するさらに他の実施形態の液晶表示装置のマトリ ックス構成 (CSバスラインの接続形態)示す模式図である。
圆 24]図 23に示した液晶表示装置の駆動信号波形を示す模式図である。
[図 25]本発明の Typellの構成を有するさらに他の実施形態の液晶表示装置のマトリ ックス構成 (CSバスラインの接続形態)示す模式図である。
圆 26]図 25に示した液晶表示装置の駆動信号波形を示す模式図である。
[図 27]本発明の Typellの構成を有するさらに他の実施形態の液晶表示装置のマトリ ックス構成 (CSバスラインの接続形態)示す模式図である。
圆 28]図 27に示した液晶表示装置の駆動信号波形を示す模式図である。
[図 29]本発明の Typellの構成を有するさらに他の実施形態の液晶表示装置のマトリ ックス構成 (CSバスラインの接続形態)示す模式図である。
圆 30]図 29に示した液晶表示装置の駆動信号波形を示す模式図である。
[図 31] (a)〜（c)は、本発明による実施形態の Typelの液晶表示装置の 3つの代表 的な構成を模式的に示す図である。
[図 32] (a)〜（c)は、本発明による実施形態の Typellの液晶表示装置の 3つの代表 的な構成を模式的に示す図である。
[図 33A]TypeIの液晶表示装置においてスジが発生する原因を説明するためのゲー ト電圧および CS電圧の波形図である。 [図 33B]TypeIIの液晶表示装置においてスジが発生する原因を説明するためのゲ ート電圧および CS電圧の波形図である。
[図 34]TypeIの液晶表示装置におけるスジを模式的に示す図である。
[図 35A]TypeIの液晶表示装置の等価回路と CS幹線との接続形態を示す図である。 圆 35B]TypeIの液晶表示装置の等価回路と CS幹線との接続形態を示す図である（ 図 35Aの続き）。
[図 36]図 35Aおよび図 35Bに示した液晶表示装置における CS電圧とゲート電圧と のタイミングの関係を示す図である。
[図 37]図 35Aおよび図 35Bに示した液晶表示装置においてスジが発生する原因を 説明するためのゲート電圧および CS電圧の波形図である。
[図 38]TypeIIの液晶表示装置におけるスジを模式的に示す図である。
[図 39A]TypeIIの液晶表示装置の等価回路と CS幹線との接続形態を示す図である
[図 39B]TypeIIの液晶表示装置の等価回路と CS幹線との接続形態を示す図である (図 39Aの続き）。
[図 39C]TypeIIの液晶表示装置の等価回路と CS幹線との接続形態を示す図である (図 39Bの続き)。
[図 40]図 39A〜図 39Cに示した液晶表示装置における CS電圧とゲート電圧とのタイ ミングの関係を示す図である。
[図 41 A]図 39 A〜図 39Cに示した液晶表示装置にお 、てスジが発生する原因を説 明するための図であり、ゲート電圧の波形図である。
[図 41B]図 39A〜図 39Cに示した液晶表示装置においてスジが発生する原因を説 明するための図であり、 CS電圧の波形図である。
[図 41C]図 39A〜図 39Cに示した液晶表示装置においてスジが発生する原因を説 明するための図であり、画素の印加電圧の波形図である。
[図 42A]本発明による実施形態 1の液晶表示装置 (Typel)を駆動する方法を説明す るための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である（例 1 )。 圆 42B]本発明による実施形態 1の液晶表示装置 (Typel)を駆動する方法を説明す るための図であり、 CS電圧および画素の印加電圧の波形図である（例 2)。
圆 42C]本発明による実施形態 1の液晶表示装置 (Typel)を駆動する方法を説明す るための図であり、 CS電圧および画素の印加電圧の波形図である（例 3)。
圆 42D]本発明による実施形態 1の液晶表示装置 (Typel)を駆動する方法を説明す るための図であり、 CS電圧および画素の印加電圧の波形図である（例 4)。
[図 43]TypeIの他の液晶表示装置においてスジが発生する原因を説明するための ゲート電圧、 CS電圧および画素の印加電圧の波形図である。
[図 44]本発明による実施形態 2の液晶表示装置 (Typel)を駆動する方法を説明する ための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である。
[図 45A]本発明による実施形態 3の液晶表示装置 (Typel)を駆動する方法を説明す るための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である（例 1 )。
圆 45B]本発明による実施形態 3の液晶表示装置 (Typel)を駆動する方法を説明す るための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である（例 2 )。
[図 46A]本発明による実施形態 4の液晶表示装置 (Typell)を駆動する方法を説明 するための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である（ 例 1)。
圆 46B]本発明による実施形態 4の液晶表示装置 (Typell)を駆動する方法を説明 するための図であり、 CS電圧および画素の印加電圧の波形図である（例 2)。
[図 46C]本発明による実施形態 4の液晶表示装置 (Typell)を駆動する方法を説明 するための図であり、 CS電圧および画素の印加電圧の波形図である（例 3)。
[図 46D]本発明による実施形態 4の液晶表示装置 (Typell)を駆動する方法を説明 するための図であり、 CS電圧および画素の印加電圧の波形図である（例 4)。
[図 47A]TypeIIの他の液晶表示装置においてスジが発生する原因を説明するため のゲート電圧の波形図である。
[図 47B]TypeIIの他の液晶表示装置においてスジが発生する原因を説明するため のゲート電圧および CS電圧の波形図である。
[図 47C]TypeIIの他の液晶表示装置においてスジが発生する原因を説明するため のゲート電圧および画素の印加電圧の波形図である。
[図 47D]TypeIIの他の液晶表示装置においてスジが発生する原因を説明するため のゲート電圧、 CS電圧および画素の印加電圧の波形図である（例 2)。
[図 48]本発明による実施形態 5の液晶表示装置 (Typell)を駆動する方法を説明す るための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である。
[図 49A]本発明による実施形態 6の液晶表示装置 (Typell)を駆動する方法を説明 するための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である（ 例 1)。
圆 49B]本発明による実施形態 6の液晶表示装置 (Typell)を駆動する方法を説明 するための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である（ 例 1)。
[図 49C]本発明による実施形態 6の液晶表示装置 (Typell)を駆動する方法を説明 するための図であり、 CS電圧および画素の印加電圧の波形図である（例 2)。
[図 49D]本発明による実施形態 6の液晶表示装置 (Typell)を駆動する方法を説明 するための図であり、 CS電圧および画素の印加電圧の波形図である（例 2)。
圆 50]本発明による実施形態 7の液晶表示装置 (Typel)を駆動する方法を説明する ための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である。
[図 51]本発明による実施形態 7の液晶表示装置 100において CS電圧を発生させる 回路の構成を模式的に示す図である。
圆 52]本発明による実施形態 8の液晶表示装置 (Typell)を駆動する方法を説明す るための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である。 圆 53]本発明による実施形態 9の液晶表示装置 (Typel)を駆動する方法を説明する ための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である。 圆 54]本発明による実施形態 10の液晶表示装置 (Typell)を駆動する方法を説明 するための図であり、ゲート電圧、 CS電圧および画素の印加電圧の波形図である。
[図 55]特許文献 5に記載されて 、る液晶表示装置 200の画素分割構造を模式的に 示す図である。
[図 56]液晶表示装置 200の画素構造に対応した電気的な等価回路を示す図である
[図 57] (a)〜 (f)は、液晶表示装置 200の駆動に用いられる各種の電圧波形を示す 図である。
[図 58]液晶表示装置 200における副画素間の液晶層への印加電圧の関係を示す図 である。
符号の説明
[0056] 10 画素
10a、 10b 畐 ij画素
12 走査線 (ゲートバスライン）
14a、 14b 信号線 (ソースバスライン）
16a, 16b TFT
18a、 18b 畐 ij画素電極
100、 200 液晶表示装置
発明を実施するための最良の形態
[0057] 以下、図面を参照しながら本発明による実施形態の液晶表示装置およびその駆動 方法を説明する。なお、本発明による実施形態の液晶表示装置の画素は上述した特 許文献 5に記載されている画素と同様の構造を有しており、補助容量配線 (CSバスラ イン)の接続形態および補助容量対向電圧 (CS電圧)の波形が特許文献 5に記載さ れているものと異なっている。まず、 CSバスラインに印加する振動電圧 (CS電圧）の 振動周期が短い場合に生じる問題を説明する。
[0058] 以下では、図 1に示すような 1H1ドット反転駆動に適した画素配列を備える液晶表 示装置を例示する。 1H1ドット反転駆動は、画素電極と対向電極との電位の大小関 係が一定時間毎に反転し、液晶層に印加される電界の向き（電気力線の向き）が垂 直走査期間毎に反転する。その結果、表示のちらつきを抑制することができる。表示 のちらつきを防止するためには、積極的に輝度を異ならせた副画素の輝度順位 (輝 度の大小関係の順位)を可能な限りランダムに配置することが好ましぐ輝度順位の 等しい副画素が互いに列方向、および行方向に隣接しない配置が最も好ましい。言 V、換えれば、輝度順位の等 、副画素を市松状に配置することが表示上最も好まし い。
[0059] なお、「垂直走査期間」とは、ある走査線が選択され、次にその走査線が選択される までの期間と定義することにする。液晶表示装置における 1垂直走査期間は、ノンィ ンターレース駆動用の信号の場合には 1フレーム期間であり、インターレース駆動用 の信号の場合に 1フィールド期間に対応する。
[0060] また、各垂直走査期間内において、ある走査線を選択する時刻と、その次の走査 線を選択する時刻との差 (期間）を 1水平走査期間（1H)という。
[0061] 図 1に示した液晶表示装置は、複数の行（l〜rp)および複数の列（l〜cq)を有す るマトリクス状 (rp、 cq)に配列され、それぞれの画素 P (p、 q)、（但し、 l≤p≤rp、 1≤ q≤cq)が 2つの副画素 SPa (p、 q)および SPb (p、 q)を有する例を説明する。図 1は 、信号線 S— Cl、 S— C2、 S— C3、 S-C4- · ' S— Ccq、走査線 G— Ll、 G— L2、 G— L3、 · · 'G— Lrpおよび補助容量配線 CS— Aおよび CS— Bと、各画素 P (p、 q) および各画素を構成する副画素 SPa (p、 q)および SPb (p、 q)の相対的な配置の一 部分 (8行 6列）を模式的に示して 、る。
[0062] 図 1に示したように、 1つの画素 P (p、 q)は画素の中央付近を水平に貫く走査線 G — Lpの上下に副画素 SPa (p、 q)および SPb (p、 q)を有している。すなわち、副画素 SPa (p、 q)および SPb (p、 q)は各画素において列方向に配列されている。それぞれ の副画素 SPa (p、 q)および SPb (p、 q)の補助容量電極の一方 (不図示）は、隣接の 補助容量配線 CS— Aまたは CS— Bに接続されている。また、各画素 P (p、 q)に表示 画像に応じた信号電圧（「表示信号電圧」、「データ信号電圧」ともいう。）を供給する 信号線 S— Cqは図面上で各画素の間に垂直に（列方向に)延びるように設けられて おり、各信号線の右隣の副画素 (画素）が各々有する TFT素子 (不図示）に信号電 圧を供給する構成となっている。図 1に示した構成は、一本の補助容量配線、または 一本の走査線を 2つの副画素で共有する構成であり、画素の開口率を高くできる利 点を有している。
[0063] 図 2は、図 1に示した画素配列を有する液晶表示装置のある領域の等価回路図で ある。この液晶表示装置は、行および列を有するマトリクス状に配置された画素を有 しており、それぞれの画素は、 2つの副画素を有している。それぞれの副画素（記号 Aおよび Bが 2つの副画素を示す。）は、液晶容量 CLCA— n, mおよび CLCB— n, mと、補助容量 CCSA— n, mおよび CCSB— n, mを有している。液晶容量は副画 素電極と対向電極 ComLCとこれらの間に設けられた液晶層とによって構成されてお り、補助容量は補助容量電極と、絶縁膜と、補助容量対向電極 (ComCSA— n、 Co mCSB— n)とで構成されている。 2つの副画素は、それぞれ対応する TFTA— n, m および TFTB— n, mを介して共通の信号線（ソースバスライン） SBL— mに接続され ている。 TFTA— n, mおよび TFTB— n, mは、共通の走査線（ゲートバスライン） G BL—nに供給される走査信号電圧によってオン Zオフ制御され、 2つの TFTがオン 状態にあるときに、 2つの副画素のそれぞれが有する副画素電極および補助容量電 極に、共通の信号線から表示信号電圧が供給される。 2つの副画素の内の一方の補 助容量対向電極は、 CSバスライン (CSBL)を介して、補助容量幹線 (CS幹線) CS VtypeRlに接続されており、他方の補助容量対向電極は、補助容量幹線 (CS幹線 ) CSVtypeR2に接続されて!、る。
[0064] 図 2で注目すべき点は、列方向に隣接する行の画素の副画素に対応する CSバス ラインが互いに電気的に共通である点である。具体的には、 n行の副画素 CLCB— n , mに対応する CSバスライン CSBLと、これに列方向に隣接した行の画素の副画素 CLCA— n+ 1, mに対応する CSバスライン CSBLとが電気的に共通である点である
[0065] 図 3Aおよび図 3Bに、ゲートバスラインの電圧波形を基準とした CSバスラインに供 給される振動電圧の振動の周期および位相および各副画素電極の電圧を示す。一 般に、液晶表示装置は各画素の液晶層に印加される電界の向きを一定時間間隔で (例えば垂直走査期間毎に)反転させているので、各電界の向きに対応した 2種類の 駆動電圧波形について考える必要がある。この 2種類の駆動状態を各々図 3Aおよ び図 3Bに示してある。
[0066] 図 3Aおよび図 3Bにおいて、 VSBL— mは m列のソースバスライン SBL— mに供給 される表示信号電圧 (ソース信号電圧）の波形を示し、 VGBL— n等は、 n行のゲート バスライン GBL—nに供給される走査電圧 (ゲート信号電圧）の波形を示し、 VCSVt ypeRlおよび VCSVtypeR2はそれぞれ CS幹線 CSVtypeRlおよび CSVtypeR2 に供給される補助容量対向電圧としての振動電圧の波形を示し、 VPEA_m, nお よび VPEB— m, nはそれぞれの副画素の液晶容量の電圧波形を示して!/、る。
[0067] 図 3Aおよび図 3Bで注目すべき第 1の点は、 CSVtypeRl、 CSVtypeR2の電圧 V CSVtypeRl、 VCSVtypeR2の振動の周期はいずれも水平走査期間の 1倍の時間 (1H)であることである。
[0068] 図 3Aおよび図 3Bで注目すべき第 2点は、 VCSVtypeRl, VCSVtypeR2の位相 が次のようになっている点である。まず、 CS幹線間の位相に注目すれば、 VCSVtyp eR2は VCSVtypeRlより 0. 5H時間だけ位相が遅れている。次に、 CS幹線の電圧 とゲートバスラインの電圧に注目すれば、 CS幹線の電圧とゲートバスラインの電圧の 位相は次のようになっている。図 3Aおよび図 3Bによれば各 CS幹線に対応するゲー トバスラインの電圧が VgHから VgLに変化する時刻と、 CS幹線電圧の各平坦部分 の中央の時刻が一致している。すなわち、図 3Aおよび図 3Bに示した Tdの値が 0. 2 5H時間である。但し、これ以外の場合でも、 Tdの値が OHよりも大きく 0. 5H時間より も短い範囲であればよい。
[0069] 上記 CS幹線の電圧の周期および位相に関する説明は図 3Aおよび図 3Bに基づい たものである力 CS幹線の電圧波形はこれに限られず、次の 2つの条件のいずれか を満足すればよい。その第 1の条件は、 VCSVtypeRlは対応する任意のゲートバス ラインの電圧が VgH力 VgLに変化した後、最初の電圧変化が電圧増加であり、か つ VCSVtypeR2は対応する任意のゲートバスラインの電圧が VgHから VgLに変化 した後、最初の電圧変化が電圧減少であることである。その第 2の条件は、 VCSVty peRlは対応する任意のゲートバスラインの電圧が VgHから VgLに変化した後、最 初の電圧変化が電圧減少であり、かつ VCSVtypeR2は対応する任意のゲートバス ラインの電圧が VgHから VgLに変化した後、最初の電圧変化が電圧増加であること である。
[0070] 図 4Aおよび図 4Bにこの液晶表示装置の駆動状態をまとめて示す。液晶表示装置 の駆動状態もまた図 3Aおよび図 3Bと同様に各副画素の駆動電圧の極性の異なる 2 つの場合に分けて示す。図 4Aの駆動状態は図 3Aの駆動電圧波形に対応し、図 4B の駆動状態は図 3Bの駆動電圧波形に対応している。
[0071] 図 4Aおよび図 4Bは、マトリクス状に配列された複数の画素のうちの（n行から n+ 7 行の 8行） X (m列力 m+ 5列までの 6列）の画素の駆動状態を模式的に示す図で あり、それぞの画素は、輝度の異なる副画素、即ち「明」と記した副画素および「暗」と 記した副画素を有している。これらの図は、先に示した図 1と基本的に等価である。
[0072] 図 4Aおよび図 4Bで注目すべき点は、面積階調表示パネルとして必要な要件を満 足して 、る力否かである。面積階調表示パネルとして必要な要件は次の 5点である。
[0073] 第 1は、中間調表示状態で 1つの画素が輝度の異なる複数の副画素で構成されて いる。
[0074] 第 2は、前記輝度の異なる副画素の輝度順位が時刻によらず一定である。
[0075] 第 3は、前記異なる輝度の副画素の配置が緻密に成されている。
[0076] 第 4は、任意の垂直走査期間（以下、「フレーム」とする）で、画素単位で極性の異な る画素が緻密に配置されて 、る。
[0077] 第 5は、任意のフレームで、輝度順位の等 、副画素単位で、特に輝度の最も明る Vヽ副画素単位で極性の等 U、副画素が緻密に配置されて 、る。
[0078] 第 1の要件について検証する。ここでは、 1つの画素が輝度の異なる 2つの副画素 で構成されている。具体的には、例えば図 4Aによれば n行 m列の画素は「明」と記し た輝度の高 、副画素と「暗」と記した輝度の低 、副画素で構成されて 、る。よって第 1 の要件は満たしている。
[0079] 第 2の要件について検証する。この液晶表示装置は駆動状態の異なる 2つの表示 形態を一定時間毎に交互に表示している。 2つの表示形態に対応する駆動状態を 示してある図 4Aと図 4Bとを比較すると、輝度の高 、副画素と輝度の低!、副画素の 位置が一致している。よって、第 2の要件を満たしている。
[0080] 第 3の要件について検証する。図 4Aおよび図 4Bによれば、輝度順位の異なる副 画素、すなわち「明」と記した副画素と「暗」と記した副画素が巿松状に配置されて 、 る。また、この液晶表示装置を確認した結果、輝度の異なる副画素を用いたことによ る解像度の低下等の表示上の不具合は視認できな力つた。よって、第 3の要件を満 たしている。
[0081] 第 4の要件について確認する。図 4Aおよび図 4Bによれば、画素単位で極性の異 なる画素が巿松状に配置されている。具体的には、例えば図 4Aにおいて n+ 2行、 m+ 2列の画素に注目すれば、この画素の極性は「 +」であり、この画素から行方向 および列方向に 1画素毎に極性が「一」、「 +」と変化している。また、第 4の要件が満 たされて!/、な 、液晶表示装置では各画素の駆動極性が「 +」、「—」で切り替わるの に同期したフリッカーと呼ばれる表示のちらつきが観測されると考えられる力 この液 晶表示装置を目視で確認したところによるとフリッカーは見られな力 た。よって、第 4 の要件は満たしている。
[0082] 第 5の要件にっ 、て確認する。図 4Aおよび図 4Bにお 、て、輝度順位の等し 、副 画素の駆動極性に注目すれば、 2副画素行毎、すなわち 1画素幅に駆動極性が反 転している。具体的には、例えば図 4Aの n— B行では m+ l、 m+ 3、 m+ 5列の副画 素の輝度順位記号力 ^明」であり、それら全ての極性反転記号は「-」となっており、 その下の n+ 1— A行では m、 m+ 2、 m+4列の副画素の輝度順位記号力 ^明」であ り、それら全ての極性反転記号は「一」となっており、さらにその下の n+ 1— B行では m+ l、 m+ 3、 m+ 5列の副画素の輝度順位記号力 ^明」であり、それら全ての極性 反転記号は「 +」となっており、その下の n+ 2— A行では m、 m+ 2、 m+4列の副画 素の輝度順位記号が「明」であり、それら全ての極性反転記号は「 +」となって！/ヽる。 また、第 5の要件が満たされて 、な 、液晶表示装置では各画素の駆動極性が「や」、 「一」で切り替わるのに同期したフリッカーと呼ばれる表示のちらつきが観測されると 考えられるが、この液晶表示装置を目視で確認したところによるとフリッカーは見られ なかった。よって、第 5の要件を満たしている。
[0083] この液晶表示装置を CS電圧の振幅 VCSppを変化させつつ観測したところ、 CS電 圧の振幅 VCSppを OV (すなわち、マルチ画素表示を行わな ヽ典型的な液晶表示装 置に対応)から増大させるについて斜め観測時の白浮き現象が抑制されるといった 視野角特性の改善効果が見られた。視野角特性の改善効果は表示する画像によつ て若干異なった印象を受けるものの VLCaddppの値が典型的な駆動 (VCSppを OV とした)での液晶表示装置の閾値電圧の 0. 5倍から 2倍となるように VCSppを設定し た場合が最も良好であった。
[0084] このように、上記の液晶表示装置は、補助容量対向電極に振動電圧を印加するこ とによりマルチ画素表示を行うことで視野角特性の改善を行った液晶表示装置であ るが、補助容量対向電極に印加する振動電圧の振動周期は水平走査期間に等しい (または水平走査期間よりも短くてもよい)。このように CSバスラインに供給する振動 電圧の振動の周期が短 、と、 CSバスラインの負荷容量および抵抗の大きな大型の 液晶表示装置あるいは水平走査期間の短い高精細の液晶表示装置さらには垂直走 查期間および水平走査期間を短くした高速駆動の液晶表示装置に対してマルチ画 素表示を行うことは比較的困難である。
[0085] この問題を図 5から図 8を参照しながら説明する。
[0086] 図 5 (a)は、上述した液晶表示装置における CSバスラインに振動電圧を供給するた めの構成を模式的に示す図である。液晶表示パネルに設けられた複数の CSバスラ インに対して、 CS幹線から振動電圧が供給される。 CS幹線には接続点 ContPlお よび P2、 ContP3および ContP4を介して CSバスライン電圧発生回路から振動電圧 が供給される。液晶表示パネルが大きくなると、表示パネルの中央部に位置する画 素と接続点 ContPl〜ContP4との距離が長くなり、この間の負荷インピーダンスが 無視できなくなる。負荷インピーダンスの主な構成要素は画素を構成する液晶層容 量（CLC)と補助容量（CCS)と CSバスラインの抵抗 RCSおよび CS幹線の抵抗 Rmi kiである。この負荷インピーダンスは第一近似として、図 5 (b)に模式的に示すように 、それらの容量および抵抗で構成されるローパスフィルターと考えることができる。こ の負荷インピーダンスの値は液晶表示パネル上の場所の関数になっており、前記の 接続点、例えば ContactPl、 ContactP2、 ContactP3、 ContactP4からの距離の 関数である。具体的には、接続点に近接した部分では負荷インピーダンスは小さぐ 接続点から離れるに従って負荷インピーダンスは増加する。
[0087] すなわち、振動電圧発生回路で発生された CSバスライン電圧は、 CRローパスフィ ルターで近似される CSバスラインの負荷の影響を受けるため、 CSバスライン上では 波形鈍りを生じており、かつその波形鈍りの程度はパネル内の場所によって異なる。
[0088] 上記マルチ画素表示において CSバスラインに振動電圧を印加するのは 1つの画 素を 2つ以上の副画素で構成し、各副画素で輝度を異ならせる目的のためである。 すなわち、マルチ画素表示の液晶表示装置は各副画素電極の電圧波形を CSバス ラインの振動電圧に依存した振動電圧とし、実効的な電圧を CSバスライン電圧の振 動波形に依存して変化させる構成および駆動方法となっている。従って、 CSバスライ ン電圧の波形が場所によって異なる場合には、副画素電極の実効的な電圧も場所 によって異なるといった問題が発生する。言い換えれば、 CSバスライン電圧の波形 鈍りの程度が場所によって異なる場合には、場所によって表示輝度が異なり、表示の 輝度ムラが発生するといつた問題が生じる。
[0089] CSバスラインの振動周期を長くすることにより、この表示輝度ムラを改善するのが、 本発明による液晶表示装置の有する主な特徴の 1つである。以下、このことについて 説明する。
[0090] 図 6および図 7は、前記 CS負荷を一定とした場合の副画素電極の振動電圧波形を 模式的に示してある。図 6および図 7は、 CSバスライン電圧が振動電圧で無い場合 の副画素電極の電圧は「OV」、 CSバスライン電圧の振動によって生じる副画素電極 電圧の振動の振幅は「IV」とした場合の模式図である。図 6 (a)から (e)は、 CS電圧 波形鈍りが無 、場合、すなわち前記 CRローパスフィルターの CR時定数が「OH」の 場合、図 7 (a)から（e)は、前記 CRローパスフィルターの CR時定数が「0. 2H」の場 合に相当する波形鈍りを模式的に示してある。図 6および図 7はそれぞれ CRローバ スフィルターの CR時定数を前記の値として、 CSバスラインの振動電圧の振動周期を 異ならせた場合での画素電極電圧の電圧波形を模式的に示しており、図 6 (a)〜（e) および図 7 (a)から（e)は、それぞれ、各波形の振動周期が 1H、 2H、 4H、および 8H の場合を示している。
[0091] 図 6と図 7とを比較するとわ力るように、振動周期が長くなるにつれて図 6の波形と図 7の波形との差異が小さくなつていることがわかる。この傾向を図 8に定量的に示す。
[0092] 図 8は、図 7の波形を基に算出した振動電圧の平均値および実効値と CSバスライ ン電圧の振動周期（1目盛りは、 1水平走査期間： 1Hに対応)の関係を示している。 図 8からわ力るように、 CSバスラインの振動周期を長くすることにより、 CR時定数 OH の場合と、 0. 2Hの場合の波形の平均値電圧および実効値電圧のずれ量が減少す る。とりわけ、 CSバスラインの振動電圧の振動周期を CSバスラインの CR時定数 (CS バスラインの負荷インピーダンスの近似値)の 8倍以上とした場合には、波形鈍りの影 響を著しく低減できることがわ力る。
[0093] このように、 CSバスラインの振動電圧の振動周期を長くすることにより CSバスライン での波形鈍りの影響による表示輝度ムラを低減することができる。特に、 CSバスライ ンの振動電圧の振動周期を CSバスラインの CR時定数 (CSバスラインの負荷インピ 一ダンスの近似値)の 8倍以上とした場合には、波形鈍りの影響を著しく低減できる。
[0094] 本発明は、 CSバスラインに印加する振動電圧の振動周期を長くすることのできる液 晶表示装置の構造および駆動方法の好適な形態を提供する。 CS電圧の振動周期 を長くために好適な構成は 2つに大別され、それぞれ Typelと Typellと呼ぶことにす る。
[0095] Typelの構成を有する実施形態の液晶表示装置は、マトリックス駆動される液晶表 示装置おける同一列の画素であって、列方向に隣接する画素の副画素のうち、輝度 順位の異なる副画素 (例えば、第 1副画素と第 2副画素）に対応する CSバスラインを 電気的に独立とする。すなわち、 n行目の第 1副画素と、 n+ 1行目の第 2副画素との CSバスラインを電気的に独立にする。ここで、マトリックス駆動される液晶表示装置に おける同一列の画素とは、同一の信号線 (典型的にはソースバスライン）によって駆 動される画素である。また、マトリックス駆動される液晶表示装置における列方向に隣 接する画素とは、時間軸上で順次選択される走査線 (典型的にはゲートバスライン） 群の中で、隣接の時刻で選択される走査線によって駆動される画素である。さらに、 電気的に独立な CS幹線の種類を L種類とし、 CSバスラインの振動の周期を水平走 查期間の L倍とすることができる。前述のように、電気的な独立な CS幹線の数は、水 平走査期間を CSバスラインの有する最大の負荷インピーダンスを近似した CR時定 数で除した値の 8倍の値よりも大きな数とするのが好ましい。さらに、後述するが前記 8倍の値よりも大きな数であって且つ偶数とするのがより好ましい。なお、電気的に独 立な CS幹線の種類の数 (L種類)を電気的に独立な CS幹線の本数 (L本)と表現す ることもある。電気的な等価な CS幹線をパネルの左右両側に設けた場合も、電気的 に等価な CS幹線の本数は変化しな 、。 [0096] 以下、図面を参照しながら本発明の Typelの構成を有する実施形態の液晶表示装 置およびその駆動方法を説明する。
[0097] まず、図 9、図 10A、図 10Bおよび図 1 IBを参照しながら、 CSバスラインの振動電 圧の振動の周期を 1水平走査期間の 4倍とすることで上述の面積階調表示を達成す る液晶表示装置の例を説明する。説明は次の点を中心に図を用いつつ述べる。第 1 点は各副画素に接続した補助容量の補助容量対向電極と CSバスラインとの接続形 態を中心とした液晶表示装置の構成について、第 2点はゲートバスラインの電圧波形 を基準とした CSバスラインの振動の周期および位相に関して、第 3点は本実施形態 での各副画素の駆動および表示状態について述べる。
[0098] 図 9は、 Typelの構成を有する実施形態の液晶表示装置の等価回路を模式的に 示す図であり、先の図 2に対応する。共通する構成要素は共通の参照符号で示し、こ こでは説明を省略する。図 9の液晶表示装置は、電気的に独立な 4つの CS幹線 CS VtypeAl〜A4を有している点、および各 CS幹線と CSバスラインの接続の状態に おいて、図 2の液晶表示装置と異なる。
[0099] 図 9で注目すべき第 1の点は、列方向に隣接する行の画素の隣接の副画素（例え ば、 CLCB— n, mと CLCA— n+ 1, mに対応する副画素）に対応する CSバスライン が互いに電気的に独立である点である。具体的には、例えば、 n行の副画素 CLCB _n, mに対応する CSバスライン CSBL— B— nと、これに列方向に隣接した行の画 素の副画素 CLCA— n+ 1、 mに対応する CSバスライン CSBL— A— n+ 1が電気的 に独立している点である。
[0100] 図 9で注目すべき第 2の点は、各 CSバスライン（CSBL)はパネル端の 4本の CS幹 線（CSVtypeAl、 CSVtypeA2、 CSVtypeA3、 CSVtypeA4)【こ接続されて ヽる 点である。すなわち本実施形態の液晶表示装置では電気的に独立な CS幹線の数 は 4種類である。
[0101] 図 9で注目するべき第 3の点は、各 CSバスラインと 4本の CS幹線との接続状態、す なわち電気的に独立な CS幹線の列方向での配列である。図 9の CSバスラインと CS 幹線との接続の規則に従えば、 CS幹線 CSVtypeAl、 CSVtypeA2、 CSVtypeA 3および CSVtypeA4に接続される幹線は下の表 1の通りとなる。 [0102] [表 1]
Figure imgf000031_0001
[0103] なお、上の表 1に示した 4本の各幹線に接続される CSバスラインの組が電気的に 独立な 4種類の CSバスラインの組である。
[0104] 図 10Aおよび図 10Bにゲートバスラインの電圧波形を基準とした CSバスラインの振 動の周期および位相および各副画素電極の電圧を示す。図 10Aおよび図 10Bは、 先の図 3Aおよび図 3Bに対応する。共通する符号は同じ参照符号で示し、ここでは 説明を省略する。一般に、液晶表示装置は各画素の液晶層に印加される電界の向 きを一定時間間隔で反転させているので、各電界の向きに対応した 2種類の駆動電 圧波形について考える必要がある。この 2種類の駆動状態を各々図 10Aおよび図 1 OBに示してある。
[0105] 図 10Aおよび図 10Bで注目すべき第 1の点は、 CSVtypeAl、 CSVtypeA2、 CS VtypeA3、 CSVtypeA4の電圧 VCSVtypeAl、 VCSVtypeA2、 VCSVtypeA3 、 VCSVtypeA4の振動の周期はいずれも水平走査期間の 4倍の時間（4H)である ことである。
[0106] 図 10Aおよび図 10Bで注目すべき第 2点は、 VCSVtypeAl, VCSVtypeA2、 V CSVtypeA3、 VCSVtypeA4の位相が次のようになっている点である。まず、 CS幹 線間の位相に注目すれば、 VCSVtypeA2は VCSVtypeAlより 2H時間だけ位相 が遅れており、 VCSVtypeA3は VCSVtypeAlより 3H時間だけ位相が遅れており 、 VCSVtypeA4は VCSVtypeAlより 1H時間だけ位相が遅れている。次に、 CS幹 線の電圧とゲートバスラインの電圧に注目すれば、 CS幹線の電圧とゲートバスライン の電圧の位相は次のようになって!/、る。図 10Aおよび図 10Bによれば各 CS幹線に 対応するゲートバスラインの電圧力 gHから VgLに変化する時刻と、 CS幹線電圧の 平坦部分の中央の時刻が一致している。すなわち、図 10Aおよび図 10Bに示した T dの値が 1H時間である。但し、これ以外の場合でも、 Tdの値力OHよりも大きく 2H時 間よりも短 、範囲であればょ 、。
[0107] ここで、各 CS幹線に対応するゲートバスラインとは、補助容量 CSおよび TFT素子 を介して同一の副画素電極に接続された CSバスラインが接続されている CS幹線お よびゲートバスラインである。図 9によれば、この液晶表示装置において各 CS幹線に 対応するゲートバスライン、 CSバスラインは下の表 2のようになる。
[0108] [表 2]
Figure imgf000032_0001
[0109] 上記 CS幹線の電圧の周期および位相に関する説明は図 10Aおよび図 10Bに基 づぃたものであるが、 CS幹線の電圧波形はこれに限られず、次の 2つの条件のいず れかを満足すればよい。
[0110] その第 1の条件は、 VCSVtypeAlは対応するゲートパスラインの電圧が VgHから VgUこ変化した後、最初の電圧変化が電圧増加であり、かつ VCSVtypeA2は対応 するゲートバスラインの電圧が VgHから VgLに変化した後、最初の電圧変化が電圧 減少であり、かつ VCSVtypeA3は対応するゲートバスラインの電圧が VgHから VgL に変化した後、最初の電圧変化が電圧減少であり、かつ VCSVtypeA4は対応する ゲートバスラインの電圧が VgH力 VgLに変化した後、最初の電圧変化が電圧増加 であることである。この条件は図 10Aに示した駆動電圧波形に対応している。
[0111] その第 2の条件は、 VCSVtypeAlは対応するゲートバスラインの電圧が VgHから VgLに変化した後、最初の電圧変化が電圧減少であり、かつ VCSVtypeA2は対応 するゲートバスラインの電圧が VgHから VgLに変化した後、最初の電圧変化が電圧 増加であり、かつ VCSVtypeA3は対応するゲートバスラインの電圧が VgHから VgL に変化した後、最初の電圧変化が電圧増加であり、かつ VCSVtypeA4は対応する ゲートバスラインの電圧が VgHカゝら VgLに変化した後、最初の電圧変化が電圧減少 であることである。この条件は図 10Bの駆動電圧波形に対応している。
[0112] 但し、以下に説明する理由から、図 10Aおよび図 10Bに示した波形が好適に用い られる。
[0113] 図 10Aおよび図 10Bでは、振動の周期が一定となっている。これにより、信号発生 回路を簡略ィ匕することができる。
[0114] また、図 10Aおよび図 10Bでは、振動のデューティー比が一定となっている。これ によって、振動の振幅を一定とすることができ、駆動回路を簡略ィ匕することができる。 なぜなら、 CSバスライン電圧を振動電圧とすることにより変化する液晶層の印加電圧 の変化量は、振動の振幅と、振動のデューティー比に依存しているからである。よつ て、振動のデューティー比を一定とすることにより振動の振幅を一定とすることができ る。デューティー比は例えば 1： 1に設定される。
[0115] また、図 10Aおよび図 10Bでは、任意の振動電圧に対して、位相の 180度異なる 振動電圧 (逆位相の振動電圧）が存在している。すなわち互いに電気的に独立な 4 種類の CS幹線は、位相が互いに 180度異なる振動電圧を供給する対（2対で 4本） によって構成されている。これによつて、液晶容量を構成する対向電極に流れる電流 量を最小化することができるため、対向電極に接続される駆動回路を簡略ィ匕すること ができる。
[0116] 図 11Aおよび図 11Bに本実施形態の液晶表示装置の駆動状態をまとめて示す。
液晶表示装置の駆動状態もまた図 10Aおよび図 10Bと同様に各副画素の駆動電圧 の極性の異なる 2つの場合に分けて示す。図 11Aの駆動状態は図 10Aの駆動電圧 波形に対応し、図 11Bの駆動状態は図 10Bの駆動電圧波形に対応している。図 11 Aおよび図 11Bは、先の図 4Aおよび図 4Bに対応して!/、る。
[0117] 図 11Aおよび図 11Bで注目すべき点は、面積階調表示パネルとして必要な要件を 満足している力否かである。面積階調表示パネルとして必要な次の 5つの要件につ いて検証する。
[0118] 第 1は、中間調表示状態で 1つの画素が輝度の異なる複数の副画素で構成されて いる。
[0119] 第 2は、前記輝度の異なる副画素の輝度順位が時刻によらず一定である。
[0120] 第 3は、前記異なる輝度の副画素の配置が緻密に成されている。
[0121] 第 4は、任意のフレームで、画素単位で極性の異なる画素が緻密に配置されている
[0122] 第 5は、任意のフレームで、輝度順位の等しい副画素単位で、特に輝度の最も明る Vヽ副画単位で極性の等 U、副画素が緻密に配置されて 、る。
[0123] 第 1の要件について検証する。図 11Aおよび図 11Bによれば 1つの画素が輝度の 異なる 2つの副画素で構成されている。具体的には、例えば図 11Aによれば n行 m 列の画素は「明」と記した輝度の高 ヽ副画素と「暗」と記した輝度の低 ヽ副画素で構 成されている。よって第 1の要件は満たしている。
[0124] 第 2の要件について検証する。本実施形態の液晶表示装置は駆動状態の異なる 2 つの表示形態を一定時間毎に交互に表示している。 2つの表示形態に対応する駆 動状態を示してある図 11 Aおよび図 11Bを比較すると、輝度の高 、副画素と輝度の 低い副画素の位置が一致している。よって、第 2の要件を満たしている。
[0125] 第 3の要件について検証する。図 11Aおよび図 11Bによれば、輝度順位の異なる 副画素、すなわち「明」と記した副画素と「暗」と記した副画素が市松状に配置されて いる。また、本実施形態の液晶表示装置を確認した結果、輝度の異なる副画素を用 いたことによる解像度の低下等の表示上の不具合は視認できな力つた。よって、第 3 の要件を満たしている。
[0126] 第 4の要件について確認する。図 11Aおよび図 11Bによれば、画素単位で極性の 異なる画素が巿松状に配置されている。具体的には、例えば図 11Aにおいて n+ 2 行、 m+ 2列の画素に注目すれば、この画素の極性は「 +」であり、この画素から行方 向および列方向に 1画素毎に極性カ^—」、「 +」と変化している。また、第 4の要件が 満たされて 、な 、液晶表示装置では各画素の駆動極性が「 +」、「—」で切り替わる のに同期したフリッカーと呼ばれる表示のちらつきが観測されると考えられるが、実施 形態の液晶表示装置を目視で確認したところによるとフリッカーは見られな力 た。よ つて、第 4の要件は満たしている。
[0127] 第 5の要件について確認する。図 11Aおよび図 11Bにおいて、輝度順位の等しい 副画素の駆動極性に注目すれば、 2副画素行毎、すなわち 1画素幅に駆動極性が 反転している。具体的には、例えば n— B行では m+ l、 m+ 3、 m+ 5列の副画素の 輝度順位記号力 ^明」であり、それら全ての極性反転記号は「-」となっており、その 下の n+ 1— A行では m、 m+ 2、 m+4列の副画素の輝度順位記号力 ^明」であり、 それら全ての極性反転記号は「一」となっており、さらにその下の n+ 1— B行では m + 1、 m+ 3、 m+ 5列の副画素の輝度順位記号が「明」であり、それら全ての極性反 転記号は「 +」となっており、その下の n+ 2— A行では m、 m+ 2、 m+4列の副画素 の輝度順位記号力 ^明」であり、それら全ての極性反転記号は「 +」となっている。ま た、第 5の要件が満たされていない液晶表示装置では各画素の駆動極性が「や」、「 一」で切り替わるのに同期したフリッカーと呼ばれる表示のちらつきが観測されると考 えられるが、この液晶表示装置を目視で確認したところによるとフリッカーは見られな かった。よって、第 5の要件を満たしている。
[0128] 以上で説明した本実施形態の液晶表示装置を CS電圧の振幅 VCSppを変化させ つつ観測したところ、 CS電圧の振幅 VCSppを OV (本発明によらない典型的な液晶 表示装置に対応)から増大させるについて斜め観測時の白浮き現象が抑制されると いった視野角特性の改善効果が見られた。視野角特性の改善効果は表示する画像 によって若干異なった印象を受けるものの VLCaddppの値が典型的な駆動 (VCSp pを OVとした）での液晶表示装置の閾値電圧の 0. 5倍から 2倍となるように VCSppを 設定した場合が最も良好であった。
[0129] 以上まとめると、本実施形態の液晶表示装置は補助容量対向電極に振動電圧を 印加することにより面積階調表示 (マルチ画素表示)を行うことで視野角特性の改善 を行った液晶表示装置において、補助容量対向電極に印加する振動電圧の振動周 期を水平走査期間の 4倍にすることができる。しかるに、 CSバスラインの負荷容量お よび抵抗の大きな大型の液晶表示装置あるいは水平走査期間の短い高精細の液晶 表示装置さらには垂直走査期間および水平走査期間を短くした高速駆動の液晶表 示装置に対して前記面積階調表示を容易に行うことが可能となる。
[0130] 次に、図 12、図 13A、図 13B、図 14Aおよび図 14Bを参照しながら、本発明の Ty pelの構成を有する他の実施形態の液晶表示装置の構成と動作を説明する。
[0131] この液晶表示装置では、 CSバスラインの振動電圧の振動の周期を 1水平走査期間 の 2倍とすることで、上述の面積階調表示を達成する。説明は次の点を中心に図を 用いつつ述べる。第 1点は各副画素に接続した補助容量の補助容量対向電極と CS ノ スラインとの接続形態を中心とした液晶表示装置の構成について、第 2点はゲート バスラインの電圧波形を基準とした CSバスラインの振動の周期および位相に関して 、第 3点は本実施形態での各副画素の駆動および表示状態について述べる。
[0132] 図 12は、本発明の Typelの構成を有する他の液晶表示装置の等価回路を模式的 に示す図であり、先の液晶表示装置についての図 9に対応する。共通する構成要素 は共通の参照符号で示し、ここでは説明を省略する。図 12の液晶表示装置は、電気 的に独立な 2つの CS幹線 CSVtypeBlおよび B2を有している点、および各 CS幹線 と CSバスラインの接続の状態において、図 9の液晶表示装置と異なる。
[0133] 図 12で注目すべき第 1の点は、列方向に隣接する行の画素の隣接の副画素に対 応する CSバスラインが互いに電気的に独立である点である。具体的には、 n行の副 画素 CLCB— n, mに対応する CSバスライン CSBL— B— nと、これに列方向に隣接 した行の画素の副画素 CLCA— n+ 1, mに対応する CSバスライン CSBL— A— n + 1が電気的に独立している点である。
[0134] 図 12で注目すべき第 2の点は、各 CSバスライン（CSBL)はパネル端の 2本の CS 幹線（CSVtypeBl、 CSVtypeB2)に接続されている点である。すなわち本実施形 態の液晶表示装置では電気的に独立な CS幹線の数は 2種類である。
[0135] 図 12で注目するべき第 3の点は、各 CSバスラインと 2本の CS幹線との接続状態、 すなわち電気的に独立な CSバスラインの列方向での配列である。図 12の CSバスラ インと CS幹線との接続の規則に従えば、 CS幹線 CSVtypeBl、 CSVtypeB2に接 続される CSバスラインは下の表 3の通りとなる。
[0136] [表 3]
Figure imgf000037_0001
[0137] なお、上の表 3に示した 2本の各幹線に接続される CSバスラインの組が電気的に 独立な 2種類の CSバスラインの組である。
[0138] 図 13Aおよび図 13Bにゲートバスラインの電圧波形を基準とした CSバスラインの振 動の周期および位相および各副画素電極の電圧を示す。図 13Aおよび図 13Bは、 先の実施形態の図 10Aおよび図 10Bに対応する。共通する符号は同じ参照符号で 示し、ここでは説明を省略する。一般に、液晶表示装置は各画素の液晶層に印加さ れる電界の向きを一定時間間隔で反転させているので、各電界の向きに対応した 2 種類の駆動電圧波形について考える必要がある。この 2種類の駆動状態を各々図 1 3Aおよび図 13Bに示してある。
[0139] 図 13Aおよび図 13Bで注目すべき第 1の点は、 CSVtypeBl、 CSVtypeB2の電 圧 VCSVtypeB 1、 VCS VtypeB2の振動の周期は!、ずれも水平走査期間の 2倍の 時間（2H)であることである。
[0140] 図 13Aおよび図 13Bで注目すべき第 2点は、 VCSVtypeB 1, VCSVtypeB2の位 相が次のようになっている点である。まず、 CS幹線間の位相に注目すれば、 VCSVt ypeB2は VCSVtypeBlより 1H時間だけ位相が遅れている。次に、 CS幹線の電圧 とゲートバスラインの電圧に注目すれば、 CS幹線の電圧とゲートバスラインの電圧の 位相は次のようになっている。図 13Aおよび図 13Bによれば各 CS幹線に対応する ゲートバスラインの電圧が VgHカゝら VgLに変化する時刻と、 CS幹線電圧の各平坦 部分の中央の時刻が一致している。すなわち、図 13Aおよび図 13Bに示した Tdの 値が 0. 5H時間である。但し、これ以外の場合でも、 Tdの値力 よりも大きく 1H時 間よりも短 、範囲であればょ 、。
[0141] ここで、各 CS幹線に対応するゲートパスラインとは、補助容量 CSおよび TFT素子 を介して同一の副画素電極に接続された CSパスラインが接続されている CS幹線お よびゲートバスラインである。図 13Aおよび図 13Bによれば、この液晶表示装置にお Vヽて各 CS幹線に対応するゲートバスラインおよび CSバスラインは下の表 4のようにな る。
[0142] [表 4]
Figure imgf000038_0001
[0143] 上記 CS幹線の電圧の周期および位相に関する説明は図 13Aおよび図 13Bに基 づぃたものであるが、 CS幹線の電圧波形はこれに限られず、次の 2つの条件のいず れかを満足すればよい。
[0144] その第 1の条件は、 VCSVtypeBlは対応するゲートバスラインの電圧が VgHから VgLに変化した後、最初の電圧変化が電圧増加であり、かつ VCSVtypeB2は対応 するゲートパスラインの電圧力VgHから VgLに変化した後、最初の電圧変化が電圧 減少であることである。図 13Aはこの条件に該当する。
[0145] その第 2の条件は、 VCSVtypeBlは対応するゲートバスラインの電圧が VgHから VgLに変化した後、最初の電圧変化が電圧減少であり、かつ VCSVtypeB2は対応 するゲートパスラインの電圧力 SVgHから VgLに変化した後、最初の電圧変化が電圧 増加であることである。図 13Bはこの条件に該当する。
[0146] 図 14Aおよび図 14Bに、本実施形態の液晶表示装置の駆動の状態をまとめる。本 実施形態の液晶表示装置の駆動状態もまた図 13Aおよび図 13Bと同様に各副画素 の駆動電圧の極性の異なる 2つの場合に分けて示す。図 14Aの駆動状態は図 13A の駆動電圧波形に対応し、図 14Bの駆動状態は図 13Bの駆動電圧波形に対応して いる。図 14Aおよび図 14Bは、先に示した実施形態の液晶表示装置についての図 1 1 Aおよび図 11Bに対応して!/、る。
[0147] 図 14Aおよび図 14Bで注目すべき点は、面積階調表示パネルとして必要な要件を 満足している力否かである。面積階調表示パネルとして必要な要件は、次の 5点であ る。
[0148] 第 1は、中間調表示状態で 1つの画素が輝度の異なる複数の副画素で構成されて いる。
[0149] 第 2は、前記輝度の異なる副画素の輝度順位が時刻によらず一定である。
[0150] 第 3は、前記異なる輝度の副画素の配置が緻密に成されている。
[0151] 第 4は、任意のフレームで、画素単位で極性の異なる画素が緻密に配置されている
[0152] 第 5は、任意のフレームで、輝度順位の等しい副画素単位で、特に輝度の最も明る Vヽ副画素単位で極性の等 U、副画素が緻密に配置されて 、る。
[0153] 第 1の要件について検証する。図 14Aおよび図 14Bによれば 1つの画素が輝度の 異なる 2つの副画素で構成されている。具体的には、例えば図 14Aによれば n行 m 列の画素は「明」と記した輝度の高 ヽ副画素と「暗」と記した輝度の低 ヽ副画素で構 成されている。よって第 1の要件は満たしている。
[0154] 第 2の要件について検証する。本実施形態の液晶表示装置は駆動状態の異なる 2 つの表示形態を一定時間毎に交互に表示している。 2つの表示形態に対応する駆 動状態を示してある図 14Aおよび図 14Bを比較すると、輝度の高い副画素と輝度の 低い副画素の位置が一致している。よって、第 2の要件を満たしている。
[0155] 第 3の要件について検証する。図 14Aおよび図 14Bによれば、輝度順位の異なる 副画素、すなわち「明」と記した副画素と「暗」と記した副画素が市松状に配置されて いる。また、本実施形態の液晶表示装置を確認した結果、輝度の異なる副画素を用 いたことによる解像度の低下等の表示上の不具合は視認できな力つた。よって、第 3 の要件を満たしている。
[0156] 第 4の要件について確認する。図 14Aおよび図 14Bによれば、画素単位で極性の 異なる画素が巿松状に配置されている。具体的には、例えば図 14Aにおいて n+ 2 行、 m+ 2列の画素に注目すれば、該画素の極性は「 +」であり、この画素から行方 向および列方向に 1画素毎に極性カ^—」、「 +」と変化している。また、第 4の要件が 満たされて 、な 、液晶表示装置では各画素の駆動極性が「 +」、「—」で切り替わる のに同期したフリッカーと呼ばれる表示のちらつきが観測されると考えられる力 この 液晶表示装置を目視で確認したところによるとフリッカーは見られな力つた。よって、 第 4の要件は満たしている。
[0157] 第 5の要件について確認する。図 14Aおよび図 14Bにおいて、輝度順位の等しい 副画素の駆動極性に注目すれば、 2副画素行毎、すなわち 1画素行毎に駆動極性 が反転している。具体的には、例えば n— B行では m+ l、 m+ 3、 m+ 5列の副画素 の輝度順位記号力 ^明」であり、それら全ての極性反転記号は「-」となっており、そ の下の n+ 1— A行では m、 m+ 2、 m+4列の副画素の輝度順位記号力 ^明」であり 、それら全ての極性反転記号は「一」となっており、さらにその下の n+ 1— B行では m + 1、 m+ 3、 m+ 5列の副画素の輝度順位記号が「明」であり、それら全ての極性反 転記号は「 +」となっており、その下の n+ 2— A行では m、 m+ 2、 m+4列の副画素 の輝度順位記号力 ^明」であり、それら全ての極性反転記号は「 +」となっている。ま た、第 5の要件が満たされていない液晶表示装置では各画素の駆動極性が「や」、「 一」で切り替わるのに同期したフリッカーと呼ばれる表示のちらつきが観測されると考 えられるが、本実施形態の液晶表示装置を目視で確認したところによるとフリッカー は見られなかった。よって、第 5の要件を満たしている。
[0158] 以上で説明した本実施形態の液晶表示装置を CS電圧の振幅 VCSppを変化させ つつ発明者等が観測したところ、 CS電圧の振幅 VCSppを OV (面積階調表示を行わ ない典型的な液晶表示装置に対応)から増大させるについて斜め観測時の白浮き現 象が抑制されるといった視野角特性の改善効果が見られた。し力しながら、 VCSpp の値をさらに増加させると、表示コントラストが低下するといつた問題が発生した。従つ て、 VCSppの値はこの問題が生じることなぐかつ十分な視野角改善効果が得られ る範囲内で設定する必要がある。具体的には、視野角特性の改善効果は表示する 画像によって若干異なった印象を受けるものの VLCaddppの値が典型的な駆動 (V CSppを OVとした)での液晶表示装置の閾値電圧の 0. 5倍から 2倍となるように VCS PPを設定した場合が最も良好であった。
[0159] 以上をまとめると、 Typelの構成を有する液晶表示装置は、補助容量対向電極に 振動電圧を印加することによりマルチ画素表示を行うことで視野角特性の改善を行つ た液晶表示装置において、補助容量対向電極に印加する振動電圧の振動周期を水 平走査期間の 2倍にすることができる。しかるに、 CSバスラインの負荷容量および抵 抗の大きな大型の液晶表示装置あるいは水平走査期間の短い高精細の液晶表示 装置さらには垂直走査期間および水平走査期間を短くした高速駆動の液晶表示装 置に対して前記マルチ画素表示を容易に行うことが可能となる。
[0160] 上記の実施形態では、電気的に独立な CS幹線の数 (種類）が 4本のものと、 2本の ものを例示したが、本発明の Typelの構成を有する液晶表示装置における電気的に 独立な CS幹線の数 (種類）はこれらに限られず、 3本や 5本あるいは 6本以上であつ てもよい。但し、電気的に独立な CS幹線の数 Lは、偶数であることが好ましい。これ は、上述したように、電気的に独立な CS幹線が位相が互いに 180度異なる振動電 圧を供給する対 (すなわち、 Lが偶数）によって構成されていると、液晶容量を構成す る対向電極に流れる電流量を最小化することができるためである。
[0161] 以下に、電気的に独立な CS幹線の数 Lが 6の場合と Lが 8の場合について、 CS幹 線と、対応するゲートバスラインおよび CSバスラインとの関係を表 5および表 6示す。 また、 Lが偶数の場合、 CS幹線と、対応するゲートバスラインおよび CSバスラインと の関係は、 LZ2が奇数 (L = 2、 6、 10、 14· · ·)と、 LZ2が偶数 (L=4、 8、 12、 16 · • とに大別できる。 LZ2が奇数の場合の一般的な関係を表 5の後に示し、 LZ2が 偶数の場合の関係を L = 8の場合の表 6の後に示す。
[0162] [表 5]
Figure imgf000042_0001
電気的に独立な補助容量幹線の数 Lの 1Z2が奇数であるとき、即ち L = 2, 6, 10 , · · ·であるとき、行方向、列方向にマトリックス状に配置された複数の画素が構成す るある行を n行とし、任意の列の n行に属する画素が有する第 1副画素の補助容量対 向電極が接続された補助容量配線 CSBL— A—n、第 2副画素の補助容量対向電 極が接続された補助容量配線を CSBL_B_nで表し、 kを自然数 (0を含む）とする と、
CSBL— —A— n+ (L/2) 'kが第 1補助容量幹線に接続され、
CSBL— — B— n+ (L/2) kが第 2補助容量幹線に接続され、
CSBL— — A- _n+l+(L/2) 'kが第 3補助容量幹線に接続され、
CSBL— — B— n+l+(L/2) 'kが第 4補助容量幹線に接続され、
CSBL— —A— _n+2+ (L/2) 'kが第 5補助容量幹線に接続され、
CSBL B n + 2+ (L/2) kが第 6補助容量幹線に接続され、
以下同様の接続関係を繰り返し、
CSBL A n+(LZ2)— 2+(LZ2)'kが第 L 3補助容量幹線に接続され、 CSBL— B— n+ (L/2) 2+ (L/2) 'kが第 L 2補助容量幹線に接続され、 CSBL— A— n+ (L/2) - 1 + (L/2) 'kが第 L 1補助容量幹線に接続され、 CSBL— B— n+ (L/2) - 1 + (L/2)，kが第 L補助容量幹線に接続されるように 構成すればよい。
[0164] [表 6]
Figure imgf000043_0001
[0165] 電気的に独立な補助容量幹線の数 Lの 1 2が偶数であるとき、即ち L=4, 8, 12 ， · · ·であるとき、行方向、列方向にマトリックス状に配置された複数の画素が構成す るある行を n行とし、任意の列の n行に属する画素が有する第 1副画素の補助容量対 向電極が接続された補助容量配線 CSBL— A—n、第 2副画素の補助容量対向電 極が接続された補助容量配線を CSBL— B—nで表し、 kを自然数 (0を含む）とする と、
CSBL— A— n+L'kおよび CSBL— B _n+ (L/2) +L'kが第 1補助容量幹線 に接続され、
CSBL— B— n + L · kおよび CSBL— A _n+ (L/2) +L'kが第 2補助容量幹線 に接続され、
CSBL— A— n+ l +L'kおよび CSBL. _B_n+ (LZ2) + 1 +L'kが第 3補助容 量幹線に接続され、
CSBL_B_n + 1 + L · kおよび CSBL- A_n+ (LZ2) + 1 +L'kが第 4補助容 量幹線に接続され、
CSBL— A— η+ 2+L'kおよび CSBL. _B_n+ (L/2) + 2+L'kが第 5補助容 量幹線に接続され、
CSBL_B_n + 2 + L · kおよび CSBL- A_n+ (L/2) + 2+L'kが第 6補助容 量幹線に接続され、
CSBL— A— η+ 3+L'kおよび CSBL. _B_n+ (L/2) + 3+L'kが第 7補助容 量幹線に接続されており、
CSBL_B_n + 3 + L · kおよび CSBL- A n+ (LZ2) +3+L'kが第 8補助容 量幹線に接続され、
以下同様の接続関係を繰り返し、
CSBL— A— n+ (L/2)— 2+L'kおよび CSBL— B— n+L— 2+L'kが第 L— 3 補助容量幹線に接続され、
CSBL— B— n+ (L/2)—2+L'kおよび CSBL— A— n+L— 2+L'kが第 L— 2 補助容量幹線に接続され、
CSBL— A— n + (L/2)— 1 + L · kおよび CSBL— B—n +L— 1 +L'kが第 L— 1 補助容量幹線に接続されており、
CSBL— B— n+ (LZ2)—1+L'kおよび CSBL— A— n+L— 1+L'kが第 L補 助容量幹線に接続されればょ ヽ。
以上で説明したように、本発明によると、斜観測時の白浮特性を大幅に改善するマ ルチ画素方式の液晶表示装置を、大型の液晶表示装置、あるいは高精細の液晶表 示装置、さらには垂直走査期間および水平走査期間を短くした高速駆動の液晶表 示装置に容易に適用することが可能となる。なぜならば、 CSバスラインに振動電圧を 印加するマルチ画素方式の液晶表示装置を大型化すれば CSバスラインの負荷容 量あるいは負荷抵抗が増力 tlし CSバスライン電圧の波形が鈍ったり、また液晶表示装 置の高精細化、高速駆動化を行えば CSバスラインの振動周期が短くなるために波 形鈍りの影響が顕著になり、表示画面内で VLCaddの実効値の変化が顕著になるた め、表示ムラを発生する等の問題がある力 これらの問題は CSバスラインに印加する 振動電圧の周期を長くすることによって改善できるからである。
[0167] 特許文献 5に記載されている液晶表示装置では、隣接行の画素の隣接する副画素 に対応する CSバスラインを電気的に共通とし、かつ、電気的に独立な CS幹線を 2種 類とした場合では CSバスライン電圧の振動の周期は 1Hであったのに対し、本発明 の Typelの構成を有する液晶表示装置では隣接行の画素の隣接する副画素に対応 する CSバスラインを電気的に独立とし、かつ、電気的に独立な CS幹線を 2種類とし た場合に CSバスライン電圧の振動の周期を 2Hとし、電気的に独立な CS幹線を 4種 類とした場合では CSバスライン電圧の振動の周期を 4Hとすることができる。
[0168] 本発明の Typelの構成を有するの液晶表示装置の構成あるいは駆動波形に基づ けば、隣接行の画素の隣接する副画素に対応する CS幹線を電気的に独立とし、か つ、電気的に独立な CS幹線の種類を L種類とすれば CSバスライン電圧の振動の周 期を水平走査期間の L倍 (LH)とすることができる。
[0169] 次に、本発明の Typellの構成を有する実施形態の液晶表示装置およびその駆動 方法を説明する。
[0170] 上述したように、本発明の Typelの構成を有する液晶表示装置は、電気的に独立 な補助容量対向電極の組の数 (電気的に独立な CS幹線の数)を Lとすることによつ て、補助容量対向電極に印加する振動電圧の振動周期を水平走査期間 Hの L倍と することを可能とした。これにより、補助容量対向電極配線の電気的負荷が大きな大 型高精細の液晶表示装置においても前記マルチ画素表示を行うことが可能となると いった効果が得られる。
[0171] し力しながら、列方向に隣接する 2つの画素（すなわち隣接する行に属する 2つの 画素）を構成する各副画素に補助容量対向電極を電気的に独立とする必要があつ た (例えば図 9参照)。即ち、 1画素あたり 2本の CSバスラインが必要となるために、画 素開口率が低下する。具体的には、例えば図 15 (a)に示すように、各副画素に対応 する CSバスラインを各副画素の中央を横切るように配置する構成を採用すると、列 方向に隣接する画素間からの光漏れを防止するために遮光層 BM1を設ける必要が ある。従って、 2本の CSバスラインおよび遮光層 BM1と重なる領域は、表示に寄与 できなくなり、画素開口率を低下させることになる。
[0172] これに対し、 Typellの構成を有する実施形態の液晶表示装置では、図 15 (b)に示 したように、列方向に隣接する 2つの画素の一方の副画素の補助容量対向電極と他 方の副画素（前記一方の副画素と前記他方の副画素は列方向に隣接する）の補助 容量対向電極とを共通の CSバスラインに接続し、この CSバスラインを列方向に隣接 する 2つの画素の間に配置することによって、 CSバスラインを遮光層としても機能さ せることにより、図 15 (a)の構成に比べて、 CSバスラインの本数を減らせる上に、別 途設ける必要であった遮光層 BM1を省略することにより、画素開口率を向上できると いう利点が得られる。
[0173] また、 Typelの構成を有する実施形態の液晶表示装置では、 CSバスラインに印加 する振動電圧の振動周期を水平走査期間の L倍とするためには、電気的に独立な C S幹線の数を L本とする必要があり、補助容量対向電極駆動電源も L個必要となる。 従って、 CSバスラインに印加する振動電圧の振動周期を任意に長周期にしょうとす る場合、それに応じて CS幹線の数、容量対向電極駆動電源の数が多数必要となる 。このように、 Typelの構成を有する実施形態の液晶表示装置において、 CSバスライ ンに印加する振動電圧を長周期化するためには、 CS幹線の数および容量対向電極 駆動電源を増大させる必要があることから、一定の制限を受ける。
[0174] これに対し、本発明の Typellの構成を有する実施形態の液晶表示装置において は、電気的に独立な CS幹線の数を L (Lは偶数)とするとき、振動電圧の振動の周期 を水平走査期間の 2 · K · L倍 (Kは正の整数）とすることができる。
[0175] このように、本発明の Typellの構成を有する実施形態の液晶表示装置は、 Typel の構成を有する実施形態の液晶表示装置よりも、大型，高精細の液晶表示装置にさ らに適している。
[0176] 以下、本発明の Typellの構成を有する具体的な実施形態を説明する。以下の説 明では、図 16Aおよび図 16Bに示した駆動状態を実現する液晶表示装置を例示す る。図 16Aおよび図 16Bは、それぞれ先に示した図 4Aおよび図 4Bに対応し、液晶 層に印加される電界の向きが互いに逆の駆動状態を示している。以下では、図 16A に示す駆動状態を実現するための構成を説明する。なお、図 16Bの示す駆動状態 を実現するためには、図 3Aおよび図 3Bを参照しながら説明したのと同様に、図 16A に示す駆動状態を実現するためにはソースバスラインに印加する電圧および各補助 容量電圧の極性を反転させればよ!ヽ。これにより画素の表示極性（図中「 +」或いは「 -」で表示)を反転しつつ、且つ第 1、第 2副画素の位置（図中「明」或いは「暗」で表 示）の位置を固定できる。但し、本発明はこれに限らずソースバスラインに印加する電 圧のみを反転させても良い。この場合、第 1、第 2副画素の位置（図中「明」或いは「 暗」で表示）の位置は画素の極性反転に伴って移動するため、前記固定の場合に発 生する中間階調表示時の色のにじみ等の問題を改善できる。
[0177] また、以下の実施形態の液晶表示装置は、図 15 (b)に示したように、列方向に隣 接する 2つの画素（n行目と n+ 1行目）の間に、 n行目の画素の副画素電極 18bと n + 1行目の副画素電極 18aとの間に、これら 2つの副画素電極にそれぞれ対応する 副画素の補助容量に補助容量対向電圧 (振動電圧)を供給する共通の CSバスライ ン CSBLが設けられた構成を備えており、この CSバスライン CSBI^¾行目の画素と n+ 1行目の画素との間を遮光する遮光層として機能する。 CSバスライン CSBLは、 絶縁膜を介して、一部が副画素電極 18aおよび 18bと重なるように配置されてもよい
[0178] また、以下に例示する実施形態の液晶表示装置は、何れも CSバスラインに印加す る振動電圧の振動周期を 1水平走査期間よりも長ぐ電気的に独立な CS幹線の数を L (Lは偶数)とするとき、振動電圧の振動の周期を水平走査期間の 2'K'L倍 は 正の整数）となっている。すなわち、本発明の Typelの構成を有する実施形態の液晶 表示装置においては振動電圧の振動の周期は L倍にしかならな力つたのに対し、本 発明の Typellの構成を有する実施形態の液晶表示装置においては、 2·Κ倍のファ クタだけ更に振動周期を長くすることが可能であり、し力も Kは電気的に独立な cs幹 線の数に依存しないという利点を有している。 Kは電気的に独立な個々の CS幹線と CSバスラインとの接続形態に依存して決まるパラメータであり、 CS幹線に対する接 続形態の 1周期を構成する連続した CSバスラインの内で共通の CS幹線に接続され た CSバスラインの数 (電気的に等価な CSバスラインの数)の 1Z2に対応する。
[0179] 本発明による液晶表示装置の面積階調表示 (マルチ画素駆動）は、画素を 2つの 副画素に分割し、各副画素に接続された補助容量に異なる振動電圧 (補助容量対 向電圧)を供給することによって、明副画素と暗副画素とを得る。明副画素は、例え ば、 TFTがオフとされた後の振動電圧の最初の変化が増大である場合に得られ、暗 副画素は、逆に、 TFTがオフとされた後の振動電圧の最初の変化が低下である場合 に得られる。従って、 TFTがオフされた後に振動電圧が増大されるべき副画素の CS バスラインを共通のある CS幹線に接続し、 TFTがオフされた後に振動電圧が低下さ れるべき副画素の CSバスラインを他の共通の CS幹線に接続すれば、 CS幹線の数 を減らすことができることになる。この CSバスラインの CS幹線に対する接続形態によ る長周期化の効果を示すパラメータが Kである。
[0180] Kを大きくするとそれだけ振動電圧を長周期化できるが、 Kは大き過ぎないことが好 ましい。理由を以下に説明する。
[0181] Kを大きくすると共通の CS幹線に接続された副画素の数が増えることになる。それ らは異なる TFTに接続されており、 TFTは異なるタイミング（1Hの倍数)でオフされる 。従って、共通の CS幹線に接続されたある副画素の TFTがオフされた後、その振動 電圧が最初に増大する（又は低下する）までの時間と、他の副画素の TFTがオフさ れた後、その振動電圧が最初に増大する (又は低下する)までの時間が異なることに なる。 Kが大きくなるほど、すなわち、共通の CS幹線に接続される CSバスラインの数 が大きくなるほど、この時間の差が大きくなり、ライン状の輝度むらとして視認されるお それがある。この輝度むらを発生させないためには、目安として、上記の時間差が走 查線の数 (画素行の数)の 5%以下とすることが好ましい。例えば、 XGAの場合には 、 768行の 5%以下とすると、上記時間差が 38H以下となるように、 Kを設定すること が好ましい。なお、振動電圧の周期の下限値は、図 8等を参照しながら上述した波形 の鈍りによる輝度むらが生じないように設定する。例えば、 45型の XGAの場合、振 動周期が 12H以上であれば、波形鈍りによる問題は生じない。これらのことから、 45 型程度の液晶テレビに適用する場合、 Kを 1または 2として、 Lを 6、 8、 10、 12とし、 振動電圧の周期を 12H力も 48Hの範囲で設定すれば、輝度むらの無い高品位の表 示を得ることが出来る。なお、電気的に独立な CS幹線の数 Lは、振動電圧源 (補助 容量対向電極駆動電源)の数や、パネル上 (TFT基板上)の配線の引きまわしなどを 考慮して設定する。
[0182] 以下に、 K= lで、 L=4、 6、 8、 10、 12とした例および、 K= 2で、 L=4、 6とした例 を示し、本発明の Typellの構成を有する実施形態の液晶表示装置およびその駆動 方法を詳細に説明する。以下の説明では、先の実施形態の説明との重複を避けるた めに CSバスラインと CS幹線との接続形態を中心に説明する。
[0183] [K= 1、L=4、振動周期： 8H]
Typellの構成を有する実施形態の液晶表示装置のマトリックス構成 (CSバスライン の接続形態）を図 17に、この液晶表示装置の駆動に用いられる信号の波形を図 18 に示す。また、図 17の接続形態を表 7に示す。図 17のマトリックス構成に対して、図 1 8のタイミングで CSバスラインに振動電圧を印加することで、図 15Aに示した駆動状 態が実現される。
[0184] 図 17によれば各 CSバスラインは図の左右端の各々 4本の CS幹線の何れかに接 続されている。よって電気的に独立な CSバスラインの数は 4であり、 L=4となる。さら に図 17によれば、 CSバスラインと CS幹線の接続形態に一定の規則があり、その規 則は図中の CSバスライン 8本毎の周期性を持っていることが解る。よって、 K= l ( = 8Z (2L) )となっている。
[0185] [表 7] =4, K= 1
Figure imgf000050_0001
但し n = 1, 9， 17,…
[0186] 表 7力ら、図 17に示す CSバスラインは、任意の pについて
CSBL— ( p )B, ( p+ 1 )A
と
CSBL— ( p+ 5 )B, ( p+ 6 )A
との関係を満足するタイプ（ α型）
或いは
CSBL— ( p+ 1 )B, ( p+ 2 )A
と
CSBL— ( p+ 4 )B, ( p+ 5 )A
との関係を満足するタイプ（ i8型）
の 2種類が存在していることがわかる。すなわち、 Miaおよび M3aの CS幹線に接続 されている CSバスラインは α型であり、 M2aおよび M4aの CS幹線に接続されている
CSバスラインは 13型である。
[0187] 接続形態の 1周期を構成する連続する 8本の CSバスラインは、 4本の α型（Miaに 接続された 2本と M3aに接続された 2本）、と 4本の β型（M2aに接続された 2本と Μ4 aに接続された 2本）とで構成されて！、る。
[0188] これを、前述のパラメータ L、 Kを用いて示せば、任意の pにつ!/、て
CSBL— ( ρ + 2· (Κ-1) )Β, ( ρ + 2·(Κ-1)+1 )Α
と
CSBL ( p + 2-(K-l)+K-L+l )B, ( p + 2- (K- 1) +K-L + 2 )A 或いは、
CSBL— ( ρ + 2·(Κ-1)+1 )B, ( ρ + 2·(Κ— 1)+2 と
CSBL— ( p + 2-(K-l)+K-L )B, ( ρ + 2· (K— 1) +K-L+ 1 )A の何れかで表される CSバスラインの組を電気的に等価にすれば良いことがわかる。 但し pは p = l, 3, 5, ···もしくは p = 2, 4, '"である。この条件を導入する理由は α 型と j8型との両方に属する CSバスラインは存在しないためである。
[0189] 尚、図 18によれば、このときの CSバスラインに印加される振動電圧の振動周期は 8
H、即ち水平走査期間 Hの 2'K'L倍となっていることがわ力る。
[0190] [K=l、 L = 6、振動の周期： 12H]
次に、電気的に独立な CS幹線の数が 6本の場合の接続形態を図 19に、そのとき の駆動波形を図 20に示す。また、図 19の接続形態を表 8に示す。
[0191] 図 20によれば各 CSバスラインは図の左右端の各々 6本の CS幹線の何れかに接 続されている。よって電気的に独立な CSバスラインの数は 6であり、 L = 6となる。
[0192] さらに図 19によれば、 CSバスラインと CS幹線の接続形態に一定の規則があり、そ の規則は図中の CSバスライン 12本毎の周期性を持っている。よって、 K=l( = 12
Z(2L))となっている。
[0193] [表 8]
L = 6, K= 1
Figure imgf000051_0001
但し n = 1, 13, 25, ■■■ [0194] 表 8力ら、図 19に示す CSバスラインの接続は、
CSBL— ( p )B, ( p+ 1 )A
と
CSBL— ( p+ 7 )B, ( p+ 8 )A
或いは
CSBL— ( p+ 1 )B, ( p+ 2 )A
と
CSBL— ( p+ 6 )B, ( p+ 7 )A
但し、 p = l, 3, 5, ···もしくは p = 2, 4, ··
の組が電気的に等し 、CSバスラインとなって 、る事がわかる。
[0195] これを、前述のパラメータ L, Kを用いて示せば、任意の pにつ!/、て、
CSBL— ( ρ + 2· (Κ-1) )Β, ( ρ + 2·(Κ-1)+1 )Α
と
CSBL— ( p + 2-(K-l)+K-L+l )B, ( p + 2- (K- 1) +K-L + 2 )A 或いは、
CSBL— ( ρ + 2·(Κ-1)+1 )B, ( ρ + 2·(Κ— 1)+2 と
CSBL— ( p + 2-(K-l)+K-L )B, ( p + 2- (K- 1) +K-L+ 1 )A の何れかで表される CSバスラインの組を電気的に等価にすれば良いことがわかる。 但し pは p = l, 3, 5, ···もしくは p = 0, 2, 4, "'である。
[0196] 尚、図 20によれば、このときの CSバスラインに印加される振動電圧の振動周期は 1
2H、即ち水平走査期間の 2'K'L倍となっていることがわ力る。
[0197] [K=l、 L = 8、振動の周期： 16H]
次に、電気的に独立な CSバスラインの数が 8本の場合の接続形態を図 21に、その ときの駆動波形を図 22に示す。また、図 21の接続形態を表 9に示す。
[0198] 図 21によれば各 CSバスラインは図の左端の 8本の CS幹線の何れかに接続されて いる。よって電気的に独立な CSバスラインの数は 8であり、 L=8となる。
[0199] さらに図 21によれば、 CSバスラインと CS幹線の接続形態に一定の規則があり、そ の規則は図中の CSバスライン 16本毎の周期性を持っている。よって、 K=l( = 16 Z(2L))となっている。
[表 9]
8, K = 1
Figure imgf000053_0001
但し n = 1, 17, 33,
[0201] 表 9から、図 21に示す CSバスラインの接続は、
CSBL ( P )B, ( p- )A
と
CSBL ( p+ 9 )B， ( p+10 )A
或いは
CSBL —( P- )B, ( p+ 2 )A
と
CSBL —( P- 8 )B， ( p+ 9 )A
但し、 p = l， 3， 5, …もしくは p = 0, 2, 4,… の組が電気的に等し 、CSバスラインとなって 、る事がわかる。
[0202] これを、前述のパラメータ L, Kを用いて示せば、任意の pについて、
CSBL ( ρ + 2·(Κ— 1) )Β, ( ρ + 2·(Κ-1)+1 )Α CSBL_( p + 2-(K-l)+K-L+l )B, ( p + 2- (K- 1) +K-L + 2 )A 或いは、
CSBL— ( ρ + 2·(Κ-1)+1 )B, ( ρ + 2·(Κ— 1)+2 と
CSBL— ( p + 2-(K-l)+K-L )B, ( p + 2- (K- 1) +K-L+ 1 )A の何れかで表される CSバスラインの組を電気的に等価にすれば良いことがわかる。 但し pは p = l, 3, 5, ···もしくは p = 0, 2, 4, "'である。
[0203] 尚、図 22によれば、このときの CSバスラインに印加される振動電圧の振動周期は 1
6H、即ち水平走査期間の 2'K'L倍となっていることがわ力る。
[0204] [K= 1、 L= 10、振動の周期： 20H]
次に、電気的に独立な CSバスラインの数が 10本の場合の接続形態を図 23に、そ のときの駆動波形を図 24に示す。また、図 23の接続形態を表 10に示す。
[0205] 図 23によれば各 CSバスラインは図の左右端の各々 10本の CS幹線の何れかに接 続されている。よって電気的に独立な CSバスラインの数は 10であり、 L=10となる。 さらに図 23によれば、 CSバスラインと CS幹線の接続形態に一定の規則があり、その 規則は図中の CSバスライン 20本毎の周期性を持っている。よって、 K=1( = 20Z(
2L))となっている。
[0206] [表 10]
L= 10, K =1
Figure imgf000055_0001
但し n = 1, 21, 41,
[0207] 表 10から、図 23に示す CSバスラインの接続は、
CSBL— ( p )B, ( p+ 1 )A
と
CSBL— ( p+ 11 )B, ( p+ 12 )A
或いは
CSBL— ( p+ 1 )B, ( p+ 2 )A
と
CSBL— ( p + 10 )B, ( p + 11 )A
但し、 p=l, 3, 5, ···もしくは p = 0, 2, 4, ···
の組が電気的に等し 、CSバスラインとなって 、る事がわかる。
[0208] これを、前述のパラメータ L, Kを用いて示せば、任意の pについて、
CSBL ( ρ + 2· (Κ-1) )Β, ( ρ + 2·(Κ-1)+1 )Α CSBL_( p + 2-(K-l)+K-L+l )B, ( p + 2- (K- 1) +K-L + 2 )A 或いは、
CSBL— ( ρ + 2·(Κ-1)+1 )B, ( ρ + 2·(Κ— 1)+2 と
CSBL— ( p + 2-(K-l)+K-L )B, ( p + 2- (K- 1) +K-L+ 1 )A の何れかで表される CSバスラインの組を電気的に等価にすれば良いことがわかる。 但し pは p = l, 3, 5, ···もしくは p = 0, 2, 4, "'である。
[0209] 尚、図 24によれば、このときの CSバスラインに印加される振動電圧の振動周期は 2
OH、即ち水平走査期間の 2'K'L倍となっていることがわ力る。
[0210] [K= 1、 L= 12、振動の周期： 24H]
次に、電気的に独立な CSバスラインの数が 12本の場合の接続形態を図 25に、そ のときの駆動波形を図 26に示す。また、図 25の接続形態を表 11に示す。
[0211] 図 25によれば各 CSバスラインは図の左端の 12本の CS幹線の何れかに接続され ている。よって電気的に独立な CSバスラインの数は 12であり、 L=12となる。さらに 図 25によれば、 CSバスラインと CS幹線の接続形態に一定の規則があり、その規則 は図中の CSバスライン 24本毎の周期性を持って!/、る。よって、 K= 1 ( = 24/ (2L) ) となっている。
[0212] [表 11]
し = 12， K = 1
Figure imgf000057_0001
但し n = 1, 25, 49, ■·' 表 11から、図 25に示す CSバスラインの接続は、
CSBL— ( p )B, ( p+ 1 )A
と
CSBL— ( p+ 13 )B, ( p+14 )A
或いは
CSBL— ( p+ 1 )B, ( p+ 2 )A
と
CSBL ( p + 12 )B, ( p + 13 )A 但し、 p=l, 3, 5, ···もしくは p = 0, 2, 4, ···の組が電気的に等 し 、CSバスラインとなって 、る事がわかる。
[0214] これを、前述のパラメータ L, Kを用いて示せば、任意の pにつ!/、て、
CSBL— ( Ρ + 2· (K-1) )Β, ( ρ + 2·(Κ-1)+1 )Α
と
CSBL— ( p + 2-(K-l)+K-L+l )B, ( ρ + 2· (K- 1) +K-L + 2 )A 或いは、
CSBL— ( ρ + 2·(Κ-1)+1 )B, ( ρ + 2·(Κ— 1)+2 と
CSBL— ( p + 2-(K-l)+K-L )B, ( ρ + 2· (K— 1) +K-L+ 1 )A の何れかで表される CSバスラインの組を電気的に等価にすれば良いことがわかる。 但し pは p = l, 3, 5, ···もしくは p = 0, 2, 4, "'である。
[0215] 尚、図 26によれば、このときの CSバスラインに印加される振動電圧の振動周期は 2
4H、即ち水平走査期間の 2'K'L倍となっていることがわ力る。
[0216] 以上の説明では、いずれもパラメータ K= 1の場合であった。次に、ノラメータ Κの 値が 2となる場合について説明する。
[0217] [K=2、 L=4、振動の周期： 16H]
ノ ラメータ Kの値が 2で、電気的に独立な CSバスラインの数力 本の場合の接続形 態を図 27に、そのときの駆動波形を図 28に示す。また、図 27の接続形態を表 12に 示す。
[0218] 図 27によれば各 CSバスラインは図の左右端の各々 4本の CS幹線の何れかに接 続されている。よって電気的に独立な CSバスラインの数は 4であり、 L=4となる。さら に図 27によれば、 CSバスラインと CS幹線の接続形態に一定の規則があり、その規 則は図中の CSバスライン 16本毎の周期性を持って!/、る。よって、 K= 2 ( = 16Z (2L ；))となっている。
[0219] [表 12] し = 4, K = Z
Figure imgf000059_0001
但し n = 1, 17, 33, 表 12から、図 27に示す CSバスラインの接続は、
CSBレ p )B, ( p+ 1 )A、
CSBレ p + 2 )B, ( p+ 3 )A
と
CSBレ p + 9 )B, ( p+ 10 )A、
CSBレ p+ 11 )B, ( p + 12 )A
或いは
CSBレ p+ 1 )B, ( p+ 2 )A、
CSBレ p + 3 )B, ( p+ 4 )A
と
CSBL ( p+ 8 )B, ( p+ 9 )A、
CSBL— ( p + 10 )B， ( p + 11 )A
但し、 p=l, 3, 5, ···もしくは p = 0, 2, 4, ··· の組が電気的に等 、CSパスラインとなって 、る事がわ力る。 [0221] これを、前述のパラメータ L, Kを用いて示せば、任意の pにつ!/、て、
CSBL_ .( P卜 2· (1- 1) )Β, ( ρ + 2·(1- -D+1 )Α、
CSBL_ .( P卜 2· (κ- - 1) )Β, ( ρ + 2·(Κ -D+1 )Α
CSBL_ .( P卜 2· (1- D- fK-L+1 )Β, ( p + 2-(l-l)+K-LH -2
CSBL_ .( P卜 2· (κ- - 1) +K-L+1 )Β, ( p + 2-(K-l)+K-L + 2 いは、
CSBL_ .( P卜 2· (1- D- 1 )Β, ( ρ + 2· (l-D+2 )Α、
CSBL_ .( P卜 2· (κ- - 1) +1 )Β, ( ρ + 2· (K-D+2 と
CSBL_ .( P卜 2· (1- D- fK-L )Β, ( ρ + 2-(l-l)+K-L+l )A、
CSBL ( P卜 2· (κ- - 1) +K-L )Β, ( ρ— -2-(K-l)+K-L+l )A の何れかで表される csバスラインの組を電気的に等価にすれば良いことがわかる。 但し pは p = l, 3, 5, ···もしくは p = 0, 2, 4, "'である。
[0222] 尚、図 28によれば、このときの CSバスラインに印加される振動電圧の振動周期は、
16H、即ち水平走査期間の 2 · K · L倍となって!/、ることがわ力る。
[0223] [K=2、 L = 6、振動の周期： 24H]
ノラメータ Kの値が 2で、電気的に独立な CSバスラインの数が 6本の場合の接続形 態を図 29に、そのときの駆動波形を図 30に示す。また、図 29の接続形態を表 13に 示す。
[0224] 図 29によれば各 CSバスラインは図の左右端の各々 6本の CS幹線の何れかに接 続されている。よって電気的に独立な CSバスラインの数は 6であり、 L = 6である。さら に図 29によれば、 CSバスラインと CS幹線の接続形態に一定の規則があり、その規 則は 24本毎の周期性を持って!/、る。よって、 K= 2 ( = 24/ (2L) )となって!/、る。
[0225] [表 13] L = 6, K = 2
Figure imgf000061_0001
(旦し 1, 25, 49, 表 13から、図 29に示す CSバスラインの接続は、
CSBL— ( p )B, ( p+ 1 )A、
CSBL ( p + 2 )B, ( p+ 3 )A
と
CSBL p + 13 )B, ( p+ 14 )A、
CSBL p+ 15 )B, ( p+16 )A
いは
CSBL p+ 1 )B, ( p+ 2 )A、
CSBL p + 3 )B, ( p+ 4 )A CSBL— ( p+ 12 )B, ( p+ 13 )A、
CSBL— ( p + 14 )B, ( p + 15 )A
但し、 p=l, 3, 5, ···もしくは p = 0, 2, 4, ···
の組が電気的に等し 、CSバスラインとなって 、る事がわかる。
これを、前述のパラメータ L, Kを用いて示せば、任意の pにつ!/、て
CSBL— .( P卜 2· (1- 1) )Β, ( ρ + 2· (1- -D+1 )Α
CSBL— .( P卜 2· (κ- - 1) )Β, ( ρ + 2· (Κ -D+1 )Α、
CSBL— .( P卜 2· (1- D- fK-L+1 )Β, ( p + 2- (l-l)+K-LH -2
CSBL— .( P卜 2· (κ- - 1) +K-L+1 )Β, ( p + 2- (K-l)+K-L + 2 いは、
CSBL— .( P卜 2· (1- D- 1 )Β, ( ρ + 2· (l-D+2 )Α、
CSBL— .( P卜 2· (κ- - 1) +1 )Β, ( ρ + 2· (K-D+2 と
CSBL— .( P卜 2· (1- D- fK-L )Β, ( ρ + 2- (l-l)+K-L+l )A、
CSBL ( P卜 2· (κ- - 1) +K-L )Β, ( ρ— -2- (K-l)+K-L+l )A の何れかで表される csバスラインの組を電気的に等価にすれば良いことがわかる。 但し pは p = l, 3, 5, ···もしくは p = 0, 2, 4, "'である。
[0228] 尚、図 30によれば、このときの CSバスラインに印加される振動電圧の振動周期は 2
4H、即ち水平走査期間の 2'K'L倍となっていることがわ力る。
[0229] 上記の実施形態では、パラメータ K及び Lに関して、 K=lのときの L=4, 6, 8, 10
, 12及び K=2のときの L = 4, 6の場合について述べた力 本発明の Typellの構成 を有する実施形態はこれに限定されな 、。
[0230] Kの値は正の整数、即ち K=l, 2, 3, 4, 5, 6, 7, 8, 9, .··であればよぐ Lの値 は偶数、良口ち L = 2, 4, 6, 8, 10, 12, 14, 16, 18, ···であればよく、且つ K及び L は前記それぞれの範囲力も独立に設定することが出来る。
[0231] この場合の CS幹線と CSバスラインの接続については前述の規則に従えばよい。
[0232] 即ち、前記パラメータ K、 Lの値がそれぞれ K、 Lのとき（K=K, L = L)、同一の幹 線に接続される CSバスライン、即ち、電気的に等価の CSバスラインを Ρ Ρ, ( () ) ( () ) CSBL + 231 +K:LB + 231 +K:L+ 1A·.·.11
I Ρ Ρ,( () ) ( () ) CSBL + 221 +K:LB + 221 +K:L+ 1A·.·.11
I p Ρ,(p) ) ( p) ) CSBL + 2l+K:LB + 2l +K:L+1A-.·.ll
I Ρ ρ,(() ) (() CSBI. + 2Κ:1+1B + 2κ:1+2··Ιι
Ρ ρ, (() ) (() ) CSL + 231+1B + 231+2A··Ιι
Ρ ρ, (() ) (() ) + 221+1B + 221+2A··Ιι
Ρ ρ, (Ρ) ) (ρ) ) + 21+1B + 21+2A··Ιι p p, (() ) (() ) + 2K:l+IL+lB + 23l+IL+2A--ll
>
p p, (() ) (() ) CSBL + 23l+K:L+lB + 23l+K:L + 2A---.ll
I p p,(() ) (() ) CSBI. + 22l+K:L+lB + 22l+IL + 2A---ll
I p p,(p) ) (p) ) CSBI. + 2l+K:L+lB + 2l+K:L + 2A---.ll Ρ Ρ, (() ) (() CSBL + 2Κ:1B + 2Κ:1··ΙΙ
Ρ Ρ, (() ) (() ) CSBL + 231B + 231+1A··ΙΙ
I Ρ Ρ,(() ) (() ) CSBL + 221B + 221+1A··ΙΙ I Ρ Ρ,(Ρ) ) (Ρ) ) CSBL + 21B + 21+1A··ΙΙ CSBL— ( p + 2- (K- l) +K-L ) B, ( ρ + 2· (K— 1) +K-L+ 1 )A とすれば良い。但し pは p= l, 3, 5, · · ·もしくは p = 0, 2, 4, " 'である。
[0233] 更に、前記パラメータ K、 Lの値がそれぞれ K、 Lのとき（K=K, L = L)、 CSバスラ インに印加する振動電圧の振動の周期は水平走査時間の 2'K'L倍とすれば良い。
[0234] 尚、ここまでの説明では隣接の絵素の第 1副画素と第 2副画素の CSバスラインは共 通であった力 無論それぞれの副画素に対応する電気的に等価な 2本以上の CSバ スラインに分割してもよい。
[0235] 上述したように、 Typeほたは Typellの構成を有する実施形態の液晶表示装置は 、 CSバスライン (補助容量配線）に印加する振動電圧の振動周期を長くすることがで きるので、特に大型あるいは高精細の液晶表示パネルに上記特許文献 5に記載され ている面積階調表示技術を好適に適用することができる。さらに、 Typellの構成を有 する液晶表示装置では、列方向に隣接する画素の副画素に対して共通の CSバスラ インカも振動電圧を供給することが可能となる。従って、 CSバスラインを列方向の隣 接する画素間に配置することによって、遮光層（ブラックマトリクス: BM)として兼用す ることができるので、 Typelの構成を有する実施形態の液晶表示装置よりも CSバスラ インの本数を減らせる上に、 Typelの液晶表示装置では別途設ける必要であった遮 光層を省略することにより、画素開口率を向上できるという利点が得られる。
[0236] 図 31 (a)、 (b)および（c)に Typelの 3つの代表的な構成 Typel— 1、 Typel— 2お よび Typel— 3を示し、図 32 (a)、（b)および（c)に Typellの 3つの代表的な構成 Ty pell— 1、 Typell— 2および Typell— 3を示す。これらの図において、ゲートバスライ ンを Gで示し、ゲートバスラインの番号を 001、 002などの数字で示す。画素（「ドット」 とも言う）行はゲートバスライン Gに対応付けられ、ゲートバスラインの番号 (001など） は、画素行の番号も示す。一方、画素列は a、 bおよび cで示す。従って、第 1行の画 素は、 1 a、 1 b、 Ι— c· · ·と表記し、第 1列の画素は、 1 a、 2— a、 3 &· · ·と表 記する。
[0237] また、 CSバスラインは、その種類、即ち接続されて!、る CS幹線に応じて示す。すな わち、 CS1と付した CSバスラインは第 1の CS幹線 CS1に接続されており、 CS2と付 した CSバスラインは第 2の CS幹線 CS2に接続されている。図 31および図 32に示し た 6つの構成は!、ずれも 10種類の CS幹線（すなわち CS電圧）を有しており、図中の 上から順に CS1〜CS10に接続された CSバスラインが巡回的に配置されている。
[0238] 各画素は 2つの副画素を有しており、副画素毎に設けられている補助容量の補助 容量対向電極に接続されて 、る CSバスラインの番号が若!、方の副画素を Aで示し、 他方を Bで示す。例えば、図 31の第 1行の画素 1— aは、 CS幹線 CS1に接続された 補助容量を有する副画素 1 a— Aと、 CS幹線 CS2に接続された補助容量を有する 副画素 1 a— Bとを有している。また、各画素が有する 2つの副画素の内、喑副画素 にハッチングを付している。 図 31および図 32に示した 6つの構成例はいずれも上 述したように 1H1ドット反転駆動にぉ 、てフリッカーが観察されな 、配列となって!/、る
[0239] 上述したように、 Typelおよび Typellの液晶表示装置のように、複数の電気的に独 立な CS幹線を設けて、補助容量対向電極に印加する振動電圧の振動の周期を長く する構成とすると、振動電圧の波形鈍りが抑制されるが、別の要因で表示品位が低 下することがある。その理由を以下に説明する。
[0240] 表示品位が低下する理由は、 CSバスラインに供給する振動電圧 (CS電圧)の周期 と垂直走査期間との不整合に起因しているので、まず、垂直走査期間について説明 する。以下の説明では、簡単のために、垂直走査期間 =フレーム期間として説明す る。
[0241] 表示装置に入力される映像信号の垂直走査期間 (V— Total)は、映像を表示する 有効走査期間 (V— Disp)と、映像を表示しない垂直帰線期間 (V— Blank)とからな つており、映像を表示する有効走査期間は液晶パネルの表示エリア（有効な画素の 行数）により決定されるが、垂直帰線期間は信号処理のための期間であるため、必ず しも一定ではなぐ例えばテレビ受像機を製造するセットメーカによって異なる。例え ば、表示エリアの画素行数が 768行である場合 (XGA)、有効走査期間は 768 X水 平走査期間（H)であり（768Hと表記する）で一定であるが、垂直帰線期間を 35Hと して垂直走査期間（V— Total)を 803Hとする場合もあれば、垂直帰線期間を 36H として垂直走査期間 (V— Total)を 804Hとする場合もある。さらには、 1垂直走査期 間毎に垂直帰線期間を奇数と偶数 (例えば 803Hと 804H)とする場合すらある。
[0242] CS電圧はフレーム期間（ =垂直帰線期間 +有効走査期間）の間、振幅を繰り返し ているが、垂直帰線期間が不確定であるため、振幅周期の途中で次のフレーム期間 が始まってしまい、 1フレーム目の信号処理と 2フレーム目の信号処理のつながりの 部分で CS電圧の振幅周期が乱れることがあった。例えば、図 33Aに示す Typelおよ び図 33Bに示す Typellの!ヽずれの場合にお!、ても、 1フレーム目と 2フレーム目との つながり部分で CS電圧の波形の周期が乱れている。これを映像で見ると、明るい画 素行と暗い画素行が周期的に現れ、表示品位を著しく低下させることが判った。例え ば、図 34に示すように、 5画素行ごと、すなわち 10本の CSバスライン（10相の CS幹 線)毎に、暗 Z明が周期的に見られる。また、図 38に示す Typellの液晶表示装置に おいては、 10画素行毎に暗 Z明が周期的に見られる。
[0243] この現象について具体的に説明する。
[0244] 垂直走査期間 V— Total=803H、有効表示期間 V— Disp = 768H、垂直帰線期 間 V—Blank= 35H、 CS電圧が 10種類（「10相」ということもある）で 5H毎に第 1電 圧レベル（ここでは Highレベル）、第 2電圧レベル（ここでは Lowレベル）が切り替る 場合で、 1Hドット反転でフレーム反転している液晶表示装置を例にする。この液晶 表示装置の等価回路と CS幹線との接続図を図 35Aおよび図 35Bに示す。また、 CS 電圧とゲート電圧 (ゲートバスラインの電圧、ゲート信号とも言う）とのタイミングの関係 を図 36に示す。
[0245] 図 35Aおよび図 35Bに示す接続形態は、図 31 (a)に示した Typel— 1に対応し、 第 1画素行の副画素 1 a— A, 1 -b-A, 1 c Α· · ·と第 6画素行の副画素 6— a -A, 6-b-A, 6—。ー八' ' .はじ3幹線じ31に接続されてぉり、第1画素行の副画 素 1— a— B, 1 -b-B, 1— c— Β· · ·と第 6画素行の副画素 6— a— B, 6— b— B, 6 — c— Β· · ·は CS幹線 CS2に接続されており、第 2画素行の副画素 2— a—A, 2—b -A, 2— c—Α· · ·と第 7画素行の副画素 7— a— A, 7— b— A, 7— c— Α· · ·は CS 幹線 CS3に接続されている。
[0246] 図 36に示すように、第 1画素行にデータが書き込まれ、第 1画素行のゲートバスライ ンに接続された TFTがオフされた後、 CS電圧の最初の電圧レベルの切り替り（ここで は第 2電圧レベル力 第 1電圧レベルへの電圧上昇）が起こり、その後 5H毎に第 1電 圧レベルと第 2電圧レベルとの切り替えが続く（振動の周期は 10H、デューティー比 は 1 : 1)。同様に、第 2画素行、第 3画素行…と、それぞれ対応するゲートバスライン に接続された TFTがオフされた後、それぞれ対応する CS電圧が上昇または降下し た後、 5H毎に第 1電圧レベルと第 2電圧レベルとの切り替えが続く。
[0247] あるフレームにおいて、 TFTがオフされた後（例えば、 TFTがオフされた時点から 1 H後）の最初の CS電圧の切り替りが第 2電圧レベル力 第 1電圧レベルへの切り替 わりであった場合 (上昇）、次のフレームでは極性が反転するため（フレーム反転駆動 )、先のフレームの時と同じタイミング (例えば TFTがオフされた時点から 1H)で、 TF Tがオフされた後の最初の CS電圧の切り替りは第 1電圧レベル力ゝら第 2電圧レベル へとなる（降下)。 CS電圧は 5H毎に第 1電圧レベルと第 2電圧レベルへと切り替るた め、第 1電圧レベル 5H +第 2電圧レベル 5H= 10Hを 1周期とすると、 V- Total =8 03Hの場合は 80周期 + 3Hとなり、フレーム内の最初の CS電圧の切り替りが第 2電 圧レベル力ゝら第 1電圧レベルである場合、最後（803H後）は第 1電圧レベルで終了 する。次のフレームは第 1電圧レベル力も第 2電圧レベルの切り替りであるため、前の フレーム力 続けて第 1電圧レベル力 第 2電圧レベルへと切り替る力 このとき、 CS 電圧の 5H毎の切り替りが崩れて、図 37に示すように、第 2電圧レベル： 5H、第 1電 圧レベル： 3H、第 2電圧レベル： 5Hとなる。
[0248] ここで、第 1画素行（G : 001)の副画素（1— a— A, 1— b— A, 1— c— Α· · ·)およ び第 6画素行（G : 006)の副画素（6— a— A, 6— b— A, 6— c— Α· · · )は同じ CS幹 線 CS1に接続されており、第 1画素行の副画素 1— a— A, 1 -c-A,…は、第 1画 素行の TFTがオフされた後の最初の CS電圧の変化が第 2電圧レベル力ゝら第 1電圧 レベルへの切り替り（上昇)であるため、明るくなる。一方、第 6画素行の画素も同じ C S幹線 CS1に接続されており、第 6画素行の TFTがオフされた後の最初の CS電圧 の変化が第 1電圧レベル力 第 2電圧レベルへの切り替り（降下)であるため、第 6画 素行の副画素 6— a— A, 6-c-A, · · ·は明るくなる（図 37)。
[0249] このとき、第 1画素行の副画素 1 a— A, 1— c Aは CS1の振動電圧の第 2電圧 レベル力も第 1電圧レベルの切替え（上昇）を利用して明るい副画素となるのに対し、 第 6画素行の副画素 6— a— A, 6— c Aは第 1電圧レベルから第 2電圧レベルへの 切替え（降下)を利用して明る 、副画素となる。
[0250] 従って、 V— Total=803Hの場合、ある 1フレーム内の第 1画素行の副画素 1 a
-A, 1— c— Α···と第 6画素行の副画素 6— a— A, 6— c— A, ···に印加される電 圧の実効値（図 37中のハッチング部の面積)を比較すると、第 6画素行の副画素 6— a-A, 6— c A, ···の方力 濃い斜線部の面積（幅 2H:5H— 3H)に相当する分 だけ、副画素 l— a—A, 1-c-A, ···よりも大きい。すなわち、副画素 6 a—A, 6 -c-A, …の方が、輝度が高くなる。
[0251] このように、第 1, 6, 11, 16, 21, 26と 5画素行毎に同一の CS幹線に接続して!/ヽ ても、第 6, 16, 26画素行の明副画素は第 1, 11, 21画素行の明副画素よりも明るく なる。これは明畐 IJ画素に接続されている CS幹線（CS1, CS3, CS5, CS7, CS9)す ベてに言えることであるため、映像を見たときには図 34に示したように、第 1画素行か ら第 5画素行は暗ぐ第 6画素行力 第 10画素行は明るぐ第 11画素行力 第 15画 素行は暗くと、 5画素行毎に明暗のスジとなって見える。なお、ここでは、表示への寄 与は明副画素の方が暗副画素よりも大きいので、明副画素について説明し、喑副画 素についての説明は省略した。
[0252] 次に、別の実例について述べる。
[0253] 例えば、 V— Total=803H、 V— Disp = 768H、 V— Blank=35H、 CSが 10相 で 10H毎に第 1電圧レベルと第 2電圧レベルとが切り替る場合で、 1Hドット反転でフ レーム反転している液晶表示装置を例にする。この液晶表示装置の等価回路と CS 幹線との接続図を図 39A〜図 39Cに示す。
[0254] 図 39A〜図 39Cに示す接続形態は、図 32 (a)に示した Typell— 1に対応し、第 1 画素行の副画素 l— a—A, 1-b-A, 1ー。ー八'''と第11画素行の副画素11 & -B, 11-b-B, 11— c— Β···と第 12画素行の畐 ij画素 12— a— A, 12— b— A, 1 2— c Α···は CS幹線 CS1に接続されており、第 1画素行の副画素 1 a— B, 1— b-B, 1— c— Β···と第 2画素行の副画素 2— a— A, 2— b— A, 2— c— Α···と第 1 0画素行の副画素 10— a— B, 10-b-B, ΙΟ— c— B· · ·と第 11画素行の副画素 1 l— a—A, 11— b— A, ll— c—Α···は CS幹線 CS2に接続されており、第 2画素 行の副画素 2— a— B, 2-b-B, 2— c— B' · ·と第 3画素行の副画素 3— a—A, 3— b-A, 3— c— Α· · ·と第 13画素行の畐 ij画素 13— a— B, 13— b B, 13— c— Β· · · と第 14画素行の副画素 14— a— A, 14-b-A, 14— c— Α· · ·は CS幹線 CS3に接 続されている。
[0255] 図 40に示すように、第 1画素行のデータが書き込まれ、第 1画素行のゲートバスライ ンに接続された TFTがオフされた後、 CS電圧の最初の電圧レベルの切り替り（ここで は第 2電圧レベル力も第 1電圧レベルへの電圧上昇）が起こり、その後 10H毎に第 1 電圧レベルと第 2電圧レベルとの切り替りが続く（振動の周期は 20H、デューティー 比は 1 : 1)。同様に、第 2画素行、第 3画素行と、それぞれ対応するゲートバスライン に接続された TFTがオフされた後、それぞれ対応する CS電圧が上昇または降下し た後、 10H毎に第 1電圧レベルと第 2電圧レベルとの切り替えが続く。
[0256] あるフレームにおいて、 TFTがオフされた後（例えば、 TFTがオフされた時点から 2 H後）の最初の CS電圧の切り替りが第 2電圧レベル力 第 1電圧レベルへの切り替 わりであった場合 (上昇）、次のフレームでは極性が反転するため（フレーム反転駆動 )、先のフレームの時と同じタイミング (例えば、 TFTがオフされた時点から 2H)で、 T FTがオフされた後の最初の CS電圧の切り替りは第 1電圧レベル力ゝら第 2電圧レベル へとなる（降下)。 CS電圧は 10H毎に第 1電圧レベルと第 2電圧レベルと切り替るた め、第 1電圧レベル 10H +第 2電圧レベル 10H = 20Hを 1周期とすると、 V- Total = 803の場合は 40周期 + 3Hとなり、フレーム内の最初の CS電圧の切り替りが第 2 電圧レベルから第 1電圧レベルである場合、最後（803H後）は第 1電圧レベルで終 了する。次のフレームは第 1電圧レベル力も第 2電圧レベルの切り替りであるため、前 フレーム力 続けて第 1電圧レベル力 第 2電圧レベルと切り替る力 このとき、 CS電 圧の 10H毎の切り替りが崩れて、図 41Bに示すように、第 2電圧レベル： 10H、第 1 電圧レベル： 3H、第 2電圧レベル： 10Hとなる。
[0257] ここで、第 1画素行（G : 001)の副画素（l— a—A, l—b—A, 1—。ー八' ' と第1 1画素行（G : 011)の副画素（11 a— B, 11 b— B, 11— c— Β· · · )と第 12画素 行（G : 012)の副画素（12— a—A, 12—b—A, 12— c— Α· · · )が同じ CS幹線 CS1 に接続されており（図 38および図 39A〜39C参照）、第 1画素行の副画素 1— a— A , 1 -c-A, · · ·の TFTがオフされた後の最初の CS電圧の変化が第 2電圧レベルか ら第 1電圧レベルへ切り替り（上昇)であるため、明るくなる。第 11画素行の副画素と 第 12画素行の副画素も同じ CS幹線 CS 1に接続されており、第 12画素行の TFTが オフされた後の最初の CS電圧の変化が第 1電圧レベル力 第 2電圧レベルへの切り 替り（降下)であるため、第 12画素行の副画素 12— a— A, 12-c-A, · · ·は明るく なり、第 11画素行の副画素 11 a— B, 11 -c-B, · · ·は暗くなる。
[0258] このとき、第 1画素行の画素 1— a— A, 1— c— Aは CS1の振動電圧の第 2電圧レ ベル力 第 1電圧レベルの切替え（上昇）を利用して明るい副画素となるのに対して、 第 12画素行の副画素 12— a— A, 12- c Aは第 1電圧レベルから第 2電圧レベル の切り替え（降下)を利用して明るい副画素となる。
[0259] 従って、 V— Total=803Hの場合、ある 1フレーム内の第 1画素行の副画素 1 a
-A, 1 -c-A, · · ·と第 12画素行の副画素 12— a— A, 12-c-A, · · ·に印加さ れる電圧の実効値（図 41C中のハッチング部の面積)を比較すると、第 12画素行の 畐 IJ画素 12— a— A, 12-c-A, · · ·の方力 濃い斜線部の面積（幅 7H= 10H— 3 H)に相当する分だけ、副画素 1 a— A, 1 -c-A,…よりも大きい。すなわち、副 画素 12— a— A, 12-c-A, · · ·の方力 輝度が高くなる。
[0260] このように、第 1, 12, 21, 32, 41, 52と約 10画素行毎に同一の CS幹線に接続し ていても、第 12, 32, 52画素行の明副画素は第 1, 21, 31画素行の明副画素よりも 明るくなる。これはすべての CS幹線に言えることであるため、映像を見たときには図 3 8に示したように、第 1画素行力も第 10画素行は暗ぐ第 11画素行力も第 20画素行 は明るぐ第 21画素行力も第 30画素行は暗くと、 10画素行毎に明暗のスジとなって 見える。なお、ここでは、表示への寄与は明副画素の方が暗副画素よりも大きいので 、明副画素について説明し、暗副画素についての説明は省略した。
[0261] なお、図 41Cにおいて、第 1画素行、第 3画素行、第 5画素行、第 7画素行' · ·と、 第 2画素行、第 4画素行、第 6画素行、第 8画素行' · ·でも、副画素への印加電圧の 実効値は、図中の横縞部（幅 1H)の分だけ輝度が異なることとなるが、この明暗は 1 画素行毎に生じるため、全体の表示としては非常に認識され難いので、問題とならな い。 [0262] 以下に説明する実施形態の液晶表示装置およびその駆動方法は、上記の問題を 解決することができる。
[0263] 以下の実施形態の液晶表示装置は、複数の CSバスライン (CS幹線)のそれぞれ が供給する CS電圧は、入力映像信号の 1垂直走査期間 (V— Total)内に、第 1波形 を有する第 1期間 (A)と、第 2波形を有する第 2期間 (B)とを有し、第 1期間と第 2期 間との和が垂直走査期間と等しく（V— Total=A+B)、第 1波形は、第 1電圧レベル と第 2電圧レベルとの間を水平走査期間 (H)の 2以上の整数倍の第 1周期 (P )
A
で振動する波形であり、第 2波形は、連続する 20以下の所定数の垂直走査期間毎 に CS電圧の実効値が、所定の一定値をとるように設定されている。例えば 10相の C S幹線で 10種類の CS電圧を供給する場合、全ての CS電圧の実効値が所定の一定 値となるように設定する。
[0264] 上述したスジが見える原因の説明から理解されるように、同じ CS幹線に接続された 異なる画素行に接続された補助容量対向電圧の実効値が所定の一定値となるように 構成すれば、スジは発生しない。ここで、有効走査期間（V— Disp)においては、 CS 電圧は一定周期で第 1電圧レベルと第 2電圧レベルとの間で振幅を行う必要がある 力 映像を表示しない垂直帰線期間 (V— Blank)では一定周期で第 1電圧レベルと 第 2電圧レベルとの間で振幅を行う必要はなぐ連続する 20以下の所定数の垂直走 查期間毎に CS電圧の実効値が所定の一定値をとれば、表示画面全体が均一となる 。上記所定数が 20を超えると CS電圧の実効値を所定の一定値とした効果が十分に 得られず (時間平均効果が得られず)、スジが視認される恐れがある。
[0265] なお、上記第 1期間は有効表示期間に対応付けられ、上記第 2期間は垂直帰線期 間に対応付けられるが、それぞれ位相は一致せず、期間の長さも正確には一致しな い（一致する必要がない)。上述したように、本明細書において、垂直走査期間は、あ る走査線が選択され次にその走査線が選択されるまでの期間と定義した。すなわち、 あるゲートバスラインに印加されるゲート電圧がハイレベルになる時間間隔が垂直走 查期間である。一方、 CS信号は対応するゲートバスラインに接続された TFTがオフ とされた後所定の時間（例えば 0Hから 2Hの時間）が経過した後で、第 1電圧レベル 力 第 2電圧レベルへ、または第 2電圧レベル力 第 1電圧レベルへと所定の変化（ 上昇または降下)をした後、第 1電圧レベルと第 2電圧レベルとの切り替りが続く。す なわち、当該 TFTがオンとされた時には既に第 1周期（P )で振動する波形となって
A
いる必要があるので、位相 (期間の開始点）はその分だけ垂直走査期間の開始点か らずれることになる。これらのことは後に具体例を示して詳細に説明する。
[0266] また、 20以下の所定数の連続する垂直走査期間内で一定となる補助容量対向電 圧の実効値の所定値は、例えば、第 1波形の第 1電圧レベルと第 2電圧レベルとの平 均値または実効値と等しく設定されるが、これと一致する必要はなぐ第 2波形の平均 値または実効値と一致する必要もない。また、第 1波形は振動波であるが、第 2波形 は振動波であっても、振動波でなくてもよい。また、第 2波形が振動波の場合であつ ても、その電圧レベル（第 3電圧レベルと第 4電圧レベル）は、第 1波形の電圧レベル (第 1電圧レベルおよび第 2電圧レベル)と一致する必要もない。しかし、第 1波形お よび第 2波形のいずれもが第 1電圧レベルと第 2電圧レベルとの間で振動する波形で 、デューティーが 1： 1の矩形波を選択すると駆動回路を簡単にできる利点が得られる 。振動波形としては矩形波の他に、正弦波、三角波などの波形でもよい。また、第 2 波形が振動波で無い場合は、第 1電圧レベル、第 2電圧レベルに加え、それとは異 なる第 5電圧レベル力もなる波形を用いる。
[0267] CS電圧の実効値が所定の一定値となる期間は、 4以下とすることが好ましい。同じ CS幹線力 供給される、異なる画素行の補助容量対向電極の電圧の実効値が異な る原因は、上述したように、垂直走査期間が CS電圧の振動の周期の整数倍とならな いからであり、また、垂直走査期間の内の垂直帰線期間が不確定であることによる。 垂直帰線期間は不確定ではあるものの、 4垂直走査期間（4フレーム期間）あれば、 現在利用されているほぼ全ての駆動方法において、 CS電圧の実効値を所定の一定 値とすることができる。例えば、垂直帰線期間を垂直走査期間毎に水平走査期間の 奇数倍と偶数倍とに切り替える駆動方法においても、垂直帰線期間を切り替える周 期（2垂直走査期間）の倍の期間 (4垂直走査期間)あれば実効値を所定の一定値に することができる。垂直帰線期間が水平走査期間の奇数倍または偶数倍に固定され ている場合には、 2垂直走査期間あれば、実効値を所定の一定値にすることができる [0268] 第 1波形の振動の周期（第 1周期 P )は、水平走査期間 (H)の 2以上の整数倍であ
A
り、電気的に独立な CS幹線の数を L本 (Lは偶数）とし、 Typelの構成を採用すると、 水平走査期間の L倍 (L'H)とできる。また、 Typellの構成を採用すると、水平走査 期間の 2'K'L倍 (Kは正の整数）とできる。このとき、第 1電圧レベルにある期間と第 2 電圧レベルにある期間とは互いに等しく設定されることが好ましい。
[0269] また、垂直走査期間の内で CS電圧が第 1波形をとる第 1期間以外の期間、すなわ ち第 2波形をとる第 2期間が水平走査期間の偶数倍の場合、第 2期間において、第 2 波形が第 1電圧レベルにある期間と第 2電圧レベルにある期間とを互いに等しくすれ ば、各第 2波形の実効値を第 1電圧レベルと第 2電圧レベルとの平均値で一定にす ることができる。これは、フレーム反転駆動の場合でもフレーム反転駆動を行わない 場合でもよい。
[0270] フレーム反転駆動を行う場合で、第 2期間が水平走査期間の奇数倍のとき、ある垂 直走査期間の第 2期間において、第 1電圧レベルにある期間は第 2電圧レベルにあ る期間よりも 1水平走査期間分だけ短ぐ当該垂直走査期間の次の垂直走査期間の 第 2期間においても、第 1電圧レベルにある期間を第 2電圧レベルにある期間よりも 1 水平走査期間分だけ短くすることによって、連続する 2つの垂直走査期間における第 2波形の実効値を一定の値にすることができる。
[0271] また、フレーム反転駆動を行う場合、第 1期間を第 1周期の半整数 (整数 + 1Z2) 倍に設定すればよい。
[0272] 例えば、表示領域が N行の画素行で構成されており、有効表示期間 (V— Disp)が 水平走査期間の N倍 (Ν·Η)であるとき、第 1周期を Pとすると、第 1期間 (Α)が、 A
A
= [lnt{ (N-H-P /2) /Ρ } + 1/2] ·Ρ +M-Pの関係（但し、 Int (χ)は任意の
A A A A
実数 xの整数部分を意味するものとし、 Mは 0以上の整数)を満足するように設定する
[0273] あるいは、垂直走査期間（V— Total)が水平走査期間の Q倍 (Q'H)であるとき（Q は正の整数)、第 1周期を Pとすると、第 1期間 (A)が、 A=〔Int{ (Q'H— P ) /P }
A A A
+ 1/2] ·Ρの関係（但し、 Int (X)は任意の実数 Xの整数部分を意味するものとする）
A
を満足するように設定してもよ 、。 [0274] あるいは、垂直走査期間（V— Total)が水平走査期間の Q倍 (Q 'H)であるとき（Q は正の整数)、第 1周期を Pとすると、第 1期間 (A)が、 A=〔Int{ (Q 'H— 3 · Ρ /2)
A A
ZP } + 1/2] · Ρの関係（但し、 Int (x)は任意の実数 Xの整数部分を意味するもの
A A
とする）を満足するように設定してもよ 、。
[0275] 第 1期間を上記のいずれに設定するかは、 CSバスラインの接続形態 (Typelまたは Typell)に依存して適宜選択できる。上述したように、第 1周期 Pは Typelの場合に
A
は L 'Hとなり、 Typellの場合には 2 'K'L'Hとなる。従って、それぞれの液晶表示装 置の画素行の数 Nおよび補助容量幹線の数 Lに応じて、有効表示期間 (V— Disp) および Zまたは垂直走査期間 (V— Total)に基づいて、上記式を用いて第 1期間 (A )および第 2期間 (B)を決定すればよい。なお、第 2期間 (B)は垂直走査期間 (V— T otal)力も第 1期間 (A)を減算することによって求められる。
[0276] 第 2期間における CS電圧の波形、すなわち第 2波形は、第 3電圧レベルと第 4電圧 レベルとの間を振動する波形として、第 3電圧レベルと第 4電圧レベルとの平均値が 第 1波形の第 1電圧レベルと第 2電圧レベルとの平均値と等しく設定することが好まし ぐ第 3電圧レベルを第 1電圧レベルと等しく設定し、第 4電圧レベルを第 2電圧レべ ルと等しく設定することが、回路を簡単にする上で最も好ましい。
[0277] このとき、 BZHが偶数の場合には、第 3電圧レベルにある期間と、第 4電圧レベル にある期間とが互いに等しくなる波形とする。 BZHが奇数の場合には、ある垂直走 查期間においては、第 3電圧レベルにある期間は第 4電圧レベルにある期間よりも 1 水平走査期間分だけ短ぐ当該垂直走査期間の次の垂直走査期間の第 2期間にお いても、第 3電圧レベルにある期間は第 4電圧レベルにある期間よりも 1水平走査期 間分だけ短く設定する。
[0278] なお、垂直走査期間 (V— Total)が水平走査期間の何倍であるかは、すなわち、 上記 Qの値は、例えば、第 1行目のゲートバスラインのゲート電圧 (第 1ゲートスタート パルス）がハイレベルにされてから、次に第 1行目のゲートバスラインのゲート電圧が ハイレベルにされるまでの期間にゲート電圧がハイレベルとされる回数をカウントする ことにより求められる。このとき、 2フレーム前の映像信号に対して Qを求めることが好 まし 、。これから表示しょうとして 、る現フレームの映像信号につ 、て Qを求めるため には、フレームメモリが必要となるので、回路が複雑ィ匕しコストが上昇する。また、 1フ レーム前の映像信号に対して Qを求めると、前述したように、偶数フレームと奇数フレ ームとで垂直帰線期間が異なる場合に対応できな 、。 2フレーム前の映像信号に対 して Qを求めれば、フレームメモリを設ける必要が無ぐまた、現在使われている殆ど の垂直帰線期間の設定方法に対応できる。
[0279] 以下に、具体的な例を示して本実施形態の液晶表示装置およびその駆動方法をさ らに詳細に説明する。
[0280] (実施形態 1)
Typelの液晶表示装置の駆動方法の例を図 42A〜図 42Dを参照しながら説明す る。ここで例示する液晶表示装置は、例えば図 31 (a)に示した Typel— 1の液晶表示 装置である。
[0281] ここでは、 V-Total=803H, V— Blank= 35H, V— Disp = 768Hの映像信号 を、 10相の CS電圧を使用し、 CS電圧の第 1波形 (第 1期間）が 10Hの振幅周期（第 1周期 P )で第 1電圧レベルと第 2電圧レベルとの間で振幅する場合で、 1Hドット反
A
転でフレーム反転駆動をする場合についての例を示す。図 42Aは、第 1行目のゲー トバスライン (G： 001)および第 766行目のゲートバスライン（G： 766)に印加されるゲ ート電圧、および CS電圧ならびに画素の印加される電圧 (但し、明副画素に印加さ れる電圧のみ記載）を示している。図 42B〜図 42Dでは、ゲート電圧を省略し、 CS 電圧ならびに画素の印加される電圧のみ示して！/ヽる。
[0282] 第 1の画素行の画素へ表示信号電圧が書き込まれた後 (TFTがオフされた後）、第 1画素行に接続された CSバスライン CS1の CS電圧（以下、 CS電圧もそれぞれ対応 する CS幹線と同じ参照符号で示す) CS1は、第 2電圧レベル力も第 1電圧レベルへ 変化する。この同じ CS電圧 CS1は、上記電圧レベルが変化する 5H以上前から第 2 電圧レベルにあり、上記電圧レベルが変化した後は、 5H毎に第 1電圧レベル力ゝら第 2電圧レベル、第 2電圧レベルから第 1電圧レベルと変化を繰り返す (第 1波形)。す なわち、 CS電圧の第 1波形の開始時点 (第 1期間の開始時点）は、対応する画素行 のゲートバスラインの TFTがオフとされる時点よりも、第 1波形の周期（第 1周期 P )の
A
半分に相当する時間以上早くなるように設定されている。これは以下の実施形態 2か ら 8についても同じである。
[0283] ここで、 TFTがオフとされた後の最初の CS電圧の変化よりも 5H以上前力 第 2電 圧レベルにある理由を説明する。本実施形態では、多相の独立した CS電圧を使用 することで、 CS電圧レベルが変化する時間（振動周期）を長くし、そのことによって各 画素行に対して信号なまりのない、同等の CS電圧を供給している。同じ CS幹線に 接続された画素行のそれぞれに対して同等の CS電圧を供給するために、 TFTがォ フとされた後の最初の CS電圧の変化の前にも 5H以上 (第 1周期 Pの半分以上）の
A
時間を確保している。
[0284] この CS幹線 CS 1に接続されて!、る最終の有効画素行は、第 766行目の G： 766に よって選択される画素行であり、この第 766画素行の画素に表示信号電圧が書き込 まれた後、 CS電圧が第 1電圧レベルから第 2電圧レベルに切り替れば、次は再び第 1画素行の画素に次フレームの表示信号電圧を書き込むまでの 38H (第 1電圧レべ ルと第 2電圧レベルとを均等に割り当てる期間:第 2期間または B期間）は、 5H毎 (振 動周期が 10H)に電圧レベルが切り替る必要は無い。但し、 CS電圧の電圧レベルを 全画素行で揃えるために、次フレームで第 1画素行の画素に表示信号電圧が書き込 まれて、その後 CS電圧が第 1電圧レベル力ゝら第 2電圧レベルへ切り替る 5H前から、 CS電圧は第 1電圧レベルになっている必要がある。
[0285] 従って、図 42に示すように、 CS電圧 CS1は、第 1画素行の表示信号電圧が画素に 書き込まれた後に第 2電圧レベル力 第 1電圧レベルに切り替る 5H前力 第 2電圧 レベルにあって、その後 5H毎に第 1電圧レベルと第 2電圧レベルとの間で切り替り、 第 766画素行への書き込みが終了後、第 1画素行に次フレームの表示信号電圧が 書き込まれるまでに少なくとも 1回、第 2電圧レベル力 第 1電圧レベルに切り替る。
[0286] 更に、 5H毎の切替えを 765Hの期間（第 1期間）に亘つて行った残りの 38H ( = 80 3H— 765H :第 2期間）は、第 1電圧レベルにある期間と第 2電圧レベルにある期間 が同じになる波形 (第 2波形)とする。 38Hの期間（第 2期間）は第 1電圧レベルと第 2 電圧レベルの期間が等しければ良ぐ周期については特に限定されず、図 42の上 段に記載したように、例えば、第 1電圧レベルおよび第 2電圧レベルをそれぞれ 19H としてもよいし、図 42の下段に記載したように、第 1電圧レベルおよび第 2電圧レベル 力 H続く部分と、 1H毎に切り替わる部分とを組み合わせてもよいし、 1H以下で切り 替わる振動波形でも構わない。また、第 1電圧レベルと、第 2電圧レベルとは異なる第
5電圧レベル力 成る波形であってもよ!/、。
[0287] 以上のような CS電圧を入力することにより、図 34に示したスジは発生せず、良好な 表示特性を得ることができる。
[0288] なお、図 42に示した例では、 V— Total = 803Hとしたが、 V— Total =809H (V
-Blank=44H)の場合には、 765H振動期間（第 1期間）が終わった後の第 2波形 を、例えば、第 1電圧レベルの期間と第 2電圧レベルの期間が 22Hずっとすればよ い。
[0289] 本実施形態では、第 2期間が水平走査期間 Hの偶数倍 (38Hまたは 44H)である ので、 CS電圧の第 2波形の実効値を 1垂直走査期間内に所定の一定値 (ここでは、 第 1電圧レベルと第 2電圧レベルとの平均値)をとるように設定することができる。なお 、第 1期間は 765Hであり、 CS電圧の第 1波形の実効値は、第 1電圧レベルと第 2電 圧レベルとの平均値に一致しないが一定値をとるので、 1垂直走査期間の全体にお いて CS電圧の実効値は一定値をとる。従って、図 34に示したようなスジが視認され ることが防止される。
[0290] [実施形態 2]
Typelの液晶表示装置の駆動方法の他の例を図 43および図 44を参照しながら説 明する。ここで例示する液晶表示装置は、例えば、図 31 (a)に示した Typel— 1の液 晶表示装置である。
[0291] ここでは、 V— Total=804H, V— Blank= 36H, V— Disp= 768Hの映像信号 を、 10相の CS電圧を使用し、 CS電圧の第 1波形 (第 1期間）が 10Hの振幅周期（第 1周期 P )で第 1電圧レベルと第 2電圧レベルとの間で振幅する場合で、 1Hドット反
A
転でフレーム反転駆動をする場合についての例を示す。
[0292] CS電圧の波形は実施形態 1とほぼ同じである力 V— Totalが 1H増えることで、第 1期間は 765Hと変わらないが、第 2期間が 1H分増加し 39Hとなる。第 2期間は 39H なので、第 1電圧レベルと第 2電圧レベルとに均等に割り当てるとそれぞれの期間は 19. 5Hとなる。 0. 5Hを割り振ることは信号処理上困難であり、回路が高価となるた め、 19Hと 20Hとに割り振ることとなる。このとき、図 43に示すように、常に 19H、 20 Hの順に割り振ると、同一の CS幹線 CS1に接続されている画素行のうち、常に 19H の期間明るい画素行 (第 1、 11、 21 · · ·画素行)と常に 20Hの期間明るい画素行 (第 6、 · · ·、 756、 766画素行）とにわかれ、画素の印加電圧でみると、斜線部の分だけ 印加される電圧の差が生じ、輝度差となって、図 34に示すような明暗のスジとなる。
[0293] このように第 2期間が水平走査期間 Hの奇数倍のときは、図 44に示すように、あるフ レームで第 1電圧レベルの期間を 19H、第 2電圧レベルの期間を 20Hの順に設定し 、次のフレームでは第 2電圧レベルの期間を 20H、第 1電圧レベルの期間を 19Hに 設定する。すなわち、連続する 2つのフレームのいずれにおいても第 1電圧レベルに ある期間を第 2電圧レベルにある期間よりも 1Hだけ短くする。そうすると、あるフレー ムでは第 1, 11, 21 · · ·画素行よりも、第 6、 - - - 756, 766画素行の方が明るくなるが 、次のフレームでは第 1, 11, 21 · · ·画素行の方力 第 6、 - - - 756, 766画素行よりも 明るくなり、連続する 2フレームで考えると、第 1, 6, 11, 16、 · " 756、 761、 766画 素行で輝度レベルがそろい、スジは解消される。
[0294] 本実施形態では、第 2期間が水平走査期間 Hの奇数倍 (39H)であり、 CS電圧の 第 2波形の実効値を 1垂直走査期間内に所定の一定値にすることが困難なので、連 続する 2つの垂直走査期間毎に所定の一定値にするように設定している。もちろん、 連続する 2以上のフレーム期間毎に実効値が一定値となるように設定してもよいが、 2 0以上のフレーム期間に亘ると実効値を一致させる効果が十分に得られない恐れが あり、なるべく短い期間で実効値を一定にすることが好ましぐ 4フレーム期間以下で あることが好ましぐこの例の場合は 2フレーム期間が最短期間であり、最も好ましい。
[0295] 実施形態 1の液晶表示装置では、第 2期間が水平走査期間の偶数倍であるので、 1垂直走査期間毎に第 2波形の実効値を所定の一定値にすることができるが、本実 施形態のように 2以上の連続する垂直走査期間毎に所定値と一致させるようにしても よい。
[0296] [実施形態 3]
Typelの液晶表示装置の駆動方法のさらに他の例を図 45A〜図 45Bを参照しな 力 説明する。ここで例示する液晶表示装置は、例えば、図 31 (a)に示した Typel— 1の液晶表示装置である。
[0297] ここでは、 V-Total=804H, V— Blank= 36H, V— Disp = 768Hの映像信号 と、 V— Total=803H, V— Blank= 35H, V— Disp = 768Hの映像信号とが 1フレ ーム毎に交互となった映像信号を、 10相の CS電圧を使用し、 CS電圧の第 1波形（ 第 1期間）が 10Hの振幅周期（第 1周期 P )で第 1電圧レベルと第 2電圧レベルとの
A
間で振幅する場合で、 1Hドット反転でフレーム反転駆動をする場合につ ヽての例を 示す。
[0298] CS電圧の波形は、先の実施形態とほぼ同じである力 V— Totalが 804Hのとき、 第 1期間は 765Hであり、第 2期間は 39Hとなる。第 2期間を第 1電圧レベルと第 2電 圧レベルとに均等に割り当てるとそれぞれ 19. 5Hとなる。実施形態 2について説明し たように、 0. 5Hを割り振ることは信号処理上困難であり、回路が高価となるため、 19 Hと 20Hに割り振ることとなる。一方、 V— Totalが 803Hのときは、第 1期間は変わら ないが、第 2期間が 38Hであるため、例えば 19Hずつ均等に割り振ることができる。
[0299] このとき、あるフレームが、図 45Aに示すように、 V—Total=804Hであった場合に 、第 2期間の CS電圧 (第 2波形）は、第 1電圧レベルの期間を 19H、第 2電圧レベル の期間を 20Hとし、次のフレームでは V—Total=803Hとなるので、第 2波形を第 2 電圧レベルの期間および第 1電圧レベルの期間のいずれも 19Hとする。その次のフ レームではまた V—Total=804Hであるため、第 2波形は、第 1電圧レベルの期間 を 20H、第 2電圧レベルの期間を 19Hとする。更に次のフレームでは再び V— Total = 803Hとなるため、第 2波形は、第 2電圧レベルの期間を 19H、第 1電圧レベルの 期間を 19Hとする。
[0300] このように、第 2期間の長さが垂直走査期間毎に交互に水平走査期間の偶数倍と 奇数倍とになる場合は、連続する 4フレームの期間毎に CS電圧の第 2波形の実効値 を所定の一定値にすることによって、スジは解消され、良好な表示特性を得ることが できる。もちろん、第 2波形の実効値を所定の一定値にするフレーム期間を 4を超え るフレーム期間とすることもできるし、第 2波形も上記の波形に限られない。例えば図 45Bに示すように、第 2波形を第 1電圧レベルおよび第 2電圧レベルが 1H毎に切り 替わる波形にしてもよい。 [0301] [実施形態 4]
Typellの液晶表示装置の駆動方法の例を図 46A〜図 46Dを参照しながら説明す る。ここで例示する液晶表示装置は、例えば、図 32 (a)に示した Typell— 1の液晶 表示装置である。
[0302] ここでは、 V— Total=804H, V— Blank= 36H, V— Disp= 768Hの映像信号 を、 10相の CS電圧を使用し、 CS電圧の第 1波形 (第 1期間）が 20Hの振幅周期（第 1周期 P )で第 1電圧レベルと第 2電圧レベルとの間で振幅する場合で、 1Hドット反
A
転でフレーム反転駆動をする場合についての例を示す。
[0303] 第 1画素行の画素へ表示信号電圧が書き込まれた後 (TFTがオフされた後）、第 1 画素行に接続された CSバスライン CS1の CS電圧（CS1)は、第 2電圧レベル力も第 1電圧レベルへ変化する。この同じ CS電圧 CS1は、上記電圧レベルが変化する 10
H以上前力も第 2電圧レベルにあり、上記電圧レベルが変化した後は、 10H毎に第 1電圧レベルから第 2電圧レベル、第 2電圧レベルから第 1電圧レベルと変化を繰り 返す。
[0304] ここで、電圧レベルが変化する 10H以上 (振動周期の半分以上)前力も第 2電圧レ ベルにあるのは、実施形態について説明したように、同じ CS幹線に接続された画素 行のそれぞれに対して同等の CS電圧を供給するためである。
[0305] この CS幹線 CS 1に接続されて!、る最終の有効画素行は、第 761行目の G： 761に よって選択される画素行であり、この第 761画素行の画素へ表示信号電圧が書き込 まれた後、第 2電圧レベル力ゝら第 1電圧レベルに切り替れば、次は再び第 1画素行の 画素に次フレームの表示信号電圧を書き込むまでの 44H (第 2期間）は、 10H毎 (振 動周期が 20H)に電圧レベルが切り替る必要は無い。但し、 CS電圧の電圧レベルを 全画素行で揃える必要があるために、次フレームで第 1画素行の画素に表示信号電 圧が書き込まれて、その後 CS電圧が第 1電圧レベル力ゝら第 2電圧レベルへ切り替る 10H前力ら、 CS電圧は第 1電圧レベルになって!/、る必要がある。
[0306] 従って、図 46Aに示すように、 CS電圧 CS1は、第 1画素行の表示信号電圧が画素 に書き込まれた後に第 2電圧レベル力も第 1電圧レベルに切り替る 10H前力も第 2電 圧レベルにあって、その後 10H毎に第 1電圧レベルと第 2電圧レベルとの間で切り替 り、第 761画素行への書き込み後、第 1画素行に次フレームの表示信号電圧が書き 込まれるまでに少なくとも 1回、第 2電圧レベル力ゝら第 1電圧レベルに切り替る。
[0307] 更に、 10H毎の切替えを 770Hの期間（第 1期間）に亘つて行った残りの 34H ( = 8 04H— 770H :第 2期間）は、第 1電圧レベルにある期間と第 2電圧レベルにある期間 が同じになる波形 (第 2波形)とする。 34Hの期間（第 2期間）は第 1電圧レベルと第 2 電圧レベルの期間が等しければ良ぐ周期については特に限定されないので、図 46 Aに記載したように、例えば、第 1電圧レベルおよび第 2電圧レベルをそれぞれ 17H としてもよいし、図 46Bに記載したように、第 1電圧レベルおよび第 2電圧レベルが 1 H毎に切り替わるようにしてもよいし、さらに、図 46Cに示すように、 1H以下で切り替 わる振動波形でも構わない。また、図 46Dに示すように、第 1電圧レベルと、第 2電圧 レベルとは異なる第 5電圧レベル力 成る波形であってもよい。
[0308] 以上のような CS電圧を入力することにより、図 38に示したスジは発生せず、良好な 表示特性を得ることができる。
[0309] なお、図 46A〜図 46Dに示した例では、 V— Total = 804Hとしたが、 V— Total= 810H (V— Blank=40H)の場合には、 770H振動期間（第 1期間）が終わった後の 第 2波形を、例えば、第 1電圧レベルの期間と第 2電圧レベルの期間が 20Hずっとす ればよい。
[0310] 本実施形態では、実施形態 1の液晶表示装置と同様、第 2期間が水平走査期間 H の偶数倍であるので、 CS電圧の第 2波形の実効値を 1垂直走査期間内に所定の一 定値 (ここでは第 1電圧レベルと第 2電圧レベルとの平均値)をとるように設定すること ができる。また、第 1期間は 770Hであり、 CS電圧の第 1波形の実効値も、第 1電圧レ ベルと第 2電圧レベルとの平均値に一致する。
[0311] [実施形態 5]
Typellの液晶表示装置の駆動方法の他の例を図 47A〜図 47Dおよび図 48を参 照しながら説明する。ここで例示する液晶表示装置は、例えば、図 32 (a)に示した T ypell— 1の液晶表示装置である。
[0312] ここでは、 V-Total=803H, V— Blank= 35H, V— Disp = 768Hの映像信号 を、 10相の CS電圧を使用し、 CS電圧の第 1波形 (第 1期間）が 20Hの振幅周期（第 1周期 P )で第 1電圧レベルと第 2電圧レベルとの間で振幅する場合で、 1Hドット反
A
転でフレーム反転駆動をする場合についての例を示す。
[0313] CS電圧の波形は実施形態 4とほぼ同じである力 V— Totalが 1H減ることで、第 1 期間は 770Hと変わらないが、第 2期間が 1H減り 33Hとなる。第 2期間は 33Hなので 、第 1電圧レベルと第 2電圧レベルとに均等に割り当てるとそれぞれの期間は 16. 5 Hとなる。 0. 5Hを割り振ることは信号処理上困難であり、回路が高価となるため、 17 Hと 16Hに割り振ることとなる。このとき、図 47Bに示すように、常に 16H、 17Hの順 に割り振ると、同一の CS幹線 CS1に接続されている画素行のうち、常に 16Hの期間 明るい画素行 (第 1、 21、 41 · · ·画素行)と常に 17Hの期間明るい画素行 (第 12、 32 , 52· · '画素行）とにわかれ、画素の印加電圧でみると、斜線部の分だけ印加される 電圧の差が生じ、輝度差となって、図 38に示すような明暗のスジとなる。このとき、図 47Cにおいて、第 1、第 3、第 5、第 7、第 9画素行と第 2、第 4、第 6、第 8、第 10画素 行でも図中の横縞部（幅 1H)の分だけ印加電圧の差があるが、これらは 1画素行毎 の明暗となるため、表示品位にはほとんど影響を与えない。しかし、第 1電圧レベルと 第 2電圧レベルとを均等に割り当てる第 2期間の割り振りの影響は 10画素行毎に見 られるため、表示上明らかに確認可能な明暗のムラとなる。
[0314] よって、第 1電圧レベルと第 2電圧レベルとを均等に割り当てる第 2期間が奇数の場 合は、図 48に示すように、あるフレームで第 1電圧レベルを 16H、第 2電圧レベルを 1 7Hの順に割り振った場合、次のフレームでは第 2電圧レベルを 17H、第 1電圧レべ ルを 16Hと割り振る。すなわち、連続する 2つのフレームのいずれにおいても第 1電 圧レベルにある期間を第 2電圧レベルにある期間よりも 1Hだけ短くする。そうすると、 あるフレームでは第 1, 21, 41 · · ·画素行よりも、第 12、 32、 52· · ·画素行の方が明 るくなる力 次のフレームでは第 1, 21, 41 · · ·画素行の方力 第 12、 32、 52、 · · ·画 素行よりも明るくなり、連続する 2フレームで考えると、第 1、 12、 21、 32、 41、 52· · · 画素行で輝度レベルがそろい、スジは解消される。なお、図 47Dに示すように、第 2 波形を第 1電圧レベルおよび第 2電圧レベルが 1H毎に切り替わる波形にしてもよい
[0315] 本実施形態では、第 2期間が水平走査期間 Hの奇数倍 (33H)であり、 CS電圧の 第 2波形の実効値を 1垂直走査期間内に所定の一定値にすることが困難なので、連 続する 2つの垂直走査期間毎に所定の一定値にするように設定している。もちろん、 連続する 2以上のフレーム期間毎に実効値が一定値となるように設定してもよいが、 2 0以上のフレーム期間に亘ると実効値を一致させる効果が十分に得られない恐れが あり、なるべく短い期間で実効値を一定にすることが好ましぐ 4フレーム期間以下で あることが好ましぐこの例の場合は 2フレーム期間が最短期間であり、最も好ましい。
[0316] 実施形態 4の液晶表示装置では、第 2期間が水平走査期間の偶数倍であるので、 1垂直走査期間毎に第 2波形の実効値を所定の一定値にすることができるが、本実 施形態のように 2以上の連続する垂直走査期間毎に所定値と一致させるようにしても よい。
[0317] [実施形態 6]
Typellの液晶表示装置の駆動方法のさらに他の例を図 49A〜図 49Dを参照しな 力 説明する。ここで例示する液晶表示装置は、例えば、図 32 (a)に示した Typell 1の液晶表示装置である。
[0318] ここでは、 V-Total=804H, V— Blank= 36H, V— Disp = 768Hの映像信号 と、 V— Total=803H, V— Blank= 35H, V— Disp = 768Hの映像信号とが 1フレ ーム毎交互となった映像信号を、 10相の CS電圧を使用し、 CS電圧の第 1波形 (第 1 期間）が 20Hの振幅周期（第 1周期 P )で第 1電圧レベルと第 2電圧レベルとの間で
A
振幅する場合で、 1Hドット反転でフレーム反転駆動をする場合につ ヽての例を示す
[0319] CS電圧の波形は先の実施形態 4および 5とほぼ同じである力 V— Totalが 804H のとき、第 1期間は 770Hであり、第 2期間は 34Hである。従って、第 2期間を第 1電 圧レベルと第 2電圧レベルとにそれぞれ 17Hずつ均等に割り振ることが可能である。 一方、 V— Totalが 803Hのときは、第 1期間は 770Hと変わらないが、第 2期間が 33 Hであるため、第 1電圧レベルと第 2電圧レベルとに均等に割り当てるとそれぞれの 期間は 16. 5Hとなる。 0. 5Hを割り振ることは信号処理上困難であり、回路が高価と なるため、 17Hと 16Hに割り振ることとなる。
[0320] このとき、あるフレームが、図 49Aに示すように、 V—Total=804Hであった場合に 、第 2期間の CS電圧 (第 2波形）は、第 1電圧レベルの期間を 17H、第 2電圧レベル の期間を 17Hとし、次のフレームでは V—Total= 803Hとなるので、第 2波形を第 2 電圧レベルの期間を 17H、第 1電圧レベルの期間を 16Hとする（図 49A)。その次の フレームではまた V—Total= 804Hとなるため、第 2波形は、第 1電圧レベルの期間 を 17H、第 2電圧レベル 17Hとする。更に次のフレームでは再び V—Total= 803H となるため、第 2波形は、第 2電圧レベルの期間を 16H、第 1電圧レベルの期間を 17 Hとする（図 49B)。
[0321] 図 49Aおよび図 49Bにおいても、第 1、第 3、第 5、第 7、第 9画素行と第 2、第 4、第 6、第 8、第 10画素行でも横縞部（幅 1H)の分だけ印加電圧の差があるが、これらは 1画素行毎の明暗となるため、表示品位にはほとんど影響を与えない。
[0322] このように、第 2期間の長さが垂直走査期間毎に交互に水平走査期間の偶数倍と 奇数倍とになる場合は、連続する 4フレームの期間毎に CS電圧の第 2波形の実効値 を所定の一定値にすることによって、スジは解消され、良好な表示特性を得ることが できる。もちろん、第 2波形の実効値を所定の一定値にするフレーム期間を 4を超え るフレーム期間とすることもできるし、第 2波形も上記の波形に限られない。例えば、 図 49Cおよび図 49Dに示すように、第 2波形を第 1電圧レベルおよび第 2電圧レベル 力 S 1H毎に切り替わる波形にしてもよい。
[0323] [実施形態 7]
Typelの液晶表示装置の駆動方法のさらに他の例を図 50および図 51を参照しな 力 説明する。ここで例示する液晶表示装置は、例えば、図 31 (a)に示した Typel— 1の液晶表示装置である。
[0324] Typelの液晶表示装置についての先の実施形態 1 , 2および 3において、 CS電圧 は、 V— Total= 803H (804H)の内の 765Hを周期的な振動を繰り返す第 1期間と し、第 2期間は、実施形態 1では 38H、実施形態 2では 39H、実施形態 3では 39Hと 38Hとがフレーム毎に交互に切り替わる構成とした。
[0325] 第 1期間の長さは上記の例に限られず、例えば、図 50に示すように、 V- Total = 8 03Hの内の 795Hを 10Hの周期で振動を繰り返す第 1期間とし、残りの 8H (または 9 H)を第 2期間としてもよい。 [0326] このように CS電圧の振幅の周期をできるだけ揃える、言い換えると第 1期間をでき るだけ長くする方が表示品位および信頼性が向上する。
[0327] 第 1期間 Aは、画素行の数を Nとし、有効表示期間 (V— Disp)が水平走査期間の
N倍 (Ν·Η)で表されるとき、 CS電圧の第 1波形の振動の周期を第 1周期を Ρとする
A
と、
A= [lnt{ (N-H-P /2) /Ρ } + 1/2] ·Ρ +Μ.Ρの関係（但し、 Int (x)は任
A A A A
意の実数 xの整数部分を意味するものとし、 Mは 0以上の整数)を満足する。
[0328] N= 768、P = 10Hとすると、 Int{ (768H— 5H) ZlOH} = 76であるから、 A= 7
A
65Η + Μ· 10Ηとなる。
[0329] ここで、 Μ = 0のとき Α= 765Ηであり、 Μ = 3のとき Α= 795Ηとなる。第 1期間（A) は当然に V— TotaUりも短いので、 M = 3が最大である。従って、ここで示した例で は、第 1期間の長さは、 765H以上 795H以下の範囲で適宜設定され得る力 795H とすることが最も好ましい。
[0330] 上述の CS電圧は、例えば、図 51に示す CS用コントロール回路が生成する CSタイ ミング信号に基づ!/、て生成される。
[0331] 図 51に示した液晶表示装置 100は、液晶表示パネル 20と、コントロール回路 30と 、 CS用コントロール回路 40とを備えている。コントロール回路 30は、映像信号および 同期信号を含む複合映像信号を外部力 受け取り、ゲートスタートパルス GPSおよ びゲートクロック信号 GCKを、液晶表示パネル 20および CS用コントロール回路 40 に供給する。 CS用コントロール回路 40は、以下の工程を実行し、 CSタイミング信号 を液晶表示パネル 20に供給する。液晶表示パネル 20は、 CSタイミング信号に基づ いて、外部から供給される電圧を用いて、所定の電圧レベル間で振動する CS電圧を 生成する。
[0332] CS用コントロール回路 40は以下の工程を実行する。
[0333] まず、入力映像信号の垂直走査期間（V— Total)を水平走査期間を Hとして、 Q- Hとなる整数 Qを求める。すなわち、垂直走査期間が水平走査期間の何倍であるか を求める。 Qの値は、例えば、第 1行目のゲートバスラインのゲート電圧 (第 1ゲートス タートパルス）がハイレベルにされてから、次に第 1行目のゲートバスラインのゲート電 圧がハイレベルにされるまでの期間にゲート電圧がハイレベルとされる回数をカウント することが求められる。これは例えば公知の計数回路によって行われる。ここで、 2フ レーム前の映像信号に対して Qを求めることが好まし 、。これから表示しょうとして ヽ る現フレームの映像信号について Qを求めるためには、フレームメモリが必要となる ので、回路が複雑ィ匕しコストが上昇する。
[0334] 次に、 A= [Int{ (Q-L) /L} + l/2] .L'Hの関係（但し、 Int (x)は任意の実数 x の整数部分を意味する）を満足する Aを求める。ここでは、 Q = 803 (804)、 L= 10 ( P = 10H)であるので、 A= 795Hとなる。
A
[0335] あるいは、表示領域内の画素行の数 Nが予め分力つている場合 (例えばメモリに記 憶させている場合)、水平走査期間を Hとし、有効表示期間 (V— Disp)を Ν·Ηで表 すとき、A= [Int{ (N—LZ2) ZL} + lZ2] ·L·H + M·L·Hの関係（伹し、 Int (x) は任意の実数 Xの整数部分を意味し、 Mは 0以上の整数である）を満足する Aを求め てもよい。なお、最も長い A ( = 795H)を求めることが好ましい。
[0336] 上記の Aを求める工程は、例えば公知の演算回路によって行われる。 L (および M) は例えばメモリ等に記憶させておけばよい。 Mは、第 1期間の長さ Aが V— Totalを超 えない範囲で最大となるように設定することが好ましい。もちろん、 Q、 N、 L、 Kおよび Μは予めメモリ等に記憶させておいてもよい。また、上記の演算はソフトウェアで行つ てよい。
[0337] 次に、 <3 ^—八=8となる を求める。すなわち、第 2期間の長さを求める。
[0338] 第 2期間における CS電圧の波形 (すなわち第 2波形）は、第 2期間の平均値 (実効 値)が第 1電圧レベルと第 2電圧レベルの平均値と等しく設定される。第 2波形が振動 波形の場合、第 3電圧レベルと第 4電圧レベルの間を振動する波形であって、第 3電 圧レベルと第 4電圧レベルの平均値が第 1電圧レベルと第 2電圧レベルの平均値と 一致すればよい。但し、第 3電圧レベルおよび第 4電圧レベルをそれぞれ第 1電圧レ ベルおよび第 2電圧レベルと一致させれば回路構成を簡単にできる利点が得られる 。また、第 2波形が振動電圧でない場合は、回路が高価となるが、第 5電圧レベルで あって、例えば第 1電圧レベルと第 2電圧レベルの平均値と一致する波形を用いるこ とがでさる。 [0339] また、第 2波形が 2H以上の周期の振動波形であって、 BZHが偶数の場合には、 第 1電圧レベルにある期間と、第 2電圧レベルにある期間とが互いに等しく設定し、 B ZHが奇数の場合には、ある垂直走査期間においては、第 1電圧レベルにある期間 は第 2電圧レベルにある期間よりも 1水平走査期間分だけ短ぐ当該垂直走査期間の 次の垂直走査期間の第 2期間においても、第 1電圧レベルにある期間は第 3電圧レ ベルにある期間よりも 1水平走査期間分だけ短く設定すればよい。具体例は先の実 施形態 1〜3および本実施形態 7で示した通りである。
[0340] [実施形態 8]
Typellの液晶表示装置の駆動方法のさらに他の例を図 52を参照しながら説明す る。ここで例示する液晶表示装置は、例えば、図 32 (a)に示した Typell— 1の液晶 表示装置である。
[0341] Typellの液晶表示装置についての先の実施形態 4, 5および 6において、 CS電圧 は、 V— Total=804H (803H)の内の 770Hを周期的な振動を繰り返す第 1期間と し、第 2期間は、実施形態 4では 34H、実施形態 5では 33H、実施形態 6では 34Hと
33Hがフレーム毎に交互に切り替わる構成とした。
[0342] 第 1期間の長さは上記の例に限られず、例えば、図 52に示すように、 V- Total =8
04Hの内の 790Hを 20Hの周期で振動を繰り返す第 1期間とし、残りの 14H (または
13H)を第 2期間としてもよい。
[0343] このように CS電圧の振幅の周期をできるだけ揃える、言い換えると第 1期間をでき るだけ長くする方が表示品位および信頼性が向上する。
[0344] 第 1期間 Aは、画素行の数を Nとし、有効表示期間 (V— Disp)が水平走査期間の
N倍 (Ν·Η)で表されるとき、 CS電圧の第 1波形の振動の周期を第 1周期を Ρとする
A
と、第 1期間 (A)は、
A= [lnt{ (N-H-P /2) /Ρ } + 1/2] ·Ρ +Μ.Ρの関係（但し、 Int (x)は任
A A A A
意の実数 xの整数部分を意味するものとし、 Mは 0以上の整数)を満足する。
[0345] N= 768、P = 20Hとすると、 Int{ (768H—10H) Z20H} = 37であるから、 A=
A
750H + M.20Hとなる。
[0346] ここで、 M = 0のとき A= 750Hであり、 M = 2のとき A= 790Hとなる。第 1期間（A) は当然に V— TotaUりも短いので、 M = 2が最大である。従って、ここで示した例で は、第 1期間の長さは、 750H以上 790H以下の範囲で適宜設定され得る力 790H とすることが最も好ましい。
[0347] 上述の CS電圧は、例えば、実施形態 7と同様に、図 51に示した CS用コントロール 回路が生成する CSタイミング信号に基づいて生成される。
[0348] まず、入力映像信号の垂直走査期間（V— Total)を水平走査期間を Hとして、 Q-
Hとなる整数 Qを求める。
[0349] 次に、八=〔1!^{ (<3— 2'1 7(2'1 } +172〕'2'1 レ11の関係（伹し、 In t (x)は任意の実数 xの整数部分を意味し、 Kは正の整数である）を満足する Aを求め る。ここでは、 Q = 804 (803)、 L= 10、 K= 1 (P = 20Η)であるので、 Α= 790Ηと
A
なる。
[0350] あるいは、表示領域内の画素行の数 Nが予め分力つている場合 (例えばメモリに記 憶させている場合)、水平走査期間を Hとし、有効表示期間 (V— Disp)を Ν·Ηで表 すとき、 A= [Int{ (N—K'L)Z(2'K'L) } + lZ2] ·2·Κ·Ι^·Η + 2·Μ·Κ·:ί·Η (伹 し、 Int (x)は任意の実数 xの整数部分を意味し、 Kは正の整数であり、 Mは 0以上の 整数である）を満足する Aを求めてもよい。なお、最も長い A ( = 790H)を求めること が好ましい。
[0351] 次に、 <3^—八=8となる を求める。すなわち、第 2期間の長さを求める。
[0352] 第 2期間における CS電圧の波形 (すなわち第 2波形）は、実施形態 7と同様にして 設定される。具体例は先の実施形態 4〜6および本実施形態 8で示した通りである。
[0353] [実施形態 9]
Typelの液晶表示装置の駆動方法のさらに他の例を図 53を参照しながら説明する
。ここで例示する液晶表示装置は、例えば、図 31 (a)に示した Typel— 1の液晶表示 装置である。
[0354] 上記実施形態 1から 8においては、 CS電圧の第 1波形の開始時点 (第 1期間の開 始時点）は、対応する画素行のゲートバスラインの TFTがオフとされる時点よりも、第 1波形の周期 (第 1周期 P )
Aの半分に相当する時間以上早くなるように設定されてい た。これは、同じ CS幹線に接続された画素行のそれぞれに対して同等の CS電圧を 供給するためである。し力しながら、 CS電圧の第 1波形の開始時点を対応する画素 行のゲートバスラインの TFTがオフとされる時点よりも遅く設定してもよい。そのときの 好ま 、CS電圧の波形にっ 、て説明する。
[0355] 例えば、上述の実施形態 7においては、 V— Total=803Hの内の 795Hを第 1期 間とし、残りの 8Hを第 2期間とした。この場合、 CS電圧の第 2期間において、第 1電 圧レベルと第 2電圧レベルとに均等に割り振られる期間は 4Hずっとなる。従って、図 50に示したように、第 1期間の開始時点を対応する画素行の TFTがオフとされる時 点よりも第 1周期 Pの半分以上先行させれば、同じ CS幹線に接続された画素行のそ
A
れぞれに対して同等の CS電圧を供給することができる。
[0356] し力しながら、第 1期間の開始時点を対応する画素行の TFTがオフとされる時点よ りも遅ぐ例えば 1H後から第 1期間を開始させると、第 1画素行の Gate : 001の TFT がオフされた後に変化する CS電圧の電圧レベルの保持時間が 4Hとなり、その他の 画素行と電圧保持時間が異なることとなる。これは、第 2期間において、第 1電圧レべ ルと第 2電圧レベルとに均等に割り振られる期間が 4Hであるためである。
[0357] 本実施形態の液晶表示装置では、この問題を防ぐために、第 2期間において第 1 電圧レベルと第 2電圧レベルとに割り振る期間をそれぞれ第 1周期 Pの半分以上第
A
1周期 P
A以下とする。
[0358] 具体的には、図 53に示すように、 V— Total=803Hの場合、第 1期間を 785Hとし 、残りの 18Hを第 2期間とし、第 2期間において、第 1電圧レベルの期間を 9H、第 2 電圧レベルの期間を 9Hと均等に割り振る。このように CS電圧の波形を設定すると、 図 53の上段に示す CS信号 1のように、実施形態 7と同様に CS電圧の第 1期間の開 始時点を対応する TFTがオフとされる時点よりも先行させても、また、図 53の下段に 示す CS信号 2のように、 CS電圧の第 1期間の開始時点を対応する TFTがオフとされ る時点よりも遅らせても、いずれの場合にも、同じ CS幹線に接続された画素行のそ れぞれに対して同等の CS電圧を供給することができる。
[0359] 第 2期間を上述のように設定するために、必要な第 1期間 Aは、垂直走査期間 (V— Total)を水平走査期間の Q倍 (Q 'H)とし、第 1周期を Pとすると、
A
A= [Int{ (Q-H- 3 -P /2) /Ρ } + 1/2] ·Ρの関係（但し、 Int (χ)は任意の 実数 Xの整数部分を意味するものとする）を満足する。
[0360] ここで、 Q = 803、P = 10Hとすると、 Int{ (803H— 15H) ZlOH} = 78である力
A
ら、 A= 785Hとなる。
[0361] 上述の CS電圧は、例えば、実施形態 7と同様に、図 51に示した CS用コントロール 回路が生成する CSタイミング信号に基づいて生成される。
[0362] まず、入力映像信号の垂直走査期間（V— Total)を水平走査期間を Hとして、 Q-
Hとなる整数 Qを求める。
[0363] 次に、 A= [Int{ (Q- 3 -L/2) /L} + l/2] 'Lの関係（但し、 Int (x)は任意の実 数 Xの整数部分を意味する）を満足する Aを求める。ここでは、 Q = 803、 L= 10 (P
A
= 10H)であるので、 A= 785Hとなる。
[0364] 次に、 <3 ^—八=8となる を求める。すなわち、第 2期間の長さを求める。
[0365] 第 2期間における CS電圧の波形 (すなわち第 2波形）は、実施形態 7と同様にして 設定される。具体例は先の実施形態 1〜3、 7および本実施形態 9で示した通りである
[0366] このように CS電圧の第 1期間をできるだけ長くしつつ、かつ、第 2期間における各電 圧レベルを保持する期間を P Z2以上 P以下に設定することによって、 CS電圧の第
A A
1期間の開始時点を対応する TFTがオフとされる時点よりも先行させても、あるいは 遅らせても、いずれの場合にも、同じ CS幹線に接続された画素行のそれぞれに対し て同等の CS電圧を供給することができ、表示品位を乱すことなぐ信頼性のよい表示 装置を提供できる。
[0367] [実施形態 10]
Typellの液晶表示装置の駆動方法のさらに他の例を図 54を参照しながら説明す る。ここで例示する液晶表示装置は、例えば、図 32 (a)に示した Typell— 1の液晶 表示装置である。
[0368] 実施形態 8に示した液晶表示装置は、 V— Total=804Hの内の 790H期間を第 1 期間とし、残りの 14Hを第 2期間とした。この場合、 CS電圧の第 2期間において、第 1 電圧レベルと第 2電圧レベルとに均等に割り振られる期間は 7Hずっとなる。従って、 図 52に示したように、第 1期間の開始時点を対応する画素行の TFTがオフとされる 時点よりも第 1周期 Pの半分以上先行させれば、同じ CS幹線に接続された画素行
A
のそれぞれに対して同等の CS電圧を供給することができる。
[0369] し力しながら、第 1期間の開始時点を対応する画素行の TFTがオフとされる時点よ りも遅ぐ例えば 1H後から第 1期間を開始させると、例えば、第 1画素行の Gate : 00 1の TFTがオフされた後に変化する CS電圧の電圧レベルの保持時間が 7Hとなり、 その他の画素行と電圧保持時間が異なることとなる。これは、第 2期間において、第 1 電圧レベルと第 2電圧レベルとに均等に割り振られる期間が 7Hであるためである。
[0370] 本実施形態の液晶表示装置では、この問題を防ぐために、第 2期間において第 1 電圧レベルと第 2電圧レベルとに割り振る期間をそれぞれ第 1周期 Pの半分以上第
A
1周期 P
A以下とする。
[0371] 具体的には、図 54に示すように、 V—Total=824Hの場合、第 1期間を 790Hとし 、残りの 34Hを第 2期間とし、第 2期間において、第 1電圧レベルの期間を 17H、第 2 電圧レベルの期間を 17Hと均等に割り振る。このように CS電圧の波形を設定すると、 図 54の上段に示す CS信号 1のように、実施形態 8と同様に CS電圧の第 1期間の開 始時点を対応する TFTがオフとされる時点よりも先行させても、また、図 54の下段に 示す CS信号 2のように、 CS電圧の第 1期間の開始時点を対応する TFTがオフとされ る時点よりも遅らせても、いずれの場合にも、同じ CS幹線に接続された画素行のそ れぞれに対して同等の CS電圧を供給することができる。
[0372] 第 2期間を上述のように設定するために、必要な第 1期間 Aは、垂直走査期間 (V— Total)を水平走査期間の Q倍 (Q 'H)とし、第 1周期を Pとすると、
A
A= [Int{ (Q-H- 3 -P /2) /Ρ } + 1/2] ·Ρの関係（但し、 Int (χ)は任意の
A A A
実数 Xの整数部分を意味するものとする）を満足する。
[0373] ここで、 Q = 824、P = 20Hとすると、 Int{ (824H— 30H) Z20H} = 39である力
A
ら、 A= 790Hとなる。
[0374] 上述の CS電圧は、例えば、実施形態 7と同様に、図 51に示した CS用コントロール 回路が生成する CSタイミング信号に基づいて生成される。
[0375] まず、入力映像信号の垂直走査期間（V— Total)を水平走査期間を Hとして、 Q-
Hとなる整数 Qを求める。 [0376] 次に、八=〔1!^{ (<3— 3 '1 7(2'1 } + 172〕' 2 '1 1^11の関係（伹し、 In t (x)は任意の実数 xの整数部分を意味し、 Kは正の整数である）を満足する Aを求め る。ここでは、 Q = 824、 L= 10、 K= 1 (P = 20Η)であるので、 Α= 790Ηとなる。
A
[0377] 次に、 <3 ^—八=8となる を求める。すなわち、第 2期間の長さを求める。
[0378] 第 2期間における CS電圧の波形 (すなわち第 2波形）は、実施形態 8と同様にして 設定される。具体例は先の実施形態 4〜6、 8および本実施形態 10で示した通りであ る。
[0379] このように CS電圧の第 1期間をできるだけ長くしつつ、かつ、第 2期間における各電 圧レベルを保持する期間を P Z2以上 P以下に設定することによって、 CS電圧の第
A A
1期間の開始時点を対応する TFTがオフとされる時点よりも先行させても、あるいは 遅らせても、いずれの場合にも、同じ CS幹線に接続された画素行のそれぞれに対し て同等の CS電圧を供給することができ、表示品位を乱すことなぐ信頼性のよい表示 装置を提供できる。
産業上の利用可能性
[0380] 本発明によると、 γ特性の視野角依存性が改善された表示品位の極めて高!、大型 あるいは高精細の液晶表示装置が提供される。本発明の液晶表示装置は、例えば 3 0型以上の大型のテレビ受像機として好適に用いられる。

Claims

請求の範囲
それぞれが液晶層と前記液晶層に電圧を印加する複数の電極とを有し、行および 列を有するマトリクス状に配列された複数の画素を備え、
前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧を印 加することができる第 1副画素および第 2副画素であって、ある階調において前記第 1副画素が前記第 2副画素よりも高い輝度を呈する第 1副画素および第 2副画素を有 し、
前記第 1副画素および前記第 2副画素のそれぞれは、
対向電極と、前記液晶層を介して前記対向電極に対向する副画素電極とによつ て形成された液晶容量と、
前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層 を介して前記補助容量電極と対向する補助容量対向電極とによって形成された補助 容量と、
を有し、
前記対向電極は、前記第 1副画素および前記第 2副画素に対して共通の単一の電 極であり、前記補助容量対向電極は、前記第 1副画素と前記第 2副画素とで電気的 に独立であって、かつ、
前記複数の画素の内の任意の画素の前記第 1副画素の前記補助容量対向電極と 、前記任意の画素に列方向に隣接する画素の前記第 2副画素の前記補助容量対向 電極とは、電気的に独立である液晶表示装置であって、
互いに電気的に独立な複数の補助容量幹線を有し、
前記補助容量幹線のそれぞれは、前記複数の画素の前記第 1副画素および前記 第 2副画素が有する前記補助容量対向電極のいずれかに補助容量配線を介して電 気的に接続されており、
前記複数の補助容量幹線のそれぞれが供給する補助容量対向電圧は、入力映像 信号の 1垂直走査期間 (V— Total)内に、第 1波形を有する第 1期間 (A)と、第 2波 形を有する第 2期間 (B)とを有し、前記第 1期間と前記第 2期間との和が垂直走査期 間と等しく（V— Total =A+B)、 前記第 1波形は、第 1電圧レベルと第 2電圧レベルとの間を水平走査期間 (H)の 2 以上の整数倍の第 1周期 (P )で振動する波形であり、
A
前記第 2波形は、連続する 20以下の所定数の垂直走査期間毎に前記補助容量対 向電圧の実効値が、所定の一定値をとるように設定されている、液晶表示装置。
[2] 前記所定数の垂直走査期間は、 4以下の垂直走査期間である、請求項 1に記載の 液晶表示装置。
[3] 前記所定の一定値は、前記第 1波形の前記第 1電圧レベルと前記第 2電圧レベル との平均値と等しい、請求項 1または 2に記載の液晶表示装置。
[4] 前記複数の補助容量幹線の内で電気的に独立な補助容量幹線は L本 (Lは偶数） の補助容量幹線であって、
前記第 1周期（P )は、水平走査期間の L倍 (L'H)または 2'K'L倍 (Kは正の整数
A
)であり、かつ、前記第 1周期における前記第 1電圧レベルにある期間と前記第 2電圧 レベルにある期間とは互いに等しい、請求項 1から 3のいずれかに記載の液晶表示 装置。
[5] 前記第 2波形は、 1垂直走査期間における前記第 2波形の実効値が、前記第 1電 圧レベルと前記第 2電圧レベルとの平均値と一致する波形である、請求項 1から 4の いずれかに記載の液晶表示装置。
[6] 前記第 2波形は、第 3電圧レベルと第 4電圧レベルとの間を水平走査期間の正の整 数倍の第 2周期で振動する波形である、請求項 5に記載の液晶表示装置。
[7] 前記第 3電圧レベルは前記第 1電圧レベルと等しぐ前記第 4電圧レベルは前記第
2電圧レベルと等 ヽ、請求項 6に記載の液晶表示装置。
[8] 前記第 2期間は、水平走査期間の偶数倍であって、
前記第 2期間において、前記第 3電圧レベルにある期間と前記第 4電圧レベルにあ る期間とは互いに等しい、請求項 6または 7に記載の液晶表示装置。
[9] 前記第 2期間は、水平走査期間の奇数倍であって、
ある垂直走査期間の前記第 2期間において、前記第 3電圧レベルにある期間は前 記第 4電圧レベルにある期間よりも 1水平走査期間分だけ短ぐ当該垂直走査期間 の次の垂直走査期間の前記第 2期間においても、前記第 3電圧レベルにある期間は 前記第 4電圧レベルにある期間よりも 1水平走査期間分だけ短い、請求項 6または 7 に記載の液晶表示装置。
[10] 前記第 1期間は、前記第 1周期の半整数 (整数 + 1Z2)倍である、請求項 1から 9の いずれかに記載の液晶表示装置。
[11] 前記複数の画素が N行の画素行を構成し、有効表示期間 (V— Disp)が水平走査 期間の N倍 (Ν·Η)であるとき、前記第 1周期を Ρとすると、
A
前記第 1期間 (A)は、 A= [Int{ (N'H— P /2) /Ρ } + 1/2] ·Ρ +Μ·Ρの関
A A A A
係（但し、 Int (x)は任意の実数 xの整数部分を意味するものとし、 Mは 0以上の整数） を満足する、請求項 10に記載の液晶表示装置。
[12] 垂直走査期間 (V— Total)が水平走査期間の Q倍 (Q，H)であるとき（Qは正の整 数)、前記第 1周期を P
Aとすると、
前記第 1期間 (A)は、 A=〔Int{ (Q'H— P ) /Ρ } + 1/2] ·Ρの関係 (但し、 Int (
A A A
x)は任意の実数 χの整数部分を意味するものとする）を満足する、請求項 10に記載 の液晶表示装置。
[13] 垂直走査期間 (V— Total)が水平走査期間の Q倍 (Q，H)であるとき（Qは正の整 数)、前記第 1周期を P
Aとすると、
前記第 1期間 (A)は、 A=〔Int{ (Q'H— 3 ·Ρ /2) /Ρ } + 1/2] ·Ρの関係 (伹
A A A
し、 Int (x)は任意の実数 xの整数部分を意味するものとする）を満足する、請求項 10 に記載の液晶表示装置。
[14] 前記補助容量対向電圧は、垂直走査期間ごとに位相が 180° ずれる、請求項 10 力 13のいずれかに記載の液晶表示装置。
[15] 前記複数の補助容量幹線は偶数本の補助容量幹線であって、互いに振動の位相 力 S180° 異なる補助容量対向電圧を供給する補助容量幹線の対で構成されている
、請求項 1から 14のいずれかに記載の液晶表示装置。
[16] 請求項 1から 15のいずれかに記載の液晶表示装置を備えるテレビ受像機。
[17] それぞれが液晶層と前記液晶層に電圧を印加する複数の電極とを有し、行および 列を有するマトリクス状に配列された複数の画素を備え、
前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧を印 加することができる第 1副画素および第 2副画素であって、ある階調において前記第 1副画素が前記第 2副画素よりも高い輝度を呈する第 1副画素および第 2副画素を有 し、
前記第 1副画素および前記第 2副画素のそれぞれは、
対向電極と、前記液晶層を介して前記対向電極に対向する副画素電極とによつ て形成された液晶容量と、
前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層 を介して前記補助容量電極と対向する補助容量対向電極とによって形成された補助 容量と、
を有し、
前記対向電極は、前記第 1副画素および前記第 2副画素に対して共通の単一の電 極であり、前記補助容量対向電極は、前記第 1副画素と前記第 2副画素とで電気的 に独立であって、かつ、
前記複数の画素の内の任意の画素の前記第 1副画素の前記補助容量対向電極と 、前記任意の画素に列方向に隣接する画素の前記第 2副画素の前記補助容量対向 電極とは、電気的に独立であり、
互いに電気的に独立な複数の補助容量幹線を有し、
前記補助容量幹線のそれぞれは、前記複数の画素の前記第 1副画素および前記 第 2副画素が有する前記補助容量対向電極のいずれかに補助容量配線を介して電 気的に接続されている液晶表示装置の駆動方法であって、
前記複数の前記補助容量幹線のそれぞれに対応する補助容量対向電圧を用意 する工程を含み、前記補助容量対向電圧を用意する工程が、
入力映像信号の 1垂直走査期間 (V— Total)内に、第 1波形を有する第 1期間 (A) と、第 2波形を有する第 2期間 (B)とを有し、前記第 1期間と前記第 2期間との和が垂 直走査期間と等しく (V-Total=A+B)、
前記第 1波形は、第 1電圧レベルと第 2電圧レベルとの間を水平走査期間 (H)の 2 以上の整数倍の第 1周期 (P )で振動する波形であり、
A
前記第 2波形は、連続する 20以下の垂直走査期間における前記補助容量対向電 圧の実効値が、所定の一定値をとるように設定された補助容量対向電圧を用意する 工程である、液晶表示装置の駆動方法。
[18] 前記互いに電気的に独立な複数の補助容量幹線は、 L本 (Lは偶数)の補助容量 幹線であって、
前記補助容量対向電圧を用意する工程が、
入力映像信号の垂直走査期間（V—Total)を、水平走査期間を Hとして、 Q'Hと なる整数 Qを求める工程と、
前記複数の画素が N行の画素行を構成し、水平走査期間を Hとし、有効表示期 間（V—Disp)を Ν·Ηとし、 A= [Int{ (N—LZ2) ZL} + 1Z2] 'L'H + M.L'Hの 関係または A= [Int{ (N-K-L) / (2-K-L) } + l/2] - 2-K-L-H + 2-M-K-L- H (但し、 Int (x)は任意の実数 xの整数部分を意味し、 Kは正の整数であり、 Mは 0以 上の整数である）を満足する Aを求める工程と、
Q'H— A=Bとなる Bを求める工程と、
長さ Aを有する第 1期間において第 1波形を有し、長さ Bを有する第 2期間におい て第 2波形を有する補助容量対向電圧を生成する工程であって、
前記第 1波形は第 1電圧レベルと第 2電圧レベルとの間を L · Hまたは 2 · K · L · H の第 1周期 (P )
Aで振動する波形であり、
前記第 2波形は第 3電圧レベルと第 4電圧レベルとの間を振動する波形であって 、前記第 3電圧レベルと前記第 4電圧レベルとの平均値は前記第 1電圧レベルと前 記第 2電圧レベルとの平均値と等しぐ
BZHが偶数の場合には、前記第 3電圧レベルにある期間と、前記第 4電圧レ ベルにある期間とが互 ヽに等しく、
BZHが奇数の場合には、ある垂直走査期間においては、前記第 3電圧レべ ルにある期間は前記第 4電圧レベルにある期間よりも 1水平走査期間分だけ短く、当 該垂直走査期間の次の垂直走査期間の前記第 2期間においても、前記第 3電圧レ ベルにある期間は前記第 4電圧レベルにある期間よりも 1水平走査期間分だけ短い、 補助容量対向電圧を生成する工程と
を包含する、請求項 17に記載の液晶表示装置の駆動方法。
[19] 前記互いに電気的に独立な複数の補助容量幹線は、 L本 (Lは偶数)の補助容量 幹線であって、
前記補助容量対向電圧を用意する工程が、
入力映像信号の垂直走査期間（V— Total)を水平走査期間を Hとして、 Q'Hと なる整数 Qを求める工程と、
A = [Int { (Q— L) ZL } + 1 Z2〕 · L · Hの関係または A = [Int { (Q— 2 · K · L) Z ( 2 · K · L) } + 1 Z2〕 · 2 · K · L · Hの関係（但し、 Int (x)は任意の実数 xの整数部分を意 味し、 Kは正の整数である）を満足する Aを求める工程と、
Q'H— A=Bとなる Bを求める工程と、
長さ Aを有する第 1期間において第 1波形を有し、長さ Bを有する第 2期間におい て第 2波形を有する補助容量対向電圧を生成する工程であって、
前記第 1波形は第 1電圧レベルと第 2電圧レベルとの間を L · Hまたは 2 · K · L · H の第 1周期 (P )
Aで振動する波形であり、
前記第 2波形は第 3電圧レベルと第 4電圧レベルとの間を振動する波形であって 、前記第 3電圧レベルと前記第 4電圧レベルとの平均値は前記第 1電圧レベルと前 記第 2電圧レベルとの平均値と等しぐ
BZHが偶数の場合には、前記第 3電圧レベルにある期間と、前記第 4電圧レ ベルにある期間とが互 ヽに等しく、
BZHが奇数の場合には、ある垂直走査期間においては、前記第 3電圧レべ ルにある期間は前記第 4電圧レベルにある期間よりも 1水平走査期間分だけ短く、当 該垂直走査期間の次の垂直走査期間の前記第 2期間においても、前記第 3電圧レ ベルにある期間は前記第 4電圧レベルにある期間よりも 1水平走査期間分だけ短い、 補助容量対向電圧を生成する工程と
を包含する、請求項 17に記載の液晶表示装置の駆動方法。
[20] 前記互いに電気的に独立な複数の補助容量幹線は、 L本 (Lは偶数)の補助容量 幹線であって、
前記補助容量対向電圧を用意する工程が、
入力映像信号の垂直走査期間（V— Total)を水平走査期間を Hとして、 Q'Hと なる整数 Qを求める工程と、
A=〔Int{ (Q- 3 -L/2) /L} + l/2] 'Lの関係または A=〔Int{ (Q- 3 -K-L) Z ( 2 · K · L) } + 1 Z2〕 · 2 · K · L · Hの関係（但し、 Int (x)は任意の実数 xの整数部分 を意味し、 Kは正の整数である）を満足する Aを求める工程と、
Q'H— A=Bとなる Bを求める工程と、
長さ Aを有する第 1期間において第 1波形を有し、長さ Bを有する第 2期間におい て第 2波形を有する補助容量対向電圧を生成する工程であって、
前記第 1波形は第 1電圧レベルと第 2電圧レベルとの間を L · Hまたは 2 · K · L · H の第 1周期 (P )で振動する波形であり、
A
前記第 2波形は第 3電圧レベルと第 4電圧レベルとの間を振動する波形であって 、前記第 3電圧レベルと前記第 4電圧レベルとの平均値は前記第 1電圧レベルと前 記第 2電圧レベルとの平均値と等しぐ
BZHが偶数の場合には、前記第 3電圧レベルにある期間と、前記第 4電圧レ ベルにある期間とが互 ヽに等しく、
BZHが奇数の場合には、ある垂直走査期間においては、前記第 3電圧レべ ルにある期間は前記第 4電圧レベルにある期間よりも 1水平走査期間分だけ短く、当 該垂直走査期間の次の垂直走査期間の前記第 2期間においても、前記第 3電圧レ ベルにある期間は前記第 4電圧レベルにある期間よりも 1水平走査期間分だけ短い、 補助容量対向電圧を生成する工程と
を包含する、請求項 17に記載の液晶表示装置の駆動方法。
[21] 前記補助容量対向電圧は垂直走査期間ごとに位相が 180° ずれる、請求項 17か ら 20のいずれかに記載の液晶表示装置の駆動方法。
[22] 入力映像信号の垂直走査期間 (V— Total)を水平走査期間を Hとして、 Q 'Hとな る整数 Qを求める工程は、当該垂直走査期間の 2つ前の垂直走査期間に対して行う 、請求項 18から 21のいずれかに記載の液晶表示装置の駆動方法。
PCT/JP2005/023951 2004-12-28 2005-12-27 液晶表示装置およびその駆動方法 WO2006070829A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/793,060 US7791577B2 (en) 2004-12-28 2005-12-27 Liquid crystal display device and method for driving the same
JP2006550817A JP4104639B2 (ja) 2004-12-28 2005-12-27 液晶表示装置およびその駆動方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004382003 2004-12-28
JP2004-382003 2004-12-28

Publications (1)

Publication Number Publication Date
WO2006070829A1 true WO2006070829A1 (ja) 2006-07-06

Family

ID=36614941

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/023951 WO2006070829A1 (ja) 2004-12-28 2005-12-27 液晶表示装置およびその駆動方法

Country Status (3)

Country Link
US (1) US7791577B2 (ja)
JP (1) JP4104639B2 (ja)
WO (1) WO2006070829A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008038727A1 (fr) 2006-09-29 2008-04-03 Sharp Kabushiki Kaisha Dispositif d'affichage
WO2008111490A1 (ja) 2007-03-15 2008-09-18 Sharp Kabushiki Kaisha 液晶表示装置
WO2008139693A1 (ja) 2007-04-26 2008-11-20 Sharp Kabushiki Kaisha 液晶表示装置
WO2008139695A1 (ja) 2007-04-27 2008-11-20 Sharp Kabushiki Kaisha 液晶表示装置
WO2008152847A1 (ja) * 2007-06-12 2008-12-18 Sharp Kabushiki Kaisha 液晶表示装置、液晶表示装置の駆動方法、およびテレビジョン受像機
EP2056286A1 (en) * 2006-08-24 2009-05-06 Sharp Kabushiki Kaisha Liquid crystal display device
JP2010020225A (ja) * 2008-07-14 2010-01-28 Sharp Corp 液晶表示装置
JP2011123088A (ja) * 2009-12-08 2011-06-23 Sharp Corp 液晶表示装置
WO2011104959A1 (ja) 2010-02-25 2011-09-01 シャープ株式会社 液晶表示装置
US20120057091A1 (en) * 2009-05-21 2012-03-08 Masae Kawabata Liquid crystal panel
US8208081B2 (en) 2006-08-24 2012-06-26 Sharp Kabushiki Kaisha Liquid crystal display having pixel including multiple subpixels
CN102568398A (zh) * 2012-03-02 2012-07-11 福州华映视讯有限公司 亮度均匀的双闸极液晶显示器
US8665200B2 (en) 2009-07-30 2014-03-04 Sharp Kabushiki Kaisha Display device and method for driving display device
US9354459B2 (en) 2011-08-02 2016-05-31 Sharp Kabushiki Kaisha Liquid crystal display device

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI254813B (en) * 2004-12-24 2006-05-11 Au Optronics Corp Crystal panel, liquid crystal display and driving method thereof
US7948463B2 (en) * 2005-03-18 2011-05-24 Sharp Kabushiki Kaisha Liquid crystal display device
JP4932823B2 (ja) * 2006-03-06 2012-05-16 シャープ株式会社 アクティブマトリクス基板、表示装置及びテレビジョン受像機
US8207926B2 (en) * 2006-11-09 2012-06-26 Sharp Kabushiki Kaisha Liquid crystal display device
US8228283B2 (en) * 2007-06-12 2012-07-24 Sharp Kabushiki Kaisha Liquid crystal panel driving apparatus, liquid crystal display apparatus, method for driving liquid crystal display apparatus, drive condition setting program, and television receiver
CN101755298B (zh) 2007-06-12 2012-08-01 夏普株式会社 液晶显示装置、扫描信号驱动装置、液晶显示装置的驱动方法、扫描信号驱动方法及电视接收机
US8310423B2 (en) * 2008-03-05 2012-11-13 Epson Imaging Devices Corporation Liquid crystal display device and head-up display
JP5154655B2 (ja) * 2008-09-30 2013-02-27 シャープ株式会社 表示装置および表示装置の駆動方法ならびに表示駆動の制御方法
US8373814B2 (en) * 2009-07-14 2013-02-12 Samsung Display Co., Ltd. Display panel and display panel device including the transistor connected to storage capacitor
KR101707212B1 (ko) 2009-12-01 2017-02-28 삼성디스플레이 주식회사 액정 표시 장치
JP5631968B2 (ja) 2010-02-26 2014-11-26 シャープ株式会社 液晶表示装置
WO2011105514A1 (ja) 2010-02-26 2011-09-01 シャープ株式会社 液晶表示装置
US9111505B2 (en) * 2011-09-20 2015-08-18 Sharp Kabushiki Kaisha Liquid crystal display device and drive method for liquid crystal panel
WO2015186211A1 (ja) * 2014-06-04 2015-12-10 堺ディスプレイプロダクト株式会社 表示装置
US10310306B2 (en) * 2017-06-07 2019-06-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Liquid crystal display panel and apparatus
CN107492356A (zh) 2017-08-25 2017-12-19 惠科股份有限公司 液晶显示装置及其驱动方法
CN107505744A (zh) * 2017-08-25 2017-12-22 惠科股份有限公司 液晶显示装置
CN107515485A (zh) * 2017-08-25 2017-12-26 惠科股份有限公司 液晶显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07121144A (ja) * 1993-10-20 1995-05-12 Nec Corp 液晶表示装置
JP2004062146A (ja) * 2002-06-06 2004-02-26 Sharp Corp 液晶表示装置
JP2004258139A (ja) * 2003-02-24 2004-09-16 Sharp Corp 液晶表示装置
JP2005189804A (ja) * 2003-12-05 2005-07-14 Sharp Corp 液晶表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5691277A (en) * 1979-12-25 1981-07-24 Citizen Watch Co Ltd Liquiddcrystal display panel
JP2543390B2 (ja) 1988-02-03 1996-10-16 本州製紙株式会社 樹脂発泡断熱材用無機質シ―ト
JP3395877B2 (ja) 1996-12-20 2003-04-14 シャープ株式会社 液晶表示装置及びその製造方法
US6344883B2 (en) * 1996-12-20 2002-02-05 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same
EP0884626B1 (en) * 1997-06-12 2008-01-02 Sharp Kabushiki Kaisha Vertically-aligned (VA) liquid crystal display device
TWI290252B (en) * 2000-02-25 2007-11-21 Sharp Kk Liquid crystal display device
JP3600531B2 (ja) 2000-02-25 2004-12-15 シャープ株式会社 液晶表示装置
JP4248306B2 (ja) * 2002-06-17 2009-04-02 シャープ株式会社 液晶表示装置
JP2005099524A (ja) * 2003-09-25 2005-04-14 Seiko Epson Corp 電気光学装置、その駆動回路および駆動方法、ならびに電子機器
US7948463B2 (en) * 2005-03-18 2011-05-24 Sharp Kabushiki Kaisha Liquid crystal display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07121144A (ja) * 1993-10-20 1995-05-12 Nec Corp 液晶表示装置
JP2004062146A (ja) * 2002-06-06 2004-02-26 Sharp Corp 液晶表示装置
JP2004258139A (ja) * 2003-02-24 2004-09-16 Sharp Corp 液晶表示装置
JP2005189804A (ja) * 2003-12-05 2005-07-14 Sharp Corp 液晶表示装置

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2056286A4 (en) * 2006-08-24 2009-09-16 Sharp Kk LIQUID CRYSTAL DISPLAY DEVICE
US8368829B2 (en) 2006-08-24 2013-02-05 Sharp Kabushiki Kaisha Liquid crystal display
US8208081B2 (en) 2006-08-24 2012-06-26 Sharp Kabushiki Kaisha Liquid crystal display having pixel including multiple subpixels
US8638282B2 (en) 2006-08-24 2014-01-28 Sharp Kabushiki Kaisha Liquid crystal display device
EP2284828A1 (en) * 2006-08-24 2011-02-16 Sharp Kabushiki Kaisha Liquid crystal display device
EP2056286A1 (en) * 2006-08-24 2009-05-06 Sharp Kabushiki Kaisha Liquid crystal display device
EP2284829A1 (en) * 2006-08-24 2011-02-16 Sharp Kabushiki Kaisha Liquid crystal display device
EP2071556A4 (en) * 2006-09-29 2010-05-26 Sharp Kk DISPLAY DEVICE
JP5426167B2 (ja) * 2006-09-29 2014-02-26 シャープ株式会社 表示装置
US8552953B2 (en) 2006-09-29 2013-10-08 Sharp Kabushiki Kaisha Display device
CN101523474B (zh) * 2006-09-29 2012-01-18 夏普株式会社 显示装置
EP2071556A1 (en) * 2006-09-29 2009-06-17 Sharp Kabushiki Kaisha Display device
WO2008038727A1 (fr) 2006-09-29 2008-04-03 Sharp Kabushiki Kaisha Dispositif d'affichage
WO2008111490A1 (ja) 2007-03-15 2008-09-18 Sharp Kabushiki Kaisha 液晶表示装置
US9196206B2 (en) 2007-04-26 2015-11-24 Sharp Kabushiki Kaisha Liquid crystal display
EP2149874A4 (en) * 2007-04-26 2011-11-30 Sharp Kk LIQUID CRYSTAL DISPLAY
WO2008139693A1 (ja) 2007-04-26 2008-11-20 Sharp Kabushiki Kaisha 液晶表示装置
EP2149874A1 (en) * 2007-04-26 2010-02-03 Sharp Kabushiki Kaisha Liquid crystal display
US8471793B2 (en) 2007-04-27 2013-06-25 Sharp Kabushiki Kaisha Liquid crystal display device
WO2008139695A1 (ja) 2007-04-27 2008-11-20 Sharp Kabushiki Kaisha 液晶表示装置
WO2008152847A1 (ja) * 2007-06-12 2008-12-18 Sharp Kabushiki Kaisha 液晶表示装置、液晶表示装置の駆動方法、およびテレビジョン受像機
JP4890614B2 (ja) * 2007-06-12 2012-03-07 シャープ株式会社 液晶表示装置、液晶表示装置の駆動方法、およびテレビジョン受像機
JP2010020225A (ja) * 2008-07-14 2010-01-28 Sharp Corp 液晶表示装置
US20120057091A1 (en) * 2009-05-21 2012-03-08 Masae Kawabata Liquid crystal panel
US8854562B2 (en) * 2009-05-21 2014-10-07 Sharp Kabushiki Kaisha Liquid crystal panel
US9389474B2 (en) 2009-05-21 2016-07-12 Sharp Kabushiki Kaisha Liquid crystal panel
US8665200B2 (en) 2009-07-30 2014-03-04 Sharp Kabushiki Kaisha Display device and method for driving display device
JP2011123088A (ja) * 2009-12-08 2011-06-23 Sharp Corp 液晶表示装置
US8576156B2 (en) 2010-02-25 2013-11-05 Sharp Kabushiki Kaisha Liquid crystal display device
WO2011104959A1 (ja) 2010-02-25 2011-09-01 シャープ株式会社 液晶表示装置
US9354459B2 (en) 2011-08-02 2016-05-31 Sharp Kabushiki Kaisha Liquid crystal display device
CN102568398A (zh) * 2012-03-02 2012-07-11 福州华映视讯有限公司 亮度均匀的双闸极液晶显示器
CN102568398B (zh) * 2012-03-02 2014-06-04 福州华映视讯有限公司 亮度均匀的双闸极液晶显示器

Also Published As

Publication number Publication date
JPWO2006070829A1 (ja) 2008-06-12
US7791577B2 (en) 2010-09-07
JP4104639B2 (ja) 2008-06-18
US20080106660A1 (en) 2008-05-08

Similar Documents

Publication Publication Date Title
JP4104639B2 (ja) 液晶表示装置およびその駆動方法
JP4393549B2 (ja) 液晶表示装置
JP4393548B2 (ja) 液晶表示装置
JP4265788B2 (ja) 液晶表示装置
JP4738435B2 (ja) 液晶表示装置
WO2008023602A1 (fr) Écran à cristaux liquides
JP4342200B2 (ja) 液晶表示装置
JP5284535B2 (ja) 液晶表示装置
JP4943505B2 (ja) 液晶表示装置
CN101535883B (zh) 液晶显示装置
JPWO2008139695A1 (ja) 液晶表示装置
JP5043847B2 (ja) 液晶表示装置
WO2008038727A1 (fr) Dispositif d&#39;affichage
JP5042270B2 (ja) 液晶表示装置
JP2006171342A (ja) 液晶表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006550817

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11793060

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05822720

Country of ref document: EP

Kind code of ref document: A1

WWW Wipo information: withdrawn in national office

Ref document number: 5822720

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11793060

Country of ref document: US