WO2006033345A1 - 裏面照射型撮像素子 - Google Patents

裏面照射型撮像素子 Download PDF

Info

Publication number
WO2006033345A1
WO2006033345A1 PCT/JP2005/017370 JP2005017370W WO2006033345A1 WO 2006033345 A1 WO2006033345 A1 WO 2006033345A1 JP 2005017370 W JP2005017370 W JP 2005017370W WO 2006033345 A1 WO2006033345 A1 WO 2006033345A1
Authority
WO
WIPO (PCT)
Prior art keywords
charge
conductivity type
type
incident
layer
Prior art date
Application number
PCT/JP2005/017370
Other languages
English (en)
French (fr)
Inventor
Takeharu Etoh
Original Assignee
Shimadzu Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corporation filed Critical Shimadzu Corporation
Priority to EP05785537A priority Critical patent/EP1796170B1/en
Priority to US11/663,263 priority patent/US7518170B2/en
Publication of WO2006033345A1 publication Critical patent/WO2006033345A1/ja
Priority to HK07113419.9A priority patent/HK1105046A1/xx

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers

Definitions

  • the present invention relates to a back-illuminated image sensor.
  • the present invention relates to a back-illuminated image sensor suitable for ultra-high-speed and ultra-high-sensitivity imaging for measurement applications in the fields of science and technology such as high-speed imaging with a microscope or an electron microscope.
  • a back-illuminated imaging device in which incident rays such as visible light are incident from a surface (back surface) opposite to a surface (front surface) on which a chip electrode or the like is disposed (see Patent Document 1). ).
  • each pixel's conversion unit for example, a photoelectric conversion unit when the incident line is visible light
  • a signal such as an AZD converter or signal storage unit is provided.
  • a part for performing some processing on the charge is provided on the surface side of the chip.
  • back-illuminated image sensor can obtain an aperture ratio close to 100%, it is possible to achieve very high sensitivity. Therefore, back-illuminated image sensors are often used in applications that require high sensitivity, such as in the field of astronomy and electron microscopes. A back-illuminated image sensor with high sensitivity is also suitable for high-speed shooting where the exposure time for each image is shortened.
  • the present inventors have developed a pixel peripheral recording type image sensor (In-Situ Storage Image Sensor: ISIS) having a linear signal storage unit in or near the pixel (for example, Patent Document 2, Non-Patent Document 1 and Non-Patent Document 2).
  • a pixel peripheral recording type image sensor ISIS
  • ISIS In-Situ Storage Image Sensor: ISIS
  • Patent Document 3 a back-illuminated image sensor that applies the principle of the pixel peripheral recording image sensor
  • FIG. 30 and FIG. 31 show a pixel peripheral recording type back-side illuminated image sensor.
  • a plurality of pixels 203 are two-dimensionally arranged on the incident surface (back surface) 202 of the back-illuminated image sensor 201.
  • back surface the incident surface
  • FIG. 30 for simplification, only 12 (4 rows ⁇ 3 columns) pixels 203 are illustrated, and the number of rows and the number of columns of 1S pixels 203 may be two or more.
  • a photoelectric conversion layer 205 and a charge collection layer 206 which will be described later, are illustrated for the sake of simplicity.
  • a p-type photoelectric conversion layer 205 is provided on the incident surface 202 side of the chip 204. It has been. Further, an n_type charge collection layer 206 is provided adjacent to the surface 208 side of the photoelectric conversion layer 205. Further, an n-type input region 209 is provided on the surface 208 side for each pixel 203. Each pixel 203 is provided with an n_ type charge accumulation portion 207 extending from the charge collection layer 206 to the input region 209.
  • Each input area 209 is connected with a signal recording CCD D211 extending obliquely downward in FIG.
  • a CCD vertical readout CCD 212 extending in the vertical direction (column direction) is provided for each column of each input area 209!
  • a drain line 227 is provided adjacent to each vertical readout CCD 212.
  • a CCD horizontal readout CCD125 extending in the horizontal direction (row direction) is provided in the figure.
  • the signal recording CCD 211 and the vertical readout CCD 212 are embedded in a p-type charge blocking region 213 provided on the surface side of the chip 204.
  • the concentration distribution of the p-type impurity in the charge blocking region 213 is constant.
  • the thickness of the charge blocking region 213 obtained by measuring the surface 208 side force of the chip 204 is constant.
  • a p + type channel stop 214 is provided between two adjacent signal recording CCDs 211 and between the signal recording CCD 211 and the vertical readout CCD 212.
  • Reference numeral 215 denotes an electrode for driving the signal recording sheet 0211
  • reference numeral 216 denotes an electrode for sending a signal charge from the input area 209 to the signal recording CCD 211.
  • Electrons (signal charges) generated in the photoelectric conversion layer 205 by the incidence of light on the incident surface 202 indicated by the arrow A move to the charge collection layer 206 as indicated by a dotted line B. Further, the electrons move in the charge collection layer 206 in the horizontal direction in FIG. 31 to reach the charge accumulation unit 207, and are sent from the input region 209 to the signal recording CCD 211.
  • the n-type signal recording CCD 211 and the vertical readout CCD 21 and the p + type channel stop 214 are alternately embedded in the p-type charge blocking region 213.
  • the potential distribution of the n_ type charge collection layer 206 is affected. Specifically, a closed region having a low potential is generated as shown by an arrow C in FIG. For this reason, as shown in FIG. 33, unevenness occurs in the potential distribution on the dotted line D connecting the highest potential portion in the horizontal direction (electron movement direction). Electrons exceed the unevenness of this potential distribution in the charge collection layer 206. Need to move. Therefore, the unevenness of the potential distribution reduces the moving speed at which electrons move in the charge collection layer 206.
  • the unevenness difference E in the potential distribution is 0.3 V or more, even at room temperature, when viewed at short intervals, some electrons are captured and an afterimage is generated, resulting in a reduction in temporal resolution.
  • the speed of diffusion of electrons is low, such as at low temperatures, electrons are trapped in the unevenness of the potential distribution even at a lower voltage.
  • symbol 2 17 conceptually indicates electrons captured by the unevenness of the potential distribution. Since electrons are trapped in the unevenness of the potential distribution, the moving speed of the electrons becomes very small, and if the time interval between frames is reduced, an afterimage is generated and the time resolution is reduced.
  • Patent Document 1 Japanese Patent Laid-Open No. 9 331052
  • Patent Document 2 Japanese Patent Laid-Open No. 2001 345441
  • Patent Document 3 Japanese Patent Application Laid-Open No. 2004-235621
  • Non-patent document 1 Takeharu Eto et al., “1 million C-second CCD imager for continuous shooting of 103 images (A and CE Image Sensor of 1M frames / s for Continuous Image Capturing of 103 Frames)”, technology Digest of Technical Papers, 2002 IEEE International Solid-State Circuits Conference, 2002, 45th, p. 46 -47
  • Non-patent document 2 Takeharu Eto, 4 others, "Million-second Z-second imaging device with oblique linear CCD pixel peripheral recording area", The Journal of the Institute of Image Information and Television Engineers, The Institute of Image Information and Television Engineers, 2002, 56th, No. 3, p. 483 -486
  • An object of the present invention is to improve the moving speed of signal charges in the charge collection layer and improve the time resolution, that is, the imaging speed, in a back-illuminated imaging device including a CCD as a signal storage unit.
  • the term “incident line” refers to a flow of energy or particles to be detected that is incident on an image sensor, and includes electromagnetic waves, electrons including light such as ultraviolet rays, visible rays, and infrared rays. Of charged particles such as, ions, and holes, and radiation including alpha, gamma, j8, and neutrons in addition to x-rays.
  • a first conductive type conversion layer that is provided on a back surface side on which incident lines are incident and converts the incident lines into signal charges, and a plurality of pixels that form a two-dimensional array.
  • a plurality of second conductivity type input regions provided on the surface opposite to the back surface of each of the plurality of input regions, and each of the plurality of input regions provided on the surface side and extending in parallel with each other;
  • a plurality of CCD-type charge transfer paths of the second conductivity type for transferring the corresponding signal charge of the input region force, and adjacent to the surface side of the conversion layer, the charges generated in the conversion layer are A second conductivity type charge collection layer that is moved toward the input region; a plurality of second conductivity type charge accumulation portions extending from the charge collection layer to the individual input regions; and provided on the surface side, CCD type charge transfer path is filled Rare and first portion impurity concentration force extending along the CCD type charge transfer path First conductivity higher than the impurity concentration of the second
  • a first conductivity type channel stop having a higher impurity concentration than the charge blocking region may be further provided between the CCD type charge transfer paths adjacent to each other.
  • the impurity concentration of the photoelectric conversion layer in the portion corresponding to the charge blocking region is preferably higher than the impurity concentration in the corresponding portion of the photoelectric conversion layer in the input region.
  • a potential gradient toward the input region is formed in the charge collection layer. This also improves the moving speed of the signal charge in the charge collection layer.
  • a second conductivity type impurity may be further implanted into the surface of the portion corresponding to the charge blocking region.
  • An impurity doped layer of the first conductivity type may be further provided in a portion corresponding to the charge blocking region.
  • a directional potential gradient is formed in the input region in the charge collection layer, and the movement speed of the signal charge in the charge collection layer is improved.
  • the impurity-doped layer is arranged in the column direction of the pixel when viewed from the incident direction of the incident line, and each of the impurity doped layers is directed toward the input region. It is preferable to have a plurality of partial forces that reduce the width in the column direction.
  • the impurity-doped layer has a strip shape extending in the column direction of the pixels when viewed from the incident direction of the incident line.
  • a second aspect of the present invention is a first conductive type conversion layer that is provided on the back side where incident lines are incident and converts the incident lines into signal charges, and a plurality of pixels that form a two-dimensional array.
  • a plurality of second conductivity type input regions provided on the surface opposite to the back surface of each of the plurality of input regions, and each of the plurality of input regions provided on the surface side and extending in parallel with each other;
  • a corresponding plurality of CCD-type charge transfer paths of the second conductivity type to which the input region force signal charges are transferred, and the charges generated in the conversion layer are provided adjacent to the surface side of the conversion layer.
  • a second conductivity type charge collection layer moved toward the input region, a plurality of second conductivity type charge accumulation portions extending from the charge collection layer to the individual input regions, and provided on the surface side, and The CCD type charge transfer path And a fit written more charge blocking regions of the first conductivity type which impurity concentration of the photoelectric conversion layer in the portion corresponding to the charge blocking regions pair to said input region
  • a backside illumination type image pickup device characterized by being higher in impurity concentration of the photoelectric conversion layer in a corresponding part.
  • a first conductive type conversion layer that is provided on a back surface side on which incident lines are incident and converts the incident lines into signal charges, and a plurality of pixels that form a two-dimensional array.
  • a plurality of second conductivity type input regions provided on the surface opposite to the back surface of each of the plurality of input regions, and each of the plurality of input regions provided on the surface side and extending in parallel with each other;
  • a corresponding plurality of CCD-type charge transfer paths of the second conductivity type to which the input region force signal charges are transferred, and the charges generated in the conversion layer are provided adjacent to the surface side of the conversion layer.
  • a second conductivity type charge collection layer moved toward the input region, a plurality of second conductivity type charge accumulation portions extending from the charge collection layer to the individual input regions, and provided on the surface side, and
  • the speed at which the signal charge generated in the conversion layer moves through the charge collection layer can be improved, thereby improving the time resolution, that is, the imaging speed.
  • FIG. 1 is a schematic diagram showing a transmission electron microscope including a backside illumination type imaging device according to the first embodiment of the present invention.
  • FIG. 2 is a schematic view of the backside illumination type imaging device according to the first embodiment of the present invention viewed from the incident direction (back side).
  • FIG. 3 is a partially enlarged view of FIG.
  • FIG. 4 is a sectional view taken along line IV—IV in FIG.
  • FIG. 5 is a cross-sectional view taken along line V—V in FIG.
  • FIG. 6 Sectional view along line VI-VI in Fig. 2.
  • FIG. 7 is a diagram showing a potential distribution at portion H in FIG.
  • FIG. 8 is a diagram showing a potential distribution along line C in FIG.
  • FIG. 9A is a partial cross-sectional view showing the second implantation of the p-type impurity into the charge blocking region.
  • FIG. 9B is a partial cross-sectional view showing a state after the second implantation of the p-type impurity is diffused.
  • FIG. 10A Schematic diagram for explaining the manufacturing method of the backside illuminating type image sensor of the first embodiment.
  • ⁇ 10B Schematic diagram for explaining the manufacturing method of the backside illuminating type image sensor of the first embodiment.
  • FIG. 10C is a schematic diagram for explaining the manufacturing method of the backside illuminated image sensor according to the first embodiment.
  • FIG. 10D is a schematic diagram for explaining the manufacturing method of the backside illumination type image sensor of the first embodiment.
  • FIG. 13 A partial cross-sectional view for explaining the manufacturing method of the backside illumination type imaging device of the first embodiment.
  • FIG. 17A is a diagram showing the impurity concentration distribution in the thickness direction in FIG.
  • FIG. 17B is a diagram showing the impurity concentration distribution in the thickness direction in FIG.
  • FIG. 17C is a diagram showing the impurity concentration distribution along the line XVII-XVII in FIG.
  • FIG. 17D is a diagram showing an impurity concentration distribution along the line XVII′-XVII ′ in FIG.
  • FIG. 18A is a diagram showing the impurity concentration distribution along the line xvm—xvm in FIG.
  • FIG. 18B is a diagram showing an impurity concentration distribution along the line XVm′-XIVII ′ in FIG.
  • FIG. 19A Partial cross-sectional view of a back-illuminated image sensor when the cut surface of the element is not treated
  • FIG. 19B is a partial cross-sectional view of a back-illuminated image sensor when the cut surface of the element is doped with p-type impurities.
  • FIG. 20 is a partial cross-sectional view schematically showing a potential distribution in the thickness direction of a backside illumination type image sensor.
  • FIG. 21 is a cross-sectional view showing a backside illumination type image pickup device of a second embodiment.
  • FIG. 22 is a cross-sectional view showing a backside illumination type imaging device according to a modification of the second embodiment.
  • FIG. 23 is a schematic view of the backside illumination type image pickup device according to the third embodiment viewed from the incident direction.
  • FIG. 24 A sectional view taken along line XXIV—XXIV in FIG.
  • FIG. 25 is a sectional view taken along line XXV—XXV in FIG.
  • FIG. 26 is a schematic view of an incident direction force showing a back-illuminated image sensor according to a modification of the third embodiment.
  • FIG. 27 is a schematic view of a back-illuminated image sensor according to another modification of the third embodiment viewed from the incident direction.
  • FIG. 28 is a sectional view taken along line XXVIII-XXVIII in FIG.
  • FIG. 29 is a schematic diagram showing an example of a high-speed imaging device including a back-illuminated element of the present invention.
  • FIG. 30 is a schematic view showing an example of a conventional back-illuminated image sensor viewed from the incident direction.
  • FIG. 31 is a sectional view taken along line XXXI—XXXI in FIG.
  • FIG. 32 is a diagram showing a potential distribution at a part E in FIG.
  • FIG. 33 is a diagram showing a potential distribution along line C in FIG. 32.
  • FIG. 1 shows a back-side illuminated imaging device 1 of a pixel peripheral recording type according to the first embodiment of the present invention.
  • the transmission electron microscope 2 provided is shown.
  • This transmission electron microscope 2 irradiates a sample 5 from an electron gun 3 with an electron flow 4 (incident ray), and the transmitted electron flow 4 is applied to a phosphor screen 7 disposed on the light-receiving surface of the back-illuminated image sensor 1. Make an image.
  • Light emitted from the fluorescent screen 7 enters the back-illuminated imaging device 1.
  • 6A to 6C are magnetic lenses.
  • the inside of the transmission electron microscope 2 in which the electron gun 3, the sample 5, the back-illuminated imaging device 1, and the magnetic lens 6 A to 6 C are arranged is maintained at a required vacuum degree by a vacuum pump 8.
  • the output of the back-illuminated image sensor 1 is output to the controller 9 as an image signal.
  • the controller 9 includes various elements including a memory, an image processing circuit, and the like, and a captured image is output from the controller 9 to the display device 10.
  • a plurality of pixels 13 are two-dimensionally arranged on the incident surface (back surface) 11 of the back-illuminated image sensor 1.
  • the incident surface (back surface) 11 of the back-illuminated image sensor 1 for simplicity, only 12 (4 rows ⁇ 3 columns) pixels 13 are shown! /, And the number of rows and columns of the pixels 13 need only be 2 or more. 2 and 3, the photoelectric conversion layer 15 and the charge collection layer 16 described later are not shown.
  • a p-type photoelectric conversion layer 15 is provided on the incident surface 11 side of the chip 14.
  • an n_ type charge collection layer 16 is provided adjacent to the surface 12 side of the photoelectric conversion layer 15.
  • an n-type input region 17 is provided on the surface 12 side for each pixel 13.
  • an n_ type charge accumulation unit 18 extending from the charge collection layer 16 to the input region 17 is provided.
  • Each input area 17 is connected to a signal recording CCD 21 extending obliquely downward in FIG.
  • One CCD (vertical readout CCD) 22 extending in the vertical direction (column direction) in the figure is provided for each column of each input region 17. Further, a drain line 23 is provided adjacent to each vertical readout CCD 22. Furthermore, a CCD (horizontal readout CCD 24) 24 extending in the horizontal direction (row direction) is provided in FIG.
  • Each signal recording CCD 21 has one end connected to the corresponding input region 17 via an input gate (not shown) and the other end connected to the vertical readout CCD 22.
  • the CCD 21 for signal recording one end of which is connected to the input area 17 constituting the same row
  • the end merges with the vertical readout CCD 22 corresponding to the column.
  • all the signal recording CCDs 21 connected to the input area 17 constituting the same column merge with the same vertical readout CCD 22.
  • the element 25 b on the upstream side of the element 25 a that the signal recording CCD 21 joins is connected to the drain line 23 via the drain gate 26.
  • the lower end of each vertical readout CCD 22 is connected to the horizontal readout CCD 24.
  • the back-illuminated image sensor 1 during imaging executes continuous overwriting.
  • signal charges are sequentially transferred from the input area 17 to the element 25 of the signal recording CCD 21 during imaging.
  • the number assigned to each element 25 is a small V signal. This number indicates that the signal charge corresponds to the image.
  • the signal charge is discharged from the element 25 labeled “1” to the drain line 23 via the drain gate 26 and input to the element 25 labeled “N”.
  • Signal charge corresponding to the latest N + 1st image is input from area 17.
  • the signal charges corresponding to the second to Nth images are sent to the element 25 on the downstream side one by one. Therefore, the signal charges corresponding to the images up to N + 1 in the second force are recorded in the signal recording CCD 21. This continuous overwriting is repeated during shooting.
  • the signal recording CCD 21 and the vertical readout CCD 22 are embedded in a p-type charge blocking region 19 provided on the surface side of the chip 14.
  • Two adjacent signal recording CCD21 A p + type channel stop 20 is provided between the signal recording CCD 21 and the vertical readout CCD 22.
  • 27 is an electrode for driving the signal recording CCD 21
  • 28 is an electrode for sending signal charges to the input region 18 force signal recording CCD 21.
  • the concentration of the p-type impurity in the charge blocking region 19 is partially different. Specifically, as shown in FIG. 9B, V is expressed as the concentration of the scattering point! / As shown in FIG. 9B, the p-type of the portion 19a extending along the signal recording CCD 21 and the vertical readout CCD 22 in the charge blocking region 19 Impurity concentration is the portion of the p-type impurity in 19b that extends along the gap between adjacent signal recording CCD21s or between the signal recording CCD21 and the vertical readout CCD (the portion that extends along the channel stop 20). Darker than.
  • the thickness T1 of the portion 19a (the portion where the p-type impurity concentration is high) extending along the signal recording CCD 21 and the vertical readout CCD 22 of the charge blocking region 19 is adjacent to each other.
  • Thickness T2 of part 19b (part with low p-type impurity concentration, part) extending along the gap between CCD21 and between signal recording CCD21 and vertical readout CCD. Therefore, as clearly shown in FIG. 4, when viewed in the cross-section of the pixel 13 in the row direction, the boundary between the charge blocking region 19 and the charge collection layer 16 has a sinusoidal shape and a wavy shape.
  • the light A incident from the incident surface 11 reaches the photoelectric conversion layer 15 and generates a pair of electrons and holes.
  • the electrons have a negative charge, so as shown by the dotted line B in FIG. 4, the electrons move to the n_ type charge collection layer 16, and further move horizontally in the charge collection layer 16 to cause n_ It collects in the type charge accumulation unit 18 and further accumulates in the n-type input region 25. Holes are continuously discharged out of the chip 14 through the p-type photoelectric conversion layer 15. Electrons accumulated in the input area 17, that is, signal charges, are sent to the signal recording CCD 21 as described above.
  • FIG. As shown, the charge distribution in the n_ type charge collection layer 16 is almost uniform. Specifically, the potential distribution along the center line D of the charge collection layer 16 shown in FIG. 7 is almost flat as shown in FIG. In other words, the unevenness of the charge distribution (see FIGS. 32 and 33) is eliminated or reduced by setting the concentration of the p-type impurity in the charge blocking region 19 as described above. Therefore, the movement speed when electrons move through the charge collection layer 16 is high. Become.
  • the portions of the charge blocking layer 19 corresponding to the signal recording CCD 21, the vertical readout CCD 22, and the drain line 23 are shaded. Further, a p-type impurity is further doped and diffused on the p-type layer. As a result, as represented by the density of scattered points in FIG.
  • a silicon substrate 30 shown in FIG. 10A is prepared, and p-type and n_ type epitaxial layers 31, 32 are formed on the substrate 30 as shown in FIG. 10B.
  • the p-type epitaxial layer 31 corresponds to the photoelectric conversion layer 15
  • the n_-type epitaxial layer 32 corresponds to the charge collection layer 16.
  • an input region 17, a charge accumulating unit 18, a charge blocking region 19, a signal recording CCD 21, a vertical reading CCD 22, and the like are formed in an n_ type epitaxial layer 32.
  • electrodes 27 and 28 are formed.
  • an n_ type epitaxial layer 32 is attached to the glass substrate 33.
  • the glass substrate 33 is previously formed with electrodes for connection with an external circuit.
  • the silicon substrate 30 is ground to expose the p-type epitaxial layer 31.
  • FIGS. 17A to 18B are diagrams conceptually showing the impurity concentration distribution.
  • the vertical axis indicates the position in the thickness direction (the origin is the surface 12 in FIG. 4), and the horizontal axis indicates the impurity concentration.
  • the vertical orientations in FIGS. 11 to 16 are aligned with those in FIGS.
  • epitaxial layers 31 and 32 are formed.
  • a p-type impurity is implanted into the n_-type epitaxial layer 32 by ion doping to form a p-type region 35 as shown in FIGS. 12 and 17B (first p-type impurity implantation).
  • the portion where the p-type region 35 is not formed in the entire thickness direction of the epitaxial layer 32 becomes the charge accumulation portion 18, and the n-type impurity is implanted into this portion to become the input region 17. .
  • a p-type impurity is selectively implanted into the p-type region 35 (second p-type impurity implantation). Specifically, by using the mask schematically indicated by reference numeral 37 in FIG. 13, the signal recording CCD 21, the vertical readout CCD, and the region corresponding to the drain line 23 (part 19a) to be formed in a later step. The p-type impurity is introduced into the region (becomes the region 19b), and the p-type impurity is not introduced into the region corresponding to the channel stop 20 formed in the subsequent process (the region that becomes the portion 19b).
  • the charge element region 19 in which the concentration of the p-type impurity in the portion 19a is higher than the concentration of the p-type impurity in the portion 19b is formed.
  • the boundary between the charge collection layer 16 and the charge blocking region 19 is sinusoidal or wavy.
  • the thickness of the charge blocking region 19 measured on the surface 12 side force is the portion 19a (corresponding to the signal recording CDD21, the vertical readout CCD22, and the drain line 23) and the portion 19b ( (Corresponding to the channel stop 20)) (the concentration of the p-type impurity in the portions 19a and 19b is different).
  • an n-type impurity is implanted into the portion 19 a of the charge blocking region 19 by ion doping to form a signal recording CCD 21, a vertical readout CCD 22, and a drain line 23.
  • a channel stop 20 is formed by introducing a p + -type impurity into the portion 19 a of the charge blocking region 19.
  • 18A and 18B show that the impurity concentration distribution and the thickness of the charge blocking region 19 are different between the portion 19a corresponding to the signal recording CCD 21 in the charge blocking region 19 and the portion 19b corresponding to the channel stop 20. (Part 19a and part 19b have different p-type impurity concentrations).
  • FIG. 19A shows a single back-illuminated imaging element after cutting. Indicates child 1.
  • the p-type photoelectric conversion layer 15, the n-type charge collection layer 16, and the p-type charge blocking region 19 in order from the incident surface (back surface) 11 in the cut surface 302. are lined up. This p-n-p conductivity type arrangement in the cut surface 302 causes an undesirable behavior of electrons and holes in the back-side illuminated image sensor 1.
  • the charge collection layer 16 (n-type) portion of the cut surface 302 is doped and diffused with a P-type impurity, and the conductivity type of this portion is changed to p-type. It is preferable to do this.
  • the conductivity type of the cut surface 302 is p-type from the incident surface (back surface) 11 to the surface 12, so that the above-described favorable behavior of electrons and holes is not prevented. Can be suppressed.
  • a region having a p-type conductivity type may be provided in advance in a portion corresponding to the cut surface 302 of the n_ type epitaxial layer 32 (see FIGS. 11 to 16).
  • p-type and n_ type epitaxial layers 31, 32 are formed on a silicon substrate 30, and p-type impurities are further doped by ion doping.
  • the p-type region 35 is formed by implanting into the _-type epitaxial layer 32.
  • the boundary between the epitaxial layers 31 and 32 becomes unclear. More specifically, the potential of the epitaxial layer 31 (originally P-type) near this boundary tends to become negative due to the penetration of n-type impurities from the epitaxial layer 32.
  • the boundary between the two becomes unclear due to the diffusion of impurities between the epitaxial layer 32 and the region 35.
  • the epitaxial layer 32 (originally n_ type) near this boundary tends to have a positive potential due to the penetration of p-type impurities from the region 35.
  • the epitaxial layer 32 and the region 35 are very thin as compared to the epitaxial layer 31. For example, when the thickness T1 of the epitaxial layer 31 is about 50 m, the thickness T2 of the epitaxy 32 and the thickness T3 of the region 35 are each only about 5 ⁇ m. Due to this difference in thickness, the influence of impurity diffusion becomes more prominent.
  • the p-type epitaxial layer 31, the n-type epitaxial layer 32, and the p-type region 35 become the photoelectric conversion layer 15, the charge collection layer 16, and the charge blocking region 19, respectively. If the boundary between these becomes unclear, it causes undesired behavior of electrons and holes inside the back-illuminated image sensor 1.
  • the concentration of the p-type impurity is gradually increased from the silicon substrate 30 side (back surface 11 side) to the front surface 12 side.
  • the n-type impurity concentration is gradually increased from the region 35 side (back surface 11 side) to the front surface 12 side.
  • FIG. 21 shows a back-illuminated image sensor 1 according to the second embodiment of the present invention.
  • a p-type region 151 is provided in the vicinity of the incident surface 11 at a portion corresponding to the charge blocking region 19 of the p-type photoelectric conversion layer 15.
  • a potential gradient is formed in the input region 17 in the charge collection layer 16. This also improves the charge transfer speed in the charge collection layer 16.
  • the epitaxial layers 31, 32 are formed on the substrate 30 (see FIG. 10), and then the incident surface 11 side cover is separated from the epitaxial layer 31. Then, a p-type impurity is implanted by ion doping into a region corresponding to the charge blocking region 19 (a region where the charge blocking region 19 is formed in a later step).
  • Other configurations and operations of the second embodiment are the same as those of the first embodiment.
  • FIG. 22 shows a modification of the second embodiment.
  • the surface 12 side force with respect to the epitaxial layer 32 also corresponds to the charge accumulation portion 18 and the input region 17 (
  • An n-type impurity is implanted by ion doping into a region where the charge accumulating portion 18 and the input region 17 are formed in a later process, and is diffused by thermal diffusion or the like.
  • the portion corresponding to the input region 17 of the charge collection layer 16 is higher than the concentration of the n-type impurity in the portion corresponding to the charge blocking region 19 of the charge collection layer 16.
  • the concentration of n-type impurities increases.
  • the dotted line F indicates the boundary between the photoelectric conversion layer 15 (epitaxial layer 31) and the charge collection layer 16 (epitaxial layer 32) when n-type impurities are not implanted into the epitaxial layer 32. .
  • FIG. 23 to FIG. 25 show a backside illuminating type imaging device 1 according to the third embodiment of the present invention.
  • a p-type impurity doped layer 40 is also provided on the surface 12 side force of the chip 14 in a portion corresponding to the charge blocking region 19.
  • the impurity doped layer 40 is composed of a plurality of portions 40 a arranged in the column direction of the pixels 13 when viewed from the incident direction force of the light A.
  • the individual portions 40a are gradually narrower in the column direction of pixels toward the input region 17, and have a convex lens shape.
  • Providing the impurity doped layer 40 also forms a counter potential gradient in the input region 17 in the charge collection layer 16 and improves the electron transfer speed in the charge collection layer 16. Further, since the shape of each portion of the impurity doped layer 40 viewed from the incident direction is the above-described convex lens shape, the charge generated in the photoelectric conversion layer 15 of each pixel 13 is directed to the corresponding input region 17. Move smoothly with force (see dotted arrow G in Figure 23).
  • each portion 40a of the p-type impurity doped layer 40 may have a rhombus shape.
  • the contour of the portion 40a in FIGS. 23 and 26 may be composed of fine lines and broken lines.
  • each portion 40a of the impurity doped layer 40 may have a strip shape extending in the column direction of the pixels 13 when viewed from the incident direction of the light A. Further, the same effect can be obtained by forming an n-type impurity doped layer in a portion other than the impurity doped layer 40 corresponding to the impurity doped layer 40 on the surface side of the chip 14.
  • an incident ray is a flow of charged particles such as electromagnetic waves other than light rays, ion holes other than electron rays, and radiation including ⁇ rays, ⁇ rays, j8 rays, and neutron rays. May be.
  • the incident line is radiation
  • a scintillator may be disposed on the incident surface side of the image sensor, and the light generated by the scintillator may be incident on the image sensor depending on the intensity of the radiation.
  • the signal charge may be a hole.
  • the photoelectric conversion layer, the charge collection layer, the input region, the charge accumulation unit, the charge blocking region, and the conductivity type of the CCD are opposite to those in the above-described embodiment.
  • the backside illumination type imaging device 1 can also be used for a high-speed video camera 100 as shown in FIG.
  • the high-speed video camera 100 includes a lens 104 that forms visible light on the incident surface 11 and an amplifier 10 that amplifies the analog image signal output from the back-illuminated image sensor 101. 5.
  • An AZD converter 106 that converts the amplified image signal into a digital signal and a main memory 107 that stores the digital image signal are provided.
  • the image processing device 108 processes the image signal read from the main memory 107 and displays it on the display device 109.
  • the controller 110 controls the operation of the entire video camera including the image sensor 101, the amplifier 105, and the AZD transformation 106.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　裏面照射型撮像素子１は、表面１２側に設けられ、ＣＣＤ型電荷転送路２１に埋め込まれ、ＣＣＤ型電荷転送路２１に沿って延びる第１の部分１９ａの表面１２から測った第１の厚みＴ１が、チャネルストップ２０に沿って延びる第２の部分１９ｂの第１の厚みＴ２よりも大きい複数の電荷阻止領域１９を備える。

Description

明 細 書
裏面照射型撮像素子
技術分野
[0001] 本発明は、裏面照射型撮像素子に関する。特に、本発明は、顕微鏡や電子顕微鏡 での高速撮影のような科学及び技術の分野での計測用途の超高速度で超高感度の 撮影に適した裏面照射型撮像素子に関する。
背景技術
[0002] チップの電極等が配置された面 (表面）とは反対側の面 (裏面)から可視光等の入 射線を入射させる、裏面照射型撮像素子が知られている (特許文献 1参照)。この裏 面照射型撮像素子では、各画素の変換部（例えば入射線が可視光線である場合に は光電変換部)がチップの裏面側に設けられ、 AZD変換器や信号蓄積部のような 信号電荷に何らかの処理を行う部分 (電荷処理部）がチップの表面側に設けられる。
[0003] 裏面照射型撮像素子は 100%に近い開口率を得ることができるので、非常に高い 感度を実現することができる。従って、天文学、電子顕微鏡の分野等の高感度が必 要となる用途では、裏面照射型撮像素子が使用されることが多い。また、画像 1枚あ たりの露光時間が短くなる高速度撮影にも、高感度を有する裏面照射型撮像素子が 適している。
[0004] 本発明者らは、画素内又はその近傍に直線状の信号蓄積部を備える画素周辺記 録型撮像素子（In-situ Storage Image Sensor:ISIS)を開発した（例えば、特許文献 2 、非特許文献 1、及び非特許文献 2参照)。また、本発明者らは、この画素周辺記録 型撮像素子の原理を適用した裏面照射型撮像素子を開発した (特許文献 3参照)。
[0005] 図 30及び図 31は、画素周辺記録型の裏面照射型撮像素子を示す。裏面照射型 撮像素子 201の入射面 (裏面） 202には、複数の画素 203が 2次元に配列されてい る。図 30では、単純化のために、 12個（4行 X 3列）の画素 203のみを図示している 1S 画素 203の行数及び列数はそれぞれ 2以上であればよい。また、図 30では、単 純化のために、後述する光電変換層 205及び電荷収集層 206は図示して ヽな ヽ。
[0006] 図 31に示すように、チップ 204の入射面 202側には p—型の光電変換層 205が設け られている。また、光電変換層 205の表面 208側に隣接して n_型の電荷収集層 206 が設けられている。さらに、個々の画素 203毎に表面 208側に n型のインプット領域 2 09が設けられている。画素 203毎に、電荷収集層 206からインプット領域 209に延び る n_型の電荷集積部 207が設けられて 、る。
[0007] 個々のインプット領域 209には図 30にお!/、て斜め下方向に延びる信号記録用 CC D211が接続されて!、る。各インプット領域 209の列毎に 1本ずつ図にお!、て垂直方 向（列方向）に延びる CCD (垂直読み出し用 CCD212)が設けられている。さらに、 各垂直読み出し用 CCD212に隣接してドレーン線 227が設けられている。さらにま た、図において水平方向（行方向）に延びる CCD (水平読み出し用 CCD125)が設 けられている。
[0008] 信号記録用 CCD211と垂直読み出し用 CCD212はチップ 204の表面側に設けた p型の電荷阻止領域 213に埋め込まれて!/、る。この電荷阻止領域 213の p型不純物 の濃度分布は一定である。また、図 31において符号 Tで示すように、チップ 204の表 面 208側力も測った電荷阻止領域 213の厚みは一定である。隣接する 2個の信号記 録用 CCD211間及び信号記録用 CCD211と垂直読み出し用 CCD212の間には、 p+型のチャネルストップ 214が設けられている。 215は信号記録用じじ0211を駆動 するための電極、 216はインプット領域 209から信号記録用 CCD211に信号電荷を 送るための電極である。
[0009] 矢印 Aで示す入射面 202への光の入射によって光電変換層 205で発生した電子（ 信号電荷）は、点線 Bで示すように電荷収集層 206へ移動する。また、電子は電荷収 集層 206中を図 31にお 、て水平方向に移動して電荷集積部 207に到達し、インプ ット領域 209から信号記録用 CCD211に送られる。
[0010] 図 32を併せて参照すると、 p型の電荷阻止領域 213内に n型の信号記録用 CCD2 11及び垂直読み出し用 CCD21と p+型のチャネルストップ 214とが交互に埋め込ま れていることで、 n_型の電荷収集層 206の電位分布が影響を受ける。詳細には、図 32において矢印 Cで示すように電位の低い閉領域が生じる。そのため、電位が最も 高い部分を水平方向（電子の移動方向）に結んだ点線 D上では、図 33に示すように 、電位分布に凹凸が生じる。電子はこの電位分布の凹凸を超えて電荷収集層 206中 を移動する必要がある。従って、この電位分布の凹凸により、電子が電荷収集層 206 中を移動する移動速度を低下する。例えば、電位分布の凹凸の差 Eが 0. 3V以上と なると、常温下であっても短時間間隔で見ると一部の電子が捕捉されて残像が生じる ので、時間分解能が低下する。低温下のように各電子の拡散移動の速度が低い場 合にはさらに低電圧でも電位分布の凹凸に電子が捕捉される。図 33において符号 2 17は電位分布の凹凸で捕捉された電子を概念的に示す。電位分布の凹凸に電子 が捕捉されることで、電子の移動速度が非常に小さくなるので、フレーム間の時間間 隔を狭めると残像を生じ、時間分解能が低下する。同様に、電子顕微鏡での使用の ように光電子数が少ない高感度での撮影においても、電位分布の凹凸に電子が捕 捉されることで、電子の移動速度が非常に小さくなるので、フレーム間の時間間隔を 狭めると残像を生じ、時間分解能が低下する。
[0011] このように電荷収集層 206中の電位分布の凹凸の存在により、電荷収集層中の電 子の移動速度が低下し、時間分解能、すなわち撮影速度の低下を招く。従って、電 荷収集層 206中の電位分布の凹凸は超高速度で超高感度の撮影を達成する上で 重要な問題である。
[0012] 特許文献 1 :特開平 9 331052号公報
特許文献 2：特開 2001 345441号公報
特許文献 3 :特開 2004— 235621号公報
非特許文献 1：江藤剛治他、「103枚連続撮影のための 100万枚 Z秒の CCD撮像素 子 (Aし CE Image Sensor of 1M frames/ s for Continuous Image Capturing of 103 Fra mes)」、技術論文要約（Digest of Technical Papers)、 2002年 IEEE固体回路国際 会議（2002 IEEE International Solid- State Circuits Conference) , 2002年、第 45卷 、 p. 46 -47
非特許文献 2 :江藤剛治、外 4名、「斜行直線 CCD型画素周辺記録領域を持つ 100 万枚 Z秒の撮像素子」、映像情報メディア学会誌、社団法人映像情報メディア学会、 2002年、第 56卷、第 3号、 p. 483 -486
発明の開示
発明が解決しょうとする課題 [0013] 本発明は、信号蓄積部として CCDを備える裏面照射型撮像素子において、電荷 収集層中の信号電荷の移動速度を向上し、時間分解能、すなわち撮影速度を向上 することを課題とする。
課題を解決するための手段
[0014] 本明細書において、「入射線」という語は、撮像素子に対して入射する検出対象と なるエネルギ又は粒子の流れをいい、紫外線、可視光線、及び赤外線等の光を含む 電磁波、電子、イオン、及び正孔のような荷電粒子の流れ、並びに X線に加え α線、 γ線、 j8線、及び中性子線を含む放射線を包含する。
[0015] 本発明の第 1の態様は、入射線が入射する裏面側に設けられ、前記入射線を信号 電荷に変換する第 1導電型の変換層と、 2次元配列を構成する複数の画素のそれぞ れについて前記裏面と反対側の表面側に設けられた第 2導電型の複数のインプット 領域と、前記複数のインプット領域のそれぞれについて前記表面側に設けられ、互 いに平行に延び、かつ対応する前記インプット領域力 の信号電荷を転送する第 2 導電型の複数の CCD型電荷転送路と、前記変換層の前記表面側に隣接して設けら れ、前記変換層で発生した電荷を前記インプット領域に向けて移動させる第 2導電 型の電荷収集層と、前記電荷収集層から個々の前記インプット領域まで延びる第 2 導電型の複数の電荷集積部と、前記表面側に設けられ、前記 CCD型電荷転送路が 埋め込まれ、かつ前記 CCD型電荷転送路に沿って延びる第 1の部分の不純物濃度 力 互いに隣接する前記 CCD型電荷転送路間の隙間に沿って延びる第 2の部分の 不純物濃度よりも高い第 1導電型の複数の電荷阻止領域とを備えることを特徴とする 、裏面照射型撮像素子を提供する。第 1導電型が p型である場合、第 2導電型が n型 である。逆に、第 1導電型が n型で、第 2導電型力 ¾型であってもよい。
[0016] 電荷阻止領域の第 1及び第 2の部分の不純物濃度を前述のように設定することで、 電荷収集層における電位分布の凹凸が解消ないしは低減される。その結果、変換層 で発生した信号電荷が電荷収集層中を移動する速度が向上するので、時間分解能 、すなわち撮影速度が向上する。
[0017] 前記互いに隣接する前記 CCD型電荷転送路間に、前記電荷阻止領域よりも不純 物濃度が高い第 1導電型のチャネルストップをさらに設けてもよい。 [0018] 前記電荷阻止領域に対応する部分における前記光電変換層の不純物濃度は、前 記インプット領域における前記光電変換層の対応する部分での不純物濃度よりも高 いことが好ましい。
[0019] 。
光電変換層の不純物濃度を前述のように設定することで、電荷収集層中にインプッ ト領域に向かう電位勾配が形成される。これによつても電荷収集層における信号電荷 の移動速度が向上する。代案としては、前記電荷阻止領域に対応する部分の表面 に第 2の導電型の不純物をさらに注入してもよい。
[0020] 前記電荷阻止領域に対応する部分に第 1導電型の不純物ドープ層をさらに設けて ちょい。
[0021] 不純物ドープ層を設けることによつても、電荷収集層中にインプット領域に向力ぅ電 位勾配が形成され、電荷収集層における信号電荷の移動速度が向上する。
[0022] 電位勾配をインプット領域に向けるには、前記不純物ドープ層は前記入射線の入 射方向から見ると、前記画素の列方向に配置され、かつ個々が前記インプット領域に 向けて前記画素の列方向の幅が狭くなる複数の部分力 なることが好ましい。
[0023] 代案としては、前記不純物ドープ層は前記入射線の入射方向から見ると前記画素 の列方向に延びる帯状である。
[0024] 本発明の第 2の態様は、入射線が入射する裏面側に設けられ、前記入射線を信号 電荷に変換する第 1導電型の変換層と、 2次元配列を構成する複数の画素のそれぞ れについて前記裏面と反対側の表面側に設けられた第 2導電型の複数のインプット 領域と、前記複数のインプット領域のそれぞれについて前記表面側に設けられ、互 いに平行に延び、かつ対応する前記インプット領域力 信号電荷が移動される第 2 導電型の複数の CCD型電荷転送路と、前記変換層の前記表面側に隣接して設けら れ、前記変換層で発生した電荷を前記インプット領域に向けて移動させる第 2導電 型の電荷収集層と、前記電荷収集層から個々の前記インプット領域まで延びる第 2 導電型の複数の電荷集積部と、前記表面側に設けられ、かつ前記 CCD型電荷転送 路が埋め込まれた第 1導電型の複数の電荷阻止領域とを備え、前記電荷阻止領域 に対応する部分における前記光電変換層の不純物濃度は、前記インプット領域に対 応する部分における前記光電変換層の不純物濃度よりも高いことを特徴とする、裏 面照射型撮像素子を提供する。
[0025] 本発明の第 3の態様は、入射線が入射する裏面側に設けられ、前記入射線を信号 電荷に変換する第 1導電型の変換層と、 2次元配列を構成する複数の画素のそれぞ れについて前記裏面と反対側の表面側に設けられた第 2導電型の複数のインプット 領域と、前記複数のインプット領域のそれぞれについて前記表面側に設けられ、互 いに平行に延び、かつ対応する前記インプット領域力 信号電荷が移動される第 2 導電型の複数の CCD型電荷転送路と、前記変換層の前記表面側に隣接して設けら れ、前記変換層で発生した電荷を前記インプット領域に向けて移動させる第 2導電 型の電荷収集層と、前記電荷収集層から個々の前記インプット領域まで延びる第 2 導電型の複数の電荷集積部と、前記表面側に設けられ、かつ前記 CCD型電荷転送 路が埋め込まれた電荷阻止領域と、前記電荷阻止領域に対応する部分に設けられ た第 1導電型の不純物ドープ層とを備えることを特徴とする、裏面照射型撮像素子を 提供する。
発明の効果
[0026] 本発明の裏面照射型撮像素子では、変換層で発生した信号電荷が電荷収集層中 を移動する速度を向上し、それによつて時間分解能、すなわち撮影速度を向上する ことができる。
図面の簡単な説明
[0027] [図 1]本発明の第 1実施形態に係る裏面照射型撮像素子を備える透過型電子顕微 鏡を示す概略図。
[図 2]本発明の第 1実施形態に係る裏面照射型撮像素子を入射方向 (裏面側)から 見た概略図。
[図 3]図 2の部分拡大図。
[図 4]図 2の IV— IV線での断面図。
[図 5]図 2の V— V線での断面図。
[図 6]図 2の VI— VI線での断面図。
[図 7]図 4の部分 Hでの電位分布を示す図。 [図 8]図 7の線 Cに沿った電位分布を示す線図。
[図 9A]は電荷阻止領域への 2度目の p型不純物の注入を示す部分的断面図。
[図 9B]2度目に注入された p型不純物が拡散した後の状態を示す部分断面図。 圆 10A]第 1実施形態の裏面照射型撮像素子の製造方法を説明するための概略図 圆 10B]第 1実施形態の裏面照射型撮像素子の製造方法を説明するための概略図。
[図 10C]第 1実施形態の裏面照射型撮像素子の製造方法を説明するための概略図
[図 10D]第 1実施形態の裏面照射型撮像素子の製造方法を説明するための概略図 圆 11]第 1実施形態の裏面照射型撮像素子の製造方法を説明するための部分断面 図。
圆 12]第 1実施形態の裏面照射型撮像素子の製造方法を説明するための部分断面 図。
圆 13]第 1実施形態の裏面照射型撮像素子の製造方法を説明するための部分断面 図。
圆 14]第 1実施形態の裏面照射型撮像素子の製造方法を説明するための部分断面 図。
圆 15]第 1実施形態の裏面照射型撮像素子の製造方法を説明するための部分断面 図。
圆 16]完成時の第 1実施形態の裏面照射型撮像素子を示す部分断面図。
[図 17A]図 11における厚み方向の不純物濃度分布を示す線図。
[図 17B]図 12における厚み方向の不純物濃度分布を示す線図。
[図 17C]図 14の線 XVII— XVII〖こ沿った不純物濃度分布を示す線図。
[図 17D]図 14の線 XVII' -XVII'に沿った不純物濃度分布を示す線図。
[図 18A]図 16の線 xvm— xvmに沿った不純物濃度分布を示す線図。
[図 18B]図 16の線 XVm' -XIVII'に沿った不純物濃度分布を示す線図。
[図 19A]素子の切断面に処理を施さない場合の裏面照射型撮像素子の部分断面図 [図 19B]素子の切断面に p型不純物をドープした場合の裏面照射型撮像素子の部分 断面図。
[図 20]裏面照射型撮像素子の厚み方向の電位分布を模式的に示す部分断面図。
[図 21]第 2実施形態の裏面照射型撮像素子を示す断面図。
[図 22]第 2実施形態の変形例に係る裏面照射型撮像素子を示す断面図。
[図 23]第 3実施形態の裏面照射型撮像素子を示す入射方向から見た概略図。
[図 24]図 23の線 XXIV— XXIVでの断面図。
[図 25]図 23の線 XXV— XXVでの断面図。
[図 26]第 3実施形態の変形例に係る裏面照射型撮像素子を示す入射方向力 見た 概略図。
[図 27]第 3実施形態の他の変形例に係る裏面照射型撮像素子を示す入射方向から 見た概略図。
[図 28]図 27の線 XXVIII— XXVIIIでの断面図。
[図 29]本発明の裏面照射型素子を備える高速撮影装置の一例を示す概略図。
[図 30]従来の裏面照射型撮像素子の一例を示す入射方向から見た概略図。
[図 31]図 30の線 XXXI— XXXIでの断面図。
[図 32]図 31の部分 Eでの電位分布を示す図。
[図 33]図 32の線 Cに沿った電位分布を示す図。
符号の説明
1 裏面照射型撮像素子
2 透過型電子顕微鏡
3 電子銃
4 電子流
5 試料
6A〜6C 磁界レンズ
8 真空ポンプ
9 コントローラ 10 表示装置
11 入射面
12 表面
13 画素
14 チップ
15 光電変換層
16 電荷収集層
17 インプット領域
18 電荷集積部
19 電荷阻止領域
19a, 19b 咅盼
20 チャネルストップ
21 信号記録用 CCD
22 垂直読み出し用 CCD
23 ドレーン線
24 水平読み出し用 CCD
25 エレメント
26 ドレーンゲート
27, 28 電極
30 基板
31, 32 ェピタキシャノレ層
33 ガラス基板
40 不純物ドープ層
40a 部分
発明を実施するための最良の形態
[0029] 次に添付図面を参照して本発明の実施形態を詳細に説明する。
[0030] (第 1実施形態）
図 1は、本発明の第 1実施形態に係る画素周辺記録型の裏面照射型撮像素子 1を 備える透過型電子顕微鏡 2を示す。この透過型電子顕微鏡 2は、電子銃 3から試料 5 に電子流 4 (入射線)を照射し、透過した電子流 4を裏面照射型撮像素子 1の受光面 の上に配置した蛍光面 7に結像させる。蛍光面 7から出射された光が裏面照射型撮 像素子 1に入射する。 6A〜6Cは磁界レンズである。電子銃 3、試料 5、裏面照射型 撮像素子 1、及び磁界レンズ 6A〜6Cが配置されている透過型電子顕微鏡 2の内部 は真空ポンプ 8により所要の真空度に維持されている。裏面照射型撮像素子 1の出 力は、画像信号としてコントローラ 9に出力される。コントローラ 9はメモリ、画像処理回 路等を含む種々の要素を備え、コントローラ 9から表示装置 10に撮影した画像が出 力される。
[0031] 図 2から図 6をさらに参照すると、裏面照射型撮像素子 1の入射面 (裏面） 11には、 複数の画素 13が 2次元に配列されている。図 2では、単純ィ匕のために、 12個（4行 X 3列）の画素 13のみを図示して!/、る力 画素 13の行数及び列数はそれぞれ 2以上で あればよい。また、図 2及び図 3では、後述する光電変換層 15及び電荷収集層 16は 図示していない。
[0032] 図 4から図 6に示すように、チップ 14の入射面 11側には p—型の光電変換層 15が設 けられている。また、光電変換層 15の表面 12側に隣接して n_型の電荷収集層 16が 設けられている。さらに、個々の画素 13毎に表面 12側に n型のインプット領域 17が 設けられている。さらにまた、画素 13毎に、電荷収集層 16からインプット領域 17に延 びる n_型の電荷集積部 18が設けられている。
[0033] 個々のインプット領域 17には図 2において斜め下方向に延びる信号記録用 CCD2 1が接続されている。各インプット領域 17の列毎に 1本ずつ図において垂直方向（列 方向）に延びる CCD (垂直読み出し用 CCD) 22が設けられている。さらに、各垂直 読み出し用 CCD22に隣接してドレーン線 23が設けられている。さらにまた、図にお V、て水平方向（行方向）に延びる CCD (水平読み出し用 CCD24) 24が設けられて いる。
[0034] 各信号記録用 CCD21は、一端が図示しないインプットゲートを介して対応するイン プット領域 17に接続され、他端が垂直読み出し用 CCD22に接続されている。同一 の列を構成するインプット領域 17に一端が接続されている信号記録用 CCD21の他 端は、その列に対応する垂直読み出し用 CCD22に合流している。換言すると、同一 の列を構成するインプット領域 17に接続されたすベての信号記録用 CCD21が同一 の垂直読み出し用 CCD22に合流して 、る。垂直読み出し用 CCD22が備える信号 記録要素ないしはエレメント 25のうち、信号記録用 CCD21が合流するエレメント 25a の一つ上流側のエレメント 25bは、ドレーンゲート 26を介してドレーン線 23に接続さ れている。各垂直読み出し用 CCD22の図において下端は、水平読み出し用 CCD2 4に接続されている。
[0035] 撮影中の裏面照射型撮像素子 1は、連続上書きを実行する。図 3を参照すると、矢 印 Y1で示すように、撮影中はインプット領域 17から信号記録用 CCD21のエレメント 25に信号電荷が順次転送される。ある瞬間に" 1 "から" N"までの番号を付した各ェ レメント 25に信号電荷が蓄積されているとすると、各エレメント 25に付した番号が小さ Vヽ程古 、画像に対応する信号電荷であることを示し、この番号が大き!/、程新 、画 像に対応する信号電荷であることを示す。図 3で示す状態の次の瞬間には、番号" 1 "を付したエレメント 25からドレーンゲート 26を介してドレーン線 23に信号電荷が排 出され、番号" N"を付したエレメント 25にインプット領域 17から最新の N+ 1番目の 画像に対応する信号電荷が入力される。また、 2番目から N番目までの画像に対応 する信号電荷は 1個ずつ下流側のエレメント 25に送られる。従って、 2番目力も N+ 1 番目までの画像に対応する信号電荷が信号記録用 CCD21に記録される。撮影中 は、この連続上書きを反復する。
[0036] 撮影対象とする現象の生起が確認されると連続上書きが停止される。記憶された信 号電荷の読み出し操作は概ね以下の通りである。
(1)信号記録用 CCD21での電荷転送を停止し、矢印 Y1で示すように垂直読み出 し用 CCD22上でのみ電荷転送を行 、、信号電荷を水平読み出し用 CCD24に送る 。この操作により垂直読み出し用 CCD22は空になる。
(2)信号記録用 CCD21から垂直読み出し用 CCD22に電荷転送を行い、垂直読 み出し用 CCD22を信号電荷で満杯にする。
[0037] 信号記録用 CCD21と垂直読み出し用 CCD22はチップ 14の表面側に設けた p型 の電荷阻止領域 19に埋め込まれている。また、隣接する 2個の信号記録用 CCD21 間及び信号記録用 CCD21と垂直読み出し用 CCD22の間には、 p+型のチャネルス トップ 20が設けられている。 27は信号記録用 CCD21を駆動するための電極、 28は インプット領域 18力 信号記録用 CCD21に信号電荷を送るための電極である。
[0038] 電荷阻止領域 19の p型不純物の濃度は部分的に異なる。具体的には、図 9Bにお Vヽて散点の濃度で表現して!/、るように、電荷阻止領域 19の信号記録用 CCD21及び 垂直読み出し用 CCD22に沿って延びる部分 19aの p型不純物の濃度は、互いに隣 接する信号記録用 CCD21間や信号記録用 CCD21と垂直読み出し用 CCDの間の 隙間に沿って延びる部分 (チャネルストップ 20に沿って延びる部分） 19bの p型不純 物の濃度よりも濃い。
[0039] また、電荷阻止領域 19の信号記録用 CCD21や垂直読み出し用 CCD22に沿って 延びる部分 19a (p型不純物の濃度が濃!ヽ部分)の厚み T1は、互 、に隣接する信号 記録用 CCD21間や信号記録用 CCD21と垂直読み出し用 CCDの間に隙間に沿つ て延びる部分 19b (p型不純物の濃度が薄!、部分)の厚み T2よりも大き 、。そのため 図 4に明瞭に表されているように、画素 13の行方向の断面で見ると、電荷阻止領域 1 9と電荷収集層 16の境界は正弦波状な ヽしは波状を呈する。
[0040] 入射面 11から入射した光 Aは、光電変換層 15に到達して電子と正孔の対を発生さ せる。このうち電子は負の電荷を有しているので、図 4において点線 Bで示すように、 n_型の電荷収集層 16に移動し、さらに電荷収集層 16中を水平方向に移動して n_ 型の電荷集積部 18に集まり、さらに n型のインプット領域 25に集積する。正孔は p一 型の光電変換層 15を通ってチップ 14外に連続的に排出される。インプット領域 17に 集積した電子、すなわち信号電荷は、前述のように信号記録用 CCD21に送られる。
[0041] 電荷阻止領域 19の信号記録用及び垂直読み出し用 CCD21, 22の対応する部分 19aとチャネルストップ 20に対応する部分 19bにおける p型不純物の濃度を前述のよ うに設定したことにより、図 7に示すように、 n_型の電荷収集層 16中の電荷分布がほ ぼ均一となる。詳細には、図 7に示す電荷収集層 16の中心線 Dに沿った電位分布が 、図 8に示すようにほぼ平坦となる。換言すれば、電荷阻止領域 19の p型不純物の濃 度を前述のように設定したことにより、電荷分布の凹凸（図 32及び図 33参照）が解消 ないしは低減される。従って、電子が電荷収集層 16中を移動する際の移動速度が高 くなる。本実施形態では、透過型電子顕微鏡での使用であるので、通常の撮影と比 較して光電子数が少ないが、電子の移動速度が向上することで、フレーム間の時間 間隔を狭めた際の残像の発生を防止ないしは抑制できる。また、低温下のように各電 子の拡散移動の速度が低い場合でも、電子の捕捉（図 33の符号 217参照）は生じな い。
[0042] 次に、本実施形態の裏面照射型撮像素子 1の製造方法を説明する。図 9Aを参照 すると、電荷阻止層 19の信号記録用 CCD21、垂直読み出し用 CCD22、及びドレ ーン線 23に対応する部分 (n型の領域に対応する部分）には、斜線を伏して示すよう に p型の層の上にさらに p型不純物をドーピングして拡散させる。その結果、図 9Bに おいて散点の密度で表現しているように、電荷阻止層 19の信号記録用 CCD21、垂 直読み出し用 CCD22、及びドレーン線 23に対応する部分 19aの p型不純物の濃度 力 チャネルストップ 20に対応する部分 (p型の領域に対応する部分） 19bよりも p型 不純物の濃度が濃くなる。
[0043] 図 10を参照すると、まず図 10Aに示すシリコン製の基板 30を準備し、図 10Bに示 すように、この基板 30上に p—型と n_型のェピタキシャル層 31, 32を形成する。 p—型 のェピタキシャル層 31は光電変換層 15に対応し、 n_型のェピタキシャル層 32は電 荷収集層 16に対応する。また、後に詳述するように n_型のェピタキシャル層 32にィ ンプット領域 17、電荷集積部 18、電荷阻止領域 19、信号記録用 CCD21、垂直読 み出し用 CCD22等を形成する。また、電極 27, 28を形成する。次に、図 10Cに示 すように、 n_型のェピタキシャル層 32をガラス基板 33に貼り付ける。このガラス基板 3 3には外部回路との接続用の電極等が予め形成されている。最後に、図 10Dに示す ようにシリコン製の基板 30を研削して p—型のェピタキシャル層 31を露出させる。
[0044] 図 11から図 16を参照して、ェピタキシャル層 31, 32を形成後の工程についてさら に詳細に説明する。また、図 17Aから図 18Bは不純物濃度の分布を概念的に示す 線図である。これらの線図において、縦軸は厚み方向の位置（図 4の表面 12を原点 とする。）を示し、横軸は不純物濃度を示す。理解を容易にするために、図 11から図 16の上下方向の向きは、図 4から図 6と合わせている。
[0045] まず、図 11及び図 17Aに示すようにェピタキシャル層 31, 32が形成されている。 次に、イオンドーピングにより p型の不純物を n_型のェピタキシャル層 32に注入し、 図 12及び図 17Bに示すように p型の領域 35を形成する（1度目の p型不純物の注入 ) oこの際にェピタキシャル層 32の厚み方向全体について p型の領域 35が形成され な力つた部分が電荷集積部 18となり、この部分には n型の不純物が注入されてイン プット領域 17となる。
[0046] 次に、図 13及び図 9Aに示すように、 p型の領域 35に選択的に p型の不純物を注入 する（2度目の p型不純物の注入)。詳細には、図 13において符号 37で概略的に示 すマスクを使用して、後の工程で形成される信号記録用 CCD21、垂直読み出し用 C CD、及びドレーン線 23と対応する領域 (部分 19aとなる領域）に p型の不純物を導入 し、後の工程で形成されるチャネルストップ 20と対応する領域 (部分 19bとなる領域） には p型の不純物を導入しない。 p型の不純物が拡散することにより、部分 19aの p型 不純物の濃度が部分 19bの p型不純物の濃度よりも濃い電荷素子領域 19が形成さ れる。電荷収集層 16と電荷阻止領域 19の境界は正弦波状ないしは波状となる。図 1 7C及び図 17Dには、表面 12側力も測った電荷阻止領域 19の厚みが部分 19a (信 号記録用 CDD21、垂直読み出し用 CCD22、及びドレーン線 23に対応する。）と部 分 19b (チャネルストップ 20に対応する。）とでは異なること（部分 19a,部分 19bの p 型不純物の濃度が異なること。）が明瞭に表れている。
[0047] 次に、図 15に示すように、 n型の不純物をイオンドーピングにより電荷阻止領域 19 の部分 19aに注入し、信号記録用 CCD21、垂直読み出し用 CCD22、及びドレーン 線 23を形成する。さらに、図 16に示すように、電荷阻止領域 19の部分 19aに p+型の 不純物を導入してチャネルストップ 20を形成する。図 18A及び図 18Bには、電荷阻 止領域 19の信号記録用 CCD21に対応する部分 19aとチャネルストップ 20に対応す る部分 19bとでは、不純物濃度の分布と電荷阻止領域 19の厚みが異なること (部分 1 9a,部分 19bの p型不純物の濃度が異なること。）が明瞭に表れている。
[0048] 以上、 1個の素子に着目して本実施形態の裏面照射型撮像素子 1の製造方法を説 明した。量産化のためには、 1枚のシリコン製基板 30上に複数個の裏面照射型撮像 素子 1を形成し、その後シリコン製基板 30及びその上に形成された半導体層を個々 の素子にダイシングする必要がある。図 19Aは、切断後の 1個の裏面照射型撮像素 子 1を示す。この図 19Aを参照すれば明らかなように、切断面 302において入射面（ 裏面） 11から順に p—型の光電変換層 15、 n型の電荷収集層 16、及び p型の電荷阻 止領域 19が並んでいる。この切断面 302における p—n—pの導電型配列は、裏面 照射型撮像素子 1内における電子や正孔の好ましくない挙動の原因となる。
[0049] そこで、図 19Bに示すように、ダイシング後に、切断面 302の電荷収集層 16 (n型） の部分に P型不純物をドーピングして拡散させ、この部分の導電型を p—型とすること が好ましい。このようにすれば、切断面 302の導電型は入射面 (裏面） 11から表面 12 に到るまですベて p型となるので、前述した電子や正孔の好ましくな 、挙動を防止な いしは抑制できる。なお、 n_型のェピタキシャル層 32 (図 11から図 16参照）の切断 面 302に対応する部分に予め p—型の導電型を有する領域を設けてお ヽてもよ ヽ。
[0050] 図 12を参照して説明したように、シリコン製基板 30上に、 p—型と n_型のェピタキシ ャル層 31, 32を形成し、さらにイオンドーピングにより p型の不純物を n_型のェピタキ シャル層 32に注入して p型の領域 35を形成している。し力し、ェピタキシャル層 31と ェピタキシャル層 32との間での不純物の拡散により、これらのェピタキシャル層 31 , 32間の境界が不明確になる。詳細には、この境界付近のェピタキシャル層 31 (本来 は P—型）は、ェピタキシャル層 32からの n型不純物の侵入により電位がマイナス側に なる傾向がある。同様に、ェピタキシャル層 32と領域 35との間での不純物の拡散に より、両者の境界が不明確になる。詳細には、この境界付近のェピタキシャル層 32 ( 本来は n_型）は、領域 35からの p型不純物の侵入により電位がプラス側になる傾向 がある。また、ェピタキシャル層 31と比較してェピタキシャル層 32と領域 35は非常に 薄い。例えば、ェピタキシャル層 31の厚み T1が 50 m程度である場合、ェピタキシ ャル 32の厚み T2と領域 35の厚み T3はそれぞれ 5 μ m程度に過ぎない。この厚みの 相違のために不純物の拡散の影響がより顕著になる。前述のように p—型のェピタキ シャル層 31、 n—型のェピタキシャル層 32、及び p型の領域 35は、それぞれ光電変 換層 15、電荷収集層 16、及び電荷阻止領域 19となるので、これらの間の境界が不 明確となると、裏面照射型撮像素子 1の内部での電子や正孔の好ましくない挙動の 原因となる。
[0051] そこで、図 20において線 302で模式的に示すようにェピタキシャル層 31, 32の不 純物濃度に厚み方向に分布を持たせることが好ましい。具体的には、ェピタキシャル 層 31ではシリコン基板 30側 (裏面 11側）から表面 12側に向けて、 p型不純物の濃度 を徐々に高くする。また、ェピタキシャル層 32においても、領域 35側 (裏面 11側）か ら表面 12側に向けて n型不純物の濃度を徐々に高くする。不純物濃度分布をこのよ うに設定することにより、前述の不純物の拡散の影響が相殺され、図 20において線 3 02で示すように、ェピタキシャル層 31, 32間の境界及びェピタキシャル層 32と領域 35の境界が明確となる。
[0052] (第 2実施形態）
図 21は本発明の第 2実施形態に係る裏面照射型撮像素子 1を示す。 p—型の光電 変換層 15の電荷阻止領域 19に対応する部分には、入射面 11の近傍に p型領域 15 1が設けられている。この p型領域 151を設けることで、電荷収集層 16中にインプット 領域 17に向カゝぅ電位勾配が形成される。これによつても電荷収集層 16における電荷 の移動速度が向上する。
[0053] p型領域 151を形成するには、ェピタキシャル層 31, 32 (図 11参照）を基板 30 (図 10参照）に形成した後、ェピタキシャル層 31に対して入射面 11側カゝら電荷阻止領 域 19に対応する領域 (後の工程で電荷阻止領域 19が形成される領域）に p型の不 純物をイオンドーピングにより注入する。第 2実施形態のその他の構成及び作用は、 第 1実施形態と同様である。
[0054] 図 22は第 2実施形態の変形例を示す。ェピタキシャル層 31, 32 (図 11参照）を基 板 30 (図 10参照）に形成した後、ェピタキシャル層 32に対して表面 12側力も電荷集 積部 18及びインプット領域 17に対応する領域 (後の工程で電荷集積部 18とインプッ ト領域 17が形成される領域）に n型の不純物をイオンドーピングにより注入し、熱拡散 等により拡散させる。その結果、散点の密度で表現しているように、電荷収集層 16の 電荷阻止領域 19に対応する部分の n型不純物の濃度よりも、電荷収集層 16のイン プット領域 17に対応する部分の n型不純物の濃度が濃くなる。図 22において、点線 Fはェピタキシャル層 32への n型の不純物の注入を行わなかった場合の光電変換層 15 (ェピタキシャル層 31)と電荷収集層 16 (ェピタキシャル層 32)の境界を示す。
[0055] (第 3実施形態） 図 23から図 25は、本発明の第 3実施形態に係る裏面照射型撮像素子 1を示す。電 荷阻止領域 19に対応する部分には、チップ 14の表面 12側力も p型の不純物ドープ 層 40を設けている。図 23に示すように、この不純物ドープ層 40は、光 Aの入射方向 力 見ると、画素 13の列方向に配置された複数の部分 40aからなる。個々の部分 40 aはインプット領域 17に向けて画素の列方向の幅が漸次狭くなつており、凸レンズ状 の形状を呈する。この不純物ドープ層 40を設けることによつても、電荷収集層 16中 にインプット領域 17に向力 電位勾配が形成され、電荷収集層 16における電子の移 動速度が向上する。また、不純物ドープ層 40の個々の部分の入射方向から見た形 状を前述の凸レンズ状としたことにより、個々の画素 13の光電変換層 15で発生した 電荷は、対応するインプット領域 17に向力つてスムーズに移動する（図 23の点線の 矢印 G参照)。
[0056] 図 26に示すように、 p型の不純物ドープ層 40の個々の部分 40aは菱形状であって もよ 、。図 23及び図 26の部分 40aの輪郭は細力 、折れ線で構成されて 、てもよ 、。 また、図 27及び図 28に示すように、不純物ドープ層 40の個々の部分 40aは光 Aの 入射方向から見ると画素 13の列方向に延びる帯状であってもよい。さらに、不純物ド ープ層 40に代えて、チップ 14の表面側の不純物ドープ層 40と対応する以外の部分 に n型の不純物ドープ層を形成しても同様の効果が得られる。
[0057] 本発明は、前記実施形態に限定されず、種々の変形が可能である。例えば、入射 線は、光線以外の電磁波、電子線以外のイオン正孔のような荷電粒子の流れ、並び に X線にカロえ α線、 γ線、 j8線、及び中性子線を含む放射線であってもよい。入射 線が放射線の場合には、撮像素子の入射面側にシンチレータを配置し、放射線の 強度に応じてシンチレータが発生する光線を撮像素子に入射させればよい。
[0058] 信号電荷は正孔でもよい。この場合、光電変換層、電荷収集層、インプット領、電 荷集積部、電荷阻止領域、及び CCDの導電型は前述の実施形態の場合とは逆に なる。
[0059] 裏面照射型撮像素子 1は、図 29に示すような高速ビデオカメラ 100にも使用するこ とができる。高速ビデオカメラ 100は、入射面 11に可視光線を結像させるレンズ 104 、裏面照射型撮像素子 101から出力されたアナログの画像信号を増幅するアンプ 10 5、増幅された画像信号をデジタル信号に変換する AZD変換器 106、及びデジタ ルの画像信号を記憶するメインメモリ 107を備える。画像処理装置 108はメインメモリ 107から読み出した画像信号を処理して表示装置 109に表示する。コントローラ 110 は、撮像素子 101、アンプ 105、及び AZD変翻 106を含むビデオカメラ全体の動 作を制御する。

Claims

請求の範囲
[1] 入射線が入射する裏面側に設けられ、前記入射線を信号電荷に変換する第 1導電 型の変換層と、
2次元配列を構成する複数の画素のそれぞれについて前記裏面と反対側の表面 側に設けられた第 2導電型の複数のインプット領域と、
前記複数のインプット領域のそれぞれにつ 、て前記表面側に設けられ、互いに平 行に延び、かつ対応する前記インプット領域からの信号電荷を転送する第 2導電型 の複数の CCD型電荷転送路と、
前記変換層の前記表面側に隣接して設けられ、前記変換層で発生した電荷を前 記インプット領域に向けて移動させる第 2導電型の電荷収集層と、
前記電荷収集層から個々の前記インプット領域まで延びる第 2導電型の複数の電 荷集積部と、
前記表面側に設けられ、前記 CCD型電荷転送路が埋め込まれ、かつ前記 CCD型 電荷転送路に沿って延びる第 1の部分の不純物濃度が、互いに隣接する前記 CCD 型電荷転送路間の隙間に沿って延びる第 2の部分の不純物濃度よりも高い第 1導電 型の複数の電荷阻止領域と
を備えることを特徴とする、裏面照射型撮像素子。
[2] 前記互いに隣接する前記 CCD型電荷転送路間に、前記電荷阻止領域よりも不純 物濃度が高い第 1導電型のチャネルストップをさらに設けたことを特徴とする、請求項
1に記載の裏面照射型撮像素子。
[3] 前記電荷阻止領域に対応する部分における前記光電変換層の不純物濃度は、前 記インプット領域に対応する部分における前記光電変換層の不純物濃度よりも高い ことを特徴とする請求項 1又は請求項 2に記載の裏面照射型撮像素子。
[4] 前記電荷阻止領域に対応する部分の表面に第 2の導電型の不純物をさらに注入し たことを特徴とする請求項 1又は請求項 2に記載の裏面照射型撮像素子。
[5] 前記電荷阻止領域に対応する部分に第 1導電型の不純物ドープ層をさらに設けた ことを特徴とする請求項 1から請求項 4のいずれか 1項に記載の裏面照射型撮像素 子。
[6] 前記不純物ドープ層は前記入射線の入射方向から見ると、前記画素の列方向に 配置され、かつ個々が前記インプット領域に向けて前記画素の列方向の幅が狭くな る複数の部分からなることを特徴とする請求項 5に記載の裏面照射型撮像素子。
[7] 前記不純物ドープ層は前記入射線の入射方向から見ると前記画素の列方向に延 びる帯状であることを特徴とする請求項 5に記載の裏面照射型撮像素子。
[8] 入射線が入射する裏面側に設けられ、前記入射線を信号電荷に変換する第 1導電 型の変換層と、
2次元配列を構成する複数の画素のそれぞれについて前記裏面と反対側の表面 側に設けられた第 2導電型の複数のインプット領域と、
前記複数のインプット領域のそれぞれにつ 、て前記表面側に設けられ、互いに平 行に延び、かつ対応する前記インプット領域から信号電荷が移動される第 2導電型 の複数の CCD型電荷転送路と、
前記変換層の前記表面側に隣接して設けられ、前記変換層で発生した電荷を前 記インプット領域に向けて移動させる第 2導電型の電荷収集層と、
前記電荷収集層から個々の前記インプット領域まで延びる第 2導電型の複数の電 荷集積部と、
前記表面側に設けられ、かつ前記 CCD型電荷転送路が埋め込まれた第 1導電型 の複数の電荷阻止領域とを備え、
前記電荷阻止領域に対応する部分における前記光電変換層の不純物濃度は、前 記インプット領域に対応する部分における前記光電変換層の不純物濃度よりも低い ことを特徴とする、裏面照射型撮像素子。
[9] 入射線が入射する裏面側に設けられ、前記入射線を信号電荷に変換する第 1導電 型の変換層と、
2次元配列を構成する複数の画素のそれぞれについて前記裏面と反対側の表面 側に設けられた第 2導電型の複数のインプット領域と、
前記複数のインプット領域のそれぞれにつ 、て前記表面側に設けられ、互いに平 行に延び、かつ対応する前記インプット領域から信号電荷が移動される第 2導電型 の複数の CCD型電荷転送路と、 前記変換層の前記表面側に隣接して設けられ、前記変換層で発生した電荷を前 記インプット領域に向けて移動させる第 2導電型の電荷収集層と、
前記電荷収集層から個々の前記インプット領域まで延びる第 2導電型の複数の電 荷集積部と、
前記表面側に設けられ、かつ前記 CCD型電荷転送路が埋め込まれた電荷阻止領 域と、
前記電荷阻止領域に対応する部分に設けられた第 1導電型の不純物ドープ層と を備えることを特徴とする、裏面照射型撮像素子。
[10] 前記不純物ドープ層は前記入射線の入射方向から見ると、前記画素の列方向に 配置され、かつ個々が前記インプット領域に向けて前記画素の列方向の幅が狭くな る複数の部分からなることを特徴とする請求項 9に記載の裏面照射型撮像素子。
[11] 前記不純物ドープ層は前記入射線の入射方向から見ると前記画素の列方向に延 びる帯状であることを特徴とする請求項 9記載の裏面照射型撮像素子。
PCT/JP2005/017370 2004-09-21 2005-09-21 裏面照射型撮像素子 WO2006033345A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP05785537A EP1796170B1 (en) 2004-09-21 2005-09-21 Rear plane irradiation type image pickup element
US11/663,263 US7518170B2 (en) 2004-09-21 2005-09-21 Back illuminated imaging device
HK07113419.9A HK1105046A1 (en) 2004-09-21 2007-12-10 Rear plane irradiation type image pickup element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-273668 2004-09-21
JP2004273668 2004-09-21

Publications (1)

Publication Number Publication Date
WO2006033345A1 true WO2006033345A1 (ja) 2006-03-30

Family

ID=36090103

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/017370 WO2006033345A1 (ja) 2004-09-21 2005-09-21 裏面照射型撮像素子

Country Status (6)

Country Link
US (1) US7518170B2 (ja)
EP (1) EP1796170B1 (ja)
KR (1) KR20070062982A (ja)
CN (1) CN100580943C (ja)
HK (1) HK1105046A1 (ja)
WO (1) WO2006033345A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008131169A (ja) * 2006-11-17 2008-06-05 Shimadzu Corp 撮像素子およびそれを用いた撮像装置
JP5394791B2 (ja) * 2009-03-27 2014-01-22 浜松ホトニクス株式会社 裏面入射型固体撮像素子
GB201019216D0 (en) * 2010-11-12 2010-12-29 E2V Tech Uk Ltd Ccd
CN106002826B (zh) * 2016-07-11 2018-04-10 京东方科技集团股份有限公司 灯条组装装置以及利用其进行灯条组装的方法
EP4073840A1 (en) 2019-12-12 2022-10-19 Brolis Sensor Technology, UAB Solid-state device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6028265A (ja) * 1983-07-27 1985-02-13 Canon Inc 電荷転送デバイス
JP2001345441A (ja) * 2000-03-28 2001-12-14 Hideki Muto 高速撮像素子及び高速撮影装置
JP2004235621A (ja) * 2003-01-06 2004-08-19 Koji Eto 裏面照射型撮像素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656519A (en) * 1985-10-04 1987-04-07 Rca Corporation Back-illuminated CCD imagers of interline transfer type
US4774557A (en) * 1986-05-15 1988-09-27 General Electric Company Back-illuminated semiconductor imager with charge transfer devices in front surface well structure
US7176972B2 (en) 2000-03-28 2007-02-13 Link Research Corporation Fast imaging device and fast photographing device
EP1583149A4 (en) * 2003-01-06 2010-04-14 Takeharu Etoh REAR-LIGHTED ILLUSTRATION DEVICE

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6028265A (ja) * 1983-07-27 1985-02-13 Canon Inc 電荷転送デバイス
JP2001345441A (ja) * 2000-03-28 2001-12-14 Hideki Muto 高速撮像素子及び高速撮影装置
JP2004235621A (ja) * 2003-01-06 2004-08-19 Koji Eto 裏面照射型撮像素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1796170A4 *

Also Published As

Publication number Publication date
EP1796170B1 (en) 2012-09-12
US7518170B2 (en) 2009-04-14
CN100580943C (zh) 2010-01-13
EP1796170A4 (en) 2010-05-05
HK1105046A1 (en) 2008-02-01
KR20070062982A (ko) 2007-06-18
US20080149967A1 (en) 2008-06-26
CN101057332A (zh) 2007-10-17
EP1796170A1 (en) 2007-06-13

Similar Documents

Publication Publication Date Title
JP6188679B2 (ja) 固体撮像装置
US8415725B2 (en) Solid-state imaging device and camera
US7423302B2 (en) Pinned photodiode (PPD) pixel with high shutter rejection ratio for snapshot operating CMOS sensor
CN101312205B (zh) 固态成像装置及照相机
JP5326507B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
CN108886591A (zh) 摄像装置以及具备该摄像装置的摄像机系统
WO2006033345A1 (ja) 裏面照射型撮像素子
JP4753673B2 (ja) 裏面照射型撮像素子
JP2008034836A (ja) 固体撮像素子
JP4394437B2 (ja) 裏面照射型撮像素子
Xuong et al. Future directions for camera systems in electron microscopy
WO2004017411A1 (ja) 固体撮像素子及びその製造方法
US20090267070A1 (en) Multilayer image sensor structure for reducing crosstalk
KR100982741B1 (ko) 이면조사형 촬상소자
WO2019093208A1 (ja) 高速イメージセンサ
JP4122960B2 (ja) 固体撮像素子
US9843741B2 (en) Hybrid pixel sensor array
JP2000138365A (ja) 半導体エネルギー検出器
JP4824241B2 (ja) 半導体エネルギー検出器
Dao et al. Simulation analysis of a backside-illuminated multi-collection-gate image sensor
Etoh et al. Back-side illuminated image sensors manufactured with gradated double epitaxial layers: an application to a high-speed highsensitivity image sensor
Arai et al. Simulation based design for back-side illuminated ultrahigh-speed CCDs
Meisenzahl et al. 3.2-million-pixel full-frame true 2-phase CCD image sensor incorporating transparent gate technology
Meisenzahl et al. Six-million-pixel full-frame true 2-f CCD image sensor incorporating transparent gate technology and optional antiblooming protection
JP2010199157A (ja) 固体撮像装置とその製造方法、並びに電子機器

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005785537

Country of ref document: EP

Ref document number: 1020077006277

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11663263

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 200580038292.7

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2005785537

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: JP