WO2005114725A1 - 半導体抵抗素子及びその製造方法並びに半導体抵抗素子を用いた半導体装置 - Google Patents

半導体抵抗素子及びその製造方法並びに半導体抵抗素子を用いた半導体装置 Download PDF

Info

Publication number
WO2005114725A1
WO2005114725A1 PCT/JP2005/009256 JP2005009256W WO2005114725A1 WO 2005114725 A1 WO2005114725 A1 WO 2005114725A1 JP 2005009256 W JP2005009256 W JP 2005009256W WO 2005114725 A1 WO2005114725 A1 WO 2005114725A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
atoms
resistance element
conductivity type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/009256
Other languages
English (en)
French (fr)
Inventor
Naoto Kuratani
Takayuki Haruyama
Keisuke Okamoto
Takafumi Yanagizaki
Shinichi Wada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Publication of WO2005114725A1 publication Critical patent/WO2005114725A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/47—Resistors having no potential barriers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/12—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance
    • G01P15/123—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance by piezo-resistive elements, e.g. semiconductor strain gauges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/025—Manufacture or treatment of resistors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/43—Resistors having PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/084—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass the mass being suspended at more than one of its sides, e.g. membrane-type suspension, so as to permit multi-axis movement of the mass

Definitions

  • the present invention relates to a semiconductor resistor, a method for manufacturing the same, and a semiconductor device such as a semiconductor sensor, a semiconductor circuit, and a semiconductor actuator using the semiconductor resistor.
  • a diffused resistor may be used as a resistance component when a circuit is formed on a semiconductor substrate or as a piezoresistor for stress measurement.
  • the diffusion resistance has a positive temperature coefficient of resistance value, and the force of the diffusion resistance is also large.
  • the resistance of conventional diffused resistors increases as the temperature rises, and decreases as the temperature decreases, and the force changes greatly.
  • Fig. 1 is a diagram showing the evaluation results of the temperature characteristics of a conventional diffused resistor.
  • the horizontal axis represents the temperature T (° C) of the diffused resistor, and the vertical axis represents the resistance value change rate ⁇ R ( T) / R (25).
  • R (25) is the resistance value when the diffusion resistance temperature T is 25 ° C,
  • AR (T) R (T) -R (25)
  • R (T) is the resistance value when the temperature is T (° C).
  • T the resistance value when the temperature is T (° C).
  • the resistance value of the diffused resistor increases by about 15%, and the temperature of the diffused resistor rises to room temperature.
  • the resistance of the diffusion resistance decreases by about 10%.
  • FIG. 1 also shows that the diffusion resistance has a positive temperature coefficient.
  • Such a diffused resistor has a large temperature coefficient of resistance value as described above. Therefore, when a diffused resistor is used in a semiconductor device typified by a semiconductor circuit, a semiconductor sensor, and a semiconductor actuator, heat generation and ambient temperature change are caused. The change causes a change in the resistance value of the diffused resistor, which hinders the normal operation of the circuit and fluctuates the measured value of the sensor. In addition, a complicated correction circuit had to be provided in order to avoid a phenomenon such as a malfunction due to a temperature change.
  • a method in which a full bridge circuit is configured by a plurality of resistance elements to offset each other's temperature characteristics (for example, Patent Document 2).
  • Patent Document 2 In order to cancel out the temperature characteristics of each other in such a full bridge circuit and to prevent the bridge output from changing with temperature, theoretically, the temperature coefficients of all the resistance elements are completely equal. There must be. However, in practice, there is more or less variation in the temperature coefficient between the elements, and it is difficult to make the temperature coefficients of the elements completely equal. Therefore, even if a full bridge circuit is formed by using a plurality of resistance elements, the temperature characteristics are not completely offset among the resistance elements. There has been a problem that the output also varies greatly with temperature. Therefore, even when such a full-bridge circuit is used, it is desired to use a resistance element having a temperature coefficient as small as possible.
  • the resistance element should have as small a variation in resistance value as possible, like other circuit elements. Required.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2001-268944
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2002-296293
  • the present invention has been made in view of the above technical problems, and has a first object and An object of the present invention is to provide a semiconductor resistor having a small temperature coefficient and a small variation in resistance value. Another object of the present invention is to provide a semiconductor resistor having a negative temperature coefficient.
  • a first semiconductor resistance element is a semiconductor resistance element in which a resistance element region made of a second conductivity type semiconductor is formed on a surface portion of a first conductivity type semiconductor region.
  • surface impurity concentration of the semiconductor region of a conductivity type is a 1.0 X 10 18 a tom S / C m 3 or more 8.0 X 10 18 atoms / cm 3 or less
  • the surface impurity concentration of the resistor region is 1.0 X 10 19 atoms / cm It is characterized by being 3 or more and 5.0 X 10 19 atoms / cm 3 or less!
  • a second semiconductor resistance element is configured such that a first conductivity type semiconductor region is formed on a second conductivity type semiconductor region, and a second conductivity type semiconductor region is formed on a surface portion of the first conductivity type semiconductor region.
  • the surface impurity concentration of the semiconductor region of the first conductivity type is not less than 1.0 X 10 18 atoms / cm 3 and not more than 8.0 X 10 18 atoms / cm 3 .
  • the resistance element region has a surface impurity concentration of 1.0 ⁇ 10 19 atoms / cm 3 or more and 5.0 ⁇ 10 19 atoms / cm 3 or less.
  • the first and second semiconductor resistance elements According to the first and second semiconductor resistance elements according to the present invention, a semiconductor resistance element having a small temperature coefficient and a small variation in resistance value can be obtained.
  • the reason why the surface impurity concentration of the semiconductor region of the first conductivity type is limited to 1.0 ⁇ 10 18 atoms / cm 3 or more and 8.0 ⁇ 10 18 atoms / cm 3 or less is because the surface of the semiconductor region of the first conductivity type is limited. If the impurity concentration is smaller than 1.0 ⁇ 10 18 atoms / cm 3 , the temperature coefficient is negative and large. Further, when the surface impurity concentration of the semiconductor region of the first conductivity type is higher than 8.0 ⁇ 10 18 at O m S / cm 3 , the variation in resistance value increases.
  • the reason that the surface impurity concentration of the resistance element region is limited to 1.0 X 10 19 atoms / cm 3 or more and 5.0 X 10 19 atoms / cm 3 or less is that the surface impurity concentration of the resistance element region is 1.0 X 10 19 atoms / cm 3 If it is smaller than the above range, the variation in the resistance value becomes large. Further, when the surface impurity concentration of the resistor region is greater than 5.0 X 10 19 a tom S / C m 3 is had want to make many crystal damage is liable leakage current increases.
  • the first conductivity type semiconductor element may be used. Both the body region and the resistance element region are impurity diffusion layers.
  • the impurity diffusion layer can be obtained by doping an impurity by ion implantation or thermal diffusion, and then performing a diffusion rule as necessary.
  • the resistance element layer is a diffusion resistance due to impurity diffusion, so that the variation of the resistance value of the diffusion resistance can be reduced and the temperature coefficient can be reduced.
  • the first method for fabricating a semiconductor element according to the present invention, the impurity diffusion process, the surface impurity concentration of lO X 10 18 atoms / cm 3 or more 8.0 X 10 18 atoms / cm 3 or less of the first conductive forming a type of semiconductor region, the surface portion of the first conductivity type semiconductor region, the impurity diffusion process, the surface impurity concentration of lO X 10 19 atoms / cm 3 or more 5.0 X 10 1 9 a tom S / is characterized by comprising the step of forming a C m 3 or less of the second conductivity type semiconductor force becomes resistance element region.
  • the first conductive layer having a surface impurity concentration of lO X 10 18 atoms / cm 3 or more and 8.0 X 10 18 atoms / cm 3 or less is formed by an impurity diffusion process.
  • a diffusion resistance (resistance element region) having a small temperature coefficient and a small variation in resistance value can be obtained.
  • the surface impurity concentration of the semiconductor region of the first conductivity type is limited to lO X 10 18 atoms / cm 3 or more 8.0 X 10 18 a tom S / C m 3
  • the first conductivity type This is because when the surface impurity concentration of the semiconductor region is lower than 10 ⁇ 10 18 atoms / cm 3 , the temperature coefficient is negative and large.
  • the surface impurity concentration of the semiconductor region of the first conductivity type is higher than 8.0 ⁇ 10 18 atoms / cm 3 , the variation in the resistance value increases. Why a surface impurity concentration of the resistance element region is limited to lO X 10 19 atoms / cm 3 or more 5.0 X 10 19 atoms / cm 3, the surface impurity concentration of the resistor region is lO X 10 19 atoms / cm If it is smaller than 3 , the variation in the resistance value becomes large. If the surface impurity concentration of the resistive element region is higher than 5.0 ⁇ 10 19 at O m S / cm 3 , crystal damage is increased. This is because the leakage current tends to increase.
  • the impurity diffusion process can be performed by doping an impurity by ion implantation or thermal diffusion, and then performing a diffusion rule as necessary.
  • the semiconductor resistance element of the present invention can be used for a semiconductor device such as a semiconductor sensor, a semiconductor circuit, and a semiconductor actuator, and can stabilize temperature characteristics of a circuit or the like used thereby. Alternatively, the reliability of the measurement value of a sensor or the like can be improved. Further, since it is not necessary to additionally provide an element or a circuit for temperature correction, a small-sized and low-cost semiconductor device can be obtained.
  • the third semiconductor resistance element of the present invention is a semiconductor element of the second conductivity type formed by the impurity diffusion process on a surface portion of the semiconductor region of the first conductivity type formed by the impurity diffusion process.
  • the third semiconductor element of the present invention a diffusion resistor having a negative temperature coefficient could be obtained.
  • the reason why the surface impurity concentration of the semiconductor region of the first conductivity type is limited to a range smaller than 1.0 ⁇ 10 18 atoms / cm 3 is that the surface impurity concentration of the semiconductor region of the first conductivity type is lO X
  • the temperature coefficient is also a positive force.
  • the reason that the surface impurity concentration in the resistance element region is limited to lO X 10 19 atoms / cm 3 or more and 5.0 X 10 19 atoms / cm 3 or less is that the surface impurity concentration in the resistance element region is 1.0 X 10 19 atoms / cm 3 This is because when the value is smaller than the above, the variation of the resistance value increases. Further, when the surface impurity concentration of the resistance element region is higher than 5.0 ⁇ 10 19 atoms / cm 3 , the crystal damage is increased, and the leak current is likely to increase.
  • FIG. 1 is a diagram showing a temperature characteristic evaluation result of a conventional diffused resistor.
  • FIG. 2 is a schematic diagram showing a first type of semiconductor resistor element in Embodiment 1 of the present invention. It is sectional drawing.
  • FIG. 3 is a schematic cross-sectional view showing a second type semiconductor resistance element according to Example 1 of the present invention.
  • FIG. 4 is a diagram showing a resistance value change rate of the semiconductor resistance element according to Example 1 of the present invention.
  • FIG. 5 is a view showing a resistance value change rate of the semiconductor resistance element according to Example 1 of the present invention.
  • FIG. 6 is a view showing a result of measuring variation in resistance value while changing the surface impurity concentration of the diffusion layer in Example 1 of the present invention.
  • FIG. 7 is a view showing a result of measuring a variation in resistance value while changing the surface impurity concentration of the resistance element region in Example 1 of the present invention.
  • FIG. 8 is a view showing a resistance value change rate when the surface impurity concentration of the diffusion layer is in the order of 10 17 atoms / cm 3 in Example 1 of the present invention.
  • FIG. 9 is a plan view of an acceleration sensor according to a second embodiment of the present invention.
  • FIG. 10 is a cross-sectional view of the acceleration sensor of the above.
  • FIG. 11 is a circuit diagram showing an X-axis direction acceleration detection circuit for detecting acceleration in the X-axis direction.
  • FIG. 12 is a circuit diagram showing a Y-axis direction acceleration detecting circuit for detecting a Y-axis direction acceleration.
  • FIG. 13 is a circuit diagram showing a Z-axis direction acceleration detection circuit for detecting acceleration in the Z-axis direction.
  • FIG. 14 is a schematic diagram showing a state in which acceleration in the X-axis direction acts on the acceleration sensor.
  • FIG. 15 is a schematic diagram showing a part of FIG. 14 in an enlarged manner.
  • FIG. 16 is a schematic diagram showing a state in which acceleration in the Z direction is acting on the acceleration sensor.
  • FIGS. 17 (a) and 17 (b) are schematic views illustrating a manufacturing process of the acceleration sensor according to the present invention.
  • FIGS. 18 (a) and 18 (b) are schematic views illustrating steps after the step shown in FIG.
  • FIGS. 19 (a) and 19 (b) are schematic views illustrating steps after the step shown in FIG.
  • FIG. 20 is a schematic diagram illustrating a step after the step illustrated in FIG. 19.
  • FIG. 21 is a diagram showing the results of evaluating the temperature characteristics of a full-bridge output in a full-bridge circuit configured using the semiconductor resistance element according to the present invention.
  • FIG. 22 is a diagram showing the results of evaluating the temperature characteristics of a full-bridge output in a conventional full-bridge circuit using a diffused resistor.
  • FIG. 23 is a schematic plan view and a cross-sectional view showing a resistive element incorporated in a semiconductor circuit.
  • FIG. 2 is a schematic sectional view showing a first type of semiconductor resistor element 11 according to one embodiment of the present invention.
  • the semiconductor resistance element 11 includes a first conductivity type diffusion layer 12 formed on a substrate (not limited to a semiconductor substrate; not shown) and a second conductivity type diffusion layer 12 formed on a surface portion of the diffusion layer 12. And the conductive type resistance element region 13.
  • the diffusion layer 12 is formed by an impurity diffusion process. That is, impurities of the first conductivity type are implanted into the semiconductor layer formed on the substrate by ion implantation, and then diffusion annealing is performed to remove crystal damage. Alternatively, a thermal diffusion method may be used.
  • the resistance element region 13 is also formed by an impurity diffusion process.
  • impurities of the second conductivity type are implanted into a predetermined region of the diffusion layer 12 through an opening of the mask by ion implantation, and then a diffusion annealing is performed to remove crystal damage.
  • a thermal diffusion method may be used.
  • FIG. 3 is a schematic sectional view showing a second type semiconductor resistor element 14 according to one embodiment of the present invention.
  • the semiconductor resistance element 14 includes a first conductivity type diffusion layer 12 formed on the upper surface of a second conductivity type semiconductor substrate (wafer) 15 and a second conductivity type diffusion layer 12 formed on the surface of the diffusion layer 12. And the resistance element region 13.
  • the diffusion layer 12 is formed by an impurity diffusion process. That is, impurities of the first conductivity type are implanted into the surface portion of the semiconductor substrate 15 by ion implantation, and then diffusion annealing is performed to remove crystal damage.
  • the resistance element region 13 is also formed by an impurity diffusion process.
  • both the diffusion layer 12 and the resistance element region 13 may be formed by a thermal diffusion method.
  • a p-type semiconductor substrate (Ueno) 15 such as a p-type silicon substrate is prepared, and an n-type impurity such as P (phosphorus) is ion-implanted into the silicon substrate 15.
  • P phosphorus
  • PH was used as a source gas, and P was implanted at an energy of 10 to 200 keV.
  • the energy is less than 10 keV, the beam amount cannot be obtained. If the energy is more than 200 keV, the implantation depth becomes too deep, the impurity concentration on the surface decreases, and crystal defects are likely to occur. Then, it was set to 10 to 200 keV.
  • the semiconductor substrate 15 is placed in an electric furnace, and N, O, H, HC1,
  • Diffusion annealing was performed at an annealing temperature of 500 to 1300 ° C. in the mixed gas. If the annealing temperature is lower than 500 ° C, diffusion annealing cannot be performed sufficiently. If the annealing temperature is higher than 1300 ° C, the silicon substrate 15 is thermally damaged.Therefore, the annealing temperature is set in the range of 500 to 1300 ° C.
  • the n-type diffusion layer 12 is formed on the upper surface of the silicon substrate 15, the upper surface of the diffusion layer 12 is covered with the mask, and a mask is opened in a predetermined region.
  • a p-type impurity such as B (boron) is ion-implanted into the surface of the diffusion layer 12 through the opening of the mask.
  • B boron
  • BH or BF is used as a source gas with an energy of 10 to 200 keV.
  • the semiconductor substrate 15 is put into the electric furnace again, and N, O, H, HC1, a rare gas or a mixture thereof is used.
  • Diffusion annealing was performed in the gas at an annealing temperature of 500-1300 ° C. Thereafter, when the mask was removed from the diffusion layer 12, a p-type resistance element region 13 was formed in a predetermined region of the diffusion layer 12, and a semiconductor resistance element 14 was manufactured.
  • FIG. 4 is a diagram showing the resistance change rate of the semiconductor resistor element manufactured as described above.
  • the horizontal axis shows the temperature T, and the vertical axis shows the resistance change rate AR (T) ZR ( 25).
  • the surface impurity concentration of the resistance element region 13 which is a p-type semiconductor region is fixed to 3.0 ⁇ 10 19 atoms / cm 3
  • the surface impurity concentration of the diffusion layer 12 is increased by 1.0 ⁇ 10 18 atoms / cm 3 (curve A1) force.
  • the slope becomes gradually smaller, and when the surface impurity concentration reaches 8.0 ⁇ 10 18 atoms / cm 3 (curve A4), the temperature characteristic becomes negative.
  • the surface impurity concentration of the diffusion layer 12 is in the range of 1.0 ⁇ 10 18 atoms / cm 3 to 8.0 ⁇ 10 18 atoms / cm 3 , all are as small as 5% or less in the temperature range of ⁇ 30 ° C. to 85 ° C. Shows the temperature change rate.
  • FIG. 5 is also a diagram showing the rate of change of the resistance value of the semiconductor resistance element, where the horizontal axis shows the temperature T and the vertical axis shows the rate of change in the resistance value AR (T) ZR (25). .
  • the surface impurity concentration of the diffusion layer 12 which is the n-type semiconductor region is fixed at 2.3 ⁇ 10 18 at O m S / cm 3
  • the surface impurity concentration of the resistance element region 13 which is the p-type semiconductor region is 1.0 X 10 19 atoms / cm 3 (curve B1), 2.4 X 10 19 atoms / cm 3 (curve B2), 3.0 X 10 19 atoms / cm 3 (curve B3), 3.4 X 10 19 atoms / cm 3 (curve B4), It was changed to 5.0 X 10 19 atoms / cm 3 (curve B5).
  • the surface impurity concentration of the resistance element region 13 is set to 5.0 ⁇ 10 19 atoms / cm 3
  • FIG. 6 is a view showing a result of measuring a variation in resistance value while changing the surface impurity concentration of the diffusion layer 12.
  • the surface impurity concentration of the resistance element region 13 is set to 3.0 ⁇ 10 19 atoms / cm 3
  • the surface impurity concentration of the diffusion layer 12 is set to 0.1 ⁇ 10 19 atoms / cm 3 to: LO X 10 19 atoms / cm 3 . Range.
  • the variation in the resistance value of the resistance element region 13 rapidly increases. This is because the difference between the surface impurity concentration of the diffusion layer 12 and the surface impurity concentration of the resistance element region 13 becomes small, so that the formation of the resistance is unstable. ), And the variation in the resistance value is considered to be large.
  • FIG. 7 is a diagram showing the results of measuring the variation in resistance value while changing the surface impurity concentration of the resistance element region 13.
  • the surface impurity concentration of the diffusion layer 12 was 2.3 ⁇ 10 18 atoms / cm 3
  • the surface impurity concentration of the resistance element region 13 was changed within a range of 5.0 ⁇ 10 19 atoms / cm 3 or less.
  • the variation in the resistance value of the resistive element region 13 rapidly increases. This is due to the surface impurity concentration of the resistance element region 13 and the surface impurity of the diffusion layer 12. This is considered to be because the difference with the pure substance concentration becomes small, and the degree of formation of the resistance becomes unstable (the concentration difference just before the impurity concentration is inverted with respect to the diffusion layer 12), and the variation in the resistance value increases. .
  • FIG. 8 is a diagram showing a resistance value change rate when the surface impurity concentration of the diffusion layer 12 is on the order of 10 17 atoms / cm 3 . As shown here, becomes smaller than the surface impurity concentration force S lO X 10 18 at O m S / cm 3 of the diffusion layer 12, the resistance value of the resistor region 13 becomes a negative temperature coefficient, the teeth force also, The rate of change in the resistance value increases.
  • the temperature coefficient of the resistance value in the resistance element region 13 is reduced, and the resistance value due to the variation in the impurity concentration in the diffusion layer 12 and the resistance element region 13 is reduced.
  • the surface impurity concentration of the diffusion layer 12 (the semiconductor region of the first conductivity type) is set to 1.0 ⁇ 10 18 atoms / cm 3 to 8.0 ⁇ 10 18 atoms / cm 3 and the resistance element I if the surface impurity concentration of regions 13 and l .OX 10 19 atoms / cm 3 ⁇ 5.0 X 10 1 9 atoms / cm 3!, it can be seen.
  • the temperature coefficient of the resistance element region 13 becomes negative as shown in FIG.
  • the resistance value change rate increases.
  • the surface impurity concentration of the diffusion layer 12 is higher than 8.0 ⁇ 10 18 at O m S / cm 3, as shown in FIG. 6, the variation in the resistance value of the resistance element region 13 increases.
  • the surface impurity concentration of the resistance element region 13 becomes lower than 10 ⁇ 10 19 atoms / cm 3 , the dispersion of the resistance values of the resistance element region 13 increases as shown in FIG.
  • the surface impurity concentration of the resistance element region 13 is higher than 5.0 ⁇ 10 19 atoms / cm 3 , crystal damage will be increased, the leakage current will be easily increased, and the impurity implantation amount will increase. There is a disadvantage that the injection time is prolonged, which leads to an increase in product cost.
  • the surface impurity concentration of the diffusion layer 12 is set to 10 ⁇ 10 18 atoms / cm 3 to 8.0 ⁇ 10 18 atoms / cm 3 , and By setting the surface impurity concentration to 10 ⁇ 10 19 atoms / cm 3 to 5.0 ⁇ 10 19 atoms / cm 3 , a diffusion resistance with high stability against temperature change can be realized.
  • the surface impurity concentration of the diffusion layer 12 (the semiconductor region of the first conductivity type) is set to 1.0 ⁇ 10 18
  • a diffusion resistance having a negative temperature coefficient was obtained as shown in FIG.
  • the resistance does not vary greatly as in the case where a negative temperature coefficient is obtained by increasing the surface impurity concentration of the diffusion layer 12 to more than 8.0 ⁇ 10 18 atoms / cm 3 . Therefore, by combining such a diffused resistor with a negative temperature coefficient (semiconductor resistance element) with a diffused resistor with a positive temperature resistance, it is possible to produce a diffused resistor with positive and negative temperature characteristics in the same process. Thus, fabrication of a temperature compensation circuit and the like can be easily performed.
  • FIG. 9 is a plan view of the acceleration sensor 21, and FIG.
  • the movable member 23 is located at the center of the frame 22 (stationary member), and the frame 22 and the movable member 23 have four flexible beams (beams) 24A, 24B, 2B. Connected by 4C, 24D.
  • the movable member 23 is supported on the frame 22 by beams 24A to 24D, and a weight 25 is provided on the lower surface thereof.
  • the acceleration sensor 21 has a two-layer structure of a glass substrate 26 and a silicon substrate 27.
  • the frame 22 is composed of two layers, a glass substrate 26 and a silicon substrate 27, the movable member 23 and the beams 24A to 24D are formed by the silicon substrate 27, and the weight 25 separates a part of the glass substrate 26 from the frame part. Formed by ⁇ ⁇ .
  • the four beams 24A to 24D are arranged in a cross shape in a plane parallel to the upper surface of the movable member 23, and a direction parallel to the pair of beams 24A and 24C is called an X-axis direction.
  • the direction parallel to the pair of beams 24B and 24D is called the Y direction, and the direction perpendicular to these beams 24A to 24D is called the Z-axis direction.
  • Piezoresistors Rxl, Rx2, Rzl, and Rz2, which are semiconductor resistance elements according to the present invention, are embedded in the upper surface of one beam 24A extending in the X-axis direction.
  • the piezoresistors Rxl and Rzl are arranged in parallel at the end of the beam 24A on the frame side, and the piezoresistors Rx2 and Rz2 are arranged in parallel at the end of the beam 24A on the movable member side.
  • piezoresistors Rx3, Rx4, Rz3, and Rz4, which are the semiconductor elements according to the present invention are embedded in the upper surface of the other beam 24C extending in the X-axis direction.
  • the piezoresistors Rx3 and Rz3 are at the movable member side end of the beam 24C!
  • the piezoresistors Rx4 and Rz4 are arranged in parallel at the frame-side end of the beam 24C.
  • piezoresistors Ryl and Ry2 made of a semiconductor resistor element according to the present invention are embedded, and the piezoresistor Ryl is an end of the beam 24B on the frame side.
  • the piezoresistor Ry2 is disposed at the movable member side end of the beam 24B.
  • piezoresistors Ry3 and Ry4 which also have a semiconductor resistive element force acting on the present invention, are embedded.
  • the piezoresistor Ry4 is disposed at the movable member side end of the beam 24D.
  • the upper surface of the silicon substrate 27 is provided with a concave portion 28 by performing shallow etching while leaving the periphery, and a plurality of electrode pads 29 are provided on the outer peripheral portion of the concave portion 28.
  • the upper surfaces of the frame 22, the movable member 23, and the beams 24A to 24D are covered with an insulating film 30, and the piezoresistors Rxl to Rx4, Ryl to Ry4, 13 ⁇ 41 to 13 ⁇ 44, and the electrode pads 29 are formed on the insulating film 30. Connected as shown in FIG. 9 by A1 wiring 31!
  • FIG. 11 shows an X-axis direction acceleration detection circuit for detecting acceleration in the X-axis direction.
  • Piezo resistors Rxl, Rx2, Rx3, and Rx4 formed on the beams 24A and 24C are shown in FIG.
  • the full bridge circuit is configured as shown in FIG. That is, a branch in which the piezoresistors Rxl and Rx4 are connected in series and a branch in which the piezoresistors Rx2 and Rx3 are connected in series are connected in parallel to form a full bridge circuit, and both ends of the full bridge circuit are provided. Is configured to receive a voltage from the power supply 32.
  • the difference Vx between the potential at the midpoint of the piezoresistors Rxl and Rx4 measured by the potentiometer 33X and the potential at the midpoint of the piezoresistors Rx2 and Rx3 is expressed by the following equation (1).
  • Vo is the output voltage of the power supply 32
  • the resistance values of the piezoresistors Rxl, Rx2, Rx3, and Rx4 are represented using the same symbols (the same applies hereinafter).
  • FIG. 12 shows a Y-axis direction acceleration detection circuit for detecting acceleration in the Y-axis direction, and includes piezoresistors Ryl, Ry2, Ry3, and Ry4 formed on beams 24 ° and 24D. Constitutes a full bridge circuit as shown in FIG. Therefore, also in this circuit, the difference Vy between the potential of the middle point of the piezoresistors Ryl and Ry4 measured by the potentiometer 33Y and the potential of the middle point of the piezoresistors Ry2 and Ry3 is expressed by the following equation (2). It is.
  • FIG. 13 shows a Z-axis direction acceleration detection circuit for detecting acceleration in the Z-axis direction.
  • Piezo resistors Rzl, Rz2, Rz3, and Rz4 formed on beams 24A and 24C are The full bridge circuit is configured as shown in FIG. That is, a branch in which the piezoresistors Rz1 and Rz3 are connected in series and a branch in which the piezoresistors Rz2 and Rz4 are connected in series are connected in parallel to form a full-bridge circuit. A voltage is applied to the end from a power supply 32.
  • FIG. 14 shows a case in which acceleration in the X-axis direction is acting on the acceleration sensor 21, and FIG. 15 shows an enlarged view of the beams 24A and 24C.
  • the weight 25 is pulled in the X direction by the inertial force. Therefore, both the beams 24A and 24C are curved in an S shape as shown in FIG.
  • the piezoresistors Rxl and Rx3 extend and receive a tensile stress, and their resistance values increase.
  • the piezoresistors Rx2 and Rx4 contract and receive compressive stress, and their resistance values decrease.
  • the beam 24A, 2 The potential between the piezoresistors Rxl and Rx4 decreases and the potential between the piezoresistors Rx2 and Rx3 increases in accordance with the magnitude of the bending force ⁇ of 4C. As shown in FIG. At 33X, the potential difference according to the magnitude of the acceleration is measured.
  • the acceleration in the X direction is not detected by the acceleration detection circuit in the Z axis direction. Further, since the beams 24B and 24D in the Y-axis direction are only twisted, their piezoresistors Ryl to Ry4 only change their resistance values in the same manner, and the force in FIG. The acceleration in the X direction is not detected by the Y-axis acceleration detection circuit.
  • a potential difference corresponding to the magnitude of the acceleration in the direction is detected. Also, when acceleration in the Z-axis direction is working, the potential in the X-direction acceleration detection circuit does not change the potential between the piezoresistors Rxl and Rx4, and the potential between the piezoresistors Rx2 and Rx3 does not change. Is detected by the X-axis acceleration detection circuit. Absent. Similarly, in the Y-direction acceleration detection circuit, since the potential between the piezoresistors Ryl and Ry4 does not change and the potential between the piezoresistors Ry2 and Ry3 does not change, acceleration in the Z direction is detected by the Y-axis acceleration detection circuit. Not done.
  • the acceleration in the X-axis direction, the acceleration in the Y-axis direction, and the acceleration in the Z-axis direction are respectively detected by the X-axis acceleration detection circuit and the Y-axis acceleration detection.
  • the measurement can be performed independently by the circuit and the Z-axis direction acceleration detection circuit. Since the semiconductor resistance element according to the present invention is used as each piezoresistor, the temperature change of the resistance value of each piezoresistor is small, and the variation of the resistance value and its temperature coefficient is small. Measurement accuracy and reliability can be realized.
  • FIG. 17, FIG. 18, FIG. 19, and FIG. 20 are schematic views illustrating the manufacturing process of the acceleration sensor 21.
  • a concave portion 28 is formed by shallow etching of the upper surface of an n-type silicon substrate (Ueno) 27 (FIG. 17 (a)).
  • p-type impurities such as B are ion-implanted into regions on the upper surface of the silicon substrate 27 where the frame 22, the movable members 23 and 24A to 24D are to be formed, and diffusion annealing is performed to diffuse p-type impurities into the surface layer of the silicon substrate 27.
  • the layer 12 is formed (FIG. 17B).
  • the diffusion depth of the diffusion layer 12 is controlled to be equal to the thickness of the beams 24A to 24D.
  • a coating 34 such as an oxide film or a nitride film is formed on the back surface of the silicon substrate 27, an n-type impurity such as P is ion-implanted into the surface layer of the diffusion layer 12 so that the piezoresistors Rxl to Rx2 , Ryl to Ry4 and Rzl to Rz4 are formed.
  • an insulating film 30 is formed on the diffusion layer 12, an opening is formed in the insulating film 30 at a position facing both ends of the resistance element region 13, and an A1 wiring 31 is formed on the insulating film 30 by a lift-off method or the like.
  • A1 wiring 31 is patterned and formed as shown in FIG. The thus formed A1 wiring 31 is connected to both ends of each resistance element region 13 and each electrode pad 29 (FIG. 18A).
  • a mask 35 made of a nitride film is formed on the back surface of the silicon substrate 27.
  • the mask 35 is formed so as to cover a region to be a silicon substrate portion of the frame 22 and a region to be a lower surface of the movable member 23 (FIG. 18B).
  • the insulating film 30 on the upper surface is removed by etching to expose the silicon substrate 27.
  • an etching solution is brought into contact with the lower surface of the silicon substrate 27 in a state where a reverse bias is applied between the diffusion layer 12 and the lower surface of the silicon substrate 27, and the silicon substrate is passed through the opening of the mask 35. 27 is etched from the lower surface side.
  • the diffusion layer 12 functions as an etching stop layer, and the etching is stopped at the pn junction surface between the silicon substrate 27 and the diffusion layer 12, so that the etching depth and the thickness of the beams 24A to 24D are accurately controlled. You can control.
  • This technique is known as ECE (Electro Chemical Etchstop).
  • ECE Electro Chemical Etchstop
  • the silicon substrate 27 is overlaid on the glass substrate 26, and the silicon substrate 27 and the glass substrate 26 are kept at a temperature of 300 to 400 ° C.
  • a voltage of 500 to 1000 volts is applied in between, and the silicon substrate 27 and the glass substrate 26 are bonded together by anodic bonding (FIG. 19 (b)).
  • the glass substrate 26 is cut into the frame portion and the weight 25, and the acceleration sensors 21 formed on the silicon substrate (wafer) 27 are cut one by one by dicing (FIG. 20).
  • FIG. 21 is a diagram showing the results of evaluating the temperature characteristics of the bridge output by constructing a full-bridge circuit as shown in FIGS. 11 to 13 using the semiconductor resistor element 11 of the present invention.
  • the horizontal axis shows the temperature of the full bridge circuit
  • the vertical axis shows the bridge output A OffsetX.
  • the temperature fluctuates only by 0.05 mVZV or less in the temperature range of ⁇ 30 ° C. to 85 ° C.
  • an acceleration sensor having excellent temperature characteristics without adding a complicated circuit is provided. Can be manufactured.
  • FIG. 22 is a diagram showing a result of evaluating a temperature characteristic of a bridge output ⁇ OffsetX in a conventional full bridge circuit using a diffusion resistor.
  • the conventional example as can be seen from FIG. 22, there is an output fluctuation exceeding 0.5 mVZV in the temperature range of ⁇ 30 ° C. to 85 ° C., and the output fluctuation is 10 times as large as that of the embodiment of the present invention. It turns out that there is.
  • the real In the embodiment only the output fluctuation of the bridge circuit is shown.
  • characteristics such as frequency characteristics can be kept constant.
  • FIG. 23 is a schematic plan view and a cross-sectional view showing a resistance element incorporated in a semiconductor circuit such as an MMIC.
  • the resistance element 41 is formed by forming a p-type diffusion layer 12 on the surface of a compound semiconductor substrate 42 such as GaAs by implanting p-type ions or the like, and implanting n-type ions inside the diffusion layer 12 by n-type ions or the like.
  • the resistance element region 13 of FIG. According to this embodiment, it becomes possible to form a resistance element having a small temperature coefficient force and small variation in a semiconductor integrated circuit by a diffusion method.
  • the force described in the case of the acceleration sensor and the semiconductor circuit is used.
  • the semiconductor resistance element according to the present invention is used for detecting pressure, angular velocity, temperature, and the like in addition to the acceleration sensor and the semiconductor circuit.
  • the present invention can also be used for manufacturing semiconductor devices such as semiconductor sensors and semiconductor actuators such as motors, mirrors, relays, and switches.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Sensors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

　ｎ型半導体基板１５の上にイオン注入によってｐ型の拡散層１２を形成し、拡散層１２の表面層にイオン注入によってｎ型の抵抗素子領域１３を形成する。ここで、半導体抵抗素子（拡散抵抗）の温度係数を小さくし、かつ、抵抗値のばらつきを小さくするためには、拡散層１２の表面不純物濃度を１.０×１０１８atoms/cm３以上８.０×１０１８atoms/cm３以下とするのが望ましい。また、抵抗素子領域１３の表面不純物濃度を１.０×１０１９atoms/cm３以上５.０×１０１９atoms/cm３以下とするのが望ましい。

Description

半導体抵抗素子及びその製造方法並びに半導体抵抗素子を用いた半 導体装置
技術分野
[0001] 本発明は、半導体抵抗素子及びその製造方法並びに半導体抵抗素子を用いた半 導体センサや半導体回路、半導体ァクチユエータ等の半導体装置に関する。
背景技術
[0002] 半導体基板上に回路を形成する際の抵抗成分として、あるいは応力計測用のピエ ゾ抵抗などとして、拡散抵抗が用いられることがある。しかし、拡散抵抗は、抵抗値の 温度係数が正で、し力も、その温度係数の大きいことが知られている。すなわち、従 来一般的に作製されている拡散抵抗は、温度が上昇すると抵抗値が増加し、逆に温 度が低下すると抵抗値が減少し、し力も、その増減の変化が大き力つた。
[0003] 図 1は従来の拡散抵抗における温度特性評価結果を示す図であって、横軸が拡散 抵抗の温度 T (°C)を表し、縦軸が拡散抵抗の抵抗値変化率 Δ R (T) /R(25)を表し ている。ここで、 R(25)は拡散抵抗の温度 Tが 25°Cのときの抵抗値、
AR(T) =R (T) -R(25)
であって、 R(T)は温度が T(°C)のときの抵抗値である。図 1によれば、拡散抵抗の温 度が室温（25°C)から 85°Cに昇温した場合には、拡散抵抗の抵抗値は約 15%増加 し、また、拡散抵抗の温度が室温（25°C)から— 30°Cに降温した場合には、拡散抵 抗の抵抗値は約 10%減少している。また、図 1からは、拡散抵抗が正の温度係数を 持っていることが分かる。
[0004] このような拡散抵抗では上記のように抵抗値の温度係数が大きいので、半導体回 路、半導体センサ、半導体ァクチユエータに代表される半導体装置に拡散抵抗を用 いた場合、発熱や周囲温度の変化によって拡散抵抗の抵抗値が変化し、回路の正 常な動作が妨げられたり、センサの計測値が変動したりするという問題があった。また 、温度変化による動作不良等の現象を回避するために、複雑な補正回路を設ける必 要があった。 [0005] 一方、温度変化による動作不良等の現象を回避するための方法としては、正の温 度係数を持つ拡散抵抗と、負の温度係数を持つポリシリコン抵抗とを組み合わせるこ とによって、両抵抗素子の温度係数を相殺させ、温度が変化しても抵抗値がほとんど 変化しないようにする方法がある（特許文献 1)。しかし、このような方法では、半導体 基板に集積化された回路の場合、異なる種類の抵抗素子を異なるプロセスによって 半導体基板に作り込まなければならな 、ので、抵抗素子の製造工程や構成が複雑 になり、製造コストがかさんだり、抵抗素子の特性のばらつきが大きくなつたりするとい う問題があった。さらに、年々厳しくなる半導体装置チップの寸法制限のため、このよ うな複数の抵抗体を搭載できな!/、場合も少なくな 、。
[0006] また、複数個の抵抗素子でフルブリッジ回路を構成することにより、互いの温度特 性を相殺させる方法も知られている（例えば、特許文献 2)。このようなフルブリッジ回 路で互 、の温度特性を相殺させ、そのブリッジ出力が温度によって変化しな 、ように するためには、理論的には、全ての抵抗素子の温度係数が完全に等しくなければな らない。し力しながら、実際には、各素子間には多かれ少なかれ温度係数のばらつき が存在しており、各素子の温度係数を完全に等しくすることは困難である。そのため 、複数個の抵抗素子を用いてフルブリッジ回路を組んだとしても、各抵抗素子どうし で温度特性が完全に相殺されず、特に、抵抗素子の温度係数が大きいと、フルブリ ッジ回路のブリッジ出力も温度によって大きく変化する問題があった。従って、このよ うなフルブリッジ回路を用いる場合でも、できるだけ温度係数が小さ 、抵抗素子を用 、ることが望まれる。
[0007] また、抵抗素子は、他の回路用素子と同様、電子回路や各種センサに用いられた ときに所望の特性や計測精度を得るためには、できるだけ抵抗値のばらつきが小さ いことが要求される。
[0008] 特許文献 1：特開 2001— 268944号公報
特許文献 2：特開 2002— 296293号公報
発明の開示
発明が解決しょうとする課題
[0009] 本発明は上記のような技術的課題に鑑みてなされたものであり、その第 1の目的と するところは、温度係数が小さぐかつ、抵抗値のばらつきの小さな半導体抵抗素子 を提供することにある。また、本発明の第 2の目的とするところは、負の温度係数を有 する半導体抵抗素子を提供することにある。
課題を解決するための手段
[0010] 本発明にかかる第 1の半導体抵抗素子は、第 1導電型の半導体領域の表面部分 に第 2導電型半導体カゝらなる抵抗素子領域を形成された半導体抵抗素子において、 前記第 1導電型の半導体領域の表面不純物濃度が 1.0 X 1018 atomS/Cm3以上 8.0 X 1018atoms/cm3以下であり、前記抵抗素子領域の表面不純物濃度が 1.0 X 1019 atoms/cm3以上 5.0 X 1019atoms/cm3以下であることを特徴として!/、る。
[0011] 本発明にかかる第 2の半導体抵抗素子は、第 1導電型の半導体領域を第 2導電型 の半導体領域の上に形成し、前記第 1導電型の半導体領域の表面部分に第 2導電 型半導体力もなる抵抗素子領域を形成された半導体抵抗素子において、前記第 1 導電型の半導体領域の表面不純物濃度が 1.0 X 1018atoms/cm3以上 8.0 X 1018 atoms/cm3以下であり、前記抵抗素子領域の表面不純物濃度が 1.0 X 1019 atoms/cm3以上 5.0 X 1019atoms/cm3以下であることを特徴として!/、る。
[0012] 本発明にかかる第 1及び第 2の半導体抵抗素子によれば、温度係数が小さぐかつ 、抵抗値のばらつきの小さな半導体抵抗素子を得ることができた。ここで、第 1導電型 の半導体領域の表面不純物濃度が 1.0 X 1018atoms/cm3以上 8.0 X 1018atoms/cm3 以下に限定されている理由は、第 1導電型の半導体領域の表面不純物濃度が 1.0 X 1018atoms/cm3よりも小さい場合には、温度係数が負で、かつ、大きくなるためであ る。また、第 1導電型の半導体領域の表面不純物濃度が 8.0 X 1018atOmS/cm3よりも 大きい場合には、抵抗値のばらつきが大きくなるためである。抵抗素子領域の表面 不純物濃度が 1.0 X 1019atoms/cm3以上 5.0 X 1019atoms/cm3以下に限定されてい る理由は、抵抗素子領域の表面不純物濃度が 1.0 X 1019atoms/cm3よりも小さい場 合には、抵抗値のばらつきが大きくなるためである。また、抵抗素子領域の表面不純 物濃度が 5.0 X 1019 atomS/Cm3よりも大きい場合には、結晶ダメージを多く作ってしま い、リーク電流が増大し易いためである。
[0013] 本発明の第 1及び第 2の半導体抵抗素子の実施態様では、前記第 1導電型の半導 体領域及び前記抵抗素子領域がいずれも不純物拡散層である。不純物拡散層は、 イオン注入や熱拡散によって不純物をドーピングし、必要に応じてその後拡散ァ- ールを行うことにより得ることができる。この実施態様では、抵抗素子層は不純物拡散 による拡散抵抗となっており、拡散抵抗の抵抗値のばらつきを小さくすると共に温度 係数を小さくすることができる。
[0014] 本発明にかかる第 1の半導体抵抗素子の製造方法は、不純物拡散プロセスにより 、表面不純物濃度が l.O X 1018atoms/cm3以上 8.0 X 1018atoms/cm3以下の第 1導 電型の半導体領域を形成する工程と、前記第 1導電型の半導体領域の表面部分に 、不純物拡散プロセスにより、表面不純物濃度が l.O X 1019atoms/cm3以上 5.0 X 10 19 atomS/Cm3以下の第 2導電型半導体力もなる抵抗素子領域を形成する工程とから なることを特徴としている。
[0015] また、本発明の第 2の半導体抵抗素子の製造方法は、不純物拡散プロセスにより、 表面不純物濃度が l.O X 1018atoms/cm3以上 8.0 X 1018atoms/cm3以下の第 1導電 型の半導体領域を、第 2導電型の半導体領域の上に形成する工程と、前記第 1導電 型の半導体領域の表面部分に、不純物拡散プロセスにより、表面不純物濃度が 1.0 X 1019atoms/cm3以上 5.0 X 1019atoms/cm3以下の第 2導電型半導体力もなる抵抗 素子領域を形成する工程とからなることを特徴としている。
[0016] 本発明の第 1及び第 2の半導体抵抗素子の製造方法によれば、温度係数が小さく 、かつ、抵抗値のばらつきの小さな拡散抵抗 (抵抗素子領域)を得ることができた。こ こで、第 1導電型の半導体領域の表面不純物濃度が l.O X 1018atoms/cm3以上 8.0 X 1018 atomS/Cm3以下に限定されている理由は、第 1導電型の半導体領域の表面不 純物濃度が l.O X 1018atoms/cm3よりも小さい場合には、温度係数が負で、かつ、大 きくなるためである。また、第 1導電型の半導体領域の表面不純物濃度が 8.0 X 1018 atoms/cm3よりも大きい場合には、抵抗値のばらつきが大きくなるためである。抵抗素 子領域の表面不純物濃度が l.O X 1019atoms/cm3以上 5.0 X 1019atoms/cm3以下に 限定されている理由は、抵抗素子領域の表面不純物濃度が l.O X 1019atoms/cm3よ りも小さい場合には、抵抗値のばらつきが大きくなるためである。また、抵抗素子領域 の表面不純物濃度が 5.0 X 1019atOmS/cm3よりも大きい場合には、結晶ダメージを多 く作ってしまい、リーク電流が増大し易いためである。なお、不純物拡散プロセスは、 イオン注入や熱拡散によって不純物をドーピングし、必要に応じてその後拡散ァ- ールを行うことにより行うことができる。
[0017] 本発明の半導体抵抗素子は、半導体センサ、半導体回路、半導体ァクチユエータ 等の半導体装置に用いることができ、それによつてそこで用いられて 、る回路等の温 度特性を安定させることができ、あるいは、センサ等の計測値の信頼性を向上させる ことができる。また、温度補正用の素子や回路を追加で設ける必要がないため、小型 で低コストな半導体装置を得ることができる。
[0018] 本発明の第 3の半導体抵抗素子は、不純物拡散プロセスにより形成された第 1導電 型の半導体領域の表面部分に、不純物拡散プロセスによって第 2導電型の半導体 カゝらなる抵抗素子領域を形成された半導体抵抗素子において、前記第 1導電型の半 導体領域の表面不純物濃度が l.O X 1018 atomS/Cm3よりも小さぐ前記抵抗素子領 域の表面不純物濃度が l.O X 1019atoms/cm3以上 5.0 X 1019atoms/cm3以下である ことを特徴としている。
[0019] 本発明の第 3の半導体素子によれば、負の温度係数を有する拡散抵抗を得ること ができた。ここで、第 1導電型の半導体領域の表面不純物濃度が 1.0 X 1018 atoms/cm3よりも小さい範囲に限定されている理由は、第 1導電型の半導体領域の表 面不純物濃度が l.O X 1018atoms/cm3以上であると、温度係数が正となる力もである 。抵抗素子領域の表面不純物濃度が l.O X 1019atoms/cm3以上 5.0 X 1019 atoms/cm3以下に限定されている理由は、抵抗素子領域の表面不純物濃度が 1.0 X 1019atoms/cm3よりも小さい場合には、抵抗値のばらつきが大きくなるためである。ま た、抵抗素子領域の表面不純物濃度が 5.0 X 1019atoms/cm3よりも大きい場合には、 結晶ダメージを多く作ってしま 、、リーク電流が増大し易 、ためである。
[0020] なお、本発明の以上説明した構成要素は、可能な限り任意に組み合わせることが できる。
図面の簡単な説明
[0021] [図 1]図 1は、従来の拡散抵抗における温度特性評価結果を示す図である。
[図 2]図 2は、本発明の実施例 1における第 1のタイプの半導体抵抗素子を示す概略 断面図である。
[図 3]図 3は、本発明の実施例 1における第 2のタイプの半導体抵抗素子を示す概略 断面図である。
[図 4]図 4は、本発明の実施例 1にかかる半導体抵抗素子の抵抗値変化率を示す図 である。
[図 5]図 5は、本発明の実施例 1にかかる半導体抵抗素子の抵抗値変化率を示す図 である。
[図 6]図 6は、本発明の実施例 1において、拡散層の表面不純物濃度を変化させなが ら抵抗値のばらつきを計測した結果を示す図である。
[図 7]図 7は、本発明の実施例 1において、抵抗素子領域の表面不純物濃度を変化 させながら抵抗値のばらつきを計測した結果を示す図である。
[図 8]図 8は、本発明の実施例 1において、拡散層の表面不純物濃度を 1017 atoms/cm3のオーダーとした場合の抵抗値変化率を示す図である。
[図 9]図 9は、本発明の実施例 2にかかる加速度センサの平面図である。
[図 10]図 10は、同上の加速度センサの断面図である。
[図 11]図 11は、 X軸方向の加速度を検出するための X軸方向加速度検出回路を示 す回路図である。
[図 12]図 12は、 Y軸方向の加速度を検出するための Y軸方向加速度検出回路を示 す回路図である。
[図 13]図 13は、 Z軸方向の加速度を検出するための Z軸方向加速度検出回路を示 す回路図である。
[図 14]図 14は、加速度センサに X軸方向の加速度が働 、て 、る状態を示す概略図 である。
[図 15]図 15は、図 14の一部を拡大して示す概略図である。
[図 16]図 16は、加速度センサに Z方向の加速度が働いている状態を示す概略図で ある。
圆 17]図 17 (a)及び図 17 (b)は、本発明にかかる加速度センサの製造工程を説明 する概略図である。 [図 18]図 18 (a)及び図 18 (b)は、図 17に示した工程の後の工程を説明する概略図 である。
[図 19]図 19 (a)及び図 19 (b)は、図 18に示した工程の後の工程を説明する概略図 である。
[図 20]図 20は、図 19に示した工程の後の工程を説明する概略図である。
[図 21]図 21は、本発明にかかる半導体抵抗素子を用いて構成したフルブリッジ回路 における、フルブリッジ出力の温度特性を評価した結果を示す図である。
[図 22]図 22は、従来の拡散抵抗を用いたフルブリッジ回路における、フルブリッジ出 力の温度特性を評価した結果を示す図である。
[図 23]図 23は、半導体回路に組み込まれた抵抗素子を示す概略平面図及び断面 図である。
符号の説明
[0022] 11 半導体抵抗素子
12 拡散層
13 抵抗素子領域
14 半導体抵抗素子
15 半導体基板
21 加速度センサ
22 フレーム
23 可動部材
24A、 24B、 24C、 24D ビーム
25 重り
26 ガラス基板
27 シリコン基板
29 電極パッド
31 A環己線
発明を実施するための最良の形態
[0023] 以下、本発明の実施例を図面に従って詳細に説明する。ただし、本発明は、以下 の実施例に限定されるものでないことは勿論である。
実施例 1
[0024] 図 2は本発明の一実施例における第 1のタイプの半導体抵抗素子 11を示す概略 断面図である。この半導体抵抗素子 11は、基板 (半導体基板に限らない。；図示せ ず)の上に形成された第 1の導電型の拡散層 12と、拡散層 12の表面部分に形成さ れた第 2の導電型の抵抗素子領域 13とから構成されている。拡散層 12は、不純物 拡散プロセスによって形成されている。すなわち、基板の上に形成された半導体層に 、イオン注入によって第 1の導電型の不純物を打ち込み、ついで拡散ァニールを行 つて結晶ダメージを除去する。あるいは、熱拡散法によってもよい。抵抗素子領域 13 も不純物拡散プロセスにより形成されている。すなわち、マスクの開口を通して拡散 層 12の所定領域にイオン注入で第 2の導電型の不純物を打ち込み、ついで拡散ァ ニールを行って結晶ダメージを除去する。あるいは、熱拡散法によってもよい。
[0025] 図 3は本発明の一実施例における第 2のタイプの半導体抵抗素子 14を示す概略 断面図である。この半導体抵抗素子 14は、第 2導電型の半導体基板 (ウェハ） 15の 上面に形成された第 1の導電型の拡散層 12と、拡散層 12の表面部分に形成された 第 2の導電型の抵抗素子領域 13とから構成されている。拡散層 12は、不純物拡散 プロセスによって形成されている。すなわち、半導体基板 15の表面部分にイオン注 入によって第 1の導電型の不純物を打ち込み、ついで拡散ァニールを行って結晶ダ メージを除去する。抵抗素子領域 13も不純物拡散プロセスにより形成されている。す なわち、マスクの開口を通して拡散層 12の所定領域にイオン注入で第 2の導電型の 不純物を打ち込み、ついで拡散ァニールを行って結晶ダメージを除去する。あるい は、拡散層 12と抵抗素子領域 13のいずれも、熱拡散法によってもよい。
[0026] 上記第 2のタイプの半導体抵抗素子 14の場合について製造工程を具体的に説明 する。まず、 p型シリコン基板等の p型の半導体基板 (ウエノ、） 15を用意し、このシリコ ン基板 15に P (リン）等の n型不純物をイオン注入する。このイオン注入プロセスにお いては、原料ガスとして PHを用い、 10〜200ke Vのエネルギーで Pを打ち込んだ。
3
このときエネルギーが lOkeV以下ではビーム量がとれず、 200keV以上では、打ち 込み深さが深くなり過ぎて表面における不純物濃度が低下し結晶欠陥ができ易いの で、 10〜200keVとした。
[0027] ついで、半導体基板 15を電気炉に入れ、 N、 O、 H、 HC1、希ガス又はこれらの
2 2 2
混合ガス中にぉ 、て 500〜1300°Cのァニール温度で拡散ァニールを行った。 Ύ二 ール温度は 500°C以下では、十分に拡散ァニールを行えず、 1300°C以上ではシリ コン基板 15に熱ダメージを与えるので、ァニール温度は 500〜1300°Cの範囲とした
[0028] こうしてシリコン基板 15の上面に n型の拡散層 12が形成されたら、拡散層 12の上 面をマスクで覆って所定領域でマスクを開口させる。ついで、マスクの開口を通して 拡散層 12の表面に B (ボロン)等の p型不純物をイオン注入する。このイオン注入プロ セスにおいては、原料ガスとして B Hや BFを用い、 10〜200keVのエネルギーで
2 3 3
Bを打ち込んだ。
[0029] 再び半導体基板 15を電気炉に入れ、 N、 O、 H、 HC1、希ガス又はこれらの混合
2 2 2
ガス中にお 、て 500〜 1300°Cのァニール温度で拡散ァニールを行った。この後、 拡散層 12からマスクを除去すると、拡散層 12の所定領域に p型の抵抗素子領域 13 が形成され、半導体抵抗素子 14が作製された。
[0030] 図 4は上記のようにして製造された半導体抵抗素子の抵抗値変化率を示す図であ つて、横軸が温度 Tを示し、縦軸が抵抗値変化率 A R (T) ZR (25)を示している。こ こでは、 p型半導体領域である抵抗素子領域 13の表面不純物濃度を 3.0 X 1019 atoms/cm3に固定し、 n型半導体領域である拡散層 12の表面不純物濃度を 1.0 X 10 18atoms/cm3 (カーブ A1)、 2.3 X 1018atoms/cm3 (カーブ A2)、 4.0 X 1018atoms/cm3 (カーブ A3)、 8.0 X 1018atoms/cm3 (カーブ A4)と変化させた。
[0031] 図 4から分力るように、拡散層 12の表面不純物濃度を 1.0 X 1018atoms/cm3 (カー ブ A1)力も増カロさせて 、くに従って、抵抗値変化率を表すカーブの傾きが次第に小 さくなつてゆき、表面不純物濃度が 8.0 X 1018atoms/cm3 (カーブ A4)になると負の温 度特性を示す。しかし、拡散層 12の表面不純物濃度が 1.0 X 1018atoms/cm3〜8.0 X 1018atoms/cm3の範囲では、いずれも— 30°C〜85°Cの温度範囲で 5%以下という 小さな温度変化率を示す。特に、拡散層 12の表面不純物濃度が 4.0 X 1018 atoms/cm3の近辺では、温度係数は極めて小さくなつて 、る。 [0032] また、図 5も半導体抵抗素子の抵抗値変化率を示す図であって、横軸が温度 Tを 示し、縦軸が抵抗値変化率 AR(T) ZR(25)を示している。ここでは、 n型半導体領 域である拡散層 12の表面不純物濃度を 2.3 X 1018atOmS/cm3に固定し、 p型半導体 領域である抵抗素子領域 13の表面不純物濃度を 1.0 X 1019atoms/cm3 (カーブ B1) 、 2.4 X 1019atoms/cm3 (カーブ B2)、 3.0 X 1019atoms/cm3 (カーブ B3)、 3.4 X 1019 atoms/cm3 (カーブ B4)、 5.0 X 1019atoms/cm3 (カーブ B5)と変化させた。
[0033] 図 5から分力るように、抵抗素子領域 13の表面不純物濃度を 5.0 X 1019atoms/cm3
(カーブ B5)から減少させて ヽくに従って、抵抗値変化率を表すカーブの傾きが次第 に小さくなつてゆき、表面不純物濃度が l.O X 1019atoms/cm3 (カーブ B1)になると負 の温度特性を示す。しかし、抵抗素子領域 13の表面不純物濃度が 1.0 X 1019 atoms/cm3〜5.0 X 1019atoms/cm3の範囲では、いずれも— 30。C〜85。Cの温度範 囲で 10%以下という小さな温度係数を示し、特に 25°Cよりも高温側では、 5%以下に 納まっている。
[0034] 図 6は拡散層 12の表面不純物濃度を変化させながら、抵抗値のばらつきを計測し た結果を示す図である。ここで、抵抗素子領域 13の表面不純物濃度は、 3.0 X 1019 atoms/cm3とし、拡散層 12の表面不純物濃度を 0.1 X 1019atoms/cm3〜： LO X 1019 atoms/cm3の範囲で変化させた。図 6から分力るように、拡散層 12の表面不純物濃度 力 S8.0 X 1018atoms/cm3を超えると、抵抗素子領域 13の抵抗値のばらつきは急激に 大きくなる。これは拡散層 12の表面不純物濃度と抵抗素子領域 13の表面不純物濃 度との差が小さくなるため、抵抗の形成具合が不安定 (抵抗素子領域 13と不純物濃 度が反転しないぎりぎりの濃度差）になり、抵抗値のばらつきが大きくなるためである と考えられる。
[0035] また、図 7は抵抗素子領域 13の表面不純物濃度を変化させながら、抵抗値のばら つきを計測した結果を示す図である。ここで、拡散層 12の表面不純物濃度は、 2.3 X 1018atoms/cm3とし、抵抗素子領域 13の表面不純物濃度を 5.0 X 1019atoms/cm3以 下の範囲で変化させた。図 7から分かるように、抵抗素子領域 13の表面不純物濃度 力 S l.O X 1019atoms/cm3よりも小さくなると、抵抗素子領域 13の抵抗値のばらつきは 急激に大きくなる。これは抵抗素子領域 13の表面不純物濃度と拡散層 12の表面不 純物濃度との差が小さくなるため、抵抗の形成具合が不安定 (拡散層 12と不純物濃 度が反転しないぎりぎりの濃度差）になり、抵抗値のばらつきが大きくなるためである と考えられる。
[0036] また、図 8は拡散層 12の表面不純物濃度を 1017atoms/cm3のオーダーとした場合 の抵抗値変化率を示す図である。ここに示したように、拡散層 12の表面不純物濃度 力 S l.O X 1018atOmS/cm3よりも小さくなると、抵抗素子領域 13の抵抗値は負の温度係 数となり、し力も、その抵抗値変化率が大きくなる。
[0037] 以上より、本実施例の半導体抵抗素子においては、抵抗素子領域 13における抵 抗値の温度係数を小さくし、かつ、拡散層 12や抵抗素子領域 13における不純物濃 度のばらつきによる抵抗値のばらつきも小さくするためには、拡散層 12 (第 1導電型 の半導体領域）の表面不純物濃度を、 1.0 X 1018atoms/cm3〜8.0 X 1018atoms/cm3 とし、かつ、抵抗素子領域 13の表面不純物濃度を l .O X 1019atoms/cm3〜5.0 X 101 9atoms/cm3とすればよ!、ことが分かる。
[0038] すなわち、拡散層 12の表面不純物濃度が l.O X 1018atoms/cm3よりも小さい場合 には、図 8から分力るように、抵抗素子領域 13の温度係数は負となり、かつ、その抵 抗値変化率が大きくなる。また、拡散層 12の表面不純物濃度が 8.0 X 1018atOmS/cm 3よりも大きくなると、図 6から分力るように、抵抗素子領域 13の抵抗値のばらつきが大 きくなる。また、抵抗素子領域 13の表面不純物濃度が l.O X 1019atoms/cm3よりも小 さくなると、図 7から分力るように、抵抗素子領域 13の抵抗値のばらつきが大きくなる 。また、抵抗素子領域 13の表面不純物濃度が 5.0 X 1019atoms/cm3よりも大きくなる と、結晶ダメージを多く作ってしまい、リーク電流が増大し易くなると共に、不純物の 注入量が多くなる分注入時間が長くなり、製品のコストアップにつながるという不都合 がある。
[0039] よって、本実施例の半導体抵抗素子においては、拡散層 12の表面不純物濃度を 、 l.O X 1018atoms/cm3〜8.0 X 1018atoms/cm3とし、かつ、抵抗素子領域 13の表面 不純物濃度を l.O X 1019atoms/cm3〜5.0 X 1019atoms/cm3とすることにより、温度変 化に対する安定性の高い拡散抵抗を実現することができる。
[0040] 次に、拡散層 12の（第 1導電型の半導体領域)の表面不純物濃度を、 1.0 X 1018 atoms/cm3よりも小さくした場合には、図 8に示したように、負の温度係数を示す拡散 抵抗が得られた。し力も、拡散層 12の表面不純物濃度を 8.0 X 1018atoms/cm3よりも 大きくして負の温度係数を得た場合のように抵抗値のばらつきが大きくなることもない 。よって、このような負の温度係数を有する拡散抵抗 (半導体抵抗素子)を正の温度 抵抗を有する拡散抵抗と組み合わせることにより、同一プロセスによって正負の温度 特性を有する拡散抵抗を作製することが可能になり、温度補償回路などの作製も容 易に行える。
実施例 2
[0041] 次に、上記のような半導体抵抗素子を用いた加速度センサの実施例を説明する。
図 9は加速度センサ 21の平面図、図 10は加速度センサ 21の断面図である。加速度 センサ 21においては、フレーム 22 (静止部材）の中央部に可動部材 23が位置して おり、フレーム 22と可動部材 23とは可撓性を有する 4本のビーム（梁） 24A、 24B、 2 4C、 24Dによってつながれてている。可動部材 23は、ビーム 24A〜24Dによってフ レーム 22に支持されており、その下面には重り 25が設けられている。加速度センサ 2 1は、ガラス基板 26とシリコン基板 27との 2層構造となっている。フレーム 22はガラス 基板 26及びシリコン基板 27の 2層によって構成され、可動部材 23及びビーム 24A 〜24Dはシリコン基板 27によって形成され、重り 25はガラス基板 26の一部をフレー ム部分から分離させることによって形成されて ヽる。
[0042] 4本のビーム 24A〜24Dは可動部材 23の上面と平行な平面内で十字状に配置さ れており、一対のビーム 24A、 24Cに平行な方向を X軸方向といい、他の一対のビ ーム 24B、 24Dに平行な方向を Y方向といい、これらのビーム 24A〜24Dに垂直な 方向を Z軸方向というものとする。 X軸方向に延びた一方のビーム 24Aの上面には、 本発明にカゝかる半導体抵抗素子カゝらなるピエゾ抵抗 Rxl、 Rx2、 Rzl、 Rz2が埋め 込まれている。ここで、ピエゾ抵抗 Rxlと Rzlはビーム 24Aのフレーム側の端部にお V、て並列に配置されており、ピエゾ抵抗 Rx2と Rz2はビーム 24Aの可動部材側の端 部において並列に配置されている。同様に、 X軸方向に延びた他方のビーム 24Cの 上面には、本発明にカゝかる半導体素子カゝらなるピエゾ抵抗 Rx3、 Rx4、 Rz3、 Rz4が 埋め込まれて 、る。ピエゾ抵抗 Rx3と Rz3はビーム 24Cの可動部材側の端部にお!ヽ て並列に配置されており、ピエゾ抵抗 Rx4と Rz4はビーム 24Cのフレーム側の端部 において並列に配置されている。また、 Y軸方向に延びた一方のビーム 24Bの上面 には、本発明にかかる半導体抵抗素子カゝらなるピエゾ抵抗 Ryl、 Ry2が埋め込まれ ており、ピエゾ抵抗 Rylはビーム 24Bのフレーム側の端部に配置されており、ピエゾ 抵抗 Ry2はビーム 24Bの可動部材側の端部に配置されている。同様に、 Y軸方向に 延びた他方のビーム 24Dの上面には、本発明に力かる半導体抵抗素子力もなるピ ェゾ抵抗 Ry3、 Ry4が埋め込まれており、ピエゾ抵抗 Ry3はビーム 24Dのフレーム 側の端部に配置されており、ピエゾ抵抗 Ry4はビーム 24Dの可動部材側の端部に 配置されている。
[0043] また、シリコン基板 27の上面は周囲を残して浅くエッチングすることによって凹部 28 が設けられており、凹部 28の外周部分には複数の電極パッド 29が設けられている。 フレーム 22、可動部材 23及びビーム 24A〜24Dの上面は絶縁膜 30によって覆わ れており、各ピエゾ抵抗 Rxl〜Rx4、 Ryl〜Ry4、 1¾1〜1¾4及び電極パッド29は 絶縁膜 30の上に形成された A1配線 31によって図 9に示すように接続されて!、る。
[0044] 図 11は X軸方向の加速度を検出するための X軸方向加速度検出回路を示しており 、ビーム 24A及び 24Cの上に形成されたピエゾ抵抗 Rxl、 Rx2、 Rx3、 Rx4は、図 1 1に示すようにしてフルブリッジ回路を構成されている。すなわち、ピエゾ抵抗 Rxl及 び Rx4が直列に接続された枝とピエゾ抵抗 Rx2及び Rx3が直列に接続された枝とが 並列に接続されてフルブリッジ回路が構成されており、フルブリッジ回路の両端には 電源 32から電圧が印加されるようになっている。従って、電位差計 33Xによって計測 されるピエゾ抵抗 Rxl及び Rx4の中点の電位とピエゾ抵抗 Rx2及び Rx3の中点の 電位との差 Vxは、次の数式（1)で表わされる。ただし、 Voは電源 32の出力電圧であ り、各ピエゾ抵抗 Rxl、 Rx2、 Rx3、 Rx4の抵抗値は、同じ記号を用いて表わしてい る（以下、同様)。
[数 1]
Rx4 Rx3
V x = (- -) Vo '数式 (
Rxl + Rx4 Rx2 + Rx3 [0045] 同様に、図 12は Y軸方向の加速度を検出するための Y軸方向加速度検出回路を 示しており、ビーム 24Β及び 24Dの上に形成されたピエゾ抵抗 Ryl、 Ry2、 Ry3、 Ry 4は、図 12に示すようにしてフルブリッジ回路を構成されている。よって、この回路で も、電位差計 33Yによって計測されるピエゾ抵抗 Ryl及び Ry4の中点の電位とピエ ゾ抵抗 Ry2及び Ry3の中点の電位との差 Vyは、次の数式（2)で表わされる。
[数 2]
Ry4 Ry3
V y = (- -) Vo '数式 ( 2 )
Ryl + R y4 Ry2 + R y3
[0046] また、図 13は Z軸方向の加速度を検出するための Z軸方向加速度検出回路を示し ており、ビーム 24A及び 24Cの上に形成されたピエゾ抵抗 Rzl、 Rz2、 Rz3、 Rz4は 、図 13に示すようにしてフルブリッジ回路を構成されている。すなわち、ピエゾ抵抗 R z 1及び Rz3が直列に接続された枝とピエゾ抵抗 Rz2及び Rz4が直列に接続された 枝とが並列に接続されてフルブリッジ回路が構成されており、フルブリッジ回路の両 端には電源 32から電圧が印加されるようになっている。従って、電位差計 33Zによつ て計測されるピエゾ抵抗 Rzl及び Rz3の中点の電位とピエゾ抵抗 Rz2及び Rz4の中 点の電位との差 Vzは、次の数式（3)で表わされる。
[数 3]
V z = (―- -) Vo …数式 （3 )
R z2+ R z4 R zl + Rz3
[0047] 図 14は加速度センサ 21に X軸方向の加速度が働いている場合を表わしており、図 15はそのビーム 24A、 24Cの部分を拡大して表わしている。このように、加速度セン サ 21に X方向の加速度が働いたとすると、重り 25は慣性力によって— X方向に引か れる。よって、ビーム 24A、 24Cはいずれも図 14に示すように S字状に湾曲する。こ のとき、図 15に表わしているように、ピエゾ抵抗 Rxl、 Rx3が延びて引張応力を受け 、その抵抗値が増加する。また、ピエゾ抵抗 Rx2、 Rx4が縮んで圧縮応力を受け、そ の抵抗値が減少する。よって、 X軸方向加速度検出回路においては、ビーム 24A、 2 4Cの曲力^の大きさに応じてピエゾ抵抗 Rxl及び Rx4間の電位が下がり、ピエゾ抵 抗 Rx2及び Rx3間の電位が上がり、図 11又は数式（1)から分力るように、電位差計 3 3Xで加速度の大きさに応じた電位差が計測される。
[0048] また、 X方向に加速度が働いている場合には、図 15に表わしているように、ピエゾ 抵抗 Rzl、 Rz3が引張応力を受けて抵抗値が増加し、ピエゾ抵抗 Rz2、 Rz4が圧縮 応力を受けて抵抗値が減少する。よって、 Z軸方向加速度検出回路においては、ビ ーム 24A、 24Cが変形してもピエゾ抵抗 Rzlと Rz3は同じように抵抗値が増加するの で両者の間の電位は変化せず、ピエゾ抵抗 Rz2及び Rz4は同じように抵抗値が減少 するので両者の間の電位は変化せず、従って、図 13又は数式（3)から分力るように、 電位差計 33Zでは電位差は検出されない。よって、 X方向の加速度は、 Z軸方向加 速度検出回路によっては検知されない。さらに、 Y軸方向のビーム 24B、 24Dは捻れ るだけであるから、そのピエゾ抵抗 Ryl〜Ry4は同じように抵抗値が変化するに過ぎ ず、図 12又は数式（12)力も分力るように、 Y軸方向加速度検出回路では X方向の加 速度は検出されない。
[0049] 加速度センサ 21に Y軸方向の加速度が働いた場合も、上記の場合と同様にして Y 軸方向加速度検出回路によって Y方向の加速度が検出される。一方、 Y方向の加速 度が働いてもビーム 24A、 24Cは捻れるだけであるので、 X軸方向加速度検出回路 でも Z軸方向加速度検出回路でも Y方向の加速度は検出されな!/ヽ。
[0050] 次に、図 16に示すように、 Z方向に加速度が働いている場合を考えると、重り 25は —Z方向に変位する。このとき、各ビーム 24A〜24Dは図 16に示すように変形する ので、ピエゾ抵抗 Rxl、 Rx4、 Ryl、 Ry4、 Rzl、 Rz4が圧縮応力を受けて抵抗値が 下がり、ピエゾ抵抗 Rx2、 Rx3、 Ry2、 Ry3、 Rz2、 Rz3が引張応力を受けて抵抗値 が上がる。よって、 Z軸方向加速度検出回路においては、ピエゾ抵抗 Rzl及び Rz3 間の電位が上がり、ピエゾ抵抗 Rz2及び Rz4間の電位が下がり、図 13又は数式（3) から分かるように、電位差計 33Zにより Z方向の加速度の大きさに応じた電位差が検 出される。また、 Z軸方向の加速度が働いている場合には、 X方向加速度検出回路 では、ピエゾ抵抗 Rxl及び Rx4間の電位が変化せず、ピエゾ抵抗 Rx2及び Rx3間 の電位も変化しないので、 Z方向の加速度は X軸方向加速度検出回路では検出され ない。同様に、 Y方向加速度検出回路では、ピエゾ抵抗 Ryl及び Ry4間の電位が変 化せず、ピエゾ抵抗 Ry2及び Ry3間の電位も変化しないので、 Z方向の加速度は Y 軸方向加速度検出回路では検出されない。
[0051] 以上説明したように、力かる加速度センサ 21によれば、 X軸方向の加速度、 Y軸方 向の加速度及び Z軸方向の加速度をそれぞれ X軸方向加速度検出回路、 Y軸方向 加速度検出回路、 Z軸方向加速度検出回路によってそれぞれ独立して計測すること ができる。し力も、各ピエゾ抵抗として本発明にかかる半導体抵抗素子を用いている ので、各ピエゾ抵抗の抵抗値の温度変化が小さぐしカゝも、抵抗値やその温度係数 のばらつきも小さく、高 、計測精度と信頼性を実現することができる。
[0052] 図 17、図 18、図 19及び図 20は上記加速度センサ 21の製造工程を説明する概略 図である。以下、図 17〜図 20に従って、加速度センサ 21の製造工程を説明する。ま ず、 n型シリコン基板 (ウエノ、） 27の上面を浅くエッチングして凹部 28を形成する（図 1 7 (a) )。ついで、シリコン基板 27の上面のうちフレーム 22、可動部材 23及び 24A〜 24Dとなる領域に B等の p型不純物をイオン注入し、拡散ァニールを施してシリコン 基板 27の表面層に p型の拡散層 12を形成する（図 17 (b) )。この拡散層 12の拡散深 さは、ビーム 24A〜24Dの厚みと等しくなるように制御される。
[0053] このシリコン基板 27の裏面に酸ィ匕膜や窒化膜等の被覆 34を形成した後、拡散層 1 2の表面層に P等の n型不純物をイオン注入してピエゾ抵抗 Rxl〜Rx2、 Ryl〜Ry4 、 Rzl〜Rz4となる n型の抵抗素子領域 13を形成する。さらに、拡散層 12の上に絶 縁膜 30を形成し、抵抗素子領域 13の両端に対向する位置で絶縁膜 30に開口をあ け、リフトオフ法等によって絶縁膜 30の上に A1配線 31を形成すると共に図 9のように A1配線 31をパターユングする。こうして形成された A1配線 31は各抵抗素子領域 13 の両端と各電極パッド 29に接続されて 、る（図 18 (a) )。
[0054] ついで、シリコン基板 27を裏面研磨してシリコン基板 27の厚みを薄くした後、シリコ ン基板 27の裏面に窒化膜からなるマスク 35を形成する。マスク 35は、フレーム 22の シリコン基板部分になる領域と可動部材 23の下面になる領域を覆うように形成される (図 18 (b) )。また、フレーム 22、可動部材 23及びビーム 24A〜24D以外の領域に おいては、上面の絶縁膜 30をエッチング除去してシリコン基板 27を露出させておく。 [0055] この後、拡散層 12とシリコン基板 27の下面との間に逆バイアスとなるように電圧を 印加した状態でシリコン基板 27の下面にエッチング液を接触させ、マスク 35の開口 を通してシリコン基板 27を下面側からエッチングする。このとき拡散層 12はエツチン グストップ層として働き、エッチングはシリコン基板 27と拡散層 12の間の pn接合面で 停止させられるので、エッチング深さひ 、てはビーム 24A〜24Dの厚みを精度よく制 御することができる。この技法は、 ECE (Electro Chemical Etchstop)として知られてい るものである。この場合に、ビーム 24A〜24Dとなる領域では pn接合面でエッチング が停止する力 ビーム 24A〜24D以外の領域ではシリコン基板 27を上下に貫通して 開口される。また、シリコン基板 27のエッチング異方性により、可動部材 23の側面及 びフレーム 22の内周面には傾斜が施される（図 19 (a) )。
[0056] シリコン基板 27の下面のマスク 35を除いた後、このシリコン基板 27をガラス基板 26 の上に重ね、 300〜400°Cの温度に保った状態でシリコン基板 27とガラス基板 26と の間に 500〜1000ボルトの電圧を印加し、陽極接合によってシリコン基板 27とガラ ス基板 26を一体に貼り合わせる（図 19 (b) )。最後に、ガラス基板 26をフレーム部分 と重り 25とに切り離すと共に、シリコン基板 (ウェハ） 27上に複数個作製された加速度 センサ 21をダイシングによって 1つずつ切り離す（図 20)。
[0057] 図 21は本発明に力かる半導体抵抗素子 11を用いて図 11〜図 13のようなフルブリ ッジ回路を組み、そのブリッジ出力の温度特性を評価した結果を示す図である。図 2 1では横軸にフルブリッジ回路の温度をとり、縦軸にブリッジ出力 A OffsetXを示して いる。図 21によれば、このフルブリッジ回路では、—30°C〜85°Cの温度範囲におい て、 0.05mVZV以下しか温度変動がないことがわかる。このように本発明の半導体 抵抗素子を用 、てフルブリッジ回路を組めば、温度変化に対して安定して信号検出 をできることから、複雑な回路を付加することなぐ温度特性にすぐれた加速度センサ を製作することができる。
[0058] 一方、図 22は従来の拡散抵抗を用いたフルブリッジ回路におけるブリッジ出力 Δ OffsetXの温度特性を評価した結果を示す図である。従来例においては、図 22から 見てとれるように、—30°C〜85°Cの温度範囲で 0.5mVZVを超える出力変動があり 、本発明実施例の場合と比較して 10倍の出力変動があることがわかる。なお、本実 施例ではブリッジ回路の出力変動についてのみ示したが、抵抗素子の温度係数が 小さくできるために、周波数特性などの特性も一定に保つことができる。
実施例 3
[0059] 図 23は MMIC等の半導体回路に組み込まれた抵抗素子を示す概略平面図及び 断面図である。この抵抗素子 41は、 GaAs等の化合物半導体基板 42の表面に p型ィ オンの注入等によって p型の拡散層 12を形成し、拡散層 12の内部に n型イオンの注 入等によって n型の抵抗素子領域 13を設けたものである。この実施例によれば、半 導体集積回路内に拡散法によって温度係数力 、さぐばらつきの小さな抵抗素子を 作り込むことが可能になる。
[0060] なお、上記実施例においては、加速度センサと半導体回路の場合について述べた 力 本発明にかかる半導体抵抗素子は加速度センサや半導体回路以外にも、圧力 、角速度、温度等を検出するための半導体センサや、モーター、ミラー、リレー、スィ ツチ等の半導体ァクチユエータに代表される半導体装置を作製する場合にも用いる ことができる。

Claims

請求の範囲
[1] 第 1導電型の半導体領域の表面部分に第 2導電型半導体からなる抵抗素子領域を 形成された半導体抵抗素子において、
前記第 1導電型の半導体領域の表面不純物濃度が 1.0 X 1018 atomS/Cm3以上 8.0
X 1018atoms/cm3以下であり、前記抵抗素子領域の表面不純物濃度が 1.0 X 1019 atoms/cm3以上 5.0 X 1019atoms/cm3以下であることを特徴とする半導体抵抗素子。
[2] 第 1導電型の半導体領域を第 2導電型の半導体領域の上に形成し、前記第 1導電型 の半導体領域の表面部分に第 2導電型半導体からなる抵抗素子領域を形成された 半導体抵抗素子において、
前記第 1導電型の半導体領域の表面不純物濃度が 1.0 X 1018 atomS/Cm3以上 8.0
X 1018atoms/cm3以下であり、前記抵抗素子領域の表面不純物濃度が 1.0 X 1019 atoms/cm3以上 5.0 X 1019atoms/cm3以下であることを特徴とする半導体抵抗素子。
[3] 前記第 1導電型の半導体領域及び前記抵抗素子領域は、 Vヽずれも不純物拡散層で あることを特徴とする、請求項 1又は 2に記載の半導体抵抗素子。
[4] 不純物拡散プロセスにより、表面不純物濃度が 1.0 X 1018atoms/cm3以上 8.0 X 1018 atoms/cm3以下の第 1導電型の半導体領域を形成する工程と、
前記第 1導電型の半導体領域の表面部分に、不純物拡散プロセスにより、表面不 純物濃度が 1.0 X 1019atoms/cm3以上 5.0 X 1019atoms/cm3以下の第 2導電型半導 体からなる抵抗素子領域を形成する工程と、
からなる半導体抵抗素子の製造方法。
[5] 不純物拡散プロセスにより、表面不純物濃度が 1.0 X 1018atoms/cm3以上 8.0 X 1018 atoms/cm3以下の第 1導電型の半導体領域を、第 2導電型の半導体領域の上に形成 する工程と、
前記第 1導電型の半導体領域の表面部分に、不純物拡散プロセスにより、表面不 純物濃度が 1.0 X 1019atoms/cm3以上 5.0 X 1019atoms/cm3以下の第 2導電型半導 体からなる抵抗素子領域を形成する工程と、
からなる半導体抵抗素子の製造方法。
[6] 請求項 1又は 2に記載の半導体抵抗素子を備えた半導体装置。
[7] 測定対象となる物理量の変化に応じて変位する可動部材と、静止部材と、前記可動 部材を前記静止部材に支持させるための弾性支持部と、前記弾性支持部材の変形 量を計測するための計測手段とを備えた半導体センサにおいて、
前記計測手段を請求項 1又は 2に記載の半導体抵抗素子により形成した半導体セ ンサ。
[8] 半導体基板の表面に、請求項 1又は 2に記載の半導体抵抗素子を埋め込まれた半 導体回路。
[9] 不純物拡散プロセスによって形成された第 1導電型の半導体領域の表面部分に、不 純物拡散プロセスによって第 2導電型の半導体からなる抵抗素子領域を形成された 半導体抵抗素子において、
前記第 1導電型の半導体領域の表面不純物濃度が 1.0 X 1018 atomS/Cm3よりも小 さぐ前記抵抗素子領域の表面不純物濃度が l .O X 1019atoms/cm3以上 5.0 X 1019 atoms/cm3以下であることを特徴とする半導体抵抗素子。
PCT/JP2005/009256 2004-05-21 2005-05-20 半導体抵抗素子及びその製造方法並びに半導体抵抗素子を用いた半導体装置 Ceased WO2005114725A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004152607A JP2005333093A (ja) 2004-05-21 2004-05-21 半導体抵抗素子及びその製造方法並びに半導体抵抗素子を用いた半導体装置
JP2004-152607 2004-05-21

Publications (1)

Publication Number Publication Date
WO2005114725A1 true WO2005114725A1 (ja) 2005-12-01

Family

ID=35428617

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/009256 Ceased WO2005114725A1 (ja) 2004-05-21 2005-05-20 半導体抵抗素子及びその製造方法並びに半導体抵抗素子を用いた半導体装置

Country Status (3)

Country Link
JP (1) JP2005333093A (ja)
TW (1) TW200610155A (ja)
WO (1) WO2005114725A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5649478B2 (ja) * 2011-02-16 2015-01-07 三菱電機株式会社 半導体装置及びその試験方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5896761A (ja) * 1981-12-03 1983-06-08 Matsushita Electronics Corp イオン注入抵抗およびその製造方法
JPH01235366A (ja) * 1988-03-16 1989-09-20 Oki Electric Ind Co Ltd 半導体抵抗素子
JP2002243759A (ja) * 2001-02-13 2002-08-28 Hokuriku Electric Ind Co Ltd 半導体加速度センサ素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5896761A (ja) * 1981-12-03 1983-06-08 Matsushita Electronics Corp イオン注入抵抗およびその製造方法
JPH01235366A (ja) * 1988-03-16 1989-09-20 Oki Electric Ind Co Ltd 半導体抵抗素子
JP2002243759A (ja) * 2001-02-13 2002-08-28 Hokuriku Electric Ind Co Ltd 半導体加速度センサ素子

Also Published As

Publication number Publication date
JP2005333093A (ja) 2005-12-02
TW200610155A (en) 2006-03-16

Similar Documents

Publication Publication Date Title
US6192757B1 (en) Monolithic micromechanical apparatus with suspended microstructure
JP3367113B2 (ja) 加速度センサ
US5620931A (en) Methods for fabricating monolithic device containing circuitry and suspended microstructure
US6046067A (en) Micromechanical device and method for its production
US5850042A (en) Electrostatically force balanced silicon accelerometer
US5719069A (en) One-chip integrated sensor process
JPH0479420B2 (ja)
US5744719A (en) Integrated micromechanical sensor device
JP2560140B2 (ja) 半導体装置
JPH0798327A (ja) 絶縁体上シリコン技術を用いた加速度計の製造方法およびそれにより得られる加速度計
EP1385010B1 (en) Semiconductor acceleration sensor using doped semiconductor layer as wiring
US6763719B2 (en) Acceleration sensor
JP4589605B2 (ja) 半導体多軸加速度センサ
WO2005114725A1 (ja) 半導体抵抗素子及びその製造方法並びに半導体抵抗素子を用いた半導体装置
JPH05281251A (ja) 加速度センサおよびその製造方法
JPH1144705A (ja) 半導体加速度センサおよびその製造方法
JPH06196721A (ja) 半導体加速度センサ及びその製造方法
JP2001056343A (ja) マイクロマシン、およびその製造方法
JPH02224277A (ja) 半導体圧力センサ及びその製造方法
JP3405222B2 (ja) 半導体加速度センサ素子及びその製造方法
JPH04329676A (ja) 半導体加速度センサの製造方法
JPH04302175A (ja) 半導体加速度センサの製造方法
JP2006145462A (ja) 圧力センサ
JPH03282373A (ja) 加速度センサの構造並にその製造方法
JPS6176961A (ja) 半導体加速度センサ

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase