WO2005098836A1 - レーザパルス制御回路 - Google Patents

レーザパルス制御回路 Download PDF

Info

Publication number
WO2005098836A1
WO2005098836A1 PCT/JP2005/006502 JP2005006502W WO2005098836A1 WO 2005098836 A1 WO2005098836 A1 WO 2005098836A1 JP 2005006502 W JP2005006502 W JP 2005006502W WO 2005098836 A1 WO2005098836 A1 WO 2005098836A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emission
emission level
level
setting
laser pulse
Prior art date
Application number
PCT/JP2005/006502
Other languages
English (en)
French (fr)
Inventor
Katsuya Tanoue
Kenichi Ikegami
Naoya Yamakawa
Original Assignee
Sanyo Electric Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co., Ltd. filed Critical Sanyo Electric Co., Ltd.
Priority to US10/599,742 priority Critical patent/US7512057B2/en
Publication of WO2005098836A1 publication Critical patent/WO2005098836A1/ja

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
    • G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
    • G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
    • G11B7/1263—Power control during transducing, e.g. by monitoring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
    • G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
    • G11B7/1267—Power calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/006—Overwriting
    • G11B7/0062—Overwriting strategies, e.g. recording pulse sequences with erasing level used for phase-change media

Definitions

  • the present invention relates to a laser pulse control circuit.
  • phase change optical disk As a rewritable optical disk, a phase change optical disk (CD-RW, DVD player RW, DVD-RAM, etc.) is widely used.
  • a phase change optical disk when a recording layer is irradiated with a laser beam that becomes a laser beam of a certain level or more and then is rapidly cooled, it becomes an amorphous state.
  • the recording layer is irradiated with laser light having a laser power lower than the laser power for forming the non-crystalline state, the recording layer becomes crystalline when cooled slowly.
  • the laser power for forming the amorphous state is defined as the laser power for recording information on the optical disk (hereinafter, write power PW), and the laser power for forming the crystalline state.
  • the laser power for erasing the information recorded on the optical disk hereinafter, erase power PE.
  • recording is performed by a laser pulse having three power levels including a bias power PB lower than the erase power PE.
  • An optical disk device that performs recording and reproduction on a phase change optical disk includes, for example, a laser diode (hereinafter, LD (Laser Diode)), a front monitor diode (hereinafter, FMD (Front Monitor Diode)), an LD drive circuit, and the like.
  • LD Laser Diode
  • FMD Front Monitor Diode
  • a digital signal processing circuit that performs digital signal processing for disk drive encode Z decode, digital servo, etc.
  • the analog signal processing circuit particularly generates a voltage control signal VWDC for setting the write power PW and supplies the voltage control signal VWDC to the LD drive circuit, and a voltage for setting the erase power PE.
  • the control signal VEDC is generated and supplied to the LD drive circuit. It has a race power setting unit and a bias power setting unit that generates a voltage control signal VBDC for setting the bias power PB and supplies it to the LD drive circuit. Therefore, the LD drive circuit drives the LD with a laser pulse composed of three power levels corresponding to the voltage control signals VWDC, VEDC, and VBDC.
  • the digital signal processing circuit constitutes a laser pulse control circuit that controls the write power setting section and the erase power setting section.
  • the laser pulse control circuit controls the write power setting unit and the erase power setting unit to control the ratio of the erase power PE to the write power PW (PEZPW) before starting the actual recording. Make adjustments.
  • the purpose of this Epsilon adjustment is to set the write power PW and erase power PE to appropriate power levels that match media-specific conditions such as media material and recording speed, and surrounding environmental conditions (temperature, etc.). Is to do.
  • FIG. 10 is a flowchart for explaining Epsilon adjustment by a conventional laser pulse control circuit.
  • an appropriate light receiving level (hereinafter referred to as an FMD target value) in an FMD when a predetermined E psilon is set is statistically obtained in advance using experimental data obtained from a plurality of experimental optical disk devices. It is assumed that it is done. Then, the conventional laser noise control circuit sets the current recording before starting the OPC (Optimum Power Control) process of performing test writing on the PCA (Power Calibration Area) provided on the phase-change optical disk. Determine the Epsilon to be used (hereinafter referred to as Epsilon recommended value) and erase power PE. At this time, the FMD target value corresponding to the Epsilon recommended value is also determined (S1000).
  • OPC Optimum Power Control
  • the write power PW is gradually increased (S1001), and each time, the average value of the received light level per predetermined period (hereinafter, referred to as FMD observation value) observed by the FM D is calculated by LPF (Low Pass Filter) and the like (S1002).
  • FMD observation value the average value of the received light level per predetermined period observed by the FM D is calculated by LPF (Low Pass Filter) and the like (S1002).
  • LPF Low Pass Filter
  • S1002 Low Pass Filter
  • the next stepwise adjustment of the write power PW is performed.
  • the FMD observation force exceeds the FMD target value for the first time (S1003: YES)
  • the write power PW force at that time is the Epsilon recommended value to be set this time and the write power PW for the erase power PE (S1004).
  • the conventional laser pulse control circuit uses the FMD observation value at the time of Epsilon adjustment, for example, as in the laser pulse level adjustment disclosed in Patent Document 1 shown below.
  • the stepwise adjustment of PW was repeated many times.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2001-34987
  • the conventional laser pulse control circuit requires the FMD observation value to be set before the power levels of the write power PW and the erase power PE according to the Epsilon recommended value are set. Acquisition and stepwise adjustment of write power PW based on FMD observations will be repeated many times.
  • a main aspect of the present invention for solving the above-described problem is a first light emission level setting unit for setting a first light emission level of a laser element for erasing information recorded on an optical disc, A second light-emission level setting unit for setting a second light-emission level of the laser element for recording information to the laser device, the laser having the first and second light-emission levels
  • the setting of the first and second light emission levels according to a predetermined ratio of the first light emission level to the second light emission level includes setting the first and second light emission levels.
  • Second flash A laser pulse control circuit for causing a bell setting unit to perform adjustment of the second light emission level with respect to the second light emission level setting unit based on the first light emission level.
  • the relationship between the amount of operation to be performed and the reciprocal of the ratio is a straight line that always passes through a certain point in the case of the predetermined first light emission level, and the relationship between the straight line and the predetermined reference straight line.
  • the operation amount corresponding to the first light emission level and the reciprocal of the ratio according to the optical disc, based on the regularity that the intersection angle between them is proportional to the predetermined first light emission level. Is calculated, and the second light emission level setting unit sets the second light emission level according to the calculated operation amount.
  • FIG. 1 is a diagram illustrating an overall configuration of an optical disc system according to an embodiment of the present invention.
  • FIG. 2 is a diagram illustrating a relationship between lZEpsilon and APCATT.
  • FIG. 3 is a diagram for explaining a method of obtaining a reference straight line according to one embodiment of the present invention.
  • FIG. 4 is a flowchart illustrating a method of obtaining a reference straight line according to one embodiment of the present invention.
  • FIG. 5 is a diagram for explaining a method of obtaining an intersection and an intersection angle change rate according to an embodiment of the present invention.
  • FIG. 6 is a flowchart illustrating a method of acquiring an intersection and an intersection angle change rate according to an embodiment of the present invention.
  • FIG. 7 is a diagram for explaining Epsilon adjustment by a laser pulse control circuit according to one embodiment of the present invention.
  • FIG. 8 is a flowchart illustrating Epsilon adjustment of the laser pulse control circuit according to one embodiment of the present invention.
  • FIG. 9 is a waveform diagram of a laser pulse employing a multi-pulse modulation method.
  • FIG. 10 is a flowchart illustrating conventional Epsilon adjustment. Explanation of reference numerals
  • FIG. 1 is a diagram showing an overall configuration of an optical disk device 600 including a laser pulse control circuit according to an embodiment of the present invention.
  • the optical disc 100 is a rewritable phase-change optical disc (CD-RW, DVD player RW, DVD-RAM, etc.).
  • the optical disk device 600 mainly includes an optical pickup 200, a digital signal processing circuit 300, and an analog signal processing circuit 400.
  • the optical disk device 600 is communicably connected to an external host computer 500.
  • the optical pickup 200 includes an LD (Laser Diode) 20, an FMD (Front Monitor Diode) 21, a PD (Photo Detector) 23, an LD drive circuit 24, and other components such as an optical lens and a servo actuator (not shown). Is provided.
  • LD Laser Diode
  • FMD Front Monitor Diode
  • PD Photo Detector
  • LD drive circuit 24 and other components such as an optical lens and a servo actuator (not shown). Is provided.
  • the LD 20 is a semiconductor laser device that emits a laser beam for performing recording and reproduction on the optical disc 100 based on the drive current ILD supplied from the LD drive circuit 24.
  • a laser pulse to which a multi-pulse modulation method is applied (hereinafter, referred to as a multi-pulse modulation pattern) is generally used.
  • a laser pulse pattern such as a multi-pulse modulation pattern is commonly called a write strategy.
  • the multi-pulse modulation pattern includes an erase power PE (“first Light emission level ”), write power PW (“ second light emission level ”) for recording information on the optical disc 100, and bias power PB.
  • PE first Light emission level
  • PW second light emission level
  • a laser beam of erase power PE is emitted from the LD 20
  • the write power PW peak level
  • a pulse train of laser light having an amplitude between the laser beam and the bias power PB (bottom level) is emitted from the LD 20.
  • the section having the noise power PB in the mark section is the cooling section, and the heat distribution is made uniform.
  • the FMD 21 receives a laser beam emitted from the LD 20 to the optical disk 10 and generates a light receiving current IFMD proportional to the received light amount.
  • the light receiving current IFMD is proportional to the light emitting power of the LD 20. Therefore, the FMD 21 can be said to be a light receiving element for observing the emission power of the LD 20.
  • the light receiving current IFMD generated by the FMD 21 is converted to a light receiving voltage VFMD via an iZV converter (not shown) and supplied to the SZH units 40 and 43.
  • the PD 23 When reproducing information recorded on the optical disc 100, the PD 23 receives the reflected light from the optical disc 100 with respect to the laser light emitted from the LD 20, and generates a light receiving current IPD proportional to the received light quantity. To do.
  • the light receiving current I PD generated by the PD 23 is converted into a light receiving voltage VPD via an IZV converter (not shown) and supplied to the RF amplifier 48.
  • the LD drive circuit 24 Based on the modulation signal Vmod supplied from the switch 47, the LD drive circuit 24 generates a drive current ILD according to the modulation signal Vmod. Then, the LD drive circuit 24 drives the LD 20 with the drive current ILD.
  • a modulation signal Vmod based on only the control signal VBDC from the bias power setting unit 42 is supplied to the LD drive circuit 24 via the switch 47.
  • a control signal VBDC output from the bias power setting unit 42, a control signal VEDC output from the erase power setting unit 45, and a control signal VWDC output from the write power setting unit 46 are synthesized at switch 47 and the result is As a result, the modulation signal Vmod having a predetermined pattern is supplied to the LD drive circuit 24.
  • the digital signal processing circuit 300 is an integrated circuit that performs digital signal processing for driving an optical disk (digital servo, encode Z decode, etc.). Note that the laser pulse control circuit according to one embodiment of the present invention is implemented as a digital signal processing circuit 300. Note that each function of the digital signal processing circuit 300 such as digital servo / encode Z-decode may be implemented as a separate chip. That is, the laser pulse control circuit according to one embodiment of the present invention may be implemented as a single chip.
  • the CPU 30 controls the entire digital signal processing circuit 300, and furthermore, the overall system control of the optical disk device 600.
  • Each function of the CPU 30 is implemented as firmware (program), and is stored in the memory 31 accessible by the CPU 30.
  • Each function of the CPU 30 may be realized as hardware (circuit).
  • a microprocessor, a microcomputer, or the like may be employed.
  • the CPU 30 performs an APC (Automatic Automatic Modulation) in order to perform an appropriate Epsilon adjustment suitable for the conditions (recording speed, material, and the like) specific to the optical disc 100 before the OPC process is started upon recording on the optical disc.
  • APC Automatic Automatic Modulation
  • Power Control The following processing is performed to operate the processing units 41 and 44 and the attenuator 461 at appropriate timing.
  • the CPU 30 controls the APC processing unit 41 to control the light emission level of the LD 20 to a predetermined value.
  • the reference value B handled by the CPU 30 is a digital value. Therefore, when the CPU 30 specifies the reference value B to the APC processing unit 41, the reference value B (digital value) from the CPU 30 is supplied to the APC processing unit 41, which converts the digital value into an analog value.
  • the CPU 30 specifies the reference value B as an operation amount for causing the APC processing unit 41 to set the bias power PB in the mark section of the multi-pulse modulation pattern during the Epsilon adjustment. I do. Even in this case, when the CPU 30 specifies the reference value B to the APC processing unit 41, the reference value B (digital value) from the CPU 30 is converted into a DZA. The analog value is supplied to the APC processing unit 41.
  • the CPU 30 specifies the reference value E to the APC processing unit 44 as an operation amount for setting the erase power PE in the space section of the multi-pulse modulation pattern at the time of Epsilon adjustment. Even in this case, when the CPU 30 specifies the reference value E to the APC processing unit 44, the analog value obtained by DZA-converting the reference value E (digital value) from the CPU 30 is transmitted to the APC processing unit 44. Supplied.
  • the CPU 30 specifies the attenuation rate ATT as an operation amount for causing the attenuator 461 to set the write power PW in the mark section of the multi-pulse modulation pattern.
  • the attenuation rate ATT is designated from the CPU 30 to the attenuator 461
  • the attenuation rate ATT (digital value) from the CPU 30 is supplied to the analog value attenuator 461 obtained by converting the DZA.
  • the memory 31 employs a nonvolatile memory such as an EEPROM in order to always store a program executed by the CPU 30 and data used by the program.
  • a nonvolatile memory such as an EEPROM
  • the memory 31 stores data having an erase power PE of 7.0 mW as data used to determine a straight line ("straight line") for APCATT calculation in the Epsilon adjustment for the present invention.
  • OmW. The intersection (X 0, Y 0), and the intersection angle change rate ⁇ ⁇ ⁇ are stored in advance. This eliminates the need to transfer these data from an external device (for example, the host computer 500) every time the Epsilon adjustment is performed, so that the Epsilon adjustment can be performed at a high speed.
  • the memory 31 stores in advance a reference value E for setting the Epsilon recommended value and the erase power PE associated with the identification data of the optical disc 100.
  • the recording management information such as the Epsilon recommended value pre-defined as a preformat is pre-defined on the optical disc 100 as in the conventional case.
  • the encoder 32 has an encoding processing unit 321 and a write strategy unit 322.
  • the encoding processing unit 321 performs a predetermined encoding process according to the optical disc 100 on the recording data (image data, audio data, video data, etc.) supplied from the host computer 500 in the case of optical disc recording. .
  • the write strategy unit 322 generates a modulation switch signal Smod based on the recording data (hereinafter, coded data) on which a predetermined encoding process has been performed by the encoding processing unit 321, and transmits the modulation switch signal Smod to the switch 47. Supply.
  • the modulation signal Vmod is generated by the switching operation of the switch 47 based on the modulation switch signal Smod, and the LD 20 is driven by the multi-pulse modulation pattern.
  • the decoder 33 performs a predetermined decoding process on the RF signal reproduced from the optical disk 100 when reproducing the optical disk.
  • the data subjected to the decryption processing (hereinafter, reproduction data) is supplied to the host computer 500. Further, the decoder 33 performs a predetermined decoding for extracting identification data of the optical disc 100 from ATIP information (in the case of CD-RW media) or wobbling information (in the case of DVD players) in which the power of the optical disc 100 is also reproduced. Perform processing. As a result, the identification data of the optical disc 100 is decrypted and supplied to the CPU 30.
  • the analog signal processing circuit 400 performs analog signal processing for driving an optical disc, such as amplification of RF / HF signals, generation of AGC (Automatic Gain Control), APC (Automatic Power Control), and servo control signals.
  • analog signal processing circuit 400 is an embodiment of the control unit according to the present invention, and is implemented by being connected to the digital signal processing circuit 300.
  • the S / H (Sample Hold) unit 40 sets the FMD 21 for a predetermined sampling period when setting the bias power PB in the mark section of the multi-pulse modulation pattern in the case of reproducing an optical disk or recording an optical disk. Sample-hold the received light voltage VFMD generated via this. At this time, the signal sampled and held is referred to as a BSHO signal. This BSHO signal is supplied to the APC processing unit 41.
  • the S / H (Sample Hold) section 43 is a multi-pulse modulation pattern for optical disc recording.
  • the received light voltage VFMD generated via the FMD 21 is sampled and held for a predetermined sampling period.
  • the sampled and held signal is referred to as a WSHO signal.
  • This WS HO signal is also supplied to the APC processing unit 44.
  • the APC processing unit 41 obtains a differential voltage according to a deviation between the level of the RSHO signal sampled and held in the SZH unit 40 and the reference value B supplied from the CPU 30 via the DZA conversion. . Then, the APC processing unit 41 executes APC so as to reduce the difference voltage.
  • the APC processing unit 44 also has a differential voltage corresponding to the deviation between the level of the WSHO signal sampled and held in the SZH unit 43 and the reference value E supplied from the CPU 30 via the DZA conversion. Ask for. Then, the APC processing unit 44 executes the APC so as to reduce the difference voltage.
  • the bias power setting unit 42 generates a voltage control signal VBDC for setting the bias power PB to a power level corresponding to the reference value B based on the APC output from the APC processing unit 41. I do.
  • the voltage control signal VBDC is supplied to the LD drive circuit 24 when selected by the switching operation of the switch 47.
  • the erase power setting section 45 generates a voltage control signal VEDC for setting the erase power PE to a power level corresponding to the reference value E based on the APC output from the APC processing section 44. .
  • the voltage control signal VEDC is supplied to the LD drive circuit 24 when selected by the switching operation of the switch 47.
  • the write power setting section 46 is a level shift amount APCATT determined by the attenuation rate ATT of the attenuator 461 supplied from the CPU 30 via DZA conversion and a predetermined fixed amplification rate of the amplifier 462. (dB), the voltage control signal VEDC from the erase power setting unit 45 is level-shifted.
  • the level shift of the voltage control signal VEDC is the voltage control signal VWDC for setting the write power PW to the power level according to APCATT.
  • the voltage control signal VWDC is supplied to the LD drive circuit 24 when selected by the switching operation of the switch 47.
  • RF amplifier 48 amplifies received light voltage VPD generated via PD23 by a predetermined amplification rate. By doing so, an RF signal is generated.
  • the RF amplifier 48 generates ATIP information (in the case of CD-RW media) or wobbling information (in the case of DVD players RW media) including identification data of the optical disc 100.
  • the RF signal and the ATIP information Z-wobbling information are supplied to the decoder 33.
  • the write power setting unit 46 may be configured with only one variable gain amplifier that level-shifts the control voltage signal VEDC.
  • the CPU 30 designates the level shift amount in the variable gain amplifier to the write power setting unit 46.
  • FIG. 2 is used to explain the relationship established between Epsilon and APCATT based on the erase power PE, which was considered when devising the Epsilon adjustment according to the present invention.
  • APCATT is a level shift amount with respect to the erase power PE for determining the write power PW. That is, there is a proportional relationship between the reciprocal of Epsilon and APCATT. In the following, this proportional relationship is expressed as a straight line that associates the reciprocal of Epsilon with APCATT.
  • a straight line that associates the reciprocal of Epsilon with APCATT has a certain point X at any erase power PE. It can be seen that they intersect. Note that this single point X indicates the case where Epsilon is 1.0 and the APCATT force is OdB. That is, when Epsilon is 1.0, the write power PW and the erase power PE have the same power level, and at this time, the APCATT sets the erase power PE in the write power setting section 46 as OdB that does not amplify or attenuate. It is uniquely determined independently of the erase power PE. That is, the state indicated by the intersection X is a case where the state is not affected by the control characteristics of the attenuator 461 and the amplifier 462.
  • the Epsilon adjustment that works in the present invention is based on the proportional relation established between the reciprocal of Epsilon and APCATT, and the straight line representing the proportional relation always passes through a certain point X regardless of the erase power PE. Utilization of regularity such as the relationship between the relationship and the slope of the straight line that associates the reciprocal of Epsilon with APCATT and the erase power PE.
  • two arbitrary erase powers PE are determined and their erase powers are determined.
  • two reference lines representing the proportional relationship between the reciprocal of Epsilon and APCATT with respect to PE are obtained.
  • an intersection X or an intersection angle change rate ⁇ ⁇ corresponding to a proportional coefficient between the eraser PE and the inclination of the straight line is determined.
  • the two optional erase power PEs power levels included in the range defined as the erase power PE are adopted.
  • the erase power PE is specified as a minimum value of 7. OmW and a maximum value of 15. OmW. Therefore, as two arbitrary erase power PEs, for example, 7. OmW and 10. OmW are adopted as power levels within the specified range from 7. OmW power to 15. OmW. In this way, by adopting any two power levels within the specified range of the erase power PE, it is possible to acquire the appropriate data (straight line, intersection point, intersection angle change rate) for performing the Epsilon adjustment. .
  • the CPU 30 specifies the reference value E for setting the 7. OmW erase power PE to the APC processing section 44 (S400). Further, the CPU 30 specifies the attenuation rate ATT according to the predetermined A PCATT (AO) to the attenuator 461 (S401).
  • the erase power setting section 45 generates a voltage control signal VEDC for setting the erase power PE to 7.OmW
  • the write power setting section 46 converts the voltage control signal VED C to APCATT (AO ) A voltage control signal VWDC level-shifted is generated.
  • the switch 47 generates a voltage control signal VEDC generated in the erase power setting section 45 and a voltage control signal VEDC generated in the write power setting section 46 based on the switch modulation signal Smod from the write strategy section 322.
  • the modulated voltage control signal VWDC is synthesized to generate a modulation signal Vmod.
  • This modulation signal Vmod is supplied to the LD drive circuit 22, and as a result, the LD 20 is driven (S402).
  • the power meter acquires WO (7. OmW) as the first measurement data of the light power PW in the mark section, as the emission power of the LD 20 (S403). Therefore, by calculating the ratio of 7.OmW to W0 (7.OmW) (7.0mW / W0 (7.OmW)), the first sample data EO (7.OmW) of Epsilon was extracted. (S404)
  • the CPU 30 sends a predetermined APCATT to the attenuator 461 without changing the erase power PE setting.
  • a new attenuation rate ATT corresponding to (Al) is specified (S401).
  • the power meter uses the W1 (7. OmW) force as the second measurement data of the write power PW in the mark section. S is acquired (S403). Therefore, by calculating the ratio of 7.OmW to W1 (7.OmW) (7.OmW / Wl (7.OmW)), the second sample data E1 (7.OmW) of Epsilon is extracted. (S404).
  • a first reference straight line (hereinafter, referred to as a first reference straight line) is obtained by connecting the two coordinate data with a straight line (S406).
  • the first and second reference straight lines can be easily determined only by extracting two pieces of coordinate data under a predetermined erase power PE. Also, by determining the first and second reference straight lines, the intersection and the intersection angle change rate can be uniquely determined. Therefore, unlike the conventional case, it is not necessary to perform a complicated operation such as obtaining an empirical formula by calculating a large amount of experimental data obtained from a plurality of experimental optical disk devices, and the adjustment of Epsilon according to the present invention is not required. Necessary data can be easily obtained.
  • the first and second reference straight lines may be approximated by a straight line approximation using more than two pieces of coordinate data. Depending on the decision.
  • a method of acquiring the intersection and the intersection angle change rate will be described with reference to FIG. 5 and the flowchart of FIG. 6 as appropriate.
  • the main part of the operation shown in the flowchart of FIG. 6 is, for example, a CPU (not shown) mounted on an external device such as a power meter.
  • Equation 1 the first and second reference straight lines are represented by the following Equation 1, respectively.
  • (xO, yO) is an intersection of the first and second reference straight lines.
  • Yl is the APCATT when 1 / Epsilon in the first reference line is xl
  • y2 is the second reference line.
  • the intersection (xO, yO) of the first and second reference straight lines is calculated by the following equation 2 (S600).
  • intersection angle ⁇ 1 between the first and second reference straight lines is calculated by the following equation 3 (S60 Do
  • ⁇ 1 calculated by Expression 3 corresponds to the erase power PE for 3. OmW (10.0mW-7.OmW). Therefore, the intersection angle change rate ⁇ ⁇ corresponding to the proportionality constant between the erase power PE and the slope of the reference straight line can be calculated by dividing ⁇ 1 calculated by Equation 3 by the predetermined unit of erase power PE. .
  • the predetermined unit of the erase power PE is preferably a minimum unit (for example, 0.1 lmW) in which the erase power PE can be adjusted. This makes it possible to finely adjust the Epsilon according to the adjustment sensitivity of the erase power PE.
  • the crossing angle change rate ⁇ ⁇ per erase power PE of about 0.1 lmW is calculated by the following Expression 4 (S602).
  • intersection (xO, yO) and the intersection angle change rate ⁇ ⁇ force obtained as described above are combined with either the deviation of the first or second reference straight line, and the digital signal processing circuit 300 To be stored in the memory 31.
  • Epsilon adjustment of the digital signal processing circuit 300 according to the present invention will be described with reference to FIG. 7 and the flowchart of FIG.
  • the operation shown in the flowchart of FIG. 8 is performed by the CPU 30 unless otherwise specified.
  • the reference straight line stored in the memory 31 in advance is a first reference straight line. Further, in the description of the flowchart of FIG. However, for the sake of explanation, it is assumed that a non-multi-pulse modulation method in which the bias power PB is not set is adopted.
  • the optical disk 100 is stored in a disk storage unit (not shown) provided in the optical disk device 600 in order to start optical disk recording.
  • the LD 20 is driven based on the bias power PB set by the bias power setting unit 42 and! /, And the reproduction of the optical disc 100 is started.
  • the identification data of the optical disc 100 is decoded and supplied to the CPU 30 from the ATIP information (in the case of CD-RW media) or the wobbling information (in the case of DVD player RW media) reproduced from the optical disc 100. .
  • the CPU 30 reads out the reference value E and the Epsilon recommended value of the erase power PE associated with the identification data of the optical disc 100 from the memory 31 so that the erase power in the Epsilon adjustment at this time is read.
  • PE hereinafter, erase power Pe
  • Epsilon hereinafter, Epsilon
  • the CPU 30 subsequently reads out the first reference straight line, the intersection (x0, y0), and the intersection angle change rate ⁇ ⁇ ⁇ from the memory 31. Then, based on the first reference straight line, the intersection (x0, y0), and the crossing angle change rate ⁇ ⁇ ⁇ ⁇ read from the memory 31, the CPU 30
  • the Epsilon straight line (hereinafter, referred to as APCATT calculation straight line) is calculated (S801).
  • intersection angle ⁇ 2 between the APCATT calculation straight line and the first reference straight line is calculated by the following Expression 5.
  • ⁇ 2 ⁇ ⁇ -10- (PemW- 7. OmW)
  • y2 y0 + ((xl -x0) ⁇ (yl -yO) + (xl— ⁇ ) "2-tan ( ⁇ 2)) / ((xl -x0)-(yl -yO) -tan (0 2))
  • the erase power setting section 45 generates the voltage control signal VEDC for setting the current erase power Pe, and the write power setting section 46 applies the voltage control signal VEDC to the current power.
  • a voltage control signal VWD C level-shifted by APCATT is generated (S803).
  • the voltage control signal VEDC generated in the erase power setting section 45 based on the switch modulation signal Smod corresponding to the OPC write strategy from the write strategy section 322 and the write power setting section 46 Are combined to generate a modulation signal Vmod.
  • the modulated signal Vmod is supplied to the LD drive circuit 22, and as a result, the LD 20 is driven to perform the OPC process (S804). Then, after the end of the OPC process, the recording based on the actual recording data is started (S805).
  • the digital signal processing circuit 300 that is, the laser pulse control circuit according to the present invention performs the adjustment repeatedly many times based on the FMD observation value as in the case of the conventional Epsilon adjustment.
  • the proportional relationship that holds between the reciprocal of Epsilon and APCATT, the relationship that the straight line representing the proportionality always passes through a certain point X for any erase power PE, and the reciprocal of Epsilon Based on the proportionality established between the slope of the straight line that associates APCATT with APCATT and the erase power PE, the erase power PE and APCATT (ie, light power PW ) Is determined promptly by calculation. As a result, recording starts immediately.
  • the FMD 21 does not intervene when adjusting the write power PW as in the conventional case, the accuracy of the FMD 21 is not affected, and the accuracy of the Epsilon adjustment can be improved.
  • the deviation of either the first reference line or the second reference line, the intersection (xO, yO), and the intersection angle change rate ⁇ are used. Since the APCATT calculation line is determined by one operation, the above-mentioned regularity can be identified quickly, and the Epsilon adjustment can be quickly performed.

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Head (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】Ｅｐｓｉｌｏｎ調整を適切に行う。 【解決手段】第１および第２の発光レベルを有するレーザパルスによってレーザ素子が駆動される場合、第２の発光レベルに対する第１の発光レベルの所定比率に応じた第１および第２の発光レベルの設定を行わせるレーザパルス制御回路であって、第１の発光レベルを基準とした、第２の発光レベル設定部に対して第２の発光レベルの調整を行わせるための操作量と比率の逆数との関係が、任意の第１の発光レベルの場合に必ずある一点を通過する直線であり、かつ、直線の傾きが所定の第１の発光レベルに比例する、との規則性に基づいて、光ディスクに応じた第１の発光レベルおよび比率の逆数に対応づけられた操作量を算定し、第２の発光レベル設定部に対して算定した操作量に応じた第２の発光レベルの設定を行わせる。

Description

明 細 書
レーザパルス制御回路
技術分野
[0001] 本発明は、レーザパルス制御回路に関する。
背景技術
[0002] 書き換えが可能な光ディスクとして、相変化光ディスク（CD—RW、 DVD士 RW、 D VD—RAMなど）が普及している。相変化光ディスクでは、ある一定以上のレーザパ ヮ一となるレーザ光が記録層に照射された後、急激に冷却されると非結晶状態となる 。また、非結晶状態を形成する場合のレーザパワーよりも低いレーザパワーとなるレ 一ザ光が記録層に照射された後、緩やかに冷却されると結晶状態となる。
[0003] このように、相変化光ディスクでは、 2種類のレーザパワーを使 、分けることで、記録 面に情報を記録することができる。相変化光ディスクの規格上では、非結晶状態を形 成する場合のレーザパワーを光ディスクへの情報を記録するためのレーザパワー（以 下、ライトパワー PW)とし、結晶状態を形成する場合のレーザパワーを光ディスク〖こ 記録された情報を消去するためのレーザパワー（以下、ィレースパワー PE)とする。ま た、通常では、ィレースパワー PEよりも低いバイアスパワー PBを含めた 3値のパワー レベル力 成るレーザパルスによって記録が行われる。
[0004] 相変化光ディスクへの記録 ·再生を行う光ディスク装置は、例えば、レーザダイォー ド（以下、 LD (Laser Diode) )、フロントモニタダイオード（以下、 FMD (Front Monitor Diode) )、 LD駆動回路などを有する光ピックアップと、光ディスク駆動用アナログ信 号処理（RF/HF信号の増幅、 AGC(Automatic Gain Control), APC(Automatic Power Control),サーボ制御信号の生成など）を行うアナログ信号処理回路と、光デ イスク駆動用デジタル信号処理 (エンコード Zデコード、デジタルサーボなど）を行う デジタル信号処理回路と、が組み合わされて構成される。
[0005] なお、アナログ信号処理回路は、特に、ライトパワー PWを設定するための電圧制 御信号 VWDCを生成して LD駆動回路に供給するライトパワー設定部、ィレースパヮ 一 PEを設定するための電圧制御信号 VEDCを生成して LD駆動回路に供給するィ レースパワー設定部、バイアスパワー PBを設定するための電圧制御信号 VBDCを 生成して LD駆動回路に供給するバイアスパワー設定部を有する。よって、 LD駆動 回路は、電圧制御信号 VWDC、 VEDC、 VBDCに応じた 3値のパワーレベルから成 るレーザパルスによって LDを駆動するのである。また、デジタル信号処理回路は、特 に、ライトパワー設定部ならびにィレースパワー設定部を制御対象としたレーザパル ス制御回路を構成する。
[0006] このレーザパルス制御回路は、実際の記録が開始される前に、ライトパワー設定部 ならびにィレースパワー設定部に対する制御を通じて、ライトパワー PWに対するィレ ースパワー PEの比率（PEZPW)である Epsilonの調整を行う。なお、この Epsilon 調整の目的は、ライトパワー PWおよびィレースパワー PEを、メディアの材質や記録 速度等といったメディア固有の条件や、周囲の環境条件 (温度など）に合った適切な パワーレベルに設定することにある。
[0007] 図 10は、従来のレーザパルス制御回路による Epsilon調整を説明するフローチヤ ートである。
[0008] まず、複数台の実験用光ディスク装置から得られる実験データを用いて、所定の E psilonを設定したときの FMDにおける適切な受光レベル（以下、 FMD目標値）が、 統計的に予め求められている場合とする。そして、従来のレーザノ ルス制御回路は、 相変化光ディスク上に設けられた PCA (Power Calibration Area)に対して試し書きを 行う OPC (Optimum Power Control)処理を開始する前に、今回の記録で設定すべき Epsilon (以下、 Epsilon推奨値）ならびにィレースパワー PEを決定する。なお、この とき、 Epsilon推奨値に対応する FMD目標値も併せて決定される (S1000)。
[0009] つぎに、ライトパワー PWを段階的に上げていくとともに（S1001)、その都度、 FM Dで観測された所定期間あたりの受光レベルの平均値 (以下、 FMD観測値)を、 LP F (Low Pass Filter)などを介して取得していく（S 1002)。この際、 FMD観測値が F MD目標値を超えな 、場合には（S 1003： NO)、ライトパワー PWの次なる段階的な 調整が行われる。一方、 FMD観測値力FMD目標値を初めて超える場合（S1003 : YES)、そのときのライトパワー PW力 今回設定すべき Epsilon推奨値ならびにィレ ースパワー PEに対するライトパワー PWとなる（S 1004)。 [0010] よって、以上のように決定されたィレースパワー PEならびにライトパワー PWによるレ 一ザパルスに対してマルチノ ルス変調が施された後、 OPC処理が実施され (S 1005 )、ひいては、実際の記録データによる記録が開始されるのである（S1006)。
[0011] このように、従来のレーザパルス制御回路は、 Epsilon調整の際に、例えば、以下 に示す特許文献 1に開示されたレーザパルスのレベル調整のように、 FMD観測値を 用いてライトパワー PWの段階的な調整を何回も繰り返し行っていた。
特許文献 1：特開 2001 - 34987号公報
[0012] <関連出願の相互参照 >
この出願は、 2004年 4月 9日に出願した日本特許出願 2004— 115954に基づい て優先権を主張し、その内容を本願に援用する。
発明の開示
発明が解決しょうとする課題
[0013] ところで、従来のレーザパルス制御回路は、図 10に示したように、 Epsilon推奨値 に応じたライトパワー PWならびにィレースパワー PEのパワーレベルの設定がなされ るまでに、 FMD観測値の取得や、 FMD観測値に基づいたライトパワー PWの段階 的な調整を何回も繰り返し行うことになる。
[0014] このため、 OPC処理が開始されるまでに多くの時間を必要とし、ひいては、実際の 記録開始が遅れるという課題があった。また、 FMDの精度の影響を何回も受けること によって、ライトパワー PWが期待したパワーレベルに設定されず、 Epsilon調整の精 度が低下する恐れがあった。
課題を解決するための手段
[0015] 前述した課題を解決するための主たる本発明は、光ディスクに記録された情報を消 去するためのレーザ素子の第 1の発光レベルを設定する第 1の発光レベル設定部と 、前記光ディスクへ情報を記録するための前記レーザ素子の第 2の発光レベルを設 定する第 2の発光レベル設定部と、を有する制御ユニットと接続され、前記第 1および 前記第 2の発光レベルを有するレーザパルスによって前記レーザ素子が駆動される 場合、前記第 2の発光レベルに対する前記第 1の発光レベルの所定の比率に応じた 前記第 1および前記第 2の発光レベルの設定を、前記第 1および前記第 2の発光レ ベル設定部に対して行わせるレーザパルス制御回路であって、前記第 1の発光レべ ルを基準とした、前記第 2の発光レベル設定部に対して前記第 2の発光レベルの調 整を行わせるための操作量と前記比率の逆数との関係が、所定の前記第 1の発光レ ベルの場合に必ずある一点を通過する直線であり、かつ、前記直線と所定の基準直 線との間の交差角が前記所定の第 1の発光レベルに比例する、との規則性に基づい て、前記光ディスクに応じた前記第 1の発光レベルおよび前記比率の逆数に対応づ けられた前記操作量を算定し、前記第 2の発光レベル設定部に対して前記算定した 操作量に応じた前記第 2の発光レベルの設定を行わせること、とする。
発明の効果
[0016] 本発明によれば、 Epsilon調整を適切に行うレーザパルス制御回路を提供すること ができる。
図面の簡単な説明
[0017] [図 1]本発明の一実施形態に係る光ディスクシステムの全体構成を説明する図である [図 2]lZEpsilonと APCATTの関係を説明する図である。
[図 3]本発明の一実施形態に係る基準直線の取得方法を説明するための図である。
[図 4]本発明の一実施形態に係る基準直線の取得方法を説明するフローチャートで ある。
[図 5]本発明の一実施形態に係る交点ならびに交差角変化率の取得方法を説明す るための図である。
[図 6]本発明の一実施形態に係る交点ならびに交差角変化率の取得方法を説明す るフローチャートである。
[図 7]本発明の一実施形態に係るレーザパルス制御回路による Epsilon調整を説明 するための図である。
[図 8]本発明の一実施形態に係るレーザパルス制御回路の Epsilon調整を説明する フローチャートである。
[図 9]マルチパルス変調方式を採用したレーザパルスの波形図である。
[図 10]従来の Epsilon調整を説明するフローチャートである。 符号の説明
[0018] 100 光ディスク Z200 光ピックアップ Z300 デジタル信号処理回路 Z30 CPU /31 メモリ Z32 エンコーダ Z321 符号化処理部 Z322 ライトストラテジ部 Z33 デコーダ Z400 アナログ信号処理回路 Z40、 43 サンプル.ホールド部 Z41、 4 4 APC処理部 Z42 バイアスパワー設定部 Z45 ィレースパワー設定部 Z46 ラ イトパワー設定部 Z461 アツテネータ Z462 増幅器 Z47 スィッチ Z48 RFアン プ Z500 ホストコンピュータ Z600 光ディスク装置
発明を実施するための最良の形態
[0019] <システム構成 >
図 1は、本発明の一実施形態にカゝかるレーザパルス制御回路を含めた光ディスク 装置 600の全体構成を示す図である。なお、本実施形態において対象とする光ディ スク 100は、書き換えが可能な相変化光ディスク（CD— RW、 DVD士 RW、 DVD— RAMなど）とする。
[0020] 光ディスク装置 600は、光ピックアップ 200、デジタル信号処理回路 300、アナログ 信号処理回路 400、によって主に構成される。なお、光ディスク装置 600は、外部の ホストコンピュータ 500と通信可能に接続されることとする。
[0021] = = = 光ピックアップ = = =
光ピックアップ 200は、 LD (Laser Diode) 20、 FMD (Front Monitor Diode) 21、 PD (Photo Detector) 23、 LD駆動回路 24、その他、光学レンズゃサーボ用ァクチユエ ータなど ( ヽずれも不図示)を備える。
[0022] LD20は、 LD駆動回路 24から供給される駆動電流 ILDに基づいて、光ディスク 10 0への記録.再生を行うためのレーザ光を出射する半導体レーザ素子である。ここで 、光ディスク 100として相変化光ディスクを採用するため、 LD20を駆動する場合には 、マルチパルス変調方式が施されたレーザパルス（以下、マルチパルス変調パターン と称する。）が通常用いられる。なお、マルチパルス変調パターンのようなレーザパル スパターンは、ライトストラテジと通称される。
[0023] ここで、マルチパルス変調パターンの一例を、図 9に示す。マルチパルス変調パタ ーンは、光ディスク 100に記録された情報を消去するためのィレースパワー PE (『第 1 の発光レベル』）、光ディスク 100へ情報を記録するためのライトパワー PW (『第 2の 発光レベル』）およびバイアスパワー PBの 3値のパワーレベルから成る。
[0024] すなわち、光ディスク 100上に記録マークを形成しないスペース区間では、ィレース パワー PEのレーザ光が LD20から出射され、光ディスク 100上に記録マークを形成 するマーク区間では、ライトパワー PW (ピークレベル）とバイアスパワー PB (ボトムレ ベル）の間で振幅させたパルス列のレーザ光が LD20から出射される。このマルチパ ルス変調方式によれば、マーク区間中においてノ ィァスパワー PBとなる区間が冷却 区間となって、熱分布の均一化が図られる。
[0025] FMD21は、 LD20から光ディスク 10に対して出射されたレーザ光を受光して、この 受光光量に比例した受光電流 IFMDを生成する。この受光電流 IFMDは、 LD20の 発光パワーに比例する。このため、 FMD21は、 LD20の発光パワーを観測するため の受光素子といえる。なお、 FMD21で生成された受光電流 IFMDは、 iZV変換器 (不図示）を介して受光電圧 VFMDに変換されて、 SZH部 40、 43〖こ供給されること とする。
[0026] PD23は、光ディスク 100に記録された情報を再生する場合に LD20から出射され たレーザ光について、その光ディスク 100からの反射光を受光して、この受光光量に 比例した受光電流 IPDを生成するものである。なお、 PD23で生成された受光電流 I PDは、 IZV変^ ^(不図示）を介して受光電圧 VPDに変換されて、 RFアンプ 48に 供給される。
[0027] LD駆動回路 24は、スィッチ 47から供給される変調信号 Vmodに基づ 、て、その変 調信号 Vmodに応じた駆動電流 ILDを生成する。そして、 LD駆動回路 24は、その 駆動電流 ILDによって LD20を駆動するのである。
[0028] なお、光ディスク再生の場合、バイアスパワー設定部 42からの制御信号 VBDCの みに基づいた変調信号 Vmodがスィッチ 47を介して LD駆動回路 24に供給される。 また、光ディスク記録の場合、バイアスパワー設定部 42から出力される制御信号 V BDCと、ィレースパワー設定部 45から出力される制御信号 VEDCと、ライトパワー設 定部 46から出力される制御信号 VWDCと、がスィッチ 47において合成され、その結 果、所定のパターンを形成した変調信号 Vmodが LD駆動回路 24に供給される。
[0029] = = = デジタル信号処理回路 = = =
デジタル信号処理回路 300は、光ディスク駆動用デジタル信号処理 (デジタルサ一 ボ、エンコード Zデコードなど)を行う集積回路である。なお、本発明の一実施形態に 力かるレーザパルス制御回路は、デジタル信号処理回路 300として実施されることと する。なお、デジタル信号処理回路 300が有するデジタルサーボゃエンコード Zデコ ードなどの各機能をそれぞれ別々の 1チップとして実施してもよい。つまり、本発明の 一実施形態にカゝかるレーザパルス制御回路を単独で 1チップとして実施してもよい。
[0030] CPU30は、デジタル信号処理回路 300全般、ひ 、ては、光ディスク装置 600全般 のシステム制御を司るものである。 CPU30が備える各機能は、ファームウェア（プログ ラム）として実施されており、 CPU30がアクセス可能なメモリ 31に格納される。なお、 CPU30が備える各機能は、ハードウェア（回路）として実現されてもよい。また、 CPU 30以外にも、マイクロプロセッサ、マイクロコンピュータなどを採用してもよい。
[0031] CPU30は、特に、光ディスクへの記録に際して OPC処理が開始される前に、光デ イスク 100固有の条件 (記録速度、材質など）に合った適切な Epsilon調整を行うため 、 APC (Automatic Power Control)処理部 41、 44およびアツテネータ 461を、適宜な タイミングで稼動させるベぐつぎのような処理を行う。
[0032] まず、 CPU30は、 Epsilon調整の前処理として、光ディスク 100上に予め記録され た光ディスク 100の識別データを再生する際には、 APC処理部 41に対して、 LD20 の発光レベルを、所定のリードパワー（バイアスパワー PBと同様）に設定するための 基準値 Bを指定する。なお、 CPU30が取り扱う基準値 Bはデジタル値である。このた め、 CPU30から APC処理部 41に対して基準値 Bを指定する際には、 CPU30から の基準値 B (デジタル値）を DZ A変換したアナログ値力 APC処理部 41に供給され る。
[0033] つぎに、 CPU30は、 Epsilon調整時に、 APC処理部 41に対して、マルチパルス変 調パターンのマーク区間の中でのバイアスパワー PBを設定させるための操作量とし て基準値 Bを指定する。この場合であっても、 CPU30から APC処理部 41に対して 基準値 Bを指定する際には、 CPU30からの基準値 B (デジタル値)を DZA変換した アナログ値が、 APC処理部 41に供給される。
[0034] また、 CPU30は、 Epsilon調整時に、 APC処理部 44に対して、マルチパルス変調 パターンのスペース区間中のィレースパワー PEを設定するための操作量として、基 準値 Eを指定する。この場合であっても、 CPU30から APC処理部 44に対して基準 値 Eを指定する際には、 CPU30からの基準値 E (デジタル値)を DZA変換したアナ ログ値が、 APC処理部 44に供給される。
[0035] さらに、 CPU30は、 Epsilon調整時に、アツテネータ 461に対して、マルチパルス 変調パターンのマーク区間の中のライトパワー PWを設定させるための操作量として 、減衰率 ATTを指定する。この場合も、 CPU30からアツテネータ 461に対して減衰 率 ATTを指定する際には、 CPU30からの減衰率 ATT (デジタル値)を DZA変換し たアナログ値力 アツテネータ 461に供給される。
[0036] メモリ 31は、 CPU30が実行するプログラムやそのプログラムが使用するデータを常 時記憶しておくため、 EEPROMなどの不揮発性メモリを採用する。
[0037] なお、メモリ 31は、詳細は後述する力 本発明に力かる Epsilon調整で APCATT 算定用直線 (『直線』)を決定する際に用いるデータとして、ィレースパワー PEが 7. 0 mWの場合での、減衰率 ATTと lZEpsilon(Epsilonの逆数）とを対応づけた第 1の 基準直線、または、ィレースパワー PEが 10. OmWの場合での、減衰率 ATTと 1/E psilon (Epsilonの逆数）とを対応づけた第 2の基準直線のいずれか一方と、交点 (X 0、 Y0)と、交差角変化率 Δ Θと、を予め記憶しておく。このことによって、 Epsilon調 整が行われる都度、外部装置 (例えば、ホストコンピュータ 500など)からこれらのデ ータを転送させる必要がなくなるので、 Epsilon調整の高速ィ匕が図れることになる。
[0038] また、メモリ 31は、光ディスク 100の識別データと対応づけられた Epsilon推奨値や ィレースパワー PEを設定するための基準値 Eを予め記憶しておく。このことによって、 Epsilon調整において基準となる Epsilonならびにィレースパワー PEを決定する際 には、従来の場合のように、光ディスク 100上にプリフォーマットとして予め規定される Epsilon推奨値などの記録管理情報を読み出し、さらには、その記録管理情報全て に対して所定の復号化処理を施す必要がなくなる。この結果、 Epsilonを決定する際 の手間が省けるため、 Epsilon調整の高速化が図れることになる。 [0039] エンコーダ 32は、符号化処理部 321、ライトストラテジ部 322を有する。 符号化処理部 321は、光ディスク記録の場合に、ホストコンピュータ 500から供給さ れる記録データ（画像データ、音声データ、映像データなど）に対して、光ディスク 10 0に応じた所定の符号化処理を行う。
ライトストラテジ部 322は、符号化処理部 321によって所定の符号化処理が施され た記録データ (以下、符号化データ）に基づいて変調スィッチ信号 Smodを生成し、 この変調スィッチ信号 Smodをスィッチ 47に供給する。この結果、変調スィッチ信号 S modに基づくスィッチ 47の切替動作によって変調信号 Vmodが生成され、マルチパ ルス変調パターンによって LD20が駆動されることとなる。
[0040] デコーダ 33は、光ディスク再生の場合に、光ディスク 100から再生された RF信号に 対して所定の復号化処理を行う。この復号化処理が施されたデータ（以下、再生デ ータ）は、ホストコンピュータ 500に供給される。また、デコーダ 33は、光ディスク 100 力も再生された ATIP情報 (CD— RWメディアの場合)もしくはゥォブリング情報 (DV D士 RWメディアの場合)から、光ディスク 100の識別データを抽出するための所定の 復号化処理を行う。この結果、光ディスク 100の識別データが復号ィ匕されて、 CPU3 0に対して供給される。
[0041] = = = アナログ信号処理回路 = = =
アナログ信号処理回路 400は、 RF/HF信号の増幅、 AGC(Automatic Gain Control), APC(Automatic Power Control),サーボ制御信号の生成など、光ディスク 駆動用アナログ信号処理を行うものである。なお、アナログ信号処理回路 400は、本 発明にかかる制御ユニットの一実施形態であり、デジタル信号処理回路 300と接続さ れて実施される。
[0042] S/H (Sample Hold)部 40は、光ディスク再生の場合や、光ディスク記録の場合で、 マルチパルス変調パターンのマーク区間におけるバイアスパワー PBを設定するとき 、所定のサンプリング期間分、 FMD21を介して生成された受光電圧 VFMDをサン プル'ホールドする。このとき、サンプル 'ホールドされた信号のことを、 BSHO信号と 称することとする。この BSHO信号は、 APC処理部 41に対して供給される。
[0043] S/H (Sample Hold)部 43は、光ディスク記録の場合で、マルチパルス変調パター ンのスペース区間におけるィレースパワー PEを設定するとき、所定のサンプリング期 間、 FMD21を介して生成された受光電圧 VFMDをサンプル ·ホールドする。このと き、サンプル ·ホールドされた信号のことを、 WSHO信号と称することとする。この WS HO信号もまた、 APC処理部 44に対して供給される。
[0044] APC処理部 41は、 SZH部 40においてサンプル 'ホールドされた RSHO信号のレ ベルと、 CPU30から DZA変換を介して供給された基準値 Bと、の偏差に応じた差 分電圧を求める。そして、 APC処理部 41は、この差分電圧を減少させるよう APCを 実行するのである。
[0045] APC処理部 44もまた同様に、 SZH部 43においてサンプル ·ホールドされた WSH O信号のレベルと、 CPU30から DZA変換を介して供給された基準値 Eと、の偏差 に応じた差分電圧を求める。そして、 APC処理部 44は、この差分電圧を減少させる よう APCを実行するのである。
[0046] バイアスパワー設定部 42は、 APC処理部 41からの APC出力に基づ!/、て、バイァ スパワー PBを基準値 Bに応じたパワーレベルに設定するための電圧制御信号 VBD Cを生成する。この電圧制御信号 VBDCは、スィッチ 47の切替動作によって選択さ れたとき、 LD駆動回路 24に供給される。
[0047] ィレースパワー設定部 45は、 APC処理部 44からの APC出力に基づ!/、てィレース パワー PEを基準値 Eに応じたパワーレベルに設定するための電圧制御信号 VEDC を生成する。この電圧制御信号 VEDCは、スィッチ 47の切替動作によって選択され たとき、 LD駆動回路 24に供給される。
[0048] ライトパワー設定部 46は、 CPU30から DZA変換を介して供給されるアツテネ—タ 461の減衰率 ATTと、増幅器 462の予め定められた固定増幅率と、によって定まる レベルシフト量である APCATT(dB)に基づいて、ィレースパワー設定部 45からの 電圧制御信号 VEDCをレベルシフトする。この電圧制御信号 VEDCをレベルシフト させたものが、ライトパワー PWを APCATTに応じたパワーレベルに設定するための 電圧制御信号 VWDCとなる。この電圧制御信号 VWDCは、スィッチ 47の切替動作 によって選択されたとき、 LD駆動回路 24に供給される。
[0049] RFアンプ 48は、 PD23を介して生成された受光電圧 VPDを、所定増幅率分増幅 することで RF信号を生成するものである。また、 RFアンプ 48は、光ディスク 100の識 別データを含む ATIP情報 (CD— RWメディアの場合)もしくはゥォブリング情報 (DV D士 RWメディアの場合)を生成する。なお、 RF信号や ATIP情報 Zゥォブリング情報 は、デコーダ 33に供給される。
[0050] 以上、アナログ信号処理回路 400の一実施形態について説明した力 例えば、ライ トパワー設定部 46は、制御電圧信号 VEDCをレベルシフトする一つの可変利得増 幅器のみで構成されてもよい。この場合、 CPU30は、ライトパワー設定部 46に対し て、前述の可変利得増幅器におけるレベルシフト量を指定することとなる。
[0051] く Epsilonと APCATTの関係 >
図 2を用いて、本発明にかかる Epsilon調整を考案する際に着眼した、ィレースパ ヮー PEを基準とする、 Epsilonと APCATTとの間に成立する関係について説明する
[0052] 図 2の（a)〜（d)に示すように、如何なるィレースパワー PEの場合であっても、 Epsil onの逆数（ライトパワー PWZィレースパワー PE)が大きくなるにつれて、 APCATT もまた同様に大きくなることが確認できる。なお、 APCATTとは、ライトパワー PWを 決定するためのィレースパワー PEに対するレベルシフト量である。すなわち、 Epsilo nの逆数と APCATTとの間には比例関係が成立するのである。以下では、この比例 関係を、 Epsilonの逆数と APCATTとを対応づけた直線として表すこととする。
[0053] また、図 2の（a)〜（d)に示すように、 Epsilonの逆数と APCATTとを対応づけた直 線は、如何なるィレースパワー PEの場合であっても、ある一点 Xで交差することが確 認できる。なお、この一点 Xは、 Epsilonが 1. 0、 APCATT力OdBの場合を示すもの である。すなわち、 Epsilonが 1. 0の場合、ライトパワー PWとィレースパワー PEは同 じパワーレベルとなり、このとき、 APCATTは、ライトパワー設定部 46においてィレー スパワー PEを増幅も減衰も行わない OdBとして、ィレースパワー PEとは無関係に一 意に定まるのである。つまり、交点 Xが示す状態は、アツテネータ 461や増幅器 462 の制御特性の影響を受けな 、場合である。
[0054] さらに、図 2の（a)〜（d)に示すように、ィレースパワー PEが増加する割合に応じて 、 Epsilonの逆数と APCATTとを対応づけた直線の傾きも急になることが確認できる 。すなわち、ィレースパワー PEと、 Epsilonの逆数と APCATTを対応づけた直線の 傾きと、の間には、比例関係が成立するのである。
[0055] <基準直線、交点、交差角変化率の取得 >
本発明に力かる Epsilon調整は、 Epsilonの逆数と APCATTとの間に成立する比 例関係と、その比例関係を表す直線が如何なるィレースパワー PEの場合であっても 必ずある一点 Xを通過すると 、う関係と、 Epsilonの逆数と APCATTとを対応づけた 直線の傾きとィレースパワー PEとの間に成立する比例関係と、いった規則性を利用 する。
[0056] そこで、本発明に力かる Epsilon調整の過程で前述した規則性を同定させるために 、例えば、後述するように、任意の 2つのィレースパワー PEを決定して、それらのィレ ースパワー PEを基準とした、 Epsilonの逆数と APCATTとの間の比例関係を表す 2 本の基準直線をまず求める。そして、その 2本の基準直線から、交点 Xや、ィレースパ ヮー PEと直線の傾きとの比例係数に相当する交差角変化率 Δ Θを求めることとする
[0057] = = = 基準直線 = = =
図 3を適宜参照しつつ、図 4のフローチャートを用いて、任意の二つのィレースパヮ 一 PEそれぞれの場合における、 Epsilonの逆数と APCATTとの間の比例関係を表 す 2本の基準直線の取得方法について説明する。なお、図 4のフローチャートの説明 において、説明の都合上、バイアスパワー PBの設定を行わないノンマルチパルス変 調方式を採用した場合とする。
[0058] ここで、任意の二つのィレースパワー PEとしては、ィレースパワー PEとして規定さ れた範囲内に含まれるパワーレベルを採用することとする。例えば、 CD— RWの規 格（Orange Book)では、ィレースパワー PEは、最小値が 7. OmW、最大値が 15. OmWとして規定される。よって、任意の二つのィレースパワー PEとしては、 7. OmW 力ら 15. OmWまでの規定された範囲内のパワーレベルとして、例えば、 7. OmWと 1 0. OmWを採用する。このように、ィレースパワー PEの規定された範囲内の任意の二 つのパワーレベルを採用することで、 Epsilon調整を実施するために適切なデータ（ 直線、交点、交差角変化率)を取得できる。 [0059] まず、 LD20の発光パワーを計測するパワーメータ（不図示）力 LD20から出射さ れるレーザ光を観測可能な位置に予め配設されていることとする。この状態で、 CPU 30は、 APC処理部 44に対して、 7. OmWのィレースパワー PEを設定するための基 準値 Eを指定する（S400)。また、 CPU30は、アツテネータ 461に対して、所定の A PCATT(AO)に応じた減衰率 ATTを指定する（S401)。この結果、ィレースパワー 設定部 45において、ィレースパワー PEを 7. OmWに設定するための電圧制御信号 VEDCが生成されるとともに、ライトパワー設定部 46において、電圧制御信号 VED Cを APCATT (AO)分レベルシフトした電圧制御信号 VWDCが生成される。
[0060] スィッチ 47では、ライトストラテジ部 322からのスィッチ変調信号 Smodに基づいて、 ィレースパワー設定部 45にお ヽて生成された電圧制御信号 VEDCと、ライトパワー 設定部 46にお ヽて生成された電圧制御信号 VWDCが合成されて、変調信号 Vmo dが生成される。この変調信号 Vmodは、 LD駆動回路 22に供給され、この結果、 LD 20が駆動される（S402)。
[0061] このとき、パワーメータは、 LD20の発光パワーとして、特に、マーク区間におけるラ イトパワー PWの一つ目の計測データとして、 WO (7. OmW)を取得する（S403)。よ つて、 W0 (7. OmW)に対する 7. OmWの比率（7. 0mW/W0 (7. OmW) )を算定 することで、 Epsilonの一つ目のサンプルデータ EO (7. OmW)が抽出される（S404)
[0062] ここで、 Epsilonのサンプルデータが二つ分抽出されてないため（S405 :NO)、 CP U30は、ィレースパワー PEの設定を変更せずに、アツテネータ 461に対して、所定 の APCATT(Al)に応じた減衰率 ATTを新たに指定する（S401)。そして、ィレー スパワー PEならびにライトパワー PWが設定されて LD20が駆動される結果（S402) 、パワーメータでは、マーク区間におけるライトパワー PWの二つ目の計測データとし て、 W1 (7. OmW)力 S取得される（S403)。よって、 W1 (7. OmW)に対する 7. OmW の比率（7. OmW/Wl (7. OmW) )を算定することによって、 Epsilonの二つ目のサ ンプルデータ E1 (7. OmW)が抽出される（S404)。
[0063] ここで、 Epsilonとして、二つのサンプノレデータ EO (7. OmW)および El (7. OmW) が抽出されたとき（S405 :YES)、 APCATT対（lZEpsilon)の座標軸で定まる異 なる二つの座標データ（EO (7. OmW)、 APCATT(AO) )と（El (7. OmW)、 APC ATT (Al) )が得られたことになる。よって、この二つの座標データを直線で結ぶこと で、一本目の基準直線 (以下、第 1の基準直線）が得られる (S406)。
[0064] また、ィレースパワー PEが 10. OmWの場合も同様な処理が行われることで、 Epsil onの二つのサンプノレデータ、すなわち、二つの座標データとして、（EO (10. OmW) 、八？じ八 (八0) )と 1 (10. OmW)、 APCATT(Al) )が抽出される。そして、こ の二つの座標データを直線で結ぶことで、二本目の基準直線 (以下、第 2の基準直 線）が得られる（S406)。
[0065] このように、第 1および第 2の基準直線は、所定のィレースパワー PEのもとで 2つの 座標データを抽出するだけで容易に決定できる。また、第 1および第 2の基準直線を 決定することで、交点ならびに交差角変化率は一義的に決定できる。よって、従来の 場合のように、複数台の実験用光ディスク装置から得られる膨大な実験データの統 計をとつて、実験式を得るなどの煩雑な作業が不要となり、本発明にかかる Epsilon 調整に必要なデータを容易に取得することができる。
[0066] なお、第 1および第 2の基準直線のさらなる精度の向上を図りたい場合には、第 1お よび第 2の基準直線を、二つを超えた複数の座標データを用いた直線近似によって 決定してちょい。
[0067] = = = 交点、交差角変化率 = = =
図 5を適宜参照しつつ、図 6のフローチャートを用いて、交点ならびに交差角変化 率の取得方法について説明する。なお、図 6のフローチャートに示す動作の主体は、 例えば、パワーメータなどの外部装置が搭載する CPU (不図示)である。
[0068] まず、 lZEpsilonを X軸、 APCATTを Y軸とした場合、第 1および第 2の基準直線 をそれぞれつぎの数式 1で表すこととする。
[数式 1]
y=al -x + bl · · · 第 1の基準直線
y=a2-x + b2 · · · 第 2の基準直線
[0069] ここで、（xO, yO)を第 1および第 2の基準直線の交点とする。また、 ylは、第 1の基 準直線における 1/Epsilonが xlのときの APCATTとし、 y2は、第 2の基準直線に おける 1/Epsilon力xlのときの APCATTとする。この場合、第 1および第 2の基準 直線の交点（xO, yO)は、つぎの数式 2で算定される（S600)。
[数式 2]
x0= (b2-bl) / (al -a2)
yO= (b2-bl) -al/ (al -a2) +bl
[0070] また、第 1および第 2の基準直線の交差角 θ 1は、つぎの数式 3で算定される（S60 D o
[数式 3]
Θ l = atan (a2)— atam,al)
[0071] 数式 3で算定される θ 1は、 3. OmW(10. 0mW—7. OmW)分のィレースパワー P Eに相当するものである。よって、ィレースパワー PEと基準直線の傾きとの比例定数 に相当する交差角変化率 Δ Θを、数式 3で算定される θ 1をィレースパワー PEの所 定単位で除算することによって算定できる。なお、このィレースパワー PEの所定単位 としては、ィレースパワー PEを調整可能な最小単位 (例えば、 0. lmW)とすることが 好ましい。これによつて、ィレースパワー PEの調整感度に応じたきめ細やかな Epsilo n調整が可能となる。
[0072] ここで、ィレースパワー PEが 0. lmWあたりの交差角変化率 Δ Θは、つぎの数式 4 で算定される（S602)。
[数式 4]
A θ = θ 1/ (10· (10. OmW- 7. OmW) )
[0073] 以上、このようにして取得された、交点 (xO, yO)、交差角変化率 Δ Θ力 第 1また は第 2の基準直線の 、ずれか一方とあわせて、デジタル信号処理回路 300に与えら れ、メモリ 31に記憶されることとなる。
[0074] <Epsilon調整 >
図 7を適宜参照しつつ、図 8のフローチャートを用いて、本発明に力かるデジタル信 号処理回路 300の Epsilon調整について説明する。なお、図 8のフローチャートに示 す動作の主体は、特に断らない限り、 CPU30とする。また、メモリ 31に予め記憶され る基準直線は、第 1の基準直線とする。さらに、図 8のフローチャートの説明において 、説明の都合上、バイアスパワー PBの設定を行わないノンマルチパルス変調方式を 採用した場合とする。
[0075] まず、光ディスク記録を開始すべく、光ディスク装置 600が備えるディスク収納部（ 不図示）に光ディスク 100が収納された状態にあることとする。この状態で、バイアス パワー設定部 42にお!/、て設定されたバイアスパワー PBに基づ!/、て LD20が駆動さ れて、光ディスク 100の再生が開始される。この結果、光ディスク 100から再生された ATIP情報（CD— RWメディアの場合)もしくはゥォブリング情報（DVD士 RWメディア の場合)から、光ディスク 100の識別データが復号ィ匕されて CPU30に対して供給さ れる。
[0076] このとき、 CPU30は、メモリ 31力ら、光ディスク 100の識別データに対応づけられた ィレースパワー PEの基準値 Eならびに Epsilon推奨値を読み出すことで、今回の Ep silon調整におけるィレースパワー PE (以下、今回のィレースパワー Pe)ならびに Eps ilon (以下、今回の Epsilon)を決定する（S800)。
[0077] また、 CPU30は、引き続いて、メモリ 31から、第 1の基準直線、交点 (x0, y0)、交 差角変化率 Δ Θを読み出す。そして、 CPU30は、メモリ 31から読み出した、第 1の 基準直線、交点 (x0, y0)、交差角変化率 Δ Θをもとに、今回のィレースパワー Peを 基準とした、 APCATT対 l,Epsilonの直線（以下、 APCATT算定用直線と称する 。；)を算定する（S801)。
[0078] ここで、図 7を用いて、 APCATT算定用直線の算定方法について、詳細に説明す る。なお、 lZEpsilonを X軸、 APCATTを Y軸とする。
[0079] まず、 APCATT算定用直線と第 1の基準直線との間の交差角 Θ 2は、つぎの数式 5で算定される。
[数式 5]
Θ 2= Δ Θ - 10- (PemW- 7. OmW)
[0080] ここで、 ylは、第 1の基準直線における任意の lZEpsilonである xlのときの APC ATTとし、 y2は、 APCATT算定用直線における 1/Epsilonが前述の xlのときの A PCATTとする。よって、今回のィレースパワー Peを基準とした APCATT算定用直 線は、つぎの数式 6で算定される。 [数式 6]
y2=y0+ ( (xl -x0) · (yl -yO) + (xl— χθ) "2-tan ( θ 2) ) / ( (xl -x0) - (y l -yO) -tan ( 0 2) )
[0081] そこで、数式 6で表される APCATT算定用直線において、 xlには、今回の Epsilo nの逆数を代入し、さら〖こ、 yl、 y2にはその xlに応じた値をそれぞれ代入することで 、所望の APCATT (以下、今回の APCATT)y2が算定される（S802)。
[0082] この結果、ィレースパワー設定部 45において、今回のィレースパワー Peを設定す るための電圧制御信号 VEDCが生成されるとともに、ライトパワー設定部 46において 、電圧制御信号 VEDCを今回の APCATT分レベルシフトした電圧制御信号 VWD Cが生成される（S803)。
[0083] そして、スィッチ 47では、ライトストラテジ部 322から OPCのライトストラテジに応じた スィッチ変調信号 Smodに基づいて、ィレースパワー設定部 45において生成された 電圧制御信号 VEDCと、ライトパワー設定部 46において生成された電圧制御信号 V WDCが合成されて、変調信号 Vmodが生成される。この変調信号 Vmodは、 LD駆 動回路 22に供給され、この結果、 LD20が駆動されて OPC処理が実施される（S80 4)。そして、 OPC処理の終了後、実際の記録データによる記録が開始されるのであ る（S805)。
[0084] このように、本発明に力かるデジタル信号処理回路 300、すなわちレーザパルス制 御回路は、従来の Epsilon調整の場合のように FMD観測値に基づいて何回も繰り 返し調整を行うのではなぐ Epsilonの逆数と APCATTとの間に成立する比例関係 と、その比例関係を表す直線が如何なるィレースパワー PEの場合であっても必ずあ る一点 Xを通過するという関係と、 Epsilonの逆数と APCATTとを対応づけた直線の 傾きとィレースパワー PEとの間に成立する比例関係と、いった規則性に基づいて、 所定の Epsilonに応じたィレースパワー PEならびに APCATT (すなわちライトパヮ 一 PW)を計算によって速やかに決定する。この結果、速やかに記録開始が行われる ことになる。また、従来の場合のようにライトパワー PWの調整に際して FMD21が介 在しないため、 FMD21の精度の影響を受けなくて済み、 Epsilon調整の精度の向 上が図れることとなる。 [0085] また、 Epsilon調整にぉ 、て、第 1の基準直線または第 2の基準直線の 、ずれか一 方と、交点 (xO, yO)と、交差角変化率 Δ Θと、を用いることで、 APCATT算定用直 線が一回の演算処理で決定されるので、前述の規則性を速やかに同定させることが でき、ひいては、 Epsilon調整を速やかに行うことができる。
[0086] 以上、本発明の例示的なそして現時点で好適とされる実施例を詳細に説明したが 、本発明の概念は、種々変更して実施し適用することができ、また付属の請求の範囲 は先行技術によって限定されることは別として、種々の変形例を含むものである。

Claims

請求の範囲
[1] 光ディスクに記録された情報を消去するためのレーザ素子の第 1の発光レベルを設 定する第 1の発光レベル設定部と、前記光ディスクへ情報を記録するための前記レ 一ザ素子の第 2の発光レベルを設定する第 2の発光レベル設定部と、を有する制御 ユニットと接続され、前記第 1および前記第 2の発光レベルを有するレーザパルスに よって前記レーザ素子が駆動される場合、前記第 2の発光レベルに対する前記第 1 の発光レベルの所定の比率に応じた前記第 1および前記第 2の発光レベルの設定を 、前記第 1および前記第 2の発光レベル設定部に対して行わせるレーザパルス制御 回路であって、
前記第 1の発光レベルを基準とした、前記第 2の発光レベル設定部に対して前記 第 2の発光レベルの調整を行わせるための操作量と前記比率の逆数との関係が、所 定の前記第 1の発光レベルの場合に必ずある一点を通過する直線であり、かつ、前 記直線と所定の基準直線との間の交差角が前記所定の第 1の発光レベルに比例す る、との規則性に基づいて、
前記光ディスクに応じた前記第 1の発光レベルおよび前記比率の逆数に対応づけ られた前記操作量を算定し、
前記第 2の発光レベル設定部に対して前記算定した操作量に応じた前記第 2の発 光レベルの設定を行わせること、
を特徴とするレーザパルス制御回路。
[2] 前記規則性を同定するためのデータを記憶する記憶部を有しており、
前記操作量を算定する場合には、前記記憶部に記憶された前記規則性を同定す るためのデータを用いること、
を特徴とする請求項 1に記載のレーザパルス制御回路。
[3] 前記規則性を同定するためのデータを、ある一つの前記直線と、前記ある一点と、 前記直線の傾きと前記第 1の発光レベルの間の比例係数とし、
前記操作量を算定する場合には、前記光ディスクに応じた前記第 1の発光レベル および前記比率の逆数に対応する前記直線を、前記規則性を同定するためのデー タに基づいて決定すること、 を特徴とする請求項 2に記載のレーザパルス制御回路。
[4] 前記規則性を同定するためのデータを、所定の前記第 1の発光レベルのもとで抽 出される、前記操作量対前記比率の逆数の座標軸で定まる異なる 2つの座標データ 、を用いて設定すること、
を特徴とする請求項 2に記載のレーザパルス制御回路。
[5] 前記光ディスクの識別データごとに対応づけられた前記第 1の発光レベルおよび前 記比率を記憶する記憶部を有しており、
前記操作量を算定する場合には、前記光ディスクから読み出された前記識別デー タに対応づけられた前記第 1の発光レベルおよび前記比率を、前記記憶部から取得 すること、
を特徴とする請求項 1に記載のレーザパルス制御回路。
[6] 前記制御ユニットは、
前記レーザ素子の前記第 1の発光レベルについての観測レベルと指定レベルとの 偏差を減少させる APC (Automatic Power Control)を実行する APC処理部と、 前記偏差に基づ 、て前記第 1の発光レベルを前記指定レベルに設定する前記第 1 の発光レベル設定部と、
前記設定された第 1の発光レベルを、前記第 2の発光レベルを設定するための前 記操作量である指定レベルシフト量によってレベルシフトしたレベルに、前記第 2の 発光レベルを設定する前記第 2の発光レベル設定部と、を有しており、
前記レーザパルス制御回路は、
前記第 1の発光レベルを調整する場合、前記 APC処理部に対して前記指定レべ ルを指定し、
前記第 2の発光レベルを調整する場合、前記第 2の発光レベル設定部に対して前 記指定レベルシフト量を指定すること、
を特徴とする請求項 1に記載のレーザパルス制御回路。
PCT/JP2005/006502 2004-04-09 2005-04-01 レーザパルス制御回路 WO2005098836A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/599,742 US7512057B2 (en) 2004-04-09 2005-04-01 Laser pulse control circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004115954A JP2005302136A (ja) 2004-04-09 2004-04-09 レーザパルス制御回路
JP2004-115954 2004-04-09

Publications (1)

Publication Number Publication Date
WO2005098836A1 true WO2005098836A1 (ja) 2005-10-20

Family

ID=35125315

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/006502 WO2005098836A1 (ja) 2004-04-09 2005-04-01 レーザパルス制御回路

Country Status (6)

Country Link
US (1) US7512057B2 (ja)
JP (1) JP2005302136A (ja)
KR (1) KR100777919B1 (ja)
CN (1) CN1930618A (ja)
TW (1) TWI260006B (ja)
WO (1) WO2005098836A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8130609B1 (en) * 2007-05-22 2012-03-06 Marvell International Ltd. System and method of bias control
US9159355B1 (en) 2010-01-21 2015-10-13 Marvell International Ltd. DVD-RAM header or land/groove detection

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080075064A1 (en) * 2006-08-30 2008-03-27 Microsoft Corporation Device to PC authentication for real time communications
JP4279338B1 (ja) * 2008-03-28 2009-06-17 株式会社東芝 光ディスク装置および光パワーの補正方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196592A (ja) * 1990-11-28 1992-07-16 Kawasaki Steel Corp レーザ駆動装置
JP2001034987A (ja) * 1999-07-23 2001-02-09 Ricoh Co Ltd 光情報記録装置
JP2001229561A (ja) * 2000-02-09 2001-08-24 Matsushita Electric Ind Co Ltd レーザ制御装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703855A (en) * 1993-04-06 1997-12-30 Hitachi, Ltd. Optical disk apparatus and recording and reading method for an optical disk using the same
JP3969958B2 (ja) * 2001-02-14 2007-09-05 株式会社リコー 光情報記録方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196592A (ja) * 1990-11-28 1992-07-16 Kawasaki Steel Corp レーザ駆動装置
JP2001034987A (ja) * 1999-07-23 2001-02-09 Ricoh Co Ltd 光情報記録装置
JP2001229561A (ja) * 2000-02-09 2001-08-24 Matsushita Electric Ind Co Ltd レーザ制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8130609B1 (en) * 2007-05-22 2012-03-06 Marvell International Ltd. System and method of bias control
US9159355B1 (en) 2010-01-21 2015-10-13 Marvell International Ltd. DVD-RAM header or land/groove detection

Also Published As

Publication number Publication date
TWI260006B (en) 2006-08-11
CN1930618A (zh) 2007-03-14
KR100777919B1 (ko) 2007-11-21
JP2005302136A (ja) 2005-10-27
TW200605047A (en) 2006-02-01
KR20060128048A (ko) 2006-12-13
US7512057B2 (en) 2009-03-31
US20070274191A1 (en) 2007-11-29

Similar Documents

Publication Publication Date Title
US7391705B2 (en) Optical information recording apparatus, information processing apparatus, optical information recording medium, optical information recording method, and computer-readable storage medium
US7212477B2 (en) Optical recording/reproducing apparatus with APC and SPS processes
JP2006252729A (ja) 光ディスク装置及びその記録情報の消去方法
WO2005098836A1 (ja) レーザパルス制御回路
JPWO2005050800A1 (ja) レーザ駆動装置、レーザ駆動装置を備えた光学ヘッドおよび光ディスク装置
US20060133245A1 (en) Optical disk apparatus
US7894322B2 (en) Optical pickup and information equipment
KR100783452B1 (ko) 광 디스크 기록/재생 장치 및 오프셋 보정방법
TWI311752B (en) Laser power control device and method for an optical disk recording apparatus
JP4069928B2 (ja) 相変化型光記録媒体の検査方法、相変化型光記録媒体装置
JP3463293B2 (ja) 光ディスク装置
JP4077283B2 (ja) 光ディスク装置
KR100283764B1 (ko) 광 디스크의 재질 특성에 따른 기록시간 조정장치 및 방법
JP4086066B2 (ja) 光ディスク記録装置
US20050083803A1 (en) Recording power determining method, program, computer readable storage medium, recording power determining device, and optical disk apparatus
JP2006309850A (ja) 光ヘッド装置および情報記録再生装置
JP4609288B2 (ja) 光ピックアップ装置
JP2001184689A (ja) 光ディスク記録装置、光ディスク記録方法
KR100917483B1 (ko) 광디스크 드라이브의 기록 파워 설정방법
US8929185B2 (en) Optical disc recording device and optical disc recording method
JP2002334473A (ja) 光ディスク装置
JP2009087399A (ja) 光ディスク装置および記録パワー制御方法
JP2001184690A (ja) 光ディスク記録装置、光ディスク記録方法
JP2009540482A (ja) 前方検知信号生成
JPH04302831A (ja) レーザダイオードの高周波駆動装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580007231.4

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020067020901

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 1020067020901

Country of ref document: KR

122 Ep: pct application non-entry in european phase
WWE Wipo information: entry into national phase

Ref document number: 10599742

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10599742

Country of ref document: US