WO2005062156A1 - 周波数制御方法および情報処理装置 - Google Patents

周波数制御方法および情報処理装置 Download PDF

Info

Publication number
WO2005062156A1
WO2005062156A1 PCT/JP2004/018841 JP2004018841W WO2005062156A1 WO 2005062156 A1 WO2005062156 A1 WO 2005062156A1 JP 2004018841 W JP2004018841 W JP 2004018841W WO 2005062156 A1 WO2005062156 A1 WO 2005062156A1
Authority
WO
WIPO (PCT)
Prior art keywords
value
operating frequency
upper limit
calculated
unit
Prior art date
Application number
PCT/JP2004/018841
Other languages
English (en)
French (fr)
Other versions
WO2005062156A8 (ja
Inventor
Toshitaka Sanada
Original Assignee
Kabushiki Kaisha Toshiba
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kabushiki Kaisha Toshiba filed Critical Kabushiki Kaisha Toshiba
Publication of WO2005062156A1 publication Critical patent/WO2005062156A1/ja
Publication of WO2005062156A8 publication Critical patent/WO2005062156A8/ja
Priority to US11/449,595 priority Critical patent/US20060230304A1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • the present invention relates to a frequency control method for controlling a clock frequency of an information processing device such as a personal computer, and an information processing device.
  • the clock frequency of the notebook PC CPU is set to the type of the processing operation of the OS. Some control is performed to switch to a user-specified clock frequency that is not relevant. This technical content is disclosed in, for example, JP-A-11-73237.
  • the method disclosed in Japanese Patent Application Laid-Open No. 2001-5661 described above is excellent in efficiency in that the required clock frequency can be set according to the required processing operation of the notebook PC.
  • an object of the present invention is to solve a powerful problem, to reduce the processing speed unnecessarily, and to suppress wasteful consumption of driving power more efficiently. It is to provide a number control method and an information processing device.
  • a frequency control method for controlling an operation frequency of the control unit of an information processing apparatus including a control unit for controlling a processing operation, wherein the upper limit value of the operation frequency is specified.
  • FIG. 1 is a block diagram showing an example of an internal configuration of a notebook PC according to an embodiment of the present invention.
  • FIG. 2 is a diagram showing an example of an outline of a procedure in which the notebook PC having the configuration shown in FIG.
  • FIG. 3 is a flowchart showing an example of processing contents regarding designation of a power saving level by the notebook PC having the configuration shown in FIG.
  • FIG. 4 is a flowchart showing an example of processing contents via a ⁇ S interface unit of the BIOS shown in FIG.
  • FIG. 5 is a flowchart showing an example of processing contents via a core part of the BIOS shown in FIG.
  • FIG. 6 is a flowchart showing an example of the content of a switching process of the clock frequency of the CPU shown in FIG.
  • FIG. 7 is a flowchart showing an example of a content of a CPU clock frequency reading process shown in FIG. 1.
  • FIG. 8 is a flowchart showing a modification of the control process of the clock frequency by the CPU shown in FIG. 1.
  • FIG. 1 is a block diagram showing an example of an internal configuration of a notebook PC according to an embodiment of the present invention.
  • FIG. 1 illustrates only the configuration of a portion related to the present invention in the internal circuit of the notebook PC.
  • a notebook PC according to one embodiment of the present invention includes a CPU 1 that controls the entire notebook PC.
  • the CPU 1 is connected to a north bridge (hereinafter referred to as NB) 2.
  • NB2 is connected to a south bridge (hereinafter referred to as SB) 3.
  • NB2 is, for example, a bridge circuit that executes processing such as data and address conversion between the NB2 and the CPU 1, which is a device connected to the NB2.
  • the SB3 is a bridge circuit that executes data input / output processing between devices connected via the SB3.
  • the NB 2 is connected to the main memory 4 which is a work area when the CPU 1 operates. Ma
  • the NB 2 is connected to an LCD (Liquid Crystal Display) 5, which is a display device.
  • the SB3 is connected to the BIOS-ROM 6 and the HDD (hard disk drive) 7.
  • the BIOS-ROM 6 stores a program for controlling the basic input / output of the notebook PC and controlling the clock frequency of the CPU 1.
  • the BIOS-ROM 6 performs processing to change the clock frequency of the CPU 1 according to the type of processing performed by the notebook PC, and control of the clock frequency of the CPU 1 according to control by a power saving utility described later.
  • the control processing program relating to the processing for changing the upper limit value is stored.
  • the BIOS-ROM 6 stores parameters related to control of the notebook PC.
  • the parameter relating to the control is, for example, the value of the clock frequency of the CPU 1.
  • the BIOS-ROM 6 is a memory from which various programs and parameters can be read under the control of the CPU 1.
  • the CPU 1 has a CPU register la for managing the clock frequency of the CPU 1.
  • the CPU 1 operates at the clock frequency managed by the CPU register la.
  • the value of the clock frequency managed by the CPU register la can be read / written by control via the BIOS-ROM6.
  • the HDD 7 is a non-volatile storage medium, and is a device that can store data even when the power of the notebook PC is not turned on.
  • the HDD 7 stores an OS (operating system), application programs, and the like. When these programs are executed, the programs are appropriately expanded in the memory 4.
  • the OS includes a power saving utility program.
  • the power saving utility is a program having a function of designating a power saving level corresponding to a plurality of upper limit values of the clock frequency of the CPU 1 according to a key input by a user.
  • the power saving level is indicated by, for example, three levels of “high”, “medium”, and “low”. Each power saving level is associated with an upper limit of a different clock frequency.
  • the CPU 1 operates at a clock frequency equal to or lower than the upper limit corresponding to each of the power saving levels according to the designation of the power saving level.
  • the bus extended from the SB3 is connected to an embedded controller (hereinafter, referred to as EC) 8.
  • EC embedded controller
  • the EC 8 is connected to the keyboard 9.
  • EC8 keyboard When mode 9 is pressed, this key is detected and a control signal corresponding to the pressed key is output to CPU1.
  • a predetermined operation is performed using the keyboard 9 to cause the CPU 1 to read out the power saving utility from the HDD 7.
  • the screen for setting the power saving level is displayed on the LCD5.
  • the user specifies the power saving level by operating the keyboard 9 with the force S indicated on the setting screen.
  • EC 8 is connected to power supply circuit 10.
  • the power circuit 10 is connected to a power plug 12 via a power cord 11.
  • the power supply circuit 10 supplies necessary drive power to each device such as the CPU 1.
  • the power supply circuit 10 is connected to the battery 13. When external power cannot be obtained via the power plug 12, the power supply circuit 10 obtains driving power from the battery 13 and supplies this driving power to each device.
  • FIG. 2 is a diagram illustrating an example of an outline of a procedure in which the notebook PC having the configuration illustrated in FIG. 1 specifies an upper limit value of the clock frequency of the CPU 1.
  • the BIOS in FIG. 2 is a program stored in the BIOS-ROM 6.
  • the BIOS includes an OS interface unit, which is a program for accessing the ⁇ S, and a core unit, which is a program for performing various arithmetic processing.
  • the processing related to the power saving level by the notebook PC is executed by the BIOS ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ S interface.
  • the process shifts from processing by the function of the core to processing by the function of the core of the BIOS.
  • the clock frequency associated with the power saving level is derived.
  • CPU1 controls so that it corresponds to the value of the clock frequency managed by CPU register la of PU1.
  • the user specifies the power saving level by executing the power saving utility function, and then calculates the upper limit of the clock frequency corresponding to the specified power saving level through execution of the BIOS. The processing will be described.
  • FIG. 3 is a flowchart showing an example of processing contents regarding designation of a power saving level by the notebook PC having the configuration shown in FIG.
  • FIG. 4 is a flowchart showing an example of processing contents via the OS interface unit of the BIOS shown in FIG.
  • FIG. 5 is a flowchart showing an example of processing contents via the core part of the BIOS shown in FIG.
  • the CPU 1 activates a power saving utility of ⁇ S according to a key input by a user. Then, when the user specifies the power saving level in accordance with the instruction on the power saving level setting screen displayed on the LCD 5, the CPU 1 stores data indicating the specified power saving level in the memory 4 (step 4). Al). Then, the CPU 1 reads out and executes the program related to the OS interface section of the BIOS from the BIOS-ROM 6, and reads out the data of the power saving level stored in the memory 4 by the processing of step A1 (step A2). In other words, processing power related to the power saving level The processing shifts from the processing by the function of the power saving utility of the OS to the processing by the function of the OS interface part of the BIOS.
  • the CPU 1 has a hyper threading function, which is a function of apparently executing a plurality of processes at once.
  • the OS in the HDD 7 needs to be a system optimized for the hyper threading function.
  • Whether the hyper threading function is enabled or disabled can be switched by the user through execution of the BIOS as needed.
  • the procedure is as follows: First, the notebook PC is started, and a predetermined key operation is performed, so that the CPU 1 reads the BIOS setup program from the BIOS-ROM 6 and displays the BIOS setup screen on the LCD 5.
  • the user operates the keyboard 9 according to the instruction displayed on the BIOS setup screen to enable or disable the hyper-threading function. Is set. Information on whether the hyper threading function is disabled or enabled is
  • CMOS memory are stored in a non-illustrated non-volatile memory such as a CMOS memory.
  • CPU 1 accesses BIOS-ROM 6 to determine whether the hypers of CPU 1 is set or disabled (step S2).
  • step B1 If it is determined in step B1 that the hyper-threading function is enabled (YES in step B1), the CPU 1 reads the program related to the OS interface section of the BIOS from BIOS-ROM6. The OS reads and executes the command to determine whether the OS is running on CPU1. It is determined whether or not the system realizes the specification of the upper limit value of the clock frequency according to the power saving level (step B2).
  • step B2 If it is determined in the process of step B2 that the OS does not support the power saving function of the hyper threading function of the CPU 1 (YES in step B2), the CPU 1 determines the clock frequency by the BIOS.
  • a program related to the BIOS core is read from BIOS-ROM6 and executed so that the upper limit can be specified (step B3). In other words, the processing related to the power saving level shifts from processing by the function of the OS interface part of the BIOS to processing by the function of the core part of the BIOS.
  • Step B4 the processing related to the power saving level shifts from the processing by the function of the OS interface unit of the BIOS to the processing by the function of the OS.
  • step B4 When the result of the processing in step B2 is determined to be “N CPU”, the CPU 1 performs the processing in step B4 because an OS that supports the power saving function of the hyper threading function will be replaced by a notebook PC in the future.
  • controlling the clock frequency via the ⁇ S instead of via the BIOS is more efficient than controlling the clock frequency via the BIOS. It is because the improvement of is expected.
  • the CPU 1 reads the data of the power saving level stored in the memory 4 by the process of step A1 according to the program related to the core part of the BIOS (step S1).
  • the CPU 1 calculates a parameter corresponding to the power saving level read in the process of step CI, that is, an upper limit value of the clock frequency of the CPU 1.
  • the BIOS-ROM 6 stores the data of the highest performance value, which is the clock frequency for operating the CPU 1 at the highest performance, and the coefficient corresponding to the power saving level.
  • CPU 1 derives a coefficient corresponding to the power saving level stored in memory 4 by the processing of step A1, calculates an upper limit by multiplying the coefficient by the highest performance value, and stores the upper limit in memory 4.
  • the BIOS-ROM 6 stores data of the current clock frequency of the CPU 1 separately from the upper limit value of the clock frequency.
  • the CPU 1 reads the upper limit value of the clock frequency calculated by the process of step C2 and the current clock frequency from the BIOS-ROM 6, and determines whether or not the current clock frequency is greater than the upper limit value calculated by the process of step C2. (Step C3).
  • the CPU 1 will be described as a power S capable of performing a process of changing the clock frequency of the CPU 1 in accordance with the type of the process performed via ⁇ S.
  • the CPU 1 calculates the clock frequency data of the CPU 1, which is the data stored in the CPU register la, by the process of Step C2. Rewrite the data with the clock frequency upper limit value data (step C4). As a result, the CPU 1 operates at the clock frequency of the upper limit calculated in the process of step C2. Note that, after the above-described processing in step B4, the CPU 1 performs the same processing as in steps C1 to C4. However, these processes are executed via the OS.
  • FIG. 6 is a flowchart showing an example of the content of the clock frequency switching process of CPU 1 shown in FIG.
  • the CPU 1 calculates a clock frequency corresponding to the type of the process, that is, a clock frequency as low as possible without lowering the processing speed (step Dl).
  • the CPU 1 guides a clock frequency higher than a clock frequency required for performing other processes that do not require a waiting time.
  • the CPU 1 accesses the CPU register la through the address conversion by the NB2, and uses the clock frequency data stored in the CPU register la by the processing of step D1, that is, the processing of the OS. Rewrite the data with the clock frequency calculated according to the type (step D2).
  • CPU 1 performs the processing of steps Al, A2, B1 B4, CI, and C2 according to the above-described designation of the power saving level.
  • the CPU 1 does not write the calculated value to the CPU register la but follows the program relating to the core part of the BIOS according to the program.
  • the following processing is executed as interrupt processing instead of the processing of steps C3 and C4.
  • the CPU 1 accesses the BIOS-ROM 6 and calculates whether the processing in step C2 has been performed in advance, that is, the upper limit value of the clock frequency according to the specification of the power saving level by the function of the power saving utility. Is determined (step El). As a result of this determination, if the CPU 1 determines that the upper limit value of the clock frequency has not been calculated (NO in step E1), the CPU 1 performs the processing of step E5. The processing of step E5 will be described later. On the other hand, if the CPU 1 determines that the upper limit of the clock frequency has been calculated (YES in step El), the CPU 1 skips the processing of step D2 and stores the data of the upper limit of the clock frequency in the BIOS ROM 6. And writes it to memory 4 (step E2).
  • the CPU 1 writes the data of the clock frequency calculated by the process of step D1 into the memory 4 (step E3).
  • the CPU 1 executes a program related to the core portion of the BIOS, calculates the clock frequency value S calculated in the process of step D1 and written in the memory 4, and is calculated in the process of step C2 and written in the memory 4. It is determined whether the clock frequency is lower than the upper limit value (step E4). That is, in the process of step E4, the CPU 1 determines whether or not the clock frequency is lower than the clock frequency specified by the power saving utility requested from the ⁇ S.
  • the CPU 1 accesses the memory 4 Then, the data of the clock frequency calculated according to the type of the OS process, which is the data written to the memory 4 by the process of step E3, is read. Then, the CPU 1 accesses the CPU register la, and rewrites the clock frequency data managed by the CPU register la to the clock frequency data written in the memory 4 by the processing of step E3 (step E5). . Thus, the CPU 1 operates at the clock frequency calculated according to the processing content of the OS.
  • step E4 when “NO” is determined in the process of step E4, the CPU 1 reads the data of the upper limit value of the clock frequency written in the memory 4 in the process of step E2. Then, the CPU 1 accesses the CPU register la, and rewrites the clock frequency data managed by the CPU register la to the clock frequency upper limit data read from the memory 4 (step E6). As a result, the CPU 1 operates at the clock frequency calculated according to the power saving level specified by the user by the power saving utility. Further, the CPU 1 writes the value of the clock frequency calculated by the processing in step E3 into the memory 4.
  • step E1 to step E6 is an interrupt processing for the processing in steps Dl and D2, and depends on the clock frequency calculated according to the OS processing and the power saving level specified by the user.
  • the lower one of the calculated clock frequencies is reflected as a new clock frequency of the CPU 1.
  • the clock frequency of the CPU 1 changes according to the type of processing of the OS, and the value becomes a value equal to or less than the upper limit calculated according to the power saving level. It is possible to efficiently reduce unnecessary consumption of driving power without lowering the processing speed. For example, when the notebook PC is operated by the drive power supplied from the battery 13 instead of the external power supply, it is possible to suppress unnecessary consumption of the drive power even when performing a process of performing a light load process.
  • FIG. 7 is a flowchart showing an example of the content of the clock frequency reading process of CPU 1 shown in FIG.
  • CPU1 reads the current clock frequency of CPU1, which is the data stored in BIOS-ROM6 after rewriting the clock frequency managed by the CPU register la, and reads the read clock value.
  • the clock calculated by the processing in step D1 Whether it matches the frequency value Confirmation (Step Fl). This reading process is performed by the OS.
  • the clock frequency value is changed through the execution of the BIOS by the process of step E6, the current clock frequency stored in the BIOS The frequency does not match the clock frequency calculated according to the type of processing, and in this case, the CPU 1 determines that an error has occurred.
  • the CPU 1 performs an interrupt process according to a program of the BIOS core unit when performing the process of reading the clock frequency through the execution of ⁇ S.
  • the area for reading the current clock frequency by the CPU 1 is the access area 6a of the BIOS-ROM 6, in which the clock frequency data written to the CPU register la by the processing of step E3 is stored. ing.
  • step D1 the CPU 1 executes the processing in step F1, that is, before performing the read processing of the current clock frequency by accessing the access area 6a through the address conversion, the clock stored in the area 6a.
  • step F1 the processing in step F1
  • the clock frequency data is rewritten to the clock frequency data stored in the memory 4 by the processing in step E3 (step G1).
  • the value of the clock frequency read from the area 6a by the CPU 1 is the value of the clock frequency calculated according to the type of the OS process in the process of step D1. Therefore, even when the value of the clock frequency is changed through the execution of the BIOS by the processing of step E6, the above-described error can be prevented.
  • the user specifies the power saving level by using the power saving utility and calculates the parameter corresponding to the power saving level, that is, the upper limit value of the clock frequency.
  • the power saving utility allows the user to directly specify the upper limit of the clock frequency within the range of the above-mentioned maximum performance value through the input operation with the keyboard 9.
  • FIG. 8 is a flowchart showing a modification of the control process of the clock frequency by the CPU 1 shown in FIG.
  • the notebook PC automatically calculates the clock frequency according to the presence / absence of external power supply instead of the user's specification of the power saving level, and calculates this clock frequency. Specify as the new clock frequency of CPU1.
  • the EC8 detects the value of the power supply voltage supplied to the power supply circuit 10 and determines whether or not external power is supplied. (Step Hl). As a result of this determination, when the external power is supplied (YES in step HI), the processing of steps Dl and D2 is performed without calculating the upper limit value of the clock frequency.
  • CPU 1 stores the data of the power saving level corresponding to the clock frequency preset for battery operation. Is written to memory 4 (step H2). Thereafter, the CPU 1 performs the same processing as in step B1 and thereafter. In the process of step C2, the upper limit of the clock frequency for battery operation is calculated.
  • the CPU 1 specifies a value of the clock frequency lower than the clock frequency when the external power is supplied as the upper limit value of the clock frequency.
  • step E4 the process of step E4 is performed by the CPU1, and the lower value of the clock frequency value calculated according to the type of the OS process and the clock frequency calculated for battery operation is used.
  • the clock frequency calculated according to the type of OS processing is written to the CPU register la by the processing of step E5, or the clock frequency calculated for driving the battery Is written to the CPU register la by the processing of step E6.
  • the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying its constituent elements without departing from the gist thereof at an implementation stage.
  • various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiments. For example, some components may be omitted from all the components shown in the embodiment. Furthermore, you may combine suitably the component covering different embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

 処理動作を制御する制御ユニット(1)を備える情報処理装置の前記制御ユニットの動作周波数を制御する周波数制御方法であって、前記動作周波数の上限値の指定を受け付ける指定ステップと、前記制御ユニット(1)による処理動作の種別に応じて前記動作周波数の値を計算する計算ステップと、前記計算ステップにより計算された動作周波数の値と、前記指定ステップにより指定された上限値を比較する比較ステップと、前記比較ステップによる比較の結果、前記計算ステップにより計算された動作周波数の値が前記指定ステップにより指定された上限値未満である場合には、前記計算ステップにより計算された値の動作周波数で前記制御ユニットが動作するように制御し、前記計算ステップにより計算された動作周波数の値が前記上限値以上である場合には、前記上限値の動作周波数で前記制御ユニットが動作するように制御する周波数制御ステップとを有する周波数制御方法である。

Description

明 細 書
周波数制御方法および情報処理装置
技術分野
[0001] 本発明は、例えばパーソナルコンピュータ等の情報処理装置のクロック周波数を制 御する周波数制御方法および情報処理装置に関する。
背景技術
[0002] 従来、例えば、ノート型パーソナルコンピュータ(ノート PC)などの、 '
の駆動電力の消費量は、 CPUのクロック周波数に比例して増加する。そこで、ノート PCがバッテリから供給される駆動電力により動作する場合に、このノート PCの無駄な 駆動電力の消費を抑えるために、ノート PC力 例えば OS (オペレーティングシステム )の起動時および終了時などにおける高い負荷を要する処理を行なう際には CPUの クロック周波数を高くし、負荷の低い処理を行なう際にはクロック周波数を低くするよう に制御するものがある。この技術内容は、例えば特開 2001— 5661号公報に開示さ れている。
[0003] また、ノート PCのバッテリの残り容量が少ないなどの理由で、このノート PCの駆動 電力の消費を抑えたい場合に、ノート PC力 CPUのクロック周波数を、 OSの処理動 作の種別に関係なぐユーザ指定のクロック周波数に切り替えるように制御するもの がある。この技術内容は、例えば特開平 11—73237号公報に開示されている。
[0004] また、ノート PCに ACアダプタが接続されているか否かを判別して、 ACアダプタが 接続されていない場合、つまりノート PCがバッテリからの駆動電力のみで動作してい る場合に、ノート PC力 S、 ACアダプタの接続時と比較して低いクロック周波数でノート PCが動作するように制御するものがある。この技術内容は、例えば特開平 6— 30164 7号公報に開示されている。
[0005] 前述した特開平 11-73237号公報ゃ特開平 6-301647号公報に開示されたよう な手法では、必要に応じて CPUのクロック周波数を低くすることによりバッテリからの 駆動電力の消費を低減することができる力 OSの処理動作の種別に関係なくクロッ ク周波数が一定となるので、前述した特開 2001-5661号公報に開示されたような手 法のように、 OSの処理動作に応じてクロック周波数が変化しなレ、。よって、あるクロッ ク周波数が設定された場合に、高い負荷を要しない処理を行なうような場合には、処 理動作に対して、クロック周波数が高い状態に保持されているため、このような場合 にはバッテリからの駆動電力を無駄に消費してしまう。
[0006] このように、前述した特開 2001—5661号公報に開示されたような手法では、ノート PC力 必要な処理動作に応じて、必要なクロック周波数に設定できるという、効率面 で優れた点があるが、例えばバッテリ駆動で対応する場合など、より電力消費を抑え たい場合などに、動作速度よりもバッテリ寿命の長時間化を優先させたい場合がある
発明の開示
[0007] そこで、本発明の目的は、力かる問題を解決し、処理にかかる速度を必要以上に低 下させず、かつ、駆動電力の無駄な消費をより効率よく抑えることが可能になる周波 数制御方法および情報処理装置を提供することにある。
[0008] 本発明の一実施形態に従って、処理動作を制御する制御ユニットを備える情報処 理装置の前記制御ユニットの動作周波数を制御する周波数制御方法であって、前 記動作周波数の上限値の指定を受け付ける指定ステップと、前記制御ユニットによる 処理動作の種別に応じて前記動作周波数の値を計算する計算ステップと、前記計算 ステップにより計算された動作周波数の値と、前記指定ステップにより指定された上 限値を比較する比較ステップと、前記比較ステップによる比較の結果、前記計算ステ ップにより計算された動作周波数の値が前記指定ステップにより指定された上限値 未満である場合には、前記計算ステップにより計算された値の動作周波数で前記制 御ユニットが動作するように制御し、前記計算ステップにより計算された動作周波数 の値が前記上限値以上である場合には、前記上限値の動作周波数で前記制御ュニ ットが動作するように制御する周波数制御ステップとを有する周波数制御方法が提供 される。
図面の簡単な説明
[0009] [図 1]図 1は、本発明の一実施形態にしたがったノート PCの内部構成の一例を示す ブロック図である。 [図 2]図 2は、図 1に示した構成のノート PCが CPU1のクロック周波数の上限値を指 定する手順の概要の一例を示す図である。
[図 3]図 3は、図 1に示した構成のノート PCによる省電力レベルの指定に関する処理 内容の一例を示すフローチャートである。
[図 4]図 4は、図 2に示した BIOSの〇Sインタフェース部を介した処理内容の一例を 示すフローチャートである。
[図 5]図 5は、図 2に示した BIOSのコア部を介した処理内容の一例を示すフローチヤ ートである。
[図 6]図 6は、図 1に示した CPUのクロック周波数の切り替え処理の内容の一例を示 すフローチャートである。
[図 7]図 7は、図 1に示した CPUのクロック周波数の読出し処理の内容の一例を示す フローチャートである。
[図 8]図 8は、図 1に示した CPUによるクロック周波数の制御処理の変形例を示すフロ 一チャートである。
発明を実施するための最良の形態
[0010] 以下、本発明をノート型のパーソナルコンピュータ(以下、ノート PCと称する)に適 用した場合の一実施形態について図面を参照して説明する。
図 1は、本発明の一実施形態にしたがったノート PCの内部構成の一例を示すプロ ック図である。
図 1では、ノート PCの内部回路において、本発明に関連する部分の構成のみにつ いて図示する。本発明の一実施形態にしたがったノート PCは、該ノート PC全体の制 御を司る CPU1を備える。 CPU1は、ノースブリッジ(north bridge :以後、 NBと称 す) 2と接続される。 NB2は、サウスブリッジ(south bridge :以後、 SBと称す) 3と接 続される。
[0011] NB2は、例えば、該 NB2と接続されるデバイスである CPU1との間のデータ及びァ ドレス変換などの処理を実行するブリッジ回路である。 SB3は、この SB3を介して接 続されるデバイス間でデータの入出力処理などを実行するブリッジ回路である。また 、 NB2は、 CPU1が動作した場合のワークエリアとなるメインメモリ 4と接続される。ま た、 NB2は、表示デバイスである LCD (Liquid Crystal Display) 5と接続される。
[0012] SB3は、 BIOS—ROM6および HDD (ハードディスクドライブ) 7と接続される。 BIO S— ROM6には、ノート PCの基本入出力制御および CPU1のクロック周波数の制御 を行なうためのプログラムが記憶される。
[0013] また、 BIOS— ROM6は、ノート PCが行なっている処理の種別に応じて CPU1のク ロック周波数を変更する処理、および、後述する省電力ユーティリティによる制御にし たがって、 CPU1のクロック周波数の上限値を変更する処理に係る制御処理用プロ グラムを記憶する。また、 BIOS— ROM6は、ノート PCの制御に関するパラメータを記 憶する。制御に関するパラメータは、例えば CPU1のクロック周波数の値である。また 、 BIOS— ROM6は、各種プログラムおよびパラメータを CPU1の制御によりリード可 能なメモリである。
[0014] CPU1内は、該 CPU1のクロック周波数を管理するための CPUレジスタ laを有す る。 CPU1は、 CPUレジスタ laが管理するクロック周波数で動作する。 CPUレジスタ laが管理するクロック周波数の値は、 BIOS— ROM6を介した制御によりリード/ライ ト可能である。
[0015] HDD7は、不揮発性の記憶媒体であり、ノート PCの電源が投入されていない状態 でもデータを記憶可能なデバイスである。 HDD7は、 OS (オペレーティングシステム) およびアプリケーションプログラムなどを記憶し、これらのプログラムを実行する際は、 当該プログラムは適宜メモリ 4に展開される。 OSは省電力ユーティリティのプログラム を含む。
[0016] 省電力ユーティリティは、ユーザによるキー入力にしたがって、 CPU1のクロック周 波数の複数段階の上限値に対応した省電力レベルを指定する機能を有するプログ ラムである。省電力レベルは、例えば、 "高", "中", "低"の 3段階で示される。それぞ れの省電力レベルには、異なるクロック周波数の上限値がそれぞれ対応付けられる。
CPU1は、省電力レベルの指定にともなって、これらの省電力レベルとそれぞれ対応 した上限値以下のクロック周波数で動作する。
[0017] SB3力、ら延出されるバスは、ェンべデッドコントローラ(Embedded Controller:以 後、 ECと称す) 8と接続される。 EC8は、キーボード 9と接続される。 EC8は、キーボ ード 9が押下された際に、この押下を検出し、押下されたキーに対応した制御信号を CPU1に出力する。
[0018] 省電力レベルの選択を行なうためには、まず、ノート PCを起動させた状態で、キー ボード 9による所定の操作を行なって、 CPU1により、省電力ユーティリティを HDD7 力 読み出させ、この省電力ユーティリティを実行させることで、省電力レベルの設定 用画面を LCD5に表示させる。ユーザは、この設定用画面に表示された指示にした 力 Sつてキーボード 9の操作を行なうことで省電力レベルの指定を行なう。
[0019] また、 EC8は電源回路 10と接続される。電源回路 10は、電源コード 11を介して電 源プラグ 12と接続される。電源回路 10は、 CPU1などの各デバイスへ必要な駆動電 力を供給する。また、電源回路 10はバッテリ 13と接続される。電源回路 10は、電源 プラグ 12を介して外部電源が得られない場合には、バッテリ 13から駆動電力を得て 、この駆動電力を各デバイスに供給する。
[0020] 次に、本発明の一実施形態にしたがったノート PCの CPU1のクロック周波数の制 御処理にっレ、て説明する。
図 2は、図 1に示した構成のノート PCが CPU1のクロック周波数の上限値を指定す る手順の概要の一例を示す図である。
なお、図 2中の BIOSは BIOS— ROM6に記憶されるプログラムである。 BIOSは、〇 Sとのアクセスを行なうためのプログラムである OSインタフェース部と、各種演算処理 を行なうためのプログラムであるコア部を含む。
[0021] まず、ユーザが OSの省電力ユーティリティを起動して、前述した省電力レベルの指 定用画面にしたがって所望の省電力レベルを指定すると、この省電力レベルに関わ る処理は、 OSの省電力ユーティリティの機能による処理から、 BIOSの〇Sインタフエ ース部の機能による処理に移行する。
[0022] ノート PCが BIOSの OSインタフェース部の機能を実行して、省電力ユーティリティ により指定された省電力レベルを認識すると、ノート PCによる省電力レべノレに関わる 処理は、 BIOSの〇Sインタフェース部の機能による処理から、 BIOSのコア部の機能 による処理に移行する。そして、ノート PC力 BIOSのコア部の機能を実行すると、省 電力レベルに対応付けられたクロック周波数が導かれ、このクロック周波数の値は、 C PU1の CPUレジスタ laが管理するクロック周波数の値と対応するように CPU1が制 御する。
[0023] 以下、ユーザが省電力ユーティリティの機能を実行することで省電力レベルを指定 してから、この指定された省電力レベルに対応したクロック周波数の上限値を BIOS の実行を介して計算する処理について説明する。
[0024] 図 3は、図 1に示した構成のノート PCによる省電力レベルの指定に関する処理内容 の一例を示すフローチャートである。図 4は、図 2に示した BIOSの OSインタフェース 部を介した処理内容の一例を示すフローチャートである。図 5は、図 2に示した BIOS のコア部を介した処理内容の一例を示すフローチャートである。
[0025] まず、 CPU1は、ユーザのキー入力にしたがって〇Sの省電力ユーティリティを起動 させる。そして、 LCD5に表示された省電力レベルの設定用画面における指示にし たがってユーザが省電力レベルを指定すると、 CPU1は、この指定された省電力レ ベルを示すデータをメモリ 4に記憶する(ステップ Al)。そして、 CPU1は、 BIOS— R OM6から BIOSの OSインタフェース部に関するプログラムを読み出して実行し、ステ ップ A1の処理によりメモリ 4に記憶された省電力レベルのデータを読み出す (ステツ プ A2)。つまり、省電力レベルに関わる処理力 OSの省電力ユーティリティの機能に よる処理から BIOSの OSインタフェース部の機能による処理に移る。
[0026] CPU1は、一度に複数の処理を見かけ上実行する機能であるハイパースレツディン グ (hyper threading)機能を有する。ただし、 CPU 1がハイパースレツディング機能 にしたがった処理を行なうには、 HDD7における OSがハイパースレツディング機能 に最適化されたシステムである必要がある。
[0027] ハイパースレツディング機能を有効とするか無効とするかは、ユーザが必要に応じ て BIOSの実行を介して切り替えることができる。手順としては、まず、ノート PCを起 動させた状態で所定のキー操作を行なうことで、 CPU1が BIOSのセットアッププログ ラムを BIOS-ROM6力、ら読み出し、 BIOSのセットアップ画面を LCD5に表示させる
[0028] 次の手順として、ユーザは、 BIOSのセットアップ画面に表示される指示にしたがつ てキーボード 9の操作を行なうことでハイパースレツデイング機能を有効とするか無効 とするかの設定を行なう。ハイパースレツディング機能が無効か有効かを示す情報は
、図示しない不揮発性のメモリ、例えば CMOSメモリ等に記憶される。
[0029] ステップ A2の処理後、 CPU1は BIOS— ROM6にアクセスし、 CPU1のハイパース に設定されているか無効に設定されているかを判別する(ス
Figure imgf000009_0001
[0030] ステップ B1の処理により、ハイパースレツディング機能が有効に設定されていると判 別された場合(ステップ B1の YES)には、 CPU1は、 BIOS—ROM6から BIOSの OS インタフェース部に関するプログラムを読み出して実行し、 OSが CPU1のハイパース るか否力、、つまり、 CPU1のハイパース
Figure imgf000009_0002
省電力レベルにしたがったクロック周波 数の上限値の指定を実現するシステムであるか否力 ^判別する (ステップ B2)。
[0031] ステップ B2の処理により、 OSが CPU1のハイパースレツディング機能の省電力機 能に対応していないと判別された場合(ステップ B2の YES)には、 CPU1は、 BIOS によりクロック周波数の上限値の指定が行なえるように、 BIOSのコア部に関するプロ グラムを BIOS— ROM6から読み出して実行する(ステップ B3)。つまり、省電力レべ ルに関する処理は、 BIOSの OSインタフェース部の機能による処理から BIOSのコア 部の機能による処理に移る。
[0032] 一方、ステップ B1およびステップ B2のいずれかの処理で「NO」と判別された際は、 CPU1は OSを実行する(ステップ B4)。つまり、省電力レベルに関する処理が BIOS の OSインタフェース部の機能による処理から OSの機能による処理に移る。
[0033] ステップ B2の処理の結果「N〇」と判別された場合に、 CPU1がステップ B4の処理 を行なうのは、ハイパースレツディング機能の省電力機能に対応した OSを将来的に ノート PCにインストールした際は、ノート PC力 クロック周波数の制御を、 BIOSを介 してではなく〇Sを介して実行した方が、 BIOSを介してクロック周波数の制御を行なう 場合と比較して、処理効率の向上が見込めるからである。
[0034] ステップ B3の処理後、 CPU1は、 BIOSのコア部に関するプログラムにしたがって、 ステップ A1の処理によりメモリ 4に記憶された省電力レベルのデータを読み出す (ス [0035] 次に、 CPUlは、ステップ CIの処理により読み出した省電力レベルに対応したパラ メータ、つまり、 CPU1のクロック周波数の上限値を計算する。この計算を行なうため に、 BIOS— ROM6には、 CPU1を最高性能で動作させるクロック周波数である最高 性能値のデータ、および省電力レベルに対応した係数が記憶される。 CPU1は、ス テツプ A1の処理によりメモリ 4に記憶された省電力レベルに対応した係数を導き、こ の係数に最高性能値を掛けて上限値を計算し、この上限値をメモリ 4に記憶する (ス
[0036] また、 BIOS— ROM6には、クロック周波数の上限値とは別に、 CPU1の現在のクロ ック周波数のデータが記憶されている。 CPU1は、ステップ C2の処理により計算した クロック周波数の上限値と現在のクロック周波数を BIOS— ROM6から読み出して、 現在のクロック周波数力 ステップ C2の処理により計算した上限値より大きいか否か を判別する(ステップ C3)。 CPUlは、後述するように、〇Sを介して行なっている処理 の種別に応じて CPU1のクロック周波数を変更する処理を行なうことができる力 S、ここ では行なわなレ、ものとして説明する。
[0037] ステップ C3の処理で「YES」と判別された際には、 CPU1は、 CPUレジスタ laに記 憶されるデータである、 CPU1のクロック周波数のデータを、ステップ C2の処理で計 算したデータである、クロック周波数の上限値のデータに書き換える(ステップ C4)。 これにより CPU1は、ステップ C2の処理で計算した上限値のクロック周波数で動作す る。なお、 CPU1は、前述したステップ B4の処理後は、ステップ C1一 C4と同様の処 理が行なわれる。ただし、これらの処理は OSを介して実行される。
[0038] 次に、ノート PCが OSを介して行なっている処理の種別、および、省電力ユーティリ ティによる省電力レベルの指定に基づいて CPU1のクロック周波数を変更する処理 について図 6を参照して説明する。図 6は、図 1に示した CPU1のクロック周波数の切 り替え処理の内容の一例を示すフローチャートである。 CPU1は、 OSを介した処理 を行なうたびに、この処理の種別に応じたクロック周波数、つまり、処理速度を低下さ せずに、かつ、できるだけ低いクロック周波数を計算する (ステップ Dl)。具体的には 、 CPU1は、負荷の高い処理を行なう際には、その他の待ち時間を要しない処理を 行なう場合に必要なクロック周波数に対して高いクロック周波数を導く。 [0039] さらに、 CPU1は、 NB2によるアドレス変換を経て CPUレジスタ laにアクセスして、 この CPUレジスタ laに記憶されたクロック周波数のデータを、ステップ D1の処理によ り、つまり、 OSの処理の種別に応じて計算したクロック周波数のデータに書き換える( ステップ D2)。
[0040] また、 CPU1は、ステップ Dl , D2の処理とは別に、前述した省電力レベルの指定 にしたがって、ステップ Al, A2, B1 B4, CI, C2の処理を行なう。 CPU1は、ステ ップ D1の処理により、 OSの処理に応じたクロック周波数を計算した際に、この計算し た値を CPUレジスタ laに書き込まずに、 BIOSのコア部に関するプログラムにしたが つて、ステップ C3および C4の処理の代わりに以下の処理を割込み処理として実行 する。
[0041] まず、 CPU1は、 BIOS—ROM6にアクセスして、ステップ C2の処理が予め行なわ れたか、つまり省電力ユーティリティの機能による省電力レベルの指定にしたがった クロック周波数の上限値が予め計算されたか否かを判別する (ステップ El)。この判 別の結果、クロック周波数の上限値が計算されていないと CPU1が判別した場合 (ス テツプ E1の NO)には、 CPU1によりステップ E5の処理が行なわれる。ステップ E5の 処理については後述する。一方、クロック周波数の上限値が既に計算されたと CPU 1が判別した場合(ステップ Elの YES)には、 CPU1は、ステップ D2の処理を行なわ ずに、クロック周波数の上限値のデータを BIOS— ROM6から読み出してメモリ 4に書 き込む(ステップ E2)。
[0042] 次に、 CPU1は、ステップ D1の処理により計算したクロック周波数のデータをメモリ 4に書き込む(ステップ E3)。
そして、 CPU1は、 BIOSのコア部に関するプログラムを実行し、ステップ D1の処理 により計算されてメモリ 4に書き込まれたクロック周波数の値力 S、ステップ C2の処理に より計算されてメモリ 4に書き込まれたクロック周波数の上限値より低いか否力、を判別 する(ステップ E4)。つまり、ステップ E4の処理では、 CPU1は、〇Sから要求されたク ロック周波数力 省電力ユーティリティで指定されたクロック周波数より低いか否かを 判別する。
[0043] ステップ E4の処理により「丫£3」と判別された際には、 CPU1はメモリ 4にアクセスし て、ステップ E3の処理によりメモリ 4に書き込まれたデータである、 OSの処理の種別 に応じて計算されたクロック周波数のデータを読み出す。そして、 CPU1は CPUレジ スタ laにアクセスして、この CPUレジスタ laが管理しているクロック周波数のデータを 、ステップ E3の処理によりメモリ 4に書き込まれたクロック周波数のデータに書き換え る(ステップ E5)。これにより、 CPU1は、 OSの処理内容に応じて計算されたクロック 周波数で動作する。
[0044] 一方、ステップ E4の処理により「NO」と判別された際には、 CPU1は、ステップ E2 の処理によりメモリ 4に書き込まれたクロック周波数の上限値のデータを読み出す。そ して、 CPU1は CPUレジスタ laにアクセスして、この CPUレジスタ laが管理している クロック周波数のデータを、メモリ 4から読み出したクロック周波数の上限値のデータ に書き換える(ステップ E6)。これにより、 CPU1は、省電力ユーティリティによりユー ザが指定した省電力レベルに応じて計算されたクロック周波数で動作する。また、 CP U1は、ステップ E3の処理により計算したクロック周波数の値をメモリ 4に書き込む。
[0045] つまり、ステップ E1からステップ E6までの処理は、ステップ Dl , D2の処理に対する 割込み処理であり、 OSの処理に応じて計算されたクロック周波数と、ユーザが指定し た省電力レベルに応じて計算されたクロック周波数のうち低い方のクロック周波数が 、 CPU1の新たなクロック周波数として反映されることになる。
[0046] これにより、 CPU1のクロック周波数は OSの処理の種別に応じて変化し、かつ、そ の値は省電力レベルに応じて計算された上限値以下の値となるので、必要以上に処 理速度を低下させることなぐかつ、駆動電力の無駄な消費をより効率よく抑えること ができる。例えば、ノート PCが外部電源ではなくバッテリ 13から供給される駆動電力 により動作している場合に、負荷の軽い処理を行なう処理を行なう際でも、駆動電力 の無駄な消費を抑えることができる。
[0047] 図 7は、図 1に示した CPU1のクロック周波数の読出し処理の内容の一例を示すフ ローチャートである。
CPU1は、 CPUレジスタ laで管理されるクロック周波数の書換え後に BIOS—RO M6に記憶されるデータである CPU1の現在のクロック周波数を読み出し、この読み 出した値力 ステップ D1の処理により計算されたクロック周波数の値と一致するか否 かの確認を行なう(ステップ Fl)。この読出し処理は OSを介して行われる力 ステップ E6の処理により BIOSの実行を介してクロック周波数の値が変更された際には、 BIO S— ROM6に記憶される現在のクロック周波数は、 OSの処理の種別に応じて計算さ れたクロック周波数と一致しないことになり、この場合には CPU1はエラーと判断する
[0048] このエラーを防ぐために、 CPU1は、〇Sの実行を介したクロック周波数の読出し処 理を行なう際に、 BIOSのコア部のプログラムにしたがった割込み処理を行なう。ここ で、 CPU1による現在のクロック周波数の読み出し対象エリアは BIOS— ROM6のァ クセスエリア 6aであり、このエリア 6aには、ステップ E3の処理により CPUレジスタ laに 書き込まれたクロック周波数のデータが記憶されている。
[0049] 割込み処理の手順について説明する。 CPU1は、ステップ D1の処理後、ステップ F 1の処理、つまりアドレス変換を経てアクセスエリア 6aへのアクセスを行なうことによる 現在のクロック周波数の読み出し処理を行なう前に、このエリア 6aに記憶されたクロッ ク周波数のデータを、ステップ E3の処理によりメモリ 4に保存されたクロック周波数の データに書き換える(ステップ G1)。
[0050] つまり、 CPU1がエリア 6aから読み出すクロック周波数の値は、ステップ D1の処理 により OSの処理の種別に応じて計算されたクロック周波数の値である。よって、ステ ップ E6の処理により BIOSの実行を介してクロック周波数の値が変更された際でも、 前述したエラーを防止することができる。
[0051] なお、前述した実施形態では、ユーザが省電力ユーティリティにより省電力レベル を指定して、この省電力レベルに対応したパラメータ、つまりクロック周波数の上限値 を計算する手順としたが、これに限らず、ユーザが省電力ユーティリティにより、キー ボード 9による入力操作を介して、前述した最高性能値以下の範囲でクロック周波数 の上限値を直接指定できるようにしてもょレ、。
[0052] 次に、前述したクロック周波数の制御処理の変形例を説明する。図 8は、図 1に示し た CPU1によるクロック周波数の制御処理の変形例を示すフローチャートである。 この変形例では、ノート PCは、ユーザによる省電力レベルの指定に代えて、外部電 源の供給の有無に応じてクロック周波数を自動的に計算して、このクロック周波数を CPU1の新たなクロック周波数として指定する。
[0053] 外部電源の電源電圧とバッテリ 13の電源電圧は異なるので、 EC8は、電源回路 10 に供給される電源電圧の値を検出して、外部電源が供給されているか否かを判別す る(ステップ Hl)。この判別の結果、外部電源が供給されている場合 (ステップ HIの YES)には、クロック周波数の上限値の計算がなされずに、ステップ Dl , D2の処理 が行なわれる。
[0054] 一方、外部電源が供給されていないと判別された場合 (ステップ HIの N〇)には、 C PU1は、バッテリ駆動時用に予め設定されたクロック周波数と対応した省電力レベル のデータをメモリ 4に書き込む(ステップ H2)。以後は、 CPU1は、ステップ B1以降と 同様の処理を行ない。ステップ C2の処理では、バッテリ駆動時用のクロック周波数の 上限値が計算される。ここでは、ノート PCの駆動電力の消費を抑えるため、 CPU1は 、外部電源が供給されている場合のクロック周波数に対して低いクロック周波数の値 をクロック周波数の上限値として指定する。
[0055] そして、 CPU1によりステップ E4の処理が行なわれて、 OSの処理の種別に応じて 計算されたクロック周波数の値と、バッテリ駆動時用に計算されたクロック周波数のう ち低い方の値が判別され、この判別の結果、 OSの処理の種別に応じて計算されたク ロック周波数がステップ E5の処理により CPUレジスタ laに書き込まれる、または、ノく ッテリ駆動時用に計算されたクロック周波数がステップ E6の処理により CPUレジスタ laに書き込まれる。これにより、ノート PCに外部電源が供給されていない、つまりバッ テリ 13による駆動電力によりノート PCが動作している場合には、ユーザにより特別な 設定を行なわずとも、 OSの処理に応じてクロック周波数を適切に変化させつつ、駆 動電力の無駄な消費をより効率よく抑えることが出来る。
[0056] なお、この発明は、前記実施形態そのままに限定されるものではなぐ実施段階で はその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、前記実施 形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成 できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を省略して もよレ、。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

Claims

請求の範囲
[1] 処理動作を制御する制御ユニットを備える情報処理装置の前記制御ユニットの動 作周波数を制御する周波数制御方法であって、
前記動作周波数の上限値の指定を受け付ける指定ステップと、
前記制御ユニットによる処理動作の種別に応じて前記動作周波数の値を計算する 計算ステップと、
前記計算ステップにより計算された動作周波数の値と、前記指定ステップにより指 定された上限値を比較する比較ステップと、
前記比較ステップによる比較の結果、前記計算ステップにより計算された動作周波 数の値が前記指定ステップにより指定された上限値未満である場合には、前記計算 ステップにより計算された値の動作周波数で前記制御ユニットが動作するように制御 し、前記計算ステップにより計算された動作周波数の値が前記上限値以上である場 合には、前記上限値の動作周波数で前記制御ユニットが動作するように制御する周 波数制御ステップと
を有する周波数制御方法。
[2] 前記情報処理装置は、前記動作周波数の上限値に関する入力操作を受け付ける 入力ユニットを備え、
前記指定ステップは、前記入力ユニットによる入力操作にしたがって前記動作周波 数の上限値を指定する請求項 1に記載の周波数制御方法。
[3] 前記情報処理装置は、前記制御ユニットに駆動電力を供給する電源回路を備え、 前記電源回路に外部電源が供給されているか否力 ^検出する電源検出: この電源検出ステップにより、前記電源回路に外部電源が供給されていないことが 検出された際に前記動作周波数の上限値を指定する第 2の指定ステップと を有し、
前記比較ステップは、前記計算ステップにより計算された動作周波数の値と、前記 第 2の指定ステップにより指定された動作周波数の上限値を比較し、
前記制御ステップは、前記比較ステップによる比較の結果、前記計算ステップによ り計算された動作周波数の値が前記第 2の指定ステップにより指定された上限値未 満である場合には、前記計算ステップにより計算された値の動作周波数で前記制御 ユニットが動作するように制御し、前記計算ステップにより計算された動作周波数の 値が前記上限値以上である場合には、前記上限値の動作周波数で前記制御ュニッ トが動作するように制御する請求項 1に記載の周波数制御方法。
[4] 前記情報処理装置は、前記制御ステップにより制御された前記動作周波数の値を 記憶する記憶ユニットを備え、
前記記憶ユニットに記憶された動作周波数の値が前記計算ステップにより計算され た動作周波数の値と異なる場合に、前記記憶ユニットに記憶された動作周波数の値 を前記計算ステップにより計算された動作周波数の値に書き換える書換えステップと 前記記憶ユニットに記憶された周波数である、前記書換えステップにより書き換えら れた動作周波数の値を読み出す読出しステップと
を有する請求項 1に記載の周波数制御方法。
[5] 処理動作を制御する処理ユニットと、
前記処理ユニットによる処理動作の種別に応じて動作周波数の値を計算する計算 ユニットと、
前記動作周波数の上限値の指定を受け付ける指定ユニットと、
前記計算ユニットにより計算された動作周波数の値と、前記指定ユニットにより指定 された上限値を比較する比較ユニットと、
前記比較ユニットによる比較の結果、前記計算ユニットにより計算された動作周波 数の値が前記指定ユニットにより指定された上限値未満である場合には、前記計算 ユニットにより計算された値の動作周波数で前記制御ユニットが動作するように制御 し、前記計算ユニットにより計算された動作周波数の値が前記上限値以上である場 合には、前記上限値の動作周波数で前記制御ユニットが動作するように制御する周 波数制御ユニットと
を具備した情報処理装置。
PCT/JP2004/018841 2003-12-19 2004-12-16 周波数制御方法および情報処理装置 WO2005062156A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/449,595 US20060230304A1 (en) 2003-12-19 2006-06-09 Frequency control method and information processing apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-422549 2003-12-19
JP2003422549A JP2005182473A (ja) 2003-12-19 2003-12-19 周波数制御方法および情報処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/449,595 Continuation US20060230304A1 (en) 2003-12-19 2006-06-09 Frequency control method and information processing apparatus

Publications (2)

Publication Number Publication Date
WO2005062156A1 true WO2005062156A1 (ja) 2005-07-07
WO2005062156A8 WO2005062156A8 (ja) 2005-08-25

Family

ID=34708737

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/018841 WO2005062156A1 (ja) 2003-12-19 2004-12-16 周波数制御方法および情報処理装置

Country Status (4)

Country Link
US (1) US20060230304A1 (ja)
JP (1) JP2005182473A (ja)
CN (1) CN1894648A (ja)
WO (1) WO2005062156A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063398A (ja) * 2012-09-21 2014-04-10 Fujitsu Ltd 携帯端末装置の制御方法、制御プログラム、携帯端末装置
JP2014529146A (ja) * 2012-08-30 2014-10-30 ▲華▼▲為▼▲終▼端有限公司 中央演算装置を制御するための方法および装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4817760B2 (ja) * 2005-08-26 2011-11-16 キヤノン株式会社 情報処理装置及びそのシステムクロック周波数の設定方法
US8552849B2 (en) * 2009-01-15 2013-10-08 Infineon Technologies Ag System and method for power supply testing
JP5428695B2 (ja) * 2009-09-16 2014-02-26 富士通株式会社 バッテリー動作可能無線基地局装置
FR2960314B1 (fr) * 2010-05-19 2012-07-27 Bull Sas Procede d'optimisation de gestion de veille d'un microprocesseur permettant la mise en oeuvre de plusieurs coeurs logiques et programme d'ordinateur mettant en oeuvre un tel procede
TWI557546B (zh) * 2012-01-11 2016-11-11 技嘉科技股份有限公司 一體式電腦及其電源管理方法
TWI526847B (zh) * 2012-09-28 2016-03-21 微盟電子(昆山)有限公司 計算機及其硬體參數設定方法
JP6247480B2 (ja) * 2013-09-12 2017-12-13 株式会社東芝 制御装置、制御システムおよび制御方法
US9689928B2 (en) 2014-09-19 2017-06-27 Infineon Technologies Ag System and method for a built-in self-test of a battery

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06301647A (ja) * 1993-04-13 1994-10-28 Toshiba Corp ポータブルコンピュータ
JPH0844465A (ja) * 1994-05-26 1996-02-16 Seiko Epson Corp 消費電力を効率化した情報処理装置
JPH10501911A (ja) * 1994-06-17 1998-02-17 インテル・コーポレーション コンピュータ・システム内のプロセッサ性能と電力との動的管理
JP2001117663A (ja) * 1999-10-21 2001-04-27 Toshiba Corp コンピュータシステムおよびその処理速度制御方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6385735B1 (en) * 1997-12-15 2002-05-07 Intel Corporation Method and apparatus for limiting processor clock frequency
US7058826B2 (en) * 2000-09-27 2006-06-06 Amphus, Inc. System, architecture, and method for logical server and other network devices in a dynamically configurable multi-server network environment
TW575803B (en) * 2002-10-17 2004-02-11 Uniwill Comp Corp The method of managing portable computer power cord

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06301647A (ja) * 1993-04-13 1994-10-28 Toshiba Corp ポータブルコンピュータ
JPH0844465A (ja) * 1994-05-26 1996-02-16 Seiko Epson Corp 消費電力を効率化した情報処理装置
JPH10501911A (ja) * 1994-06-17 1998-02-17 インテル・コーポレーション コンピュータ・システム内のプロセッサ性能と電力との動的管理
JP2001117663A (ja) * 1999-10-21 2001-04-27 Toshiba Corp コンピュータシステムおよびその処理速度制御方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014529146A (ja) * 2012-08-30 2014-10-30 ▲華▼▲為▼▲終▼端有限公司 中央演算装置を制御するための方法および装置
US9405353B2 (en) 2012-08-30 2016-08-02 Huawei Device Co., Ltd. Method and apparatus for controlling central processing unit
JP2014063398A (ja) * 2012-09-21 2014-04-10 Fujitsu Ltd 携帯端末装置の制御方法、制御プログラム、携帯端末装置
US9526026B2 (en) 2012-09-21 2016-12-20 Fujitsu Limited Method for controlling information processing apparatus and information processing apparatus

Also Published As

Publication number Publication date
CN1894648A (zh) 2007-01-10
JP2005182473A (ja) 2005-07-07
US20060230304A1 (en) 2006-10-12
WO2005062156A8 (ja) 2005-08-25

Similar Documents

Publication Publication Date Title
KR100663864B1 (ko) 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법
US5630148A (en) Dynamic processor performance and power management in a computer system
US8826055B2 (en) Computer system and control method thereof
US5913068A (en) Multi-processor power saving system which dynamically detects the necessity of a power saving operation to control the parallel degree of a plurality of processors
KR930008258B1 (ko) 기억장치의 전원 공급을 제어하는 제어장치를 구비한 컴퓨터 시스템
US20060230304A1 (en) Frequency control method and information processing apparatus
TWI407300B (zh) 電源管理控制器與方法
JP4764144B2 (ja) 情報処理装置およびプロセッサ制御方法
JPH1173255A (ja) コンピュータ及びパラメータ設定方法
JP2002215597A (ja) マルチプロセッサ装置
JP2000172387A (ja) 消費電力制御方法および電気機器
JPH1097353A (ja) コンピュータシステム及び同システムに適用するレジューム処理方法
JP2012150815A (ja) 複数の回路における性能パラメータの整合
US20080065917A1 (en) Information Processing Apparatus and Resume Control Method
JP3927535B2 (ja) 電力使用量を管理する方法、データ処理システム、およびプログラム
KR20050025459A (ko) 컴퓨터 시스템 및 그 제어방법
JP2006351013A (ja) 電子装置において保存/リストア手順を行なうための方法及びシステム
JPH0876874A (ja) 中央処理装置のクロック制御装置およびクロック制御方法
US7856550B2 (en) System and method for hardware manipulation in a computing device
KR102516672B1 (ko) Cpu 사용율에 따른 한계값 설정을 통하여 절전을 행하는 에너지 절감형 컴퓨터 시스템 및 그 제어 방법
JP2001134348A (ja) 電力制御装置
JP2008243049A (ja) 情報処理装置および同装置のメモリ制御方法
JP2011013836A (ja) メモリ配置管理装置及びマイクロプロセッサ
KR20060032079A (ko) 실행 프로그램의 장치별 절전모드 제어 장치 및 방법
JP2002082743A (ja) 電子機器及び電子機器制御プログラムを記憶した記憶媒体

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480037874.9

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

CFP Corrected version of a pamphlet front page
CR1 Correction of entry in section i

Free format text: IN PCT GAZETTE 27/2005 UNDER (81) DELETE "JP"

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11449595

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

WWP Wipo information: published in national office

Ref document number: 11449595

Country of ref document: US

122 Ep: pct application non-entry in european phase