JPH06301647A - ポータブルコンピュータ - Google Patents
ポータブルコンピュータInfo
- Publication number
- JPH06301647A JPH06301647A JP5086087A JP8608793A JPH06301647A JP H06301647 A JPH06301647 A JP H06301647A JP 5086087 A JP5086087 A JP 5086087A JP 8608793 A JP8608793 A JP 8608793A JP H06301647 A JPH06301647 A JP H06301647A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- cpu
- portable computer
- clock
- battery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Calculators And Similar Devices (AREA)
Abstract
ルコンピュータのバッテリ使用可能時間の延長を図る。 【構成】ACアダプタ33がポータブルコンピュータに
接続されているか否かが電源コントローラ31によって
検出され、接続されている場合にはCPU11の動作電
源電圧は5V、クロック周波数は33MHzに設定さ
れ、接続されていない場合にはCPU11の動作電源電
圧は3.3V、クロック周波数は25MHzに設定され
る。このように、バッテリ駆動時にはCPU11の動作
電源電圧およびクロック周波数は、AC電源駆動時より
も低下される。したがって、バッテリ駆動時の電力消費
を低減できるようになり、バッテリ使用時間を十分に延
ばすことが可能になる。
Description
タに関し、特にACアダプタ等を介して外部から供給さ
れる1次電源または内蔵バッテリから供給される2次電
源によって駆動可能なポータブルコンピュータに関す
る。
トブロックタイプ等のポータブルコンピュータにおいて
は、ACアダプタ等を介して外部から供給される1次電
源だけでなく、内蔵バッテリから供給される2次電源に
よっても駆動できるように構成されている。
は、バッテリ使用時間を延ばすために各種の電力節約モ
ードが用意されている。電力節約モードとしては、スリ
ープ機能が良く知られている。
ー入力が一定時間ない場合にCPUクロックを停止した
り、またハードディスクへのアクセスが所定時間行なわ
れなかった場合にハードディスク内の駆動モータを停止
させるといった機能である。
機能は、I/Oアクセスが一定時間以上発生しないとい
うCPUアイドルの発生に応答して実行されるものであ
るので、CPUアイドルが長時間発生されるような場合
には良いが、CPUアイドルの時間が比較的短い場合に
は電力節約の効果はほとんど期待できない。このよう
に、従来では、CPUアイドルが長時間発生され無い限
り、バッテリ使用時間を延ばすことは困難であった。
ピュータにおいては、CPUアイドルが長時間発生され
無い限り、バッテリ使用時間を延ばすことは困難であっ
た。この発明はこのような点に鑑みてなされたもので、
CPUアイドルの時間が比較的短い場合でもバッテリ駆
動時の電力消費を低減できるようにして、バッテリ使用
時間を十分に延ばすことができるポータブルコンピュー
タを提供することを目的とする。
外部から供給される1次電源または内蔵バッテリから供
給される2次電源によって駆動可能なポータブルコンピ
ュータにおいて、前記ポータブルコンピュータが前記1
次電源と前記2次電源のどちらによって駆動されている
かを検出する電源検出手段と、この電源検出手段の検出
結果に応じて、前記CPUに供給される動作電源電圧の
値を可変設定する電源回路と、前記電源検出手段の検出
結果に応じて、前記CPUに供給されるクロック信号の
周波数を可変設定するクロック発生回路とを具備し、2
次電源駆動時にはCPUの動作電源電圧およびクロック
周波数が1次電源駆動時よりも低下されるように構成さ
れていることを特徴とする。
例えばACアダプタ等を介して供給される1次電源によ
って駆動されているか内蔵バッテリからの2次電源によ
って駆動されているかが電源検出手段によって検出さ
れ、その検出結果は電源回路およびクロック発生回路に
供給される。電源回路は、ポータプルコンピュータが1
次電源によって駆動されている時は例えは5Vの電源電
圧をCPUに供給し、2次電源によって駆動されている
時は3.3Vの電源電圧をCPUに供給する。クロック
発生回路は、ポータプルコンピュータが1次電源によっ
て駆動されている時は例えは33MHzのクロック信号
をCPUに供給し、2次電源によって駆動されている時
は25MHzのクロック信号をCPUに供給する。
動作電源電圧およびクロック周波数が、1次電源駆動時
よりも低下される。したがって、CPUアイドルの時間
に関係なくバッテリ駆動時の電力消費を低減できるよう
になり、バッテリ使用時間を十分に延ばすことが可能に
なる。
説明する。図1には、この発明の一実施例に係わるポー
タブルコンピュータのシステム構成が示されている。こ
のポータブルコンピュータは、液晶表示パネルとこれに
一体に設けられた透明タブレットとを有するペン入力型
のパーソナルコンピュータであり、ACアダプタ33を
介して供給される1次電源、またはACアダプタ33が
接続されてない時には内蔵バッテリ32による2次電源
によって動作する。
トアレイ(I/O GA)12、メインメモリ13、増
設メモリ14を備えている。メインメモリ13および増
設メモリ14は、メモリバス1に接続されている。
M15、フォントROM16、スーパーインテグレーシ
ョン回路(SI)26、液晶コントローラ(LCD−C
NT)27、第1,第2のICカードコントローラ(I
C−CNT)28,29、キーボードコントローラ(K
BC)30が設けられており、これらはISA(Inter
national Standard Association)仕様のシステムバ
ス2に接続されている。
で動作可能であり、また25MHz乃至33MHzのク
ロック信号によって正常に動作する。さらに、CPU1
1は、スタティク回路を利用したハードウェアを有して
おり、クロックが停止されてもその時のステータスを保
持できるように構成されている。
よびメモリのサポート機能を実現するための専用ロジッ
クであり、メモリバス1に接続されたメインメモリ1
3、増設RAM14と、CPU11との間の入出力制御
を始め、システムバス2に接続された各種ユニットとC
PU11との間の入出力制御を行なう。
システム制御に必要な機能を実現するためのユニット、
つまり、直接メモリアクセス制御のためのDMAコント
ローラ、割り込みコントローラ(PIC;Programmabl
e Interrupt Controller )、タイマ(PIT;P
rogrammable Interval Timer )、シリアルI/Oコ
ントローラ(SIO;Serial Input/Output Contr
oller )、リアルタイムクロック(RTC;Real Tim
e Clock)が内蔵されている。
間の通信は、専用のインターフェース線を介して実行さ
れる。CPU11とI/Oゲートアレイ12間のインタ
ーフェース信号には、例えば、CPUクロック信号CL
K等が含まれている。
ック発生LSI50から出力される25MHzまたは3
3MHzのクロック信号OSCが利用される。このクロ
ック周波数の切り替え時には、I/Oゲートアレイ12
は、クロック信号OSCのクロック周波数が安定するま
でCPU11へのクロック供給を停止する。クロック信
号OSCのクロック周波数が安定した時、I/Oゲート
アレイ12は、CPUクロック信号CLKを発生して、
CPU11をリスタートさせる。
テム本体へのACアダプタ33の脱着に応答して行われ
る。すなわち、システム本体にACアダプタ33が接続
されているか否かは電源コントローラ31によって検出
され、ACアダプタ33が接続された時にはクロック発
生LSI50は33MHzのクロック信号OSCを発生
し、ACアダプタ33が接続されてない時にはクロック
発生LSI50は25MHzのクロック信号OSCを発
生する。
バイトの記憶容量を有しており、ここには、オペレーテ
ィングシステム、処理対象のアプリケーションプログラ
ム、およびアプリケーションプログラムによって作成さ
れたユーザデータ等が格納される。オペレーティングシ
ステムは、ペン入力をサポートするI/Oシステムを含
んでいる。
本体に設けられた88ピンの専用カードスロットにオプ
ション接続されるメモリカードである。この増設メモリ
カード14は、専用のDRAMカードであり、2Mバイ
ト、4Mバイト、8Mバイト、16Mバイト等の種類が
ある。
インメモリ13、増設メモリ14は、それぞれ3.3V
/5Vで動作可能に構成されており、これらには、シス
テム本体にACアダプタ33が接続されている時には電
源コントローラ31から5Vの電源電圧が供給され、A
Cアダプタ33が接続されてない時には電源コントロー
ラ31から3.3Vの電源電圧が供給される。
ic I/O System )を記憶するためのものであり、
プログラム書き替えが可能なようにフラッシュメモリに
よって構成されている。このBIOSには、電源投入時
にメモリや各種ハードウェアデバイスのテストおよび初
期設定するためのIRTルーチンと、オペレーティング
システムからの要求にしたがって各種ハードウェアデバ
イスを制御するための各種プログラム等が含まれてい
る。
は、RS232Cコネクタ33との間でシリアルデータ
による通信制御を行なう一方、フロッピーディスクコネ
クタ(FDDコネクタ)34、ハードディスクドライブ
(HDD)35、パラレルコネクタ36、及びタブレッ
トコントローラ37と接続され、それぞれとの間でパラ
レルデータによる通信制御を行なう。
U11からの指示に応じて各ユニットへの電源供給を制
御するためのものであり、電源スイッチ52が0Nされ
ると、ACアダプタ33を介して外部から供給される1
次電源または内蔵バッテリ32から供給される2次電源
を所望の電源電圧に変換して出力する。
インメモリ13、および増設メモリ14に供給される電
源電圧の値は、ACアダプタ33の接続の有無に応じて
3.3V/5Vに変化される。
は、システムがパワーオフの状態においてもバックアッ
プ電源BKを発生し、それをメインメモリ13、画像メ
モリ(VRAM)38に供給する。
レット39を介してスタイラスペンによって入力される
座標点を検出し、それをスーパーインテグレーション2
6、システムバス2を介してI/Oゲートアレイ12へ
送出する。
40の表示制御を行なうものであり、システムバス2を
介してCPU11から送られてくる表示データを画像メ
モリ(VRAM)38に展開し、それを液晶表示パネル
40に表示する。液晶表示パネル40は、例えば縦64
0ドット×横480ドットのドットマトリックスで構成
される透過型のものであり、蛍光表示管を用いたバック
ライトがその背面側に配置されている。
8ピンのPCMCIA(PersonalComputer Memory
Card International Associatuon)カード44,4
5のリード/ライト制御を行なう。キーボードコントロ
ーラ30は、キーボード46を介してオプション接続さ
れるキーボードのキー入力制御を行なう。
を含むPLL回路によって構成されており、検出信号A
C−ONが“0”の時は25MHzのクロック信号を発
生し、検出信号AC−ONが“1”の時は33MHzの
クロック信号を発生する。
な回路構成が示されている。電源コントローラ31は、
電源マイコン51と電源回路53から構成されている。
電源マイコン51は、内部ROM54、内部RAM5
5、制御ユニット56、パラレルI/O57、I/Oド
ライバ58、A/D変換回路67及びシリアルI/O6
8を備えており、内部ROM54のプログラムにしたが
って電源管理を行うと共に、電流検出器66からの検出
信号に応じてバッテリ32の充電制御を行う。電源回路
53には、チャージユニット62、スイッチ回路63、
DC−DCコンバータ64,65が設けられている。
オン/オフ操作に応じて電源電圧(5V、12V、3.
3/5V)の供給を許可/禁止するためのものであり、
パラレルI/O57およびI/Oドライバ58を介して
送られてくる制御信号(a)に応じて、ACアダプタ3
3およびバッテリ32とDCーDCコンバータ64との
間を接続または遮断する。
タ33を介して供給される1次電源またはバッテリ32
からの2次電源を受けることにより、装置内の各回路の
動作用電源として例えば5V、12V、3.3/5Vの
電圧を生成し、各回路に供給する。
3を介して供給される1次電源を利用してバッテリユニ
ット32を充電する。DCーDCコンバータ65は、バ
ッテリ32からの2次電源を受けることによりバックア
ップ電圧VBKを生成し、バックアップが必要な各回路
に供給する。
Cアダプタ33が接続されると、ACアダプタ33から
の1次電源がA/Dコンバータ67を介して制御ユニッ
ト56に送られることにより、制御ユニット56によっ
てACアダプタ33の接続/非接続が検出される。AC
アダプタ33が接続された場合には“1”レベルの検出
信号AC−ONがI/Oドライバ58から出力され、A
Cアダプタ33が接続されてない場合には“0”レベル
の検出信号AC−ONがI/Oドライバ58から出力さ
れる。
イ12に送られると共に、DC−DCコンバータ64に
送られる。DC−DCコンバータ64は、“1”レベル
の検出信号AC−ONを受信した時は3.3/5Vの電
源線上に5Vの電源電圧を発生し、“0”レベルの検出
信号AC−ONを受信した時は3.3/5Vの電源線上
に3.3Vの電源電圧を発生する。
られているクロック制御回路の構成が示されている。ク
ロック制御回路は、図示のように、ANDゲート12
1、Dフリップフロップ122、およびカウンタ123
から構成されている。クロック発生LSI50から出力
されるクロック信号OSCは、ANDゲート121の第
1入力に供給されると共に、反転されてDフリップフロ
ップ122のクロック入力(C)およびカウンタ123
のクロック入力(CLK)に供給される。
−ONは、Dフリップフロップ122のデータ入力
(D)およびカウンタ123のカウント開始入力(CO
UNT)に供給される。
“1”レベルに立ち上がると、クロック入力(CLK)
に入力されるクロック信号OSCのパルスをカウントし
初め、カウント値が所定値に達した時にエンド信号(E
ND)によってDフリップフロップ122をリセットす
る。
C−ONが“1”レベルに立ち上がると、次ぎのクロッ
ク信号OSCの立下がりで“1”をラッチし、“1”レ
ベルのマスク信号MASKを発生する。このマスク信号
MASKは、CPUクロックCLKの供給を停止させる
ためのものであり、判定されてANDゲート121の第
2入力に供給される。
て、CPUクロックCLKと電源電圧3.3V/5Vの
切り替え動作を説明する。ACアダプタ33が接続され
ていない状態においては、CPU11には3.3Vの電
源電圧が供給されており、またCPUクロックCLKの
周波数は25MHzである。
ると、電源コントローラ31から出力される検出信号A
C−ONは“0”から“1”レベルに変化される。これ
によって、CPU11に供給される電源電圧は3.3V
から5Vに変化し、またクロック発生LSIから発生さ
れるクロック信号OSCは25MHzから33MHzま
で徐々に変化される。
“1”レベルへの変化に応答して、マスク信号MASK
が“1”となり、カウンタ123によって一定時間(1
ms〜10ms)経過したことが検出されるまでの期間
は、CPUクロックCLKの供給が停止される。
3MHzに安定されると、マスク信号MASKが“0”
となってCPUクロックCLKの供給が再開され、CP
U11の動作が再開される。そして、以降は、CPU1
1は、5Vの電源電圧、33MHzのクロック信号の下
で動作する。
ータ本体から外されると、同様にして、CPU11の動
作電源電圧が5Vから3.3Vに、クロック周波数が3
3MHzから25MHzにそれぞれ切り替えられる。
ータプルコンピュータがACアダプタ33を介して供給
される1次電源によって駆動されているか内蔵バッテリ
32からの2次電源によって駆動されているかが、電源
コントローラ31によって検出され、その検出結果がD
C−DCコンバータ64およびクロック発生LSI50
に供給される。DC−DCコンバータ64は、ポータプ
ルコンピュータが1次電源によって駆動されている時は
5Vの電源電圧をCPU11に供給し、2次電源によっ
て駆動されている時は3.3Vの電源電圧をCPU11
に供給する。クロック発生LSI50は、ポータプルコ
ンピュータが1次電源によって駆動されている時は例え
は33MHzのクロック信号をCPU11に供給し、2
次電源によって駆動されている時は25MHzのクロッ
ク信号をCPU11に供給する。
1の動作電源電圧およびクロック周波数は、AC電源駆
動時よりも低下される。したがって、CPUアイドルの
時間に関係なくバッテリ駆動時の電力消費を低減できる
ようになり、バッテリ使用時間を十分に延ばすことが可
能になる。
ータスがクロックを停止しても破壊されない場合を例に
とって説明したが、クロックを切り替える前にCPU1
1のレジスタをメインメモリ13にセーブし、クロック
切り替え後にメインメモリ13の内容をCPU11にリ
ストアすれば、他の構成のCPUについても同様にして
適用することができる。
ば、CPUアイドルの時間が比較的短い場合でもバッテ
リ駆動時の電力消費を低減できるようになり、バポータ
ブルコンピュータのバッテリ使用時間を十分に延ばすこ
とが可能となる。
ータのシステム構成を示すブロック図。
ている電源コントローラの具体的構成の一例を示す回路
図。
ているI/Oゲートアレイの一部を抽出して示す回路
図。
PUのクロック周波数および動作電圧の切り替え動作を
説明するタイミングチャート。
ンメモリ、31…電源コントローラ、32…バッテリ、
33…ACアダプタ、50…クロック発生LSI。
Claims (1)
- 【請求項1】 外部から供給される1次電源または内蔵
バッテリから供給される2次電源によって駆動可能なポ
ータブルコンピュータにおいて、 前記ポータブルコンピュータが前記1次電源と前記2次
電源のどちらによって駆動されているかを検出する電源
検出手段と、 この電源検出手段の検出結果に応じて、前記CPUに供
給される動作電源電圧の値を可変設定する電源回路と、 前記電源検出手段の検出結果に応じて、前記CPUに供
給されるクロック信号の周波数を可変設定するクロック
発生回路とを具備し、 2次電源駆動時にはCPUの動作電源電圧およびクロッ
ク周波数が1次電源駆動時よりも低下されるように構成
されていることを特徴とするポータブルコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5086087A JPH06301647A (ja) | 1993-04-13 | 1993-04-13 | ポータブルコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5086087A JPH06301647A (ja) | 1993-04-13 | 1993-04-13 | ポータブルコンピュータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06301647A true JPH06301647A (ja) | 1994-10-28 |
Family
ID=13876932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5086087A Pending JPH06301647A (ja) | 1993-04-13 | 1993-04-13 | ポータブルコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06301647A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005062156A1 (ja) * | 2003-12-19 | 2005-07-07 | Kabushiki Kaisha Toshiba | 周波数制御方法および情報処理装置 |
-
1993
- 1993-04-13 JP JP5086087A patent/JPH06301647A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005062156A1 (ja) * | 2003-12-19 | 2005-07-07 | Kabushiki Kaisha Toshiba | 周波数制御方法および情報処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3213208B2 (ja) | 情報処理装置及びその制御方法 | |
US5623677A (en) | Apparatus and method for reducing power consumption in a computer system | |
US7228443B2 (en) | Computer and power saving control method thereof | |
US7117377B2 (en) | Computer apparatus, power supply control method and program for reducing the standby power requirement in a computer supporting a wake-up function | |
US6266776B1 (en) | ACPI sleep control | |
JP3260355B2 (ja) | コンピューターシステムの電力消費を減少させる装置 | |
US5845134A (en) | Suspend/resume control method and system | |
KR100368079B1 (ko) | 컴퓨터 및 컴퓨터의 전원 제어 방법 | |
US8738952B1 (en) | Device controller low power mode | |
US7315955B2 (en) | Circuit for turning off charging function to a battery of a system based on information set by user during the system in power-off state | |
EP0819999A1 (en) | Dynamic hibernation time in a computer system | |
KR20020050270A (ko) | 환경에 따른 프로세서의 작동 파라미터의 동적 조절방법 | |
KR20010088320A (ko) | 컴퓨터의 전원 제어 방법, 전원 제어 장치 및 컴퓨터 | |
WO2001027728A1 (en) | Minimizing power consumption during sleep modes by using minimum core voltage necessary to maintain system state | |
US5515080A (en) | TFT LCD control method for setting display controller in sleep state when no access to VRAM is made | |
US8452995B1 (en) | Universal serial bus low power idle mode | |
US6049884A (en) | Information processing apparatus with hibernation function | |
JP3024308B2 (ja) | データ処理装置 | |
US5832281A (en) | Power control apparatus and power control method | |
JPH06301647A (ja) | ポータブルコンピュータ | |
JP3930116B2 (ja) | コンピュータシステム | |
JPH11327706A (ja) | デ―タ処理装置 | |
JP3135718B2 (ja) | 電子機器システムおよびcpuクロックの切換制御方法 | |
JP3769541B2 (ja) | コンピュータ装置、miniPCIカード、自動電源オン回路、および自動立ち上げ方法 | |
JP4018167B2 (ja) | プリンタクロック制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040820 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040825 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050603 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |