WO2005010629A1 - 電圧変換装置 - Google Patents

電圧変換装置 Download PDF

Info

Publication number
WO2005010629A1
WO2005010629A1 PCT/JP2004/010725 JP2004010725W WO2005010629A1 WO 2005010629 A1 WO2005010629 A1 WO 2005010629A1 JP 2004010725 W JP2004010725 W JP 2004010725W WO 2005010629 A1 WO2005010629 A1 WO 2005010629A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
node
input
conversion
low
Prior art date
Application number
PCT/JP2004/010725
Other languages
English (en)
French (fr)
Inventor
Hajime Nagai
Original Assignee
Koninklijke Philips Electronics N.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics N.V. filed Critical Koninklijke Philips Electronics N.V.
Priority to EP04770988A priority Critical patent/EP1653314A4/en
Priority to KR1020067001860A priority patent/KR101061327B1/ko
Priority to JP2005512068A priority patent/JP4920253B2/ja
Priority to US10/566,221 priority patent/US7545172B2/en
Publication of WO2005010629A1 publication Critical patent/WO2005010629A1/ja

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current

Definitions

  • the first voltage drop unit may include a first connection state in which the second converted voltage supply unit is connected to the first node;
  • the second conversion voltage supply section has first switching means for creating a first disconnected state separated from the first node, and a first drive circuit for driving the first switching means.
  • the power can be configured as follows.
  • the voltage conversion device includes a second input unit that receives the second input signal, and a second output unit that outputs the second output signal.
  • the voltage conversion means is configured to disconnect the second input unit from a second node located between the second input unit and the second output unit.
  • the second input unit may be configured to have second voltage drop means for dropping the voltage of the second node.
  • the voltage conversion means may be a third conversion voltage having a voltage level higher than the second high input voltage, and the second high input voltage And a third conversion voltage supply unit for supplying a third conversion voltage for converting one of the second low input voltages to the second node.
  • Lowering means Force The second input unit is disconnected from the second node and the second input unit is connected to the second node from the state in which the third converted voltage supply unit is connected to the second node.
  • the configuration can be such that the voltage at the second node is reduced before changing to the state connected to the second node.
  • the drive circuit 31 From time t0 to tl (see FIG. 4), the drive circuit 31 outputs the low drive voltage Vd_low and Therefore, since the TFTs 2 and 3 are set to the open state, the input portions Inl and In2 are disconnected from the nodes N1 and N2, respectively. Thus, the input signals S and Si2 are not provided to nodes N1 and N2, respectively, and the input signals Sil and Si2 do not affect the voltage on nodes N1 and N2, respectively. Further, from time tO to tl, the driving circuit 32 outputs the low driving voltage Vdjow, so that the TFT 4 is set to the closed state. Therefore, from time tO to tl, the high voltage power supply 21 is connected to the inverters 11 and 12.
  • the inverter 11 Since the node N 1 is connected to the low-voltage power supply 22, the low power supply voltage V s_low is input to the inverter 11. As a result, the inverter 11 connects the terminal 11 c for the high-voltage power supply 21 to the output terminal l. Connect to ib. However, since the TFT 4 is in the open state, the inverter 11 is disconnected from the high-voltage power supply 21, and as a result, the node N2 is disconnected from the high-voltage power supply 21.
  • the TFT6 changes from the open state to the closed state.As a result, the low voltage is supplied to the node N2 through the TFT6. Power supply 22 is connected. Therefore, the voltage level of the output signal So2 remains at the low power supply voltage Vsjow.
  • FIG. 2 is a timing chart of the conventional voltage converter shown in FIG.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

 高入力電圧(Vi_high)と低入力電圧(Vi_low)とを有する入力信号(Si1)を受け取り、入力信号(Si1)の電圧レベルを変換して出力信号(So1)として出力する電圧変換装置(1)であって、上記電圧変換装置(1)が、上記入力信号(Si1)を受け取る第1の入力部(In1)と、第1の出力信号(So1)を出力する第1の出力部(Out1)と、第1の入力部(In1)が第1のノード(N1)に接続された接続状態と、第1の入力部(In1)が第1のノード(N1)から切り離された切断状態とを含む少なくとも2つ以上の状態の間で切替えを行うためのTFT(2)を有する電圧変換手段とを備え、上記電圧変換手段が、第1の入力部(In1)が第1のノード(N1)から切り離された状態から、第1の入力部(In1)が第1のノード(N1)に接続された状態に変化する前に、第1のノード(N1)の電圧を降下させるための第1の電圧降下手段を有する。

Description

明 細 書
電圧変換装置
技術分野
[0001] 本発明は、入力部で受け取った入力信号を、切替手段を介して入力部と出力部と の間のノードに供給する装置に関する。
背景技術
[0002] 携帯電話等の表示装置では、表示領域内の各画素に設けられる TFTは、通常、表 示領域外に設けられる ICを駆動するための電圧レベルとは異なる電圧レベルで駆動 されている。このような理由から、表示装置には、電圧レベルを変換する電圧変換装 置が備えられている。
[0003] 図 1は、従来の電圧変換装置を示す概略構成図、図 2は、図 1に示す従来の電圧 変換装置のタイミングチャートである。
[0004] 電圧変換装置 100は、信号源 50から、低入力電圧 Vijowと高入力電圧 Vi_highとが 交互に繰り返される電圧を有する入力信号 S 及び Si2 (図 2参照)を受け取る。この 電圧変換装置 100は、入力信号 S 及び Si2の電圧レベルを変換する目的で、高入 力電圧 Vi_highよりも大きい高電源電圧 Vs_highを発生する高電圧電源 21と、低入力 電圧 Vijowと同じ電圧である低電源電圧 Vsjowを発生する低電圧電源 22とを有して いる。このような高電圧電源 21及び低電圧電源 22を有する電圧変換装置 100は、 低電圧電源 22を用いて入力信号 Sil及び Si2の低入力電圧 Vijowを低出力電圧 V o_lowに変換し、高電圧電源 21を用いて入力信号 Sil及び Si2の高入力電圧 VLhigh を高出力電圧 Vo_highに変換する回路動作を行う装置である。
[0005] 以下に、電圧変換装置 100が、どのようにして、入力部 Inl及び In2に入力された入 力信号 S 及び Si2の電圧レベルを変換してレ、るかにっレ、て、簡単に説明する。
[0006] 時刻 tl乃至 t4において、入力信号 Sil及び Si2がそれぞれ低入力電圧 Vし low及び 高入力電圧 Vし highであるとする。また、時刻 tl乃至 t2において、 TFT2及び 3が開 状態且つ TFT4が閉状態であり、この TFT4及びインバータ 12を通じて高電圧電源 21がノード N1に接続され、インバータ 11を通じて低電圧電源 22がノード N2に接続 されていると仮定する(即ち、出力信号 Solは高電源電圧 Vs_highを高出力電圧 V o_highとして出力し、出力信号 So2は低電源電圧 Vs Jowを低出力電圧 Vo Jowとして出 力すると仮定する)。
[0007] このような状況下において、電圧変換装置 100は、電圧変換動作を行う目的で、時 刻 t2において、 TFT2及び 3を開状態から閉状態に変化させ、 TFT4を閉状態から 開状態に変化させる。 TFT4が閉状態から開状態に変化するので、高電圧電源 21 はインバータ 12から切り離され、この結果、ノード N1は高電圧電源 21から切り離され る。また、時刻 t2において TFT2が開状態から閉状態に変化するので、ノード NI 入力信号 Silの低入力電圧 VUow (=Vgnd)が供給される。この低入力電圧 VUow ( =Vgnd)はノード N1を通じてインバータ 11に入力されるため、インバータ 11は、高 電圧電源 21用の端子 11cを出力端子 l ibに接続するのである力 ここで、時刻 t2に おいて、 TFT4が閉状態から開状態に変化することに注意されたレ、。 TFT4が開状 態に変化するので、インバータ 11が高電圧電源 21用の端子 11cを出力端子 l ibに 接続しても、高電圧電源 21はインバータ 11から切り離される。従って、高電圧電源 2 1はノード N2から切り離された状態となる。一方、時刻 t2において TFT3も開状態か ら閉状態に変化するので、 TFT3を通じてノード N2に入力信号 Si2の高入力電圧 V Lhighが供給される。従って、ノード N2の電圧は入力信号 Si2の高入力電圧 Vi_highと なる。ノード N2の電圧が入力信号 Si2の高入力電圧 Vi_highとなるので、インバータ 1 2に高入力電圧 Vi_highが入力され、この結果、インバータ 12を通じてノード N1が低 電圧電源 22に接続される。従って、時刻 t2乃至 t3の期間、ノード N1の電圧は低電 源電圧 Vs_low (=Vgnd)に保持される。また、時刻 t2乃至 t3の期間、ノード N1の電 圧は低電源電圧 VsJow (=Vgnd)に保持されるので、インバータ 11は、高電圧電源 21用の端子 11cを出力端子 l ibに接続し続けるのである力 TFT4が開状態である ため、高電圧電源 21はインバータ 11から切り離されている。従って、時刻 t2乃至 t3 の期間、ノード N2の電圧は入力信号 Si2の高入力電圧 Vi_highに保持される。
[0008] このように、時刻 t2乃至 t3の期間は、ノード N1の電圧が低電源電圧 Vs_low (=V gnd)に保持され、一方、ノード N2の電圧は入力信号 Si2の高入力電圧 Vi_highに保 持される。従って、出力部 Outlは、低電圧電源 22の低電源電圧 Vs_low (=Vgnd)を 出力信号 Solとして出力し、出力部 Out2は、高入力電圧 VLhighを出力信号 So2の電 圧として出力する。ここで、時刻 t3の時点では、入力信号 Silの低入力電圧 Vi_lowは すでに低電源電圧 VsJow (=Vgnd)に変換されているが、一方、入力信号 Si2の高入 力電圧 Vi_highはまだ高電源電圧 Vs_highに変換されていなレ、。そこで、入力信号 Si2 の高入力電圧 VLhighを高電源電圧 Vs上 ighに変換するために、時刻 t3において、 T FT2及び 3を閉状態から開状態に変化させ且つ TFT4を開状態から閉状態に変化さ せる。この結果、インバータ 11を通じて高電圧電源 21をノード N2に接続することが でき、出力部 Out2から高電源電圧 Vs_highが出力される。このようにして、入力信号 Si 1の低入力電圧 VUowは低電源電圧 Vs_low (=Vgnd)に変換され、一方、入力信号 Si2の高入力電圧 VLhighは高電源電圧 Vs_highに変換される。
[0009] 図 1に示す電圧変換装置 100では、時刻 t2において TFT2が開状態から閉状態に 変化し、その結果、ノード N1の電圧(出力部 Outlから出力される電圧)が高出力電 圧 Vo_highから低出力電圧 Vo_lowに変化する。従って、時刻 t2において TFT2が開 状態から閉状態に変化した瞬間に、ノード N1の高出力電圧 Vo_highが、閉状態にな つた TFT2を通じて入力部 Inlに供給され、この結果、望ましくない高電圧 Vueが入 力信号 S に重なる。入力信号 Silにこのような高電圧 Vueが重なると、電圧変換装置 100に入力信号 Sil及び Si2を供給する信号源 50に高電圧がかかり、その信号源 50 の寿命を縮めるという恐れがある。
発明の開示
発明が解決しょうとする課題
[0010] 本発明は、上記の事情に鑑み、入力部に望ましくない高電圧が供給されることを防 止する装置を提供することを目的とする。
課題を解決するための手段
[0011] 上記の目的を達成する本発明の装置は、第 1の入力信号を受け取る第 1の入力部 、第 1の出力信号を出力する第 1の出力部、及び上記第 1の入力部が上記第 1の入 力部と上記第 1の出力部との間に位置する第 1のノードから切り離された状態から、 上記第 1の入力部が上記第 1のノードに接続された状態に変化する前に、上記第 1 のノードの電圧を降下させるための第 1の電圧降下手段を有する。 [0012] 第 1の入力部が第 1のノードに接続される前に、第 1のノードの電圧を降下させるこ とによって、第 1の入力部が第 1のノードに接続されたときに、望ましくない高電圧が 第 1のノードから第 1の入力部に供給されることが防止できる。
[0013] また、本発明の電圧変換装置は、相対的に電圧レベルが高い第 1の高入力電圧と 相対的に電圧レベルが低い第 1の低入力電圧とを有する第 1の入力信号を受け取り 、上記第 1の高入力電圧と上記第 1の低入力電圧とのうちの少なくともいずれか一方 の電圧を変換し、上記電圧レベルが変換された第 1の入力信号を第 1の出力信号と して出力する電圧変換装置であって、上記電圧変換装置が、上記第 1の入力信号を 受け取る第 1の入力部、上記第 1の出力信号を出力する第 1の出力部、及び上記第 1の高入力電圧と上記第 1の低入力電圧とのうちの少なくともいずれか一方の電圧を 変換するための電圧変換手段を有し、上記電圧変換手段が、上記第 1の入力部が 上記第 1の入力部と上記第 1の出力部との間に位置する第 1のノードから切り離され た状態から、上記第 1の入力部が上記第 1のノードに接続された状態に変化する前 に、上記第 1のノードの電圧を降下するための第 1の電圧降下手段を有する。
[0014] 第 1の入力部が第 1のノードに接続される前に、第 1のノードの電圧を降下させるこ とによって、電圧変換装置が電圧変換動作を実行するときに、望ましくない高電圧が 第 1のノードから第 1の入力部に供給されることが防止できる。
[0015] ここで、本発明の電圧変換装置は、上記電圧変換手段が、上記第 1の高入力電圧 よりも高い電圧レベルを有する第 1の変換電圧であって、上記第 1の高入力電圧及 び上記第 1の低入力電圧のうちの一方を変換するための第 1の変換電圧を上記第 1 のノードに供給するための第 1の変換電圧供給部を有し、上記第 1の電圧降下手段 力 上記第 1の入力部が上記第 1のノードから切り離され且つ上記第 1の変換電圧供 給部が上記第 1のノードに接続された状態から、上記第 1の入力部が上記第 1のノー ドに接続された状態に変化する前に、上記第 1のノードの電圧を降下するように構成 すること力 Sできる。
[0016] 電圧変換装置が、電圧を変換する目的で、第 1の高入力電圧よりも高い電圧レべ ルを有する第 1の変換電圧を供給するための第 1の変換電圧供給部を有する場合、 この第 1の変換電圧供給部が第 1のノードに接続されると、この第 1のノードの電圧は 第 1の高入力電圧よりも高くなる。従って、第 1の入力信号の信号源が第 1の高入力 電圧よりも高い電圧に対して十分な耐性が保証されていない場合は、第 1の入力信 号の信号源を第 1の変換電圧力 保護する必要がある。この場合、第 1の入力部が 第 1のノードに接続される前に、第 1のノードの電圧を降下させることによって、信号 源を第 1の高入力電圧よりも高い第 1の変換電圧から保護することができる。
[0017] ここで本発明の電圧変換装置は、上記電圧変換手段が、上記第 1の高入力電圧以 下の電圧レベルを有する第 2の変換電圧であって、上記第 1の高入力電圧及び上記 第 1の低入力電圧のうちの他方を変換するための第 2の変換電圧を上記第 1のノード に供給するための第 2の変換電圧供給部を有し、上記第 1の電圧降下手段が、上記 第 1の入力部が上記第 1のノードから切り離され且つ上記第 1の変換電圧供給部が 上記第 1のノードに接続された状態から、上記第 1の入力部が上記第 1のノードに接 続された状態に変化する前に、上記第 1の変換電圧供給部に代えて上記第 2の変換 電圧供給部を上記第 1のノードに接続するように構成することができる。この場合、第 2の変換電圧は第 1の低入力電圧と同じ電圧レベルを有していてもよい。
[0018] 第 2の変換電圧供給部が供給する第 2の変換電圧が第 1の高入力電圧以下の電 圧レベルである場合は、第 1のノードをこの第 2の変換電圧供給部に接続することに よって、第 1のノードの電圧を第 1の高入力電圧以下にすることができる。従って、第 1 の入力信号の信号源が第 1の高入力電圧よりも高い電圧に対して十分な耐性が保 証されていない場合でも、第 1のノードを第 2の変換電圧供給部に接続することによ つて、信号源を第 1の高入力電圧よりも高い第 1の変換電圧力 保護することができ る。
[0019] ここで、本発明の電圧変換装置は、上記第 1の電圧降下手段が、上記第 2の変換 電圧供給部が上記第 1のノードに接続された第 1の接続状態と、上記第 2の変換電 圧供給部が上記第 1のノードから切り離された第 1の切断状態とを作るための第 1の 切替手段、及び上記第 1の切替手段を駆動する第 1の駆動回路を有するように構成 すること力 Sできる。
[0020] 第 1の駆動回路で第 1の切替手段を制御することによって、第 1の入力部が第 1のノ ードに接続される前に、第 2の変換電圧供給部を第 1のノードに接続することができる 。従って、第 1の入力部が第 1のノードに接続される前に、第 1のノードの電圧を第 1 の高入力電圧以下にすることができ、信号源を、第 1の高入力電圧よりも高い電圧レ ベルを有する第 1の変換電圧から保護することができる。
[0021] また、本発明の電圧変換装置は、上記電圧変換装置が、相対的に電圧レベルが 高い第 2の高入力電圧と相対的に電圧レベルが低い第 2の低入力電圧とを有する第 2の入力信号を受け取り、上記第 2の高入力電圧と上記第 2の低入力電圧とのうちの 少なくともいずれか一方の電圧を変換し、上記電圧レベルが変換された第 2の入力 信号を第 2の出力信号として出力するように構成することができる。
[0022] 電圧変換装置が第 1の入力信号だけでなく第 2の入力信号を変換する場合でも、 第 1の入力部が第 1のノードに接続される前に、第 1のノードの電圧を降下させること によって、望ましくない高電圧が第 1のノードから第 1の入力部に供給されることが防 止できる。
[0023] ここで、本発明の電圧変換装置は、上記電圧変換装置が、上記第 2の入力信号を 受け取る第 2の入力部と、上記第 2の出力信号を出力する第 2の出力部とを有し、上 記電圧変換手段が、上記第 2の入力部が上記第 2の入力部と上記第 2の出力部との 間に位置する第 2のノードから切り離された状態から、上記第 2の入力部が上記第 2 のノードに接続された状態に変化する前に、上記第 2のノードの電圧を降下するため の第 2の電圧降下手段を有するように構成することができる。
[0024] 上記の構成によって、望ましくない高電圧が第 1のノードから第 1の入力部に供給さ れることだけでなぐ第 2のノードから第 2の入力部に供給されることも防止できる。
[0025] ここで、本発明の電圧変換装置は、上記電圧変換手段が、上記第 2の高入力電圧 よりも高い電圧レベルを有する第 3の変換電圧であって、上記第 2の高入力電圧及 び上記第 2の低入力電圧のうちの一方を変換するための第 3の変換電圧を上記第 2 のノードに供給するための第 3の変換電圧供給部を有し、上記第 2の電圧降下手段 力 上記第 2の入力部が上記第 2のノードから切り離され且つ上記第 3の変換電圧供 給部が上記第 2のノードに接続された状態から、上記第 2の入力部が上記第 2のノー ドに接続された状態に変化する前に、上記第 2のノードの電圧を降下するように構成 すること力 Sできる。 [0026] このような構成によって、第 2の入力信号の信号源が第 2の高入力電圧よりも高い 電圧に対して十分な耐性が保証されていない場合でも、信号源を第 2の高入力電圧 よりも高い第 3の変換電圧から保護することができる。
[0027] ここで、本発明の電圧変換装置は、上記電圧変換手段が、上記第 2の高入力電圧 以下の電圧レベルを有する第 4の変換電圧であって、上記第 2の高入力電圧及び上 記第 2の低入力電圧のうちの他方を変換するための第 4の変換電圧を上記第 2のノ ードに供給するための第 4の変換電圧供給部を有し、上記第 2の電圧降下手段が、 上記第 2の入力部が上記第 2のノードから切り離され且つ上記第 3の変換電圧供給 部が上記第 2のノードに接続された状態から、上記第 2の入力部が上記第 2のノード に接続された状態に変化する前に、上記第 3の変換電圧供給部に代えて上記第 4の 変換電圧供給部を上記第 2のノードに接続することが好ましい。
[0028] 第 2の入力信号の信号源が第 2の高入力電圧よりも高い電圧に対して十分な耐性 が保証されていない場合でも、第 2のノードを第 4の変換電圧供給部に接続すること によって、信号源を第 2の高入力電圧よりも高い電圧レベルを有する第 3の変換電圧 カゝら保護すること力できる。
[0029] ここで、本発明の電圧変換装置は、上記第 2の電圧降下手段が、上記第 3の変換 電圧供給部が上記第 2のノードに接続された第 2の接続状態と、上記第 3の変換電 圧供給部が上記第 2のノードから切り離された第 2の切断状態とを作るための第 2の 切替手段、及び上記第 2の切替手段を駆動する第 2の駆動回路を有することが好ま しい。
[0030] 第 2の駆動回路で第 2の切替手段を制御することによって、第 2の入力部が第 2のノ ードに接続される前に、第 4の変換電圧供給部を第 2のノードに接続することができる ので、信号源を第 3の変換電圧力 保護することができる。
[0031] ここで、上記第 1の駆動回路は上記第 2の駆動回路の役割も果たすことが好ましい
[0032] このような構成によれば、第 1の駆動回路と第 2の駆動回路とを別個に備える必要 がないので、電圧変換装置の小型化が図られる。
発明を実施するための最良の形態 [0033] 図 3は、本発明の一実施形態の電圧変換装置 1を示す概略構成図、図 4は、図 3に 示す電圧変換装置のタイミングチャートである。
[0034] 電圧変換装置 1は、信号源 50から、低入力電圧 Vijowと高入力電圧 VLhighとが交 互に繰り返される電圧を有する入力信号 S 及び Si2 (図 2参照)を受け取る。この電 圧変換装置 1は、入力信号 Sil及び Si2の電圧レベルを変換する目的で、高入力電 圧 Vi_highよりも大きい高電源電圧 Vs_highを発生する高電圧電源 21と、低入力電圧 Vijowと同じ電圧である低電源電圧 Vsjowを発生する低電圧電源 22とを有している 。本実施形態では、低電源電圧 Vsjowは低入力電圧 VUowに等しい電圧レベルとし てレ、るが、低電源電圧 Vs_lowは低入力電圧 VUowと異なる電圧レベルでもよレ、ことに 注意されたい。また、本実施形態では、低電源電圧 Vsjow及び低入力電圧 VUowを グランドレベルの電圧(以下、「グランド電圧」と呼ぶ) Vgndとしている力 低電源電圧 Vs_low及び低入力電圧 VUowは、グランド電圧 Vgndの電圧レベルに限定されなレ、こ とにも注意されたい。このような高電圧電源 21及び低電圧電源 22を有する電圧変換 装置 1は、低電圧電源 22がノード N1又は N2に接続されることによって入力信号 Sil 又は Si2の低入力電圧 Vし lowを低出力電圧 Vo_lowに変換し、高電圧電源 21がノード N1又は N2に接続されることによって入力信号 S 又は Si2の高入力電圧 VLhighを高 出力電圧 Vo_highに変換する回路動作を行う装置である。
[0035] 上記のような電圧変換動作を行う電圧変換装置 1は入力信号 Sil及び Si2を受け取 る 2つの入力部 Inl及び In2を有している。入力部 Inlに入力信号 Silの高入力電圧 V i_highが入力されている場合は他方の入力部 In2に入力信号 Si2の低入力電圧 Vijow が入力され、入力部 In 1に入力信号 Silの低入力電圧 Vijowが入力されてレ、る場合 は他方の入力部 In2に入力信号 Si2の高入力電圧 Vi_highが入力される。このように、 入力信号 Si2の電圧レベルは、入力信号 Silの電圧レベルに対して反転関係にある。
[0036] この入力部 Inl及び In2は、それぞれ n型 TFT2及び 3に接続されている。この TFT 2及び 3は、駆動回路 31が出力する駆動信号 Sdlの電圧レベルが高駆動電圧 V d_highの場合は閉状態 (オン状態、即ち導通状態)になり、低駆動電圧 Vdjowの場合 は開状態(オフ状態、即ち非導通状態)になるように構成されている。 TFT2は、ノー ド N1を通じてインバータ 11に接続されてレ、る。インバータ 11は入力端子 1 la及び出 力端子 l ibの他に、高電圧電源 21用の端子 11cと低電圧電源 22用の端子 l idとを 有する。端子 l idは低電圧電源 22に直に接続されており、一方、端子 11cは p型 TF T4を通じて高電圧電源 21に接続されている。また、 TFT3は、ノード N2を通じてイン バータ 12に接続されている。インバータ 12は入力端子 12a及び出力端子 12bの他 に、高電圧電源 21用の端子 12cと低電圧電源 22用の端子 12dとを有する。端子 12 dは低電圧電源 22に直に接続されており、一方、端子 12cは TFT4を通じて高電圧 電源 21に接続されている。インバータ 11は、入力端子 11aにグランド電圧 Vgndが入 力された場合出力端子 l ibを端子 11cに接続し、入力端子 11aに高入力電圧 V i_high以上の電圧が入力された場合出力端子 l ibを端子 l idに接続する。インバー タ 12も同様である。高電圧電源 21とインバータ 11及び 12との間に存在する TFT4 は p型であるので、駆動回路 32が出力する駆動信号 Sd2の電圧レベルが高駆動電 圧 Vd_highの場合は開状態 (オフ状態、即ち非導通状態)になり、低駆動電圧 Vd_low の場合は閉状態 (オン状態、即ち導通状態)になる。
[0037] インバータ 11の出力端子 l ibは、ノード N2を通じてインバータ 12の入力端子 12a に接続されており、インバータ 12の出力端子 12bは、ノード N1を通じてインバータ 1 1の入力端子 11aに接続されている。
[0038] また、電圧変換装置 1は、低電圧電源 22をノード N1に接続するか否力を切り替え るための TFT5と、低電圧電源 22をノード N2に接続するか否かを切り替えるための TFT6とを有している。 TFT5及び 6は、駆動回路 33が出力する駆動信号 Sd3の電圧 レベルが高駆動電圧 Vd_highの場合は閉状態 (オン状態、即ち導通状態)になり、低 駆動電圧 Vdjowの場合は開状態 (オフ状態、即ち非導通状態)になるように構成され ている。 TFT5及び 6は駆動回路 33が出力する駆動信号 Sd3の電圧レベルに応じて 、閉状態又は開状態に切り替わるように構成されている。また、ノード N1は出力部 Outlに接続され、ノード N2は出力部 Out2に接続されてレ、る。
[0039] 次に、上記のように構成された電圧変換装置 1が、どのようにして、入力部 Inl及び In2に入力された入力信号 S 及び Si2の電圧レベルを変換しているかについて説明 する。
[0040] 時刻 t0乃至 tl (図 4参照)において、駆動回路 31は低駆動電圧 Vd_lowを出力して レ、るので TFT2及び 3は開状態に設定されているので、入力部 Inl及び In2は、それ ぞれノード N1及び N2から切り離されている。従って、入力信号 S 及び Si2はそれぞ れノード N1及び N2に供給されず、入力信号 Sil及び Si2はそれぞれノード N1及び N 2上の電圧に影響を与えない。また、時刻 tO乃至 tlにおいて、駆動回路 32は低駆動 電圧 Vdjowを出力しているので TFT4は閉状態に設定されている。従って、時刻 tO 乃至 tlにおいて、高電圧電源 21は、インバータ 11及び 12に接続されている。
[0041] このような状況下において、時刻 tOにおける出力信号 Solの電圧レベルが高出力 電圧 Vo_highであり(即ち、ノード N1が高電圧電源 21に接続されている)、時刻 tOに おける出力信号 So2の電圧レベルが低出力電圧 Vo_lowである(即ち、ノード N2が低 電圧電源 22に接続されている)と仮定する。この場合、インバータ 11には高電源電 圧 Vs_highが入力されるので、インバータ 11は、低電圧電源 22の低電源電圧 Vs_low を出力する。従って、インバータ 12には、ノード N2を通じて低電圧電源 22の低電源 電圧 Vsjowが入力される。低電源電圧 Vs_lowが入力されたインバータ 12は、高電圧 電源 21の高電源電圧 Vs_highを出力するので、ノード N1の電圧は高電源電圧 V s_highに保持される。従って、時刻 tO乃至 tlの間、インバータ 11は低電源電圧 V s_lowを出力し続け、一方、インバータ 12は高電源電圧 Vs_highを出力し続ける。この 結果、時刻 tO乃至 tlの間は、出力部 Outlから高電源電圧 Vs_highが高出力電圧 V o_highとして出力され、一方、出力部 Out2から低電源電圧 Vsjowが低出力電圧 V o_lowとして出力される。
[0042] 時刻 tlにおいて、入力信号 Silは高入力電圧 Vi_highから低入力電圧 Vi_lowに変化 し、一方、入力信号 Si2は低入力電圧 Vijowから高入力電圧 Vi_highに変化する。この ように入力電圧が変化しても、 TFT2乃至 6は、それぞれ時刻 tO乃至 tlの閉状態又 は開状態を、時刻 tl乃至 taの間も保持し続ける。この結果、出力部 Outl及び〇ut2 は、時刻 tl乃至 taの間も、時刻 tO乃至 tlの間と同様に、それぞれ高出力電圧 V o_high及び低出力電圧 Vo_lowを出力し続ける。
[0043] 次に、電圧変換装置 1は、入力信号 Silの低入力電圧 Vijowを低出力電圧 Vojow に変換し、入力信号 Si2の高入力電圧 Vi_highを高出力電圧 Vo_highに変換する動作 を行う。この変換動作を行うためには、入力信号 Silの低入力電圧 Vし lowをノード N1 に供給し、入力信号 Si2の高入力電圧 Vi_highをノード N2に供給する必要がある。こ の目的のため、電圧変換装置 1は、時刻 t2において、 TFT2及び 3を開状態から閉 状態に変化させて、入力信号 Silの低入力電圧 Vijowをノード N1に供給し、入力信 号 Si2の高入力電圧 Vijiighをノード N2に供給する。し力 ながら、出力部 Outlが高 出力電圧 Vo_highを出力している状態で TFT2が開状態から閉状態に変化すると、 T FT2が閉状態になった瞬間にノード N1上の高出力電圧 Vo_high力 TFT2を通じて入 力信号 Silに重なり、この高出力電圧 Vo_highが信号源 50に供給される。この高出力 電圧 Vo_highは、信号源 50が電圧変換装置 1に出力する高入力電圧 VLhighよりも高 い電圧であるので、高出力電圧 Vo_highが信号源 50に供給されてしまうと、この信号 源 50に望ましくない高電圧がかかり、その信号源 50の寿命を縮めるという恐れがあ る。
[0044] そこで、本実施形態では、 TFT2及び 3が開状態から閉状態に変化しても、信号源
50に高電圧がかからないようにするために、 TFT2及び 3が開状態から閉状態に変 化する前に、ノード N1の電圧を降下させている。以下に、 TFT2及び 3が開状態から 閉状態に変化する前に、どのようにしてノード N1の電圧を降下させているのかにつ いて説明する。
[0045] 電圧変換装置 1は、 TFT2及び 3が開状態から閉状態に変化する前に、ノード N1 の電圧を降下する目的で、 TFT4を閉状態から開状態に変化させ且つ TFT5及び 6 を開状態から閉状態に変化させる。 TFT4乃至 6をこのように変化させるために、駆 動回路 31の駆動信号 Sdlが低駆動電圧 Vdjowから高駆動電圧 Vd_highに変化する 時刻 t2よりも前の時刻 ta (tl <ta<t2)に、駆動回路 32及び 33の駆動信号 Sd2及び Sd3が低駆動電圧 Vdjowから高駆動電圧 Vd_highに変化する。駆動回路 32の駆動 信号 Sd2が低駆動電圧 Vdjowから高駆動電圧 Vd_highに変化すると、 TFT4は閉状 態から開状態に変化するので、高電圧電源 21はノード N1から切り離された状態とな る。一方、駆動回路 33の駆動信号 Sd3が低駆動電圧 Vdjowから高駆動電圧 Vd_high に変化すると、 TFT5は開状態から閉状態に変化するので、低電圧電源 22が TFT5 を通じてノード N1に接続される。従って、時刻 taにおいて、駆動回路 32及び 33の駆 動信号 Sd2及び Sd3が低駆動電圧 Vdjowから高駆動電圧 Vd_highに変化すると、ノー ド Nlの電圧は高電源電圧 Vs_highから低電源電圧 Vsjowに降下する。
[0046] このようにして、 TFT2が開状態から閉状態に変化する前に、ノード N1の電圧を高 電源電圧 Vs_highから低電源電圧 Vsjowに降下させることができる。ノード N1の電圧 が低電源電圧 Vsjowに降下するので、出力部 Outlは、低電源電圧 Vsjowを低出力 電圧 Vojowとして出力する。従って、出力部 Outlから出力される出力信号 Solは、時 刻 taにおいて、高出力電圧 Vo_highから低出力電圧 Vojowに変化する。
[0047] 尚、ノード N1が低電圧電源 22に接続されるので、インバータ 11には低電源電圧 V s_lowが入力され、この結果、インバータ 11は高電圧電源 21用の端子 11cを出力端 子 l ibに接続する。しかしながら、 TFT4は開状態であるので、インバータ 11は高電 圧電源 21から切り離されており、この結果、ノード N2は高電圧電源 21から切り離さ れた状態となる。また、駆動回路 33の駆動信号 Sd3の電圧レベルは低駆動電圧 V d_lowから高駆動電圧 Vd_highに変化するので、 TFT6は開状態から閉状態に変化し 、この結果、ノード N2には TFT6を通じて低電圧電源 22が接続される。従って、出力 信号 So2の電圧レベルは低電源電圧 Vsjowのままである。
[0048] このようにして、 TFT2及び 3が開状態から閉状態に変化する前にノード N1の電圧 を低電源電圧 Vs_lowに降下させた後、時刻 t2において、 TFT2及び 3を開状態から 閉状態に変化させる。 TFT2及び 3は、時刻 t2乃至 t3の期間、閉状態に保持され、 時刻 t3において閉状態から再び開状態に変化する。ここで、 TFT4は、時刻 t2乃至 t 3の期間、開状態のままに保持され、時刻 t3において開状態から閉状態に変化する 一方で、 TFT5及び 6が時刻 t2において閉状態から開状態に変化することに注意さ れたい。このように TFT2乃至 6を制御することによって、入力信号 Silの低入力電圧 Vijowを出力信号 Solの低出力電圧 Vojowに変換するだけでなぐ入力信号 Si2の 高入力電圧 Vi_highを出力信号 Solの高出力電圧 Vo_highに変換することができる。 以下、この変換動作について、説明する。
[0049] 時刻 t2において TFT2は開状態から閉状態に変化するので、入力部 Inlはノード N 1に接続され、この結果、入力部 Inlからノード N1に入力信号 Silの低入力電圧 V i_low (=Vgnd)が供給される。ここで、この低入力電圧 Vijowは、低電源電圧 Vsjowと 同様にグランド電圧 Vgndであることに注意されたい。低入力電圧 Vし low及び低電源 電圧 Vsjowはいずれもグランド電圧 Vgndであるので、ノード N1に入力信号 Silの低 入力電圧 Vi_lowが供給されても、ノード N1の電圧は低電源電圧 Vs_low (=Vgnd)の ままである。従って、 TFT2が開状態から閉状態に変化しても、この低電源電圧 V sjow力 Sインバータ 11に入力され、この結果、インバータ 11は高電圧電源 21用の端 子 11cを出力端子 l ibに接続する。し力 ながら、 TFT4は時刻 t2において開状態 であるので、インバータ 11は高電圧電源 21から切り離されており、この結果、ノード N 2は高電圧電源 21から切り離された状態となる。また、 TFT6は時刻 t2において閉状 態から開状態に変化するので、低電圧電源 22もノード N2から切り離される。更に、 時刻 t2において、 TFT3は開状態から閉状態に変化するので入力部 In2がノード N2 に接続され、この結果、入力部 In2からノード N2に入力信号 So2の高入力電圧 V i_highが供給される。従って、出力部 Out2は、高入力電圧 VLhighを出力信号 So2の 電圧として出力する。
[0050] また、ノード N2上の高入力電圧 Vi_highは、出力部 Out2から出力される一方で、ィ ンバータ 12に供給される。従って、インバータ 12は低電圧電源 22の低電源電圧 V s_low (=Vgnd)をノード N1に出力し、この結果、ノード N1は低電圧電源 22に接続さ れる。また、時刻 t2乃至 t3の期間において、 TFT2を通じてノード N1に供給される入 力信号 S の電圧は、低入力電圧 VUow (即ち、グランド電圧 Vgnd)である。従って、 時刻 t2乃至 t3の期間、ノード N1の電圧は低電源電圧 Vi_low (=Vgnd)に保持される 。また、ノード N1の電圧は低電源電圧 Vi_low (=Vgnd)に保持されるので、インバー タ 11は高電圧電源 21用の端子 11cを出力端子 l ibに接続するが、 TFT4は開状態 であるのでノード N2は高電圧電源 21には接続されず、この結果、時刻 t2乃至 t3の 期間、ノード N2の電圧は Vi_highに保持される。
[0051] このように、時刻 t2乃至 t3の期間、ノード N1の電圧は低電源電圧 Vs_lowに保持さ れ、ノード N2の電圧は、高入力電圧 VLhighに保持されるので、出力部〇utlは、低 電源電圧 Vsjow (= Vgnd)を出力信号 S 01の低出力電圧 Vo_lowとして出力し、出力 部 Out2は、高入力電圧 VLhighを出力信号 So2の電圧として出力する。従って、時刻 t3の時点では、入力信号 S の低入力電圧 VUowはすでに低出力電圧 Vo_low ( =低 電源電圧 Vs_low)に変換されている力 一方、入力信号 Si2の高入力電圧 VLhighは まだ高出力電圧 Vo_high ( =高電源電圧 Vs_high)に変換されていない。そこで、入力 信号 Si2の高入力電圧 VLhighを高出力電圧 Vo_high ( =高電源電圧 Vs_high)に変換 するために、時刻 t3において、 TFT5及び 6を開状態に保持したまま、 TFT2及び 3 を閉状態から開状態に変化させ且つ TFT4を開状態から閉状態に変化させる。
[0052] 時刻 t3において、ノード N1の電圧は低出力電圧 Vo_low ( =低電源電圧 Vs_low)で あるので、インバータ 11は、高電圧電源 21用の端子 11cを出力端子 l ibに接続する 。ここで、時刻 t3において、 TFT4が開状態から閉状態に変化することに注意された レ、。 TFT4が閉状態に変化するので、高電圧電源 21は TFT4を通じて端子 11cに接 続される。従って、高電圧電源 21は、 TFT4及びインバータ 11を通じてノード N2に 接続される。また、 TFT6は時刻 t3において開状態であるので、低電圧電源 22はノ ード N2には接続されない。更に、時刻 t3において TFT3は閉状態から開状態に変 化するので入力部 In2はノード N2から切り離され、入力信号 Si2はノード N2に供給さ れない。この結果、ノード N2の電圧は高電圧電源 21の高電源電圧 Vs_highになる。 このノード N2の高電源電圧 Vs_highはインバータ 12にも供給されるので、インバータ 12を通じてノード N1は低電圧電源 22に接続される。従って、ノード N1の電圧は低 電源電圧 Vs_lowに保持される。また、ノード N1の電圧が低電源電圧 Vsjowに保持さ れるので、インバータ 11によって高電圧電源 21はノード N2に接続され続け、この結 果、ノード N2の電圧は高電圧電源 21の高電源電圧 Vs_highに保持される。
[0053] このように、ノード N1の電圧が低電源電圧 Vs_low (=Vgnd)に保持され、一方、ノー ド N2の電圧は高電源電圧 Vs_highに保持されるので、出力部〇utlは、低電源電圧 V s_low (=Vgnd)を低出力電圧 Vojowとして出力し、出力部 Out2は、高電源電圧 V s_highを高出力電圧 Vo_highとして出力する。従って、入力信号 Inlの低入力電圧 V ijowを低出力電圧 Vojowに変換し且つ入力信号 In2の高入力電圧 Vi_highを高出力 電圧 Vo_highに変換することができる。
[0054] 次に、電圧変換装置 1は、入力信号 Silの高入力電圧 Vi_highを高出力電圧 V
o_highに変換し、入力信号 Si2の低入力電圧 Vijowを低出力電圧 Vojowに変換する 動作を行う。この目的のため、時刻 t4において、入力信号 Silの電圧レベルは低入力 電圧 Vijowから高入力電圧 Vi_highに変化し、一方、入力信号 Si2の電圧レベルは高 入力電圧 Vi_highから低入力電圧 Vijowに変化する。時刻 t4経過後、 TFT2乃至 6は 、時刻 tl乃至 t4の間に行った開状態又は閉状態への切替動作と同じ切替動作を行 う。このように、 TFT2乃至 6が同じ切替動作を行うことによって、今度は、ノード N2か ら TFT3を通じて信号源 50に望ましくない高電圧が供給されることが防止される。
[0055] 以上説明したようにして、電圧変換装置 1は、信号源 50に望ましくない高電圧が供 給されることを防止しながら、入力信号 Inl及び In2の電圧レベルを変換することがで きる。尚、本実施形態では、図 4に示すタイミングチャートに従って電源 21及び 22を ノード N1及び N2に接続する又はノード N1及び N2から切り離するために、電圧変換 装置 1を図 3に示すように構成している。し力しながら、電圧変換装置 1は、図 3に示 す以外の構成であってもよいことに注意されたレ、。例えば、本実施形態では、 TFT4 は p型である力 TFT4は n型であってもよレ、。この場合、 n型の TFT4の開閉を図 4に 示すタイミングチャートに従って行うためには、駆動回路 32は、図 4に示す駆動信号 Sd2とは電圧レベルが反転した別の駆動信号を出力すればよレ、。このような別の駆 動信号を出力することによって、 TFT4が n型であっても、図 4に示すタイミングチヤ一 トに従って TFT4の開閉を行うことができる。その他の TFTについても同様である。ま た、 TFT2及び 3は共通の駆動回路 31で駆動されているが、異なる駆動回路で駆動 されてもよい。同様に、 TFT5及び 6についても異なる駆動回路で駆動されてもよレ、。 しかしながら、単一の駆動回路 31で 2つの TFT2及び 3を駆動し、更に、単一の駆動 回路 33で 2つの TFT5及び 6を駆動することによって、 TFT毎に別個の駆動回路を 備える必要がないので、電圧供給装置 1の小型化が図られる。
[0056] 本実施形態の電圧変換装置 1は、 TFT2及び 3が開状態から閉状態に変化する時 刻 t2よりも前の時刻 taに、ノード N1を低電圧電源 22に接続することによって、ノード N 1の電圧を高出力電圧 Vo_high ( =高電源電圧 Vs_high)から低出力電圧 Vo Jow ( = 低電源電圧 Vsjow)に低下させている。従って、 TFT2及び 3が開状態から閉状態に 変化しても信号源 50に望ましくない高電圧が印加されることを防止することができ、 信号源 50の信頼性を向上させることができる。
[0057] 尚、本実施形態では、 TFT2が開状態から閉状態に変化する前に、ノード N1の電 圧を降下させる目的で、 TFT5を通じてノード N1を低電圧電源 22に接続している。 しかしながら、ノード Nlの電圧を降下させることができるのであれば、ノード N1を低 電圧電源 22に接続する必要はなレ、。例えば、ノード N1の電圧を降下させるための 追加の電源を備えておき、 TFT2が開状態から閉状態に変化する前に、ノード N1が その追加の電源に接続されるようにしてもよレ、。し力 ながら、追加の電源を備えると 、それに応じて電圧変換装置 1の占有面積も広くなるので、追加の電源を備えるので はなくノード N1を低電圧電源 22に接続させることが好ましい。ノード N2の電圧を降 下させる場合も追加の電源を備えてもよいが、ノード N1の電圧を降下させる場合と同 様の理由から、追加の電源を備えるのではなくノード N2を低電圧電源 22に接続させ ること力 S好ましレ、。
[0058] また、本実施形態では、信号源 50に望ましくない電圧が供給されることを防止する ために、 TFT2が開状態から閉状態に変化する前に、ノード N1の電圧を低電源電圧 Vs_low、即ちグランド電圧 Vgndに降下させている。し力 ながら、信号源 50は高入力 電圧 Vし highを出力するように構成されているので、信号源 50に望ましくない電圧が 供給されることを防止するという観点から考えると、ノード N1の電圧をグランド電圧 V gndにまで降下させる必要は無い。即ち、ノード N1の電圧が高入力電圧 VLhigh以下 に降下するのであれば、信号源 50に望ましくない電圧が供給されることが防止できる 。従って、ノード N1を低電圧電源 22に接続する代わりに、高入力電圧 Vi_high以下 の電圧を発生する追加の電源を備え、この追加の電源がノード N1に接続されるよう に電圧変換装置 1を構成してもよい。し力 ながら、追加の電源を備えると、それに応 じて電圧変換装置 1の占有面積も広くなるので、追加の電源を備えるのではなくノー ド N1を低電圧電源 22に接続させることが好ましい。同様の理由から、ノード N2につ いても、追加の電源を備えるのではなくノード N2を低電圧電源 22に接続することが 好ましい。
[0059] また、上記実施例では、本発明を電圧変換装置に適用した例について説明されて いる力 本発明は、 TFT等の切替手段を介して望ましくない高電圧が入力側に供給 されないようにする必要がある装置であれば、電圧変換装置以外にも適用できること に注意されたい。
産業上の利用可能性 [0060] 本発明は、例えば、電圧レベルを変換する必要がある装置 (液晶表示装置等)に使 用すること力できる。
図面の簡単な説明
[0061] [図 1]従来の電圧変換装置を示す概略構成図である。
[図 2]図 1に示す従来の電圧変換装置のタイミングチャートである。
[図 3]本発明の一実施形態の電圧変換装置を示す概略構成図である。
[図 4]図 3に示す電圧変換装置のタイミングチャートである。

Claims

請求の範囲
[1] 第 1の入力信号を受け取る第 1の入力部、
第 1の出力信号を出力する第 1の出力部、及び
前記第 1の入力部が前記第 1の入力部と前記第 1の出力部との間に位置する第 1 のノードから切り離された状態から、前記第 1の入力部が前記第 1のノードに接続され た状態に変化する前に、前記第 1のノードの電圧を降下させるための第 1の電圧降 下手段、
を有する装置。
[2] 相対的に電圧レベルが高い第 1の高入力電圧と相対的に電圧レベルが低い第 1 の低入力電圧とを有する第 1の入力信号を受け取り、前記第 1の高入力電圧と前記 第 1の低入力電圧とのうちの少なくともいずれか一方の電圧を変換し、前記電圧レべ ルが変換された第 1の入力信号を第 1の出力信号として出力する電圧変換装置であ つて、
前記電圧変換装置が、
前記第 1の入力信号を受け取る第 1の入力部、
前記第 1の出力信号を出力する第 1の出力部、及び
前記第 1の高入力電圧と前記第 1の低入力電圧とのうちの少なくともいずれか一方 の電圧を変換するための電圧変換手段を有し、
前記電圧変換手段が、
前記第 1の入力部が前記第 1の入力部と前記第 1の出力部との間に位置する第 1 のノードから切り離された状態から、前記第 1の入力部が前記第 1のノードに接続され た状態に変化する前に、前記第 1のノードの電圧を降下するための第 1の電圧降下 手段を有する電圧変換装置。
[3] 前記電圧変換手段が、
前記第 1の高入力電圧よりも高い電圧レベルを有する第 1の変換電圧であって、前 記第 1の高入力電圧及び前記第 1の低入力電圧のうちの一方を変換するための第 1 の変換電圧を前記第 1のノードに供給するための第 1の変換電圧供給部を有し、 前記第 1の電圧降下手段が、前記第 1の入力部が前記第 1のノードから切り離され 且つ前記第 1の変換電圧供給部が前記第 1のノードに接続された状態から、前記第 1の入力部が前記第 1のノードに接続された状態に変化する前に、前記第 1のノード の電圧を降下する請求項 2に記載の電圧変換装置。
[4] 前記電圧変換手段が、
前記第 1の高入力電圧以下の電圧レベルを有する第 2の変換電圧であって、前記 第 1の高入力電圧及び前記第 1の低入力電圧のうちの他方を変換するための第 2の 変換電圧を前記第 1のノードに供給するための第 2の変換電圧供給部を有し、 前記第 1の電圧降下手段が、前記第 1の入力部が前記第 1のノードから切り離され 且つ前記第 1の変換電圧供給部が前記第 1のノードに接続された状態から、前記第 1の入力部が前記第 1のノードに接続された状態に変化する前に、前記第 1の変換 電圧供給部に代えて前記第 2の変換電圧供給部を前記第 1のノードに接続する請求 項 3に記載の電圧変換装置。
[5] 前記第 1の電圧降下手段が、
前記第 2の変換電圧供給部が前記第 1のノードに接続された第 1の接続状態と、前 記第 2の変換電圧供給部が前記第 1のノードから切り離された第 1の切断状態とを作 るための第 1の切替手段、及び
前記第 1の切替手段を駆動する第 1の駆動回路、
を有する請求項 4に記載の電圧変換装置。
[6] 前記第 2の変換電圧が、前記第 1の低入力電圧と同じ電圧レベルを有する請求 項 4又は 5に記載の電圧変換装置。
[7] 前記電圧変換装置が、相対的に電圧レベルが高い第 2の高入力電圧と相対的に 電圧レベルが低い第 2の低入力電圧とを有する第 2の入力信号を受け取り、前記第 2 の高入力電圧と前記第 2の低入力電圧とのうちの少なくともいずれか一方の電圧を 変換し、前記電圧レベルが変換された第 2の入力信号を第 2の出力信号として出力 する請求項 2に記載の電圧変換装置。
[8] 前記電圧変換装置が、前記第 2の入力信号を受け取る第 2の入力部と、前記第 2 の出力信号を出力する第 2の出力部とを有し、
前記電圧変換手段が、 前記第 2の入力部が前記第 2の入力部と前記第 2の出力部との間に位置する第 2 のノードから切り離された状態から、前記第 2の入力部が前記第 2のノードに接続され た状態に変化する前に、前記第 2のノードの電圧を降下するための第 2の電圧降下 手段を有する請求項 7に記載の電圧変換装置。
[9] 前記電圧変換手段が、
前記第 1の高入力電圧よりも高い電圧レベルを有する第 1の変換電圧であって、前 記第 1の高入力電圧及び前記第 1の低入力電圧のうちの一方を変換するための第 1 の変換電圧を前記第 1のノードに供給するための第 1の変換電圧供給部を有し、 前記第 1の電圧降下手段が、前記第 1の入力部が前記第 1のノードから切り離され 且つ前記第 1の変換電圧供給部が前記第 1のノードに接続された状態から、前記第 1の入力部が前記第 1のノードに接続された状態に変化する前に、前記第 1のノード の電圧を降下する請求項 8に記載の電圧変換装置。
[10] 前記電圧変換手段が、
前記第 1の高入力電圧以下の電圧レベルを有する第 2の変換電圧であって、前記 第 1の高入力電圧及び前記第 1の低入力電圧のうちの他方を変換するための第 2の 変換電圧を前記第 1のノードに供給するための第 2の変換電圧供給部を有し、 前記第 1の電圧降下手段が、前記第 1の入力部が前記第 1のノードから切り離され 且つ前記第 1の変換電圧供給部が前記第 1のノードに接続された状態から、前記第 1の入力部が前記第 1のノードに接続された状態に変化する前に、前記第 1の変換 電圧供給部に代えて前記第 2の変換電圧供給部を前記第 1のノードに接続する請求 項 9に記載の電圧変換装置。
[11] 前記電圧変換手段が、
前記第 2の高入力電圧よりも高い電圧レベルを有する第 3の変換電圧であって、前 記第 2の高入力電圧及び前記第 2の低入力電圧のうちの一方を変換するための第 3 の変換電圧を前記第 2のノードに供給するための第 3の変換電圧供給部を有し、 前記第 2の電圧降下手段が、前記第 2の入力部が前記第 2のノードから切り離され 且つ前記第 3の変換電圧供給部が前記第 2のノードに接続された状態から、前記第 2の入力部が前記第 2のノードに接続された状態に変化する前に、前記第 2のノード の電圧を降下する請求項 10に記載の電圧変換装置。
[12] 前記電圧変換手段が、
前記第 2の高入力電圧以下の電圧レベルを有する第 4の変換電圧であって、前記 第 2の高入力電圧及び前記第 2の低入力電圧のうちの他方を変換するための第 4の 変換電圧を前記第 2のノードに供給するための第 4の変換電圧供給部を有し、 前記第 2の電圧降下手段が、前記第 2の入力部が前記第 2のノードから切り離され 且つ前記第 3の変換電圧供給部が前記第 2のノードに接続された状態から、前記第 2の入力部が前記第 2のノードに接続された状態に変化する前に、前記第 3の変換 電圧供給部に代えて前記第 4の変換電圧供給部を前記第 2のノードに接続する請求 項 11に記載の電圧変換装置。
[13] 前記第 1の電圧降下手段が、
前記第 2の変換電圧供給部が前記第 1のノードに接続された第 1の接続状態と、前 記第 2の変換電圧供給部が前記第 1のノードから切り離された第 1の切断状態とを作 るための第 1の切替手段、及び
前記第 1の切替手段を駆動する第 1の駆動回路、
を有する請求項 12に記載の電圧変換装置。
[14] 前記第 2の電圧降下手段が、
前記第 3の変換電圧供給部が前記第 2のノードに接続された第 2の接続状態と、前 記第 3の変換電圧供給部が前記第 2のノードから切り離された第 2の切断状態とを作 るための第 2の切替手段、及び
前記第 2の切替手段を駆動する第 2の駆動回路、
を有する請求項 13に記載の電圧変換装置。
[15] 前記第 1の駆動回路が前記第 2の駆動回路の役割も果たす請求項 14に記載の 電圧変換装置。
[16] 前記第 2の変換電圧が、前記第 1の低入力電圧と同じ電圧レベルを有する請求 項 15に記載の電圧変換装置。
[17] 前記第 4の変換電圧が、前記第 2の低入力電圧と同じ電圧レベルを有する請求 項 16に記載の電圧変換装置。
[18] 前記第 1の変換電圧供給部が前記第 3の変換電圧供給部の役割も果たし、 前記第 2の変換電圧供給部が前記第 4の変換電圧供給部の役割も果たす請求項
17に記載の電圧変換装置。
[19] 前記第 1の変換電圧が前記第 3の変換電圧と等しぐ前記第 2の変換電圧が前記 第 4の変換電圧と等しい請求項 18に記載の電圧変換装置。
PCT/JP2004/010725 2003-07-28 2004-07-28 電圧変換装置 WO2005010629A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP04770988A EP1653314A4 (en) 2003-07-28 2004-07-28 DC CONVERTER DEVICE
KR1020067001860A KR101061327B1 (ko) 2003-07-28 2004-07-28 전압 변환 장치
JP2005512068A JP4920253B2 (ja) 2003-07-28 2004-07-28 電圧変換装置
US10/566,221 US7545172B2 (en) 2003-07-28 2004-07-28 Voltage converter apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IBPCT/IB03/03338 2003-07-28
IB0303338 2003-07-28

Publications (1)

Publication Number Publication Date
WO2005010629A1 true WO2005010629A1 (ja) 2005-02-03

Family

ID=34090438

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/010725 WO2005010629A1 (ja) 2003-07-28 2004-07-28 電圧変換装置

Country Status (7)

Country Link
US (1) US7545172B2 (ja)
EP (1) EP1653314A4 (ja)
JP (1) JP4920253B2 (ja)
KR (1) KR101061327B1 (ja)
CN (1) CN100507793C (ja)
TW (1) TW200509536A (ja)
WO (1) WO2005010629A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8146374B1 (en) 2009-02-13 2012-04-03 Source IT Energy, LLC System and method for efficient utilization of energy generated by a utility plant

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091898A (ja) * 1998-09-14 2000-03-31 Nec Corp 出力回路
US20010024373A1 (en) * 2000-03-24 2001-09-27 Slobodan Cuk Lossless switching dc to dc converter with dc transformer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4077031A (en) * 1976-08-23 1978-02-28 Texas Instruments Incorporated High speed address buffer for semiconductor memory
US4161663A (en) * 1978-03-10 1979-07-17 Rockwell International Corporation High voltage CMOS level shifter
JPS59111514A (ja) * 1982-12-17 1984-06-27 Hitachi Ltd 半導体集積回路
EP0449567B1 (en) * 1990-03-30 1997-07-23 Texas Instruments Incorporated Positive to negative voltage translator circuit and method of operation
JPH04192716A (ja) * 1990-11-26 1992-07-10 Mitsubishi Electric Corp Mosトランジスタ出力回路
JP3227932B2 (ja) * 1993-09-27 2001-11-12 ソニー株式会社 レベル変換回路
JP3705842B2 (ja) * 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
JP4120082B2 (ja) * 1999-02-01 2008-07-16 ソニー株式会社 レベルシフト回路、これを用いたシフトレジスタおよびこれを搭載した液晶表示装置
JP2001085989A (ja) * 1999-09-16 2001-03-30 Matsushita Electric Ind Co Ltd 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置
JP3548115B2 (ja) * 2000-12-26 2004-07-28 株式会社東芝 半導体集積回路及び半導体集積回路装置
US6885016B2 (en) * 2001-09-04 2005-04-26 Eugene Robert Worley Switching power supply circuit using a silicon based LED for feedback
JP2003133938A (ja) * 2001-10-26 2003-05-09 Mitsubishi Electric Corp 出力回路
JP4223214B2 (ja) * 2001-11-30 2009-02-12 株式会社半導体エネルギー研究所 半導体装置、画像表示装置、及び電子機器
JP4087229B2 (ja) * 2002-03-11 2008-05-21 三菱電機株式会社 振幅変換回路およびそれを用いた半導体装置
KR100500516B1 (ko) * 2003-07-14 2005-07-12 삼성전자주식회사 레벨 쉬프터 및 레벨 쉬프팅 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091898A (ja) * 1998-09-14 2000-03-31 Nec Corp 出力回路
US20010024373A1 (en) * 2000-03-24 2001-09-27 Slobodan Cuk Lossless switching dc to dc converter with dc transformer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1653314A4 *

Also Published As

Publication number Publication date
US7545172B2 (en) 2009-06-09
JP4920253B2 (ja) 2012-04-18
JPWO2005010629A1 (ja) 2007-09-27
US20070052297A1 (en) 2007-03-08
EP1653314A1 (en) 2006-05-03
KR101061327B1 (ko) 2011-08-31
KR20060052910A (ko) 2006-05-19
CN1860422A (zh) 2006-11-08
CN100507793C (zh) 2009-07-01
EP1653314A4 (en) 2008-01-30
TW200509536A (en) 2005-03-01

Similar Documents

Publication Publication Date Title
KR100815897B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
US6891427B2 (en) Charge pump type power supply circuit and driving circuit for display device and display device using such power supply circuit
US6317122B1 (en) Power circuit, liquid crystal display device, and electronic equipment
US6509894B1 (en) Power generator circuit, generating method thereof, and liquid crystal display device
US20110316901A1 (en) Data driver device and display device for reducing power consumption in a charge-share operation
JPH1130974A (ja) 液晶表示装置の駆動制御用半導体装置および液晶表示装置
EP1030288A2 (en) Power generator circuit, power generating method and liquid crystal display device using the circuit and/or the method
JP7250745B2 (ja) 出力回路、表示ドライバ及び表示装置
JP2007011278A (ja) 表示装置及びその制御方法
US20030043127A1 (en) Display device, display driving method, and display driver circuit
JP2008043162A (ja) 電源回路、表示ドライバ、電気光学装置及び電子機器
JP2009152754A (ja) レベルシフト回路及びそれを用いたドライバと表示装置
JP7544624B2 (ja) 出力回路、表示ドライバ及び表示装置
US20130100105A1 (en) Signal generator circuit, liquid crystal display device
WO2005010629A1 (ja) 電圧変換装置
JPH1062746A (ja) 液晶駆動方法および液晶駆動回路
KR100683091B1 (ko) 급속 증폭기 및 저속 증폭기를 포함하는 전압 발생 장치
JP4190706B2 (ja) 半導体装置
JP4001583B2 (ja) 高出力電圧シフト装置
US6587100B1 (en) Display device driver circuit
JPH10142575A (ja) 表示装置駆動回路
JP2004354970A (ja) 半導体回路装置
JP2024066453A (ja) 出力バッファ回路、表示ドライバ及び表示装置
CN115622373A (zh) 驱动电路、双有源桥变换电路、电路工作方法及电子装置
CN117955470A (zh) 输出缓冲器电路、显示驱动器、数据驱动器及显示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480028105.2

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005512068

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020067001860

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2004770988

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004770988

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2007052297

Country of ref document: US

Ref document number: 10566221

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10566221

Country of ref document: US