WO2004114455A1 - 共振器、フィルタおよび通信装置 - Google Patents

共振器、フィルタおよび通信装置 Download PDF

Info

Publication number
WO2004114455A1
WO2004114455A1 PCT/JP2004/003062 JP2004003062W WO2004114455A1 WO 2004114455 A1 WO2004114455 A1 WO 2004114455A1 JP 2004003062 W JP2004003062 W JP 2004003062W WO 2004114455 A1 WO2004114455 A1 WO 2004114455A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
resonator
layer
capacitive
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2004/003062
Other languages
English (en)
French (fr)
Inventor
Seiji Hidaka
Shin Abe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005507179A priority Critical patent/JP4186986B2/ja
Priority to US10/558,158 priority patent/US7538638B2/en
Publication of WO2004114455A1 publication Critical patent/WO2004114455A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00Resonators of the waveguide type
    • H01P7/08Strip line resonators
    • H01P7/082Microstripline resonators
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/201Filters for transverse electromagnetic waves
    • H01P1/2016Slot line filters; Fin line filters

Definitions

  • the present invention relates to a resonator, a filter, and a communication device used for wireless communication and transmission / reception of electromagnetic waves in a microwave band or a millimeter wave band, for example.
  • FIG. 13 shows a typical example of this conventional slot resonator with a stepped impedance.
  • 13B is a top view of the substrate constituting the slot resonator
  • FIG. 13A is a cross-sectional view taken along the line AA in FIG.
  • a conductor film 10 having conductor openings APa, APb, APc is formed.
  • the conductor openings APa, APb, and APc form one dumbbell-shaped conductor opening as a whole, and the conductor openings A at both ends are formed.
  • the widths of P a and AP b (in this example, they can be called diameter because they are circular) are relatively large, while the width of the central conductor opening AP c is narrow. Therefore, both ends are inductive and the center is capacitive.
  • the broken line in Fig. 13 (A) schematically represents the magnetic field lines of this slot resonator.
  • the lines of magnetic force indicate the magnetic field distribution of the resonator.
  • the slot resonator having the stepped impedance structure has a magnetic field vector that faces upward on one side of the inductive region at both ends and a magnetic field vector facing down on the other side. behave.
  • Most of the magnetic field energy generated by the resonance operation is concentrated in the inductive region formed by the conductor openings A p a and A b, and most of the electric field energy is distributed in the capacitive region formed by the conductor opening A P c.
  • the above-described step impedance is effective in reducing the size of the resonator when the resonance frequency is relatively low. Also, the larger the step ratio of the impedance between the capacitive region and the inductive region, the more effective for miniaturization.
  • the line width of the conductor opening APc may be reduced and the line length may be shortened.However, since the accuracy of forming the conductor film pattern is limited, the line width is extremely reduced. The width cannot be reduced. Also, the change in the capacitance value in the capacitive region due to the dimensional variation of the line width appears more conspicuously as the line width becomes narrower. It is difficult to obtain with high precision.
  • An object of the present invention is to provide a resonator, a filter, and a communication device which can solve the above-mentioned problem and can be easily downsized as a whole even when the resonance frequency is relatively low. Disclosure of the invention
  • the present invention relates to a resonator including a dielectric layer and a conductor layer, the resonator including a plurality of conductor layers partially insulated from each other by the dielectric layer. At least two conductor openings where no conductor layer is formed are each formed as an inductive region, and the conductor layer is a portion that overlaps in the stacking direction via a dielectric layer and a portion that connects the inductive regions to each other. Is configured as a capacitive area.
  • the present invention provides a laminate of the dielectric layer and the conductor layer, wherein a plurality of inductive regions and a plurality of capacitive regions are provided, respectively, and a plurality of sets in which the inductive regions are connected by the capacitive region are provided. It is characterized by. With this structure, a plurality of resonators are formed on a single substrate, which is the above-mentioned laminated body, and the resonators are combined to form a resonator device including a plurality of resonators.
  • the present invention also provides a filter including the resonator having the above-described configuration and a signal input / output unit coupled to the resonator. With this structure, a small filter can be obtained.
  • the present invention configures a communication device including the resonator or the filter. As a result, the size of the high-frequency circuit section provided with the resonator or the filter is reduced, and a small communication device is obtained.
  • FIG. 1 is a diagram showing a configuration of the resonator according to the first embodiment.
  • FIG. 2 is a diagram illustrating a configuration of a resonator according to the second embodiment.
  • FIG. 3 is a diagram illustrating a configuration of a resonator according to the third embodiment.
  • FIG. 4 shows the resonator according to the fourth embodiment.
  • FIG. 3 is a diagram illustrating a configuration.
  • Fig. 5 is a diagram showing the results of simulating changes in the resonance frequency and the conductor Q using the dimensions of each part of the resonator as parameters.
  • Fig. 6 is a diagram showing the results of simulating changes in the resonance frequency and the conductor Q using the dimensions of each part of the resonator as parameters.
  • FIG. 5 is a diagram showing the results of simulating changes in the resonance frequency and the conductor Q using the dimensions of each part of the resonator as parameters.
  • FIG. 7 is a diagram showing a configuration of a filter according to the fifth embodiment.
  • FIG. 8 is a diagram showing a configuration of a main part of a resonator according to a sixth embodiment.
  • FIG. 9 is a cross-sectional view illustrating an example of a magnetic field distribution in a laminated portion of a plurality of conductor lines.
  • FIG. 10 is a diagram showing the relationship between the ratio of the capacitance of the capacitive region arranged inside to the capacitance of the capacitive region arranged outside in the stacking direction of the plurality of capacitive regions and the conductor Q.
  • FIG. 11 is a cross-sectional view showing another configuration example of the capacitive region.
  • FIG. 12 is a block diagram showing a configuration of a duplexer and a communication device according to the seventh embodiment.
  • FIG. 13 is a diagram showing the configuration of a conventional resonator. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 (B) is a top view of the resonator
  • FIG. 1 (A) is a cross-sectional view taken along the line AA in FIG. 1 (B).
  • (C) shows the pattern of the upper conductor layer
  • (D) shows the pattern of the lower conductor layer.
  • a conductor layer 4 having a pattern as shown in (D) is formed on the upper surface of a dielectric substrate 1 having a rectangular plate shape.
  • a dielectric layer 3 is provided on the entire upper surface of the dielectric substrate 1 on which the conductor layer 4 is formed, and a conductor layer 5 having a pattern as shown in FIG.
  • a structure in which the conductor layers 4 and 5 are stacked in the thickness direction via the dielectric layer 3 is formed.
  • a conductor without any conductor layer formed in the lamination direction of the conductor layers 4 and 5 and the dielectric layer 3 An opening is configured.
  • the semicircular portion SC of the conductor opening APd formed by the pattern of the conductor layer 4 and the semicircular portion SC of the conductor opening APu formed by the pattern of the conductor layer 5 are synthesized.
  • a circular conductor opening in which no conductor layer is present in the stacking direction occurs.
  • These circular conductor openings constitute the inductive regions IAa and IAb.
  • a rectangular capacitive area CA is formed at a portion facing each other with the dielectric layer 3 interposed therebetween.
  • the gap in the thickness direction of the dielectric layer 3 is equal to or less than lZ10 of the diameter of the circular conductor opening.
  • the two inductive regions IAa and IAb and the capacitive region CA connecting between them act as a slot resonator having a step impedance structure.
  • the ratio of the gap of the capacitive region CA to the diameter of the conductor opening is 1:10 or more, about 90 of the magnetic field energy generated by the resonance operation. /.
  • the above is distributed in the inductive regions IAa and IAb, and about 90% or more of the electric field energy is distributed in the capacitive region CA.
  • the dashed line in (A) of FIG. 1 is a magnetic line of force schematically shown, and the shape indicates the magnetic field distribution. As described above, when the magnetic field vector is directed upward in one of the inductive regions at both ends, the magnetic field vector is directed downward, and the magnetic field is distributed with a point symmetry of about 180 °. The electric field vector is distributed in the dielectric layer sandwiched between the conductor layers in the capacitive region CA in a uniform direction.
  • the capacitive area CA is formed by the opposing portions of the two conductor layers 4 and 5 that face each other with the dielectric layer 3 sandwiched in the thickness direction. Therefore, a predetermined capacity can be configured within a limited area, and the whole can be reduced in size.
  • the capacitive area CA is not opened when viewed from the lamination direction, the conductive layers 4 and 5 are opposed in the thickness direction via the dielectric layer 3.
  • the volume ratio of the active area CA can be reduced, and the penetration of magnetic field energy can be reduced accordingly. That is, since the relationship of magnetic field energy-volume X magnetic field energy density holds, the smaller the volume of the capacitive region, the smaller the amount of magnetic field energy.
  • the shielding electrodes 7 are provided on the four side surfaces and the bottom surface of the dielectric substrate 1 and are electrically connected to the shielding electrodes 7 around the conductor layers 4 and 5. Therefore, the lower half of the above-described resonance space is shielded by the shield electrode 7. From the state shown in Fig. 1 (A), the upper half of the resonance space is shielded by covering the upper part with a conductive cap, and the entire resonance space is shielded by the conductive cap and the shield electrode 7. Such a structure may be adopted.
  • the shield electrode 7 does not directly affect the above-described resonator operation, the shield electrode 7 is not indispensable, and a structure in which the shield electrode 7 is not formed on the dielectric substrate 1 may be adopted as necessary.
  • FIG. 2 is a diagram illustrating a configuration of a resonator according to the second embodiment.
  • (C) is a top view of the resonator
  • (A) is a cross-sectional view of A-A portion in (C)
  • (B) is a cross-sectional view of BB portion in (C).
  • (D) shows the pattern of the upper conductive layer 5
  • (E) shows the pattern of the lower conductive layer 4, respectively. Is shown.
  • a part of the conductor layers 4 and 5 is conducted at the interlayer short-circuit portion S on the upper surface of the dielectric substrate 1.
  • the dielectric layer 3 is not provided in the interlayer short-circuit portion S. With such a structure, the interlayer short-circuit portion S can more reliably cause an interlayer short-circuit near the conductor opening as compared to a case where the conductor layers 4 and 5 are short-circuited by the interlayer only by the shield electrode 7.
  • FIG. 3 is a diagram showing a configuration of a resonator according to the third embodiment.
  • C is a top view of the resonator
  • A is a cross-sectional view of A-A portion in (C)
  • B is a cross-sectional view of BB portion in (C).
  • D shows the pattern of the upper conductive layer 5
  • E shows the pattern of the lower conductive layer 5, respectively.
  • the conductor layer 6 is formed at a predetermined position on the upper surface of the dielectric substrate 1.
  • a conductor layer 5 having a pattern as shown in (D) is formed via a dielectric layer 3.
  • the conductor opening of the conductor layer 5 has a dumbbell shape in which both ends are substantially circular conductor openings APa and APb, and are connected by a slot-shaped conductor opening APc having a predetermined width.
  • the conductor layer 6 is formed in the vicinity of the slot-shaped conductor opening APc and at a position not facing the conductor openings APa and APb at both ends which are inductive regions.
  • the conductor layers 5 and 6 face each other with the dielectric layer 3 interposed therebetween, and a capacitance is generated therebetween as shown in (B).
  • two capacitors are connected in series in an equivalent circuit. Therefore, the required capacity can be ensured without extremely narrowing the gap between the slot-shaped openings A Pc.
  • a small-sized and high Qo resonator can be obtained as in the case of the first and second embodiments. Further, a larger capacity can be obtained by alternately laminating a plurality of sets of the conductor layers 5 and 6.
  • FIG. 4 is a top view with the upper shielding cap 14 removed, and (A) is a cross-sectional view taken along the line AA of (B). (C) and (D) are each layer. 2 shows a pattern of the conductor layer formed in FIG.
  • the multilayer substrate 12 is provided with a laminated portion 45 formed by alternately laminating a plurality of conductor layers and dielectric layers.
  • the conductor layers of each layer are formed by alternately laminating conductor layers 4 and 5 consisting of two types of patterns via dielectric layers.
  • this structure corresponds to a multilayer structure of the laminated structure composed of the conductor layers 4 and 5 and the dielectric layer 3 shown in FIG.
  • the conductor layers 4 and 5 are electrically connected to the shielding electrodes 7 formed on the four side surfaces and the bottom surface of the multilayer substrate 12.
  • regions where no conductor layer is formed in the laminating direction of the dielectric layer and the conductor layer act as the inductive regions I Aa and I Ab.
  • the region where the conductor layers face each other via the dielectric layer acts as the capacitive region CA.
  • a resonator having a shielding structure having an upper space S is configured by attaching a conductive shielding cap 14 to the upper part of the multilayer substrate 12.
  • the multilayer substrate 12 can be manufactured by a series of multilayer multilayer substrate manufacturing methods, such as pattern formation by printing a conductive paste on a dielectric ceramic green sheet, and stacking and pressing and baking the sheets. Further, a method of manufacturing by printing a dielectric layer and a conductor layer in order on a substrate and baking it can be adopted.
  • W represents the width of the capacitive area CA
  • G represents the depth dimension of the portion where the conductor layers overlap
  • c represents the diameter (opening diameter) of the conductor opening serving as the inductive areas IAa and I Ab
  • c represents the multilayer substrate 12.
  • L is the width and M is the height.
  • the thickness of the multilayer substrate 12 is 0.5 mm
  • the thickness of the upper space S formed by the shielding cap 14 is 0.5 mra.
  • A has G on the horizontal axis and resonance frequency on the vertical axis.
  • B the horizontal axis represents the resonator frequency, and the vertical axis represents the conductor Q.
  • the conductor Q indicates the magnitude of the conductor loss.
  • the capacitance increases as the depth dimension G of the capacitive region increases, and the resonance frequency decreases inversely. Also, the resonance frequency decreases as the aperture diameter D increases. This is because the larger the opening diameter D, the larger the magnetic flux passing through the conductor opening and the greater the amount of induction.
  • the conductor Q at the same resonance frequency increases as the opening diameter D increases.
  • Figure 6 shows the case where the diameter D of the conductor opening is fixed to 0.6 mm, and the width W of the capacitive region is 0.4, 0.5, 0.6 mm. The case where it is changed is shown.
  • (A) shows G on the horizontal axis and resonance frequency on the vertical axis
  • (B) shows resonator frequency on the horizontal axis and conductor Q on the vertical axis.
  • the capacitance increases as the depth dimension G of the capacitive region increases, so that the resonance frequency decreases inversely.
  • the dependence of the resonance frequency on the width W of the capacitive region appears to be small. This is thought to be due to a good balance between the decrease in capacitance due to the decrease in the width W of the capacitive region and the increase in the amount of induction.
  • the dependence of the conductor Q on the width W of the capacitive region is not significant. From this result, it can be seen that even if the width W of the capacitive region is reduced, the resonator can be miniaturized without increasing the conductor loss.
  • FIG. 7 is a top view of the filter, and (A) is A in (D). -It is sectional drawing of A part.
  • (E) is a front view of the filter, and (B) is a cross-sectional view taken along the line BB in (E).
  • (C) is a top view with the upper shielding cap 14 removed (plan view of C-C part in (E)).
  • the multilayer substrate 12 Similar to the structure of the multilayer substrate 12 shown in FIG. 4, the multilayer substrate 12 has a plurality of conductor layers composed of two types of patterns alternately stacked via a dielectric layer. Thus, three inductive regions IAa, IAb, IAc and two capacitive regions CAa, CAb connecting them are provided.
  • the input / output coupling electrodes 8a and 8b are formed on the multilayer substrate 12 at positions away from the laminated portion of the two conductor layer patterns.
  • One end of each of the input / output coupling electrodes 8a and 8b is electrically connected to the shield electrode 7 formed on the side surface of the multilayer substrate 12, and the other end is electrically connected to the input / output terminals 9a and 9b.
  • a coupling loop is formed by the input / output coupling electrodes 8 a and 8 b and the shield electrode 7.
  • the pair of two inductive regions IAa, IAb and one capacitive region CAa acts as one (one-stage) resonator, and two inductive regions IAb, IAc and one Acts as another (second-stage) resonator in combination with the capacitive area CA b.
  • the magnetic field distribution of these two resonators is as shown by the broken line in (A), and the input / output coupling electrodes 8a and 8b are magnetically coupled to the respective resonators. Therefore, this filter acts as a filter showing the band-pass characteristics of the two-stage resonator.
  • a two-stage resonator is configured, but three or more stages of resonators may be similarly configured on a single substrate.
  • the two inductive regions and the capacitive region between them act as one resonator, so that one of the two inductive regions constituting the adjacent resonator can be shared.
  • a structure in which the resonators are sequentially coupled can be obtained.
  • a resonator according to a sixth embodiment will be described with reference to FIGS.
  • the first to fifth embodiments do not specifically show how the capacitance of the capacitive region of the resonator is determined in each layer
  • the capacitance of the capacitive region of each layer is not described. Are made uneven in the thickness direction.
  • the configuration of the entire resonator according to the sixth embodiment is the same as that shown in FIG.
  • the pattern of the conductor layer formed on each dielectric layer of the multilayer substrate is different from that of FIG.
  • FIG. 8 is a diagram showing a pattern of a conductor layer formed on each dielectric layer of the multilayer substrate.
  • (A) is the first layer (top layer)
  • (B) is the second layer
  • (C) is the third layer
  • (D) is the fourth layer
  • (E) is the fifth layer (the bottom layer).
  • the patterns are shown respectively.
  • 41, 51, 42, 52, and 43 are all conductor layers.
  • FIG. 9 is a cross-sectional view of the multilayer substrate taken along the line AA shown in (A) of FIG.
  • (B) of FIG. 9 is a cross-sectional view of a (B) portion of FIG. (C) and (D) of FIG. 9 are comparative examples of (A) and (B) as described later.
  • the broken line H indicates the distribution of the magnetic field surrounding the capacitive area C A a.
  • the area of the mutually overlapping portions of the first (uppermost) conductor layer 41 and the second conductor layer 51 is S o
  • the second layer The area of the overlapping portion between the conductor layer 51 and the third conductor layer 42 of the third layer is S i
  • the area of the overlapping portion of the third conductor layer 42 and the fourth conductor layer 52 is S i.
  • the area of the overlapping portion between the fourth conductor layer 52 and the fifth conductor layer 43 is represented by S o.
  • FIG. 10 is a diagram showing the relationship between the ratio of the capacitance CAi of the capacitive region arranged inside to the capacitance CAo of the capacitive region arranged outside in the stacking direction of a plurality of capacitive regions and the conductor Q. It is.
  • a conductor opening where no conductor layer is formed in the lamination direction of the dielectric layer acts as an inductive region, and the conductor layer is interposed in the lamination direction via the dielectric layer.
  • the portion that overlaps and connects the inductive regions acts as a capacitive region.
  • the distribution of the magnetic field surrounding the capacitive region C Aa is wider in the thickness direction in the case of (A) than in the case of (C) in FIG.
  • the locally circulating magnetic field penetrates into the capacitive region of the inner layer, so that conductor loss occurs in the capacitive region.
  • — 1 —1 + —1 ⁇ ' ⁇ (/, 1,)
  • Q c 1 is the conductor Q of the outermost (uppermost and lowermost) conductor lines of the stacked conductor lines
  • Q c 2 is the conductor Q of the other inner layer conductor lines.
  • Wm 1 is the magnetic field energy stored in the outermost layer
  • Wm 2 is the magnetic field energy stored in the inner layer.
  • Q c 2 is a value approximately two orders of magnitude smaller than Q c 1, so that Q c can be improved by reducing the influence of Q c 2 compared to Q c 1. Therefore, Wm 2 should be reduced.
  • the current flowing through the outermost conductor lines 21 and 25 is made relatively larger than the current flowing through the inner layer conductor lines.
  • the capacitance of the capacitive region in the outermost layer may be made relatively larger than the capacitance of the capacitive region in the inner layer.
  • FIG. 11 shows two other configuration examples for that purpose.
  • the capacitance distribution in the thickness direction is determined by setting the facing area of the conductor layers.
  • the first conductor layer 41 and the second conductor layer 5 The dielectric constant of the dielectric layer sandwiched between 1 and 4 is set higher than the dielectric constant of the dielectric layer sandwiched between the third conductive layer 42 and the fourth conductive layer 52.
  • the dielectric constant of the dielectric layer sandwiched between the fifth conductor layer 43 and the fourth conductor layer 52 is the same as that of the dielectric layer sandwiched between the fourth conductor layer 52 and the third conductor layer 42. It is larger than the dielectric constant of the dielectric layer.
  • the capacitance of the capacitive region in the outer layer is larger than that in the inner layer.
  • the thickness of the dielectric layer sandwiched between the second conductor layer 51 and the third conductor layer 42 is set to the first conductor layer 41 and the second conductor layer 51.
  • the thickness is larger than the thickness of the dielectric layer sandwiched between.
  • the third conductor layer 42 and the fourth conductor The thickness of the dielectric layer sandwiched between the layer 52 and the fourth conductor layer 52 and the thickness of the fifth conductor layer
  • the thickness is larger than the thickness of the dielectric layer sandwiched between 43 and 43.
  • the capacitance of the capacitive region of the outer layer is larger than that of the inner layer.
  • the magnetic field energy penetrating into the inner layer of the capacitive region can be reduced, and Qc can be improved.
  • the capacitive region of the outermost layer is divided into the capacitive region of the other layers, but the closer to the outer layer than the center, the more.
  • the thickness and dielectric constant of each dielectric layer and the facing area of the conductor layer of each layer may be determined so that the capacitance of the capacitive region gradually increases.
  • a configuration of a duplexer and a communication device will be described as a seventh embodiment.
  • FIG. 12 is a block diagram of the duplexer.
  • the transmission filter and the reception filter each have the configuration shown in FIG.
  • the pass band of the transmission filter T X F IL and the reception filter R X F IL is designed according to each band.
  • the transmission filter TXFIL allows a signal in the transmission frequency band among the signals input from the transmission signal input terminal TXTX to pass to the antenna terminal AntT.
  • the reception filter RXFIL allows the signal in the reception frequency band among the signals input from the antenna terminal Ant ⁇ to pass to the reception signal output terminal RXTX. .
  • Antenna terminal as common transmission / reception terminal Transmission filter to Ant T ⁇ Connection of XFIL and reception filter RXFIL prevents transmission signal from sneaking into reception filter RXFIL, and reception signal from transmission filter ⁇ XFIL Phase adjustment as follows.
  • FIG. 12 is a block diagram showing the configuration of the communication device.
  • the duplexer DUP having the configuration shown in ( ⁇ ) is used.
  • a transmitting circuit ⁇ ⁇ —CIR and a receiving circuit R x—CIR are configured.
  • the transmitting circuit Tx—CIR is connected to the transmitting signal input terminal of the duplexer DUP
  • the receiving circuit RX—CIR is connected to the receiving signal output terminal of the duplexer DUP
  • the antenna ANT is connected to the antenna terminal.

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

共振周波数が比較的低い場合でも全体に容易に小型化できるようにした共振器、フィルタおよび通信装置を提供する。誘電体層3によって一部が互いに絶縁された状態で導体層4,5を積層し、その積層方向に何れの導体層も形成されていない導体開口部を誘導性領域IAa,IAbとして作用させ、誘電体層3を介して互いに対向する導体層4,5の部分を容量性領域CAとして作用させ、これらによりステップインピーダンス構造のスロット共振器として機能させる。この構造により誘導性領域と容量性領域のインピーダンスステップ比を大きくして共振器を小型化する。また、容量性領域への磁界エネルギーの侵入を抑制して共振器の導体損失を低減し、小型でありながらQoの高い共振器を得る。

Description

明 細 書 共振器、 フィルタおよび通信装置 技術分野
この発明は、 例えばマイクロ波帯やミリ波帯における無線通信や電磁波 の送受信に利用される共振器、 フィルタおよび通信装置に関するものであ る。 背景技術
従来、 スロ ッ トラインを用いた共振器において、 その小型化のためにス 口ットラインをステップインピーダンス構造にする設計手法が知られてい る (例えば、 Bharathi Bhat, Shiban K. Koul, "ANALYSIS, DESIGN AND APPLICATIONS OF FIN LINES " , pp.316-317. 発行所 ARTECH HOUSE, INC 発行国 U.S.A. 発行年 1987や、 小西良弘, "マイクロ波回路の基礎と応 用" , 総合電子出版社, p.169.発行年 1990 (第 1版) 参照) 。 これは、 ス 口ットラインの両端付近の幅を広く し中央を細くして、 スロッ トラインの 両端付近のィンピーダンスを誘導性、 中央部のィンピーダンスを容量性と し、 スロットラインに沿った方向でインピーダンスをステップ状に変化さ せることによって、 同じ共振周波数を得るのに要するスロットラインの長 さを短縮化するものである。
ここで、 この従来のステップインピーダンス化したスロット共振器の典 型的な例を図 1 3に示す。 図 1 3の (B) はスロッ ト共振器を構成した基 板の上面図、 (A) は (B) における A— A部分の断面図である。 誘電体 基板 1の表面には導体開口部 AP a, AP b, AP cを有する導体膜 1 0 を形成している。 導体開口部 AP a, AP b, AP cは、 それら全体によ つて 1つのダンベル型の導体開口部を形成していて、 両端の導体開口部 A P a , A P bの幅 (この例では円形であるので直径ということもでき る。 ) が相対的に大きく、 それに対して中央の導体開口部 A P cの幅は狭 い。 そのため、 両端部が誘導性、 中央部が容量性をもつ。
図 1 3 (A) の破線はこのスロット共振器の磁力線を概略的に表してい る。 この磁力線によって、 この共振器の磁界分布を示している。 このよう にステップインピーダンス構造のスロット共振器は、 両端部の誘導性領域 の一方で磁界べクトルが上向きとなるとき、 他方で磁界べク トルが下向き となって、 全体で磁気双極子のように振る舞う。 共振動作により生じる磁 界エネルギーの多くは導体開口部 A p a , A P bによる誘導性領域に集中 し、 電界エネルギーの多くは導体開口部 A P cによる容量性領域に分布す る。 このように磁界エネルギーと電界エネルギーの蓄積領域を分離するこ とによって集中定数回路として作用し、 スロット共振器の小型化が可能と なる。
前記スロット共振器のサイズは共振周波数に反比例するので、 共振周波 数が比較的低い場合に共振器を小型化するうえで上述のステップインピー ダンス化は有効である。 また、 容量性領域と誘導性領域のインピーダンス のステップ比が大きいほど小型化のために有効である。
そこで、 図 1 3に示した例では、 導体開口部 A P cの線路幅を狭くする とともにその線路長を短縮化すればよいが、 導体膜のパターン形成精度の 制限があるので、 極端にその線路幅を細くすることはできない。 また線路 幅の寸法ばらつきによる容量性領域の容量値の変化は線路幅が細くなるほ ど顕著に現れるので、 容量性領域の導体開口部 A P cの線路幅を細くする 程、 所定の共振周波数を高精度に得ることが困難となる。
この発明の目的は、 上述の問題を解消して、 共振周波数が比較的低い場 合でも全体に容易に小型化できるようにした共振器、 フィルタおよび通信 装置を提供することにある。 発明の開示
この発明は、 誘電体層と導体層とを備えた共振器であって、 誘電体層に よって一部が互いに絶縁された複数の導体層を備え、 誘電体層と導体層の 積層方向にいずれの導体層も形成されていない少なくとも 2つの導体開口 部をそれぞれ誘導性領域として構成し、 導体層が誘電体層を介して積層方 向に重なる部分であり且つ前記誘導性領域同士を接続する部分を容量性領 域として構成したことを特徴としている。
このように複数の導体層を誘電体層を介して積層し、 その導体層によつ て導体開口部を形成するとともに、 誘電体層を介して導体層が積層方向に 重なる部分で容量性領域を構成することによって、 限られた面積内に所定 容量を生じさせて、 小型で且つ共振周波数の精度の高い共振器を得る。 また、 この発明は、 上記誘電体層と導体層の積層体に誘導性領域と容量 性領域とをそれぞれ複数個設けるとともに、 誘導性領域同士を容量性領域 で接続した組を複数組設けたことを特徴としている。 この構造により、 上 記積層体である単一の基板に複数の共振器を構成するとともに、 それらを 結合させて複数段の共振器から成る共振器装置を構成する。
また、 この発明は、 上記構成の共振器と、 それに結合する信号入出力手 段とを備えてフィルタを構成する。 この構造により、 小型のフィルタを得 る。
また、 この発明は、 上記共振器またはフィルタを備えて通信装置を構成 する。 これにより、 上記共振器またはフィルタを設けた高周波回路部での 小型化を図り、 小型の通信装置を得る。 図面の簡単な説明
図 1は第 1の実施形態に係る共振器の構成を示す図である。 図 2は第 2 の実施形態に係る共振器の構成を示す図である。 図 3は第 3の実施形態に 係る共振器の構成を示す図である。 図 4は第 4の実施形態に係る共振器の 構成を示す図である。 図 5は同共振器の各部の寸法をパラメータとして共 振周波数と導体 Qの変化をシミュレーションした結果を示す図である。 図 6は同共振器の各部の寸法をパラメータとして共振周波数と導体 Qの変化 をシミュレーションした結果を示す図である。 図 7は第 5の実施形態に係 るフィルタの構成を示す図である。 図 8は第 6の実施形態に係る共振器の 主要部の構成を示す図である。 図 9は複数の導体線路の積層部分における 磁界分布の例を示す断面図である。 図 1 0は複数の容量性領域の積層方向 の外側に配置される容量性領域の容量に対する内側に配置される容量性領 域の容量の比と導体 Qとの関係を示す図である。 図 1 1は容量性領域の他 の構成例を示す断面図である。 図 1 2は第 7の実施形態に係るデュプレク サおよび通信装置の構成を示すブロック図である。 図 1 3は従来の共振器 の構成を示す図である。 発明を実施するための最良の形態
以下、 この発明に係る共振器、 フィルタ、 デュプレクサおよび通信装置 の例を各図を参照して説明する。
第 1の実施形態に係る共振器について図 1を参照して説明する。
図 1の (B ) は共振器の上面図、 (A) は (B ) における A— A部分の 断面図である。 また (C ) は上面の導体層のパターン、 (D ) は下層に設 けた導体層のパターンをそれぞれ示している。
矩形板形状の誘電体基板 1の上面には (D ) に示すようなパターンの導 体層 4を形成している。 この導体層 4を形成した誘電体基板 1の上面には 全面に誘電体層 3を設け、 更にその表面に (C ) に示すようなパターンの 導体層 5を形成している。 このようにして導体層 4, 5が誘電体層 3を介 して厚み方向に積層された構造を成す。 導体層 4, 5が誘電体層 3を介し て積層された状態で、 (B ) に示すように導体層 4, 5および誘電体層 3 の積層方向に何れの導体層も形成されていない導体開口部が構成される。 この例では導体層 4のパターンによって形成される導体開口部 A P dの 半円形状部分 S Cと、 導体層 5のパターンによって形成される導体開口部 A P uの半円形状部分 S Cとの合成によって、 積層方向に何れの導体層も 存在しない円形の導体開口部が生じる。 この円形の導体開口部が誘導性領 域 I A a, I A bを構成している。
また導体層 4, 5の積層によって、 誘電体層 3を介して互いに対向する 部分で矩形状の容量性領域 C Aを構成している。 この誘電体層 3の厚み方 向の間隙は、 円形の導体開口部の直径の l Z l 0以下としている。
このような構造により、 2つの誘導性領域 I A a , I A bと、 その間を 繋ぐ容量性領域 C Aとでステップインピーダンス構造のスロット共振器と して作用する。 この例では、 容量性領域 C Aの間隙と導体開口部の直径と の比が 1 : 1 0以上であるため、 共振動作により生じる磁界エネルギーの 約 9 0。/。以上が誘導性領域 I A a, I A bに分布し、 電界エネルギーの約 9 0 %以上が容量性領域 C Aに分布する。
図 1の (A) における破線は概略的に表した磁力線であり、 この形状に よって磁界分布を示している。 このように両端部の誘導性領域の一方で磁 界べク トルが上向きとなるとき他方で磁界べクトルが下向きとなって、 略 1 8 0 ° の点対称で磁界が分布する。 電界べクトルは容量性領域 C Aの導 体層で挟まれた誘電体層で向きを揃えて分布する。
容量性領域 C Aで集中定数的な強い容量が得られる場合、 誘導性領域 I A a , I A bの周囲には振幅変化の小さな電流が分布して、 容量性領域の 縁端効果が緩和される。 すなわち、 図 1の (A) に示したように、 磁界べ クトルは容量性領域 C A取り巻いて分布するが、 誘導性領域 I A a, I A bを構成する導体開口部の縁に節腹のない電流が流れるので、 この電流の 影響によって、 容量性領域 C Aを取り巻く磁界の取り卷き方が広がり、 そ の曲率が緩やかになるので縁端効果が緩和される。 (縁端効果は磁界の急 峻な曲がりによって生じる。 ) そのため、 導体損失が抑えられ、 Q oの高 い共振器が得られる。
図 1 3に示した従来のダンベル型のスロット共振器とは異なり、 誘電体 層 3を厚み方向に挟んで対向する 2つの導体層 4, 5の対向部分で容量性 領域 C Aを構成しているので、 限られた面積内に所定の容量を構成でき、 全体に小型化が可能となる。 また、 容量性領域 C Aを積層方向から見たと き開放されておらず、 誘電体層 3を介して厚み方向に導体層 4, 5の.所定 部分が対向しているので、 全共振空間に対する容量性領域 C Aの体積比が 小さくでき、 その分、 磁界エネルギーの侵入が低減できる。 すなわち、 磁 界エネルギー-体積 X磁界エネルギー密度、 の関係が成り立つので、 容量 性領域の体積が小さい程、 磁界エネルギー量は小さくなる。 容量性領域に 磁界エネルギーが存在すると、 それを保持するための実電流が流れて導体 損失を招くことになるので、 容量性領域に存在する磁界エネルギーが小さ くなるほど導体損失を低減することができる。 従って小型で且つ無負荷 Q ( Q o ) の高い共振器が得られる。
なお、 図 1に示した例では誘電体基板 1の四側面および底面に遮蔽電極 7を設けるとともに、 導体層 4, 5の周辺部分で遮蔽電極 7に導通させて いる。 そのため、 上述の共振空間の下半分は遮蔽電極 7によって遮蔽され る。 図 1の (A ) に示した状態からその上部を導電性のキャップで覆うこ とによって共振空間の上半分も遮蔽し、 上記導電性キヤップと遮蔽電極 7 とによつて共振空間の全体を遮蔽するような構造をとってもよい。
また、 遮蔽電極 7は上述の共振器動作には直接影響を与えないので、 必 須ではなく、 必要に応じて誘電体基板 1に遮蔽電極 7を形成しない構造を 採ってもよい。
図 2は第 2の実施形態に係る共振器の構成を示す図である。 ここで ( C ) は共振器の上面図、 (A) は (C ) における A— A部分の断面図、 ( B ) は (C ) における B— B部分の断面図である。 また (D ) は上層の 導電体層 5のパターン、 (E ) は下層の導電体層 4のパターンをそれぞれ 示している。 図 1に示した共振器と異なり、 この図 2の共振器では、 導体 層 4, 5の一部を誘電体基板 1の上面で層間短絡部 Sで導通させている。 誘電体層 3は層間短絡部 S部分には設けていない。 このような構造により、 遮蔽電極 7のみによって導体層 4, 5を層間短絡させる場合に比べ、 層間 短絡部 Sによって導体開口部の近傍でより確実に層間短絡させることがで さる。
図 3は第 3の実施形態に係る共振器の構成を示す図である。 (C) は共 振器の上面図、 (A) は (C) における A— A部分の断面図、 (B) は (C) における B— B部分の断面図である。 また (D) は上層の導電体層 5のパターン、 (E) は下層の導電体層 5のパターンをそれぞれ示してい る。
このように、 誘電体基板 1の上面の所定箇所には導体層 6を形成してい る。 その上面には誘電体層 3を介して (D) に示すようなパターンの導体 層 5を形成している。 導体層 5の導体開口部は、 両端を略円形の導体開口 部 AP a , AP bとし、 その間を所定幅のスロッ ト状導体開口部 AP cで 繋いだダンベル型を成している。 上記導体層 6はこのスロット状導体開口 部 AP c付近で且つ誘導性領域となる両端の導体開口部 A P a , AP bに は対向しない位置に形成している。 導体層 5と 6との間は誘電体層 3を介 して対向し、 (B) に示すようにその間に容量が生じる。 この場合、 等価 回路的に 2つの容量が直列に接続された関係となる。 そのため、 スロッ ト 状の開口部 A P cの間隙を極端に狭くすることなく必要な容量を確保でき る。 その結果、 第 1 '第 2の実施形態の場合と同様に小型且つ Q oの高い 共振器が得られる。 また、 導体層 5と 6を交互に複数組積層することによ つてさらに大きな容量を得ることができる。
次に、 第 4に係る実施形態について図 4〜図 6を基に説明する。
図 4の (B) は上部の遮蔽キャップ 14を取り除いた状態での上面図、 (A) は (B) の A— A部分の断面図である。 また (C) , (D) は各層 に形成した導体層のパターンを示している。
(A) に示すように、 多層基板 1 2には複数の導体層と誘電体層を交互 に積層して成る積層部 4 5を設けている。 各層の導体層は (C) , (D) に示したように、 2種類のパターンからなる導体層 4, 5を交互に誘電体 層を介して積層している。 すなわち、 この構造は囱 1に示した導体層 4, 5と誘電体層 3とから成る積層構造を多層化したものに相当する。 各導体 層 4, 5は多層基板 1 2の四側面および底面に形成した遮蔽電極 7に導通 させている。 従って、 誘電体層と導体層との積層方向に何れの導体層も形 成されていない領域が誘導性領域 I A a , I Abとして作用する。 また誘 電体層を介して導体層同士が対向する領域が容量性領域 CAとして作用す る。 このように複数の導体層および誘電体層を積層して容量性領域 C Aを 構成することによつて容量性領域のサイズを縮小化でき、 より小型な共振 器が得られる。
なお、 多層基板 1 2の上部に導電性の遮蔽キャップ 14を取り付けるこ とによって、 上部空間 Sを有する遮蔽構造の共振器を構成している。 . 上記多層基板 1 2は、 誘電体セラミックグリ一ンシートに対する導電性 ペーストの印刷によるパターン形成およびそのシ一トの積層 ·プレス '焼 成といった一連の積層多層基板の製造方法によって製造できる。 また、 基 板上に誘電体層と導体層を順に印刷し、 焼成することによって製造する方 法を採ることもできる。
図 5およぴ図 6は図 4に示した共振器において、 各部の寸法パラメータ を変化させた時の、 共振周波数と導体 Qのシミュレーション結果を示して いる。 容量性領域 C Aの幅を W、 導体層の重なる部分の奥行き寸法を G、 誘導性領域 I A a , I Abとなる導体開口部の直径 (開口径) を Dで表す c また多層基板 1 2の横幅を L、 縦幅を Mで表す。 ここで、 L= 2. 4mm, M= 1. 2mmとする。 また多層基板 1 2の厚み寸法を 0. 5mm、 遮蔽 キャップ 14による上部空間 Sの厚みを 0. 5mraとする。 図 5は、 容量性領域 C Aの幅 Wを 0. 4mmに固定し、 D= 0. 3, 0. 4, 0. 6 mmの 3つの条件について、 Gを変化させた場合について示し ている。 (A) は横軸に G、 縦軸に共振周波数をとつている。 (B) は横 軸に共振器周波数、 縦軸に導体 Qをとつている。 この導体 Qによって導体 損失の大きさを表している。
図 5の (A) に示すように、 容量性領域の奥行き寸法 Gの増大に伴い容 量が増大するため、 共振周波数はそれに反比例して低下する。 また、 開口 径 Dが大きいほど共振周波数は低くなる。 これは開口径 Dが大きいほど、 その導体開口部を通過する磁束が大きくなって誘導量が増大するためであ る。
また、 図 5の (B) に示すように、 開口径 Dが大きくなるほど、 同じ共 振周波数での導体 Qが高くなる。
図 6は、 導体開口部の直径 Dを 0. 6 mmに固定し、 容量性領域の幅 W を 0. 4 , 0. 5, 0. 6mmとした場合について、 容量性領域の奥行き 寸法 Gを変化させた場合について示している。 図 5の場合と同様に、 (A) は横軸に G、 縦軸に共振周波数をとり、 (B) は横軸に共振器周波 数、 縦軸に導体 Qをとつている。
図 6の (A) に示すように、 容量性領域の奥行き寸法 Gの増大に伴って 容量が増大するので、 共振周波数はそれに反比例して低下する。 容量性領 域の幅 Wに対する共振周波数の依存性は小さく見える。 これは、 容量性領 域の幅 Wの減少による容量値の減少と誘導量の増大がうまくバランスして いるためと考えられる。
また、 図 6の (B) に示すように、 容量性領域の幅 Wに対する導体 Qの 依存性は顕著ではない。 この結果から、 容量性領域の幅 Wを小さくしても 導体損失を増すことはなく共振器を小型化できることがわかる。
次に、 第 5の実施形態としてフィルタの構成例を図 7を基に説明する。 図 7において、 (D) はフィルタの上面図、 (A) は (D) における A — A部分の断面図である。 (E) はフィルタの正面図であり、 (B) は (E) における B— B部分の断面図である。 また (C) は上部の遮蔽キヤ ップ 1 4を取り外した状態での上面図 ( (E) における C一 C部分の平面 図) である。 多層基板 1 2には、 図 4に示した多層基板 1 2の構造と同様 に、 2種類のパターンからなる複数の導体層を誘電体層を介して交互に積 層している。 これにより、 3つの誘導性領域 I A a , I A b , I A cおよ びそれらの間を繋ぐ 2つの容量性領域 CA a, CAbを設けている。
また、 '(A) (B) に示すように、 多層基板 1 2の上記 2つの導体層パ ターンの積層部分から離れた位置に入出力結合用電極 8 a , 8 bを形成し ている。 これらの入出力結合用電極 8 a, 8 bの一方の端部は多層基板 1 2の側面に形成した遮蔽電極 7に導通させていて、 他端は入出力端子 9 a , 9 bに導通させている。 この構造により、 入出力結合用電極 8 a, 8 bと 遮蔽電極 7とによって結合ループを構成している。
2つの誘導性領域 I A a , I A bと 1つの容量性領域 C A aとの組によ つて 1つの (1段の) 共振器として作用し、 2つの誘導性領域 I A b , I A cと 1つの容量性領域 CA bとの組によってもう 1つの (2段目の) 共 振器として作用する。 この 2つの共振器の磁界分布は (A) の破線で示す ようになり、 入出力結合用電極 8 a , 8 bはそれぞれの共振器と磁界結合 する。 従って、 このフィルタは 2段の共振器による帯域通過特性を示すフ ィルタとして作用する。
図 7に示した例では 2段の共振器を構成したが、 同様にして 3段以上の 共振器を単一の基板上に構成してもよい。 その際、 2つの誘導性領域とそ の間の容量性領域とによって 1つの共振器として作用するので、 隣接する 共振器を構成する 2つの誘導性領域のうち、 1つずつ兼用することによつ て、 共振器が順に結合した構造をとることができる。
次に、 第 6の実施形態に係る共振器について図 8〜図 1 1を基に説明す る。 第 1〜第 5の実施形態では、 共振器の容量性領域の容量を各層でどのよ うに定めるかについて具体的に示していないが、 この第 6の実施形態では 、 各層の容量性領域の容量の大きさを厚み方向で不均等にする。
この第 6の実施形態に係る共振器全体の構成は図 7に示したものと同様 である。 多層基板の各誘電体層に形成する導体層のパターンは図 7の場合 とは異なる。
図 8はその多層基板の各誘電体層に形成する導体層のパターンを示す図 である。 (A) は第 1層 (最上層) 、 (B) は第 2層、 (C) は第 3層、 (D) は第 4層、 (E) は第 5層 (最下層) の導体層のパターンをそれぞ れ示している。 ここで、 41, 5 1, 42, 52, 43は何れも導体層で ある。
図 9の (A) は図 8の (A) に示した A— A部分での多層基板の断面図 である。 同様に、 図 9の (B) は図 8の (B) 部分での断面図である。 図 9の (C) , (D) は後述するように (A) , (B) の比較例である。 図 9において破線 Hは、 容量性領域 C A aを取り卷く磁界の分布を示し ている。
ここで、 図 9の (B) に示すように、 第 1層 (最上層) である導体層 4 1と第 2層の導体層 5 1との互いに重なる部分の面積を S o、 第 2層の導 体層 5 1と第 3層の導体層 42との互いに重なる部分の面積を S i、 第 3 層の導体層 42と第 4層の導体層 52との互いに重なる部分の面積を S i 、 第 4層の導体層 5 2と第 5層の導体層 43との互いに重なる部分の面積 を S oで表す。
(B) の例では、 S o > S iの関係としている。 すなわち、 積層方向 の外側に配置される容量性領域の容量 C A oを、 内側に配置される容量性 領域の容量 CA iより大きくしている。 (D) の例では、 S o = S iの関 係としている。 すなわち、 各層の容量性領域の容量 CAo, CA iを等し くしている。 ' 図 1 0は複数の容量性領域の積層方向の外側に配置される容量性領域の 容量 CAoに対する内側に配置される容量性領域の容量 CA iの比と、 導 体 Qとの関係を示す図である。 CAo/CA i = l、 すなわち CAo = C A iのとき、 導体 Qは約 290であるが、 CAoZCA i =4のとき、 導 体 Qは約 3 30にまで向上する。 このように、 CAo/CA iの比が大き くなる程、 導体 Q (Q c) が向上する。
次に、 上記 Q c向上の作用効果について図 9を用いて説明する。
すでに各実施形態で示したように、 誘電体層の積層方向にいずれも導体 層が形成されていない導体開口部は誘導性領域として作用し、 導体層が誘 電体層を介して積層方向に重なり且つ誘導性領域同士を接続する部分は容 量性領域として作用する。 このように誘導性領域と容量性領域とによって 構成した共振器においては、 容量性領域の容量が大きいほど誘導性領域に 生じる磁界の強度が大きくなる。
図 9の (A) (B) のように、 厚み方向の外側 (外層) の容量性領域の 容量が厚み方向の内側 (内層) の容量性領域の容量より大きい場合、 5層 の導体層 41, 5 1 , 42, 5 2, 43のうち内層に比べて外層に流れる 電流が大きくなるので、 内層の電流に起因して生じる磁束より外層の電流 に起因して生じる磁束が大きくなる。 一方、 (C) (D) のように、 各層 の容量性領域の容量が等しい場合、 5層の導体層 41 , 5 1, 42, 5 2 , 43には略等しい電流が流れるので、 内層と外層の電流に起因して生じ る磁束は略等しくなる。 したがって、 容量性領域 C A aを取り囲む磁界の 分布は、 図 9の (C) に比べて (A) の場合の方が厚み方向に広がること になる。 (C) の場合、 局所的に周回する磁界は内層の容量性領域に侵入 することになるので、 その容量性領域で導体損失が生じる。
ここで、 共振器の無負荷 Q (Q o) 、 導体 Q (Qc) 、 誘電体 Q (Q d ) の関係は次の (1) 式で表される。 — 1 =—1 +—1 ·'·( /,1、)
Qd また、 このうち Q cは次の (2 ) 式で表すことができる,
\ W \ W \
, -~\ ノ
( 2 ) 式において、 Q c 1は積層されている導体線路のうち最外層 (最 上層と最下層) の導体線路による導体 Qであり、 Q c 2はそれ以外の内層 の導体線路による導体 Qである。 Wm 1は最外層に蓄積される磁界エネル ギー、 Wm 2は内層に蓄積される磁界エネルギーである。 ここで、 Q c 2 は Q c 1より 2桁程度も小さな値であるため、 Q c 1に比べて Q c 2によ る影響を小さくすれば Q cを向上させることができる。 そのため Wm 2を 小さくすればよい。 この内層に蓄積される磁界エネルギー Wm 2を小さく するために、 最外層の導体線路 2 1, 2 5に流れる電流を内層の導体線路 に流れる電流に対して相対的に大きくする。 そしてそのためには、 最外層 の容量性領域の容量を内層の容量性領域の容量より相対的に大きくなるよ うにすればよい。
図 1 1はそのための他の 2つの構成例を示している。 図 9の ( B ) では 導体層の対向面積の設定によって厚み方向の容量分布を定めたが、 図 1 1 の (A ) の例では、 第 1の導体層 4 1と第 2の導体層 5 1とで挟まれる誘 電体層の誘電率を、 第 3の導体層 4 2と第 4の導体層 5 2とで挟まれる誘 電体層の誘電率より大きくしている。 同様に第 5の導体層 4 3と第 4の導 体層 5 2とで挟まれる誘電体層の誘電率を、 第 4の導体層 5 2と第 3の導 体層 4 2とで挟まれる誘電体層の誘電率より大きくしている。 このことに より、 内層に比べて外層の容量性領域の容量を大きく している。
1 1の (B ) の例では、 第 2の導体層 5 1と第 3の導体層 4 2とで挟ま れる誘電体層の厚みを第 1の導体層 4 1と第 2の導体層 5 1とで挟まれる 誘電体層の厚みより厚く している。 同様に第 3の導体層 4 2と第 4の導体 層 5 2とで挟まれる誘電体層の厚みを、 第 4の導体層 5 2と第 5の導体層
4 3とで挟まれる誘電体層の厚みより大きくしている。
このことにより、 内層に比べて外層の容量性領域の容量を大きくしている 'このようにして、 容量性領域の内層に侵入する磁界エネルギーを低減し て、 Q cを向上させることができる。
なお、 上述した例では、 各層の容量性領域の容量を定めるために、 最外 層の容量性領域とその他の層の容量性領域とに区分して极つたが、 中央部 より外層に近くなるほど容量性領域の容量が次第に大きくなるように、 各 誘電体層の厚みや誘電率を定めたり、 各層の導体層の対向面積を定めたり してもよレ、。
次に、 第 7の実施形態としてデュプレクサと通信装置の構成を示す。
図 1 2の (A ) はデュプレクサのブロック図である。 ここで、 送信フィ ルタと受信フィルタは、 それぞれ図 7に示した構成からなる。 送信フィル タ T X F I Lと受信フィルタ R X F I Lの通過帯域は、 それぞれの帯域に 合わせて設計する。 送信フィルタ T X F I Lは送信信号入力端子 T X Tか ら入力した信号のうち送信周波数帯域の信号をアンテナ端子 A n t Tへ通 過させる。 また、 受信フィルタ R X F I Lはアンテナ端子 A n t Τから入 力した信号のうち受信周波数帯域の信号を受信信号出力端子 R X Tへ通過 させる。 .
送受共用端子としてのアンテナ端子 A n t Tへの送信フィルタ Τ X F I Lと受信フィルタ R X F I Lの接続は、 送信信号の受信フィルタ R X F I Lへの回り込み、 およぴ受信信号の送信フィルタ Τ X F I Lへの回り込み を防止するように位相調整する。
図 1 2の (Β ) は、 通信装置の構成を示すプロック図である。 ここで、 デュプレクサ D U Pとしては (Α) に示した構成のものを用いる。 回路基 板上には、 送信回路 Τ χ— C I Rと受信回路 R x— C I Rを構成していて、 デュプレクサ DUPの送信信号入力端子に送信回路 Tx— C I Rが接続さ れ、 デュプレクサ DUPの受信信号出力端子に受信回路 R X— C I Rが接 続され、 且つアンテナ端子にアンテナ ANTが接続されるように、 上記回 路基板上にデュプレクサ DUPを実装する。

Claims

請 求 の 範 囲
( 1 ) 誘電体層と導体層とを備えた共振器であって、
誘電体層によって一部が互いに絶縁された複数の導体層を備え、 前記誘 電体層と前記導体層の積層方向にいずれの導体層も形成されていない少な くとも 2つの導体開口部をそれぞれ誘導性領域として構成し、 前記導体層 が前記誘電体層を介して積層方向に重なる部分であり且つ前記誘導性領域 同士を接続する部分を容量性領域として構成してなる共振器。
( 2 ) 前記誘電体層と前記導体層の積層体に前記誘導性領域と前記容量性 領域とをそれぞれ複数個設けるとともに、 誘導性領域同士を容量性領域で 接続した組を複数組設けた請求項 1に記載の共振器。
( 3 ) 複数の前記容量性領域を前記積層方向に近接配置していて、 前記積 層方向の最も外側に配置される容量性領域の容量を、 積層方向の内側に配 置される容量性領域の容量よりも大きくしたことを特徴とする請求項 1ま たは 2に記載の共振器。
( 4 ) 複数の前記容量性領域の容量を、 前記積層方向の内側より外側であ るほど大きく したことを特徴とする請求項 3に記載の共振器。
( 5 ) 請求項 1〜4のいずれかに記載の共振器と、 該共振器に結合する信 号入出力手段とを備えたフィルタ。
( 6 ) 請求項 1〜4のいずれかに記載の共振器または請求項 5に記載のフ ィルタを備えた通信装置。
PCT/JP2004/003062 2003-06-18 2004-03-10 共振器、フィルタおよび通信装置 Ceased WO2004114455A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005507179A JP4186986B2 (ja) 2003-06-18 2004-03-10 共振器、フィルタおよび通信装置
US10/558,158 US7538638B2 (en) 2003-06-18 2004-03-10 Resonator, filter, and communication unit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-173745 2003-06-18
JP2003173745 2003-06-18

Publications (1)

Publication Number Publication Date
WO2004114455A1 true WO2004114455A1 (ja) 2004-12-29

Family

ID=33534732

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/003062 Ceased WO2004114455A1 (ja) 2003-06-18 2004-03-10 共振器、フィルタおよび通信装置

Country Status (3)

Country Link
US (1) US7538638B2 (ja)
JP (1) JP4186986B2 (ja)
WO (1) WO2004114455A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908663B (zh) * 2009-06-04 2012-12-19 启碁科技股份有限公司 自匹配的带通滤波器及其相关降频器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246821A (ja) * 1996-03-12 1997-09-19 Murata Mfg Co Ltd 誘電体共振器および帯域通過フィルタ
JPH11312903A (ja) * 1997-10-28 1999-11-09 Murata Mfg Co Ltd 誘電体フィルタ、誘電体デュプレクサ、通信機装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0373421U (ja) * 1989-07-20 1991-07-24
US5479141A (en) * 1993-03-25 1995-12-26 Matsushita Electric Industrial Co., Ltd. Laminated dielectric resonator and dielectric filter
JPH08330808A (ja) * 1995-05-29 1996-12-13 Ngk Spark Plug Co Ltd 誘電体フィルタ
CN1182624C (zh) * 1996-12-12 2004-12-29 株式会社村田制作所 介质谐振器、介质滤波器、介质双工器以及振荡器
KR100343778B1 (ko) * 1999-12-20 2002-07-20 한국전자통신연구원 전자파 차폐용 차폐물을 갖는 고주파 필터
JP2002246806A (ja) * 2001-02-15 2002-08-30 Murata Mfg Co Ltd 誘電体フィルタ、誘電体デュプレクサ、および通信装置
JP3786044B2 (ja) * 2002-04-17 2006-06-14 株式会社村田製作所 誘電体共振器装置、高周波フィルタおよび高周波発振器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246821A (ja) * 1996-03-12 1997-09-19 Murata Mfg Co Ltd 誘電体共振器および帯域通過フィルタ
JPH11312903A (ja) * 1997-10-28 1999-11-09 Murata Mfg Co Ltd 誘電体フィルタ、誘電体デュプレクサ、通信機装置

Also Published As

Publication number Publication date
US7538638B2 (en) 2009-05-26
JP4186986B2 (ja) 2008-11-26
US20070013465A1 (en) 2007-01-18
JPWO2004114455A1 (ja) 2006-07-27

Similar Documents

Publication Publication Date Title
JP4579198B2 (ja) 多層帯域通過フィルタ
US7126444B2 (en) Multi-layer band-pass filter
US6304156B1 (en) Laminated dielectric antenna duplexer and a dielectric filter
US11862835B2 (en) Dielectric filter with multilayer resonator
US6414567B2 (en) Duplexer having laminated structure
JP2011507312A (ja) 垂直共振器を有する積層rfデバイス
WO2012033137A1 (ja) 積層型バンドパスフィルタ
JP2019012977A (ja) 積層型電子部品
CN1906800B (zh) 定向耦合器
CN115051668A (zh) 带通滤波器
JP4303693B2 (ja) 積層型電子部品
JP3901130B2 (ja) 共振器、フィルタおよび通信装置
JP2014107653A (ja) コモンモードノイズフィルタ
JP4926031B2 (ja) フィルタ装置
JP2011050045A (ja) フィルタ装置
JP4693587B2 (ja) バンドパスフィルタ
WO2004114455A1 (ja) 共振器、フィルタおよび通信装置
JP3464820B2 (ja) 誘電体積層共振器および誘電体フィルタ
TW202123527A (zh) 介電質導波管共振器及介電質導波管濾波器
US12388408B2 (en) Filter and multiplexer
JP2026040975A (ja) フィルタ装置
JP2010239461A (ja) デュアルモード・バンドパスフィルタ
JP2011101105A (ja) 積層型バンドパスフィルタ
JP2008035565A (ja) 積層型誘電体フィルタ
JPH08181506A (ja) 誘電体フィルター

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005507179

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2007013465

Country of ref document: US

Ref document number: 10558158

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10558158

Country of ref document: US