WO2004107438A1 - サブマウントおよびそれを用いた半導体装置 - Google Patents

サブマウントおよびそれを用いた半導体装置 Download PDF

Info

Publication number
WO2004107438A1
WO2004107438A1 PCT/JP2004/005955 JP2004005955W WO2004107438A1 WO 2004107438 A1 WO2004107438 A1 WO 2004107438A1 JP 2004005955 W JP2004005955 W JP 2004005955W WO 2004107438 A1 WO2004107438 A1 WO 2004107438A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
submount
surface roughness
composite metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2004/005955
Other languages
English (en)
French (fr)
Inventor
Teruo Amoh
Takashi Ishii
Kenjiro Higaki
Yasushi Tsuzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of WO2004107438A1 publication Critical patent/WO2004107438A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/6875Shapes or dispositions thereof being on a metallic substrate, e.g. insulated metal substrates [IMS]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/20Arrangements for cooling
    • H10W40/25Arrangements for cooling characterised by their materials
    • H10W40/255Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates

Definitions

  • the present invention generally relates to a submount and a semiconductor device using the same, and more specifically, to a submount for mounting a semiconductor element and a semiconductor device using the same.
  • a substrate in which a circuit pattern is drawn on an insulating substrate made of aluminum nitride (A1N), silicon carbide (SiC), or the like is often used.
  • Al nitride A1N
  • SiC silicon carbide
  • the thermal expansion coefficient linear expansion coefficient
  • the coefficient of thermal expansion of aluminum nitride and silicon carbide is 3-5 x 10 " 6 (/ K), while the coefficient of thermal expansion of gallium nitride and gallium arsenide are both larger. For this reason, when the semiconductor element generates heat, thermal stress is generated between the semiconductor element and the insulating substrate, and there is a problem that the characteristics of the quasi-semiconductor element are not sufficiently exhibited.
  • conductive substrates made of copper-tungsten (CuW) alloy or composite (hereinafter abbreviated as alloy), copper-molybdenum (CuMo) alloy or composite (hereinafter abbreviated as alloy), etc. Has been devised to be used as a submount substrate for mounting a semi-element device. Since the thermal expansion coefficients of copper-tungsten alloys and copper-molybdenum alloys are closer to those of gallium nitride and gallium arsenide, the above-mentioned problems can be solved by using conductive substrates made of these alloys. it can.
  • the insulating film is provided on the conductive substrate.
  • the portion is conductive, and thus insulation between circuit patterns formed on the conductive substrate may not be ensured. This causes a problem that the semiconductor element mounted on the submount substrate is not operated in a desired state.
  • An object of the present invention is to solve the above-mentioned problems, and to provide a submount having an insulating film capable of performing high-precision patterning and realizing excellent insulating properties, and a semiconductor device using the same. To provide. Disclosure of the invention
  • a submount according to the present invention has a main surface and a conductive submount substrate composed of a composite of two or more metals or a composite of one or more metals and one or more ceramics.
  • An insulating film formed on the main surface of the submount substrate. -The surface roughness of the insulating film, Ra and Rz, satisfies the following relationship: a 0.201 and 2.0-2.0 nm.
  • the surface roughness Ra is the arithmetic average roughness specified in JISB 0601.
  • the surface roughness Rz is JISB 0601 This is the specified ten-point average roughness.
  • the surface roughness Ra of the insulating film is 0.20 m or more or Rz is 2.0 xm or more, and the unevenness of the insulating film is mainly caused by the unevenness of the main surface of the submount substrate.
  • the surface roughness of the main surface is large, when forming the insulating film on the main surface, pinholes are easily formed in the insulating film due to the unevenness of the main surface.
  • the insulating property of the insulating film may not be sufficiently ensured.
  • the unevenness of the main surface is too large, the thickness of the insulating film may be partially reduced, and the insulating property may not be secured at that portion.
  • the surface roughness Ra of the insulating film is 0.20 m or more or Rz is 2.0 or more, and the unevenness of the insulating film is mainly caused by the film quality of the insulating film, If the particle size of the film is excessively large, the insulating film is porous, or the insulating film has large defects such as dents, the thickness of the insulating film is affected by such film quality. There is a possibility that the film may be partially thinned, and there is a possibility that the insulating property may not be secured at that portion.
  • the surface roughnesses Ra and Rz of the main surface of the submount substrate are defined as R a ⁇ 0.10 111 It is preferable to satisfy the relationship of 0 am.
  • the thickness T of the insulating film is at least 10 times and at most 100 times the surface roughness Ra of the insulating film.
  • the thickness T of the insulating film is not less than twice and not more than 150 times the surface roughness R z of the insulating film. According to the submount configured as described above, the insulating film can be patterned easily and with high accuracy, and the excellent insulating properties of the insulating film can be more reliably realized.
  • the thickness T of the insulating film is set to 100000 times or less of the surface roughness Ra of the insulating film, and the surface roughness Rz of the insulating film is set to By setting the thickness to 150 times or less, it is possible to avoid a situation in which patterning of the insulating film cannot be easily performed because the thickness of the insulating film is too large.
  • the submount substrate includes at least one selected from the group consisting of a copper-tungsten (CuW) alloy, a copper-molybdenum (CuMo) alloy, and A1SiC.
  • the submount substrate formed from these materials has a thermal expansion coefficient closer to that of gallium nitride or gallium arsenide (linear expansion coefficient, the same applies hereinafter). For this reason, when a semiconductor element made of gallium nitride gallium arsenide is mounted on the submount, it is possible to suppress the occurrence of thermal stress between the submount substrate and the semiconductor element. Thereby, the characteristics of the semiconductor element can be sufficiently exhibited.
  • the insulating film silicon (S I_ ⁇ 2) dioxide, tantalum oxide (T a 2 0 5), selected from the group consisting of aluminum oxide (A 1 2 0 3) and aluminum nitride (A 1 N) Including at least one.
  • the submount configured as described above high insulating properties can be realized by the insulating film formed of these materials.
  • patterning can be performed easily and with high precision compared to an insulating film formed from diamond.
  • the submount further includes an adhesive film formed between the submount substrate and the insulating film, the adhesive film being in contact with the insulating film. According to the submount configured as described above, the adhesion between the submount substrate and the insulating film can be improved. Thus, the insulating film can be reliably held on the submount substrate.
  • the adhesion film is made of at least one selected from the group consisting of titanium (T i), chromium (C r), nickel (N i) —chromium (C r) alloy, and tantalum (T a). Including. According to the submount configured as described above, the insulating film can be reliably held on the submount substrate by the adhesion film formed of these materials.
  • FIG. 1 is a sectional view showing a submount according to Embodiment 1 of the present invention.
  • FIG. 2 is a cross-sectional view showing a first step of the method for manufacturing the submount shown in FIG. 1,
  • FIG. 3 is a sectional view showing a second step of the method for manufacturing the submount shown in FIG.
  • FIG. 4 is a sectional view showing a third step of the method of manufacturing the submount shown in FIG.
  • FIG. 5 is a sectional view showing a submount according to the second embodiment of the present invention.
  • FIG. 6 is a sectional view showing a submount according to the third embodiment of the present invention.
  • FIG. 7 is a sectional view showing a semiconductor device according to Embodiment 4 of the present invention.
  • FIG. 8 is a sectional view showing a semiconductor device according to a fifth embodiment of the present invention.
  • FIG. 9 is a sectional view showing a semiconductor device according to the sixth embodiment of the present invention.
  • FIG. 10 is a cross-sectional view showing a method for measuring the withstand voltage of the submount.
  • FIG. 11 is a cross-sectional view showing a method of a dice test for a submount.
  • FIG. 1 is a sectional view showing a submount according to Embodiment 1 of the present invention.
  • submount 50 is formed of composite metal heat sink 1 having main surface 1a, insulating film adhesion layer 3 formed on main surface 1a, and insulating film adhesion layer 3
  • the insulating film 2 having the top surface 2a, the electrode 4m formed on the top surface 2a, the insulating film adhesion layer 3, the insulating film 2 and the electrode 4m are separately formed on the main surface 1a.
  • the formed electrode 4 n The insulating film 2 and the insulating film adhesion layer 3 are formed with substantially the same width.
  • the electrode 4m is formed with a width smaller than the width of the insulating film 2.
  • the electrode 4m and the electrode 4n are electrically insulated by the insulating film 2.
  • the composite metal heat sink 1 is made of a copper-tungsten (CuW) alloy or a copper-molybdenum (CuMo) alloy. 'The composite metal heat sink 1 may be formed of a composite of metal and ceramic such as AlSiC. A metallized layer for solder bonding or protection may be formed on the side surface or bottom surface of the composite metal heat sink 1.
  • the metallized layer is formed of, for example, a single-layer film of nickel (Ni), titanium (Ti), platinum (Pt), or gold (Au), or a multilayer film in which these are laminated.
  • the thermal expansion coefficient (linear expansion coefficient, the same applies hereinafter) of the composite metal heat sink 1 is preferably close to the thermal expansion coefficient of the semiconductor element mounted on the submount 50.
  • the thermal expansion coefficient of the composite metal heat sink plate 1 1 0 X 1 0- 6 ( / K) in which this and preferably less.
  • the thermal expansion coefficient of the composite metal radiator plate 1 is more preferably 5. 0X 10- 6 (/ K) or higher 7. is 0 X 1 0-6 (/ K) or less. In this case, even when the semiconductor element generates heat, generation of thermal stress between the composite metal heat sink 1 and the semiconductor element can be suppressed.
  • the thermal conductivity of the composite metal heat sink 1 is preferably 150 (W / m ⁇ K) or more, and more preferably 200 (/ m ⁇ K) or more.
  • the insulating film adhesion layer 3 is formed of titanium (Ti), chromium (Cr), nickel-chromium alloy (NiCr), tantalum (Ta), and a compound thereof.
  • the insulating film adhesion layer 3 is formed with a thickness of 0.01 m or more and 1.0 m or less, for example, 0.1 i ⁇ m. Since the insulating film adhesion layer 3 thus formed is formed of a material having good adhesion to the composite metal heat sink 1, it plays a role of securely holding the insulating film 2 on the composite metal heat sink 1. Fulfill.
  • Insulating film 2 silicon (S i 0 2) dioxide, tantalum oxide (Ta 2 0 5) Contact ⁇ fine aluminum oxide (A 1 2 0 3) oxide single layer film such as nitride such as aluminum nitride (A1N) It is composed of a single-layered film, an oxynitride single-layered film, and a multilayered film combining these. The upper and lower layers sandwiching the insulating film 2 are insulated by the insulating film 2.
  • the surface roughness R a (arithmetic average roughness) of the top surface 2 a of the insulating film 2 satisfies the relationship Ra ⁇ 0.20 / m.
  • the surface roughness Rz (ten-point average roughness) of the top surface 2a of the insulating film 2 satisfies the relationship of Rz ⁇ 2.0 / m.
  • the surface roughness Ra of the top surface 2a of the insulating film 2 preferably satisfies the relationship of Ra and 0.05.
  • the surface roughness Rz of the top surface 2a of the insulating film 2 preferably satisfies the relationship of Rz ⁇ 0.5 m.
  • the surface roughness Ra (arithmetic average roughness) of the main surface 1a must satisfy the relationship of Ra and 0.10m. Is preferred. It is preferable that the surface roughness Rz (ten-point average roughness) of the main surface la satisfies the relationship of Rz ⁇ 1.0 m. More preferably, the surface roughness Ra of the main surface 1a satisfies the relationship Ra ⁇ 0.03 m. More preferably, the surface roughness Rz of the main surface 1a satisfies the relationship of Rz ⁇ 0.3 m.
  • the thickness T of the insulating film 2 is not less than 10 times and not more than 1000 times the surface roughness Ra of the top surface 2a, and preferably not less than 2 times and not more than 150 times the surface roughness Rz of the top surface 2a.
  • the thickness T of the insulating film 2 is 50 times or more and 500 times or less the surface roughness Ra of the top surface 2a, and is 5 times or more and 100 times or less of the surface roughness Rz of the top surface 2a.
  • the insulating film 2 is formed with a thickness of, for example, 5.0 m.
  • the electrodes 4m and 4n are formed of a multilayer film in which three layers of a titanium (Ti) layer, a platinum (Pt) layer, and a gold (Au) layer are laminated in order from the bottom.
  • the Ti layer, the Pt layer, and the Au layer are formed to have a thickness of, for example, 0.1 mm, 0.2 m, and 0.6 m.
  • the Ti layers of the electrodes 4m and 4n are formed in contact with the insulating film 2 and the composite metal heat sink 1, respectively.
  • the Ti layer plays a role as a so-called adhesion layer of the electrodes 4m and 4n because of good adhesion between the insulating film 2 and the composite metal heat sink 1.
  • adhesion layer in addition to titanium, chromium (Cr), Nickel-chromium alloy (NiCr), tantalum (Ta) and their compounds can be used.
  • the Pt layers of the electrodes 4m and 4n are so-called diffusion preventing layers formed on the upper surface of the Ti layer.
  • materials for forming the diffusion preventing layer in addition to platinum, palladium (Pd), nickel-chromium alloy (NiCr), tungsten titanium (TiW), nickel (Ni), and molybdenum ( Mo) etc. can be used.
  • the Au layers of the electrodes 4m and 4n are so-called electrode layers.
  • aluminum (A1), silver (Ag), an alloy thereof, or the like can be used in addition to gold.
  • the adhesion layer and the diffusion prevention layer are not essential, and may be omitted in some cases.
  • the insulating film adhesion layer 3 is provided between the composite metal heat sink 1 and the insulating film 2, but the insulating film adhesion layer 3 is not essential in the present invention. That is, the insulating film 2 may be formed directly on the main surface 1 a of the composite metal heat sink 1.
  • FIGS. 2 to 4 are cross-sectional views showing steps of a method for manufacturing the submount shown in FIG. The method of manufacturing the submount 50 shown in FIG. 1 will be described with reference to FIGS.
  • a composite metal heat sink 1 made of a predetermined material is prepared.
  • a composite metal radiator plate 1 made of copper-tungsten alloy or copper-molybdenum alloy first, a metal powder of tungsten or molybdenum is pressed into a compact, and the compact is fired in a non-oxidizing atmosphere. By sintering, a porous sintered body is obtained.
  • the composite metal heat sink 1 is formed by filling the voids of the sintered body by infiltrating the sintered body with molten copper.
  • the composite metal heat sink 1 made of A 1 SiC is used, an alloy powder having a predetermined composition is manufactured by a gas atomizing method. At this time, it is preferable that the average silicon particle diameter be 50 m or less. After heating the alloy powder to a predetermined temperature or higher, the composite metal heat sink 1 is formed by processing using an extrusion molding method or the like. '
  • the main surface 1a of the composite metal heat sink 1 is polished.
  • a general polishing method using a grinding machine, sand blast, sand paper, abrasive grains or the like is used. Can be applied. Further, a chemical mechanical polishing method (CMP) may be used.
  • CMP chemical mechanical polishing method
  • the main surface 1a must be polished so that the surface roughnesses Ra and Rz of the main surface 1a satisfy the relations of Ra ⁇ 0.10m and R ⁇ ⁇ 1.0m. Is preferred.
  • insulating film adhesion layer 3 is formed on main surface 1a. At this time, it is preferable to form the insulating film adhesion layer 3 by a vapor deposition method or a sputtering method.
  • a plating method for forming the insulating film adhesion layer 3 When plating is used, a sintering process is usually performed to improve the adhesion between the plating and the base.
  • the composite metal radiator plate 1 is heated to a high temperature in this thin step.
  • the composite metal heat sink 1 contains metals having different coefficients of thermal expansion. For this reason, when the temperature of the composite metal radiator plate 1 becomes high, the surface roughness of the composite metal radiator plate 1 increases, and pinholes are easily generated in the insulating film 2. It is not preferable to use a printing method or the like for forming the insulating film adhesion layer 3. Thick film metallization formed by printing is inferior in pattern accuracy and flatness.
  • the insulating film 2 is formed on the insulating film adhesion layer 3.
  • the surface roughness Ra and Rz of the top surface 2a of the formed insulating film 2 satisfies the relationship of Ra ⁇ 0.20 ⁇ and Rz ⁇ 2.0zm.
  • the thickness T of the insulating film 2 is at least 10 times and not more than 100 times the surface roughness Ra of the insulating film 2, and is at least 2 times and not more than 150 times the surface roughness R z of the insulating film 2.
  • the insulating film 2 is formed so as to be as desired. Further, it is preferable to use an evaporation method or a sputtering method for forming the insulating film 2. According to these film forming methods, the insulating film can be formed without raising the temperature of the composite metal heat sink 1.
  • insulating film adhesion layer 3 and insulating film 2 are patterned into a predetermined pattern by using a metal mask method or a photolithography method.
  • a metal mask method or a photolithography method.
  • methods such as lift-off, dry etching, and chemical etching can be used.
  • electrodes 4 m and 4 n having a predetermined pattern are formed on top surface 2 a of insulating film 2 and main surface 1 a of composite metal heat sink 1.
  • the submount 50 is completed by the steps described above.
  • the surface roughness of the top surface 2a of the insulating film 2 is smaller than a predetermined value.
  • the main surface Ia of the composite metal heat sink I on which the insulating film 2 is formed is also formed to have a small surface roughness. Therefore, it is possible to prevent pinholes from being formed in the insulating film 2 provided on the main surface Ia.
  • the insulating film 2 is formed with a thickness T sufficiently large with respect to the surface roughness of the top surface 2 a of the insulating film 2. For the above reasons, the insulating film 2 can realize excellent insulating properties.
  • the insulating film 2 is formed of a material that can be easily processed, such as silicon dioxide.
  • the insulating film 2 is formed to have an insulative 1i and an unnecessarily large thickness o.
  • the insulating film 2 can be easily and accurately patterned.
  • FIG. 5 is a sectional view showing a submount according to the second embodiment of the present invention.
  • submount 55 includes a composite metal heat sink 1 having a main surface 1a, an electrode 4q formed on main surface 1a, and an insulating film formed on electrode 4Q. It includes an adhesion layer 3, an insulation film 2 formed on the insulation film adhesion layer 3 and having a top surface 2a, and an electrode 4p formed on the top surface 2a.
  • Electrode 4Q differs in that it is formed over the entire main surface 1a.
  • the surface roughness of the composite metal heat sink 1, the top surface 2a of the insulating film 2, the thickness T of the insulating film 2, and other materials that can be used are the same as those of the submount 50 in the first embodiment. The same effect as the effect described in the first embodiment can be obtained.
  • FIG. 6 is a sectional view showing a submount according to the third embodiment of the present invention.
  • submount 60 in the third embodiment is similar to submount 55 in the second embodiment, except that solder barrier layers 5 ⁇ and 5 and solder layers 6 ⁇ and 6Q Is further provided. In the following, description of overlapping structures will be omitted.
  • the solder barrier layer 5 ⁇ is formed with a width smaller than the width of the electrode 4 ⁇ .
  • the solder barrier layer 5Q is formed on the top surface of the electrode 4q separately from the insulating film adhesion layer 3.
  • Examples of the material of the solder barrier layers 5 p and 5 Q include platinum (Pt), Nickel-chromium alloy (NiCr) and nickel (Ni) can be used.
  • the solder barrier layers 5p and 5Q are formed with a thickness of, for example, 0.2 m. Note that the solder barrier layer may be omitted.
  • solder layer 6p On the solder barrier layer 5p, a solder layer 6p is formed with substantially the same width as the solder barrier layer 5p. On the solder barrier layer 5Q, a solder layer 6Q is formed with substantially the same width as the solder barrier layer 5Q.
  • the material of the solder layers 6 p and 6 Q include tin (Sn) solder, indium (In) solder, gold tin (AuSn) solder, gold germanium (AuGe) solder, and lead tin.
  • FIG. 7 is a sectional view showing a semiconductor device according to Embodiment 4 of the present invention.
  • semiconductor device 70 includes a submount 65 and a laser diode 8 mounted on submount 65.
  • FIG. 8 is a cross-sectional view showing a quasi-corporate device according to Embodiment 5 of the present invention.
  • semiconductor device 75 includes submount 60 according to the third embodiment and laser diode 8 mounted on submount 60.
  • a submount was manufactured according to the manufacturing method described in Embodiment 1 with reference to FIGS. 1 to 4, and an evaluation test of the submount was performed.
  • FIG. 10 is a cross-sectional view illustrating a method for measuring the withstand voltage of the submount.
  • the submount was mounted on the metal plate 44.
  • a voltage of 100 (V) was applied to the submount, and the resistance between the electrode 4 of the submount and the metal plate 44 was measured by the insulation resistance meter 41.
  • the measurement of the resistance value was performed at 30 places. If the average resistance value is 10 1 Q ( ⁇ ) or more, “ ⁇ ”, if it is 10 5 ( ⁇ ) or more and less than 10 10 ( ⁇ ), “ ⁇ ”, and less than 10 5 ( ⁇ ). In this case, it is shown in Table 1 as “X”.
  • FIG. 11 is a cross-sectional view illustrating a method of a dice test for a submount.
  • a dummy chip 48 was mounted on the electrode 4 of the submount via an Au Sn solder 47. With the submount fixed, the tool 45 is pressed so that the side of the dummy chip 48 is pressed. Was moved in the direction shown by arrow 46. The rupture stress at which the joint was broken was all 30 (MPa) or more, and the adhesion was sufficiently strong. From the above results, it was confirmed that the submounts of Samples 1 to 5 sufficiently satisfied the requirements regarding the adhesion of the insulating film 2.
  • a submount including an insulating film capable of performing high-precision patterning and realizing excellent insulating properties it is possible to provide a submount including an insulating film capable of performing high-precision patterning and realizing excellent insulating properties, and a semiconductor device using the same.

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)

Abstract

 高精度なパターニングが可能であるとともに、優れた絶縁性を実現できる絶縁膜を備えるサブマウントおよびそれを用いた半導体装置を提供する。 サブマウント50は、主表面1aを有し、2種以上の金属の複合体または1種以上の金属と1種以上のセラミックスとの複合体からなる導電性の複合金属放熱板1と、複合金属放熱板1の主表面1a上に形成された絶縁膜2とを備える。絶縁膜2の表面粗さRaおよびRzは、Ra<0.20μmおよびRz<2.0μmの関係を満たす。

Description

明細書
サブマウントおよびそれを用いた半導体装置 技術分野
この発明は、 一般的には、 サブマウントおよびそれを用いた半導体装置に関 し、 より特定的には、 半導体素子を搭載するためのサブマウントおよびそれを用 いた半導体装置に関する。
背景技術
従来、 半導体素子を搭載するサブマウント基板として、 窒化アルミニウム (A 1 N) や炭化ケィ素 (S i C ) などからなる絶縁性基板上に回路パターンを描い たものが多く用いられている。 しかし、 近年需要の伸びている窒化ガリウム (G a N) やガリウム砒素 (G a A s ) からなる半導体素子を実装する場合、 半導体 素子と上述の絶縁性基板との熱膨張係数 (線膨張係数、 以下同様) に若千のずれ がある。 たとえば、 窒化アルミニウムおよび炭化ケィ素の熱膨張係数が、 3〜 5 X 1 0 "6 (/K) であるのに対して、 窒化ガリウムおよびガリウム砒素の熱膨張係 数は、 ともにそれよりも大きい。 このため、 半導体素子が発熱した場合に、 絶縁 性基板との間に熱応力が発生し、 半尊体素子の特性が十分に発揮されないという 問題があった。
そこで、 銅—タングステン (C u W) 合金または複合体 (以後、 合金と略す) や、 銅一モリブデン (C u M o ) 合金または複合体 (以後、 合金と略す) などか らなる導電性基板を、 半尊体素子を搭載するサブマウント基板として用いること が考案されている。 銅—タングステン合金や銅一モリブデン合金の熱膨張係数 は、 窒化ガリウムおよびガリウム砒素の熱膨張係数により近いため、 これらの合 金からなる導電性基板を用いた場合、 上述の問題を解決することができる。
このように半導体素子を搭載するサブマウント基板に導電性基板を用いる場合 で、 その導電性基板上に回路パターンを形成する場合は、 形成する回路パタニン の絶縁性を確保する必要が生じる。 このため、 導電性基板上にまず絶縁膜を設 け、 その絶縁膜上に回路パターンを形成することが行なわれている。 このように半導体素子を搭載するサブマウント基板に導電性基板を用いる内容 が、 たとえば、 特開平 5— 3 2 6 7 4 3号公報、 および特開昭 6 0 - 1 2 8 6 9 7号公報に開示されている。 これらの公報には、 導電性基板上に設ける絶縁膜に ダイヤモンドや擬似ダイヤモンドを使用することが開示されている。
このように、 サブマウント基板に導電性基板を用いた場合、 導電性基板上に絶 緣膜を設けている。 しかし、 その絶緣膜にピンホールが形成されている場合、 そ の部分が導通するため、 導電性基板上に形成する回路パターン間の絶縁性が確保 されないおそれがある。 これによつて、 サブマウント基板に搭載される半導体素 子が所望の状態に動作されないという問題が発生する。
また、 半導体素子をサブマウント基板に実装するため、 回路パターンの高精度 化が要求されている。 特に、 近年において半導体素子の高集積化が進み、 回路パ ターンの高精度化の要求は一層強まっている。 このため、 サブマウント基板上に 設けた絶縁膜も高精度にパ夕一ニングできる必要がある。 しかし、 特開平 5— 3 2 6 7 4 3号公報、 および特開昭 6 0 - 1 2 8 6 9 7号公報に開示されているよ うに絶縁膜にダイヤモンドを使用した場合、 ダイヤモンドは高硬度であり、 化学 的にも安定しているため、 絶縁膜を高精度にパタ一ニングすることが困難であ る。 また、 ダイヤモンドは高価であるため、 サブマウントの製造コストが増大す るという問題も発生する。
そこでこの発明の目的は、 上記の課題を解決することであり、 高精度なパタ一 ニングが可能であるとともに、 優れた絶縁性を実現できる絶縁膜を備えるサブマ ゥントおよびそれを用いた半導体装置を提供することである。 発明の開示
この発明に従ったサブマウントは、 主表面を有し、 2種以上の金属の複合体ま たは 1種以上の金属と 1種以上のセラミックスとの複合体からなる導電性のサブ マウント基板と、 サブマウント基板の主表面上に形成された絶縁膜とを備える。 -絶緣膜の表面粗さ R aおよび R zは、 ; aく 0 . 2 0 01ぉょび尺2く2 . 0 n mの関係を満たす。 表面粗さ R aとは、 J I S B 0 6 0 1で規定されている 算術平均粗さのことである。 また、 表面粗さ R zとは、 J I S B 0 6 0 1で 規定されている十点平均粗さのことである。
このように構成されたサブマウントによれば、 以下に説明する理由から備える 絶縁膜によって優れた絶縁性を実現することができる。 例えば、 絶縁膜の表面粗 さ R aが 0 . 2 0 m以上または R zが 2 . 0 x m以上であり、 絶縁膜の凹凸 が、 主にサブマウント基板の主表面の凹凸に起因している場合、 つまり、 主表面 の表面粗さが大きい場合は、 主表面上に絶縁膜を形成する際に、 主表面の凹凸に よって、 絶縁膜にピンホールが形成されやすくなる。 この場合、 ピンホールが形 成された部分に起因して、 絶縁膜による絶縁性が十分に確保されないおそれがあ る。 また、 主表面の凹凸が大きすぎるために、 絶縁膜の厚みが部分的に薄くなつ てしまうおそれがあり、 その部分で絶縁性が確保されないおそれがある。
また、 絶縁膜の表面粗さ R aが 0 . 2 0 m以上または R zが 2 . 0 以上 であり、 絶縁膜の凹凸が、 主に絶縁膜の膜質に起因している場合、 つまり、 絶縁 膜の粒径が過度に大きかったり、 絶縁膜がポーラス状であったり、 絶縁膜にへこ み等の大きな欠陥があつたり等する場合は、 そのような膜質の影響で絶縁膜の厚 みが部分的に薄くなつてしまうおそれがあり、 その部分で絶縁性が確保されない おそれがある。
なお、 絶縁膜の表面粗さを上述の範囲とするために、 サブマウント基板の主表 面の表面粗さ R aおよび R zは、 R a < 0 . 1 0 111ぉょび尺2く1 . 0 a mの 関係を満たすことが好ましい。
また好ましくは、 絶縁膜の厚み Tは、 絶縁膜の表面粗さ R aの 1 0倍以上 1 0 0 0倍以下である。 絶縁膜の厚み Tは、 絶縁膜の表面粗さ R zの 2倍以上 1 5 0 倍以下である。 このように構成されたサブマウントによれば、 絶縁膜を容易かつ 高精度にパターニングできるとともに、 絶縁膜による優れた絶縁性をより確実に 実現することができる。
つまり、 絶縁膜の厚み Tを、 絶縁膜の表面粗さ R aの 1 0倍以上、 絶縁膜の表 面粗さ R zの 2倍以上とした場合、 絶縁膜の厚みが適度に確保されている。 この ため、 主表面の凹凸によって絶縁膜にピンホールが形成されたとしても、 絶縁膜 の形成過程でピンホールが消滅し、 絶縁性を確保することができる。 また、 絶縁 膜の厚み Tを、 絶縁膜の表面粗さ R aの 1 0 0 0倍以下、 絶縁膜の表面粗さ R z の 1 5 0倍以下とすることによって、 絶縁膜の厚みが大きすぎるために絶縁膜の パターニングが容易に行なえないという事態を回避することができる。
また好ましくは、 サブマウント基板は、 銅—タングステン (C u W) 合金、 銅 一モリブデン (C u M o ) 合金および A 1 S i Cからなる群より選ばれた少なく とも一種を含む。 このように構成されたサブマウントによれば、 これらの材料か ら形成されたサブマウント基板は、 窒化ガリウムやガリウム砒素の熱膨張係数 (線膨張係数、 以下同様) により近い熱膨張係数を有する。 このため、 サブマウ ン卜に窒化ガリゥムゃガリゥム砒素からなる半導体素子を搭載する場合に、 サブ マウント基板と半導体素子との間に熱応力が発生することを抑制できる。 これに より、 半導体素子の特性を十分に発揮させることができる。
また好ましくは、 絶縁膜は、 二酸化ケイ素 (S i〇2) 、 酸化タンタル (T a 20 5) 、 酸化アルミニウム (A 1 203) および窒化アルミニウム (A 1 N) からなる 群より選ばれた少なくとも一種を含む。 このように構成されたサブマウントによ れば、 これらの材質から形成された絶縁膜によって高い絶縁性を実現することが できる。 また、 ダイヤモンドから形成された絶縁膜と比較して、 容易かつ高精度 にパターニングすることができる。 さらに、 ダイヤモンドと比較して、 安価に形 成することができるためサブマウントの製造コストを削減することができる。 また好ましくは、 サブマウントは、 サブマウント基板と絶縁膜との間に形成さ れ、 絶縁膜に接蝕する密着膜をさらに備える。 このように構成されたサブマウン トによれば、 サブマウント基板と絶縁膜との密着性を向上させることができる。 これにより、 絶縁膜をサブマウント基板に確実に保持することができる。
また好ましくは、 密着膜は、 チタン (T i ) 、 クロム (C r ) 、 ニッケル (N i ) —クロム (C r ) 合金およびタンタル (T a ) からなる群より選ばれた少な くとも一種を含む。 このように構成されたサブマウントによれば、 これらの材質 から形成された密着膜によって、 絶縁膜をサブマウント基板に確実に保持するこ とができる。
この発明に従つた半導体装置は、 上述のいずれがに記載のサブマウントを用い た半尊体装置である。 半尊体装置は、 サブマウントに搭載される半尊体素子を備 える。 半尊体素子の材料としては、 たとえば、 G a A s系、 G a N系などの化合 物半導体が挙げられる。 このように構成された半導体装置によれば、 サブマウン トによる上述の効果によって、 半導体素子の特性を十分に発揮させることができ る。 図面の簡単な説明
図 1は、 この発明の実施の形態 1におけるサブマウントを示す断面図である。 図 2は、 図 1中に示すサブマウントの製造方法の第 1工程を示す断面図であ る,
図 3は、 図 1中に示すサブマウントの製造方法の第 2工程を示す断面図であ る。
図 4は、 図 1中に示すサブマウントの製造方法の第 3工程を示す断面図であ る。
図 5は、 この発明の実施の形態 2におけるサブマウントを示す断面図である。 図 6は、 この発明の実施の形態 3におけるサブマウントを示す断面図である。 図 7は、 この発明の実施の形態 4における半導体装置を示す断面図である。 図 8は、 この発明の実施の形態 5における半導体装置を示す断面図である。 図 9は、 この発明の実施の形態 6における半導体装置を示す断面図である。 図 1 0は、 サブマウントの耐圧の測定方法を示す断面図である。
図 1 1は、 サブマウントのダイシアテストの方法を示す断面図である。 発明を実施するための最良の形態 .
この発明の実施の形態について、 図面を参照して説明する。
(実施の形態 1 )
図 1は、 この発明の実施の形態 1におけるサブマウントを示す断面図である。 図 1を参照して、 サブマウント 5 0は、 主表面 1 aを有する複合金属放熱板 1 と、 主表面 1 a上に形成された絶縁膜密着層 3と、 絶縁膜密着層 3上に形成さ れ、 頂面 2 aを有する絶縁膜 2と、 頂面 2 a上に形成された電極 4 mと、 絶縁膜 密着層 3、 絶縁膜 2および電極 4 mとは別に主表面 1 a上に形成された電極 4 n とを備える。 絶緣膜 2および絶縁膜密着層 3は、 ほぼ同じ幅で形成されている。 電極 4m は、 絶縁膜 2の幅よりも小さい幅で形成されている。 電極 4mと電極 4 nとは、 絶縁膜 2によって電気的に絶縁している。
複合金属放熱板 1は、 銅—タングステン (CuW) 合金または銅一モリブデン (C uMo) 合金から形成されている。'また、 複合金属放熱板 1は、 Al S i C のような金属とセラミックスとの複合体から形成されていても構わない。 複合金 属放熱板 1の側面または底面に、 はんだ接合用または防鑌用のメタライズ層が形 成されていても良い。 このメタライズ層は、 たとえば、 ニッケル (Ni) 、 チタ ン (T i) 、 白金 (P t) または金 (Au) の単層膜、 もしくはこれらが積層さ れた多層膜から形成される。
複合金属放熱板 1の熱膨張係数 (線膨張係数、 以下同様) は、 サブマウント 5 0に搭載される半導体素子の熱膨張係数に近似していることが好ましい。 たとえ ば、 サブマウント 50に窒化ガリゥムゃガリゥム砒素からなる半導体素子を搭載 する場合、 複合金属放熱板 1の熱膨張係数は、 1 0 X 1 0—6 (/K) 以下であるこ とが好ましい。 また、 同様の場合、 複合金属放熱板 1の熱膨張係数は、 5. 0X 10— 6 (/K) 以上 7. 0 X 1 0—6 (/K) 以下であることがさらに好ましい。 こ の場合、 半導体素子が発熱しても、 複合金属放熱板 1と半導体素子との間に熱応 力が発生することを抑制できる。
複合金属放熱板 1の熱伝導率は、 高い方が好ましい。 具体的には、 複合金属放 熱板 1の熱伝導率は、 150 (W/m · K) 以上であることが好ましく、 200 ( /m - K) 以上であることがさらに好ましい。 これにより、 サブマウント 5 0に搭載される半導体素子から発生した熱を、 複合金属放熱板 1を介して効率良 く外部に放出することができる。
絶縁膜密着層 3は、 チタン (T i) 、 クロム (Cr) 、 ニッケル一クロム合金 (N i Cr) 、 タンタル (Ta) 、 およびこれらの化合物によって形成されてい る。 絶縁膜密着層 3は、 0. 01 m以上 1. 0 m以下の厚み、 たとえば、 0. 1 i^mの厚みで形成されている。 このように形成された絶縁膜密着層 3は、 複合金属放熱板 1との密着性が良好な材料で形成されているため、 絶縁膜 2を複 合金属放熱板 1に確実に保持する役割を果たす。 絶縁膜 2は、 二酸化ケイ素 (S i 02) 、 酸化タンタル (Ta205) お^び酸化 アルミニウム (A 1203) などの酸化物単層膜、 窒化アルミニウム (A1N) など の窒化物単層膜、 酸窒化物単層膜、 ならびにこれらを組合せた多層膜によって形 成されている。 絶縁膜 2によって、 絶縁膜 2を挟んだ上層と下層とが絶縁されて いる。
絶縁膜 2の頂面 2 aの表面粗さ R a (算術平均粗さ) は、 Raく 0. 20 / m の関係を満たす。 絶縁膜 2の頂面 2 aの表面粗さ Rz (十点平均粗さ) は、 Rz <2. 0 /mの関係を満たす。 絶縁膜 2の頂面 2 aの表面粗さ R aは、 Raく 0. 05 の関係を満たすことが好ましい。 絶縁膜 2の頂面 2 aの表面粗さ R zは、 Rz<0. 5 mの関係を満たすことが好ましい。
絶縁膜 2の頂面 2 aの表面粗さが上述の関係を満たすために、 主表面 1 aの表 面粗さ Ra (算術平均粗さ) は、 Raく 0. 10 mの関係を満たすことが好ま しい。 主表面 l aの表面粗さ Rz (十点平均粗さ) は、 Rz<l. 0 mの関係 を満たすことが好ましい。 主表面 1 aの表面粗さ R aは、 Ra<0. 03 mの 関係を満たすことがさらに好ましい。 主表面 1 aの表面粗さ Rzは、 Rz<0. 3 mの関係を満たすことがさらに好ましい。
絶縁膜 2の厚み Tは、 頂面 2 aの表面粗さ R aの 10倍以上 1000倍以下で あり、 頂面 2 aの表面粗さ Rzの 2倍以上 150倍以下であることが好ましい。 絶縁膜 2の厚み Tは、 頂面 2 aの表面粗さ R aの 50倍以上 500倍以下であ り、 頂面 2 aの表面粗さ Rzの 5倍以上 100倍以下であることがさらに好まし レ^ 絶縁膜 2は、 たとえば、 5. 0 mの厚みで形成されている。
電極 4mおよび 4 nは、 下から順に、 チタン (T i ) 層、 白金 (P t) 層およ び金 (Au) 層の 3層が積層された多層膜から形成されている。 T i層、 P t層 および Au層は、 たとえば、 0. 1 ΠΙ、 0. 2 mおよび 0. 6 mの厚みで 形成されている。
電極 4mおよび 4 nの T i層は、 絶縁膜 2および複合金属放熱板 1にそれぞれ 接触して形成.されている。 T i層は、 絶縁膜 2および複合金属放熱板 1との密着 性が良好であるため、 電極 4mおよび 4 nのいわゆる密着層としての役割を果た す。 この密着層を形成する材料としては、 チタンのほかに、 クロム (C r) 、 二 ッケルークロム合金 (N i C r) 、 タンタル (Ta) およびこれらの化合物など を用いることができる。
電極 4mおよび 4 nの P t層は、 T i層の上部表面上に形成されたいわゆる拡 散防止層である。 この拡散防止層を形成する材料としては、 白金のほかに、 パラ ジゥム (P d) 、 ニッケル—クロム合金 (N i C r) 、 タングステンチタニウム (T i W) 、 ニッケル (N i) およびモリブデン (Mo) などを用いることがで きる。 また、 電極 4mおよび 4 nの Au層は、 いわゆる電極層である。 この電極 層を形成する材料としては、 金の他に、 アルミニウム (A 1) 、 銀 (Ag) およ びこれらの合金などを用いることができる。 また、 密着層と拡散防止層とは必須 ではなく、 場合によっては省略しても構わない。
なお、 本実施の形態では、 複合金属放熱板 1と絶縁膜 2との間に絶縁膜密着層 3を設けたが、 本発明において絶縁膜密着層 3は必須ではない。 つまり、 複合金 属放熱板 1の主表面 1 a上に直接絶緣膜 2が形成されていても良い。
図 2から図 4は、 図 1中に示すサブマウントの製造方法の工程を示す断面図で ある。 図 1から図 4を用いて、 図 1中に示すサブマウント 50の製造方法につい て説明を行なう。
図 2を参照して、 所定の材料から形成された複合金属放熱板 1を準備する。 銅 一タングステン合金または銅—モリブデン合金からなる複合金属放熱板 1を用い る場合、 まず、 タングステンまたはモリブデンの金属粉末をプレス成形すること によって成形体とし、 その成形体を非酸化性雰囲気下で焼結することによって多 孔質の焼結体を得る。 その焼結体に溶融した銅を浸透させて焼結体の空隙を埋め ることによって、 複合金属放熱板 1を形成する。
また、 A 1 S i Cからなる複合金属放熱板 1を用いる場合、 所定の組成を有す る合金粉末をガスアトマイズ法によって製造する。 この際、 平均シリコン粒径を 50 m以下にすることが好ましい。 この合金粉末を所定の温度以上に加熱した 後、 押し出し成形法等を用いて加工することによって、 複合金属放熱板 1を形成 する。 . '
次に、 複合金属放熱板 1の主表面 1 aの研磨を行なう。 研磨方法としては、 研 削盤、 サンドブラスト、 サンドペーパーまたは砥粒などを用いた通常の研磨方法 を適用することができる。 また、 化学的機械研磨法 (CM P ; Chemical Mechanic al Pol i shing) を用いても構わない。 この際、 主表面 1 aの表面粗さ R aおよび R zが、 R a < 0 . 1 0 mおよび R ζ < 1 . 0 mの関係を満たすように主表 面 1 aの研磨を行なうことが好ましい。
図 3を参照して、 主表面 1 a上に絶縁膜密着層 3を成膜する。 この際、 蒸着法 またはスパッ夕リング法などによって、 絶縁膜密着層 3を成膜することが好まし い。
なお、 絶縁膜密着層 3の成膜にめっき法を用いることは好ましくない。 めっき 法を用いた場合、 通常めつきと下地との密着性を向上させるためにシンタエ程を 行なう。 このシン夕工程で複合金属放熱板 1は高温になる。 複合金属放熱板 1に は、 熱膨張係数の異なる金属が含まれている。 このため、 複合金属放熱板 1が高 温になった時に複合金属放熱板 1の表面粗さが大きくなり、 絶縁膜 2にピンホ一 ルが発生しやすくなるからである。 また、 絶縁膜密着層 3の成膜に印刷法などを 用いることは好ましくない。 印刷法によって形成された厚膜メタライズは、 パ夕 ―ン精度および平坦度の点において劣っているからである。
次に、 絶縁膜密着層 3上に絶縁膜 2を成膜する。 成膜された絶緣膜 2の頂面 2 aの表面粗さ R aおよび R zは、 R aく 0 . 2 0 ΑΠΉおよび R zく 2 . 0 z mの 関係を満たす。 また、 絶縁膜 2の厚み Tが絶縁膜 2の表面粗さ R aの 1 0倍以上 1 0 0 0倍以下となり、 絶縁膜 2の表面粗さ R zの 2倍以上 1 5 0倍以下となる ように絶緣膜 2を成膜する。 また、 絶縁膜 2の成膜には、 蒸着法またはスパッタ リング法を用いることが好ましい。 これらの成膜方法によれば、 複合金属放熱板 1を高温にすることなく絶縁膜 の成膜を行なうことができる。
図 4を参照して、 メタルマスク法やフォトリソグラフィ法を用いることによつ て、 絶縁膜密着層 3および絶縁膜 2を所定のパターン形状にパ夕一ニングする。 高精度なパターニングを行なうために、 リフトオフ、 ドライエッチングおよび化 学エツチングなどの方法を採ることができる。
図 1を参照して、 絶縁膜 2の頂面 2 a上および複.合金属放熱板 1の主表面 1 a 上に、 所定のパターン形状を有する電極 4 mおよび 4 nを形成する。 以上に説明 した工程によってサブマウント 5 0が完成する。 このように構成されたサブマウント 5 0によれば、 絶縁膜 2の頂面 2 aの表面 粗さが所定の値より小さくなつている。 このため、 その絶縁膜 2が形成された複 合金属放熱板 Iの主表面 I aも表面粗さが小さくなるように形成されている。 こ のため、 主表面 I a上に設けられる絶縁膜 2にピンホールが形成されることを防 止できる。 また、 絶縁膜 2は、 絶縁膜 2の頂面 2 aの表面粗さに対して十分に大 きい厚み Tで形成されている。 以上の理由から、 絶縁膜 2によって優れた絶縁性 を実現することができる。
また、 絶縁膜 2は、 二酸化ケイ素など加工が容易な材料から形成されている。 さらに、 絶縁膜 2は、 絶緣性を得たうえ 1iで、 必要以上に大きい厚みで形成されて o.
いない。 このため、 図 4に示す工程において、 絶縁膜 2を容易かつ高精度にパタ 一二ングすることができる。
(実施の形態 2 )
図 5は、 この発明の実施の形態 2におけるサブマウントを示す断面図である。 図 5を参照して、 サブマウント 5 5は、 主表面 1 aを有する複合金属放熱板 1 と、 主表面 1 a上に形成された電極 4 qと、 電極 4 Q上に形成された絶縁膜密着 層 3と、 絶縁膜密着層 3上に形成され、 頂面 2 aを有する絶縁膜 2と、 頂面 2 a 上に形成された電極 4 pとを備える。
電極 4 Qは、 主表面 1 aの全面に渡って形成されている点で相違する。 複合金 属放熱板 1、 絶縁膜 2の頂面 2 aの表面粗さ、 絶縁膜 2の厚み T、 およびその他 使用できる材料等については、 実施の形態 1におけるサブマウント 5 0と同様で あり、 実施の形態 1に記載の効果と同様の効果を奏することができる。
(実施の形態 3 )
図 6は、 この発明の実施の形態 3におけるサブマウントを示す断面図である。 図 6を参照して、 実施の形態 3におけるサブマウント 6 0は、 実施の形態 2にお けるサブマウント 5 5に、 はんだパリア層 5 ρおよび 5 と、 はんだ層 6 ρおよ び 6 Qとをさらに備える。 以下において重複する構造の説明は省略する。
はんだパリア層 5 ρは、 電極 4 ρの幅よりも小さい幅で形成されている。.はん だパリア層 5 Qは、 絶縁膜密着層 3とは別に電極 4 qの頂面上に形成されてい る。 はんだパリア層 5 pおよび 5 Qの材料としては、 たとえば、 白金 (P t ) 、 ニッケル一クロム合金 (N i C r) およびニッケル (N i) などを用いることが できる。 はんだパリア層 5 pおよび 5 Qは、 たとえば、 0. 2 mの厚みで形成 されている。 なお、 はんだバリア層はなくても構わない。
はんだバリア層 5 p上には、 はんだパリア層 5 pとほぼ同じ幅ではんだ層 6 p が形成されている。 はんだパリア層 5 Q上には、 はんだバリア層 5 Qとほぼ同じ 幅ではんだ層 6 Qが形成されている。 はんだ層 6 pおよび 6 Qの材料としては、 たとえば、 錫 (S n) 系はんだ、 インジウム ( I n) 系はんだ、 金錫 (Au S n) 系はんだ、 金ゲルマニウム (AuGe) 系はんだ、 鉛錫 (Pb S n) 系はん だ、 インジウム錫 (I nS n) 系はんだ、 および銀錫 (AgS n) 系はんだなど の合金はんだ、 これら合金はんだの積層体、 これら合金はんだを構成する金属の 積層体、 ならびにこれら合金はんだと合金はんだを構成する金属との積層体を用 いることができる。
なお、 はんだ層 6 pおよび 6 qとして金錫 (Au S n) 系はんだを用いる場 合、 その組成比としては金 (Au) が 65質量%以上 85質量%以下、 または金 (Au) が 5質量%以上 20質量%以下であることが好ましい。
このように構成されたサブマウント 60によれば、 実施の形態 1に記載の効果 と同様の効果を奏することができる。
(実施の形態 4)
図 7は、 この発明の実施の形態 4における半導体装置を示す断面図である。 図 7を参照して、 半導体装置 70は、 サブマウント 65と、 サブマウント 65に搭 載されたレ一ザ一ダイオード 8とを備える。
サブマウント 65は、 主表面 1 aを有する複合金属放熱板 1と、 主表面 l a上 に下から順に形成された絶縁膜密着層 3、 頂面 2 aを有する絶縁膜 2、 電極 4、 はんだパリア層 5およびはんだ層 6とによって構成されている。 複合金属放熱板 1、 絶縁膜 2の頂面 2 aの表面粗さ、 絶縁膜 2の厚み T、 およびその他使用でき る材料等については、 実施の形態 1におけるサブマウント 50と同様である。 はんだ層 6とレーザーダイォード 8の底面側に形成された電極 7とが接続され ることによって、 サブマウント 65にレーザ一ダイオード 8が搭載されている。 レ—ザ—ダイォード 8および電極 4の頂面側からボンディングワイヤ 8 bが延び ており、 ボンディングワイヤ 8 bはサブマウント 6 5上の所定の位置または外部 電極に接続されている。
この発明の実施の形態 4に従った半導体装置 7 0は、 サブマウント 6 5を用い た半導体装置である。 半導体装置 7 0は、 サブマウント 6 5に搭載される半導体 素子としてのレーザ一ダイオード 8を備える。 なお、 本実施の形態では、 半導体 素子としてレーザーダイォード 8を用いたが、 発光ダイォードなどの各種半導体 発光素子を用いることもできる。 また、 発光素子の発光部は、 上面および下面の いずれであってもよい。
このように構成された半導体装置 7 0によれば、 レーザーダイオード 8で発生 する熱をサブマウント 6 5を介して外部に放出できるとともに、 絶縁膜 2が示す 優れた絶縁性によって、 レーザ一ダイォ一ド 8の特性を十分に発揮させることが できる。
(実施の形態 5 )
図 8は、 この発明の実施の形態 5における半尊体装置を示す断面図である。 図 8を参照して、 半導体装置 7 5は、 実施の形態 3におけるサブマウント 6 0と、 サブマウント 6 0に搭載されたレーザーダイォード 8とを備える。
はんだ層 6 pとレーザ一ダイォ一ド 8の底面側に形成された電極 7 pとが接続 され、 はんだ層 6 Qとレーザ一ダイオード 8の底面側に形成された電極 7 qとが 接続されることによって、 サブマウント 6 0にレーザーダイォード 8が搭載され ている。
このように構成された半導体装置 7 5によれば、 実施の形態 4に記載の効果と 同様の効果を奏することができる。
(実施の形態 6 )
図 9は、 この発明の実施の形態 6における半導体装置を示す断面図である。 図 9を参照して、 半導体装置 8 0は、 実施の形態 2におけるサブマウント 5 5と、 サブマウント 5 5に搭載されたレーザーダイオード 8とを備える。
電極 4 pとレーザーダイオード 8の底面側に形成された電極 7 pとが A uバン プ 9 pを介して接続され、 電極 4 Qとレーザーダイォード 8の底面側に形成され た電極 7 Qとが A uバンプ 9 Qを介して接続されることによって、 サブマウント 5 5にレ一ザ一ダイオード 8が搭載されている。
このように構成された半導体装置 8 0によれば、 実施の形態 4に記載の劲果と 同様の効果を奏することができる。 実施例
実施の形態 1において図 1から図 4を用いて説明した製造方法に従ってサブマ ゥントを作製し、 そのサブマウントの評価試験を行なつた。
図 2に示す工程で、 銅一タングステン合金 (C u ; 1 0質量%、 W; 9 0質 量%) からなり、 一辺の長さが 4 0 mmの正方形形状を有する厚み 1 . 0 mmの 複合金属放熱板 1を準備した。 主表面 1 aの表面粗さが所定の値となるように、 複合金属放熱板 1の研磨を行なった。 図 3に示す工程で、 スパッタリング法を用 いて、 チタンからなる絶縁膜密着層 3を主表面 1 a上に成膜した。 絶縁膜密着層 3の厚みを 0 . 1 imとした。 スパッタリング法を用いて、 絶縁膜密着層 3上に 二酸化ケィ素または酸化アルミニウムからなる絶縁膜 2を所定の厚みで成膜し た。
図 4に示す工程で、 フォトリソグラフイエ程とドライエツチング工程とを順次 行なうことによって、 絶縁膜密着層 3および絶縁膜 2をパターニングした。 その 後、 絶縁膜 2の頂 2 aの表面粗さを測定した。 図 1に示す工程で、 スパッタリ ング法を用いて、 チタン、 白金および金からなる積層膜を絶縁膜 2上に成膜し た。 フォトリソグラフイエ程とリフトオフ工程とを順次行なうことによって、 一 辺の長さが 1 . 0 mmの正方形形状を有する電極 4を形成した。
絶縁膜 2の頂面 2 aの表面粗さ R aおよび R zと、 絶縁膜 2の厚み Tとをかえ ることによって、 製造条件の異なる試料 1から 5のサブマウントを作製した。 ま た、 試料 1から 5のサブマウントの評価を行なうために、 比較用試料 1および 2 を作製した。 試料 1から 5ならびに比較用試料 1および 2のサブマウントの製造 条件を表 1にまとめた。
Figure imgf000016_0001
表 1を参照して、 試料 1から 5のサブマウントを本発明に従ったサブマウント とした。 比較用試料 1のサブマウントは、 絶縁膜 2の頂面 2 aの表面粗さが本発 明で規定する範囲よりも大きい値となっている。 また、 比較用試料 2のサブマウ ントは、 絶縁膜 2の厚み Tが本発明で規定する範囲よりも小さい値となってい る。
続いて、 試料 1から 5ならびに比較用試料 1および 2のサブマウントを用いて 耐圧試験を行なった。 図 10は、 サブマウントの耐圧の測定方法を示す断面図で ある。 図 10を参照して、 サブマウントを金属板 44の上に載置した。 サブマウ ントに 100 (V) の電圧を印加し、 サブマウントの電極 4と金属板 44との間 の抵抗値を絶縁抵抗計 41によって測定した。 抵抗値の測定は 30箇所で行なつ た。 抵抗値の平均が 101Q (Ω) 以上であった場合は 「◎」 、 105 (Ω) 以上 1 010 (Ω) 未満であった場合は 「〇」 、 105 (Ω) 未満であった場合は 「X」 と して、 表 1に示した。
以上の結果から、 本発明によれば、 絶縁膜 2によって優れた絶縁性を実現でき ることを確認できた。
試料 1から 5のサブマウントについて、 耐熱試験を行なった。 耐熱試験は、 サ ブマウントを温度 350°Cの雰囲気中に 3分間保持する工程を 10回繰り返すこ とによって行なった。 その後、 40から 400倍まで拡大可能な顕微鏡でサブマ ゥントの表面を観察した。 その結果、 全ての試料のサブマウントで表面にクラッ クが認められなかった。 また、 耐熱試験を行なった後のサブマウントに上述の耐 圧試験を行なったら、 抵抗値の低下が 10%以内に収まった。 以上の結果から、 試料 1から 5のサブマウントは、 耐熱性に関する要求を十分に満たしていること を確認できた。
さらに、 絶縁膜 2の密着性を確認するために、 レーザ一ダイオードのサブマウ ントに対する接合強度のテストとして、 M I L— STD— 883 C METHO D 20 19. 4に基づいたダイシアテストを行なった。 図 1 1は、 サブマウント のダイシアテストの方法を示す断面図である。 図 1 1を参照して、 サブマウント の電極 4上に Au S nはんだ 47を介してダミーチップ 48を搭載した。 サブマ ゥントを固定した状態で、 ダミーチップ 48の側面を押圧するようにツール 45 を矢印 4 6に示す方向に移動させた。 接合を破断する破断応力は全て 3 0 (M P a ) 以上であり、 十分に強い密着性であった。 以上の結果から、 試料 1から 5の サブマウントは、 絶縁膜 2の密着性に関する要求を十分に満たしていることを確 認できた。
今回開示された実施の形態および実施例はすべての点で例示であって制限的な ものではないと考えられるべきである。 本発明の範囲は上記した説明ではなくて 特許請求の範囲によって示され、 特許請求の範囲と均等の意味および範囲内での すべての変更が含まれることが意図される。 産業上の利用可能性
以上説明したようにこの発明に従えば、 高精度なパターニングが可能であると ともに、 優れた絶縁性を実現できる絶縁膜を備えるサブマウントおよびそれを用 いた半導体装置を提供することができる。

Claims

請求の範囲
1. 主表面を有し、 2種以上の金属の複合体または 1種以上の金属と 1種以上 のセラミックスとの複合体からなる導電性のサブマゥント基板と、
前記サブマウント基板の前記主表面上に形成された絶縁膜とを備え、
前記絶縁膜の表面粗さ R aおよび R zは、 Ra<0. 20 111ぉょび1^ 2 < 2. 0 xmの関係を満たす、 サブマウント。
2. 前記絶縁膜の厚み Tは、 前記絶縁膜の表面粗さ R aの 10倍以上 1000 倍以下であり、 前記絶縁膜の表面粗さ Rzの 2倍以上 1 50倍以下である、 請求 項 1に記載のサブマウント。
3. 前記サブマウント基板は、 銅—タングステン、 銅一モリブデンおよび A 1 S i Cからなる群より選ばれた少なくとも一種を含む、 請求項 1または 2に記載 のサブマウント。
4. 前記絶縁膜は、 二酸化ケイ素、 酸化タンタル、 酸化アルミニウムおよび窒 化アルミニウムからなる群より選ばれた少なくとも一種を含む、 請求項 1から 3 のいずれか 1項に記載のサブマウント。
5. 前記サブマウント基板と前記絶縁膜との間に形成され、 前記絶縁膜に接触 する密着膜をさらに備える、 請求項 1から 4のいずれか 1項に記載のサブマウン 卜。
6. 前記密着膜は、 チタン、 クロム、 ニッケル一クロム合金およびタンタルか らなる群より選ばれた少なくとも一種を含む、 請求項 5に記載のサブマウント。
7. 請求項 1から 6のいずれか 1項に記載のサブマウントを用いた半導体装置 であって、 前記サブマウントに搭載される半導体素子を備える、 半導体装置。
PCT/JP2004/005955 2003-05-29 2004-04-23 サブマウントおよびそれを用いた半導体装置 Ceased WO2004107438A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-152927 2003-05-29
JP2003152927A JP2004356429A (ja) 2003-05-29 2003-05-29 サブマウントおよびそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
WO2004107438A1 true WO2004107438A1 (ja) 2004-12-09

Family

ID=33487272

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/005955 Ceased WO2004107438A1 (ja) 2003-05-29 2004-04-23 サブマウントおよびそれを用いた半導体装置

Country Status (2)

Country Link
JP (1) JP2004356429A (ja)
WO (1) WO2004107438A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101086995B1 (ko) * 2004-12-29 2011-11-29 엘지전자 주식회사 발광 소자 조립용 서브 마운트 기판 및 그의 제조 방법
JP2007250953A (ja) * 2006-03-17 2007-09-27 Toyota Central Res & Dev Lab Inc 半導体レーザー素子の実装方法
US7656915B2 (en) 2006-07-26 2010-02-02 Northrop Grumman Space & Missions Systems Corp. Microchannel cooler for high efficiency laser diode heat extraction
US20080056314A1 (en) * 2006-08-31 2008-03-06 Northrop Grumman Corporation High-power laser-diode package system
US8345720B2 (en) 2009-07-28 2013-01-01 Northrop Grumman Systems Corp. Laser diode ceramic cooler having circuitry for control and feedback of laser diode performance
US9590388B2 (en) 2011-01-11 2017-03-07 Northrop Grumman Systems Corp. Microchannel cooler for a single laser diode emitter based system
US8937976B2 (en) 2012-08-15 2015-01-20 Northrop Grumman Systems Corp. Tunable system for generating an optical pulse based on a double-pass semiconductor optical amplifier
CN105261930A (zh) * 2015-10-21 2016-01-20 宜兴市大元电子科技有限公司 一种半导体激光器微通道冷却热沉
WO2018016164A1 (ja) 2016-07-22 2018-01-25 ソニーセミコンダクタソリューションズ株式会社 素子構造体および発光装置
CN109309065B (zh) * 2017-07-27 2023-05-05 比亚迪股份有限公司 一种散热元件及其制备方法和igbt模组
WO2024203737A1 (ja) * 2023-03-30 2024-10-03 日本特殊陶業株式会社 半導体素子搭載用基板
CN120883361A (zh) * 2023-03-30 2025-10-31 日本特殊陶业株式会社 半导体元件搭载用基板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60128697A (ja) * 1983-12-15 1985-07-09 住友電気工業株式会社 半導体素子搭載用多層配線基板
JPH05326743A (ja) * 1992-05-19 1993-12-10 Sumitomo Electric Ind Ltd 半導体素子搭載用絶縁放熱基板
JPH0936274A (ja) * 1995-07-18 1997-02-07 Tokuyama Corp サブマウント
JPH10229244A (ja) * 1997-02-13 1998-08-25 Rohm Co Ltd 半導体レーザおよびその製法
JP2001332651A (ja) * 2000-05-24 2001-11-30 Kyocera Corp 電子部品搭載用基板
JP2002100826A (ja) * 2000-09-21 2002-04-05 Toshiba Corp サブマウント材
JP2002368020A (ja) * 2002-04-30 2002-12-20 Sumitomo Electric Ind Ltd サブマウントおよび半導体装置
JP2003060282A (ja) * 2001-08-20 2003-02-28 Toshiba Corp サブマウント材
JP2003198038A (ja) * 2001-12-28 2003-07-11 Sharp Corp 半導体発光装置、半導体発光装置用マウント部材および半導体発光装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60128697A (ja) * 1983-12-15 1985-07-09 住友電気工業株式会社 半導体素子搭載用多層配線基板
JPH05326743A (ja) * 1992-05-19 1993-12-10 Sumitomo Electric Ind Ltd 半導体素子搭載用絶縁放熱基板
JPH0936274A (ja) * 1995-07-18 1997-02-07 Tokuyama Corp サブマウント
JPH10229244A (ja) * 1997-02-13 1998-08-25 Rohm Co Ltd 半導体レーザおよびその製法
JP2001332651A (ja) * 2000-05-24 2001-11-30 Kyocera Corp 電子部品搭載用基板
JP2002100826A (ja) * 2000-09-21 2002-04-05 Toshiba Corp サブマウント材
JP2003060282A (ja) * 2001-08-20 2003-02-28 Toshiba Corp サブマウント材
JP2003198038A (ja) * 2001-12-28 2003-07-11 Sharp Corp 半導体発光装置、半導体発光装置用マウント部材および半導体発光装置の製造方法
JP2002368020A (ja) * 2002-04-30 2002-12-20 Sumitomo Electric Ind Ltd サブマウントおよび半導体装置

Also Published As

Publication number Publication date
JP2004356429A (ja) 2004-12-16

Similar Documents

Publication Publication Date Title
CN100459188C (zh) 发光元件安装用构件以及使用该构件的半导体装置
KR100940164B1 (ko) 서브마운트 및 반도체 장치
JP3882712B2 (ja) サブマウントおよび半導体装置
JP4228303B2 (ja) 半導体発光素子搭載部材と、それを用いた半導体発光装置
JP4979944B2 (ja) 素子接合用基板、素子接合基板及びその製造方法
JP6494802B2 (ja) 電力用半導体装置および電力用半導体装置を製造する方法
WO2004107438A1 (ja) サブマウントおよびそれを用いた半導体装置
JP2008263248A (ja) 半導体発光素子搭載部材およびその製造方法
JP2002359425A (ja) サブマウントおよび半導体装置
JP2002359427A (ja) サブマウントおよび半導体装置
JP4822155B2 (ja) サブマウント及びその製造方法
JP4363761B2 (ja) 配線基板
JP2026057806A (ja) 半導体素子搭載用基板
WO2023090196A1 (ja) 半導体デバイス及びそれに用いる酸化防止用金属材料並びに該金属材料のスパッタリングターゲット及び蒸着源

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase