WO2004098055A1 - Oszillatoranordnung und verfahren zur erzeugung eines frequenzvervielfachten ausgangssignals - Google Patents

Oszillatoranordnung und verfahren zur erzeugung eines frequenzvervielfachten ausgangssignals Download PDF

Info

Publication number
WO2004098055A1
WO2004098055A1 PCT/DE2004/000114 DE2004000114W WO2004098055A1 WO 2004098055 A1 WO2004098055 A1 WO 2004098055A1 DE 2004000114 W DE2004000114 W DE 2004000114W WO 2004098055 A1 WO2004098055 A1 WO 2004098055A1
Authority
WO
WIPO (PCT)
Prior art keywords
oscillator
voltage
output
frequency
osz
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2004/000114
Other languages
English (en)
French (fr)
Inventor
Peter Busch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Technology Solutions GmbH
Original Assignee
Fujitsu Technology Solutions GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Technology Solutions GmbH filed Critical Fujitsu Technology Solutions GmbH
Publication of WO2004098055A1 publication Critical patent/WO2004098055A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits

Definitions

  • the invention relates to an oscillator arrangement with a voltage-controlled oscillator having an oscillator output for generating a time-variable output voltage and a downstream frequency multiplier circuit.
  • the invention relates to a method for generating an output signal of a second frequency which is a multiple of a first frequency of a sawtooth-shaped or sawtooth-like input signal.
  • Control loops which, for example, should keep a variable speed of a motor constant, often use the frequency of a voltage-controlled oscillator (VCO) in the order of a few kilohertz as a reference variable for the target speed.
  • VCO voltage-controlled oscillator
  • this voltage-controlled oscillator of the "555" type which is an industry standard, is implemented with an external capacitor and an external charging resistor, the frequency can be varied by varying a control voltage.
  • this sawtooth voltage is very exact if the discharge time of the capacitor is chosen to be very small due to a very small value of an end-of-charge resistor, so that the charging time of the capacitor dominates over the charging resistor for the total period. Operating voltage tolerances have hardly any influence on the frequency.
  • FIG. 4 Such an oscillator circuit according to the prior art is shown in FIG. 4.
  • the external capacitor is labeled C ⁇ , the external charge resistor R ⁇ and the discharge resistor Rcj.
  • the control voltage which is designated V con ⁇ - ro j_, is determined via an adjustable resistor Rcontrol.
  • the independence of the frequency from operating voltage tolerances is due to the fact that the charging time essentially depends only on the the divider ratios R max and Rcontrol and the frequency-determining components C ⁇ and R ⁇ is determined.
  • PLL circuits phase locked loops
  • Such circuits consist of a voltage-controlled oscillator, a digital divider with the desired multiplication factor and a digital phase comparison circuit, which in turn controls the voltage-controlled oscillator via a suitable compensation at the output. This gives the desired multiplied frequency at the output of this voltage controlled oscillator.
  • This method is suitable for a variable Input frequency, but is relatively complex and usually requires an external capacitor, which should be avoided in the usual implementation of such a circuit in integrated circuits.
  • the object of the invention is to provide an oscillator arrangement or a method for generating a frequency-multiplied output signal, so that an oscillator can be of simple construction and nevertheless delivers a frequency-multiplied output signal at a variable frequency.
  • an oscillator arrangement of the type mentioned at the outset which is characterized in that the frequency multiplier circuit has a voltage divider with at least one tap for generating comparative voltages and at least one comparator, which is assigned to a tap, a first input of the comparator (s) is connected to a tap and the other input is connected to the oscillator output.
  • a plurality of switching thresholds in the form of comparison voltages are established by the voltage divider, which are achieved in succession by the output signal of the oscillator, so that the comparators switch over in succession and output a corresponding output signal. Staggered pulses are thus generated.
  • the oscillator arrangement is a resistive voltage divider.
  • it is advantageous to connect edge-triggered monoflops to the comparators, which form a pulse after the outputs of the comparators have switched. It is particularly favorable if the voltage divider is connected between a node of the oscillator that determines the maximum voltage of the oscillator output signal and a second node of the oscillator that determines the minimum value of the oscillator output voltage during operation.
  • FIG. 1 shows an exemplary embodiment of an oscillator arrangement according to the invention
  • FIG. 2 shows a diagram with the oscillator output voltage
  • Figure 4 shows an oscillator arrangement from the prior art.
  • an oscillator 1 is shown, as is known from the prior art (cf. FIG. 4).
  • the oscillator is connected to an operating voltage VDD.
  • the oscillator 1 a control voltage V con ro t] _ is supplied, that is, for example, picked up at an adjustable resistor R control.
  • the control voltage V con trol is supplied to the non-inverting input of a first comparator. 13
  • a second comparator 14 is also provided, the inverting input of which is supplied with a voltage V max .
  • the voltage V raax is generated by a voltage divider.
  • An oscillator output voltage V osz varies between the maximum voltage V max and the control voltage V con t ro _.
  • the outputs of the comparators 13 and 14 are connected to the reset or set input of a flip-flop 15.
  • the control terminal of a transistor 16 is connected to an output Q of the flip-flop 15 and is connected between ground and a discharge resistor R ⁇ .
  • the discharge resistor R ⁇ connects the external capacitor C ⁇ already mentioned via the transistor 16 to ground.
  • the capacitor connection simultaneously forms an oscillator output , from which the oscillator output voltage V osz can be tapped.
  • the oscillator output is also connected to the inverting input of the first comparator 13 and the non-inverting input of the comparator 14.
  • this circuit works as follows: It is assumed that the transistor 16 is initially high-resistance. In this operating state, the capacitor C ⁇ is charged via a charging resistor Rt. The rising voltage across the capacitor C ⁇ is also present at the non-inverting input of the comparator 14. When the switching threshold of the comparator 14 predetermined by V max is reached , it switches over and thus generates a set signal for the flip-flop 15. The flip-flop then jumps to a logic "1" and thus controls the transistor 16 in a conductive manner. This closes the current path between the capacitor C ⁇ and ground, so that the capacitor C ⁇ is discharged. The falling voltage across the capacitor Cj- is also present at the inverting input of the first comparator 13. If the control voltage falls below defined switching threshold, the output of the comparator 13 jumps to a logic "1" and resets the flip-flip 15. The output of the
  • a resistive voltage divider 4 with resistors Rl, R2, R3, connected in R4 and R5.
  • the voltage divider 4 is dimensioned such that it only insignificantly loads the voltages v max and d v control. If necessary, the voltages V max and V con trol must be buffered.
  • a tap is provided between the resistors, which are connected to comparators 5, 6, 7 and 8. The voltages tapped at the voltage divider 4 are each fed to the inverting input of the comparators 5, 6, 7 and 8.
  • the oscillator output voltage V ogz is fed from the oscillator output 2 to the non-inverting inputs of the comparators 5, 6, 7 and 8, respectively. Since different switching thresholds are defined by the different tapped comparison voltages at the inverting inputs of the comparators, the comparators will respond one after the other with increasing oscillator output voltage V osz and jump from "0" to "1".
  • the different switching thresholds are shown in the diagram in FIG. 3.
  • the resistors R1..R5 are dimensioned so that the times at which the next comparator switches are evenly distributed on the time axis. It is taken into account that the oscillator output voltage behaves according to an e-function. With a ner another form of the oscillator output voltage V osz , the resistors of the voltage divider 4 would also have to be dimensioned in an adapted manner.
  • the outputs of the comparators 5, 6, 7 and 8 each trigger edge-triggered monoflops 11 of a short period.
  • the period must be chosen so short that there is no overlap between the output pulses of the monoflops even at the maximum intended output frequency of the oscillator arrangement.
  • the output pulses of the monoflops 11 are combined via an OR gate 12 to form a common output signal V out , the four-fold frequency compared to the frequency of the oscillator output voltage V osz being obtained in the exemplary embodiment shown with four comparators.
  • the oscillator arrangement shown also operates at variable voltage values of the control voltage con t ROJ _ since the reference voltages generated by the voltage divider 4 are mitvariiert with this signal. This is achieved in that the voltage divider 4 is connected between the voltage V max and the control voltage V con t ro l. In principle, the oscillator arrangement works with arbitrarily short output pulses of the monoflops 11. Short output pulses only require small capacitors, which have the design of an integrated one

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

Die Erfindung betrifft eine Oszillatoranordnung mit einem einen Oszillatorausgang (2) aufweisenden spannungsgesteuerten Oszillator (1) zur Erzeugung einer zeitlich veränderlichen Ausgangsspannung (Vosz) und einer nachgeschalteten Frequenzvervielfacherschaltung (3). Sie ist dadurch gekennzeichnet, daß die Frequenzvervielfacherschaltung (3) einen Spannungsteiler (4) mit mindestens einem Abgriff aufweist zur Erzeugung von Vergleichsspannungen und mindestens einen Komparator (5, 6, 7, 8) aufweist, der oder die jeweils einem Abgriff zugeordnet sind, wobei ein erster Eingang des beziehungsweise der Komparatoren (5, 6, 7, 8) jeweils mit einem Abgriff verbunden ist und der jeweils andere Eingang mit dem Oszillatorausgang (2) verbunden ist. Ausserdem betrifft die Erfindung ein Verfahren zur Erzeugung eines Ausgangssignals (Vaus) mit einer zweiten Frequenz, die ein Vielfaches einer ersten Frequenz eines sägezahnförmigen oder sägezahnähnlichen Eingangssignals (Vosz) ist, wobei mehrere Schwellwerte festgelegt werden, die durch das Eingangssignal (Vosz) nacheinander erreicht werden und bei Erreichen eines Schwellwertes jeweils ein Ausgangsimpuls erzeugt wird.

Description

Beschreibung
Oszillatoranordnung und Verfahren zur Erzeugung eines frequenzvervielfachten Ausgangssignals
Die Erfindung betrifft eine Oszillatoranordnung mit einem einen Oszillatorausgang aufweisenden spannungsgesteuerten Oszillator zur Erzeugung einer zeitlich veränderlichen Ausgangsspannung und einer nachgeschalteten Frequenzvervielfach- erschaltung. Außerdem betrifft die Erfindung ein Verfahren zur Erzeugung eines AusgangsSignals einer zweiten Frequenz, die ein Vielfaches einer ersten Frequenz eines sägezahnförmigen oder sägezahnähnlichen Eingangssignals ist.
Regelkreise, die beispielsweise eine variabel einstellbare Drehzahl eines Motors konstant halten sollen, bedienen sich oft der Frequenz eines spannungsgesteuerten Oszillators (VCO) in der Größenordnung von ein paar Kilohertz als Führungsgrδße für die Solldrehzahl. Wird dieser spannungsgesteuerte Oszil- lator in der Art des Timers "555", der einen Industriestandard darstellt, mit einem externen Kondensator und einem externen Ladewiderstand realisiert, kann durch Variation einer Steuerspannung die Frequenz variiert werden. Diese Sägezahnspannung ist von der Frequenztoleranz her betrachtet sehr ex- akt, wenn man die Entladezeit des Kondensators durch einen sehr kleinen Wert eines Endladewiderstandes sehr klein wählt, so daß die Ladezeit des Kondensators über den Ladewiderstand bei der Gesamtperiodendauer dominiert. Betriebsspannungstoleranzen haben kaum einen Einfluß auf die Frequenz. Eine solche Oszillatorschaltung nach dem Stand der Technik ist in Figur 4 gezeigt. Der externe Kondensator ist mit C^ bezeichnet, der externe Ladewiderstand mit R^ und der Entladewiderstand mit Rcj. Die SteuerSpannung, die mit Vcon^-roj_ bezeichnet ist, wird über einen einstellbaren Widerstand Rcontrol bestimmt. Die Unabhängigkeit der Frequenz von Betriebsspannungstoleranzen kommt daher, daß die Ladezeit im wesentlichen nur von den Wi- derstandsteilerverhältnissen Rmax und Rcontrol sowie von den frequenzbestimmenden Bauteilen C^ und R^ bestimmt wird.
Oft werden zusätzliche Signale mit einer Frequenz benötigt, die ein mehrfaches der Oszillatorfrequenz sein soll. Zwar könnte von vorneherein die Frequenz des Oszillators erhöht und die anderen, niedrigeren Frequenzen durch eine Teilerschaltung erzeugt werden, jedoch besteht das Problem, daß eine Erhöhung der Frequenz des spannungsgesteuerten Oszillators schaltungstechnische Schwierigkeiten hervorruft, da der Umschaltvorgang von Entladung zu Ladung immer schneller ablaufen muß und so die parasitären Effekte wie Schaltverzόgerun- gen und überschießende Oszillatorspannung immer mehr zunehmen.
Aus dem Stand der Technik ist es bekannt, zur Erzeugung eines frequenzvervielfachten Signals mit den Ausgangsimpulsen des Oszillators ein Monoflop mit der halben Länge der Eingangsfrequenz-Periodendauer zu triggern und dann sowohl mit der positiven als auch mit der negativen Flanke dieses Monoflops ein weiteres Monoflop zu triggern, das eine entsprechend kürzere Periodendauer aufweist. Dadurch erhält man eine Frequenzverdopplung. Allerdings eignet sich dieses Verfahren wegen der festgelegten Periodendauer der Monoflops nicht für ein Signal mit variabler Frequenz, wie es durch einen spannungsgesteuerten Oszillator erzeugt wird.
Daher werden häufig sogenannte PLL-Schaltkreise (phase locked loop) eingesetzt, durch die ebenfalls eine Frequenzvervielfa~ chung erreicht werden kann. Solche Schaltungen bestehen aus einem spannungsgesteuerten Oszillator, einem digitalen Teiler mit dem gewünschten Faktor der Vervielfachung und einer digitalen Phasenvergleichsschaltung, die über eine geeignete Kompensation am Ausgang wiederum den spannungsgesteuerten Oszil- lator steuert. Dadurch erhält man am Ausgang dieses spannungsgesteuerten Oszillators die gewünschte vervielfachte Frequenz. Dieses Verfahren eignet sich zwar für eine variable Eingangsfrequenz, ist aber relativ aufwendig und benötigt meist einen externen Kondensator, was bei der üblichen Realisierung solcher Schaltung in integrierten Schaltkreisen vermieden werden soll.
Die Aufgabe der Erfindung besteht darin, eine Oszillatoranordnung beziehungsweise ein Verfahren zur Erzeugung eines frequenzvervielfachten Ausgangssignals anzugeben, so daß ein Oszillator einfach aufgebaut sein kann und trotzdem bei vari- abier Frequenz ein frequenzvervielfachtes Ausgangssignal liefert.
Diese Aufgabe wird durch eine Oszillatoranordnung der eingangs genannten Art gelöst, die dadurch gekennzeichnet ist, daß die Frequenzvervielfacherschaltung einen Spannungsteiler mit mindestens einem Abgriff aufweist zur Erzeugung von Vergleichsspannungen und mindestens einen Komparator aufweist, der oder die jeweils einem Abgriff zugeordnet sind, wobei ein erster Eingang des beziehungsweise der Komparatoren jeweils mit einem Abgriff verbunden ist und der jeweils andere Eingang mit dem Oszillatorausgang verbunden ist.
Durch die erfindungsgemäße Zusatzbeschaltung werden durch den Spannungsteiler mehrere Schaltschwellen in Form von Vergleichsspanungen festgelegt, die durch das Ausgangssignal des Oszillators nacheinander erreicht werden, so daß die Komparatoren nacheinander umschalten und ein entsprechendes Aus- gangssignal ausgeben. Somit werden zeitlich versetzte Impulse erzeugt .
In einer vorteilhaften Ausgestaltung der erfindungsgemäßen Oszillatoranordnung handelt es sich um einen resistiven Spannungsteiler. Zudem ist vorteilhaft, den Komparatoren flanken- getriggerte Monoflops nachzuschalten, die nach dem Umspringen der Ausgänge der Komparatoren einen Impuls formen. Besonders günstig ist es, wenn der Spannungsteiler zwischen einen Knoten des Oszillators geschaltet ist, der die maximale Spannung des Oszillatorausgangssignals bestimmt und einen zweiten Knoten des Oszillators, der im Betrieb den Minimal- wert der Oszillatorausgangsspannung bestimmt.
Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Die Erfindung wird nachfolgend anhand eines Ausführungsbeispieles näher erläutert. Es zeigen:
Figur 1 ein Ausfuhrungsbeispiel einer erfindungsgemäßen Oszillatoranordnung,
Figur 2 ein Diagramm mit der Oszillatorausgangsspannung,
Figur 3 ein zweites Diagramm mit der Oszillatorausgangsspannung und dem Ausgangssignal der Frequenzver- Vielfacherschaltung und
Figur 4 eine Oszillatoranordnung aus dem Stand der Technik.
Im oberen Teil der Figur 1 ist ein Oszillator 1 dargestellt, wie er aus dem Stand der Technik bekannt ist (vgl. Figur 4) . Der Oszillator ist an eine Betriebsspannung VDD angeschlossen. Dem Oszillator 1 wird eine Steuerspannung Vcontro]_ zugeführt, die beispielsweise an einem einstellbaren Widerstand Rcontrol abgegriffen wird. Die Steuerspannung Vcontrol wird dem nicht-invertierenden Eingang eines ersten Komparators 13 zugeführt. Zudem ist ein zweiter Komparator 14 vorgesehen!, dessen invertierendem Eingang eine Spannung Vmax zugeführt wird. Die Spannung Vraax wird durch einen Spannungsteiler erzeugt. Eine Oszillatorausgangsspannung Vosz variiert zwischen der maximalen Spannung Vmax und der Steuerspannung Vcontro_ . Die Ausgänge der Komparatoren 13 und 14 sind mit dem Reset- beziehungsweise Set-Eingang eines Flipflops 15 verbunden. Mit einem Ausgang Q des Flipflops 15 ist der Steueranschluß eines Transistors 16 verbunden, der zwischen Masse und einem Entla- dewiderstand R^ geschaltet ist. Der Entladewiderstand R^ verbindet den bereits erwähnten externen Kondensator C^ über den Transistor 16 mit Masse. Der Kondensatoranschluß bildet gleichzeitig einen Oszillatorausgang, an dem die Oszillatorausgangsspannung Vosz abgreifbar ist. Der Oszillatorausgang ist zudem mit dem invertierenden Eingang des ersten Komparators 13 und dem nicht-invertierenden Eingang des Komparators 14 verbunden.
Im Betrieb funktioniert diese Schaltung wie folgt : Es wird angenommen, daß der Transistor 16 zunächst hochohmig ist. In diesem Betriebszustand wird der Kondensator C^ über einen Ladewiderstand Rt geladen. Die steigende Spannung am Kondensator C^ liegt auch am nicht-invertierenden Eingang des Komparators 14 an. Bei Erreichen der durch Vmax vorgegebenen Schaltschwelle des Komparators 14 schaltet dieser um und erzeugt somit ein Set-Signal für das Flipflop 15. Daraufhin springt der Ausgang des Flipflops auf eine logische "1" und steuert damit den Transistor 16 leitend. Dadurch schließt sich der Strompfad zwischen dem Kondensator C^ und Masse, so daß der Kondensator C^ entladen wird. Die sinkende Spannung am Kondensator C-j- liegt auch am invertierenden Eingang des ersten Komparators 13 an. Bei Unterschreiten der durch die Steuerspannung
Figure imgf000007_0001
definierten Schaltschwelle springt der Ausgang des Komparators 13 auf eine logische "1" und setzt das Flipflip 15 zurück. Somit springt der Ausgang des
Flipflops 15 auf eine logische "0" und der Transistor 16 sperrt, so daß der Entladevorgang des Kondensators C^ abgebrochen wird und der Vorgang von neuem beginnt. Die Oszillatorausgangsspannung Vosz am Oszillatorausgang 2 variiert daher immer zwischen den Spannungen Vmax und der Steuerspannung Vcontro]_, da diese die Schaltschwellen der Komparatoren 13 und 14 definieren. Die erzeugte Oszillatorausgangsspannung Vosz ist in der Figur 2 dargestellt. Daraus ist zu erkennen, daß der auftretende maximale Wert der Oszillatorausgangsspannung Vosz durch die Spannung Vrrιax bestimmt wird. Der minimal auftretende Wert wird durch die Steuerspannung Vcontrol bestimmt, wobei diese Spannung im Gegensatz zur maximalen Spannung Vmax variabel ist und von der eingestellten Frequenz abhängt.
Zwischen Knoten 9 und 10 des Oszillators 1, wobei am Knoten 9 die maximale Spannung Vmax und am Knoten 10 die Steuerspannung Vcontro]_ anliegt, ist ein resistiver Spannungsteiler 4 mit Widerständen Rl, R2, R3 , R4 und R5 geschaltet. Der Spannungsteiler 4 ist so dimensioniert, daß er die Spannungen vmax und vcontrol nur unwesentlich belastet . Gegebenenfalls müssen die Spannungen Vmax und Vcontrol zwischengepuffert werden. Zwischen den Widerständen ist jeweils ein Abgriff vorgesehen, die mit Komparatoren 5, 6, 7 und 8 verbunden sind. Die an dem Spannungsteiler 4 abgegriffenen Spannungen werden dabei jeweils auf den invertierenden Eingang der Komparatoren 5, 6, 7 und 8 geführt.
Die Oszillatorausgangsspannung Vogz ist vom Oszillatorausgang 2 jeweils auf die nicht-invertierenden Eingänge der Kompara- toren 5, 6, 7 und 8 geführt. Da durch die unterschiedlichen abgegriffenen Vergleichsspannungen an den invertierenden Eingängen der Komparatoren unterschiedliche Schaltschwellen definiert sind, werden die Komparatoren bei ansteigender Oszillatorausgangsspannung Vosz nacheinander ansprechen und von "0" nach "1" springen.
Die unterschiedlichen Schaltschwellen sind in dem Diagramm von Figur 3 dargestellt. Die Widerstände R1..R5 sind so dimensioniert, daß die Zeitpunkte, an denen jeweils der nächste Komparator schaltet, auf der Zeitachse gleichmäßig verteilt sind. Dabei ist berücksichtigt, daß sich die Oszillatorausgangsspannung entsprechend einer e-Funktion verhält. Bei ei- ner anderen Form der Oszillatorausgangsspannung Vosz müßten auch die Widerstände des Spannungsteilers 4 in angepaßter Weise dimensioniert werden.
Die Ausgänge der Komparatoren 5, 6, 7 und 8 steuern jeweils flankengetriggerte Monoflops 11 kurzer Periodendauer an. Die Periodendauer muß so kurz gewählt werden, daß sich auch bei der maximal vorgesehenen Ausgangsfrequenz der Oszillatoranordnung keine Überlappungen zwischen den Ausgangsimpulsen der Monoflops ergeben. Die Ausgangsimpulse der Monoflops 11 werden über ein Oder-Gatter 12 zu einem gemeinsamen Ausgangssignal Vaus zusammengefaßt, wobei sich in dem gezeigten Ausführungsbeispiel mit vier Komparatoren die vierfache Frequenz gegenüber der Frequenz der Oszillatorausgangsspannung Vosz ergibt .
Die gezeigte Oszillatoranordnung arbeitet auch bei variablen Spannungswerten der SteuerSpannung controJ_, da die von dem Spannungsteiler 4 erzeugten Vergleichsspannungen mit diesem Signal mitvariiert werden. Dies wird eben dadurch erreicht, daß der Spannungsteiler 4 zwischen die Spannung Vmax und die SteuerSpannung Vcontrol geschaltet ist. Die Oszillatoranordnung arbeitet prinzipiell bei beliebig kurzen Ausgangsimpulsen der Monoflops 11. Kurze Ausgangsimpulse bedingen auch nur kleine Kondensatoren, die in dem Design eines integrierten
Schaltkreises vorgesehen werden können. Der Aufwand ist dabei wesentlich geringer als bei einer PLL-Schaltung aus dem Stand der Technik. Bezugszeichenliste
1 Oszillator
2 Oszillatorausgang
3 Frequenzvervielfacherschaltung
4 Spannungsteiler
5, 6, 7, 8 Komparatoren
9 erster Knoten
10 zweiter Knoten
11 Monoflops
12 Oder-Gatter
13 erster Komparator
14 zweiter Komparator
15 Flipflop
16 Transistor
VDD Betriebsspannung
^ma maximale Spannung vcontrol SteuerSpannung vosz Oszillatorausgangsspannung vaus AusgangsSpannung
*d Entladewiderstand
Rt Ladewiderstand
Rl... R5 Widerstände des Spannungsteilers 4
Ct Kondensator

Claims

Patentansprüche
1. Oszillatoranordnung mit einem einen Oszillatorausgang (2) aufweisenden spannungs- gesteuerten Oszillator (1) zur Erzeugung einer zeitlich veränderlichen AusgangsSpannung (Vosz) und einer nachgeschalteten Frequenzvervielfacherschaltung (3), d a d u r c h g e k e n n z e i c h n e t, daß die Frequenzvervielfacherschaltung (3) - einen Spannungsteiler (4) mit mindestens einem Abgriff aufweist zur Erzeugung von Vergleichsspannungen und - mindestens einen Komparator (5, 6, 7, 8) aufweist, der o- der die jeweils einem Abgriff zugeordnet sind, wobei ein erster Eingang des beziehungsweise der Komparatoren (5, 6, 7, 8) jeweils mit einem Abgriff verbunden ist und der jeweils andere Eingang mit dem Oszillatorausgang (2) verbunden ist.
2. Oszillatoranordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß die Spannung über dem Spannungsteiler (4) der Differenz zwischen der maximalen (Vmax) und der minimalen (Vcontrol) i-n der Oszillatorausgangsspannung (Vosz) auftretende Spannung entspricht .
3. Oszillatoranordnung nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, daß der Spannungsteiler (4) einerseits mit einem ersten Knoten (9) des Oszillators (1) verbunden ist, der im Betrieb den ma- ximalen Wert (Vmax) der Oszillatorausgangsspannung (Vosz) bestimmt und andererseits mit einem zweiten Knoten (10) des Oszillators (1) verbunden ist, der im Betrieb den minimalen Wert
Figure imgf000011_0001
der OszillatorausgangsSpannung (vosz) bestimmt .
4. Oszillatoranordnung nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t, daß der Spannungsteiler (4) ein resistiver Spannungsteiler ist.
5. Oszillatoranordnung nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t, daß die Widerstände (R1..R5) des resistiven Spannungsteilers (4) derart dimensioniert sind, daß sich in Verbindung mit einer vorbestimmten Kurvenform der Oszillatorausgangsspannung
(Vosz) zeitlich äquidistante Schaltschwellen der Komparatoren
(5, 6, 7, 8) ergeben.
6. Oszillatoranordnung nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t, daß den Komparatoren (5, 6, 7, 8) Monoflops (11) nachgeschaltet sind.
7. Oszillatoranordnung nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t, daß die Ausgänge der Monoflops (11) mit einer Oder-Verknüpfung (12) verbunden sind.
8. Verfahren zur Erzeugung eines AusgangsSignals (Vaus) mit einer zweiten Frequenz, die ein Vielfaches einer ersten Frequenz eines sägezahnförmigen oder sägezahnähnlichen Eingangs- Signals (Vosz) ist, d a d u r c h g e k e n n z e i c h n e t, daß mehrere Schwellwerte festgelegt werden, die durch das Ein- gangssignal (Vosz) nacheinander erreicht werden und bei Erreichen eines Schwellwertes jeweils ein Ausgangsimpuls erzeugt wird.
PCT/DE2004/000114 2003-04-30 2004-01-26 Oszillatoranordnung und verfahren zur erzeugung eines frequenzvervielfachten ausgangssignals Ceased WO2004098055A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2003119556 DE10319556B3 (de) 2003-04-30 2003-04-30 Oszillatoranordnung und Verfahren zur Erzeugung eines frequenzvervielfachten Ausgangssignals
DE10319556.4 2003-04-30

Publications (1)

Publication Number Publication Date
WO2004098055A1 true WO2004098055A1 (de) 2004-11-11

Family

ID=33039166

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2004/000114 Ceased WO2004098055A1 (de) 2003-04-30 2004-01-26 Oszillatoranordnung und verfahren zur erzeugung eines frequenzvervielfachten ausgangssignals

Country Status (2)

Country Link
DE (1) DE10319556B3 (de)
WO (1) WO2004098055A1 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2105874A1 (de) * 1971-01-30 1972-08-17 Licentia Gmbh Einrichtung zur Vervielfachung einer Impulsfolgefrequenz
US3743946A (en) * 1971-06-11 1973-07-03 Halliburton Co Variable frequency multiplier and phase shifter
US4063070A (en) * 1976-04-01 1977-12-13 International Business Machines Corporation Wideband frequency multiplier particularly adapted for use in badge readers and the like
US4407588A (en) * 1980-08-20 1983-10-04 Omron Tateisi Electronics Co. Electronic oscillation counting timer
US5565819A (en) * 1995-07-11 1996-10-15 Microchip Technology Incorporated Accurate RC oscillator having modified threshold voltages
US5592128A (en) * 1995-03-30 1997-01-07 Micro Linear Corporation Oscillator for generating a varying amplitude feed forward PFC modulation ramp
US5670915A (en) * 1996-05-24 1997-09-23 Microchip Technology Incorporated Accurate RC oscillator having peak - to - peak voltage control

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4590444A (en) * 1984-10-11 1986-05-20 National Semiconductor Corporation Voltage controlled RC oscillator circuit
DE19822373C2 (de) * 1998-02-20 2001-05-31 Ind Technology Res Inst Hsinch Frequenzvervielfachungsschaltung und -verfahren

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2105874A1 (de) * 1971-01-30 1972-08-17 Licentia Gmbh Einrichtung zur Vervielfachung einer Impulsfolgefrequenz
US3743946A (en) * 1971-06-11 1973-07-03 Halliburton Co Variable frequency multiplier and phase shifter
US4063070A (en) * 1976-04-01 1977-12-13 International Business Machines Corporation Wideband frequency multiplier particularly adapted for use in badge readers and the like
US4407588A (en) * 1980-08-20 1983-10-04 Omron Tateisi Electronics Co. Electronic oscillation counting timer
US5592128A (en) * 1995-03-30 1997-01-07 Micro Linear Corporation Oscillator for generating a varying amplitude feed forward PFC modulation ramp
US5565819A (en) * 1995-07-11 1996-10-15 Microchip Technology Incorporated Accurate RC oscillator having modified threshold voltages
US5670915A (en) * 1996-05-24 1997-09-23 Microchip Technology Incorporated Accurate RC oscillator having peak - to - peak voltage control

Also Published As

Publication number Publication date
DE10319556B3 (de) 2004-10-28

Similar Documents

Publication Publication Date Title
DE3232155C2 (de) Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem Eingangssignal und einem Ausgangssignal
DE19529641C2 (de) Phasenregelkreis mit einer reduzierten Synchronisations-Übertragungsperiode
EP0135121B1 (de) Schaltungsanordnung zum Erzeugen von Rechtecksignalen
DE2744432A1 (de) Phasen- oder frequenzsteuerkreis im rueckkopplungskreis des oszillators eines fernseh-kanalwaehlers o.dgl.
DE2856211A1 (de) Digitale phasenregelschaltung mit einer hilfsschaltung
DE2848490B2 (de) Programmierbare Frequenzteilerschaltung
DE60309772T2 (de) Analoge Implementierung von Spreizspektrumfrequenzmodulation in einem programmierbaren Phasenregelkreis
DE69300291T2 (de) Frequenzregelschleife.
DE3022746A1 (de) Digitale phasenkomparatorschaltung
DE2809633A1 (de) Gesteuerter erzeuger von perioden- signalbildern
EP4181628A1 (de) Hf-system für eine hochfrequenzlampe
WO2004004125A1 (de) Digital gesteuerter oszillator
DE60108908T2 (de) Frequenzteiler für gebrochenzahlige frequenzteilerverhältnisse
DE10319899B4 (de) Verfahren und Frequenzvergleichseinrichtung zum Erzeugen eines Kontrollsignals, das eine Frequenzabweichung anzeigt
DE3135752A1 (de) Phasenschieber
DE2249082A1 (de) Dreieckspannungsgenerator
DE3033867C2 (de) Impulsfrequenzvervielfacher
DE10319556B3 (de) Oszillatoranordnung und Verfahren zur Erzeugung eines frequenzvervielfachten Ausgangssignals
DE2448533A1 (de) Schaltungsanordnung fuer einen phasendiskriminator mit unbegrenztem fangbereich
DE102011080110B4 (de) Verfahren zum Erzeugen eines Taktsignals
DE3403637A1 (de) Verfahren und verzoegerungseinheit zur erzeugung eines verzoegerten ausgangssignals
DE3246291C2 (de) PLL-Schaltungsanordnung
WO2005078935A1 (de) Digitaler phasenregelkreis mit schnellem einschwingverhalten
DE10028069A1 (de) Verfahren zur Erzeugung einer Frequenz mittels PLL-Schaltung
DE2548762A1 (de) Schaltung zur erzeugung von gleichspannungen aus impulsen

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase