WO2004082064A1 - インピーダンス整合回路とそれを用いた半導体素子及び無線通信装置 - Google Patents

インピーダンス整合回路とそれを用いた半導体素子及び無線通信装置 Download PDF

Info

Publication number
WO2004082064A1
WO2004082064A1 PCT/JP2004/002751 JP2004002751W WO2004082064A1 WO 2004082064 A1 WO2004082064 A1 WO 2004082064A1 JP 2004002751 W JP2004002751 W JP 2004002751W WO 2004082064 A1 WO2004082064 A1 WO 2004082064A1
Authority
WO
WIPO (PCT)
Prior art keywords
line
impedance matching
impedance
matching circuit
signal
Prior art date
Application number
PCT/JP2004/002751
Other languages
English (en)
French (fr)
Inventor
Keiji Yoshida
Haruichi Kanaya
Tadaaki Tsuchiya
Original Assignee
Japan Science And Technology Agency
Logic Research Co., Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science And Technology Agency, Logic Research Co., Ltd filed Critical Japan Science And Technology Agency
Priority to EP04717297A priority Critical patent/EP1603186A4/en
Priority to KR1020057016879A priority patent/KR100656256B1/ko
Priority to CN2004800064008A priority patent/CN1759500B/zh
Priority to US10/548,758 priority patent/US7498897B2/en
Publication of WO2004082064A1 publication Critical patent/WO2004082064A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks

Definitions

  • the present invention relates to an impedance matching circuit capable of outputting an input signal with a set bandwidth, a semiconductor element and a wireless communication device using the same, and particularly to a wireless signal such as an ultrashort wave or a microwave.
  • the present invention relates to an impedance matching circuit, a semiconductor element using the same, and a wireless communication device that can transmit the same. Background art
  • a SAW (surface acoustic wave) filter is used in a transmission / reception circuit of mobile communication such as a mobile phone or a wireless LAN.
  • the SAW filter maximizes the power of the transmitted signal by matching the input and output impedance of an amplifier such as an LNA (low noise amplifier) and PA (power amplifier) with a predetermined characteristic impedance (for example, 50 [ ⁇ ]).
  • the noise of the received signal can be set to a minimum, and a predetermined bandwidth can be set.
  • AS ICs application-specific integrated circuits
  • RF radio frequency
  • DSP digital signal processing circuit
  • an impedance matching circuit 60 which is constituted by a lumped constant element in which a plurality of spiral inductors 62, 62,.
  • MM IC Monolithic Microwave Integrated Circuit
  • the impedance matching circuit 60 since the occupied area needs to be about 0.5 [mm 2 ]), the impedance matching circuit 60 must be configured on the AS IC as it is.
  • the function of the impedance matching circuit 60 is only impedance matching (that is, it does not function as a filter), there is a disadvantage that the bandwidth cannot be set.
  • the present invention provides an impedance matching circuit and an impedance matching circuit that can set a predetermined bandwidth while reducing the occupied area, thereby enabling it to be configured on a semiconductor element. It is an object of the present invention to provide a semiconductor device and a wireless communication device that have been used. Disclosure of the invention
  • the present invention according to claim 1 has a distributed constant line formed on a dielectric substrate (20), and receives input signals (SI1, SI2).
  • the distributed constant line includes a load (e.g.
  • the reactance compensation distributed constant line compensates for the reactance of the load, and constitutes a 1/4 wavelength distributed constant line and an impedance inverting circuit according to the magnitude of the load impedance.
  • the impedance-inverted distributed constant line matches the complemented ⁇ impedance of the load and outputs an input signal with a set bandwidth, so that the band can be adjusted.
  • the impedance matching circuit according to the present invention includes only the reactance compensation distributed constant line, the 1/4 wavelength distributed constant line, and the impedance inverting circuit, the occupied area can be reduced.
  • the present invention according to claim 2 includes the reactance compensation distributed constant line (31, 41), the 1/4 wavelength distributed constant line (32, 42), and
  • the impedance-inverted distributed constant lines (33, 43) are respectively a ground conductor (22) formed on one surface (2 OF) of the dielectric substrate (20) and one of the dielectric substrates (20).
  • a predetermined interval for example, G
  • the reactance compensation distributed constant line, the ⁇ wavelength distributed constant line, and the impedance inversion distributed constant line each include a ground formed on one surface of the dielectric substrate. It is composed of a conductor and a signal line formed on one surface of the dielectric substrate and interposed at a predetermined interval between the conductor and the ground conductor, that is, a coplanar line.
  • the signal line and the ground conductor are formed on the front and back of the dielectric substrate respectively, it is necessary to change the thickness of the dielectric substrate according to the characteristic impedance.
  • the characteristic impedance of the four-wavelength distribution constant line can be easily changed according to the bandwidth, and the manufacturing cost of the impedance matching circuit can be reduced.
  • the present invention according to claim 3 provides a signal line (2 1) of the reactance fine distributed parameter line (3 1, 41). ) And the signal line (2 1) of the 1/4 wavelength distribution constant line (32, 42), at least the signal line (2 1) of the 1 Z4 wavelength distribution constant line (32, 42). Is meandering
  • the impedance matching circuit according to claim 2 (7a, 7b, 7c, 7d).
  • the signal line of the reactance compensation distributed constant line and the signal line of the quarter wavelength distributed constant line at least the signal line of the quarter wavelength distributed constant line is meandering. Therefore, even if the impedance matching circuit is configured with a coplanar line, in which a signal line and a ground conductor are formed on one surface of the dielectric substrate, the area occupied by the ground conductor adjacent to the signal line is small. The impedance matching circuit can be further reduced in size.
  • the present invention according to claim 4 is to provide a ground layer that is electrically connected to the ground conductor (22) on the other surface (20B) of the dielectric substrate (20).
  • the other surface of the dielectric substrate since the other surface of the dielectric substrate has the ground layer that is electrically connected to the ground conductor, loss of an input signal can be reduced. The efficiency of dance matching can be improved.
  • the present invention according to claim 5 is characterized in that the dielectric substrate (20) comprises a plurality of stacked dielectric layers (20a, 20b, 20c, 20 d), and among the plurality of dielectric layers (20a, 20b, 20c, 20d), at least two of the dielectric layers (eg, 20d, 20e) are ground conductors.
  • the signal lines (2 1) are provided with interlayer conduction means (5 1, 52) for conducting between the layers (2 1D, 21 E) and between the ground conductor layers (22 D, 22 E).
  • the present invention according to claim 6 is characterized in that the dielectric substrate (20) includes a plurality of stacked dielectric layers (20a, 20b, 20c, 2 0 d And at least two of the plurality of dielectric layers (20a, 20b, 20c, 20d) are ground conductor layers. (22D, 22E) and a signal layer (21D, 21E) interposed at predetermined intervals between the ground conductor layer (22D, 22E), and the signal layer (21D, 21E) and the ground conductor layer (22D, 22E) are connected to each other, and an interlayer conductive line (51, 52) is provided.
  • the signal line (21) The signal layer (21D, 2IE) conducted by the interlayer conductive line (51), and the ground conductor (22) is connected to the ground conductor layer (52) conducted by the interlayer conductive line (52). 22D, 22E) in the impedance matching circuit (7a, 7b, 7c, 7d) according to claim 2.
  • the signal line is a plurality of signal layers which are conducted by the interlayer conduction means or the interlayer conduction line
  • the ground conductor is conducted by the interlayer conduction means or the interlayer conduction line. Therefore, even when the dielectric substrate is composed of a plurality of stacked dielectric layers, the signal layer and the ground conductor layer of each dielectric layer are superimposed on the dielectric substrate.
  • the thickness can be increased, and the loss of the input signal can be reduced. For example, even if the thickness of the signal layer and the ground conductor layer is limited due to the design rule of the semiconductor manufacturing process, the thickness can be increased without any problem and the signal loss can be reduced. .
  • the distributed constant line is connected to the impedance inversion distributed constant line (33, 43), and the 1 Z4 wavelength ( ⁇ / 4) with at least one resonant circuit (91 a, 91 b, ⁇ ' ⁇ , 91 n-l, or 93 a, 93 b, ⁇ , 93 n-1) And an impedance inverting circuit (92 a, 92 b,..., 92 ⁇ , or 95) corresponding to the K and Y inverters adjacent to each other via the resonance circuit. a, 95 b,... ⁇ 95 ⁇ ), and further comprising a narrow band-pass distributed constant line (90 a, 90 b).
  • the impedance matching circuit since the impedance matching circuit includes the narrow-band pass distribution constant line, it can function as a bandpass filter having high power characteristics. This allows high frequencies, even in narrow bandwidths Selectivity can be realized.
  • the line length of the resonance circuit formed by the narrow band pass distributed constant line is 1/4 wavelength, and the line length becomes half as compared with the half wavelength. It is possible to prevent an increase in the size of the impedance matching circuit.
  • the present invention according to claim 8 is a semiconductor device comprising the impedance matching circuit (7a, 7b, 7c, 7d) according to claim 1. 2)
  • the semiconductor element includes the miniaturized impedance matching circuit, so that the impedance matching circuit can be formed on the semiconductor element without occupying a large area. Can be.
  • SoC System On a Ci
  • the present invention according to claim 9 includes the semiconductor element (2) according to claim 8 and an antenna (3) connected to the semiconductor element (2).
  • the wireless communication device (1) provided.
  • the wireless communication device since the wireless communication device includes the semiconductor element having the miniaturized impedance matching circuit, components necessary for configuring the wireless communication device are previously determined. Since the wireless communication device can be formed on a semiconductor element, the size of the wireless communication device can be reduced, and the manufacturing cost can be reduced.
  • FIG. 1 is a block diagram showing an example of a wireless communication device to which the present invention is applied.
  • FIG. 2 is a perspective view (partly in section) showing an example of a structure of a coplanar line constituting an impedance matching circuit. The figure shows the transmission line around the impedance matching circuit connected to the input terminal of the loudspeaker.
  • A is a top view of the transmission line (partially omitted).
  • B is the transmission line.
  • (C) is an equivalent circuit using K-impeller.
  • Fig. 4 is an explanatory diagram of a filter composed of K-imper. Circuit diagram of the filter, (b) is the voltage amplitude of the signal transmitted through the filter, (C) is the equivalent circuit of the filter, and Fig.
  • FIG. 5 is the characteristic of the impedance matching circuit connected to the input terminal of the open-ended noise amplifier.
  • A is a circuit diagram of an impedance matching circuit
  • (b) is a voltage amplitude of a signal transmitted through the impedance matching circuit
  • (c) is an equivalent circuit of the impedance matching circuit
  • Fig. 6 is an explanatory diagram of the transmission line around the impedance matching circuit connected to the output terminal of the oral noise amplifier.
  • (A) is the transmission line (partially omitted).
  • Top view (b) is the transmission line equivalent.
  • Circuit (c) is an equivalent circuit using J-impeller, Fig.
  • FIG. 7 is an explanatory diagram of the filter composed of J-impeller, (a) is the circuit diagram of the filter, (b) is the filter Voltage amplitude of signal to be transmitted, (c) Fig. 8 is an explanatory diagram of the characteristic impedance and line length of the impedance matching circuit connected to the output terminal of the noise amplifier, (a) is a circuit diagram of the impedance matching circuit, and (b) is the impedance diagram. The voltage amplitude of the signal transmitted through the matching circuit, (c) is the equivalent circuit of the impedance matching circuit, and Fig. 9 is the top view (partially omitted) of the transmission line of the impedance matching circuit when the width of the transmission line is reduced. Fig.
  • FIG. 10 is a schematic diagram of an impedance matching circuit shown as an equivalent circuit using a K impeller.
  • A is a transmission line formed in a meander shape
  • (b) is a transmission line.
  • C when the width of the ground conductor is reduced, (d) when the adjacent ground conductor is removed, and (e) when the transmission line is within the distance of the ground conductor.
  • Fig. 11 shows that the impedance (A) when the silicon substrate is formed on the back surface of the dielectric substrate, (b) when the ground layer is formed on the back surface of the dielectric substrate, and FIG. The figure is a cross-sectional view (partially omitted) of the impedance matching circuit when the thickness of the transmission line is increased.
  • Fig. 13 is the impedance matching circuit when the thickness is increased by the stacked dielectric layers.
  • Fig. 14 is a top view of the transmission line of the impedance matching circuit of the miniaturized impedance matching transmission line, (a) when the fourth metal layer is formed.
  • (B) is a diagram showing the calculation result of the S parameter of the impedance matching circuit shown in FIG. 14 when the fourth metal layer and the fifth metal layer are connected by vias.
  • Fig. 16 shows a multi-stage configuration by alternately connecting the mber and the 14-wavelength resonance circuit.
  • FIG. 17 is a conventional impedance matching circuit composed of lumped element elements. It is a figure showing a dance matching circuit.
  • FIG. 1 is a block diagram showing an example of a wireless communication device 1 to which the present invention is applied.
  • the wireless communication device 1 includes a semiconductor element 2 and an antenna 3 such as a whip antenna.
  • the semiconductor element 2 is connected to a transmitting means (not shown) such as a keypad microphone via a DSP (Digital Signal Processor) (not shown) and a receiving means (display, speed, etc.) (Not shown) is connected.
  • a transmitting means such as a keypad microphone via a DSP (Digital Signal Processor) (not shown)
  • a receiving means display, speed, etc.
  • wireless communication device 1 examples include mobile communication means such as a mobile phone, a PHS, and a PDA (Personal Digital Assistant). Also, a communication function adding unit that adds a mobile communication function to a PC (personal computer), such as a wireless LAN card or a wireless LAN port, may be used. Further, a fixed telephone may be used as long as wireless communication is possible. For example, a cordless telephone is also included in the wireless communication device 1. Further, the antenna 3 is not particularly limited to the whip antenna, and may be, for example, a plate-shaped inverted-F antenna used as a built-in antenna for reception only, or a slot antenna formed on the semiconductor element 2.
  • the semiconductor element 2 has an RF (radio frequency) circuit (within a broken-line frame) 2a to which the antenna 3 is connected, an AZD conversion circuit (within a broken-line frame) 2b, and a digital signal processing circuit (within a broken-line frame) 2c. And constitutes an AS IC (Application Specific Integrated Circuit).
  • RF circuit 2a, A / D conversion circuit 2b, and digital signal processing circuit 2c are composed of, for example, CMOS (complementary metal oxide semiconductor).
  • the circuit constituting the semiconductor element 2 is not limited to the circuits 2a, 2 and 2c described above, and various circuits such as DSP can be constituted.
  • the present invention is not limited to the CMOS, but includes, for example, a BiCMOS, a bipolar transistor, and a GaAs FET (gallium arsenide field effect transistor) in which bipolar and CMOS are mixed. May be.
  • CMOS complementary metal-oxide-semiconductor
  • GaAs FET gallium arsenide field effect transistor
  • RF circuit 2a consists of power amplifier (PA) 5, low noise amplifier (LNA) 6, impedance matching circuit (IMC) 7a, 7b, 7c, 7d, voltage controlled oscillator (not shown), etc. It has a phase-locked loop (PLL) 9, phase shifters 10a and 10b, mixers 11a, lib, 11c, 11d, and switches (SW) 12.
  • PLL phase-locked loop
  • the impedance matching circuits 7a, 7b, 7c, and 7d are simply referred to as the impedance matching circuit 7, unless it is particularly necessary to distinguish them.
  • the AZD conversion circuit 2b is a single pass filter (LPF) 13a, 13b, 13c, 13d, a variable gain amplifier (VGA) 14a, 14b, and an AD comparator (AD C) 15a, 15b, and DA converter (DAC) 16a, 16b.
  • the digital signal processing circuit 2c has a digital demodulator 17 and a digital modulator 18 and the like.
  • the digital signal processing circuit 2c can freely input an input signal (input signal) SI1, which will be described later, and the RF circuit 2a can output an output signal SO1 having a carrier frequency such as an ultrashort wave or a microwave. Can be freely output.
  • the digital signal processing circuit 2c is connected to the RF circuit 2a via the AZD conversion circuit 2b to form a transmission path for the input signal SI1 and the output signal SO1.
  • the digital modulator 18 is connected to mixers llc and lid via DA converters 16a and 16d and open-path filters 13c and 13d. Further, the phase shift locked loop 9 is similarly connected to the mixers 11c and 11d via the phase shifter 10b. Further, the mixers 11 c and 11 d are connected to the antenna 3 via the impedance matching circuit ⁇ c, the power amplifier 5, the impedance matching circuit 7 d, and the switch 12.
  • the RF circuit 2a is free to input an input signal (input signal) SI2 whose carrier frequency is a microwave or a microwave, and the digital signal processing circuit 2c is an output signal described later. SO 2 can be output freely.
  • Circuit 2 & is connected to the digital signal processing circuit 2 c via the AZD conversion circuit 2 b and forms a transmission path for the input signal SI 2 and the output signal S 02 in the same manner as described above.
  • the switch 12 connected to the antenna 3 is connected to the mixer 11a and lib via the impedance matching circuit 7a, the mouth noise amplifier 6, and the impedance matching circuit 7b. Have been.
  • the phase shift lock loop 9 is similarly connected to mixers 11a and lib via a phase shifter 10a. Further, the mixer 11a and lib are respectively connected to the digital demodulator 1 via the single-pass filter 13a13b, the variable gain amplifiers 14a and 14b, and the AD converters 15a and 15b. Connected to 7.
  • FIG. 2 is a perspective view (partly in section) showing an example of the structure of a coplanar line constituting the impedance matching circuit 7.
  • the impedance matching circuit 7 is formed on a dielectric substrate 20 having a predetermined thickness H and a surface (one surface of the dielectric substrate) 2 OF of the dielectric substrate 20.
  • the signal line 21 and the ground conductor 22 are provided. That is, the transmission line of the impedance matching circuit 7 is configured by a coplanar line (CPW: Coplanar Wavegiuid).
  • CPW Coplanar Wavegiuid
  • the signal line 21 is formed with a predetermined line width W.
  • grounding conductors 22, 22 are provided through slits 23, 23 having a spacing (predetermined spacing) G. Are located.
  • the characteristic impedance Z of the impedance matching circuit 7 is determined by the ratio of the line width W to the distance G by configuring the dielectric substrate 20 so that its thickness H is five times or more the line width W. The thickness H can be approximately ignored, and it is assumed that the dielectric substrate 20 in the present embodiment is also configured as described above.
  • FIG. 3 is an explanatory diagram of the transmission line around the impedance matching circuit 7a connected to the input terminal of the oral noise amplifier 6, where (a) is a top view (partially omitted) of the transmission line, (b) shows the equivalent circuit of the transmission line, and (c) shows the equivalent circuit using K-Imper.
  • the impedance matching circuit 7a is constituted by the coplanar line shown in FIG. Inverter transmission line (impedance inversion distributed constant line) 33
  • the left side in the drawing of the K inverter Isseki transmission line 33 is a typical value as the characteristic impedance 50 [Omega] (hereinafter simply Ganmazeta 0 "called.)
  • a transmission line 3 5 Connected to switch 12 (see FIG. 1).
  • the right side of the impedance matching transmission line 30 in the figure is connected to the mouth-to-mouth noise amplifier 6 (see FIG. 1).
  • the impedance matching transmission line 30, the K-inverting transmission line 33, and the transmission line 35 are connected to the ultrahigh frequency (300 [MHz] to 3 [ GHz]), microwaves (3 to 30 [GHz]), and millimeter waves (30 to 300 [GHz]), along with the dielectric substrate 20 shown in FIG. Function as In the present embodiment, the carrier frequency is 2.45 GHz.
  • the transmission line 35 is composed of a signal line 21a having a line width W1 and ground conductors 22 and 22 via slits 23a and 23a having an interval G1.
  • Characteristic impedance as described above, since depends on the ratio of the line width W and spacing G, the characteristic impedance Z 35 of the transmission line 35, the ratio of line width W 1 and the gap G 1, e.g., The line width W1 is 17.5 [ ⁇ m] and the interval G1 is 5 [m], Z. It is set so that Therefore, the line length L F i of the transmission line 35 is not particularly limited and may be set to an appropriate length.
  • the impedance matching transmission line 30 has a signal line 2 lb having a line width W 2 (for example, 4.5 C ⁇ m) smaller than the line width W 1 and a gap G 2 (eg, For example, it is composed of ground conductors 22 and 22 through slits 23b and 23b of 11.5 [m]), and its characteristic impedance Z 3 Q is equal to that of the above-described transmission line 35 and transmission line 35. It is set to a different predetermined value (for example, 83.4 [ ⁇ ]) (details will be described later). Further, the line length L i of the impedance matching transmission line 30 is set to a predetermined length, unlike the above-described transmission line 35 (details will be described later).
  • the K impeller transmission line 33 is connected to the ground conductor 22 via the signal line 21b having a line width W2 and the slits 23b and 23b having the interval G2. , And 22. Also, the signal line 2 lb and the ground conductor The terminals 22 and 22 are connected (short-circuited) via the buses 25 and 25, which are formed of meandering transmission lines having a line width d1.
  • such a K-inverter transmission line 33 is connected to a T-shaped circuit 33a having an inductance L and both ends of the T-shaped circuit 33a. It is represented by an equivalent circuit composed of distributed constant lines 33b and 33b, with the electrical length ⁇ 2 as the line length.
  • the transmission lines having a line width d1 that constitute the stubs 25 and 25 described above are set to have a predetermined line length when constituting the inductance L described above.
  • the impedance matching circuit 7a is composed of a T-shaped circuit 33a having inductance L and distributed constant lines 33b, 33b connected to both sides thereof.
  • the K-inverter transmission line 33 is composed of a T-shaped circuit 33a with inductance L, and distributed constant lines 33b and 33b connected to both sides thereof. Therefore, as shown in Fig. 3 (c), it functions as a K-inverse.
  • the term “invar overnight” refers to a circuit element whose load or impedance appears to be inverted when the load is viewed from the input terminal via the inverter.
  • a circuit element whose impedance is inverted and viewed as admittance is called K-inver
  • a circuit element whose admittance is inverted and viewed as impedance is called a J-imperge.
  • the K inverter is configured by, for example, a T-type circuit having an inductance L
  • the J inverter is configured by, for example, a 7t-type circuit of a capacitor C described later.
  • FIG. 4 is an explanatory diagram of a filter 70 constituted by a K impeller, (a) is a circuit diagram of the filter 70, () is a voltage amplitude of a signal transmitted through the filter 70, (c) Indicates the equivalent circuit of the filter 70.
  • Filter 70 is a one-stage filter composed of K imper A half-wave series resonator 7 1 whose reactance is indicated by j, an inverter 72 indicated by K i connected via a terminal P i- P, and a terminal connected via a terminal P 2 -P 2 ′. and it is constituted by a K Inba Isseki 7 3 represented by K 2. K impeller 72, Z. The load 75 shown in the figure is connected. Are connected.
  • the filter 70 allows impedance matching and setting of a signal to be transmitted to a predetermined bandwidth (band adjustment).
  • a known design formula is expressed by Equations 1 and 2. expressed.
  • x 1 represents the slope parameter of the reactance X, and the reactance X i is expressed by Equation 3.
  • ⁇ is the frequency
  • Center frequency, w (bandwidth) is specific bandwidth - represents the omega have omega 2 are cut-off frequency
  • gg have g 2 is Tadashi Kakuka element value (( ⁇ 2 ⁇ ) / ⁇ .).
  • the normalized element value g 0 gg 2 is calculated from the reflection loss (in which the ripple is maximum) in the passband and the number of stages (of the filter).
  • the K-inverters 72 and 73 invert the impedance (that is, the half-wavelength series resonator 71) to admittance (half-wavelength parallel resonator) as described above. It is equivalent to a parallel resonator (not shown). Therefore,
  • the filter 70 functions as a one-stage filter composed of a half-wavelength parallel resonator. Impedance matching is enabled based on the above-described equations 1 and 2, and the bandwidth adjustment is performed by setting the fractional bandwidth w. Be free.
  • Such a half-wavelength series resonator 71 is constituted by a transmission line (not shown) having a line length of a half-wavelength of a signal to be transmitted, and K impellers 72 and 73 are respectively Similar to the K-member transmission line 33 shown in FIG. 3 (b), a T-shaped circuit of inductance L and a transmission line connected to both sides thereof and having an electrical length of ⁇ / 2 (not shown) It is composed of
  • the semiconductor device 2 since a plurality of circuits are configured in the AS device as described above, the semiconductor device 2 has a limited space on the semiconductor device 2. In order to construct it above, its occupied area must be further reduced. Therefore, the impedance matching circuit 7 according to the present invention, like the filter 70 described above, satisfies the formulas 1 and 2 so that the occupied area can be made smaller than the filter 70.
  • track length L! i is set to a predetermined value.
  • FIG. 5 is an explanatory diagram of an impedance matching circuit 7 a characteristic Inpi one dance Z 3 0 and the line length connected to the input end of the mouth one noise amplifier 6,
  • (a) is a circuit diagram of the impedance matching circuit 7 a
  • (B) shows a voltage amplitude of a signal transmitted through the impedance matching circuit 7a
  • (c) shows an equivalent circuit of the impedance matching circuit 7a.
  • the impedance matching circuit 7a shown in FIG. 5 (a) is composed of the impedance matching transmission line 30 and the K inverter transmission line 33 as described in FIG.
  • the impedance matching transmission line 30 includes a 14 wavelength transmission line (1/4 wavelength distribution constant line) 32 having a characteristic impedance (described later) and a reactance compensation transmission line (reactance) connected to the 1/4 wavelength transmission line 32. Compensation distribution constant line) 31.
  • the line length of the ⁇ wavelength transmission line 32 is / 4 of the wavelength of the signal to be transmitted, that is, 1 wavelength ⁇ / 4 (1 wavelength of the input signal).
  • the 1/4 wavelength transmission line 32 is connected via the input terminal ⁇ 3 — ⁇ 3 '.
  • the inverter transmission line 33 is connected to a transmission line 35.
  • the reactance compensation transmission line 31 is connected to the low noise amplifier 6 (see FIG. 1) via the output terminals ⁇ 4 — ⁇ 4 ′.
  • the wavelength ⁇ means a guide wavelength
  • the carrier frequency is increased according to the dielectric constant of the dielectric substrate 20 shown in FIG. Therefore, the wavelength ⁇ is smaller than one wavelength of the carrier frequency of 2.45 [GHz].
  • the line length of the 14-wavelength transmission line 32 is set to the length of the half-wavelength transmission line (not shown) constituting the half-wavelength series resonator 71 of the filter 70 described with reference to FIG. Set to half.
  • the input impedance of the low-noise amplifier 6 is relatively large (for example, 330-j890 [ ⁇ ])
  • the low-noise amplifier 6 can be treated as open, so that two K inverters are not required, and Only at the end P 3 _ ⁇ 3 ′ side, ⁇ the inverter transmission line 33 constitutes ⁇ inverter (inverter of the impedance inverting circuit) K 0 , i.
  • the line of the reactance compensation transmission line 31 is used.
  • the length is set to ⁇ 1 (the length for compensating the reactance of the load) so as to compensate (cancel) the susceptance of the oral noise amplifier 6.
  • the input admittance Y L of the oral noise amplifier 6 is defined as shown in Expression 8.
  • Gi_ represents the conductance of the oral noise amplifier 6 and the susceptance (reactance of the load) of the low-noise amplifier 6.
  • ⁇ be Equation 9. Incidentally, or the resistance of the input impedance Z, or represents the reactance of the input impedance Z L.
  • the 1/4 wavelength transmission line 32 can increase or decrease its line length (1Z4 wavelength ⁇ / 4) to adjust the reactance as well as the load of the inductance.
  • the adjustment amount ⁇ 1 of the reactance-compensated transmission line 31 is set so as to satisfy Expression 11.
  • C indicates the capacity per unit length [C / m].
  • the low-noise amplifier 6 is composed of a FET (field-effect transistor). Since the capacitance between the gate and the source (not shown) is positive, x L ⁇ o, and B 0 according to Equation 10, and ⁇ 1 ⁇ 0 according to Equation 12.
  • the line length of the 1/4 wavelength transmission line 32 is 1Z4 wavelength ⁇ / 4
  • the line length of the reactance compensation transmission line 31 is the adjustment amount ⁇ 1, so that impedance matching is performed.
  • the line length L ⁇ i of the transmission line 30 is ⁇ / 4 + ⁇ 1, as shown in FIG. 5 (a).
  • the line length L i of the impedance matching transmission line 30 is determined by the line length of the quarter-wavelength transmission line 32 (14 wavelength input / 4), 3 The length obtained by subtracting the absolute value of the adjustment amount ⁇ 1 of 1. '
  • the 1/4 wavelength ⁇ / 4 is about 18 [mm]
  • the input impedance Z L of the low noise amplifier 6 is, for example, 330-j890 [ ⁇ ].
  • the adjustment amount ⁇ 1 is 0.9 [mm]
  • the line length L ⁇ t of the impedance-matched transmission line 30 is approximately 17 [mm].
  • Equation 2 the design formula expressed by Equation 2 is expressed as Equation 2, Equation 5, Equation 15 and Equation 16 as the characteristic impedance (characteristic impedance corresponding to the set bandwidth) of the quarter wavelength transmission line 32. From equation 18 Further, the design formula shown in Expression 1 is expressed by Expression 19 as K invar K 0 , i formed by the K inverter transmission line 33.
  • the impedance matching transmission line 30 is configured with a line width W2 and a spacing G2 (that is, the characteristic impedance is kept constant). Since the line 30 is composed of the impedance matching transmission line 31 and the 1/4 wavelength transmission line 32 as described in FIG. 5 (a), the characteristic impedance Z of the impedance matching transmission line 30 3 . (83.4 [ ⁇ ]) This is represented by the characteristic impedance Z i.
  • the impedance matching circuit 7a does not require two K-invers, and the line length L t of the impedance matching transmission line 30 Can be configured as ⁇ / 4 + ⁇ 1.
  • the characteristic impedance Z i of the 1/4 wavelength transmission line 32 that is, the characteristic impedance Z 3 of the impedance matching transmission line 30
  • the K inverter transmission line 33 formed by the K inverter transmission line 33 of K 0,! are set so as to satisfy Equation 18 and Equation 19, so that the impedance matching circuit 7a has a small area occupied by the impedance matching circuit and the band adjustment according to the relative bandwidth w. Can be made possible.
  • the impedance matching circuit 7 includes not only a relatively large impedance like the input impedance Z L of the mouth noise amplifier 6 but also an output impedance Z s (described later) of the mouth noise amplifier 6. Even if the impedance is relatively small, the bandwidth can be adjusted along with the impedance matching described above. Ability.
  • FIG. 6 is an explanatory view of the transmission line around the impedance matching circuit 7b connected to the output terminal of the oral noise amplifier 6, wherein (a) is a top view of the transmission line (partially omitted), (b) () Shows an equivalent circuit of the transmission line, and (c) shows an equivalent circuit using J-Impana.
  • the transmission line 45 has a signal line 21a having a line width W1 and slits 23a, 23a having an interval G1.
  • the transmission line 45 is constituted by the ground conductors 22 and 22 via a, and the line length L F 2 of the transmission line 45 can be set to an appropriate length without any particular limitation.
  • the impedance matching transmission line 40 is connected to the signal line 21c having a line width W3 smaller than the line width W1 and the slits 23c and 23c having an interval G3 wider than the interval G1. And ground conductors 22 and 22. Therefore, the characteristic impedance ⁇ 4 ⁇ of the impedance matching transmission line 40 is set to a predetermined value (details will be described later) different from that of the transmission line 45 described above. Further, the line length L I 2 of the impedance matching transmission line 40 is set to a predetermined length, unlike the transmission line 45 described above (details will be described later).
  • such a J-impeller transmission line 43 was connected to both ends of the ⁇ -type circuit 43a of the capacitor C and the redundant circuit 43a. It is represented by an equivalent circuit composed of distributed constant lines 43b and 43b, where the electrical length ⁇ / 2 is the line length.
  • the ends 26a and 26b and the gap d2 of the gap GAP are set to have a predetermined shape and a predetermined value, respectively, according to the capacity C. Therefore, as shown in FIG. 6 (b), the impedance matching circuit 7b is composed of the 7t type circuit 43a of the capacitor C and the distributed constant lines 43b, 43b connected to both sides thereof.
  • a distributed constant line 40 a having a line length L I 2 and a distributed constant line 45 a having a line length L F 2 connected to both sides of the distributed constant lines 43 b and 43 b. It is represented by an equivalent circuit.
  • the J-inverter transmission line 43 is composed of the ⁇ -type circuit 43a of the capacitor C and the distributed constant lines 43b and 43b connected to both sides thereof. As shown in FIG. 6 (c), the J-inverter transmission line 43 functions as a J-inverter.
  • FIG. 7 is an explanatory diagram of the filter 80 composed of the J-impeller.
  • A is a circuit diagram of the filter 80
  • (b) is a voltage amplitude of a signal transmitted through the filter 80
  • (c) ) Indicates an equivalent circuit of the filter 80.
  • the conductance of the half-wave parallel resonator 81 viewed from the side of the J inverter 82 (P 5 —P 5 ′ side) is represented by G s ′ and the J impeller 8 3
  • the conductance looking at the side (P 6 — ⁇ 6 'side) is G-.
  • Equation 24 Represents the slope parameter of the susceptance B i, and the susceptance 3 is expressed by Equation 24.
  • the impedance matching circuit 7b like the impedance matching circuit 7a described above, satisfies Equations 22 and 23, but occupies less area than the filter 80. as it is possible to, characteristics of the impedance matching transmission line path 4 0 Inpi one dance Z 4. And track length L! 2 is set to a predetermined value.
  • the characteristic impedance Z 40 of the impedance matching transmission line 40 and the line length 2 will be described with reference to FIG.
  • FIG. 8 shows the characteristic impedance Z 4 of the impedance matching circuit 7 b connected to the output terminal of the low noise amplifier 6.
  • (a) is a circuit diagram of the impedance matching circuit 7 b
  • (b) is a voltage amplitude of a signal transmitting impedance matching circuit 7 b
  • (c) is Inpi 'dance matching circuit 7 4 shows an equivalent circuit of b.
  • the impedance matching circuit 7b shown in FIG. 8 (a) is composed of the impedance matching transmission line 40 and the J-imperance transmission line 43 as described in FIG.
  • the impedance matching transmission line 40 is connected to the 1/4 wavelength transmission line (1/4 wavelength distribution constant line) 4 2 having the characteristic impedance Z i and the 1/4 wavelength transmission line 42.
  • the line length of the 1/4 wavelength transmission line 42 is 1/4 wavelength ⁇ / 4, similarly to the 1/4 wavelength transmission line 32 (see FIG. 5 (a)).
  • the 1/4 wavelength transmission line 4 2 is connected to the J-inverter transmission line 43 via the input terminal ⁇ 8 — ⁇ 8 ′, and the J-inverter transmission line 43 is connected to the transmission line 4. Connected to 5.
  • the reactance compensating transmission line 4 1 has an output terminal [rho 7 - through the [rho 7 'is connected to the mouth one noise amplifier 6 (see FIG. 1).
  • the line length of the 1/4 wavelength transmission line 42 is the same as the line length of the 1Z4 wavelength transmission line 32 (see FIG. 5 (a)), and the filter 8 explained in FIG.
  • the half-wavelength parallel resonator 81 is set to half of a half-wavelength transmission line (not shown).
  • the output impedance (load impedance) Z s of the oral noise amplifier 6 is extremely small compared to the above-described input impedance Z L , the low noise amplifier 6 can be treated as a short circuit. No impulse is required, and the J impulse transmission line 43 is connected to the input end P 8 —P 8 ′ side only by the J impulse transmission (inverter of the impedance inverting circuit) J 2 . Make up.
  • the output impedance Z s of the oral noise amplifier 6 is defined as in Expression 29.
  • R s is the resistance of the output impedance Z s
  • X s represents the Riaku evening Nsu outgoing Kainbida Nsu Z s.
  • Equation 22 the design formula shown in Equation 22 is expressed as the admittance of the 1/4 wavelength transmission line 42 from Equation 22, Equation 25, Equation 34, and Equation 35. , 37.
  • Equation 23 The design formula shown in Equation 23 is expressed by Equation 38 as J impeller (imperance of the impedance inverting circuit) J 2 formed by the J impeller transmission line 43.
  • the impedance matching transmission line 40 has a line width W3 and an interval G3 as described in FIG. 6 (a), and furthermore, the impedance matching transmission line 40 has a width as described in FIG. 8 (a).
  • the reactance compensating transmission line 41 since the quarter-wave transmission line 42, characteristics I impedance Z 4 of the impedance matching transmission line 40 described above. Is represented by the impedance based on the admittance Yi.
  • the impedance matching circuit 7b is equivalent to a half-wavelength series resonator (not shown), similarly to the filter 80 shown in FIG. 7, and functions as a one-stage filter using the half-wavelength series resonator.
  • the impedance matching circuit 7a similarly to the above-described impedance matching circuit 7a, it is possible to adjust the band together with the impedance matching based on the equations 37 and 38.
  • the power amplifier 5 shown in FIG. 1 has a relatively large input impedance and a relatively small output impedance, similarly to the mouth noise amplifier 6, so that the power amplifier 5 has an input terminal and an output terminal.
  • the present invention can be similarly applied to the impedance matching circuits 7c and 7d connected respectively.
  • the impedance matching circuit 7c has the same configuration as the impedance matching circuit 7a shown in FIG. 3 which is inverted left and right in FIGS. 3 and 5, and the impedance matching circuit 7d Since the impedance matching circuit 7b shown in FIG. 6 has the same configuration as that obtained by inverting left and right in FIG. 6 and FIG. 8, the description thereof will be omitted.
  • the power amplifier 5 and the mouth noise amplifier 6 have been described.
  • the present invention is not limited to this.
  • the phase shifter 10a The present invention can also be applied to loads such as a voltage-controlled oscillator (not shown) included in 10 b, mixer 1 la, lib, 11 c, lld, and phase-locked loop 9.
  • the load is not limited to the capacitive load, but may be an inductive load. In this case, since the adjustment amount ⁇ 1 becomes positive, the impedance matching transmission lines 30 and 40-length L!
  • the above-described wireless communication device 1 is used as a mobile communication device including a microphone transmitting unit and a speaker receiving unit. Will be described.
  • the wireless communication device 1 When an operator performs, for example, a voice call using the wireless communication device 1, first, when a start command is input through a start unit (not shown) provided in the wireless communication device 1, the operator receives the start command and receives a wireless communication. Device 1 is activated. Further, when the operator inputs a connection command through input means (not shown) provided in the wireless communication device 1, the wireless communication device 1 transmits an audio signal via a public line or a network. Connect to another wireless communication device 1 '(not shown) so that transmission and reception are possible.
  • the audio signal is input to DSP (not shown).
  • DSP performs predetermined digital processing such as encoding on the input audio signal, it outputs as an input signal S I1 to the digital processing circuit 2c of the semiconductor device 2 shown in FIG.
  • the digital modulator 18 of the digital processing circuit 2c performs predetermined digital processing on the input signal SI1, it divides the input signal SI1 bit by bit and outputs it to the A / D conversion circuit 2b.
  • the DA converters 16a and 16 of the A / D conversion circuit 2b convert the divided input signal SI1 into analog signals and output them to the one-pass filters 13c and 13d, respectively.
  • the low-pass filters 13 c and 13 d output the input signal SI 1 to the mixers 1 1 c and 11 d of the RF circuit 2 a after removing the harmonic components of the input signal SI 1.
  • the phase shift locked loop 9 of the RF circuit 2a outputs the carrier signal of the carrier frequency (2.45 [GHz]) to the phase shifter 10b, and the phase shifter 10b phase is 9 0 0 different Kiyaria signals, respectively, and outputs the mixer 1 1 c, the lid.
  • the mixers 11c and 11d ..
  • the impedance matching circuits 7c and 7d are set to perform impedance matching that maximizes the power, the power of the input signal SI1 is minimized without losing the power.
  • the signal is amplified to a predetermined value by the amplifier 5 and output via the impedance matching circuit 7d.
  • a predetermined bandwidth is set by the fractional bandwidth w of Equations 37 and 38, the input signal SI 1 corresponding to the fractional bandwidth w is transmitted to the antenna 3 via the switch 12. Is entered.
  • the antenna 3 radiates the input signal SI 1 by electromagnetic waves as an output signal S ⁇ 1 in a form in which the power is sufficiently amplified.
  • the output signal SO1 is transmitted to another wireless communication device 1 'via a public line, a network, or the like.
  • the phase-locked loop 9 also outputs a carrier signal to the phase shifter 10a in the same manner as the phase shifter 10b, and the phase of the phase shifter 10a differs by 90 °.
  • the carrier signals are output to mixers 1 la 1 1 b, respectively.
  • the mixers 11a and 11b combine the input signal SI2 with the above-mentioned carrier signal and perform quadrature demodulation.Then, as an I-axis baseband signal and a Q-axis baseband signal, one-pass filter Output to 13a, 13b.
  • Mouth-pass fill 1 3a, 1 3b are I-axis spanned signals And removes the harmonic component of the Q-axis base PAN signal and outputs it to the variable gain amplifiers 14a and 14b.
  • the variable gain amplifiers 14a and 14b increase the attenuated signal levels of the I-axis baseband signal and the Q-axis basespand signal and output the signals to the AD converters 15a and 15b.
  • the AD comparators 15a and 15b convert the input I-axis baseband signal and Q-axis baseband signal into digital signals and send them to the digital demodulator 17 of the digital processing circuit 2c. Output.
  • the digital demodulator 17 performs a predetermined digital demodulation on the I-axis baseband signal and the Q-axis baseband signal, and outputs the output signal SO2 to a DSP (not shown).
  • the DSP performs predetermined digital processing such as decoding on the input output signal S ⁇ 2, the DSP outputs the output signal SO2 to the speaker.
  • the output signal SO 2 is output as a sound signal of good sound quality through the speaker.
  • the impedance matching circuit 7 is configured such that impedance matching and band adjustment can be performed, but one invar and the line length is ⁇ / 4 + ⁇ 1. Therefore, the occupied area can be made relatively small. As a result, it is possible to realize a SoC (System On a Chip) that realizes the entire system in one chip for the semiconductor element 2, and to reduce the size and cost of the semiconductor element and the wireless communication device 1.
  • SoC System On a Chip
  • the impedance matching transmission lines 30 and 40 of the impedance matching circuit 7 do not necessarily need to be formed in a straight line as shown in FIGS. 3 (a) and 6 (a). For example, it may be configured in a meandering shape to further reduce the size.
  • FIG. 9 shows a (partially omitted) top view of the transmission line of the impedance matching circuit 7a when the width of the transmission line is reduced.
  • the line width W10 and the interval G10 of the transmission line 35 are narrowed by making the line width W1 and the interval G1 of the transmission line 35 explained in FIG. Has been done. Therefore, while the width of the transmission line is narrowed, the characteristic impedance Z 35 of the transmission line 35 becomes Z. Has been maintained.
  • the line width W 20 and the interval G 20 of the impedance matching transmission line 30 are set to the same ratio as the line width W 2 and the interval G 2 of the impedance matching transmission line 30 described in FIG. And narrowed. Therefore, while the width of the transmission line is reduced, the characteristic impedance Z 3 of the impedance matching transmission line 30 is obtained. Is maintained at a predetermined value (83.4 [ ⁇ ] as described above).
  • the stubs 25 and 25 are set to have a predetermined line length in forming the inductance L of the K invernance (see FIG. 3 (b)).
  • the distance between the ground conductor 2 2, 2 2 in Inpa Isseki transmission line 3 3 is limited to the ground conductor distance L E are shown in Figure 9.
  • the same reference numerals as those described in FIG. 3 (a) denote the same parts, and a description thereof will be omitted.
  • FIG. Fig. 10 is a schematic diagram of an impedance matching circuit 7a shown by an equivalent circuit using K-inverter.
  • Fig. 10 (a) shows the case where the transmission line is formed in a meander shape
  • Fig. 10 (b) shows the transmission line.
  • C) reduces the width of the ground conductor
  • (d) removes the adjacent ground conductor
  • (e) forms the transmission line within the distance of the ground conductor. It shows the case where it is done.
  • the linear impedance matching transmission line 30 explained in FIG. 3 (c) is connected to the signal line (white line) 21 and the slit (black).
  • (Lines) 23 and 23 turn left and right in the figure, forming a meandering shape. Since the signal lines 21 are formed so as to be adjacent to each other via the slit 23, the grounding conductor 22a, and the slit 23, the grounding conductor 22a in the impedance matching circuit 7a is formed. Occupied area can be reduced.
  • a meandering impedance matching transmission line 30 is arranged between the K-imper transmission line 33 and the low-noise amplifier 6. I have.
  • the ground conductor width t of the ground conductor 22a is smaller than the ground conductor width t shown in FIG. 10 (b).
  • the area occupied by the ground conductor 22a in the impedance matching circuit 7a is The width can be reduced by making it smaller than the conductor width t.
  • the grounding body width t is set to the gap G (not shown) of the slit 23, and the signal lines 21 are connected to each other only through the slit 23. Since they are formed adjacent to each other, the area occupied by the ground conductor 22a in the impedance matching circuit 7a can be further reduced.
  • the bent portions VD and VD are provided on the transmission line on the K imper transmission line 33 side of the impedance matching transmission line 30, and the impedance matching is performed.
  • the transmission line 30 is configured within the range of the ground conductor distance L E (within the broken line).
  • the shape of the impedance matching transmission line 30 is shown as a miniaturized shape in which the signal line 21 is formed in a meandering shape by changing the direction of the signal line 21 in the horizontal direction in the figure.
  • the present invention is not limited to this configuration as long as the signal line 21 has an appropriate shape.
  • the signal line 21 may be formed in a meandering shape by changing the direction in the vertical direction in the figure.
  • the miniaturization of the impedance matching transmission line described above is the same for the impedance matching circuits 7b, 7c, and 7d, and a description thereof will be omitted.
  • FIG. 11 is a cross-sectional view (partially omitted) of the impedance matching circuit 7.
  • FIG. 11A shows a case where the silicon substrate 27 is formed on the back surface 20B of the dielectric substrate 20, and FIG. The figure shows a case where a ground layer 29 is formed on the back surface 20B of the dielectric substrate 20.
  • a silicon substrate 27 made of silicon (Si) on a silicon substrate 27 made of silicon (Si), a silicon dioxide (SiO 2 ) functioning as a dielectric substrate 20 is formed. An oxide layer has been deposited.
  • a signal line 21 made of aluminum (A 1), and a ground made of aluminum (A 1) through slits 23 and 23 from both sides of the signal line 21.
  • Conductors 22 and 22 are formed.
  • the dielectric substrate 20 made of silicon dioxide (Si 2 ) is used.
  • a signal line 21 made of aluminum (A 1) and ground conductors 22, 22 made of aluminum (A 1) are formed on the upper side via slits 23, 23.
  • the back surface (one surface of the dielectric substrate) 20B of the dielectric substrate 20 has aluminum A ground layer 29 made of (A 1) is formed.
  • the impedance matching circuit 7 shown in FIGS. 11 (a) and 11 (b) when the quality factor Q (unloaded Qu) is calculated based on a predetermined electromagnetic field simulation, the results are as shown in FIG. 11 (a).
  • the Qu of the impedance matching circuit 7 shown is “20”, while the Qu of the impedance matching circuit 7 shown in FIG. 11 (b) is “39”. That is, the impedance matching circuit 7 forms the ground layer 29 on the back surface (one surface of the dielectric substrate) 20 B of the dielectric substrate 20 without forming silicon (S i) having a large resistance value. As a result, the quality factor Q can be improved.
  • Each of the impedance matching circuits 7 shown in FIGS. 12 (a), (b), and (c) has the same structure as the impedance matching circuit 7 described in FIG. 11 (b).
  • a ground layer 29 is formed on 20B.
  • silicon dioxide (S i 0 2) oxidation layer 3 are deposited consisting in the et, on the oxide layer 53, silicon nitride (S A nitride layer 50 of iN) is formed.
  • the transmission lines of the signal line 21 and the ground conductor 22 are arranged such that the plate thickness D is Di ⁇ D 2 and D 3 in the order of (a), (b), and (c) in FIG. It is formed in.
  • FIG. 13 is a cross-sectional view (partially omitted) of the impedance matching circuit 7 when the thickness D is increased by the stacked dielectric layers 20a, 20b, 20c, and 20d. .
  • FIG. 13 is a cross-sectional view as viewed in the direction A shown in FIG. 2, similarly to FIGS. 11 and 12.
  • the dielectric substrate 20 is composed of four layers based on, for example, a TSMC (registered trademark) design rule (for example, a 0.25 m process) corresponding to an international standard of a semiconductor manufacturing process.
  • a signal line (signal layer) 21 D made of aluminum (A 1) is formed on the third dielectric layer 20 c, and aluminum is inserted from both sides of the signal line 21 D through slits 23 D and 23 D.
  • a fourth metal layer (M4) composed of a ground conductor (ground conductive layer) 22D and 22D made of niobium (A1) is formed.
  • a signal line (signal layer) 21 E made of aluminum (A 1) and slits 23 E and 23 E from both sides of the signal line 21 E are formed on the fourth dielectric layer 20 d.
  • a fifth metal layer (M5) made of aluminum (A1) and a ground conductor (ground conductive layer) 22E, 22E is formed.
  • the signal lines 21D and 2IE and the ground conductors 22D and 22E are arranged so as to overlap in the vertical direction in the drawing.
  • a plurality of vias 51, 52 having a predetermined diameter are formed. That is, the signal line 21 D of the fourth metal layer and the signal line 21 E of the fifth metal layer are conducted by the via (interlayer conduction means, interlayer conduction line) 51, and the ground conduction of the fourth metal layer is performed.
  • the conductors 22D, 22D and the ground conductors 22E, 22E of the fifth metal layer are also electrically connected by the via (interlayer conductive means, interlayer conductive line) 52.
  • the transmission line is formed to have a plate thickness D3 shown in FIG. 12 (c).
  • a design rule that defines the line width and the thickness of the transmission line formed on the semiconductor element 2 is set, and such a design rule defines the transmission line plate per layer. Even when the thickness D is limited, the thickness D can be increased without any problem, and the quality factor Q can be improved. As a result, as a circuit constituting the semiconductor element 2, the impedance matching circuit 7, which is laminated and configured, for example, with CMOS, is connected to the semiconductor element 2. Child 2 can be configured on.
  • the material examples of the signal line 21, the ground conductor 22, and the ground layer 29 shown in FIGS. 11 to 13 and the material of the dielectric substrate 20 and the dielectric layer 20 ⁇ As an example, aluminum (A 1) and silicon dioxide (Sio 2 ) are shown, but the material is not particularly limited as long as the material has similar physical characteristics.
  • the impedance matching circuit 7 composed of the stacked dielectric layers 20 ⁇ and having the impedance matching transmission line 30 formed in a meander shape as shown in FIG.
  • FIG. Fig. 14 is a top view of the transmission line of the impedance matching circuit 7a having the miniaturized impedance matching transmission line 30.
  • (a) shows the case where the fourth metal layer (M4) is formed.
  • b) shows a case where the fourth metal layer and the fifth metal layer (M4 + M5) are connected by vias 51 and 52.
  • the impedance matching circuit 7a shown in FIGS. 14 (a) and (b) was designed based on the TSMC (registered trademark) design rule (for example, 0.25 ⁇ m process). It is an example.
  • TSMC registered trademark
  • the width of the K-inverse transmission line 33 becomes 144 [ ⁇ m].
  • the lateral width of the meandering impedance matching transmission line 30 is 857 [m].
  • the impedance matching circuit 7a in which the fourth metal layer and the fifth metal layer are connected by peers 51 and 52 as shown in FIG.
  • the width of the K-member transmission line 33 is 180 inm]
  • the width of the meandering impedance matching transmission line 30 is 4.55 i / irn].
  • the occupied area S can be set to approximately 0.1 [mm 2 ], and the occupied area of the conventional impedance matching circuit 60 shown in FIG. 5 [mm 2 ]).
  • the impedance D of the impedance matching circuit 7a shown in FIG. 14 (b) is increased as described above, the thickness D of the signal line 21 and the ground conductor 22 is increased, so that the quality factor Q can be improved. it can.
  • FIG. 15 shows a calculation result of the S parameter over time for the impedance matching circuit 7a shown in FIG.
  • the solid line in the figure indicates the S parameter of the impedance matching circuit 7a (see FIG. 14 (a)) on which the fourth metal layer (M4) is formed.
  • the broken line in the figure indicates the S parameter of the impedance matching circuit 7a (see Fig. 14 (b)) in which the fourth and fifth metal layers (M4 + M5) are connected by peers 51 and 52. It shows one night.
  • the S parameter shows the return loss IS (the rate at which the input signal is reflected and returned) and the insertion loss IS 21 I (the rate at which the input signal is transmitted in the forward direction).
  • the return loss ISI has a peak at the center frequency ⁇ 0 , 2.45 [GHz] at the top of the figure, and the input loss IS 2 I similarly has a peak at 2.45 [GHz]. It has a peak at the bottom in the figure. Thus, the signal has very little reflection and center frequency ⁇ .
  • the impedance matching circuit 7a functions as a filter capable of impedance matching and band adjustment, as described above, although the size is reduced as shown in Fig. 14. I have.
  • the impedance matching circuit 7 has a one-stage filter, but the impedance matching circuit 7 is not necessarily limited to one stage, and may be multistage.
  • a half-wave multi-stage filter in which a half-wave resonance circuit and a half-wave resonance circuit are alternately connected between the transmission line 33 and the transmission line 35 of the impedance matching circuit 7a. (Not shown) may be interposed.
  • a 1/4 wavelength multistage filter 90a, 90b may be configured as a bandpass filter.
  • the Z4 wavelength multistage filter 90a is interposed between the K inverter transmission line 33 and the transmission line 35 of the impedance matching circuit 7a, as shown in FIG. 16 (a).
  • Wavelength transmission lines (resonant circuits) 91 a, 91 b,, 91 n-1 and inverter transmission lines (impedance inverting circuits) 92 a, 92 b, ..., 92 n alternately It is connected.
  • invar—the evening transmission lines 92 a, 92 b, 1, and 92 ⁇ are formed.
  • ⁇ Inva overnight and J inva—the evening is a 1/4 wavelength transmission line 91 a, 91 b, ... , 9 1 ⁇ -1 so that they are adjacent to each other.
  • the 1/4 wavelength multi-stage filter 90b is interposed between the J-impedator transmission line 43 and the transmission line 45 of the impedance matching circuit 7b.
  • 14 wavelength transmission lines (resonant circuits) 93a, 93b, ..., 93 ⁇ -1 and impeller transmission lines (impedance inverting circuits) 95a, 95b, ... , 95 n are connected alternately.
  • the inverter transmission lines 95a, 95b, ..., 95 ⁇ are composed of a 1-wavelength transmission line 9 3a ⁇ 93, ... Connected side by side via 93 n-1.
  • the impedance matching circuit 7 composed of a coplanar line has been described.
  • a microstrip line or a signal line in which a signal line and a ground conductor are respectively formed on the front and back of the dielectric substrate are used.
  • the present invention can be applied to a distributed constant line such as a strip line formed in a dielectric substrate.
  • the impedance matching circuit according to the present invention is useful as an impedance matching circuit for transmitting a radio signal such as a microwave or a microwave, and is particularly suitable for a case where the impedance matching circuit is formed on a semiconductor element. I have.

Landscapes

  • Microwave Amplifiers (AREA)
  • Transceivers (AREA)
  • Transmitters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

　占有面積を小さくすることにより、半導体素子上に構成することを可能にしながら、帯域調整が可能な、インピーダンス整合回路とそれを用いた半導体素子及び無線通信装置である。リアクタンス補償分布定数線路（３１）は、負荷（６）のリアクタンス（ＢＬ、ＸＳ）を補償し、１／４波長分布定数線路（３２）と、負荷（６）のインピーダンス（ＺＬ、ＺＳ）の大きさに応じたインピーダンス反転回路（ＫインバータまたはＪインバータ）を構成する、インピーダンス反転分布定数線路（３３）とは、補償された負荷（６）のインピーダンス（ＺＬ、ＺＳ）を整合すると共に、入力される信号（ＳＩ１、ＳＩ２）を、設定された帯域幅（ｗ）で出力するので、リアクタンス補償分布定数線路（３１）と１／４波長分布定数線路（３２）との線路長を短くすることにより、インピーダンス整合回路（７ａ）を小型化しながら、帯域調整を可能とすることができる。

Description

明 細 書 インピーダンス整合回路とそれを用いた半導体素子及び無線通信装置 技術分野
本発明は、 入力される信号を設定された帯域幅で出力することができる、 イン ピーダンス整合回路とそれを用いた半導体素子及び無線通信装置に係り、 特に、 極超短波やマイクロ波などの無線信号を伝送することができる、 ィンピーダンス 整合回路とそれを用いた半導体素子及び無線通信装置に関する。 背景技術
この種のインピーダンス整合回路として、 例えば SAW (表面弾性波） フィル 夕が、 携帯電話や無線 LANなどの移動体通信の送受信回路に用いられている。 該 SAWフィルタは、 LNA (ローノイズアンプ） や PA (パワーアンプ） など のアンプの入出力インピーダンスを、 所定の特性インピーダンス （例えば 50 [ Ω] ) と整合することより、 送信する信号の電力を最大に、 また、 受信する信号 の雑音を最小に設定することができ、 しかも、 所定の帯域幅を設定することが可 能である。
ところで、 近年、 上述した送受信回路として、 RF (無線周波数） 回路やデジ タル信号処理回路などの複数の回路を構成する、 AS I C (特定用途向集積回路 ) が用いられており、 移動体通信端末の小型化やコストの低減を図る上で、 上記 SAWフィルタの機能を AS I C上に構成し、 システム全体を 1チップで構成す る、 S o C (S y s t em 〇n a C h i ) を実現することが望まれてい る。
そこで、 第 1 7図に示すように、 基板上に、 複数のスパイラルインダクタ 62 、 62、 … を接続した集中定数素子により構成される、 上記 A S I C上に構成 可能な、 インピーダンス整合回路 60が提案されている （例えば、 相川正義他著 、 「モノシリックマイクロ波集積回路 （MM I C) 」 、 第 2刷、 （社） 電子情報 通信学会、 1998年 5月 2 0日、 p. 83— 92) 。 しかし、 上述したインピーダンス整合回路 6 0では、 第 1 7図に示すように、 比較的大きな占有面積 （例えば L= 5 7. 5 [nH] 、 2. 4 [GHz ] におい て、 7 00 [urn] 角なので、 占有面積は約 0. 5 [mm2] ) を必要とするた め、 ィンピ一ダンス整合回路 60をそのまま AS I C上に構成すると、 AS I C が大型化する不都合があった。 しかも、 インピーダンス整合回路 60の機能は、 ィンピーダンス整合のみであるため (つまりフィルタとして機能しないため) 、 帯域幅を設定することができない不都合があった。
そこで本発明は、 占有面積を小さくすることにより、 半導体素子上に構成する ことを可能にするものでありながら、 所定の帯域幅を設定することができる、 ィ ンピ一ダンス整合回路とそれを用いた半導体素子及び無線通信装置を提供するこ とを目的とするものである。 発明の開示
請求項 1に係る本発明は （例えば第 1図ないし第 1 6図参照） 、 誘電体基板 （ 2 0) に構成された分布定数線路を有し、 入力される信号 （S I 1、 S I 2) を 、 前記分布定数線路を介して、 設定された帯域幅 （w) で出力することができる 、 インピーダンス整合回路 （7 a、 7 b、 7 c、 7 d) において、 前記分布定数 線路は、 負荷 （例えば 5、 6) に接続され、 該負荷のリアクタンス （Bい Xs ) を補償する長さ （Δ 1 ) を線路長とする、 リアクタンス補償分布定数線路 （3 1、 4 1) と、 前記リアクタンス補償分布定数線路 （3 1、 4 1) に接続され、 前記入力される信号の 1 Z4波長 （λ/4) を線路長とし、 前記設定された帯域 幅 （w) に応じた特性インピーダンス （Ζい Υ ,) を有する、 1ノ 4波長分布 定数線路 （32、 42) と、 前記 1 /4波長分布定数線路 （32、 42) に接続 され、 前記負荷のインピーダンス （Ζい Z s) の大きさに応じたインピーダン ス反転回路 （Kインバ一夕または Jインパータ） を構成し、 前記設定された帯域 幅 (w) に応じた、 前記インピーダンス反転回路のインパータ (K0. い Jし 2 ) を有する、 インピーダンス反転分布定数線路 （3 3、 43) と、 を備えてなる 、 ことを特徵とするインピーダンス整合回路 （7 a、 7 b、 7 c、 7 d) にある 請求項 1の発明に係る本発明によると、 リアクタンス補償分布定数線路は、 負 荷のリアクタンスを補償し、 1ノ 4波長分布定数線路と、 負荷のインピーダンス の大きさに応じたインピーダンス反転回路を構成する、 インピーダンス反転分布 定数線路とは， 補 βされた負荷のインピーダンスを整合すると共に 入力される 信号を、 設定された帯域幅で出力するので、 帯域調整を可能とすることができる 。 しかも、 本発明に係るインピーダンス整合回路は、 リアクタンス補償分布定数 線路、 1/4波長分布定数線路、 及びインピーダンス反転回路のみで構成される ので、 その占有面積を小さくすることができる。
請求項 2に係る本発明は （例えば第 1図ないし第 1 6図参照） 、 前記リアクタ ンス補償分布定数線路 （3 1、 41) 、 前記 1 Ζ4波長分布定数線路 （32、 4 2) 、 及び前記インピーダンス反転分布定数線路 （33、 43) は、 それぞれ、 前記誘電体基板 （20) の一方の面 （2 O F) に形成された接地導体 （22) と 、 前記誘電体基板 （20) の一方の面 （2 O F) に形成され、 前記接地導体 （2 2) との間に所定間隔 （例えば G) を介して介在する信号線 （2 1) と、 により 構成されてなる、 請求項 1記載のインピーダンス整合回路 （7 a、 7 b、 7 c、 7 d) にある。
請求項 2の発明に係る本発明によると、 リアクタンス補償分布定数線路、 1 / 4波長分布定数線路、 及びインピーダンス反転分布定数線路とは、 それぞれ、 誘 電体基板の一方の面に形成された接地導体と、 誘電体基板の一方の面に形成され 、 該接地導体との間に所定間隔を介して介在する信号線とにより構成され、 すな わち、 コプレーナ線路により構成される。 これにより、 信号線と接地導体が各々 誘電体基板の表裏に形成されるために、 特性インピ一ダンスに応じて誘電体基板 の板厚を変更する必要がある、 マイクロストリップ線路と異なり、 1/4波長分 布定数線路の特性インピーダンスを、 帯域幅に応じて簡単に変更することができ 、 インピーダンス整合回路の製造コストを低減することができる。
請求項 3に係る本発明は （例えば第 9図、 第 1 0図、 第 14図、 及び第 1 5図 参照） 、 前記リアクタンス補微分布定数線路 （3 1、 41) の信号線 （2 1) と 、 前記 1 /4波長分布定数線路 （3 2、 42) の信号線 （2 1) とのうち、 少な くとも前記 1 Z4波長分布定数線路 （32、 42) の信号線 （2 1) は、 蛇行し てなる、 請求項 2記載のインピーダンス整合回路 （7 a、 7 b、 7 c、 7 d) に ある。
請求項 3の発明に係る本発明によると、 リアクタンス補償分布定数線路の信号 線と、 1/4波長分布定数線路の信号線とのうち、 少なくとも 1 / 4波長分布定 数線路の信号線は蛇行するので、 インピーダンス整合回路が、 誘電体基板の一方 の面に信号線と接地導体とが形成される、 コプレーナ線路で構成される場合であ つても、 信号線に隣り合う接地導体の占める面積を少なくすることができ、 当該 インピーダンス整合回路を、 さらに小型化することができる。
請求項 4に係る本発明は （例えば第 1 1図ないし第 1 5図参照） 、 前記誘電体 基板 （20) の他方の面 （20 B) に、 前記接地導体 （22) と導通する接地層 (29) を形成してなる、 請求項 2記載のインピーダンス整合回路 （7 a、 7 b 、 7 c、 7 d) にある。
請求項 4の発明に係る本発明によると、 誘電体基板の他方の面に、 接地導体と 導通する接地層を有しているので、 入力される信号の損失を低減することができ 、 インピ一ダンス整合の効率を向上させることができる。
請求項 5に係る本発明は （例えば第 1 3図ないし第 1 5図参照） 、 前記誘電体 基板 （20) は、 積層された複数の誘電体層 （2 0 a、 20 b、 20 c、 20 d ) により構成され、 前記複数の各誘電体層 （2 0 a、 20 b、 20 c、 20 d) のうち、 少なくとも 2つの前記誘電体層 （例えば 20 d、 20 e ) は、 接地導体 層 （22 D、 22 E) と、 該接地導体層 （22 D、 22 E) の間に所定間隔を介 して介在する信号層 （2 1 D、 2 1 E) と、 有し、 前記信号層 （2 1 D、 2 1 E ) 同士、 及び前記接地導体層 （22 D、 22 E) 同士、 を導通させる、 層間導通 手段 （5 1、 52) を備え、 前記信号線 （2 1) は、 前記層間導通手段 （5 1) により導通された前記信号層 （2 1 D、 2 I E) であり、 前記接地導体 （22) は、 前記層間導通手段 （52) により導通された前記接地導体層 （22D、 22 E) である、 請求項 2記載のィンピーダンス整合回路 (7 a、 7 b、 7 c、 7 d ) にある。
請求項 6に係る本発明は （例えば第 1 3図ないし第 1 5図参照） 、 前記誘電体 基板 （2 0) は、 積層された複数の誘電体層 （20 a、 20 b、 20 c、 2 0 d ) により構成され、 前記複数の各誘電体層 （2 0 a、 2 0 b、 20 c、 20 d) のうち、 少なくとも 2つの前記誘電体層 （例えば 20 d、 20 e ) は、 接地導体 層 （22 D、 22 E) と、 該接地導体層 （22 D、 22 E) の間に所定間隔を介 して介在する信号層 （2 1 D、 2 1 E) と、 有し、 前記信号層 （2 1 D、 2 1 E ) 同士、 及び前記接地導体層 （22 D、 22 E) 同士、 を導通させる、 層間導通 線路 （5 1、 52) を備え、 前記信号線 （2 1) は、 前記層間導通線路 （5 1) により導通された前記信号層 （2 1 D、 2 I E) であり、 前記接地導体 （22) は、 前記層間導通線路 （52) により導通された前記接地導体層 （22 D、 22 E) である、 請求項 2記載のインピーダンス整合回路 （7 a、 7 b、 7 c、 7 d ) にある。
請求項 5及び 6の発明に係る本発明によると、 信号線は、 層間導通手段または 層間導通線路により導通された複数の信号層であり、 接地導体は、 層間導通手段 または層間導通線路により導通された複数の接地導体層であるので、 誘電体基板 が、 積層された複数の誘電体層により構成される場合であっても、 各誘電体層の 信号層及び接地導体層を重ねて、 その板厚を増大することができ、 入力される信 号の損失を低減することができる。 例えば、 半導体製造プロセスのデザインルー ルにより、 信号層及び接地導体層の板厚に制限がある場合であっても、 問題なく 、 その板厚を増大させて、 信号の損失を低減することができる。
請求項 7に係る本発明は （例えば第 1 6図参照） 、 前記分布定数線路は、 前記 インピーダンス反転分布定数線路 （33、 43) に接続され、 前記入力される信 号の 1 Z4波長 （λ/4) を線路長とする、 少なくとも 1つの共振回路 （9 1 a 、 9 1 b、 ·'·、 9 1 n— l、 または 93 a、 9 3 b、 ···、 93 n - 1 ) と、 該共 振回路を介して隣合う、 Kィンパ一夕と Jィンバ一タとに対応するィンピ一ダン ス反転回路 （ 9 2 a、 9 2 b、 ···、 92 η、 または 9 5 a、 9 5 b、 …ゝ 95 η ) と、 を有する、 狭帯域通過分布定数線路 （9 0 a、 90 b) を更に備えてなる 、 請求項 1記載のィンピーダンス整合回路 (7 a、 7 b、 7 c、 7 d) にある。 請求項 7の発明に係る本発明によると、 インピーダンス整合回路は、 狭帯域通 過分布定数線路を備えているので、 力ット特性の高いバンドパスフィル夕として 機能することができる。 これにより、 たとえ狭い帯域幅であっても、 高い周波数 選択度を実現することができる。 しかも、 狭帯域通過分布定数線路が構成する共 振回路の線路長は、 1/4波長であり、 線路長が半波長に比べて半分になるので 、 パンドパスフィルタを構成するものでありながら、 インピーダンス整合回路の 大型化を防止することができる。
請求項 8に係る本発明は （例えば第 1図ないし第 1 6図参照） 請求項 1記載 のインピーダンス整合回路 （7 a、 7 b、 7 c、 7 d) を備えてなる、 半導体素 子 (2) にある。
請求項 8の発明に係る本発明によると、 半導体素子は、 小型化されたインピー ダンス整合回路を備えているので、 インピーダンス整合回路を、 大きな面積を占 めることなく半導体素子上に構成することができる。 これにより、 システム全体 を 1チップで構成する、 S o C (S y s t em On a C i ) を実現す ることが可能となる。
請求項 9に係る本発明は （例えば第 1図ないし第 1 6図参照） 、 請求項 8記載 の半導体素子 （2) と、 前記半導体素子 （2) に接続されたアンテナ （3) と、 を備えてなる、 無線通信装置 （1) にある。
請求項 9の発明に係る本発明によると、 無線通信装置は、 小型化されたインピ 一ダンス整合回路を有する半導体素子を備えているので、 無線通信装置を構成す る上で必要な部品を予め半導体素子上に構成することができ、 無線通信装置を小 型化すると共に、 その製造コストの低減を図ることができる。
なお、 上記カツコ内の符号は、 図面と対照するためのものであるが、 本願請求 の範囲の構成に何等影響を与えるものではない。 図面の簡単な説明
第 1図は、 本発明が適用される無線通信装置の一例を示すブロック図、 第 2図 は、 インピーダンス整合回路を構成するコプレーナ線路の構造の一例を示す (一 部断面） 斜視図、 第 3図は、 口一ノイズアンプの入力端に接続されたインピーダ ンス整合回路の周辺における伝送線路の説明図で、 (a) は伝送線路の (一部省 略） 上面図、 （b) は伝送線路の等価回路、 （c) は Kインパー夕を用いた等価 回路、 第 4図は、 Kインパ一夕により構成されるフィル夕の説明図で、 （a) は フィルタの回路図、 （b) はフィルタを伝送する信号の電圧振幅、 （C ) はフィ ルタの等価回路、 第 5図は、 口一ノイズアンプの入力端に接続されたインピーダ ンス整合回路の特性インピーダンスと線路長の説明図で、 (a) はィンピ一ダン ス整合回路の回路図、 （b) はインピーダンス整合回路を伝送する信号の電圧振 幅、 （c) はインピーダンス整合回路の等価回路、 第 6図は 口一ノイズアンプ の出力端に接続されたインピーダンス整合回路の周辺における伝送線路の説明図 で、 （a) は伝送線路の （一部省略） 上面図 （b) は伝送線路の等価回路、 （ c ) は Jインパー夕を用いた等価回路、 第 7図は、 Jインパ一夕により構成され るフィル夕の説明図で、 (a) はフィルタの回路図、 (b) はフィルタを伝送す る信号の電圧振幅、 （c) はフィルタの等価回路、 第 8図は、 口一ノイズアンプ の出力端に接続されたインピーダンス整合回路の特性インピーダンスと線路長の 説明図で、 （a) はインピーダンス整合回路の回路図、 （b) はインピーダンス 整合回路を伝送する信号の電圧振幅、 （c) はインピーダンス整合回路の等価回 路、 第 9図は、 伝送線路の幅を狭くした場合のインピーダンス整合回路の伝送線 路の （一部省略） 上面図、 第 1 0図は、 Kインパ一タを用いた等価回路で示され たインピーダンス整合回路の模式図で、 （a) は伝送線路をメアンダ状に形成し た場合、 （b) は伝送線路を Kインパ一夕の隣に配置した場合、 （c) は接地導 体幅を狭めた場合、 （d) は隣り合う接地導体を除去した場合、 （e) は伝送線 路を接地導体距離内に形成した場合、 第 1 1図は、 インピーダンス整合回路の （ 一部省略） 断面図で、 （a) は誘電体基板の裏面にシリコン基板を形成した場合 、 （b) は誘電体基板の裏面に接地層を形成した場合、 第 1 2図は、 伝送線路の 板厚を増大させた場合のインピーダンス整合回路の （一部省略） 断面図、 第 1 3 図は、 積層された誘電体層により板厚を増大させた場合のインピーダンス整合回 路の （一部省略） 断面図、 第 14図は、 小型化されたインピーダンス整合伝送線 路のインピーダンス整合回路の伝送線路の上面図で、 (a) は第 4メタル層が形 成された場合、 （b) は第 4メタル層と第 5メタル層とがビアで接続された場合 、 第 1 5図は、 第 14図に示すインピーダンス整合回路の Sパラメ一夕の演算結 果を示す図、 第 1 6図は、 ィンバー夕と 1 4波長共振回路とを交互に接続して 多段化したインピーダンス整合回路の等価回路を示す図であって、 （a) は口一 ノイズアンプの入力端に接続されたインピーダンス整合回路、 （b) は口一ノィ ズアンプの出力端に接続されたインピーダンス整合回路、 第 1 7図は、 集中定数 素子により構成された、 従来のィンピ一ダンス整合回路を示す図である。 発明を実施するための最良の形態
以下、 図面に沿って、 本発明の実施の形態について説明する。 第 1図は、 本発 明が適用される無線通信装置 1の一例を示すブロック図を示している。 無線通信 装置 1は、 半導体素子 2と、 ホイップアンテナなどのアンテナ 3とを備えている 。 また、 半導体素子 2には、 図示しない D S P (D i g i t a l S i g n a l P r o c e s s o r) などを介して、 キーポードゃマイクロフォンなどの送話手 段 （図示せず） と、 ディスプレイやスピ一力などの受話手段 （図示せず） とが接 続されている。
この種の無線通信装置 1 としては、 例えば、 携帯電話、 PHS、 PDA (携帯 情報端末） などの、 移動体通信手段がある。 また、 無線 LANカードや無線 L A Nポ一ドなど、 例えば P C (パーソナルコンピュータ） に移動体通信の機能を付 加させる、 通信機能付加手段であってもよい。 さらに、 無線通信が可能であれば 固定電話でもよく、 例えばコ一ドレス電話も無線通信装置 1に含まれる。 また、 アンテナ 3は、 特にホイップアンテナに限るものでなく、 例えば、 受信専用の内 蔵アンテナとして用いられる、 板状逆 Fアンテナや、 半導体素子 2上に構成され たス口ッ トアンテナでもよい。
半導体素子 2は、 アンテナ 3が接続された R F (無線周波数） 回路 （破線枠内 ) 2 a、 AZD変換回路 （破線枠内） 2 b、 及びデジタル信号処理回路 （破線枠 内） 2 cを有しており、 AS I C (特定用途向集積回路） を構成している。 これ ら R F回路 2 a、 A/D変換回路 2 b、 及びデジタル信号処理回路 2 cは、 例え ば、 CMO S (相補型金属酸化物半導体） などにより構成されている。 なお、 半 導体素子 2を構成する回路は、 上述した回路 2 a、 2 、 2 cに限るものでなく 、 D S Pなどの各種の回路を構成することが可能である。 また、 特に、 CMO S に限るものでなく、 例えば、 バイポーラと CMO Sが混載する B i CMO S, バ イボ一ラ、 G aA s FET (ガリウムヒ素電界効果型トランジスタ） により構成 してもよい。
RF回路 2 aは、 パワーアンプ （PA) 5、 ローノイズアンプ （LNA) 6、 インピーダンス整合回路 （ I MC) 7 a、 7 b、 7 c、 7 d、 電圧制御発振器 （ 図示せず） などからなる移相同期ループ （P L L) 9、 移相器 1 0 a、 1 0 b, ミキサ 1 1 a、 l i b, 1 1 c、 1 1 d、 及ぴスィツチ （SW) 1 2などを有し ている。 なお、 以下の説明では、 特に区別の必要がないときは、 インピーダンス 整合回路 7 a、 7 b、 7 c、 7 dを、 単にインピーダンス整合回路 7と表現する
AZD変換回路 2 bは、 口一パスフィル夕 （L P F) 1 3 a, 1 3 b, 1 3 c 、 1 3 d, 可変ゲインアンプ （VGA) 1 4 a、 1 4 b、 ADコンパ一夕 （AD C) 1 5 a、 1 5 b、 及び DAコンバータ （DAC) 1 6 a、 1 6 bなどを有し ている。 また、 デジタル信号処理回路 2 cは、 デジタル復調器 1 7、 及びデジ夕 ル変調器 1 8などを有している。
デジタル信号処理回路 2 cは、 後述する入力信号 （入力される信号） S I 1が 入力自在であり、 また、 RF回路2 aは、 搬送周波数が極超短波やマイクロ波な どである出力信号 S O 1が出力自在である。 デジタル信号処理回路 2 cは、 AZ D変換回路 2 bを介して、 RF回路 2 aに接続されて、 入力信号 S I 1 と出力信 号 S O 1の伝送経路が構成されている。
具体的には、 デジタル変調器 1 8は、 DAコンパ一タ 1 6 a、 1 6 , 及び口 一パスフィルタ 1 3 c、 1 3 dを介して、 ミキサ l l c、 l i dに接続されてい る。 また、 移相同期ループ 9は、 移相器 1 0 bを介して、 同様にミキサ 1 1 c、 1 1 dに接続されている。 さらに、 ミキサ 1 1 c、 1 1 dは、 インピーダンス整 合回路 Ί c、 パワーアンプ 5、 インピーダンス整合回路 7 d、 及ぴスィツチ 1 2 を介して、 アンテナ 3に接続されている。
一方、 RF回路2 aは、 搬送周波数が極超短波やマイクロ波などである入力信 号 （入力される信号） S I 2が入力自在であり、 また、 デジタル信号処理回路 2 cは、 後述する出力信号 S O 2が出力自在である。 1 ?回路2 &は、 上述と同様 に、 AZD変換回路 2 bを介して、 デジタル信号処理回路 2 cに接続されて、 入 力信号 S I 2と出力信号 S 02の伝送経路が構成されている。 具体的には、 アンテナ 3に接続されたスィッチ 1 2は、 インピ一ダンス整合回 路 7 a、 口一ノイズアンプ 6、 及びインピーダンス整合回路 7 bを介して、 ミキ サ 1 1 a、 l i bに接続されている。 また、 移相同期ループ 9は、 移相器 1 0 a を介して、 同様にミキサ 1 1 a、 l i bに接続されている。 さらに、 ミキサ 1 1 a、 l i bは、 それぞれ、 口一パスフィルタ 1 3 a 1 3 b、 可変ゲインアンプ 14 a, 14 b、 及び ADコンバータ 1 5 a、 1 5 bを介して、 デジタル復調器 1 7に接続されている。
次いで、 R F回路 2 aのィンピ一ダンス整合回路 7を構成するコプレーナ線路 について、 第 2図に沿って説明する。 第 2図は、 インピーダンス整合回路 7を構 成するコプレーナ線路の構造の一例を示す （一部断面） 斜視図を示している。 ィ ンピ一ダンス整合回路 7は、 第 2図に示すように、 所定の板厚 Hからなる、 誘電 体基板 20、 該誘電体基板 20の表面 （誘電体基板の一方の面） 2 O Fに形成さ れた、 信号線 2 1、 及ぴ接地導体 22を備えている。 すなわち、 インピーダンス 整合回路 7の伝送線路は、 コプレーナ線路 （CPW : C o P l a n a r Wa v e g u i d e ) で構成されている。
また、 信号線 2 1は、 所定の線幅 Wで形成されており、 該信号線 2 1の両側に は、 間隔 （所定間隔） Gのスリット 23、 23を介して、 接地導体 22、 22が 配置されている。 なお、 誘電体基板 20を、 その板厚 Hが線幅 Wの 5倍以上にな るように構成することにより、 インピーダンス整合回路 7の特性インピーダンス Zは、 線幅 Wと間隔 Gとの比率に応じて決まり、 近似的に板厚 Hを無視すること ができ、 本実施の形態における誘電体基板 20も、 このように構成されているも のとする。
次いで、 口一ノイズアンプ 6に接続されたインピーダンス整合回路 7 aの構成 について説明する。 第 3図は、 口一ノイズアンプ 6の入力端に接続されたインピ —ダンス整合回路 7 aの周辺における伝送線路の説明図で、 (a) は伝送線路の (一部省略) 上面図、 (b) は伝送線路の等価回路、 （c) は Kインパ一夕を用 いた等価回路を示している。
インピーダンス整合回路 7 aは、 第 3図 （a) に示すように、 第 2図に示した コプレーナ線路により構成されており、 インピーダンス整合伝送線路 30と、 K インバー夕伝送線路 （インピーダンス反転分布定数線路） 3 3とを有している。 Kインバ一夕伝送線路 33の図中左側は、 特性インピーダンスとして一般的な値 である 50 [Ω] (以下単に ΓΖ 0」 という。 ) の特性インピーダンス Z 35を有 する-. 伝送線路 3 5を介して、 スィッチ 1 2 (第 1図参照) に接続されている。 また、 インピーダンス整合伝送線路 30の図中右側は、 口一ノイズアンプ 6 (第 1図参照） に接続されている。
これら、 インピーダンス整合伝送線路 30、 Kインバー夕伝送線路 33、 及ぴ 伝送線路 3 5は、 入力される信号の搬送周波数が所定値以上の際に、 例えば、 極 超短波 （ 300 [MHz] 〜3 [GHz] ) 、 マイクロ波 （3〜30 [GHz] ) 、 ミリ波 （30〜 30 0 [GH z] ) などの高周波の際に、 第 2図に示した誘 電体基板 20と共に、 分布定数線路として機能する。 本実施の形態においては、 搬送周波数を、 2. 45 [GHz] の極超短波とする。
伝送線路 35は、 線幅 W 1の信号線 2 1 aと、 間隔 G 1のスリッ ト 23 a、 2 3 aを介した、 接地導体 2 2、 22とにより構成されている。 特性インピーダン スは、 上述したように、 線幅 Wと間隔 Gの比率に応じて決まるので、 伝送線路 3 5の特性インピーダンス Z 3 5は、 線幅 W 1と間隔 G 1の比率が、 例えば、 線幅 W1を 1 7. 5 [^m] 及び間隔 G 1を 5 [ m] として、 Z。となるように設 定されている。 従って、 伝送線路 3 5の線路長 L F iは、 特に制限なく、 適宜な 長さに設定することができる。
一方、 インピ一ダンス整合伝送線路 30は、 上記線幅 W 1より狭い線幅 W 2 ( 例えば 4. 5 C^m] ) の信号線 2 l bと、 上記間隔 G 1より広い間隔 G 2 (例 えば 1 1. 5 [ m] ) のスリッ ト 23 b、 23 bを介した、 接地導体 22、 2 2とにより構成されており、 その特性インピーダンス Z 3 Qは、 上述した伝送線 路 3 5と異なる所定値 （例えば 8 3. 4 [Ω] ) に設定されている （詳細は後述 ) 。 また、 インピーダンス整合伝送線路 3 0の線路長 L i は、 上述した伝送線 路 3 5と異なり、 所定長さに設定されている (詳細は後述) 。
また、 Kインパー夕伝送線路 3 3は、 インピーダンス整合伝送線路 30と同様 に、 線幅 W2の信号線 2 1 bと、 間隔 G 2のスリッ ト 2 3 b、 23 bを介した、 接地導体 22、 22とにより構成されている。 また、 信号線 2 l bと、 接地導体 2 2 、 2 2とは、 蛇行状に形成された、 線幅 d 1の伝送線路で構成される、 ス夕 ブ 2 5、 2 5を介して接続 （短絡） されている。
このような Kインバ一タ伝送線路 3 3は、 第 3図 ( b ) に示すように、 インダ クタンス Lの T型回路 3 3 aと、 該 T型回路 3 3 aの両端に接続された、 電気長 Φ Ζ 2を線路長とする、 分布定数線路 3 3 b、 3 3 bとにより構成された等価回 路で表される。 上述したスタブ 2 5、 2 5を構成する、 線幅 d lの伝送線路は、 上記ィンダク夕ンス Lを構成する上で、 所定の線路長に設定されている。
従って、 インピーダンス整合回路 7 aは、 第 3図 （b ) に示すように、 インダ クタンス Lの T型回路 3 3 aと、 その両側に接続された分布定数線路 3 3 b、 3
3 bと、 さらに、 分布定数線路 3 3 b、 3 3 bの両側に接続された、 線路長 L j iの分布定数線路 3 0 a、 及び線路長 L F 1の分布定数線路 3 5 aとにより構成さ れた等価回路で表される。
Kインバ一タ伝送線路 3 3は、 上述したように、 インダク夕ンス Lの T型回路 3 3 aと、 その両側に接続された分布定数線路 3 3 b、 3 3 bとにより構成され ることから、 第 3図 （c ) に示すように、 Kインバー夕として機能する。
ここで、 インバ一夕とは、 入力端子から当該インバータを介して負荷を見た場 合に、 負荷のインピーダンスまたはアドミタンスが反転して見える、 回路素子を いう。 特に、 インピーダンスを反転させてアドミタンスとして見る回路素子を、 Kインバ一夕といい、 逆に、 アドミタンスを反転させてインピーダンスとして見 る回路素子を、 Jインパー夕という。 Kインパータは、 上述したように、 例えば インダクタンス Lの T型回路により構成され、 また、 Jインバー夕は、 例えば、 後述するキャパシタ Cの 7t型回路により構成される。
次いで、 インピーダンス整合伝送線路 3 0の特性インピーダンス Z 3。と線路 長 L！ェとについて説明するにあたり、 Kインパ一夕により構成される公知のフ ィルタ 7 0について、 第 4図に沿って説明する。 第 4図は、 Kインパ一夕により 構成されるフィル夕 7 0の説明図で、 ( a ) はフィルタ 7 0の回路図、 ( ) は フィルタ 7 0を伝送する信号の電圧振幅、 （c ) はフィル夕 7 0の等価回路を示 している。
フィルタ 7 0は、 Kインパー夕により構成される、 1段のフィル夕であり、 リ ァクタンスが j で示される半波長直列共振器 7 1 と、 端子 P i— P を介し て接続された、 K iで示される Κィンバータ 7 2 と、 端子 P 2 - P 2 ' を介し て接続された、 K 2で示される Kィンバ一夕 7 3とにより構成されている。 K インパ一タ 7 2には、 Z。で示される負荷 7 5が接続されており、 また、 Kイン パ一夕 7 3には、 Z。で示される負荷 7 6が接続されている。 なお、 半波長直列 共振器 7 1から、 Kインパー夕 7 2側 （P i— P i ' 側） を見た抵抗を、 Rs' また、 Kインパー夕 7 3側 （Ρ 2— Ρ 2' 側） を見た抵抗を、 RL' とする。
ここで、 フィルタ 7 0により、 インピ一ダンスの整合と、 伝送する信号を所定 の帯域幅に設定すること （帯域調整） と、 を可能とする、 公知の設計公式は、 式 1及び式 2で表される。
【式 1】
Figure imgf000015_0001
【式 2】
Figure imgf000015_0002
x 1は、 リアクタンス X のスロープパラメ一夕を表しており、 リアクタンス X i は、 式 3で表される。 また、 ωは周波数、 ω。は中心周波数、 w (帯域幅） は比 帯域幅 （ （ω2— ωι) /ω。） ωい ω2は遮断周波数、 g gい g 2は規 格化素子値を表している。 なお、 上記規格化素子値 g0 g g2は、 通過域の (リップルが最大となる) 反射損失と （フィルタの） 段数とから算出される。
【式 3】 ω a), 0
ω0 ω Kインバ一タ 7 2、 7 3の間には、 半波長直列共振器 7 1が構成されているこ とから、 半波長直列共振器 7 1を伝送する信号の電圧振幅 I V (ζ ) Iは、 第 4 図 （b) に示すように、 端子 P i— 、 P 2 - P 2 ' 側でショート ( I V ( z ) 1 = 0) となる。 また、 フィルタ 7 0は、 第 4図 ( c ) に示すように、 半波長 直列共振器 7 1の両側に、 R s ' 、 RL' で示される抵抗 7 7、 7 9が接続され た等価回路で表され、 該抵抗 7 7、 7 9は、 式 4及び式 5で表される。
【式 4】 '
Ζ„
【式 5】
1,2
また、 上記半波長直列共振器 7 1では、 式 6及び式 7が成立している。 なお, Q (Q値） は、 クオリティファクタを意味する。
【式 6】
【式 7】
Figure imgf000016_0001
こうして、 Kィンバ一夕 7 2、 7 3は、 上述したようにインピーダンス （つま り半波長直列共振器 7 1 ) をアドミタンス (半波長並列共振器) に反転するので 、 フィルタ 7 0は、 半波長並列共振器 （図示せず） と等価となる。 従って、 フィ ルタ 70は、 半波長並列共振器による 1段のフィルタとして機能し、 上述した式 1及び式 2に基づいて、 インピーダンス整合が可能になると共に、 比帯域幅 wを 設定することにより、 帯域調整が自在となる。
このような半波長直列共振器 7 1は、 伝送する信号の半波長を線路長とする伝 送線路 （図示せず） により構成され、 また， Kインパ一タ 72、 73は、 それぞ れ、 第 3図 (b) に示した Kィンバー夕伝送線路 33と同様の、 ィンダクタンス Lの T型回路及びその両側に接続される電気長 φ/ 2を線路長とする伝送線路 ( 図示せず） より構成される。
上述した半導体素子 2には、 既に述べたように、 AS I Cを構成する上で複数 の回路が構成されるため、 半導体素子 2上のスペースに制限があり、 上述したフ ィルタ 70を半導体素子 2上に構成するには、 その占有面積さらに小さくする必 要がある。 そこで、 本発明に係るインピーダンス整合回路 7は、 上述したフィル 夕 70と同様に、 式 1及び式 2を満たすものでありながら、 占有面積を上記フィ ルタ 7 0より小さくすることが出来るように、 ィンピ一ダンス整合伝送線路 30 の特性インピーダンス Z 3。と線路長 L！ iが、 所定値に設定されている。
次いで、 ィンピ一ダンス整合伝送線路 3 0の特性ィンピ一ダンス Z 3。と線路 長 について、 第 5図に沿って説明する。 第 5図は、 口一ノイズアンプ 6の 入力端に接続されたインピーダンス整合回路 7 aの特性ィンピ一ダンス Z 3 0と 線路長 の説明図で、 （a) はインピーダンス整合回路 7 aの回路図、 （b ) はインピーダンス整合回路 7 aを伝送する信号の電圧振幅、 （c) はインピー ダンス整合回路 7 aの等価回路を示している。
第 5図 （a) に示すインピーダンス整合回路 7 aは、 第 3図で説明したように 、 インピーダンス整合伝送線路 3 0と、 Kインバータ伝送線路 33とにより構成 されている。 インピーダンス整合伝送線路 30は、 特性インピーダンス (後 述） を有する 1 4波長伝送線路 （ 1ノ 4波長分布定数線路） 32と、 該 1/4 波長伝送線路 32に接続されたリアクタンス補償伝送線路 （リアクタンス補償分 布定数線路) 3 1とにより構成されている。 1 /4波長伝送線路 32の線路長は 、 伝送する信号の波長えの 1/4、 すなわち、 1/4波長 λ/4 (入力される信 号の 1 /4波長） である。 1 /4波長伝送線路 32は、 入力端 Ρ 3— Ρ 3' を介 して Kインバー夕伝送線路 33に接続されており、 該 Κインバ一タ伝送線路 33 は、 伝送線路 35に接続されている。 また、 リアクタンス補償伝送線路 3 1は、 出力端 Ρ4— Ρ4' を介してローノイズアンプ 6 (第 1図参照） に接続されてい る。
なお、 上記波長 λは、 管内波長を意味しており、 信号がインピーダンス整合回 路 7を伝送する際、 第 2図に示す誘電体基板 2 0が有する誘電率に応じて、 上記 搬送周波数が大きくなり、 波長 λは、 搬送周波数の 2. 45 [GHz] の 1波長 より小さくなっている。
このように、 1 4波長伝送線路 32の線路長を、 第 4図 （a) で説明したフ ィルタ 70の半波長直列共振器 7 1を構成する、 半波長の伝送線路 （図示せず） の半分に設定されている。 しかも、 ローノイズアンプ 6の入力インピーダンスは 、 比較的大きい （例えば、 33 0— j 890 [Ω] ) ことから、 該ロ一ノイズァ ンプ 6をオープンと扱えるので、 2つの Kインバータを必要とせず、 入力端 P3 _Ρ3' 側のみに、 Κインバ一タ伝送線路 3 3が、 Κインバー夕 （インピーダン ス反転回路のインバー夕） K0、 iを構成している。 すなわち、 1/4波長伝送線 路 32を伝送する信号の電圧振幅 I V (z) I は、 第 5図 （b) に示すように 1 Z 4波長であって、 入力端 Ρ 3— Ρ 3' 側でショート （ I V (ζ) I = 0) にな り、 また、 出力端 Ρ4— Ρ4' 側ではオープン （振幅最大） になる。
こうして、 1 /4波長伝送線路 32の線路長を、 1 /4波長 λ/4に設定した 状態で、 上述した式 1及び式 2を適用するために、 上記リアクタンス補償伝送線 路 3 1の線路長は、 口一ノイズアンプ 6のサセプ夕ンス を補償 （相殺） する ように、 調整量 （負荷のリアクタンスを補償する長さ） Δ 1に設定されている。 ここで、 口一ノイズアンプ 6の入力アドミタンス YLを、 式 8に示すように定 義する。 なお、 Gi_は、 口一ノイズアンプ 6のコンダクタンス、 ま、 ローノ ィズアンプ 6のサセプ夕ンス (負荷のリアクタンス) を表している。
【式 8】
1
YL -— GL÷ ]BL また、 ローノイズアンプ 6の入力インピ一ダンス （負荷のインピーダンス） Z ！ ^を、 式 9とする。 なお、 ま、 入力インピーダンス Z の抵抗、 ま、 入力 インピーダンス Z Lのリアクタンスを表している。
【式 9】
すると、 ローノイズアンプ 6のコンダクタンス Gい 及びサセプ夕ンス BLは 、 式 1 0で表される。
【式 1 0】
Figure imgf000019_0001
ところで、 1 /4波長伝送線路 3 2は、 その線路長 （1Z4波長 λ/4) を増 減して調整することにより、 インダク夕ンスの装荷と同様に、 リアクタンスを増 減することができるので、 リアクタンス補償伝送線路 3 1の調整量 Δ 1 は、 式 1 1を満たすように設定されている。 なお、 Cは単位長あたりの容量 [C/m] を 表している。
【式 1 1】 ωοεΜ = -BL
従って、 リアクタンス補償伝送線路 3 1の調整量△ 1 は、 式 1 2に示す長さで ¾ Sれ · &。
【式 1 2】
Figure imgf000019_0002
なお、 ローノイズアンプ 6は、 F ET (電界効果型トランジスタ） で構成され ており、 ゲートとソース （図示せず） の間の容量が正であることから、 xL<o であり、 式 1 0により B 0となり、 さらに式 1 2より Δ 1 < 0となる。
上述したように、 1/4波長伝送線路 32の線路長は、 1Z4波長 λ/4であ り、 また、 リアクタンス補償伝送線路 3 1の線路長は、 調整量 Δ 1なので、 イン ピ一ダンス整合伝送線路 3 0の線路長 L Ϊ iは、 第 5図 （a) に示すように λ / 4 + Δ 1である。 さらに、 Δ 1 < 0であることから、 ィンピーダンス整合伝送 線路 3 0の線路長 L i は、 1 /4波長伝送線路 3 2の線路長 （ 1 4波長入/ 4) から、 リアクタンス補償伝送線路 3 1の調整量 Δ 1の絶対値を差し引いた長 さとなる。 '
搬送周波数が 2. 45 [GHz] では、 1ノ4波長 λ/4は約 1 8 [mm] で あるのに対し、 ローノイズアンプ 6の入力インピーダンス ZLが、 例えば 3 30 - j 8 90 [Ω] の場合、 調整量△ 1は、 一 0. 9 [mm] となるので、 インピ —ダンス整合伝送線路 30の線路長 L ^ tは、 約 1 7 [mm] となる。
このように、 サセプタンス が補償されると、 インピーダンス整合回路 7に 、 上述した式 1及び式 2を適用することによって、 フィルタ 7 0と同様に、 ロー ノイズアンプ 6のインピーダンス整合と、 帯域調整とが可能となる。
ここで、 口一ノイズアンプ 6は、 上述したように、 比較的大きいインピーダン ス （ZL) を有することから、 Z。の逆数を Y。とすると、 GL《Y。となり、 式 1 3ないし式 1 7が成り立つ。
【式 1 3】
Z ^Z^GL +jX^R +jX
【式 14】 、
1ί 3
Figure imgf000020_0001
【式 1 5】 ズ
1 4 1
【式 1 6】
z
' ¾ 2 ft
【式 1 7】
従って、 式 2で示される設計公式は、 1 /4波長伝送線路 3 2の特性インピー ダンス （設定された帯域幅に応じた特性インピーダンス） として、 式 2、 式 5、 式 1 5、 式 1 6から、 式 1 8で表される。 また、 式 1で示される設計公式は 、 Kインパ一タ伝送線路 3 3が構成する Kインバ一夕 K0、 iとして、 式 1 9で表 される。
【式 1 8】
Z一 π
gxg2GL
【式 1 9】
Figure imgf000021_0001
インピーダンス整合伝送線路 3 0は、 第 3図 （a) で説明したように、 線幅 W 2及ぴ間隔 G 2で構成され （つまり特性インピーダンスが一定に維持され） 、 さ らに、 インピーダンス整合伝送線路 3 0は、 第 5図 （ a) で説明したように、 ィ ンピーダンス整合伝送線路 3 1と 1 /4波長伝送線路 3 2とからなるので、 ィン ピーダンス整合伝送線路 3 0の特性インピーダンス Z 3。 （8 3. 4 [Ω] ) は 、 上記特性インピーダンス Z iで表されることとなる。
こうして、 インピーダンス整合回路 7 aは、 式 1 8及び式 1 9が満たされるこ とにより、 第 5図 （a ) に示す回路図は、 第 4図 （c ) に示す等価回路と同様に 、 第 5図 （c ) に示す、 半波長直列共振器 3 6から見た等価回路で表される。 す なわち、 インピーダンス整合回路 7 aは、 半波長直列共振器 3 6の両側に、 R s ' 、 R L ' で示される抵抗 3 7、 3 9が接続された、 等価回路で表され、 該抵抗 3 7、 3 9は、 式 6、 式 1 6、 式 1 7から、 式 2 0で表される。 また、 クオリテ ィファクタ Qは、 式 7、 式 1 6、 式 1 7から、 式 2 1で表される。
【式 2 0】
Figure imgf000022_0001
【式 2 1 】
Figure imgf000022_0002
このように、 本発明に係るインピーダンス整合回路 7 aは、 第 4図に示すフィ ル夕 7 0と異なり、 Kインバ一夕を 2つも必要とせず、 インピーダンス整合伝送 線路 3 0の線路長 L t を、 λ / 4 + Δ 1 として構成することができる。 しかも 、 1 / 4波長伝送線路 3 2の特性インピーダンス Z i (つまりインピーダンス整 合伝送線路 3 0の特性インピーダンス Z 3。） と、 Kインバ一タ伝送線路 3 3が 構成する Kィンバ一夕 3 3の K 0、 ！とが、 式 1 8及ぴ式 1 9を満たすように設定 されているので、 インピーダンス整合回路 7 aの占有面積を小さくしながら、 ィ ンピ一ダンス整合と、 比帯域幅 wに応じた帯域調整を可能とすることができる。 また、 本発明に係るインピーダンス整合回路 7は、 口一ノイズアンプ 6の入力 インピーダンス Z Lのように、 比較的大きいィンピ一ダンスだけでなく、 上記口 一ノイズアンプ 6の出力インピーダンス Z s (後述） のように、 比較的小さいィ ンピーダンスであっても、 上述と同様なインピーダンス整合と共に帯域調整を可 能とすることができる。
次いで、 ローノイズアンプ 6の出力端に接続されたインピーダンス整合回路 7 bの構成について説明する。 第 6図は、 口一ノイズアンプ 6の出力端に接続され たインピーダンス整合回路 7 bの周辺における伝送線路の説明図で、 ( a ) は伝 送線路の （一部省略） 上面図、 ( b ) は伝送線路の等価回路、 （c ) は Jインパ 一夕を用いた等価回路を示している。
インピーダンス整合回路 7 bは、 第 6図 ( a ) に示すように、 インピーダンス 整合回路 7 aと同様に、 第 2図に示したコプレーナ線路により構成されており、 インピーダンス整合伝送線路 4 0 と、 Jィンバ一夕伝送線路 (インピーダンス反 転分布定数線路） 4 3とを有している。 Jインバ一タ伝送線路 4 3の図中右側は 、 Z。の特性インピーダンス Z 4 5を有する、 伝送線路 4 5を介して、 ミキサ 1 1 a、 l i b (第 1図参照） に接続されている。 また、 インピーダンス整合伝送線 路 4 0の図中左側は、 ローノイズアンプ 6 (第 1図参照） に接続されている。 こ れら、 インピーダンス整合伝送線路 4 0、 Jインバ一夕伝送線路 4 3、 及び伝送 線路 4 5は、 第 3図で説明した分布定数回路と同様に、 第 2図に示した誘電体基 板 2 0と共に、 分布定数回路として機能する。
伝送線路 4 5は、 インピーダンス整合回路 7 aの伝送線路 3 5 (第 3図参照） と同様に、 線幅 W 1の信号線 2 1 aと、 間隔 G 1のスリッ ト 2 3 a、 2 3 aを介 した、 接地導体 2 2、 2 2 とにより構成されており、 伝送線路 4 5の線路長 L F 2は、 特に制限なく、 適宜な長さに設定することができる。
一方、 インピーダンス整合伝送線路 4 0は、 上記線幅 W 1より狭い線幅 W 3の 信号線 2 1 cと、 上記間隔 G 1より広い間隔 G 3のスリッ ト 2 3 c、 2 3 cを介 した、 接地導体 2 2、 2 2とにより構成されている。 従って、 インピーダンス整 合伝送線路 4 0の特性ィンピ一ダンス Ζ 4 ΰは、 上述した伝送線路 4 5 と異なる 所定値 （詳細は後述） に設定されている。 また、 インピーダンス整合伝送線路 4 0の線路長 L I 2は、 上述した伝送線路 4 5と異なり、 所定長さに設定されてい る （詳細は後述） 。
また、 Jインパ一夕伝送線路 4 3は、 線幅 W 3の信号線 2 1 c、 2 I dと、 間 隔 G 3のスリット 2 3 c、 2 3 cを介した、 接地導体 2 2 , 2 2とにより構成さ れている。 信号線 2 1 c 、 2 1 dは、 櫛歯状に形成された端部 2 6 a、 2 6 bを 有しており、 端部 2 6 a、 2 6 bは、 所定の間隙 d 2のギャップ G A Pを介して 対向している。
このような Jインパ一タ伝送線路 4 3は、 第 6図 （b ) に示すように、 キャパ シタ Cの π型回路 4 3 aと、 該冗型回路 4 3 aの両端に接続された.. 電気長 φ / 2を線路長とする、 分布定数線路 4 3 b、 4 3 bとにより構成された等価回路で 表される。 なお、 上述した端部 2 6 a、 2 6 bやギャップ G A Pの間隙 d 2は、 上記キャパシ夕 Cに応じて、 それぞれ、 所定形状、 所定値に設定されている。 従って、 インピーダンス整合回路 7 bは、 第 6図 （b ) に示すように、 キャパ シ夕 Cの 7t型回路 4 3 aと、 その両側に接続された分布定数線路 4 3 b、 4 3 b と、 さらに、 分布定数線路 4 3 b、 4 3 bの両側に接続された、 線路長 L I 2の 分布定数線路 4 0 a、 及び線路長 L F 2の分布定数線路 4 5 aとにより構成され た等価回路で表される。
Jインバ一タ伝送線路 4 3は、 上述したように、 キャパシタ Cの π型回路 4 3 aと、 その両側に接続された分布定数線路 4 3 b、 4 3 bとにより構成されるこ とから、 Jインバー夕伝送線路 4 3は、 第 6図 （c ) に示すように、 Jインパ一 夕として機能する。
ここで、 Jインバ一タにより構成される公知のフィルタ 8 0について、 第 7図 に沿って説明する。 第 7図は、 Jインパ一夕により構成されるフィルタ 8 0の説 明図で、 （ a ) はフィルタ 8 0の回路図、 （b ) はフィルタ 8 0を伝送する信号 の電圧振幅、 （c ) はフィルタ 8 0の等価回路を示している。
フィル夕 8 0は、 Jインパ一夕により構成される、 第 4図で説明したフィルタ 7 0と同様に、 1段のフィルタであり、 サセプタンスが j で示される半波長 並列共振器 8 1 と、 端子 P 5— P 5 ' を介して接続された、 J 0 > iで示される J ィンバ一タ 8 2と、 端子 P 6— P 6 ' を介して接続された、 J ！, 2で示される J インバー夕 8 3とにより構成されている。 Jインパー夕 8 2には、 Y。で示され る負荷 8 5が接続されており、 また、 Jインバ一夕 8 3には、 Y。で示される負 荷 8 6が接続されている。 なお、 半波長並列共振器 8 1から、 Jインバー夕 8 2 側 （P 5— P 5 ' 側） を見たコンダクタンスを、 G s ' 、 また、 Jインパ一タ 8 3 側 （P6— Ρ 6' 側） を見たコンダクタンスを、 G- とする。
ここで、 フィル夕 80により、 インピーダンス整合と帯域調整とを可能とする 、 公知の設計公式は、 式 22及び式 23で表される。
【式 22』
Figure imgf000025_0001
[式 2 3】
J
Figure imgf000025_0002
なお、 は、 サセプタンス B iのスロープパラメータを表しており、 サセプ タンス3ェは、 式 24で表される。
【式 24】
Figure imgf000025_0003
Jインバ一タ 82、 83の間には、 半波長並列共振器 8 1が構成されているこ とから、 半波長並列共振器 8 1を伝送する信号の電圧振幅 I V (z) i は、 第 7 図 （b) に示すように、 端子 P s— Ρ 5' 、 Ρ6-Ρ 6' 側でオープン （振幅最大 ) となる。 また、 フィルタ 80は、 第 7図 （c) に示すように、 半波長並列共振 器 8 1の両側に、 Gs' 、 GL' で示されるコンダクタンス 8 7、 8 9が接続さ れた等価回路で表され、 該コンダクタンス 87、 89は、 式 2 5及び式 26で表 される。
【式 2 5】
G、
Figure imgf000025_0004
【式 2 6】
Figure imgf000026_0001
また、 上記半波長並列共振器 8 1では、 式 2 7及び式 2 8が成立している, 【式 2 7】
【式 2 8】
Figure imgf000026_0002
こうして、 Jインバータ 8 2、 8 3は、 Kインバ一夕と異なり、 アドミタンス (半波長並列共振器 8 1 ) をインピーダンス （半波長直列共振器） に反転するの で、 フィルタ 8 0は、 半波長直列共振器 （図示せず） と等価となる。 従って、 フ ィルタ 8 0は、 半波長直列共振器による 1段のフィルタとして機能し、 上述した 式 2 3及び式 2 4に基づいて、 第 4図に示すフィルタ 7 0と同様に、 インピーダ ンス整合が可能になると共に、 比帯域幅 wを設定することにより、 帯域調整が自 在となる。
本発明に係るィンピーダンス整合回路 7 bは、 上述したインピーダンス整合回 路 7 aと同様に、 式 2 2及ぴ式 2 3を満たすものでありながらも、 占有面積を上 記フィルタ 8 0より小さくすることが出来るように、 インピーダンス整合伝送線 路 4 0の特性ィンピ一ダンス Z 4。と線路長 L！ 2とが、 所定値に設定されている 次いで、 ィンピーダンス整合伝送線路 4 0の特性ィンピーダンス Z 4 0と線路 長 2について、 第 8図に沿って説明する。 第 8図は、 ローノイズアンプ 6の 出力端に接続されたィンピーダンス整合回路 7 bの特性ィンピーダンス Z 4。と 線路長 L I 2の説明図で、 （ a) はインピーダンス整合回路 7 bの回路図、 （b ) はインピーダンス整合回路 7 bを伝送する信号の電圧振幅、 （c ) はインピー 'ダンス整合回路 7 bの等価回路を示している。
第 8図 （ a) に示すィンピーダンス整合回路 7 bは、 第 6図で説明したように 、 インピーダンス整合伝送線路 4 0と、 Jインパ一夕伝送線路 4 3とにより構成 されている。 インピ一ダンス整合伝送線路 4 0は、. 特性ィンピ一ダンス Z iを有 する 1 /4波長伝送線路 ( 1 / 4波長分布定数線路) 4 2と、 該 1 /4波長伝送 線路 4 2に接続されたリアクタンス補債伝送線路 （リアクタンス補償分布定数線 路） 4 1 とにより構成されている。 1 /4波長伝送線路 4 2の線路長は、 1 /4 波長伝送線路 3 2 (第 5図 ( a) 参照) と同様に、 1 /4波長 λ/4である。 1· /4波長伝送線路 4 2は、 入力端 Ρ 8— Ρ 8 ' を介して Jインバ一タ伝送線路 4 3に接続されており、 該 Jインバ一夕伝送線路 4 3は、 伝送線路 4 5に接続され ている。 また、 リアクタンス補償伝送線路 4 1は、 出力端 Ρ 7— Ρ 7 ' を介して 口一ノイズアンプ 6 (第 1図参照） に接続されている。
このように、 1 /4波長伝送線路 4 2の線路長は、 1Z4波長伝送線路 3 2の 線路長 （第 5図 （ a) 参照） と同様に、 第 4図 （a) で説明したフィルタ 8 0の 半波長並列共振器 8 1を構成する、 半波長の伝送線路 （図示せず） の半分に設定 されている。 しかも、 口一ノイズアンプ 6の出力インピーダンス （負荷のインピ —ダンス） Z sは、 上述した入力インピーダンス Z Lに比べて極めて小さいこと から、 該ロ一ノイズアンプ 6をショートと扱えるので、 2つの Jィンパ一タを必 要とせず、 入力端 P 8— P 8 ' 側のみに、 Jインパ一タ伝送線路 4 3が、 Jイン バ一夕 （インピ一ダンス反転回路のインバ一タ） J 2を構成している。 すなわ ち、 1 4波長伝送線路 4 2を伝送する信号の電圧振幅 I V ( z ) Iは、 第 8図 (b ) に示すように 1 4波長であって、 入力端 P 8— Ρ 8 ' 側でオープン （振 幅最大） になり、 また、 出力端 Ρ 7 - Ρ 7 ' 側でショート ( I V ( ζ ) 1 = 0 ) /dlる
こうして、 1 / 4波長伝送線路 4 2の線路長を、 1 Ζ4波長 λ/4に設定した 状態で、 上述した式 2 3及び式 2 4を適用するために、 上記リアクタンス補償伝 送線路 4 1の線路長は、 ローノイズアンプ 6のリアクタンス （負荷のリアクタン ス） Xsを補償 （相殺） するように、 調整量 Δ 1に設定されている。
ここで、 口一ノイズアンプ 6の出力インピーダンス Z sを、 式 2 9のように定 義する。 なお、 Rsは、 出力インピーダンス Z sの抵抗、 Xsは、 出カインビーダ ンス Z sのリァク夕ンスを表している。
【式 29】
•s
口一ノイズアンプ 6の出力インピーダンス Z sは.. 上述した入力インピーダン ス Z Lに比べて極めて小さいことから、 | Z S | 《Z。となり、 出力端 P 7— P 7 ' はショート （短絡） と扱える。 従って、 1 Z 4波長伝送線路 42は、 その線路 長 （1 4波長 λ/4) を増減して調整することにより、 リアクタンス補償伝送 線路 3 1 (第 5図 （a) 参照） と同様に、 リアクタンスを増減するこ.とができる ので、 リアクタンス補償伝送線路 41の調整量 Δ 1は、 式 30を満たすように設 定されている。 なお、 Lは単位長あたりのインダクタンス [H/m] を表してい る。
【式 30】 ^LM Xs 従って、 リアクタンス補償伝送線路 41の調整量 Δ 1は、 式 3 1を満たす長さ で表される。
【式 3 1】
なお、 口一ノイズアンプ 6の出力インピーダンス Z sは、 入カインピ一ダンス Z と同様に、 X s < 0であり、 式 3 1より△ 1く 0となる。 一方、 上述したよ うに、 1 4波長伝送線路 42の線路長は、 1/4波長 λ/4であり、 また、 リ ァクタンス補償伝送線路 41の線路長は、 調整量 Δ 1なので、 インピーダンス整 合伝送線路 40の線路長 L z 2は、 第 8図 （a) に示すように、 λノ 4 + Δ 1で ある。 従って、 インピーダンス整合伝送線路 40の線路長 L i 2は、 インピーダ ンス整合伝送線路 30の線路長 L！ェと同様に、 1 Z 4波長伝送線路 42の線路 長 （1/4波長ぇ 4) から、 リアクタンス補償伝送線路 41の調整量 Δ 1の絶 対値を差し引いた長さとなる。
また、 入力端 P 8 - P 8 ' からィンピーダンス整合伝送線路 40側を見たァド ミタンス Ys' は、 式 32で表せ、 また、 式 33ないし式 36が成り立つ。
【式 32】
£4
'S
2
【式 33】 一一 ω ω.
cot^疆 -bi
、ω0 ω
【式 34】
【式 3 5】
5 Z\
【式 36】 ' £
Figure imgf000029_0001
うして、 1ノ 4波長伝送線路 42の特性インピーダンス Z iの逆数をァドミ タンス （設定された帯域幅に応じた特性インピーダンス） とすると、 式 22 で示される設計公式は、 1/4波長伝送線路 42のアドミタンス として、 式 22、 式 2 5、 式 34、 式 3 5から、 式 37で表される。 また、 式 23で示され る設計公式は、 Jインパータ伝送線路 43が構成する Jインパー夕 （インピーダ ンス反転回路のィンパ一夕） J 2として、 式 38で表される。
【式 37】
4 g1g≠s
【式 38】
Figure imgf000030_0001
インピーダンス整合伝送線路 40は、 第 6図 （a) で説明したように、 線幅 W 3および間隔 G 3で構成され、 さらに、 インピーダンス整合伝送線路 40は、 第 8図 （a) で説明したように、 リアクタンス補償伝送線路 41と、 1/4波長伝 送線路 42とからなるので、 上述したインピーダンス整合伝送線路 40の特性ィ ンピーダンス Z 4。は、 上記ァドミタンス Y iに基づくインピーダンスで表される こととなる。
こうして、 インピーダンス整合回路 7 bは、 式 37及び式 3 8が満たされるこ とにより、 第 8図 （a) に示す回路図は、 第 7図 （c) に示す等価回路と同様に 、 第 8図 （c) に示すように、 半波長並列共振器 46から見た等価回路で表され る。 すなわち、 インピーダンス整合回路 7 bは、 半波長並列共振器 46の両側に 、 Gs ' 、 GL' で示されるコンダクタンス 47、 49が接続された、 等価回路 で表され、 該コンダクタンス 47、 49は、 式 27、 式 3 5、 式 36から、 式 3 9で表される。 またクオリティファクタ Qは、 式 28、 式 3 5、 式 36から、 式 40で表される。
【式 39】
Figure imgf000031_0001
【式 40】
Figure imgf000031_0002
従って、 ィンピ一ダンス整合回路 7 bは、 第 7図に示すフィル夕 80と同様に 、 半波長直列共振器 （図示せず） と等価となり、 該半波長直列共振器による 1段 のフィルタとして機能し、 上述したインピーダンス整合回路 7 aと同様に、 式 3 7及び式 3 8に基づいて、 インピーダンス整合と共に帯域調整が可能となる。 また、 第 1図に示すパワーアンプ 5も、 口一ノイズアンプ 6と同様に、 入カイ ンピ一ダンスが比較的大きく、 出力インピーダンスが比較的小さい負荷なので、 パワーアンプ 5の入力端、 出力端に、 それぞれ接続されたインピーダンス整合回 路 7 c、 7 dについても同様に、 本発明を適用することができる。 なお、 インピ —ダンス整合回路 7 cは、 第 3図に示すインピーダンス整合回路 7 aを、 第 3図 及び第 5図中左右に反転したものと同じ構成であり、 また、 インピーダンス整合 回路 7 dは、 第 6図に示すインピーダンス整合回路 7 bを、 第 6図及び第 8図中 左右に反転したものと同じ構成であるので、 その説明を省略する。
また、 負荷の一例として、 パヮ一アンプ 5や口一ノイズアンプ 6を示したが、 これに限らず、 例えば、 1 ?回路2 & (第 1図参照） が有する、 移相器 1 0 a、 1 0 b、 ミキサ 1 l a、 l i b, 1 1 c、 l l d、 移相同期ループ 9が有する不 図示の電圧制御発振器などの負荷にも、 本発明を適用できる。 また、 負荷は、 容 量性負荷に限らず、 誘導性負荷であってもよい。 その場合、 調整量 Δ 1は正にな ることから、 インピーダンス整合伝送線路 3 0、 40の線路-長 L！ L I 2を、 1ノ4波長伝送線路 32、 42の線路長 （ 1 /4波長 λ/4) と、 リアクタンス 補償伝送線路 3 1 , 41の調整量 Δ 1の絶対値との和として構成すればよい。 また、 上述したインピーダンス整合は、 電力を最大とする整合に限らず、 雑音 指数を最小にするインピーダンスに応じた整合も可能である。 なお、 本実施の形 態にあっては、 パヮ一アンプ 5に対するインピーダンス整合は、 電力を最大とす るインピーダンス整合とし、 また、 ローノイズアンプ 6に対するインピーダンス 整合は、 雑音指数を最小にするインピーダンス整合とする。 さらに、 インピーダ ンス整合回路 7 dの構成は、 第 8図に示すインピーダンス整合回路 7 cを、 第 6 図及び第 8図を図中左右に反転したものと同じ構成なので、 その説明を省略する 次いで、 本発明に係るインピーダンス整合回路 7と、 それを用いた半導体素子 2及び無線通信装置 1の作用について、 第 1図に沿って説明する。 なお、 本実施 の形態にあっては、 上述した無線通信装置 1を、 マイクロフォンの送話手段と、 スピーカの受話手段とを備えた、 移動体通信手段として、 当該無線通信装置 1に より音声通話を行う場合について説明する。
オペレータが、 無線通信装置 1を用いて例えば音声通話を行う際、 まず、 無線 通信装置 1に設けられた起動手段 （図示せず） を介して、 起動指令を入力すると 、 これを受けて無線通信装置 1が起動される。 さらに、 オペレータが、 無線通信 装置 1に設けられた入力手段 （図示せず） を介して、 接続指令を入力すると、 無 線通信装置 1は、 公衆回線やネッ トワークなどを介して、 音声信号の送受信が可 能な形に、 他の無線通信装置 1 ' (図示せず） と接続する。
この状態で、 オペレータが、 音声信号を、 マイクロフォン （図示せず） を介し て無線通信装置 1に入力すると、 該音声信号は、 D S P (図示せず） に入力され る。 D S Pは、 入力された音声信号について、 符号化などの所定のデジタル処理 を行うと、 入力信号 S I 1 として、 第 1図に示す半導体素子 2のデジタル処理回 路 2 cに出力する。 デジタル処理回路 2 cのデジタル変調器 1 8は、 入力信号 S I 1について所定のデジタル処理を行うと、 入力信号 S I 1を 1ビットずつ分割 して、 A / D変換回路 2 bに出力する。
A / D変換回路 2 bの D Aコンパ一タ 1 6 a、 1 6 は、 分割された入力信号 S I 1をアナログ変換すると、 それぞれ、 口一パスフィルタ 1 3 c、 1 3 dに出 力する。 ローパスフィルタ 1 3 c、 1 3 dは、 入力信号 S I 1の高調波成分を除 去すると、 該入力信号 S I 1を、 R F回路 2 aのミキサ 1 1 c、 1 1 dに出力す る。 一方、 R F回路 2 aの移相同期ループ 9は、 搬送周波数 （2 . 4 5 [ G H z ] ) のキャリア信号を移相器 1 0 bに出力しており、 移相器 1 0 bは、 位相が 9 0 0 異なるキヤリァ信号を、 それぞれ、 ミキサ 1 1 c、 l i dに出力する。 ミキ サ 1 1 c、 1 1 dは.. 入力信号 S I 1を、 上記キヤリァ信号と合成させて直交変 調した形で、 インピーダンス整合回路 7 cを介してパワーアンプ 5に出力する。 インピーダンス整合回路 7 c、 7 dは、 上述したように、 電力を最大とするィ ンピ一ダンス整合を行うように設定されているので、 入力信号 S I 1の電力は、 極力損失することなく、 パワーアンプ 5により所定値に増幅されて、 インピーダ ンス整合回路 7 dを介して出力される。 しかも、 式 3 7及ぴ式 3 8の比帯域幅 w で、 所定の帯域幅が設定されているので、 該比帯域幅 wに応じた入力信号 S I 1 が、 スィッチ 1 2を介してアンテナ 3に入力される。 そして、 アンテナ 3は、 入 力信号 S I 1をその電力が十分増幅された形で、 出力信号 S〇 1 として電磁波に より放射する。 こうして、 出力信号 S O 1は、 公衆回線やネッ トワークなどを介 して、 他の無線通信装置 1 ' に送信される。
また、 アンテナ 3が、 他の無線通信装置 1 ' から入力信号 S I 2を受信すると 、 該入力信号 S I 2を、 スィッチ 1 2を介してインピーダンス整合回路 7 aに出 力する。 インピーダンス整合回路 7 a、 7 bは、 上述したように、 雑音指数を最 小とするインピーダンス整合を行うように設定されているので、 入力信号 S I 2 は、 口一ノイズアンプ 6により、 雑音が極力発生することなく所定値に増幅され て、 インピーダンス整合回路 7 bを介して出力される。 しかも、 上述と同様に、 式 1 8及び式 1 9の比帯域幅 wで、 所定の帯域幅が設定されているので、 該比帯 域幅 wに応じた入力信号 S I 2が 2つの分岐されて、 ミキサ l l a、 l i bに入 力される。
一方、 移相同期ループ 9は、 移相器 1 0 bと同様に、 移相器 1 0 aにもキヤリ ァ信号を出力しており、 移相器 1 0 aは、 位相が 9 0 ° 異なるキャリア信号を、 それぞれ、 ミキサ 1 l a 1 1 bに出力する。 ミキサ 1 1 a、 1 1 bは、 入力信 号 S I 2を、 上記キヤリァ信号と合成させて直交復調した形で、 I軸ベースパン ド信号及び Q軸ベースバンド信号として、 それぞれ、 口一パスフィルタ 1 3 a、 1 3 bに出力する。 口一パスフィル夕 1 3 a、 1 3 bは、 I軸べ一スパンド信号 及び Q軸ベースパンド信号の高調波成分を除去し、 可変ゲインアンプ 14 a、 1 4 bに出力する。 可変ゲインアンプ 14 a、 14 bは、 I軸べ一スバンド信号及 び Q軸べ—スパンド信号の減衰した信号レベルを上昇させて、 ADコンパ一タ 1 5 a、 1 5 bに出力する。 ADコンパ一夕 1 5 a、 1 5 bは、 入力された I軸べ ースバンド信号及び Q軸ベースバンド信号を、 デジタル信号に変換して、 デジ夕 ル処理回路 2 cのデジタル復調器 1 7に出力する。 デジタル復調器 1 7は、 I軸 ベースパンド信号及び Q軸ベースバンド信号について、 所定のデジタル復調を行 い、 出力信号 S O 2として、 D S P (図示せず) に出力する。 そして、 D S Pは 、 入力された出力信号 S〇 2について復号化などの所定のデジタル処理を行うと 、 該出力信号 SO 2をスピーカに出力する。 既に述べたように、 雑音指数を最小 とするインピーダンス整合が行われているので、 出力信号 SO 2は、 良好な音質 の音声信号としてスピーカを介して出力される。
以上のように、 本発明に係るインピーダンス整合回路 7は、 インピーダンス整 合と帯域調整とを可能としながらも、 1つのインバ一夕で、 しかも、 その線路長 を λ/4 + Δ 1 として構成することができるので、 その占有面積を比較的小さく することができる。 これにより、 半導体素子 2について、 システム全体を 1チッ プで実現する、 S o C (S y s t em On a Ch i p) が可能となり、 半 導体素子と無線通信装置 1について、 小型化とコストの低減を図ることができる なお、 インピーダンス整合回路 7のインピーダンス整合伝送線路 30、 40は 、 必ずしも、 第 3図 （a) 及び第 6図 （a) に示すように、 直線状に構成する必 要はなく、 例えば、 メアンダ （蛇行） 状に構成して、 さらに小型化を図ってもよ い。 この場合、 伝送線路の幅を狭くすることにより、 インピーダンス整合回路 7 の占有面積を小さくすることができる。 第 9図は、 伝送線路の幅を狭くした場合 のインピーダンス整合回路 7 aの伝送線路の （一部省略） 上面図を示している。 伝送線路 3 5の線幅 W1 0及び間隔 G 1 0は、 第 9図に示すように、 第 3図で 説明した伝送線路 35の線幅 W1及び間隔 G 1とその比率を同じにして、 狭くさ れている。 従って、 伝送線路の幅が狭くされながら、 伝送線路 3 5の特性インピ —ダンス Z 35は、 Z。に維持されている。 また、 インピーダンス整合伝送線路 3 0の線幅 W 2 0及び間隔 G 2 0も同様に 、 第 3図で説明したインピーダンス整合伝送線路 3 0の線幅 W 2及び間隔 G 2と その比率を同じにして、 狭くされている。 従って、 伝送線路の幅が狭くされなが ら、 ィンピ一ダンス整合伝送線路 3 0の特性ィンピ一ダンス Z 3。は、 所定値 ( 上述と同様に 8 3 . 4 [ Ω ] ) 維持されている。
なお、 スタブ 2 5、 2 5は、 上述したように、 Kインバー夕のインダク夕ンス L (第 3図 （b ) 参照） を構成する上で、 所定の線路長に設定されているので、 Kインパ一夕伝送線路 3 3における接地導体 2 2、 2 2間の距離は、 第 9図に示 す接地導体距離 L Eに制限されている。 また、 第 9図においては、 第 3図 （ a ) で説明し'た部分と同一の符号を付して、 その説明を省略する。
次いで、 上述したように、 特性インピーダンスを維持しながら、 その幅を狭く した伝送線路がメアンダ状に形成された、 インピーダンス整合伝送線路 3 0につ いて、 第 1 0図に沿って説明する。 第 1 0図は、 Kインバ一夕を用いた等価回路 で示されたインピーダンス整合回路 7 aの模式図で、 （a ) は伝送線路をメアン ダ状に形成した場合、 （b ) は伝送線路を Kインバ一夕の隣に配置した場合、 （ c ) は接地導体幅を狭めた場合、 （d ) は隣り合う接地導体を除去した場合、 （ e ) は伝送線路を接地導体距離内に形成した場合を示している。
第 1 0図 （a ) に示すインピーダンス整合回路 7 aでは、 第 3図 （c ) で説明 した、 直線状のインピーダンス整合伝送線路 3 0が、 信号線 （白線） 2 1 と共に 、 スリッ ト （黒線） 2 3、 2 3が図中左右方向に向きを変えて、 メアンダ状に形 成されている。 信号線 2 1同士は、，スリッ ト 2 3、 接地導体 2 2 a、 及ぴスリッ ト 2 3を介して隣合うように形成されるので、 インピーダンス整合回路 7 aにお ける接地導体 2 2 aの占める面積を少なくすることができる。
第 1 0図 （b ) に示すインピーダンス整合回路 7 aでは、 メアンダ状に形成さ れたインピーダンス整合伝送線路 3 0が、 Kィンパ一夕伝送線路 3 3とローノィ ズアンプ 6との間に配置されている。
第 1 0図 （ c ) に示すインピーダンス整合回路 7 aでは、 接地導体 2 2 aの接 地導体幅 tを、 同図 （b ) に示す接地導体幅 tより狭くしている。 これにより、 インピーダンス整合回路 7 aにおける接地導体 2 2 aの占める面積を、 上記接地 導体幅 tより狭くした分、 少なくすることができる。
第 1 0図 （d ) に示すインピーダンス整合回路 7 aでは、 接地体幅 tをスリツ 卜 2 3の間隔 G (図示せず) とし、 信号線 2 1同士を、 スリッ ト 2 3のみを介し て隣合うように形成されるので、 ィンピーダンス整合回路 7 aにおける接地導体 2 2 aの占める面積を、 さらに少なくすることができる。
第 1 0図 （e ) に示すインピーダンス整合回路 7 aでは、 インピーダンス整合 伝送線路 3 0のうち、 Kインパ一夕伝送線路 3 3側の伝送線路に、 屈曲部 V D、 V Dを設けて、 インピーダンス整合伝送線路 3 0を、 接地導体距離 L Eの範囲 （ 破線内） に構成している。
インピーダンス整合回路 7を、 このように構成することにより、 インピーダン ス整合伝送線路 3 0、 4 0の線路長1^ 1、 L 1 2をコンパクトに構成することが できるので、 インピーダンス整合伝送線路 3 0、 4 0の小型化が可能となり、 半 導体素子 2上におけるインピーダンス整合回路 7の占有面積を、 さらに小さくす ることができる。
なお、 インピーダンス整合伝送線路 3 0の小型化する形状として、 信号線 2 1 を図中左右方向に向きを変えて、 メアンダ状に形成した形状を示したが、 信号線 2 1の間隔を狭めるような形状あればこれに限られず、 例えば、 信号線 2 1を、 図中上下方向に向きを変えて、 メアンダ状に形成してもよい。 また、 上述したィ ンピ一ダンス整合伝送線路の小型化は、 インピーダンス整合回路 7 b、 7 c 、 7 dについても同様であり、 その説明を省略する。
このように、 インピーダンス整合回路 7は、 線幅 Wと間隔 Dとの比率を一定に 維持しながら、 インピーダンス整合伝送線路 3 0、 4 0を小型化することができ るが、 線幅 Wが小さくなる分、 信号の揷入損失が増大する場合があるので、 イン ピーダンス整合回路 7のクオリティファクタ Qを向上させるために、 例えば、 後 述する接地層 2 9を設けることも可能である。 第 1 1図は、 ィンピーダンス整合 回路 7の （一部省略） 断面図で、 （ a ) は誘電体基板 2 0の裏面 2 0 Bにシリコ ン基板 2 7を形成した場合、 ( b ) は誘電体基板 2 0の裏面 2 0 Bに接地層 2 9 を形成した場合を示している。
なお、 第 1 1図は、 第 2図に示すインピーダンス整合回路 7を A方向から見た 断面図であり、 後述する電磁界シミュレーションが可能な形に、 インピーダンス 整合回路 7を簡略した形で示したものである。 また、 信号線 2 1及び接地導体 2 2上に形成されるパッシべ一ション膜は省略している。
第 1 1図 （a) に示すィンピーダンス整合回路 7では、 シリコン (S i ) から なるシリコン基板 2 7上に、 誘電体基板 2 0として機能する、 2酸化シリコン ( S i O 2) からなる酸化層が成膜されている。 誘電体基板 2 0上には、 アルミ二 ゥム （ A 1 ) からなる信号線 2 1と、 該信号線 2 1の両側からスリット 23、 2 3を介して、 アルミニウム (A 1 ) からなる接地導体 22、 22とが形成されて いる。
一方、 第 1 1図 （b) に示すインピーダンス整合回路 7では、 第 1 1図 （a) に示すインピーダンス整合回路 7と同様に、 2酸化シリコン （S i〇2) からな る誘電体基板 20上には、 アルミニウム (A 1 ) からなる信号線 2 1と、 スリツ ト 23、 2 3を介して、 アルミニウム (A 1 ) からなる接地導体 22、 22とが 形成されている。 一方、 誘電体基板 20の裏面 （誘電体基板の一方の面） 20 B には、 第 1 1図 （a) に示すインピーダンス整合回路 7と異なり、 上記接地導体 22、 22と導通された、 アルミニウム （A 1 ) からなる接地層 29が形成され ている。
これら、 第 1 1図 （a) 、 （b) に示すインピーダンス整合回路 7について、 所定の電磁界シミュレーションに基づいて、 クオリティファクタ Q (無負荷 Qu ) を演算すると、 第 1 1図 （a) に示すインピーダンス整合回路 7の Quは、 「 20」 となるのに対し、 第 1 1図 （b) に示すインピーダンス整合回路 7の Qu は、 「39」 となる。 すなわち、 インピーダンス整合回路 7は、 誘電体基板 20 の裏面 （誘電体基板の一方の面） 20 Bに、 大きな抵抗値を有するシリコン （S i ) を形成することなく、 上記接地層 29を形成することにより、 クオリティフ ァクタ Qをを向上することができる。
なお、 電磁界シミュレーションの条件は、 無線 L ANの規格である、 I EEE (米国電気電子学会） 8 0 2. 1 1 bであって、 中心周波数 ω。は、 2. 45 [ GHz ] である。 以下の説明における電磁界シミュレーションの条件についても 同様である。 また、 誘電体基板 20の裏面 2 0 Bに接地層 29が形成だけでなく、 さらに伝 送線路の板厚 Dを増大させて、 クオリティファクタ Qを向上させることも可能で ある。 第 1 2図は、 伝送線路の板厚 Dを増大させた場合のインピーダンス整合回 路 7の （一部省略） 断面図を示している。 なお、 第 1 2図は、 第 1 1図と同様に 、 第 2図に示す A方向から見た断面図であり、 電磁界シミュレーションが可能な 形に、 インピーダンス整合回路 7を簡略した形で示している。
第 1 2図 （a) 、 (b) 、 ( c ) に示すインピーダンス整合回路 7は、 いずれ も、 第 1 1図 （b) で説明したインピーダンス整合回路 7と同様に、 誘電体基板 20の裏面 20 Bに接地層 29が形成されている。 信号線 2 1及び接地導体 22 上には、 2酸化シリコン （S i 02) からなる酸化層 5 3が成膜されており、 さ らに、 該酸化層 53上には、 窒化シリコン （S i N) からなる窒化層 50が成膜 されている。 そして、 信号線 2 1及び接地導体 22の伝送線路は、 第 1 2図の （ a) 、 （b) 、 (c) の順に、 その板厚 Dが、 Di<D2く D3となるように形成 されている。
このようなインピーダンス整合回路 7について、 上述と同様に、 電磁界シミュ レ一シヨンに基づいて、 クオリティファクタ Q (無負荷 Qu) を演算すると、 Q uは、 第 1 2図の （a：) 、 （b) 、 ( c ) の順に、 「33」 、 「64」 、 「68 J となる。 すなわち、 インピーダンス整合回路 7は、 信号線 2 1及び接地導体 2 2の板厚 Dを大きくすることにより、 クオリティファクタ Qをさらに向上させる ことができる。
上述した、 第 12図 （c) に示すインピ一ダンス整合回路 7を、 積層された誘 電体層により構成した一例について、 第 1 3図に沿って説明する。 第 1 3図は、 積層された誘電体層 20 a、 20 b, 20 c、 20 dにより、 板厚 Dが増大させ た場合のインピーダンス整合回路 7の （一部省略） 断面図を示している。 なお、 第 1 3図は、 第 1 1図及び第 1 2図と同様に、 第 2図に示す A方向から見た断面 図である。
インピーダンス整合回路 7は、 第 1 3図に示すように、 シリコン (S i ) から なるシリコン基板 27上に、 2酸化シリコン (S i 02) からなる酸化層 ( I L D) 5 5が成膜されており、 該酸化層 5 5上には、 接地層 29を介して誘電体基 板 20が形成されている。 該誘電体基板 20は、 例えば、 半導体製造プロセスの 国際標準に相当する、 TSMC (登録商標） のデザインルール （例えば 0. 2 5 mプロセス） に基づいて、 4つの層により構成されており、 第 1誘電体層 （ I MD 1) 20 a、 第 2誘電体層 （ I MD 2) 2 0 b、 第 3誘電体層 （ I MD 3) 20 c、 第 4誘電体層 （ I MD4) 20 dからなる。
第 3誘電体層 20 c上には、 アルミニウム （A 1 ) からなる信号線 （信号層） 2 1 Dと、 該信号線 2 1 Dの両側からスリッ卜 23 D、 23 Dを介して、 アルミ ニゥム (A 1 ) からなる接地導体 （接地導層） 22 D、 2 2 Dとからなる、 第 4 メタル層 （M4) が形成されている。 また、 第 4誘電体層 20 d上には、 同様に 、 アルミニウム (A 1 ) からなる信号線 （信号層) 2 1 Eと、 該信号線 2 1 Eの 両側からスリット 23 E、 23 Eを介して、 アルミニウム （A 1 ) からなる接地 導体 （接地導層） 22 E, 22 Eと、 からなる、 第 5メタル層 （M5) が形成さ れている。 また、 第 5メタル層上には、 2酸化シリコン （S i〇2) からなる酸 化層 （PAS S 1) 53が成膜されており、 さらに、 該酸化層 53上には、 窒化 シリコン （S i N) からなる窒化層 （P AS S 2) 5 0が成膜されている。
第 4メタル層、 及び第 5メタル層における、 信号線 2 1 D、 2 I E同士、 及び 接地導体 22D、 22 E同士は、 図中上下方向に重なるように配置されており、 第 4誘電層 20 dに、 所定径からなる複数のビア 5 1、 52が形成されている。 すなわち、 第 4メタル層の信号線 2 1 Dと、 第 5メタル層の信号線 2 1 Eは、 ビ ァ （層間導通手段、 層間導通線路） 5 1により導通され、 第 4メタル層の接地導 体 22D、 22Dと、 第 5メタル層の接地導体 22 E、 22 Eも同様に、 ビア （ 層間導通手段、 層間導通線路） 52により導通されている。 これにより、 伝送線 路の板厚は、 第 1 2図 （c) に示す板厚 D 3となるように形成されている。
半導体の製造プロセスには、 半導体素子 2上に構成される伝送線路の線幅や板 厚などを規定するデザィンルールが設定されており、 このようなデザィンルール により、 1層あたりの伝送線路の板厚 Dに制限があるような場合においても、 問 題なく板厚 Dを増大させることができ、 クオリティファクタ Qを向上させること ができる。 これにより、 半導体素子 2上を構成する回路として、 積層されて構成 される、 例えば CMOSなどと共に、 インピーダンス整合回路 7を、 該半導体素 子 2上を構成することができる。
なお、 第 1 3図に示すインピーダンス整合回路 7の誘電体層 2 0 a、 2 0 b、 2 0 c、 2 0 d、 ··· は、 特に 4層に限る必要はなく、 所定のデザインルールに 応じて、 誘電体層 2 0 n毎に、 信号線 2 1 A、 2 1 B , 2 1 C, 2 1 D, … と 、 接地導体 2 2 A, 2 2 B、 2 2 C、 2 2 D、 - を適宜形成してもよい。 また 、 第 1 1図ないし第 1 3図で示した、 信号線 2 1、 接地導体 2 2、 及び接地層 2 9の材料例と、 誘電体基板 2 0、 及び誘電体層 2 0 ηの材料例として、 それぞれ 、 アルミニウム (A 1 ) と, 2酸化シリコン (S i 02) を示したが、 同様の物 理特性を有する材料であれば、 特にこれに限る必要はない。
このように、 積層された誘電体層 2 0 ηにより構成すると共に、 第 1 0図に示 すようにインピーダンス整合伝送線路 3 0をメアンダ状に形成した、 インピーダ ンス整合回路 7について、 第 1 4図に説明する。 第 1 4図は、 小型化されたイン ピーダンス整合伝送線路 3 0を有するインピーダンス整合回路 7 aの伝送線路の 上面図で、 （a) は第 4メタル層 （M4) が形成された場合、 （b) は第 4メタ ル層及び第 5メタル層 （M4 +M 5 ) がビア 5 1、 5 2で接続された場合を示し ている。 なお、 第 1 4図 （ a) 、 （b) に示すインピーダンス整合回路 7 aは、 いずれも、 T S MC (登録商標） のデザインルール （例えば 0. 2 5 ^mプロセ ス） に基づいて設計した例である。
第 4メタル層が形成されたインピ一ダンス整合回路 7 aは、 第 1 4図 （ a) に 示すように、 Kインバー夕伝送線路 3 3の横幅が、 1 44 [^m] となり、 また 、 メアンダ状に形成されたインピーダンス整合伝送線路 3 0の横幅が、 8 5 7 [ m] となる。 一方、 インピーダンス整合回路 7 aの縦幅は、 9 0 [ τη とな る。 従って、 その占有面積 Sは、 1. 0 0 [mm] X 0. 0 9 [mm] = 0. 0 9 [mm2] となる。
また、 第 4メタル層と第 5メタル層とがピア 5 1、 5 2 (第 1 3図参照) で接 続されたインピーダンス整合回路 7 aは、 第 1 4図 (b) に示すように、 Kィン バー夕伝送線路 3 3の横幅が、 1 8 0 inm] となり、 また、 メアンダ状に形成 されたインピーダンス整合伝送線路 3 0の横幅が、 4 5 5 i/irn] となる。 一方 、 インピーダンス整合回路 7 aの縦幅は、 1 9 0 [ m] となる。 従って、 その 占有面積 Sは、 0. 64 [mm] X 0. 1 9 [mm] = 0. 1 2 [mm2] とな る。
このように、 インピーダンス整合回路 7 aは、 いずれも占有面積 Sを、 略 0. 1 [mm2] とすることができ、 第 1 7図に示す従来のインピーダンス整合回路 60の占有面積 （0. 5 [mm2] ) より小さくすることができる。 しかも、 第 14図 （b) に示すインピーダンス整合回路 7 aは、 既に述べたように、 信号線 2 1及び接地導体 22の板厚 Dが増大されているので、 クオリティファクタ Qを 向上させることができる。
これら、 第 14図 (a) 、 (b) に示すィンピーダンス整合回路 7 aにおいて 、 上述した電磁界シミュレ一ションに基づいて演算した Sパラメータについて、 第 1 5図に沿って説明する。 第 1 5図は、 第 14図に示すインピーダンス整合回 路 7 aの Sパラメ一夕の演算結果を示している。
なお、 図中の実線は、 第 4メタル層 （M4) が形成された、 インピーダンス整 合回路 7 a (第 14図 （a) 参照） の Sパラメ一夕を示している。 また、 図中の 破線は、 第 4メタル層及び第 5メタル層 （M4+M5) がピア 5 1、 52で接続 された、 インピーダンス整合回路 7 a (第 14図 （b) 参照） の Sパラメ一夕を 示している。 また、 Sパラメ一夕としては、 反射損失 I S (入力した信号 が反射して戻ってくる割合） 、 挿入損失 I S 21 I (入力される信号の順方向に 伝達する割合） を示している。
反射損失 I S Iは、 中心周波数 ω0、 2. 45 [GHz] において、 図中上 方にピークを有しており、 揷入損失 I S 2 Iは、 同様に 2. 45 [GH z ] に おいて、 図中下方にピークを有している。 従って、 信号は、 ほとんど反射するこ となく、 中心周波数 ω。で帯域通過しており、 インピーダンス整合回路 7 aは、 第 14図に示すように小型化が図られながらも、 既に述べたように、 インピーダ ンス整合及び帯域調整が可能なフィル夕として機能している。
また、 中心周波数 ω。における揷入損失 I S 2 Iは、 第 4メタル層に第 5メタ ル層をビア 5 1、 52で接続した、 インピーダンス整合回路 7 a (破線） が、 小 さい値 （約一 30 [d B] ) となっていることから、 上述したように、 板厚 Dを 増大させることにより、 信号の損失を低減することができる。 なお、 本実施の形態において、 インピーダンス整合回路 7は、 1段のフィルタ を示したが、 特に 1段に限る必要はなく、 多段化してもよい。 例えば、 インピー ダンス整合回路 7 aの Kィンパ一タ伝送線路 3 3と伝送線路 3 5との間に、 Kィ ンバ一夕と半波長共振回路とを交互に接続する、 半波長多段フィル夕 (図示せず ) を介在させてもよい。 同様に、 インピーダンス整合回路 7 cの Jィンバ一夕伝 送線路 43と伝送線路 45との間に、 Jィンバ一夕と半波長共振回路とを交互に 接続する、 半波長多段フィルタ (図示せず) を介在させてもよい。 これにより、 通過帯域外における急峻な帯域外減衰特性 （カッ ト特性） の高いバンドパスフィ ルタを構成することができ、 たとえ狭い帯域幅であっても、 高い周波数選択度を 実現することができる。
さらに、 バンドパスフィルタとして、 第 1 6図に示すように、 1/4波長多段 フィルタ 90 a、 9 O bを構成してもよい。 1 Z4波長多段フィルタ 90 aは、 第 1 6図 （a) に示すように、 インピーダンス整合回路 7 aの Kインバ一タ伝送 線路 33と伝送線路 35との間に介在しており、 1/4波長伝送線路 （共振回路 ) 9 1 a、 9 1 b, 、 9 1 n— 1と、 ィンパ一タ伝送線路 （インピーダンス反 転回路） 92 a、 92 b、 ···、 92 nとが交互に接続されている。 また、 インバ —夕伝送線路 92 a、 92 b、 一、 92 ηを構成する、 Κインバ一夕と Jインバ —夕とは、 1 /4波長伝送線路 9 1 a、 9 1 b、 ···、 9 1 η— 1を介して隣合う ように接続されている。
同様に、 1/4波長多段フィル夕 90 bは、 第 1 6図 （b) に示すように、 ィ ンピーダンス整合回路 7 bの Jィンパ一タ伝送線路 43と伝送線路 45との間に 介在しており、 1 4波長伝送線路 （共振回路） 93 a、 93 b、 ···、 9 3 η— 1と、 インパ一タ伝送線路 （インピーダンス反転回路） 9 5 a、 9 5 b、 ···、 9 5 nとが交互に接続されている。 また、 インバータ伝送線路 9 5 a、 9 5 b、 … 、 9 5 ηを構成する、 Κィンバ一夕と Jィンバ一夕とは、 1/4波長伝送線路 9 3 aゝ 93 , ···、 93 n— 1を介して隣合うように接続されている。 これによ り、 1 /4波長多段フィル夕 90 a、 9 O bの大きさを、 上述した半波長多段フ ィル夕の略半分にすることができ、 高い周波数選択度を実現しながら、 インピー ダンス整合回路 7を小型化することができる。 なお、 本実施の形態において、 無線通信について適用したインピーダンス整合 回路 7について説明したが、 有線通信であっても、 本発明を適用することが出来 るのは勿論である。
また、 本実施の形態において、 コプレーナ線路で構成された、 インピーダンス 整合回路 7について説明したが、 信号線と接地導体とが各々誘電体基板の表裏に 形成される、 マイクロストリップ線路や、 信号線を誘電体基板中に構成する、 ス トリップ線路などの分布定数線路についても本発明を適用することができる。 産業上の利用可能性
以上のように、 本発明に係るインピーダンス整合回路は、 極超短波やマイクロ 波などの無線信号を伝送するインピーダンス整合回路として有用であり、 特にィ ンピーダンス整合回路を半導体素子上に構成する場合に適している。

Claims

求 の 範 囲
1 . 誘電体基板に構成された分布定数線路を有し、 入力される信号を、 前記分布 定数線路を介して、 設定された帯域幅で出力することができる、 インピーダンス 整合回路において、
前記分布定数線路は、
負荷に接続され、 該負荷のリアクタンスを補償する長さを線路長とする、 リア クタンス補償分布定数線路と、
前記リアクタンス補償分布定数線路に接続され、 前記入力される信号の 1 / 4 波長を線路長とし、 前記設定された帯域幅に応じた特性インピーダンスを有する 、 1 4波長分布定数線路と、
前記 1 Z 4波長分布定数線路に接続され、 前記負荷のインピーダンスの大きさ に応じたインピーダンス反転回路を構成し、 前記設定された帯域幅に応じた、 前 記インピーダンス反転回路のィンバータを有する、 インピーダンス反転分布定数 線路と、 を備えてなる、
ことを特徴とするインピーダンス整合回路。
2 . 前記リアクタンス補償分布定数線路、 前記 1ノ4波長分布定数線路、 及び前 記インピーダンス反転分布定数線路は、 それぞれ、 前記誘電体基板の一方の面に 形成された接地導体と、 前記誘電体基板の一方の面に形成され、 前記接地導体と の間に所定間隔を介して介在する信号線と、 により構成されてなる、
請求項 1記載のインピーダンス整合回路。
3 . 前記リアクタンス補償分布定数線路の信号線と、 前記 1 / 4波長分布定数線 路の信号線とのうち、 少なくとも前記 1 / 4波長分布定数線路の信号線は、 蛇行 してなる、
請求項 2記載のインピーダンス整合回路。
4 . 前記誘電体基板の他方の面に、 前記接地導体と導通する接地層を形成してな る、
請求項 2記載のインピーダンス整合回路。
5 . 前記誘電体基板は、 積層された複数の誘電体層により構成され、 前記複数の誘電体層のうち、 少なくとも 2つの前記誘電体層は、 接地導体層と 、 該接地導体層の間に所定間隔を介して介在する信号層と、 有し、
前記信号層同士、 及び前記接地導体層同士、 を導通させる、 層間導通手段を備 え、
前記信号線は、 前記層間導通手段により導通された前記信号層であり、 前記接地導体は、 前記層間導通手段により導通された前記接地導体層である、 請求項 2記載のインピーダンス整合回路。
6 . 前記誘電体基板は、 積層された複数の誘電体層により構成され、
前記複数の誘電体層のうち、 少なく とも 2つの前記誘電体層は、 接地導体層と 、 該接地導体層の間に所定間隔を介して介在する信号層と、 有し、
前記信号層同士、 及び前記接地導体層同士、 を導通させる、 層間導通線路を備 え、
前記信号線は、 前記層間導通線路により導通された前記信号層であり、 前記接地導体は、 前記層間導通線路により導通された前記接地導体層である、 請求項 2記載のインピーダンス整合回路。
7 . 前記分布定数線路は、
前記インピーダンス反転分布定数線路に接続され、 前記入力される信号の 1 / 4波長を線路長とする、 少なくとも 1つの共振回路と、 該共振回路を介して隣合 う、 Kインパー夕と Jインバー夕とに対応するインピーダンス反転回路と、 を有 する、 狭帯域通過分布定数線路を更に備えてなる、
請求項 1記載のインピーダンス整合回路。
8 . 請求項 1記載のィンピーダンス整合回路を備えてなる、
半導体素子。
9 . 請求項 8記載の半導体素子と、
前記半導体素子に接続されたアンテナと、 を備えてなる、
PCT/JP2004/002751 2003-03-10 2004-03-04 インピーダンス整合回路とそれを用いた半導体素子及び無線通信装置 WO2004082064A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP04717297A EP1603186A4 (en) 2003-03-10 2004-03-04 IMPEDANCE ADAPTATION CIRCUIT AND SEMICONDUCTOR ELEMENT AND RADIO COMMUNICATION DEVICE USING THE SAME
KR1020057016879A KR100656256B1 (ko) 2003-03-10 2004-03-04 임피던스 정합회로와 그것을 이용한 반도체소자 및무선통신장치
CN2004800064008A CN1759500B (zh) 2003-03-10 2004-03-04 阻抗匹配电路和利用该电路的半导体元件及无线通信装置
US10/548,758 US7498897B2 (en) 2003-03-10 2004-03-04 Impedance matching circuit, and semiconductor element and radio communication device using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003064128A JP4097138B2 (ja) 2003-03-10 2003-03-10 インピーダンス整合回路とそれを用いた半導体素子及び無線通信装置
JP2003-064128 2003-03-10

Publications (1)

Publication Number Publication Date
WO2004082064A1 true WO2004082064A1 (ja) 2004-09-23

Family

ID=32984460

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/002751 WO2004082064A1 (ja) 2003-03-10 2004-03-04 インピーダンス整合回路とそれを用いた半導体素子及び無線通信装置

Country Status (7)

Country Link
US (1) US7498897B2 (ja)
EP (1) EP1603186A4 (ja)
JP (1) JP4097138B2 (ja)
KR (1) KR100656256B1 (ja)
CN (1) CN1759500B (ja)
TW (1) TW200507451A (ja)
WO (1) WO2004082064A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006234803A (ja) * 2005-01-31 2006-09-07 Ricoh Co Ltd プリント基板のノイズ注入装置
JP4827260B2 (ja) * 2005-03-18 2011-11-30 国立大学法人九州大学 通信回路、インピーダンス整合回路、インピーダンス整合回路を生産する方法、及び、インピーダンス整合回路の設計方法
EP1710926A1 (fr) * 2005-04-05 2006-10-11 Stmicroelectronics Sa Circuit de réception pour téléphone multimode reconfigurable
WO2007010869A1 (ja) * 2005-07-15 2007-01-25 Tohoku University センサタグ、センサタグ装置、受電力回路、センサタグ装置の電力供給方法
US8060156B2 (en) * 2006-11-16 2011-11-15 Nortel Networks Limited Filter having impedance matching circuits
US8335481B2 (en) 2007-12-05 2012-12-18 Telefonaktiebolaget L M Ericsson (Publ) Load modulation arrangement
JP5289445B2 (ja) * 2008-07-31 2013-09-11 京セラ株式会社 整合回路、配線基板、整合回路を備える送信器、受信器、送受信器およびレーダ装置
US8618629B2 (en) * 2009-10-08 2013-12-31 Qualcomm Incorporated Apparatus and method for through silicon via impedance matching
AU2010306171B2 (en) * 2009-10-14 2015-06-18 Landis+Gyr (Europe) Ag Antenna coupler
US8471340B2 (en) 2009-11-30 2013-06-25 International Business Machines Corporation Silicon-on-insulator (SOI) structure configured for reduced harmonics and method of forming the structure
US8698244B2 (en) 2009-11-30 2014-04-15 International Business Machines Corporation Silicon-on-insulator (SOI) structure configured for reduced harmonics, design structure and method
JP5697142B2 (ja) * 2010-12-28 2015-04-08 国立大学法人東北大学 マイクロ波帯昇圧整流回路及びこれを用いた無線タグ装置と無線タグシステム
CN103904398B (zh) * 2014-03-03 2016-06-29 华南理工大学 一种带滤波功能的小型化混合环
TWI509259B (zh) * 2014-03-18 2015-11-21 Nat Applied Res Laboratories 傳導式電流探頭
CN105785299A (zh) * 2014-12-24 2016-07-20 北京无线电计量测试研究所 片上测量系统的共面波导反射幅度标准器及其设计方法
CN104836004B (zh) * 2015-05-29 2017-06-23 厦门大学 变容二极管加载的电控可调波导口负载阻抗匹配器
CN113767522A (zh) * 2019-05-02 2021-12-07 康普技术有限责任公司 用于减少传输线路中的无源互调畸变的方法和设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250914A (ja) * 1995-03-08 1996-09-27 Murata Mfg Co Ltd Ｔｍ２重モード誘電体共振器及び高周波帯域通過フィルタ装置
JPH09294001A (ja) * 1996-04-26 1997-11-11 Matsushita Electric Ind Co Ltd 積層フィルタ及びその製造方法
JP2002335108A (ja) * 2002-03-22 2002-11-22 Mitsubishi Electric Corp インピーダンス変成器の設計方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4473807A (en) * 1982-10-18 1984-09-25 Rockwell International Corporation Coaxial K inverter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250914A (ja) * 1995-03-08 1996-09-27 Murata Mfg Co Ltd Ｔｍ２重モード誘電体共振器及び高周波帯域通過フィルタ装置
JPH09294001A (ja) * 1996-04-26 1997-11-11 Matsushita Electric Ind Co Ltd 積層フィルタ及びその製造方法
JP2002335108A (ja) * 2002-03-22 2002-11-22 Mitsubishi Electric Corp インピーダンス変成器の設計方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
KOGA YOKO: "Filter tsuki chodendo slot array antenna no sekkei hyoka", SHINGAKU GIHO (TECHNICAL REPORT OF IEICE), 10 April 2002 (2002-04-10), pages 23 - 28, XP003005731 *
MORI ATSUSHI: "Filter ittaigata chodendo kogata antenna no kaihatsu", SHINGAKU GIHO (TECHNICAL REPORT OF IEICE), 18 April 2001 (2001-04-18), pages 17 - 23, XP003005734 *
TAKAHASHI TSUKASA: "CHodendo slot antenna-yo impedance seigo kairo no taiiki sekkei", SHINGAKU GIHO (TECHNICAL REPORT OF IEICE), 22 August 2000 (2000-08-22), pages 81 - 87, XP003005733 *
TAKAHASHI TSUKASA: "Chodendo slot antenna-yo kotaiiki impedance seigo kairo no sekkei", 2000 NEN THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS, ELECTRONICS SOCIETY TAIKAI, 7 September 2000 (2000-09-07), pages 44 ,53, XP003005732 *
TAKAHASHI TSUKASA: "Kotaiiki.kogata chodendo antenna no teian oyobi sekkei", 2000 NEN THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS SOGO TAIKAI, 7 March 2000 (2000-03-07), pages 1 - 4, XP002955592 *

Also Published As

Publication number Publication date
CN1759500A (zh) 2006-04-12
US7498897B2 (en) 2009-03-03
EP1603186A1 (en) 2005-12-07
JP2004274513A (ja) 2004-09-30
KR20060004914A (ko) 2006-01-16
CN1759500B (zh) 2010-06-16
US20060170515A1 (en) 2006-08-03
EP1603186A4 (en) 2006-10-04
KR100656256B1 (ko) 2006-12-13
TW200507451A (en) 2005-02-16
JP4097138B2 (ja) 2008-06-11

Similar Documents

Publication Publication Date Title
WO2004082064A1 (ja) インピーダンス整合回路とそれを用いた半導体素子及び無線通信装置
US7053731B2 (en) Duplexer using surface acoustic wave filters
US6133806A (en) Miniaturized balun transformer
US6201445B1 (en) High frequency power amplifier
US8299869B2 (en) Setting of a balun
US6278340B1 (en) Miniaturized broadband balun transformer having broadside coupled lines
US6498550B1 (en) Filtering device and method
US20050107042A1 (en) Transmitter and/or receiver module
WO2007019056A2 (en) Tunable artificial dielectrics
US9300022B2 (en) Vaisman baluns and microwave devices employing the same
JP3136058B2 (ja) 平衡不平衡変換回路
WO2004049495A1 (ja) 平面フィルタ、半導体装置、および無線装置
EP0999606B1 (en) Dielectric filter and RF apparatus employing thereof
JP2000223987A (ja) 位相補償回路、周波数変換装置およびアクティブフェ―ズドアレ―アンテナ
JP2006528854A (ja) 小型インピーダンス変換回路
JP2005333392A (ja) 共振器フィルタ
JP2003283290A (ja) 弾性表面波装置およびそれを有する通信装置
US6614329B1 (en) Radio frequency/microwave/millimeterwave filter
KR100517946B1 (ko) 밸룬 구조
JPH05315805A (ja) ストリップ線路ループ共振器フィルタ
US7583165B2 (en) High Q cavity resonators for microelectronics
WO2005060043A2 (en) Phase shifters, such as for a multiple antenna wireless communication system
US11804824B2 (en) Dual mode structure (DMS) filter ladder design
Sanduleanu et al. CMOS integrated transceivers for 60GHz UWB communication
WO2004079854A1 (ja) 移相回路とそれを用いた半導体素子及び無線通信装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 20048064008

Country of ref document: CN

Ref document number: 1020057016879

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2004717297

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004717297

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057016879

Country of ref document: KR

ENP Entry into the national phase

Ref document number: 2006170515

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10548758

Country of ref document: US

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
WWP Wipo information: published in national office

Ref document number: 10548758

Country of ref document: US

WWG Wipo information: grant in national office

Ref document number: 1020057016879

Country of ref document: KR