CN1759500A - 阻抗匹配电路和利用该电路的半导体元件及无线通信装置 - Google Patents

Abstract

一种阻抗匹配电路及利用了该电路的半导体元件及无线通信装置，该阻抗匹配电路可通过减小占有面积来构成于半导体元件上，且可调整频带。电抗补偿分布常数线路(31)对负荷(6)的电抗(B_L、X_S)进行补偿，1/4波长分布常数线路(32)及构成对应于负荷(6)的阻抗(Z_L、Z_S)的大小的阻抗反转电路(K反转器或J反转器)的阻抗反转分布常数线路(33)，对被补偿的负荷(6)的阻抗(Z_L、Z_S)进行匹配，而且按所设定的带宽(W)来输出被输入信号(SI1、SI2)，因此，可通过缩短电抗补偿分布常数线路(31)与1/4波长分布常数线路(32)的线路长，来实现阻抗匹配电路(7a)的小型化，并可进行频带调整。

Description

阻抗匹配电路和利用该电路的 半导体元件及无线通信装置

技术领域

本发明涉及可以按所设定的带宽来输出被输入信号的阻抗匹配电路及利用了该阻抗匹配电路的半导体元件及无线通信装置，尤其涉及可传送极超短波及微波等无线信号的阻抗匹配电路及利用了该阻抗匹配电路的半导体元件及无线通信装置。

背景技术

作为这种阻抗匹配电路，比如SAW(表面弹性波)滤波器被用于便携式电话及无线LAN等移动体通信的收发电路。该SAW滤波器，将LNA(低噪放大器)及PA(功率放大器)等放大器的输入输出阻抗与规定的特性阻抗(比如50“Ω”)相匹配，由此可将所发送信号的功率设定到最大，且可将所接收信号的噪声设定到最小，而且还可设定规定的带宽。

然而近年来，作为前述收发电路，采用构成RF(无线频率)电路及数字信号处理电路等多种电路的ASIC(面向特定用途的集成电路)，而且为了实现移动体通信终端的小型化及降低成本，希望能实现一种在ASIC上构筑前述SAW滤波器的功能、且用一个芯片来构成系统整体的SoC(System On a Chip)。

为此，提出有一种阻抗匹配电路60，其如第17图所示，由在基片上连接有多个螺旋电感器62、62、…的集中常数元件构成、且可在前述ASIC上构筑(比如，相川正义等著的“单片微波集成电路(MMIC)”，第二版，(社)电子信息通信学会，1998年5月20日，p.83-92)。

然而，在前述阻抗匹配电路60中，如第17图所示，由于需要较大的占有面积(比如在L＝57.5[nH]，2.4[GHz]中，边长为700[μm]的正方形，因而占有面积约为0.5[mm²])，因而如果使阻抗匹配电路60按上述那样的状态在ASIC上构成，便存在着使ASIC大型化的问题。而且，由于阻抗匹配电路60的功能只是进行阻抗匹配(即不能用作滤波器)，因而存在着不能设定带宽的问题。

发明内容

为此，本发明的目的在于，提供一种可通过缩小占有面积来构成于半导体元件上，且可设定规定带宽的阻抗匹配电路及利用了该阻抗匹配电路的半导体元件及无线通信装置。

权利要求1涉及的本发明(比如参照第1图至第16图)是一种阻抗匹配电路(7a、7b、7c、7d)，其具有在电介质基片(20)上构成的分布常数线路，且可经由前述分布常数线路按设定的带宽(w)来输出被输入信号(SI1、SI2)，该阻抗匹配电路(7a、7b、7c、7d)的特征在于，前述分布常数线路具有：电抗补偿分布常数线路(31、41)，其与负荷(比如5、6)连接、且将补偿该负荷的电抗(B_L、X_S)的长度(Δ1)作为线路长；1/4波长分布常数线路(32、42)，其与前述电抗补偿分布常数线路(31、41)连接，且将前述被输入信号的1/4波长(λ/4)作为线路长，并具有与前述所设定的带宽(w)对应的特性阻抗(Z₁、Y₁)；阻抗反转分布常数线路(33、43)，其与前述1/4波长分布常数线路(32、42)连接，且构成与前述负荷的阻抗(Z_L、Z_S)大小对应的阻抗反转电路(K反转器或J反转器)，并具有与前述所设定的带宽(w)对应的前述阻抗反转电路的反转器(K_0，1、J_1，2)。

根据权利要求1的发明涉及的本发明，由于电抗补偿分布常数线路补偿负荷的电抗，而且1/4波长分布常数线路、以及构成与负荷的阻抗大小对应的阻抗反转电路的阻抗反转分布常数线路，对被补偿负荷的阻抗进行匹配，并且按所设定的带宽来输出被输入信号，因而可进行频带调整。此外，由于本发明涉及的阻抗匹配电路，只由电抗补偿分布常数线路、1/4波长分布常数线路、以及阻抗反转电路来构成，因而可缩小其占有面积。

权利要求2涉及的本发明(比如参照第1图至第16图)，是基于权利要求1所述的阻抗匹配电路(7a、7b、7c、7d)，其中，前述电抗补偿分布常数线路(31、41)、前述1/4波长分布常数线路(32、42)、及前述阻抗反转分布常数线路(33、43)，分别由以下部件来构成：形成于前述电介质基片(20)的一面(20F)的接地导体(22)；信号线(21)，其形成于前述电介质基片(20)的一面(20F)、且在与前述接地导体(22)的之间以规定间隔(比如G)来夹装。

根据权利要求2的发明涉及的本发明，电抗补偿分布常数线路、1/4波长分布常数线路、及阻抗反转分布常数线路，分别由形成于电介质基片的一面的接地导体；以及形成于电介质基片的一面、且在与该接地导体的之间以规定间隔来夹装的信号线来构成，即由共面波导电路来构成。因而，与因信号线与接地导体分别在电介质基片的表背面形成而有必要根据特性阻抗来变更电介质基片的片厚的微带线路不同，可以根据带宽来简单地变更1/4波长分布常数线路的特性阻抗，而可降低阻抗匹配电路的制造成本。

权利要求3涉及的本发明(比如参照第9图、第10图、第14图、以及第15图)，是基于权利要求2所述的阻抗匹配电路(7a、7b、7c、7d)，其中，前述电抗补偿分布常数线路(31、41)的信号线(21)与前述1/4波长分布常数线路(32、42)的信号线(21)中，至少前述1/4波长分布常数线路(32、42)的信号线(21)曲折而成。

根据权利要求3的发明涉及的本发明，由于电抗补偿分布常数线路的信号线与1/4波长分布常数线路的信号线中，至少1/4波长分布常数线路的信号线曲折而成，因而，即使在阻抗匹配电路由在电介质基片的一面形成有信号线及接地导体的共面波导电路来构成的场合下，也可以减小与信号线相邻的接地导体所占据的面积，而可进一步实现该阻抗匹配电路的小型化。

权利要求4涉及的本发明(比如参照第11图至第15图)，是基于权利要求2所述的阻抗匹配电路(7a、7b、7c、7d)，其中，在前述电介质基片(20)的另一面(20B)，形成有与前述接地导体(22)导通的接地层(29)。

根据权利要求4的发明涉及的本发明，由于在电介质基片的另一面，形成有与接地导体导通的接地层，因而可减小被输入信号的损失，可提高阻抗匹配的效率。

权利要求5涉及的本发明(比如参照第13图至第15图)，是基于权利要求2所述的阻抗匹配电路(7a、7b、7c、7d)，其中：前述电介质基片(20)由被层叠的多个电介质层(20a、20b、20c、20d)来构成；前述多个各电介质层(20a、20b、20c、20d)中，至少两个前述电介质层(比如20d、20e)具有接地导体层(22D、22E)、以及在该接地导体层(22D、22E)的之间以规定间隔来夹装的信号层(21D、21E)；包括使前述信号层(21D、21E)彼此间、以及前述接地导体层(22D、22E)彼此间导通的层间导通单元(51、52)；前述信号线(21)是由前述层间导通单元(51)而导通的前述信号层(21D、21E)；前述接地导体(22)是由前述层间导通单元(52)而导通的前述接地导体层(22D、22E)。

权利要求6涉及的本发明(比如参照第13图至第15图)，是基于权利要求2所述的阻抗匹配电路(7a、7b、7c、7d)，其中：前述电介质基片(20)由被层叠的多个电介质层(20a、20b、20c、20d)来构成；前述多个各电介质层(20a、20b、20c、20d)中，至少两个前述电介质层(比如20d、20e)具有接地导体层(22D、22E)、以及在该接地导体层(22D、22E)的之间以规定间隔来夹装的信号层(21D、21E)；包括使前述信号层(21D、21E)彼此间、以及前述接地导体层(22D、22E)彼此间导通的层间导通线路(51、52)；前述信号线(21)是由前述层间导通线路(51)而导通的前述信号层(21D、21E)；前述接地导体(22)是由前述层间导通线路(52)而导通的前述接地导体层(22D、22E)。

根据权利要求5及6的发明涉及的本发明，由于信号线是由层间导通单元或层间导通线路导通的多个信号层，而且接地导体是由层间导通单元或层间导通线路导通的多个接地导体层，因而即使在电介质基片由被层叠的多个电介质层来构成的场合下，也可以重叠各电介质层的信号层及接地导体层，以增大其片厚，而可降低被输入信号的损失。比如，即使在信号层及接地导体层的片厚受到半导体制造工艺设计规则的限制的场合下，也可以没有问题，可增大其片厚，而降低信号的损失。

权利要求7涉及的本发明(比如参照第16图)，是基于权利要求1所述的阻抗匹配电路(7a、7b、7c、7d)，其中，前述分布常数线路(33、43)还具备窄频带通过分布常数线路(90a、90b)，该窄频带通过分布常数线路具有：至少一个共振电路(91a、91b、…、91n-1，或93a、93b、…、93n-1)，其与前述阻抗反转分布常数线路(33、43)连接，并以前述被输入信号的1/4波长(λ/4)作为线路长；阻抗反转电路(92a、92b、…、92n，或95a、95b、…、95n)，其与经由该共振电路来相邻的K反转器及J反转器相对应。

根据权利要求7的发明涉及的本发明，由于阻抗匹配电路具有窄频带通过分布常数线路，因而可用作高截止特性的带通滤波器。由此，即使是窄小的带宽，也可以实现较高的频率选择度。而且，由于窄频带通过分布常数线路所构成的共振电路的线路长为1/4波长，且线路长与半波长相比成为一半，因而可构成带通滤波器，且可防止阻抗匹配电路的大型化。

权利要求8涉及的本发明(比如参照第1图至第16图)，是具有权利要求1所述的阻抗匹配电路(7a、7b、7c、7d)的半导体元件(2)。

根据权利要求8的发明涉及的本发明，由于半导体元件具有小型化的阻抗匹配电路，因而可不占据大面积地在半导体元件上构成阻抗匹配电路。由此，可实现用一个芯片来构成系统整体的SoC(System On aChip)。

权利要求9涉及的本发明(比如参照第1图至第16图)，是一种无线通信装置(1)，其具有权利要求8所述的半导体元件(2)；以及与前述半导体元件(2)连接的天线(3)。

根据权利要求9的发明涉及的本发明，由于无线通信装置包括具有小型化了的阻抗匹配电路的半导体元件，因而可预先在半导体元件上构筑构成无线通信装置所必需的部件，可将无线通信装置小型化，可降低其制造成本。

此外，前述括号内的符号是与附图相对照用的，并不对本申请权利要求范围的构成有任何影响。

附图说明

第1图是表示适用本发明的无线通信装置一例的方框图；

第2图是表示构成阻抗匹配电路的共面波导电路结构的一例(部分剖面)的立体图；

第3图是与低噪放大器的输入端连接的阻抗匹配电路周边的传送线路说明图，(a)是传送线路的(部分省略)的俯视图，(b)是传送线路的等效电路，(c)是采用了K反转器的等效电路；

第4图是由K反转器构成的滤波器的说明图，(a)是滤波器的电路图，(b)是滤波器中传送的信号的电压振幅，(c)是滤波器的等效电路；

第5图是与低噪放大器的输入端连接的阻抗匹配电路的特性阻抗与线路长的说明图，(a)是阻抗匹配电路的电路图，(b)是阻抗匹配电路中传送的信号的电压振幅，(c)是阻抗匹配电路的等效电路；

第6图是与低噪放大器的输出端连接的阻抗匹配电路周边的传送线路说明图，(a)是传送线路的(部分省略)的俯视图，(b)是传送线路的等效电路，(c)是采用了J反转器的等效电路；

第7图是由J反转器构成的滤波器的说明图，(a)是滤波器的电路图，(b)是滤波器中传送的信号的电压振幅，(c)是滤波器的等效电路；

第8图是与低噪放大器的输出端连接的阻抗匹配电路的特性阻抗与线路长的说明图，(a)是阻抗匹配电路的电路图，(b)是阻抗匹配电路中传送的信号的电压振幅，(c)是阻抗匹配电路的等效电路；

第9图是减小了传送线路宽度场合下的阻抗匹配电路的传送线路的(部分省略)俯视图；

第10图是采用了K反转器的等效电路中所示的阻抗匹配电路的模式图，(a)是曲折状地形成传送线路的场合，(b)是与K反转器相邻地配置传送线路的场合，(c)是减小了接地导体宽度的场合，(d)是除去了相邻的接地导体的场合，(e)是在接地导体距离内形成了传送线路的场合；

第11图是阻抗匹配电路的(部分省略)剖视图，(a)是在电介质基片的背面形成了硅基片的场合，(b)是在电介质基片的背面形成了接地层的场合；

第12图是增大了传送线路片厚的场合下的阻抗匹配电路的(部分省略)剖视图；

第13图是由所层叠的电介质层使片厚增大的场合下的阻抗匹配电路的(部分省略)剖视图；

第14图是小型化了的阻抗匹配传送线路的阻抗匹配电路的传送线路的俯视图，(a)是形成了第四金属层的场合，(b)是第四金属层及第五金属层由通路来连接的场合；

第15图是表示第14图所示的阻抗匹配电路S参数的运算结果的图；

第16图是表示使反转器及1/4波长共振电路交互连接而多级化了的阻抗匹配电路的等效电路的图，(a)是与低噪放大器的输入端连接的阻抗匹配电路，(b)是与低噪放大器的输出端连接的阻抗匹配电路；

第17图是表示由集中常数元件构成的以往阻抗匹配电路的图。

具体实施方式

以下，基于附图，对本发明的实施方式作以说明。第1是表示适用本发明的无线通信装置1的一例的方框图。无线通信装置1具有半导体元件2以及鞭状天线等天线3。此外，在半导体元件2中，经由未图示的DSP(Digital Signal Processor)等，连接有键盘及麦克风等送话装置(未图示)与显示器及扬声器等受话装置(未图示)。

作为这种无线通信装置1，比如有便携式电话、PHS、PDA(便携信息终端)等移动体通信装置。此外，也可以是无线LAN卡及无线LAN板等、比如在PC(个人计算机)内附加移动体通信功能的通信功能附加装置。此外，如果能进行无线通信，则也可以是固定电话，比如无线通信装置1也包含无绳电话。此外，天线3不特别限于鞭状天线，也可以是比如用作接收专用的内置天线的片状倒F形天线、以及在半导体元件2上构成的隙缝天线。

半导体元件2具有：连接有天线3的RF(无线频率)电路(虚线框内)2a、A/D转换电路(虚线框内)2b、以及数字信号处理电路(虚线框内)2c，且构成ASIC(面向特定用途的集成电路)。这些RF电路2a、A/D转换电路2b、以及数字信号处理电路2c，比如由CMOS(互补型金属氧化物半导体)等来构成。此外，构成半导体元件2的电路不限于前述电路2a、2b、2c，也可以构成DSP等各种电路。此外，不特别限于CMOS，比如也可以由双极与CMOS混载的RiCMOS、双极、GaAsFET(镓砷场效应晶体管)来构成。

RF电路2a具有：功率放大器(PA)5；低噪放大器(LNA)6；阻抗匹配电路(IMC)7a、7b、7c、7d；由电压控制振荡器(未图示)等组成的移相同步环路(PLL)9；移相器10a、10b；混频器11a、11b、11c、11d；以及开关(SW)12等。此外在以下说明中，在无必要特别区别时，简单地用阻抗匹配电路7来表示阻抗匹配电路7a、7b、7c、7d。

A/D转换电路2b具有：低通滤波器(LPF)13a、13b、13c、13d；可变增益放大器(VGA)14a、14b；AD转换器(ADC)15a、15b；以及DA转换器(DAC)16a、16b等。此外，数字信号处理电路2c具有：数字解调器17以及数字调制器18等。

数字信号处理电路2c，可自由输入后述的输入信号(被输入信号)SI1，此外，RF电路2a，可自由输出传输频率是极超短波及微波等输出信号SO1。数字信号处理电路2c经由A/D转换电路2b，来与RF电路2a连接，并构成输入信号SI1与输出信号SO1的传送路径。

具体而言，数字调制器18，经由DA转换器16a、16b以及低通滤波器13c、13d，来与混频器11c、11d连接。此外，移相同步环路9经由移相器10b，同样与混频器11c、11d连接。此外，混频器11c、11d经由阻抗匹配电路7c、功率放大器5、阻抗匹配电路7d以及开关12，来与天线3连接。

另一方面，RF电路2a，可自由输入传输频率是极超短波及微波等的输入信号(被输入信号)SI2，此外，数字信号处理电路2c，可自由输出后述的输出信号SO2。RF电路2a与前述同样，经由A/D转换电路2b，来与数字信号处理电路2c连接，并构成输入信号SI2与输出信号SO2的传送路径。

具体而言，与天线3连接的开关12，经由阻抗匹配电路7a、低噪放大器6以及阻抗匹配电路7b，来与混频器11a、11b连接。此外，移相同步环路9经由移相器10a，同样与混频器11a、11b连接。此外，混频器11a、11b分别经由低通滤波器13a、13b、可变增益放大器14a、14b以及AD转换器15a、15b，来与数字解调器17连接。

接下来，利用第2图，对构成RF电路2a的阻抗匹配电路7的共面波导电路作以说明。第2图是表示构成阻抗匹配电路7的共面波导电路结构的一例(部分剖面)的立体图。如第2图所示，阻抗匹配电路7具有：由规定的片厚H形成的电介质基片20；在该电介质基片20的表面(电介质基片的一个面)20F上形成的信号线21；以及接地导体22。即，阻抗匹配电路7的传送线路由共面波导电路(CPW：CoPlanar Waveguide)来构成。

此外，信号线21按规定的线宽W来形成，在该信号线21的两侧，经由间隔(规定间隔)为G的狭缝23、23，而配置有接地导体22、22。另外，按照该片厚H达到线宽W的5倍及其以上的形式来构成电介质基片20，由此，根据线宽w与间隔G的比率，来决定阻抗匹配电路7的特性阻抗Z，且可近似地忽略片厚H，本实施方式中的电介质基片20也如此构成。

接下来，对与低噪放大器6连接的阻抗匹配电路7a的构成作以说明。第3图是与低噪放大器6的输入端连接的阻抗匹配电路7a周边的传送线路的说明图，(a)表示传送线路的(部分省略)的俯视图，(b)表示传送线路的等效电路，(c)表示采用了K反转器的等效电路。

如第3图(a)所示，阻抗匹配电路7a由第2图所示的共面波导电路构成，具有：阻抗匹配传送线路30；K反转器传送线路(阻抗反转分布常数线路)33。K反转器传送线路33的图中左侧，经由具有作为特性阻抗一般值的50[Ω](以下简称“Z₀”)的特性阻抗Z₃₅的传送线路35，来与开关12(参照第1图)连接。此外，阻抗匹配传送线路30的图中右侧，与低噪放大器6(参照第1图)连接。

这些阻抗匹配传送线路30、K反转器传送线路33、以及传送线路35，在被输入信号的传输频率规定值以上时，比如在极超短波(300[MHz]～3[GHz])、微波(3～30[GHz])、毫波(30～300[GHz])等高频波时，与第2图所示的电介质基片20一起，作为分布常数线路来起作用。在本实施方式中，将传输频率设为2.45[GHz]的极超短波。

传送线路35，由线宽为W1的信号线21a；以及介于间隔为G1的狭缝23a、23a的接地导体22、22来构成。特性阻抗如上所述，根据线宽W与间隔G的比率来决定，因而传送线路35的特性阻抗Z₃₅被设定为：比如在将线宽W1设为17.5[μm]，将间隔G1设为5[μm]的情况下，线宽W1与间隔G1的比率成为Z₀。因此，对传送线路35的线路长L_F1没有特别限制，可设定为适当的长度。

另一方面，阻抗匹配传送线路30由比前述线宽W1更窄的线宽W2(比如4.5[μm])的信号线21b；以及经由大于前述间隔G1的间隔G2(比如11.5[μm])的狭缝23b、23b的接地导体22、22来构成，其特性阻抗Z₃₀，被设定为不同于前述传送线路35的规定值(比如83.4[Ω])(详情后述)。此外，阻抗匹配传送线路30的线路长L_I1与前述传送线路35不同，被设定为规定的长度(详情后述)。

此外，K反转器传送线路33，与阻抗匹配传送线路30同样，由线宽为W2的信号线21b；以及经由间隔为G2的狭缝23b、23b的接地导体22、22来构成。此外，信号线21b及接地导体22、22，经由曲折形成的由线宽为d1的传送线路构成的短截线25、25来连接(短路)。

这种K反转器传送线路33，如第3图(b)所示，用一种等效电路来表示，该等效电路由电感为L的T型电路33a；以及与该T型电路33a的两端连接、以电气长度φ/2作为线路长的分布常数线路33b、33b来构成。构成前述短截线25、25的线宽为d1的传送线路，构成前述电感L，并被设定为规定的线路长。

因此，阻抗匹配电路7a，如第3图(b)所示，用一种等效电路来表示，该等效电路由以下部分来构成：电感为L的T型电路33a；与其两侧连接的分布常数线路33b、33b；以及与分布常数线路33b、33b的两侧连接的、线路长为L_I1的分布常数线路30a、及线路长为L_F1的分布常数线路35a。

如上所述，由于K反转器传送线路33由电感为L的T型电路33a；以及与其两侧连接的分布常数线路33b、33b来构成，因而如第3图(c)所示，作为K反转器来起作用。

这里，所谓反转器，是指一种在从输入端子经由该反转器来观看负荷的场合下，负荷的阻抗或导纳反转的电路元件。尤其是，将阻抗反转而视为导纳的电路元件称为K反转器，而将导纳反转而视为阻抗的电路元件称为J反转器。K反转器如上所述，比如由电感为L的T型电路来构成，此外，J反转器比如由后述电容器C的π型电路来构成。

接下来，在对阻抗匹配传送线路30的特性阻抗Z₃₀及线路长L_I1进行说明时，参照第4图，对由K反转器构成的公知滤波器70作以说明。第4图是由K反转器构成的滤波器70的说明图，(a)是滤波器70的电路图，(b)表示在滤波器70中传送的信号的电压振幅，(c)表示滤波器70的等效电路。

滤波器70是由K反转器构成的一级滤波器，由以下部分来构成：用jX₁来表示电抗的半波长串联共振器71；经由端子P₁-P₁’来连接且由K_0，1来表示的K反转器72；经由端子P₂-P₂’来连接且由K_1，2来表示的K反转器73。K反转器72与由Z₀表示的负荷75相连接，此外，K反转器73与由Z₀表示的负荷76相连接。此外，将从半波长串联共振器71看到K反转器72侧(P₁-P₁’侧)的电阻作为R_S’，而将看到K反转器73侧(P₂-P₂’侧)的电阻作为R_L’。

这里，可用滤波器70来进行阻抗匹配、以及可将所传送的信号设定为规定带宽(频带调整)的公知设计公式，由式1及式2来表示。

【式1】

$K_{0.1}=\sqrt{w}\sqrt{\frac{Z_0{x}_1}{g_0{g}_1}}$

【式2】

$K_{1.2}=\sqrt{w}\sqrt{\frac{x_1{Z}_0}{g_1{g}_2}}$

X₁表示电抗X₁的斜率参数，电抗X₁由式3来表示。此外，ω表示频率，ω₀表示中心频率，w(带宽)表示比带宽((ω₂-ω₁)/ω₀)，ω₁、ω₂表示截止频率，g₀、g₁、g₂表示标准化元件值。此外，前述标准化元件值g₀、g₁、g₂，由通过区域的(波纹成为最大)反射损失及(滤波器的)级数来算出。

【式3】

$X_1=x_1(\frac{\mathrm{\ω}}{{\mathrm{\ω}}_0}-\frac{{\mathrm{\ω}}_0}{\mathrm{\ω}})$

由于在K反转器72、73之间，构成有半波长串联共振器71，因而在半波长串联共振器71中传送的信号的电压振幅|V(z)|，如第4图(b)所示，在端子P₁-P₁’、P₂-P₂’侧短路(|V(z)|＝0)。此外，滤波器70如第4图(c)所示，由在半波长串联共振器71的两侧连接有由R_S’、R_L’表示的电阻77、79的等效电路来表示，该电阻77、79由式4及式5来表示。

【式4】

${R^{\′}}_S=\frac{K_{0.1}^2}{Z_0}$

【式5】

${R^{\′}}_L=\frac{K_{1.2}^2}{Z_0}$

此外，式6及式7对前述半波长串联共振器71成立。此外，Q(Q值)表示质量因数。

【式6】

$\frac{{R^{\′}}_L}{{R^{\′}}_S}=\frac{g_0}{g_2}$

【式7】

$Q=\frac{x_1}{{R^{\′}}_S+{R^{\′}}_L}=\frac{g_0{g}_1{g}_2}{w(g_0+g_2)}$

这样，由于K反转器72、73如上所述，将阻抗(即半波长串联共振器71)反转为导纳(半波长并联共振器)，因而滤波器70便与半波长并联共振器(示图示)等效。因此，滤波器70作为基于半波长并联共振器的一级滤波器来起作用，并可基于前述式1及式2来进行阻抗匹配，且可通过设定比带宽w来自由地进行频带调整。

该半波长串联共振器71，由以所传送信号的半波长来作为线路长的传送线路(未图示)来构成，此外，K反转器72、73分别由与第3图(b)所示的K反转器传送线路33同样的、电感为L的T型电路以及以其两侧所连接的电气长度φ/2作为线路长的传送线路(未图示)来构成。

在前述半导体元件2上，如上所述，由于构成ASIC，且构成多个电路，因而半导体元件2上的空间便受到限制，如要在半导体元件2上构成前述滤波器70，便需要进一步减小其占有面积。为此，本发明涉及的阻抗匹配电路7，与前述滤波器70同样地，按照满足式1及式2，并且可使占有面积小于前述滤波器70的方式，将阻抗匹配传送线路30的特性阻抗Z₃₀及线路长L_I1设定到规定值。

接下来，参照第5图，对阻抗匹配传送线路30的特性阻抗Z₃₀及线路长L_I1作以说明。第5图是与低噪放大器6的输入端连接的阻抗匹配电路7a的特性阻抗Z₃₀与线路长L_I1的说明图，(a)是阻抗匹配电路7a的电路图，(b)表示在阻抗匹配电路7a中传送的信号的电压振幅，(c)表示阻抗匹配电路7a的等效电路。

第5图(a)所示的阻抗匹配电路7a，如第3图所示，由阻抗匹配传送线路30以及K反转器传送线路33来构成。阻抗匹配传送线路30由以下部分来构成：具有特性阻抗Z₁(后述)的1/4波长传送线路(1/4波长分布常数线路)32；与该1/4波长传送线路32连接的电抗补偿传送线路(电抗补偿分布常数线路)31。1/4波长传送线路32的线路长是所传送信号的波长λ的1/4，即1/4波长λ/4(被输入信号的1/4波长)。1/4波长传送线路32，经由输入端P₃-P₃’，来与K反转器传送线路33连接，该K反转器传送线路33与传送线路35连接。此外，电抗补偿传送线路31经由输出端P₄-P₄’，与低噪放大器6(参照第1图)连接。

另外，前述波长λ意味着管内波长，当信号在阻抗匹配电路7中传送时，前述传输频率便根据第2图所示的电介质基片20所具有的介电常数而增大，波长λ便小于传输频率2.45[GHz]的一个波长。

这样，将1/4波长传送线路32的线路长，设定为构成第4图(a)所示的滤波器70的半波长串联共振器71的、半波长传送线路(未图示)的一半。而且，由于低噪放大器6的输入阻抗较大(比如330-j890[Ω])，因而可将该低噪放大器6视为开路，所以无需两个K反转器，只在输入端P₃-P₃’侧，由K反转器传送线路33来构成K反转器(阻抗反转电路的反转器)K_0，1。即，在1/4波长传送线路32中传送的信号的电压振幅|V(z)|，如第5图(b)所示，是1/4波长，且在输入端P₃-P₃’侧短路(|V(z)|＝0)，而在输出端P₄-P₄’侧则开路(振幅最大)。

这样，为了在将1/4波长传送线路32的线路长设定为1/4波长λ/4的状态下，适用前述式1及式2，将前述电抗补偿传送线路31的线路长，按照对低噪放大器6的电纳B_L进行补偿(抵消)的方式，设定到调整量(补偿负荷的电抗的长度)Δl。

这里，如式8所示来定义低噪放大器6的输入导纳Y_L。此外，G_L表示低噪放大器6的电导，B_L表示低噪放大器6的电纳(负荷的电抗)。

【式8】

$Y_L=\frac{1}{Z_L}=G_L+j{B}_L$

此外，低噪放大器6的输入阻抗(负荷的阻抗)Z_L由式9表达。另外，R_L表示输入阻抗Z_L的电阻，X_L表示输入阻抗Z_L的电抗。

【式9】

$Z_L=R_L+{\mathrm{jX}}_L$

这样，低噪放大器6的电导G_L以及电纳B_L由式10来表示。

【式10】

$G_L=\frac{R_L}{R_L^2+X_L^2},$ $R_L=\frac{-X_L}{R_L^2+X_L^2}$

不过，由于1/4波长传送线路32可以通过增减调整其线路长(1/4波长λ/4)，而与电感的加感同样地增减电抗，因而，电抗补偿传送线路31的调整量Δl按照满足式1的方式被设定。此外，C表示单位长的电容[C/m]。

【式11】

          ω₀CΔl＝-B_L

因此电抗补偿传送线路31的调整量Δl由式12所示的长度来表示。

【式12】

$\mathrm{\Δl}=-\frac{B_L}{{\mathrm{\ω}}_{0}C}$

此外，由于低噪放大器6由FET(场效应晶体管)来构成，且栅极与源极(未图示)之间的电容为正值，因而X_L＜0，而且根据式10而成为B_L＞0，并根据式12而成为Δl＜0。

如上所述，由于1/4波长传送线路32的线路长为1/4波长λ/4，且电抗补偿传送线路31的线路长为调整量Δl，因而阻抗匹配传送线路30的线路长L_I1便如第5图(a)所示，成为λ/4+Δl。而且，由于Δl＜0，因而阻抗匹配传送线路30的线路长L_I1，便成为从1/4波长传送线路32的线路长(1/4波长λ/4)，减去了电抗补偿传送线路31的调整量Δl的绝对值后的长度。

在传输频率为2.45[GHz]的情况下，1/4波长λ/4便成为约18[mm]，而在低噪放大器6的输入阻抗Z_L比如为330-j890[Ω]的场合下，调整量Δl便成为-0.9[mm]，因而，阻抗匹配传送线路30的线路长L_I1便成为大约17[mm]。

这样，在电纳B_L得到补偿后，通过对阻抗匹配电路7适用前述式1及式2，可以与滤波器70同样来进行低噪放大器6的阻抗匹配及频带调整。

这里，由于低噪放大器6如上所述，具有较大的阻抗(Z_L)，因而如果将Z₀的倒数设为Y₀，则G_L＜＜Y₀便成立，而且式13至式17也成立。

【式13】

${Z^{\′}}_L=Z_1^2{G}_L+j{X}_1={R^{\′}}_L+j{X^{\′}}_L$

【式14】

$X_1=-Z_1\cot \mathrm{\θ}=-x_1(\frac{\mathrm{\ω}}{{\mathrm{\ω}}_0}-\frac{{\mathrm{\ω}}_0}{\mathrm{\ω}})$

【式15】

$x_1=\frac{\mathrm{\π}}{4}{Z}_1$

【式16】

${R^{\′}}_L=Z_1^2{G}_L$

【式17】

${R^{\′}}_S=\frac{K_{\mathrm{0,1}}^2}{Z_0}$

因此，式2所示的设计公式，作为1/4波长传送线路32的特性阻抗(对应于所设定带宽的特性阻抗)Z₁，从式2、式5、式15、式16表示为式18。此外，式1所示的设计公式，作为K反转器传送线路33所构成的K反转器K_0，1，由式19来表示。

【式18】

$Z_1=\frac{\mathrm{\π}}{4}\frac{w}{g_1{g}_2{G}_L}$

【式19】

$K_{\mathrm{0,1}}=\sqrt{w}\sqrt{\frac{Z_0{x}_1}{g_0{g}_1}}$

阻抗匹配传送线路30，如第3图(a)所示，由线宽W2及间隔G2来构成(即特性阻抗保持一定)，此外，由于阻抗匹配传送线路30，如第5图(a)所示，由阻抗匹配传送线路31与1/4波长传送线路32来组成，因而阻抗匹配传送线路30的特性阻抗Z₃₀(83.4[Ω])便由前述特性阻抗Z₁来表示。

这样，通过使阻抗匹配电路7a满足式18及式19，第5图(a)所示的电路图便与第4图(c)所示的等效电路同样，由第5图(c)所示的从半波长串联共振器36看到的等效电路来表示。即，阻抗匹配电路7a，由在半波长串联共振器36的两侧连接有由R_S’及R_L’表示的电阻37、39的等效电路来表示，该电阻37、39从式6、式16、式17表示为式20。此外，质量因数Q从式7、式16、式17表示为式21。

【式20】

$\frac{{R^{\′}}_L}{{R^{\′}}_S}=\frac{Z_0}{K_{\mathrm{0,1}}^2}{Z}_1^2{G}_L=\frac{g_0}{g_2}$

【式21】

$Q=\frac{x_1}{{R^{\′}}_S+{R^{\′}}_L}=\frac{Z_0}{K_{\mathrm{0,1}}^2}\frac{x_1}{(1+\frac{g_0}{g_2})}=\frac{g_0{g}_1{g}_2}{w(g_0+g_2)}$

这样，本发明涉及的阻抗匹配电路7a，与第4图所示的滤波器70不同，无需两个K反转器，可将阻抗匹配传送线路30的线路长L_I1设为λ/4+Δl来构成。而且，由于1/4波长传送线路32的特性阻抗Z₁(即阻抗匹配传送线路30的特性阻抗Z₃₀)、以及K反转器传送线路33所构成的K反转器33的K_0，1，按照满足式18及式19的方式被设定，因而，可缩小阻抗匹配电路7a的占有面积，且可进行阻抗匹配及对应于比带宽w的频带调整。

此外，本发明涉及的阻抗匹配电路7，即使是不仅有低噪放大器6的输入阻抗Z_L那样较大的阻抗，而且还有前述低噪放大器6的输出阻抗Z_S(后述)那样较小的阻抗，也可以进行与前述同样的阻抗匹配的同时，进行频带调整。

接下来，对与低噪放大器6的输出端连接的阻抗匹配电路7b的构成作以说明。第6图是与低噪放大器6的输出端连接的阻抗匹配电路7b周边的传送线路的说明图，(a)是传送线路的(部分省略)的俯视图，(b)表示传送线路的等效电路，(c)表示采用了J反转器的等效电路。

阻抗匹配电路7b，如第6图(a)所示，与阻抗匹配电路7a同样，由第2图所示的共面波导电路来构成，且具有阻抗匹配传送线路40以及J反转器传送线路(阻抗反转分布常数线路)43。J反转器传送线路43的图中右侧，经由具有Z₀特性阻抗Z₄₅的传送线路45，来与混频器11a、11b(参照第1图)连接。此外，阻抗匹配传送线路40的图中左侧与低噪放大器6(参照第1图)连接。这些阻抗匹配传送线路40、J反转器传送线路43以及传送线路45，与第3图所示的分布常数电路同样，与第2图所示的电介质基片20一起，起着分布常数电路的作用。

传送线路45，与阻抗匹配电路7a的传送线路35(参照第3图)同样，由线宽为W₁的信号线21a；以及介于间隔为G1的狭缝23a、23a的接地导体22、22来构成，对传送线路45的线路长L_F2没有特别限制，可设定为适宜的长度。

另一方面，阻抗匹配传送线路40，由小于前述线宽W₁的线宽W3的信号线21c；以及介于大于前述间隔G₁的间隔G3的狭缝23c、23c的接地导体22、22来构成。因此，阻抗匹配传送线路40的特性阻抗Z₄₀，被设定为与前述传送线路45不同的规定值(详情后述)。此外，阻抗匹配传送线路40的线路长L_I2，与前述传送线路45不同，被设定为规定的长度(详情后述)。

此外，J反转器传送线路43，由线宽为W₃的信号线21c、21d；以及介于间隔为G3的狭缝23c、23c的接地导体22、22来构成。信号线21c、21d具有形成为梳齿状的端部26a、26b，端部26a、26b经由具有规定间隙d2的缝隙GAP来对置。

这样的J反转器传送线路43，如第6图(b)所示，由等效电路来表示，该等效电路由电容器C的π型电路43a；以及连接于该π型电路43a的两端的、以电气长φ/2作为线路长的分布常数线路43b、43b来构成。此外，前述的端部26a、26b以及间隙GAP的间隙d2根据前述电容器C，分别被设定成规定形状及规定值。

因此，阻抗匹配电路7b，如第6图(b)所示，由等效电路来表示，该等效电路由以下部分来构成：电容器C的π型电路43a；与其两侧连接的分布常数线路43b、43b；与分布常数线路43b、43b的两侧连接的、线路长L_I2的分布常数线路40a以及线路长L_F2的分布常数线路45a。

J反转器传送线路43，如上所述，由电容器C的π型电路43a；以及与其两侧连接的分布常数线路43b、43b来构成，因而J反转器传送线路43，如第6图(c)所示，作为J反转器而起作用。

这里，参照第7图，对由J反转器构成的公知滤波器80作以说明。第7图是由J反转器构成的滤波器80的说明图，(a)是滤波器80的电路图，(b)表示在滤波器80中传送的信号的电压振幅，(c)表示滤波器80的等效电路。

滤波器80，与由J反转器构成的第4图所示的滤波器70同样，是一级滤波器，由以下部分构成：用jB₁表示电纳的半波长并联共振器81；经由端子P₅-P₅’来连接的由J_0，1来表示的J反转器82；经由端子P₆-P₆’来连接的由J_1，2来表示的J反转器83。J反转器82与由Y₀表示的负荷85连接，而J反转器83与由Y₀表示的负荷86连接。此外，将从半波长并联共振器81看到J反转器82侧(P₅-P₅’侧)的电导作为G_S’，将看到J反转器83侧(P₆-P₆’侧)的电导作为G_L’。

这里，可用滤波器80来进行阻抗匹配以及频带调整的公知设计公式，由式22及式23来表示。

【式22】

$J_{\mathrm{0,1}}=\sqrt{w}\sqrt{\frac{Y_0{b}_1}{g_0{g}_1}}$

【式23】

$J_{\mathrm{1,2}}=\sqrt{w}\sqrt{\frac{b_1{Y}_0}{g_1{g}_2}}$

此外，b₁表示电纳B₁的斜率参数，电纳B₁由式24来表示。

【式24】

$B_1=b_1(\frac{\mathrm{\ω}}{{\mathrm{\ω}}_0}-\frac{{\mathrm{\ω}}_0}{\mathrm{\ω}})$

由于在J反转器82、83之间，构成有半波长并联共振器81，因而在半波长并联共振器81中传送的信号的电压振幅|V(z)|，如第7图(b)所示，在端子P₅-P₅’、P₆-P₆’侧开路(振幅最大)。此外，滤波器80，如第7图(c)所示，由在半波长并联共振器81的两侧连接有由G_S’、G_L’表示的电导87、89的等效电路来表示，该电导87、89由式25及式26来表示。

【式25】

${G^{\′}}_S=\frac{J_{0.1}^2}{Y_0}$

【式26】

${G^{\′}}_L=\frac{J_{\mathrm{1,2}}^2}{Y_0}$

此外，在前述半波长并联共振器81中，式27及式28成立。

【式27】

$\frac{{G^{\′}}_L}{{G^{\′}}_S}=\frac{g_0}{g_2}$

【式28】

$Q=\frac{b_1}{{G^{\′}}_S+{G^{\′}}_L}=\frac{g_0{g}_1{g}_2}{w(g_0+g_2)}$

这样，由于J反转器82、83与K反转器不同，使导纳(即半波长并联共振器81)反转为阻抗(半波长串联共振器)，因而，滤波器80便与半波长串联共振器(示图示)等效。因此，滤波器80作为基于半波长串联共振器的一级滤波器来起作用，并可基于前述式23及式24，与第4图所示的滤波器70同样地进行阻抗匹配，且通过设定比带宽w来自由地进行频带调整。

本发明涉及的阻抗匹配电路7b，与前述的阻抗匹配电路7a同样，按照满足式22及式23，且可使占有面积小于前述滤波器80的方式，将阻抗匹配传送线路40的特性阻抗Z₄₀及线路长L_I2设定为规定值。

接下来，参照第8图，对阻抗匹配传送线路40的特性阻抗Z₄₀及线路长L_I2作以说明。第8图是与低噪放大器6的输出端连接的阻抗匹配电路7b的特性阻抗Z₄₀与线路长L_I2的说明图，(a)是阻抗匹配电路7b的电路图，(b)表示在阻抗匹配电路7b中传送的信号的电压振幅，(c)表示阻抗匹配电路7b的等效电路。

第8图(a)所示的阻抗匹配电路7b，如第6图所示，由阻抗匹配传送线路40以及J反转器传送线路43来构成。阻抗匹配传送线路40由以下部分来构成：具有特性阻抗Z₁的1/4波长传送线路(1/4波长分布常数线路)42；与该1/4波长传送线路42连接的电抗补偿传送线路(电抗补偿分布常数线路)41。1/4波长传送线路42的线路长，与1/4波长传送线路32(参照第5图(a))同样，是1/4波长λ/4。1/4波长传送线路42经由输入端P₈-P₈’，来与J反转器传送线路43连接，该J反转器传送线路43与传送线路45连接。此外，电抗补偿传送线路41经由输出端P₇-P₇’，与低噪放大器6(参照第1图)连接。

这样，1/4波长传送线路42的线路长，与1/4波长传送线路32的线路长(参照第5图(a))同样，被设定为构成第4图(a)所示的滤波器80的半波长并联共振器81的、半波长传送线路(未图示)的一半。而且，由于低噪放大器6的输出阻抗(负荷的阻抗)Z_S，与前述的输入阻抗Z_L相比极小，因而可将该低噪放大器6视为短路，所以无需两个J反转器，只在输入端P₈-P₈’侧，由J反转器传送线路43来构成J反转器(阻抗反转电路的反转器)J_1，2。即，在1/4波长传送线路42中传送的信号的电压振幅|V(z)|，如第8图(b)所示，是1/4波长，且在输入端P₈-P₈’侧开路(振幅最大)，而在输出端P₇-P₇’侧则短路(|V(z)|＝0)。

这样，为了在将1/4波长传送线路42的线路长设定为1/4波长λ/4的状态下，适用前述式23及式24，将前述电抗补偿传送线路41的线路长，按照对低噪放大器6的电抗(负荷的电抗)X_S进行补偿(抵消)的方式，设定到调整量Δl。

这里，如式29所示来定义低噪放大器6的输出阻抗Z_S。此外，R_S表示输出阻抗Z_S的电阻，X_S表示输出阻抗Z_S的电抗。

【式29】

$Z_S=R_S+j{X}_S$

由于低噪放大器6的输出阻抗Z_S，与前述的输入阻抗Z_L相比极小，因而成为|Z_S|＜＜Z₀，且可将输出端P₇-P₇’视为短路(短路)。因此，1/4波长传送线路42，通过增减调整其线路长(1/4波长λ/4)，可以与电抗补偿传送线路31(参照第5图(a))同样来增减电抗，因而电抗补偿传送线路41的调整量Δl，按照满足式30的方式来设定。此外，L表示单位长度的电感[H/m]。

【式30】

                ω₀LΔl＝X_S

因此，电抗补偿传送线路41的调整量Δl，由满足式31的长度来表示。

【式31】

$\mathrm{\Δl}=\frac{X_S}{{\mathrm{\ω}}_{0}L}$

此外，低噪放大器6的输出阻抗Z_S，与输入阻抗Z_L同样，为X_S＜0，并由式31而成为Δl＜0。另一方面，如上所述，由于1/4波长传送线路42的线路长为1/4波长λ/4，且电抗补偿传送线路41的线路长为调整量Δl，因而，阻抗匹配传送线路40的线路长L_I2便如第8图(a)所示，成为λ/4+Δl。因此，阻抗匹配传送线路40的线路长L_I2，与阻抗匹配传送线路30的线路长L_I1同样，成为从1/4波长传送线路42的线路长(1/4波长λ/4)，减去电抗补偿传送线路41的调整量Δl的绝对值后的长度。

此外，从输入端P₈-P₈’看到阻抗匹配传送线路40侧的导纳Y_S’，由式32来表示，此外，式33至式36也成立。

【式32】

${R^{\′}}_S-=\frac{R_S}{Z_1^2}+{\mathrm{jB}}_1={G^{\′}}_S+{{\mathrm{jB}}^{\′}}_S$

【式33】

$B_1=-Y_1\cot \mathrm{\θ}\≡-b_1(\frac{\mathrm{\ω}}{{\mathrm{\ω}}_0}-\frac{{\mathrm{\ω}}_0}{\mathrm{\ω}})$

【式34】

$b_1=\frac{\mathrm{\π}}{4}{Y}_1$

【式35】

${G^{\′}}_S=\frac{R_S}{Z_1^2}$

【式36】

${G^{\′}}_L=Z_0{J}_{\mathrm{1,2}}^2$

因此，如果将1/4波长传送线路42的特性阻抗Z₁的倒数设为导纳(与所设定的带宽对应的特性阻抗)Y₁，则式22所示的设计公式便作为1/4波长传送线路42的导纳Y₁，从式22、式25、式34、式35，表示为式37。此外，式23所示的设计公式，作为J反转器传送线路43所构成的J反转器(反转器反转电路的反转器)J_1，2，由式38表示。

【式37】

$Y_1=\frac{\mathrm{\π}}{4}\frac{w}{g_1{g}_2{R}_S}$

【式38】

$J_{\mathrm{1,2}}=\sqrt{w}\sqrt{\frac{b_1{Y}_0}{g_0{g}_1}}$

阻抗匹配传送线路40如第6图(a)所示，由线宽W3及间隔G3来构成，此外，阻抗匹配传送线路40如第8图(a)所示，由电抗补偿传送线路41与1/4波长传送线路42来组成，因此，前述的阻抗匹配传送线路40的特性阻抗Z₄₀便由基于前述导纳Y₁的阻抗来表示。

这样，通过阻抗匹配电路7b满足式37及式38，第8图(a)所示的电路图便与第7图(c)所示的等效电路同样，如第8图(c)所示，由从半波长并联共振器46看到的等效电路来表示。即，阻抗匹配电路7b，由在半波长并联共振器46的两侧连接有由G_S’及G_L’表示的电导47、49的等效电路来表示，该电导47、49由式27、式35、式36表示为式39。此外，质量因数Q由式28、式35、式36表示为式40。

【式39】

$\frac{{G^{\′}}_L}{{G^{\′}}_S}=\frac{Z_0}{R_S}{Z}_1^2{J}_{\mathrm{1,2}}^2=\frac{g_0}{g_1}$

【式40】

$Q=\frac{b_1}{{G^{\′}}_S+{G^{\′}}_L}=\frac{Z_1^2}{R_S}\frac{b_1}{(1+\frac{g_0}{g_2})}=\frac{g_0{g}_1{g}_2}{w(g_0+g_2)}$

因此，阻抗匹配电路7b，与第7图所示的滤波器80同样，与半波长串联共振器(未图示)等效，作为基于该半波长串联共振器的一级滤波器来起作用，且与前述的阻抗匹配电路7a同样，基于式37及式38，来可进行阻抗匹配及频带调整。

此外，第1图所示的功率放大器5也与低噪放大器6同样，是输入阻抗较大而输出阻抗较小的负荷，因而对于在功率放大器5的输入端及输出端分别连接的阻抗匹配电路7c、7d，也可同样适用本发明。此外，由于阻抗匹配电路7c，是与在第3图及第5图中使第3图所示的阻抗匹配电路7a左右反转后的电路相同的构成，而且阻抗匹配电路7d，是与在第6图及第8图中使第6图所示的阻抗匹配电路7b左右反转后的电路相同的构成，因而省略其说明。

此外，尽管作为负荷的一例，所表示的是功率放大器5及低噪放大器6，但不限于此，比如，对于RF电路2a(参照第1图)所具有的移相器10a、10b、混频器11a、11b、11c、11d、移相同步环路9所具有的不图示的电压控制振荡器等负荷，也可适用本发明。此外，负荷不限于电容性负荷，也可以是电介性负荷。在该场合下，由于调整量Δl为正值，因而也可以使阻抗匹配传送线路30、40的线路长L_I1、L_I2，构成为1/4波长传送线路32、42的线路长(1/4波长λ/4)与电抗补偿传送线路31、41的调整量Δl的绝对值之和。

此外，前述的阻抗匹配，不限于功率成为最大的匹配，也可以是对应于噪声指数成为最小的阻抗的匹配。此外，在本实施方式中，针对功率放大器5的阻抗匹配，是功率成为最大的阻抗匹配，而针对低噪放大器6的阻抗匹配，是噪声指数成为最小的阻抗匹配。此外，由于阻抗匹配电路7d的构成，是与使第8图所示的阻抗匹配电路7c在第6图及第8图的图中左右反转后的电路相同的构成，因而省略其说明。

接下来，参照第1图，对本发明涉及的阻抗匹配电路7、以及采用了它的半导体元件2及无线通信装置1的作用作以说明。另外，在本实施方式中，所说明的是将前述的无线通信装置1作为具有麦克风等送话单元及扬声器等受话单元的移动体通信设备，并利用该无线通信装置1来进行语音通话的场合。

在操作者利用无线通信装置1来进行比如语音通话时，首先，经由在无线通信装置1中设置的起动单元(未图示)，来输入起动指令后，接收到该指令而使无线通信装置1起动。此外，当操作者经由在无线通信装置1中设置的输入单元(未图示)来输入连接指令时，无线通信装置1便经由公共电路及网络等，以可进行语音信号收发的方式，来与其它无线通信装置1’(未图示)连接。

在该状态下，当操作者经由麦克风(未图示)，将语音信号输入到无线通信装置1中后，该语音信号便被输入到DSP(未图示)中。在DSP对所输入的语音信号进行编码等规定的数字处理后，作为输入信号SI1，输出给第1图所示的半导体元件2的数字处理电路2c。在数字处理电路2c的数字调制器18对输入信号SI1进行规定的数字处理后，将输入信号SI1按每一比特来分割，并输出给A/D转换电路2b。

A/D转换电路2b的DA转换器16a、16b对被分割的输入信号S_I1进行模拟转换后，分别输出给低通滤波器13c、13d。低通滤波器13c、13d除去输入信号S_I1中的高谐波成分后，将该输入信号SI1输出给RF电路2a的混频器11c、11d。另一方面，RF电路2a的移相同步环路9将传输频率(2.45[GHz])的载波信号输出给移相器10b，移相器10b将相位相差90°的载波信号，分别输出给混频器11c、11d。混频器11c、11d使输入信号SI1与前述载波信号合成，并以正交调制了的方式，经由阻抗匹配电路7c输出给功率放大器5。

由于阻抗匹配电路7c、7d，如上所述，按照进行使功率达到最大的阻抗匹配的方式被设定，因而输入信号SI1的功率尽量不发生损失，由功率放大器5放大到规定值，并经由阻抗匹配电路7d来输出。此外，由于按式37及式38的比带宽w来设定规定的带宽，因而与该比带宽w对应的输入信号SI1，经由开关12来输入给天线3。因此，天线3以其功率被足够放大的形式，将输入信号SI1作为输出信号SO1，通过电磁波来辐射。这样，输出信号SO1经由公共电路及网络等，被发送给其它无线通信装置1’。

此外，天线3在从其它无线通信装置1’接收到输入信号SI2后，经由开关12，将该输入信号SI2输出给阻抗匹配电路7a。由于阻抗匹配电路7a、7b如上所述，按照进行使噪声指数成为最小的阻抗匹配的方式被设定，因而，输入信号SI2由低噪放大器6，尽量不发生噪声地被放大到规定值，并经由阻抗匹配电路7b来输出。此外，与前述同样，由于按式18及式19的比带宽w，来设定规定的带宽，因而与该比带宽w对应的输入信号SI2被分裂为两部分，并被输入给混频器11a、11b。

另一方面，移相同步环路9与移相器10b同样，也向移相器10a输出载波信号，移相器10a将相位相差90°的载波信号，分别输出给混频器11a、11b。混频器11a、11b将输入信号SI2与前述载波信号合成，并以正交解调了的形式，作为I轴基带信号及Q轴基带信号，分别输出给低通滤波器13a、13b。低通滤波器13a、13b除去I轴基带信号及Q轴基带信号中的高谐波成分，并输出给可变增益放大器14a、14b。可变增益放大器14a、14b，使I轴基带信号及Q轴基带信号中衰落了的信号电平上升，并输出给AD转换器15a、15b。AD转换器15a、15b，将所输入的I轴基带信号及Q轴基带信号转换成数字信号，并输出给数字处理电路2c的数字解调器17。数字解调器17，对I轴基带信号及Q轴基带信号进行规定的数字解调，并作为输出信号SO2，输出给DSP(未图示)。然后，DSP对所输入的输出信号SO2进行解码等规定的数字处理后，将该输出信号SO2输出给扬声器。如上所述，由于进行使噪声指数成为最小的阻抗匹配，因而输出信号SO2作为音质良好的语音信号，经由扬声器而输出。

如上所述，由于本发明涉及的阻抗匹配电路7可进行阻抗匹配及频带调整，且可构成为用一个反转器，且使其线路长成为λ/4+Δl，因而可使其占有面积较小。由此，对于半导体元件2而言，可实现可用一个芯片来构成系统整体的SoC(System On a Chip)，对于半导体元件及无线通信装置1而言，可实现小型化及低成本化。

此外，阻抗匹配电路7的阻抗匹配传送线路30、40，不必一定如第3图(a)及第6图(a)所示那样构成为直线状，也可以构成为比如曲折(蛇行)状，从而实现进一步的小型化。在该场合下，可以通过缩小传送线路的宽度，来减小阻抗匹配电路7的占有面积。第9图是缩小了传送线路宽度场合下阻抗匹配电路7a的传送线路的(部分省略)俯视图。

传送线路35的线宽W10及间隔G10，如第9图所示，按照与第3图中说明的传送线路35的线宽W1及间隔G₁相同的比率来缩小。因此，在缩小传送线路的宽度的同时，传送线路35的特性阻抗Z₃₅保持到Z₀。

此外，阻抗匹配传送线路30的线宽W20及间隔G20也同样，按照与第3图中说明的阻抗匹配传送线路30的线宽W2及间隔G2相同的比率来缩小。因此，在缩小传送线路的宽度的同时，阻抗匹配传送线路30的特性阻抗Z₃₀保持规定值(与前述同样为83.4[Ω])。

此外，短截线25、25如上所述，构成K反转器的电感L(参照第3图(b))，且被设定为规定的线路长，因而K反转器传送线路33中的接地导体22、22之间的距离，被限制到第9图所示的接地导体距离L_E。此外，在第9图中，附加与第3图(a)中说明的部分相同的符号，省略其说明。

接下来，参照第10图，对如上所述的，在维持特性阻抗的同时缩小了其宽度的传送线路形成为曲折状的阻抗匹配传送线路30作以说明。第10图是用采用了K反转器的等效电路来表示的阻抗匹配电路7a的模式图，(a)表示使传送线路形成为曲折状的场合，(b)表示将传送线路配置为与K反转器相邻的场合，(c)表示减小了接地导体宽度的场合，(d)表示除去了相邻的接地导体的场合，(e)表示在接地导体距离内形成了传送线路的场合。

第10图(a)所示的阻抗匹配电路7a中，第3图(c)中说明的直线状的阻抗匹配传送线路30的狭缝(黑线)23、23与信号线(白线)21一起，在图中左右方向改变走向，而形成为曲折状。由于信号线21彼此形成为介于狭缝23、接地导体22a以及狭缝23来相邻，因而可减小阻抗匹配电路7a中接地导体22a的占据面积。

在第10图(b)所示的阻抗匹配电路7a中，曲折状地形成的阻抗匹配传送线路30，被配置到K反转器传送线路33与低噪放大器6之间。

在第10图(c)所示的阻抗匹配电路7a中，接地导体22a的接地导体宽度t小于同图(b)所示的接地导体宽度t。由此，可相应于相比前述接地导体宽度t缩小的量，来减小阻抗匹配电路7a中接地导体22a的占据面积。

由于第10图(d)所示的阻抗匹配电路7a形成为：将接地体宽度t设为狭缝23的间隔G(未图示)，且只介于狭缝23来使信号线21彼此相邻，因而可进一步减小阻抗匹配电路7a中接地导体22a的占据面积。

第10图(e)所示的阻抗匹配电路7a中，在阻抗匹配传送线路30内的K反转器传送线路33侧的传送线路上，设置弯曲部VD、VD，且在接地导体距离LE的范围(虚线内)内构成阻抗匹配传送线路30。

通过如此构成阻抗匹配电路7，可以紧凑地形成阻抗匹配传送线路30、40的线路长L_I1、L_I2，因而可实现阻抗匹配传送线路30、40的小型化，可进一步减小半导体元件2上的阻抗匹配电路7的占有面积。

此外，尽管作为使阻抗匹配传送线路30小型化的形状，示出了使信号线21在图中左右方向改变走向，并形成为曲折状的形状，但如果是能缩小信号线21的间隔的形状，则也可不限于此，比如，也可以使信号线21在图中上下方向改变走向，而形成为曲折状。此外，前述的阻抗匹配传送线路的小型化对于阻抗匹配电路7b、7c、7d也同样，故省略其说明。

这样，对于阻抗匹配电路7，虽然可边使线宽W与间隔D的比率保持一定边使阻抗匹配传送线路30、40小型化，但由于在有的场合下，信号的插入损失相应于线宽W的减小量而增大，因而，为提高阻抗匹配电路7的质量因数Q，比如也可以设置后述的接地层29。第11图是阻抗匹配电路7的(部分省略)剖视图，(a)表示在电介质基片20的背面20B形成了硅基片27的场合，(b)表示在电介质基片20的背面20B形成了接地层29的场合。

此外，第11图是从A方向观察第2图所示的阻抗匹配电路7的剖视图，按照以可进行后述电磁场模拟的形式来简化了阻抗匹配电路7的形式来表示。此外，省略了在信号线21及接地导体22上形成的钝化膜。

在第11图(a)所示的阻抗匹配电路7中，在由硅(Si)形成的硅基片27上，形成有用作电介质基片20的、由二氧化硅(SiO₂)形成的氧化层膜。在电介质基片20上形成有：由铝(Al)形成的信号线21；从该信号线21的两侧介于狭缝23、23来由铝(Al)形成的接地导体22、22。

另一方面，在第11图(b)所示的阻抗匹配电路7中，与第11图(a)所示的阻抗匹配电路7同样，在由二氧化硅(SiO₂)形成的电介质基片20上形成有：由铝(Al)形成的信号线21；介于狭缝23、23来由铝(Al)形成的接地导体22、22。而在电介质基片20的背面(电介质基片的一面)20B上，不同于第11图(a)所示的阻抗匹配电路7，形成有与前述接地导体22、22导通的、由铝(Al)形成的接地层29。

对这些第11图(a)、(b)所示的阻抗匹配电路7而言，如果基于规定的电磁场模拟来计算质量因数Q(无负荷Qu)，则第11图(a)所示的阻抗匹配电路7的Qu便成为“20”，而第11图(b)所示的阻抗匹配电路7的Qu则成为“39”。即，阻抗匹配电路7在电介质基片20的背面(电介质基片的一面)20B上，不形成具有大电阻的硅(Si)，而形成前述接地层29，由此，可提高质量因数Q。

此外，电磁场模拟的条件是无线LAN标准，即IEEE(美国电气电子学会)802.11b，中心频率ω₀为2.45[GHz]。对以下说明的电磁场模拟条件也同样。

此外，不仅在电介质基片20的背面20B上形成接地层29，而且还可以增大传送线路的片厚D，并提高质量因数Q。第12图示出增大了传送线路的片厚D场合下阻抗匹配电路7的(部分省略)剖视图。此外，第12图与第11图同样，是从第2图所示的A方向观看的剖视图，以可进行电磁场模拟的方式来简化阻抗匹配电路7的形式来表示。

第12图(a)、(b)、(c)所示的阻抗匹配电路7，均与第11图(b)中说明的阻抗匹配电路7同样，在电介质基片20的背面20B上形成有接地层29。在信号线21及接地导体22上，形成有由二氧化硅(SiO₂)构成的氧化层53的膜，此外，在该氧化层53上，形成有由氮化硅(SiN)构成的氮化层50的膜。这样，信号线21及接地导体22的传送线路的片厚D便按照第12图的(a)、(b)、(c)这一顺序，形成为D₁＜D₂＜D₃。

对这种阻抗匹配电路7，与前述同样，如果基于电磁场模拟来运算质量因数Q(无负荷Qu)，则Qu便按照第12图(a)、(b)、(c)这一顺序，成为“33”、“64”、“68”。即，阻抗匹配电路7可通过增大信号线21及接地导体22的片厚D，来进一步提高质量因数Q。

参照第13图，对用层叠有电介质层来构成前述的第12图(c)所示的阻抗匹配电路7的一例作以说明。第13图是由被层叠的电介质层20a、20b、20c、20d而使片厚D增大的场合下的阻抗匹配电路7的(部分省略)剖视图。此外，第13图与第11图及第12图同样，是从第2图所示的A方向观看的剖视图。

阻抗匹配电路7，如第13图所示，在由硅(Si)构成的硅基片27上，形成有由二氧化硅(SiO₂)构成的氧化层(ILD)55的膜，且在该氧化层55上，经由接地层29来形成有电介质基片20。该电介质基片20，比如基于与半导体制造工艺的国际标准相当的TSMC(注册商标)的设计规则(比如0.25μm工艺)，由四个层来构成，且由第一电介质层(IMD1)20a、第二电介质层(IMD2)20b、第三电介质层(IMD3)20c、第四电介质层(IMD4)20d来形成。

在第三电介质层20c上，形成有第四金属层(M4)，该第四金属层由以下部分来构成：由铝(Al)构成的信号线(信号层)21D；从该信号层21D的两侧，介于狭缝23D、23D来由铝(Al)构成的接地导体(接地导层)22D、22D。此外，在第四电介质层20d上，形成有第五金属层(M5)，该第五金属层同样也由以下部分来构成：由铝(Al)构成的信号线(信号层)21E；从该信号线21E的两侧，介于狭缝23E、23E来由铝(Al)构成的接地导体(接地导层)22E、22E。此外，在第五金属层上，形成有由二氧化硅(SiO₂)构成的氧化层(PASS1)53的膜，进而在该氧化层53上，形成有由氮化硅(SiN)构成的氮化层(PASS2)50的膜。

第四金属层以及第五金属层中的信号线21D、21E彼此以及接地导体22D、22E彼此，按照在图中上下方向重合的方式被配置，且在第四电介质层20d上，形成有按规定直径形成的多个通路51、52。即，第四金属层的信号线21D与第五金属层的信号线21E，由通路(层间导通措施，层间导通线路)51来导通，第四金属层的接地导体22D、22D与第五金属层的接地导体22E、22E也同样，由通路(层间导通单元，层间导通线路)52来导通。这样，传送线路的片厚，按照成为第12图(c)所示的片厚D3的方式来形成。

在半导体制造工艺中，即使设定有规定在半导体元件2上构成的传送线路的线宽及片厚等的设计规则，且由这种设计规则而对每一层传送线路的片厚D产生限制的场合下，也可以不产生问题地增大片厚D，而可提高质量因数Q。因此，作为在半导体元件2上构成的电路，可以与层叠而构成的比如CMOS等一起，在该半导体元件2上构成阻抗匹配电路7。

此外，第13图所示的阻抗匹配电路7的电介质层20a、20b、20c、20d、…不必限定于4层，也可以根据规定的设计规则，在每一个电介质层20n上，适宜地形成信号线21A、21B、21C、21D、…以及接地导体22A、22B、22C、22D、…。此外，尽管作为第11图至第13图所示的信号线21、接地导体22和接地层29的材料示例以及电介质基片20和电介质层20n的材料示例，分别示出了铝(Al)及二氧化硅(SiO₂)，但如果是具有同样物理特性的材料，也可以不受此限。

参照第14图，来说明由被层叠的电介质层20n构成、且如第10图所示那样使阻抗匹配传送线路30形成为曲折状的阻抗匹配电路7。第14图是具有小型化了的阻抗匹配传送线路30的阻抗匹配电路7a的传送线路的俯视图，(a)表示形成有第四金属层(M4)的场合，(b)表示第四金属层及第五金属层(M4+M5)由通路51、52来连接的场合。此外，第14图(a)、(b)所示的阻抗匹配电路7a，均是基于TSMC(注册商标)的设计规则(比如0.25μm工艺)来设计的示例。

形成有第四金属层的阻抗匹配电路7a，如第14图(a)所示，其K反转器传送线路33的横向宽度成为144[μm]，而形成为曲折状的阻抗匹配传送线路30的横向宽度成为857[μm]。另一方面，阻抗匹配电路7a的纵向宽度成为90[μm]。因此，其占有面积S便成为1.00[mm]×0.09[mm]＝0.09[mm²]。

此外，第四金属层与第五金属层由通路51、52(参照第13图)来连接的阻抗匹配电路7a，如第14图(b)所示，K反转器传送线路33的横向宽度成为180[μm]，而形成为曲折状的阻抗匹配传送线路30的横向宽度成为455[μm]。另一方面。阻抗匹配电路7a的纵向宽度成为190[μm]。因此，其占有面积S便成为0.64[mm]×0.19[mm]＝0.12[mm²]。

这样，阻抗匹配电路7a的占有面积S均可达到大约0.1[mm²]，可小于第17图所示的以往阻抗匹配电路60的占有面积(0.5[mm²])。而且，由于第14图(b)所示的阻抗匹配电路7a如上所述，信号线21及接地导体22的片厚D增大，因而可提高质量因数Q。

参照第15图，对在第14图(a)、(b)所示的阻抗匹配电路7a中，基于前述电磁场模拟来算出的S参数作以说明。第15图表示第14图所示的阻抗匹配电路7a的S参数的运算结果。

此外，图中的实线，表示形成有第四金属层(M4)的阻抗匹配电路7a(参照第14图(a))的S参数。另外，图中的虚线，表示第四金属层及第五金属层(M4+M5)由通路51、52来连接的阻抗匹配电路7a(参照第14图(b))的S参数。此外，S参数，表示反射损失|S₁₁|(所输入的信号反射回来的比率)以及插入损失|S₂₁|(被输入信号的顺向传输比率)。

在中心频率ω₀为2.45[GHz]的情况下，反射损失|S₁₁|在图中上方具有峰值，同样在2.45[GHz]的情况下，插入损失|S₂₁|在图中下方具有峰值。因此，信号几乎不反射，以中心频率ω₀来通过频带，阻抗匹配电路7a可如第14图所示那样实现小型化，而且如上所述，也可以作为可进行阻抗匹配及频带调整的滤滤器来起作用。

此外，由于对在第四金属层上通过通路51、52来连接有第五金属层的阻抗匹配电路7a(虚线)而言，其中心频率ω₀下的插入损失|S₂₁|成为较小的值(大约-30[dB])，因而如上所述，可通过增大片厚D来降低信号的损失。

此外，在本实施方式中，对阻抗匹配电路7而言，示出了一级滤波器，但不必限定于一级，也可以多级化。比如，也可以在阻抗匹配电路7a的K反转器传送线路33与传送线路35之间，夹装交互连接K反转器与半波长共振电路的半波长多级滤波器(未图示)。同样，也可以在阻抗匹配电路7c的J反转器传送线路43与传送线路45之间，夹装交互连接J反转器与半波长共振电路的半波长多级滤波器(未图示)。这样，可构成通过频带外的急剧频带外衰落特性(截止特性)较高的带通滤波器，即使是非常窄小的带宽，也可以实现较高的频率选择度。

此外，作为带通滤波器，也可以如第16图所示，构成1/4波长多级滤波器90a、90b。1/4波长多级滤波器90a如第16图(a)所示，介于阻抗匹配电路7a的K反转器传送线路33与传送线路35之间，而且1/4波长传送线路(共振电路)91a、91b、…、91n-1与反转器传送线路(阻抗反转电路)92a、92b、…、92n交互连接。此外，构成反转器传送线路92a、92b、…、92n的K反转器及J反转器，经由1/4波长传送线路91a、91b、…、91n-1来相邻地被连接。

同样，1/4波长多级滤波器90b如第16图(b)所示，介于阻抗匹配电路7b的J反转器传送线路43与传送线路45之间，而且1/4波长传送线路(共振电路)93a、93b、…、93n-1与反转器传送线路(阻抗反转电路)95a、95b、…、95n交互连接。此外，构成反转器传送线路95a、95b、…、95n的K反转器及J反转器，经由1/4波长传送线路93a、93b、…、93n-1来相邻地被连接。这样，可使1/4波长多级滤波器90a、90b的大小，设为前述的半波长多级滤波器的一半左右，可实现较高的频率选择度，且可使阻抗匹配电路7小型化。

此外，在本实施方式中，对适用于无线通信的阻抗匹配电路7进行了说明，但毋庸赘言，对有线通信也可适用本发明。

另外，在本实施方式中，对由共面波导电路构成的阻抗匹配电路7进行了说明，但对于在各电介质基片的表背面形成信号线及接地导体的微带线路、以及在电介质基片中形成信号线的带状线路等分布常数线路，也可适用本发明。

产业上的可利用性

如上所述，本发明涉及的阻抗匹配电路，可用作传送极超短波及微波等无线信号的阻抗匹配电路，尤其适用于在半导体元件上构成阻抗匹配电路的场合。

Claims (9)

1.一种阻抗匹配电路，具有在电介质基片上构成的分布常数线路，且可经由前述分布常数线路按设定的带宽来输出被输入信号，该阻抗匹配电路的特征在于：

前述分布常数线路具有：

电抗补偿分布常数线路，其与负荷连接、且将补偿该负荷的电抗的长度作为线路长；

1/4波长分布常数线路，其与前述电抗补偿分布常数线路连接，且将前述被输入信号的1/4波长作为线路长，并具有与前述所设定的带宽对应的特性阻抗；

阻抗反转分布常数线路，其与前述1/4波长分布常数线路连接，且构成与前述负荷的阻抗大小对应的阻抗反转电路，并具有与前述所设定的带宽对应的前述阻抗反转电路的反转器。

2.根据权利要求1所述的阻抗匹配电路，其特征在于：

前述电抗补偿分布常数线路、前述1/4波长分布常数线路、及前述阻抗反转分布常数线路，分别由以下部分来构成：形成于前述电介质基片的一面的接地导体；信号线，其形成于前述电介质基片的一面、且在与前述接地导体的之间以规定间隔来夹装。

3.根据权利要求2所述的阻抗匹配电路，其特征在于：前述电抗补偿分布常数线路的信号线与前述1/4波长分布常数线路的信号线中，至少前述1/4波长分布常数线路的信号线曲折而成。

4.根据权利要求2所述的阻抗匹配电路，其特征在于：在前述电介质基片的另一面，形成有与前述接地导体导通的接地层。

5.根据权利要求2所述的阻抗匹配电路，其特征在于：

前述电介质基片由被层叠的多个电介质层来构成，

前述多个电介质层中，至少两个前述电介质层具有：接地导体层、以及在该接地导体层的之间以规定间隔来夹装的信号层，

包括使前述信号层彼此间、以及前述接地导体层彼此间导通的层间导通单元，

前述信号线是由前述层间导通单元而导通的前述信号层，

前述接地导体是由前述层间导通单元而导通的前述接地导体层。

6.根据权利要求2所述的阻抗匹配电路，其特征在于：

前述电介质基片由被层叠的多个电介质层来构成，

前述多个电介质层中，至少两个前述电介质层具有：接地导体层、以及在该接地导体层的之间以规定间隔来夹装的信号层，

包括使前述信号层彼此间、以及前述接地导体层彼此间导通的层间导通线路，

前述信号线是由前述层间导通线路而导通的前述信号层，

前述接地导体是由前述层间导通线路而导通的前述接地导体层。

7.根据权利要求1所述的阻抗匹配电路，其特征在于：前述分布常数线路还包括窄频带通过分布常数线路，

该窄频带通过分布常数线路具有：

至少一个共振电路，其与前述阻抗反转分布常数线路连接，且将前述被输入信号的1/4波长作为线路长；

阻抗反转电路，其与经由该共振电路而相邻的K反转器及J反转器相对应。

8.一种半导体元件，其特征在于：具有权利要求1所述的阻抗匹配电路。

9.一种无线通信装置，其特征在于：具有权利要求8所述的半导体元件、以及与前述半导体元件连接的天线。

Images