KR100656256B1 - 임피던스 정합회로와 그것을 이용한 반도체소자 및무선통신장치 - Google Patents

임피던스 정합회로와 그것을 이용한 반도체소자 및무선통신장치 Download PDF

Info

Publication number
KR100656256B1
KR100656256B1 KR1020057016879A KR20057016879A KR100656256B1 KR 100656256 B1 KR100656256 B1 KR 100656256B1 KR 1020057016879 A KR1020057016879 A KR 1020057016879A KR 20057016879 A KR20057016879 A KR 20057016879A KR 100656256 B1 KR100656256 B1 KR 100656256B1
Authority
KR
South Korea
Prior art keywords
line
impedance matching
impedance
signal
matching circuit
Prior art date
Application number
KR1020057016879A
Other languages
English (en)
Other versions
KR20060004914A (ko
Inventor
게이지 요시다
하루이치 가나야
다다아키 즈치야
Original Assignee
도쿠리쓰교세이호징 가가쿠 기주쓰 신코 기코
가부시키가이샤 로직 리서치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿠리쓰교세이호징 가가쿠 기주쓰 신코 기코, 가부시키가이샤 로직 리서치 filed Critical 도쿠리쓰교세이호징 가가쿠 기주쓰 신코 기코
Publication of KR20060004914A publication Critical patent/KR20060004914A/ko
Application granted granted Critical
Publication of KR100656256B1 publication Critical patent/KR100656256B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks

Landscapes

  • Microwave Amplifiers (AREA)
  • Transceivers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transmitters (AREA)

Abstract

점유면적을 작게 함으로써, 반도체소자상에 구성하는 것을 가능하게 하면서, 대역조정이 가능한 임피던스 정합회로와 그것을 이용한 반도체소자 및 무선통신장치이다. 리액턴스 보상분포 정수선로(31)는 부하(6)의 리액턴스(BL, XS)를 보상하고, 1/4파장 분포 정수선로(32)와, 부하(6)의 임피던스(ZL, ZS)의 크기에 따른 임피던스 반전회로(K인버터 또는 J인버터)를 구성하는 임피던스 반전분포 정수선로(33)는 보상된 부하(6)의 임피던스(ZL, ZS)를 정합하는 동시에, 입력되는 신호(SI1, SI2)를 설정된 대역폭(w)으로 출력하므로, 리액턴스 보상분포 정수선로(31)와 1/4파장 분포 정수선로(32)의 선로길이를 짧게 함으로써, 임피던스 정합회로(7a)를 소형화하면서, 대역조정을 가능하게 할 수 있다.
임피던스 정합회로, 리액턴스 보상분포 정수선로, 1/4파장 분포 정수선로, 로우노이즈앰프, 특성 임피던스

Description

임피던스 정합회로와 그것을 이용한 반도체소자 및 무선통신장치{IMPEDANCE MATCHING CIRCUIT, AND SEMICONDUCTOR ELEMENT AND RADIO COMMUNICATION DEVICE USING THE SAME}
본 발명은 입력되는 신호를 설정된 대역폭으로 출력할 수 있는 임피던스 정합회로와 그것을 이용한 반도체소자 및 무선통신장치에 관한 것으로서, 특히 극초단파나 마이크로파 등의 무선신호를 전송할 수 있는 임피던스 정합회로와 그것을 이용한 반도체소자 및 무선통신장치에 관한 것이다.
이러한 종류의 임피던스 정합회로로서 예를 들면 SAW(표면탄성파)필터가 휴대전화나 무선LAN 등의 이동체통신의 송수신회로에 이용되고 있다. 이 SAW필터는 LNA(로우노이즈앰프)나 PA(파워앰프) 등의 앰프의 입출력임피던스를 소정의 특성 임피던스(예를 들면 50[Ω])로 정합함으로써, 송신할 신호의 전력을 최대로, 또 수신할 신호의 잡음을 최소로 설정할 수 있고, 또한 소정의 대역폭을 설정하는 것이 가능하다.
그런데, 근래, 상술한 송수신회로로서 RF(무선주파수)회로나 디지털신호처리회로 등의 복수의 회로를 구성하는 ASIC(특정용도용 집적회로)가 이용되고 있어, 이동체통신단말의 소형화나 코스트의 저감을 도모하고, 또한 상기 SAW필터의 기능 을 ASIC상에 구성하여, 시스템전체를 １칩으로 구성하는 SoC(System On a Chip)를 실현하는 것이 요망되고 있다.
그래서, 도 17에 도시하는 바와 같이, 기판상에 복수의 스파이럴(나선) 인덕터(62, 62…)를 접속한 집중정수소자에 의해 구성되는, 상기 ASIC상에 구성가능한 임피던스 정합회로(60)가 제안되고 있다(예를 들면, 아이카와 마사요시(相川正義) 외 저, 「모놀리식 마이크로파 집적회로(MMIC)」, 제２판, (사) 전자정보통신 학회, 1998년 5월 20일, p.83-92).
그러나, 상술한 임피던스 정합회로(60)에서는 도 17에 도시하는 바와 같이, 비교적 큰 점유면적(예를 들면 L=57.5[nH], 2.4[㎓]에 있어서, 700[㎛]스퀘어이므로, 점유면적은 약 0.5[㎟])을 필요로 하기 때문에, 임피던스 정합회로(60)를 그대로 ASIC상에 구성하면, ASIC가 대형화되는 문제점이 있었다. 또한, 임피던스 정합회로(60)의 기능은 임피던스정합 뿐이기 때문에(즉 필터로서 기능하지 않기 때문에), 대역폭을 설정하는 것이 불가능하다는 문제점이 있었다.
그래서 본 발명은 점유면적을 작게 함으로써, 반도체소자상에 구성하는 것을 가능하게 하는 것이면서, 소정의 대역폭을 설정할 수 있는 임피던스 정합회로와 그것을 이용한 반도체소자 및 무선통신장치를 제공하는 것을 목적으로 하는 것이다.
[발명의 개시]
청구항 1에 관한 본 발명은(예를 들면 도 1 내지 도 16 참조), 유전체기판(20)에 구성된 분포정수선로를 갖고, 입력되는 신호(SI1, SI2)를 상기 분포정수선로를 통하여, 설정된 대역폭(w)으로 출력할 수 있는 임피던스 정합회로(7a, 7b, 7c, 7d)에 있어서, 상기 분포정수선로는 부하(예를 들면 (5), (6))에 접속되며, 해당 부하의 리액턴스(BL, XS)를 보상하는 길이(Δl)를 선로길이로 하는 리액턴스 보상분포 정수선로(31, 41)와, 상기 리액턴스 보상분포 정수선로(31, 41)에 접속되고, 상기 입력되는 신호의 1/4파장(λ/4)을 선로길이로 하며, 상기 설정된 대역폭(w)에 따른 특성 임피던스(Z1, Y1)를 갖는 1/4파장 분포 정수선로(32, 42)와, 상기 1/4파장 분포 정수선로(32, 42)에 접속되고, 상기 부하의 임피던스(ZL, ZS)의 크기에 따른 임피던스 반전회로(K인버터 또는 J인버터)를 구성하며, 상기 설정된 대역폭(w)에 따른 상기 임피던스 반전회로의 인버터(K0, 1, J1, 2)를 갖는 임피던스 반전분포 정수선로(33, 43)를 구비해서 이루어지는 것을 특징으로 하는 임피던스 정합회로(7a, 7b, 7c, 7d)에 있다.
청구항 1에 관한 본 발명에 의하면, 리액턴스 보상분포 정수선로는 부하의 리액턴스를 보상하고, 1/4파장 분포 정수선로와, 부하의 임피던스의 크기에 따른 임피던스 반전회로를 구성하는 임피던스 반전분포 정수선로는 보상된 부하의 임피던스를 정합하는 동시에, 입력되는 신호를 설정된 대역폭으로 출력하므로, 대역조정을 가능하게 할 수 있다. 또한, 본 발명에 관한 임피던스 정합회로는 리액턴스 보상분포 정수선로, 1/4파장 분포 정수선로, 및 임피던스 반전회로만으로 구성되므로, 그 점유면적을 작게 할 수 있다.
청구항 2에 관한 본 발명은(예를 들면 도 1 내지 도 16 참조), 상기 리액턴스 보상분포 정수선로(31, 41), 상기 1/4파장 분포 정수선로(32, 42), 및 상기 임피던스 반전분포 정수선로(33, 43)는 각각 상기 유전체기판(20)의 한쪽의 면(20F)에 형성된, 접지도체(22)와 신호선(21)에 의해 구성되어 이루어지는 청구항 １에 기재된 임피던스 정합회로(7a, ７b, 7c, 7d)에 있다.
청구항 2에 관한 본 발명에 의하면, 리액턴스 보상분포 정수선로, 1/4파장 분포 정수선로, 및 임피던스 반전분포 정수선로는 각각 유전체기판의 한쪽의 면에 형성된, 접지도체와 신호선에 의해 구성되고, 즉, 코플레이너선로에 의해 구성된다. 이것에 의해, 신호선과 접지도체가 각각 유전체기판의 표리에 형성되기 때문에, 특성 임피던스에 따라서 유전체기판의 판두께를 변경할 필요가 있는 마이크로 스트립 선로와 달리, 1/4파장 분포 정수선로의 특성 임피던스를 대역폭에 따라 간단하게 변경할 수 있어, 임피던스 정합회로의 제조코스트를 저감할 수 있다.
청구항 3에 관한 본 발명은(예를 들면 도 9, 도 10, 도 14, 및 도 15 참조) 상기 리액턴스 보상분포 정수선로(31, 41)의 신호선(21)과, 상기 1/4파장 분포 정수선로(32, 42)의 신호선(21) 중, 적어도 상기 1/4파장 분포 정수선로(32, 42)의 신호선(21)은 사행해서 이루어지는 청구항 ２에 기재된 임피던스 정합회로(7a, 7b, 7c, 7d)에 있다.
청구항 3에 관한 본 발명에 의하면, 리액턴스 보상분포 정수선로의 신호선과 1/4파장 분포 정수선로의 신호선 중, 적어도 1/4파장 분포 정수선로의 신호선은 사행하므로, 임피던스 정합회로가 유전체기판의 한쪽의 면에 신호선과 접지 도체가 형성되는 코플레이너선로로 구성되는 경우에도 신호선에 인접하는(서로 이웃하는) 접지도체가 차지하는 면적을 적게 할 수 있어, 해당 임피던스 정합회로를 더욱 소형화할 수 있다.
청구항 4에 관한 본 발명은(예를 들면 도 11 내지 도 15 참조), 상기 유전체기판(20)의 다른쪽의 면(20B)에 상기 접지도체(22)와 도통하는 접지층(29)을 형성해서 이루어지는 청구항 ２에 기재된 임피던스 정합회로(7a, 7b, 7c, 7d)에 있다.
청구항 4에 관한 본 발명에 의하면, 유전체기판의 다른쪽의 면에 접지도체와 도통하는 접지층을 갖고 있으므로, 입력되는 신호의 손실을 저감할 수 있어, 임피던스정합의 효율을 향상시킬 수 있다.
청구항 5에 관한 본 발명은(예를 들면 도 13 내지 도 15 참조) 상기 유전체기판(20)은 적층된 복수의 유전체층(20a, 20b, 20c, 20d)에 의해 구성되며, 상기 복수의 각 유전체층(20a, 20b, 20c, 20d) 중, 적어도 ２개의 상기 유전체층(예를 들면 20c, 20d)은 접지도체층(22D, 22E)과, 해당 접지도체층(22D, 22E) 사이에 소정 간격을 통하여 개재하는 신호층(21D, 21E)을 갖고, 상기 신호층(21D, 21E)끼리, 및 상기 접지도체층(22D, 22E)끼리를 도통시키는 층간도통수단(51, 52)을 구비하고, 상기 신호선(21)은 상기 층간도통수단(51)에 의해 도통된 상기 신호층(21D, 21E)이고, 상기 접지도체(22)는 상기 층간도통수단(52)에 의해 도통된 상기 접지도체층(22D, 22E)인 청구항 ２에 기재된 임피던스 정합회로(7a, 7b, 7c, 7d)에 있다.
청구항 6에 관한 본 발명은(예를 들면 도 13 내지 도 15 참조) 상기 유전체기판(20)은 적층된 복수의 유전체층(20a, 20b, 20c, 20d)에 의해 구성되며, 상기 복수의 각 유전체층(20a, 20b, 20c, 20d) 중, 적어도 ２개의 상기 유전체층(예를 들면 20c, 20d)은 접지도체층(22D, 22E)과, 해당 접지도체층(22D, 22E) 사이에 소정 간격을 통하여 개재하는 신호층(21D, 21E)을 갖고, 상기 신호층(21D, 21E)끼리, 및 상기 접지도체층(22D, 22E)끼리를 도통시키는 층간도통선로(51, 52)를 구비하고, 상기 신호선(21)은 상기 층간도통선로(51)에 의해 도통된 상기 신호층(21D, 21E)이고, 상기 접지도체(22)는 상기 층간도통선로(52)에 의해 도통된 상기 접지 도체층(22D, 22E)인 청구항 2에 기재된 임피던스 정합회로(7a, 7b, 7c, 7d)에 있다.
청구항 5 및 6에 관한 본 발명에 의하면, 신호선은 층간도통수단 또는 층간도통선로에 의해 도통된 복수의 신호층이고, 접지도체는 층간도통수단 또는 층간도통선로에 의해 도통된 복수의 접지도체층이므로, 유전체기판이, 적층된 복수의 유전체층에 의해 구성되는 경우에도 각 유전체층의 신호층 및 접지도체층을 중첩시켜 그의 판두께를 증대할 수 있어, 입력되는 신호의 손실을 저감할 수 있다. 예를 들면, 반도체 제조 프로세스의 디자인 룰에 의해, 신호층 및 접지도체층의 판두께에 제한이 있는 경우에도, 문제없이 그의 판두께를 증대시켜서 신호의 손실을 저감할 수 있다.
청구항 7에 관한 본 발명은(예를 들면 도 16 참조) 상기 분포정수선로는 상기 임피던스 반전분포 정수선로(33, 43)에 접속되고, 상기 입력되는 신호의 1/4파장(λ/４)을 선로길이로 하는 적어도 １개의 공진회로(91a, 91b, …, 91n-1, 또는 93a, 93b, …, 93n-1)와, 해당 공진회로를 통하여 인접하는 K인버터와 J인버터에 대응하는 임피던스 반전회로(92a, 92b, …, 92n, 또는 95a, 95b, …, 95n)를 갖는 협대역 통과분포 정수선로(90a, 90b)를 추가로 구비해서 이루어지는 청구항 1에 기재된 임피던스 정합회로(7a, 7b, 7c, 7d)에 있다.
청구항 7에 관한 본 발명에 의하면, 임피던스 정합회로는 협대역 통과분포 정수선로를 구비하고 있으므로, 컷(차단)특성이 높은 밴드패스필터로서 기능할 수 있다. 이것에 의해, 비록 좁은 대역폭이더라도 높은 주파수 선택도를 실현할 수 있다. 또한, 협대역 통과분포 정수선로가 구성하는 공진회로의 선로길이는 1/4파장으로서, 선로길이가 반파장에 비해 절반으로 되므로, 밴드패스필터를 구성하는 것이면서, 임피던스 정합회로의 대형화를 방지할 수 있다.
청구항 8에 관한 본 발명은(예를 들면 도 1 내지 도 16 참조), 청구항 1 기재의 임피던스 정합회로(7a, 7b, 7c, 7d)를 구비해서 이루어지는 반도체소자(2)에 있다.
청구항 8에 관한 본 발명에 의하면, 반도체소자는 소형화된 임피던스 정합회로를 구비하고 있으므로, 임피던스 정합회로를, 큰 면적을 차지하는 일 없이 반도체소자상에 구성할 수 있다. 이것에 의해, 시스템전체를 1칩으로 구성하는 SoC(System On a Chip)를 실현하는 것이 가능하게 된다.
청구항 9에 관한 본 발명은(예를 들면 도 1 내지 도 16 참조), 청구항 8 기재의 반도체소자(2)와, 상기 반도체소자(2)에 접속된 안테나(3)를 구비해서 이루어지는 무선통신장치(1)에 있다.
청구항 9에 관한 본 발명에 의하면, 무선통신장치는 소형화된 임피던스 정합회로를 갖는 반도체소자를 구비하고 있으므로, 무선통신장치를 구성하는데 있어서 필요한 부품을 미리 반도체소자상에 구성할 수 있어, 무선통신장치를 소형화하는 동시에, 그의 제조코스트의 저감을 도모할 수 있다.
청구항 10에 관한 본 발명은(예를 들면 도 10(d), (e) 참조) 상기 신호선(21)은 슬릿(23)만을 통하여 서로 이웃하도록 사행해서 이루어지는 청구항 3기재의 임피던스 정합회로(7a)에 있다.
청구항 10에 관한 본 발명에 의하면, 임피던스 정합회로는 신호선끼리를 슬릿만을 통하여 서로 이웃하도록 형성되므로, 사행하는 신호선간의 접지도체를 없앨 수 있다. 이에 따라, 접지도체가 차지하는 면적을 더욱 적게 할 수 있어, 당해 임피던스 정합회로를 더욱 소형화할 수 있다.
또한, 상기 괄호내의 부호는 도면과 대조하기 위한 것이지만, 본원 청구의 범위의 구성에 어떠한 영향을 주는 것은 아니다.
[도면의 간단한 설명]
도 1은 본 발명이 적용되는 무선통신장치의 1예를 나타내는 블럭도,
도 2는 임피던스 정합회로를 구성하는 코플레이너 선로의 구조의 1예를 나타내는 (일부단면) 사시도,
도 3은 로우노이즈앰프의 입력단에 접속된 임피던스 정합회로의 주변에 있어서의 전송선로의 설명도로서, (a)는 전송선로의 (일부 생략) 상면도, (b)는 전송선로의 등가회로, (c)는 K인버터를 이용한 등가 회로,
도 4는 K인버터에 의해 구성되는 필터의 설명도로서, (a)는 필터의 회로도, (b)는 필터를 전송하는 신호의 전압 진폭, (c)는 필터의 등가 회로,
도 5는 로우노이즈앰프의 입력단에 접속된 임피던스 정합회로의 특성 임피던스와 선로길이의 설명도로서, (a)는 임피던스 정합회로의 회로도, (b)는 임피던스 정합회로를 전송하는 신호의 전압진폭, (c)는 임피던스 정합회로의 등가회로,
도 6은 로우노이즈앰프의 출력단에 접속된 임피던스 정합회로의 주변에 있어서의 전송선로의 설명도로서, (a)는 전송선로의 (일부 생략) 상면도, (b)는 전송 선로의 등가회로, (c)는 J인버터를 이용한 등가회로,
도 7은 J인버터에 의해 구성되는 필터의 설명도로서, (a)는 필터의 회로도, (b)는 필터를 전송하는 신호의 전압진폭, (c)는 필터의 등가회로,
도 8은 로우노이즈앰프의 출력단에 접속된 임피던스 정합회로의 특성 임피던스와 선로길이의 설명도로서, (a)는 임피던스 정합회로의 회로도, (b)는 임피던스 정합회로를 전송하는 신호의 전압진폭, (c)는 임피던스 정합회로의 등가회로,
도 9는 전송선로의 폭을 좁게 한 경우의 임피던스 정합회로의 전송선로의 (일부 생략) 상면도,
도 10은 K인버터를 이용한 등가회로로 나타낸 임피던스 정합회로의 모식도로서, (a)는 전송선로를 메안더형상으로 형성한 경우, (b)는 전송선로를 K인버터의 옆에 배치한 경우, (c)는 접지도체폭을 좁힌 경우, (d)는 인접하는 접지도체를 제거한 경우, (e)는 전송선로를 접지도체 거리내에 형성한 경우,
도 11은 임피던스 정합회로의 (일부생략) 단면도로서, (a)는 유전체기판의 이면에 실리콘 기판을 형성한 경우, (b)는 유전체기판의 이면에 접지층을 형성한 경우,
도 12는 전송선로의 판두께를 증대시킨 경우의 임피던스 정합회로의 (일부 생략) 단면도,
도 13은 적층된 유전체층에 의해 판두께를 증대시킨 경우의 임피던스 정합회로의 (일부 생략) 단면도,
도 14는 소형화된 임피던스정합 전송선로의 임피던스 정합회로의 전송선로의 상면도로서, (a)는 제 ４ 메탈층이 형성된 경우, (b)는 제 ４ 메탈층과 제 ５ 메탈층이 비어로 접속된 경우,
도 15는 도 14에 도시하는 임피던스 정합회로의 S파라미터의 연산 결과를 나타내는 도면,
도 16은 인버터와 1/4파장 공진회로를 교대로 접속해서 다단화한 임피던스 정합회로의 등가회로를 나타내는 도면으로서, (a)는 로우노이즈앰프의 입력단에 접속된 임피던스 정합회로, (b)는 로우노이즈앰프의 출력단에 접속된 임피던스 정합회로,
도 17은 집중정수소자에 의해 구성된 종래의 임피던스 정합회로를 나타내는 도면.
[발명을 실시하기 위한 최량의 형태]
이하, 도면을 따라서, 본 발명의 실시의 형태에 대해 설명한다. 도 1은 본 발명이 적용되는 무선통신장치(1)의 1예를 나타내는 블럭도를 도시하고 있다. 무선통신장치(1)는 반도체소자(2)와, 휩안테나 등의 안테나(3)를 구비하고 있다. 또, 반도체소자(2)에는 도시하지 않은 DSP(Digital Signal Processor) 등을 통하여 키보드나 마이크로폰 등의 송화수단(도시하지 않음)과 디스플레이나 스피커 등의 수화수단(도시하지 않음)이 접속되어 있다.
이러한 종류의 무선통신장치(1)로서는 예를 들면, 휴대전화, PHS, PDA(휴대 정보단말) 등의 이동체 통신수단이 있다. 또, 무선 LAN카드나 무선 LAN보드 등, 예를 들면 PC(퍼스널 컴퓨터)에 이동체통신의 기능을 부가시키는 통신기능 부가수단이어도 좋다. 또한, 무선통신이 가능하면 고정전화라도 좋으며, 예를 들면 코드리스전화도 무선통신장치(1)에 포함된다. 또, 안테나(3)는 특히 휩안테나에 한정되는 것은 아니고, 예를 들면, 수신전용의 내장 안테나로서 이용되는 판상 역F안테나나, 반도체소자(2)상에 구성된 슬롯 안테나이어도 좋다.
반도체소자(2)는 안테나(3)가 접속된 RF(무선주파수)회로(파선테두리내)(2a), A/D변환회로(파선테두리내)(2b), 및 디지털신호처리회로(파선테두리내)(2c)를 갖고 있으며, ASIC(특정용도용 집적회로)를 구성하고 있다. 이들 RF회로(2a), A/D변환회로(2b) 및 디지털신호처리회로(2c)는 예를 들면, CMOS(상보형 금속산화물 반도체) 등에 의해 구성되어 있다. 또한, 반도체소자(2)를 구성하는 회로는 상술한 회로(2a, 2b, 2c)에 한정되는 것은 아니고, DSP 등의 각종 회로를 구성하는 것이 가능하다. 또, 특히, CMOS에 한정되는 것은 아니고, 예를 들면, 바이폴라와 CMOS가 혼재하는 BiCMOS, 바이폴라, GaAsFET(갈륨 비소 전계효과형 트랜지스터)에 의해 구성해도 좋다.
RF회로(2a)는 파워앰프(PA)(5), 로우노이즈앰프(LNA)(6), 임피던스 정합회로(IMC)(7a, 7b, 7c, 7d), 전압제어발진기(도시하지 않음) 등으로 이루어지는 이상동기루프(PLL)(9), 이상기(移相器)(10a, 10b), 믹서(11a, 11b, 11c, 11d), 및 스위치(SW)(12) 등을 갖고 있다. 또한, 이하의 설명에서는 특별히 구별의 필요가 없을 때에는 임피던스 정합회로(7a, 7b, 7c, 7d)를 단지 임피던스 정합회로(7)로 표현한다.
A/D변환회로(2b)는 로우패스필터(LPF)(13a, 13b, 13c, 13d), 가변게인앰프(VGA)(14a, 14b), AD컨버터(ADC)(15a, 15b), 및 DA컨버터(DAC)(16a, 16b) 등을 갖고 있다. 또, 디지털신호처리회로(2c)는 디지털복조기(17) 및 디지털변조기(18) 등을 갖고 있다.
디지털신호처리회로(2c)는 후술하는 입력신호(입력되는 신호)(SI1)가 입력 자유로우며, 또 RF회로(2a)는 반송주파수가 극초단파나 마이크로파 등인 출력신호 (SO1)가 출력 자유롭다. 디지털신호처리회로(2c)는 A/D변환회로(2b)를 통하여, RF회로(2a)에 접속되어, 입력신호(SI1)와 출력신호(SO1)의 전송경로가 구성되어 있다.
구체적으로는 디지털변조기(18)는 DA컨버터(16a, 16b), 및 로우패스필터(13c, 13d)를 통하여 믹서(11c, 11d)에 접속되어 있다. 또, 이상동기루프(9)는 이상기(10b)를 통하여 마찬가지로 믹서(11c, 11d)에 접속되어 있다. 또한, 믹서(11c, 11d)는 임피던스 정합회로(7c), 파워앰프(5), 임피던스 정합회로(7d), 및 스위치(12)를 통하여 안테나(3)에 접속되어 있다.
한편, RF회로(2a)는 반송주파수가 극초단파나 마이크로파 등인 입력신호(입력되는 신호)(SI2)가 입력 자유로우며(가능하며), 또, 디지털신호처리회로(2c)는 후술하는 출력신호(SO2)가 출력 자유롭다(가능하다). RF회로(2a)는 상술과 마찬가지로, A/D변환회로(2b)를 통하여 디지털신호처리회로(2c)에 접속되어, 입력신호 (SI2)와 출력신호(SO2)의 전송경로가 구성되어 있다.
　구체적으로는 안테나(3)에 접속된 스위치(12)는 임피던스 정합회로(7a), 로우노이즈앰프(6), 및 임피던스 정합회로(7b)를 통하여 믹서(11a, 11b)에 접속되어 있다. 또, 이상동기루프(9)는 이상기(10a)를 통하여, 마찬가지로 믹서(11a, 11b)에 접속되어 있다. 또한, 믹서(11a, 11b)는 각각 로우패스필터(13a, 13b), 가변게인앰프(14a, 14b), 및 AD컨버터(15a, 15b)를 통하여 디지털 복조기(17)에 접속되어 있다.
다음에, RF회로(2a)의 임피던스 정합회로(7)를 구성하는 코플레이너선로에 대해서 도 2를 따라서 설명한다. 도 2는 임피던스 정합회로(7)를 구성하는 코플레이너선로의 구조의 1예를 나타내는 (일부 단면)사시도를 나타내고 있다. 임피던스 정합회로(7)는 도 2에 도시하는 바와 같이, 소정의 판두께(H)로 이루어지는 유전체기판(20), 이 유전체기판(20)의 표면(유전체기판의 한쪽의 면)(20F)에 형성된 신호선(21) 및 접지도체(22)를 구비하고 있다. 즉, 임피던스 정합회로(7)의 전송선로는 코플레이너선로(CPW：CoPlanar Waveguide)로 구성되어 있다.
또, 신호선(21)은 소정의 선폭(W)으로 형성되어 있으며, 이 신호선(21)의 양측에는 간격(소정간격)(G)의 슬릿(23, 23)을 통하여 접지도체(22, 22)가 배치되어 있다. 또한, 유전체기판(20)을 그의 판두께(H)가 선폭(W)의 5배 이상으로 되도록 구성함으로써, 임피던스 정합회로(7)의 특성 임피던스(Z)는 선폭(W)과 간격(G)의 비율에 따라 정해지고, 근사적으로 판두께(H)를 무시할 수 있어, 본 실시의 형태에 있어서의 유전체기판(20)도, 이와 같이 구성되어 있는 것으로 한다.
다음에, 로우노이즈앰프(6)에 접속된 임피던스 정합회로(7a)의 구성에 대해서 설명한다. 도 3은 로우노이즈앰프(6)의 입력단에 접속된 임피던스 정합회로(7a)의 주변에 있어서의 전송선로의 설명도로서, (a)는 전송선로의 (일부 생략) 상면도, (b)는 전송선로의 등가회로, (c)는 K인버터를 이용한 등가회로를 나타내고 있다.
임피던스 정합회로(7a)는 도 ３(a)에 도시하는 바와 같이, 도 2에 도시한 코플레이너선로에 의해 구성되어 있으며, 임피던스정합 전송선로(30)와, K인버터 전송선로(임피던스 반전분포 정수선로)(33)를 갖고 있다. K인버터 전송선로(33)의 도면 중, 좌측은 특성 임피던스로서 일반적인 값인 50[Ω](이하 단지 「Z0」이라 함)의 특성 임피던스(Z35)를 갖는 전송선로(35)를 통하여 스위치(12)(도 1 참조)에 접속되어 있다. 또, 임피던스정합 전송선로(30)의 도면 중 우측은 로우노이즈앰프(6)(도 1 참조)에 접속되어 있다.
이들, 임피던스정합 전송선로(30), K인버터 전송선로(33), 및 전송선로(35)는 입력되는 신호의 반송주파수가 소정값 이상일 때에, 예를 들면, 극초단파(300[㎒］∼３[㎓]), 마이크로파(３∼30[㎓]), 밀리파(30∼300[㎓]) 등의 고주파일 때에, 도 2에 도시한 유전체기판(20)과 함께, 분포정수선로로서 기능한다. 본 실시의 형태에 있어서는 반송주파수를 2.45[㎓]의 극초단파로 한다.
전송선로(35)는 선폭(W1)의 신호선(21a)과, 간격(G1)의 슬릿(23a, 23a)을 통한 접지도체(22, 22)에 의해 구성되어 있다. 특성 임피던스는 상술한 바와 같이, 선폭(W)과 간격(G)의 비율에 따라 정해지므로, 전송선로(35)의 특성 임피던스(Z35)는 선폭(W1)과 간격(G1)의 비율이, 예를 들면 선폭(W1)을 17.5[㎛] 및 간격(G1)을 5[㎛]로 해서, Z0으로 되도록 설정되어 있다. 따라서, 전송선로(35)의 선로길이(LF1)는 특별히 제한이 없으며 적절한 길이로 할 수 있다.
한편, 임피던스정합 전송선로(30)는 상기 선폭(W1)보다 좁은 선폭(W2)(예를 들면 4.5[㎛])의 신호선(21b)과, 상기 간격(G1)보다 넓은 간격(G2)(예를 들면 11.5[㎛])의 슬릿(23b, 23b)을 통한 접지도체(22, 22)에 의해 구성되어 있고, 그 특성 임피던스(Z30)는 상술한 전송선로(35)와 다른 소정값(예를 들면 83.4[Ω])으로 설정되어 있다(상세는 후술). 또, 임피던스정합 전송선로(30)의 선로길이(LI1)는 상술한 전송선로(35)와 달리, 소정 길이로 설정되어 있다(상세는 후술).
또, K인버터 전송선로(33)는 임피던스정합 전송선로(30)와 마찬가지로, 선폭(W2)의 신호선(21b)과, 간격(G2)의 슬릿(23b, 23b)을 통한 접지도체(22, 22)에 의해 구성되어 있다. 또, 신호선(21b)과 접지도체(22, 22)는 사행형상으로 형성된 선폭(d1)의 전송선로로 구성되는 스탭(stab)(25, 25)을 통하여 접속(단락)되어 있다.
이러한 K인버터 전송선로(33)는 도 3(b)에 도시하는 바와 같이, 인덕턴스(L)의 T형회로(33a)와, 이 T형회로(33a)의 양단에 접속된 전기길이(φ/2)를 선로길이로 하는 분포정수선로(33b, 33b)에 의해 구성된 등가회로로 나타내어진다. 상술한 스탭(25, 25)를 구성하는 선폭(d1)의 전송선로는 상기 인덕턴스(L)를 구성하는데 있어서 소정의 선로길이로 설정되어 있다.
따라서, 임피던스 정합회로(7a)는 도 3(b)에 도시하는 바와 같이, 인덕턴스(L)의 T형회로(33a)와, 그의 양측에 접속된 분포정수선로(33b, 33b)와, 또한 분포정수선로(33b, 33b)의 양측에 접속된 선로길이(LI1)의 분포정수선로(30a), 및 선로길이(LF1)의 분포정수선로(35a)에 의해 구성된 등가회로로 나타내어진다.
K인버터 전송선로(33)는 상술한 바와 같이, 인덕턴스(L)의 T형회로(33a)와, 그의 양측에 접속된 분포정수선로(33b, 33b)에 의해 구성되므로, 도 3(c)에 도시하는 바와 같이, K인버터로서 기능한다.
여기서, 인버터라는 것은 입력단자로부터 해당 인버터를 통하여 부하를 본 경우에, 부하의 임피던스 또는 어드미턴스가 반전해 보이는 회로소자를 말한다. 특히, 임피던스를 반전시켜 어드미턴스로서 보는 회로소자를 K인버터라고 하고, 반대로, 어드미턴스를 반전시켜 임피던스로서 보는 회로소자를 J인버터라 한다. K인버터는 상술한 바와 같이, 예를 들면 인덕턴스(L)의 T형회로에 의해 구성되고, 또 J인버터는 예를 들면 후술하는 캐패시터(C)의 π형회로에 의해 구성된다.
다음에, 임피던스정합 전송선로(30)의 특성 임피던스(Z30)와 선로길이(LI1)에 대해 설명함에 있어서, K인버터에 의해 구성되는 공지의 필터(70)에 대해서, 도 4를 따라서 설명한다. 도 4는 K인버터에 의해 구성되는 필터(70)의 설명도로서, (a)는 필터(70)의 회로도, (b)는 필터(70)를 전송하는 신호의 전압진폭, (c)는 필 터(70)의 등가회로를 나타내고 있다.
필터(70)는 K인버터에 의해 구성되는 1단의 필터이며, 리액턴스가 jX1로 나타내어지는 반파장 직렬공진기(71)와, 단자(P1-P1′)를 통하여 접속된 K0,1로 나타내어지는 K인버터(72)와, 단자(P2-P2′)를 통하여 접속된 K1,2로 나타내어지는 K인버터(73)에 의해 구성되어 있다. K인버터(72)에는 Z０으로 나타내어지는 부하(75)가 접속되어 있고, 또 K인버터(73)에는 Z０으로 나타내어지는 부하(76)가 접속되어 있다. 또한, 반파장 직렬공진기(71)로부터 K인버터(72)측(P1-P1′측)을 본 저항을 RS′, 또 K인버터(73)측(P2-P2′측)을 본 저항을 RL′로 한다.
여기서, 필터(70)에 의해, 임피던스의 정합과, 전송하는 신호를 소정의 대역폭으로 설정하는 것(대역조정)을 가능하게 하는 공지의 설계공식은 식 1 및 식 2로 나타내어진다.
Figure 112005050532217-pct00001
Figure 112005050532217-pct00002
x1은 리액턴스(X1)의 슬로프 파라미터를 나타내고 있고, 리액턴스(X1)는 식 ３으로 나타내어진다. 또, ω는 주파수, ω0은 중심주파수, w(대역폭)는 비(比)대역폭((ω2/ω1)/ω0), ω1, ω2는 차단주파수, g0, g1, g2는 규격화 소자값을 나타내고 있다. 또한, 상기 규격화 소자값(g0, g1, g2)은 통과역의(리플이 최대로 됨) 반사손실과 (필터의)단수로부터 산출된다.
Figure 112005050532217-pct00003
K인버터(72), (73)의 사이에는 반파장 직렬 공진기(71)가 구성되어 있으므로, 반파장 직렬 공진기(71)를 전송하는 신호의 전압진폭｜V(z)｜은 도 4(b)에 도시하는 바와 같이, 단자(P1-P1′), (P2-P2′)측에서 쇼트(｜V(z)｜=0)로 된다. 또, 필터(70)는 도 ４(c)에 도시하는 바와 같이, 반파장 직렬 공진기(71)의 양측에 RS′, RL′로 나타내어지는 저항(77), (79)이 접속된 등가회로로 나타내어지고, 이 저항(77), (79)은 식 ４ 및 식 ５로 나타내어진다.
Figure 112005050532217-pct00004
Figure 112005050532217-pct00005
또, 상기 반파장 직렬 공진기(71)에서는 식 6 및 식 ７이 성립하고 있다. 또한, Q(Q값)는 퀄리티계수를 의미한다.
Figure 112005050532217-pct00006
Figure 112005050532217-pct00007
이렇게 해서, K인버터(72), (73)는 상술한 바와 같이 임피던스(즉, 반파장 직렬 공진기(71))를 어드미턴스(반파장 병렬 공진기)로 반전하므로, 필터(70)는 반파장 병렬 공진기(도시하지 않음)와 등가로 된다. 따라서, 필터(70)는 반파장 병렬 공진기에 의한 １단의 필터로서 기능하고, 상술한 식 １ 및 식 ２에 의거하여, 임피던스정합이 가능하게 되는 동시에, 비대역폭(w)을 설정함으로써, 대역 조정이 자유롭게 된다.
이러한 반파장 직렬 공진기(71)는 전송하는 신호의 반파장을 선로길이로 하는 전송선로(도시하지 않음)에 의해 구성되고, 또, K인버터(72), (73)는 각각 도 3(b)에 도시한 K인버터 전송선로(33)와 마찬가지의 인덕턴스(L)의 T형회로 및 그의 양측에 접속되는 전기길이(φ/2)를 선로길이로 하는 전송선로(도시하지 않음)로 구성된다.
상술한 반도체소자(2)에는 이미 기술한 바와 같이, ASIC를 구성하는데 있어서 복수의 회로가 구성되기 때문에, 반도체소자(2)상의 스페이스에 제한이 있으며, 상술한 필터(70)를 반도체소자(2)상에 구성하기 위해서는 그의 점유면적을 더욱 작게 할 필요가 있다. 그래서, 본 발명에 관한 임피던스 정합회로(7)는 상술한 필터(70)와 마찬가지로, 식 1 및 식 2를 만족시키는 것이면서, 점유면적을 상기 필터(70)보다 작게 할 수 있도록, 임피던스정합 전송선로(30)의 특성 임피던스(Z30)와 선로길이(LI1)가 소정값으로 설정되어 있다.
다음에, 임피던스정합 전송선로(30)의 특성 임피던스(Z30)와 선로길이(LI1)에 대해서 도 5를 따라 설명한다. 도 5는 로우노이즈앰프(6)의 입력단에 접속된 임피던스 정합회로(7a)의 특성 임피던스(Z30)와 선로길이(LI1)의 설명도로서, (a)는 임피던스 정합회로(7a)의 회로도, (b)는 임피던스 정합회로(7a)를 전송하는 신호의 전압진폭, (c)는 임피던스 정합회로(7a)의 등가회로를 나타내고 있다.
도 5(a)에 도시하는 임피던스 정합회로(7a)는 도 3에서 설명한 바와 같이, 임피던스정합 전송선로(30)와, K인버터 전송선로(33)에 의해 구성되어 있다. 임피던스정합 전송선로(30)는 특성 임피던스(Z1)(후술)를 갖는 1/4파장 전송선로(1/4파 장 분포 정수선로)(32)와, 이 1/4파장 전송선로(32)에 접속된 리액턴스보상 전송선로(리액턴스 보상분포 정수선로)(31)에 의해 구성되어 있다. 1/4파장 전송선로(32)의 선로길이는 전송하는 신호의 파장(λ)의 1/4, 즉, 1/4파장(λ/4)(입력되는 신호의 1/4파장)이다. 1/4파장 전송선로(32)는 입력단(P3-P3′)을 통해서 K인버터 전송선로(33)에 접속되어 있고, 이 K인버터 전송선로(33)는 전송선로(35)에 접속되어 있다. 또, 리액턴스보상 전송선로(31)는 출력단(P4-P4′)을 통하여 로우노이즈앰프(6)(도 1 참조)에 접속되어 있다.
또한, 상기 파장(λ)은 관(管)내 파장을 의미하고 있으며, 신호가 임피던스 정합회로(7)를 전송할 때, 도 2에 도시하는 유전체기판(20)이 갖는 유전율에 따라 상기 반송주파수가 커지고, 파장(λ)은 반송주파수의 2.45[㎓]의 1파장보다 작게 되어 있다.
이와 같이, 1/4파장 전송선로(32)의 선로길이를 도 4(a)에서 설명한 필터 (70)의 반파장 직렬 공진기(71)를 구성하는 반파장의 전송선로(도시하지 않음)의 절반으로 설정되어 있다. 또한, 로우노이즈앰프(6)의 입력 임피던스는 비교적 크기 때문에(예를 들면, 330-j890［Ω]), 이 로우노이즈앰프(6)를 오픈으로 취급할 수 있으므로, 2개의 K인버터를 필요로 하지 않고, 입력단(P3-P3′)측에만 K인버터 전송선로(33)가 K인버터(임피던스 반전회로의 인버터)(K0 , 1)를 구성하고 있다. 즉, 1/4파장 전송선로(32)를 전송하는 신호의 전압진폭｜V(z)｜은 도 ５(b)에 도시하는 바와 같이 1/4파장이며, 입력단(P3-P3′)측에서 쇼트(｜V(z)｜=0)로 되고, 또 출력단(P4-P4′)측에서는 오픈(진폭 최대)으로 된다.
이렇게 해서, 1/4파장 전송선로(32)의 선로길이를 1/4파장(λ/4)으로 설정한 상태에서, 상술한 식 １ 및 식 ２를 적용하기 위해, 상기 리액턴스 보상 전송선로 (31)의 선로길이는 로우노이즈앰프(6)의 서셉턴스(BL)를 보상(상쇄)하도록, 조정량(부하의 리액턴스를 보상하는 길이)(Δl)으로 설정되어 있다.
여기서, 로우노이즈앰프(6)의 입력 어드미턴스(YL)를 식 ８에 나타내는 바와 같이 정의한다. 또한, GL은 로우노이즈앰프(6)의 컨덕턴스, BL은 로우노이즈앰프(6)의 서셉턴스(부하의 리액턴스)를 나타내고 있다.
Figure 112005050532217-pct00008
또, 로우노이즈앰프(6)의 입력 임피던스(부하의 임피던스)(ZL)를 식 ９로 한다. 또한, RL은 입력임피던스(ZL)의 저항, XL은 입력 임피던스(ZL)의 리액턴스를 나타내고 있다.
Figure 112005050532217-pct00009
그러면, 로우노이즈앰프(6)의 컨덕턴스(GL) 및 서셉턴스(BL)는 식 10으로 나타내어진다.
Figure 112005050532217-pct00010
그런데, 1/4파장 전송선로(32)는 그의 선로길이(1/4파장(λ/4))를 증감해서 조정함으로써, 인덕턴스의 장하(裝荷:로딩)와 마찬가지로, 리액턴스를 증감할 수 있으므로, 리액턴스보상 전송선로(31)의 조정량(Δl)은 식 11을 만족시키도록 설정되어 있다. 또한, C는 단위길이당의 용량[C/m］을 나타내고 있다.
Figure 112005050532217-pct00011
따라서, 리액턴스보상 전송선로(31)의 조정량(Δl)은 식 12에 나타내는 길이로 나타내어진다.
Figure 112005050532217-pct00012
또한, 로우노이즈앰프(6)는 FET(전계효과형 트랜지스터)로 구성되어 있으며, 게이트와 소스(도시하지 않음)간의 용량이 정(正)이기 때문에, XL＜０이고, 식 10에 의해 BL＞０으로 되며, 또한 식 12에 의해 Δl＜0으로 된다.
상술한 바와 같이, 1/4파장 전송선로(32)의 선로길이는 1/4파장(λ/4)이며, 또, 리액턴스 보상 전송선로(31)의 선로길이는 조정량(Δl)이므로, 임피던스정합 전송선로(30)의 선로길이(LI1)는 도 5(a)에 도시하는 바와 같이, λ/4＋Δl이다. 또한, Δl＜0이므로, 임피던스정합 전송선로(30)의 선로길이(LI1)는 1/4파장 전송선로(32)의 선로길이(1/4파장(λ/4))에서, 리액턴스보상 전송선로(31)의 조정량(Δl)의 절대값을 뺀 길이로 된다.
반송주파수가 2.45[㎓]에서는 1/4파장(λ/4)은 약 18[㎜]인데 반해, 로우노이즈앰프(6)의 입력 임피던스(ZL)가 예를 들면 330-j890[Ω］인 경우, 조정량(Δl)은 -0.9[㎜]로 되므로, 임피던스정합 전송선로(30)의 선로길이(LI1)는 약 17[㎜]로 된다.
이와 같이, 서셉턴스(BL)가 보상되면, 임피던스 정합회로(7)에 상술한 식 1 및 식 2를 적용하는 것에 의해서, 필터(70)와 마찬가지로, 로우노이즈앰프(6)의 임피던스 정합과 대역조정이 가능해진다.
여기서, 로우노이즈앰프(6)는 상술한 바와 같이, 비교적 큰 임피던스(ZL)를 가지므로, Z0의 역수를 Y0으로 하면, GL≪Y0으로 되어, 식 13 내지 식 17이 성립한다.
Figure 112005050532217-pct00013
Figure 112005050532217-pct00014
Figure 112005050532217-pct00015
Figure 112005050532217-pct00016
　　
Figure 112005050532217-pct00017
따라서, 식 2에서 나타내어지는 설계공식은 1/4파장 전송선로(32)의 특성 임피던스(설정된 대역폭에 따른 특성 임피던스)(Z1)로서 식 2, 식 5, 식 15, 식 16으로부터, 식 18로 나타내어진다. 또, 식 １에서 나타내어지는 설계공식은 K인버터 전송선로(33)가 구성하는 K인버터(K0 , 1)로서 식 19로 나타내어진다.
Figure 112005050532217-pct00018
Figure 112005050532217-pct00019
임피던스정합 전송선로(30)는 도 3(a)에서 설명한 바와 같이, 선폭(W2) 및 간격(G2)으로 구성되고(즉 특성 임피던스가 일정하게 유지되고), 또한 임피던스정합 전송선로(30)는 도 5(a)에서 설명한 바와 같이, 임피던스정합 전송선로(31)와 1/4파장 전송선로(32)로 이루어지므로, 임피던스정합 전송선로(30)의 특성 임피던스(Z30)(83.4[Ω］)는 상기 특성 임피던스(Z1)로 나타내어지게 된다.
이렇게 해서 임피던스 정합회로(7a)는 식 18 및 식 19가 만족시켜짐으로써, 도 5(a)에 도시하는 회로도는 도 4(c)에 도시하는 등가회로와 마찬가지로, 도 5(c)에 도시하는 반파장 직렬 공진기(36)에서 본 등가회로로 나타내어진다. 즉, 임피던스 정합회로(7a)는 반파장 직렬 공진기(36)의 양측에 RS′, RL′로 나타내어지는 저항(37), (39)이 접속된 등가회로로 나타내어지고, 이 저항(37), (39)은 식 6, 식 16, 식 17로부터, 식 20으로 나타내어진다. 또, 퀄리티계수(Q)는 식 7, 식 16, 식 17로부터, 식 21로 나타내어진다.
Figure 112005050532217-pct00020
Figure 112005050532217-pct00021
이와 같이, 본 발명에 관한 임피던스 정합회로(7a)는 도 4에 도시하는 필터 (70)와 달리, K인버터를 2개나 필요로 하지 않아, 임피던스정합 전송선로(30)의 선로길이(LI1)를 λ/4+Δl로서 구성할 수 있다. 또한, 1/4파장 전송선로(32)의 특성 임피던스(Z1)(즉 임피던스정합 전송선로(30)의 특성 임피던스(Z30))와, K인버터 전송 선로(33)가 구성하는 K인버터(33)의 K0 , 1이 식 18 및 식 19를 만족시키도록 설정되어 있으므로, 임피던스 정합회로(7a)의 점유면적을 작게 하면서, 임피던스정합과, 비대역폭(w)에 따른 대역조정을 가능하게 할 수 있다.
또, 본 발명에 관한 임피던스 정합회로(7)는 로우노이즈앰프(6)의 입력 임피던스(ZL)와 같이 비교적 큰 임피던스 뿐만 아니라, 상기 로우노이즈앰프(6)의 출력임피던스(ZS)(후술)와 같이 비교적 작은 임피던스이어도 상술과 마찬가지의 임피던스정합과 함께 대역조정을 가능하게 할 수 있다.
다음에, 로우노이즈앰프(6)의 출력단에 접속된 임피던스 정합회로(7b)의 구 성에 대해서 설명한다. 도 6은 로우노이즈앰프(6)의 출력단에 접속된 임피던스 정합회로(7b)의 주변에 있어서의 전송선로의 설명도로서, (a)는 전송선로의 (일부생략) 상면도, (b)는 전송선로의 등가회로, (c)는 J인버터를 이용한 등가회로를 나타내고 있다.
임피던스 정합회로(7b)는 도 6(a)에 도시하는 바와 같이, 임피던스 정합회로(7a)와 마찬가지로, 도 2에 도시한 코플레이너선로에 의해 구성되어 있으며, 임피던스정합 전송선로(40)와, J인버터 전송선로(임피던스 반전분포 정수선로)(43)를 갖고 있다. J인버터 전송선로(43)의 도면 중 우측은 Z0의 특성 임피던스(Z45)를 갖는 전송선로(45)를 통하여 믹서(11a, 11b)(도 1 참조)에 접속되어 있다. 또, 임피던스정합 전송선로(40)의 도면 중 좌측은 로우노이즈앰프(6)(도 1 참조)에 접속되어 있다. 이들 임피던스정합 전송선로(40), J인버터 전송선로(43) 및 전송선로(45)는 도 3에서 설명한 분포정수회로와 마찬가지로, 도 2에 도시한 유전체기판 (20)과 함께, 분포정수회로로서 기능한다.
전송선로(45)는 임피던스 정합회로(7a)의 전송선로(35)(도 3 참조)와 마찬가지로, 선폭(W1)의 신호선(21a)과, 간격(G1)의 슬릿(23a, 23a)을 통한 접지도체 (22, 22)에 의해 구성되어 있으며, 전송선로(45)의 선로길이(LF2)는 특별히 제한이 없으며 적당한 길이로 설정할 수 있다.
한편, 임피던스정합 전송선로(40)는 상기 선폭(W1)보다 좁은 선폭(W3)의 신호선(21c)과, 상기 간격(G1)보다 넓은 간격(G3)의 슬릿(23c, 23c)을 통한 접지도체 (22, 22)에 의해 구성되어 있다. 따라서, 임피던스정합 전송선로(40)의 특성 임피던스(Z40)는 상술한 전송선로(45)와 다른 소정값(상세는 후술)으로 설정되어 있다.또, 임피던스정합 전송선로(40)의 선로길이(LI2)는 상술한 전송선로(45)와 달리, 소정 길이로 설정되어 있다(상세는 후술).
또, J인버터 전송선로(43)는 선폭(W3)의 신호선(21c, 21d)과, 간격(G3)의 슬릿(23c, 23c)을 통한 접지도체(22, 22)에 의해 구성되어 있다. 신호선(21c, 21d)은 빗형상으로 형성된 단부(26a, 26b)를 갖고 있으며, 단부(26a, 26b)는 소정의 간극(d2)의 갭(GAP)을 통하여 대향하고 있다.
이러한 J인버터 전송선로(43)는 도 6(b)에 도시하는 바와 같이, 캐패시터(C)의 π형회로(43a)와, 이 π형회로(43a)의 양단에 접속된 전기길이(φ/2)를 선로길이로 하는 분포정수선로(43b, 43b)에 의해 구성된 등가회로로 나타내어진다. 또한, 상술한 단부(26a, 26b)나 갭(GAP)의 간극(d2)은 상기 캐패시터(C)에 따라서 각각 소정 형상, 소정값으로 설정되어 있다.
따라서, 임피던스 정합회로(7b)는 도 ６(b)에 도시하는 바와 같이, 캐패시터(C)의 π형회로(43a)와, 그의 양측에 접속된 분포정수선로(43b, 43b)와, 또한 분포정수선로(43b, 43b)의 양측에 접속된 선로길이(LI2)의 분포정수선로(40a) 및 선로길이(LF2)의 분포정수선로(45a)에 의해 구성된 등가회로로 나타내어진다.
J인버터 전송선로(43)는 상술한 바와 같이, 캐패시터(C)의 π형회로(43a)와, 그의 양측에 접속된 분포정수선로(43b, 43b)에 의해 구성되므로, J인버터 전송선로 (43)는 도 ６(c)에 도시하는 바와 같이 J인버터로서 기능한다.
여기서, J인버터에 의해 구성되는 공지의 필터(80)에 대해서, 도 7을 따라 설명한다. 도 7은 J인버터에 의해 구성되는 필터(80)의 설명도로서, (a)는 필터 (80)의 회로도, (b)는 필터(80)를 전송하는 신호의 전압진폭, (c)는 필터(80)의 등가회로를 나타내고 있다.
필터(80)는 J인버터에 의해 구성되는 도 4에서 설명한 필터(70)와 마찬가지로 1단의 필터이며, 서셉턴스가 jB1로 나타내어지는 반파장 병렬 공진기(81)와, 단자(P5-P5′)를 통하여 접속된 J0 ,1로 나타내지어는 J인버터(82)와, 단자(P6-P6′)를 통하여 접속된 J1 , 2로 나타내어지는 J인버터(83)에 의해 구성되어 있다. J인버터(82)에는 Y0으로 나타내어지는 부하(85)가 접속되어 있으며, 또, J인버터(83)에는 Y0으로 나타내어지는 부하(86)가 접속되어 있다. 또한, 반파장 병렬 공진기(81)로부터, J인버터(82)측(P5-P5′측)을 본 컨덕턴스를 GS′, 또 J인버터(83)측(P6-P6′측)을 본 컨덕턴스를 GL′로 한다.
여기서, 필터(80)에 의해, 임피던스정합과 대역조정을 가능하게 하는 공지의 설계공식은 식 22 및 식 23으로 나타내어진다.
Figure 112005050532217-pct00022
Figure 112005050532217-pct00023
또한, b1은 서셉턴스(B1)의 슬로프 파라미터를 나타내고 있으며, 서셉턴스(B1)는 식 24로 나타내어진다.
Figure 112005050532217-pct00024
J인버터(82), (83)의 사이에는 반파장 병렬 공진기(81)가 구성되어 있으므로, 반파장 병렬 공진기(81)를 전송하는 신호의 전압진폭｜V(z)｜은 도 ７(b)에 도시하는 바와 같이, 단자(P5-P5′, P6-P6′)측에서 오픈(진폭최대)으로 된다. 또, 필터(80)는 도 7(c)에 도시하는 바와 같이, 반파장 병렬 공진기(81)의 양측에 GS′, GL′로 나타내어지는 컨덕턴스(87), (89)가 접속된 등가회로로 나타내어지고, 이 컨덕턴스(87), (89)는 식 25 및 식 26으로 나타내어진다.
Figure 112005050532217-pct00025
Figure 112005050532217-pct00026
또, 상기 반파장 병렬 공진기(81)에서는 식 27 및 식 28이 성립하고 있다.
Figure 112005050532217-pct00027
Figure 112005050532217-pct00028
이렇게 해서 J인버터(82), (83)는 K인버터와 달리, 어드미턴스(반파장 병렬 공진기(81))를 임피던스(반파장 직렬 공진기)로 반전하므로, 필터(80)는 반파장 직렬 공진기(도시하지 않음)와 등가로 된다. 따라서, 필터(80)는 반파장 직렬 공진기에 의한 1단의 필터로서 기능하며, 상술한 식 23 및 식 24에 의거해서 도 4에 도시하는 필터(70)와 마찬가지로, 임피던스 정합이 가능하게 되는 동시에, 비대역폭(w)을 설정함으로써, 대역 조정이 자유롭게 된다.
본 발명에 관한 임피던스 정합회로(7b)는 상술한 임피던스 정합회로(7a)와 마찬가지로, 식 22 및 식 23을 만족시키는 것이면서도, 점유면적을 상기 필터(80)보다 작게 할 수 있도록, 임피던스정합 전송선로(40)의 특성 임피던스(Z40)와 선로 길이(LI2)가 소정값으로 설정되어 있다.
다음에, 임피던스정합 전송선로(40)의 특성 임피던스(Z40)와 선로길이(LI2)에 대해서 도 8을 따라서 설명한다. 도 8은 로우노이즈앰프(6)의 출력단에 접속된 임피던스 정합회로(7b)의 특성 임피던스(Z40)와 선로길이(ＬI2)의 설명도로서, (a)는 임피던스 정합회로(7b)의 회로도, (b)는 임피던스 정합회로(7b)를 전송하는 신호의 전압진폭, (c)는 임피던스 정합회로(7b)의 등가회로를 나타내고 있다.
도 ８(a)에 도시하는 임피던스 정합회로(7b)는 도 6에서 설명한 바와 같이, 임피던스정합 전송선로(40)와, J인버터 전송선로(43)에 의해 구성되어 있다. 임피던스정합 전송선로(40)는 특성 임피던스(Z1)를 갖는 1/4파장 전송선로(1/4파장 분포정수선로)(42)와, 이 1/4파장 전송선로(42)에 접속된 리액턴스보상 전송선로(리액턴스 보상분포 정수선로)(41)에 의해 구성되어 있다. 1/4파장 전송선로(42)의 선로길이는 1/4파장 전송선로(32)(도 5(a) 참조)와 마찬가지로, 1/4파장(λ/4)이다. 1/4파장 전송선로(42)는 입력단(P8-P8′)을 통해서 J인버터 전송선로(43)에 접속되어 있고, 이 J인버터 전송선로(43)는 전송선로(45)에 접속되어 있다. 또, 리액턴스보상 전송선로(41)는 출력단(P7-P7′)을 통해서 로우노이즈앰프(6)(도 1 참조)에 접속되어 있다.
이와 같이, 1/4파장 전송선로(42)의 선로길이는 1/4파장 전송선로(32)의 선로길이(도 5(a) 참조)와 마찬가지로, 도 4(a)에서 설명한 필터(80)의 반파장 병렬 공진기(81)를 구성하는 반파장의 전송선로(도시하지 않음)의 절반으로 설정되어 있다. 또한, 로우노이즈앰프(6)의 출력임피던스(부하의 임피던스)(ZS)는 상술한 입력임피던스(ZL)에 비해 극히 작으므로, 이 로우노이즈앰프(6)를 쇼트로 취급할 수 있으므로, 2개의 J인버터를 필요로 하지 않고, 입력단(P8-P8′)측에만, J인버터 전송선로(43)가 J인버터(임피던스 반전회로의 인버터)(J1 , 2)를 구성하고 있다. 즉, 1/4파장 전송선로(42)를 전송하는 신호의 전압진폭｜V(z)｜은 도 ８(b)에 도시하는 바와 같이 1/4파장이며, 입력단(P8-P8′)측에서 오픈(진폭최대)으로 되고, 또 출력단(P7-P7′)측에서 쇼트(｜V(z)｜=0)로 된다.
이렇게 해서, 1/4파장 전송선로(42)의 선로길이를 1/4파장(λ/4)으로 설정한 상태에서, 상술한 식 23 및 식 24를 적용하기 위해, 상기 리액턴스보상 전송선로 (41)의 선로길이는 로우노이즈앰프(6)의 리액턴스(부하의 리액턴스)(XS)를 보상(상쇄)하도록, 조정량(Δl)으로 설정되어 있다.
여기서, 로우노이즈앰프(6)의 출력 임피던스(ZS)를 식 29와 같이 정의한다. 또한, RS는 출력 임피던스(ZS)의 저항, XS는 출력 임피던스(ZS)의 리액턴스를 나타내고 있다.
Figure 112005050532217-pct00029
로우노이즈앰프(6)의 출력 임피던스(ZS)는 상술한 입력 임피던스(ZL)에 비해 극히 작으므로,｜ZS｜≪Z0으로 되고, 출력단(P7-P7′)은 쇼트(단락)로 취급할 수 있다. 따라서, 1/4파장 전송선로(42)는 그의 선로길이(1/4파장(λ/4))를 증감해서 조정함으로써, 리액턴스보상 전송선로(31)(도 5(a) 참조)와 마찬가지로, 리액턴스를 증감할 수 있으므로, 리액턴스보상 전송선로(41)의 조정량(Δl)은 식 30을 만족시키도록 설정되어 있다. 또한, L은 단위길이당의 인덕턴스[H/m］를 나타내고 있다.
Figure 112005050532217-pct00030
따라서, 리액턴스보상 전송선로(41)의 조정량(Δl)은 식 31을 만족시키는 길이로 나타내어진다.
Figure 112005050532217-pct00031
또한, 로우노이즈앰프(6)의 출력 임피던스(ZS)는 입력 임피던스(ZL)와 마찬 가지로 XS＜０이며, 식 31로부터 Δl＜０으로 된다. 한편, 상술한 바와 같이, 1/4파장 전송선로(42)의 선로길이는 1/4파장(λ/4)이며, 또, 리액턴스보상 전송선로(41)의 선로길이는 조정량(Δl)이므로, 임피던스정합 전송선로(40)의 선로길이(LI2)는 도 ８(a)에 나타내는 바와 같이, λ/4＋Δl이다. 따라서, 임피던스정합 전송선로(40)의 선로길이(LI2)는 임피던스정합 전송선로(30)의 선로길이(LI1)와 마찬가지로, 1/4파장 전송선로(42)의 선로길이(1/4파장(λ/4))에서 리액턴스보상 전송선로(41)의 조정량(Δl)의 절대값을 뺀 길이로 된다.
또, 입력단(P8-P8′)으로부터 임피던스정합 전송선로(40)측을 본 어드미턴스(YS′)는 식 32로 나타낼 수 있으며, 또, 식 33 내지 식 36이 성립한다.
Figure 112005050532217-pct00032
Figure 112005050532217-pct00033
Figure 112005050532217-pct00034
Figure 112005050532217-pct00035
Figure 112005050532217-pct00036
이렇게 해서 1/4파장 전송선로(42)의 특성 임피던스(Z1)의 역수를 어드미턴스(설정된 대역폭에 따른 특성 임피던스)(Y1)로 하면, 식 22에서 나타내어지는 설계 공식은 1/4파장 전송선로(42)의 어드미턴스(Y1)로서 식 22, 식 25, 식 34, 식 35로부터, 식 37로 나타내어진다. 또, 식 23에서 나타내어지는 설계공식은 J인버터 전송선로(43)가 구성하는 J인버터(임피던스 반전회로의 인버터)(J1 ,2)로서 식 38로 나타내어진다.
Figure 112005050532217-pct00037
Figure 112005050532217-pct00038
임피던스정합 전송선로(40)는 도 ６(a)에서 설명한 바와 같이, 선폭(W3) 및 간격(G3)으로 구성되며, 또한 임피던스정합 전송선로(40)는 도 8(a)에서 설명한 바와 같이, 리액턴스보상 전송선로(41)와, 1/4파장 전송선로(42)로 이루어지므로, 상술한 임피던스정합 전송선로(40)의 특성 임피던스(Z40)는 상기 어드미턴스(Y1)에 의거하는 임피던스로 나타내어지게 된다.
이렇게 해서, 임피던스 정합회로(7b)는 식 37 및 식 38이 만족시켜지게 됨으로써, 도 8(a)에 도시하는 회로도는 도 7(c)에 도시하는 등가회로와 마찬가지로, 도 ８(c)에 도시하는 바와 같이, 반파장 병렬 공진기(46)에서 본 등가회로로 나타내어진다. 즉, 임피던스 정합회로(7b)는 반파장 병렬 공진기(46)의 양측에, GS′, GL′로 나타내어지는 컨덕턴스(47), (49)가 접속된 등가회로로 나타내어지고, 이 컨덕턴스(47), (49)는 식 27, 식 35, 식 36으로부터, 식 39로 나타내어진다. 또 퀄리티계수(Q)는 식 28, 식 35, 식 36으로부터, 식 40으로 나타내진다.
Figure 112005050532217-pct00039
Figure 112005050532217-pct00040
따라서, 임피던스 정합회로(7b)는 도 ７에 도시하는 필터(80)와 마찬가지로, 반파장 직렬 공진기(도시하지 않음)와 등가로 되고, 이 반파장 직렬 공진기에 의한 1단의 필터로서 기능하며, 상술한 임피던스 정합회로(7a)와 마찬가지로, 식 37 및 식 38에 의거해서 임피던스 정합과 함께 대역조정이 가능해진다.
또, 도 1에 도시하는 파워앰프(5)도, 로우노이즈앰프(6)와 마찬가지로, 입력 임피던스가 비교적 크고, 출력 임피던스가 비교적 작은 부하이므로, 파워앰프(5)의 입력단, 출력단에 각각 접속된 임피던스 정합회로(7c), (7d)에 대해서도 마찬가지로 본 발명을 적용할 수 있다. 또한, 임피던스 정합회로(7c)는 도 3에 도시하는 임피던스 정합회로(7a)를, 도 3 및 도 5 중 좌우로 반전한 것과 동일한 구성이며, 또, 임피던스 정합회로(7d)는 도 6에 도시하는 임피던스 정합회로(7b)를, 도 ６ 및 도 8 중 좌우로 반전한 것과 동일한 구성이므로, 그 설명을 생략한다.
또, 부하의 1예로서 파워앰프(5)이나 로우노이즈앰프(6)를 나타내었지만, 이것에 한정되지 않고, 예를 들면, RF회로(2a)(도 1 참조)가 갖는 이상기(10a, 10b), 믹서(11a, 11b, 11c, 11d), 이상동기루프(9)가 갖는 도시하지 않은 전압제어발진기 등의 부하에도, 본 발명을 적용할 수 있다. 또, 부하는 용량성부하에 한정되지 않고, 유도성부하이어도 좋다. 그 경우, 조정량(Δl)은 정으로 되므로, 임피던스정합 전송선로(30, 40)의 선로길이(LI1, LI2)를 1/4파장 전송선로(32), (42)의 선로길이(1/4파장(λ/4))와, 리액턴스보상 전송선로(31, 41)의 조정량(Δl)의 절대값과의 합으로서 구성하면 좋다.
또, 상술한 임피던스 정합은 전력을 최대로 하는 정합에 한정되지 않고, 잡음지수를 최소로 하는 임피던스에 따른 정합도 가능하다. 또한, 본 실시의 형태에 있어서는 파워앰프(5)에 대한 임피던스 정합은 전력을 최대로 하는 임피던스 정합으로 하고, 또, 로우노이즈앰프(6)에 대한 임피던스정합은 잡음지수를 최소로 하는 임피던스정합으로 한다. 또한, 임피던스 정합회로(7d)의 구성은 도 8에 도시하는 임피던스 정합회로(7c)를 도 ６ 및 도 8을 도면 중 좌우로 반전한 것과 동일한 구성이므로, 그 설명을 생략한다.
다음에, 본 발명에 관한 임피던스 정합회로(7)와 그것을 이용한 반도체소자(2) 및 무선통신장치(1)의 작용에 대해서 도 1을 따라서 설명한다. 또한, 본 실시의 형태에 있어서는 상술한 무선통신장치(1)를 마이크로폰의 송화수단과, 스피커의 수화수단을 구비한 이동체 통신수단으로서 해당 무선통신장치(1)에 의해 음성통화를 행하는 경우에 대해서 설명한다.
오퍼레이터가 무선통신장치(1)를 이용해서 예를 들면 음성통화를 행할 때, 우선, 무선통신장치(1)에 설치된 기동수단(도시하지 않음)을 통하여 기동지령을 입력하면, 이것을 받아 무선통신장치(1)가 기동된다. 또한, 오퍼레이터가 무선통신장치(1)에 설치된 입력수단(도시하지 않음)을 통하여 접속지령을 입력하면, 무선통신장치(1)는 공중회선이나 네트워크 등을 통하여, 음성신호의 송수신이 가능한 형태로 다른 무선통신장치(1′)(도시하지 않음)와 접속한다.
이 상태에서 오퍼레이터가 음성신호를 마이크로폰(도시하지 않음)을 통하여 무선통신장치(1)에 입력하면, 이 음성신호는 DSP(도시하지 않음)에 입력된다. DSP 는 입력된 음성신호에 대해 부호화 등의 소정의 디지털처리를 행하면, 입력신호(SI1)로서 도 1에 도시하는 반도체소자(2)의 디지털처리회로(2c)로 출력한다. 디지털처리회로(2c)의 디지털변조기(18)는 입력신호(SI1)에 대해 소정의 디지털 처리를 행하면, 입력신호(SI1)를 １비트씩 분할하고, A/D변환회로(2b)로 출력한다.
A/D변환회로(2b)의 DA컨버터(16a, 16b)는 분할된 입력신호(SI1)를 아날로그변환하면, 각각 로우패스필터(13c, 13d)로 출력한다. 로우패스필터(13c, 13d)는 입력신호(SI1)의 고조파성분을 제거하면, 이 입력신호(SI1)를 RF회로(2a)의 믹서(11c, 11d)로 출력한다. 한편, RF회로(2a)의 이상동기루프(9)는 반송주파수(2.45[㎓])의 캐리어신호를 이상기(10b)로 출력하고 있으며, 이상기(10b)는 위상이 90°다른 캐리어신호를 각각 믹서(11c, 11d)로 출력한다. 믹서(11c, 11d)는 입력신호(SI1)를 상기 캐리어신호와 합성시켜 직교 변조한 형태로, 임피던스 정합회로(7c)를 통하여 파워앰프(5)로 출력한다.
임피던스 정합회로(7c, 7d)는 상술한 바와 같이 전력을 최대로 하는 임피던스 정합을 행하도록 설정되어 있으므로, 입력신호(SI1)의 전력은 극력 손실하는 일 없이, 파워앰프(5)에 의해 소정값으로 증폭되어, 임피던스 정합회로(7d)를 통하여 출력된다. 또한, 식 37 및 식 38의 비대역폭(w)으로 소정의 대역폭이 설정되어 있으므로, 이 비대역폭(w)에 따른 입력신호(SI1)가 스위치(12)를 통하여 안테나(3)에 입력된다. 그리고, 안테나(3)는 입력신호(SI1)를 그의 전력이 충분히 증폭된 형태로, 출력신호(SO1)로서 전자파에 의해 방사한다. 이렇게 해서, 출력신호(SO1)는 공중회선이나 네트워크 등을 통하여 다른 무선통신장치(1′)로 송신된다.
또, 안테나(3)가, 다른 무선통신장치(1′)로부터 입력신호(SI2)를 수신하면, 이 입력신호(SI2)를 스위치(12)를 통하여 임피던스 정합회로(7a)로 출력한다. 임피던스정합회로(7a, 7b)는 상술한 바와 같이, 잡음지수를 최소로 하는 임피던스 정합을 행하도록 설정되어 있으므로, 입력신호(SI2)는 로우노이즈앰프(6)에 의해, 잡음이 극력 발생하는 일 없이 소정값으로 증폭되어, 임피던스 정합회로(7b)를 통하여 출력된다. 또한, 상술과 마찬가지로, 식 18 및 식 19의 비대역폭(w)으로, 소정의 대역폭이 설정되어 있으므로, 이 비대역폭(w)에 따른 입력신호(SI2)가 ２개로 분기되어, 믹서(11a, 11b)에 입력된다.
한편, 이상동기루프(9)는 이상기(10b)와 마찬가지로, 이상기(10a)로도 캐리어 신호를 출력하고 있으며, 이상기(10a)는 위상이 90°다른 캐리어신호를 각각 믹서(11a, 11b)로 출력한다. 믹서(11a, 11b)는 입력신호(SI2)를 상기 캐리어신호와 합성시켜 직교복조한 형태로, I축 베이스밴드신호 및 Q축 베이스밴드신호로서 각각 로우패스필터(13a, 13b)로 출력한다. 로우패스필터(13a, 13b)는 I축 베이스밴드신호 및 Q축 베이스밴드신호의 고조파성분을 제거하고, 가변게인앰프(14a, 14b)로 출력한다. 가변게인앰프(14a, 14b)는 I축 베이스밴드신호 및 Q축 베이스밴드신호의 감쇠된 신호 레벨을 상승시켜, AD컨버터(15a), (15b)로 출력한다. AD컨버터(15a, 15b)는 입력된 I축 베이스밴드신호 및 Q축 베이스밴드신호를 디지털신호로 변환하여, 디지털처리회로(2c)의 디지털복조기(17)로 출력한다. 디지털복조기(17)는 I축 베이스밴드신호 및 Q축 베이스밴드신호에 대해, 소정의 디지털복조를 행하고, 출력신호(SO2)로서 DSP(도시하지 않음)로 출력한다. 그리고, DSP는 입력된 출력신호 (SO2)에 대해 복호화 등의 소정의 디지털 처리를 행하면, 이 출력신호(SO2)를 스피커로 출력한다. 이미 기술한 바와 같이, 잡음지수를 최소로 하는 임피던스 정합이 실행되고 있으므로, 출력신호(SO2)는 양호한 음질의 음성신호로서 스피커를 통하여 출력된다.
이상과 같이, 본 발명에 관한 임피던스 정합회로(7)는 임피던스정합과 대역조정을 가능하게 하면서도, １개의 인버터로 또한 그의 선로길이를 λ/4＋Δl로 해서 구성할 수 있으므로, 그의 점유면적을 비교적 작게 할 수 있다. 이것에 의해, 반도체소자(2)에 대해, 시스템 전체를 1칩으로 실현하는 SoC(System On a Chip)가 가능하게 되어, 반도체소자와 무선통신장치(1)에 대해서, 소형화와 코스트의 저감을 도모할 수 있다.
또한, 임피던스 정합회로(7)의 임피던스정합 전송선로(30), (40)는 반드시 도 ３(a) 및 도 6(a)에 도시하는 바와 같이, 직선형상으로 구성할 필요는 없으며, 예를 들면, 메안더(사행)형상으로 구성하여 더욱 소형화를 도모해도 좋다. 이 경우, 전송선로의 폭을 좁게 함으로써, 임피던스 정합회로(7)의 점유면적을 작게 할 수 있다. 도 9는 전송선로의 폭을 좁게 한 경우의 임피던스 정합회로(7a)의 전송선로의 (일부 생략)상면도를 나타내고 있다.
전송선로(35)의 선폭(W10) 및 간격(G10)은 도 9에 도시하는 바와 같이, 도 3에서 설명한 전송선로(35)의 선폭(W1) 및 간격(G1)과 그의 비율을 동일하게 하여, 좁게 되어 있다. 따라서, 전송선로의 폭이 좁게 되면서, 전송선로(35)의 특성 임 피던스(Z35)는 Z0으로 유지되어 있다.
또, 임피던스정합 전송선로(30)의 선폭(W20) 및 간격(G20)도 마찬가지로, 도 3에서 설명한 임피던스정합 전송선로(30)의 선폭(W2) 및 간격(G2)과 그의 비율을 동일하게 하여 좁게 되어 있다. 따라서, 전송선로의 폭이 좁게 되면서, 임피던스정합 전송선로(30)의 특성 임피던스(Z30)는 소정값(상술과 마찬가지로 83.4[Ω］) 유지되어 있다.
또한, 스탭(25, 25)는 상술한 바와 같이, K인버터의 인덕턴스(L)(도 3(b) 참조)를 구성함에 있어서, 소정의 선로길이로 설정되어 있으므로, K인버터 전송선로(33)에 있어서의 접지도체(22, 22)간의 거리는 도 ９에 도시하는 접지도체거리 (LE)로 제한되어 있다. 또, 도 9에 있어서는 도 ３(a)에서 설명한 부분과 동일한 부호를 붙이고, 그의 설명을 생략한다.
다음에, 상술한 바와 같이, 특성 임피던스를 유지하면서, 그의 폭을 좁게 한 전송선로가 메안더형상으로 형성된 임피던스정합 전송선로(30)에 대해서 도 10을 따라 설명한다. 도 10은 K인버터를 이용한 등가회로로 나타낸 임피던스 정합회로(7a)의 모식도로서, (a)는 전송선로를 메안더형상으로 형성한 경우, (b)는 전송선로를 K인버터의 옆에 배치한 경우, (c)는 접지도체폭을 좁힌 경우, (d)는 인접하는 접지도체를 제거한 경우, (e)는 전송선로를 접지도체 거리내에 형성한 경우를 나타내고 있다.
도 10(a)에 도시하는 임피던스 정합회로(7a)에서는 도 3(c)에서 설명한 직선 형상의 임피던스정합 전송선로(30)가, 신호선(흰선)(21)과 함께, 슬릿(검은선) (23, 23)이 도면 중 좌우방향으로 방향을 바꾸어, 메안더형상으로 형성되어 있다.신호선(21)끼리는 슬릿(23), 접지도체(22a), 및 슬릿(23)을 통하여 인접하도록 형성되므로, 임피던스 정합회로(7a)에 있어서의 접지도체(22a)가 차지하는 면적을 적게 할 수 있다.
도 10(b)에 도시하는 임피던스 정합회로(7a)에서는 메안더형상으로 형성된 임피던스정합 전송선로(30)가 K인버터 전송선로(33)와 로우노이즈앰프(6) 사이에 배치되어 있다.
도 10(c)에 도시하는 임피던스 정합회로(7a)에서는 접지도체(22a)의 접지도체폭(t)을 동일 도면(b)에 도시하는 접지도체폭(t)보다 좁게 하고 있다. 이것에 의해, 임피던스 정합회로(7a)에 있어서의 접지도체(22a)가 차지하는 면적을 상기 접지도체폭(t)보다 좁게 한 분만큼 적게 할 수 있다.
도 10(d)에 도시하는 임피던스 정합회로(7a)에서는 접지체폭(t)을 슬릿(23)의 간격(G)(도시하지 않음)으로 하고, 신호선(21)끼리를 슬릿(23)만을 통하여 인접하도록 형성되므로, 임피던스 정합회로(7a)에 있어서의 접지도체(22a)가 차지하는 면적을 더욱 적게 할 수 있다.
도 10(e)에 도시하는 임피던스 정합회로(7a)에서는 임피던스정합 전송선로 (30) 중, K인버터 전송선로(33)측의 전송선로에 굴곡부(VD, VD)를 설치하여, 임피던스정합 전송선로(30)를 접지도체거리(LE)의 범위(파선내)에 구성하고 있다.
임피던스 정합회로(7)를 이와 같이 구성함으로써, 임피던스정합 전송선로 (30), (40)의 선로길이(LI1, LI2)를 컴팩트(소형)하게 구성할 수 있으므로, 임피던스정합 전송선로(30), (40)의 소형화가 가능해져, 반도체소자(2)상에 있어서의 임피던스 정합회로(7)의 점유 면적을 더욱 작게 할 수 있다.
또한, 임피던스정합 전송선로(30)를 소형화하는 형상으로서 신호선(21)을 도면 중 좌우방향으로 방향을 바꾸어, 메안더형상으로 형성한 형상을 나타내었지만, 신호선(21)의 간격을 좁히는 바와 같은 형상이면 이것에 한정되지 않고, 예를 들면, 신호선(21)을 도면 중 상하 방향으로 방향을 바꾸어 메안더형상으로 형성해도 좋다. 또, 상술한 임피던스정합 전송선로의 소형화는 임피던스 정합회로(7b, 7c, 7d)에 대해서도 마찬가지이며, 그의 설명을 생략한다.
이와 같이, 임피던스 정합회로(7)는 선폭(W)과 간격(D)의 비율을 일정하게 유지하면서, 임피던스정합 전송선로(30, 40)를 소형화할 수 있지만, 선폭(W)이 작아지는 분만큼, 신호의 삽입손실이 증대하는 경우가 있으므로, 임피던스 정합회로(7)의 퀄리티계수(Q)를 향상시키기 위해, 예를 들면, 후술하는 접지층(29)을 설치하는 것도 가능하다. 도 11은 임피던스 정합회로(7)의 (일부 생략)단면도로서, (a)는 유전체기판(20)의 이면(20B)에 실리콘기판(27)을 형성한 경우, (b)는 유전체기판(20)의 이면(20B)에 접지층(29)을 형성한 경우를 나타내고 있다.
또한, 도 11은 도 2에 도시하는 임피던스 정합회로(7)를 Ａ방향에서 본 단면도로서, 후술하는 전자(電磁)계 시뮬레이션이 가능한 형태로, 임피던스 정합회로 (7)를 간략한 형태로 나타낸 것이다. 또, 신호선(21) 및 접지도체(22)상에 형성되는 패시베이션막은 생략하고 있다.
도 11(a)에 도시하는 임피던스 정합회로(7)에서는 실리콘(Si)으로 이루어지는 실리콘기판(27)상에, 유전체기판(20)으로서 기능하는 2산화실리콘(SiO2)으로 이루어지는 산화층이 성막되어 있다. 유전체기판(20)상에는 알루미늄(Al)으로 이루어지는 신호선(21)과, 이 신호선(21)의 양측으로부터 슬릿(23, 23)을 통하여 알루미늄(Al)으로 이루어지는 접지도체(22), (22)가 형성되고 있다.
한편, 도 11(b)에 도시하는 임피던스 정합회로(7)에서는 도 11(a)에 도시하는 임피던스 정합회로(7)와 마찬가지로, 2산화실리콘(SiO2)으로 이루어지는 유전체기판(20)상에는 알루미늄(Al)으로 이루어지는 신호선(21)과, 슬릿(23, 23)을 통하여 알루미늄(Al)으로 이루어지는 접지도체(22, 22)가 형성되어 있다. 한편, 유전체기판(20)의 이면(유전체기판의 한쪽의 면)(20B)에는 도 11(a)에 도시하는 임피던스 정합회로(7)와 달리, 상기 접지도체(22, 22)와 도통된 알루미늄(Al)으로 이루어지는 접지층(29)이 형성되어 있다.
이들, 도 11(a), (b)에 도시하는 임피던스 정합회로(7)에 대해, 소정의 전자계 시뮬레이션에 의거하여 퀄리티계수(Q)(무부하(Qu))를 연산하면, 도 11(a)에 도시하는 임피던스 정합회로(7)의 Qu는「20」으로 되는데 반해, 도 11(b)에 도시하는 임피던스 정합회로(7)의 Qu는 「39」로 된다. 즉, 임피던스 정합회로(7)는 유전체기판(20)의 이면(유전체기판의 한쪽의 면)(20B)에 큰 저항값을 갖는 실리콘(Si)을 형성하지 않고, 상기 접지층(29)을 형성함으로써, 퀄리티계수(Q)를 향상시킬 수 있다.
또한, 전자계 시뮬레이션의 조건은 무선LAN의 규격인 IEEE(미국 전기 전자 학회) 802.11b로서, 중심주파수(ω0)는 2.45[㎓]이다. 이하의 설명에 있어서의 전자계 시뮬레이션의 조건에 대해서도 마찬가지이다.
또, 유전체기판(20)의 이면(20B)에 접지층(29)이 형성될 뿐만 아니라, 또한 전송선로의 판두께(D)를 증대시켜서, 퀄리티계수(Q)를 향상시키는 것도 가능하다. 도 12는 전송선로의 판두께(D)를 증대시킨 경우의 임피던스 정합회로(7)의 (일부 생략)단면도를 나타내고 있다. 또한, 도 12는 도 11과 마찬가지로, 도 2에 나타내는 Ａ방향에서 본 단면도이며, 전자계 시뮬레이션이 가능한 형태로 임피던스 정합회로(7)를 간략한 형태로 나타내고 있다.
도 12(a), (b), (c)에 도시하는 임피던스 정합회로(7)는 모두 도 11(b)에서 설명한 임피던스 정합회로(7)와 마찬가지로, 유전체기판(20)의 이면(20B)에 접지층 (29)이 형성되어 있다. 신호선(21) 및 접지도체(22)상에는 2산화실리콘(SiO2)으로이루어지는 산화층(53)이 성막되어 있고, 또한 이 산화층(53)상에는 질화실리콘(SiN)으로 이루어지는 질화층(50)이 성막되어 있다. 그리고, 신호선(21) 및 접지 도체(22)의 전송선로는 도 12의 (a), (b), (c)의 순으로 그의 판두께(D)가 D1＜D2＜D3으로 되도록 형성되어 있다.
이러한 임피던스 정합회로(7)에 대해서, 상술과 마찬가지로 전자계 시뮬레이 션에 의거하여 퀄리티계수(Q)(무부하(Qu))를 연산하면, Qu는 도 12의 (a), (b), (c)의 순으로, 「33」, 「64」, 「68」로 된다. 즉, 임피던스 정합회로(7)는 신호선(21) 및 접지도체(22)의 판두께(D)를 크게 함으로써, 퀄리티계수(Q)를 더욱 향상시킬 수 있다.
상술한 도 12(c)에 도시하는 임피던스 정합회로(7)를, 적층된 유전체층에 의해 구성한 1예에 대해서 도 13을 따라 설명한다. 도 13은 적층된 유전체층(20a, 20b, 20c, 20d)에 의해, 판두께(D)가 증대된 경우의 임피던스 정합회로(7)의 (일부 생략)단면도를 도시하고 있다. 또한, 도 13은 도 11 및 도 12와 마찬가지로, 도 2에 도시하는 Ａ방향에서 본 단면도이다.
임피던스 정합회로(7)는 도 13에 도시하는 바와 같이, 실리콘(Si)으로 이루어지는 실리콘기판(27)상에, 2산화실리콘(SiO2)으로 이루어지는 산화층(ILD)(55)이 성막되어 있고, 이 산화층(55)상에는 접지층(29)을 통하여 유전체기판(20)이 형성되어 있다. 이 유전체기판(20)은 예를 들면, 반도체 제조 프로세스의 국제표준에 상당하는 TSMC(등록상표)의 디자인 룰(예를 들면 0.25㎛프로세스)에 의거하여 4개의 층에 의해 구성되어 있으며, 제 1 유전체층(IMD1)(20a), 제 2 유전체층(IMD2) (20b), 제 3 유전체층(IMD3)(20c), 제 ４ 유전체층(IMD4)(20d)으로 이루어진다.
제 3 유전체층(20c)상에는 알루미늄(Al)으로 이루어지는 신호선(신호층) (21D)과, 이 신호선(21D)의 양측으로부터 슬릿(23D, 23D)을 통하여 알루미늄(Al)으로 이루어지는 접지도체(접지도층)(22D, 22D)로 이루어지는 제 ４ 메탈층(M4)이 형 성되어 있다. 또, 제 ４ 유전체층(20d)상에는 마찬가지로 알루미늄(Al)으로 이루어지는 신호선(신호층)(21E)과, 이 신호선(21E)의 양측으로부터 슬릿(23E, 23E)을 통하여 알루미늄(Al)으로 이루어지는 접지도체(접지도층)(22E, 22E)로 이루어지는 제 ５ 메탈층(M5)이 형성되어 있다. 또, 제 ５ 메탈층상에는 2산화실리콘(SiO2)으로 이루어지는 산화층(PASS1)(53)이 성막되어 있고, 또한 이 산화층(53)상에는 질화실리콘(SiN)으로 이루어지는 질화층(PASS2)(50)이 성막되어 있다.
제 4 메탈층 및 제 5 메탈층에 있어서의 신호선(21D), (21E)끼리 및 접지도체(22D), (22E)끼리는 도면 중 상하방향으로 중첩되도록 배치되어 있고, 제 ４ 유전층(20d)에 소정 직경으로 이루어지는 복수의 비어(51), (52)가 형성되어 있다. 즉, 제 4 메탈층의 신호선(21D)과 제 5 메탈층의 신호선(21E)은 비어(층간도통수단, 층간도통선로)(51)에 의해 도통되고, 제 ４ 메탈층의 접지도체(22D, 22D)와 제 5 메탈층의 접지도체(22E, 22E)도 마찬가지로, 비어(층간도통수단, 층간도통선로)(52)에 의해 도통되어 있다. 이것에 의해, 전송선로의 판두께는 도 12(c)에 도시하는 판두께(D3)로 되도록 형성되어 있다.
반도체의 제조 프로세스에는 반도체소자(2)상에 구성되는 전송선로의 선폭이나 판두께 등을 규정하는 디자인 룰이 설정되어 있으며, 이러한 디자인 룰에 의해, 1층당 전송선로의 판두께(D)에 제한이 있는 바와 같은 경우에 있어서도, 문제없이 판두께(D)를 증대시킬 수 있어, 퀄리티계수(Q)를 향상시킬 수 있다. 이것에 의해, 반도체소자(2)상을 구성하는 회로로서 적층되어 구성되는 예를 들면 CMOS 등과 함 께, 임피던스 정합회로(7)를 이 반도체소자(2)상을 구성할 수 있다.
또한, 도 13에 도시하는 임피던스 정합회로(7)의 유전체층(20a, 20b, 20c, 20d, …)은 특별히 4층으로 한정할 필요는 없으며, 소정의 디자인 룰에 따라서 유전체층(20n)마다, 신호선(21A, 21B, 21C, 21D, …)과, 접지도체(22A, 22B, 22C, 22D, …)를 적절히 형성해도 좋다. 또, 도 11 내지 도 13에서 도시한 신호선(21), 접지도체(22) 및 접지층(29)의 재료예와, 유전체기판(20) 및 유전체층(20n)의 재료예로서 각각 알루미늄(Al)과 2산화실리콘(SiO2)을 나타내었지만, 마찬가지의 물리특성을 갖는 재료이면 특별히 이것에 한정할 필요는 없다.
이와 같이, 적층된 유전체층(20n)에 의해 구성하는 동시에, 도 10에 도시하는 바와 같이 임피던스정합 전송선로(30)를 메안더형상으로 형성한 임피던스정합 회로(7)에 대해서, 도 14에 설명한다. 도 14는 소형화된 임피던스정합 전송선로 (30)를 갖는 임피던스 정합회로(7a)의 전송선로의 상면도로서, (a)는 제 4 메탈층(M4)이 형성된 경우, (b)는 제 ４ 메탈층 및 제 ５ 메탈층(M4+M5)이 비어(51), (52)로 접속된 경우를 나타내고 있다. 또한, 도 14(a), (b)에 도시하는 임피던스 정합회로(7a)는 모두 TSMC(등록상표)의 디자인 룰(예를 들면 0.25㎛ 프로세스)에 의거해서 설계한 예이다.
제 ４ 메탈층이 형성된 임피던스 정합회로(7a)는 도 14(a)에 도시하는 바와 같이, K인버터 전송선로(33)의 횡폭이 144[㎛]로 되고, 또 메안더형상으로 형성된 임피던스정합 전송선로(30)의 횡폭이 857[㎛]로 된다. 한편, 임피던스 정합회로 (7a)의 종폭은 90[㎛]로 된다. 따라서, 그의 점유면적(S)은 1.00［㎜］×0.09［㎜］=0.09［㎟］로 된다.
또, 제 4 메탈층과 제 ５ 메탈층이 비어(51), (52)(도 13 참조)로 접속된 임피던스 정합회로(7a)는 도 14(b)에 도시하는 바와 같이, K인버터 전송선로(33)의 횡폭이 180[㎛]로 되고, 또, 메안더형상으로 형성된 임피던스정합 전송선로(30)의 횡폭이 455[㎛]로 된다. 한편, 임피던스 정합회로(7a)의 종폭은 190[㎛]로 된다. 따라서, 그의 점유면적(S)은 0.64［㎜］×0.19［㎜］=0.12［㎟］로 된다.
이와 같이, 임피던스 정합회로(7a)는 모두 점유면적(S)을 대략 0.1[㎟]로 할 수 있어, 도 17에 도시하는 종래의 임피던스 정합회로(60)의 점유면적(0.5[㎟])보다 작게 할 수 있다. 또한, 도 14(b)에 도시하는 임피던스 정합회로(7a)는 이미 기술한 바와 같이, 신호선(21) 및 접지도체(22)의 판두께(D)가 증대되어 있으므로, 퀄리티계수(Q)를 향상시킬 수 있다.
이들, 도 14(a), (b)에 도시하는 임피던스 정합회로(7a)에 있어서, 상술한 전자계 시뮬레이션에 의거하여 연산한 S파라미터에 대해, 도 15를 따라서 설명한다. 도 15는 도 14에 도시하는 임피던스 정합회로(7a)의 S파라미터의 연산결과를 나타내고 있다.
또한, 도면중의 실선은 제 4 메탈층(M4)이 형성된 임피던스 정합회로(7a)(도 14(a) 참조)의 S파라미터를 나타내고 있다. 또, 도면중의 파선은 제 4 메탈층 및 제 5 메탈층(M4+M5)이 비어(51), (52)로 접속된 임피던스 정합회로(7a)(도 14(b) 참조)의 S파라미터를 나타내고 있다. 또, S파라미터로서는 반사손실｜S11｜(입력한 신호가 반사해서 되돌아오는 비율), 삽입손실｜S21｜(입력되는 신호의 순방향으로 전달하는 비율)을 나타내고 있다.
반사손실｜S11｜은 중심주파수(ω0), 2.45[㎓]에 있어서, 도면 중 위쪽에 피크를 갖고 있으며, 삽입손실｜S21｜은 마찬가지로 2.45[㎓]에 있어서, 도면 중 아래쪽에 피크를 갖고 있다. 따라서, 신호는 거의 반사하는 일 없이, 중심주파수(ω0)에서 대역 통과하고 있어, 임피던스 정합회로(7a)는 도 14에 도시하는 바와 같이 소형화가 도모되면서도, 이미 기술한 바와 같이 임피던스정합 및 대역조정이 가능한 필터로서 기능하고 있다.
또, 중심주파수(ω0)에 있어서의 삽입손실｜S21｜은 제 ４ 메탈층에 제 ５ 메탈층을 비어(51), (52)로 접속한 임피던스 정합회로(7a)(파선)가 작은 값(약 -30[㏈])으로 되어 있으므로, 상술한 바와 같이 판두께(D)를 증대시킴으로써, 신호의 손실을 저감할 수 있다.
또한, 본 실시의 형태에 있어서, 임피던스 정합회로(7)는 1단의 필터를 나타내었지만, 특별히 1단으로 한정할 필요는 없고, 다단화해도 좋다. 예를 들면, 임피던스 정합회로(7a)의 K인버터 전송선로(33)와 전송선로(35)와의 사이에 K인버터와 반파장 공진회로를 교대로 접속하는 반파장 다단 필터(도시하지 않음)를 개재시켜도 좋다. 마찬가지로, 임피던스 정합회로(7c)의 J인버터 전송선로(43)와 전송선 로(45)와의 사이에, J인버터와 반파장 공진회로를 교대로 접속하는 반파장 다단 필터(도시하지 않음)를 개재시켜도 좋다. 이것에 의해, 통과대역외에 있어서의 급준한 대역외 감쇠특성(컷 특성)이 높은 밴드패스필터를 구성할 수 있어, 가령 좁은 대역폭이더라도 높은 주파수 선택도를 실현할 수 있다.
또한, 밴드패스필터로서 도 16에 도시하는 바와 같이, 1/4파장 다단 필터(90a, 90b)를 구성해도 좋다. 1/4파장 다단 필터(90a)는 도 16(a)에 도시하는 바와 같이, 임피던스 정합회로(7a)의 K인버터 전송선로(33)와 전송선로(35) 사이에 개재하고 있으며, 1/4파장 전송선로(공진회로)(91a, 91b, …, 91n-1)와, 인버터 전송선로(임피던스 반전회로)(92a, 92b, …, 92n)이 교대로 접속되어 있다. 또, 인버터 전송선로(92a, 92b, …, 92n)를 구성하는 K인버터와 J인버터는 1/4파장 전송선로(91a, 91b, …, 91n-1)를 통하여 인접하도록 접속되어 있다.
마찬가지로, 1/4파장 다단 필터(90b)는 도 16(b)에 도시하는 바와 같이, 임피던스 정합회로(7b)의 J인버터 전송선로(43)와 전송선로(45) 사이에 개재하고 있으며, 1/4파장 전송선로(공진회로)(93a, 93b, …, 93n-1)와, 인버터 전송선로(임피던스 반전회로)(95a, 95b, …, 95n)가 교대로 접속되어 있다. 또, 인버터 전송선로(95a, 95b, …, 95n)를 구성하는 K인버터와 J인버터는 1/4파장 전송선로(93a, 93b, …, 93n-1)를 통하여 인접하도록 접속되어 있다. 이것에 의해, 1/4파장 다단 필터(90a, 90b)의 크기를 상술한 반파장 다단 필터의 대략 절반으로 할 수 있어, 높은 주파수 선택도를 실현하면서, 임피던스 정합회로(7)를 소형화할 수 있다.
또한, 본 실시의 형태에 있어서, 무선통신에 대해 적용한 임피던스 정합회로 (7)에 대해 설명했지만, 유선통신이더라도 본 발명을 적용할 수 있는 것은 물론이다.
또, 본 실시의 형태에 있어서, 코플레이너선로로 구성된 임피던스 정합회로(7)에 대해 설명했지만, 신호선과 접지도체가 각각 유전체기판의 표리에 형성되는 마이크로 스트립선로나, 신호선을 유전체기판내에 구성하는 스트립선로 등의 분포정수선로에 대해서도 본 발명을 적용할 수 있다.
이상과 같이, 본 발명에 관한 임피던스 정합회로는 극초단파나 마이크로파 등의 무선 신호를 전송하는 임피던스 정합회로로서 유용하며, 특히 임피던스 정합회로를 반도체소자상에 구성하는 경우에 적합하다.

Claims (10)

  1. 유전체기판에 구성된 분포정수선로를 갖고, 입력되는 신호를 상기 분포정수선로를 통하여, 설정된 대역폭으로 출력할 수 있는 임피던스 정합회로에 있어서,
    상기 분포정수선로는,
    부하에 접속되며, 해당 부하의 리액턴스를 보상하는 길이를 선로길이로 하는 리액턴스 보상분포 정수선로와,
    상기 리액턴스 보상분포 정수선로에 접속되고, 상기 입력되는 신호의 1/4파장을 선로길이로 하며, 상기 설정된 대역폭에 따른 특성 임피던스를 갖는 1/4파장 분포 정수선로와,
    상기 1/4파장 분포 정수선로에 접속되고, 상기 부하의 임피던스의 크기에 따른 임피던스 반전회로를 구성하며, 상기 설정된 대역폭에 따른 상기 임피던스 반전회로의 인버터를 갖는 임피던스 반전분포 정수선로를 구비해서 이루어지는 것을 특징으로 하는 임피던스 정합회로.
  2. 제 1 항에 있어서,
    상기 리액턴스 보상분포 정수선로, 상기 1/4파장 분포 정수선로, 및 상기 임피던스 반전분포 정수선로는 각각 상기 유전체기판의 한쪽의 면에 형성된, 접지도체와 신호선에 의해 구성되어 이루어지는 임피던스 정합회로.
  3. 제 2 항에 있어서,
    상기 리액턴스 보상분포 정수선로의 신호선과, 상기 1/4파장 분포 정수선로의 신호선 중, 적어도 상기 1/4파장 분포 정수선로의 신호선은 사행해서 이루어지는 임피던스 정합회로.
  4. 제 2 항에 있어서,
    상기 유전체기판의 다른쪽의 면에 상기 접지도체와 도통하는 접지층을 형성해서 이루어지는 임피던스 정합회로.
  5. 제 2 항에 있어서,
    상기 유전체기판은 적층된 복수의 유전체층에 의해 구성되고,
    상기 복수의 유전체층 중, 적어도 ２개의 상기 유전체층은 접지도체층과, 해당 접지도체층의 사이에 소정간격을 통하여 개재하는 신호층을 가지며,
    상기 신호층끼리 및 상기 접지도체층끼리를 도통시키는 층간도통수단을 구비하고,
    상기 신호선은 상기 층간도통수단에 의해 도통된 상기 신호층이며,
    상기 접지도체는 상기 층간도통수단에 의해 도통된 상기 접지도체층인 임피던스 정합회로.
  6. 제 2 항에 있어서,
    상기 유전체기판은 적층된 복수의 유전체층에 의해 구성되고,
    상기 복수의 유전체층 중, 적어도 ２개의 상기 유전체층은 접지도체층과, 해당 접지도체층의 사이에 소정간격을 통하여 개재하는 신호층을 가지며,
    상기 신호층끼리 및 상기 접지도체층끼리를 도통시키는 층간도통선로를 구비하고,
    상기 신호선은 상기 층간도통선로에 의해 도통된 상기 신호층이며,
    상기 접지도체는 상기 층간도통선로에 의해 도통된 상기 접지도체층인 임피던스 정합회로.
  7. 제 1 항에 있어서,
    상기 분포정수선로는
    상기 임피던스 반전분포 정수선로에 접속되고, 상기 입력되는 신호의 1/4파장을 선로길이로 하는 적어도 1개의 공진회로와, 해당 공진회로를 통하여 서로 이웃하는 K인버터와 J인버터에 대응하는 임피던스 반전회로를 갖는 협대역 통과분포 정수선로를 추가로 구비해서 이루어지는 임피던스 정합회로.
  8. 청구항 1 기재의 임피던스 정합회로를 구비해서 이루어지는 반도체소자.
  9. 청구항 ８ 기재의 반도체소자와,
    상기 반도체소자에 접속된 안테나를 구비해서 이루어지는 무선통신장치.
  10. 제 3 항에 있어서,
    상기 신호선은 슬릿만을 통하여 서로 이웃하도록 사행해서 이루어지는 임피던스 정합회로.
KR1020057016879A 2003-03-10 2004-03-04 임피던스 정합회로와 그것을 이용한 반도체소자 및무선통신장치 KR100656256B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003064128A JP4097138B2 (ja) 2003-03-10 2003-03-10 インピーダンス整合回路とそれを用いた半導体素子及び無線通信装置
JPJP-P-2003-00064128 2003-03-10
PCT/JP2004/002751 WO2004082064A1 (ja) 2003-03-10 2004-03-04 インピーダンス整合回路とそれを用いた半導体素子及び無線通信装置

Publications (2)

Publication Number Publication Date
KR20060004914A KR20060004914A (ko) 2006-01-16
KR100656256B1 true KR100656256B1 (ko) 2006-12-13

Family

ID=32984460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057016879A KR100656256B1 (ko) 2003-03-10 2004-03-04 임피던스 정합회로와 그것을 이용한 반도체소자 및무선통신장치

Country Status (7)

Country Link
US (1) US7498897B2 (ko)
EP (1) EP1603186A4 (ko)
JP (1) JP4097138B2 (ko)
KR (1) KR100656256B1 (ko)
CN (1) CN1759500B (ko)
TW (1) TW200507451A (ko)
WO (1) WO2004082064A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006234803A (ja) * 2005-01-31 2006-09-07 Ricoh Co Ltd プリント基板のノイズ注入装置
US8106847B2 (en) 2005-03-18 2012-01-31 Kyushu University, National University Corporation Communication circuit, communication apparatus, impedance matching circuit and impedance matching circuit designing method
EP1710926A1 (fr) * 2005-04-05 2006-10-11 Stmicroelectronics Sa Circuit de réception pour téléphone multimode reconfigurable
JP4725979B2 (ja) * 2005-07-15 2011-07-13 国立大学法人東北大学 センサタグ、センサタグ装置、受電力回路、センサタグ装置の電力供給方法
WO2009001170A2 (en) * 2006-11-16 2008-12-31 Nortel Networks Limited Filter having impedance matching circuits
US8335481B2 (en) 2007-12-05 2012-12-18 Telefonaktiebolaget L M Ericsson (Publ) Load modulation arrangement
JP5289445B2 (ja) * 2008-07-31 2013-09-11 京セラ株式会社 整合回路、配線基板、整合回路を備える送信器、受信器、送受信器およびレーダ装置
US8618629B2 (en) * 2009-10-08 2013-12-31 Qualcomm Incorporated Apparatus and method for through silicon via impedance matching
WO2011044965A1 (de) * 2009-10-14 2011-04-21 Landis+Gyr Ag Antennenkoppler
US8471340B2 (en) * 2009-11-30 2013-06-25 International Business Machines Corporation Silicon-on-insulator (SOI) structure configured for reduced harmonics and method of forming the structure
US8698244B2 (en) 2009-11-30 2014-04-15 International Business Machines Corporation Silicon-on-insulator (SOI) structure configured for reduced harmonics, design structure and method
JP5697142B2 (ja) * 2010-12-28 2015-04-08 国立大学法人東北大学 マイクロ波帯昇圧整流回路及びこれを用いた無線タグ装置と無線タグシステム
CN103904398B (zh) * 2014-03-03 2016-06-29 华南理工大学 一种带滤波功能的小型化混合环
TWI509259B (zh) * 2014-03-18 2015-11-21 Nat Applied Res Laboratories 傳導式電流探頭
CN105785299A (zh) * 2014-12-24 2016-07-20 北京无线电计量测试研究所 片上测量系统的共面波导反射幅度标准器及其设计方法
CN104836004B (zh) * 2015-05-29 2017-06-23 厦门大学 变容二极管加载的电控可调波导口负载阻抗匹配器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4473807A (en) * 1982-10-18 1984-09-25 Rockwell International Corporation Coaxial K inverter
JP3569995B2 (ja) 1995-03-08 2004-09-29 株式会社村田製作所 Ｔｍ２重モード誘電体共振器及び高周波帯域通過フィルタ装置
JPH09294001A (ja) 1996-04-26 1997-11-11 Matsushita Electric Ind Co Ltd 積層フィルタ及びその製造方法
JP2002335108A (ja) 2002-03-22 2002-11-22 Mitsubishi Electric Corp インピーダンス変成器の設計方法

Also Published As

Publication number Publication date
KR20060004914A (ko) 2006-01-16
CN1759500A (zh) 2006-04-12
WO2004082064A1 (ja) 2004-09-23
US20060170515A1 (en) 2006-08-03
EP1603186A4 (en) 2006-10-04
TW200507451A (en) 2005-02-16
CN1759500B (zh) 2010-06-16
JP2004274513A (ja) 2004-09-30
EP1603186A1 (en) 2005-12-07
US7498897B2 (en) 2009-03-03
JP4097138B2 (ja) 2008-06-11

Similar Documents

Publication Publication Date Title
KR100656256B1 (ko) 임피던스 정합회로와 그것을 이용한 반도체소자 및무선통신장치
US6133806A (en) Miniaturized balun transformer
Sun et al. A compact branch-line coupler using discontinuous microstrip lines
US7250828B2 (en) Compact balun
US6278340B1 (en) Miniaturized broadband balun transformer having broadside coupled lines
JPH10335911A (ja) バラン回路及びバランス型周波数変換器
US6498550B1 (en) Filtering device and method
US9300022B2 (en) Vaisman baluns and microwave devices employing the same
WO2004049495A1 (ja) 平面フィルタ、半導体装置、および無線装置
JP3136058B2 (ja) 平衡不平衡変換回路
US6351192B1 (en) Miniaturized balun transformer with a plurality of interconnecting bondwires
EP1265310B1 (en) Superconducting microstrip filter
Zhu et al. Novel passive vector-sum reconfigurable filtering phase shifter with continuous phase-control and tunable center frequency
Guo et al. A novel LTCC miniaturized dualband balun
US7495531B2 (en) Filter and radio communication apparatus using the same
Ma et al. A wide stopband dual-band bandpass filter based on asymmetrical parallel-coupled transmission line resonator
EP0999606A1 (en) Dielectric filter and RF apparatus employing thereof
Sheta et al. A new class of miniature quadrature couplers for MIC and MMIC applications
JP3175876B2 (ja) インピーダンス変成器
JPH08162812A (ja) 高周波結合器
JP3309454B2 (ja) リング共振器
JP2888027B2 (ja) ストリップ線路ループ共振器フィルタ
US6791431B2 (en) Compact balun with rejection filter for 802.11a and 802.11b simultaneous operation
KR100517946B1 (ko) 밸룬 구조
JP3339192B2 (ja) トランスバーサルフィルタ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091119

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee