WO2004048985A1 - Vorrichtung und verfahren zur erfassung von stressmigrations-eigenschaften - Google Patents

Vorrichtung und verfahren zur erfassung von stressmigrations-eigenschaften Download PDF

Info

Publication number
WO2004048985A1
WO2004048985A1 PCT/DE2003/003844 DE0303844W WO2004048985A1 WO 2004048985 A1 WO2004048985 A1 WO 2004048985A1 DE 0303844 W DE0303844 W DE 0303844W WO 2004048985 A1 WO2004048985 A1 WO 2004048985A1
Authority
WO
WIPO (PCT)
Prior art keywords
stress migration
heating
conductor
test structure
smt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2003/003844
Other languages
English (en)
French (fr)
Inventor
Armin Fischer
Alexander Von Glasow
Jochen Von Hagen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of WO2004048985A1 publication Critical patent/WO2004048985A1/de
Priority to US11/132,665 priority Critical patent/US7888672B2/en
Anticipated expiration legal-status Critical
Priority to US12/980,829 priority patent/US8323991B2/en
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits

Definitions

  • the present invention relates to a device and a method for detecting stress migration properties and, in particular, to a device and a method for detecting stress migration properties of a semiconductor component which is finally assembled in a product-relevant housing.
  • Integrated circuits are usually produced with a large number of structured metallization or conductor track levels which are electrically separated from one another by dielectric intermediate insulating layers.
  • dielectric intermediate insulating layers In order to realize electrical connections between the structured metallization or interconnect layers or between the interconnect layers and a substrate, so-called contact holes or vias are formed in the insulating layers at selected locations.
  • the stress migration described in the present invention relates to mass transport, which in particular in conductor track layers or contact holes Due to mechanical stresses or gradient is caused.
  • FIGS. 1A to IC show simplified sectional views to illustrate conventional devices for recording stress migration properties.
  • reliability tests are typically carried out directly on the wafer or on the wafer level in order to characterize the stress migration properties of conductor tracks and in particular of metallizations in integrated circuits or semiconductor components IC described above.
  • the resistances of different stress migration test structures SMT which are formed in a semiconductor chip IC, are measured at regular intervals (e.g. once an hour, day or week) and the deviation from the initial value is assessed. Between these measurements, the wafers are stored in an oven at temperatures greater than 150 degrees Celsius, which means that the duration of these reliability tests can be significantly reduced to around 1000 to 2000 hours in order to achieve a product life of e.g. 15 years.
  • a disadvantage of such a test device is that the results obtained are inadequate owing to a lack of final assembly in a housing and, in this respect, do not enable the stress migration properties of the semiconductor module to be recorded with sufficient accuracy in an environment close to the product.
  • such a test can therefore also be carried out in a final assembled test housing TG, the semiconductor component IC being mounted on a component carrier T for example by means of bond wires or soldered connections B, a temperature-resistant ceramic test housing being used as the housing.
  • a temperature-resistant ceramic test housing being used as the housing.
  • the semiconductor component IC to be examined can in turn also be embedded in a product-relevant plastic housing G via solder connections B and a component carrier T, but here the
  • the invention is therefore based on the object of providing a device and a method for detecting stress migration properties of a semiconductor component which is finally assembled in a product-relevant housing, as a result of which a sufficiently precise assessment of stress migration properties is obtained in a relatively short time.
  • the stress migration test structure preferably consists of at least a first conductor area which is formed in a first conductor layer, at least a second conductor area which is formed in a second conductor layer and at least one connection area which is between the conductor layers for electrically connecting the first and second conductor areas in a first insulating layer is formed. Since the stress migration test structure is consequently formed in the available conductor track layers of the semiconductor module, the measured values obtained are highly meaningful with regard to the stress migration properties in the semiconductor module.
  • a surface and / or a volume of the first and / or a volume of the second conductor track region is preferably substantially larger than a surface and / or a volume of the connection region, as a result of which, with knowledge of the layout for the further semiconductor circuit, a further substantial reduction in the time period for receives the reliability test because the stress or stress acting on the enlarged surface and the number of diffusible voids in the volume are correspondingly increased.
  • the stress migration test structure can have a multiplicity of first and second conductor track regions which are connected to one another in a chain-like manner via a multiplicity of connecting regions.
  • the internal heating device is preferably designed as a heating conductor region within the at least one first or second conductor region or connecting region, an alternating current flowing through the heating conductor region. In this way, a particularly effective heating of the structures to be examined is obtained, wherein the influence of electromigration can be reliably excluded, in particular when using an alternating current.
  • the stress migration detection device described above is preferably first formed in a semiconductor module, then the semiconductor module is mounted on a module carrier and packaged in a product-relevant housing, with a heating current finally being connected to the integrated module Heating device and for detecting the stress migration properties of the semiconductor device, a measurement voltage is applied to the stress migration test structure and a current is measured through the stress migration test structure.
  • the corresponding stress migration properties can be determined with high accuracy in a sufficiently short time for product-relevant housings, such as plastic housings.
  • FIGS. 1A to IC show simplified sectional views to illustrate a conventional device and a conventional method for recording stress migration properties
  • FIG. 2 shows a simplified sectional view to illustrate a device and a method for recording stress migration properties of a semiconductor component which is finally assembled in a product-relevant housing;
  • FIG. 3A shows a simplified top view of a device for recording stress migration properties according to a first exemplary embodiment
  • FIG. 3B shows a simplified perspective view of the device according to FIG. 3A along a section I-I;
  • FIG. 4A shows a simplified plan view of a device for recording stress migration properties according to a second exemplary embodiment
  • FIG. 4B shows a simplified sectional view of the device according to FIG. 4A along a section II-II;
  • FIG. 5 shows a simplified top view of a device for recording stress migration properties according to a third exemplary embodiment.
  • FIG. 2 shows a simplified sectional view of a device for recording stress migration properties, the same reference numerals designating the same or corresponding elements as in FIGS. 1A to IC and a repeated description being omitted below.
  • the reliability tests for the characterization of stress migration properties (in particular of metallizations) in semiconductor components IC (integrated circuits) are carried out according to the invention in a fully assembled state and after packaging in a product-relevant housing G.
  • the stress migration test structures SMT integrated in the semiconductor component IC have an integrated heating device IH internally or in the immediate vicinity thereof, which locally has an internal temperature T ⁇ greater than 150 degrees Celsius can generate.
  • the plastic materials used in product-relevant housings G can continue to attack the semiconductor component IC and the component carrier T or the solder connections or balls B and cause their corresponding mechanical stress or stress ⁇ G to the semiconductor component IC unchanged , •
  • a prevailing basic stress or a basic stress in the semiconductor material or the wiring and / or insulator layers remains at an unchanged value ⁇ 0 , so that the stress that can be detected by the stress migration test structure SMT or the corresponding stress ⁇ to:
  • the integrated heating device IH can be used to locally heat the stress migration test structure SMT to Ti greater than 150 degrees Celsius, preferably temperatures in a range from 225 degrees Celsius to 300 degrees Celsius. In this way, a statement can be made in a relatively short time, ie 100 to 2000 hours, about the stress migration properties of a semiconductor component IC which is finally assembled in a product-relevant housing.
  • FIG. 3A shows a simplified plan view
  • FIG. 3B shows a perspective sectional view along a section II according to FIG. 3A of a device for recording stress migration properties according to a first exemplary embodiment, the same reference numerals again designating identical or corresponding elements and a repeated description subsequently being omitted becomes.
  • the stress migration test structure SMT has two first conductor path regions 1 in a first conductor path layer or metallization level L 1, which are used as circuit boards with a relatively large surface area for optimal absorption of mechanical stresses or stresses and / or volumes for formation or provision are formed by empty spaces.
  • a second interconnect layer or metallization level L2 three second interconnect regions 2 are formed, which electrically connect the first interconnect regions 1 to one another via connection regions 3 in so-called contact holes or vias.
  • the connection area Before 3, the first and second interconnect regions 1 and 2 accordingly connect through a corresponding contact hole or via in a first insulating layer II lying between the interconnect layers L1 and L2.
  • At least the surface and / or the volume of the first interconnect regions 1 is substantially larger than a surface and / or a volume of the connection regions 3, as a result of which the stress migration-related material transport or voiding mainly occurs affects the connection areas 3.
  • These cavities formed by the stress migration are designated V (void) in the connection areas 3.
  • the first interconnect regions 1 have a substantially larger surface area and / or volume than the second interconnect regions 2, whereby these second interconnect regions can also have a correspondingly large surface area and / or volume.
  • these second conductor track regions are also outstandingly suitable for an internal heating device described later.
  • the stress migration test structure SMT accordingly consists of a multiplicity of first interconnect regions 1 and a multiplicity of second interconnect regions 2, which are connected to one another in a chain-like manner via a multiplicity of connection regions 3. Due to this chain-like structure, there is a further improvement in the statistical significance for the detection of stress migration properties in a semiconductor module.
  • an integrated heating device in the form of heating conductor structures.
  • a conductor strip IH1 for example with a meandering structure, is formed in the second conductor path layer L2 below the first conductor path regions 1 and between the second conductor path regions 2 and can be heated with a heating current by Joule heating.
  • the heating current of this lower integrated heating device IH1 can be, for example, an alternating current or a direct current AC / DC.
  • an upper integrated heating device IH2 can also be formed in a conductor path layer L3 which is spaced apart by a second insulating layer 12 and consequently lies above the first conductor path layer L1 and which, for example, can in turn be structured in a meandering manner. In this case, heating takes place in the same way as in the lower integrated heating device IH1 via a direct or alternating current.
  • the integrated heating device IH1 and IH2 preferably has a polycrystalline semiconductor material and in particular polysilicon, as a result of which particularly good thermal conductivity properties are obtained.
  • metal materials can also be used in the same way.
  • the temperatures generated in this lower and upper internal heating device IH1 and IH2 are usually above 150 degrees Celsius and preferably in a temperature range from 225 degrees Celsius to 300 degrees Celsius, as a result of which the stress migration, in particular in the first conductor track areas 1, can be optimally accelerated without thereby causing a significant change in the stresses ⁇ 0 in the semiconductor component IC and in particular in the stresses ⁇ G caused by the plastic housing G.
  • silicon due to the good thermal conductivity properties of silicon, exclusively local heating is obtained, which is only limited to a very small area directly in the vicinity of the stress migration test structure SMT.
  • FIG. 4A shows a simplified plan view
  • FIG. 4B shows a simplified sectional view along a section II-II in FIG. 4A of a device for recording stress migration properties according to a second exemplary embodiment, the same reference symbols denoting and identifying the same or corresponding elements as in FIGS. 3A and 3B a repeated description is omitted below.
  • the stress migration test structure in turn has the same structure as the stress migration test structure according to the first exemplary embodiment, but now the integrated heating device is formed directly in or within the stress migration test structure SMT.
  • the heating device according to the second exemplary embodiment has an internal heating conductor region IH within the at least first conductor path region 1 or the second conductor path region 2 or the connection regions 3, a heating current AC flowing through the heating conductor region.
  • the heating current AC preferably has a high AC component, it preferably having only AC components. In this way, undesired electromigration caused by direct current can be prevented, which would impair measurement accuracy when determining the desired stress migration properties.
  • the heating current AC is applied via connection areas A directly to the outermost second conductor track areas 2 of the chain-shaped stress migration test structure SMT, in particular in the case of the illustrated Structuring of the second conductor track regions 2 with their relatively small surfaces and / or volumes and when using similar conductor path materials, a joule 'see heating mainly takes place in these second conductor path regions 2, and the first conductor path regions 1 hardly contribute to the heating, but are heated by heat conduction become.
  • connection areas 3 are also flowed through with heating current, there should preferably be no direct current component in the heating current AC in order to avoid damage from electromigration.
  • FIG. 5 shows a simplified top view of a stress migration test structure SMT according to a third exemplary embodiment, the same reference numerals again designating the same or corresponding elements as in FIGS. 3 and 4 and a repeated description being omitted below.
  • the device according to FIG. 5 essentially corresponds to the device according to the second exemplary embodiment, the internal heating device IH again being formed within or as part of the stress migration test structure.
  • the entire stress migration test structure SMT is not loaded with a heating current AC and thus heated by Joule 's heating, but only a second conductor path region 2 lying between the first conductor path regions 1 to the heating current AC connected via connection areas A.
  • the structure is only heated in this intermediate see the second conductor region 2 lying on the first conductor region 1, whereby an electrical load on the connection regions or vias 3 can be avoided.
  • these immediately adjacent conductor track regions 3 are nevertheless sufficiently heated by the lower or second conductor track layer L2, so that stress migration is accelerated sufficiently. Again, to avoid damage caused by electromigration, there should be no direct current component in the heating current AC if possible.
  • the materials for the respective conductor layers and connection areas can be the conductor or metallization materials available in semiconductor modules, with copper and / or aluminum being used as materials for the conductor layers and copper, aluminum or tungsten for the connection areas can be.
  • the stress migration test structures described above are first formed in the semiconductor component with their respective internal or directly integrated heating devices, the semiconductor component is then mounted on a component carrier T, which preferably represents a lead frame of a flip-chip housing.
  • the product-relevant housing is then preferably formed by means of a plastic injection molding process, and after the plastic has cooled or hardened, the actual reliability test is carried out in the final assembled state.
  • a heating current is first applied to the integrated heating device and, in addition, a measurement voltage is applied to the stress migration test structure and to measure the stress migration properties of the semiconductor module measured a current flowing through the stress migration test structure.
  • the application of the heating current and the application of the measurement voltage can be carried out simultaneously or at different times, which further simplifies the test procedure and accelerates.
  • the invention has been described above with reference to a semiconductor module packed in a flip-chip housing. However, it is not limited to this and includes all other product-relevant housings in the same way.
  • the stress migration test structure is not limited to the form shown, but instead includes all alternative forms and configurations in the same way, an integrated heating device bringing about local heating within or in the immediate vicinity of the stress migration test structure.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Die Erfindung betrifft eine Vorrichtung und ein Verfahren zur Erfassung von Stressmigrations-Eigenschaften eines in einem produktrelevanten Gehäuse (G) endmontierten Halbleiter-Bausteins (IC) mit einer Stressmigrations-Teststruktur (SMT), die im Halbleiter-Baustein (IC) ausgebildet ist. Zur Erhöhung einer Erfassungsgenauigkeit auch einer durch das Gehäuse (G) verursachten Beanspruchung σG ist innerhalb oder in unmittelbarer Nähe der Stressmigrations-Teststruktur (SMT) eine integrierte Heizvorrichtung (IH) ausgebildet.

Description

Beschreibung
Vorrichtung und Verfahren zur Erfassung von Stressmigrations- Eigenschaften
Die vorliegende Erfindung bezieht sich auf eine Vorrichtung und ein Verfahren zur Erfassung von Stressmigrations-Eigen- schaften und insbesondere auf eine Vorrichtung und ein Verfahren zur Erfassung von Stressmigrations-Eigenschaften eines in einem produktrelevanten Gehäuse endmontierten Halbleiter- Bausteins .
Integrierte Schaltungen werden üblicherweise mit einer Vielzahl von strukturierten Metallisierungs- bzw. Leiterbahnebe- nen hergestellt, die voneinander durch dielektrische Zwischenisolierschichten elektrisch voneinander getrennt sind. Zur Realisierung von elektrischen Verbindungen zwischen den strukturierten Metallisierungs- bzw. Leiterbahnschichten oder zwischen den Leiterbahnschichten und einem Substrat werden an ausgewählten Orten sogenannte Kontaktlöcher bzw. Vias in den Isolierschichten ausgebildet.
Mit fortschreitender Integrationsdichte werden zur Realisierung von verbesserten Leistungsmerkmalen wie z.B. einer er- höhten Geschwindigkeit und einer vergrößerten Schaltungsfunktionalität pro Flächeneinheit die Strukturbreiten und insbesondere die Kontaktlöcher bzw. Vias zunehmend kleiner, weshalb sie insbesondere für eine sogenannte Stressmigration zunehmend empfänglich werden.
Im Gegensatz zu der sogenannten Elektromigration, bei der ein Massentransport von Leiterbahnmaterial auf Grund eines anliegenden Gleichstroms und insbesondere bei sehr hohen Stromdichten hervorgerufen wird, bezieht sich die in der vorlie- genden Erfindung beschriebene Stressmigration auf einen Massentransport, der in Leiterbahnschichten bzw. Kontaktlöchern insbesondere auf Grund von mechanischen Spannungen bzw. Span- nungsgradienten hervorgerufen wird. Derartige mechanische Spannungen, die beispielsweise aus einer Fehlanpassung von thermischen Ausdehnungskoeffizienten und von unterschiedlichen Elastizitätsmodulen der Leiterbahnschichten bzw. der da- zwischen liegenden Isolatorschichten und anderer leitender und nicht leitender Zwischenschichten herrühren, führen demzufolge zu einem ähnlichen Materialtransport, der abhängig von einer Druck- oder Zugspannung bzw. Wechselbeanspruchung die Ausbildung von Hohlräumen (voids) im elektrisch leitenden Material hervorruft, wodurch ein elektrischer Widerstands von Leiterbahnen im Halbleiter- Baustein erhöht oder sogar eine Leiterbahnunterbrechung auftreten kann.
Betrachtet man beispielsweise einen Herstellungsprozess, bei dem auf einer Leiterbahnschicht (Aluminium, Kupfer, usw.), die auf einem Halbleitersubstrat oder einer dielektrischen Schicht ausgebildet ist, eine weitere Isolatorschicht, beispielsweise bei einer Temperatur von 350 Grad Celsius mittels eines CVD-Verfahrens (Chemical Vapor Deposition) , abgeschie- den wird, so ergeben sich bereits auf Grund der unterschiedlichen Ausdehnungskoeffizienten zwischen der Leiterbahnschicht und den angrenzenden Isolierschichten mechanische Spannungen, die beispielsweise als Zug-Beanspruchung eine •Stressmigration in der Leiterbahnschicht hervorrufen. Bei Kupfermetallisierung mit Cu-Vias führen Spannungsgradienten z.B. in Folge thermischer Fehlanpassung zum Transport von Leerstellen in das Via (Bildung von Hohlräumen) .
Genauer gesagt diffundieren Leerstellen zur Verringerung der Spannungsenergie in der Leiterbahnschicht, wodurch nach einer gewissen Zeit, üblicherweise mehrere Monate oder Jahre, dieser Massentransport in der Leiterbahnschicht oder den Vias Hohlräume erzeugt, die die elektrischen Eigenschaften des Halbleiter-Bausteins beeinflussen und bis zu einer Unterbre- chung einer Leiterbahn führen können. Figuren 1A bis IC zeigen vereinfachte Schnittansichten zur Veranschaulichung herkömmlicher Vorrichtungen zur Erfassung von Stressmigrations-Eigenschaften .
Gemäß Figur 1A werden Zuverlässigkeitsuntersuchungen zur Charakterisierung der vorstehend beschriebenen Stressmigrations- Eigenschaften von Leiterbahnen und insbesondere von Metallisierungen in integrierten Schaltungen bzw. Halbleiter-Bausteinen IC üblicherweise direkt auf dem Wafer bzw. auf Wafe- rebene durchgeführt. Dabei werden die Widerstände von unterschiedlichen Stressmigrations-Teststrukturen SMT, die in einem Halbleiter-Baustein IC ausgebildet sind, in regelmäßigen Abständen (z.B. einmal pro Stunde, Tag oder Woche) gemessen und die Abweichung vom Anfangswert bewertet. Zwischen diesen Messungen werden die Wafer in einem Ofen bei Temperaturen größer 150 Grad Celsius gelagert, wodurch sich die Dauer für diese Zuverlässigkeitsuntersuchungen wesentlich auf etwa 1000 bis 2000 Stunden verringern lässt, um eine Produktlebensdauer von z.B. 15 Jahren abzusichern.
Nachteilig ist jedoch bei einer derartigen Testvorrichtung, dass die gewonnenen Ergebnisse auf Grund einer fehlenden Endmontage in einem Gehäuse nur unzureichend sind und insofern keine ausreichend genaue Erfassung der Stressmigrations- Eigenschaften des Halbleiter-Bausteins in produktnaher Umgebung ermöglichen.
Gemäß Figur 1B kann demzufolge ein derartiger Test auch in einem endmontierten Testgehäuse TG durchgeführt werden, wobei der Halbleiter-Baustein IC beispielsweise mittels Bond- Drähten oder Lötverbindungen B auf einem Bausteinträger T montiert ist, wobei als Gehäuse ein temperaturfestes Keramik- Testgehäuse verwendet wird. Obwohl auf diese Weise neben internen Spannungen σ0 des Halbleiter-Bausteins IC auch die durch die Montage bzw. die Lötverbindungen B und den Bausteinträger T des Testgehäuses TG verursachten Spannungen σTG erfasst und bewertet werden können, geben derartige Untersu- chungsergebnisse insbesondere auf Grund des von einem produktrelevanten Gehäuse abweichenden Testgehäuses TG wiederum keine genauen Aussagen für die Stressmigrations-Eigenschaften der Leiterbahnsystems in einem Halbleiter-Baustein mit Pro- duktgehäuse.
Gemäß Figur IC kann weiterhin der zu untersuchende Halbleiter-Baustein IC wiederum über Lötverbindungen B und einen Bausteinträger T auch in einem produktrelevanten Kunststoff- gehäuse G eingebettet sein, wobei sich jedoch hierbei die
Problematik ergibt, dass bei einer entsprechenden Erwärmung auf Temperaturen TE größer 150 Grad Celsius durch die thermische Fehlanpassung der das Leiterbahnsystem umgebenden Schichten eine Änderung des produktrelevanten Spannungszu- Standes verursacht wird, weshalb man keine genauen Aussagen über die Stressmigrations-Eigenschaften in einem derart gepackten Halbleiter-Baustein IC erhält. Ferner kann auch die Plastik- bzw. Kunststoffmasse des Gehäuses G schmelzen bzw. weich werden, wodurch die durch dieses Kunststoffgehäuse G verursachte Spannung ebenfalls zu einer veringerten Spannung σG x führt .
Ohne diese erhöhten Temperaturen größer 150 Grad Celsius, die vorzugsweise von einer externen Heizung EH erzeugt werden, sind jedoch derartige Zuverlässigkeitsuntersuchungen nicht wirtschaftlich durchführbar, da sie mehrere Monate und üblicherweise sogar mehrere Jahre beanspruchen würden.
Der Erfindung liegt daher die Aufgabe zu Grunde, eine Vor- richtung und ein Verfahren zur Erfassung von Stressmigrations-Eigenschaften eines in einem produktrelevanten Gehäuse endmontierten Halbleiter-Bausteins zu schaffen, wodurch man in relativ kurzer Zeit eine ausreichend genaue Bewertung von Stressmigrations-Eigenschaften erhält .
Erfindungsgemäß wird diese Aufgabe hinsichtlich der Vorrichtung durch die Merkmale des Patentanspruchs 1 und hinsieht- lieh des Verfahren durch die Maßnahmen des Patentanspruchs 11 gelöst.
Insbesondere durch die Verwendung einer internen Heizvorrich- tung, die innerhalb oder in unmittelbarer Nähe einer Stressmigrations-Teststruktur im Halbleiter-Baustein zum lokalen Erwärmen der Stressmigrations-Teststruktur ausgebildet ist, erhält man eine ausreichende Beschleunigung zur Verringerung der Testzeiten, wobei eine durch ein produktrelevantes Gehäu- se verursachte Spannung dadurch im Wesentlichen unbeeinflusst bleibt.
Vorzugsweise besteht die Stressmigrations-Teststruktur aus zumindest einem ersten Leiterbahnbereich, der in einer ersten Leiterbahnschicht ausgebildet ist, zumindest einem zweiten Leiterbahnbereich, der in einer zweiten Leiterbahnschicht ausgebildet ist und zumindest einem Verbindungsbereich, der zwischen den Leiterbahnschichten zum elektrischen Verbinden der ersten und zweiten Leiterbahnbereiche in einer ersten Isolierschicht ausgebildet ist. Da die Stressmigrations- Teststruktur demzufolge in den zur Verfügung stehenden Leiterbahnschichten des Halbleiter-Bausteins ausgebildet ist, erhält man für die ermittelten Messwerte eine hohe Aussagekraft hinsichtlich der Stressmigrations-Eigenschaften im Halbleiter-Baustein.
Vorzugsweise ist eine Oberfläche und/oder ein Volumen des ersten und/oder ein Volumen zweiten Leiterbahnbereichs wesentlich größer als eine Oberfläche und/oder ein Volumen des Verbindungsbereichs, wodurch man in Kenntnis des Layouts für die weitere Halbleiter-Schaltung eine weitere wesentliche Reduzierung der Zeitdauer für die Zuverlässigkeitsuntersuchung erhält, da die an der vergrößerten Oberfläche wirkende Spannung bzw. Beanspruchung, sowie die Anzahl von diffusionsfähi- gen Leerstellen im Volumen entsprechend vergrößert ist. Zur weiteren Erhöhung einer Messgenauigkeit und der statistischen Signifikanz bei einer Untersuchung von Stressmigrations-Eigenschaften kann die Stressmigrations-Teststruktur eine Vielzahl von ersten und zweiten Leiterbahnbereichen aufwei- sen, die über eine Vielzahl von Verbindungsbereichen kettenförmig miteinander verbunden sind.
Vorzugsweise wird die interne Heizvorrichtung als Heiz- Leiterbahnbereich innerhalb des zumindest einen ersten oder zweiten Leiterbahnbereichs oder Verbindungsbereichs ausgebildet, wobei der Heiz-Leiterbahnbereich von einem Wechselstrom durchströmt wird. Auf diese Weise erhält man eine besonderes effektive Erwärmung der zu untersuchenden Strukturen, wobei insbesondere bei Verwendung eines Wechselstroms der Einfluss von Elektromigration zuverlässig ausgeschlossen werden kann.
Hinsichtlich des Verfahrens zur Erfassung von Stressmigrations-Eigenschaften wird vorzugsweise zunächst die vorstehend beschriebene Stressmigrations-Erfassungsvorrichtung in einem Halbleiter-Baustein ausgebildet, anschließend der Halbleiter- Baustein auf einen Baustein-Träger montiert und in einem produktrelevanten Gehäuse verpackt, wobei abschließend ein Heizstrom an die integrierte Heizvorrichtung und zum Erfassen der Stressmigrations-Eigenschaften des Halbleiter-Bausteins eine Messspannung an die Stressmigrations-Teststruktur angelegt und ein Strom durch die Stressmigrations-Teststruktur gemessen wird. Auf diese Weise können erstmals auch für produktrelevante Gehäuse, wie beispielsweise Kunststoffgehäuse, die entsprechenden Stressmigrations-Eigenschaften in ausreichend kurzer Zeit hochgenau ermittelt werden.
In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:
Figuren 1A bis IC vereinfachte Schnittansichten zur Veranschaulichung einer herkömmlichen Vorrichtung und eines her- kömmlichen Verfahrens zur Erfassung von Stressmigrations- Eigenschaften;
Figur 2 eine vereinfachte Schnittansicht zur Veranschaulichung einer Vorrichtung und eines Verfahrens zur Erfassung von Stressmigrations-Eigenschaften eines in einem produktrelevanten Gehäuse endmontierten Halbleiter-Bausteins;
Figur 3A eine vereinfachte Draufsicht eines Vorrichtung zur Erfassung von Stressmigrations-Eigenschaften gemäß eines ers- ten Ausführungsbeispiels;
Figur 3B eine vereinfachte perspektivische Ansicht der Vorrichtung gemäß Figur 3A entlang eines Schnitts I-I;
Figur 4A eine vereinfachte Draufsicht einer Vorrichtung zur Erfassung von Stressmigrations-Eigenschaften gemäß eines zweiten Ausführungsbeispiels;
Figur 4B eine vereinfachte Schnittansicht der Vorrichtung gemäß Figur 4A entlang eines Schnitts II-II; und
Figur 5 eine vereinfachte Draufsicht einer Vorrichtung zur Erfassung von Stressmigrations-Eigenschaften gemäß eines dritten Ausführungsbeispiels.
Figur 2 zeigt eine vereinfachte Schnittansicht einer Vorrichtung zur Erfassung von Stressmigrations-Eigenschaften, wobei gleiche Bezugszeichen gleiche oder entsprechende Elemente wie in den Figuren 1A bis IC bezeichnen und auf eine wiederholte Beschreibung nachfolgend verzichtet wird. Gemäß Figur 2 werden die Zuverlässigkeitsuntersuchungen zur Charakterisierung von Stressmigrations-Eigenschaften (insbesondere von Metallisierungen) in Halbleiter-Bausteinen IC (integrierten Schaltungen) erfindungsgemäß in einem endmon- tierten Zustand und nach Verpackung in einem produktrelevanten Gehäuse G durchgeführt.
Insbesondere bei sogenannten Flip-Chip-Gehäusen G werden mechanische Spannungen im Halbleiter-Baustein IC bis in den Be- reich der Fließspannung von sogenannten Bulk-Materialien induziert, weshalb sie ein erhöhtes Zuverlässigkeitsrisiko darstellen. Dieser gemäß des Standes der Technik nicht bewertbare Einfluss wird gemäß Figur 2 dadurch erfasst, dass die im Halbleiter-Baustein IC integrierten Stressmigrations- Teststrukturen SMT intern oder in unmittelbarer Nähe davon eine integrierte Heizvorrichtung IH aufweisen, die lokal eine interne Temperatur TΣ größer 150 Grad Celsius erzeugen kann. Demzufolge können die Außentemperaturen beispielsweise bei einer Arbeitstemperatur von T = Toperation liegen, die ausrei- chend unterhalb einer kunststoffverträglichen Temperatur von maximal 150 Grad Celsius liegt. Auf diese Weise können die in produktrelevanten Gehäusen G verwendeten Kunststoffmaterialien unverändert am Halbleiter-Baustein IC sowie am Baustein- Träger T oder den Lötverbindungen bzw. -kugeln B angreifen und ihre entsprechende mechanische Beanspruchung bzw. Spannung σG auf den Halbleiter-Baustein IC unverändert verursachen. • Darüber hinaus verbleibt auch außerhalb der Stress- migrations-Teststrukturen SMT ein vorherrschender Grundstress bzw. eine Grundbeanspruchung im Halbleitermaterial bzw. den Verdrahtungs- und/oder Isolatorschichten bei einem unveränderten Wert σ0, so dass sich der von der Stressmigrations- Teststruktur SMT erfassbare Stress bzw. die entsprechende Beanspruchung σ zu:
σ = σ0 + σG ergibt. Gleichwohl kann mittels der integrierten Heizvorrichtung IH eine lokale Erwärmung der Stressmigrations-Teststruktur SMT auf Ti größer 150 Grad Celsius herbeigeführt werden, wobei vorzugsweise Temperaturen in einem Bereich von 225 Grad Celsius bis 300 Grad Celsius eingestellt werden. Auf diese Weise kann in relativ kurzer Zeit, d.h. 100 bis 2000 Stunden, eine Aussage über die Stressmigrations-Eigenschaften eines in einem produktrelevanten Gehäuse endmontierten Halbleiter- Bausteins IC getroffen werden.
Entgegen der herkömmlichen Einlagerung der Halbleiter-Bausteine IC mit ihren produktrelevanten Gehäusen G in einem Ofen, wobei die Gehäuse-Spannungszustände bis hin zum Verfließen in unerwünschter Weise verändert werden, können somit erstmalig produktnahe Tests zur Charakterisierung der Stressmigrations-Eigenschaften insbesondere von Metallisierungen integrierter Schaltungen durchgeführt werden.
Figur 3A zeigt eine vereinfachte Draufsicht und Figur 3B eine perspektivische Schnittansicht entlang eines Schnitts I-I gemäß Figur 3A einer Vorrichtung zur Erfassung von Stressmigrations-Eigenschaften gemäß eines ersten Ausführungsbeispiels, wobei gleiche Bezugszeichen wiederum gleiche oder entsprechende Elemente bezeichnen und auf eine wiederholte Beschrei- bung nachfolgend verzichtet wird.
Gemäß Figuren 3A und 3B weist die Stressmigrations-Teststruktur SMT in einer ersten Leiterbahnschicht bzw. Metallisierungsebene Ll zwei erste Leiterbahnbereiche 1 auf, die als Leiterplatten mit einer relativ großen Oberfläche zur optimalen Aufnahme von mechanischen Spannungen bzw. Beanspruchungen und/oder Volumen zum Ausbilden oder Bereitstellen von Leerstellen ausgebildet sind. In einer zweiten Leiterbahnschicht bzw. Metallisierungsebene L2 sind drei zweite Leiterbahnbe- reiche 2 ausgebildet, die die ersten Leiterbahnbereiche 1 ü- ber Verbindungsbereiche 3 in sogenannten Kontaktlöchern oder Vias elektrisch miteinander verbinden. Die Verbindungsberei- ehe 3 verbinden die ersten und zweiten Leiterbahnbereiche 1 und 2 demzufolge durch ein entsprechendes Kontaktloch bzw. via in einer zwischen den Leiterbahnschichten Ll und L2 liegenden ersten Isolierschicht II.
Zur Verbesserung der Empfindlichkeit der Stressmigrations- Teststruktur SMT ist zumindest die Oberfläche und/oder das Volumen der ersten Leiterbahnbereiche 1 wesentlich größer als eine Oberfläche und/oder ein Volumen der Verbindungsbereiche 3, wodurch sich der stressmigrationsbedingte Materialtransport bzw. eine Hohlraumbildung (voiding) hauptsächlich in den Verbindungsbereichen 3 auswirkt. Diese durch die Stressmigration ausgebildeten Hohlräume sind in den Verbindungsbereichen 3 mit V (Void) bezeichnet.
In der Stressmigrations-Teststruktur SMT gemäß des ersten Ausführungsbeispiels nach Figuren 3A und 3B besitzen die ersten Leiterbahnbereiche 1 eine wesentlich größere Oberfläche und/oder Volumen als die zweiten Leiterbahnbereiche 2, wobei auch diese zweiten Leiterbahnbereiche eine entsprechend große Oberfläche und/oder Volumen aufweisen können. In dem dargestellten Ausführungsbeispiel sind diese zweiten Leiterbahnbereiche jedoch auch hervorragend geeignet für eine später beschriebene interne Heizvorrichtung.
Gemäß Figuren 3A und 3B besteht die Stressmigrations-Teststruktur SMT demzufolge aus einer Vielzahl von ersten Leiterbahnbereichen 1 und einer Vielzahl von zweiten Leiterbahnbereichen 2, die über eine Vielzahl von Verbindungsbereichen 3 kettenförmig miteinander verbunden sind. Auf Grund dieser kettenförmigen Struktur erhält man eine weitere Verbesserung der statistischen Signifikanz zur Erfassung von Stressmigrations-Eigenschaften in einem Halbleiter-Baustein.
Zur lokalen Erwärmung der Stressmigrations-Teststruktur SMT ist im ersten Ausführungsbeispiel gemäß Figuren 3A und 3B außerhalb der ersten Leiterbahnbereiche 1 und der zweiten Lei- terbahnbereiche 2 oder der Verbindungsbereiche 3 eine integrierte Heizvorrichtung in Form von sich erwärmenden Leiterbahnstrukturen ausgebildet.
Genauer gesagt ist gemäß Figur 3B in der zweiten Leiterbahnschicht L2 unterhalb der ersten Leiterbahnbereiche 1 und zwischen den zweiten Leiterbahnbereichen 2 ein beispielsweise mäanderförmig strukturiertes Leiterband IH1 ausgebildet, welches mit einem Heizstrom durch Joule sche Erwärmung aufge- heizt werden kann. Der Heizstrom dieser unteren integrierten Heizvorrichtung IH1 kann gemäß Figur 3A beispielsweise ein Wechselstrom oder ein Gleichstrom AC/DC sein.
Ferner kann gemäß Figur 3B auch in einer durch eine zweite Isolierschicht 12 beabstandete und demzufolge über der ersten Leiterbahnschicht Ll liegenden Leiterbahnschicht L3 eine obere integrierte Heizvorrichtung IH2 ausgebildet sein, die beispielsweise wiederum mäanderförmig strukturiert sein kann. Eine Erwärmung erfolgt hierbei in gleicher Weise wie bei der unteren integrierten Heizvorrichtung IH1 über einen Gleichoder Wechselstrom.
Vorzugsweise weist die integrierte Heizvorrichtung IH1 und IH2 ein polykristallines Halbleitermaterial und insbesondere Polysilizium auf, wodurch man besonders gute Wärmeleiteigenschaften erhält. Es können jedoch in gleicher Weise auch Metall-Materialien verwendet werden. Die in dieser unteren und oberen internen Heizvorrichtung IH1 und IH2 erzeugten Temperaturen liegen üblicherweise über 150 Grad Celsius und vor- zugsweise in einem Temperaturbereich von 225 Grad Celsius bis 300 Grad Celsius, wodurch man die Stressmigration insbesondere in den ersten Leiterbahnbereichen 1 optimal beschleunigen kann, ohne dabei eine wesentliche Änderung der Beanspruchungen σ0 im Halbleiter-Baustein IC und insbesondere der durch das Kunststoffgehäuse G hervorgerufenen Beanspruchungen σG zu verursachen. Insbesondere bei Verwendung von Silizium als Halbleitermaterial für den Halbleiter-Baustein IC erhält man auf Grund der guten Wärmeleiteigenschaften von Silizium eine ausschließlich lokale Erwärmung, die nur auf ein sehr kleines Gebiet unmit- telbar in der Nähe der Stressmigrations-Teststruktur SMT beschränkt ist.
Figur 4A zeigt eine vereinfachte Draufsicht und Figur 4B eine vereinfachte Schnittansicht entlang eines Schnitts II-II in Figur 4A einer Vorrichtung zur Erfassung von Stressmigrations-Eigenschaften gemäß eines zweiten Ausführungsbeispiels, wobei gleiche Bezugszeichen gleiche oder entsprechende Elemente wie in Figuren 3A und 3B bezeichnen und auf eine wiederholte Beschreibung nachfolgend verzichtet wird.
Gemäß Figur 4A und 4B besitzt die Stressmigrations-Teststruktur wiederum den gleichen Aufbau wie die Stressmigrations-Teststruktur gemäß des ersten Ausführungsbeispiels, wobei jedoch nunmehr die integrierte Heizvorrichtung unmittelbar in bzw. innerhalb der Stressmigrations-Teststruktur SMT ausgebildet ist. Genauer gesagt weist die Heizvorrichtung gemäß des zweiten Ausführungsbeispiels einen internen Heiz- Leiterbahnbereich IH innerhalb des zumindest ersten Leiterbahnbereichs 1 oder des zweiten Leiterbahnbereichs 2 oder der Verbindungsbereiche 3 auf, wobei der Heiz-Leiterbahnbereich von einem Heizstrom AC durchströmt wird. Vorzugsweise weist der Heizstrom AC einen hohen Wechselstromanteil auf, wobei er vorzugsweise nur Wechselstromkomponenten besitzt. Auf diese Weise kann eine durch Gleichstrom verursachte nicht erwünsch- te Elektromigration verhindert werden, die eine Messgenauigkeit bei der Erfassung der gewünschten Stressmigrations- Eigenschaften beeinträchtigen würde.
Der Heizstrom AC wird gemäß Figuren 4A und 4B über Anschluss- bereiche A unmittelbar an die äußersten zweiten Leiterbahnbereiche 2 der kettenförmig ausgebildeten Stressmigrations- Teststruktur SMT angelegt, wobei insbesondere bei der darge- stellten Strukturierung der zweiten Leiterbahnbereiche 2 mit ihren relativ geringen Oberflächen und/oder Volumen und bei Verwendung von gleichartigen Leiterbahnmaterialien eine Joule' sehe Erwärmung hauptsächlich in diesen zweiten Leiter- bahnbereichen 2 stattfindet, und die ersten Leiterbahnbereiche 1 kaum zur Erwärmung beitragen, jedoch durch Wärmeleitung aufgeheizt werden.
Gemäß Figur 4B entsteht auf diese Weise wiederum auf Grund von Stressmigration insbesondere in den Verbindungsbereichen 3 ein Hohlraum bzw. Void V, der gegebenenfalls zu einer Verschlechterung der elektrischen Leitfähigkeit bzw. im Extremfall zu einer Unterbrechung der Verbindung führt. Da gemäß dieses zweiten Ausführungsbeispiels auch die Verbindungsbe- reiche 3 mit Heizstrom durchströmt werden, sollte möglichst keine Gleichstromkomponente im Heizstrom AC vorhanden sein um Schädigungen durch Elektromigration zu vermeiden.
Figur 5 zeigt eine vereinfachte Draufsicht einer Stressmigra- tions-Teststruktur SMT gemäß eines dritten Ausführungsbeispiels, wobei wiederum gleiche Bezugszeichen gleiche oder entsprechende Elemente wie in den Figuren 3 und 4 bezeichnen und auf eine wiederholte Beschreibung nachfolgend verzichtet wird.
Die Vorrichtung gemäß Figur 5 entspricht hierbei im Wesentlichen der Vorrichtung gemäß des zweiten Ausführungsbeispiels, wobei wiederum die interne Heizvorrichtung IH innerhalb bzw. als Teil der Stressmigrations-Teststruktur ausgebildet ist.
Im Gegensatz zu den Figuren 4A und 4B wird nunmehr jedoch nicht die gesamte Stressmigrations-Teststruktur SMT mit einem Heizstrom AC belastet und somit durch Joule' sehe Erwärmung erhitzt, sondern lediglich ein zwischen den ersten Leiter- bahnbereichen 1 liegender zweiter Leiterbahnbereich 2 an den Heizstrom AC über Anschlussbereiche A angeschlossen. Somit erfolgt die Erwärmung der Struktur lediglich in diesem zwi- sehen den ersten Leiterbahnbereichen 1 liegenden zweiten Leiterbahnbereich 2, wodurch sich eine elektrische Belastung der Verbindungsbereiche bzw. Vias 3 vermeiden lässt. Auf Grund der ausreichenden Wärmeleitung werden dennoch diese unmittel- bar angrenzenden Leiterbahnbereiche 3 ausreichend von der unteren bzw. zweiten Leiterbahnschicht L2 erhitzt, so dass man eine ausreichend beschleunigte Stressmigration erhält. Wiederum sollte zur Vermeidung von Schädigungen durch Elektromigration möglichst keine Gleichstromkomponente im Heizstrom AC vorhanden sein.
Als Materialien für die jeweiligen Leiterbahnschichten und Verbindungsbereiche können die jeweils in Halbleiter-Bausteinen zur Verfügung stehenden Leiterbahn- bzw. Metallisierungs- Materialien verwendet werden, wobei insbesondere Kupfer und/oder Aluminium als Materialien für die Leiterbahnschichten und Kupfer, Aluminium oder Wolfram für die Verbindungsbereiche verwendet werden können.
Hinsichtlich des Verfahrens zur Erfassung von Stressmigrations-Eigenschaften eines in einem produktrelevanten Gehäuse endmontierten Halbleiter-Bausteins wird vorgeschlagen, dass zunächst die vorstehend beschriebenen Stressmigrations-Test- istrukturen mit ihren jeweiligen internen oder unmittelbar in der Nähe ausgebildeten integrierten Heizvorrichtungen im Halbleiter-Baustein ausgebildet werden, wobei anschließend der Halbleiter-Baustein auf einem Baustein-Träger T, der vorzugsweise einen Anschlussrahmen bzw. Lead Frame eines Flip- Chip-Gehäuses darstellt, montiert wird. Anschließend wird das produktrelevante Gehäuse vorzugsweise mittels eines Kunst- stoff-Spritzguss-Verfahrens ausgebildet und nach dem Auskühlen bzw. Erhärten des Kunststoffes die eigentliche Zuverlässigkeitsuntersuchung im endmontierten Zustand durchgeführt. Hierbei wird zunächst ein Heizstrom an die integrierte Heiz- Vorrichtung angelegt und ferner zur Erfassung der Stressmigrations-Eigenschaften des Halbleiter-Bausteins eine Messspannung an die Stressmigrations-Teststruktur angelegt und ein durch die Stressmigrations-Teststruktur fließender Strom gemessen. Das Anlegen des Heizstroms sowie das Anlegen der Messspannung kann hierbei gleichzeitig oder zeitlich voneinander getrennt durchgeführt werden, wodurch man eine weitere Vereinfachung des Testverfahrens und Beschleunigung erhält.
Die Erfindung wurde vorstehend anhand eines in einem Flip- Chip-Gehäuse gepackten Halbleiter-Bausteins beschrieben. Sie ist jedoch nicht darauf beschränkt und umfasst in gleicher Weise alle weiteren produktrelevanten Gehäuse. In gleicher Weise ist die Stressmigrations-Teststruktur nicht auf die dargestellte Form beschränkt, sondern umfasst in gleicher Weise alle alternativen Formen und Ausgestaltungen, wobei eine integrierte Heizvorrichtung innerhalb oder in unmittelba- rer Nähe der Stressmigrations-Teststruktur eine lokale Erwärmung herbeiführt.

Claims

Patentansprüche
1. Vorrichtung zur Erfassung von Stressmigrations-Eigenschaften eines in einem produktrelevanten Gehäuse (G) end on- tierten Halbleiter-Bausteins (IC) mit einer Stressmigrations-Teststruktur (SMT) , die im Halbleiter- Baustein (IC) zum Erfassen der Stressmigrations-Eigenschaften ausgebildet ist; und einer integrierten Heizvorrichtung (IH) , die innerhalb oder in unmittelbarer Nähe der Stressmigrations-Teststruktur (SMT) im Halbleiter-Baustein (IC) zum lokalen Erwärmen der Stressmigrations-Teststruktur (SMT) ausgebildet ist.
2. Vorrichtung nach Patentanspruch 1, d a d u r c h g e k e n n z e i c h n e t, dass die
Stressmigrations-Teststruktur (SMT) zumindest einen ersten Leiterbahnbereich (1) in einer ersten Leiterbahnschicht (Ll) , zumindest einen zweiten Leiterbahnbereich (2) in einer zweiten Leiterbahnschicht (L2), und zumindest einen Verbindungsbereich (3) zum elektrischen Verbinden der Leiterbahnbereiche (1, 2) durch eine erste Isolierschicht (II), die zwischen den Leiterbahnschichten (Ll, L2) ausgebildet ist, aufweist.
3. Vorrichtung nach Patentanspruch 2, d a d u r c h g e k e n n z e i c h n e t, dass eine Oberfläche und/oder ein Volumen des ersten und/oder zweiten Leiterbahnbereichs (1, 2) wesentlich größer ist als eine Oberfläche und/oder ein Volumen des Verbindungsbereichs (3) .
4. Vorrichtung nach einem der Patentansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t, dass das produktrelevante Gehäuse (G) ein Kunststoff gehäuse darstellt.
5. Vorrichtung nach einem der Patentansprüche 2 bis 4, d a d u r c h g e k e n n z e i c h n e t, dass die Stressmigrations-Teststruktur (SMT) eine Vielzahl von ersten und zweiten Leiterbahnbereichen (1, 2) aufweist, die über eine Vielzahl von Verbindungsbereichen (3) kettenförmig miteinander verbunden sind.
6. Vorrichtung nach einem der Patentansprüche 2 bis 5, d a d u r c h g e k e n n z e i c h n e t, dass die integrierte Heizvorrichtung (IH) einen Heiz-Leiterbahnbereich (IHl, IH2) außerhalb des zumindest einen ersten oder zweiten Leiterbahnbereichs (1, 2) oder Verbindungsbereichs (3) auf- weist, wobei der Heiz-Leiterbahnbereich von einem Heizstrom (AC, DC) durchströmt wird.
7. Vorrichtung nach Patentanspruch 6, d a d u r c h g e k e n n z e i c h n e t, dass der Heiz- Leiterbahnbereich (IHl, IH2) in der ersten Leiterbahnschicht (Ll) , der zweiten Leiterbahnschicht (L2) oder einer weiteren an den ersten oder zweiten Leiterbahnbereich (1, 2) angrenzenden Leiterbahnschicht (L3) ausgebildet ist.
8. Vorrichtung nach einem der Patentansprüche 2 bis 5, d a d u r c h g e k e n n z e i c h n e t, dass die integrierte Heizvorrichtung einen Heiz-Leiterbahnbereich (IH) innerhalb des zumindest einen ersten oder zweiten Leiterbahnbereichs (1, 2) oder des Verbindungsbereichs (3) aufweist, wo- bei der Heiz-Leiterbahnbereich (IH) von einem Heizstrom (AC) durchströmt wird.
9. Vorrichtung nach Patentanspruch 8, d a d u r c h g e k e n n z e i c h n e t, dass der Heiz- ström (AC) einen hohen Wechselstromanteil aufweist.
10. Vorrichtung nach einem der Patentansprüche 1 bis 9, d a d u r c h g e k e n n z e i c h n e t, dass die integrierte Heizvorrichtung (IH) Polysilizium oder Metall und der Halbleiter-Baustein (IC) ein Silizium-Halbleitermaterial aufweist .
11. Verfahren zur Erfassung von Stressmigrations- Eigenschaften eines in einem produktrelevanten Gehäuse (G) endmontierten Halbleiter-Bausteins (IC) mit den Schritten: a) Ausbilden einer Erfassungsvorrichtung nach einem der Pa- tentansprüche 1 bis 10 in einem Halbleiter-Baustein (IC) ; b) Montieren des Halbleiter-Bausteins (IC) auf einem Baustein-Träger (T) ; c) Ausbilden eines produktrelevanten Gehäuses (G) um den montierten Halbleiter-Baustein (IC) ; d) Anlegen eines Heizstroms (AC, DC) an die integrierte Heizvorrichtung (IH) ; und e) Anlegen einer Messspannung an die Stressmigrations- Teststruktur (SMT) und Messen eines Stroms durch die Stressmigrations-Teststruktur (SMT) zum Erfassen der Stressmigrati- ons-Eigenschaften des Halbleiter-Bausteins.
12. Verfahren nach Patentanspruch 11, d a d u r c h g e k e n n z e i c h n e t, dass in Schritt c) als Baustein-Träger (T) ein Flip-chip-Träger montiert wird.
13. Verfahren nach einem der Patentansprüche 11 bis 12, d a d u r c h g e k e n n z e i c h n e t, dass in Schritt c) ein Kunststoff-Spritzguss-Verfahren durchgeführt wird.
14. Verfahren nach einem der Patentansprüche 11 bis 13, d a d u r c h g e k e n n z e i c h n e t, dass in Schritt d) ein Heizstrom zum Erzeugen einer lokalen Temperatur (Ti) größer 150 Grad Celsius und insbesondere zum Erzeugen einer Temperatur (Υτ) in einem Bereich von 225 Grad Celsius bis 300 Grad Celsius angelegt wird.
15. Verfahren nach einem der Patentansprüche 11 bis 14, d a d u r c h g e k e n n z e i c h n e t, dass die
Schritte d) und e) gleichzeitig oder zeitlich voneinander getrennt durchgeführt werden.
PCT/DE2003/003844 2002-11-23 2003-11-20 Vorrichtung und verfahren zur erfassung von stressmigrations-eigenschaften Ceased WO2004048985A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/132,665 US7888672B2 (en) 2002-11-23 2005-05-19 Device for detecting stress migration properties
US12/980,829 US8323991B2 (en) 2002-11-23 2010-12-29 Method for detecting stress migration properties

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2002154756 DE10254756B4 (de) 2002-11-23 2002-11-23 Vorrichtung und Verfahren zur Erfassung von Stressmigrations-Eigenschaften
DE10254756.4 2002-11-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/132,665 Continuation US7888672B2 (en) 2002-11-23 2005-05-19 Device for detecting stress migration properties

Publications (1)

Publication Number Publication Date
WO2004048985A1 true WO2004048985A1 (de) 2004-06-10

Family

ID=32308683

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/003844 Ceased WO2004048985A1 (de) 2002-11-23 2003-11-20 Vorrichtung und verfahren zur erfassung von stressmigrations-eigenschaften

Country Status (4)

Country Link
CN (1) CN100554988C (de)
DE (1) DE10254756B4 (de)
TW (1) TWI234220B (de)
WO (1) WO2004048985A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007051718A3 (en) * 2005-11-04 2007-06-28 Ibm Structure and method for monitoring stress-induced degradation of conductive interconnects

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7858406B2 (en) 2007-02-06 2010-12-28 Infineon Technologies Ag Semiconductor device test structures and methods
US7851237B2 (en) 2007-02-23 2010-12-14 Infineon Technologies Ag Semiconductor device test structures and methods
US9076751B2 (en) * 2011-08-30 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with self-heating structures, methods of manufacture thereof, and testing methods
CN106684008B (zh) * 2015-11-05 2019-09-27 中芯国际集成电路制造(上海)有限公司 半导体器件的可靠性测试结构及其测试方法
CN111007387A (zh) * 2019-12-07 2020-04-14 苏州容启传感器科技有限公司 一种测试芯片及集成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177221A (ja) * 1992-12-07 1994-06-24 Fujitsu Ltd 信頼性評価用半導体装置及び信頼性評価用の評価パターンを内蔵した製品ｌｓｉ、ウエハー
JPH06188297A (ja) * 1992-12-18 1994-07-08 Kawasaki Steel Corp Ｌｓｉ配線の信頼性試験方法
EP0656650A1 (de) * 1993-06-21 1995-06-07 OHMI, Tadahiro Stromgesteuerte auswertungsmethode von leitenden materialien
US5532600A (en) * 1993-10-19 1996-07-02 Sony Corporation Method of and apparatus for evaluating reliability of metal interconnect
JPH10107108A (ja) * 1996-10-02 1998-04-24 Matsushita Electron Corp ストレスマイグレーション試験方法と配線評価用試料
JPH1131727A (ja) * 1997-07-11 1999-02-02 Matsushita Electron Corp 半導体装置
GB2368973A (en) * 2000-06-27 2002-05-15 Agere Syst Guardian Corp Integrated circuit with conductive region at periphery of substrate and bond pads for measuring to detect failure

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621280B1 (en) * 2000-06-27 2003-09-16 Agere Systems Inc. Method of testing an integrated circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177221A (ja) * 1992-12-07 1994-06-24 Fujitsu Ltd 信頼性評価用半導体装置及び信頼性評価用の評価パターンを内蔵した製品ｌｓｉ、ウエハー
JPH06188297A (ja) * 1992-12-18 1994-07-08 Kawasaki Steel Corp Ｌｓｉ配線の信頼性試験方法
EP0656650A1 (de) * 1993-06-21 1995-06-07 OHMI, Tadahiro Stromgesteuerte auswertungsmethode von leitenden materialien
US5532600A (en) * 1993-10-19 1996-07-02 Sony Corporation Method of and apparatus for evaluating reliability of metal interconnect
JPH10107108A (ja) * 1996-10-02 1998-04-24 Matsushita Electron Corp ストレスマイグレーション試験方法と配線評価用試料
JPH1131727A (ja) * 1997-07-11 1999-02-02 Matsushita Electron Corp 半導体装置
GB2368973A (en) * 2000-06-27 2002-05-15 Agere Syst Guardian Corp Integrated circuit with conductive region at periphery of substrate and bond pads for measuring to detect failure

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
K. J. WILSON, J. C. HENDERSON, R. R. SUTHERLAND: "SOME PROBLEMS IN THE CORRECT FAILURE ANALYSIS OF PLASTIC ENCAPSULATED SEMICONDUCTOR DEVICES", IEEE, 5 May 1986 (1986-05-05) - 8 May 1986 (1986-05-08), England, pages 132 - 137, XP002276193 *
PATENT ABSTRACTS OF JAPAN vol. 018, no. 507 (E - 1609) 22 September 1994 (1994-09-22) *
PATENT ABSTRACTS OF JAPAN vol. 018, no. 531 (E - 1614) 7 October 1994 (1994-10-07) *
PATENT ABSTRACTS OF JAPAN vol. 1998, no. 09 31 July 1998 (1998-07-31) *
PATENT ABSTRACTS OF JAPAN vol. 1999, no. 05 31 May 1999 (1999-05-31) *
ROESCH M ET AL: "FLIP CHIP ON LAMINATE RELIABILITY - FAILURE MECHANISMS", INTERNATIONAL JOURNAL OF MICROCIRCUITS AND ELECTRONIC PACKAGING, INTERNATIONAL MICROELECTRONICS & PACKAGING SOCIETY, US, vol. 23, no. 1, January 2000 (2000-01-01), pages 53 - 61, XP000932568, ISSN: 1063-1674 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007051718A3 (en) * 2005-11-04 2007-06-28 Ibm Structure and method for monitoring stress-induced degradation of conductive interconnects
US7397260B2 (en) 2005-11-04 2008-07-08 International Business Machines Corporation Structure and method for monitoring stress-induced degradation of conductive interconnects
US7639032B2 (en) 2005-11-04 2009-12-29 International Business Machines Corporation Structure for monitoring stress-induced degradation of conductive interconnects
US7692439B2 (en) 2005-11-04 2010-04-06 International Business Machines Corporation Structure for modeling stress-induced degradation of conductive interconnects

Also Published As

Publication number Publication date
CN1714299A (zh) 2005-12-28
TW200415739A (en) 2004-08-16
CN100554988C (zh) 2009-10-28
DE10254756B4 (de) 2011-07-07
TWI234220B (en) 2005-06-11
DE10254756A1 (de) 2004-06-09

Similar Documents

Publication Publication Date Title
EP1279966B1 (de) Vorrichtung und Verfahren zur Erfassung der Zuverlässigkeit von integrierten Halbleiterbauelementen bei hohen Temperaturen
US7692439B2 (en) Structure for modeling stress-induced degradation of conductive interconnects
US8323991B2 (en) Method for detecting stress migration properties
DE102008000217B4 (de) Halbleiterbauelement-Teststrukturen, Verwendung und Herstellungsverfahren
US5844297A (en) Antifuse device for use on a field programmable interconnect chip
DE4424549C2 (de) Verfahren zum Gehäusen eines Leistungshalbleiterbauelements und durch dieses Verfahren hergestelltes Gehäuse
DE102017118913A1 (de) Leistungshalbleiter mit einem Shuntwiderstand
DE10254756B4 (de) Vorrichtung und Verfahren zur Erfassung von Stressmigrations-Eigenschaften
WO2004001432A1 (de) Elektromigrations-testvorrichtung und elektromigrations-testverfahren
DE10255378A1 (de) Teststruktur zum Bestimmen der Stabilität elektronischer Vorrichtungen die miteinander verbundene Substrate umfassen
DE19630902B4 (de) Einrichtung zur Temperaturüberwachung in einer leistungselektronischen Anordnung
WO2002067318A2 (de) Elektromigrations-teststruktur zur erfassung der zuverlässigkeit von verdrahtungen
KR100352672B1 (ko) 집적회로와집적회로의제조방법및평가방법
KR19980063492A (ko) 반도체 기판용 배전 배선 시스템 및 엔지니어링 변경 방법
DE69712368T2 (de) Thermisch isolierter integrierter schaltkreis
JP2974068B1 (ja) エレクトロマイグレーション試験用半導体素子
DE19708053A1 (de) Verfahren und Sensoranordnung zur Dedektion von Kondensationen an Oberflächen
DE69104248T2 (de) Elektromigrationsüberwachungseinrichtung für integrierte Schaltungen.
DE102005043270B4 (de) Vorrichtung zur Temperaturüberwachung von planaren Feldeffekttransistoren sowie zugehöriges Herstellungsverfahren
DE102018219957A1 (de) Leistungselektronikanordnung mit einem Temperatursensor
De Schepper et al. Accelerated ageing with in situ electrical testing: A powerful tool for the building‐in approach to quality and reliability in electronics
US5475265A (en) Semiconductor device including gold interconnections where the gold grain size is a function of the width of the interconnections
DE102005009164B4 (de) Kontaktanschlussfläche mit Heizerstruktur und Verfahren zum Herstellen oder Betreiben derselben
DE102005043271B4 (de) Vorrichtung zur Messung der Temperatur in vertikal aufgebauten Halbleiterbauelementen bei laufendem Betrieb und kombinierte Teststruktur zur Erfassung der Zuverlässigkeit
DE102024208362A1 (de) Leistungshalbleiter-Chip und Leistungsmodul

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11132665

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20038A39564

Country of ref document: CN

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP