WO2004034475A1 - プラズマ振動スイッチング素子 - Google Patents

プラズマ振動スイッチング素子 Download PDF

Info

Publication number
WO2004034475A1
WO2004034475A1 PCT/JP2003/012469 JP0312469W WO2004034475A1 WO 2004034475 A1 WO2004034475 A1 WO 2004034475A1 JP 0312469 W JP0312469 W JP 0312469W WO 2004034475 A1 WO2004034475 A1 WO 2004034475A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
barrier layer
plasma
switching element
electrode
Prior art date
Application number
PCT/JP2003/012469
Other languages
English (en)
French (fr)
Other versions
WO2004034475A8 (ja
Inventor
Shigeo Yoshii
Nobuyuki Otsuka
Koichi Mizuno
Asamira Suzuki
Toshiya Yokogawa
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to AU2003266701A priority Critical patent/AU2003266701A1/en
Priority to JP2004542817A priority patent/JP3661061B2/ja
Priority to US10/745,567 priority patent/US6953954B2/en
Publication of WO2004034475A1 publication Critical patent/WO2004034475A1/ja
Publication of WO2004034475A8 publication Critical patent/WO2004034475A8/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Definitions

  • the present invention relates to a semiconductor device, and more particularly, to a plasma vibration switching device that operates in a high frequency range.
  • the operating speed of conventional semiconductor devices has been improved mainly by miniaturizing the device structure.
  • a high electron mobility transistor the use of two-dimensionally distributed electrons effectively prevents the diffusion of impurities and improves the operation speed.
  • the movement of charges (electrons) is used for signal transmission, and the speed of the movement is limited by the saturation speed of the material. Therefore, there is a limit in shortening the channel travel time, and there is a problem that high-speed operation is difficult.
  • FIG. 7 is a cross-sectional view of the FET element shown in Document 1.
  • Reference 3 Japanese Unexamined Patent Application Publication No. 8-1339306 describes a system in which two fluids composed of holes and electrons coexist, or a system in which two fluids composed of heavy electrons and light electrons coexist.
  • An electromagnetic wave amplifying device utilizing the two-fluid instability phenomenon caused by the above has been proposed.
  • FIG. 8 is a perspective view of the electromagnetic wave amplifying element shown in Document 3.
  • Japanese Patent Application Laid-Open No. 2000-2946768 discloses the following semiconductor device capable of suppressing a leak current passing through an insulating film.
  • An electron supply layer composed of n-type A 1 G a N and an electron transit layer composed of n-type G a N are provided on a substrate composed of sapphire via a buffer layer composed of undope—A 1 G N and an underlayer. They are sequentially stacked.
  • a gate electrode 17 is provided on this electron transit layer via an insulating film made of A 1 N.
  • the insulating film is grown at a temperature of 900 ° C. or less, and is composed of a plurality of columnar crystals.
  • Japanese Unexamined Patent Application Publication No. 2000-250524 discloses the following semiconductor element capable of suppressing a leak current passing through an insulating film.
  • An electron supply layer composed of n-type A 1 G a N and an electron transit layer composed of n-type G a N are provided on a substrate composed of sapphire via a buffer layer composed of undope—A 1 G N and an underlayer. They are sequentially stacked.
  • a gate electrode is provided on the electron transit layer via an insulating film.
  • Insulating film has a structure in which a second insulation film of a first insulating film and the S i 0 2 consisting of A 1 N are stacked in this order from the side of the electron transit layer. By providing the second insulating film, it is possible to suppress a leakage current generated only by the first insulating film.
  • Japanese Unexamined Patent Application Publication No. Hei 8—2 7 4 3 4 6 discloses a method for obtaining a dual-gate FET with improved gate withstand voltage and improved characteristics, and obtaining a high-performance amplifier and mixer circuit by controlling the voltage of the dual-gate FET.
  • the intrinsic partial conductance of the first gate electrode is larger than that of the second gate electrode when the first gate electrode is used, and the drain breakdown voltage is higher when the second gate electrode is used.
  • the first gate electrode is made larger than the first gate electrode, the degradation of the transconductance is eliminated, and the withstand voltage of the device is improved.
  • the present invention has been made to solve the above problem, and has as its object to provide a plasma vibration switching element capable of realizing a reliable operation in a high frequency region. Disclosure of the invention
  • a plasma oscillation switching element has been made in order to solve the above problems, and has a substrate; a first barrier layer formed on the substrate and made of an m-V group compound semiconductor; A channel layer formed on the first barrier layer and made of an m-V group compound semiconductor; a second barrier layer formed on the channel layer and made of a ⁇ -V compound semiconductor; A source electrode, a gate electrode, and a drain electrode provided on the barrier layer, wherein the first barrier layer has one of an n-type diffusion layer and a p-type diffusion layer, and the second barrier layer has The barrier layer having the n-type diffusion layer has a conduction band edge energy (potential for electrons) greater than the conduction band edge energy of the channel layer; Has a diffusion layer The energy of the valence band edge of the barrier layer is smaller than the energy of the valence band edge of the channel layer, and the two-dimensional electron gas is accumulated at the interface between the barrier layer having the n-type diffusion layer and the channel layer.
  • a two-dimensional hole gas is accumulated at an interface between the barrier layer having the p-type diffusion layer and the channel layer, and each of the electrodes electrostatically interacts with the two-dimensional electron gas and the two-dimensional hole gas.
  • FIG. 1 is a cross-sectional view showing a first embodiment of a plasma vibration switching element according to the present invention.
  • FIG. 2 is a diagram showing a band structure near the channel layer in FIG.
  • FIG. 3 is a sectional view showing a second embodiment of the plasma vibration switching element according to the present invention.
  • FIG. 4 is a diagram showing a change in the phase of the plasma oscillation.
  • FIG. 5 is a sectional view showing another example of the second embodiment of the plasma vibration switching element according to the present invention.
  • FIG. 6 shows a high-frequency modulation device using the plasma oscillation switching element according to the present invention.
  • FIG. 7 is a cross-sectional view showing a conventional FET element shown in Reference 1. As shown in FIG.
  • FIG. 8 is a perspective view of the conventional electromagnetic wave amplifying element shown in Reference 3. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a cross-sectional view of a plasma oscillation switching device according to the present embodiment.
  • the switching element includes a semiconductor substrate 101 having a semi-insulating InP force to which Fe is added, and a semiconductor laminate S formed on the semiconductor substrate 101.
  • the semiconductor laminate S is formed with a composition that lattice-matches with the semiconductor substrate 101, and is a non-doped InP layer 102 formed by epitaxial growth, a first barrier layer 103 made of InA1As, and a non-doped G layer.
  • a A channel layer 104 made of InNAs and a second barrier layer 105 made of InA1As are stacked in this order.
  • the 111? Layer 102 is formed to have substantially the same width (length in the left-right direction in FIG.
  • the upper layer has a smaller width than the 111? It is formed in a shape.
  • Most of the first barrier layer 103 is undoped, but a first diffusion layer 103a in which an n-type impurity is delta-doped is formed near the interface with the channel layer 104.
  • the second barrier layer 105 is also largely non-doped, but a second diffusion layer 105 a delta-doped with p-type impurities is formed near the interface with the channel layer 104. .
  • the impurity concentration in each of the first and second diffusion layers 103a and 105a is 1 ⁇ 10 12 to 1 ⁇ 10 13 cm ⁇ 2 .
  • the first and second diffusion layers 103a and 105a and the channel layer 104 are arranged at a predetermined interval. That is, there is a barrier between each diffusion layer 103a, 105a and the channel layer 104.
  • the non-assisted caro regions 103b and 105b of a part of the layer are arranged.
  • the thickness between each of the diffusion layers 103a and 105a and the channel layer 104 that is, the layer thickness of the non-doped regions 103b and 105b is, for example, 10 nm or more and 100 nm or less.
  • a common electrode 111 made of metal is formed, and this electrode 111 is grounded.
  • the upper surface of the semiconductor stacked body S i.e. on the second barrier layer 105 is formed with an insulating layer 106 made of S i 0 2, 3 two electrodes are formed on the upper surface thereof. That is, a gate electrode 109 is formed in the center of the insulating layer 106, and a source electrode 107 and a drain electrode 108 are formed on both sides of the insulating layer 106 with the gate electrode 109 interposed therebetween.
  • both the source electrode 107 and the drain electrode 108 make electrical ohmic contact with the channel layer 104.
  • the insulating layer 106 may be formed of 3 iN, and its thickness varies depending on the characteristics of the device, but is preferably, for example, 20 nm or more and 100 nm or less.
  • the upper surface of the I n P layer 102 in the semiconductor laminate S, and the side surface of the portion formed mesa, and the protective insulating layer 110 consisting of S i 0 2 is formed, by connexion semiconductor laminated thereto Body S is insulated from the surroundings.
  • FIG. 2 shows the band structure near the channel layer in this switching element.
  • the band gap of the channel layer 104 is smaller than that of the first barrier layer 103 and that of the second barrier layer 105, thereby forming a band offset. Then, electric charges supplied from the first and second diffusion layers 103a and 105a accumulate at the boundaries between the first and second barrier layers 103 and 105 and the channel layer 104, respectively. Distribution is formed. That is, since the first diffusion layer 103 a is doped with an n-type impurity, the electrons in this part are transferred to the conduction band E at the boundary between the first barrier layer 103 and the channel layer 104. It is accumulated in c and forms a two-dimensional electron gas (also called "two-dimensional electron fluid”) EG.
  • two-dimensional electron fluid also called "two-dimensional electron fluid"
  • the second diffusion layer 105a is doped with a p-type impurity, Are offset at the boundary between the second barrier layer 105 and the channel layer 104 and accumulate in the valence band E v to form a two-dimensional hole gas (also called “two-dimensional hole fluid”) HG. ing. Charge density of two-dimensional electron gas EG and hole gas HG is substantially corresponds to the addition density of impurities, both of which become 1X 10 12 ⁇ 1X10 13 C ⁇ 2 .
  • the Fermi level E F is an electron chemical potential is the energy of the electron distribution function is 0.5.
  • a signal having a frequency of 10 GHz or more and 1000 GHz or less is applied to the source electrode 107.
  • the two-dimensional electron gas EG and the two-dimensional hole gas HG have a high-density charge accumulated in two dimensions, when a high-frequency signal is applied, the two-dimensional electron gas EG and the two-dimensional hole gas HG Since the gas HG and the source electrode 107 are electrostatically coupled, plasma oscillation occurs in each of the two-dimensional electron gas EG and the hole gas HG.
  • the plasma vibrations of the two are easily coupled and propagated while being stably coupled. It is supposed to. Note that no charge transfer exceeding the phase velocity of the plasma oscillation occurs in the channel layer 104, so that the two-fluid instability does not occur. Also, since the drain electrode 108 is also electrostatically coupled to the two-dimensional electron gas EG and the two-dimensional hole gas HG, the plasma vibration propagated from the source electrode 107 side as described above is output from the drain electrode 108 .
  • the charge density below the gate electrode 109 changes.
  • a negative voltage is applied to the gate electrode 109
  • the charge density of both electrons and holes decreases, and the accumulated charge immediately below the gate electrode eventually becomes zero.
  • the two-dimensional electron gas EG and the hole gas HG in the channel layer 104 are separated on the left and right sides of the gate electrode 109, so that the plasma oscillation propagating from the source electrode 109 cannot reach the drain electrode. I Therefore, by changing the voltage applied to the gate electrode 109 in this way, the propagation efficiency of the plasma vibration directly below the gate electrode 109 can be changed, and thus the modulation element for intensity-modulating the high-frequency vibration This element can function as.
  • the gate electrode 109 receives a DC voltage or a signal having a frequency of about 100 to 1/10000 of the frequency of the signal applied to the source electrode 109. It is preferable to input.
  • the channel layer 104 having a narrow band gap is formed into the barrier layers 103 and 105 having the diffusion layers 103 a and 105 a doped with impurities.
  • the two-dimensional electron gas EG and the two-dimensional hole gas HG are formed in the band offset part.
  • a high-frequency signal is applied to the source electrode 109 that is electrostatically coupled to the electron gas EG and the hole gas HG.
  • plasma vibration is generated in each of the electron gas EG and the hole gas HG, and these vibrations are combined and propagated, so that high-frequency signals can be transmitted.
  • the high-frequency signal is not limited by the saturation speed of the electrons and holes. Can be transmitted.
  • the potential on the upper surface of the semiconductor laminate S decreases. Due to this, the charge density of the channel layer 104 can be changed by changing the potential on the upper surface of the semiconductor laminate S. Therefore, the potentials of the source electrode 107 and the drain electrode 108 provided above the element When a high-frequency signal is applied to the source electrode 107, the input signal propagates through the channel layer 104 as plasma oscillation and is transmitted from the drain electrode 108. Can be output.
  • the electrodes 107 to 109 are formed on the same insulating layer 106.
  • the present invention is not limited to this. It can also be changed depending on the part where is formed. For example, below the source electrode 107 and the drain electrode 108 where input / output of high-frequency signals is performed, it is preferable to reduce the thickness of the insulating layer 106 in order to make signal input / output effective. .
  • the thickness of the insulating layer 106 can be larger than that of the insulating layer below the source electrode 107.
  • the electrodes 107 to L09 are formed on the second barrier layer 105 via the insulating layer 106 as described above. Can be connected so as to form a Schottky junction. These changes can be applied to a second embodiment described later.
  • the materials constituting the barrier layers 103 and 105 and the channel layer 104 are not limited to those described in the above description. In other words, it is only necessary to be composed of an m-V group compound semiconductor, and not only a binary material but also a ternary, quaternary, or quinary mixed crystal material can be used. Further, it is preferable that the channel layer 104 contain In because the band gap can be narrowed.
  • GaInNas containing N is used in the channel layer 104, but the following effects can be obtained by containing N in this way.
  • the effective mass of an electron is much smaller than the effective mass of a hole (hole), which causes the electron mobility to be much larger than the mobility of a hole.
  • the signal frequency is high and the signal wavelength is short with respect to the distance between the source and the drain, if the mobilities of the electrons and holes differ greatly as described above, the phase of the plasma oscillation is shifted during propagation. The bond may be broken.
  • N is added as described above, the effective mass of electrons can be increased, whereby the mobility of electrons can be reduced.
  • the effective mass of electrons when N is added to Ga As is shown.
  • the following table shows the values of X in GaN x As t _ x, i.e. the electron effective mass in the case of varying the composition ratio of N.
  • increasing the composition ratio of N is preferable because the effective mass of electrons increases.
  • the introduction of N, a group V element has a large effect on the conduction band, but has a small effect on the valence band, so the effective mass of the hole (about 0.62) does not change much.
  • the N addition limit was about 0.1. At this time, about 0.07 was the upper limit in order to keep good crystallinity.
  • the composition ratio of N containing N and As that is, the value of X when expressed as N x As x , is 0 or more and 0.1 or less. And more preferably 0.01 or more and 0.07 or less, particularly preferably 0.02 or more and 0.05 or less.
  • the effective mass means a relative weight with respect to the weight of electrons in a vacuum.
  • the semiconductor mixed crystal forming the channel layer 104 is
  • composition of the channel layer on the GaAs substrate is as follows:
  • FIG. 3 is a cross-sectional view of the plasma vibration switching element according to the present embodiment.
  • the difference between the plasma oscillation switching element and the first embodiment is the configuration of the electrodes, and the configurations of the substrate and the laminate are the same as those of the first embodiment. Omitted.
  • an insulating layer 106 is provided on the upper surface of the second barrier layer 105, and the insulating layer 106 is disposed on both sides of the barrier layer 105 so as to sandwich the insulating layer 106.
  • a pair of contact layers 112 are formed.
  • a first source electrode 107, a gate electrode 109, and a first drain electrode 108 having the same configuration as described in the first embodiment are formed.
  • a second source electrode 113 is formed on the contact layer 112 adjacent to the first source electrode 107, and a contact layer 112 adjacent to the first drain electrode 108 is formed.
  • a second drain electrode 114 is formed thereon.
  • the contact layer 112 can be formed of, for example, InGaAs to which a p-type impurity is added at a high concentration, whereby the second source electrode 113 and the drain electrode 113 can be formed. 4 has ohmic contact with the second barrier layer 105 and the two-dimensional hole gas HG.
  • a high-frequency signal is input to the first source electrode 107, and a DC voltage or a relatively low-frequency signal is applied to the gate electrode 109.
  • a DC voltage or a relatively low-frequency signal is applied to the gate electrode 109.
  • the two-dimensional hole gas HG Has ohmic contact with Therefore, for example, when a voltage Q is applied so that the second drain electrode 114 becomes positive, in the two-dimensional hole gas HG, the hole becomes second from the second drain electrode 114 side. Will move to the source electrode 113 side. On the other hand, the electrons in the two-dimensional electron gas EG do not move.
  • the wavelength of the plasma oscillation changes due to the Doppler effect. That is, as shown in Fig. 4, the two-dimensional hole gas HG Since the holes flow in the direction opposite to the propagation direction, the wavelength of vibration becomes shorter. On the other hand, the wavelength of the plasma oscillation of the two-dimensional electron gas EG does not change. Thus, the phase of the plasma oscillation generated by each gas shifts as the signal propagates, and when the amount of the deviation coincides with the wavelength (for example, on the line K), the two oscillations recombine.
  • the drain electrode 108 only the frequency signal of the wavelength that matches the phase change amount between the source and the drain is selectively emphasized and output. Other signals are suppressed by the phase shift of the plasma oscillation.
  • the second source electrode 113 and the drain electrode to which a DC voltage is applied are located between the first source electrode 107 and the drain electrode 108. 1 1 4 is provided. Since the wavelength of each plasma oscillation can be changed by the DC current flowing between the electrodes, only a frequency signal having a wavelength that matches the phase change amount can be extracted. That is, the plasma oscillation switching element according to the present embodiment can function as a filter that can extract an arbitrary frequency signal. At this time, since the amount of phase shift changes depending on the amount of current between the second source electrode 113 and the drain electrode 114, a signal of an arbitrary frequency can be extracted. As described above, in order for the present element to function as a filter, the gate electrode 109 can be omitted, thereby simplifying the structure and facilitating the manufacture.
  • the second source / drain electrodes 113 and 114 are in ohmic contact with the two-dimensional hole gas HG via the second barrier layer 105.
  • the second source / drain electrodes 113 and 114 may be extended to a mesa-shaped slope, or a part of the first barrier layer 103 may be exposed below the mesa, and
  • the second source / drain electrodes 113 and 114 can be extended. Although this slightly complicates the manufacturing process, the second source / drain electrodes 113 and 114 are not only connected to the two-dimensional hole gas HG but also to the second barrier layer 103 via the first barrier layer 103. Ohmic contact with the electron gas EG is also possible.
  • the second source • When a current flows between the drain electrodes 113 and 114, electrons and holes move in both the two-dimensional electron gas EG and the two-dimensional hole gas HG. Also in this case, since the moving directions of the electrons and the holes are opposite, a phase shift occurs, so that the same effect as in the above embodiment can be obtained.
  • the third source electrode 115 and the third drain electrode 116 can be provided independently of the second source / drain electrodes 113 and 114. This further complicates the manufacturing process.
  • the amount of hole movement in the two-dimensional hole gas HG and the amount of electron movement in the two-dimensional electron gas EG are independently set to the second source / drain electrodes 113 and 114. The control can be performed using the third source / drain electrodes 115 and 116.
  • one of the second source / drain electrodes 113 and 114 is connected to the ground or the power supply voltage so as to be short-circuited in an AC manner so that the current is constant at the other electrode.
  • By controlling and releasing AC it is possible to perform signal amplification and oscillation operation.
  • an element in which the third source 'drain electrode 115, 116 is provided independently of the second source' drain electrode 113, 114 can be used. In this case, by flowing currents in the opposite directions between the second source / drain electrodes 113 and 114 and the third source / drain electrodes, the moving directions of the electrons and the holes can be matched. It is particularly desirable because it is possible to obtain gains in both cases.
  • the second (and third) source-drain electrodes 113 and 114 are two boundaries for plasma oscillation, and the AC short-circuit electrode is a fixed end for plasma oscillation.
  • the AC open electrode is the free end.
  • a standing wave of plasma oscillation corresponding to the spread size of the electron gas (or hole gas) is generated, and can resonate with an electric signal (or electromagnetic wave) of a corresponding frequency.
  • the resonance frequency depends on the propagation speed of the plasma oscillation, which is determined by the charge density, and can be modulated by changing the gate voltage.
  • Electrons (or holes) move in this element in the direction from the fixed end to the free end, and a current is applied so that the velocity does not exceed the propagation speed of the plasma oscillation. Then, for the traveling wave from the fixed end to the free end, it behaves as if the free end boundary is apparently opposite, and as a result, the reflectivity at the free end becomes a complex value whose absolute value exceeds 1. . Also, for the traveling wave in the opposite direction (reflected wave at the free end), the fixed end behaves as if it were receding, but the velocity of the electrons (or holes) is slower than the traveling velocity of the traveling wave, Catch up and be reflected again.
  • the traveling wave can be multiply reflected between the left and right boundaries, and its amplitude is amplified each time it is reflected at the free end of the force.
  • the movement of electrons (or holes) serving as the medium causes the imaginary component of the eigenvalue of the resonator frequency to become positive, resulting in an unstable mode in which the amplitude increases with time.
  • the amplitude of the traveling wave increases as the reflection is repeated in the resonator, but the element gain, which determines the upper limit, is limited by reflection loss at each boundary, phase scattering and energy scattering in the resonator, etc. , Take a finite value.
  • the second (and third) source electrode 113 is fixed, the second drain electrode 114 is free, and the second drain electrode 113 is connected to the second drain electrode 113 from the second source electrode 113 side.
  • a direct current is applied so that electrons (and holes) move to the electrode 114 side, and an electric signal having an appropriate frequency is introduced to the first source electrode 107, thereby forming the first drain electrode.
  • the amplified signal is output from 108. That is, it operates as an amplifier. It also operates as an oscillator by feeding back part of the output signal to the input side. By changing the gate voltage, the frequency of resonance (amplification / oscillation) can be modulated.
  • the two-dimensional electron gas EG and the two-dimensional hole gas HG coupled to each other use the first source electrode 107 and the drain electrode 108 coupled to each other to transmit a high-frequency signal.
  • Easier input / output by using a configuration that performs input / output, and a configuration that supplies DC current using independent second source / drain electrodes 113, 114 (and third source / drain electrodes)
  • the signal and the plasma oscillation can be combined.
  • FIG. 6 is a schematic configuration diagram of the high-frequency modulation device according to the present embodiment.
  • this high-frequency modulation device includes the plasma oscillation switching element 10, the input matching circuit 20, and the high-frequency signal generator 30 shown in the first embodiment. Further, an input section 41 for inputting the modulation signal to the input matching circuit 20 is provided, and an output section 42 is provided for the drain electrode 108 of the switching element 10.
  • the input matching circuit 20 is connected to the gate electrode 109 of the switching element 10, and the high-frequency generator 30 is connected to the source electrode 107.
  • the device configured as described above operates as follows. That is, a high-frequency signal Sa of about 1000 GHz generated by the high-frequency signal generator 30 is input to the switching element 10.
  • the modulation signal Sb input from the input unit 41 is impedance-matched in the input matching circuit 20 and is input to the gate electrode 109 of the switching element 10.
  • a signal in a high frequency region propagates from the source electrode 107 to the drain electrode 109, and this signal is controlled by the gate voltage. You. Therefore, the high-frequency signal Sa input to the source electrode 107 as described above is modulated by the modulation signal Sb input to the gate electrode 109 and output from the drain electrode 108.
  • the plasma oscillation switching element used in the first embodiment by using the plasma oscillation switching element used in the first embodiment, it is possible to realize a modulation device that operates in a high frequency region with a simple configuration.
  • the modulated high-frequency signal Sc can be radiated to the outside as an output electromagnetic wave. Therefore, the present modulation device can be used as a transmitter using electromagnetic waves in a high-frequency region.
  • an impedance matching device can be further provided between the switching element 10 and the antenna, and an amplifying device can be provided in the input unit 41 and the output unit 42.
  • the plasma oscillation switching element according to the first embodiment is used, but the plasma oscillation switching element according to the second embodiment is used. Needless to say, it can be done.
  • the substrate 101 of the plasma oscillation switching element may be formed of a material other than InP.
  • the substrate 101 may be formed of a semi-insulating mv group compound semiconductor. Or it may be formed of an insulating substrate such as A 1 2 ⁇ 3.
  • the capacitance of the switching element is reduced, so that high-frequency characteristics can be improved.
  • the n-type diffusion layer 103a is formed in the first barrier layer 103, and the p-type diffusion layer 105a is formed in the second barrier layer 105. It may be. That is, the first barrier layer 103! ) -Type diffusion layer, and an n-type diffusion layer may be formed in the second barrier layer 105. Further, in each of the above embodiments, as shown in FIG. 2, the material for forming each layer is selected such that the band gap of the channel layer 104 is smaller than the band gap of the first and second barrier layers 103 and 105. However, the present invention is not limited to this.
  • an offset portion for accumulating the two-dimensional electron gas EG and the hole gas HG may be formed at the boundary between each barrier layer 103, 105 and the channel layer 104.
  • the energy (potential for electrons) at the conduction band edge of the barrier layer having the n-type diffusion layer is larger than the energy at the conduction band edge of the channel layer, and the energy at the valence band edge of the barrier layer having the p-type diffusion layer is large. It is only necessary that the energy be smaller than the energy at the valence band edge of the channel layer.
  • the formed band offset is preferably 0.1 eV or more and 1.0 eV or less.
  • the diffusion layers in which impurities are added to the barrier layers 103 and 105 by delta doping are formed.
  • a non-doped region 103b and 105b having a predetermined thickness is formed between the channel layer 104 and the diffusion layers 103a and 105a.
  • Impurities may be added to all other parts.
  • impurities may be added to all of the barrier layers 103 and 105. This facilitates manufacturing.
  • the undoped layers 103b and 105 at predetermined intervals are provided between the channel layer 104 and the diffusion layers 103a and 105a.
  • the position at which the common electrode is provided is not limited to this part, and the substrate 101 and the It can be provided in the region 102 between the first barrier layer 103 and the first barrier layer 103.
  • a common electrode may be provided on the substrate 101 by adding impurities.
  • an electrode which is in ohmic contact with at least one of the two-dimensional electron gas and the hole gas may be provided and used as a common electrode.
  • such an independent common electrode is not always necessary, and the gate electrode 109 can be used as a common electrode.
  • a plasma oscillation switching element capable of realizing a reliable operation in a high frequency region.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本発明に係るプラズマ振動スイッチング素子は、半導体基板１０１と、この基板上に形成されⅢ−Ⅴ族化合物半導体からなる第１の障壁層１０３と、第１の障壁層上に形成されⅢ−Ⅴ族化合物半導体からなるチャネル層１０４と、チャネル層上に形成されⅢ−Ⅴ族化合物半導体からなる第２の障壁層１０５と、第２の障壁層に設けられたソース電極１０７、ゲート電極１０９、及びドレイン電極１０８とを備え、第１の障壁層はｎ型拡散層１０３ａを有し、第２の障壁層はｐ型拡散層１０５ａを有しており、チャネル層のバンドギャップが第１及び第２の障壁層のバンドギャップよりも小さく、第１の障壁層とチャネル層との境界の伝導帯に二次元電子ガスＥＧが蓄積される一方、第２の障壁層とチャネル層との境界の価電子帯に二次元ホールガスＨＧが蓄積されており、各電極は絶縁層１０６を介して第２の障壁層上に形成されている。

Description

明 細 書 プラズマ振動スイツチング素子 技 術 分 野
本発明は、 半導体素子に関し、 特に高周波領域で動作するプラズマ振動スイツ チング素子に関する。 背 景 技 術
従来の半導体素子は、 主に素子構造を微細化することにより、 その動作速度を 向上してきた。 例えば、 高電子移動度トランジスタでは、 二次元的に分布した電 子を利用することで、 不純物の拡散を効果的に防止し、 動作速度を向上している 。 ところが、 上記のような半導体素子では、 信号の伝達に電荷 （電子） の移動を 利用しているため、 その移動速度は材料の飽和速度によって制限されている。 し たがって、 チャネル走行時間を短縮するのにも限界があり、 高速動作が困難であ るという問題があった。 このような状況から、 高速動作を実現するためには、 素 子構造のさらなる微細化が要求されており、 例えば、 数百 GH zまでの高速動作 が報告されている素子のゲート形成には、 少なくとも 0 . 1 z m以下の超微細加 ェ技術が要求されている。
このような問題に対して、 従来より、 信号伝達に直接電荷移動を伴わない半導 体素子が提案されている。 例えば、 M. Dyakonov及び M. Shurによる文献 1 ( P ys. Rev. Let t. V7K1993) , p. 2465) 及び文献 2 (IEEE Trans. Elect. Dev. V430996) , P. 380)では、 F E Tチャネル内の高濃度電子流体のプラズマ振動を利用した素子 を提案している。 図 7は、 文献 1に示されている F E T素子の断面図である。 ま た、 文献 3 (特開平 8 _ 1 3 9 3 0 6号公報） では、 正孔と電子とからなる二流 体が共存する系、 或いは重い電子と軽い電子とからなる二流体が共存する系で起 こる二流体不安定性現象を利用した電磁波増幅素子が提案されている。 図 8は、 文献 3で示されている電磁波増幅素子の斜視図である。
ところが、 上記従来技術は、 理論的には高周波領域での動作が可能とされてい るものの、 実際には動作範囲が限定されたり、 信号の入出力が困難であったりし 、 さらには構造が複雑になるなどの問題があるため、 実用性に乏しかった。 例え ば、 文献 1及び文献 2に記載の素子構造では、 高周波での電磁波発振、 周波数通 倍、 電磁波検出の可能性があるとされているものの、 実験的には初期的な応答検 出を除いて本格的な動作確認はされていない。 実用化を阻む要因の一つとして、 例えば、 図 7に示される文献 1のような F E T素子では、 入出力と素子内部のプ ラズマ振動との結合が困難であることが挙げられる。
特開 2 0 0 0— 2 9 4 7 6 8号公報は、 絶縁膜を通過するリーク電流を抑制す ることができる以下のような半導体素子を開示している。 サファイアよりなる基 板の上に undope— A 1 G a Nよりそれぞれなるバッファ層および下地層を介して n型 A 1 G a Nよりなる電子供給層および n型 G a Nよりなる電子走行層が順次 積層されている。 そして、 この電子走行層の上には A 1 Nよりなる絶縁膜を介し てゲート電極 1 7が設けられている。 絶縁膜は 9 0 0 °C以下の温度で成長させた ものであり、 複数の柱状結晶により構成されている。 絶縁膜のゲート電極側の表 面における各柱状結晶塊間の間隙の最大深さは膜厚の 8 0 %以下、 平均深さは膜 厚の 3 5 %以下であり、 各柱状結晶塊の平均直径は 4 0 nm以下となっている。 特開 2 0 0 0— 2 5 2 4 5 8号公報は、 絶縁膜を通過するリーク電流を抑制す ることができる以下のような半導体素子を開示している。 サファイアよりなる基 板の上に undope— A 1 G a Nよりそれぞれなるバッファ層および下地層を介して n型 A 1 G a Nよりなる電子供給層および n型 G a Nよりなる電子走行層が順次 積層されている。 そして、 電子走行層の上には絶縁膜を介してゲート電極が設け られている。 絶縁膜は A 1 Nよりなる第 1の絶縁膜と S i 02よりなる第 2の絶 縁膜とが電子走行層の側から順に積層された構造を有している。 第 2の絶縁膜を 設けることにより、 第 1の絶縁膜のみでは発生してしまうリ一ク電流を抑制でき る。
特開平 8— 2 7 4 3 4 6号公報は、 ゲート耐圧を確保し特性を向上したデュア ルゲート F E Tを得て、 高性能な増幅回路およびミキサ回路を得るために、 デュ アルゲート F E Tの電圧制御時の真性部分コンダクタンスを、 第 1ゲート電極の 使用時に第 2ゲ一ト電極の使用時より大きくし、 ドレイン耐圧は第 2ゲ一ト電極 が第 1ゲート電極より大きくし、 相互コンダクタンスの劣化をなくし素子の耐圧 を向上させることを開示している。
本発明は、 上記問題を解決するためになされたものであり、 高周波領域での確 実な動作を実現することが可能なプラズマ振動スィツチング素子を提供すること を目的とする。 発 明 の 開 示
本発明に係るプラズマ振動スィツチング素子は、 上記問題を解決するためにな されたものであり、 基板と、 前記基板上に形成され、 m— V族化合物半導体から なる第 1の障壁層と、 前記第 1の障壁層上に形成され、 m— V族化合物半導体か らなるチャネル層と、 前記チャネル層上に形成され、 πι— V族化合物半導体から なる第 2の障壁層と、 前記第 2の障壁層に設けられるソース電極、 ゲート電極、 及びドレイン電極とを備え、 前記第 1の障壁層は、 n型拡散層及び p型拡散層の いずれか一方を有し、 前記第 2の障壁層は、 これら拡散層のいずれか他方を有し ており、 前記 n型拡散層を有する障壁層の伝導帯端のエネルギー （電子に対する ポテンシャル） が前記チャネル層の伝導帯端のエネルギーより大きく、 前記 p型 拡散層を有する障壁層の価電子帯端のエネルギーが前記チャネル層の価電子帯端 のエネルギーよりも小さく、 前記 n型拡散層を有する障壁層と前記チャネル層と の界面に二次元電子ガスが蓄積される一方、 前記 p型拡散層を有する障壁層と前 記チャネル層との界面に二次元ホールガスが蓄積されており、 前記各電極は、 前 記二次元電子ガス及び二次元ホールガスと静電的に結合されている。 図面の簡単な説明
図 1は、 本発明に係るプラズマ振動スィツチング素子の第 1実施形態を示す断 面図である。
図 2は、 図 1のチャネル層付近のバンド構造を示す図である。
図 3は、 本発明に係るプラズマ振動スィツチング素子の第 2実施形態を示す断 面図である。
図 4は、 プラズマ振動の位相の変化を示す図である。 図 5は、 本発明に係るプラズマ振動スィツチング素子の第 2実施形態の他の例 を示す断面図である。
図 6は、 本発明に係るプラズマ振動スィツチング素子を用いた高周波変調装置 である。
図 7は、 文献 1に示されている従来の FET素子を示す断面図である。
図 8は、 文献 3に示されている従来の電磁波増幅素子の斜視図である。 発明を実施するための最良の形態
(第 1実施形態）
以下、 本発明に係るプラズマ振動スイッチング素子の第 1実施形態について図 面を参照しつつ説明する。 図 1は本実施形態に係るプラズマ振動スィツチング素 子の断面図である。
図 1に示すように、 このスイツチング素子は、 F eを添加した半絶縁性 I n P 力 なる半導体基板 101と、 この半導体基板 101上に形成される半導体積層 体 Sとを備えている。 半導体積層体 Sは、 半導体基板 101と格子整合する組成 で形成されており、 ェピタキシャル成長により形成された無添加 I nP層 102 、 I nA 1 Asからなる第 1の障壁層 103、 無添加 G a I nNA sからなるチ ャネル層 104、 及び I n A 1 A sからなる第 2の障壁層 105が、 この順で積 層されたものである。 ここで、 111?層102は、 半導体基板 101とほぼ同じ 幅 （図 1の左右方向長さ） で形成されているが、 これより上の層は、 111?層1 02よりも狭い幅でメサ状に形成されている。 第 1の障壁層 103はその大部分 が無添加であるが、 チャネル層 104との界面近くに n型不純物がデルタドープ された第 1の拡散層 103 aが形成されている。 同様に、 第 2の障壁層 105も' その大部分は無添加であるが、 チャネル層 104との界面付近には、 p型不純物 がデルタドープされた第 2の拡散層 105 aが形成されている。
これら第 1及び第 2の拡散層 103 a, 105 aにおける不純物濃度は、 いず れも 1 X 1 012〜1 X 1 013cm— 2となっている。また、第 1及び第 2の拡散層 103 a, 105 aとチャネル層 104とは、 所定の間隔をおいて配置されてい る。 つまり、 各拡散層 103 a, 105 aとチャネル層 104との間には、 障壁 層の一部の無添カロ領域 103 b, 105 bが配置されている。 このとき、 各拡散 層 103 a, 105 aとチャネル層 104との間、 つまり上記無添加領域 103 b， 105bの層厚は、 例えば 10 nm以上 100 nm以下であることが好まし い。 このように所定間隔をおいて配置することで、 後述する二次元電子ガス或い は二次元ホールガスの振動が、 拡散層 103 a, 105 aの影響によって乱され るのを防止することができる。
半導体基板 101の下面には、 金属からなる共通電極 111が形成されており 、 この電極 111は接地されている。 一方、 半導体積層体 Sの上面、 つまり第 2 の障壁層 105上には、 S i 02からなる絶縁層 106が形成されており、 その 上面には 3つの電極が形成されている。 すなわち、 絶縁層 106の中央にゲート 電極 109が形成され、 これを挟んで絶縁層 106の両側にソース電極 107及 びドレイン電極 108が形成されている。 このように、 本実施形態に係るスイツ チング素子では、 通常の高電子移動度トランジスタと異なり、 ソース電極 107 及びドレイン電極 108がいずれもチャネル層 104に対して、 電気的なオーム 性接触をしていない。 なお、 絶縁層 106は3 i Nで形成してもよく、 またその 膜厚はデバイスの特性によっても変ィヒするが、 例えば 20 nm以上 100 nm以 下であることが好ましい。 また、 半導体積層体 Sにおける I n P層 102の上面 、 及びメサ状に形成された部分の側面には、 S i 02からなる保護絶縁層 110 が形成されており、 これによつて半導体積層体 Sは周囲と絶縁されている。 図 2は、 このスイッチング素子におけるチャネル層付近のバンド構造である。 同図に示すように、 チャネル層 104のバンドギャップは、 第 1の障壁層 103 及び第 2の障壁層 105のものよりも小さく、 これによつてバンドオフセットが 形成されている。 そして、 第 1及び第 2の障壁層 103, 105とチャネル層 1 04との境界それぞれに、 第 1及び第 2の拡散層 103 a， 105 aから供給さ れた電荷が蓄積し、 二次元的な分布が形成されている。 すなわち、 第 1の拡散層 103 aには n型不純物が添カ卩されているため、 この部分の電子は、 第 1の障壁 層 103とチャネル層 104との境界でオフセットされている伝導帯 Ecに蓄積 され、 二次元電子ガス （ 「二次元電子流体」 とも呼ばれる） EGを形成している 。 一方、 第 2の拡散層 105 aには p型不純物が添加されているため、 この部分 のホールが第 2の障壁層 105とチャネル層 104との境界でオフセットされて レる価電子帯 Evに蓄積され、 二次元ホールガス ( 「二次元ホール流体」 とも呼 ばれる） HGを形成している。 二次元電子ガス EG及びホールガス HGの電荷密 度はほぼ不純物の添加密度に対応しており、いずれも 1X 1012〜1X1013 C ΙΤΓ2となっている。
なお、 図 2において、 フェルミレベル EFは、 電子の化学ポテンシャルであり 、 電子の分布関数が 0. 5となるエネルギーである。 伝導帯 Ecにおいてはフエ ルミレベル EFより下に、 価電子帯 E Vにおいてはフェルミレベル EFより上に、 それぞれ高濃度の電子 （EG) 及びホール （HG) が存在する。
次に、 上記のように構成されたスイッチング素子の動作について説明する。 ま ず、 ソース電極 107に、 10 GH z以上 1000 GH z以下の周波数の信号を 印加する。 このとき、 二次元電子ガス EG及び二次元ホールガス HGには、 二次 元的に高濃度の電荷が蓄積されているため、 高周波信号が印加されると、 二次元 電子ガス EG及び二次元ホールガス HGとソース電極 107とが静電的に結合し ているので、 これら二次元電子ガス E G及びホールガス H Gそれぞれにプラズマ 振動が生じる。 ここで、 本実施形態のスイッチング素子では、 二次元電子ガス E G及び二次元ホールガス HGが平行に近接しているため、 両者のプラズマ振動は 容易に結合し、 安定的に結合した状態のまま伝播するようになっている。 なお、 チャネル層 104にプラズマ振動の位相速度を超えるような電荷の移動は生じな いので、 二流体不安定現象は生じない。 また、 ドレイン電極 108も二次元電子 ガス E G及び二次元ホールガス H Gと静電的に結合しているので、 上記のように ソース電極 107側から伝播したプラズマ振動は、 ドレイン電極 108から出力 される。
このとき、 ゲ一ト電極 109に電圧を印加すると、 ゲート電極 109の下方に おける電荷密度が変化する。 特に、 ゲート電極 109に負の電圧を印加していく と、 電子、 ホールとも電荷密度が減少し、 やがてはゲート電極直下の蓄積電荷量 がゼロとなる。 これにより、 チャネル層 104の二次元電子ガス EG及びホール ガス HGは、 ゲ一ト電極 109の左右に分かれてしまうので、 ソース電極 109 から伝播するプラズマ振動は、 ドレイン電極 108に達することができない。 し たがって、 このようにゲート電極 1 0 9に印加する電圧を変化させることにより 、 ゲート電極 1 0 9直下のプラズマ振動の伝播効率を変化させることができるた め、 高周波振動を強度変調する変調素子として本素子を機能させることができる 。 さらに、 ゲート電圧の変ィ匕により、 プラズマ振動の伝播速度が変化することを 利用した位相変調も可能である。 なお、 ゲート電極 1 0 9には、 直流電圧、 或い はソ一ス電極 1 0 9に印加される信号の周波数の約 1ノ 1 0〜 1 / 1 0 0 0程度 の周波数を有する信号を入力することが好ましい。
以上のように、 本実施形態によれば、 バンドギャップの狭いチャネル層 1 0 4 を、 不純物が添加された拡散層 1 0 3 a , 1 0 5 aを有する障壁層 1 0 3 , 1 0 5で挟み、 バンドオフセット部分に二次元電子ガス E G及び二次元ホールガス H Gを形成している。 そして、 これら電子ガス E G及びホールガス HGに静電結合 するソース電極 1 0 9に高周波信号を印加している。 これにより、 電子ガス E G 及びホールガス H Gそれぞれにプラズマ振動が生じ、 これらの振動が結合して伝 播することで、 高周波信号を伝達することが可能となる。 このように本実施形態 に係るスィツチング素子では、 電荷の移動を伴わず、 結合したプラズマ振動を用 いて信号の伝達を行うため、 電子やホールの飽和速度に制限されることなく、 高 周波の信号の伝達が可能となる。
また、 従来のプラズマ振動を利用した半導体素子は、 外界の電磁場や回路から の信号とプラズマ振動とを結合させることが困難であったため、 特殊な構成とな つたり、 結合用のアンテナが必要となっていた。 このような問題が生じる原因の 一つとして、 プラズマ振動は、 電荷の粗密による縦波であるため、 二次元電子ガ スゃホールガスに垂直な方向では、 電界の発生強度が小さいことが挙げられ、 こ れに起因して外部信号とプラズマ振動との結合が困難であった。 これに対して、 本実施形態に係る構成では、 二次元電子ガスとホ一ルガスとが結合するため、 従 来例と比較して大きな縦方向の電界を得ることが可能となっている。 そのため、 電子密度の高い領域では、 ホール密度も高くなり、 結果的に半導体積層体 Sの上 面の電位が低くなる。 これに起因して、 半導体積層体 Sの上面の電位を変化させ ると、 チャネル層 1 0 4の電荷密度を変ィヒさせることができる。 したがって、 素 子上部に設けられたソース電極 1 0 7及びドレイン電極 1 0 8の電位は、 高周波 領域でチャネル層 1 0 4のプラズマ振動と結合しているため、 ソース電極 1 0 7 に高周波信号を印加すると、 入力信号はプラズマ振動としてチャネル層 1 0 4を 伝播し、 ドレイン電極 1 0 8から出力することができる。
なお、 上記説明では、 同一の絶縁層 1 0 6上に各電極 1 0 7〜1 0 9を形成し ているが、 これに限定されるものではなく、 絶縁層の膜厚や組成を各電極が形成 される部分によって変更することもできる。 例えば、 高周波信号の入出力が行わ れるソース電極 1 0 7及びドレイン電極 1 0 8の下方では、 信号の入出力を効果 的にするために絶縁層 1 0 6の膜厚を薄くすることが好ましい。 一方、 ゲート電 極 1 0 9では、 比較的低周波の信号が入力されるため、 ソース電極 1 0 7下方の 絶縁層よりも絶縁層 1 0 6の膜厚を厚くすることができる。 また、 各電極 1 0 7 〜： L 0 9は、 上記のように絶縁層 1 0 6を介して第 2の障壁層 1 0 5上に形成す る以外に、 第 2の障壁層 1 0 5との間でショットキ一接合を形成するように接続 することができる。 これらの変更については、 後述する第 2の実施形態において も適用可能である。
また、 障壁層 1 0 3 , 1 0 5及びチャネル層 1 0 4を構成する材料は、 上記説 明で示したものに限定されるものではない。 つまり、 m— V族化合物半導体で構 成されていればよく、 二元系材料のみならず、 三元、 四元、 或いは五元混晶材料 を用いることもできる。 また、 チャネル層 1 0 4が I nを含有していると、 バン ドギャップを狭めることができるため、 好ましい。
ところで、 本実施形態では、 チャネル層 1 0 4に Nを含有した G a I n NA s を用いているが、 このように Nを含有することで、 次のような効果を得ることが できる。 一般的に、 電子の有効質量は、 ホール （正孔） の有効質量よりもかなり 小さくなつており、 これに起因して、 電子の移動度は、 ホールの移動度よりも大 幅に大きくなつている。 ここで、 信号の周波数が高くなりソース ' ドレイン間の 距離に対して信号波長が短い場合、 上記のように電子及びホールの移動度が大き く相違すると、 伝播中にプラズマ振動の位相がずれて結合が解けてしまう可能性 がある。 これに対して、 上記のように Nを添加すると、 電子の有効質量を増大さ せることができ、 これによつて電子の移動度を遅くすることができる。 その結果 、 両者の移動度の差が小さくなるため、 プラズマ振動の結合が解けるのを防止す ることができ、 安定した信号の伝達を行うことができる。 その一例として、 Ga Asに Nを添加した場合の電子の有効質量を示す。 以下の表では、 GaNxAs t _xにおける Xの値、 つまり Nの組成率を変化させた場合の電子の有効質量を示し ている。 このように、 Nの組成率を増加すると、 電子の有効質量が大きくなつて いくため、 好ましい。 なお、 V属元素である Nの導入は、 伝導帯に大きな影響を 与えるが、 価電子帯への影響はそれに比較して小さいので、 ホールの有効質量 （ 約 0. 62) はあまり変化しない。
Figure imgf000011_0001
但し、 m—v族化合物半導体基板上で成長する半導体混晶においては、 Nの添 加限界は、 約 0. 1であった。 このとき、 良好な結晶性を保っためには、 約 0. 07が上限であった。 この観点より、 チャネル層 104を構成する m_v族化合 物半導体では、 N, Asを含有し Nの組成率、 つまり NxAs卜 xと表記した場合 の Xの値が、 0以上 0. 1以下が好ましく、 0. 01以上 0. 07以下がさらに 好ましく、 0. 02以上 0. 05以下が特に好ましい。 なお、 ここでいう有効質 量とは、 真空中の電子の重さに対する相対的な重さをいう。
本実施形態では、 チャネル層 104を構成する半導体混晶は、
Ga(0.2)In(0.8)N(0.04)As(0.96)である。 特に、 I n P基板上におけるチャネル層 の組成としては、 Ga(y)In(l- y)N(x)As(l- X)混晶とし、 y = 0.47 _ 6.7 x ± 0.26 以内でかつ Xが前述範囲である組成範囲を用いることで高品質な半導体膜が得ら れるので好ましい。
また G a As基板上におけるチャネル層の組成としては、
Ga(y)In(卜 y)N(x)As(l- X)混晶とし、 y = 1 - 2.9 x ± 0.12以内でかつ Xが前 述範囲である組成範囲を用いることで高品質な半導体膜が得られるので好ましい
(第 2実施形態）
次に、 本発明の第 2実施形態について図面を参照しつつ説明する。 図 3は、 本 実施形態に係るプラズマ振動スィツチング素子の断面図である。 本実施形態に係 るプラズマ振動スイッチング素子が、 第 1実施形態と相違するのは、 電極の構成 であり、 基板、 積層体の構成は第 1実施形態と同じであるので、 同一符号を付し て、 その説明を省略する。
図 3に示すように、 この実施形態では、 第 2の障壁層 1 0 5の上面に、 絶縁層 1 0 6と、 この絶縁層 1 0 6を挟むように障壁層 1 0 5の両側に配置された一対 のコンタクト層 1 1 2が形成されている。 絶縁層 1 0 6の上面には、 第 1実施形 態で説明したのと同一構成の第 1のソース電極 1 0 7、 ゲート電極 1 0 9、 及び 第 1のドレイン電極 1 0 8が形成されている。 また、 第 1のソース電極 1 0 7と 隣接するコンタクト層 1 1 2上には、 第 2のソース電極 1 1 3が形成され、 第 1 のドレイン電極 1 0 8と隣接するコンタクト層 1 1 2上には第 2のドレイン電極 1 1 4が形成されている。 コンタクト層 1 1 2は、 例えば p型不純物が高濃度に 添加された I n G a A sで形成することができ、 これによつて、 第 2のソース電 極 1 1 3及びドレイン電極 1 1 4は、 第 2の障壁層 1 0 5及び二次元ホールガス H Gに対してオーム性接触をしている。
次に、 上記のように構成されたスイッチング素子の動作について説明する。 第 1実施形態で説明したのと同様に、 第 1のソース電極 1 0 7には、 高周波信号が 入力され、 ゲート電極 1 0 9には、 直流電圧、 または比較的低周波の信号が印加 される。 これにより、 二次元電子ガス E G及び二次元ホールガス HGにプラズマ 振動が生じ、 これらの振動が結合して高周波信号がソース電極 1 0 7側からドレ ィン電極 1 0 8側へ伝播する。 一方、 第 2のソース電極 1 1 3及びドレイン電極 1 1 4間には、 直流電圧が印加される。 ここで、 第 2のソース電極 1 1 3及びド レイン電極 1 1 4は、 コンタクト層 1 1 2を介して第 2の障壁層 1 0 5と接続さ れていることから、 二次元ホールガス HGにオーム性接触をしている。 したがつ て、 例えば第 2のドレイン電極 1 1 4が正となるように電圧を印力 Qすると、 二次 元ホールガス H Gにおいては、 ホールが第 2のドレイン電極 1 1 4側から第 2の ソース電極 1 1 3側へ移動することになる。 一方、 二次元電子ガス E G内の電子 は移動しない。
このようにホールが移動すると、 ドップラー効果により、 プラズマ振動の波長 が変化する。 すなわち、 図 4に示すように、 二次元ホールガス H Gでは、 振動の 伝播方向と反対の方向にホールが流れるため、 振動の波長が短くなる。 一方、 二 次元電子ガス E Gのプラズマ振動の波長は変化しない。 こうして、 各ガスで発生 したプラズマ振動の位相は、 信号が伝播するにつれてずれていき、 そのズレ量が 波長と一致したとき （例えば線 K上） に、 両振動が再結合する。 図 4に基づいて 詳細に説明すると、 二次元電子ガス E Gのプラズマ振動の 1波長と、 ホールの振 動の n波長 （nは 2以上の自然数であり、 図 4では n = 2 ) とが一致すると、 両 振動が再結合する。 これにより、 ドレイン電極 1 0 8においては、 ソース ' ドレ イン間での位相変ィヒ量と一致する波長の周波数信号のみが選択的に強調されて出 力される。 そして、 それ以外の信号は、 プラズマ振動の位相ズレによって抑圧さ れる。
以上のように、 本実施形態によれば、 第 1のソース電極 1 0 7及びドレイン電 極 1 0 8を挟む位置に、 直流電圧が印加される第 2のソース電極 1 1 3及びドレ イン電極 1 1 4を設けている。 そして、 この電極間を流れる直流電流によって、 各プラズマ振動の波長をそれぞれ変化させることができるため、 位相変化量と一 致する波長の周波数信号のみを取り出すことができる。 すなわち、 本実施形態に 係るプラズマ振動スィツチング素子は、 任意の周波数信号を取り出すことができ るフィル夕一として機能することが可能となる。 このとき、 位相のズレ量は、 第 2のソース電極 1 1 3及びドレイン電極 1 1 4間の電流量によって変化するので 、 任意の周波数の信号を取り出すことが可能となる。 なお、 このように、 本素子 をフィルタ一として機能させるためには、 ゲート電極 1 0 9を省略することがで き、 これによつて、 構造が簡易になり、 製造が容易になる。
ところで、 図 3では第 2のソース · ドレイン電極 1 1 3 , 1 1 4は第 2の障壁 層 1 0 5を介して二次元ホールガス H Gとオーム性接触している。 しかし、 第 2 のソース · ドレイン電極 1 1 3 , 1 1 4をメサ形状の斜面にも拡張して設けたり 、 あるいはメサの下部で第 1の障壁層 1 0 3の一部を露出させ、 そこに第 2のソ ース · ドレイン電極 1 1 3， 1 1 4を拡張して設けたりすることもできる。 これ により製造プロセスは若干複雑になるが、 第 2のソース · ドレイン電極 1 1 3 , 1 1 4を、 二次元ホールガス HGだけでなく、 第 1の障壁層 1 0 3を介して 2次 元電子ガス E Gともオーム性接触させることもできる。 この場合、 第 2のソース • ドレイン電極 113， 114の間に電流を流すと、 二次元電子ガス EG及び二 次元ホールガス H Gの両方において電子とホールとがそれぞれ移動する。 このと きも電子とホールの移動方向が逆であることにより、 位相のズレが発生するので 上記実施形態と同様の効果が得られる。
さらに、 図 5に示すように、 メサの下き |5で第 1の障壁層 103の一部を露出さ せ、 そこに第 1の障壁層 103を介して二次元電子ガス E Gともオーム性接触す る第 3のソース電極 115および第 3のドレイン電極 116を、 第 2のソース · ドレイン電極 113， 114とは独立して設けることもできる。 これにより製造 プロセスはさらに複雑になるが、 2次元ホールガス HGにおける正孔の移動量と 、 2次元電子ガス EGにおける電子の移動量をそれぞれ独立に、 第 2のソース ' ドレイン電極 113， 114と第 3のソース ' ドレイン電極 115， 116を用 いて制御することができる。
また上記スイッチング素子おいて、 第 2のソース · ドレイン電極 113, 11 4のいずれか一方を接地または電源電圧と接続して AC的にも短絡し、 他方の電 極において電流が一定となるように制御して AC的に開放することで、 信号の増 幅および発振動作を行うことが可能である。 ここでも前述のように、 第 3のソー ス ' ドレイン電極 115, 116を、 第 2のソース ' ドレイン電極 113， 11 4とは独立して設けた素子を用いることができる。 この場合、 第 2のソース · ド レイン電極 113, 114と、 第 3のソース · ドレイン電極との間で、 互いに逆 方向に電流を流すことで、 電子と正孔の移動方向を一致させることができ、 双方 において利得を得られるので特に望ましい。
以下に、 上記スィツチング素子による信号の増幅および発振動作をより詳細に 説明する。 M.Dyakonovおよび M.Shurが指摘したように、 第 2 (および第 3) の ソース · ドレイン電極 113, 114がプラズマ振動に対して 2つの境界となり 、 AC短絡電極がプラズマ振動に対して固定端、 AC開放電極が自由端となる。 素子内では、 電子ガス (あるいはホールガス) の拡がりサイズに対応したプラス' マ振動の定在波が立ち、 対応する周波数の電気信号 （あるいは電磁波） に対して 共鳴することができる。 共鳴周波数はプラズマ振動の伝播速度に依存し、 これは 電荷密度で決まるので、 ゲ一ト電圧を変化させることで変調可能である。 この素子に、 電子 （あるいは正孔） が固定端から自由端に向かう方向に移動し 、 力つその速度がプラズマ振動の伝播速度を超えない範囲となるように電流を流 す。 すると、 固定端から自由端へ向かう進行波に対しては自由端境界が見かけ上 対向して来るように振る舞い、 結果として自由端における反射率は、 絶対値が 1 を超えるような複素数値となる。 また逆方向の進行波 （自由端での反射波） に対 しては固定端が後退して行くように振舞うが、 電子 （あるいは正孔） の速度は進 行波の伝播速度より遅いのでいずれ追いつき、 再度反射される。 結果として進行 波は左右の境界の間で多重反射することができ、 力り自由端での反射のたびにそ の振幅が増幅されていくこととなる。 見方を変えると、 媒体となる電子 （あるい は正孔） の移動により、 共振器周波数の固有値の虚数成分が正になることで、 時 間とともに振幅が増大する不安定なモ一ドが現れる。 なお、 進行波は共振器内で 反射を重ねるに応じて振幅が増大するが、 その上限を決める素子利得は、 各境界 での反射損失や共振器内での位相散乱 ·エネルギー散乱等で制限され、 有限の値 をとる。
したがって、 例えば第 2 (および第 3 ) のソース電極 1 1 3を固定端として第 2のドレイン電極 1 1 4を自由端にするとともに、 第 2のソース電極 1 1 3側か ら第 2のドレイン電極 1 1 4側へ電子 （および正孔） が移動するように直流電流 を流し、 さらに適切な周波数を有する電気信号を第 1のソース電極 1 0 7に導入 することで、 第 1のドレイン電極 1 0 8から増幅された信号が出力される。 すな わち増幅装置として動作する。 また出力信号の一部を入力側にフィードバックす ることで発振装置としても動作する。 なおゲート電圧を変化させることで、 共振 (増幅 ·発振） する周波数を変調することもできる。
このような増幅 ·発振動作においても、 互いに結合した二次元電子ガス E Gお よび二次元ホールガス HGを用いてこれらと結合した第 1のソース電極 1 0 7と ドレイン電極 1 0 8に高周波信号の入出力を行う構成により、 また独立した第 2 のソース · ドレイン電極 1 1 3、 1 1 4 (および第 3のソース · ドレイン電極） を用いて直流電流を供給する構成により、 より容易に入出力信号とプラズマ振動 の結合を行うことができる。
(第 3実施形態） 次に、 本発明の第 3実施形態について図面を参照しつつ説明する。 本実施形態 は、 第 1実施形態に係るプラズマ振動スィツチング素子を用いた高周波変調装置 である。 図 6は、 本実施形態に係る高周波変調装置の概略構成図である。
図 6に示すように、 この高周波変調装置は、 第 1実施形態で示したプラズマ振 動スイッチング素子 1 0と、 入力整合回路 2 0と、 高周波信号発生装置 3 0とを 備えている。 また、 入力整合回路 2 0に変調信号が入力される入力部 4 1が設け られるとともに、 スイッチング素子 1 0のドレイン電極 1 0 8に出力部 4 2が設 けられている。 スイッチング素子 1 0のゲート電極 1 0 9には、 上記入力整合回 路 2 0が接続されるとともに、 ソース電極 1 0 7には高周波発生装置 3 0が接続 されている。
以上のように構成された装置は、 次のように動作する。 すなわち、 高周波信号 発生装置 3 0で発生した 1 0 0 0 GH z程度の高周波信号 S aがスィツチング素 子 1 0に入力される。 また、 入力部 4 1から入力された変調信号 S bが入力整合 回路 2 0においてインピーダンス整合され、 スイッチング素子 1 0のゲート電極 1 0 9に入力される。 ここで、 スイッチング素子 1 0においては、 第 1実施形態 で説明したように、 ソース電極 1 0 7からドレイン電極 1 0 9へ高周波領域の信 号が伝播するとともに、 この信号がゲート電圧によって制御される。 したがって 、 上記のようにソース電極 1 0 7に入力された高周波信号 S aは、 ゲート電極 1 0 9に入力された変調信号 S bによって変調されてドレイン電極 1 0 8から出力 される。
以上のように、 本実施形態によれば、 第 1実施形態で用いたプラズマ振動スィ ツチング素子を用いることで、 簡単な構成によつて高周波領域で動作する変調装 置を実現することができる。 ここで、 出力部 4 2にアンテナを接続すると、 変調 された高周波信号 S cを出力電磁波として外部に放射することができる。 したが つて、 本変調装置を高周波領域の電磁波を用いた送信機として利用することがで きる。 なお、 スイッチング素子 1 0とアンテナとの間にインピーダンス整合装置 をさらに設けたり、 上記入力部 4 1や出力部 4 2に増幅装置を設けることもでき る。 また、 本実施形態では、 第 1実施形態に係るプラズマ振動スイッチング素子 を用いているが、 第 2実施形態に係るプラズマ振動スイッチング素子を用いるこ とができるのは言うまでもない。
以上、 本発明の実施形態について説明したが、 本発明は上記各実施形態に限定 されるものではなく、 その趣旨を逸脱しない限りにおいて種々の変更が可能であ る。 例えば、 プラズマ振動スイッチング素子の基板 101は、 I nP以外で形成 されていてもよく、 例えば半絶縁性の m—v族化合物半導体で形成することがで きる。 或いは A 12〇3等の絶縁性基板で形成することもできる。 このように、 半 絶縁性或いは絶縁性の基板を用いると、 スィツチング素子の静電容量が低減する ので、 高周波特性を向上することができる。 さらに、 複数のスイッチング素子を 形成する際に、 各素子の絶縁が容易になるという利点もある。 . また、 上記各実施形態では、 第 1の障壁層 103に n型拡散層 103 aが形成 され、 第 2の障壁層 105に p型拡散層 105 aが形成されているが、 これを反 対にしてもよい。 すなわち、 第 1の障壁層 103に！)型拡散層を形成し、 第 2の 障壁層 105に n型拡散層を形成してもよい。 さらに、 上記各実施形態では、 図 2に示すように、 チャネル層 104のバンドギヤップが、 第 1及び第 2の障壁層 103, 105のパンドギャップよりも小さくなるように各層を形成する材料を 選択しているが、 これに限定されるものではない。 すなわち、 二次元電子ガス E Gやホールガス HGを蓄積するためのオフセット部分が、 各障壁層 103, 10 5とチャネル層 104との境界に形成されればよい。 具体的には、 n型拡散層を 有する障壁層の伝導帯端のエネルギー （電子に対するポテンシャル） がチャネル 層の伝導帯端のエネルギーより大きく、 p型拡散層を有する障壁層の価電子帯端 のエネルギーがチャネル層の価電子帯端のエネルギーよりも小さくなっていれば よい。 このとき、 形成されるバンドオフセットは、 0. l eV以上 1. O eV以 下であることが好ましい。
また、 上記実施形態では、 デルタドープによって各障壁層 103， 105に不 純物を添加した拡散層を形成しているが、 次のようにしてもよい。 例えば、 各障 壁層 103， 105において、 チャネル層 104との拡散層 103 a, 105 a との間に所定厚さの無添加の領域 103b, 105 bを形成し、 障壁層 103， 105のそれ以外の部分すべてに不純物を添加するようにしてもよい。 或いは、 障壁層 103, 105のすべてに不純物を添加するようにしてもよく、 こうする ことで製造が容易になる。 但し、 第 1実施形態で説明したように、 プラズマ振動 を効果的に生じさせるためには、 チャネル層 104と拡散層 103 a, 105 a との間に所定間隔の無添加の層 103b, 105 を設けておくことが好ましい 上記各実施形態では、 接地された共通電極 111を基板 101の下面に設けて いるが、 共通電極を設ける位置はこの部分に限定されるものではなく、 基板 10 1と第 1の障壁層 103との間の領域 102に設けることもできる。 また、 基板 101に不純物を添加してこれに共通電極を設けてもよい。 さらに、 二次元電子 ガス或いはホールガスの少なくとも一方とオーム性接触した電極を設け、 これを 共通電極としてもよい。 但し、 このような独立した共通電極は必ずしも必要では なく、 ゲート電極 109を共通電極として用いることもできる。 しかしながら、 信号入力の効率化、 或いは回路の簡素化の観点からは、 上記のような共通電極を 設けることが好ましい。 産業上の利用可能性
本発明により、 高周波領域での確実な動作を実現することが可能なプラズマ振 動スィツチング素子が提供される。

Claims

請 求 の 範 囲
1 . 基板と、
前記基板上に形成され、 m— V族化合物半導体からなる第 1の障壁層と、 前記第 1の障壁層上に形成され、 m— V族化合物半導体からなるチャネル層と 前記チャネル層上に形成され、 m—v族化合物半導体からなる第 2の障壁層と 前記第 2の障壁層に設けられたソース電極、 ゲート電極、 及びドレイン電極と を備え、
前記第 1の障壁層は、 n型拡散層及び p型拡散層のいずれか一方を有し、 前記 第 2の障壁層は、 これら拡散層のいずれか他方を有しており、
前記 n型拡散層を有する障壁層の伝導帯端のエネルギーが前記チヤネル層の伝 導帯端のエネルギーより大きく、 前記 p型拡散層を有する障壁層の価電子帯端の エネルギーが前記チャネル層の価電子帯端のエネルギーよりも小さく、
前記 n型拡散層を有する障壁層と前記チャネル層との境界に二次元電子ガスが 蓄積される一方、 前記 p型拡散層を有する障壁層と前記チャネル層との境界に二 次元ホールガスが蓄積されており、
前記ソース電極、 前記ゲート電極、 及び前記ドレイン電極は、 それぞれ前記二 次元電子ガス及び二次元ホールガスと静電的に結合されている、 プラズマ振動ス イッチング素子。
2 . 前記ソース電極に高周波信号を印加することで、 前記二次元電子ガス及び二 次元ホールガスにプラズマ振動が発生し、 これらプラズマ振動は結合して前記ド レイン電極側へ伝播する、 請求項 1に記載のプラズマ振動スイッチング素子。
3 . 前記 n型拡散層を有する障壁層の伝導帯端のエネルギーと前記チャネル層の 伝導帯端のエネルギーとの差、 及び前記 p型拡散層を有する障壁層の価電子帯端 のエネルギーと前記チャネル層の価電子帯端のエネルギーとの差は、 0 . l e V 以上 1. 0 e V以下である、 請求項 1に記載のブラズマ振動スィッチング素子,
4. 前記チャネル層のバンドギャップが、 前記第 1の障壁層及び第 2の障壁層の バンドギャップよりも小さい、 請求項 1に記載のプラズマ振動スイツチング素子 o
5. 前記チャネル層は、 Nを含有している、 請求項 1に記載のプラズマ振動スィ ツチング素子。
6. 前記チヤネリレ層は NxAsェ を含有し、 Nの組成率 Xが 0以上 0. 1以下で ある、 請求項 5に記載のプラズマ振動スィツチング素子。
7. 前記チャネル層は NxAs i _xを含有し、 Nの組成率 Xが 0. 01以上 0. 0 7以下である、 請求項 5に記載のプラズマ振動スィツチング素子。
8. 前記各拡散層は、 前記チャネル層から 10 nm以上 100 nm以下の間隔を おいて配置されている、 請求項 1に記載のプラズマ振動スィツチング素子。
9. 前記基板は、 接地された共通電極を備えている、 請求項 1に記載のプラズマ 振動スイッチング素子。
10. 前記ソース電極には、 10GHz以上 1000GHz以下の高周波信号が 印加される一方、
前記ゲート電極には、 直流電圧、 または前記ソース電極に印加される信号の周 波数の 0. 1 %以上 10 %以下の周波数信号が印加される、 請求項 1に記載のプ ラズマ振動スィッチング素子。
11. 前記ソース電極、 前記ゲート電極、 及び前記ドレイン電極は、 それぞれ絶 縁層を介して前記第 2の障壁層上に形成されている、 請求項 1に記載のプラズマ 振動スイッチング素子,
1 2 . 前記ソース電極、 前記ゲート電極、 及び前記ドレイン電極と前記第 2の障 壁層とはそれぞれショットキ一接合を形成している、 請求項 1に記載のプラズマ スイッチング素子。
1 3 . 前記ソース電極、 前記ゲート電極、 及び前記ドレイン電極のいずれの電極 を挟む位置に、 前記二次元電子ガス及び二次元ホールガスのいずれか一方或いは 両方とオーム性接触をする第 2のソース電極及び第 2のドレイン電極が形成され ている、 請求項 1に記載のプラズマ振動スィツチング素子。
1 4. 前記第 2のソース電極と第 2のドレイン電極との間に、 直流電圧が印加さ れる、 請求項 1 3に記載のプラズマ振動スイッチング素子。
PCT/JP2003/012469 2002-10-09 2003-09-30 プラズマ振動スイッチング素子 WO2004034475A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
AU2003266701A AU2003266701A1 (en) 2002-10-09 2003-09-30 Plasma oscillation switching device
JP2004542817A JP3661061B2 (ja) 2002-10-09 2003-09-30 プラズマ振動スイッチング素子
US10/745,567 US6953954B2 (en) 2002-10-09 2003-12-29 Plasma oscillation switching device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-296220 2002-10-09
JP2002296220 2002-10-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/745,567 Continuation US6953954B2 (en) 2002-10-09 2003-12-29 Plasma oscillation switching device

Publications (2)

Publication Number Publication Date
WO2004034475A1 true WO2004034475A1 (ja) 2004-04-22
WO2004034475A8 WO2004034475A8 (ja) 2004-05-13

Family

ID=32089231

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/012469 WO2004034475A1 (ja) 2002-10-09 2003-09-30 プラズマ振動スイッチング素子

Country Status (5)

Country Link
US (1) US6953954B2 (ja)
JP (1) JP3661061B2 (ja)
CN (1) CN1332453C (ja)
AU (1) AU2003266701A1 (ja)
WO (1) WO2004034475A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134607A (ja) * 2005-11-11 2007-05-31 National Institute Of Advanced Industrial & Technology 半導体素子
JP2013219327A (ja) * 2012-02-03 2013-10-24 Semiconductor Energy Lab Co Ltd 半導体装置
EP2599126B1 (en) * 2010-07-28 2021-03-03 The University Of Sheffield Schottky diode with 2deg and 2dhg

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI301699B (en) * 2005-10-18 2008-10-01 Sunplus Technology Co Ltd Transmitting circuit, receiving circuit, interface switching module and interface switching method for sata and sas interface
US7408208B2 (en) * 2006-03-20 2008-08-05 International Rectifier Corporation III-nitride power semiconductor device
US8324661B2 (en) * 2009-12-23 2012-12-04 Intel Corporation Quantum well transistors with remote counter doping
JP5079143B2 (ja) * 2010-06-24 2012-11-21 ザ・ユニバーシティ・オブ・シェフィールド 半導体素子、電界効果トランジスタおよびダイオード
JP5765147B2 (ja) * 2011-09-01 2015-08-19 富士通株式会社 半導体装置
US8614447B2 (en) 2012-01-30 2013-12-24 International Business Machines Corporation Semiconductor substrates using bandgap material between III-V channel material and insulator layer
JP5985282B2 (ja) * 2012-07-12 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置
TWI496285B (zh) * 2012-12-07 2015-08-11 Richtek Technology Corp 高電子遷移率電晶體及其製造方法
US11380806B2 (en) 2017-09-28 2022-07-05 Intel Corporation Variable capacitance device with multiple two-dimensional electron gas (2DEG) layers
TWI801671B (zh) * 2019-10-01 2023-05-11 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法
US20240162338A1 (en) * 2022-11-04 2024-05-16 Mitsubishi Electric Research Laboratories, Inc. Semiconductor Device with a Changeable Polarization Direction

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0256360A2 (en) * 1986-07-25 1988-02-24 Hitachi, Ltd. Gated tunnel diode
JPH0685284A (ja) * 1992-09-04 1994-03-25 Toshiba Corp ヘテロ接合電界効果トランジスタ
JPH08139306A (ja) * 1994-11-14 1996-05-31 Nec Corp 二流体不安定性を利用した電磁波増幅素子
JP2000294767A (ja) * 1999-04-01 2000-10-20 Matsushita Electronics Industry Corp 電界効果トランジスタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0067721B1 (en) * 1981-06-17 1989-04-26 Hitachi, Ltd. Heterojunction semiconductor device
JPS6085284A (ja) * 1983-10-17 1985-05-14 Taiho Kogyo Co Ltd 回転型オイルポンプ
GB2189345A (en) * 1986-04-16 1987-10-21 Philips Electronic Associated High mobility p channel semi conductor devices
JP2822547B2 (ja) * 1990-03-06 1998-11-11 富士通株式会社 高電子移動度トランジスタ
JPH08274346A (ja) 1995-03-29 1996-10-18 Hitachi Ltd 半導体装置およびそれを用いた回路
JP4224737B2 (ja) 1999-03-04 2009-02-18 ソニー株式会社 半導体素子
JP4577460B2 (ja) 1999-04-01 2010-11-10 ソニー株式会社 半導体素子およびその製造方法
CN1159769C (zh) * 2000-11-09 2004-07-28 中国科学院物理研究所 一种单电子晶体管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0256360A2 (en) * 1986-07-25 1988-02-24 Hitachi, Ltd. Gated tunnel diode
JPH0685284A (ja) * 1992-09-04 1994-03-25 Toshiba Corp ヘテロ接合電界効果トランジスタ
JPH08139306A (ja) * 1994-11-14 1996-05-31 Nec Corp 二流体不安定性を利用した電磁波増幅素子
JP2000294767A (ja) * 1999-04-01 2000-10-20 Matsushita Electronics Industry Corp 電界効果トランジスタ

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DYAKONOV M. ET AL.: "Shallow water analogy for a Ballistic Field Effect Transistor : New Mechanism of Plasma Wavw Generation by the Current.", PHYSICAL REVIEW LETTERS, vol. 71, no. 15, 11 October 1993 (1993-10-11), pages 2465 - 2468, XP002975848 *
RYZHII VICTOR ET AL: "Analysis of Tunneling-Injection Transit-Time Effects and Self-Excitation of Terahertz Plasma Oscillations in High-Electron-Mobility Transistors.", JAPANESE JOURNAL OF APPLIED PHYSICS, PART 2, vol. 41, no. 8B, 15 August 2002 (2002-08-15), pages L922 - L924, XP001162449 *
TEWKSBURY, S.K. ET AL: "Formation of high density electron-hole plasma in silicon metal-oxide-semiconductor transistors below 25° K.", JOURNAL OF APPLIED PHYSICS, vol. 54, no. 2, February 1983 (1983-02-01), pages 868 - 875, XP002975847 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134607A (ja) * 2005-11-11 2007-05-31 National Institute Of Advanced Industrial & Technology 半導体素子
EP2599126B1 (en) * 2010-07-28 2021-03-03 The University Of Sheffield Schottky diode with 2deg and 2dhg
JP2013219327A (ja) * 2012-02-03 2013-10-24 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
AU2003266701A1 (en) 2004-05-04
CN1650436A (zh) 2005-08-03
JPWO2004034475A1 (ja) 2006-02-09
US20040135169A1 (en) 2004-07-15
CN1332453C (zh) 2007-08-15
JP3661061B2 (ja) 2005-06-15
US6953954B2 (en) 2005-10-11
WO2004034475A8 (ja) 2004-05-13

Similar Documents

Publication Publication Date Title
US7638817B2 (en) Device and method for managing radiation
JP3661061B2 (ja) プラズマ振動スイッチング素子
US5140386A (en) High electron mobility transistor
US6242766B1 (en) High electron mobility transistor
US9680000B2 (en) Terahertz radiating device and fabricating method for the same
JPH06333956A (ja) 電界効果型半導体装置
JPH06236898A (ja) 電界効果トランジスタ
JP2924239B2 (ja) 電界効果トランジスタ
KR960000385B1 (ko) 전계효과트랜지스터
Kanaya et al. Terahertz oscillation of resonant tunneling diodes with deep and thin quantum wells
Wernersson Narrow gap nanowires: From nanotechnology to RF-circuits on Si
JP2009060042A (ja) 半導体デバイス
JP3667331B2 (ja) ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置
WO2023228267A1 (ja) 電界効果トランジスタ
JP2002043333A (ja) 化合物半導体装置
US4847565A (en) Solid state electromagnetic wave amplifier
US5606175A (en) Multiple quantum well device
US11728398B2 (en) Device and method for managing electromagnetic radiation
JP2003289082A (ja) 通信機器用半導体装置及び通信システム用機器
WO2022024788A1 (ja) 半導体素子
Mohapatra et al. Design and Simulation of AlGaAs/InGaAs/GaAs Based Pseudomorphic HEMT Using SILVACO ATLASTM
JP3811773B2 (ja) 量子バリアバラクタ
JPH09307100A (ja) 電界効果型半導体装置
Papageorgiou Integration of planar Gunn diodes and HEMTs for high-power MMIC oscillators
Taki et al. A Study on Device Properties of High Electron Mobility Transistors

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 10745567

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2004542817

Country of ref document: JP

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

CFP Corrected version of a pamphlet front page
CR1 Correction of entry in section i

Free format text: IN PCT GAZETTE 17/2004 UNDER (81) ADD "US"

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 20038096463

Country of ref document: CN

122 Ep: pct application non-entry in european phase