WO2003107520A1 - Ｐｗｍインバータ制御方法 - Google Patents

Ｐｗｍインバータ制御方法 Download PDF

Info

Publication number
WO2003107520A1
WO2003107520A1 PCT/JP2003/006538 JP0306538W WO03107520A1 WO 2003107520 A1 WO2003107520 A1 WO 2003107520A1 JP 0306538 W JP0306538 W JP 0306538W WO 03107520 A1 WO03107520 A1 WO 03107520A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching
control method
switches
pwm
pwm inverter
Prior art date
Application number
PCT/JP2003/006538
Other languages
English (en)
French (fr)
Inventor
田中　善之
山中　克利
渡辺　英司
Original Assignee
株式会社安川電機
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社安川電機 filed Critical 株式会社安川電機
Priority to EP03723402.8A priority Critical patent/EP1533887B1/en
Priority to US10/517,658 priority patent/US7042741B2/en
Priority to KR1020047018416A priority patent/KR100812481B1/ko
Publication of WO2003107520A1 publication Critical patent/WO2003107520A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/525—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency
    • H02M7/527—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency by pulse width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H02M7/53876—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output based on synthesising a desired voltage vector via the selection of appropriate fundamental voltage vectors, and corresponding dwelling times

Definitions

  • the present invention relates to reducing the noise of a PWM inverter that performs variable speed driving of a motor or the like and system linking. Background technology>
  • FIG. 13 is a configuration diagram of a conventional PWM inverter.
  • 1 is a controller
  • 2 is a noise reduction PWM generation circuit
  • 4 is a current detection circuit
  • 5 is a DC power supply
  • 11 is a smoothing capacitor
  • 101 to 106 are switching elements
  • 201 to 206 are filters. This is a wheel diode.
  • the command and the output current detection value from the current detection circuit 4 are input to the controller 1.
  • the controller 1 creates a low-noise-specific PWM switching pattern using the low-noise PWM creation circuit 2 according to these inputs, and outputs a command to turn on / off the switching element.
  • FIG. 2 shows a typical PWM pulse pattern.
  • the symbols on the space vector diagram in Fig. 2, a, b, Op, and On vector ⁇ / correspond to the switching patterns for each phase shown in Fig. 3, H indicates the upper switching element is ON, and L indicates the lower side. Indicates that the switching element is ON.
  • the PWM inverter normally outputs a pattern as shown in Fig. 3, but further outputs a noise reduction pattern as shown in Fig. 4 in which the pulse pattern is rearranged by the PWM generation circuit 2. .
  • This noise reduction pattern has the same time average as the normal pattern in Fig. 3, and generates a pulse pattern as shown in Fig. 4 in which the pulses are divided and concentrated or dispersed, and the noise variance is reduced. To achieve low noise I have.
  • the present invention provides a PWM control method that can freely set the switching of each phase, disperses the peaks of those noises, and sets a lower limit and an upper limit to the number of switching times to set the switching loss to a set value.
  • the purpose is to provide a PWM inverter control method that can achieve both low noise measures and energy savings by suppressing the following.
  • the invention according to claim 1 is characterized in that two or more sets of two or more sets of rectifying elements connected in series and anti-parallel connected to each other are connected in series.
  • the switching of the series-connected switching elements is performed when the operating frequency of the inverter is low.
  • an arbitrary voltage is output.At that time, the lower limit of the number of switches is set so that the number of switches does not become too small.
  • the set values of the number of switches and the timing are changed to the operating frequency.
  • the number of switches is increased at a fixed ratio with the number, but the upper limit of the number of switches is set and limited so that the number of switches does not exceed a certain set value.
  • the invention according to claim 2 has a configuration in which two or more sets of four or more even-numbered switches composed of rectifying elements connected in anti-parallel with the switching elements are connected in series.
  • the multi-level PWM control method for controlling the switching of the series-connected switching elements to freely change the switching for each group and outputting a PWM pulse of three or more levels as an output level.
  • the switching elements connected in series and the switching frequency and timing are set so that the frequency components of noise due to switching are not concentrated, and an arbitrary voltage is output.
  • Set a lower limit on the number of switches so that the number of switches does not become too small, while increasing the operating frequency of the inverter.
  • the set values of the number of times of switching and the timing are increased at a fixed ratio with the operating frequency.However, an upper limit is set on the number of times of switching so that the number of times of switching does not exceed a certain set value.
  • the upper limit value of the number of times of the switching is set to be equal to or less than a set value having a time average of a switching port generated by a switching element. It is characterized by setting so that
  • the upper limit of the number of times of switching is set so that the time average of the switching loss becomes equal to or less than the set value. Can be.
  • the upper limit of the number of times of the switch is set so that the heat generation of the PWM inverter is equal to or less than a certain set value. It is characterized by.
  • the upper limit of the switch count limit is set to the inverter Since the heat generation is set to be equal to or less than the set value, it is possible to determine and control the upper limit of the number of times of the switch using the heat generation amount as a control amount.
  • the frequency component of the set number of times of switching is determined by the resonance frequency of the motor connected to the output side.
  • the feature is to skip the frequency so that they are not equal.
  • FIG. 1 is a diagram showing a circuit example of a PWM inverter control method according to a first embodiment of the present invention.
  • FIG. 2 is a diagram showing a spatial vector of the impeller shown in FIG.
  • FIG. 3 is a diagram showing a normal switching pattern of the inverter shown in FIG.
  • FIG. 4 is a diagram showing a switching pattern in which the noise of the pattern shown in FIG. 3 is reduced.
  • FIG. 5 is a diagram showing a switching pattern in which the inverter shown in FIG. 1 is reduced in noise and the number of times of switching is limited.
  • FIG. 6 is a diagram showing a graph representing the switch count limit shown in FIG.
  • FIG. 7 is a diagram showing skip frequency bands of the graph shown in FIG.
  • FIG. 8 is a diagram illustrating a circuit example of a PWM inverter control method according to the second embodiment of the present invention.
  • FIG. 9 is a diagram showing a spatial vector of the inverter shown in FIG.
  • FIG. 10 is a diagram showing a normal switching pattern of the inverter shown in FIG.
  • FIG. 11 is a diagram showing a switching pattern in which the noise of the pattern shown in FIG. 10 is reduced.
  • FIG. 12 is a diagram showing a switching pattern in which the inverter shown in FIG. 8 is reduced in noise and the number of times of switching is limited.
  • FIG. 13 is a diagram showing a circuit example of a conventional PWM inverter device.
  • 1 is a controller
  • 2 is a noise reduction PWM generation circuit
  • 3 is a switch count limiting circuit
  • 4 is a current detection circuit
  • 5 is a DC power supply
  • 11 is a smoothing capacitor
  • 1 and 1 3 is a voltage dividing capacitor
  • 101 to 118 is a switching element
  • 201 to 218 is a free wheel diode
  • 301 to 306 is a clamp diode.
  • FIG. 1 is a diagram illustrating a circuit example of a PWM inverter control method according to the first embodiment.
  • FIG. 2 is a diagram showing a space vector of the inverter shown in FIG.
  • FIG. 3 is a diagram showing a normal switching pattern of the inverter shown in FIG.
  • FIG. 4 is a diagram showing a switching pattern in which the noise of the pattern shown in FIG. 3 is reduced.
  • FIG. 5 is a diagram showing a switching pattern in which the inverter shown in FIG. 1 is reduced in noise and the number of times of switching is limited.
  • FIG. 6 is a graph showing a switch count limit shown in FIG.
  • FIG. 7 is a diagram showing skip frequency bands of the graph shown in FIG.
  • 1 is a controller
  • 2 is a noise reduction PWM generation circuit
  • 3 is a switch count limiting circuit
  • 4 is a current detection circuit
  • 5 is a DC power supply
  • 11 is a smoothing capacitor
  • 101 to 106 Is a switching element
  • 201 to 206 are free wheel diodes.
  • FIG. 1 In a three-phase two-level PWM inverter as shown in Fig. 1, when a command is input from the controller 1, based on the spatial vector shown in Fig. 2 according to the command value, as shown in Fig. 3, Create a new PWM pulse pattern.
  • Figure 2 Spatial vector symbol a, b, Op, and On correspond to the switching patterns of each phase U, V, and W shown in Fig. 3, and H indicates that the upper switching elements 101, 103, and 105 turn on.
  • L indicates a state in which the lower switching elements 102, 104, and 106 are ON.
  • the switching elements “101, 102” correspond to the U phase
  • 105, 106” correspond to the W phase.
  • the PWM pulse pattern is changed to a noise-reduced PWM switching pattern by the noise-reducing PWM generating circuit 2.
  • the noise output concentrates on a specific frequency because the U, V, and W phases are evenly switched, but in the noise reduction pattern of Fig. 4, the output voltage While keeping the average value the same as in Fig. 3, the pattern is divided and rearranged, and the frequency is adjusted so as not to output a specific frequency (such as a frequency in the unpleasant audio band).
  • the uniform pulse of the U-phase in Fig. 3 is re-arranged in the U-phase in Fig.
  • the switching pattern whose noise has been reduced in this way is input to the switch count limiting circuit 3 to determine whether or not the set switch count is satisfied.
  • a limit is set so that the number of switches does not exceed the set number of times in order to suppress heat generation due to switching loss. This limit may be set based on the characteristics of the switching element (IGBT, etc.) when designing the PWM inverter, or may be set by actual measurement based on the amount of heat generated under the conditions actually used. Is not set as a specific fixed value.
  • the number of switches increases at the same time as the operating frequency increases.However, if the number of switches exceeds the set value as judged by the switch frequency limiting circuit 3, the frequency limiting function works as shown in Fig. Switches are limited.
  • the PWM generation circuit 2 divides the PWM pattern in units of carrier cycles and the like so that the time-average number of times of switching remains constant. Switch by reducing the number or changing the distribution method Adjustments are made to reduce the number of times.
  • Fig. 5 shows a noise reduction pattern in which the number of switches is limited.
  • the period of T1 is the same as the pulse pattern shown in Fig. 4, but the period changes from T1 to T2 and the operating frequency changes. If rises, the pulse is reduced due to the limit of the number of switches.
  • the number of switches in each control period is the same as that of FIG. 4 in which the T1 period is 11 times, but is reduced to 7 times in the T2 period.
  • the number of switches is almost equalized in the overall time average, and the time average of the switching loss is kept below the set value ⁇ iit, thereby suppressing the heat generation of the switching element.
  • the switch frequency is skipped as a process of the switch frequency limiting circuit 3 so that the resonance frequency of the motor connected as the load does not match the switch frequency of the output PWM pulse pattern. To process.
  • FIG. 8 is a diagram illustrating a circuit example of a method of controlling a PWM inverter according to the second embodiment.
  • FIG. 9 is a diagram showing the spatial vector of the inverter shown in FIG.
  • FIG. 10 is a diagram showing a normal switching pattern of the inverter shown in FIG.
  • FIG. 11 is a diagram showing a switching pattern in which the noise shown in FIG. 10 is reduced.
  • Fig. 12 shows a switch in which the inverter shown in Fig. It is a figure showing a tuning pattern.
  • Figure 8 shows an example of application to a three-phase three-level inverter, where 1 is a controller, 2 is a noise reduction PWM creation circuit, 3 is a switch count limiting circuit, 4 is a current detection circuit, 5 is a DC power supply, and 1 and 2 ⁇ 13 is a smoothing capacitor, 107 to 118 are switching elements (switching elements 107 to; L10 corresponds to U phase, 111 to 114 corresponds to phase, and 115 to 118 corresponds to W phase)
  • Reference numerals 201 to 206 denote free wheel diodes, and reference numerals 301 to 310 denote clamp diodes for intermediate level output.
  • the PWM vector that can be output is represented by a spatial vector diagram as shown in Fig. 9, and a general pulse pattern using this is shown in Fig. 10.
  • the symbols in the space vector, a, b, ap, an, bp, bn, Op, On, and O o correspond to the switching patterns of each phase shown in Fig. 10, and H, 0, and L are H
  • the switching element is ON
  • O is the middle point where the capacitor-divided neutral point voltage is output
  • the two switching elements are ON.
  • L indicates the lower switching element is ON. .
  • noise reduction PWM generation circuit 2 changes the pattern to a noise-reduced PWM switch pattern as shown in FIG.
  • This noise reduction PWM pattern has the same time average as the normal uniform pattern shown in Fig. 10 and the time average of the voltage, and generates the noise reduction pattern shown in Fig. 11 by dividing and concentrating or dispersing the pulses. In addition, noise is dispersed and noise is reduced.
  • the number of switches is limited by the switch number limiting circuit 3 so as not to exceed the number of switches set in order to suppress heat generation due to switching gloss, as shown in FIG.
  • a switch frequency limiting pattern as shown in FIG. 12 is generated.
  • the period of T1 is the same as that of Fig. 11, but the operating frequency rises and the switch count is limited.
  • the number of switches is reduced and the number of pulse divisions is reduced. ing. Therefore, even if the operating frequency further increases, the number of divided PWM patterns is reduced.
  • the switch pattern of each phase is rearranged so as to disperse the noise peaks,
  • the switch pattern of each phase is rearranged so as to disperse the noise peaks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Inverter Devices (AREA)

Abstract

本発明の課題は、低騒音化とスイッチ回数制限により低騒音化と省エネを両立できるPWMインバータ制御方法を提供する。本発明は、2レベルPWMインバータの制御方法において、直列接続したスイッチング素子のスイッチングを、インバータの運転周波数が低い場合には、スイッチングによる騒音の周波数成分が集中しないようにスイッチ回数とタイミングを設定して任意の電圧を出力し、その際にスイッチ回数が少なくなり過ぎないようにスイッチ回数に下限を設定し、一方、インバータの運転周波数が上昇する場合には、スイッチ回数とタイミングの設定値を運転周波数と一定比率で上昇させるが、スイッチ回数がある設定値以上には上昇しないようにスイッチ回数の上限を設定して、制限するものである。

Description

明 細 書
PWMィンバータ制御方法 <技術分野〉
本発明は、 モータ等の可変速駆動や系統連係を行う PWMインバータの低騒音 化に関する。 ぐ背景技術 >
図 1 3は従来の PWMインバータの構成図である。 図 1 3において、 1はコン トローラ、 2は低騒音化 PWM作成回路、 4は電流検出回路、 5は直流電源、 1 1は平滑コンデンサ、 101〜 1 06はスイッチング素子、 20 1〜206はフ リ一ホイールダイォードである。
以上の構成で、 コントローラ 1に指令と電流検出回路 4から出力電流の検出値 を入力する。 コントローラ 1はそれらの入力に応じて低騒音化 PWM作成回路 2 により、 低騒音に特化した PWMスイッチングパターンを作成し、 スィツチング 素子を ON/OF Fする指令を出力する。
ここで、 低騒音に特化した PWMスィツチングパターンについて説明すると、 図 1 3に示す回路の出力する 3相 2レベルの PWMパルスを空間べク トル図で表 すと図 2のようになり、 一般的な PWMパルスパターンを示すと図 3のようなパ ターンとなる。 図 2の空間ベクトル図上の記号、 a、 b、 Op、 Onベクト^/は 図 3に示す各相のスィッチングパターンと対応し、 Hは上側スィツチング素子が ONしている状態、 Lは下側スィツチング素子が ONしている状態を示す。
PWMインバータは通常は、 図 3に示すようなパターンを出力しているが、 更 に、 低騒音化 PWM作成回路 2によりパルスパターンを組替えた、 図 4に示すよ うな低騒音化パターンを出力する。 この低騒音化パターンは、 通常の図 3のパタ ーンと時間平均は等しく、 パルスを分割して集中させたり分散させたりした、 図 4のようなパルスパターンを生成して、 騒音の分散を図り、 低騒音化を実現して いる。
しかしながら、 上記従来の技術では、 通常の P WM方式は、 どの相も均等にス ィツチングを行っているので、 騒音の発生する周波数が集中し、 耳障りな騷音が 発生している。 しかし、 低騒音化対策によりパルスパターンを複雑にすると、 ス イッチ回数が大幅に上昇してスイッチング素子のスイッチングロスが上昇し、 発 熱が大きくなる。 これはィンパータを安全に運転するという点では大きな問題で あり、 スィツチング素子の寿命にも影響を及ぼすという問題があった。
そこで、 本発明は、 各相のスイッチングを自由に設定できる P WM制御方法に おいて、 それらの騒音のピークを分散すると共に、 スイッチング回数に下限値、 上限値を設けてスイッチング ' ロスを設定値以下に抑えることによって、 低騒音 対策と省エネ化を両立させることができる P WMィンバータ制御方法を提供する ことを目的としている。
<発明の開示 >
上記目的を達成するため、 請求項 1記載の発明は、 スイッチング素子と逆並列 接続した整流素子からなるスィッチを 2個直列に接続したものを 2組以上複数組 用いた構成で、 前記直列接続したスイッチング素子のスイッチングを、 各組毎に 自由に変化させる機能を備えた 2レベル P WM制御方式の P WMィンバータ制御 方法において、 前記直列接続したスイッチング素子のスイッチングを、 インバー タの運転周波数が低い場合には、 スイッチングによる騒音の周波数成分が集中し ないようにスィツチ回数とタイミングを設定して任意の電圧を出力し、 その際に スィツチ回数が少なくなり過ぎないようにスィツチ回数に下限を設定し、 一方、 インバータの運転周波数が上昇する場合には、 前記スィツチ回数とタイミングの 設定値を運転周波数と一定比率で上昇させるが、 スィツチ回数がある設定値以上 には上昇しないようにスィッチ回数の上限を設定して、 制限することを特徴とし ている。
この P WMィンバータ制御方法では、 各相のスイッチングを自由に設定できる 2レベルの P WMインバータ制御方法において、 騒音のピークを分散させ、 スィ '回数に上限、 下限値を設けて制限するので、 耳障りな騒音を低減させス ィツチングロスも抑えることができる。
また、 請求項 2記載の発明は、 スイッチング素子と逆並列接続した整流素子か らなるスィッチを 4個若しくはそれ以上の偶数個直列接続したものを 2組以上複 数個用レ、た構成で、 前記直列接続したスイッチング素子のスイッチングを、 各組 毎に自由に変化させる機能を備え出力レベルに 3レベル以上の P WMパルスを出 力するマルチレベル P WM制御方式の P WMィンバータ制御方法において、 前記 直列接続したスィツチング素子のスィツチングを、 インバータの運転周波数が低 い場合には、 スィツチングによる騒音の周波数成分が集中しないようにスィツチ ング回数とタイミングを設定して任意の電圧を出力し、 その際にスィッチ回数が 少なくなり過ぎないようにスィッチ回数に下限を設定し、 一方、 インバータの運 転周波数が上昇する場合には、 前記スィツチ回数とタイミングの設定値を運転周 波数と一定比率で上昇させるが、 スィツチ回数がある設定値以上には上昇しない ようにスィツチ回数に上限を設定して、 制限することを特徴としている。
この P WMインバータ制御方法では、 3 レベルの P WMインバ一タ制御方法に おいて、 騒音のピークを分散させ、 スイッチング回数に上限、 下限値を設けて制 限するので、 耳障りな騒音を低減させスィツチングロスも抑えることができる。 また、 請求項 3記載の発明は、 請求項 1又は 2記載の P WMインバータ制御方 法において、 前記スィッチ回数の上限値を、 スイッチング素子より発生するスィ ッチング口スの時間平均がある設定値以下となるように設定することを特徴とし ている。
この P WMインバータ制御方法では、 スィッチ回数制限の上限値を、 スィッチ ングロスの時間平均が設定値以下になるように設定するので、 スイッチングロス を制御量として、 スィツチ回数の上限値を決め制御することができる。
また、 請求項 4記載の発明は、 請求項 1又は 2記載の P WMインバータ制御方 法において、 前記スィッチ回数の上限値を、 P WMインバータの発熱をある設定 値以下となるように設定することを特徴としている。
この P WMィンバータ制御方法では、 スィツチ回数制限の上限値をィンバータ の発熱が設定値以下になるように設定するので、 発熱量を制御量として、 スイツ チ回数の上限値を決め制御することができる。
また、 請求項 5記載の発明は、 請求項 1〜4のいずれか 1項記載の P WMイン バータ制御方法において、 設定するスィッチ回数の周波数成分が、 出力側に接続 されるモータの共振周波数と等しくならないように、 その周波数をスキップする ことを特徴としている。
この P WMインバータ制御方法では、 低騒音化を図り、 スィッチ回数制限によ りスィツチングロスを抑えると共に、 モータの共振周波数帯の周波数スキップに よって、 制御系の振動を抑止し、 機械音の発生も低減できる。
<図面の簡単な説明 >
図 1は、 本発明の第 1の実施の形態に係る P WMィンバータ制御方法の回路例 を示す図である。
図 2は、 図 1に示すインパータの空間べクトルを示す図である。
図 3は、図 1に示すィンバータの通常のスィッチングパタ一ンを示す図である。 図 4は、 図 3に示すパターンの低騒音化されたスィツチングパターンを示す図 である。
図 5は、 図 1に示すィンバータの低騒音化及びスィツチ回数制限を行ったスィ ツチングパターンを示す図である。
図 6は、 図 5に示すスィツチ回数制限を表すグラフを示す図である。
図 7は、 図 6に示すグラフのスキップ周波数帯を示す図である。
図 8は、 本発明の第 2の実施の形態に係る P WMィンバータ制御方法の回路例 を示す図である。
図 9は、 図 8に示すインバータの空間べクトルを示す図である。
図 1 0は、 図 8に示すィンバータの通常のスィツチングパターンを示す図であ る。
図 1 1は、 図 1 0に示すパターンの低騒音化されたスィツチング ·パターンを 示す図である。 図 1 2は、 図 8に示すィンバータの低騒音化及ぴスィツチ回数制限を行ったス イツチングパターンを示す図である。
図 1 3は、 従来の P WMインバータ装置の回路例を示す図である。
なお、 図中の符号、 1はコントローラ、 2は低騒音化 P WM作成回路、 3はス ィツチ回数制限回路、 4は電流検出回路、 5は直流電源、 1 1は平滑コンデンサ、 1 2， 1 3は分圧コンデンサ、 1 0 1〜 1 1 8はスイッチング素子、 2 0 1〜2 1 8はフリ一ホイールダイォード、 3 0 1〜 3 0 6はクランプダイォードである。
<発明を実施するための最良の形態 >
以下、 本発明の第 1の実施の形態について図を参照して説明する。
図 1は第 1の実施の形態に係る P WMィンバータ制御方法の回路例を示す図で ある。
図 2は図 1に示すインバータの空間べク トルを示す図である。
図 3は図 1に示すィンバータの通常のスィツチングパターンを示す図である。 図 4は図 3に示すパターンの低騒音化されたスィツチングパターンを示す図で ある。
図 5は図 1に示すィンバータの低騷音化及びスィツチ回数制限を行ったスィッ チングパターンを示す図である。
図 6は図 5に示すスィツチ回数制限を表すグラフを示す図である。
図 7は図 6に示すグラフのスキップ周波数帯を示す図である。
図 1において、 1はコントローラ、 2は低騒音化 P WM作成回路、 3はスイツ チ回数制限回路、 4は電流検出回路、 5は直流電源、 1 1は平滑コンデンサ、 1 0 1〜 1 0 6はスィツチング素子、 2 0 1〜 2 0 6はフリ一ホイールダイォード である。
つぎに動作について説明する。
図 1に示すような 3相 2レベルの P WMィンバータでは、 コントロ一ラ 1から 指令を入力すると、 その指令値に応じて図 2に示すような空間べクトルを基に、 図 3に示すような P WMパルスパターンを作成する。 図 2の空間べク トルの記号 a、 b、 O p、 O nは、 図 3に示す各相 U、 V、 Wのスイッチングパターンと対 応し、 Hは上側スイッチング素子 1 0 1、 1 0 3、 1 0 5が O Nしている状態、 Lは下側のスイッチング素子 1 0 2、 1 0 4、 1 0 6が O Nしている状態を示し ている。 なおスィツチング素子 「1 0 1、 1 0 2」 が U相、 「1 0 3、 1 0 4 J カ V相、 「1 0 5、 1 0 6」 が W相に相当している。
この P WMパルスパターンは次に、 低騒音化 P WM作成回路 2により低騒音化 された P WMスイッチングパターンへと変更される。 つまり図 3の場合は、 U、 V、 W相共に均等にスイッチングを行っているために、 ノイズ出力が特定の周波 数に集中するが、 図 4の低騒音化パターンでは、 出力される電圧の平均値は図 3 と同一に保ちながら、 パターンを分割して組み替え、 特定 （耳障りな音声帯域内 周波数等） の周波数を出力しないように周波数調整される。 U相の例で説明する と、 図 3の U相の均等なパルスは、 図 4の U相ではパルス幅の異なる倍の数のパ ルスに組替えられているが、 トータルの電圧の平均値は同一で周波数のみが組み 替えによって音声帯域外になるように高い方へシフトし調整されている。 これに よって耳障りな音声帯域内等の騒音が分散 ·低減される。
こう して低騒音化されたスイッチングパターンは、 次に、 スィッチ回数制限回 路 3に入力し、 設定されたスィッチ回数が満足されているかを判断する。 スイツ チ回数制限回路 3ではスイッチング · ロスによる発熱を抑えるために設定したス イッチ回数以上にならないように制限を加えている。 この制限は、 P WMインバ —タの設計時にスイッチング素子 （I G B T等） の特性より設定してもよいし、 実際に使用している条件下での発熱量等を元に実測的に設定してもよく、 特定の 固定値としては設定していない。
P WMインバータでは、 運転周波数が上昇すると同時にスィツチ回数も上昇す るが、 スィッチ回数制限回路 3の判断でスィッチ回数が設定値を超えると、 図 6 に示すように、 回数制限機能が働きそれ以上のスィッチは制限される。
具体的には、 スィッチ回数が設定値を超えると、 低騒音化 P WM作成回路 2に おいて、 時間平均のスィッチ回数は一定のままになるように、 キヤリャ周期単位 等で P WMパターンの分割数を減少させたり、 分散のさせ方を変更してスィツチ 回数が低減するように調整している。
例えば、 図 5はスィツチ回数制限を行った低騒音化パターンであり、 T 1の期 間は図 4に示すパルスパターンと同じであるが、 周期が T 1から T 2へと変化し て運転周波数が上昇した場合、 スィツチ回数の制限を受けてパルスを減少させて いる。 この場合の、 各制御期間毎のスィッチ回数は、 T 1期間が 1 1回で図 4と 同じであるが、 T 2期間の方は 7回と低減されている。 しかし全体の時間平均で はスィッチ回数はほぼ均等化され、 スィツチング · ロスの時間平均が設定 ^iit以下 に保たれ、 スイッチング素子の発熱が抑えられる。
また、 スィツチ回数が少なすぎても出力される電流に大きなリプルが発生し問 題となるため、 図 6に示すように、 スィッチ回数制限回路 3でスィッチ回数の下 限値を設け（これも特性値等より設定する）、それ以下のスィッチ回数にならない ように制限を設ける。
更に、 図 7に示すように、 負荷として接続されるモータの共振周波数と、 出力 する P WMパルスパターンのスィツチ回数とがー致しないように、 スィツチ回数 制限回路 3の処理として、 スィッチ回数をスキップ処理する。
このように、 共振周波数を出力しないようにスィツチ回数をスキップさせるこ とで、 振動が抑止され機械音の発生を抑えて、 更に、 安定した低騒音化を達成で きる。 . 次に、 本発明の第 2の実施の形態について図を参照して説明する。
図 8は第 2の実施の形態に係る P WMィンバータの制御方法の回路例を示す図 である。
図 9は図 8に示すィンバータの空間べク トルを示す図である。
図 1 0は図 8に示すィンバータの通常のスィツチング ·パターンを示す図であ る。
図 1 1は図 1 0に示すパターンの低騒音化されたスイッチングパターンを示す 図である。
図 1 2は図 8に示すィンバータの低騒音化及びスィツチ回数制限を行ったスィ ツチングパターンを示す図である。
図 8は 3相 3レベル ' インバータに適用した例であり、 1はコントローラ、 2 は低騒音化 PWM作成回路、 3はスィッチ回数制限回路、 4は電流検出回路、 5 は直流電源、 1 2及ぴ 1 3は平滑コンデンサ、 107〜 1 1 8はスイッチング素 子 （スイッチング素子 107〜； L 10が U相、 1 1 1〜1 14が 相、 1 1 5〜 1 1 8が W相に相当）、 201~206はフリ一ホイールダイォード、 301〜 3 06は中間レベル出力用クランプダイォードである。
つぎに動作について説明する。
図 8に示す 3レベル NP Cインパータを用いる場合も、 出力できる PWMパル スを空間ベク トル図で表すと図 9のようになり、 これを使用した一般的なパルス パターンは図 10のようになる。 空間ベク トルの各記号、 a、 b、 a p、 a n、 b p、 b n、 Op、 On、 O oは、 図 10に示す各相のスイッチングパターンと 対応し、 H、 0、 Lは、 Hが上側スイッチング素子が ONしている状態、 Oはコ ンデンサ分圧された中性点電圧を出力する真中 2つのスィツチング素子が ONし ている状態、 Lは下側スイッチング素子が ONしている状態を示す。
通常は、 図 10に示すような均等なパターンを出力しているが、 低騒音化 PW M作成回路 2により、 図 1 1のような低騒音化された PWMスィッチパターンへ と変更される。 この低騒音化 PWMパターンは、 図 1 0に示す通常の均等パター ンと電圧の時間平均は等しく、 パルスを分割して集中させたり、 分散させて図 1 1のような低騒音化パターンを生成し、 騒音の分散化を図り、 低騒音化を実現し ている。
次に、 前実施の形態と同様に、 スィツチングロスによる発熱を抑えるため設定 したスィッチ回数以上にならないように、 スィッチ回数制限回路 3により、 図 6 に示すような回数制限を設けて、 図 1 1に示すような低騒音化パターンから、 図 1 2に示すようなスィッチ回数制限パターンを生成する。 図 1 2の例では T 1の 期間は図 1 1と同じ回数であるが、 運転周波数が上昇してスィツチ回数制限が働 く T 2期間ではスィツチ回数を減少させ、 パルスの分割数が減らされている。 従って、 それ以上運転周波数が上昇しても、 PWMパターンの分割数を減少さ せたり、 分散のさせ方を変更することにより、 時間平均したスィッチ回数をその ままに保ち、 スイッチングロスの上昇を防ぎ、 安全に低騒音化を実現できる。 なお、 第 2の実施の形態でも図 7に示すようなスキップ処理を行うようにして あよい。 本発明を詳細にまた特定の実施態様を参照して説明したが、 本発明の精神と範 囲を逸脱することなく様々な変更や修正を加えることができることは当業者にと つて明らかである。
本出願は、 2002年 6月 12日出願の Θ本特許出願 （特願 2002— 171395) に基づ くものであり、 その内容はここに参照として取り込まれる。 ぐ産業上の利用可能性 >
以上説明したように、 本発明によれば、 各相のスイッチングを自由に設定でき る P WMインバータ制御方法において、 それらの騒音のピークを分散するよう、 各相のスィッチパターンを組替え、 低騷音化を図ると共に、 スイッチング回数に 下限値、 上限値を設けてスィツチングロスを設定値以下に抑えることによって、 低騒音と省エネ化を両立させることができるという効果がある。

Claims

請 求 の 範 囲
1 . スィッチング素子と逆並列接続した整流素子からなるスィッチを 2個 直列に接続したものを 2組以上複数組用いた構成で、 前記直列接続したスィツチ ング素子のスイッチングを、 各組毎に自由に変化させる機能を備えた 2レベル P WM制御方式の P WMィンパータ制御方法において、
前記直列接続したスィツチング素子のスィツチングを、 ィンバータの運転周波 数が低い場合には、 スィツチングによる騒音の周波数成分が集中しないようにス ィツチ回数とタイミングを設定して任意の電圧を出力し、 その際にスィツチ回数 が少なくなり過ぎないようにスィッチ回数に下限を設定し、 一方、 インバータの 運転周波数が上昇する場合には、 前記スィツチ回数とタイミングの設定値を運転 周波数と一定比率で上昇させるが、 スィツチ回数がある設定値以上には上昇しな いようにスィツチ回数の上限を設定して、 制限することを特徴とする P WMイン バータ制御方法。
2 . スィツチング素子と逆並列接続した整流素子からなるスィツチを 4個 若しくはそれ以上の偶数個直列接続したものを 2組以上複数個用いた構成で、 前 記直列接続したスィツチング素子のスイッチングを、 各組毎に自由に変化させる 機能を備え出力レベルに 3レベル以上の P WMパルスを出力するマルチレベル P WM制御方式の P WMィンバータ制御方法において、
前記直列接続したスィツチング素子のスィツチングを、 ィンバータの運転周波 数が低い場合には、 スィツチングによる騒音の周波数成分が集中しないようにス ィツチング回数とタイミングを設定して任意の電圧を出力し、 その際にスィツチ 回数が少なくなり過ぎないようにスィッチ回数に下限を設定し、 一方、 インバー タの運転周波数が上昇する場合には、 前記スィッチ回数とタイミングの設定値を 運転周波数と一定比率で上昇させるが、 スィツチ回数がある設定値以上には上昇 しないようにスィツチ回数に上限を設定して、 制限するすることを特徴とする P WMィンバータ制御方法。
3 . PWMィンバータ制御方法において、 前記スィツチ回数の上限値を、 スィツチング素子より発生するスィツチングロスの時間平均がある設定値以下と なるように設定することを特徴とする請求項 1又は 2記載の P WMィンバータ制 御方法。
4 . P WMインバータ制御方法において、 前記スィッチ回数の上限値を、 P WMィンバータの発熱をある設定値以下となるように設定することを特徴とす る請求項 1又は 2記載の PWMィンバータ制御方法。
5 . PWMインバータ制御方法において、 設定するスィッチ回数の周波数 成分が、 出力側に接続されるモータの共振周波数と等しくならないように、 その 周波数をスキップすることを特徴とする請求項 1〜 4のいずれか 1項記載の P W Mィンバータ制御方法。
PCT/JP2003/006538 2002-06-12 2003-05-26 Ｐｗｍインバータ制御方法 WO2003107520A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP03723402.8A EP1533887B1 (en) 2002-06-12 2003-05-26 Pwm inverter control method
US10/517,658 US7042741B2 (en) 2002-06-12 2003-05-26 PWM inverter control method
KR1020047018416A KR100812481B1 (ko) 2002-06-12 2003-05-26 Ｐｗｍ 인버터 제어 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-171395 2002-06-12
JP2002171395A JP3864308B2 (ja) 2002-06-12 2002-06-12 Ｐｗｍインバータ制御方法

Publications (1)

Publication Number Publication Date
WO2003107520A1 true WO2003107520A1 (ja) 2003-12-24

Family

ID=29727806

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/006538 WO2003107520A1 (ja) 2002-06-12 2003-05-26 Ｐｗｍインバータ制御方法

Country Status (7)

Country Link
US (1) US7042741B2 (ja)
EP (1) EP1533887B1 (ja)
JP (1) JP3864308B2 (ja)
KR (1) KR100812481B1 (ja)
CN (1) CN100418296C (ja)
TW (1) TW200404401A (ja)
WO (1) WO2003107520A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006001169A1 (ja) * 2004-06-25 2006-01-05 Matsushita Electric Industrial Co., Ltd. インバータ装置およびこれを搭載した車両用空調装置
JP4784207B2 (ja) * 2004-11-18 2011-10-05 パナソニック株式会社 直流電源装置
US20060268975A1 (en) * 2005-05-13 2006-11-30 Bors Douglas A Pulse width modulation (PWM) utilizing a randomly generated pattern subsequently modified to create desired control characteristics
KR100789441B1 (ko) * 2005-12-30 2007-12-28 엘에스산전 주식회사 인버터의 전류 검출 장치 및 방법
JP5050395B2 (ja) * 2006-04-24 2012-10-17 日産自動車株式会社 電力制御装置及び電力制御方法
JP4811102B2 (ja) * 2006-04-26 2011-11-09 日産自動車株式会社 電力変換装置の制御装置および制御方法
JP5239235B2 (ja) * 2006-10-13 2013-07-17 日産自動車株式会社 電力変換装置および電力変換方法
US7782005B2 (en) * 2006-11-07 2010-08-24 Nissan Motor Co., Ltd. Power converter control
JP5396948B2 (ja) * 2009-03-17 2014-01-22 株式会社ジェイテクト モータ制御装置及び電動パワーステアリング装置
CN101997473B (zh) * 2009-08-20 2013-12-25 上海御能动力科技有限公司 伺服控制器的降噪控制方法
KR101115384B1 (ko) * 2010-01-07 2012-02-15 경상대학교산학협력단 Ｂｌｄｃ 모터의 제어장치 및 멀티레벨 인버터의 제어방법
EP2348627A1 (de) * 2010-01-25 2011-07-27 ABB Research Ltd. Wandlerschaltung sowie Verfahren zum Betreiben einer mehrstufigen Wandlerschaltung
JP5742110B2 (ja) * 2010-04-14 2015-07-01 日産自動車株式会社 電力変換装置
EP2590311A4 (en) * 2010-09-29 2014-04-23 Panasonic Corp POWER CONVERTER APPARATUS
JP5648654B2 (ja) * 2012-04-23 2015-01-07 株式会社デンソー 回転機の制御装置
CN102868291B (zh) * 2012-09-19 2015-08-19 华为技术有限公司 二极管中点箝位型三电平逆变器限流控制方法及相关电路
KR101865954B1 (ko) * 2012-09-21 2018-06-08 현대자동차주식회사 소음 저감을 위한 친환경 자동차의 인버터 제어 방법
US9379606B2 (en) * 2013-05-30 2016-06-28 Apple Inc. Discrete narrow-band switching frequency avoidance of a switch mode power converter
CN106208729B (zh) * 2015-05-25 2020-01-21 松下知识产权经营株式会社 电力变换装置
JP7259608B2 (ja) * 2018-08-01 2023-04-18 株式会社安川電機 電力変換装置及び制御方法
CN111220844A (zh) * 2020-01-20 2020-06-02 东风汽车集团有限公司 一种非接触式的三相电流检测系统
CN113114061B (zh) * 2021-03-26 2022-06-24 台达电子企业管理（上海）有限公司 变换器及抑制变换器的环流干扰的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0956195A (ja) * 1995-06-08 1997-02-25 Denso Corp インバータ制御装置
JPH09182452A (ja) * 1995-12-25 1997-07-11 Mitsubishi Electric Corp ３レベルインバータ装置
JPH1118488A (ja) * 1997-06-17 1999-01-22 Mitsubishi Electric Corp Ｐｗｍインバータ装置の制御方法および制御装置
EP1261123A1 (en) 2000-02-28 2002-11-27 Kabushiki Kaisha Yaskawa Denki Method for controlling pwm pulse

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4371824A (en) * 1979-07-05 1983-02-01 Eaton Corporation Base drive and overlap protection circuit
US4370702A (en) * 1981-01-15 1983-01-25 Westinghouse Electric Corp. Microprocessor control of inverter power transistors with DC content correction
US4825132A (en) * 1987-05-21 1989-04-25 Eaton Corporation Current mode motor control
JPH01118488A (ja) * 1987-10-31 1989-05-10 Fukushin Kogyo Kk スクリーンメッシュ製造法および装置
JP3140042B2 (ja) * 1990-11-28 2001-03-05 株式会社日立製作所 電力変換装置
KR100326104B1 (ko) * 1997-08-04 2002-10-11 가부시끼가이샤 도시바 전력변환장치의제어방법
US6169670B1 (en) * 1999-04-08 2001-01-02 Hitachi, Ltd. Inverter apparatus operatable over extended frequency range while suppressing output error

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0956195A (ja) * 1995-06-08 1997-02-25 Denso Corp インバータ制御装置
JPH09182452A (ja) * 1995-12-25 1997-07-11 Mitsubishi Electric Corp ３レベルインバータ装置
JPH1118488A (ja) * 1997-06-17 1999-01-22 Mitsubishi Electric Corp Ｐｗｍインバータ装置の制御方法および制御装置
EP1261123A1 (en) 2000-02-28 2002-11-27 Kabushiki Kaisha Yaskawa Denki Method for controlling pwm pulse

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1533887A4 *

Also Published As

Publication number Publication date
US20060067093A1 (en) 2006-03-30
EP1533887B1 (en) 2015-10-28
CN1659775A (zh) 2005-08-24
US7042741B2 (en) 2006-05-09
CN100418296C (zh) 2008-09-10
JP2004023814A (ja) 2004-01-22
EP1533887A1 (en) 2005-05-25
TW200404401A (en) 2004-03-16
KR100812481B1 (ko) 2008-03-10
JP3864308B2 (ja) 2006-12-27
KR20050003459A (ko) 2005-01-10
EP1533887A4 (en) 2008-07-02
TWI311005B (ja) 2009-06-11

Similar Documents

Publication Publication Date Title
WO2003107520A1 (ja) Ｐｗｍインバータ制御方法
US9627994B2 (en) Cascaded H-bridge (CHB) inverter level shift PWM with rotation
US7729146B2 (en) Power converter control and power conversion method
JP3844060B2 (ja) Ｐｗｍパルス制御方法
EP2747269B1 (en) A flying capacitor multilevel converter system with a pre-charge unit and method to precharge capacitors in a multilevel converter system
JP5343230B2 (ja) インバータ
JP6453526B1 (ja) 電力変換装置
TWI466427B (zh) Matrix converter
US9705422B2 (en) System and method for soft switching power inversion
JP4962785B2 (ja) 並列接続型ｄｃ−ｄｃコンバータ回路
JP2004266884A (ja) スイッチング電源式電源装置およびそれを用いた核磁気共鳴イメージング装置
US20200389099A1 (en) Multi-level inverter topologies for medium- and high-voltage applications
JP5336309B2 (ja) 直流電源装置
EP3853985A1 (en) Multi-level inverter
JP7202244B2 (ja) 電力変換装置
JP5550773B2 (ja) 直流電源装置
WO2015005471A1 (ja) 電力変換装置、蓄電システム、及び電力変換方法
JP3505715B1 (ja) 複合型交流電源
da Silva et al. Discontinuos carrier-based modulation for three level flying capacitor converter
JP2004289938A (ja) 半導体素子の並列駆動回路
WO2023175779A1 (ja) 電源回路
JPWO2017034028A1 (ja) インバータの制御方法
JP2004064911A (ja) Ｐｗｍ電力変換装置および変換方法
JP2006006035A (ja) インバータ制御方法
JP2019122173A (ja) 電力変換器

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020047018416

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20038135450

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2006067093

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2003723402

Country of ref document: EP

Ref document number: 10517658

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020047018416

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003723402

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10517658

Country of ref document: US