WO2003090277A1 - Circuit board, process for producing the same and power module - Google Patents

Circuit board, process for producing the same and power module Download PDF

Info

Publication number
WO2003090277A1
WO2003090277A1 PCT/JP2003/005054 JP0305054W WO03090277A1 WO 2003090277 A1 WO2003090277 A1 WO 2003090277A1 JP 0305054 W JP0305054 W JP 0305054W WO 03090277 A1 WO03090277 A1 WO 03090277A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
conductive layer
ceramic substrate
insulating ceramic
grain size
Prior art date
Application number
PCT/JP2003/005054
Other languages
English (en)
French (fr)
Inventor
Toshiyuki Nagase
Yoshiyuki Nagatomo
Original Assignee
Mitsubishi Materials Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corporation filed Critical Mitsubishi Materials Corporation
Priority to AT03723156T priority Critical patent/ATE552717T1/de
Priority to JP2003586934A priority patent/JP4241397B2/ja
Priority to US10/510,199 priority patent/US7128979B2/en
Priority to EP03723156A priority patent/EP1498946B1/en
Priority to AU2003235329A priority patent/AU2003235329A1/en
Publication of WO2003090277A1 publication Critical patent/WO2003090277A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12007—Component of composite having metal continuous phase interengaged with nonmetal continuous phase
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12576—Boride, carbide or nitride component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Definitions

  • the present invention relates to a power module, a circuit board used for the power module, and a method for manufacturing the same.
  • this technology can be suitably applied to a power module for a highly reliable inverter module used in an HEV (Hybrid Electric Vehicle) or the like. Background technology.
  • a conductive layer made of Cu or A1 and a heat radiating plate are formed on the front and back surfaces of a ceramic substrate such as alumina, veleria, silicon nitride, and aluminum nitride, respectively.
  • Circuit boards are used. Such a circuit board is more stable in insulation than a composite board of a resin board and a metal board, or a resin board.
  • the conductive layer and heat sink are made of Cu, thermal stress due to the difference in thermal expansion with the ceramic substrate and solder cannot be avoided, and long-term reliability tends to be insufficient.
  • the conductive layer and the heat sink are A1, although they are inferior to Cu in heat conductivity and electric conductivity, they are easily plastically deformed when subjected to thermal stress, and the stress is relaxed. Therefore, reliability is high and there are advantages.
  • the cause of the warpage is that the A 1 crystal in the conductive layer grows abnormally large in the brazing step, as shown in FIG. 3A. Crystal grain size is remarkably large This causes anisotropy in the mechanical properties of the conductive layers formed on both sides of the insulating ceramic substrate, and causes warpage due to stress imbalance.
  • the thicknesses of the respective conductive layers are equal from the viewpoint of stress balance.
  • the grain size of the A1 crystal can be suppressed by increasing the amount of the added element, but the stress relaxation effect decreases as the amount of the added element increases. For this reason, the 0.2% work hardening resistance index of 8.1 is larger than the reference value, and for example, when a temperature cycle test at 140 to 125 ° C is performed, there is a possibility that the ceramic substrate may crack. is there.
  • the present invention has been made in view of the above circumstances, and has as its object to reduce the warpage of a circuit board and to prevent cracking of a ceramic substrate. Disclosure of the invention,
  • a conductive layer is bonded to both surfaces of the insulating ceramic substrate, the conductive layer contains 99.98% by mass or more of aluminum, and has an average crystal grain size of 0.5 mm or more and 5 mm or less.
  • the standard deviation ⁇ of the crystal grain size is less than 2 mm.
  • the grain size of the conductive layer is determined by etching the surface of the conductive layer with an NaOH aqueous solution, HF, or Ga to expose the conductive layer's macrostructure, and then using an optical microscope or an electron microscope (SEM). It can be measured by observing.
  • the conductive layer may contain at least 20 ppm of each of Cu, Fe, and Si, and may be rolled.
  • the conductive layer may be rolled at a rolling reduction of 15% or more. In this case, the abnormal growth of the A1 crystal can be suppressed, and the effect of reducing the variation in crystal grain size can be obtained.
  • the area of the crystal having the maximum crystal grain size may be 15% or less of the area of the insulating ceramic substrate. In this case, the effect of preventing the mechanical properties of the conductive layer from being anisotropic is further enhanced.
  • Said insulating ceramic substrate A 1 2 ⁇ 3, A 1 N, and may be formed by one or even a few of S i 3 N 4.
  • the conductive layer may be joined to the surface of the insulating ceramic substrate using a brazing material.
  • the brazing filler metals are A1-Si, A1-Ge, A1-Mn, A1-Cu, A1-Mg, A1-Si-Mg, One or two or more brazing materials selected from A1-Cu-Mn-based and A1-Cu-Mg-Mn-based brazing materials. In this case, the bonding between the conductive layer and the insulating ceramic substrate is improved. '
  • a power module according to the present invention includes the circuit board and a radiator plate that supports the circuit board. At least a part of the conductive layer of the circuit board may be joined to the heat sink with a brazing material having a lower melting point than the brazing material.
  • a conductive layer containing 99.8% by mass or more of aluminum is disposed on an insulating ceramic substrate via a brazing material, and these are placed at 50 kPa or more.
  • the conductive layer and the insulating ceramic substrate are heated by heating at 600 ° C. or more in a vacuum or an inert gas while being pressed against each other with a force of 300 kPa or less, so that the brazing material is used.
  • the bonding is performed, the average crystal grain size of the conductive layer is 0.5 mm or more and 5 mm or less, and the standard deviation ⁇ of the crystal grain size is 2 mm or less.
  • the manufacturing method further includes a step of obtaining a conductive layer by heat-treating a plate material containing 99.98% by mass or more of aluminum and then rolling it at a rolling reduction of 15% or more. You may. More the reduction ratio of the final heat treatment is more than 1 5% 0 of the conductive layer. 2% yield strength of 3 5 N / mm 2 approximately below the working hardness index of A 1 member 0. About 1 8 It can be: Therefore, the effect of preventing the ceramic substrate from being cracked when repeatedly exposed to the temperature change can be enhanced. For example, when a temperature cycle test of 140 ° C. to 125 ° C. is performed, the number of totals until the substrate cracks can be increased. The temperature cycle test is, for example, a test in which a circuit board is repeatedly subjected to a temperature treatment in which a cycle is performed at 140 ° C. for 30 minutes and 125 ° C. for 30 minutes using a thermal shock tester.
  • the mechanical properties of the conductive layer are anisotropic. And the warpage of the circuit board can be reduced.
  • the conductive layer contains 99.98% by mass or more of aluminum, it has a large stress relaxation ability, and is unlikely to crack the ceramic mix substrate even when exposed to a temperature change. Therefore, according to the present invention, it is possible not only to reduce the warpage of the circuit board, but also to prevent the ceramic board from having a problem such as cracking even when exposed to a temperature change.
  • the mechanical properties of the conductive layer become anisotropic, and the substrate is likely to be warped. If the average crystal grain size is less than 0.5 mm, mechanical properties such as work hardening will increase and deformation resistance will increase when exposed to temperature changes, cracking of the ceramic substrate and soldering of semiconductor chips Cracks are more likely to occur in the damaged part. If the standard deviation of the crystal grain size is 2 mm or more, the variation in the crystal grain size of the conductive layer becomes too large, which may cause anisotropy in mechanical properties.
  • the average crystal grain size of the conductive layer is 0.8 mm or more and 1.5 mm or less, and the standard deviation ⁇ of the crystal grain size is 1 mm or less. In this case, problems such as cracking of the ceramic substrate when exposed to a temperature change can be further prevented.
  • FIG. 1 is a sectional view showing an embodiment of a circuit board according to the present invention.
  • FIG. 2 is a cross-sectional view for explaining the amount of warpage.
  • FIG. 3A and 3B are schematic diagrams for explaining the crystal grain size measurement.
  • FIG. 3A shows an example of a crystal in the related art
  • FIG. 3B shows the crystal in the conductive layer of the circuit board of the present invention.
  • FIG. 3A shows an example of a crystal in the related art
  • FIG. 3B shows the crystal in the conductive layer of the circuit board of the present invention.
  • FIG. 4 is a sectional view showing an embodiment of the power module according to the present invention.
  • FIG. 5 is a graph showing the relationship between the average crystal grain size and the temperature cycle life in the example according to the present invention.
  • FIG. 6 is a graph showing the relationship between the ratio of the area of the largest crystal to the area of the ceramic substrate and the amount of warpage in the example according to the present invention.
  • FIG. 7 is a graph showing the concentration distribution of Si diffused into the A1 plate after bonding.
  • FIG. 1 is a cross-sectional view showing a circuit board 1 according to a first embodiment of the present invention.
  • the circuit board 1 is provided on both sides of an insulating ceramic substrate 2 with a brazing material layer 4 interposed therebetween.
  • Plate (conductive layer) 3 is joined.
  • the material of the insulating ceramic substrate 2 is not limited, and preferably from one or two of the composite is selected from S i 3 N 4, A 1 N or A 1 2 0 3. Of these, A 1 N is particularly preferred.
  • This A 1 N has a high thermal conductivity of 170 to 20 OW / mK, which is close to A 1 of the conductive layer, so that the heat of the Si chip mounted on the conductive layer is quickly radiated. be able to.
  • the thickness of the insulating ceramic substrate 2 is not limited, but is, for example, about 0.3 to 1.5 mm.
  • the shape of the insulating ceramic substrate 2 is generally rectangular, but may be other shapes.
  • a 1 plate 3 Contains 99.98% or more of A 1 by mass. If the A1 content is lower than that, the stress relaxation effect of the A1 plate 3 is reduced, and the circuit substrate 1 is likely to warp and the ceramic substrate 2 to be cracked when exposed to a temperature change.
  • the thickness of the A1 plate 3 is not limited, but is set to 0.25 to 0.6 mm as an example.
  • the insulating ceramic substrate 2 is, for example, an A1N plate having a thickness of 0.635 mm, and the A1 plate 3 is, for example, 0.4 mm in thickness.
  • the A 1 plate 3 may be joined to the entire surface of the ceramic substrate 2 or may be joined to only a part of the ceramic substrate 2. For example, as shown in FIG. 1, it may be formed only on a portion of the ceramic substrate 2 excluding the peripheral portion.
  • the thickness of the brazing material 4 is not limited, but is, for example, 0.005 to 0.05 mm. A more specific example is about 0.03 mm.
  • the material of the brazing material 4 is not limited, but is preferably A1-Si, A1-Ge, A1-Mn, A1-Cu, Al-Mg, or Al-S. One or more selected from i-Mg, Al-Cu-Mn, and Al-Cu-Mg-Mn brazing filler metals. All brazing materials have an A1 content of 70 to 98% by mass. Among these, A1-Si-based brazing filler metal or A1-Ge-based brazing filler metal is particularly preferred.
  • A1-Si-based brazing filler metals and A1-Ge-based brazing filler metals are unlikely to produce intermetallic compounds, and when these intermetallic compounds are produced, the above-mentioned about 140 ° C to 125 ° C is considered. Cracks are likely to occur when the temperature cycle occurs. In addition, since intermetallic compounds are hardly generated, bonding can be performed under low pressure.
  • a 1 Plate 3 has an average grain size of 0.5 mn!
  • the standard deviation ⁇ of the crystal grain size is 2 mm or less. If the average crystal grain size is larger than 5 mm, the mechanical properties of the A1 plate 3 will be anisotropic, and the circuit board 1 may be warped when exposed to a temperature change. If the average crystal grain size is smaller than 0.5 mm, work hardening increases, deformation resistance due to temperature cycling increases, and cracks in ceramics and cracks in the Si chip soldering portion are liable to occur. If the standard deviation is 2 mm or more, the variation in crystal grain size becomes too large, and anisotropy may occur in the mechanical properties.
  • the measurement of the crystal grain size of the A1 plate 3 can be performed as follows.
  • the surface of the A1 plate 3 bonded to the insulating ceramic substrate 2 is etched to expose the opening of the conductive layer.
  • As an etching solution a NaOH aqueous solution, HF, Ga, or the like can be used. After etching, wash with water and dry, and observe the structure of the crystal grains with an optical microscope or an electron microscope (SEM). Furthermore, as shown in Fig. 3B, image processing is performed on the microscope image to measure the average crystal grain size and the standard deviation. Similarly, the maximum grain size can be determined.
  • An example of the image analysis method is as follows. First, the surface of the A1 plate 3 bonded to the ceramic substrate 2 is etched under any of the following conditions to produce a sample capable of observing the Mac mouth structure, that is, the grain boundary of A1.
  • Etching conditions (1) For example, the surface of the A1 plate 3 is treated with hydrofluoric nitric acid (acid ammonium fluoride: 100 g / L, nitric acid 80 OmL / L) for 3 minutes.
  • hydrofluoric nitric acid acid ammonium fluoride: 100 g / L, nitric acid 80 OmL / L
  • Etching conditions (2) For example, the surface of A1 plate 3 is treated with a 4% by mass NaOH aqueous solution for 20 minutes.
  • Etching conditions (3) Polish the surface of A1 plate 3, apply Ga, diffuse Ga at the grain boundary of A1 at 50 ° C for 2 hours, and then mirror-polish the surface.
  • the average value and the standard deviation may be calculated from the distribution of the average particle size in the entire photograph.
  • the ratio of the area of the crystal having the maximum crystal grain size to the area of the insulating ceramic substrate 2 is preferably 15% or less. In that case, the amount of warpage of the circuit board 1 can be reduced.
  • the mechanical properties of the A1 plate 3 on both surfaces of the ceramic substrate 2 will be anisotropic, and the amount of warpage will increase.
  • the mechanical properties of the A 1 plate 3 can be reduced in anisotropy, and the warpage of the circuit board 1 can be reduced.
  • A1 plates 3 bonded to the front and back of the insulating ceramic substrate 2 have the same thickness.
  • a 1 plate 3 is preferably bonded to both surfaces of insulating ceramic substrate 2. This is because if only one side is provided, the insulating ceramic substrate 2 is likely to be warped. However, only one side may be used if necessary.
  • the A1 plate 3 preferably contains Cu, Fe, and Si in an amount of 20 ppm or more. In this case, excessive growth of the A1 crystal is suppressed, and variation in the crystal grain size is reduced, so that some of the crystal grains are unlikely to become coarse and cause mechanical anisotropy.
  • Cu is 20 to 60 ppm
  • Fe is 20 to 40 ppm
  • Cu is 20 to 80 ppm.
  • the sheet-shaped brazing material 4, the insulating ceramic substrate 2, the sheet-shaped brazing material 4, and the A1 plate 3 are stacked on the A1 plate 3 in this order. While applying a pressure of 50 to 300 kPa (0.5 to 3 kgf / cm 2 ) to them, at 600 ° C or higher and A1 plate in vacuum or in an inert gas (for example, in an Ar gas atmosphere) To a temperature below the melting point of As a result, the brazing material 4 is melted, and the ceramic substrate 2 and the A1 plate 3 are firmly joined. This The heating condition at the time of (1) is set so as to satisfy the crystal grain size condition described above. After brazing, it is cooled to room temperature, and the A1 plate 3 on one side is etched into a predetermined pattern to form a circuit.
  • the ceramic substrate 2 is liable to crack at the time of bonding. If the heating temperature is lower than 600 ° C., the bonding tends to be insufficient. Further, when the content is out of the above range, it becomes difficult to satisfy the above-described condition of the crystal grain size.
  • the circuit board 1 To measure the amount of warpage of the circuit board 1, take two points on the diagonal line of the 100 mm square circuit board 1 at intervals of 100 mm, and determine the cross-sectional curve between these two points with a three-dimensional measuring device or laser. Measure using a displacement meter. As shown in Fig. 2, the maximum displacement C of the distance between the cross-sectional curve and the plane P is measured. The larger of the values measured along each of the diagonal lines where the circuit board 1 intersects is defined as the amount of warpage.
  • the crystal growth of the A1 plate 3 can be suppressed by increasing the added element, but the mechanical properties of A1 itself are significantly changed depending on the concentration of the added element, that is, the purity of A1.
  • the A1 plate 3 is prepared by subjecting a plate material containing 99.8% or more of aluminum to a final heat treatment at 200 to 450 ° C, and It is preferably obtained by rolling under the above reduction. This gives A
  • the stress relaxation effect can be improved, and it is possible to prevent the circuit board from cracking when a temperature cycle test of 140 ° C. to 125 ° C. is performed. Further, in the A1 plate 3, if the reduction ratio from the final heat treatment is 15% or more, the coarsening of the crystal grains does not easily progress.
  • the insulating ceramics substrate 2 is formed from alumina, A 1 N, or Si 3 N 4 having a Young's modulus of about 320 GPa and requiring warpage suppression measures.
  • the brazing filler metal 4 is required to be in a temperature range of 500 ° C. or higher, in which the growth of the crystal grains of the conductive layer occurs, and in particular, a heat treatment such as A 1—Si system which requires a heat treatment of 600 ° C. or higher. Even if it is used as a material, the average crystal grain size of A1 plate 3 is 0.5 mn!
  • the anisotropy of the mechanical properties of the A1 plate 3 can be reduced. . Therefore, Reduces the occurrence of thermal stress due to the difference in thermal expansion between the insulating ceramic substrate 2 and the A1 plate 3, prevents the circuit board 1 from warping or cracking, and improves the long-term reliability of the circuit board It becomes possible.
  • FIG. 4 is a sectional view of the power module 10.
  • the power module 10 has one or two or more rectangular circuit boards 1 fixed to one main surface of a heat sink 11.
  • Radiating plate 1 1 is a plate member made of A 1 alloy plate, similarly to the insulating ceramic substrate, high thermal conductivity (1 5 OWZmK least For example), a low thermal expansion coefficient (e.g. 10 X 10- 6 / (° C. or lower) is preferable, and a material composed of A 1 SiC or a three-layer structure in which A1 is bonded to both surfaces of a perforated Fe-Ni alloy plate is preferable.
  • the thickness of the heat sink 11 is not limited, but a thickness of 3 to 1 Omm is used as an example.
  • the circuit board 1 is the same as that of the first embodiment described above.
  • the circuit board 1 includes an insulating ceramic substrate 2 made of A 1 N or the like and having a thickness of, for example, 0.3 to 1.5 mm, and both surfaces of the insulating ceramic substrate 2. It comprises first and second A1 plates 3 joined together. The first and second A1 plates 3 have a thickness of, for example, 0.25 to 0.6 mm.
  • the circuit board 1 has, for example, a rectangular shape with one side of 3 Omm or less.
  • the circuit board 1 is brazed to the heat sink 11 with a brazing material.
  • a brazing material it is preferable to use one or more selected from brazing materials of AI-Si type, Al_Cu type, 1-] ⁇ 1 ⁇ type, A1-Mn type and AI-Ge type. .
  • To braze the circuit board 1 to the heat sink 1 place a sheet of brazing material and the circuit board 1 on the heat sink 1 1 in this order, apply a pressure of 50 to 300 kPa, and apply vacuum. Heat to 580-650 ° C in medium or inert gas to melt the braze and then cool.
  • the melting point is preferably lower than the melting point of the brazing material 4, more preferably 500 to 630 ° C, for example, about 575 ° C (however, the melting point is a point exceeding the liquidus line. And).
  • the heat dissipating plate 11 and the first A1 plate 3 can be joined without completely melting the brazing material 4 joining the insulating ceramic substrate 2 and the A1 plate 3.
  • the male screw 13 is inserted into the mounting hole 11 a formed in the corner of the heat sink 11, and the male screw 13 is formed into the female screw formed in the water-cooled heat sink 14.
  • the other surface of the heat sink 11 is tightly joined to a water-cooled heat sink 14 made of, for example, an A1 alloy by being screwed into each of the heat sinks 14a.
  • the power module 10 configured as described above has the same effects as the first embodiment.
  • the difference in the amount of shrinkage at the edge of the circuit board 1 that occurs during a thermal cycle can be suppressed to a relatively small amount, and the thermal cycle life of the power module 10 can be extended. As a result, the reliability as a power module can be improved.
  • a power module having the structure shown in Fig. 4 was created.
  • A1 plate 3 was rolled at a rolling reduction of 30% after the final heat treatment at 450 ° C, and 99.9% by mass of Cu, 23 ppm of Cu and 30 ppm of Si, 33 ppm Fe was contained.
  • Lowe material 4 A 1 containing S i of 8 mass 0/0 - was S i based brazing material. The melting point of this brazing material was 626 ° C.
  • AI plate 3 A1—Si-based brazing material 4, insulating ceramic substrate 2, A1—Si-based brazing material 4, A1 Plate 3 stacked in this order, pressure 200 kP These were joined by heating to 60 ° C. in a vacuum while adding a, and cooling after elapse of 10 minutes.
  • Example 1 a heat sink 11 made of A 1 SiC of 100 mm X 10 Omm X 3 mm and a Si chip 16 are prepared, and a circuit board 1, a heat sink 11 and a Si chip are prepared.
  • the power module 10 was obtained by brazing 16 with solder. 30 power modules thus obtained were prepared and used as samples of Example 1. ⁇ Examples 2 to 12 and Comparative Examples 1 to 6>
  • the aim of the present invention is to determine the Cu content in Comparative Example 1, the Si content in Comparative Example 2, the Fe content in Comparative Example 3, the final rolling reduction in Comparative Example 4, and the A1 purity in Comparative Example 5. Created out of the range.
  • the A1 plate was joined to only one surface of the insulating ceramic substrate. The surface of the A1 plate 3 of each of Examples 1 to 12 and Comparative Examples 1 to 6 was etched with a 2 to 5% NaOH aqueous solution to expose a macrostructure, and the surface was observed with an electron microscope (SEM).
  • the structure of the crystal having the average crystal grain size, the standard deviation, the maximum crystal grain size, and the maximum crystal grain size contained in the conductive layer occupies the area of the insulating ceramic substrate 2 by image observation by observing the structure of the crystal grains. The proportion was measured. Regarding the crystal grain size, the area (S) of the crystal grain was measured, and this was divided by the pi ( ⁇ ), and the radius was calculated from the square root of the area, which was doubled (2 X (SZT)). The results are shown in Table 1.
  • Example 1 AIN AI-8wt% Si 30% 99.99% 23ppm 30ppm 33ppm 2.9 0.7 4.0
  • Example 2 AIN Ai-8wt% Si 30% 99.98% 80ppm 35ppm 39ppm 1.9 0.7 3.1
  • Example 3 AIN AI-8wt% Si 30% 99.98% 80ppm 35ppm 39ppm 2.0 1.0 4.0
  • Example 4 Alumina AI-8wt Si 30% 99.98% 80ppm 35ppm 39ppm 1.8 0.9 3.2
  • Example 6 Si A AI-4wt% Si 30% 99.98% 80ppm 35ppm 39ppm 2.3 0.9 3.7
  • Example 7 AIN AI-8wt Si 15% 99.98% 20ppm 60ppm 40ppm 3.4 1.1 4.6 QQ QQ0 / N
  • the power modules of Examples 1 to 12 and Comparative Examples 1 to 6 were set in a thermal shock tester, and the temperature was set at 40 ° C. for 30 minutes, room temperature for 30 minutes, 125 ° C. for 30 minutes, and The heat treatment was repeated at room temperature X 30 minutes as one cycle. At the point when the temperature cycle was repeated 100 times, the presence or absence of peeling between the circuit board 1 and the heat sink 11 and between the insulating ceramic substrate 2 and the A1 plate 3 was observed, and peeling was confirmed. If not, the temperature was repeated 100 times more. This process was repeated, and the number of temperature cycles until peeling was confirmed was measured as the temperature cycle life. The presence or absence of peeling was confirmed by checking with a magnifying glass. Table 2 shows the results.
  • the amount of warpage was measured for each circuit board 1, and out of the 30 pieces, the number of defects that occurred during the manufacturing process after joining the A1 board 3 was counted.
  • the number of failures is the number of power modules that have failed in the circuit board manufacturing process or in the assembly process of manufacturing a power module using this insulated circuit board.
  • Defects are, specifically, the large amount of warpage, which may cause the ceramic substrate to crack on the adsorption stage for fixing the substrate during the resist printing process for forming the circuit pattern, or warp during heat sink soldering. For example, solder voids may be generated. Table 2 shows these results.
  • Example 1 46 0/30 Good for 3000 cycles or more
  • Example 2 32 0/30 Good for 3000 cycles or more
  • Example 3 40 0/30 Good for 3000 cycles or more
  • Example 4 38 0/30 Good for 3000 cycles or more
  • Example 5 39 0/30 Good for 3000 cycles or more
  • Example 6 48 0/30 Good for 3000 cycles or more
  • Example 7 35 0/30 Good for 3000 cycles or more
  • Example 8 33 0/30 Good for 3000 cycles or more
  • Example 9 40 0/30 Good for 3000 cycles or more
  • Example 10 45 0/30 Good for 3000 cycles or more
  • Example 1 1 48 0/30 Good for 3000 cycles or more
  • Example 12 48 0/30 Good for 3000 cycles or more
  • Comparative Example 1 305 5/30 The solder between the insulated circuit board and the heat sink cracked in 1500 cycles.
  • Comparative Example 2 213 3/30 Solder between insulated circuit board and heat sink cracked in 1500 cycles.
  • Comparative Example 3 195 3/30 The solder between the insulated circuit board and the heat sink cracked in 1500 cycles.
  • Comparative Example 4 50 3/30 Solder between the insulated circuit board and the heat sink cracked in 1500 cycles.
  • Comparative Example 5 225 4/30 Table of insulated circuit board Peeled off at the interface between AI and ceramics in 500 cycles. Comparative Example 6 315 4/30 Solder between insulated circuit board and heat sink cracked in 1500 cycles.
  • FIG. 5 shows the relationship between the average crystal grain size obtained by the experiment and the temperature cycle life. From FIG. 5, it can be seen that when the average crystal grain size is smaller than 0.5, the temperature cycle life is extremely short, 3100 times or less. In addition, when the average crystal grain size of the conductive layer is in the range of 0.8 mm or more and 1.5 mm or less, the temperature cycle life is very long at about 5000 times, which is clear.
  • FIG. 6 shows the relationship between the ratio of the area of the crystal having the maximum crystal grain size contained in the conductive layer to the area of the insulating ceramic substrate and the amount of warpage. From Fig. 6, it can be seen that when the maximum grain size exceeds 15% of the entire substrate, the warpage of the substrate per 50 mm rapidly increases to 120 ⁇ m or more.
  • Fig. 7 is a graph showing the relationship between the distance X from the bonded interface of A1 / A1N into the A1 plate and the Si concentration. As shown in this graph, the diffusion depth of Si was about 0.1 mm from the A1 / A1N junction interface. Therefore, by performing elemental analysis on the surface layer of the A1 sheet (for example, in the range of about 0.1 mm in thickness), the composition of the A1 sheet itself can be measured without being affected by Si diffusion from the brazing material. can do. Therefore, microanalysis such as Si: 20 to 60 ppm, Fe: 20 to 40 ppm, and Cu: 20 to 80 ppm is sufficiently possible.
  • the present invention it is possible not only to reduce the warpage of the circuit board, but also to prevent the ceramic substrate from being broken or the like even when exposed to a temperature change.

Description

明 細 書 回路基板、 その製造方法、 およびパワーモジュール 技術分野
本発明は、 パワーモジュール、 およびパワーモジュールに使用される回路基板 およびその製造方法に関する。 この技術は特に、 H E V (Hybrid Electric Vehicle；ハイプリッド電気自動車） などに用いられる高信頼性ィンバータモジュ ール用パワーモジュール等に好適に適用できる。 背景技術.
従来、 パワーモジュール等に利用される半導体装置においては、 アルミナ、 ベ リリア、 窒化ケィ素、 窒化アルミニウム等のセラミックス基板の表裏面に、 C u 又は A 1からなる導電層および放熱板がそれぞれ形成された回路基板が用いられ ている。 このような回路基板は、 樹脂基板と金属基板との複合基板、 あるいは樹 脂基板よりも、 髙絶縁性が安定して得られる。
導電層及び放熱板が C uである場合には、 セラミックス基板やはんだとの熱膨 張差に起因する熱応力の発生が避けられず、 長期的な信頼性が不十分になりやす レ、。 これに対し、 導電層及ぴ放熱板が A 1である場合には、 熱伝導性や電気伝導 性では C uよりも劣るものの、 熱応力を受けた際に容易に塑性変形し、 応力が緩 和されるため、 信頼性が高レ、利点がある。
特開 2 0 0 1— 5 3 1 9 9号公報、 およぴ特開平 8— 3 3 5 6 5 2号公報には 関連技術が開示されている。
ところで、 絶縁セラミックスの両面に圧延材の A 1板を接合するには、 ろう材 を用いて 5 0 0 °C以上の高温で接合する必要がある。 この場合、 ろう付けした後 に常温状態で反りを生じることがあり、 この反り力、 回路基板製造工程やパワー モジュールを製造するアセンブリ工程での不良を発生する原因となっていた。 反りの原因は、 図 3 Aに示すように、 ろう付け工程において導電層中の A 1結 晶が異常に大きく成長することにあると考えられる。 結晶粒径が著しく大きくな ることにより、 絶縁セラミックス基板の両面に形成された導電層の機械的特性に 異方性が生じ、 応力の不均衡から反りを生じるのである。 絶縁セラミックス基板 の表裏面に導電層が接合される場合、 それぞれの導電層の厚みが等しくされるこ とが応力均衡の点から好ましい。
A 1結晶の粒径は添加元素を増加することによって抑制できるが、 添加元素量 が増えると応力緩和効果が低下する。 このため、 八 1の0. 2%耐カゃ加工硬化 指数が基準値よりも大きくなり、 例えば一 40〜125 °Cの温度サイクル試験を おこなった際に、 セラミックス基板に割れを生じる可能性がある。
本発明は上記事情に鑑みてなされたもので、 回路基板の反りを低減すること、 およびセラミックス基板の割れを防止することを課題とする。 発明の開示 ，
本発明の回路基板は、 絶縁セラミックス基板の両面に導電層が接合され、 前記 導電層は 99. 98質量％以上のアルミニウムを含み、 その平均結晶粒径は 0. 5 mm以上かつ 5 mm以下であり、 結晶粒径の標準偏差 σは 2 mm以下である。 導電層の結晶粒径は、 導電層の表面を N a OH水溶液、 HF、 または G aなど でエッチングし、 導電層のマク口組織を露出させた後、 光学顕微鏡もしくは電子 顕微鏡 （SEM) により組織を観察することにより、 測定できる。
前記導電層は、 C.u、 F e、 S iのそれぞれを 20 p pm以上含有し、 圧延さ れたものであってもよい。 前記導電層は 1 5%以上の圧下率で圧延されていても よい。 この場合、 A 1結晶の異常成長を抑制でき、 結晶粒径のばらつきを減らす 効果が得られる。
最大結晶粒径を有する結晶の面積は、 前記絶縁セラミックス基板の面積の 1 5%以下であってもよい。 この場合、 導電層の機械的特性に異方性が生じること を防止する効果がさらに高い。
前記絶縁セラミックス基板は、 A 12〇3、 A 1 N、 および S i 3N4の少なくと も 1種により形成されていてもよい。 前記導電層は前記絶縁セラミックス基板表 面にろう材を用いて接合されていてもよい。 前記ろう材は、 A 1— S i系， A 1 — Ge系， A 1— Mn系， A 1— Cu系， A 1— Mg系， A 1— S i— Mg系， A 1—C u— M n系， および A 1一 C u— M g— M n系のろう材から選択される 1または 2以上のろう材であってもよレ、。 この場合、 導電層と絶縁セラミックス 基板との接合が良好になる。 '
本発明のパワーモジュールは、 前記回路基板と、 この回路基板を支持する放熱 板とを有する。 前記回路基板の前記導電層の少なくと'も一部は、 前記放熱板に対 して、 前記ろう材よりも融点の低いろう材により接合されていてもよい。
一方、 本発明の回路基板の製造方法は、 絶縁セラミックス基板上にろう材を介 して、 9 9 . 9 8質量％以上のアルミニウムを含む導電層を配置し、 これらを 5 0 k P a以上かつ 3 0 0 k P a以下の力で圧接させつつ、 真空中または不活性ガ ス中で 6 0 0 °C以上に加熱することにより前記導電層と前記絶緣セラミックス基 板とを前記ろう材で接合し、 かつ、 前記導電層の平均結晶粒径を 0 . 5 mm以上 かつ 5 mm以下、 結晶粒径の標準偏差 σを 2 mm以下にする。
前記製造方法は、 9 9 . 9 8質量％以上のアルミニウムを含む板材を熱処理し たのち、 1 5 %以上の圧下率で圧延を行うことにより前記導電層を得る工程をさ らに有していてもよい。 最終の熱処理からの圧下率が 1 5 %以上にされることに より、 導電層の 0 . 2 %耐力を 3 5 N/mm 2程度以下、 A 1材の加工硬度指数 を 0 . 1 8程度以下にすることができる。 このため、 繰り返し温度変化に曝され た場合のセラミックス基板の割れ等を防ぐ効果が高められる。 例えば、 一 4 0 °C 〜1 2 5 °Cの温度サイクル試験をおこなった際に、 基板に割れが生じるまでのサ イタル数を高めることができる。 温度サイクル試験とは、 例えば、 回路基板に冷 熱衝擊試験器にて一 4 0 °C X 3 0分および 1 2 5 °C X 3 0分を 1サイクルとする 温度処理を繰り返し行う試験である。
本発明によれば、 導電層の平均結晶粒径が 0 . 5 mm以上 5 mm以下とされ、 結晶粒径の標準偏差 σが 2 mm以下であるから、 導電層の機械的特性に異方性が 生じにくく、 回路基板の反りが低減できる。 また、 導電層は 9 9 . 9 8質量％以 上のアルミニウムを含有するから応力緩和能力も大きく、 温度変化に曝されても セラ.ミックス基板の割れ等が生じにくい。 したがって、 本発明によれば、 回路基 板の反りを低減できるだけでなく、 温度変化に曝された場合にもセラミックス基 板に割れ等の不具合が生じることが防止できる。 導電層の平均結晶粒径が 5 m¾より大きいと導電層の機械的特性に異方性を生 じて基板に反りが生じ易くなる。 平均結晶粒径が 0 . 5 mmより小さいと、 加工 硬化が大きくなるなど機械的特性が変化し、 温度変化に曝された際に変形抵抗が 増し、 セラミックス基板の割れや、 半導体チップをはんだ付けした部分にクラッ クが生じ易くなる。 結晶粒径の標準偏差が 2 mm以上であると、 導電層の結晶粒 径のばらつきが大きくなりすぎ、 機械的特性に異方性を生じる可能性がある。 前記導電層の平均結晶粒径は 0 . 8 mm以上 1 . 5 mm以下、 結晶粒径の標準 偏差 σは l mm以下であるとより好ましい。 この場合、 温度変化に曝されたとき のセラミックス基板の割れ等の不具合をさらに防止できる。 図面の簡単な説明
図 1は、 本発明に係る回路基板の実施形態を示す断面図である。
図 2は、 反り量を説明するための断面図である。
図 3 Aおよび図 3 Bは、 結晶粒径測定を説明するための模式図であり、 図 3 A は従来技術における結晶例を示し、 図 3 Bは本発明の回路基板の導電層における 結晶の例を示す。
図 4は、 本発明に係るパワーモジュールの実施形態を示す断面図である。 図 5は、 本発明に係る実施例において、 平均結晶粒径と温度サイクル寿命の関 係を示すグラフである。
図 6は、 本発明に係る実施例において、 セラミックス基板面積に占める最大結 晶の面積の割合と反り量との関係を示すグラフである。
図 7は、 接合後の A 1板中に拡散した S iの濃度分布を示すグラフである。 発明を実施するための最良の形態
以下、 本発明に係る回路基板およびその製造方法の実施形態を図面に基づいて 説明する。
図 1は、 本発明の第 1実施形態の回路基板 1を示す断面図であり、' この回路基 板 1は、 絶縁セラミック基板 2の両面のそれぞれに、 ろう材層 4を介して、 A 1 板 （導電層） 3を接合したものである。 絶縁セラミック基板 2の材質は限定されないが、 好ましくは S i 3N4、 A 1 N または A 1203から選択される 1種または 2種の複合材とされる。 このなかでも、 特に A 1 Nが好ましい。 この A 1 Nは、 熱伝導率が 1 70〜20 OW/mKと高 く、 導電層の A 1に近い値であるため、 導電層上に搭載される S iチップの熱を 速やかに放熱させることができる。 また、 A 1 Nの熱膨張係数が 4. 3 X 10-6 7°Cと低く、 S iチップの熱膨張係数に近い値であるため、 S iチップを固定し ているはんだにクラックを生じさせにくい。 絶縁セラミックス基板 2の厚さは限 定されないが、 一例として 0. 3〜1. 5mm程度とされる。 絶縁セラミック基 板 2の形状は一般的には矩形状であるが、 その他の形状であってもよい。
A 1板 3ほ 99. 9 8質量％以上の A 1を含有する。 A 1含有率がそれよりも 低いと、 A 1板 3の応力緩和効果が低下し、 温度変化に曝された際に回路基板 1 の反りやセラミックス基板 2の割れが生じやすくなる。 A 1板 3の厚さは限定さ れないが、 一例として 0. 25〜0. 6mmにされる。 より具体的な実施形態で は、 絶縁セラミック基板 2は、 例えば厚さ 0. 635mmの A 1 N板、 A 1板 3 は、 例えば厚さ 0. 4 mmとされる。 A 1板 3はセラミックス基板 2の全面に接 合されていてもよいし、セラミックス基板 2の一部にのみ接合されていてもよい。 例えば、 図 1に示すようにセラミックス基板 2の周辺部を除く部分にのみ形成さ れていてもよい。
ろう材 4の厚さは限定されないが、 一例として 0. 005〜0. 05mmとさ れる。 より具体的な例では 0. 03mm程度である。 ろう材 4の材質は限定され ないが、 好ましくは、 A 1— S i系、 A 1—G e系， A 1— Mn系， A 1— C u 系， A l _Mg系， A l— S i— Mg系， A l— Cu— Mn系， および A l— C u— Mg— Mn系のろう材から選択された 1種または 2種以上とされる。 いずれ のろう材も A 1含有量は 70〜98質量％とされる。 この中でも特に、 A 1—S i系ろう材又は A 1— G e系ろう材が好まし'い。 これら A 1— S i系ろう材、 A 1— G e系ろう材は、 金属間化合物を生じ難いからであり、 この金属間化合物が 生じると、 前述した一 40°C〜1 25 °C程度の温度サイクル発生時に亀裂発生の 原因となり易い。 また、 金属間化合物が生じ難いので、 低い圧力下で接合するこ とが可能になる。 A 1— S i系ろう材の一例を挙げると、 95〜75質量％の 1および 3〜 20質量％の S iを含む合金であり、 融点 （共晶点） は 577°Cで ある。
A 1板 3の平均結晶粒径は 0. 5 mn！〜 5 mmとされ、 結晶粒径の標準偏差 σ は 2mm以下とされている。 平均結晶粒径が 5 mmより大きいと、 A 1板 3の機 械的特性に異方性が生じ、 温度変化に曝されると回路基板 1に反りが生じる可能 性がある。 平均結晶粒径が 0. 5mmより小さいと、 加工硬化が大きくなり、 温 度サイクルによる変形抵抗が上昇し、 セラミックスの割れや S iチップはんだ付 け部のクラック発生が生じ易くなる。 標準偏差が 2 mm以上の場合には、 結晶粒 径のばらつきが大きくなりすぎるため、 機械的特性に異方性を生じる可能性があ る。
A 1板 3の結晶粒径の測定は、 以下のように行うことができる。 絶縁セラミツ クス基板 2と接合した A 1板 3表面を、 エッチングして導電層のマク口組織を露 出させる。 エッチング液としては N a OH水溶液や、 HF、 G aなどが使用でき る。 エツチング後、 水洗およぴ乾燥して、 光学顕微鏡もしくは電子顕微鏡 ( S E M) により結晶粒の組織観察をおこなう。 さらに、 図 3 Bに示すように顕微鏡画 像に対して画像処理をおこなうことにより、 平均結晶粒径および標準偏差を測定 する。 同様に、 最大結晶粒径も求めることができる。
画像解析の方法の一例は以下の通りである。 まず、 セラミックス基板 2に接合 された A 1板 3の表面を以下のいずれかの条件でエッチングし、 マク口組織すな わち A 1の結晶粒界を観察できるサンプルを作製する。
エツチング条件 （ 1 ) ：例えば、 A 1板 3の表面をフッ硝酸 （酸性フッ化ァンモ 二ゥム ： 1 00 g/L, 硝酸 80 OmL/L) で 3分処理する。
エッチング条件 (2) ：例えば、 A 1板 3の表面を 4質量％N a OH水溶液で 2 0分処理する。
エッチング条件（3)： A 1板 3の表面を研磨したうえ G aを塗布し、 50°CX 2 hで A 1の粒界に G aを拡散させた後、 さらに表面を鏡面研磨する。
得られたサンプルを光学顕微鏡または S EMなどで写真撮影し、 写真中の各結 晶粒境界を簡易 CADソフトなどで取り込み、 画像処理を行うことにより個々の 結晶粒の面積 Sを求める。 これを以下の式から平均粒径に変換する。 平均粒径 = 2 X (S/π)
さらに、 写真全体における平均粒径の分布から、 平均値および標準偏差を算出 すればよい。
最大結晶粒径を有する結晶の面積が、 絶縁セラミックス基板 2の面積に占める 割合は、 1 5%以下であることが好ましい。 その場合には、 回路基板 1の反り量 を低減することができる。
A 1板 3を絶縁セラミックス基板 2と接合した場合、 A 1結晶が異常成長する とセラミックス基板 2両面の A 1板 3の機械的特性に異方性を生じ、 反り量が大 きくなつてしまう力 S、 上記のように A 1板 3の結晶粒径を設定すると、 A 1板 3 の機械的特性に異方性を低減でき、 回路基板 1の反りが低減できる。
絶縁セラミックス基板 2の表裏に接合される A 1板 3は、 それぞれの厚みが等 しくされることが好ましい。 A 1板 3は絶縁セラミックス基板 2の両面に接合さ れることが好ましい。 片側のみであると絶縁セラミックス基板 2に反りが発生し やすいためである。 ただし、 必要に応じては片側のみでもよい。
A 1板 3は、 Cu、 F e、 S iをいずれも 20 p p m以上含有していることが 好ましい。 この場合には、 A 1結晶の過度の成長が抑制され、 結晶粒径のばらつ きが低減されるため、 一部の結晶粒の粗大化が生じにく く、 機械的異方性の原因 となりにくレヽ。 より好ましくは、 Cuが 20〜60 p pm、 F eが 20〜40 p pm、 Cuが 20〜80 p pmとされる。 これらの上限値を超えると、 0. 2% 耐カゃ加工硬度指数が前述した値 （0. 2%耐力が 35N/mm2程度以下、 加 ェ硬度指数が 0. 1 8程度以下） より大きくなつて、 温度サイクル発生時に絶縁 セラミックス基板との界面や導電層の上に搭載される S iチップのはんだ付け面 に応力発生し、 絶縁セラミックス基板やはんだの亀裂発生の原因となる。
次に、 上記回路基板 1の製造方法を説明する。
A 1板 3の上に順に、 シート状のろう材 4、 絶縁セラミック基板 2、 シート状 のろう材 4、 および A 1板 3を重ねる。 これらに 50〜300 k P a (0. 5〜 3 k g f /cm2 ) の圧力を加えつつ、 真空中または不活性ガス中 (例えば A r ガス雰囲気中） で 600°C以上かつ A 1板 3の融点以下の温度に加熱する。 これ によりろう材 4が溶け、 セラミックス基板 2と A 1板 3が強固に接合される。 こ のときの加熱条件は、 先に述べた結晶粒径条件を満たすように設定される。 ろう 付け後、 室温まで冷却し、 片面の A 1板 3を所定のパターンにエッチングし、 回 路を形成する。
貼り合わせの際の圧力が 5 0 k P a未満では接合ムラが生じるおそれがある。
3 0 0 k P aよりも大きいと接合時にセラミックス基板 2に割れが発生しやすい。 加熱温度が 6 0 0 °C未満であると、 接合が不十分になりやすくなる。 また、 上記 範囲を外れると前述した結晶粒径の条件を満たしにくくなる。
回路基板 1の反り量を計るには、 1 0 0 mm角の回路基板 1の対角線上に 1 0 0 mm間隔で 2点をとり、 この 2点間の断面曲線を 3次元測定装置またはレーザ 一変位計を用いて測定する。 図 2に示すように、 この断面曲線と平面 Pとの間隔 のうち最大変位 Cを測定する。 回路基板 1の交差する対角線のそれぞれに沿って 測定した値のうち、 大きい方を反り量として定義する。
A 1板 3の結晶成長は添加元素を増加することによって抑制可能であるが、 こ の添加元素の濃度すなわち A 1の純度により、 A 1 自体の機械的特性が著しく変 化する。 上記の結晶粒径を実現するために、 A 1板 3は、 9 9 . 9 8質量％以上 のアルミニウムを含む板材を 2 0 0〜4 5 0 °Cで最終熱処理したのち、 1 5 %以 上の圧下^で圧延することにより得られていることが好ましい。 これにより、 A
1板 3の 0 . 2 %耐力を 3 5 N/mm 2程度以下、 導電層の加工硬度指数を 0 .
1 8程度以下にすることが容易になる。 したがって、 応力緩和効果を向上するこ とができ、 一 4 0 °C〜1 2 5 °Cの温度サイクル試験をおこなった際に回路基板に 割れが生じることを防止できる。 また、 A 1板 3において、 最終熱処理からの圧 下率が 1 5 %以上であれば、 結晶粒の粗大化が進行しにくくなる。
本実施形態によれば、 絶縁セラミッタス基板 2が、 ヤング率が 3 2 0 G P a程 度で、 反り抑制措置が必要な必要なアルミナ、 A 1 N、 または、 S i 3 N 4などか ら形成され、 かつ、 ろう材 4が、 導電層の結晶粒の成長がおきる 5 0 0 °C以上の 温度領域、 特に 6 0 0 °C以上の熱処理を必要としている A 1— S i系のようなろ ぅ材とされた場合であっても、 A 1板 3の平均結晶粒径が 0 . 5 mn！〜 5 mm程 度の範囲とされ、 かつ、 結晶粒径の標準偏差 σが 2 mm程度以下に設定されるこ とにより、 A 1板 3の機械的特性に異方性が生じることを低減できる。 従って、 絶縁セラミックス基板 2および A 1板 3の熱膨張差に起因する熱応力の発生を低 減し、 回路基板 1に反りやクラックが生じることを防ぎ、 回路基板の長期的な信 頼性を向上することが可能となる。
次に、 本発明の第 2実施形態であるパワーモジュールを説明する。 本実施形態 のパワーモジュール 1 0には、 前¾の第 1実施形態に係る回路基板 1が実装され ている。 図 4はパワーモジュール 10の断面図である。
図 4に示すように、 パワーモジュール 1 0は、 放熱板 1 1の一方の主面に 1又 は 2以上の方形の回路基板 1が固着されたものである。 放熱板 1 1は A 1系合金 板からなる板材であって、 絶縁セラミックス基板と同様、 熱伝導率が高く （例え ば 1 5 OWZmK以上）、 熱膨張係数が低い （例えば 10 X 10— 6/°C以下） もの が好ましく、 A 1 S i Cからなるもの、 あるいは、 孔明き F e -N i合金板の両 面に A 1を接合した三層構造のものが好適である。 また、 放熱板 1 1の厚さは限 定されないが、 一例として 3〜 1 Ommのものが使用される。 回路基板 1は、 前 述した第 1実施形態と同様のものとされ、 A 1 N等からなる例えば厚さ 0. 3〜 1. 5 mmの絶縁セラミック基板 2と、 絶縁セラミック基板 2の両面に接合され た第 1および第 2の A 1板 3を備える。 第 1及び第 2 A 1板 3は、 例えば厚さが 0. 25〜0. 6 mmとされる。 回路基板 1は例えば一辺が 3 Omm以下の方形 状とされる。
回路基板 1は、 放熱板 1 1にろう材によりろう付けされている。 ろう材として は、 A.I— S i系， A l _Cu系， 1ー]\1§系， A 1— Mn系および A I— G e系のろう材から選ばれる 1又は 2以上を用いることが好ましい。 回路基板 1を 放熱板 1 1へろう付けするには、 放熱板 1 1の上にろう材のシートおよび回路基 板 1をこの順序で重ね、 これらに圧力 50〜 300 k P aを加え、 真空中または 不活性ガス中で 580〜650°Cに加熱してろう材を溶融させ、その後冷却する。 上記ろう材としては、 融 がろう材 4の融点以下であり、 より好ましくは 500 〜6 30°C、 例えば 575 °C程度のものが好適である （ただし、 融点とは液相線 を越える点とする）。 この場合、絶縁セラミック基板 2と A 1板 3を接合したろう 材 4は完全には溶融せずに、 放熱板 1 1と第 1 A 1板 3とを接合させることがで きる。 このように構成されたパワーモジュール 1 0は、 放熱板 1 1の隅に形成された 取付孔 1 1 aに雄ねじ 1 3が挿入され、 これら雄ねじ 1 3が水冷式ヒートシンク 1 4に形成された雌ねじ 1 4 aにそれぞれ螺合されることにより、 放熱板 1 1の 他方の面が、 例えば A 1合金からなる水冷式のヒートシンク 1 4に密着接合され る。
このように構成されたパワーモジュール 1 0では、 第 1実施形態と同様の効果 を奏する。 このような回路基板 1を実装したことにより、 熱サイクル時に生じる 回路基板 1の縁における収縮量の相違も比較的小さく抑制できて、 パワーモジュ ール 1 0の熱サイクル寿命を延ばすことができる。 その結果、 パワーモジュール としての信頼性を向上できる。 実施例
以下、 本発明の実施例について説明する。
<実施例 1, >
図 4に示す構造のパワーモジュールを作成した。
5 O mm X 5 O mm X 0 . 6 3 5 mmの A 1 N.製セラミック基板 2の両面に、 縦横寸法が絶縁セラミック基板 2と同一で、 厚さが 0 . 4 mmの A 1板 3をそれ ぞれ接合して回路基板 1を作成した。 A 1板 3は、 4 5 0 °Cでの最終熱処理後、 圧下率 3 0 %で圧延を行ったもので、 9 9 . 9 9質量％の し 2 3 p p mの C u、 3 0 p p mの S i、 3 3 p p mの F eを含有していた。 ろぅ材 4は、 8質量0 /0 の S iを含有する A 1 - S i系ろう材とした。 このろう材の融点は 6 2 6 °Cであ つた。 A I板 3、 A 1— S i系ろう材 4、 絶縁セラミック基板 2、 A 1— S i系 ろう材 4、 A 1板 3をこの順序で重ねた状態で、 これらに圧力 2 0 0 k P aを加 えつつ、 真空中で 6 3 0 °Cに加熱し、 1 0分経過後冷却することによりこれらを 接合した。
次に、 1 0 0 mm X 1 0 O mm X 3 mmの A 1 S i Cからなる放熱板 1 1と、 S iチップ 1 6を用意し、 回路基板 1と放熱板 1 1と S iチップ 1 6をハンダで ろう付けしてパワーモジュール 1 0を得た。 こうして得られたパワーモジュール を 3 0個用意し実施例 1の試料とした。 <実施例 2〜 1 2および比較例 1〜 6 >
表 1に示すように、 絶縁セラミックス基板の材料、 ろう材、 最終圧延率、 A 1 純度、 Cu量、 S i量、 F e量を種々変化させて、 パワーモジュールをそれぞれ 30個作成した。 比較例については、 比較例 1が Cu量、 比較例 2が S i量、 比 較例 3が F e量、 比較例 4が最終圧延率、 比較例 5が A 1純度をそれぞれ本発明 のねらいとする範囲から外して作成した。 また、 比較例 6は絶縁セラミックス基 板の片面にのみ A 1板を接合した。 . 実施例 1〜 1 2、 比較例 1〜 6のそれぞれの A 1板 3の表面を、 2〜 5 %N a OH水溶液でエッチングしてマクロ組織を露出させ、 電子顕微鏡 （S EM) で結 晶粒の組織観察をおこなって画像処理し、 平均結晶粒径、 標準偏差、 最大結晶粒 径、 および導電層に含まれる最大結晶粒径を有する結晶の面積が絶縁セラミック ス基板 2の面積に占める割合を測定した。結晶粒径については、結晶粒の面積（ S ) を測定し、 これを円周率 （π) で割ったものの平方根から半径を求めて 2倍した (2 X (SZT ))。 結果を表 1に併記する。
表 1 -や欠 平均結晶粒径標準偏差最大結晶粒径
No. セラミックス ろう材 A 1純度 C U S i直 Fem
圧延率 (mm) (mm) (mm) 実施例 1 AIN AI-8wt%Si 30% 99.99% 23ppm 30ppm 33ppm 2.9 0.7 4.0 実施例 2 AIN Ai-8wt%Si 30% 99.98% 80ppm 35ppm 39ppm 1.9 0.7 3.1 実施例 3 AIN AI-8wt%Si 30% 99.98% 80ppm 35ppm 39ppm 2.0 1.0 4.0 実施例 4 アルミナ AI-8wt Si 30% 99.98% 80ppm 35ppm 39ppm 1.8 0.9 3.2 実施例 5 Si3N4 AI-8wt%Si 30% 99.98% 80ppm 35ppm 39ppm 2.1 0.8 3.3 実施例 6 Si A AI-4wt%Si 30% 99.98% 80ppm 35ppm 39ppm 2.3 0.9 3.7 実施例 7 AIN AI-8wt Si 15% 99.98% 20ppm 60ppm 40ppm 3.4 1.1 4.6 室施佝 I R QQ QQ0/N
n A I 1M n 1 OW 001 1 ο/„ し. 11 u. o Q. L O 実施例 9 AIN AI-8wt%Si 15% 99.98% 80ppm 60ppm 20ppm 1.7 0.7 3.1 実施例 10 AIN AI-8wt%Si 15% 99.99% 20ppm 20ppm 20ppm 3.9 1.3 4.8 実施例" AIM AI-12wt%Si 15% 99.99% 20ppm 20ppm 20ppm 4.2 1.4 4.9 実施例 12 AIN AI-45wt%Ge 15% 99.99% 20ppm 20ppm 20ppm 4.1 1.5 4.8 比較例 1 AIN AI-8 t%Si 30% 99.99% 16ppm 32ppm 31ppm 22.9 15.5 84.9 比較例 2 AIN AI-8wt%Si 30% 99.99% 25ppm 12ppm 16ppm 4.3 3.2 14.9 比較例 3 AIN AI-8wt°/oSi 30% 99.99% 23ppm 28ppm 10ppm 3.8 3.2 15.0 比較例 4 AIN AI-8 t%Si 10% 99.99% 23ppm 28ppm 39ppm 3.2 3.5 17.2 比較例 5 AIN AI-8wt%Si 30% 99.95% 350ppm 500ppm 450ppm 21.9 5.5 46.7· 比較例 6 AIN AI-8wt°/oSi 30% 99.99% 23ppm 30ppm 33ppm 2.9 0.7 4.7
く比較試験及び評価〉
実施例 1〜 1 2および比較例 1〜 6のパワーモジュールを、 冷熱衝撃試験器に セットし、 一 4 0 °C X 3 0分、 室温 X 3 0分、 1 2 5 °C X 3 0分、 および室温 X 3 0分を 1サイクルとする熱処理を繰り返した。 温度サイクルを 1 0 0回繰り返 した時点で、 回路基板 1と放熱板 1 1との間、 および、 絶縁セラミック基板 2と A 1板 3との間の剥離の有無を観察し、 剥離が確認されない場合には更に温度サ イタルを 1 0 0回繰り返した。 この工程を繰り返して、 剥離が確認されるまでの 温度サイクル回数を温度サイクル寿命として測定した。 剥離の有無は拡大鏡によ り確認することにより行った。 この結果を表 2に示す。
各回路基板 1において反り量を測定し、 3 0個のうち、 A 1板 3接合後の製造 工程中に発生した不具合数を力ゥントした。不具合数とは、回路基板製造工程や、 この絶縁回路基板を用いパワーモジュールを製造するアセンブリ工程での不具合 を生じたパワーモジュ ルの個数である。 不具合とは、 具体的には、 反り量が大 きいために回路パターン形成用のレジス ト印刷工程中に基板固定のための吸着ス テージ上でセラミックス基板が割れたり、 ヒートシンクはんだ付け中に反りに起 因したはんだボイ ドが発生するなどである。 これらの結果を表 2に併記する。
表 2
No. 制製： l生a r甲hの · Γ、具目口 ¾数τ
/又 り里 . m ；显度サイクノレ a¾l¾¾S呆
実施例 1 46 0/30 3000サイクル以上良好
実施例 2 32 0/30 3000サイクル以上良好
実施例 3 40 0/30 3000サイクル以上良好
実施例 4 38 0/30 3000サイクル以上良好
実施例 5 39 0/30 3000サイクル以上良好
実施例 6 48 0/30 3000サイクル以上良好
実施例 7 35 0/30 3000サイクル以上良好
実施例 8 33 0/30 3000サイクル以上良好
実施例 9 40 0/30 3000サイクル以上良好
実施例 10 45 0/30 3000サイクル以上良好
実施例 1 1 48 0/30 3000サイクル以上良好
実施例 12 48 0/30 3000サイクル以上良好
比較例 1 305 5/30 絶縁回路基板とヒ-卜シンク間のはんだ 1500サイクルで割れ。
比較例 2 213 3/30 絶縁回路基板とヒ-トシンク間のはんだ 1500サイクルで割れ。
比較例 3 195 3/30 絶縁回路基板とヒ-トシンク間のはんだ 1500サイクルで割れ。
比較例 4 50 3/30 絶縁回路基板とヒ-トシンク間のはんだ 1500サイクルで割れ。
比較例 5 225 4/30 絶縁回路基板の表 A I とセラミックスの界面において 500サイクルで剥がれ。 比較例 6 315 4/30 絶縁回路基板とヒ-トシンク間のはんだ 1500サイクルで割れ。
<評価>
表 1に示すように、 実施例 1〜 1 2では、 A 1板 3を最終圧下率 1 5 %以上、 純度 99. 98質量％以上、 20 111以上の〇11、 20 p p m以上の S i、 2 0 p pm以上の F eが含有されたものとすることにより、 平均結晶粒径が 0. 5 mm〜 5 mm, 結晶粒径の標準偏差 σが 2 mm以下となった。 実施例 1〜 1 2の パワーモジュールは、 いずれも良好な温度サイクル寿命を有していた。
これに対じて、 上記条件からはずれた比較例 1〜 6では、 平均結晶粒径および 標準偏差が本発明範囲を満たさず、 温度サイクル寿命が短くなった。
図 5は、実験により得られた平均結晶粒径と温度サイクル寿命との関係を示す。 図 5から、 平均結晶粒径が 0. 5より小さいと温度サイクル寿命が 31 00回以 下と極端に短くなつているのがわかる。 また、 導電層の平均結晶粒径が 0. 8m m以上 1. 5 mm以下の範囲であると 5000回程度と温度サイクル寿命が非常 に長くなつていることがわかる。
図 6は、 導電層に含まれる最大結晶粒径を有する結晶の面積が絶縁セラミック ス基板の面積に占める割合と反り量との関係を示す。 図 6から、 最大結晶粒径部 分が、 基板全体の 1 5 %を超えると 50 mmあたりの基板の反り量が 1 20 μ m 以上に急増することがわかる。
—方、 A 1板内の S i濃度を測定した結果、 A 1板/ A 1 N基板の接合時には、 ろう材に含まれる S iが A 1板中へ拡散していることが確認された。 図 7は A 1 /A 1 Nの接合界面から A 1板内へ向かう距離 Xと、 S i濃度との関係を示すグ ラフである。 このグラフに示されるように、 S iが拡散する深さは、 A 1 /A 1 Nの接合界面から 0. 1mm程度であった。 したがって、 A 1板の表層部 （例え ば厚さ 0. 1mm程度の範囲） について元素分析を行えば、 ろう材からの S i拡 散の影響を受けることなく、 A 1板材そのものの組成を測定することができる。 よって、 S i : 20〜60 p pm、 F e : 20〜40 p pm、 C u ： 20 ~ 80 p pmといった微量分析も十分に可能である。
図 7に示すように、 A 1板 ZA 1 N基板の接合界面付近では、 0. 1質量％程 度の S iが拡散し、 八 1純度が99. 90質量％程度までに減少している。 この ような S i拡散によって、 A 1板の接合界面付近は相対的に髙強度となり、 クラ ックの進展を防止する効果が得られる。 A 1板の残りの部分 （表面側の約 3 / 4 の領域） については、 高純度 A 1の状態が確保されているため、 変形抵抗が小さ く、 温度サイクル試験時に、 A 1 N基板にかかる応力を低減できる。 産業上の利用の可能性
本発明によれば、 回路基板の反りを低減できるだけでなく、 温度変化に曝され た場合にもセラミックス基板に割れ等の不具合が生じることが防止できる。

Claims

請求の範囲
1. 絶縁セラミックス基板の両面に導電層が接合された回路基板であって、 前記 導電層は、 99. 98質量。/。以上のアルミニウムを含み、その平均結晶粒径は 0.
5 mm以上かつ 5 mm以下であり、 結晶粒径の標準偏差 σは 2 mm以下である。
2. 請求項 1記載の回路基板であって、 前記導電層は、 Cu、 F e、 S iのそれ ぞれを 20 p pm以上含有し、 かつ圧延されている。
3. 請求項 2記載の回路基板であって、 前記導電層は、 1 5%以上の圧下率で圧 延されている。
4. 請求項 1記載の回路基板であって、 前記導電層に含まれる最大結晶粒径を有 する結晶の面積は、 前記絶縁セラミックス基板の面積の 1 5%以下である。
5.請求項 1記載の回路基板であって、前記絶縁セラミックス基板は、 A 12 O 3、 A 1 N、 および S i 3N4の少なくとも 1種により形成されている。
6. 請求項 1記載の回路基板であって、 前記導電層は前記絶縁セラミックス基板 表面にろう材を用いて接合され、 前記ろう材は、 A I— S i系， A I— Ge系， A l—Mn系， A 1 _C u系, A 1一 Mg系, A 1— S i— Mg系， A 1— C u 一 Mn系， および A 1一 C u— Mg— Mn系のろう材から選択される 1または 2 以上のろう材である。
7. 請求項 2記載の回路基板であって、 前記導電層に含まれる最大結晶粒径を有 する結晶の面積は、 前記絶縁セラミックス基板の面積の 1 5 %以下であり、 前記 絶縁セラミックス基板は、 A 12〇3、 A 1 N、 および S i 3N4の少なくとも 1種 により形成されており、 前記導電層は前記絶縁セラミックス基板表面にろう材を 用いて接合され、 前記ろう材は、 A 1— S i系， 八 1ー06系， A 1— Mn系， A l— Cu系， A l— Mg系， A l _S i— Mg系， A l—Cu—Mn系， およ び A 1一 C u— Mg— Mn系のろう材から選択される 1または 2以上のろう材で ある。
8. 回路基板の製造方法であって、 絶縁セラミックス基板上にろう材を介して、 99. 98質量％以上のアルミニウムを含む導電層を配置し、 これらを 50 k P a以上かつ 300 k P a以下の力で圧接させつつ、 真空中または不活性ガス中で 600 °C以上に加熱することにより前記導電層と前記絶縁セラミックス基板とを 前記ろう材で接合し、 かつ、 前記導電層の平均結晶粒径を 0. 5 mm以上かつ 5 mm以下、，結晶粒径の標準偏差 σを 2 mm以下にする。
9. 請求項 8記載の回路基板の製造方法であって、 99. 98質量％以上のアル ミニゥム、 及び Cu、 F e、 S iのそれぞれを 20 p pm以上含む板材を熱処理 したのち 1 5%以上の圧下率で圧延を行うことにより前記導電層を得る工程をさ らに す 。
10. 請求項 1記載の回路基板と、 この回路基板を支持する放熱板とを有するパ ヮーモジユーノレ。
1 1. 請求項 1 0のパワーモジュールであって、 前記回路基板の前記導電層の少 なくとも一部は、 前記放熱板に対して、 前記ろう材よりも融点の低いろう材によ り接合されている。
PCT/JP2003/005054 2002-04-19 2003-04-21 Circuit board, process for producing the same and power module WO2003090277A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
AT03723156T ATE552717T1 (de) 2002-04-19 2003-04-21 Leiterplatte, prozess zu ihrer herstellung und stromversorgungsmodul
JP2003586934A JP4241397B2 (ja) 2002-04-19 2003-04-21 回路基板の製造方法
US10/510,199 US7128979B2 (en) 2002-04-19 2003-04-21 Circuit board, method of producing same, and power module
EP03723156A EP1498946B1 (en) 2002-04-19 2003-04-21 Circuit board, process for producing the same and power module
AU2003235329A AU2003235329A1 (en) 2002-04-19 2003-04-21 Circuit board, process for producing the same and power module

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002118359 2002-04-19
JP2002-118359 2002-04-19
JP2003088129 2003-03-27
JP2003-88129 2003-03-27

Publications (1)

Publication Number Publication Date
WO2003090277A1 true WO2003090277A1 (en) 2003-10-30

Family

ID=29253612

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/005054 WO2003090277A1 (en) 2002-04-19 2003-04-21 Circuit board, process for producing the same and power module

Country Status (7)

Country Link
US (1) US7128979B2 (ja)
EP (1) EP1498946B1 (ja)
JP (1) JP4241397B2 (ja)
CN (1) CN100364078C (ja)
AT (1) ATE552717T1 (ja)
AU (1) AU2003235329A1 (ja)
WO (1) WO2003090277A1 (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1518847A3 (en) * 2003-09-29 2006-05-17 Dowa Mining Co., Ltd. Aluminum/ceramic bonding substrate and method for producing same
JP2008016813A (ja) * 2006-06-06 2008-01-24 Mitsubishi Materials Corp パワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュール
WO2008050868A1 (fr) 2006-10-27 2008-05-02 Mitsubishi Materials Corporation Substrat de module de puissance, procédé de fabrication d'un substrat de module de puissance et module de puissance
JP2008306106A (ja) * 2007-06-11 2008-12-18 Mitsubishi Materials Corp パワーモジュール用基板及びその製造方法並びにパワーモジュール
JP2009277990A (ja) * 2008-05-16 2009-11-26 Mitsubishi Materials Corp パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP2009277992A (ja) * 2008-05-16 2009-11-26 Mitsubishi Materials Corp パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
WO2011010597A1 (ja) * 2009-07-24 2011-01-27 株式会社東芝 窒化珪素製絶縁シートおよびそれを用いた半導体モジュール構造体
JP2011066385A (ja) * 2009-03-31 2011-03-31 Mitsubishi Materials Corp パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP2011109000A (ja) * 2009-11-20 2011-06-02 Mitsubishi Materials Corp ヒートシンク付パワーモジュール用基板の製造方法
JP2012009787A (ja) * 2010-06-28 2012-01-12 Mitsubishi Materials Corp パワーモジュール用基板及びその製造方法
US8198540B2 (en) 2006-06-06 2012-06-12 Mitsubishi Materials Corporation Power element mounting substrate, method of manufacturing the same, power element mounting unit, method of manufacturing the same, and power module
JP2013048294A (ja) * 2006-03-08 2013-03-07 Toshiba Corp 電子部品モジュール
JP2013069877A (ja) * 2011-09-22 2013-04-18 Mitsubishi Materials Corp パワーモジュール用基板、パワーモジュール用基板の製造方法、ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP2013243181A (ja) * 2012-05-18 2013-12-05 Showa Denko Kk 電子素子搭載用基板
US8609993B2 (en) 2008-05-16 2013-12-17 Mitsubishi Materials Corporation Power module substrate, power module, and method for manufacturing power module substrate
CN103739208A (zh) * 2013-12-17 2014-04-23 佛山市粤峤陶瓷技术创新服务中心 一种具有导电玻璃层的微晶玻璃陶瓷复合板的制造方法
JP2015185647A (ja) * 2014-03-24 2015-10-22 三菱マテリアル株式会社 パワーモジュール用基板及びその製造方法
JP2016108636A (ja) * 2014-12-10 2016-06-20 昭和電工株式会社 モジュール基板用クラッド板及びモジュール基板
KR20170024578A (ko) 2014-06-30 2017-03-07 미쓰비시 마테리알 가부시키가이샤 세라믹스/알루미늄 접합체의 제조 방법, 파워 모듈용 기판의 제조 방법, 및 세라믹스/알루미늄 접합체, 파워 모듈용 기판
KR20180077170A (ko) 2015-11-06 2018-07-06 미쓰비시 마테리알 가부시키가이샤 세라믹스/알루미늄 접합체, 파워 모듈용 기판, 및 파워 모듈
CN110226363A (zh) * 2017-03-30 2019-09-10 株式会社东芝 陶瓷铜电路基板及使用了其的半导体装置
JP2019197924A (ja) * 2011-07-15 2019-11-14 ルミレッズ ホールディング ベーフェー 半導体デバイスを支持基板に接合する方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4206915B2 (ja) * 2002-12-27 2009-01-14 三菱マテリアル株式会社 パワーモジュール用基板
KR20110124372A (ko) * 2004-04-05 2011-11-16 미쓰비시 마테리알 가부시키가이샤 Ａｌ／ＡｌＮ 접합체, 전력 모듈용 기판 및 전력 모듈, 그리고 Ａｌ／ＡｌＮ 접합체의 제조 방법
JP2006100770A (ja) * 2004-09-01 2006-04-13 Toyota Industries Corp 回路基板のベース板の製造方法及び回路基板のベース板並びにベース板を用いた回路基板
US7749430B2 (en) 2005-01-20 2010-07-06 A.L.M.T. Corp. Member for semiconductor device and production method thereof
WO2007032486A1 (ja) * 2005-09-15 2007-03-22 Mitsubishi Materials Corporation 絶縁回路基板および冷却シンク部付き絶縁回路基板
US9179579B2 (en) * 2006-06-08 2015-11-03 International Business Machines Corporation Sheet having high thermal conductivity and flexibility
CN101140915B (zh) * 2006-09-08 2011-03-23 聚鼎科技股份有限公司 散热衬底
JP4747315B2 (ja) * 2007-11-19 2011-08-17 三菱マテリアル株式会社 パワーモジュール用基板及びパワーモジュール
WO2009148168A1 (ja) * 2008-06-06 2009-12-10 三菱マテリアル株式会社 パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法
CN102593009B (zh) * 2011-01-11 2016-02-17 三菱综合材料株式会社 电源模块用基板的制造方法、电源模块用基板和电源模块
US8896125B2 (en) 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
US9315424B2 (en) * 2011-11-30 2016-04-19 Component Re-Engineering Company, Inc. Multi-layer plate device
US9624137B2 (en) * 2011-11-30 2017-04-18 Component Re-Engineering Company, Inc. Low temperature method for hermetically joining non-diffusing ceramic materials
US8969733B1 (en) 2013-09-30 2015-03-03 Anaren, Inc. High power RF circuit
US20150195951A1 (en) * 2014-01-06 2015-07-09 Ge Aviation Systems Llc Cooled electronic assembly and cooling device
KR102301536B1 (ko) * 2015-03-10 2021-09-14 삼성전자주식회사 고해상도 전자 현미경 이미지로부터 결정을 분석하는 방법 및 그 시스템
DE102015108668B4 (de) 2015-06-02 2018-07-26 Rogers Germany Gmbh Verfahren zur Herstellung eines Verbundmaterials
JP6921068B2 (ja) * 2015-10-27 2021-08-18 ハッチンソン テクノロジー インコーポレイテッドＨｕｔｃｈｉｎｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ 取り付け構造用メタライズポリマー、セラミックス、及び複合物
JP6462958B2 (ja) 2016-06-16 2019-01-30 三菱電機株式会社 半導体実装用放熱ベース板およびその製造方法
US20180153951A1 (en) * 2016-12-05 2018-06-07 Mead Johnson Nutrition Company Methods for Inducing Adipocyte Browning, Improving Metabolic Flexibility, and Reducing Detrimental White Adipocyte Tissue Deposition and Dysfunction
FR3061989B1 (fr) * 2017-01-18 2020-02-14 Safran Procede de fabrication d'un module electronique de puissance par fabrication additive, substrat et module associes
US10292316B2 (en) * 2017-09-08 2019-05-14 Hamilton Sundstrand Corporation Power module with integrated liquid cooling
DE102017128308B4 (de) 2017-11-29 2020-04-23 Rogers Germany Gmbh Verfahren zur Herstellung eines Metall-Keramik-Substrats
WO2020044594A1 (ja) * 2018-08-28 2020-03-05 三菱マテリアル株式会社 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、及び、絶縁回路基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0455229A2 (en) * 1990-05-02 1991-11-06 Mitsubishi Materials Corporation Ceramic substrate used for fabricating electric or electronic circuit
JPH09315875A (ja) * 1996-05-29 1997-12-09 Dowa Mining Co Ltd アルミニウム−セラミックス複合基板及びその製造方法
JP2000340912A (ja) * 1999-05-27 2000-12-08 Kyocera Corp セラミック回路基板
JP2001053199A (ja) * 1999-08-16 2001-02-23 Denki Kagaku Kogyo Kk 回路基板の製造方法
JP2001168250A (ja) * 1999-12-10 2001-06-22 Sumitomo Electric Ind Ltd 半導体用絶縁基板およびそれを用いた半導体装置並びに該基板の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0767003B2 (ja) 1988-07-22 1995-07-19 日立電線株式会社 銅・有機絶縁膜配線板の製造方法
JP2590255B2 (ja) 1989-03-07 1997-03-12 株式会社神戸製鋼所 セラミックスとの接合性の良い銅材
JP2508848B2 (ja) 1989-07-28 1996-06-19 日立電線株式会社 銅配線セラミック基板の製造方法
JP2725390B2 (ja) 1989-07-28 1998-03-11 日立電線株式会社 銅配線セラミック基板および製造方法
DE69033718T2 (de) * 1989-10-09 2001-11-15 Mitsubishi Materials Corp Keramisches Substrat angewendet zum Herstellen einer elektrischen oder elektronischen Schaltung
JP2658435B2 (ja) 1989-10-09 1997-09-30 三菱マテリアル株式会社 半導体装置用軽量基板
JP3326749B2 (ja) * 1990-12-26 2002-09-24 日本製箔株式会社 印刷回路用アルミニウム合金箔、及びその製造方法
US5213877A (en) * 1991-05-02 1993-05-25 Mitsubishi Materials Corporation Ceramic substrate used for fabricating electric or electronic circuit
JP3180622B2 (ja) 1995-06-09 2001-06-25 三菱マテリアル株式会社 パワーモジュール用基板及びその製造方法
WO1998008256A1 (en) 1996-08-20 1998-02-26 Kabushiki Kaisha Toshiba Silicon nitride circuit board and semiconductor module
US6033787A (en) * 1996-08-22 2000-03-07 Mitsubishi Materials Corporation Ceramic circuit board with heat sink
JP3180677B2 (ja) 1996-08-22 2001-06-25 三菱マテリアル株式会社 ヒートシンク付セラミック回路基板
TW378267B (en) 1997-12-25 2000-01-01 Furukawa Electric Co Ltd Heat sink
JPH11317482A (ja) 1997-12-25 1999-11-16 Furukawa Electric Co Ltd:The ヒートシンク
JP3933287B2 (ja) 1998-01-30 2007-06-20 電気化学工業株式会社 ヒートシンク付き回路基板
JP2000077583A (ja) 1998-09-03 2000-03-14 Sumitomo Metal Electronics Devices Inc 電子部品用パッケージおよびその製造方法
JP3864282B2 (ja) * 1998-09-22 2006-12-27 三菱マテリアル株式会社 パワーモジュール用基板及びその製造方法並びにこの基板を用いた半導体装置
JP2001148451A (ja) * 1999-03-24 2001-05-29 Mitsubishi Materials Corp パワーモジュール用基板
JP2002098454A (ja) * 2000-07-21 2002-04-05 Mitsubishi Materials Corp 液冷ヒートシンク及びその製造方法
US7019975B2 (en) * 2000-08-09 2006-03-28 Mitsubishi Materials Corporation Power module and power module with heat sink
JP2002129313A (ja) 2000-10-20 2002-05-09 Nikko Materials Co Ltd パーティクル発生の少ない高純度銅スパッタリングターゲット
JP4434545B2 (ja) * 2001-03-01 2010-03-17 Ｄｏｗａホールディングス株式会社 半導体実装用絶縁基板及びパワーモジュール
EP1239515B1 (fr) * 2001-03-08 2019-01-02 ALSTOM Transport Technologies Substrat pour circuit électronique de puissance et module électronique de puissance utilisant un tel substrat

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0455229A2 (en) * 1990-05-02 1991-11-06 Mitsubishi Materials Corporation Ceramic substrate used for fabricating electric or electronic circuit
JPH09315875A (ja) * 1996-05-29 1997-12-09 Dowa Mining Co Ltd アルミニウム−セラミックス複合基板及びその製造方法
JP2000340912A (ja) * 1999-05-27 2000-12-08 Kyocera Corp セラミック回路基板
JP2001053199A (ja) * 1999-08-16 2001-02-23 Denki Kagaku Kogyo Kk 回路基板の製造方法
JP2001168250A (ja) * 1999-12-10 2001-06-22 Sumitomo Electric Ind Ltd 半導体用絶縁基板およびそれを用いた半導体装置並びに該基板の製造方法

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7255931B2 (en) 2003-09-29 2007-08-14 Dowa Mining Co., Ltd. Aluminum/ceramic bonding substrate and method for producing same
EP1518847A3 (en) * 2003-09-29 2006-05-17 Dowa Mining Co., Ltd. Aluminum/ceramic bonding substrate and method for producing same
US9214617B2 (en) 2006-03-08 2015-12-15 Kabushiki Kaisha Toshiba Electronic component module
JP2013048294A (ja) * 2006-03-08 2013-03-07 Toshiba Corp 電子部品モジュール
JP2008016813A (ja) * 2006-06-06 2008-01-24 Mitsubishi Materials Corp パワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュール
US8198540B2 (en) 2006-06-06 2012-06-12 Mitsubishi Materials Corporation Power element mounting substrate, method of manufacturing the same, power element mounting unit, method of manufacturing the same, and power module
US8044500B2 (en) 2006-10-27 2011-10-25 Mitsubishi Materials Corporation Power module substrate, method for manufacturing power module substrate, and power module
WO2008050868A1 (fr) 2006-10-27 2008-05-02 Mitsubishi Materials Corporation Substrat de module de puissance, procédé de fabrication d'un substrat de module de puissance et module de puissance
JP4629016B2 (ja) * 2006-10-27 2011-02-09 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法並びにパワーモジュール
JP2008108993A (ja) * 2006-10-27 2008-05-08 Mitsubishi Materials Corp パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール
JP2008306106A (ja) * 2007-06-11 2008-12-18 Mitsubishi Materials Corp パワーモジュール用基板及びその製造方法並びにパワーモジュール
US9101063B2 (en) 2008-05-16 2015-08-04 Mitsubishi Materials Corporation Power module substrate, power module, and method for manufacturing power module substrate
US9095062B2 (en) 2008-05-16 2015-07-28 Mitsubishi Materials Corporation Power module substrate, power module, and method for manufacturing power module substrate
JP2009277990A (ja) * 2008-05-16 2009-11-26 Mitsubishi Materials Corp パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
US8609993B2 (en) 2008-05-16 2013-12-17 Mitsubishi Materials Corporation Power module substrate, power module, and method for manufacturing power module substrate
JP2009277992A (ja) * 2008-05-16 2009-11-26 Mitsubishi Materials Corp パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP2011066385A (ja) * 2009-03-31 2011-03-31 Mitsubishi Materials Corp パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JPWO2011010597A1 (ja) * 2009-07-24 2012-12-27 株式会社東芝 窒化珪素製絶縁シートおよびそれを用いた半導体モジュール構造体
US8916961B2 (en) 2009-07-24 2014-12-23 Kabushiki Kaisha Toshiba Insulation sheet made from silicon nitride, and semiconductor module structure using the same
JP5675610B2 (ja) * 2009-07-24 2015-02-25 株式会社東芝 窒化珪素製絶縁シートおよびそれを用いた半導体モジュール構造体
WO2011010597A1 (ja) * 2009-07-24 2011-01-27 株式会社東芝 窒化珪素製絶縁シートおよびそれを用いた半導体モジュール構造体
JP2011109000A (ja) * 2009-11-20 2011-06-02 Mitsubishi Materials Corp ヒートシンク付パワーモジュール用基板の製造方法
JP2012009787A (ja) * 2010-06-28 2012-01-12 Mitsubishi Materials Corp パワーモジュール用基板及びその製造方法
JP2019197924A (ja) * 2011-07-15 2019-11-14 ルミレッズ ホールディング ベーフェー 半導体デバイスを支持基板に接合する方法
JP2013069877A (ja) * 2011-09-22 2013-04-18 Mitsubishi Materials Corp パワーモジュール用基板、パワーモジュール用基板の製造方法、ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP2013243181A (ja) * 2012-05-18 2013-12-05 Showa Denko Kk 電子素子搭載用基板
CN103739208B (zh) * 2013-12-17 2016-05-18 佛山市粤峤陶瓷技术创新服务中心 一种具有导电玻璃层的微晶玻璃陶瓷复合板的制造方法
CN103739208A (zh) * 2013-12-17 2014-04-23 佛山市粤峤陶瓷技术创新服务中心 一种具有导电玻璃层的微晶玻璃陶瓷复合板的制造方法
JP2015185647A (ja) * 2014-03-24 2015-10-22 三菱マテリアル株式会社 パワーモジュール用基板及びその製造方法
KR20170024578A (ko) 2014-06-30 2017-03-07 미쓰비시 마테리알 가부시키가이샤 세라믹스/알루미늄 접합체의 제조 방법, 파워 모듈용 기판의 제조 방법, 및 세라믹스/알루미늄 접합체, 파워 모듈용 기판
US10573577B2 (en) 2014-06-30 2020-02-25 Mitsubishi Materials Corporation Method for producing ceramic-aluminum bonded body, method for producing power module substrate, ceramic-aluminum bonded body, and power module substrate
JP2016108636A (ja) * 2014-12-10 2016-06-20 昭和電工株式会社 モジュール基板用クラッド板及びモジュール基板
KR20180077170A (ko) 2015-11-06 2018-07-06 미쓰비시 마테리알 가부시키가이샤 세라믹스/알루미늄 접합체, 파워 모듈용 기판, 및 파워 모듈
US10607907B2 (en) 2015-11-06 2020-03-31 Mitsubishi Materials Corporation Ceramic-aluminum conjugate, power module substrate, and power module
CN110226363A (zh) * 2017-03-30 2019-09-10 株式会社东芝 陶瓷铜电路基板及使用了其的半导体装置
CN110226363B (zh) * 2017-03-30 2022-08-02 株式会社东芝 陶瓷铜电路基板及使用了其的半导体装置

Also Published As

Publication number Publication date
EP1498946A1 (en) 2005-01-19
US20050214518A1 (en) 2005-09-29
EP1498946A4 (en) 2009-06-03
ATE552717T1 (de) 2012-04-15
AU2003235329A1 (en) 2003-11-03
US7128979B2 (en) 2006-10-31
JPWO2003090277A1 (ja) 2005-09-02
JP4241397B2 (ja) 2009-03-18
CN100364078C (zh) 2008-01-23
EP1498946B1 (en) 2012-04-04
CN1647267A (zh) 2005-07-27

Similar Documents

Publication Publication Date Title
WO2003090277A1 (en) Circuit board, process for producing the same and power module
EP2833398B1 (en) Power module substrate, and method for manufacturing a power module substrate
EP2911192B1 (en) Substrate for power module with heat sink, power module with heat sink, and method for producing substrate for power module with heat sink
EP2980844B1 (en) Substrate for power modules, substrate with heat sink for power modules, and power module
EP2214201B1 (en) Process for producing substrate for power module, substrate for power module, and power module
WO2013147142A1 (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール
EP2282334B1 (en) Method for producing substrate for power module
KR20110033117A (ko) 파워 모듈용 기판, 파워 모듈, 및 파워 모듈용 기판의 제조 방법
WO2005098942A1 (ja) Ａi／ａiｎ接合体、パワーモジュール用基板及びパワーモジュール並びにａi／ａiｎ接合体の製造方法
JP3922538B2 (ja) セラミックス回路基板の製造方法
KR20170044105A (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
JP6729224B2 (ja) セラミックス／アルミニウム接合体、絶縁回路基板、パワーモジュール、ｌｅｄモジュール、熱電モジュール
JPH08255973A (ja) セラミックス回路基板
JP7151583B2 (ja) ヒートシンク付き絶縁回路基板
JP6656657B2 (ja) セラミックス／アルミニウム接合体、パワーモジュール用基板、及び、パワーモジュール
JP5786569B2 (ja) パワーモジュール用基板の製造方法
JP4360847B2 (ja) セラミック回路基板、放熱モジュール、および半導体装置
JP2014039062A (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法
JP5825380B2 (ja) 銅／セラミックス接合体、及び、パワーモジュール用基板
JP6729225B2 (ja) 銅／チタン／アルミニウム接合体、絶縁回路基板、ヒートシンク付き絶縁回路基板、パワーモジュール、ｌｅｄモジュール、熱電モジュール
JP2004055576A (ja) 回路基板及びそれを用いたパワーモジュール
JP2001203299A (ja) アルミニウム板とそれを用いたセラミックス回路基板
JP6973674B2 (ja) 絶縁回路基板
WO2022230877A1 (ja) ヒートシンク、および、ヒートシンク一体型絶縁回路基板
JP2002305274A (ja) 回路基板及びモジュール

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2003723156

Country of ref document: EP

Ref document number: 10510199

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20038084260

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2003586934

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 2003723156

Country of ref document: EP