WO2003067643A1 - Procédé et appareil de gravure - Google Patents

Procédé et appareil de gravure Download PDF

Info

Publication number
WO2003067643A1
WO2003067643A1 PCT/JP2003/001052 JP0301052W WO03067643A1 WO 2003067643 A1 WO2003067643 A1 WO 2003067643A1 JP 0301052 W JP0301052 W JP 0301052W WO 03067643 A1 WO03067643 A1 WO 03067643A1
Authority
WO
WIPO (PCT)
Prior art keywords
flow rate
gas
etching
fluorine
inert gas
Prior art date
Application number
PCT/JP2003/001052
Other languages
English (en)
French (fr)
Inventor
Takayuki Katsunuma
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to US10/501,917 priority Critical patent/US7189653B2/en
Priority to AU2003244346A priority patent/AU2003244346A1/en
Publication of WO2003067643A1 publication Critical patent/WO2003067643A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Definitions

  • the present invention relates to an etching method and an etching apparatus used for manufacturing a semiconductor device having a fine circuit structure and other devices having a fine structure, and more particularly to a silicon oxide based on a pattern shape of a mask material.
  • the present invention relates to an etching method and an etching apparatus for forming a groove or the like having a substantially vertical corner by etching a groove.
  • a mixed gas containing a gas containing carbon and fluorine, an oxygen gas, and an inert gas is used. More specifically, for example, a mixed gas containing a C 5 F 8 gas, a second gas, and an Ar gas is used.
  • a mask material layer 102 having a desired pattern is formed on a silicon oxide film (for example, a thermal oxide film) 101 formed on a semiconductor wafer W.
  • a silicon oxide film for example, a thermal oxide film
  • FIG. 6 (b) based on the pattern shape of the mask material layer 1 0 2, the exposed portion of the silicon oxide film 1 0 1, and C 5 F 8 gas and Rei_2 gas
  • plasma etching is performed using a mixed gas containing an Ar gas to form a trench 103 in the silicon oxide film 101, as shown by the dotted line in the figure, a corner that is originally a substantially right angle is used.
  • the problem is that an undesirable groove, a so-called micro-trench, is formed at the foot of the side wall (where the bottom of the groove 103 is supposed to be formed).
  • the micro-trench coefficient it is preferable that the micro-trench coefficient be approximately 1.
  • the value of the micro-trench coefficient is 1. 14 or more.
  • micro-trench When such micro-trench is generated, for example, when wiring material or other material is buried in the trench, the material is not sufficiently buried in the micro-trench portion to form a space. The problem may arise. Also, when used as a mechanical part, the presence of micro-trench may cause problems such as a decrease in mechanical strength. Therefore, it is necessary to suppress the occurrence of the micro-trench as described above as much as possible. Disclosure of the invention
  • an object of the present invention is to provide an etching method and an etching method capable of suppressing generation of a micro-trench and performing etching of a desired shape with high accuracy.
  • the etching method of the present invention is an etching method for etching a silicon-containing oxide based on a pattern shape of a mask material using a mixed gas containing a gas containing carbon and fluorine, an oxygen gas, and an inert gas. Then, the ratio of the total flow rate of the gas flow containing carbon and fluorine and the oxygen gas flow to the flow rate of the inert gas ((gas flow rate containing carbon and fluorine + oxygen gas flow rate) Z inert gas flow rate) is 0. 0.2 or less, a substantially vertical corner is formed in the silicon-containing oxide by etching.
  • the etching method of the present invention may further comprise: a ratio of a total flow rate of a gas flow rate containing carbon and fluorine and an oxygen gas flow rate to the flow rate of the inert gas ((gas flow rate containing carbon and fluorine + oxygen gas flow rate) / (Active gas flow rate) is 0.015 or less.
  • the etching method of the present invention may further comprise: a ratio of a total flow rate of a gas flow rate including carbon and fluorine and an oxygen gas flow rate to the inert gas flow rate ((gas flow rate including carbon and fluorine + oxygen gas flow rate) (Active gas flow rate) is 0.003 or more.
  • the etching method of the present invention is characterized in that the inert gas is argon.
  • the gas containing carbon and fluorine is C 5 F 8 .
  • the etching method of the present invention is characterized in that the silicon-containing oxide is provided on the lower electrode of an etching apparatus in which an upper electrode and a lower electrode are arranged to face each other.
  • the object to be processed is placed, and etching is performed by applying high-frequency power to the lower electrode.
  • the etching method of the present invention is characterized in that the silicon-containing oxide is a silicon oxide film.
  • the etching method of the present invention is characterized in that etching is performed in a state where a magnetic field substantially perpendicular to a high-frequency electric field formed by the high-frequency power is formed.
  • the etching method of the present invention is a method of etching a silicon-containing oxide based on a pattern shape of a mask material using a mixed gas containing a gas containing carbon and fluorine, an oxygen gas, and an inert gas.
  • the ratio of the total flow of the gas flow containing carbon and fluorine and the flow of oxygen gas to the flow of inert gas ((gas flow containing carbon and fluorine + oxygen gas flow) / inert gas flow) is the first.
  • the ratio of the total flow rate of the flow rate of the gas containing carbon and fluorine and the flow rate of the oxygen gas to the flow rate of the inert gas ((gas flow rate containing carbon and fluorine + oxygen flow rate) Gas flow) Z inert gas flow) as a second value smaller than the first value, and performing a second step of etching the silicon-containing oxide. And forming a such corners.
  • the etching method of the present invention is characterized in that the first value is larger than 0.02 and the second value is 0.02 or less.
  • the etching method of the present invention is characterized in that the inert gas is argon.
  • the etching method of the present invention gas containing the carbon and fluorine - characterized in that it is a C 5 F 8.
  • the etching apparatus uses a gas containing carbon and fluorine, an oxygen gas, and a mixed gas containing an inert gas based on a pattern shape of a mask material.
  • the mixed gas having an oxygen gas flow rate / inert gas flow rate of 0.02 or less is supplied, and a substantially vertical corner is formed in the silicon-containing oxide by etching. .
  • the etching apparatus is characterized in that the ratio of the total flow rate of the gas flow rate containing carbon and fluorine and the flow rate of oxygen gas to the flow rate of the inert gas (((gas flow rate containing carbon and fluorine + oxygen gas flow rate))
  • the mixed gas having an active gas flow rate of 0.015 or less is supplied.
  • the etching apparatus is characterized in that a ratio of a total flow rate of a gas flow rate including carbon and fluorine and an oxygen gas flow rate to the inert gas flow rate ((gas flow rate including carbon and fluorine + oxygen gas flow rate)
  • the mixed gas having a gas flow rate of 0.003 or more is supplied.
  • the inert gas is argon.
  • the etching apparatus of the present invention is characterized in that the gas containing carbon and fluorine is C 5 F 8 .
  • the etching apparatus further includes an upper electrode, and a lower electrode disposed to face the upper electrode, and a processing target having the silicon-containing oxide is placed on the lower electrode.
  • the etching is performed by applying high-frequency power to the lower electrode.
  • the etching apparatus of the present invention is characterized in that the silicon-containing oxide is a silicon oxide film.
  • the etching apparatus of the present invention includes a magnetic field forming mechanism that forms a magnetic field substantially perpendicular to a high-frequency electric field formed by the high-frequency power. It is characterized by the following. BRIEF DESCRIPTION OF THE FIGURES
  • FIG. 1 is a view for explaining one embodiment of the etching method of the present invention.
  • FIG. 2 is a diagram showing a schematic configuration of an etching apparatus according to one embodiment of the present invention.
  • FIG. 3 is a graph showing the relationship between (C 5 F 8 +0 2 ) / A r and the uniformity of etching rate and etching rate.
  • Figure 4 which shows the relationship between the (C 5 F 8 + 0 2 ) A r and microtrench coefficient.
  • Figure 5 is a diagram showing a relationship between the (C 5 F 8 + 0 2 ) / A r and micro trench coefficients for the width of the trench is narrow.
  • FIG. 6 is a diagram for explaining the problem to be solved by the present invention. BEST MODE FOR CARRYING OUT THE INVENTION
  • reference numeral 1 denotes a cylindrical vacuum chamber which is made of, for example, aluminum or the like and has a structure capable of hermetically closing the inside thereof, and which constitutes a plasma processing chamber.
  • the vacuum chamber 1 has a stepped cylindrical shape having a small-diameter upper portion 1a and a large-diameter lower portion 1b, and is connected to a ground potential.
  • a support table (susceptor) 2 for supporting a semiconductor wafer W as a substrate to be processed substantially horizontally with the surface to be processed facing upward is provided inside the vacuum chamber 1.
  • the support table 2 is made of, for example, a material such as aluminum and is supported on a conductor support 4 via an insulating plate 3 such as a ceramic. You.
  • a focus ring 5 made of a conductive material or an insulating material is provided on the outer periphery above the support table 2.
  • an electrostatic chuck 6 for electrostatically adsorbing the semiconductor wafer W is provided on a surface of the support table 2 on which the semiconductor wafer W is placed.
  • the electrostatic chuck 6 includes an electrode 6a disposed between insulators 6b, and a DC power supply 13 is connected to the electrode 6a.
  • a voltage is applied to the electrode 6a from the power supply 13, the semiconductor wafer W is attracted by, for example, Coulomba.
  • the support table 2 has a coolant flow path (not shown) for circulating the coolant, and a He gas is supplied to the back surface of the semiconductor wafer W in order to efficiently transmit cold heat from the coolant to the semiconductor wafer W.
  • a gas introducing mechanism (not shown) is provided to control the temperature of the semiconductor wafer W to a desired temperature.
  • the gas pressure of the He gas is configured to be independently controllable separately for the center portion and the edge portion of the semiconductor wafer W.
  • a portion corresponding to a portion constituting the processing space in the vacuum chamber 1 is configured so that the temperature of each of the top / wall Z potoms can be controlled independently.
  • the support table 2 and the support table 4 can be moved up and down by a ball screw mechanism including a ball screw 7.
  • the drive part below the support table 4 is covered with a bellows 8 made of stainless steel (SUS).
  • a bellows cover 9 is provided outside the bellows 8.
  • a power supply line 12 for supplying high-frequency power is connected to substantially the center of the support table 2.
  • a matching box 11 and a high-frequency power supply 10 are connected to the power supply line 12. From the high-frequency power supply 10, high-frequency power in the range of 13.56 to 150 MHz (in the present embodiment, 13.56 MHz high-frequency power) is supplied to the support table 2. Become I have.
  • an exhaust ring 14 is provided outside the focus ring 5.
  • the exhaust ring 14 is electrically connected to the vacuum chamber 1 via the support 4 and the bellows 8.
  • a shower head 16 is provided so as to face in parallel with the support table 2, and this shower head 16 is Grounded. Therefore, the support table 2 and the shear head 16 function as a pair of electrodes.
  • the shower head 16 has a large number of gas discharge holes 18 provided on the lower surface thereof, and has a gas inlet 16 a at the upper portion thereof. Further, a gas diffusion space 17 is formed therein.
  • a gas supply pipe 15a is connected to the gas introduction section 16a, and a processing gas supply system 15 for supplying a processing gas for etching is connected to the other end of the gas supply pipe 15a. Have been.
  • the etching processing gas supplied from the processing gas supply system 15 is a gas containing carbon and fluorine, an oxygen gas, and a mixed gas containing an inert gas.
  • a gas containing carbon and fluorine, an oxygen gas, and a mixed gas containing an inert gas In the present embodiment, C 5 F 8 gas, and 0 2 gas, a mixed-gas of a r gas.
  • the processing gas flows from the processing gas supply system 15 through the gas supply pipe 15 a and the gas inlet 16 a to the gas diffusion space 17 of the shear head 16, and the gas discharge hole 1 8 and is used for etching a film formed on the semiconductor wafer W.
  • An exhaust port 19 is formed on a side wall of the lower portion 1 b of the vacuum chamber 1, and an exhaust system 20 is connected to the exhaust port 19. Then, by operating a vacuum pump provided in the exhaust system 20, the pressure in the vacuum chamber 1 ⁇ ⁇ can be reduced to a predetermined degree of vacuum. You. Further, a gate valve 24 for opening and closing the loading / unloading port of the semiconductor wafer W is provided on the upper side wall of the lower portion 1 b of the vacuum chamber 1.
  • annular magnetic field forming mechanism (ring magnet) 21 is arranged around the outer periphery of the upper part 1a of the vacuum chamber 1 and concentrically with the vacuum chamber 1, and the support table 2 and the shear head 1 A magnetic field is formed in the processing space between 6 and.
  • the whole of the magnetic field forming mechanism 21 is rotatable around the vacuum chamber 1 at a predetermined rotation speed by a rotating mechanism 25.
  • a type that forms a dipole magnetic field or a type that forms a multipole magnetic field can be used.
  • a magnetic field forming mechanism 21 for generating a substantially vertical dipole magnetic field is used.
  • an optical fiber 28a is connected to a side wall portion of a portion corresponding to the processing space of the vacuum chamber 1, and a vacuum chamber is connected from the UV light source unit 28 through the optical fiber 28a.
  • the processing space in 1 can be irradiated with a predetermined ultraviolet ray (UV).
  • UV ultraviolet ray
  • the reason for irradiating the processing space with ultraviolet light is that, depending on the state of the resistance value in the vacuum chamber 1 (particularly on the side of the high-frequency application electrode), it is difficult to ignite the plasma only by applying the high frequency. In other words, by irradiating ultraviolet rays simultaneously with the application of the high frequency, the processing gas can be excited, ionized, and the plasma can be easily ignited.
  • the shorter the wavelength of the ultraviolet rays the more preferable it is.
  • those having a wavelength of 300 nm or less can be used, and the irradiation is preferably performed, for example, for about 0.5 to 5 seconds.
  • the ultraviolet rays are introduced into the vacuum chamber 1 by the optical fiber 28a, even if the ultraviolet rays have a short wavelength of 200 nm or less, the energy loss in the introduction path is lost. Irradiation without If the wavelength is long, a window may be provided in the vacuum chamber 1, and ultraviolet light may be applied to the inside of the vacuum chamber 1 from outside the window to introduce ultraviolet rays into the vacuum chamber 1.
  • a mask material layer 100 having a desired pattern is formed on a silicon oxide film (thermal oxide film) 101.
  • the exposed portion of the silicon oxide film 101 was etched based on the pattern shape of the mask material layer 102 using the semiconductor wafer W on which the silicon wafer 2 was formed, thereby forming a trench 103.
  • the width of the trench 103 is about 5.75 ⁇ .
  • the gate valve 24 is opened, and the load lock chamber placed adjacent to the gate valve 24 is opened.
  • the semiconductor wafer W is carried into the vacuum chamber 1 by a transfer mechanism (not shown) via a (not shown), and is placed on the support table 2 which has been lowered to a predetermined position in advance. Then, a predetermined voltage is applied from the DC power supply 13 to the electrode 6a of the electrostatic chuck 6, and the semiconductor wafer W is attracted by Coulomb force.
  • the gate valve 24 is closed, the support table 2 is raised to the position shown in FIG. 1, and the exhaust port is exhausted by the vacuum pump of the exhaust system 20.
  • the inside of the vacuum chamber 1 is evacuated through 19.
  • the vacuum chamber 1 After the vacuum chamber 1 reaches a predetermined vacuum degree, the vacuum chamber 1 from the processing gas supply system 1 5, and C 5 F 8 gas, and 0 2 gas, a mixed gas of A r gas
  • the processing gas is introduced at a predetermined flow rate, and the inside of the vacuum chamber 1 has a predetermined pressure, for example, 1.33 to 133 Pa (10 to: LOOO mT orr). In the present embodiment, 13.3 P a (100 mTorr) or 5, 32 2a (40 mTorr).
  • a high frequency power of a predetermined frequency 13.56 MHz in this embodiment, is supplied from the high frequency power supply 10 to the support table 2 and, at the time of plasma ignition, the above-described UV light source unit is used. Irradiation of ultraviolet rays starts from 28.
  • high-frequency power is applied to the support table 2 as the lower electrode, so that a high-frequency electric field is applied to the processing space between the shower head 16 as the upper electrode and the support table 2 as the lower electrode. Is formed, and a magnetic field is formed by the magnetic field forming mechanism 21. In this state, the silicon oxide film 101 is etched by plasma.
  • Gap between electrodes 27 mm
  • FIGS. 3 and 4 show the ratio of the total flow rate of C 5 F 8 + O 2 to the flow rate of Ar (C 5 F 8 + ⁇ 2) in the etching of the silicon oxide film 101.
  • solid line C in Fig. 3 change of the etching rate uniformity (in-plane uniformity) (solid line D of Fig. 3), and change of the micro-wrench coefficient.
  • Solid line E in Fig. 4 change of the etching rate uniformity
  • the solid lines C and D are divided into PI and P2, and P3 and P4 on the way.
  • the solid lines on the left in the figure indicate that the pressure is 13. This is because the pressure was 3 Pa (100 mTorr) and the pressure was 5.32 Pa (40 mTorr) in the case of the solid lines P 3 and P 4 on the right side of the figure.
  • the micro-trench coefficient is determined by the ratio of the total flow rate of C 5 F 8 +0 2 to the flow rate of Ar ((C 5 F 8 +0 2 ) / A r). A lower one tends to be better.
  • the micro preparative wrench coefficients 1. 1 0 ⁇ ;. L 0 0 and it is preferable that, Therefore, against the flow of A r C 5 F 8 + 0 2 Total flow rate ratio of ((C 5 F 8 The value of + ⁇ 2) / A r) is preferably 0.02 (2%) or less, and more preferably 0.015 (1.5%) or less.
  • the ratio of the total flow rate of C 5 F 8 + O 2 to the flow rate of Ar (in order to increase the etching rate and maintain high in-plane uniformity of the etching rate) ( (C 5 F 8 + 0 2 ) / A r) is set to a large value (for example, larger than 0.02 (2%)).
  • the ratio of the total flow rate of C 5 F 8 + 0 2 to the flow rate of Ar ((C 5 F 8 + 0 2 ) / A r) is used to suppress the occurrence of micro-trench.
  • a smaller value for example, 0.02 (2%) Set below.
  • a plurality scan Tetsupu (e.g. 2
  • the etching rate can be increased, the in-plane uniformity of the etching rate can be kept high, and the occurrence of micro-trench can be suppressed.
  • the mechanism by which the formation of the microphone opening trench is suppressed by selecting the mixed gas having the above configuration is assumed as follows (that is, as one of the causes of the formation of the micro trench, A large amount of deposits due to etching are deposited on the portion indicated by arrow A (the flat portion of the groove 103) shown in Fig. 6 (b), which lowers the etching rate. it is considered that it is the difference between the portion of the etching rate of the (part of the micro-trench).
  • the etching conditions are as follows:
  • Gap between electrodes 27 mm
  • the thermal oxide film formed on the semiconductor wafer W is etched as the silicon oxide to be etched has been described.
  • the silicon oxide is not limited to the thermal oxide film.
  • ⁇ 0 film ⁇ ⁇ 300 film or quartz film etc. can be applied in the same way. It may include a pure substance.
  • the present invention can be applied not only to silicon oxide on the semiconductor wafer W but also to any silicon oxide.
  • the present invention can be applied not only to a silicon oxide film but also to a silicon-containing oxide known as an inorganic Low_K film such as SiOC, SiON, and SiOF.
  • an organic material such as a resist is used as the mask material.
  • the mask material may be etched and may not function as a mask.
  • an inorganic material film such as a nitride film having a high etching resistance such as a silicon nitride film can be used.
  • the etching apparatus used for the etching is, for example, a high-frequency All types of equipment can be used, including those that apply voltage, ECR plasma etching equipment, helicon wave plasma etching equipment, TCP plasma etching equipment, and inductively coupled plasma etching equipment.
  • the etching method and the etching apparatus according to the present invention can be used in the semiconductor manufacturing industry for manufacturing semiconductor devices. Therefore, it has industrial applicability.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

明 細 書 エツチング方法及ぴェッチング装置 技術分野
本発明は、 微細な回路構造を有する半導体装置や、 その他の微細構造 を有する装置を製造する際に用いられるエッチング方法及びェツチング 装置に係り、 特に、 マスク材のパターン形状に基づいてシリ コン酸化物 をエッチングして略垂直な角部を有する溝等を形成するエッチング方法 及びエッチング装置に関する。 背景技術
従来から、 例えば半導体装置の製造分野においては、 半導体装置の微 細な回路構造を形成する際に、 所定のエッチングガスを使用し、 この エッチングガスのプラズマを発生させ、 このプラズマの作用によって、 所望部位のエッチングを行う所謂ドライエッチングが多用されている。 また、 近年においては、 半導体装置以外の装置においても、 微細構造 を有する装置においては、 機械的に切削等を行う換わりに、 マスク材の パターン形状に基づいてドライエッチングにより所望部位をェツチング し、 微細構造を製造することが行われている。
このようなドライエッチングにおいて、 シリ コン酸化物をプラズマ エッチングする場合、 例えば、 炭素とフッ素とを含むガス、 酸素ガス、 及び不活性ガスを含む混合ガスが用いられている。 より具体的には、 例 えば、 C 5 F 8 ガス、 〇2 ガス、 A rガスを含む混合ガス等が用いられ ている。
しかしながら、 本発明者等が詳查したところ、 上記のようなエツチン グ処理では次のような問題があることが判明した。 すなわち、 例えば、 図 6 ( a ) に示すように、 半導体ウェハ W上に形成されたシリ コン酸化 膜 （例えば、 熱酸化膜） 1 0 1上に所望パターンのマスク材層 1 0 2を 形成し、 この後、 図 6 ( b ) に示すように、 マスク材層 1 0 2のパター ン形状に基づいて、 シリ コン酸化膜 1 0 1 の露出部分を、 C 5 F 8 ガス と〇2 ガスと A rガスを含む混合ガスを用いてプラズマエッチングし、 シリ コン酸化膜 1 0 1に溝 （トレンチ） 1 0 3を形成する場合、 図中点 線で示すように、 本来は略直角な角部が形成されるはずの側壁部の麓部 分 （溝 1 0 3の底部の角部） に、 不所望な溝、 所謂マイクロ ト レンチが 形成されるという問題である。
ここで、 上記のマイクロ トレンチがどの程度生じているかを、 数値で 評価するには、 図 6に矢印 Aで示すマイ ク ロ ト レンチ部分以外の平坦部 のシリ コン酸化膜 1 0 1のェツチング深さと、 矢印 Bで示すマイクロ ト レンチ部分のシリ コン酸化膜 1 0 1のェツチング深さを測定し、 これら の比 ( B / A ) (以下、 マイクロ トレンチ係数と言う。 ) を求めること によって行うことができる。 なお、 このマイクロ ト レンチ係数による評 価では、 マイクロ ト レンチ係数が略 1 になることが好ましいが、 図 6に 示すような場合、 後述するように、 上記マイクロ ト レンチ係数の値は、 1 . 1 4以上となる。
上記のよ うなマイクロ トレンチが発生すると、 例えば、 溝 （トレン チ） 内に配線材料やその他の材料を埋め込む際には、 マイクロ ト レンチ の部分にこの材料が充分に埋め込まれずに空間が形成されてしまう とい う問題が生じる可能性がある。 また、 機械部品等と して使用する場合に は、 マイクロ トレンチの存在により、 機械的強度が低下してしまう等の 問題が発生する可能性がある。 このため、 上記のよ うなマイクロ ト レン チの発生はできる限り抑制する必要がある。 発明の開示
そこで、 本発明の目的は、 マイクロ ト レンチの発生を抑制することが でき、 精度良く所望形状のエッチングを行うこ とのできるエッチング方 法及ぴエッチング方法を提供することにある。
本発明のエッチング方法は、 炭素とフッ素とを含むガス、 酸素ガス、 及び不活性ガスを含む混合ガスを使用してマスク材のパターン形状に基 づいてシリ コン含有酸化物をエッチングするエッチング方法であって、 不活性ガス流量に対する炭素とフッ素とを含むガス流量と酸素ガス流量 との合計流量の比率 （ （炭素とフッ素とを含むガス流量 +酸素ガス流 量） Z不活性ガス流量） が 0 . 0 2以下で、 エッチングによってシリ コ ン含有酸化物中に略垂直な角部を形成することを特徴とする。
また、 本発明のエッチング方法は、 前記不活性ガス流量に対する炭素 とフッ素とを含むガス流量と酸素ガス流量との合計流量の比率 （ （炭素 とフッ素とを含むガス流量 +酸素ガス流量） /不活性ガス流量） が 0 . 0 1 5以下であることを特徴とする。
また、 本発明のエッチング方法は、 前記不活性ガス流量に対する炭素 とフッ素とを含むガス流量と酸素ガス流量との合計流量の比率 （ （炭素 とフッ素とを含むガス流量 +酸素ガス流量） Z不活性ガス流量） が 0 . 0 0 3以上であることを特徴とする。
また、 本発明のエッチング方法は、 前記不活性ガスがアルゴンである ことを特徴とする。
また、 本発明のエッチング方法は、 前記炭素とフッ素とを含むガスが、 C 5 F 8 であることを特徴とする。
また、 本発明のエッチング方法は、 上部電極と下部電極が対向して配 置されたエッチング装置の前記下部電極に、 前記シリ コン含有酸化物を 有する被処理物を載置し、 前記下部電極に高周波電力を印加してェツチ ングを行うことを特徴とする。
また、 本発明のエッチング方法は、 前記シリ コン含有酸化物がシリコ ン酸化膜であることを特徴とする。
また、 本発明のエッチング方法は、 前記高周波電力によって形成され る高周波電界に対して略垂直な磁場を形成した状態でェツチングを行う ことを特徴とする。
本発明のエッチング方法は、 炭素とフッ素とを含むガス、 酸素ガス、 及び不活性ガスを含む混合ガスを使用してマスク材のパターン形状に基 づいてシリコン含有酸化物をェツチングするェツチング方法であって、 不活性ガス流量に対する炭素とフッ素とを含むガス流量と酸素ガス流量 との合計流量の比率 （ （炭素とフッ素とを含むガス流量 +酸素ガス流 量） /不活性ガス流量） を第 1の値としてエッチングを行う第 1のス テツプと、 不活性ガス流量に対する炭素とフッ素とを含むガス流量と酸 素ガス流量との合計流量の比率 （ （炭素とフッ素とを含むガス流量 +酸 素ガス流量） Z不活性ガス流量） を前記第 1 の値より小さな第 2の値と してエッチングを行う第 2のステップとを有し、 エッチングによってシ リコン含有酸化物中に略垂直な角部を形成することを特徴とする。
また、 本発明のエッチング方法は、 前記第 1の値が 0 . 0 2より大き く、 前記第 2の値が 0 . 0 2以下であることを特徴とする。
また、 本発明のエッチング方法は、 前記不活性ガスがアルゴンである ことを特徴とする。
また、 本発明のエッチング方法は、 前記炭素とフッ素とを含むガスが- C 5 F 8 であることを特徴とする。
本発明のエッチング装置は、 炭素とフッ素とを含むガス、 酸素ガス、 及ぴ不活性ガスを含む混合ガスを使用してマスク材のパターン形状に基 づいてシリ コン含有酸化物をエッチングするエッチング装置であって、 不活性ガス流量に対する炭素とフッ素とを含むガス流量と酸素ガス流量 との合計流量の比率 （ （炭素とフッ素とを含むガス流量 +酸素ガス流 量） /不活性ガス流量） が 0 . 0 2以下の前記混合ガスを供給し、 エツ チングによって前記シリ コン含有酸化物中に略垂直な角部を形成するこ とを特徴とする。
また、 本発明のエッチング装置は、 前記不活性ガス流量に対する炭素 とフッ素とを含むガス流量と酸素ガス流量との合計流量の比率 （ （炭素 とフッ素とを含むガス流量 +酸素ガス流量） Z不活性ガス流量） が 0 . 0 1 5以下の前記混合ガスを供給することを特徴とする。
また、 本発明のエッチング装置は、 前記不活性ガス流量に対する炭素 とフッ素とを含むガス流量と酸素ガス流量との合計流量の比率 （ （炭素 とフッ素とを含むガス流量 +酸素ガス流量） 不活性ガス流量） が 0 . 0 0 3以上の前記混合ガスを供給することを特徴とする。
また、 本発明のエッチング装置は、 前記不活性ガスがアルゴンである ことを特徴とする。
また、 本発明のエッチング装置は、 前記炭素とフッ素とを含むガスが, C 5 F 8 であることを特徴とする。
また、 本発明のエッチング装置は、 上部電極と、 前記上部電極に対向 して配置された下部電極とを具備し、 前記下部電極に前記シリ コン含有 酸化物を有する被処理物を載置し、 前記下部電極に高周波電力を印加し てエッチングを行うことを特徴とする。
また、 本発明のエッチング装置は、 前記シリ コン含有酸化物がシリコ ン酸化膜であることを特徴とする。
また、 本発明のエッチング装置は、 前記高周波電力によって形成され る高周波電界に対して略垂直な磁場を形成する磁場形成機構を具備した ことを特徴とする。 図面の簡単な説明
図 1は、 本発明のエッチング方法の一実施形態を説明するための図。 図 2は、 本発明の一実施形態に係るエッチング装置の概略構成を示図。 図 3は、 (C5 F8 +02 ) /A r とエッチングレート及ぴエツチン グレート均一性との関係を示す図。
図 4は、 （C5 F8 + 02 ) A r とマイクロ トレンチ係数との関係 を示す図。
図 5は、 トレンチの幅が狭い場合の （C5 F8 + 02 ) /A r とマイ クロ トレンチ係数との関係を示す図。
図 6は、 本発明の解決課題を説明するための図。 発明を実施するための最良の形態
以下、 本発明の詳細を、 実施の形態について図面を参照して説明する t 図 2は、 本実施形態に係るエッチング装置の概略構成を模式的に示すも のである。 同図において、 符号 1は、 材質が例えばアルミニウム等から なり、 内部を気密に閉塞可能に構成され、 プラズマ処理室を構成する円 筒状の真空チヤンバを示している。
上記真空チャンバ 1は、 小径の上部 1 a と大径の下部 1 bからなる段 付きの円筒形状とされており、 接地電位に接続されている。 また、 真空 チャンバ 1の内部には、 被処理基板としての半導体ウェハ Wを、 被処理 面を上側に向けて略水平に支持する支持テーブル （サセプタ） 2が設け られている。
この支持テーブル 2は、 例えばアルミニウム等の材質で構成されてお り、 セラミックなどの絶縁板 3を介して導体の支持台 4に支持されてい る。 また支持テーブル 2の上方の外周には導電性材料または絶縁性材料 で形成されたフォーカスリング 5が設けられている。
また、 支持テーブル 2の半導体ウェハ Wの載置面には、 半導体ウェハ Wを静電吸着するための静電チヤック 6が設けられている。 この静電 チャック 6は、 絶縁体 6 bの間に電極 6 aを配置して構成されており、 電極 6 aには直流電源 1 3が接続されている。 そして電極 6 aに電源 1 3から電圧が印加されることにより、 例えばクーロンカによって半導体 ウェハ Wが吸着されるようになつている。
さらに、 支持テーブル 2には、 冷媒を循環するための冷媒流路 （図示 せず） と、 冷媒からの冷熱を効率よく半導体ウェハ Wに伝達するために 半導体ウェハ Wの裏面に H eガスを供給するガス導入機構 （図示せず） とが設けられ、 半導体ウェハ Wを所望の温度に温度制御できるように なっている。 なお、 この H eガスのガス圧は、 半導体ウェハ Wのセン ター部とエッジ部とに別けて独立に制御できるよう構成されている。 ま た、 真空チャンバ 1内の処理空間を構成する部分に対応した部分につい ては、 トップ /ウォール Zポトムの夫々の部分について独立に温度制御 できるように構成されている。
上記支持テーブル 2と支持台 4は、 ボールねじ 7を含むボールねじ機 構により昇降可能となっており、 支持台 4の下方の駆動部分は、 ステン レス鋼 （S U S ) 製のベローズ 8で覆われ、 ベローズ 8の外側にはべ ローズカバー 9が設けられている。
また、 支持テーブル 2のほぼ中央には、 高周波電力を供給するための 給電線 1 2が接続されている。 この給電線 1 2にはマツチングボックス 1 1及び高周波電源 1 0が接続されている。 高周波電源 1 0からは、 1 3 . 5 6〜 1 5 0 M H zの範囲の高周波電力 （本実施形態では 1 3 . 5 6 M H zの高周波電力） が、 支持テーブル 2に供給されるようになって いる。
さらに、 フォーカスリング 5の外側には排気リング 1 4が設けられて いる。 排気リング 1 4は、 支持台 4、 ベローズ 8を介して真空チャンバ 1 と電気的に導通している。
一方、 支持テーブル 2の上方の真空チャンバ 1の天壁部分には、 シャ ヮ一へッ ド 1 6が、 支持テーブル 2と平行に対向する如く設けられてお り、 このシャワーヘッ ド 1 6は接地されている。 したがって、 これらの 支持テーブル 2およびシャヮ一へッ ド 1 6は、 一対の電極として機能す るようになっている。
上記シャワーヘッ ド 1 6は、 その下面に多数のガス吐出孔 1 8が設け られており、 且つその上部にガス導入部 1 6 aを有している。 そして、 その内部にはガス拡散用空隙 1 7が形成されている。 ガス導入部 1 6 a にはガス供給配管 1 5 aが接続されており、 このガス供給配管 1 5 aの 他端には、 エッチング用の処理ガスを供給する処理ガス供給系 1 5が接 続されている。
処理ガス供給系 1 5から供給されるエッチング用の処理ガスは、 炭素 とフッ素とを含むガス、 酸素ガス、 及び不活性ガスを含む混合ガスであ り、 本実施の形態では、 C 5 F 8 ガスと、 0 2 ガスと、 A rガスとの混 合ガスである。 この処理ガスが、 処理ガス供給系 1 5からガス供給配管 1 5 a、 ガス導入部 1 6 aを介してシャヮ一へッ ド 1 6のガス拡散用空 隙 1 7に至り、 ガス吐出孔 1 8から吐出され、 半導体ウェハ Wに形成さ れた膜のエッチングに供されるようになっている。
また、 真空チャンバ 1の下部 1 bの側壁には、 排気ポート 1 9が形成 されており、 この排気ポート 1 9には排気系 2 0が接続されている。 そ して排気系 2 0に設けられた真空ポンプを作動させることにより真空 チャンバ 1內を所定の真空度まで減圧することができるようになつてい る。 さらに、 真空チャンバ 1の下部 1 bの側壁上側には、 半導体ウェハ Wの搬入出口を開閉するゲートバルブ 2 4が設けられている。
一方、 真空チャンバ 1の上部 1 aの外側周囲には、 真空チャンバ 1 と 同心状に、 環状の磁場形成機構 （リング磁石） 2 1が配置されており、 支持テーブル 2とシャヮ一へッ ド 1 6 との間の処理空間に磁場を形成す るようになっている。 この磁場形成機構 2 1は、 回転機構 2 5によって、 その全体が、 真空チャンバ 1の回りを所定の回転速度で回転可能とされ ている。
なお、 磁場形成機構 2 1 としては、 ダイポール磁場を形成するタイプ のもの、 或いは、 マルチポール磁場を形成するタイプのものを使用する ことが可能であるが、 本実施形態では、 高周波電界に対して略垂直なダ ィポール磁場を形成する磁場形成機構 2 1を用いている。
また、 真空チャンバ 1の処理空間に相当する部分の側壁部には、 光 ファイバー 2 8 aが接続されており、 U V光源ユニッ ト 2 8から、 この 光ファイバ一 2 8 aを介して、 真空チャンバ 1内の処理空間に、 所定の 紫外線 （U V ) を照射することができるようになつている。 このように 処理空間に紫外線を照射するのは、 真空チャンバ 1内の抵抗値 （特に高 周波印加電極側） の状態によっては、 高周波印加のみでは、 プラズマが 着火し難いためである。 つまり、 高周波印加と同時に紫外線照射を行う ことによって、 処理ガスを励起し、 電離してプラズマが着火し易くする ことができる。
なお、 上記紫外線としては、 波長が短い程好ましく、 例えば、 波長 3 0 0 n m以下のものを使用することができ、 照射は、 例えば 0 . 5〜5 秒程度行うことが好ましい。 また、 本実施形態では、 光ファイバ一 2 8 aによって、 真空チャンバ 1内に紫外線を導入するようになっているの で 2 0 0 n m以下の短い波長の紫外線でも導入路でのエネルギーの損失 なく照射できる。 波長が長い場合は、 真空チャンパ 1に窓を設け、 この 窓の外から真空チャンバ 1内に紫外線を照射し、 真空チャンバ 1内に紫 外線を導入することもできる。
上記のように構成されたェツチング装置を用いて、 本実施形態では、 図 1 ( a ) に示すように、 シリ コン酸化膜 （熱酸化膜） 1 0 1上に所望 パターンのマスク材層 1 0 2を形成した半導体ウェハ Wを用い、 マスク 材層 1 0 2のパターン形状に基づいて、 シリ コン酸化膜 1 0 1の露出部 分をエッチングし、 溝 （トレンチ） 1 0 3を形成した。 溝 （トレンチ） 1 0 3の幅は、 約 5. 7 5 μ ιηである。
このエッチング手順について説明すると、 まず、 ゲートバルブ 2 4を 開放し、 このゲートバルブ 2 4に隣接して配置されたロードロック室
(図示せず） を介して、 搬送機構 （図示せず） により半導体ウェハ Wを 真空チャンバ 1内に搬入し、 予め所定の位置に下降されている支持テー ブル 2上に載置する。 そして、 直流電源 1 3から静電チャック 6の電極 6 aに所定の電圧を印加し、 半導体ウェハ Wをクーロン力により吸着す る。
この後、 搬送機構を真空チャンバ 1外へ退避させた後、 ゲートバルブ 2 4を閉じ、 支持テーブル 2を図 1に示される位置まで上昇させると共 に、 排気系 2 0の真空ポンプにより排気ポート 1 9を通じて真空チャン バ 1内を排気する。
真空チャンバ 1内が所定の真空度になった後、 真空チャンバ 1内には、 処理ガス供給系 1 5から、 C5 F8 ガスと、 02 ガスと、 A rガスとの 混合ガスからなる処理ガスが、 所定流量で導入され、 真空チャンバ 1内 が所定の圧力、 例えば 1. 3 3〜 1 3 3 P a ( 1 0〜： L O O O mT o r r ) 、 本実施形態では、 1 3. 3 P a ( 1 0 0 mTorr) 又は 5 , 3 2 Ρ a (4 0 mTorr) に保持される。 そして、 この状態で高周波電源 1 0から、 支持テーブル 2に、 所定周 波数、 本実施形態では 1 3. 5 6MH zの高周波電力を供給するととも に、 プラズマの着火時には、 前述した UV光源ユニッ ト 2 8から紫外線 の照射を行う。
この場合に、 下部電極である支持テーブル 2に高周波電力が印加され ることにより、 上部電極であるシャワーへッ ド 1 6 と下部電極である支 持テーブル 2との間の処理空間には高周波電界が形成されるとともに、 磁場形成機構 2 1による磁場が形成され、 この状態でプラズマによるシ リコン酸化膜 1 0 1のエッチングが行われる。
そして、 所定のエッチング処理が実行されると、 高周波電源 1 0から の高周波電力の供給が停止し、 エッチング処理を停止して、 上述した手 順とは逆の手順で、 半導体ウェハ Wを真空チャンバ 1外に搬出する。
ここで、 上記のエッチングにおけるさらに詳細なエッチング条件は、 以下のとおりである。
C 5 F 8 /On /A r = 6 / 4 / 1 0 00 s c c m
( (C5 F 8 +02 ) /A r = 0. 0 1 ( 1 % ) )
圧力 = 1 3. 3 P a ( 1 0 0 mTorr)
高周波出力 = 1 500 W
電極間ギャップ = 2 7 mm
バックヘリ ウム圧力 （センター/エッジ） = 5 3 2 0/2 6 6 00 P a (4/2 0 Torr)
温度 （トップ/ウォール Zボトム） = 6 0 6 0/ 3 0。C
この結果、 図 1 (b) に示すように、 ほとんどマイクロ トレンチが生 じることなく、 側壁部の麓部分が略直角な角部とされた形状を得ること ができた。 マイクロ トレンチ係数 （BZA) は約 1. 0 3 (A= 4. 8 4 m, B = 5. 00 μ m) であった。 図 3， 4は、 上記のシリコン酸化膜 1 0 1のエッチングにおいて、 A rの流量に対する C 5 F8 +02 合計流量の比率 （C5 F8 +〇2 ) ノ A rを変化させた場合のエッチングレー トの変化の様子 （図 3の実線 C) 、 エッチングレー ト均一性 （面内均一性） の変化の様子 （図 3の実 線 D) 、 及び、 マイク ロ ト レンチ係数の変化の様子 （図 4の実線 E) を 示したものである。
なお、 図 3において、 上記実線 C， Dが、 P I , P2 と、 P3 ， P4 に、 途中で 2つに別れているのは、 図中左側の P I , P2 実線の場合、 圧力を 1 3. 3 P a ( 1 0 0 m Torr) とし、 図中右側の P 3 ， P 4 実線 の場合、 圧力を 5. 3 2 P a ( 4 0 mTorr) として異なる圧力と したた めである。
また、 P 1 における各ガスの具体的な流量は、 前述したとおりの、 C 5 F 8 / 2 /A r = 6/ 4/ l 0 0 0 s c c m
( (C5 F 8 +02 ) /A r = 0. 0 1 ( 1 % ) )
であり、 P2 と P3 は同じで、
C 5 F g / 2 /A r = 6 / 4/ 5 0 0 s c c m
( (C5 F 8 +02 ) /A r = 0. 0 2 ( 2 % ) )
であり、 P 4 は、
C 5 F 8 / 2 / A r = I 2 / 9 / 5 0 0 s c c m
( (C5 F 8 +02 ) /A r = 0. 0 4 (4 %) )
である。
また、 マイクロ トレンチ係数 （B/A) 及び A， Bの具体的な値は、 P 1 については前記したとおりであり、 P2 のマイクロ トレンチ係数 (B/A) は約 1. 1 0 (A= 5. 4 3 mx B = 5. 9 9 μ m) 、 P 3 のマイクロ トレンチ係数 （BZA) は約 1. 1 0 (A= 5. 8 7 μ τη. Β = 6. 4 6 μ m) P4 のマイク ロ ト レンチ係数 （B は約 1. 1 5 (A= 7. 3 0 μ m B = 8. 3 7 m) であった。
図 4の実線 Eに示されるよ うに、 マイクロ トレンチ係数は、 A rの流 量に対する C5 F8 +02 合計流量の比率 （ （C5 F8 + 02 ) /A r ) の値が低い方が良好になる傾向にある。 マイク ロ ト レンチ係数は、 1. 1 0〜 ； L . 0 0とすることが好ましく、 このため、 A rの流量に対 する C5 F8 + 02 合計流量の比率 （ （C5 F8 +〇2 ) /A r ) の値 は、 好ましくは 0. 0 2 ( 2 % ) 以下と し、 さらに好ましくは 0. 0 1 5 ( 1. 5 %) 以下とする。
一方、 図 3の実線 Cに示されるように、 上記の A rの流量に対する C 5 F8 + 02 合計流量の比率 （ （C5 F8 +02 ) /A r ) の値が低く なるとエッチングレートが低下する傾向にあり、 また、 図 3の実線 Dに 示されるように、 この値が低くなるとエッチングレート均一性 （面内均 一性） が悪化する傾向にある。 このため、 A rの流量に対する C5 F8 + 02 合計流量の比率 （ （C5 F8 +02 ) /A r ) の値は、 0. 0 0 3 (0. 3 %) 程度以上とすることが好ましい。
また、 A rの流量に対する C5 F8 + 02 合計流量の比率 （ （C5 F 8 +02 ) /A r ) を、 エッチング処理の途中で変更し、 複数ステップ のエッチング処理とすることも有効である。
すなわち、 例えば、 1ステップ目のエッチング処理は、 エッチング レー トを大きく し、 エッチングレートの面内均一性を高く維持するため に、 A rの流量に対する C5 F8 +02 合計流量の比率 （ （C5 F8 + 02 ) /A r ) を大きく （例えば 0. 0 2 ( 2 %) より大きく） 設定す る。
そして、 2ステップ目のエッチング処理は、 マイクロ トレンチの発生 を抑制するために、 A rの流量に対する C5 F8 + 02 合計流量の比率 ( ( C 5 F 8 + 02 ) / A r ) を小さく （例えば 0. 0 2 ( 2 %) 以 下） に設定する。
上記のよ うに、 エッチング処理の途中で A rの流量に対する C5 F8 + 02 合計流量の比率 （ （C5 F8 +O2 ) /A r ) を変更し、 複数ス テツプ （例えば 2ステップ） のエッチング処理を行う ことによって、 エッチングレー トを大きく し、 エッチングレートの面内均一性を高く維 持しつつ、 マイクロ トレンチの発生を抑制することができる。
なお、 以上のような構成の混合ガスを選択することによって、 マイク 口 トレンチの形成が抑制されるメカニズムは、 以下のように推測される ( すなわち、 マイクロ トレンチが形成される一因と して、 エッチングに伴 う堆積物が図 6 (b) に示される矢印 Aの部分 （溝 1 0 3の平坦な部 分） に多く堆積してエッチングレートを低下させ、 このような堆積物が 少ない矢印 Bの部分 (マイクロ トレンチの部分) のエッチングレートと の間に差ができることが考えられる。 そして、 上記のように A rの流量 に対する C5 F8 + 02 合計流量の比率 （ （C5 F8 +02 ) /A r を 低下させ、 混合ガスの中の A rの量を増大させると、 A r によるスパッ タ作用によ り上記の堆積物が除かれ、 上記のェツチングレートの差が解 消されることにより、 マイクロ トレンチの形成が抑制されるものと推測 される。
図 5は、 図 1の場合とは異なり、 溝 （ ト レンチ） の幅が狭い （幅 =約 0. 6 μ m) 場合のパターンについて、 エッチングを行った場合の A r の流量に対する C5 F8 + 02 合計流量の比率 （C5 F8 +02 ) /A r と、 エッチングレー ト （実線 F) 及ぴマイクロ ト レンチ係数 （実線 G) との関係を示したものである。
なお、 エッチング条件は、 流量比率については、
C 5 F 8 / 02 /A r = 6 / 4/ 5 0 0 s c c m
( (C5 F8 +O2 ) /A r = 0. 0 2 ( 2 % ) ) 及ぴ、
C 5 F 8 /θ2 /A r = 6 / 4/ 8 0 0 s c c m
( (C5 F8 +O2 ) /A r = 0. 0 1 2 5 ( 1. 2 5 %) )
であり、 その他の条件は、
圧力 = 1 5. 9 6 P a ( 1 2 0 mTorr)
高周波出力 = 1 4 0 0 W
電極間ギヤップ= 2 7 mm
バックヘリ ゥム圧力 (センタ一 エッジ） = 9 3 l / 5 3 2 0 P a ( 7/4 0 Torr)
温度 （ ト ップ/ウォール Zボトム） = 6 0/6 0/ 2 0 °C
である。
同図に示されるとおり、 溝 （ ト レンチ） の幅が狭い場合についても、 A rの流量に対する C5 F8 + 02 合計流量の比率 （ （C5 F8 + O 2 ) /A r ) の値を 0. 0 2 ( 2 % ) 以下とすることによって、 マイク ロ トレンチ係数を 1. 1以下の良好な状態とすることができた。
なお、 上記の実施形態では、 炭素とフッ素とを含むガスとして、 C5 F8 を用いた場合について説明したが、 炭素とフッ素とを含むガスとし ては、 例えば、 C4 F6 、 C3 F8 、 C4 F 8 等の他の各種のガスも使 用することができる。
また、 上記の実施形態では、 不活性ガスとして、 A rを用いた場合に ついて説明したが、 不活性ガスとしては、 例えば、 X e、 K r等の他の 不活性ガスも使用することができる。
また、 上記の実施形態では、 エッチングするシリ コン酸化物として、 半導体ウェハ Wに形成された熱酸化膜をエッチングした場合について説 明したが、 シリ コン酸化物は、 熱酸化膜に限らず、 じ ¥0膜ゃ300膜、 或いは石英等にも同様にして適用することができ、 リン、 ボロ ン等の不 純物を含むものであってもよい。 また、 半導体ウェハ W上のシリ コン酸 化物に限らず、 あらゆるシリ コン酸化物に適用することができる。
また、 シリコン酸化膜のみならず、 S i O C、 S i ON、 S i O Fな どの無機 L o w_K膜として知られるシリコン含有酸化物に対しても、 適用することができる。
また、 マスク材としてはレジス トなどの有機材料が用いられるが、 ェツチング量が大きい場合は、 マスク材がエッチングされてマスク とし て機能しなくなる場合がある。 そのような場合はシリ コン窒化膜などの 耐エッチング性の大きい窒化膜などの無機材料膜を用いることができる c さらに、 エッチングに使用するエッチング装置は、 例えば、 上部電極と 下部電極の双方に高周波電圧を印加するタイプのものや、 E C Rプラズ マエッチング装置、 ヘリコン波プラズマエッチング装置、 T C P形プラ ズマエッチング装置、 誘導結合形プラズマエッチング装置等、 あらゆる 装置を使用することができる。
以上説明したとおり、 本発明によれば、 マイクロ トレンチの発生を抑 制することができ、 精度良く所望形状のエッチングを行うことができる c 産業上の利用可能性
本発明に係るエッチング方法及びェツチング装置は、 半導体装置の製 造を行う半導体製造産業等において使用することが可能である。 した がって、 産業上の利用可能性を有する。

Claims

請 求 の 範 囲
1 . 炭素とフッ素とを含むガス、 酸素ガス、 及ぴ不活性ガスを含む混合 ガスを使用してマスク材のパターン形状に基づいてシリ コン含有酸化物 をエッチングするエッチング方法であって、
不活性ガス流量に対する炭素とフッ素とを含むガス流量と酸素ガス流 量との合計流量の比率 （ （炭素とフッ素とを含むガス流量 +酸素ガス流 量） Z不活性ガス流量） が 0 . 0 2以下で、 エッチングによってシリ コ ン含有酸化物中に略垂直な角部を形成することを特徴とするエッチング 方法。
2 . 請求項 1記載のエッチング方法において、
前記不活性ガス流量に対する炭素とフッ素とを含むガス流量と酸素ガ ス流量との合計流量の比率 （ （炭素とフッ素とを含むガス流量 +酸素ガ ス流量） ノ不活性ガス流量） が 0 . 0 1 5以下であることを特徴とする エッチング方法。
3 . 請求項 1記載のエッチング方法において、
前記不活性ガス流量に対する炭素とフッ素とを含むガス流量と酸素ガ ス流量との合計流量の比率 （ （炭素とフッ素とを含むガス流量 +酸素ガ ス流量） Z不活性ガス流量） が 0 . 0 0 3以上であることを特徴とする ェツチング方法。
4 . 請求項 1記載のエッチング方法において、
前記不活性ガスがアルゴンであることを特徴とするエッチング方法。
5 . 請求項 4記載のエッチング方法において、
前記炭素とフッ素とを含むガスが、 C 5 F 8 であることを特徴とする エッチング方法。
6 . 請求項 1記載のエッチング方法において、 上部電極と下部電極が対向して配置されたエッチング装置の前記下部 電極に、 前記シリ コン含有酸化物を有する被処理物を載置し、 前記下部 電極に高周波電力を印加してエッチングを行うことを特徴とするエッチ ング方法。
7 . 請求項 6記載のエッチング方法において、
前記シリ コン含有酸化物がシリ コン酸化膜であることを特徴とする ェツチング方法。
8 . 請求項 6記載のエッチング方法において、
前記高周波電力によって形成される高周波電界に対して略垂直な磁場 を形成した状態でェツチングを行うことを特徴とするエッチング方法。
9 . 炭素とフッ素とを含むガス、 酸素ガス、 及び不活性ガスを含む混合 ガスを使用してマスク材のパターン形状に基づいてシリコン含有酸化物 をェツチングするェツチング方法であって、
不活性ガス流量に対する炭素とフッ素とを含むガス流量と酸素ガス流 量との合計流量の比率 （ （炭素とフッ素とを含むガス流量 +酸素ガス流 量） 不活性ガス流量） を第 1の値としてエッチングを行う第 1 のス テツプと、
不活性ガス流量に対する炭素とフッ素とを含むガス流量と酸素ガス流 量との合計流量の比率 （ （炭素とフッ素とを含むガス流量 +酸素ガス流 量） Z不活性ガス流量） を前記第 1 の値より小さな第 2の値と してエツ チングを行う第 2のステップとを有し、
エッチングによってシリコン含有酸化物中に略垂直な角部を形成する ことを特徴とするエッチング方法。
1 0 . 請求項 9記載のエッチング方法において、
前記第 1の値が 0 . 0 2より大きく、 前記第 2の値が 0 . 0 2以下で あることを特徴とするエッチング方法。
1 1 . 請求項 9記載のエッチング方法において、
前記不活性ガスがアルゴンであることを特徴とするエッチング方法。
1 2 . 請求項 9記載のエッチング方法において、
前記炭素とフッ素とを含むガスが、 C 5 F 8 であることを特徴とする エッチング方法。
1 3 . 炭素とフッ素とを含むガス、 酸素ガス、 及び不活性ガスを含む混 合ガスを使用してマスク材のパターン形状に基づいてシリ コン含有酸化 物をエッチングするエッチング装置であって、
不活性ガス流量に対する炭素とフッ素とを含むガス流量と酸素ガス流 量との合計流量の比率 （ （炭素とフッ素とを含むガス流量 +酸素ガス流 量） Z不活性ガス流量） が 0 . 0 2以下の前記混合ガスを供給し、 エツ チングによって前記シリ コン含有酸化物中に略垂直な角部を形成するこ とを特徴とするエッチング装置。
1 4 . 請求項 1 3記載のエッチング装置において、
前記不活性ガス流量に対する炭素とフッ素とを含むガス流量と酸素ガ ス流量との合計流量の比率 （ （炭素とフッ素とを含むガス流量 +酸素ガ ス流量） /不活性ガス流量） が 0 . 0 1 5以下の前記混合ガスを供給す ることを特徴とするエッチング装置。
1 5 . 請求項 1 3記載のエッチング装置において、
前記不活性ガス流量に対する炭素とフッ素とを含むガス流量と酸素ガ ス流量との合計流量の比率 （ （炭素とフッ素とを含むガス流量 +酸素ガ ス流量） Z不活性ガス流量） が 0 . 0 0 3以上の前記混合ガスを供給す ることを特徴とするエッチング装置。
1 6 . 請求項 1 3記載のエッチング装置において、
前記不活性ガスがアルゴンであることを特徴とするエッチング装置。
1 7 . 請求項 1 6記載のエッチング装置において、 前記炭素とフッ素とを含むガスが、 C 5 F 8 であることを特徴とする ェツチング装置。
1 8 . 請求項 1 3記載のエッチング装置において、
上部電極と、 前記上部電極に対向して配置された下部電極とを具備し. 前記下部電極に前記シリ コン含有酸化物を有する被処理物を載置し、 前 記下部電極に高周波電力を印加してエッチングを行うことを特徴とする エッチング装置。
1 9 . 請求項 1 8記載のエッチング装置において、
前記シリ コン含有酸化物がシリ コン酸化膜であることを特徴とする ェツチング装置。
2 0 . 請求項 1 8記載のエッチング装置において、
前記高周波電力によって形成される高周波電界に対して略垂直な磁場 を形成する磁場形成機構を具備したことを特徴とするエッチング装置。
PCT/JP2003/001052 2002-02-07 2003-02-03 Procédé et appareil de gravure WO2003067643A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/501,917 US7189653B2 (en) 2002-02-07 2003-02-03 Etching method and etching apparatus
AU2003244346A AU2003244346A1 (en) 2002-02-07 2003-02-03 Etching method and etching apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002030836A JP4128365B2 (ja) 2002-02-07 2002-02-07 エッチング方法及びエッチング装置
JP2002-30836 2002-02-07

Publications (1)

Publication Number Publication Date
WO2003067643A1 true WO2003067643A1 (fr) 2003-08-14

Family

ID=27677915

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/001052 WO2003067643A1 (fr) 2002-02-07 2003-02-03 Procédé et appareil de gravure

Country Status (6)

Country Link
US (1) US7189653B2 (ja)
JP (1) JP4128365B2 (ja)
CN (1) CN100337312C (ja)
AU (1) AU2003244346A1 (ja)
TW (1) TW200302694A (ja)
WO (1) WO2003067643A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004020834B4 (de) * 2004-04-28 2010-07-15 Qimonda Ag Herstellungsverfahren für eine Halbleiterstruktur
WO2010035522A1 (ja) * 2008-09-25 2010-04-01 積水化学工業株式会社 シリコン含有膜のエッチング方法および装置
DE102014115253A1 (de) * 2014-10-20 2016-04-21 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung einer Schichtenfolge und Halbleiterlaser-Vorrichtung
JP6557588B2 (ja) 2015-12-04 2019-08-07 株式会社日立ハイテクノロジーズ ドライエッチング方法
CN113571414A (zh) * 2021-09-24 2021-10-29 广州粤芯半导体技术有限公司 半导体器件的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307001A (ja) * 1999-04-22 2000-11-02 Sony Corp 半導体装置の製造方法
JP2001127039A (ja) * 1999-10-25 2001-05-11 Nec Corp 半導体装置の製造方法
US20010045667A1 (en) * 2000-04-21 2001-11-29 Hiroshi Yamauchi Semiconductor device and process of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150046A (ja) 1996-11-15 1998-06-02 Texas Instr Japan Ltd 半導体装置及びその製造方法
US6121154A (en) 1997-12-23 2000-09-19 Lam Research Corporation Techniques for etching with a photoresist mask
US6159862A (en) * 1997-12-27 2000-12-12 Tokyo Electron Ltd. Semiconductor processing method and system using C5 F8
JP3905232B2 (ja) * 1997-12-27 2007-04-18 東京エレクトロン株式会社 エッチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307001A (ja) * 1999-04-22 2000-11-02 Sony Corp 半導体装置の製造方法
JP2001127039A (ja) * 1999-10-25 2001-05-11 Nec Corp 半導体装置の製造方法
US20010045667A1 (en) * 2000-04-21 2001-11-29 Hiroshi Yamauchi Semiconductor device and process of manufacturing the same

Also Published As

Publication number Publication date
CN100337312C (zh) 2007-09-12
TWI297916B (ja) 2008-06-11
US7189653B2 (en) 2007-03-13
US20050150863A1 (en) 2005-07-14
CN1628375A (zh) 2005-06-15
AU2003244346A1 (en) 2003-09-02
JP2003234328A (ja) 2003-08-22
JP4128365B2 (ja) 2008-07-30
TW200302694A (en) 2003-08-16

Similar Documents

Publication Publication Date Title
US7504040B2 (en) Plasma processing apparatus and plasma processing method
TWI503881B (zh) A plasma etch method, a plasma etch apparatus, and a computer memory medium
US8057603B2 (en) Method of cleaning substrate processing chamber, storage medium, and substrate processing chamber
KR100801768B1 (ko) 에칭 방법 및 에칭 장치
US10847377B2 (en) Method of achieving high selectivity for high aspect ratio dielectric etch
TW201729284A (zh) 蝕刻方法
JPH0547712A (ja) プラズマ処理方法およびプラズマ処理装置
JPH098014A (ja) プラズマ成膜方法及びその装置
JP5271267B2 (ja) エッチング処理を実行する前のマスク層処理方法
JPH11162958A (ja) プラズマ処理装置及びその方法
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR20180030742A (ko) 플라스마 처리 방법
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
TWI324361B (ja)
JP2007234770A (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
WO2003083921A1 (fr) Procede d'attaque chimique
US7517468B2 (en) Etching method
WO2003067643A1 (fr) Procédé et appareil de gravure
JP4216922B2 (ja) 酸化膜のエッチング方法
WO1999062111A1 (fr) Procede de gravure
JP3816080B2 (ja) プラズマ処理方法およびプラズマ処理装置
JP2004259819A (ja) 試料の表面処理装置及び表面処理方法
JPH10335308A (ja) プラズマ処理方法
JP3373466B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP2002252213A (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10501917

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20038033895

Country of ref document: CN

122 Ep: pct application non-entry in european phase