WO2003046972A2 - Verfahren zur herstellung einer schicht auf einem substrat - Google Patents

Verfahren zur herstellung einer schicht auf einem substrat Download PDF

Info

Publication number
WO2003046972A2
WO2003046972A2 PCT/DE2002/004237 DE0204237W WO03046972A2 WO 2003046972 A2 WO2003046972 A2 WO 2003046972A2 DE 0204237 W DE0204237 W DE 0204237W WO 03046972 A2 WO03046972 A2 WO 03046972A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
edge
substrate
stress field
elastic stress
Prior art date
Application number
PCT/DE2002/004237
Other languages
English (en)
French (fr)
Other versions
WO2003046972A3 (de
Inventor
Patrick Kluth
Quing-Tai Zhao
Siegfried Mantl
Original Assignee
Forschungszentrum Jülich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Jülich GmbH filed Critical Forschungszentrum Jülich GmbH
Priority to US10/496,850 priority Critical patent/US7084075B2/en
Priority to EP02787365A priority patent/EP1449244A2/de
Publication of WO2003046972A2 publication Critical patent/WO2003046972A2/de
Publication of WO2003046972A3 publication Critical patent/WO2003046972A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form

Definitions

  • the invention relates to a method for producing a layer on a substrate.
  • This layer is first formed on a substrate.
  • at least one structure with a first and second structure edge spaced apart by a minimum distance x is produced.
  • the layer having this structure is further structured, so that in particular structures with structure edges are produced with a distance in the nanometer range.
  • Optical lithography is used to produce structures in the nanometer range. With the aid of mask technology, the desired structure is transferred to a photosensitive varnish with the aid of lighting, which then serves as a mask for the production of the actual structure.
  • This conventional optical lithography allows a resolution of up to approx. 130 nanometers. Processes with an even better resolution, such as X-ray lithography, electron beam lithography or deep-UV lithography, have so far only been possible on a laboratory scale and require a high level of technical complexity and costs (R. Kassing, R. Käsmeier, I. Rangelow, Physikalischet Vol. 56, 2000). In microelectronics, the production of structures ⁇ 100 nanometers represents a major challenge.
  • nanostructures i.e. structures smaller than 100 nanometers, not only plays an important role in microelectronics, but is rather a key step in nanotechnology in general. There is a great need for alternative manufacturing processes in order to avoid the extremely complex and expensive lithography processes and to produce structures beyond their resolution limit.
  • a method for nanostructuring which is based on self-adjusting processes is known from DE 198 53 023 AI ftö ⁇ L.
  • the method relates to the production of a layer having a sub-micrometer structure on a substrate, a layer first being formed on a substrate. Furthermore, means for forming elastic stresses are formed at at least one predetermined position of this layer and then the layer is subjected to a stress-dependent solid-state reaction. This leads to a material separation and consequently a structuring of the layer at this position.
  • the structure then has structural edges with distances of at least 30 to 50 nanometers. Smaller structures cannot be produced in this way.
  • the object of the invention is therefore to specify a method by means of which structures generated by any structuring method can be reduced at least locally or everywhere.
  • the further downsizing of submicron and nanometer structures is the subject of the invention.
  • the object is achieved by a method according to the main claim.
  • the object is further achieved by a component and a layer sequence according to the dependent claims.
  • Advantageous embodiments of the invention emerge from the claims which refer back to it.
  • a layer is first formed on a substrate.
  • this layer at least one structure with a first and second structure edge spaced apart by a minimum distance x is produced.
  • the layer having this structure is then structured further, with this edge having an elastic layer in the area of at least the first structural edge. see voltage field is applied, and then a voltage-dependent diffusion or reaction process is used.
  • the first structure edge grows through material transport in the direction of the second structure edge and the desired reduction in size of the structure is achieved.
  • the downsizing of the structure is made possible by generating the elastic stress field in an already structured layer and, if appropriate, in the substrate by suitable means. Finally, the voltage-dependent diffusion or reaction process takes place.
  • a layer is first formed on a substrate.
  • at least one structure is formed with a first and second structure edge spaced apart by a minimum distance x.
  • the prior art enables structures with structural edges whose minimum spacing from one another is approximately 30-50 nanometers.
  • an elastic stress field is applied to this edge by suitable means in the area of at least the first structure edge, so that in this area the first structure edge grows in the direction of the second structure edge due to material transport and the structure shrinks.
  • the mask structure can also have been used to structure the layer. Another way is that the layer to be produced itself generates this elastic stress field due to intrinsic properties or a possible lattice mismatch.
  • the growth can also start from both structural edges, e.g. B. by using a suitably designed mask structure, so that the structure is reduced from both directions by material transport.
  • a voltage-dependent diffusion or reaction process takes place. This process results in the desired reduction in size, in which in the area of at least the first structure edge in which the elastic stress field has been applied, the structure is reduced in size by material transport out of the layer to be structured. Material can also be transported by diffusion out of the substrate. The growth therefore does not have to take place exclusively through material transport from the layer itself.
  • the method is suitable for reproducibly reducing the existing structures.
  • the voltage-dependent diffusion or reaction local oxidation, tempering, or a specific alloy formation.
  • the amount of material transport and thus the reduction in size of a given structure in the layer can also be reproducibly adjusted to the above-mentioned dimensions by the level of the temperature and by the duration of the diffusion or reaction process. Since the ratios of the elastic stress field are strongly temperature-dependent, the temperature should be selected appropriately for the desired reduction, depending on the materials used.
  • oxidation in an oxygen-containing atmosphere is particularly suitable as a diffusion process.
  • the voltage-dependent diffusion can also be triggered in a simple manner.
  • the formation of specific suicides in a voltage-dependent reaction process by applying metals, especially cobalt, titanium or nickel to a silicon substrate can be carried out at suitable temperatures, e.g. B. at 400 to 900 ° C also cause a reduction in the original structure.
  • Corresponding metallic mono- or disilicides are formed.
  • the layer thus advantageously contains at least one metal, specifically Co, Ti, Ni, Pd, Pt, W, Ta or Nb or their suicides. These metals due to their good electrical conductivity, they are suitable materials for contacts or connecting lines of electronic components, the corresponding suicides being particularly advantageous in silicon technology because of their high compatibility with silicon.
  • Co-Si 2 itself is also particularly suitable as the material for the layer.
  • CoSi is very important for semiconductor technology. It can also be structured in such a way that structures are formed with a first and a second structure edge whose spacing is 50 nanometers and less. It is scalable, ie it retains its favorable properties, e.g. B. in terms of conductivity.
  • epitaxial cobalt disilicide is particularly advantageous, since this generates the desired elastic stress field itself at suitable temperatures.
  • Epitaxial cobalt disilicide is understood to mean cobalt disilicide, which in a lattice-adapted manner on z. B. is a silicon substrate.
  • Si 3 N and Si0 2 can be used as materials for forming the elastic stress field, each present individually or in a layer sequence of a mask structure.
  • Si 3 N 4 is particularly advantageous because it creates the desired elastic stress field due to its intrinsic properties.
  • the method according to the invention allows an at least one-time local reduction of structure which were generated beforehand with the aid of structuring methods according to the prior art.
  • the method can also be carried out several times in order to achieve structures with ever smaller dimensions.
  • the advantages of the method lie in the possibility of reducing the size of structures into areas beyond the resolution limit of the structuring methods, as are known from the prior art.
  • the process is inexpensive and includes technologically comparatively simple processes.
  • FIG. 1 shows a cross section through a substrate 1, on the surface of which a layer 2 and a mask structure 3 have been applied.
  • the mask structure was structured using conventional lithography and comprises an Si 3 N 4 layer (3a) and an Si0 2 layer (3b).
  • Figure 2 shows the cross section of Figure 1 after oxidation as a self-adjusting structuring process according to the prior art.
  • Layer 2 separates along the edge of mask structure 3.
  • a structure 4 thus arises.
  • Structure 4 forms from the substrate and has a first structure edge 4a and a second structure edge 4b, which are at a distance of 70 nanometers from one another.
  • the oxidation creates a further Si0 2 layer 5. This covers the unmasked area of layer 2 and structure 4.
  • Figure 3 shows the cross section of Figure 2 after removal of the Si0 2 layer and after a voltage-dependent diffusion or reaction process in which the structure 4 converges through material transport from the layer 2 and optionally from the substrate 1, so that structure 4 is reduced and Structure 4 is formed.
  • the structural edges 4a ⁇ and 4b * are only 10 to 20 nanometers apart.
  • FIG. 4 shows a second exemplary embodiment with the cross section of a substrate 11, on the surface of which there is an already structured layer 12, consisting of a pure metal with a structure 14.
  • Structure 14 has a first structure edge 14a and a second structure edge 14b, which are at a distance of approximately 130 nanometers from one another.
  • Structure 14 was fabricated using optical lithography and standard etching techniques.
  • FIG. 5 shows the cross section of FIG. 4 after a voltage-generating layer 8 has been applied and structured using conventional lithography.
  • FIG. 6 shows the cross section of FIG. 5 after a voltage-dependent diffusion or reaction process has been carried out, in which the layer 12 is further structured and converges through the transport of material from the layer itself and possibly also from the substrate, so that with reference to one another structure 14 'is simultaneously reduced to the material of new layer 12' and structure 14 'is produced.
  • the structural edges 14b 'and 14a' are only 20 nanometers apart.
  • FIG. 7 shows a third exemplary embodiment and the cross section of a substrate 21.
  • Structure 24 has a first structure edge 24a and a second structure edge 24b.
  • the structured layer 22 was produced by lithography and itself generates an elastic stress field in the substrate 21.
  • FIG. 8 shows the cross section of FIG. 7 after a voltage-dependent diffusion or reaction process has been carried out.
  • the length of structure 24 is reduced by material transport from layer 22 and possibly from the substrate, so that structure 24 'is formed.
  • the structural edges 24a 'and 24b' are then only 15 nanometers apart.
  • an approximately 20-30 nanometer thick cobalt disilicide layer 2 is epitaxially applied to a silicon substrate 1.
  • the entire layer sequence is oxidized, the silicide layer 2 separating in a self-adjusting manner due to anisotropic diffusion in the elastic stress field at the edges of the nitride layer, and the structure 4 with a length of approximately 70 nanometers is formed (FIG. 2).
  • the structure 4 arises from the material of the substrate and has two structure edges 4a and 4b. This oxidation step is usually carried out at temperatures around 1000 ° C., which are necessary in order to produce a homogeneous, uniform structuring.
  • the further silicon dioxide layer 5 formed on the unmasked areas by the oxidation is removed again by treatment with a hydrofluoric acid solution.
  • the entire layer sequence is oxidized at a lower temperature around 600 ° C. wet in water vapor for about two to three hours.
  • the temperature is chosen so that the structure 4 is reduced in size by the changed voltage conditions in this oxidation step (FIG. 3).
  • the two structural edges are then only 10 to 20 nanometers apart.
  • the material transport and thus the growth of the structural edges takes place due to the size of the elastic stress field from both structural edges through anisotropic diffusion of the cobalt atoms.
  • the direction of diffusion for the cobalt atoms thus reverses due to the changed voltage ratios.
  • the structure 4 or 4 ' can assume any possible structure under supervision, in particular a continuous, ie channel-shaped structure. However, it is also possible to produce a structure which is step-shaped or edged in the broadest sense depending on the shape of the mask structure 3.
  • a pure metal layer 12 made of cobalt is applied to a silicon substrate 11 and structured with the aid of lithography, so that structure 14 with the structure edges 14a and 14b is formed.
  • the structure edges are at a distance of approximately 130 nanometers from one another (FIG. 4).
  • a mask structure 8 is deposited on part of the layer 12 and structured with the aid of optical lithography (FIG. 5). 5, the edge of the mask structure 8 slightly overlaps the structure edge 14a. At the edges of the mask structure 8, an elastic stress field arises in the layer underneath and in the substrate. In the following voltage-dependent reaction process, the structure 14 is reduced by suitable temperature treatment by anisotropic diffusion of silicon and cobalt as material transport in the stress field caused by the mask structure (FIG. 6), so that structure 14 'is formed. The structural edges grow towards one another from both sides in the given dimensions, as in exemplary embodiment 1, and are only about 20 nanometers apart.
  • the desired cobalt disilicide layer 12 ' is formed from layer 12 by siliciding. It is equally possible to apply such a mask structure, that is to say in particular slightly overlapping the structure edge, to both structure edges. Especially when a larger structure, for example in the micrometer range, is to be reduced in size, in which the elastic stress field of a mask structure does not extend to the second structure edge. This enables faster downsizing.
  • a corresponding silicide of the elements Ti, Ni, Pd, Pt, W, Ta or Nb can be produced just as well if the corresponding metals have been deposited beforehand.
  • Layer sequences of several of these metals mentioned can also be used as a layer to be further structured.
  • example 2 wet oxidation at 600 ° C. leads to a reduction in the size of the structure 14 and thus to a structure 14 '.
  • a layer of epitaxial cobalt disilicide 22 with structure 24 is present on a substrate 21.
  • Structure 24 has structure edges 24a and 24b at a distance of 50 to 130 nanometers (FIG. 7).
  • the cobalt disilicide layer 22 has the property of generating an elastic stress field in the substrate 21 itself. This layer is further structured. With suitable thermal treatment, z. B. in wet oxidation at 600 ° C, the structure 24 is reduced by anisotropic diffusion of cobalt as material transport in the stress field generated by it (Fig. 8), so that structure 24 'is formed.
  • the structural edges 24a 'and 24b' are only 15 nanometers apart.
  • the structures produced according to the invention can be used in particular for producing an electrical, optical, optoelectronic or sensor component.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung von Strukturen (24') im Nanometerbereich aus vorhandenen, grösseren Strukturen (24). Dabei wird ein elastisches Spannungsfeld in einer bereits strukturierten Schicht (22) und gegebenenfalls in einem Substrat erzeugt. Abschliessend erfolgt ein spannungsabhängiger Diffusions- oder Reaktionsprozess, bei dem durch Materialtransport die vorhandene Struktur (24) reproduzierbar verkleinert (24') wird.

Description

B e s c h r e i b u n g
Verfahren zur Herstellung einer Schicht auf einem Substrat
Die Erfindung betrifft ein Verfahren zur Herstellung einer Schicht auf einem Substrat. Dabei wird zunächst auf einem Substrat diese Schicht gebildet . In dieser Schicht wird wenigstens eine Struktur mit einer um einen Mindestabstand x voneinander entfernten ersten und zweiten Strukturkante erzeugt. Die diese Struktur aufweisende Schicht wird weiter strukturiert, so daß insbesondere Strukturen mit Strukturkanten mit einem Abstand im Nanometerbereich erzeugt werden.
Zur Herstellung von Strukturen im Nanometerbereich wird unter anderem die optische Lithographie eingesetzt. Dabei wird mit Hilfe der Maskentechnik beleuchtungsunter- stützt die gewünschte Struktur auf einen photoempfindlichen Lack übertragen, welcher dann als Maske für die Herstellung der eigentlichen Struktur dient. Diese konventionelle optische Lithographie erlaubt eine Auflösung von bis zu ca. 130 Nanometer. Verfahren mit noch besserer Auflösung, wie die Röntgenstrahllithographie, die Elektronenstrahllithographie oder die deep-UV- Lithographie sind bisher nur im Labormaßstab möglich und erfordern einen hohen technischen Aufwand mit hohen Kosten (R. Kassing, R. Käsmeier, I. . Rangelow, Physikalische Blätter Vol. 56, 2000). In der Mikroelektronik stellt die Erzeugung von Strukturen < 100 Nanometer eine große Herausforderung dar. In der Halbleitertechnologie stellen solche Strukturen eine wesentliche Grundlage für die Herstellung kleinster elektronischer Bauelemente, z. B. Silizium-MOSFETs, dar. Die schnell fortschreitende Miniaturisierung solcher Bauelemente ist erforderlich, um den immer höher werdenden Anforderungen der modernen Chipgestaltung gerecht zu werden. Im Bereich der Siliziumtechnologie sind die Anforderungen für die zukünftig erforderlichen Bauelemente und der dafür benötigten Strukturgrδßen in der „International Technology Roadmap for Semiconduc- tors, Semiconductor Industry Association (http : //public . itrs . net) " festgelegt .
Die Erzeugung von Nanostrukturen, also von Strukturen kleiner als 100 Nanometer, spielt dabei nicht nur in der Mikroelektronik eine wichtige Rolle, sondern sie ist vielmehr ein Schlüsselschritt in der Nanotechnologie allgemein. Hier besteht ein großer Bedarf an alternativen Herstellungsverfahren, um die extrem aufwendigen und teuren Lithographieverfahren zu umgehen und um Strukturen jenseits deren Auflösungsgrenze zu erzeugen.
Neben dem Problem, kleinste Strukturen im Photolack zu erzeugen, wird auch die Übertragung dieser Strukturen auf die darunter liegenden Schichten - gewöhnlich durch Ätzprozesse - mit abnehmender Größe zunehmend anspruchsvoller, insbesondere, wenn man in Nanometerdi- mensionen vorstößt, da die hier zu erzeugenden Abmessungen nur wenige Atomdurchmesser betragen. Bei den in der Siliziumtechnologie verwendeten Materialien spielen Suizide wegen ihrer elektrischen und strukturellen Eigenschaften eine besondere Rolle. Sie werden z. B. als Kontakt- und Verbindungsmaterialien in hochintegrierten Schaltungen eingesetzt. Eines der wichtigsten in der Mikroelektronik verwendeten Suizide ist Kobaltdisilizid. Die Strukturierung von Kobaltdisi- lizidschichten gestaltet sich schwierig, da hierfür keine standardisierten Ätzprozesse existieren. Dies macht sich besonders bei der Strukturierung dieser Schichten in Bereichen kleiner als 100 Nanometer bemerkbar.
Verfahren, die auf selbstjustierenden Prozessen beruhen, stellen eine Alternative zur Strukturierung mittels Lithographie dar. Aus DE 195 03 641 AI ist ein HO 4L S4(? (P Verfahren zur Strukturierung von Silizidschichten bekannt, welches auf der lokalen Oxidation von Suiziden beruht. Hierbei wird durch einen selbstjustierenden Prozeß z. B. eine Kobaltdisilizidschicht in zwei Bereiche aufgetrennt .
Ein Verfahren zur Nanostrukturierung, das auf selbst- justierenden Prozessen beruht, ist aus DE 198 53 023 AI ftöή L bekannt . Das Verfahren betrifft die Herstellung einer eine Sub-Mikrometerstruktur aufweisenden Schicht auf einem Substrat, wobei zunächst auf einem Substrat eine Schicht gebildet wird. Des weiteren werden Mittel zur Ausbildung elastischer Spannungen an wenigstens einer vorgegebenen Position dieser Schicht gebildet und sodann die Schicht mit einer spannungsabhängigen Festkörperreaktion beaufschlagt. Hierbei kommt es zu einer Ma- terialtrennung und folglich zu einer Strukturierung der Schicht an dieser Position. Die Struktur weist dann je nach Ausgangsschichtenfolge Strukturkanten mit Abständen von wenigstens 30 bis 50 Nanometer auf. Kleinere Strukturen sind auf diese Weise nicht herstellbar.
Diese Strukturierungsverfahren weisen somit nachteilig eine prozeßbedingte Auflösungsgrenze auf. Eine Veränderung, speziell eine weitere Verkleinerung der durch diese Verfahren erzeugten Strukturgrδßen, ist nicht innerhalb dieser Prozesse möglich.
Aufgabe der Erfindung ist es daher, ein Verfahren anzugeben, mit dessen Hilfe durch beliebige Strukturie- rungsverfahren erzeugte Strukturen mindestens lokal oder überall verkleinert werden können. Insbesondere ist die weitere Verkleinerung von Submikrometer- und Nanometerstrukturen Gegenstand der Erfindung.
Die Aufgabe wird gelöst durch ein Verfahren gemäß Hauptanspruch. Die Aufgabe wird weiterhin gelöst durch ein Bauelement und eine Schichtenfolge gemäß Nebenansprüchen. Vorteilhafte Ausgestaltungen der Erfindung gehen aus den darauf rückbezogenen Ansprüchen hervor.
Gemäß Hauptanspruch wird zunächst auf einem Substrat eine Schicht gebildet. In dieser Schicht wird wenigstens eine Struktur mit einer um einen Mindestabstand x voneinander entfernten ersten und zweiten Strukturkante erzeugt. Die diese Struktur aufweisende Schicht wird dann weiter strukturiert, wobei im Bereich wenigstens der ersten Strukturkante diese Kante mit einem elasti- sehen Spannungsfeld beaufschlagt wird, und sodann ein spannungsabhängiger Diffusions- oder Reaktionsprozeß eingesetzt wird. Hierdurch wächst die erste Strukturkante durch Materialtransport in Richtung der zweiten Strukturkante und es wird die gewünschte Verkleinerung der Struktur erzielt.
Die Verkleinerung der Struktur wird möglich, indem durch geeignete Mittel das elastische Spannungsfeld in einer bereits strukturierten Schicht und gegebenenfalls in dem Substrat erzeugt wird. Abschließend erfolgt der spannungsabhängige Diffusions- oder Reaktionsprozeß.
Somit wird zunächst auf einem Substrat eine Schicht gebildet . In dieser Schicht wird wenigstens eine Struktur mit einer voneinander um einen Mindestabstand x entfernten ersten und zweiten Strukturkante gebildet . Der Stand der Technik ermöglicht dabei Strukturen mit Strukturkanten deren Mindestabstand voneinander ca. 30 - 50 Nanometer beträgt. Im weiteren wird durch geeignete Mittel im Bereich wenigstens der ersten Strukturkante diese Kante mit einem elastischen Spannungsfeld beaufschlagt, so daß in diesem Bereich die erste Strukturkante durch Materialtransport in Richtung der zweiten Strukturkante wächst und sich die Struktur verkleinert .
Dies kann z. B. durch Deposition einer Maskenstruktur geschehen, welche das elastische Spannungsfeld in einer oder auch in beiden Strukturkanten erzeugt . Die Maskenstruktur kann auch schon zur Strukturierung der Schicht verwendet worden sein. Eine weitere Möglichkeit ist, daß die herzustellende Schicht selbst dieses elastische Spannungsfeld aufgrund intrinsischer Eigenschaften oder einer möglichen Gitterfehlanpassung erzeugt.
Das Wachstum kann auch von beiden Strukturkanten ausgehen, z. B. durch Verwendung einer geeignet gestalteten Maskenstruktur, so daß die Struktur von beiden Richtungen aus durch Materialtransport verkleinert wird.
In einem weiteren Verfahrensschritt erfolgt ein spannungsabhängiger Diffusions- oder Reaktionsprozeß. Dieser Prozeß hat die gewünschte Verkleinerung zur Folge, bei dem sich im Bereich wenigstens der ersten Strukturkante, in der das elastische Spannungsfeld beaufschlagt wurde, die Struktur durch Materialtransport aus der zu strukturierenden Schicht heraus verkleinert. Der Materialtransport ist auch durch Diffusion aus dem Substrat heraus möglich. Das Wachstum muß somit nicht ausschließlich durch Materialtransport aus der Schicht selbst erfolgen.
Das Verfahren ist geeignet, die bereits vorliegenden Strukturen reproduzierbar zu verkleinern.
Insbesondere können Strukturen mit Strukturkanten, welche einen Abstand von nur noch 5, 10, 20, 30 oder 40 Nanometer aufweisen, erzeugt werden. Natürlich kann auch ein beliebiger anderer, insbesondere ein zwischen diesen Werten liegender Wert angenommen werden.
In einer vorteilhaften Ausgestaltung der Erfindung umfaßt der spannungsabhängige Diffusions- oder Reakti- onsprozeß eine lokale Oxidation, Tempern, oder eine spezifische Legierungsbildung.
Durch die Höhe der Temperatur und durch die Zeitdauer des Diffusions- bzw. Reaktionsprozesses ist die Menge des Materialtransports und damit die Verkleinerung einer gegebenen Struktur in der Schicht reproduzierbar auch auf die oben genannten Abmessungen einstellbar. Da die Verhältnisse des elastischen Spannungsfeldes stark temperaturabhängig sind, soll die Temperatur je nach verwendeten Materialien für die gewünschte Verkleinerung geeignet gewählt werden.
Im Falle von Suiziden bietet sich als Diffusionsprozeß insbesondere eine Oxidation in sauerstoffhaltiger Atmosphäre an.
Durch Tempern bei geeigneten Temperaturen, im Falle von Kobaltdisilizid als Material für die Schicht bei z. B. 600 °C, kann ebenfalls auf einfache Weise die spannungsabhängige Diffusion ausgelöst werden.
Die Bildung spezifischer Suizide in einem spannungsabhängigen Reaktionsprozeß durch Aufbringen von Metallen, insbesondere Kobalt, Titan oder Nickel auf ein Siliziumsubstrat kann bei geeigneten Temperaturen, z. B. bei 400 bis 900 °C ebenfalls eine Verkleinerung der ursprünglichen Struktur hervorrufen. Dabei entstehen entsprechende metallische Mono- oder Di-Silizide. Die Schicht enthält somit vorteilhaft mindestens ein Metall, und zwar insbesondere Co, Ti, Ni, Pd, Pt, W, Ta oder Nb bzw. deren Suizide. Diese Metalle stellen auf- grund ihrer guten elektrischen Leitfähigkeit geeignete Materialien für Kontakte oder Verbindungsleitungen von elektronischen Bauteilen dar, wobei die entsprechenden Suizide in der Siliziumtechnologie wegen ihrer hohen Kompatibilität zu Silizium besonders vorteilhaft sind.
Als Material für die Schicht ist insbesondere auch Co- Si2 selbst geeignet. CoSi ist für die Halbleitertechnologie sehr bedeutsam. Es kann zudem in einer Weise strukturiert werden, daß Strukturen mit einer ersten und zweiten Strukturkante gebildet werden deren Abstand 50 Nanometer und weniger hergestellt werden. Es ist dabei skalierbar, d. h. es behält seine günstigen Eigenschaften, z. B. bezüglich der Leitfähigkeit, bei.
Besonders vorteilhaft ist die Verwendung von epitaktischem Kobaltdisilizid, da dies bei geeigneten Temperaturen selbst das gewünschte elastische Spannungsfeld erzeugt. Unter epitaktischem Kobaltdisilizid versteht man Kobaltdisilizid, welches in gitterangepaßter Weise auf z. B. einem Silizium-Substrat vorliegt.
Als Materialien zur Bildung des elastischen Spannungsfeldes kann insbesondere Si3N und Si02, als jeweils einzeln oder in einer Schichtenfolge einer Maskenstruktur vorliegend, verwendet werden. Si3N4 ist besonders vorteilhaft, da es aufgrund seiner intrinsischen Eigenschaften das gewünschte elastische Spannungsfeld erzeugt .
Im Ergebnis erlaubt das erfindungsgemäße Verfahren eine mindestens einmalige lokale Verkleinerung von Struktu- ren, welche vorab mit Hilfe von Strukturierungsverfah- ren gemäß dem Stand der Technik erzeugt wurden. Das Verfahren kann auch mehrfach durchgeführt werden, um so zu Strukturen mit immer kleineren Abmessungen zu gelangen.
Die Vorteile des Verfahrens liegen in der Möglichkeit der Verkleinerung von Strukturen in Bereiche jenseits der Auflösungsgrenze der Strukturierungsverfahren, wie sie aus dem Stand der Technik bekannt sind. Zudem ist das Verfahren kostengünstig und beinhaltet technologisch vergleichsweise einfache Prozesse.
Die Erfindung ist im weiteren anhand der beigefügten Figuren und dreier Ausführungsbeispiele näher erläutert .
Figur 1 zeigt einen Querschnitt durch ein Substrat 1, auf dessen Oberfläche eine Schicht 2 und eine Maskenstruktur 3 aufgebracht wurden. Die Maskenstruktur wurde mit herkömmlicher Lithographie strukturiert und umfaßt eine Si3N4-Schicht (3a) und eine Si02-Schicht (3b) .
Figur 2 zeigt den Querschnitt der Figur 1 nach einer Oxidation als selbstjustierenden Strukturierungsprozeß gemäß Stand der Technik. Die Schicht 2 trennt sich entlang der Kante der Maskenstruktur 3 auf. Somit entsteht eine Struktur 4. Struktur 4 bildet sich aus dem Substrat und weist eine erste Strukturkante 4a und eine zweite Strukturkante 4b auf, die einen Abstand von 70 Nanometer zueinander aufweisen. Durch die Oxidation entsteht eine weitere Si02-Schicht 5. Diese deckt den unmaskierten Bereich der Schicht 2 sowie die Struktur 4 ab.
Figur 3 zeigt den Querschnitt der Figur 2 nach Entfernen der Si02-Schicht und nach einem spannungsabhängigen Diffusions- oder Reaktionsprozeß, bei dem die Struktur 4 durch Materialtransport aus der Schicht 2 und gegebenenfalls aus dem Substrat 1 zusammenläuft, so daß sich Struktur 4 verkleinert und Struktur 4 gebildet wird. Die Strukturkanten 4a λ und 4b * weisen einen Abstand von nur noch 10 bis 20 Nanometer auf.
Figur 4 zeigt ein zweites Ausführungsbeispiel mit dem Querschnitt eines Substrates 11, auf dessen Oberfläche sich eine bereits strukturierte Schicht 12 , bestehend aus einem reinem Metall mit einer Struktur 14 befindet. Struktur 14 weist eine erste Strukturkante 14a und eine zweite Strukturkante 14b auf, die einen Abstand von ca. 130 Nanometer zueinander aufweisen. Struktur 14 wurde mit Hilfe der optischen Lithographie und Standardätzverfahren hergestellt.
Figur 5 zeigt den Querschnitt der Figur 4 , nachdem eine Spannungserzeugende Schicht 8 aufgebracht und mit Hilfe herkömmlicher Lithographie strukturiert wurde.
Figur 6 zeigt den Querschnitt der Figur 5, nach Ausführung eines spannungsabhängigen Diffusions- oder Reaktionsprozesses, bei dem die Schicht 12 weiter strukturiert wird und durch Materialtransport aus der Schicht selbst und gegebenenfalls auch aus dem Substrat zusammenläuft, so daß sich unter Ausbildung einer in Bezug auf das Material neuen Schicht 12' gleichzeitig die Struktur 14 verkleinert und Struktur 14' erzeugt wird. Die Strukturkanten 14b' und 14a' weisen einen Abstand von nur noch 20 Nanometer auf.
Figur 7 zeigt ein drittes Ausführungsbeispiel und den Querschnitt eines Substrates 21. Auf dessen Oberfläche befindet sich eine bereits strukturierte Schicht 22 mit einer Struktur 24. Struktur 24 weist eine erste Strukturkante 24a und eine zweite Strukturkante 24b auf. Die strukturierte Schicht 22 wurde durch Lithographie erzeugt und erzeugt selbst ein elastisches Spannungsfeld im Substrat 21.
Figur 8 zeigt den Querschnitt der Figur 7 nach Ausführung eines spannungsabhängigen Diffusions- oder Reaktionsprozesses. Die Länge von Struktur 24 verkleinert sich dabei durch Materialtransport aus der Schicht 22 und gegebenenfalls aus dem Substrat, so daß sich Struktur 24' bildet. Die Strukturkanten 24a' und 24b' weisen dann einen Abstand von nur noch 15 Nanometer auf.
Gemäß des ersten Ausführungsbeispiels wird eine ca. 20- 30 Nanometer dicke Kobaltdisilizidschicht 2 epitaktisch auf ein Siliziumsubstrat 1 aufgebracht. Danach wird eine Maskenstruktur 3, bestehend aus einer 300 nm dicken Si3N4-Schicht 3a und einer 20 nm dicken Si02-Schicht 3b abgeschieden und mit Hilfe konventioneller optischer Lithographie strukturiert (Fig. 1) . An den Kanten der so entstandenen Maskenstruktur 3 entsteht durch die in- trinsische Spannung in der Nitridschicht ein elasti- sches Spannungsfeld in den darunter liegenden Schichten und im Substrat .
Die gesamte Schichtenfolge wird oxidiert, wobei sich dabei aufgrund einer anisotropen Diffusion in dem elastischen Spannungsfeld an den Kanten der Nitridschicht die Silizidschicht 2 selbstjustierend auftrennt und die Struktur 4 mit einer Länge von ca. 70 Nanometern entsteht (Fig. 2) . Die Struktur 4 entsteht aus dem Material des Substrats und weist zwei Strukturkanten 4a und 4b auf. Dieser Oxidationsschritt wird gewöhnlich bei Temperaturen um 1000 °C durchgeführt, welche nötig sind, um eine homogene gleichmäßige Strukturierung zu erzeugen. Die auf den unmaskierten Bereichen durch die Oxidation entstehende weitere Siliziumdioxid-Schicht 5 wird durch Behandlung mit einer Flußsäurelösung wieder entfernt .
In einem folgenden Schritt wird die gesamte Schichtenfolge bei einer niedrigeren Temperatur um 600 °C naß in Wasserdampf für ca. zwei bis drei Stunden oxidiert. Die Temperatur ist dabei so gewählt, daß sich durch die veränderten Spannungsverhältnisse bei diesem Oxidationsschritt die Struktur 4 verkleinert (Fig. 3) . Die beiden Strukturkanten weisen dann einen Abstand von nur noch 10 bis 20 Nanometer auf. Der Materialtransport und damit das Wachstum der Strukturkanten vollzieht sich auf Grund der Größe des elastische Spannungsfeldes von beiden Strukturkanten her durch anisotrope Diffusion der Kobaltatome. Somit dreht sich auf Grund der geänderten SpannungsVerhältnisse die Diffusionsrichtung für die Kobaltatome um. Die Struktur 4 bzw. 4' kann in Aufsicht jedwede mögliche Struktur annehmen, insbesondere eine durchgängige, also kanalförmige Struktur. Es ist aber genauso möglich eine in Aufsicht stufenförmige bzw. im weitesten Sinne kantige Struktur je nach Form der Maskenstruktur 3 zu erzeugen.
Gemäß eines zweiten Ausführungsbeispiels wird eine reine Metallschicht 12 aus Kobalt, auf ein Silizium- Substrat 11 aufgebracht und mit Hilfe von Lithographie strukturiert, so daß Struktur 14 mit den Strukturkanten 14a und 14b entsteht . Die Strukturkanten weisen einen Abstand von ca. 130 Nanometern zueinander auf (Fig. 4) .
Auf einen Teil der Schicht 12 wird eine Maskenstruktur 8 abgeschieden und mit Hilfe optischer Lithographie strukturiert (Fig. 5) . In Fig. 5 überlappt der Rand der Maskenstruktur 8 die Strukturkante 14a geringfügig. An den Kanten der Maskenstruktur 8 entsteht ein elastisches Spannungsfeld in der darunter liegenden Schicht und im Substrat . Bei dem folgenden spannungsabhängigen Reaktionsprozeß verkleinert sich durch geeignete Temperaturbehandlung die Struktur 14 durch anisotrope Diffusion von Silizium und Kobalt als Materialtransport in dem durch die Maskenstruktur bedingten Spannungsfeld (Fig. 6), so daß Struktur 14' entsteht. Die Strukturkanten wachsen bei den vorgegebenen Abmessungen wie in Ausführungsbeispiel 1 von beiden Seiten aufeinander zu und weisen einen Abstand von nur noch ca. 20 Nanometer auf. Im Falle von Kobalt als Ausgangsmaterial der Schicht 12, entsteht aus der Schicht 12 durch Silizi- dierung die gewünschte Kobaltdisilizidschicht 12'. Es ist genauso gut möglich auf beide Strukturkanten eine solche, also insbesondere geringfügig die Strukturkante überlappende Maskenstruktur aufzubringen. Vor allem wenn eine größere Struktur, beispielsweise im Mikrometerbereich, verkleinert werden soll, bei der das elastische Spannungsfeld einer Maskenstruktur nicht bis zur zweiten Strukturkante reicht. Hierdurch kann eine schnellere Verkleinerung erzielt werden.
An Stelle einer Kobaltdisilizidschicht kann genauso gut ein entsprechendes Silizid der Elemente Ti, Ni, Pd, Pt, W, Ta oder Nb hergestellt werden, wenn die entsprechenden Metalle vorab abgeschieden wurden.
Auch Schichtenfolgen aus mehreren dieser genannten Metallen als weiter zu strukturierende Schicht sind einsetzbar.
Geht man in Ausführungsbeispiel 2 hingegen direkt von beispielsweise einer Kobaltdisilizidschicht als Schicht 12 aus, so führt eine nasse Oxidation bei 600 °C zu einer Verkleinerung der Struktur 14 und damit zu einer Struktur 14 ' .
In einem dritten Ausführungsbeispiel liegt eine Schicht epitaktisches Kobaltdisilizid 22 mit Struktur 24 auf einem Substrat 21 vor. Struktur 24 weist Strukturkanten 24a und 24b mit einem Abstand von 50 bis 130 Nanometer auf (Fig. 7) . Die Kobaltdisilizidschicht 22 hat dabei die Eigenschaft selbst ein elastisches Spannungsfeld im Substrat 21 zu erzeugen. Diese Schicht wird weiter strukturiert. Bei geeigneter thermischer Behandlung, z. B. bei nasser Oxidation bei 600 °C verkleinert sich die Struktur 24 durch anisotrope Diffusion von Kobalt als Materialtransport in dem durch sie selbst erzeugten Spannungsfeld (Fig. 8), so daß Struktur 24' entsteht. Die Strukturkanten 24a' und 24b' weisen einen Abstand von nur noch 15 Nanometer auf.
Die in drei genannten Ausführungsbeispielen gezeigten Verfahren sind sehr gut reproduzierbar.
Die erfindungsgemäß hergestellten Strukturen lassen sich insbesondere zur Herstellung eines elektrischen, optischen, optoelektronischen oder Sensorik-Bauelements verwenden.

Claims

P a t e n t a n s p r ü c h e
1. Verfahren zur Herstellung einer Schicht auf einem Substrat, wobei zunächst auf einem Substrat eine Schicht gebildet wird, und in dieser Schicht wenigstens eine Struktur mit einer voneinander um einen Mindestabstand x entfernten ersten und zweiten Strukturkante gebildet wird dadurch gekennzeichnet, daß
- im Bereich wenigstens der ersten Strukturkante diese Kante mit einem elastischen Spannungsfeld beaufschlagt wird, und
- ein spannungsabhängiger Diffusions- oder Reaktionsprozeß eingesetzt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor der spannungsabhängigen Diffusion oder Reaktion die Schicht oxidiert wird.
3. Verfahren nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, daß der spannungsabhängige Diffusions- oder Reaktionsprozeß eine Oxidation oder Tempern oder eine spezifische Legierungsbildung umfaßt.
4. Verfahren nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet, daß die Schicht mit Hilfe der optischen Lithographie oder durch einen selbstjustierenden Prozeß strukturiert wurde .
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Verfahren solange fortgesetzt wird bis die Strukturkanten einen festgelegten und gegenüber dem Mindestabstand x reduzierten Abstand aufweisen, insbesondere einen Abstand unterhalb von 50 Nanometer.
6. Verfahren nach vorhergehendem Anspruch, dadurch gekennzeichnet, daß der Abstand der Strukturkanten 5, 10, 20, 30 oder 40 Nanometer oder einen zwischen diesen Werten liegenden Wert annimmt.
7. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch mindestens ein Metall, insbesondere Co, Ti, Ni, Pd, Pt, W, Ta oder Nb bzw. deren Suizide als Ausgangsmaterial der Schicht.
8. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch CoSi2 als Material der Schicht .
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auch im Bereich der zweiten Strukturkante diese Kante mit einem elastischen Spannungsfeld beaufschlagt wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, umfassend eine Maskenstruktur zur Erzeugung des elastischen Spannungsfeldes.
11. Verfahren nach vorhergehendem Anspruch, umfassend SiN4 und/oder Si02 als Materialien zur Ausbildung der Maskenstruktur.
12. Verfahren nach Anspruch 10 oder 11, umfassend eine Si02-Si3N4-Schichtenfolge als Maskenstruktur zur Erzeugung des elastischen Spannungsfeldes.
13. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß die Maskenstruktur den Bereich mindestens einer Strukturkante, insbesondere geringfügig, überlappt .
14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die herzustellende Schicht selbst ein elastisches Spannungsfeld erzeugt .
15. Elektrisches, optisches, optoelektronisches oder Sensorik-Bauelement mit einer strukturierten Schicht, welches mit Hilfe eines der in den vorhergehenden Ansprüchen beschriebenen Verfahren hergestellt wurde.
16. Schichtenfolge umfassend eine Schicht auf einem Substrat, wobei in dieser Schicht wenigstens eine Struktur mit einer voneinander um einen Mindestabstand x entfernten ersten und zweiten Strukturkan- te vorliegt sowie einer auf der die Struktur aufweisenden Schicht gelegenen Maskenstruktur dadurch gekennzeichnet, daß die Maskenstruktur den Bereich mindestens einer Strukturkante, insbesondere geringfügig, überlappt .
17. Schichtenfolge nach Anspruch 17, dadurch gekennzeichnet, daß die Maskenstruktur beide Strukturkanten, insbesondere geringfügig, überlappt.
PCT/DE2002/004237 2001-11-26 2002-11-16 Verfahren zur herstellung einer schicht auf einem substrat WO2003046972A2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/496,850 US7084075B2 (en) 2001-11-26 2002-11-16 Method for producing a layer on a substrate
EP02787365A EP1449244A2 (de) 2001-11-26 2002-11-16 Verfahren zur herstellung einer schicht auf einem substrat

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10157627A DE10157627A1 (de) 2001-11-26 2001-11-26 Verfahren zur Herstellung einer Schicht auf einem Substrat
DE10157627.7 2001-11-26

Publications (2)

Publication Number Publication Date
WO2003046972A2 true WO2003046972A2 (de) 2003-06-05
WO2003046972A3 WO2003046972A3 (de) 2004-01-15

Family

ID=7706798

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2002/004237 WO2003046972A2 (de) 2001-11-26 2002-11-16 Verfahren zur herstellung einer schicht auf einem substrat

Country Status (4)

Country Link
US (1) US7084075B2 (de)
EP (1) EP1449244A2 (de)
DE (1) DE10157627A1 (de)
WO (1) WO2003046972A2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004048096A1 (de) * 2004-09-30 2006-04-27 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0831521A2 (de) * 1996-09-18 1998-03-25 Texas Instruments Incorporated Herstellungsverfahren von einer Silizidzone
DE19853023A1 (de) * 1998-11-18 2000-05-31 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung von Nanostrukturen in dünnen Filmen
WO2001069664A2 (en) * 2000-03-14 2001-09-20 International Business Machines Corporation Forming microscale structures from polycrystalline materials
US6309975B1 (en) * 1997-03-14 2001-10-30 Micron Technology, Inc. Methods of making implanted structures

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4765169A (en) * 1987-11-02 1988-08-23 The Monarch Machine Tool Co. Method of tension leveling nonhomogeneous metal sheet
DE19503641A1 (de) * 1995-02-06 1996-08-08 Forschungszentrum Juelich Gmbh Schichtstruktur mit einer Silicid-Schicht, sowie Verfahren zur Herstellung einer solchen Schichtstruktur
US6397922B1 (en) * 2000-05-24 2002-06-04 Massachusetts Institute Of Technology Molds for casting with customized internal structure to collapse upon cooling and to facilitate control of heat transfer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0831521A2 (de) * 1996-09-18 1998-03-25 Texas Instruments Incorporated Herstellungsverfahren von einer Silizidzone
US6309975B1 (en) * 1997-03-14 2001-10-30 Micron Technology, Inc. Methods of making implanted structures
DE19853023A1 (de) * 1998-11-18 2000-05-31 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung von Nanostrukturen in dünnen Filmen
WO2001069664A2 (en) * 2000-03-14 2001-09-20 International Business Machines Corporation Forming microscale structures from polycrystalline materials

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GOROKHOV E B ET AL: "Stress generation and relaxation in passivating films and its new application in nanolithography" PASSIVATION OF METALS AND SEMICONDUCTORS. SEVENTH INTERNATIONAL SYMPOSIUM, CLAUSTHAL, GERMANY, 21-26 AUG. 1994, Bd. 185-188, Seiten 129-141, XP008024100 Materials Science Forum, 1995, Switzerland ISSN: 0255-5476 *
NAGASE M ET AL: "Si nanostructures formed by pattern-dependent oxidation" MICROELECTRONIC ENGINEERING, ELSEVIER PUBLISHERS BV., AMSTERDAM, NL, Bd. 41-42, 1. März 1998 (1998-03-01), Seiten 527-530, XP004111773 ISSN: 0167-9317 *

Also Published As

Publication number Publication date
WO2003046972A3 (de) 2004-01-15
US20050042870A1 (en) 2005-02-24
DE10157627A1 (de) 2003-06-12
EP1449244A2 (de) 2004-08-25
US7084075B2 (en) 2006-08-01

Similar Documents

Publication Publication Date Title
EP0600063B1 (de) Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit &#39;local interconnects&#39;
EP1604390B1 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE102016204201B4 (de) Verfahren zum Ausbilden eines supraleitenden Weak-Link-Kontakts und Weak-Link-Kontakt mittels silicidierter Nanodrähte für Nanobrücken-Weak-Links
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE19842419B4 (de) Verfahren zum Bilden eines Halbleiterelements
DE112011103806B4 (de) Verfahren zum Bilden von spannungsbelasteten Nanodrahteinheiten
DE10055421A1 (de) Verfahren zur Erzeugung einer mikromechanischen Struktur und mikromechanische Struktur
DE4313042C2 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE102010003129B4 (de) Ein Verfahren zum Herstellen eines Bauelements auf einem Substrat
WO1999063582A2 (de) Verfahren zum herstellen von halbleiterbauelementen
EP1449244A2 (de) Verfahren zur herstellung einer schicht auf einem substrat
DE102020105644B4 (de) Halbleiterbauelement und herstellungsverfahren
DE10241397A1 (de) Halbleiterelement mit T-förmiger Gate-Struktur mit Seitenwandabstandselementen, die in-situ hergestellt sind, und ein Verfahren zur Herstellung des Halbleiterelements
DE102010004690A1 (de) Halbleiterbauelement mit Fensteröffnung als Schnittstelle zur Umgebung-Ankopplung
EP1364394B1 (de) Verfahren zur herstellung von strukturen im nanometerbereich
DE102009010891A1 (de) Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt
DE112010001934B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
WO2003105211A1 (de) Verfahren zur herstellung eines hetero-bipolar-transistors und hetero-bipolar-transistor
WO2000030166A1 (de) Verfahren zur herstellung von nanostrukturen in dünnen filmen
DE102009014507B4 (de) Verfahren zur Bildung eines elektrischen Kontakts zwischen einem Trägerwafer und der Oberfläche einer oberen Siliziumschicht eines Silizium-auf-Isolator-Wafers und elektrische Vorrichtung mit einem solchen elektrischen Kontakt
EP0361572A1 (de) Verfahren zum Herstellen von Leiterbahnen auf Halbleiterbauelementen
DE10238590B4 (de) Verfahren zur Erzeugung einer Struktur auf einem Substrat
DE3504184A1 (de) Verfahren zum herstellen von polykristallinen siliziumschichten mit glatten oberflaechen
DE102023133883A1 (de) Verfahren zur bildung einer kohlenstoffhaltigen membran mit freistehender form
DE102020201567A1 (de) Herstellungsverfahren für ein mikromechanisches Bauelement und entsprechendes mikromechanisches Bauelement

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2002787365

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10496850

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2002787365

Country of ref document: EP