WO2003038623A2 - Prozessor-speicher-system - Google Patents

Prozessor-speicher-system Download PDF

Info

Publication number
WO2003038623A2
WO2003038623A2 PCT/DE2002/003022 DE0203022W WO03038623A2 WO 2003038623 A2 WO2003038623 A2 WO 2003038623A2 DE 0203022 W DE0203022 W DE 0203022W WO 03038623 A2 WO03038623 A2 WO 03038623A2
Authority
WO
WIPO (PCT)
Prior art keywords
memory
processor
cache
working
data
Prior art date
Application number
PCT/DE2002/003022
Other languages
English (en)
French (fr)
Other versions
WO2003038623A3 (de
Inventor
Rüdiger POTT
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2003038623A2 publication Critical patent/WO2003038623A2/de
Publication of WO2003038623A3 publication Critical patent/WO2003038623A3/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/04—Addressing variable-length words or parts of words
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass

Definitions

  • the invention relates to a unit for storing data, the unit interacting with a processor via a data bus.
  • a processor's access to data that is stored in a slow memory chip often causes undesirable wait cycles, so-called wait states, in which the processor cannot carry out computing operations, since the memory chip cannot provide the processor with the required data quickly enough. If the processor did not remain in a waiting state in such a case, this could lead to data loss.
  • a cache memory serves as a buffer, for example for data which is currently being processed by the processor or has just been generated. As a result, the data transfer between the processor and the main memory is considerably accelerated and fewer waiting cycles of the processor are required accordingly.
  • a coupling of the cache memory to the interface of the processor with the data bus is often provided, the data transfer between the processor and the main memory taking place via the data bus.
  • the cache memory is usually designed in such a way that it can buffer data of the entire working memory area and that it can support all types of access by the processor to the working memory, such as read, write and read-arithmetic-write commands.
  • a processor memory system which is also known, is described in US Pat. No. 5,953,740 A. In this system, a cache memory is coupled to the interface of a data bus with the controller of a working memory.
  • cache memory is made up of several subordinate cache memories, each of which has a specific task, the subordinate cache memories must also cover the entire memory area of the main memory.
  • this processor memory system has the disadvantage that only a relatively slow data transfer between the processor and the main memory is possible.
  • the object of the invention is therefore to provide a processor memory system which enables fast data transfer between the processor and the main memory.
  • a processor memory system comprises a processor, a data bus and a memory unit.
  • the storage unit contains a plurality of working memories and a plurality of cache memories.
  • a cache memory is at least partially assigned to the main memories.
  • the data bus is arranged between the processor and the memory unit. Accordingly, the data transfer between the processor and the memory unit is accomplished via the data bus.
  • An advantage of the processor memory system according to the invention is the decentralized arrangement of the cache memories.
  • the cache memories are not like many conventional programs processor memory systems arranged centrally and responsible for the intermediate storage of the data of all working memories, rather the invention provides that some working memories are assigned their own cache memory. Consequently, when designing a cache memory, only the address space of the associated working memory has to be taken into account and not the entire address space which the processor accesses, which is generally much larger.
  • the access times of the processor to the working memories as a whole are considerably reduced, whereby waiting cycles of the processor can be largely avoided.
  • the cache memories can advantageously be coupled to the interfaces of the assigned working memories with the data bus.
  • the inventive assignment of a cache memory to a working memory makes it particularly advantageous if the properties of a cache memory depend on the function and / or the properties of the working memory assigned to the cache memory.
  • the function of a working memory can be understood to mean, for example, the function which the working memory fulfills with regard to the processor's requirements for the working memory.
  • it can be a function of a working memory to store certain types of data, such as program instructions. If, for example, program instructions are stored in a working memory, it is sufficient if the assigned cache memory has only a read function and no write function.
  • a property of the cache memory is thus determined by the function of the working memory. Additional properties of working and cache memories can be, for example, their storage capacities, which can also be interdependent. Through such properties specially matched to the associated working memory the cache memory can shorten access times and save costs.
  • Another particularly advantageous embodiment of the invention provides that the assignment of a cache memory to a working memory depends on the function and / or the properties of the working memory. It follows, for example, that a cache memory must only be allocated to those working memories which contain data which the processor must access particularly quickly and / or particularly frequently. Main memory, for which this does not apply, does not require a cache memory. This in turn saves costs.
  • a controller can advantageously be assigned to a cache memory, which controls the access of the cache memory to the assigned working memory. It is particularly advantageous if the controller is designed in such a way that it loads data into the cache memory, which can be assumed to be required in the further course of the program. This measure supports a high data transfer rate from the memory unit to the processor.
  • the main memory can be configured in such a way that the data stored in a main memory has a data width that is many times larger than the data that are processed in the processor. It is therefore advantageous if the associated cache memory takes on the task of adapting the data width to the respective addressee during a data transfer between processor and working memory.
  • FIG. 1 shows a schematic arrangement of an embodiment of the processor memory system according to the invention.
  • a processor memory system 1 is shown, in which a processor 2 is connected to working memories 4, 5 and 6 via a data bus 3.
  • a cache memory 7 or 8 is connected to the interface of the main memory 4 or 6 with the data bus 3.
  • the properties of the cache memories 7 and 8 can be matched to the functions and the properties of the main memories 4 and 6. If, for example, program instructions for executing an application program are stored in one of the working memories 4 and 6, the associated cache memory 7 or 8 only has to have a read function in order to receive the program instructions requested by the processor 2 from the associated working memory 4 or 6 to be able to load and forward to the processor 2. In this case, the cache memory 7 or 8 need not have a write function.
  • the cache memory 7 or 8 has a function which allows it to load data from the working memory 4 or 6 which has not yet been requested by the processor 2 at this time, but which processor 2 is likely to be needed during the next steps.
  • the main memory 5 has no cache memory. This measure can be useful if the main memory 5 is sufficiently fast or if wait cycles of the processor 2, which are caused by the main memory 5, can be tolerated. Therefore, in the present exemplary embodiment, only the working memories 4 and 6 have to be assigned the cache memories 7 and 8, since only the working memories 4 and 6 are decisive for the operating speed of the processor memory system 1.
  • the cache memories 7 and 8 can be a further task of the cache memories 7 and 8 to adapt the word width of the data to be transferred between the processor 2 and the main memories 4 and 6 to the word width of the component to which the data are to be transferred. For example, if the processor 2 has a data width of 32 bits and the working memories 4 and 6 have a data width of 128 bits, then when the processor 2 reads the working memories 4 or 6, four data words with a width of 32 bits are sent to the processor 2 forwarded.
  • the cache 7 and 8 perform the transformation of the data width.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

Die Erfindung bezieht sich auf ein Prozessor-Speicher-System (1), welches einen Prozessor (2), einen Datenbus (3) und eine Speichereinheit umfasst. Die Speichereinheit weist eine Mehrzahl von Arbeitsspeichern (4, 5, 6) und eine Mehrzahl von Cache-Speichern (7, 8) auf. Den Arbeitsspeichern (4, 6) ist zumindest teilweise jeweils ein Cache-Speicher (7, 8) zugeordnet. Der Datenbus (3) ist zwischen dem Prozessor (2) und der Speichereinheit angeordnet.

Description

Beschreibung
Prozessor-Speicher-System
Die Erfindung betrifft eine Einheit zur Speicherung von Daten, wobei die Einheit mit einem Prozessor über einen Datenbus zusammenwirkt .
Zugriffe eines Prozessors auf Daten, die in einem langsamen Speicherbaustein abgelegt sind, verursachen oftmals unerwünschte Wartezyklen, sogenannte Waitstates, in denen der Prozessor keine Rechenoperationen durchführen kann, da der Speicherbaustein dem Prozessor nicht schnell genug die benötigten Daten zur Verfügung stellen kann. Würde der Prozessor in einem solchen Fall nicht in einem Wartezustand verharren, könnte dieses zu Datenverlusten führen.
Die mittlere Zugriffszeit eines Prozessors auf einen Arbeitsspeicher lässt sich durch die Verwendung von Vorhaltespei- ehern, die im allgemeinen Sprachgebrauch als Cache-Speicher bezeichnet werden, reduzieren. Ein Cache-Speicher dient als Zwischenspeicher beispielsweise für Daten, welche von dem Prozessor zu dem gegenwärtigen Zeitpunkt verarbeitet werden oder gerade erzeugt wurden. Dadurch wird der Datentransfer zwischen dem Prozessor und dem Arbeitsspeicher erheblich beschleunigt, und es sind entsprechend weniger Wartezyklen des Prozessors erforderlich.
Bei bisherigen Prozessor-Speicher-Systemen ist häufig eine Kopplung des Cache-Speichers an die Schnittstelle des Prozessors mit dem Datenbus vorgesehen, wobei über den Datenbus der Datentransfer zwischen dem Prozessor und dem Arbeitsspeicher erfolgt. Der Cache-Speicher ist dabei in der Regel so ausgelegt, dass er Daten des gesamten Arbeitsspeicherbereichs zwi- schenspeichern kann und dass er sämtliche Zugriffsarten des Prozessors auf den Arbeitsspeicher, wie z.B. Lese-, Schreibund Lese-Rechen-Schreib-Befehle, unterstützen kann. Ein ebenfalls bekanntes Prozessor-Speicher-System ist in der Patentschrift U.S. 5,953,740 A beschrieben. In diesem System ist ein Cache-Speicher an die Schnittstelle eines Datenbuses mit dem Controller eines Arbeitsspeichers gekoppelt. Der
Cache-Speicher setzt sich zwar aus mehreren untergeordneten Cache-Speichern, denen jeweils eine bestimmte Aufgabe zukommt, zusammen, jedoch müssen auch die untergeordneten Cache-Speicher den gesamten Speicherbereich des Arbeitsspei- chers abdecken. Trotz der Mehrzahl von unterschiedlich ausgelegten Cache-Speichern weist dieses Prozessor-Speicher-System den Nachteil auf, dass insgesamt ein nur relativ langsamer Datentransfer zwischen dem Prozessor und dem Arbeitsspeicher möglich ist.
Aufgabe der Erfindung ist es daher, ein Prozessor-Speicher- System zu schaffen, welches einen schnellen Datentransfer zwischen dem Prozessor und dem Arbeitsspeicher ermöglicht.
Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale des Patentanspruchs 1 gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen sind in den Unteransprüchen angegeben.
Ein erfindungsgemäßes Prozessor-Speicher-System umfasst einen Prozessor, einen Datenbus und eine Speichereinheit. Die Speichereinheit enthält eine Mehrzahl von Arbeitsspeichern sowie eine Mehrzahl von Cache-Speichern. Zumindest teilweise ist den Arbeitsspeichern jeweils ein Cache-Speicher zugeordnet. Der Datenbus ist zwischen dem Prozessor und der Speichereinheit angeordnet. Demnach wird der Datentransfer zwischen dem Prozessor und der Speichereinheit über den Datenbus bewerkstelligt.
Ein Vorteil des erfindungsgemäßen Prozessor-Speicher-Systems ist die dezentrale Anordnung der Cache-Speicher. Die Cache- Speicher sind hierbei nicht wie bei vielen herkömmlichen Pro- zessor-Speicher-Systemen zentral angeordnet und für die Zwi- schenspeicherung der Daten sämtlicher Arbeitsspeicher zuständig, sondern die Erfindung sieht vielmehr vor, dass manchen Arbeitsspeichern ein eigener Cache-Speicher zugeordnet ist. Folglich muss bei der Auslegung eines Cache-Speichers nur der Adressraum des zugehörigen Arbeitsspeichers beachtet werden und nicht der gesamte Adressraum, auf den der Prozessor zugreift, welcher in der Regel wesentlich größer ist. Durch die dezentrale Zuordnung der Cache-Speicher zu den jeweiligen Ar- beitsspeichern werden folglich die Zugriffszeiten des Prozessors auf die Arbeitsspeicher insgesamt erheblich reduziert, wodurch Wartezyklen des Prozessors weitgehend vermieden werden können.
Vorteilhafterweise können die Cache-Speicher jeweils an die Schnittstellen der zugeordneten Arbeitsspeicher mit dem Datenbus gekoppelt sein.
Durch die erfindungsgemäße Zuordnung eines Cache-Speichers zu einem Arbeitsspeicher ist es besonders vorteilhaft, wenn die Eigenschaften eines Cache-Speichers von der Funktion und/oder den Eigenschaften des dem Cache-Speicher zugeordneten Arbeitsspeichers abhängen. Unter der Funktion eines Arbeitsspeichers kann beispielsweise die Funktion verstanden werden, die der Arbeitsspeicher im Hinblick auf die Anforderungen des Prozessors an die Arbeitsspeicher erfüllt. Zum Beispiel kann es eine Funktion eines Arbeitsspeichers sein, bestimmte Datenarten, wie etwa Programmbefehle, abzuspeichern. Sind in einem Arbeitsspeicher beispielsweise Programmbefehle abge- legt, so genügt es, wenn der zugeordnete Cache-Speicher lediglich über eine Lese-Funktion und über keine Schreib- Funktion verfügt. Somit wird durch die Funktion des Arbeitsspeichers eine Eigenschaft des Cache-Speichers bestimmt. Weitere Eigenschaften von Arbeits- und Cache-Speichern können z.B. ihre Speicherkapazitäten sein, die ebenfalls voneinander abhängig sein können. Durch derartige speziell auf die jeweils zugehörigen Arbeitsspeicher abgestimmte Eigenschaften der Cache-Speicher können Zugriffszeiten verkürzt und Kosten eingespart werden.
Ein weitere besonders vorteilhafte Ausgestaltung der Erfin- düng sieht vor, dass die Zuordnung eines Cache-Speichers zu einem Arbeitsspeicher von der Funktion und/oder den Eigenschaften des Arbeitsspeichers abhängt. Daraus folgt beispielsweise, dass nur denjenigen Arbeitsspeichern ein Cache- Speicher zugeteilt werden muss, die Daten enthalten, auf die von dem Prozessor besonders schnell und/oder besonders häufig zugegriffen werden muss. Arbeitsspeicher, für die dieses nicht gilt, benötigen keinen Cache-Speicher. Dadurch werden wiederum Kosten eingespart .
Vorteilhafterweise kann einem Cache-Speicher eine Steuerung zugeordnet sein, welche den Zugriff des Cache-Speichers auf den zugeordneten Arbeitsspeicher steuert. Besonders vorteilhaft ist es dabei, wenn die Steuerung derart ausgelegt ist, dass sie Daten in den Cache-Speicher lädt, von denen anzuneh- men ist, dass sie im weiteren Programmverlauf benötigt werden. Durch diese Maßnahme wird eine hohe Datentransferrate von der Speichereinheit zu dem Prozessor unterstützt.
Die Arbeitsspeicher können derart konfiguriert sein, dass die in einem Arbeitsspeicher abgelegten Daten eine um ein ganzzahliges Vielfaches größere Datenbreite aufweisen als die Daten, die in dem Prozessor verarbeitet werden. Daher ist es vorteilhaft, wenn der zugehörige Cache-Speicher die Aufgabe übernimmt, die Datenbreite bei einem Datentransfer zwischen Prozessor und Arbeitsspeicher dem jeweiligen Adressaten anzupassen.
Die Erfindung wird nachfolgend in beispielhafter Weise unter Bezugnahme auf die Zeichnung näher erläutert. Die einzige Fi- gur zeigt dabei eine schematische Anordnung eines Ausführungsbeispiels des erfindungsgemäßen Prozessor-Speicher- Systems. In der Figur ist ein Prozessor-Speicher-System 1 dargestellt, bei welchem ein Prozessor 2 über einen Datenbus 3 mit Arbeitsspeichern 4, 5 und 6 verbunden ist. An die Schnittstelle des Arbeitsspeichers 4 bzw. 6 mit dem Datenbus 3 ist ein Cache-Speicher 7 bzw. 8 geschaltet.
Die Eigenschaften der Cache-Speicher 7 und 8 können auf die Funktionen und die Eigenschaften der Arbeitsspeicher 4 und 6 abgestimmt sein. Sind beispielsweise in einem der Arbeitsspeicher 4 und 6 Programmbefehle für die Ausführung eines Anwendungsprogramms abgelegt, so muss der zugehörige Cache- Speicher 7 oder 8 lediglich über eine Lese-Funktion verfügen, um die von dem Prozessor 2 angeforderten Programmbefehle aus dem zugehörigen Arbeitsspeicher 4 oder 6 laden zu können und an den Prozessor 2 weiterleiten zu können. In diesem Fall muss der Cache-Speicher 7 oder 8 keine Schreib-Funktion aufweisen.
Ebenfalls kann vorgesehen sein, dass der Cache-Speicher 7 bzw. 8 über eine Funktion verfügt, die es ihm erlaubt, Daten aus dem Arbeitsspeicher 4 bzw. 6 zu laden, die zu diesem Zeitpunkt von dem Prozessor 2 noch nicht angefordert wurden, die jedoch von dem Prozessor 2 wahrscheinlich während der nächsten Arbeitsschritte benötigt werden.
Ferner kann es ausreichend sein, nur einige der Arbeitsspeicher 4, 5 und 6 mit einem Cache-Speicher 7 und 8 zu versehen. In dem in der Figur gezeigten Ausführungsbeispiel verfügt der Arbeitsspeicher 5 über keinen Cache-Speicher. Diese Maßnahme kann sinnvoll sein, falls der Arbeitsspeicher 5 ausreichend schnell ist oder falls Wartezyklen des Prozessors 2, die durch den Arbeitsspeicher 5 verursacht werden, toleriert werden können. Daher müssen bei dem vorliegenden Ausführungsbei- spiel nur den Arbeitsspeichern 4 und 6 die Cache-Speicher 7 und 8 zugeordnet werden, da nur die Arbeitsspeicher 4 und 6 für die Arbeitsgeschwindigkeit des Prozessor-Speicher-Systems 1 ausschlaggebend sind.
Neben der Zwischenspeicherung von Daten kann es eine weitere Aufgabe der Cache-Speicher 7 und 8 sein, die Wortbreite der zwischen dem Prozessor 2 und den Arbeitsspeichern 4 und 6 zu transferierenden Daten an die Wortbreite des Bauelement anzupassen, an welches die Daten transferiert werden sollen. Verfügen beispielsweise der Prozessor 2 über eine Datenbreite von 32 bit und die Arbeitsspeicher 4 und 6 über eine Datenbreite von 128 bit, so werden bei einem Lesezugriff des Prozessors 2 auf die Arbeitsspeicher 4 oder 6 vier Datenworte mit einer Breite von 32 bit an den Prozessor 2 weitergeleitet. Die Transformation der Datenbreite führen dabei die Cache-Speicher 7 und 8 aus.

Claims

Patentansprüche
1. Prozessor-Speicher-System (1) mit einem Prozessor (2), einem Datenbus (3) und einer Speichereinheit, wobei - die Speichereinheit eine Mehrzahl von Arbeitsspeichern (4, 5, 6) und eine Mehrzahl von Cache-Speichern (7, 8) aufweist,
- den Arbeitsspeichern (4, 6) zumindest teilweise jeweils ein Cache-Speicher (7, 8) zugeordnet ist, und - der Datenbus (3) zwischen dem Prozessor (2) und der Speichereinheit angeordnet ist .
2. Prozessor-Speicher-System (1) nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, - dass die Cache-Speicher (7, 8) jeweils an die Schnittstellen der zugeordneten Arbeitsspeicher (4, 6) mit dem Datenbus (3) gekoppelt sind.
3. Prozessor-Speicher-System (1) nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t,
- dass die Eigenschaften eines Cache-Speichers (7, 8) von der Funktion und/oder den Eigenschaften des dem Cache- Speicher (7, 8) zugeordneten Arbeitsspeichers (4, 6) abhängig sind.
4. Prozessor-Speicher-System (1) nach einem oder mehreren der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t,
- dass die Zuordnung eines Cache-Speichers (7, 8) zu einem Arbeitsspeichers (4, 6) von der Funktion und/oder den Eigenschaften des Arbeitsspeichers (4, 6) abhängig ist.
5. Prozessor-Speicher-System (1) nach einem oder mehreren der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, - dass einem Cache-Speicher (7, 8) eine Steuerung zugeordnet ist, welche den Zugriff des Cache-Speichers (7, 8) auf den zugeordneten Arbeitsspeicher (4, 6) steuert.
6. Prozessor-Speicher-System (1) nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t,
- dass die Steuerung den Zugriff des Cache-Speichers (7, 8) auf den zugeordneten Arbeitsspeicher (4, 6) derart steuert, dass Daten, die bei nachfolgenden Zugriffen des Pro- zessors (2) auf den Arbeitsspeicher (4, 6) gebraucht werden könnten, in den Cache-Speicher (7, 8) geladen werden.
7. Prozessor-Speicher-System (1) nach einem oder mehreren der Ansprüche 3 bis 6, d a d u r c h g e k e n n z e i c h n e t,
- dass einem Arbeitsspeicher (4, 6), in welchem Programmbefehle abgelegt sind, ein Cache-Speicher (7, 8) zugeordnet ist, der auf die Daten des Arbeitsspeichers (4, 6) zugreifen kann und die auf dem Arbeitsspeicher (4, 6) abgelegten Daten nicht überschreiben kann.
8. Prozessor-Speicher-System (1) nach einem oder mehreren der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, - dass ein Cache-Speicher (7, 8) dazu ausgelegt ist, bei einem Datentransfer zwischen dem zugeordneten Arbeitsspeicher (4, 6) und dem Prozessor (2) die Datenbreite der zu transferierenden Daten dem Prozessor (2) oder dem Arbeitsspeicher (4, 6) anzupassen.
PCT/DE2002/003022 2001-10-19 2002-08-19 Prozessor-speicher-system WO2003038623A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10151733A DE10151733A1 (de) 2001-10-19 2001-10-19 Prozessor-Speicher-System
DE10151733.5 2001-10-19

Publications (2)

Publication Number Publication Date
WO2003038623A2 true WO2003038623A2 (de) 2003-05-08
WO2003038623A3 WO2003038623A3 (de) 2003-10-09

Family

ID=7703098

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2002/003022 WO2003038623A2 (de) 2001-10-19 2002-08-19 Prozessor-speicher-system

Country Status (2)

Country Link
DE (1) DE10151733A1 (de)
WO (1) WO2003038623A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111880722A (zh) * 2019-05-03 2020-11-03 联发科技股份有限公司 缓存管理方法及微控制器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2627298A1 (fr) * 1988-02-16 1989-08-18 Sun Microsystems Inc Systeme informatique a antememoire et procede pour acceder a des donnees dans un tel systeme
US5696929A (en) * 1995-10-03 1997-12-09 Intel Corporation Flash EEPROM main memory in a computer system
EP0843261A2 (de) * 1996-11-18 1998-05-20 Nec Corporation Speichersystem mit virtuellen Kanälen
US5936971A (en) * 1989-04-13 1999-08-10 Sandisk Corporation Multi-state flash EEprom system with cache memory

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69130967T2 (de) * 1990-08-06 1999-10-21 Ncr International, Inc. Rechnerspeicheranordnung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2627298A1 (fr) * 1988-02-16 1989-08-18 Sun Microsystems Inc Systeme informatique a antememoire et procede pour acceder a des donnees dans un tel systeme
US5936971A (en) * 1989-04-13 1999-08-10 Sandisk Corporation Multi-state flash EEprom system with cache memory
US5696929A (en) * 1995-10-03 1997-12-09 Intel Corporation Flash EEPROM main memory in a computer system
EP0843261A2 (de) * 1996-11-18 1998-05-20 Nec Corporation Speichersystem mit virtuellen Kanälen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111880722A (zh) * 2019-05-03 2020-11-03 联发科技股份有限公司 缓存管理方法及微控制器

Also Published As

Publication number Publication date
WO2003038623A3 (de) 2003-10-09
DE10151733A1 (de) 2003-04-30

Similar Documents

Publication Publication Date Title
DE69728212T2 (de) Speichersteuerung und diese verwendendes Rechnersystem
EP0013737B1 (de) Mehrstufige Speicherhierarchie für ein Datenverarbeitungssystem
DE3438869A1 (de) Computersystem mit adressumwandlung
DE2844357A1 (de) Speichererweiterung
DE3046912C2 (de) Schaltungsanordnung zum selektiven Löschen von Cachespeichern in einer Multiprozessor-Datenverarbeitungsanlage
DE69119149T2 (de) Struktur zur direkten Speicher-zu-Speicher-Übertragung
EP1079307B1 (de) Verfahren zum Betrieb eines Speichersystems sowie Speichersystem
DE69033416T2 (de) Hauptspeicherkarten mit Einzelbit-Setz- und Rücksetz-Funktion
EP1332501B1 (de) Speicherverwaltungslogik zur erweiterten nutzung von festwertspeichern
WO2003038623A2 (de) Prozessor-speicher-system
DE10105627B4 (de) Mehrfachanschlussspeichereinrichtung, Verfahren und System zum Betrieb einer Mehrfachanschlussspeichereinrichtung
DE10306285A1 (de) Mikrocomputersystem
DE102005010931A1 (de) Mehrtordirektzugriffsspeicher
DE4200285A1 (de) Microcomputer-speicherzugriffverfahren
DE19713178A1 (de) Schaltungsanordnung mit einem Prozessor und einem Datenspeicher
DE69518465T2 (de) Verarbeitungseinheit mit Erkennung eines Byteausrichtungsmechanismuses im Speicherkontrollmechanismus
EP1316891B1 (de) Datenübertragungseinrichtung
DE112019006932T5 (de) Programmierbarer direct-memory-access-controller mitbeliebiger reihenfolge zur konfiguration von mehreren kernunabhängigen peripheriegeräten
EP0556430B1 (de) Verfahren zur Steuerung eines Peripheriesystems
WO2004031955A2 (de) Verfahren zur regulierung des datenzugriffs bei einem aus mehreren einzelsystemen bestehenden system auf wenigstens eine datenspeichereinrichtung
EP1062591B1 (de) Programmgesteuerte einheit mit internen und externen speichern
WO2000031642A1 (de) Cache-speichereinrichtung
DE10121745A1 (de) Verfahren und Anordnung zu einem Stack mit einem, in Datengruppen mit mehreren Elementen aufgeteilten Speicher
DE19961727A1 (de) Schaltungsanordnung mit einer Datenübertragungsvorrichtung
EP1248202B1 (de) Bussystem

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): CN JP US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): DE DK FI FR GB IT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP