WO2003017374A2 - Speicherzelle - Google Patents

Speicherzelle Download PDF

Info

Publication number
WO2003017374A2
WO2003017374A2 PCT/DE2002/002759 DE0202759W WO03017374A2 WO 2003017374 A2 WO2003017374 A2 WO 2003017374A2 DE 0202759 W DE0202759 W DE 0202759W WO 03017374 A2 WO03017374 A2 WO 03017374A2
Authority
WO
WIPO (PCT)
Prior art keywords
source
drain
control gate
memory cell
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2002/002759
Other languages
English (en)
French (fr)
Other versions
WO2003017374A3 (de
Inventor
Franz Hofmann
Josef Willer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to JP2003522178A priority Critical patent/JP4481004B2/ja
Priority to EP02767055A priority patent/EP1415349A2/de
Priority to KR1020047001792A priority patent/KR100679775B1/ko
Publication of WO2003017374A2 publication Critical patent/WO2003017374A2/de
Publication of WO2003017374A3 publication Critical patent/WO2003017374A3/de
Priority to US10/779,557 priority patent/US6998672B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/691—IGFETs having charge trapping gate insulators, e.g. MNOS transistors having more than two programming levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0413—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having charge-trapping gate insulators, e.g. MNOS transistors

Definitions

  • the invention relates to a memory cell.
  • Computers with memory arrangements are used in a wide variety of applications, be it as a mainframe, as a personal computer, in washing machines, in kitchen appliances, in motor vehicles, in telephones, in answering machines or in other applications.
  • a computer is to be understood in the broadest sense as an electronic control and / or computing device.
  • the memory arrangement of the computer is used for the permanent or temporary storage of data, for example parameters which are necessary for the operation of the computer, or of calculation results which are generated by the computer during operation of the computer.
  • the memory arrangement has a memory with at least one, usually with a plurality of memory cells.
  • Each memory cell has a memory element in which an amount of electrical charge can be stored so as to adjust the memory content of the memory cell.
  • the memory cells have volatile and non-volatile memory cells.
  • a memory content stored in the memory element typically remains in the memory element for only about one second. The memory content must therefore be refreshed periodically.
  • a memory content stored in the memory element remains permanently in the memory element for a storage time of the order of years.
  • MOSFET metal oxide semiconductor field effect transistor
  • the gate electrode is used as the control gate.
  • a memory element for storing a memory content of the memory cell is provided between the control gate and the gate oxide layer over the channel region.
  • the storage element has a potential barrier both towards the channel area and towards the control gate. Characterized in that a suitable, sufficiently high electrical voltage is applied to the control gate, electrical charge carriers can be charged from the channel area into the storage element or can be discharged from the storage element into the channel area. As a result, a memory content of the memory cell can either be programmed or deleted.
  • Non-volatile memory is the EEPROM (Electrically Erasable Programmable Read Only Memory). With the EEPROM, a programmed memory content can be deleted by applying an electrical voltage.
  • EEPROM Electrically Erasable Programmable Read Only Memory
  • MIOS metal insulator oxide semiconductor
  • the memory element is formed by a metallically conductive floating gate.
  • the memory element is formed from an insulator memory element made of (at least) one insulator material.
  • the storage content of the storage element is formed by a charge quantity of electrical charge carriers located (“trapped”) in the insulator storage element.
  • the aim is to reduce the power consumption when programming the memory cell.
  • a floating gate memory cell is known from [1].
  • the memory cell from [1] has a source region, a drain region, a channel region, a memory element arrangement with a floating gate and a control gate arranged above it, and a side-side selection gate provided next to the memory element arrangement.
  • a comparatively low voltage is applied to the selection gate in order to generate a small electrical current flow in the channel region.
  • An electrical voltage is applied to the control gate which is sufficiently high to charge electrical charge carriers into the floating gate.
  • the electrical voltage applied to the selection gate in the memory cell from [1] can be significantly lower than the voltage required to charge the floating gate. This enables programming with a lower current than with a floating gate memory cell without a selection gate.
  • the voltage for the selection gate must be selected to be sufficiently large that electrical charge carriers can reach the channel region from the source region, so that a continuous electrically conductive channel is formed between the source region and the drain region.
  • each individual memory cell is typically reduced.
  • [2] discloses a non-volatile semiconductor memory in which a first gate region section arranged above a first ONO memory layer and above a source region, and a second gate arranged above a second ONO memory layer and above a drain region. Area section and a third gate area section arranged above a channel area and above a gate insulating layer are provided, the first, second and third gate area sections being electrically coupled to one another.
  • the invention is based on the problem of creating an efficient, energy-saving and reliable memory cell.
  • a memory cell is created with: a substrate, a source region formed in the substrate, a drain region formed in the substrate, a channel region running between the source region and the drain region with a variable electrical conductivity, a source-side control gate, which extends at least partially over a source-side edge section of the channel area adjoining the source area and is designed to change the electrical conductivity of the source-side edge section, a drain-side control gate, which extends at least partially over a drain-side edge section of the channel region that adjoins the drain region and is designed to change the electrical conductivity of the drain-side edge section, one between the source-side control gate and the drain -side control gate arranged in ection gate, which extends over a central section of the channel region and is designed to change the electrical conductivity of the central section, the central section extending between the source-side edge section and the drain-side edge section of the channel region, one A source-side memory element that extends at least between the source-side edge section and the source-side control gate, and a drain-side
  • a separate memory content and thus one bit of data each can be stored in the source-side memory element and in the drain-side memory element.
  • the memory capacity of the memory cell is thus doubled in comparison to a memory cell with only one memory element.
  • the memory cell can also be programmed to save energy and reliably.
  • the memory cell is programmed according to the following procedure.
  • An (electrical) source voltage with a source voltage value is applied to the source region.
  • An (electrical) drain voltage with a drain is applied to the drain area. Voltage value applied.
  • the source voltage value and the drain voltage value are different.
  • a source-drain voltage is thus present between the source region and the drain region, the value of which is equal to the difference between the source voltage value and the drain voltage value.
  • An electrical injection gate voltage with an injection gate voltage value is applied to the injection gate.
  • An electrical source control gate voltage with a source control gate voltage value is applied to the source-side control gate.
  • An electrical drain control gate voltage with a drain control gate voltage value is applied to the drain-side control gate. The source control gate voltage value and the drain control gate voltage value are each greater in magnitude than the injection gate voltage value.
  • the source control gate voltage value and the drain control gate voltage value can be the same.
  • a suitable electrical voltage is therefore applied between the source region and the drain region.
  • the source-side control gate By means of the source-side control gate, electrical charge carriers are charged from the source region into the source-side edge section of the channel region under the source-side control gate.
  • a comparatively high electrical voltage is applied to the source-side control gate, and there is still no tunneling of charge carriers into the source-side storage element.
  • a relatively low electrical voltage is applied to the injection gate.
  • the electrical current in the central channel region can be chosen to be particularly low due to the control gate on the source side, without the flow of the electrical current in the channel region being interrupted between the source region and the drain region.
  • the memory cell can therefore be programmed to save energy.
  • a suitable electrical source-drain voltage is applied between the source region and the drain region, which polarity is reversed when comparing the source-drain voltage when programming the drain-side memory element and in terms of amount can be the same size. If the source-drain voltage is of the same magnitude, the other voltages can be selected to be the same as when programming the drain-side memory element.
  • the power consumption is particularly low due to the injection gate.
  • the storage element can have silicon nitride.
  • the storage element can have silicon dioxide or another suitable insulator material.
  • the memory element can be an integrated part of an ONO layer, which is formed from a first silicon dioxide layer, a silicon nitride layer formed on the first silicon dioxide layer and a second silicon dioxide layer formed on the silicon nitride layer.
  • the gate oxide layer and the first silicon dioxide layer can be formed as separate layers. Alternatively, the gate oxide layer can be formed in one piece with the first silicon dioxide layer.
  • the source-side control gate and the drain-side control gate can be contacted separately. This is advantageous if different electrical voltages are to be applied to the source-side control gate and the drain-side control gate.
  • the source-side control gate and the drain-side control gate are preferably electrically coupled to one another.
  • only one voltage source is required for the source-side control gate and the drain-side control gate to apply a respective voltage.
  • particularly simple and thus efficient programming of the memory cell can be achieved in this way.
  • the drain-side memory element can be programmed first, then the source-drain voltage can be interchanged, and then the source-side memory element can be programmed without further changes, as already described above.
  • the source-side storage element can be programmed first and then the drain-side storage element.
  • the channel area can have an n-channel.
  • the channel area can have a p-channel.
  • a memory arrangement according to the invention which is designed as an EEPROM, has at least one memory cell which is constructed as described above.
  • Fig. 1 shows a memory cell according to a first embodiment of the invention, in which the drain-side memory element is programmed.
  • FIG. 2 shows the memory cell from FIG. 1, in which the memory contents of the source-side memory element and the drain-side memory element are erased.
  • 3a shows a memory cell according to a second embodiment of the invention in cross section in a first manufacturing state during its manufacture.
  • 3b shows the memory cell according to the second embodiment of the invention in cross section in a second manufacturing state during its manufacture.
  • 3c shows the memory cell according to the second embodiment of the invention in cross section in a third manufacturing state during its manufacture.
  • 3d shows the memory cell according to the second embodiment of the invention in cross section in a fourth manufacturing state during its manufacture.
  • Fig. 3e the memory cell according to the second embodiment of the invention in cross section in the completed manufacturing state.
  • Fig. 3f two memory cells according to the invention like the one shown in Fig. 3e from above.
  • FIG. 1 shows a memory cell according to a first embodiment of the invention, in which the drain-side memory element is programmed.
  • n-type channel area 103 has a substrate 100, an n + -doped source region 101 formed in the substrate 100, an n + -doped drain region 102 formed in the substrate 100 and one between the source region 101 and the drain - Area 102 extending n-type channel area 103 with a variable electrical conductivity.
  • the memory cell also has a source-side control gate 104, which extends at least partially over a source-side edge section 105 of the channel region 103 which adjoins the source region 101 and for Changing the electrical conductivity of the source-side edge section 105 is formed.
  • the memory cell also has a drain-side control gate
  • the 107 of the channel region 103 extends and is designed to change the electrical conductivity of the drain-side edge section 107.
  • An injection gate 108 is arranged between the source-side control gate 104 and the drain-side control gate 106, which extends over a central section 109 of the channel region 103 and is designed to change the electrical conductivity of the central section 109.
  • the middle section 109 extends between the source-side edge section 105 and the drain-side edge section 107 of the channel region 103.
  • the memory cell also has a source-side memory element 110 made of silicon nitride, which extends between the source-side control gate 104 on the one hand and the injection gate 108, the source-side edge section 105 and the source region 101 on the other.
  • the memory cell has a drain-side storage element 111 made of silicon nitride, which extends between the drain-side control gate 106 on the one hand and the injection gate 108, the drain-side edge section 107 and the drain region 102 on the other.
  • the memory cell also has a gate oxide arrangement 112 made of silicon dioxide.
  • the gate oxide arrangement 112 has a gate oxide layer 113 which extends between the substrate 100 on the one hand and the source-side control gate 104, the drain-side control gate 106 and the injection gate 108 on the other hand.
  • Between the source-side control gate 104 and the source-side memory element 110, between the source-side memory element 110 and the injection gate 108, between the injection gate 108 and the A drain-side memory element 111 and between the drain-side memory element 111 and the drain-side control gate 106 each have a layer of silicon dioxide, these layers of silicon dioxide forming part of the gate oxide arrangement 112 and being formed in one piece with the gate oxide layer 113.
  • An electrical voltage of 0 V is applied to the source region 101.
  • An electrical voltage of 5 V is applied to the drain region.
  • An electrical voltage of 10 V is applied to the source-side control gate 104 and to the drain-side control gate 105 by means of a common voltage source.
  • An electrical voltage of 1.5 V is applied to the injection gate 108.
  • a memory cell has a p + -doped source region, a p + - doped drain region and a p-type channel region running between the source region and the drain region and having a variable electrical conductivity.
  • FIG. 2 shows the memory cell from FIG. 1, in which the memory contents of the source-side memory element 110 and the drain-side memory element 111 are erased.
  • the same positive electrical voltage of 5 V is applied to the source region 101 and to the drain region 102.
  • To the source-side control gate 104 and to the drain-side Control gate 106 is applied the same negative electrical voltage of -5 volts.
  • An electrical voltage of 0 V is applied to the injection gate 108.
  • holes from the channel region 103 are loaded into the source-side storage element 110.
  • These holes recombine with negative electrical charge carriers located in the source-side storage element 110.
  • the negative electrical charge of the negative charge carriers located in the source-side storage element 110 is compensated for, and thus the memory content in the source-side storage element 110 is erased.
  • holes are loaded from the channel region 103 into the drain-side storage element 111.
  • a negative electrical voltage can alternatively be applied to the injection gate 108.
  • an electrical voltage of 1.2 V can be applied between the source region 101 (0 V) and the drain region 102 (1.2 V). A voltage of approximately 2 V is then respectively applied to the source-side control gate 104, to the drain-side control gate 106 and to the injection gate 108.
  • an electrical voltage of -1.2 V is applied between the source region 101 (1.2 V) and the drain region 102 (0 V).
  • the voltages at the source side control gate 104, the drain side control gate 106 and the injection gate 108 are also 2 V, i.e. only the source-drain voltage is reversed.
  • Table 1 shows typical electrical voltages which are to be applied to the different elements of the memory cell and which are suitable in the stated combination for programming, erasing or reading out the memory cell.
  • FIGS. 3a to 3f A method for producing a memory cell according to the invention is described below with reference to FIGS. 3a to 3f.
  • 3a shows a memory cell according to a second
  • a p-type substrate 300 is used as the starting material for the memory cell.
  • a 10 nm thick gate oxide layer 301 is formed on the substrate 300.
  • An injection gate layer with a layer sequence of successively polysilicon 302a, tungsten silicide 302b, TEOS is formed on the gate oxide layer 301
  • the injection gate layer is structured photolithographically
  • a silicon nitride layer is deposited on the structure from FIG. 3a.
  • the silicon nitride layer is etched back, so that laterally of injection gate 302 nitride spacer 303 remain and the structure shown in FIG. 3b is formed.
  • An arsenic implantation step is carried out on the structure from FIG. 3b, in which a source region 304 and a drain region 305 are formed, as shown in FIG. 3c.
  • a channel region extends between the source region 304 and the drain region 305.
  • a layer of thick oxide 306 is formed above the source region 304 and the drain region 305 by means of oxidation, so that the structure shown in FIG. 3c is formed.
  • the nitride spacers 303 are now removed by a wet etching step.
  • a silicon dioxide layer acts as an etching stop layer, so that the gate oxide layer 301 is not attacked and the structure shown in FIG. 3d is formed.
  • a silicon dioxide etching step is first carried out, in which the gate oxide layer 301 is removed in regions 307 next to the injection gate 302 (and the thick oxide 306 is thinned out).
  • a lower oxide layer 308 of silicon dioxide is then formed on the surface of the partially finished structure.
  • a storage element layer 309 made of silicon nitride is formed on the lower oxide layer 308.
  • An upper oxide layer 310 made of silicon dioxide is formed on the memory element layer 309.
  • the source-side storage element 311 and the drain-side storage element 312 are each formed from the storage element layer 309 made of silicon nitride and delimited on one side by the lower oxide layer 308 and on the other side by the upper oxide layer 310.
  • a polysilicon layer is formed on top oxide layer 310
  • a tungsten silicide layer 314 is formed in the polysilicon layer 313.
  • Tungsten silicide layer 314 are structured photolithographically (photolithography and subsequent etching of the
  • Polysilicon layer 313 and tungsten layer 314 thus become a source-side control gate 315 and a drain-side
  • Control gate 316 formed.
  • the source-side control gate 315 and the drain-side control gate 316 are electrically coupled to one another.
  • 3e shows the finished memory cell in cross section.
  • FIG. 3f shows, for further illustration, two memory cells according to the invention arranged next to one another, like the one shown in FIG. 3e, from above.
  • the substrate 100, 300 is an n-substrate.
  • the channel area has a p-channel.
  • 302 injection gate 302a polysilicon 302b tungsten 302c TEOS

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine Speicherzelle weist auf: einen Source-Bereich, (304) einen Drain-Bereich (305), ein Source-seitiges Steuergate (315), ein Drain-seitiges Steuergate (316), ein zwischen dem Source-seitigen Steuergate (315) und dem Drain-seitigen Steuergate (316) angeordnetes Injektionsgate, (302) ein beim Source-seitigen Steuergate (315) angeordnetes Source-seitiges Speicherelement (311) und ein beim Drain-seitigen Steuergate (316) angeordnetes Drain-seitiges Speicherelement (312). Zum Programmieren der Speicherzelle wird an das Injektionsgate (302) eine niedrige und an die Steuergates eine hohe elektrische Spannung angelegt.

Description

Beschreibung
Speicherzelle
Die Erfindung betrifft eine Speicherzelle.
Computer mit Speicheranordnungen kommen bei den unterschiedlichsten Anwendungen zum Einsatz, sei es als Großrechner, als Personal Computer, in Waschmaschinen, in Küchengeräten, in Kraftfahrzeugen, in Telefonen, in Anrufbeantwortern oder in sonstigen Anwendungen. Ein Computer ist hierbei im weitesten Sinne als eine elektronische Steuer- und/oder Recheneinrichtung zu verstehen.
Die Speicheranordnung des Computers dient zum dauerhaften oder zwischenzeitlichen Speichern von Daten, zum Beispiel von Parametern, die zum Betrieb des Computers erforderlich sind, oder von Rechenergebnissen, die beim Betrieb des Computers vom Computer erzeugt werden.
Die Speicheranordnung weist einen Speicher mit mindestens einer, in der Regel mit einer Mehrzahl von Speicherzellen auf. Jede Speicherzelle weist ein Speicherelement auf, in dem eine elektrische Ladungsmenge abspeicherbar ist, um so den Speicherinhalt der Speicherzelle einzustellen.
Bei den Speicherzellen gibt es flüchtige und nichtflüchtige Speicherzellen. Bei einer flüchtigen Speicherzelle verbleibt ein in dem Speicherelement abgespeicherter Speicherinhalt für typischerweise nur ungefähr eine Sekunde in dem Speicherelement. Der Speicherinhalt muss daher periodisch aufgefrischt werden. Bei einer nichtflüchtigen Speicherzelle verbleibt ein in dem Speicherelement abgespeicherter Speicherinhalt für eine Speicherzeit von in der Größenordnung von Jahren dauerhaft in dem Speicherelement.
Eine nichtflüchtige Speicherzelle auf MOSFET-Basis (MOSFET = metal oxide semiconductor field effect transistor) basiert auf einem MOSFET mit einem Source-Bereich, einem Drain-Bereich, einem zwischen dem Source-Bereich und dem Drain-Bereich verlaufenden Kanalbereich, einer zum Steuern des Kanalbereichs angeordneten Gate-Elektrode (Steuergate) und einer zwischen der Gate-Elektrode (Steuergate) und dem Kanalbereich angeordneten Gateoxidschicht.
Bei der nichtflüchtigen Speicherzelle auf MOSFET-Basis wird die Gate-Elektrode als Steuergate verwendet. Zwischen dem Steuergate und der Gateoxidschicht über dem Kanalbereich ist ein Speicherelement zum Abspeichern eines Speicherinhalts der Speicherzelle vorgesehen. Das Speicherelement weist sowohl zum Kanalbereich hin als auch zum Steuergate hin eine Potentialbarriere auf. Dadurch, dass an das Steuergate eine geeignete, betragsmäßig ausreichend hohe elektrische Spannung angelegt wird, sind elektrische Ladungsträger aus dem Kanalbereich in das Speicherelement ladbar oder aus dem Speicherelement heraus in den Kanalbereich entladbar. Dadurch lässt sich ein Speicherinhalt der Speicherzelle wahlweise programmieren oder löschen.
Ein Beispiel für einen nichtflüchtigen Speicher ist der EEPROM (Electrically Erasable Programable Read Only Memory) . Beim EEPROM lässt sich ein einprogrammierter Speicherinhalt durch Anlegen einer elektrischen Spannung wieder löschen.
Bei den nichtflüchtigen Speicherzellen auf MOSFET-Basis gibt es dem Aufbau nach floating gate Speicherzellen und MIOS- Speicherzellen (MIOS = metal insulator oxide semiconductor) .
Bei einer floating gate Speicherzelle ist das Speicherelement durch ein metallisch leitfähiges floating gate gebildet.
Bei einer MIOS-Speicherzelle ist das Speicherelement aus einem Isolator-Speicherelement aus (mindestens) einem Isolatormaterial gebildet. Der Speicherinhalt des Speicherelements ist durch eine Ladungsmenge von in dem Isolator-Speicherelement lokalisierten („getrappten") elektrischen Ladungsträgern gebildet. Zum Programmieren einer Speicherzelle auf MOSFET-Basis muss im
Kanalbereich des MOSFET ein elektrischer Strom aufrechterhalten werden.
Damit eine Speicherzelle effizient eingesetzt und betrieben werden kann, wird angestrebt, den Stromverbrauch beim Programmieren der Speicherzelle zu verringern.
Aus [1] ist eine floating gate Speicherzelle bekannt. Die Speicherzelle aus [1] weist einen Source-Bereich, einen Drain- Bereich, einen Kanalbereich, eine Speicherelement-Anordnung mit einem floating gate und einem darüber angeordneten Steuergate sowie ein neben der Speicherelement-Anordnung vorgesehenes Source-seitiges seitliches Auswahl-Gate auf. Zum Programmieren der Speicherzelle aus [1] wird an das Auswahl- Gate eine vergleichsweise niedrige Spannung angelegt, um im Kanalbereich einen kleinen elektrischen Stromfluss zu erzeugen. An das Steuergate wird eine elektrische Spannung angelegt, die ausreichend hoch ist, um elektrische Ladungsträger in das floating gate zu laden. Die an das Auswahl-Gate angelegte elektrische Spannung kann bei der Speicherzelle aus [1] deutlich niedriger sein als die zum Laden des floating gate erforderliche Spannung. Dadurch ist eine Programmierung mit einem geringeren Strom als bei einer floating gate Speicherzelle ohne Auswahl-Gate möglich. Die Spannung für das Auswahl-Gate muss dabei andererseits ausreichend groß gewählt sein, dass elektrische Ladungsträger aus dem Source-Bereich in den Kanalbereich gelangen können, so dass zwischen dem Source-Bereich und dem Drain-Bereich ein durchgehender elektrisch leitfähiger Kanal ausgebildet wird.
Andererseits wird zur Erhöhung der Effizienz einer Speicherzelle oder einer Anordnung von Speicherzellen versucht, eine möglichst hohe Integrationsdichte zu erzielen, d.h. möglichst viele einzelne Speicherinhalte pro Fläche oder pro Volumen unterzubringen.
Hierzu wird typischerweise die Strukturgröße jeder einzelnen Speicherzelle verringert. Aus [2] ist ein nichtflüchtiger Halbleiterspeicher bekannt, bei dem ein oberhalb einer ersten ONO-Speicherschicht und oberhalb eines Source-Bereichs angeordneter erster Gate- Bereich-Abschnitt, ein oberhalb einer zweiten ONO- Speicherschicht und oberhalb eines Drain-Bereichs angeordneter zweiter Gate-Bereich-Abschnitt und ein oberhalb eines Kanal- Bereichs und oberhalb einer Gate-isolierenden Schicht angeordneter dritter Gate-Bereich-Abschnitt vorgesehen sind, wobei die ersten, zweiten und dritten Gate-Bereich-Abschnitte miteinander elektrisch gekoppelt sind.
Ferner ist in [3] (Anmeldetag: 28. Juli 2000, Offenlegungstag: 14. Februar 2002) eine Speicherzelle mit zwei ONO- Speicherschichten vorgeschlagen, von denen eine an einen Source-Bereich und die andere an einen Drain-Bereich angrenzt. Die Leitfähigkeit eines Kanal-Bereichs wird mittels eines darüber angeordneten Gate-Bereichs sowie mittels zweier mit dem Gate-Bereich über eine Anschlussleitung gekoppelter seitlicher Gate-Komponenten gesteuert, wobei zwischen dem Kanal-Bereich und dem Gate-Bereich eine Gate-isolierende Schicht angeordnet ist.
Der Erfindung liegt das Problem zugrunde, eine effiziente, stromsparende und zuverlässige Speicherzelle zu schaffen.
Das Problem wird gelöst durch eine Speicherzelle mit den Merkmalen gemäß dem unabhängigen Patentanspruch.
Geschaffen wird eine Speicherzelle mit: einem Substrat, einem im Substrat ausgebildeten Source-Bereich, einem im Substrat ausgebildeten Drain-Bereich, einem zwischen dem Source-Bereich und dem Drain-Bereich verlaufenden Kanalbereich mit einer veränderbaren elektrischen Leitfähigkeit, einem Source-seitigen Steuergate, das sich zumindest teilweise über einem sich an den Source-Bereich anschließenden Source-seitigen Randabschnitt des Kanalbereichs erstreckt und zum Verändern der elektrischen Leitfähigkeit des Source- seitigen Randabschnitts ausgebildet ist, einem Drain-seitigen Steuergate, das sich zumindest teilweise über einem sich an den Drain-Bereich anschließenden Drain-seitigen Randabschnitt des Kanalbereichs erstreckt und zum Verändern der elektrischen Leitfähigkeit des Drain- seitigen Randabschnitts ausgebildet ist, einem zwischen dem Source-seitigen Steuergate und dem Drain-seitigen Steuergate angeordneten In ektionsgate, das sich über einem mittleren Abschnitt des Kanalbereichs erstreckt und zum Verändern der elektrischen Leitfähigkeit des mittleren Abschnitts ausgebildet ist, wobei der mittlere Abschnitt sich zwischen dem Source-seitigen Randabschnitt und dem Drain-seitigen Randabschnitt des Kanalbereichs erstreckt, einem Source-seitigen Speicherelement, das sich zumindest zwischen dem Source-seitigen Randabschnitt und dem Source- seitigen Steuergate erstreckt, und einem Drain-seitigen Speicherelement, das sich zumindest zwischen dem Drain-seitigen Randabschnitt und dem Drain- seitigen Steuergate erstreckt, einer Gateoxidanordnung, die zumindest eine Gateoxidschicht aufweist, die sich zwischen dem Substrat einerseits und dem Source-seitigen Steuergate, dem Drain- seitigen Steuergate und dem Injektionsgate andererseits erstreckt .
Im Source-seitigen Speicherelement und im Drain-seitigen Speicherelement lässt sich je ein gesonderter Speicherinhalt und somit je ein Bit an Daten abspeichern. Damit ist bei der Speicherzelle die Speicherkapazität im Vergleich zu einer Speicherzelle mit nur einem Speicherelement verdoppelt.
Die Speicherzelle lässt sich außerdem stromsparend und zuverlässig programmieren.
Die Speicherzelle wird nach dem folgenden Verfahren programmiert .
An den Source-Bereich wird eine (elektrische) Source-Spannung mit einem Source-Spannungs-Wert angelegt. An den Drain-Bereich wird eine (elektrische) Drain-Spannung mit einem Drain- Spannungs-Wert angelegt. Dabei sind der Source-Spannungs-Wert und der Drain-Spannungs-Wert unterschiedlich. Zwischen dem Source-Bereich und dem Drain-Bereich liegt somit eine Source- Drain-Spannung an, deren Wert gleich der Differenz des Source- Spannungs-Werts und der Drain-Spannungs-Werts ist.
An das Injektionsgate ist eine elektrische Injektionsgate- Spannung mit einem Injektionsgate-Spannungswert angelegt. An das Source-seitige Steuergate ist eine elektrische Source- Steuergate-Spannung mit einem Source-Steuergate-Spannungswert angelegt. An das Drain-seitige Steuergate ist eine elektrische Drain-Steuergate-Spannung mit einem Drain-Steuergate- Spannungswert angelegt. Dabei sind der Source-Steuergate- Spannungswert und der Drain-Steuergate-Spannungswert jeweils dem Betrag nach größer als der In ektionsgate-Spannungswert.
Der Source-Steuergate-Spannungswert und der Drain-Steuergate- Spannungswert können hierbei gleich sein.
Zum Programmieren des Drain-seitigen Speicherelements wird also zwischen dem Source-Bereich und dem Drain-Bereich eine geeignete elektrische Spannung angelegt. Mittels des Source- seitigen Steuergates werden elektrische Ladungsträger vom Source-Bereich in den Source-seitigen Randabschnitt des Kanalbereichs unter dem Source-seitigen Steuergate geladen. Dazu wird an das Source-seitige Steuergate eine betragsmäßig vergleichsweise hohe elektrische Spannung angelegt, wobei es noch nicht zu einem Tunnelprozess von Ladungsträgern in das Source-seitige Speicherelement kommt. An das Injektionsgate wird eine betragsmäßig vergleichsweise niedrige elektrische Spannung angelegt. Dadurch gelangen nur wenige elektrische Ladungsträger in den mittleren Abschnitt des Kanalbereichs, so dass dort ein sehr geringer elektrischer Strom fließt. An das Drain-seitige Steuergate wird eine elektrische Spannung angelegt ist, die ausreichend hoch ist, um elektrische Ladungsträger in das Drain-seitige Speicherelement zu laden. Folglich wird, entsprechend dem geringen elektrischen Strom im mittleren Kanalbereich, eine geringe Leistung verbraucht (Leistung = Strom * Spannung) .
Bei der Speicherzelle kann aufgrund des Source-seitigen Steuergates der elektrische Strom im mittleren Kanalbereich besonders gering gewählt werden, ohne dass dabei der Fluss des elektrischen Stroms im Kanalbereich zwischen dem Source- Bereich und dem Drain-Bereich unterbrochen wird. Somit ist die Speicherzelle besonders stromsparend programmierbar.
Zum Programmieren des Source-seitigen Speicherelements wird zwischen dem Source-Bereich und dem Drain-Bereich eine geeignete elektrische Source-Drain-Spannung angelegt, die im Vergleich zur Source-Drain-Spannung bei der Programmierung des Drain-seitigen Speicherelements vertauscht gepolt ist und betragsmäßig gleich groß sein kann. Falls die Source-Drain- Spannung betragsmäßig gleich groß ist, können die übrigen Spannungen gleich gewählt sein wie bei der Programmierung des Drain-seitigen Speicherelements.
Bei der Programmierung des Source-seitigen Speicherelements ist durch das Injektionsgate der Stromverbrauch besonders gering.
Das Speicherelement kann Siliziumnitrid aufweisen.
Alternativ oder zusätzlich kann das Speicherelement Siliziumdioxid oder ein anderes geeignetes Isolatormaterial aufweisen.
Das Speicherelement kann integrierter Teil einer ONO-Schicht sein, die aus einer ersten Siliziumdioxidschicht, einer auf der ersten Siliziumdioxidschicht ausgebildeten Siliziumnitridschicht und einer auf der Siliziumnitridschicht ausgebildeten zweiten Siliziumdioxidschicht ausgebildet ist.
Die Gateoxidschicht und die erste Siliziumdioxidschicht können als gesonderte Schichten ausgebildet sein. Alternativ kann die Gateoxidschicht mit der ersten Siliziumdioxidschicht einstückig ausgebildet sein. Das Source-seitige Steuergate und das Drain-seitige Steuergate können gesondert kontaktiert sein. Dies ist vorteilhaft, falls an das Source-seitige Steuergate und das Drain-seitige Steuergate unterschiedliche elektrische Spannungen angelegt werden sollen.
Vorzugsweise sind das Source-seitige Steuergate und das Drain- seitige Steuergate miteinander elektrisch gekoppelt. In diesem Fall ist für das Source-seitige Steuergate und das Drain- seitige Steuergate zum Anlegen einer jeweiligen Spannung insgesamt nur eine Spannungsquelle erforderlich. Außerdem lässt sich auf diese Weise eine besonders einfache und damit effiziente Programmierung der Speicherzelle erreichen. Zum Beispiel kann zuerst das Drain-seitige Speicherelement programmiert werden, anschließend die Source-Drain-Spannung vertauscht gepolt werden, und danach ohne weitere Veränderungen das Source-seitige Speicherelement programmiert werden, wie weiter oben bereits beschrieben wurde. Alternativ kann zuerst das Source-seitige Speicherelement und danach das Drain-seitige Speicherelement programmiert werden.
Der Kanalbereich kann einen n-Kanal aufweisen. Alternativ kann der Kanalbereich einen p-Kanal aufweisen.
Ein erfindungsgemäße Speicheranordnung, die als EEPROM ausgebildet ist, weist mindestens eine Speicherzelle auf, die wie oben beschrieben aufgebaut ist.
Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Weiteren näher erläutert. Es zeigen:
Fig. 1 eine Speicherzelle gemäß einer ersten Ausführungsform der Erfindung, bei der das Drain-seitige Speicherelement programmiert wird.
Fig. 2 die Speicherzelle aus Fig. 1, bei der die Speicherinhalte des Source-seitigen Speicherelements und des Drain-seitigen Speicherelements gelöscht werden. Fig. 3a eine Speicherzelle gemäß einer zweiten Ausführungsform der Erfindung im Querschnitt in einem ersten Fertigungszustand während ihrer Herstellung.
Fig. 3b die Speicherzelle gemäß der zweiten Ausführungsform der Erfindung im Querschnitt in einem zweiten Fertigungszustand während ihrer Herstellung.
Fig. 3c die Speicherzelle gemäß der zweiten Ausführungsform der Erfindung im Querschnitt in einem dritten Fertigungszustand während ihrer Herstellung.
Fig. 3d die Speicherzelle gemäß der zweiten Ausführungsform der Erfindung im Querschnitt in einem vierten Fertigungszustand während ihrer Herstellung.
Fig. 3e die Speicherzelle gemäß der zweiten Ausführungsform der Erfindung im Querschnitt in vollendetem Fertigungszustand.
Fig. 3f zwei erfindungsgemäße Speicherzellen wie die in Fig. 3e gezeigte von oben.
Fig. 1 zeigt eine Speicherzelle gemäß einer ersten Ausführungsform der Erfindung, bei der das Drain-seitige Speicherelement programmiert wird.
Die Speicherzelle aus Fig. 1 weist ein Substrat 100 auf, einen im Substrat 100 ausgebildeten n+-dotierten Source-Bereich 101, einen im Substrat 100 ausgebildeten n+-dotierten Drain-Bereich 102 und einen zwischen dem Source-Bereich 101 und dem Drain- Bereich 102 verlaufenden n-Typ Kanalbereich 103 mit einer veränderbaren elektrischen Leitfähigkeit.
Die Speicherzelle weist weiter ein Source-seitiges Steuergate 104 auf, das sich zumindest teilweise über einem sich an den Source-Bereich 101 anschließenden Source-seitigen Randabschnitt 105 des Kanalbereichs 103 erstreckt und zum Verändern der elektrischen Leitfähigkeit des Source-seitigen Randabschnitts 105 ausgebildet ist.
Die Speicherzelle weist außerdem ein Drain-seitiges Steuergate
106 auf, das sich zumindest teilweise über einem sich an den Drain-Bereich 102 anschließenden Drain-seitigen Randabschnitt
107 des Kanalbereichs 103 erstreckt und zum Verändern der elektrischen Leitfähigkeit des Drain-seitigen Randabschnitts 107 ausgebildet ist.
Zwischen dem Source-seitigen Steuergate 104 und dem Drain- seitigen Steuergate 106 ist ein Injektionsgate 108 angeordnet, das sich über einem mittleren Abschnitt 109 des Kanalbereichs 103 erstreckt und zum Verändern der elektrischen Leitfähigkeit des mittleren Abschnitts 109 ausgebildet ist. Der mittlere Abschnitt 109 erstreckt sich dabei zwischen dem Source- seitigen Randabschnitt 105 und dem Drain-seitigen Randabschnitt 107 des Kanalbereichs 103.
Die Speicherzelle weist weiter ein Source-seitiges Speicherelement 110 aus Siliziumnitrid auf, das sich zwischen dem Source-seitigen Steuergate 104 einerseits und dem Injektionsgate 108, dem Source-seitigen Randabschnitt 105 sowie dem Source-Bereich 101 andererseits erstreckt.
Weiter weist die Speicherzelle ein Drain-seitiges Speicherelement 111 aus Siliziumnitrid auf, das sich zwischen dem Drain-seitigen Steuergate 106 einerseits und dem Injektionsgate 108, dem Drain-seitigen Randabschnitt 107 sowie dem Drain-Bereich 102 andererseits erstreckt.
Die Speicherzelle weist weiter eine Gateoxidanordnung 112 aus Siliziumdioxid auf. Die Gateoxidanordnung 112 weist eine Gateoxidschicht 113 auf, die sich zwischen dem Substrat 100 einerseits und dem Source-seitigen Steuergate 104, dem Drain- seitigen Steuergate 106 und dem Injektionsgate 108 andererseits erstreckt. Zwischen dem Source-seitigen Steuergate 104 und dem Source-seitigen Speicherelement 110, zwischen dem Source-seitigen Speicherelement 110 und dem Injektionsgate 108, zwischen dem Injektionsgate 108 und dem Drain-seitigen Speicherelement 111 sowie zwischen dem Drain- seitigen Speicherelement 111 und dem Drain-seitigen Steuergate 106 ist jeweils eine Schicht aus Siliziumdioxid vorgesehen, wobei diese Schichten aus Siliziumdioxid einen Teil der Gateoxidanordnung 112 bilden und mit der Gateoxidschicht 113 einstückig ausgebildet sind.
Im folgenden wird der Vorgang des Programmierens des Drain- seitigen Speicherelements 106 beschrieben.
An den Source-Bereich 101 wird eine elektrische Spannung von 0 V angelegt. An den Drain-Bereich wird eine elektrische Spannung von 5 V angelegt. An das Source-seitige Steuergate 104 und an das Drain-seitige Steuergate 105 wird mittels einer gemeinsamen Spannungsquelle eine elektrische Spannung von 10 V angelegt. An das Injektionsgate 108 wird eine elektrische Spannung von 1,5 V angelegt. Hierdurch werden elektrische Ladungsträger (Elektronen) vom Source-Bereich 101 in den Source-seitigen Randabschnitt 105 des Kanalbereichs 103 injiziert. Aufgrund der niedrigeren Spannung am Injektionsgate 108 fließt im mittleren Abschnitt 109 des Kanalbereichs 103 nur ein geringer Strom. Aufgrund der hohen Spannung am Drain- seitigen Steuergate 106 werden elektrische Ladungsträger (Elektronen) in das Drain-seitige Speicherelement 111 geladen und dort lokalisiert.
Eine Speicherzelle gemäß einer alternativen Ausführungsform der Erfindung weist ein p+-dotierten Source-Bereich, einen p+- dotierten Drain-Bereich und einen zwischen dem Source-Bereich und dem Drain-Bereich verlaufenden p-Typ Kanalbereich mit einer veränderbaren elektrischen Leitfähigkeit auf.
Fig. 2 zeigt die Speicherzelle aus Fig. 1, bei der die Speicherinhalte des Source-seitigen Speicherelements 110 und des Drain-seitigen Speicherelements 111 gelöscht werden.
An den Source-Bereich 101 und an den Drain-Bereich 102 wird die gleiche positive elektrische Spannung von 5 V angelegt. An das Source-seitige Steuergate 104 und an das Drain-seitige Steuergate 106 wird die gleiche negative elektrische Spannung von -5 V angelegt. An das Injektionsgate 108 wird eine elektrische Spannung von 0 V angelegt. Dadurch werden Löcher aus dem Kanalbereich 103 in das Source-seitige Speicherelement 110 geladen. Diese Löcher rekombinieren mit im Source-seitigen Speicherelement 110 lokalisierten negativen elektrischen Ladungsträgern. Dadurch wird die negative elektrische Ladung der im Source-seitigen Speicherelement 110 lokalisierten negativen Ladungsträger kompensiert und somit eine Löschung des Speicherinhalts im Source-seitigen Speicherelement 110 bewirkt. In analoger Weise werden Löcher aus dem Kanalbereich 103 in das Drain-seitige Speicherelement 111 geladen. Dadurch wird die negative elektrische Ladung der im Drain-seitigen Speicherelement 111 lokalisierten elektrischen Ladungsträgern kompensiert und somit eine Löschung des Speicherinhalts im Drain-seitigen Speicherelement 111 bewirkt. Zur zusätzlichen Unterstützung der Entladung der Speicherelemente 110, 111 kann an das Injektionsgate 108 alternativ eine negative elektrische Spannung angelegt sein.
Zum Auslesen des im Source-seitigen Speicherelement 110 gespeicherten Speicherinhalts (Bits) kann zwischen dem Source- Bereich 101 (0 V) und dem Drain-Bereich 102 (1,2 V) eine elektrische Spannung von 1,2 V angelegt werden. An das Source- seitige Steuergate 104, an das Drain-seitige Steuergate 106 und an das Injektionsgate 108 wird dann jeweils eine Spannung von ungefähr 2 V angelegt. Zum Auslesen des im Drain-seitigen Speicherelement 111 gespeicherten Speicherinhalts (Bits) wird zwischen dem Source-Bereich 101 (1,2 V) und dem Drain-Bereich 102 (0 V) eine elektrische Spannung von -1,2 V angelegt. Die Spannungen am Source-seitigen Steuergate 104, am Drain- seitigen Steuergate 106 und am Injektionsgate 108 betragen ebenfalls 2 V, d.h. es wird nur die Source-Drain-Spannung vertauscht gepolt.
In der folgenden Tabelle 1 sind typische elektrische Spannungen angegeben, die an die unterschiedlichen Elemente der Speicherzelle anzulegen sind und die in der angegebenen Kombination zum Programmieren, Löschen bzw. Auslesen der Speicherzelle geeignet sind. Tabelle 1
Figure imgf000015_0001
Im folgenden wird unter Bezugnahme auf Fig. 3a bis 3f ein Verfahren zum Herstellen einer erfindungsgemäßen Speicherzelle beschrieben.
Fig. 3a zeigt eine Speicherzelle gemäß einer zweiten
Ausführungsform der Erfindung im Querschnitt in einem ersten
Fertigungszustand während ihrer Herstellung.
Als Ausgangsmaterial für die Speicherzelle wird ein p-Typ Substrat 300 verwendet. Auf dem Substrat 300 wird eine 10 nm dicke Gateoxidschicht 301 ausgebildet. Auf der Gateoxidschicht 301 wird eine Injektionsgate-Schicht mit einer Schichtabfolge von nacheinander Polysilizium 302a, Wolframsilizid 302b, TEOS
(Tetra-Ethyl-Ortho-Silicate) 302c ausgebildet. Die Injektionsgate-Schicht wird fotolithografisch strukturiert
(Fotolithografie und anschließendes Ätzen der Injektionsgate- Schicht) , und anschließend wird der Fotolithografie-Lack gestrippt (entfernt) , so dass das Injektionsgate 302 ausgebildet wird und somit die in Fig. 3a gezeigte Struktur ausgebildet wird.
Anschließend wird, wie in Fig. 3b gezeigt ist, auf der Struktur aus Fig. 3a eine Siliziumnitridschicht abgeschieden. Die Siliziumnitridschicht wird zurückgeätzt, so dass seitlich des Injektionsgate 302 Nitrid-Spacer 303 verbleiben und die in Fig. 3b gezeigte Struktur ausgebildet wird.
An der Struktur aus Fig. 3b wird ein Arsen- Implantationsschritt durchgeführt, bei dem ein Source-Bereich 304 und ein Drain-Bereich 305 ausgebildet werden, wie in Fig. 3c gezeigt ist. Zwischen dem Source-Bereich 304 und dem Drain- Bereich 305 erstreckt sich ein Kanalbereich. Nachfolgend wird über dem Source-Bereich 304 und dem Drain-Bereich 305 mittels Oxidation je eine Schicht aus Dickoxid 306 ausgebildet, so dass die in Fig. 3c gezeigte Struktur ausgebildet wird.
Nun werden die Nitrid-Spacer 303 durch einen Nassätzschritt entfernt. Eine Siliziumdioxidschicht wirkt bei diesem Nassätzschritt als Ätzstoppschicht, so dass die Gateoxidschicht 301 nicht angegriffen wird und die in Fig. 3d gezeigte Struktur ausgebildet wird.
Wie in Fig. 3e gezeigt ist, wird ausgehend von der Struktur aus Fig. 3d zunächst ein Siliziumdioxid-Ätzschritt durchgeführt, bei dem die Gateoxidschicht 301 in Bereichen 307 neben dem Injektionsgate 302 entfernt wird (und das Dickoxid 306 ausgedünnt wird) . Anschließend wird auf der Oberfläche der teilfertigen Struktur eine untere Oxidschicht 308 aus Siliziumdioxid ausgebildet. Auf der unteren Oxidschicht 308 wird eine Speicherelement-Schicht 309 aus Siliziumnitrid ausgebildet. Auf der Speicherelement-Schicht 309 wird eine obere Oxidschicht 310 aus Siliziumdioxid ausgebildet. Die untere Oxidschicht 308, die Speicherelement-Schicht 309 und die obere Oxidschicht 310 bilden in den Bereichen 307 neben dem Injektionsgate 302 jeweils eine ONO-Schicht (ONO = Oxid- Nitrid-Oxid) , so dass ein Source-seitiges Speicherelement 311 und ein Drain-seitiges Speicherelement 312 ausgebildet werden. Das Source-seitige Speicherelement 311 und das Drain-seitige Speicherelement 312 sind jeweils aus der Speicherelement- Schicht 309 aus Siliziumnitrid gebildet und auf der einen Seite von der unteren Oxidschicht 308 und auf der anderen Seite von der oberen Oxidschicht 310 begrenzt. Auf der oberen Oxidschicht 310 wird eine Polysiliziumschicht
313 ausgebildet, die in situ dotiert wird. Auf der
Polysiliziumschicht 313 wird eine Wolframsilizidschicht 314 ausgebildet. Die Polysiliziumschicht 313 und die
Wolframsilizidschicht 314 werden fotolithografisch strukturiert (Fotolithografie und anschließendes Ätzen der
Schichten 313, 314), und anschließend wird der
Fotolithografie-Lack gestrippt (entfernt) . Aus der
Polysiliziumschicht 313 und der Wolframschicht 314 werden so ein Source-seitiges Steuergate 315 und ein Drain-seitiges
Steuergate 316 ausgebildet. Das Source-seitige Steuergate 315 und das Drain-seitige Steuergate 316 sind miteinander elektrisch gekoppelt.
Fig. 3e zeigt die fertige Speicherzelle im Querschnitt.
Fig. 3f zeigt zur weiteren Veranschaulichung zwei nebeneinander angeordnete erfindungsgemäße Speicherzellen wie die in Fig. 3e gezeigte von oben.
Bei alternativen Ausführungsformen der erfindungsgemäßen Speicherzelle ist das Substrat 100, 300 ein n-Substrat. In diesem Fall weist der Kanalbereich einen p-Kanal auf. In diesem Dokument sind folgende Veröffentlichungen zitiert:
[1] K. Naruke, S. Yamada, E. Obi, S. Taguchi, and M. Wada, "A new flash-erase EEPROM cell with a sidewall select-gate on its source side", Tech. Digest, 1989, IEDM, pp. 25.7.1-25.7.4
[2] US 6,335,554 Bl
[3] DE 10036911 AI
Bezugszeichenliste
Fig. 1
100 Substrat
101 Source-Bereich
102 Drain-Bereich
103 Kanalbereich
104 Source-seitiges Steuergate
105 Source-seitiger Randabschnitt des Kanalbereichs 103
106 Drain-seitiges Steuergate
107 Drain-seitiger Randabschnitt des Kanalbereichs 103
108 Injektionsgate
109 mittlerer Abschnitt des Kanalbereichs 103
110 Source-seitiges Speicherelement
111 Drain-seitiges Speicherelement
112 Gateoxidanordnung
113 Gateoxidschicht
Fig. 3
300 Substrat
301 Gateoxidschicht
302 Injektionsgate: 302a Polysilizium 302b Wolfram 302c TEOS
303 Nitrid-Spacer
304 Source-Bereich
305 Drain-Bereich
306 Dickoxid
307 Bereiche neben dem Injektionsgate 308 untere Oxidschicht
309 Speicherelement-Schicht 310 obere Oxidschicht
311 Source-seitiges Speicherelement
312 Drain-seitiges Speicherelement
313 Polysiliziumschicht
314 Wolframschicht
315 Source-seitiges Steuergate
316 Drain-seitiges Steuergate

Claims

Patentansprüche
1. Speicherzelle mit: einem Substrat, einem im Substrat ausgebildeten Source-Bereich, einem im Substrat ausgebildeten Drain-Bereich, einem zwischen dem Source-Bereich und dem Drain-Bereich verlaufenden Kanalbereich mit einer veränderbaren elektrischen Leitfähigkeit, einem Source-seitigen Steuergate, das sich zumindest teilweise über einem sich an den Source-Bereich anschließenden Source-seitigen Randabschnitt des Kanalbereichs erstreckt und zum Verändern der elektrischen Leitfähigkeit des Source- seitigen Randabschnitts ausgebildet ist, einem Drain-seitigen Steuergate, das sich zumindest teilweise über einem sich an den Drain-Bereich anschließenden Drain-seitigen Randabschnitt des Kanalbereichs erstreckt und zum Verändern der elektrischen Leitfähigkeit des Drain- seitigen Randabschnitts ausgebildet ist, einem zwischen dem Source-seitigen Steuergate und dem Drain-seitigen Steuergate angeordneten und von diesen elektrisch entkoppelten Injektionsgate, das sich über einem mittleren Abschnitt des Kanalbereichs erstreckt und zum Verändern der elektrischen Leitfähigkeit des mittleren Abschnitts ausgebildet ist, wobei der mittlere Abschnitt sich zwischen dem Source-seitigen Randabschnitt und dem Drain- seitigen Randabschnitt des Kanalbereichs erstreckt, einem Source-seitigen Speicherelement, das sich zumindest zwischen dem Source-seitigen Randabschnitt und dem Source- seitigen Steuergate erstreckt, und einem Drain-seitigen Speicherelement, das sich zumindest zwischen dem Drain-seitigen Randabschnitt und dem Drain- seitigen Steuergate erstreckt, einer Gateoxidanordnung, die zumindest eine Gateoxidschicht aufweist, die sich zwischen dem Substrat einerseits und dem Source-seitigen Steuergate, dem Drain- seitigen Steuergate und dem Injektionsgate andererseits erstreckt.
2. Speicherzelle nach Anspruch 1, bei der das Speicherelement Siliziumnitrid aufweist.
3. Speicherzelle nach Anspruch 1 oder 2, bei der das Speicherelement Siliziumdioxid aufweist.
4. Speicherzelle nach einem der Ansprüche 1 bis 3, bei der das Speicherelement integrierter Teil einer ONO- Schicht ist, die aus einer ersten Siliziumdioxidschicht, einer auf der ersten Siliziumdioxidschicht ausgebildeten Siliziumnitridschicht und einer auf der Siliziumnitridschicht ausgebildeten zweiten Siliziumdioxidschicht ausgebildet ist.
5. Speicherzelle nach Anspruch 4, bei der die Gateoxidschicht mit der ersten Siliziumdioxidschicht einstückig ausgebildet ist.
6. Speicherzelle nach einem der Ansprüche 1 bis 5, bei der das Source-seitige Steuergate und das Drain- seitige Steuergate miteinander elektrisch gekoppelt sind.
7. Speicherzelle nach einem der Ansprüche 1 bis 6, bei der der Kanalbereich einen n-Kanal aufweist.
8. Speicherzelle nach einem der Ansprüche 1 bis 6, bei der der Kanalbereich einen p-Kanal aufweist.
9. Verfahren zum Programmieren einer Speicherzelle nach einem der Ansprüche 1 bis 8, bei dem an den Source-Bereich eine elektrische Source- Spannung mit einem Source-Spannungs-Wert angelegt wird und an den Drain-Bereich eine elektrische Drain-Spannung mit einem Drain-Spannungs-Wert angelegt wird, wobei der Source-Spannungs-Wert und der Drain-Spannungs-Wert unterschiedlich sind, an das Injektionsgate eine elektrische Injektionsgate-Spannung mit einem Injektionsgate- Spannungswert angelegt ist und an das Source-seitige Steuergate eine elektrische Source-Steuergate-Spannung mit einem Source-Steuergate- Spannungswert angelegt ist und an das Drain-seitige Steuergate eine elektrische Drain-Steuergate-Spannung mit einem Drain-Steuergate-Spannungswert angelegt ist,
wobei der Source-Steuergate-Spannungswert und der Drain- Steuergate-Spannungswert jeweils dem Betrag nach größer sind als der Injektionsgate-Spannungswert .
10. Verfahren nach Anspruch 9, bei dem der Source-Steuergate-Spannungswert und der Drain- Steuergate-Spannungswert gleich sind.
PCT/DE2002/002759 2001-08-06 2002-07-26 Speicherzelle Ceased WO2003017374A2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003522178A JP4481004B2 (ja) 2001-08-06 2002-07-26 メモリーセルおよびメモリーセルに書込みを行う方法
EP02767055A EP1415349A2 (de) 2001-08-06 2002-07-26 Speicherzelle
KR1020047001792A KR100679775B1 (ko) 2001-08-06 2002-07-26 메모리 셀 및 그 프로그래밍 방법
US10/779,557 US6998672B2 (en) 2001-08-06 2004-02-06 Memory cell

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10138585.4 2001-08-06
DE10138585A DE10138585A1 (de) 2001-08-06 2001-08-06 Speicherzelle

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/779,557 Continuation US6998672B2 (en) 2001-08-06 2004-02-06 Memory cell

Publications (2)

Publication Number Publication Date
WO2003017374A2 true WO2003017374A2 (de) 2003-02-27
WO2003017374A3 WO2003017374A3 (de) 2003-05-30

Family

ID=7694577

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2002/002759 Ceased WO2003017374A2 (de) 2001-08-06 2002-07-26 Speicherzelle

Country Status (8)

Country Link
US (1) US6998672B2 (de)
EP (1) EP1415349A2 (de)
JP (1) JP4481004B2 (de)
KR (1) KR100679775B1 (de)
CN (1) CN1539170A (de)
DE (1) DE10138585A1 (de)
TW (1) TW556320B (de)
WO (1) WO2003017374A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005048268A3 (en) * 2003-11-04 2005-07-07 Micron Technology Inc Nrom flash memory with self-aligned structural charge separation
WO2005050740A3 (en) * 2003-11-17 2005-10-06 Micron Technology Inc Nrom flash memory devices on ultrathin silicon

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053270A (ja) * 2006-08-22 2008-03-06 Nec Electronics Corp 半導体記憶装置、及びその製造方法
KR100846393B1 (ko) * 2007-03-30 2008-07-15 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6418270A (en) * 1987-07-13 1989-01-23 Oki Electric Ind Co Ltd Semiconductor memory device
US5219774A (en) * 1988-05-17 1993-06-15 Xicor, Inc. Deposited tunneling oxide
US5270559A (en) * 1990-10-15 1993-12-14 California Institute Of Technology Method and apparatus for making highly accurate potential well adjustments in CCD's
US5284784A (en) * 1991-10-02 1994-02-08 National Semiconductor Corporation Buried bit-line source-side injection flash memory cell
JPH0613627A (ja) * 1991-10-08 1994-01-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5910912A (en) * 1992-10-30 1999-06-08 International Business Machines Corporation Flash EEPROM with dual-sidewall gate
US6057575A (en) * 1996-03-18 2000-05-02 Integrated Memory Technologies, Inc. Scalable flash EEPROM memory cell, method of manufacturing and operation thereof
US5963806A (en) * 1996-12-09 1999-10-05 Mosel Vitelic, Inc. Method of forming memory cell with built-in erasure feature
JP3264365B2 (ja) * 1997-03-28 2002-03-11 ローム株式会社 不揮発性記憶素子
US5900657A (en) * 1997-05-19 1999-05-04 National Semiconductor Corp. MOS switch that reduces clock feed through in a switched capacitor circuit
US6281545B1 (en) * 1997-11-20 2001-08-28 Taiwan Semiconductor Manufacturing Company Multi-level, split-gate, flash memory cell
US6091101A (en) * 1998-03-30 2000-07-18 Worldwide Semiconductor Manufacturing Corporation Multi-level flash memory using triple well
US5991204A (en) * 1998-04-15 1999-11-23 Chang; Ming-Bing Flash eeprom device employing polysilicon sidewall spacer as an erase gate
US6043530A (en) * 1998-04-15 2000-03-28 Chang; Ming-Bing Flash EEPROM device employing polysilicon sidewall spacer as an erase gate
US6093945A (en) * 1998-07-09 2000-07-25 Windbond Electronics Corp. Split gate flash memory with minimum over-erase problem
US6107139A (en) * 1998-07-17 2000-08-22 Worldwide Semiconductor Manufacturing Corporation Method for making a mushroom shaped DRAM capacitor
KR100297720B1 (ko) * 1998-10-19 2001-08-07 윤종용 플래쉬메모리셀및그제조방법
US6313500B1 (en) * 1999-01-12 2001-11-06 Agere Systems Guardian Corp. Split gate memory cell
JP3973819B2 (ja) * 1999-03-08 2007-09-12 株式会社東芝 半導体記憶装置およびその製造方法
US6228695B1 (en) * 1999-05-27 2001-05-08 Taiwan Semiconductor Manufacturing Company Method to fabricate split-gate with self-aligned source and self-aligned floating gate to control gate
US6388293B1 (en) * 1999-10-12 2002-05-14 Halo Lsi Design & Device Technology, Inc. Nonvolatile memory cell, operating method of the same and nonvolatile memory array
JP2001148434A (ja) * 1999-10-12 2001-05-29 New Heiro:Kk 不揮発性メモリセルおよびその使用方法、製造方法ならびに不揮発性メモリアレイ
US6504207B1 (en) * 2000-06-30 2003-01-07 International Business Machines Corporation Method to create EEPROM memory structures integrated with high performance logic and NVRAM, and operating conditions for the same
DE10036911C2 (de) * 2000-07-28 2002-06-06 Infineon Technologies Ag Verfahren zur Herstellung einer Multi-Bit-Speicherzelle

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005048268A3 (en) * 2003-11-04 2005-07-07 Micron Technology Inc Nrom flash memory with self-aligned structural charge separation
US7480186B2 (en) 2003-11-04 2009-01-20 Micron Technology, Inc. NROM flash memory with self-aligned structural charge separation
EP1680787A2 (de) * 2003-11-04 2006-07-19 Micron Technology, Inc. Nrom-flash-speicher mit selbstausgerichteter struktureller ladungstrennung
US7184315B2 (en) 2003-11-04 2007-02-27 Micron Technology, Inc. NROM flash memory with self-aligned structural charge separation
US7202523B2 (en) 2003-11-17 2007-04-10 Micron Technology, Inc. NROM flash memory devices on ultrathin silicon
US7244987B2 (en) 2003-11-17 2007-07-17 Micron Technology, Inc. NROM flash memory devices on ultrathin silicon
US7276762B2 (en) 2003-11-17 2007-10-02 Micron Technology, Inc. NROM flash memory devices on ultrathin silicon
US7276413B2 (en) 2003-11-17 2007-10-02 Micron Technology, Inc. NROM flash memory devices on ultrathin silicon
KR100813373B1 (ko) 2003-11-17 2008-03-12 마이크론 테크놀로지, 인크. 초박형 실리콘 상의 ｎｒｏｍ 플래시 메모리 디바이스
KR100813374B1 (ko) 2003-11-17 2008-03-12 마이크론 테크놀로지, 인크. 초박형 실리콘 상의 ｎｒｏｍ 플래시 메모리 디바이스
US7358562B2 (en) 2003-11-17 2008-04-15 Micron Technology, Inc. NROM flash memory devices on ultrathin silicon
US7378316B2 (en) 2003-11-17 2008-05-27 Micron Technology, Inc. Method for fabricating semiconductor vertical NROM memory cells
WO2005050740A3 (en) * 2003-11-17 2005-10-06 Micron Technology Inc Nrom flash memory devices on ultrathin silicon
US7768058B2 (en) 2003-11-17 2010-08-03 Micron Technology, Inc. NROM flash memory devices on ultrathin silicon
US7915669B2 (en) 2003-11-17 2011-03-29 Micron Technology, Inc. NROM flash memory devices on ultrathin silicon
US8183625B2 (en) 2003-11-17 2012-05-22 Micron Technology, Inc. NROM flash memory devices on ultrathin silicon

Also Published As

Publication number Publication date
JP2004538662A (ja) 2004-12-24
KR20040023718A (ko) 2004-03-18
WO2003017374A3 (de) 2003-05-30
DE10138585A1 (de) 2003-03-06
JP4481004B2 (ja) 2010-06-16
US20040183125A1 (en) 2004-09-23
EP1415349A2 (de) 2004-05-06
US6998672B2 (en) 2006-02-14
KR100679775B1 (ko) 2007-02-06
TW556320B (en) 2003-10-01
CN1539170A (zh) 2004-10-20

Similar Documents

Publication Publication Date Title
DE10129958B4 (de) Speicherzellenanordnung und Herstellungsverfahren
DE69733630T2 (de) EEPROM-und NVRAM-Niederspannungstransistoren und Verfahren zur Herstellung
DE102006021070B4 (de) Halbleitervorrichtungen mit tiefen Grabenisolationsstrukturen und Verfahren zu deren Anfertigung
DE4335834C2 (de) Nichtflüchtige Speicherzelle mit einer L-förmigen potentialfreien Gateelektrode und Verfahren zu ihrer Herstellung
DE10328577B4 (de) Nichtflüchtige Speicherzelle und Herstellungsverfahren
DE4114344C2 (de) Herstellungsverfahren und Aufbau einer nicht-flüchtigen Halbleiterspeichereinrichtung mit einer Speicherzellenanordnung und einem peripheren Schaltkreis
WO2002011145A2 (de) Verfahren zur herstellung einer multi-bit-speicherzelle
DE102004043517B4 (de) Halbleiterspeicherbauelement mit Speicherzellen mit Floating-Gate-Elektrode und Herstellungsverfahren
DE112017006252T5 (de) Split-Gate-Flashzelle, die auf ausgeschnittenem Substrat geformt ist
DE102005006734A1 (de) Transistorgatestruktur und Herstellungsverfahren
DE112006000208B4 (de) Speicherbauelement mit trapezförmigen Bitleitungen und Verfahren zur Herstellung desselben, und Array von Speicherelementen
DE102005026944A1 (de) Kontaktschema für Speicheranordnung und Herstellungsverfahren hierfür
WO2004017417A1 (de) Feldeffekttransistor, zugehörige verwendung und zugehöriges herstellungsverfahren
WO2004107435A1 (de) Nrom-halbleiterspeichervorrichtung und herstellungsverfahren
EP1518277B1 (de) Verfahren zur herstellung eines nrom-speicherzellenfeldes
EP1514304B1 (de) Verfahren zur herstellung einer nrom-speicherzellenanordnung
DE69517268T2 (de) Selbstjustierende Flash-Speicherzelle mit begrabenem Kanalübergang und gestapeltem Gate
DE102006007714A1 (de) Nichtflüchtiges Speicherbauelement und Verfahren zur Herstellung desselben
EP1472722A2 (de) Herstellungsverfahren für speicherzelle
WO2003017374A2 (de) Speicherzelle
EP1512179A1 (de) Verfahren zur herstellung von nrom-speicherzellen mit grabentransistoren
DE69330401T2 (de) EEPROM-Zelle mit doppelter Polysiliziumschicht und ihr Herstellungsverfahren
DE19929618B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Halbleiter-Speicherzelle mit separatem Tunnelfenster
DE10054172A1 (de) Halbleiter-Speicherzelle und Verfahren zu deren Herstellung
DE102004050927B4 (de) Nichtflüchtiges Halbleiterspeicherbauelement

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): BR CA CN IL IN JP KR MX RU UA US

Kind code of ref document: A2

Designated state(s): BR CA CN IL IN JP KR MX RU UA

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FR GB GR IE IT LU MC NL PT SE SK TR

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2003522178

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020047001792

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10779557

Country of ref document: US

Ref document number: 20028154541

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2002767055

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2002767055

Country of ref document: EP