WO2002103091A1 - Plaquette de monocristal de silicium presentant une zone denudee vide sur la surface et un diametre superieur a 300 mm et son procede de production - Google Patents

Plaquette de monocristal de silicium presentant une zone denudee vide sur la surface et un diametre superieur a 300 mm et son procede de production Download PDF

Info

Publication number
WO2002103091A1
WO2002103091A1 PCT/JP2002/005692 JP0205692W WO02103091A1 WO 2002103091 A1 WO2002103091 A1 WO 2002103091A1 JP 0205692 W JP0205692 W JP 0205692W WO 02103091 A1 WO02103091 A1 WO 02103091A1
Authority
WO
WIPO (PCT)
Prior art keywords
single crystal
silicon single
wafer
diameter
heat treatment
Prior art date
Application number
PCT/JP2002/005692
Other languages
English (en)
French (fr)
Inventor
Makoto Iida
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to EP02736029A priority Critical patent/EP1308544A4/en
Priority to KR10-2003-7002090A priority patent/KR20030036694A/ko
Priority to US10/344,423 priority patent/US6902618B2/en
Publication of WO2002103091A1 publication Critical patent/WO2002103091A1/ja

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon

Definitions

  • the present invention relates to a silicon single crystal wafer having a high-performance, defect-free layer having a diameter of 3 OO mm or more and a method for producing the same.
  • CZ method Nitrogen-doped silicon single crystals produced by the Czochralski method (CZ method) are processed into wafers, and then subjected to a high-temperature, long-time heat treatment (anneal) in an inert gas atmosphere such as argon. Silicon wafers that have been subjected to the above process enhance the integrity of the device active layer on the wafer surface, and at least about 3 ⁇ m from the surface required for device fabrication.
  • BMDs Bit Micro Defects
  • void defects could be eliminated to a sufficient depth (at least 3 ⁇ m).
  • the present invention has been made to solve such a problem. Therefore, a silicon single crystal having a diameter of 30 Omm or more is pulled up and a power is applied to a wafer!
  • the silicon single crystal pulling condition and the wafer heat treatment condition to obtain a silicon single crystal wafer with a COP-free defect-free layer at a sufficient depth in the surface layer by heat-treating the wafer
  • the main purpose is to establish
  • a silicon single crystal wafer according to the present invention is a silicon single crystal wafer having a diameter of 30 O mm or more, and has no COP over a surface area of 3 ⁇ m or more. Characterized by the presence of a defect layer ing.
  • a silicon single crystal layer having a diameter of 300 mm or more is actually a defect-free layer having no COP over 3 ⁇ m or more in surface force.
  • a high-quality heat-treated silicon single crystal nano-crystal having excellent crystallinity is possible to provide.
  • the method for producing a silicon single crystal according to the present invention is characterized in that a silicon single crystal having a diameter of 30 O mm or more is pulled up by doping nitrogen by the chiral key method.
  • the pulling speed was defined as V [mm / min]
  • the average value of the temperature gradient in the crystal along the pulling axis between 140 ° C and the melting point of silicon was expressed as G [K / mm].
  • time the value of V / G [mm 2 / K ⁇ min] 0. 1 7 follows and characterized the growing child crystals.
  • VZG must be at least 0.1 in order to avoid a significant decrease in productivity due to a decrease in pulling speed. Even if there are minute dislocations inside, they can be removed by annealing later. Further, when the value is 0.146 or more, the dislocations in the pulled crystal can be completely free, which is more preferable.
  • the crystal it is preferable to grow the crystal with a nitrogen concentration of 1 ⁇ 10 13 / cm 3 or more when dropping nitrogen.
  • the depth of the defect-free layer without COP on the wafer surface can be further increased, and the BMD in the bulk can be reduced.
  • the number it is possible to manufacture wafers having sufficient IG capability.
  • the method for producing a silicon single crystal wafer according to the present invention has a diameter of 3 mm. JP02 / 05692
  • a method for producing a silicon single crystal wafer in which a silicon single crystal wafer doped with nitrogen of 0 O mm or more is subjected to a heat treatment, an inert gas, hydrogen, or a mixed gas of these gases is used. It is characterized by performing heat treatment at 30 ° C or more for 1 hour or more.
  • a COP-free defect-free layer When applied at 1 230 ° C or more for 1 hour or more, a COP-free defect-free layer can be formed over a depth of 3 / zm or more from the wafer surface.
  • a single crystal wafer can be manufactured.
  • silicon is produced by a method in which nitrogen is doped and VZG is grown to a predetermined value or less. It is characterized in that a silicon single crystal wafer obtained by slicing a silicon single crystal is subjected to the heat treatment specified above. According to such a manufacturing method, the diameter of the silicon single crystal wafer is 3 mm. COP-free defect-free layer can be reliably formed over a depth of 3 m or more from the wafer surface for wafers with a thickness of 0 mm or more. The heat treatment wafer can be manufactured.
  • a silicon single crystal wafer having a diameter of 300 mm or more is heat-treated to obtain a silicon single crystal wafer having a defect-free layer having no COP on its surface.
  • Low VZG and high temperature annealing were used as the silicon single crystal pulling conditions for the heat treatment of the wafer, and the depth of the defect-free layer with low cost and no COP was increased.
  • High-performance, high-quality heat-treated wafers with 3 ⁇ or more can be obtained.
  • the present inventors heat-process a silicon single crystal wafer having a diameter of 300 mm or more.
  • a silicon single crystal silicon wafer with a COP-free defect-free layer having a sufficient depth in the surface layer we have conducted intensive research on silicon single crystal pulling conditions and heat treatment conditions for silicon wafers. Experiments were conducted, and various conditions were determined to complete the present invention.
  • COP Crystal Originated Particle
  • it is selectively etched and becomes visible as pits.
  • the diameter of this pit is less than ⁇ and can be examined by the light scattering method.
  • the cooling rate of the crystal is slow, vacancy agglomeration progresses, and the size of the COP increases, resulting in an increase in the size of the COP. It is hard to disappear.
  • VZG The calculation of VZG can be performed by using FEMAG and taking into account HZ.
  • FEMAG describes the literature (F. D upret, P. N codeme, Y. Ryckmans, P. W outers, ad M. J. Crochet, Int. J. Heat Mass Transfer, 33 , 1849 (1990)) is a comprehensive heat transfer analysis software.
  • the COP size that can be satisfied only when the V / G value is 0.17 mm 2 / K ⁇ min or less is about 8 O nm on average, and the standard annealing conditions (1 2 Under an atmosphere of argon (at 0 ° C for 1 hour), a defect-free layer depth of 3 ⁇ without C ⁇ P was achieved. Nitrogen concentration of the door-out met 3 XI 0 13 / cm 3 ⁇ 1 0 X 1 0 13 / cm 3.
  • the size and density of the COP can be reduced as follows.
  • the lowering of the VG value reduces the concentration difference between the vacancies, which are point defects, and the interstitial silicon. Therefore, the amount of vacancies contributing to the formation of voids by agglomeration is reduced, and the aggregation temperature is lowered.
  • the temperature By lowering the temperature, pores having a low density are less likely to aggregate, and the size of the voids is reduced. If the size is too small, the void is too small to be detected, which will also reduce the defect density.
  • the depth of the defect-free layer without COP was measured by polishing these fabricated wafers from the surface to the specified depth, forming a thermal oxide film on the surface, and forming each depth.
  • the breakdown voltage characteristics of the thermal oxide film at the time [TZDB (Time Zero Dielectric Breakdown)] were determined by measuring the yield rate.
  • the TZDB non-defective rate has a good correlation with the void defect (COP). It is known that the rate of non-defective products will decrease.
  • a thermal oxide film of 25 nm was formed on the surface of the wafer, and a phosphorus (P) -doped polysilicon electrode (electrode area: 8 mm 2 ) was formed on it.
  • P phosphorus
  • Electrode area: 8 mm 2 a phosphorus (P) -doped polysilicon electrode
  • a concentration of 8 XI 0 14 / cm 3 or more was required in order to make the depth of the defect-free layer having no void defect 3 ⁇ or more under standard annealing conditions.
  • the crystal pulling condition is the same as the standard, and at the nitrogen concentration (3 ⁇ 10 13 / cm 3 ) where the COP size is about 13 O nm on average, there is no defect with no void defect due to the anneal condition. An attempt was made to improve the depth of the layer.
  • the heat treatment condition is a temperature of 1230 ° C or more, a higher temperature
  • it is possible to remove COP in the surface layer in a shorter time it is necessary to physically reduce the COP to a level lower than the melting point of silicon. Considering the durability, it is preferable to keep the temperature at 135 ° C. or less.
  • the defect-free layer can be made deeper, but if the heat treatment is too long, it is useless, so that it is preferably 3 hours or less.
  • the heat treatment of the present invention may use a resistance heating type heat treatment furnace usually used for heat treatment of wafers.
  • This resistance heating type heat treatment furnace is a so-called batch furnace that can process a plurality of wafers at a time, and generally includes a vertical furnace and a horizontal furnace.
  • Examples of the horizontal batch furnace include an apparatus such as UL-260-10H manufactured by Tokyo Electron Limited.
  • the heat treatment in this heat treatment furnace is performed on a wafer obtained by slicing a single crystal grown by doping with nitrogen, in an atmosphere of an inert gas such as argon, hydrogen, or a mixed gas thereof.
  • the heat treatment is performed at a temperature of 1 230 ° C or more for 1 hour or more.
  • a predetermined amount of wafer with a nitride film was charged into the raw material polycrystal, and a single crystal having a diameter of 300 mm was pulled under the following conditions.
  • V 1.lmm / min
  • V / G 0.37mm ⁇ m i ⁇
  • V 0.7 mm / min
  • V / G 0.24 mm 2 / K'min
  • V 0. 5 mm / min
  • V / G 0. 1 7 mm 2 / K 'min
  • V 0. 8 mm / min
  • V / G 0. 2 7 mm 2 / K 'min
  • Heat treatment conditions (Temperature time): 1200 ° C / 1 Hr, 1200 ° C / 4 Hr, 123 ° C / l Hr, 125 ° C / lHr 4 levels (all in 100% argon gas atmosphere).
  • Table 1 shows the relationship between the above single crystal pulling conditions, heat treatment conditions, and the depth of the defect-free layer on the wafer surface.
  • the nitrogen concentration in the 3 XI 0 13 about a relatively low concentration of diameter 3 0 0 mm or more sheet re co down monocrystalline ⁇ e Doha, 1 2 0 0 ° (: , heat-treated for one hour
  • the silicon single crystal must first be pulled. It is important to control the pulling speed V and the solid-liquid interface temperature gradient G so that the V value G becomes 0.17 mm 2 / K'min or less to grow single crystals and reduce the COP size. If the heat treatment temperature is set to 125 ° C.
  • VZG is larger than 0.17, and the nitrogen concentration is relatively low (3 ⁇ 10 13 ).
  • the VZG value was set at 0.17 mm 2 / K ⁇ min or less, and the sample was cut from a single crystal grown at 1 230 ° C for 1 hour.
  • a high-quality, high-performance heat treatment wafer in which a defect-free layer without COP exists over 6 micron or more from the wafer surface can be obtained. You can see that it can be manufactured.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and has substantially the same configuration as the technical idea described in the claims of the present invention, and has the same function and effect. However, they are also included in the technical scope of the present invention.
  • the diameter of a silicon wafer to which the method of the present invention can be applied is not limited to 300 mm.
  • the reason is that the V / G value can be reduced to 0.17 or less and the COP size can be reduced by the method of the present invention, whereby the depth of the defect-free layer can be increased by the subsequent heat treatment.
  • This is related to the wafer diameter. This is because it can be applied. That is, the V-no G value is a parameter that can be applied regardless of the diameter of the silicon single crystal, and the method of the present invention will further increase the diameter in the future, for example, to 400 mm, The advantage is that it can be applied to 500 mm or more.

Description

明 細 書 表層部にボイ ド無欠陥層を有する直径 3 0 O m m以上 のシリ コ ン単結晶ゥェ一ハおよびその製造方法 技術分野
本発明は、 直径 3 O O m m以上の高機能、 無欠陥層を有するシ リ コ ン 単結晶ゥエーハおよびその製造方法に関する。 背景技術 チヨ ク ラルスキ一法 ( C Z法) によ り製造された窒素 ド一プしたシリ コ ン単結晶をゥエーハに加工した後、 アルゴン等の不活性ガス雰囲気で 高温長時間の熱処理 (ァニールという こ と がある) を施したシ リ コ ンゥ ェ一ハは、 ゥェ一ハ表面のデバイ ス活性層の完全性を高め、 デバイ ス作 製に必要な少なく と も表面から 3 μ m程度の深さまでの領域を無欠陥化 し、 力 つ、 バルタ中の B MD (Bulk Micro Defect ) と呼ばれるゲッタ リ ングサイ ト となる酸素析出物密度を増加させるこ とによ り 、 金属不純 物等に対するゲッタ リ ング能力を高めた製品と して、 最近注目 されてい る。
この技術が適用 された製品と しては、 現在、 直径 2 0 0 m m以下のゥ エーハが主流であるが、 現在開発中である直径が 3 0 0 mmのゥエーハ に対しても適応が試みられており 、 今後益々直径が 3 0 0 m m以上のゥ エーハへの需要は拡大していく ものと推定される。
と こ ろが、 直径 3 0 0 m m以上の結晶は、 その製造に用いられる引上 げ機の容積がかな り大きいこ とによ り熱容量が大きいこ と と、 比熱の影 響によ り 、 引上げ結晶の冷却がなかなか進まない。 そのため、 シ リ コ ン 単結晶中のボイ ド欠陥 ( C O P と も呼ばれている) のサイズが大き く な り 、 窒素 ドープした単結晶ゥェ一ハであっても、 その後の標準的なァニ ール条件 ( 1 2 0 0 °C、 1 時間、 アルゴン雰囲気) 下では、 ボイ ド欠陥 はゥエーハの極く 表面しか消滅させられないこ とが明 らかになつてきた。 結晶の冷却がなかなか進まないとい う現象は、 従来のゥエーハ直径の 世代交代の際 (例えば、 直径 1 5 O m mから直径 2 0 0 m mへの転換期) にも同様の現象が起こっていたわけであるが、 直径を 2 0 O m mから 3
0 0 m mへ拡大する際の引上げ機の容積や結晶体積の大幅な増加に比べ ればその影響は少なく 、 結果的に現状の標準的なァニール条件 ( 1 .2 0
0 °C、 1 時間、 アルゴン雰囲気) でボイ ド欠陥を十分な深さ (少な く と も 3 μ m ) まで消滅させるこ とができ ていた。
また、 そもそも結晶引上げ時に導入されるいわゆるグロ ーイ ン欠陥に 対する研究が盛んに行われる よ う になったのはこ こ数年程度前からのこ とであり 、 その時にはまだ直径 3 0 0 m mのゥエーハは量産レベルには 全く 達しておらず、 よ うやく 形状サンプルが可能になる時期であつたの で、 直径 3 0 O m mのゥエーハをァニールしてグロ ーイ ン欠陥を消滅さ せる とい う発想はなく 、 ま して、 直径 3 0 0 m mゥエーハのグローイ ン 欠陥をァニールによ り消滅させるこ と が、 直径 2 0 O m mのゥエーハに 比べて格段に困難になるとい う現象は、 現在に至るまで全く 予測されて いなかった。
発明の開示
そこで本発明は、 かかる問題を解決するためになされたも ので、 直径 3 0 O m m以上のシリ コン単結晶を引上げてゥエーハに力!]ェし、 ゥエー ハを熱処理して表層の十分な深さに C O Pのない無欠陥層を有するシリ コ ン単結晶ゥエーハを得るためのシリ コ ン単結晶引上げ条件およびゥェ —ハの熱処理条件を確立するこ と を主たる 目的とする。
上記課題を解決するために本発明に係るシ リ コ ン単結晶ゥエーハは、 直径 3 0 O m m以上のシリ コ ン単結晶ゥエーハであって、 表面から 3 ミ ク 口 ン以上にわたって C O Pのない無欠陥層が存在するこ と を特徴と し ている。
こ のよ う に本発明では、 実際に直径 3 0 0 m m以上のシリ コ ン単結晶 ゥエ ー八であって、 表面力、ら 3 ミ ク ロ ン以上にわたって C O Pのない無 欠陥層が存在する結晶性に優れた高品質の熱処理シ リ コ ン単結晶ゥエー ノ、を提供するこ と ができ る。
また、 本発明に係るシ リ コ ン単結晶の製造方法は、 チ ヨ ク ラルス キー 法によ り 窒素を ドープして直径 3 0 O mm以上のシリ コ ン単結晶を引上 げる際に、 引上げ速度を V [ m m / m i n ] と し、 シ リ コ ンの融点から 1 4 0 0 °Cの間の引上げ軸方向の結晶内温度勾配の平均値を G [ K / m m ] で表した時、 V / G [ m m 2 / K · m i n ] の値を 0 . 1 7以下と して結晶を育成するこ と を特徴と している。
このよ う に、 直径 3 0 0 m m以上のシリ コン単結晶を引上げる際に、 窒素を ドープし、 ノ ラメータ V / Gの値を 0 . 1 7以下になる よ う に V と Gを調整して結晶を育成すれば、 C O Pサイ ズの縮小が可能とな り 、 その後熱処理を行えば、 確実に表層の無欠陥層の深さを深くするこ とが でき るシリ コ ン単結晶を得る こ とができ る。 尚、 引上げ速度の低下によ り 生産性が著しく 低下するこ とを回避するためには、 V Z Gの値は 0 . 1 以上とする必要があ り 、 0 . 1 3以上であれば、 引上げ結晶中に微小 な転位があっても、 後のァニールによって除去するこ とができ る。 また、 0 . 1 4 6以上であれば、 引上げ結晶中の転位を完全にフ リ ーにするこ と ができ るので、 よ り好ま しい。
この場合、 窒素を ド一プする際の窒素濃度を 1 X 1 0 13/ c m 3 以上 と して結晶を育成するこ とが好ま しい。
こ のよ う に窒素濃度を高濃度化すれば、 ゥエ ーハ表面の C O P のない 無欠陥層の深さをよ り一層深く するこ とができ る と と もに、 バルク中の B M Dを増加させて、 十分な I G能力を有する ゥエ ーハを製造する こ と ができ る。
さ らに、 本発明に係るシ リ コ ン単結晶ゥエーハの製造方法は、 直径 3 JP02/05692
4
0 O m m以上の窒素が ドープされたシリ コ ン単結晶ゥェ一ハに熱処理を 施すシリ コン単結晶ゥヱーハの製造方法において、 不活性ガスまたは水 素あるいはこれらの混合ガスの雰囲気下、 1 2 3 0 °C以上、 1 時間以上 の熱処理を施すこ と を特徴と している。
このよ う に、 直径 3 0 0 m m以上のシリ コン単結晶ゥエーノヽでは、 不 活性ガスまたは水素あるいはこれらの混合ガス の雰囲気下の熱処理は、
1 2 3 0 °C以上、 1 時間以上施せば、 ゥエーハ表面から 3 /z m以上の深 さにわたって、 C O Pのない無欠陥層を形成させる こ とができ、 高機能、 高品質の熱処理シ リ コ ン単結晶ゥエーハを製造する こ とができ る。
特に、 本発明に係るシリ コ ン単結晶ゥェ一ハの製造方法は、 上記のよ う に窒素を ド一プし、 VZ Gを所定値以下と して育成する方法で製造さ れたシリ コ ン単結晶をス ラ イ ス して得られるシリ コ ン単結晶ゥエーハに 上記で規定する熱処理を施すこ と を特徴と しており 、 こ の よ う な製造方 法によれば、 直径 3 0 0 m m以上のゥェ一ハに対して、 ゥェ一ハ表面か ら 3 m以上の深さにわたって、 確実に C O Pのない無欠陥層を形成さ せる こ とができ、 高機能、 高品質の熱処理ゥェ一ハを製造するこ とがで き る。
以上説明 したよ う に、 本発明によれば、 直径 3 0 0 m m以上のシ リ コ ン単結晶ゥエーハを熱処理して表層に C O Pのない無欠陥層を有するシ リ コ ン単結晶ゥエーハを得るためのシ リ コ ン単結晶引上げ条件と して低 V Z Gおよびゥエーハの熱処理条件と して高温ァニールを採用 したこ と によ り 、 低コ ス ト で、 C O Pのない無欠陥層の深さが 3 μ πι以上である 高機能、 高品質熱処理ゥエーハを得るこ とができ る。
発明を実施するための最良の形態
以下、 本発明について、 さ らに詳細に説明するが、 本発明はこれらに 限定されるも のではない。
本発明者等は、 直径 3 0 0 m m以上のシリ コ ン単結晶ゥェ一ハを熱処 理して表層に十分な深さのある C O Pのない無欠陥層を有するシ リ コ ン 単結晶ゥエーハを製造する方法を確立するため、 シリ コ ン単結晶引上げ 条件およびゥエーハの熱処理条件について鋭意調査、 実験を行い、 諸条 件を見極めて本発明を完成させた。
C O P ( Crystal Originated Particle ) は、 点欠陥である空孔が凝集 して形成される欠陥 (ボイ ド) であり 、 ゥエーハの酸化膜耐圧を劣化さ せる原因となる。 ゥエーハを S C — 1 洗浄 (N H 4 O H : H 2 O 2 : H 2 0 = 1 : 1 : 1 0 の混合液によ る洗浄) する と選択エッチングされ、 ピッ ト と して顕在化する。 こ の ピ ッ ト の直径は Ι μ πι以下であり 、 光散 乱法で調べる こ とができ る。
また、 最近の高感度の光散乱法によ る検査装置を用いれば、 S C — 1 洗浄等の顕在化処理せずに検出するこ と もでき る。
前述のよ う に、 直径 3 0 0 m m以上のシリ コ ン単結晶の育成では、 結 晶の冷却速度が遅く 、 空孔の凝集が進み、 C O Pのサイ ズが大き く なつ てァニールによ り 消滅し難く なる。
従って、 直径 3 0 0 mm以上のシリ コンゥエーノ、において、 ァニール 後の ゥェ一ハ表面に C O Pのない無欠陥層の十分な深さを得るためには、 ( 1 ) C O Pのサイズを小さ く する、 ( 2 ) 熱処理温度 ·時間を高温 - 長時間化する、 の二つの手段が考えられる。
そ こで、 まず直径 3 0 0 m m (直径 1 2 イ ンチ) の結晶について、 急 冷して空孔の凝集を抑止するこ と による C O Pサイ ズの縮小の可能性を 検討するこ と にし、 単結晶引上げ機の H Z ( H o t Z o n e : 炉内構 造) を改造して、 欠陥凝集温度帯である 1 1 0 0 °C近辺の急冷を試みた。
しかしながら、 も と も と引上げ機の熱容量が大きいため、 1 . 5〜 1 . 7 °Cノ m i n の冷却速度が限度であり 、 劇的な急冷 (満足な C O Pサイ ズが得られる急冷) は達成できなかった。
次に引上げ速度 V [ m m/ m i n ] を変化させた り 、 引上げ軸方向の 結晶内温度勾配の平均値 G [ K / m m ] の面内分布を改善するこ とによ り 、 パラ メ —ター と して V / G [ m m 2 / K · m i n ] 値をコ ン ト 口一 ルして、 点欠陥の導入を制御する こ と によ り 、 C O Pサイ ズの縮小を試 みた。
V Z Gの算出は、 F E M A Gを用い、 H Z を考慮 して行 う こ と ができ る。
こ こ で F E M A Gは、 文献 ( F . D u p r e t , P . N c o d e m e , Y . R y c k m a n s , P . W o u t e r s , a d M . J . C r o c h e t , I n t . J . H e a t M a s s T r a n s f e r , 3 3 , 1 8 4 9 ( 1 9 9 0 )) に開示 されている総合伝熱解析 ソ フ ト であ る。
その結果、 V / G値が 0 . 1 7 mm2 / K · m i n以下でよ うやく 満 足でき る C O Pサイ ズである平均約 8 O n mと な り 、 標準ァニ一ル条件 ( 1 2 0 0 °C、 1 時間、 アルゴン雰囲気) 下で C 〇 P のない無欠陥層の 深さ 3 μ πιを達成する こ と が出来た。 この と き の窒素濃度は 3 X I 0 13 / c m 3 〜 1 0 X 1 0 13/ c m 3 であっ た。
こ の よ う に V / G値を低下 させる こ と に よ り 、 C O P のサイ ズも密度 も小 さ く する こ と ができ るのは、 次の よ う に考え られる。 すなわち、 低 V G値化に よ り 、 点欠陥である空孔と格子間シ リ コ ンの濃度差が減少 する。 従っ て、 凝集してボイ ドを形成する のに寄与する空孔量が減少 し、 凝集温度の低温化が起こ る。 低温化によ り 、 少ない密度の空孔が凝集し に く く な り 、 ボイ ドのサイ ズが小 さ く なる。 サイ ズが小 さ く なればボィ ドが小さ過ぎる も のは、 検出 されないので、 欠陥密度も減少する こ と に な る。
尚、 C O P のない無欠陥層の深 さの測定は、 作製 されたこれ らの ゥェ ーハを表面から所定の深さ まで研磨加工した後の表面に熱酸化膜を形成 し、 それぞれの深 さにおける熱酸化膜の耐圧特性 [ T Z D B (Time Zer o Dielectric Breakdown) ] 良品率を測定する こ と によ り行っ た。 T Z D B 良品率は、 ボイ ド欠陥 ( C O P ) と よい相関があ り 、 ボイ ド欠陥が多 いと良品率が低下するこ とが判っている。
T Z D B良品率の測定にあたっては、 ゥエーハ表面に 2 5 n mの熱酸 化膜を形成し、 その上にさ らにリ ン ( P ) ドープポリ シ リ コ ン電極 (電 極面積 8 m m 2 ) を作製し、 判定電流値を I m A Z c m 2 と して絶縁 破壊電界 8 M V , c m以上のものを良品と して、 ゥエーハ面内 1 0 0 点を測定するこ とによ り 、 良品率を算出し、 良品率 9 5 %以上をボイ ド フ リ ーと判断した。
また、 結晶の引上げ条件は標準 ( V = 1 . 1 m m Z m i n 、 V / G = 0 . 3 7 mm 2 / K - m i n ) で、 窒素濃度を高濃度化して C O Pのサ ィズを小さ く するこ とによって、 標準ァニール条件によ り ボイ ド欠陥の ない無欠陥層の深さを 3 μ πα以上とするためには、 8 X I 0 14/ c m 3 以上の濃度が必要であった。
しかし、 偏析係数と窒素の固溶限界の関係から、 このよ う な高濃度で は引上げ結晶の単結晶化が困難にな り 、 単結晶製造の歩留ま り が著しく 低下してしまった。
続いて、 結晶の引上げ条件は標準のままで、 C O Pサイズが平均 1 3 O n m程度になる窒素濃度 ( 3 X 1 0 13/ c m 3 ) において、 ァニール 条件によ るボイ ド欠陥のない無欠陥層の深さの改良を試みた。
その結果、 ァニール温度 1 2 0 0 °Cでは 4時間のァニールでよ うやく 3 μ mの深さ となった。 しかし、 このよ う な長時間熱処理する方法では、 コ ス ト高になるので、 ァニール温度の高温化を試みたと ころ、 1 2 3 0 °C まで高温化し、 1 時間のァニ一ルを施すこ とによって、 3 μ mのボイ ド 欠陥のない無欠陥層の深さ を達成するこ と ができた。
さ らに、 前記 V Z G値の低下 ( 0 . 1 7 mm 2 / K · m i n以下) に よる C O Pサイ ズの縮小化と熱処理の高温化 ( 1 2 5 0 °C、 1 時間) を 組み合わせたと ころ、 6 μ ιη以上の C O Pのない無欠陥層の深さを達成 するこ とができた。
尚、 熱処理条件と して、 1 2 3 0 °C以上の温度であれば、 よ り 高い温 度と した方が表層の C O P をよ り短時間で除去するこ とができ るが、 物 理的にシ リ コ ンの融点未満とする必要があ り 、 ゥェ一ハの汚染、 炉の耐 久性を考える と、 1 3 5 0 °C以下とするのが好ま しい。
熱処理時間も 1 時間以上とすれば、 よ り 無欠陥層を深く するこ と がで き るが、 余 り に長く熱処理する と無駄であるので 3時間以下とするのが 好ま しい。
本発明の熱処理は、 ゥエ ーハの熱処理に通常使用 されている抵抗加熱 式の熱処理炉を使用すればよい。 こ の抵抗加熱式の熱処理炉は、 複数枚 のゥエ ーハを一度に処理可能な、 いわゆるバッチ炉であ り 、 一般的には、 縦型炉と横型炉とがある。 横型のバッチ炉と しては、 東京エレク ト ロ ン 社製の U L — 2 6 0 — 1 0 Hのよ う な装置を挙げるこ とができ る。
こ の熱処理炉による熱処理は、 窒素を ドープして育成された単結晶を スライス して得たゥェ一ハに対して、 アルゴン等の不活性ガスまたは水 素あるいはこれらの混合ガスの雰囲気下、 温度 1 2 3 0 °C以上、 1 時間 以上の熱処理を施すものである。 この熱処理によ り ゥエ ーハの表面から 3 /x m以上の深さにわたって、 C O Pのない無欠陥層を形成するこ とが 出来る。
以下、 本発明の実施例を挙げて具体的に説明するが、 本発明はこれら に限定されるものではない。
(実施例)
[単結晶の引上げ]
原料多結晶中に窒化膜付き ゥエ ーハを所定量投入し、 直径 3 0 0 m m の単結晶を次の条件で引上げた。
共通条件 : 固液界面温度勾配 G 9 4 K / m m
試験 1 :
V = 1 . l m m / m i n 、 V / G = 0 . 3 7 m m κκ m i η
試験 2 : 9
V = 0 . 7 m m/m i n 、 V / G = 0 . 2 4 m m 2 / K ' m i n 、
試験 3 :
V = 0 . 5 m m / m i n 、 V / G = 0 . 1 7 m m 2 / K ' m i n 、
試験 4 :
V = 0 . 3 8 mm/ m i n 、 V / G = 0 . 1 3 mm2 / K ' m i n 、 試験 5 :
V = 0 . 8 m m / m i n , V / G = 0 . 2 7 m m 2 / K ' m i n 、
投入した窒化膜付き ゥエーハの窒化膜の量と原料多結晶の量、 および 窒素偏析係数を考慮した計算によ り 、 試験 1 〜 4 は、 窒素濃度が 3 X I 0 13 となる結晶の位置から ゥエーハを切り 出し、 試験 5 は、 1 X 1 0 15 となる位置から ゥェ—ハを切 り出した。 そして、 これらのゥエーハに対 して次の熱処理条件を組合わせて熱処理を施した。 次いで、 ゥエーハ表 面の無欠陥層の深さ ( C O P フ リ ー深さ) を前記 T Z D B良品率から求 めた。
熱処理条件 (温度 時間) : 1 2 0 0 °C / 1 H r 、 1 2 0 0 °C / 4 H r , 1 2 3 0 °C/ l H r , 1 2 5 0 °C/ l H r 、 の 4水準 (いずれもァルゴ ンガス 1 0 0 %雰囲気)。
以上の単結晶引上げ条件、 熱処理条件およびゥエーハ表面の無欠陥層 の深さの関係を表 1 にま と めて示した。
(表 1 )
Figure imgf000012_0001
[註] ① 固液界面温度勾配 G= 2. 9 4 KZmm—定、 ② N C :窒素濃度 [ c m3 ]、 ③ V:引上げ速度 [mm/m i n]、 ④ V/G :パラメータ [mm2 /K · m i n]
CO Pフリーの深さ 記 号
d (μ m) d < 1 D
d ^ 3 C
3 < d < 6 B
d≥ 6 A 表 1 から、 窒素濃度が 3 X I 0 13程度の比較的低濃度の直径 3 0 0 m m以上のシ リ コ ン単結晶ゥエ ーハに、 1 2 0 0 ° (:、 1 時間の熱処理を行 い、 表層に十分な深さ (少なく と も 3 μ πι ) のある C O Pのない無欠陥 層を有するシ リ コ ン単結晶ゥエーハを製造するには、 先ず、 シ リ コ ン単 結晶の引上げにおいて、 Vノ G値を 0 . 1 7 m m 2 / K ' m i n以下に なるよ う に引上げ速度 Vと固液界面温度勾配 Gを制御して単結晶を育成 し、 C O Pサイズを縮小させるのがよいこ とが判る。 また、 熱処理温度 と しては、 1 2 5 0 °C以上とすれば、 V Z Gが 0 . 1 7 よ り 大き く 、 窒 素が比較的低濃度 ( 3 X 1 0 13) でも、 1 時間で無欠陥層の深さを 3 /X mを超える深さ とする こ とができ、 1 2 3 0 °Cで熱処理すれば、 1 時間 で無欠陥層の深さを約 3 / mにするこ とができ るこ とが判った。 そして こ の V Z G値を 0 . 1 7 m m 2 / K · m i n以下と して育成した単結晶 から切り 出したゥエ ー八に 1 2 3 0 °C以上、 1 時間以上、 不活性ガス雰 囲気下の熱処理を施せば、 ゥエ ーハ表面から 6 ミ ク ロ ン以上にわたって C O Pのない無欠陥層が存在する高品質、 高機能を有する熱処理ゥエ ー ハをも製造するこ とができ る こ とがわかる。
さ らに、 熱処理雰囲気を水素ガス 1 0 0 %、 あるいは水素とアルゴン の混合ガス雰囲気と して熱処理しても表 1 と同様の結果が得られるこ と を確認した。
なお、 本発明は、 上記実施形態に限定される も の ではない。 上記実施 形態は、 例示であ り 、 本発明の特許請求の範囲に記載された技術的思想 と実質的に同一な構成を有し、 同様な作用効果を奏する ものは、 いかな る も のであっても本発明の技術的範囲に包含される。
例えば、 本発明方法が適用でき るシ リ コ ンゥエーハの直径は、 3 0 0 m mに限られるも のではない。 なぜな らば、 本発明方法によ り 、 V / G 値を 0 . 1 7 以下と し、 C O Pサイズを小さ く する こ と によって、 その 後の熱処理で無欠陥層の深さを深く でき るのは、 ゥエ ーハ直径にかかわ らず適用でき るからである。 すなわち、 Vノ G値は、 シ リ コ ン単結晶の 直径にかかわ らず、 適用でき るパラ メ ータ であ り 、 本発明方法は今後の 更な る大直径化、 例えば 4 O O m m、 5 0 0 m m , あるいはそれ以上に ついても適用可能である と い う利点がある。

Claims

請 求 の 範 囲
1 . 直径 3 0 0 m m以上のシリ コ ン単結晶ゥェ一ハであって、 表面か ら 3 ミ ク 口 ン以上にわたって C O Pのない無欠陥層が存在する こ と を特 徴とするシ リ コ ン単結晶ゥエーハ。
2 . チ ヨ ク ラルス キー法によ り 窒素を ドープして直径 3 0 0 m m以上 の シ リ コ ン単結晶を引上げる際に、 引上げ速度を V [ m m / m i n ] と し、 シ リ コ ンの融点から 1 4 0 0 °Cの間の引上げ軸方向の結晶内温度勾 配の平均値を G [ K / m m ] で表した時、 / G [ mm 2 / K · m i n ] の値を 0 . 1 7以下と して結晶を育成する こ と を特徴とするシ リ コ ン単 結晶の製造方法。
3 . 前記窒素を ドープする際の窒素濃度を 1 X I 0 13/ c m 3 以上と して結晶を育成する こ と を特徴とする請求項 2 に記載のシリ コ ン単結晶 の製造方法。
4 . 直径 3 0 0 m m以上の窒素が ドープされたシ リ コ ン単結晶ゥエー ハに熱処理を施すシリ コ ン単結晶 ゥェ一ハの製造方法において、 不活性 ガスまたは水素あるいはこれらの混合ガスの雰囲気下、 1 2 3 0 °C以上、 1 時間以上の熱処理を施すこ と を特徴とするシリ コ ン単結晶ゥエーハの 製造方法。
5 . 請求項 2 または請求項 3 で製造されたシ リ コ ン単結晶をス ラ イ ス して得られるシリ コ ン単結晶 ゥエーハに、 請求項 4 で規定する熱処理を 施すこ と を特徴とするシ リ コ ン単結晶ゥエーハの製造方法。
PCT/JP2002/005692 2001-06-15 2002-06-07 Plaquette de monocristal de silicium presentant une zone denudee vide sur la surface et un diametre superieur a 300 mm et son procede de production WO2002103091A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP02736029A EP1308544A4 (en) 2001-06-15 2002-06-07 SILICON MONOCRYSTAL PLATE HAVING AN EMPTY DENUDED AREA ON THE SURFACE AND A DIAMETER OF MORE THAN 300 MM AND METHOD OF PRODUCING THE SAME
KR10-2003-7002090A KR20030036694A (ko) 2001-06-15 2002-06-07 표층부에 보이드 무결함층을 갖는 직경 300㎜이상의실리콘단결정 웨이퍼 및 그 제조방법
US10/344,423 US6902618B2 (en) 2001-06-15 2002-06-07 Silicon single crystal wafer having void denuded zone on the surface and diameter of above 300 mm and its production method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001-181587 2001-06-15
JP2001181587A JP2003002785A (ja) 2001-06-15 2001-06-15 表層部にボイド無欠陥層を有する直径300mm以上のシリコン単結晶ウエーハおよびその製造方法

Publications (1)

Publication Number Publication Date
WO2002103091A1 true WO2002103091A1 (fr) 2002-12-27

Family

ID=19021829

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/005692 WO2002103091A1 (fr) 2001-06-15 2002-06-07 Plaquette de monocristal de silicium presentant une zone denudee vide sur la surface et un diametre superieur a 300 mm et son procede de production

Country Status (7)

Country Link
US (1) US6902618B2 (ja)
EP (1) EP1308544A4 (ja)
JP (1) JP2003002785A (ja)
KR (1) KR20030036694A (ja)
CN (1) CN1463305A (ja)
TW (1) TWI265218B (ja)
WO (1) WO2002103091A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7048796B2 (en) 2001-08-08 2006-05-23 Toshiba Ceramics Co., Ltd. Silicon single crystal wafer fabricating method and silicon single crystal wafer
CN103911654A (zh) * 2014-04-15 2014-07-09 宁夏大学 制备直径为400mm以上的单晶硅的方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1408540A4 (en) * 2001-06-28 2008-12-10 Shinetsu Handotai Kk PROCESS FOR PRODUCING RECLAIMED WAFER AND RECEIVED WAFER THUS OBTAINED
KR100588425B1 (ko) * 2003-03-27 2006-06-12 실트로닉 아게 실리콘 단결정, 결정된 결함분포를 가진 실리콘 단결정 및 실리콘 반도체 웨이퍼의 제조방법
JP4151474B2 (ja) * 2003-05-13 2008-09-17 信越半導体株式会社 単結晶の製造方法及び単結晶
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
US20060009011A1 (en) * 2004-07-06 2006-01-12 Gary Barrett Method for recycling/reclaiming a monitor wafer
JP4821179B2 (ja) * 2005-06-20 2011-11-24 株式会社Sumco シリコン単結晶の育成方法
JP4806975B2 (ja) * 2005-06-20 2011-11-02 株式会社Sumco シリコン単結晶の育成方法
JP4710429B2 (ja) * 2005-06-20 2011-06-29 株式会社Sumco 半導体単結晶製造装置
DE102007005346B4 (de) 2007-02-02 2015-09-17 Siltronic Ag Halbleiterscheiben aus Silicium und Verfahren zu deren Herstellung
JP4359320B2 (ja) * 2007-05-31 2009-11-04 Sumco Techxiv株式会社 ドーピング装置、及びシリコン単結晶の製造方法
JP4516096B2 (ja) 2007-05-31 2010-08-04 Sumco Techxiv株式会社 シリコン単結晶の製造方法
EP2309038B1 (en) * 2009-10-08 2013-01-02 Siltronic AG production method of an epitaxial wafer
DE102010007460B4 (de) * 2010-02-10 2013-11-28 Siltronic Ag Verfahren zum Ziehen eines Einkristalls aus Silicium aus einer in einem Tiegel enthaltenen Schmelze und dadurch hergestellter Einkristall
CN101942701A (zh) * 2010-09-03 2011-01-12 浙江碧晶科技有限公司 一种太阳能级硅晶体的热处理方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5935320A (en) * 1996-09-12 1999-08-10 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for producing silicon semiconductor wafers with low defect density
US5954873A (en) * 1995-05-31 1999-09-21 Sumitomo Sitix Corporation Manufacturing method for a silicon single crystal wafer
EP0962556A1 (en) * 1998-06-04 1999-12-08 Shin-Etsu Handotai Company Limited Nitrogen doped single crystal silicon wafer with few defects and method for its production
EP0962555A1 (de) * 1998-05-28 1999-12-08 Wacker Siltronic Gesellschaft für Halbleitermaterialien Aktiengesellschaft Verfahren zur Herstellung eines Einkristalls
EP0964082A1 (en) * 1998-06-11 1999-12-15 Shin-Etsu Handotai Company Limited Silicon single crystal wafer and a method for producing it
JP2001064095A (ja) * 1999-08-27 2001-03-13 Komatsu Electronic Metals Co Ltd シリコンウエハの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541882B1 (ko) * 1998-05-01 2006-01-16 왁커 엔에스씨이 코포레이션 실리콘 반도체 기판 및 그의 제조 방법
JP4233651B2 (ja) * 1998-10-29 2009-03-04 信越半導体株式会社 シリコン単結晶ウエーハ
JP4038910B2 (ja) * 1999-01-08 2008-01-30 株式会社Sumco 半導体シリコンウェーハの製造方法
JP3734979B2 (ja) * 1999-03-23 2006-01-11 シルトロニック・ジャパン株式会社 シリコン半導体基板及びその製造方法
JP3870293B2 (ja) 1999-03-26 2007-01-17 シルトロニック・ジャパン株式会社 シリコン半導体基板及びその製造方法
EP1195455B1 (en) 2000-01-25 2011-04-13 Shin-Etsu Handotai Co., Ltd. Method for determining condition under which silicon single crystal is produced, and method for producing silicon wafer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5954873A (en) * 1995-05-31 1999-09-21 Sumitomo Sitix Corporation Manufacturing method for a silicon single crystal wafer
US5935320A (en) * 1996-09-12 1999-08-10 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for producing silicon semiconductor wafers with low defect density
EP0962555A1 (de) * 1998-05-28 1999-12-08 Wacker Siltronic Gesellschaft für Halbleitermaterialien Aktiengesellschaft Verfahren zur Herstellung eines Einkristalls
EP0962556A1 (en) * 1998-06-04 1999-12-08 Shin-Etsu Handotai Company Limited Nitrogen doped single crystal silicon wafer with few defects and method for its production
EP0964082A1 (en) * 1998-06-11 1999-12-15 Shin-Etsu Handotai Company Limited Silicon single crystal wafer and a method for producing it
JP2001064095A (ja) * 1999-08-27 2001-03-13 Komatsu Electronic Metals Co Ltd シリコンウエハの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7048796B2 (en) 2001-08-08 2006-05-23 Toshiba Ceramics Co., Ltd. Silicon single crystal wafer fabricating method and silicon single crystal wafer
CN103911654A (zh) * 2014-04-15 2014-07-09 宁夏大学 制备直径为400mm以上的单晶硅的方法
CN103911654B (zh) * 2014-04-15 2016-08-17 宁夏大学 制备直径为400mm以上的单晶硅的方法

Also Published As

Publication number Publication date
JP2003002785A (ja) 2003-01-08
EP1308544A4 (en) 2009-02-11
US6902618B2 (en) 2005-06-07
CN1463305A (zh) 2003-12-24
US20030172865A1 (en) 2003-09-18
EP1308544A1 (en) 2003-05-07
TWI265218B (en) 2006-11-01
KR20030036694A (ko) 2003-05-09

Similar Documents

Publication Publication Date Title
KR100581047B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
TWI247058B (en) Silicon single crystal wafer, method for producing the same and SOI wafer
JP3624827B2 (ja) シリコン単結晶の製造方法
US8231852B2 (en) Silicon wafer and method for producing the same
KR100788988B1 (ko) 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
WO2002103091A1 (fr) Plaquette de monocristal de silicium presentant une zone denudee vide sur la surface et un diametre superieur a 300 mm et son procede de production
WO2010119614A1 (ja) アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法
JP2004006615A (ja) 高抵抗シリコンウエーハ及びその製造方法
TW200845223A (en) Manufacturing method of silicon single crystal wafer
JP2007176732A (ja) アニールウエハ及びアニールウエハの製造方法
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
WO2004034457A1 (ja) アニールウェーハおよびアニールウェーハの製造方法
EP1502972B1 (en) A silicon single crystal wafer, an epitaxial wafer and method for producing silicon single crystal
JP4529416B2 (ja) シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
JP2019206451A (ja) シリコン単結晶の製造方法、エピタキシャルシリコンウェーハ及びシリコン単結晶基板
JP2003059932A (ja) シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
JP3614019B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
JPH06295912A (ja) シリコンウエハの製造方法およびシリコンウエハ
WO2003019647A1 (fr) Tranche épitaxiale et son procédé de production
JP4380141B2 (ja) シリコンウェーハの評価方法
JPH11322491A (ja) シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ
JP2003243404A (ja) アニールウエーハの製造方法及びアニールウエーハ
JP2015135873A (ja) シリコン単結晶ウェーハの熱処理方法
TW200413581A (en) SOI wafer and method for manufacturing SOI wafer
JP2002016071A (ja) シリコンウェーハの製造方法及びその方法により製造されたシリコンウェーハ

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

WWE Wipo information: entry into national phase

Ref document number: 10344423

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020037002090

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2002736029

Country of ref document: EP

Ref document number: 028021010

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2002736029

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020037002090

Country of ref document: KR