WO2002052725A2 - Circuit de temporisation a temporisation reglable - Google Patents

Circuit de temporisation a temporisation reglable Download PDF

Info

Publication number
WO2002052725A2
WO2002052725A2 PCT/DE2001/004311 DE0104311W WO02052725A2 WO 2002052725 A2 WO2002052725 A2 WO 2002052725A2 DE 0104311 W DE0104311 W DE 0104311W WO 02052725 A2 WO02052725 A2 WO 02052725A2
Authority
WO
WIPO (PCT)
Prior art keywords
delay
block
switch
delay circuit
switches
Prior art date
Application number
PCT/DE2001/004311
Other languages
German (de)
English (en)
Other versions
WO2002052725A3 (fr
Inventor
Thomas Hein
Patrick Heyne
Thilo Marx
Torsten Partsch
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2002052725A2 publication Critical patent/WO2002052725A2/fr
Publication of WO2002052725A3 publication Critical patent/WO2002052725A3/fr

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices

Abstract

L'invention concerne un circuit de temporisation à temporisation réglable, comprenant un premier bloc (1) et un second bloc (2) monté en aval, qui présentent chacun une chaîne d'éléments de temporisation (11 à 16, 21 à 26). Il est alloué à chaque bloc, un groupe de commutateurs (4, 5) permettant de sélectionner des prélèvements côté sortie sur les éléments de temporisation (11 à 16, 21 à 26), au moyen de commutateurs (S1 à S6), afin de pouvoir sélectionner un temps de temporisation voulu. Afin de pouvoir amorcer simultanément le commutateur (S6) relié à l'élément de temporisation côté sortie (16) du premier bloc (1) et le commutateur (S6) relié à l'élément de temporisation côté entrée (26) du second bloc (2), leurs entrées de commande sont interconnectées. Ce qui permet d'éviter les impulsions perturbatrices, même en cas de cycles d'horloge de signaux d'horloge (A) applicables côté entrée aux éléments de temporisation. Le circuit de temporisation décrit est de ce fait particulièrement adapté à une utilisation dans des boucles de régulation de temporisation dans des puces mémoire à faisceau hertzien numérique.
PCT/DE2001/004311 2000-12-27 2001-11-15 Circuit de temporisation a temporisation reglable WO2002052725A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10065376A DE10065376C1 (de) 2000-12-27 2000-12-27 Verzögerungsschaltung mit einstellbarer Verzögerung
DE10065376.6 2000-12-27

Publications (2)

Publication Number Publication Date
WO2002052725A2 true WO2002052725A2 (fr) 2002-07-04
WO2002052725A3 WO2002052725A3 (fr) 2003-08-28

Family

ID=7669234

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2001/004311 WO2002052725A2 (fr) 2000-12-27 2001-11-15 Circuit de temporisation a temporisation reglable

Country Status (3)

Country Link
DE (1) DE10065376C1 (fr)
TW (1) TW517459B (fr)
WO (1) WO2002052725A2 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10345236B3 (de) * 2003-09-29 2005-03-10 Infineon Technologies Ag Verzögerungsregelkreis
DE102005009806A1 (de) 2005-03-03 2006-09-14 Infineon Technologies Ag Pufferbaustein für ein Speichermodul, Speichermodul und Speichersystem

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095233A (en) * 1991-02-14 1992-03-10 Motorola, Inc. Digital delay line with inverter tap resolution
US5521499A (en) * 1992-12-23 1996-05-28 Comstream Corporation Signal controlled phase shifter
EP1039637A1 (fr) * 1999-03-23 2000-09-27 Infineon Technologies North America Corp. Ligne de retard avec ajustage de la gamme des fréquences
US20020047739A1 (en) * 2000-10-24 2002-04-25 Mace Timothy Charles Modified clock signal generator

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US566849A (en) * 1896-09-01 Cable hoisting and conveying apparatus
JP3077813B2 (ja) * 1990-05-11 2000-08-21 ソニー株式会社 プログラマブル遅延回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095233A (en) * 1991-02-14 1992-03-10 Motorola, Inc. Digital delay line with inverter tap resolution
US5521499A (en) * 1992-12-23 1996-05-28 Comstream Corporation Signal controlled phase shifter
EP1039637A1 (fr) * 1999-03-23 2000-09-27 Infineon Technologies North America Corp. Ligne de retard avec ajustage de la gamme des fréquences
US20020047739A1 (en) * 2000-10-24 2002-04-25 Mace Timothy Charles Modified clock signal generator

Also Published As

Publication number Publication date
WO2002052725A3 (fr) 2003-08-28
TW517459B (en) 2003-01-11
DE10065376C1 (de) 2002-07-25

Similar Documents

Publication Publication Date Title
DE3326943C2 (de) Halbleiteranordnung
DE2843528C2 (fr)
DE60002233T2 (de) Phasenregelkreis und Frequenzmodulationsverfahren zu dessen Nutzung
WO2002052725A2 (fr) Circuit de temporisation a temporisation reglable
DE2054897A1 (de) Spannungsveranderhches Taktgeber system
DE1947555A1 (de) Impuls-Generator fuer aus Impulsen zusammengesetzte Daten-Worte
DE10041511C1 (de) Additionsschaltung für digitale Daten
DE10250555A1 (de) Verfahren zur Ermittlung von Filterköffizienten eines digitalen Filters und digitales Filter
DE3729356A1 (de) Digitalprogrammierbarer signalgenerator und verfahren dafuer
DE10142657B4 (de) Schaltungsanordnung zur Erzeugung nicht-überlappender Taktphasen
CH636486A5 (de) Schaltungsanordnung zur bildung von periodischen impulsmustern.
DE10305361B4 (de) Elektronischer Hochfrequenz-Schalter
EP1668778B1 (fr) Circuit de regulation de temporisation
DE2756952C3 (de) Digitaler Steuersatz für einen selbstgeführten Stromrichter
EP0497117A1 (fr) Circuit pour convertir une tension alternative en signal binaire
DE19849909A1 (de) Schaltungsanordnung zum Verarbeiten binärer Signale
DE102004001030A1 (de) Verschachtelte Hochauflösungsverzögerungskette
EP1033814B1 (fr) Circuit intégré pour la génération de deux signaux d'horloge sans chevauchement
WO2003044945A2 (fr) Comparateur multiphase
EP1012980B1 (fr) Boucle numerique a phase asservie
EP2388471A1 (fr) Dispositif de commutation séquentielle pour de interrupteurs avec un moyen de répartition d'impulsions de déclenchement
EP4336690A1 (fr) Dispositif de compensation de perturbations de réseau
DE10153751B4 (de) Vorrichtung und Verfahren zur Takterzeugung
EP1126592B1 (fr) Circuit électrique pour commander une pluralité d'onduleurs connectés en parallèle
DE10203892B4 (de) Verfahren zum Erzeugen einer Signalpulsfolge mit einer vorgegebenen stabilen Grundfrequenz

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP