WO2002052655A1 - Verfahren zum aufrauhen eines halbleiterchips für die optoelektronik - Google Patents

Verfahren zum aufrauhen eines halbleiterchips für die optoelektronik Download PDF

Info

Publication number
WO2002052655A1
WO2002052655A1 PCT/DE2001/004892 DE0104892W WO02052655A1 WO 2002052655 A1 WO2002052655 A1 WO 2002052655A1 DE 0104892 W DE0104892 W DE 0104892W WO 02052655 A1 WO02052655 A1 WO 02052655A1
Authority
WO
WIPO (PCT)
Prior art keywords
gas
plasma reactor
semiconductor chip
polymer
plasma
Prior art date
Application number
PCT/DE2001/004892
Other languages
English (en)
French (fr)
Inventor
Gerhard Franz
Franz Rinner
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of WO2002052655A1 publication Critical patent/WO2002052655A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Definitions

  • the invention relates to a method for roughening a semiconductor chip for optoelectronics.
  • the light yield in luminescence diodes can be improved by roughening the surface provided for the exit of the photons. This is because the coupling out of the photons is generally made more difficult by the very high jump in the refractive index from the refractive index of the semiconductor to the refractive index of the material surrounding the luminescent diode, usually a casting resin. If the photons strike the outside of the light-emitting diodes at an angle that is smaller than the critical angle for the total reflection, the photons are totally reflected on the outside. It is advisable to roughen the surface of the luminescence diode in order to improve the light yield by scattering on the surface. For a good scattering effect, the roughness should be at least 1/10 of the wavelength and at most equal to the wavelength in the semiconductor material of the luminescence diode. A value between 1/3 and 2/3 of the wavelength is considered ideal.
  • InGaN For luminescent diodes based on In x Ga ⁇ - x N with O ⁇ x ⁇ l, hereinafter referred to as InGaN, such methods are not yet known. However, there is an urgent need for such methods, since the internal efficiency of luminescent diodes based on InGaN is not very high. Another difficulty lies in the fact that the entire luminescence diode is actually made of substrate, usual sapphire or silicon carbide and the epitaxial layer made of InGaN only makes up about 3 to 5% of the total thickness. It is therefore necessary to find a roughening process with which the side walls of the substrate can also be roughened.
  • the object of the invention is to provide a method for roughening the entire surface of a semiconductor chip intended for light emission for the Specify optoelectronics.
  • a mask layer is formed on the surface of the semiconductor chip which only partially covers the surface of the semiconductor chip.
  • the etching gas will therefore only remove material on the surface of the semiconductor chip where the surface of the semiconductor chip is not covered by the mask layer.
  • the etching gas and mask gas are present at the same time, a dynamic process in which the etching gas continuously removes the mask layer and at the same time new mask layer islands are created. Since the etching is carried out anisotropically by the etching gas, depressions are formed on the surface of the semiconductor chip, through which depressions the surface of the semiconductor chip is roughened uniformly. It has been shown in particular that the proposed method can also be used if the semiconductor chip consists of different materials with different etching properties.
  • At least one gas polymer-forming on a surface of the semiconductor chip is introduced into the plasma reactor to form a polymer film which partially covers the surface of the semiconductor chip
  • polymer films can be formed on the surface of the semiconductor chip that only partially cover the surface of the semiconductor chip.
  • the etching gas will therefore only remove material on the surface of the semiconductor chip where the surface of the semiconductor chip is not covered by the polymer film.
  • the semiconductor chip has an epitaxial layer made of In x Ga; ⁇ .- x N with O ⁇ x ⁇ l on a substrate made of SiC.
  • the plasma contained in the plasma reactor has polymer-forming gas components which are selected from the group SF 6 , CF 4 , CHF 3 , BF 3 and BC1 3 . Furthermore, 0 2 and Cl 2 are also introduced into the plasma reactor.
  • the surface of the luminescent diodes which have an InGaN layer on a substrate made of SiC, can be roughened uniformly.
  • the polymer-forming gas is first introduced into the plasma reactor in order to produce an unrelated mask layer in the island wax phase.
  • the plasma reactor is then emptied and, in a second process step, an etching gas, for example consisting of components 0 2 and Cl 2 , is introduced into the plasma reactor.
  • Such a method can also be used to uniformly roughen the surface of a semiconductor chip with an epitaxial layer made of InGaN on a substrate made of SiC.
  • Figure 1 is a perspective view of a luminescent diode, the light surface is roughened
  • FIG. 2 shows a cross section through a parallel plate reactor for a low-density plasma
  • FIG. 3 shows a cross section through a plasma reactor with inductively coupled, high-density plasma
  • FIG. 4 shows a diagram which shows the dependence of the output light power on the operating current of the luminescent diodes before and after the roughening process is used.
  • FIG. 1 shows a luminescent diode 1 which has an epitaxial layer 3 on a substrate 2, on which a contact 4 is formed.
  • the epitaxial layer 3 there is an active layer, not shown, in which photons are generated.
  • the photons generated in the active layer pass through side surfaces 5 and a surface 6 of the substrate 2 and through side surfaces 7 and a surface 8 of the epitaxial layer 3 from the luminescent diode 1, provided the side surfaces 5 and the surface 6 of the substrate 2 and the side surfaces 7 and the surface 8 of the epitaxial layer 3 are roughened.
  • FIG. 2 shows a cross section through a parallel plate reactor 9 which can be used for the roughening process.
  • the parallel plate reactor 9 has a housing 10 in which an upper electrode 11, which is electrically connected and grounded to the housing, and a capacitor 12 with a high-frequency generator 13 coupled, lower electrode 14 is arranged.
  • an inlet 15 and an outlet 16 are formed on the housing 10, through which gas can be passed through the parallel plate reactor 9.
  • FIG. 3 shows a cross section through a further plasma reactor 18, in which the plasma 17 is induced inductively with the aid of a coil 19 on the top of the housing
  • the coil 19 is connected to a second high-frequency generator 20.
  • the lower electrode 14 is connected to the high-frequency generator 13 via the capacitance 12 in the plasma reactor 18.
  • the inlet 15 and the outlet 16 can be arranged differently in comparison to the parallel plate reactor 9 from FIG.
  • plasma reactors with helicon sources or electron cyclotron resonance can also be used.
  • the roughening of the side surfaces 5, the surfaces 6 and the side surfaces 7 and the surface 8 is achieved in the parallel plate reactor 9 in low-pressure discharges of capacitively coupled plasma at a discharge pressure which is typically in the range between 5 and 50 mTorr (2/3 to 7 Pa) lies.
  • the working gas pressure is usually well below 1 Pa, often below 2 mTorr.
  • the gas introduced through the inlet 15 into the parallel plate reactor 9 or the plasma reactor 18 must contain a polymer-forming component or a polymer precursor such as SF 6 , CF 4 , CHF 3 or BF 3 , BC1 3 , which are capable of being temporary with one another or with oxygen Form documents on the side surface 5, the surface 6, the side surfaces 7 and the surface 8.
  • a polymer-forming component or a polymer precursor such as SF 6 , CF 4 , CHF 3 or BF 3 , BC1 3 , which are capable of being temporary with one another or with oxygen Form documents on the side surface 5, the surface 6, the side surfaces 7 and the surface 8.
  • 0 2 and Cl 2 must also be present.
  • Typical gas compositions are listed in Table 1, the numerical values being given in standard cubic cm / min (sccm).
  • the polymer-forming components partially cover the side surfaces 5 and the surface 6 of the substrate 2 and the side surfaces 7 and the surface 8 of the epitaxial layer 3 with a polymer film serving as a mask layer in island growth.
  • the areas not covered by this polymer film are exposed to the etching gas, so that a Material removal can take place, which leads to the formation of recesses. Since the etching components are present at the same time as the polymer-forming components, the polymer film is removed on the one hand by the etching component. At the same time, however, a new formation of the polymer film takes place.
  • the result of the roughening process is a roughness with a roughness depth between 20 and 50 nm.
  • Roughness depth is understood to mean the depth of the depressions made in the side surfaces 5 and the surface 6 and in the side surfaces 7 and the surface 8. For light in the blue and green wavelength range which is generated in the luminescence diode 1, this is 1/20 to 1/10 of the wavelength in air and 1/10 to 1/5 of the wavelength in the substrate made of SiC. It should be emphasized that the roughness can be adjusted via the ratio of the flow rates from 0 2 to the flow rate of the polymer precursors. In particular, a higher flow rate at 0 2 leads to greater roughness depths.
  • the power of the inductive heating in plasma 17 in the plasma reactor 18 is in the range between 400 and 1500 watts.
  • the power of the high-frequency source 13 in the radio frequency range is selected such that the luminescent diode 1 is at a bias voltage relative to the housing 10, the amount of which is less than 100 V.
  • the power of the high-frequency source 13 is selected such that the luminescent diode 1 is at a bias voltage from 300 to 500 V relative to the housing 10.
  • a polymer-forming gas is first introduced into the parallel plate reactor 9 or plasma reactor 18 with inductively heated plasma, and a very thin film is generated by means of PE-CVD (Plasma Enhanced Chemical Vapor Depositation) which is still growing in the island.
  • PE-CVD Pullasma Enhanced Chemical Vapor Depositation
  • the average layer thickness of the film is well below 50 nm. It is advantageous if the thin ne film has a low growth rate so that the layer thickness can be easily controlled.
  • Gas mixtures with CH 4 and H 2 or CHF 3 and H 2 are particularly suitable for this purpose, the carbon-containing components making up more than 50% by volume.
  • the polymer-forming gas is then pumped off and the
  • the roughening processes described here can be used to produce luminescent diodes which, as shown in Figure 4, have an increased light efficiency by at least a factor of 2.
  • curve 21 represents the luminous efficacy of a first luminescent diode 1 before the roughening method is used and a curve 22 represents the luminous efficiency for the same luminescent diode 1 after applying the roughening method.
  • Curve 23 likewise represents the luminous efficiency of a second light emitting diode before applying the roughing "process, and a curve 24, the light output of the second light emitting diode 1 after application of the roughening is.
  • a curve 25 illustrates a third luminescence diode 1, which has a particularly good light yield after the roughening process has been applied.
  • the process control in the roughening process described here takes place via Auger analysis of electrons.
  • the content of oxygen and boron is determined.
  • both substrate 2 is characterized by plasma etching
  • SiC and the surface of the epitaxial layer 3 are roughened evenly. This results in the increase in light output shown in FIG. 4 by a factor of 2.
  • a mask gas can also be used, which has a metallic or a dielectric mask layer on the side ten vom 5 and the surface 6 of the substrate 2 and the side surfaces 7 and the surface 8 of the epitaxial layer 3 forms, provided that the mask layer is in the island growth when introducing the etching gas.
  • sputtering and vapor deposition processes can also be used. In contrast to the CVD process, these processes lead to a significantly poorer coating of the side wall. With the sputtering process and a vapor deposition process, thin metal films in particular are deposited in the stage of island growth. In a subsequent process step, the surface 6 of the substrate 2 and the surface 8 of the epitaxial layer 3 are then roughened using the described etching processes.
  • a mask layer in the state of island growth is understood to mean a mask layer which has an average thickness of 20 to 80 angstroms.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Es wird vorgeschlagen, zum Aufrauhen der gesamten Oberfläche einer Lumineszenzdiode (1) mit einem Substrat (2) aus SiC und einer Epitaxieschicht (3) aus InGaN ein Plasmaätzverfahren zu verwenden, bei dem neben ätzenden Gaskomponenten auch polymerbildende Komponenten verwendet werden, durch die Oberfläche (5, 6, 7, 8) der Lumineszenzdiode (1) teilweise mit einem Polymerfilm überzogen werden. Durch das Aufrauhverfahren kann die Lichtausbeute um mindestens einen Faktor 2 erhöht werden.

Description

Beschreibung
Verfahren zum Aufrauhen eines Halbleiterchips für die Optoelektronik
Die Erfindung betrifft ein Verfahren zum Aufrauhen eines Halbleiterchips für die Optoelektronik.
Es ist allgemein bekannt, daß die Lichtausbeute bei Lumines- zenzdioden dadurch verbessert werden kann, daß die zum Austritt der Photonen vorgesehene Oberfläche aufgerauht wird. Denn die Auskopplung der Photonen wird im allgemein durch den sehr hohen Sprung des Brechungsindex vom Brechungsindex des Halbleiters zum Brechungsindex des die Lumineszenzdiode umge- benden Materials, meist einem Gießharz, erschwert. Falls die Photonen auf die Außenseiten der Lumineszenzdioden unter einem Winkel auftreffen, der kleiner als der kritische Winkel für die Totalreflexion ist, werden die Photonen auf den Außenseite totalreflektiert. Es bietet sich an, die Oberfläche der Lumineszenzdiode aufzurauhen, um durch Streuung an der Oberfläche die Lichtausbeute zu verbessern. Für eine gute Streuwirkung sollte die Rauhtiefe mindestens 1/10 der Wellenlänge und höchsten gleich der Wellenlänge im Halbleitermaterial der Lumineszenzdiode sein. Als ideal wird ein Wert zwi- sehen 1/3 bis 2/3 der Wellenlänge angesehen.
Für Lumineszenzdioden auf der Basis von GaAs, AlGaAs und GaP sind Verfahren zum Aufrauhen der Oberfläche bereits erfolgreich angewendet worden.
Für Lumineszenzdioden auf der Basis von InxGaι-xN mit O≤x≤l, nachfolgend kurz als InGaN bezeichnet, sind derartige Verfahren bisher noch nicht bekannt. Es besteht jedoch ein dringendes Bedürfnis nach derartigen Verfahren, da der interne Wir- kungsgrad von Lumineszenzdioden auf der Basis von InGaN nicht sehr hoch liegt. Eine weitere Schwierigkeit liegt darin, daß die gesamte Lumineszenzdiode eigentlich aus Substrat, übli- cherweise Saphir oder Siliziumkarbid besteht und die Epitaxieschicht aus InGaN nur etwa 3 bis 5% der Gesamtdicke ausmacht. Es ist daher erforderlich, ein Aufrauhverfahren aufzufinden, mit dem sich auch die Seitenwände des Substrats auf- rauhen lassen.
Aus Franz und Rinner, "Reactive Ion etching of GaN and
GaAs rRadially uniform processes for rectangular, smooth side- walls" J. Vac. Sei. Technol . A 17(1), 2000, Seite 56 bis 61 ist bekannt, zum Ätzen von GaN reaktives Ionen-Ätzen mit einem Plasma zu verwenden, das die Komponenten BC13, Cl2 und Ar enthält. Mit diesem bekannten Verfahren lassen sich glatte und anisotrope Ätzprofile erzielen. Ausgehend von diesem Stand der Technik liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zum Aufrauhen der gesamten zum Lichtaustritt vorgesehenen Oberfläche eines Halbleiterchips für die Optoelektronik anzugeben.
Die Aufgabe wird durch ein Verfahren mit den folgenden Ver- fahrensschritten gelöst:
Bereitstellen eines Halbleiterchips (1) in einem Plasmareaktor (9, 18) und
Einleiten wenigstens eines auf einer Oberfläche (5, 6, 7, 8) des Halbleiterchips (1) eine Maskenschicht im Zustand des Inselwachstums bildenden Maskengases und Einleiten eines die Oberfläche (5, 6, 7, 8) des Halbleiterchips (1) ätzenden Gases in den Plasmareaktor (9, 18) .
Durch das Einleiten wenigstens eines Maskengases, das auf der Oberfläche des Halbleiterchips eine Maskenschicht im Zustand des Inselwachstums bildet, entsteht auf der Oberfläche des Halbleiterchips eine Maskenschicht, die die Oberfläche des Halbleiterchips nur teilweise abdeckt. Das Ätzgas wird daher nur dort auf der Oberfläche des Halbleiterchips Material ab- tragen, wo die Oberfläche des Halbleiterchips nicht von der Maskenschicht bedeckt ist. Insbesondere bei der gleichzeitigen Anwesenheit von Ätzgas und Maskengas entsteht ein dynami- scher Prozeß, in dem das Ätzgas die Maskenschicht ständig abträgt und gleichzeitig neue Maskenschichtinseln entstehen. Da die Ätzung durch das Ätzgas anisotrop erfolgt, entstehen auf der Oberfläche des Halbleiterchips Vertiefungen, durch die die Oberfläche des Halbleiterchips gleichmäßig aufgerauht, wird. Es hat sich insbesondere gezeigt, daß das vorgeschlagene Verfahren auch dann anwendbar ist, wenn der Halbleiterchip aus verschiedenen Materialien mit unterschiedlichen Ätzeigenschaften besteht .
Bei einer bevorzugten Ausführungsform der Erfindung wird in den Plasmareaktor wenigstens ein auf einen Oberfläche des Halbleiterchips polymerbildendes Gas zur Ausbildung eines die Oberfläche des Halbleiterchips teilweise bedeckenden Polymer- films eingeleitet
Es sei angemerkt, daß sich dabei sowohl um organische als auch um anorganische Polymerfilme handeln kann.
Durch das Einleiten wenigstens eines auf der Oberfläche des Halbleiterchips polymerbildenden Gases können auf der Oberfläche des Halbleiterchips Polymerfilme entstehen, die die Oberfläche des Halbleiterchips nur teilweise abdecken. Das Ätzgas wird daher nur dort auf der Oberfläche des Halbleiter- chips Material abtragen, wo die Oberfläche des Halbleiterchips nicht vom Polymerfilm bedeckt ist.
Bei einer besonderen Ausführungsform des Verfahrens weist der Halbleiterchip auf einem Substrat aus SiC eine Epitaxie- schicht aus InxGa;ι.-xN mit O≤x≤l auf. Das im Plasmareaktor enthaltende Plasma weist polymerbildende Gaskomponenten, die aus der Gruppe SF6, CF4, CHF3, BF3 und BC13 ausgewählt sind. Ferner wird auch 02 und Cl2 in dem Plasmareaktor eingeleitet .
Durch ein derartiges Verfahren kann die Oberfläche der Lumineszenzdioden, die eine InGaN-Schicht auf einem Substrat aus SiC aufweisen, gleichmäßig aufgerauht werden. Bei einer weiteren Ausführungsform des Verfahrens wird zunächst das polymerbildende Gas in den Plasmareaktor eingeleitet, um eine unzusammenhängende Maskenschicht im Inselwachs- turn zu erzeugen. Anschließend wird der Plasmareaktor entleert, und in einem zweiten Verfahrensschritt ein Ätzgas, beispielsweise bestehend aus den Komponenten 02 und Cl2, in den Plasmareaktor eingeleitet.
Auch durch ein derartiges Verfahren kann die Oberfläche eines Halbleiterchips mit einer Epitaxieschicht aus InGaN auf einem Substrat aus SiC gleichmäßig aufgerauht werden.
Nachfolgend wird die Erfindung im einzelnen anhand der beige- fügten Zeichnungen erläutert. Es zeigen:
Figur 1 eine perspektivische Ansicht einer Lumineszenzdiode, deren Leuchtfläche aufgerauht ist;
Figur 2 ein Querschnitt durch einen Parallelplattenreaktor für ein niedrigdichtes Plasma;
Figur 3 ein Querschnitt durch ein Plasmareaktor mit induktiv gekoppeltem, hochdichtem Plasma; und
Figur 4 ein Diagram, das die Abhängigkeit der ausgekoppelten Lichtleistung vom Betriebsstrom der Lumineszenzdioden vor und nach der Anwendung des Aufrau- verfahrens zeigt .
In Figur 1 ist eine Lumineszenzdiode 1 dargestellt, die auf einem Substrat 2 eine Epitaxieschicht 3 aufweist, auf der ein Kontakt 4 ausgebildet ist. In der Epitaxieschicht 3 befindet sich eine nicht dargestellte aktive Schicht, in der Photonen erzeugt werden. Die in der aktiven Schicht erzeugten Photonen treten durch Seitenflächen 5 und eine Oberfläche 6 des Substrats 2 sowie durch Seitenflächen 7 und eine Oberfläche 8 der Epitaxieschicht 3 aus der Lumineszenzdiode 1 aus, vorausgesetzt die Seitenflächen 5 und die Oberfläche 6 des Substrats 2 sowie die Seitenflächen 7 und die Oberfläche 8 der Epitaxieschicht 3 sind aufgerauht.
Figur 2 zeigt ein Querschnitt durch einen für das Aufrauhverfahren verwendbaren Parallelplattenreaktor 9. Der Parallel- plattenreaktor 9 verfügt über ein Gehäuse 10, in dem eine mit dem Gehäuse elektrisch verbundene und geerdete, obere Elek- trode 11 und eine über eine Kapazität 12 mit einem Hochfrequenzgenerator 13 gekoppelte, untere Elektrode 14 angeordnet ist. Außerdem sind am Gehäuse 10 ein Einlaß 15 und ein Auslaß 16 ausgebildet, durch die Gas durch den Parallelplattenreaktor 9 hindurch geleitet werden kann. Beim Betrieb des Hoch- frequenzgenerators 13 entsteht in dem Parallelplattenreaktor
9 ein Plasma 17. Außerdem werden die obere Elektrode 11 und die untere Elektrode 14 aufgeladen, so daß eine Vorspannung entsteht, durch die Ionen aus dem Plasma in Richtung auf die auf der unteren Elektrode angeordnete Lumineszenzdiode 1 be- schleunigt werden. In Figur 2 ist lediglich eine einzelne Lumineszenzdiode 1 auf der unteren Elektrode 14 dargestellt. Es ist jedoch klar, daß in der Praxis eine Vielzahl von Lumineszenzdioden 1 einzeln oder im Waferverbund auf der unteren Elektrode 14 angeordnet sein können.
In Figur 3 ist ein Querschnitt durch einen weiteren Plasmareaktor 18 dargestellt, bei dem das Plasma 17 auf induktivem Wege mit Hilfe einer Spule 19 auf der Oberseite des Gehäuses
10 aufgeheizt wird. Zu diesem Zweck ist die Spule 19 mit ei- nem zweiten Hochfrequenzgenerator 20 verbunden. Wie beim Parallelplattenreaktor 9 ist beim Plasmareaktor 18 die untere Elektrode 14 über die Kapazität 12 mit dem Hochfrequenzgenerator 13 verbunden. Allerdings können der Einlaß 15 und der Auslaß 16 im Vergleich zum Parallelplattenreaktor 9 aus Figur 2 anders angeordnet sein. Neben den hier vorgestellten Parallelplattenreaktor 9 und dem Plasmareaktor 18 mit induktiv gekoppelten Plasma können auch Plasmareaktoren mit Heliconquellen oder Elektronen-Cyclotron- Resonanz zur Anwendung kommen.
Die Aufrauhung der Seitenflächen 5, der Oberflächen 6 sowie der Seitenflächen 7 und der Oberfläche 8 gelingt im Parallelplattenreaktor 9 in Niederdruck-Entladungen von kapazitiv gekoppelten Plasma bei einem Entladungsdruck, der typischerwei- se im Bereich zwischen 5 und 50 mTorr (2/3 bis 7 Pa) liegt. In einem Plasmareaktor 18 mit induktiv gekoppeltem Plasma liegt der Arbeitsgasdruck meist deutlich unter 1 Pa, oft unterhalb von 2 mTorr. Das durch den Einlaß 15 in den Parallelplattenreaktor 9 oder dem Plasmareaktor 18 eingeleitete Gas muß eine polymerbildende Komponente oder einen Polymervorläufer enthalten wie SF6, CF4, CHF3 oder BF3, BC13, die in der Lage sind, untereinander oder mit Sauerstoff temporäre Belege auf der Seitenfläche 5, der Oberfläche 6, den Seitenflächen 7 und der Oberfläche 8 zu bilden. Daneben müssen auch noch 02 und Cl2 vorhanden sein. Typische GasZusammensetzungen sind in Tabelle 1 aufgeführt, wobei die Zahlenwertangaben in stan- dard-cubic-cm/min (sccm) angegeben sind.
Figure imgf000007_0001
Tabelle 1
Durch die polymerbildenden Komponenten werden die Seitenflächen 5 und die Oberfläche 6 des Substrats 2 und die Seiten- flächen 7 und die Oberfläche 8 der Epitaxieschicht 3 teilweise mit einem als Maskenschicht dienenden Polymerfilm im Inselwachstum abgedeckt. Die von diesen Polymerfilm nicht abgedeckten Stellen sind dem Ätzgas ausgesetzt, so daß dort ein Materialabtrag stattfinden kann, der zur Ausbildung von Vertiefungen führt. Da die ätzenden Komponenten zur gleichen Zeit wie die polymerbildenden Komponenten vorhanden sind, wird zum einen durch die ätzenden Komponente der Polymerfilm abgetragen. Gleichzeitig findet jedoch eine neue Bildung des Polymerfilms statt.
Das Ergebnis des Aufrauhverfahrens ist eine Rauhigkeit mit einer Rauhtiefe zwischen 20 und 50 nm. Unter Rauhtiefe wird dabei die Tiefe der in die Seitenflächen 5 und die Oberfläche 6 sowie in die Seitenflächen 7 und die Oberfläche 8 eingebrachten Vertiefungen verstanden. Für Licht im blauen und grünen Wellenlängenbereich das in der Lumineszenzdiode 1 erzeugt wird, ist das ein 1/20 bis ein 1/10 der Wellenlänge in Luft und ein 1/10 bis ein 1/5 der Wellenlänge im Substrat aus SiC. Hervorzuheben ist, daß die Rauhtiefe über das Verhältnis der Flußraten von 02 zu der Flußrate der Polymervorläufer einstellbar ist. Insbesondere führt eine höhere Flußrate an 02 zu größeren Rauhtiefen.
Die Leistung der induktiven Heizung in Plasma 17 im Plasmareaktor 18 liegt im Bereich zwischen 400 und 1500 Watt. Die Leistung der Hochfrequenzquelle 13 im Radiofrequenz-Bereich ist so gewählt, daß die Lumineszenzdiode 1 gegenüber dem Ge- h use 10 auf einer Vorspannung liegt, deren Betrag kleiner als 100 V beträgt. Im Parallelplattenreaktor 9 wird die Leistung der Hochfrequenzquelle 13 so gewählt, daß die Lumineszenzdiode 1 auf einer Vorspannung gegenüber dem Gehäuse 10 von 300 bis 500 V liegt.
Bei einem abgewandelten Aufrauhverfahren wird zunächst ein polymerbildendes Gas in dem Parallelplattenreaktor 9 oder Plasmareaktor 18 mit induktiv geheiztem Plasma eingeleitet und mittels PE-CVD (Plasma Enhanced Chemical Vapor Depositi- on) ein sehr dünne Film erzeugt der noch im Inselwachstum begriffen ist. Die mittlere Schichtdicke des Films liegt dabei deutlich unter 50 nm. Dabei ist es von Vorteil, wenn der dün- ne Film eine niedrige Wachstumsrate aufweist, damit die Schichtdicke gut kontrollierbar ist. Gut geeignet dazu sind Gasgemische mit CH4 und H2 oder CHF3 und H2, wobei die kohlenstoffhaltigen Komponenten mehr als 50 Vol% ausmachen. An- schließend wird das polymerbildende Gas abgepumpt und der
Parallelplattenreaktor 9 oder der Plasmareaktor 18 mit Ätzgas gefüllt, das zur Entfernung des dünnen Films 02 und zum Ätzen der Lumineszenzdiode 1 Cl2 enthält.
Durch die hier beschriebenen Aufrauhverfahren lassen sich Lumineszenzdioden herstellen, die wie in Abbildung 4 gezeigt eine um mindestens den Faktor 2 erhöhte Lichtausbeute ausweisen. Im Figur 4 stellt die Kurve 21 die Lichtausbeute einer ersten Lumineszenzdiode 1 vor der Anwendung des Aufrauhver- fahrens und eine Kurve 22 die Licht usbeute bei der gleichen Lumineszenzdiode 1 nach Anwendung des Aufrauhverfahrens dar. • In gleicher Weise stellt eine Kurve 23 die Lichtausbeute einer zweiten Lumineszenzdiode vor der Anwendung des Aufrauh-" Verfahrens und eine Kurve 24 die Lichtausbeute der zweiten Lumineszenzdiode 1 nach Anwendung des Aufrauhverfahrens dar.
Eine Kurve 25 veranschaulicht schließlich eine dritte Lumineszenzdiode 1, die nach Anwendung des Aufrauhverfahrens eine besonders gute Lichtausbeute aufweist.
Die Prozeßkontrolle beim dem hier beschriebenen Aufrauhverfahren erfolgt über die Auger-Analyse von Elektronen. Insbesondere wird der Gehalt an Sauerstoff und Bor bestimmt.
Das hier beschriebene Verfahren zeichnet sich insbesondere dadurch aus, daß durch Plasmaätzen sowohl das Substrat 2 aus
SiC als auch die Oberfläche der Epitaxieschicht 3 gleichmäßig aufgerauht werden. Dadurch ergibt sich die in Figur 4 dargestellte Steigerung der Lichtausbeute um dem Faktor 2.
Abschließend sei angemerkt, daß anstelle des polymerbildenden Gases auch ein Maskengas verwendet werden kann, das eine metallische oder eine dielektrische Maskenschicht auf der Sei- tenflächen 5 und der Oberfläche 6 des Substrats 2 und der Seitenflächen 7 und der Oberfläche 8 der Epitaxieschicht 3 bildet, sofern sich die Maskenschicht beim Einleiten des Ätzgases im Inselwachstum befindet.
Wenn nur die Oberfläche aufgerauht werden soll, sind können auch Sputterverfahren und Aufdampfverfahren verwendet werden. Im Gegensatz zum CVD-Verfahren führen diese Verfahren zu einer wesentlich schlechteren Beschichtung der Seitenwand. Mit dem Sputterverfahren und einem Aufdampfverfahren werden insbesondere dünne Metallfilme im Stadium des Inselwachstums abgeschieden. In einem nachfolgenden Verfahrensschritt werden dann die Oberfläche 6 des Substrats 2 und die Oberfläche 8 der Epitaxieschicht 3 mit den beschriebenen Ätzverfahren auf- gerauht.
Unter einer Maskenschicht im Zustand des Inselwachstums wird in diesem Zusammenhang eine Maskenschicht verstanden, die eine mittlere Dicke von 20 bis 80 Angström aufweist.
Bezugszeichenliste
1 Lumineszenzdiode
2 Substrat
3 Epitaxieschicht
4 Kontakt
5 Seitenfläche
6 Oberfläche
7 Seitenfläche
8 Oberfläche
9 Parallelplattenreaktor
10 Gehäuse
11 obere Elektrode
12 Kapazität
13 Hochfrequenzgenerator
14 untere Elektrode
15 Einlaß
16 Auslaß
17 Plasma
18 Plasmareaktor
19 Spule
20 zweiter Hochfrequenzgenerator
21 Kurve
22 Kurve
23 Kurve
24 Kurve
25 Kurve

Claims

Patentansprüche
1. Verfahren zum Aufrauhen eines Halbleiterchips (1) für die Optoelektronik mit den Verfahrensschritten: - Bereitstellen eines Halbleiterchips (1) in einem Plasmareaktor (9, 18) und
Einleiten wenigstens eines auf einer Oberfläche (5, 6, 7, 8) des Halbleiterchips (1) eine Maskenschicht im Zustand des Inselwachstums bildenden Maskengases und Einleiten eines die Oberfläche (5, 6, 7, 8) des Halbleiterchips (1) ätzenden Gases in den Plasmareaktor (9, 18) .
2. Verfahren nach Anspruch 1 , bei dem das Maskengas eine metallische Maskenschicht bildet.
3. Verfahren nach Anspruch 1 , bei dem das Maskengas eine dielektrische Maskenschicht bildet.
4. Verfahren nach Anspruch 1, bei dem das Maskengas ein polymerbildendes Gas zur Ausbildung eines die Oberfläche (5, 6, 7, 8) des Halbleiterchips (1) teilweise bedeckenden Polymerfilms ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem das Maskengas gleichzeitig mit dem Ätzgas in dem Plasmareaktor (9, 18) vorhanden ist.
6. Verfahren nach Anspruch 5 , bei dem das Ätzgas Cl2 enthält, das mit einer Flußrate kleiner 5 sccm in den Plasmareaktor eingeleitet wird.
7. Verfahren nach Anspruch 5, bei dem das Ätzgas Sauerstoff enthält, das mit einer Flußrate zwischen 5 und 10 sccm in dem Plasmareaktor eingeleitet wird.
8. Verfahren nach Anspruch 4 und 5 , bei dem das polymerbildende Gas wenigstens ein Element aus der Gruppe SF6/ CF4, CHF3, BF3 und BC13 enthält.
9. Verfahren nach Anspruch 8 , bei dem SF6 mit einer Flußrate zwischen 10 und 20 sccm in den Plasmareaktor (9, 18) eingeleitet wird.
10. Verfahren nach Anspruch 8, bei dem CF4 mit einer Flußrate zwischen 5 und 10 sccm in den Plasmareaktor (9, 18) eingeleitet wird.
11. Verfahren nach Anspruch 8, bei dem BC13 mit einer Flußrate zwischen 2 und 5 sccm in den Plasmareaktor (9, 18) eingeleitet wird.
12. Verfahren nach einem der Ansprüche 1 bis 4, bei dem das Maskengas und das Ätzgas nacheinander in den Plasmareaktor (9, 18) eingeleitet werden.
13. Verfahren nach Anspruch 12, bei dem zunächst ein dünner Metallfilm oder ein organischer oder anorganischer Polymerfilm im Zustand des Inselwachstums ausgebildet wird und anschließend das Ätzgas eingeleitet wird.
14. Verfahren nach Anspruch 13, bei dem das polymerbildende Gas neben H2 wenigstens ein Gas aus der Gruppe CH4 und CHF3 mit einem Anteil von mehr als 50 Vol% enthält.
15. Verfahren nach einem der Ansprüche 12 bis 14, bei dem das Ätzgas 02 und Cl2 enthält.
16. Verfahren nach einem der Ansprüche 1 bis 15, bei dem das polymerbildende Gas und das Ätzgas auf induktivem Wege mit einer Leistung zwischen 400 und 1500 Watt zu einem Plasma aufgeheizt werden.
17. Verfahren nach Anspruch 16, bei dem am Halbleiterchip (1) eine Vorspannung anliegt, deren Betrag gegenüber einem Gehäuse (10) des Plasmareaktors (9) kleiner 100 V ist.
18. Verfahren nach Anspruch 16 oder 17, bei dem der Druck im Plasmareaktor (9) kleiner 1 Pa, vorzugsweise kleiner 0,2 Pa beträgt.
19. Verfahren nach einem der Ansprüche 1 bis 18, bei dem der Plasmareaktor ein Parallelplattenreaktor (9) ist, in dem das Ätzgas und das polymerbildende Gas auf kapazitivem Wege zu einem Plasma aufgeheizt werden.
20. Verfahren nach Anspruch 19, bei dem der Halbleiterchip (1) auf einer Vorspannung liegt, deren Betrag gegenüber einem Gehäuse (10) des Plasmareaktors (18) zwischen 300 und 500 V liegt.
21. Verfahren nach Anspruch 19 oder 20, bei dem der Druck im Plasmareaktor (18) zwischen 0,6 und 7 Pa liegt.
22. Verfahren nach einem der Ansprüche 1 bis 21, bei dem der Halbleiterchip (1) ein Substrat (2) auf der Basis von SiC und eine Epitaxieschicht auf der Basis von InxGaι_xN mit O≤x≤l aufweist.
PCT/DE2001/004892 2000-12-22 2001-12-21 Verfahren zum aufrauhen eines halbleiterchips für die optoelektronik WO2002052655A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2000164448 DE10064448A1 (de) 2000-12-22 2000-12-22 Verfahren zum Aufrauhen eines Halbleiterchips für die Optoelektronik
DE10064448.1 2000-12-22

Publications (1)

Publication Number Publication Date
WO2002052655A1 true WO2002052655A1 (de) 2002-07-04

Family

ID=7668574

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2001/004892 WO2002052655A1 (de) 2000-12-22 2001-12-21 Verfahren zum aufrauhen eines halbleiterchips für die optoelektronik

Country Status (2)

Country Link
DE (1) DE10064448A1 (de)
WO (1) WO2002052655A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900476B2 (en) 2001-11-30 2005-05-31 Osram Opto Semiconductors Gmbh Light-emitting semiconductor component
DE10229231B9 (de) * 2002-06-28 2006-05-11 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines Strahlung emittierenden und/oder empfangenden Halbleiterchips mit einer Strahlungsein- und/oder -auskoppel-Mikrostruktur
DE10313606A1 (de) * 2003-03-26 2004-10-14 Osram Opto Semiconductors Gmbh Mechanische Mikrostrukturierung eines Halbleiterchips
CN100423300C (zh) 2004-04-29 2008-10-01 奥斯兰姆奥普托半导体有限责任公司 辐射发射的半导体芯片及其制造方法
DE102004021175B4 (de) 2004-04-30 2023-06-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchips für die Optoelektronik und Verfahren zu deren Herstellung
DE102007011124A1 (de) 2007-01-25 2008-07-31 Osram Opto Semiconductors Gmbh Organischer Halbleiterlaser und Verfahren zu dessen Herstellung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0083510A2 (de) * 1981-12-31 1983-07-13 Exxon Research And Engineering Company Lithographische Masken
EP0180222A2 (de) * 1984-11-01 1986-05-07 Fuji Electric Corporate Research And Development Ltd. Verfahren zum Aufrauhen einer Fläche
US5240558A (en) * 1992-10-27 1993-08-31 Motorola, Inc. Method for forming a semiconductor device
EP0572943A1 (de) * 1992-06-02 1993-12-08 International Business Machines Corporation Ätzmaske von hoher Auflösung
EP0731490A2 (de) * 1995-03-02 1996-09-11 Ebara Corporation Ultrafeines Mikroherstellungsverfahren unter Verwendung eines Energiebündel
US5561079A (en) * 1994-12-16 1996-10-01 General Motors Corporation Stalagraphy
EP0887866A2 (de) * 1993-11-02 1998-12-30 Matsushita Electric Industrial Co., Ltd Halbleiterbauelement mit einem Aggregat von Mikro-Nadeln aus Halbleitermaterial

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0083510A2 (de) * 1981-12-31 1983-07-13 Exxon Research And Engineering Company Lithographische Masken
EP0180222A2 (de) * 1984-11-01 1986-05-07 Fuji Electric Corporate Research And Development Ltd. Verfahren zum Aufrauhen einer Fläche
EP0572943A1 (de) * 1992-06-02 1993-12-08 International Business Machines Corporation Ätzmaske von hoher Auflösung
US5240558A (en) * 1992-10-27 1993-08-31 Motorola, Inc. Method for forming a semiconductor device
EP0887866A2 (de) * 1993-11-02 1998-12-30 Matsushita Electric Industrial Co., Ltd Halbleiterbauelement mit einem Aggregat von Mikro-Nadeln aus Halbleitermaterial
US5561079A (en) * 1994-12-16 1996-10-01 General Motors Corporation Stalagraphy
EP0731490A2 (de) * 1995-03-02 1996-09-11 Ebara Corporation Ultrafeines Mikroherstellungsverfahren unter Verwendung eines Energiebündel

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FRANZ G: "Surface roughening of SiC and Ga-containing semiconductors", MATER. SCI. SEMICOND. PROCESS., DEC 1999, vol. 2, pages 349 - 357, XP002196472, ISSN: 1369-8001 *

Also Published As

Publication number Publication date
DE10064448A1 (de) 2002-07-04

Similar Documents

Publication Publication Date Title
DE3609681C2 (de) Verfahren zur Dünnfilmerzeugung
DE69628358T2 (de) Plasmaätzmethode
DE69909248T2 (de) Verfahren zur verminderung der erosion einer maske während eines plasmaätzens
DE69732918T2 (de) Verfahren zum Auffüllen von Zwischenräumen mit INDUKTIV GEKOPPELTEm PLASMA-CVD
DE10305602B4 (de) Verfahren und Vorrichtung zum Erzeugen eines Gasplasmas und Verfahren zur Herstellung einer Halbleitervorrichtung
DE3587964T2 (de) Verfahren und Vorrichtung zur chemischen Abscheidung aus der Dampfphase mittels eines durch Magnetron verstärkten Plasmas.
DE69025801T2 (de) Verfahren zum Formen von elektrischen Kontakten zwischen Verbindungsleiterschichten auf verschiedenen Ebenen
DE10127622B4 (de) Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens
DE3117252A1 (de) Plasmaauftragvorrichtung
DE69938342T2 (de) Verfahren zur herstellung von gräben in einer siliziumschicht eines substrats in einem plasmasystem hoher plasmadichte
EP0057258B1 (de) Verfahren zum Herstellen von Polysiliziumstrukturen im 1/um-Bereich auf integrierte Halbleiterschaltungen enthaltenden Substraten durch Plasmaätzen
DE3140890C2 (de) Photolithographisches Verfahren zum Herstellen einer integrierten Schaltungsvorrichtung
DE19826382C2 (de) Verfahren zum anisotropen Ätzen von Silicium
EP0089382B1 (de) Plasmareaktor und seine Anwendung beim Ätzen und Beschichten von Substraten
DE10393277T5 (de) System und Verfahren zum Entfernen von Material
DE10080124B3 (de) Substratverarbeitungssystem, dessen Verwendung sowie Verfahren zur Bearbeitung eines Substrates
DE4201661A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE10101766A1 (de) Verfahren und Vorrichtung zum Herstellen einer dünnen Schicht auf einem Substrat
DE3925070C2 (de) Verfahren zum Erhalt einer sauberen Siliziumoberfläche
DE69819023T2 (de) Methode, eine leitende schicht zu ätzen
DE19746425A1 (de) Heliconwellenerregung zum Erzeugen energiereicher Elektronen zur Herstellung von Halbleitern
DE10340848A1 (de) Herstellungsverfahren für eine Halbleitereinrichtung
DE4105103A1 (de) Verfahren zum anisotropen aetzen und vorrichtung zu dessen durchfuehrung
WO2002052655A1 (de) Verfahren zum aufrauhen eines halbleiterchips für die optoelektronik
EP1040506B1 (de) Vorrichtung zur erzeugung angeregter/ionisierter teilchen in einem plasma

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP