WO2002050892A1 - Resine de scellement utile pour installer une bascule - Google Patents

Resine de scellement utile pour installer une bascule Download PDF

Info

Publication number
WO2002050892A1
WO2002050892A1 PCT/JP2001/010396 JP0110396W WO0250892A1 WO 2002050892 A1 WO2002050892 A1 WO 2002050892A1 JP 0110396 W JP0110396 W JP 0110396W WO 0250892 A1 WO0250892 A1 WO 0250892A1
Authority
WO
WIPO (PCT)
Prior art keywords
mounting
solder
flip
sealing resin
chip
Prior art date
Application number
PCT/JP2001/010396
Other languages
English (en)
French (fr)
Inventor
Masayuki Morishima
Kaoru Iwabuchi
Masakazu Nakada
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to EP01271656A priority Critical patent/EP1283548A1/en
Publication of WO2002050892A1 publication Critical patent/WO2002050892A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Definitions

  • the present invention when a semiconductor chip is mounted on a mounting board by solder bonding using a flip-chip method, the space between the semiconductor chip and the mounting board is filled, and the solder bonding portion is sealed.
  • the sealing resin more specifically, the high bonding rate is high even for the sealing resin for flip chip mounting used for the C4 (Controlled Collapse Chip Connection) process by soldering, especially for narrow pitch bump semiconductor chips.
  • the present invention relates to a sealing resin for flip chip mounting, which can be mounted on a flip chip. Background art
  • a flip-chip mounting method has attracted attention as one of the high-density mounting methods for a multi-pin semiconductor chip.
  • a flip chip mounting method is to provide a solder pump on the chip electrode. Furthermore, solder down the semiconductor chip having solder poles on the solder bumps directly to the solder bumps or solder lands on the wiring pattern of the mounting board by soldering. How to A typical method of electrode bonding by flip-chip mounting is a C4 (Controlled Collapse Chip Connection) process using solder bonding.
  • the semiconductor chip To protect the solder joint between the mounting board and the external environment by shielding it from the external environment, and to prevent thermal stress generated by the difference in linear expansion coefficient between the semiconductor chip and the mounting board from concentrating on the solder joint.
  • the resin for sealing the solder joint is filled in the gap between the semiconductor chip and the mounting board to seal the solder joint.
  • the filling method of the sealing resin widely used in the C4 process is a capillary flow (Capillary flow).
  • FIGS. 1A to 1B and FIGS. 2A to 2B are cross-sectional views of a semiconductor chip and a mounting substrate for each process for explaining a resin filling method of a capillary flow method and a compression flow method, respectively. .
  • a semiconductor chip 12 is positioned and arranged on a mounting substrate 14, and oxidation of solder bumps, solder poles, etc. is performed by a flux agent (not shown). After the film is removed, the semiconductor chip 12 and the mounting board 14 are solder-bonded by a reflow method, and then a thermosetting resin 18 is used as a sealing resin using a filling device such as a dispenser 16 as a sealing resin. 1 Inject from 2 side.
  • reference numeral 20 denotes a high melting point solder bump (including a solder pole) provided on the chip electrode of the semiconductor chip 12, and reference numeral 22 denotes a low melting point provided on the solder land of the mounting substrate 14.
  • Solder bun 24 is the formed solder joint.
  • thermosetting resin 18 enters and fills the gap between the semiconductor chip 12 and the mounting substrate 14 by capillary action. Then, the thermosetting resin 18 is cured by heating, and as shown in FIG. 1B, the solder joint 24 formed in the gap between the semiconductor chip 12 and the mounting board 14 is sealed. . Therefore, the sealing resin used in this method does not contain a fluxing agent.
  • thermosetting resin 18 By the way, the work of filling the thermosetting resin 18 using the capillary flow method has a problem that productivity is low.
  • the oxide film is removed using a flux agent just before the riff opening of the solder bump, and then put in a reflow furnace to reflow the solder bump, and then filled with thermosetting resin 18
  • thermosetting resin 18 This is because it is necessary to thoroughly clean the mounting substrate 14 contaminated with the flux agent before heating, and then to heat and cure the thermosetting resin 18.
  • the number of processes is large, and the productivity of mounting is low.
  • a compression flow method has been developed as a filling method to improve productivity.
  • a flux-containing resin in which a flux is added to a thermosetting resin is used as a sealing resin for flip-chip mounting.
  • thermosetting resin 26 obtained by adding a flux agent to a thermosetting resin is mounted on the mounting substrate. 14 Apply on top. Next, the semiconductor chip 12 is placed on the mounting board 14, and at this time, the semiconductor chip 12 is pressed to spread the coating layer of the thermosetting resin 26. Next, the semiconductor chip 12 and the mounting board 14 are placed in a reflow oven, and the soldering bumps and the oxide film of the solder poles in the thermosetting resin 26 are removed, and the solder is reflowed and soldered. . At the same time, the thermosetting resin 26 filled in the gap between the semiconductor chip 12 and the mounting board 14 is cured.
  • solder bumps 20 of the semiconductor chip 12 and the solder bumps 22 of the mounting board 14 are soldered to form a solder joint 24.
  • the gap between the semiconductor chip 12 and the mounting board 14 is filled with the sealing resin 26, and the solder joint 24 is sealed.
  • the reliability of electrical connection and mechanical bonding after the semiconductor chip is mounted on the mounting board depends on the bonding strength of these solder bumps, that is, the bonding strength of the soldered joints. It depends on the properties of the thermosetting resin that reinforces this.
  • thermosetting resin if the coefficient of linear expansion of the thermosetting resin is large, a difference in thermal expansion occurs between the semiconductor chip and the mounting board, and thermal stress is generated, resulting in damage to the solder joint.
  • thermosetting resin in order to reduce the coefficient of linear expansion of the thermosetting resin and to suppress damage to the solder joints due to thermal effects, a filler is added to the thermosetting resin to reduce the thermosetting resin. Lower the linear expansion coefficient of This is considered important as one of the measures to improve the properties of thermosetting resins.
  • the conventional sealing resin for flip chip mounting using the compression flow method does not contain a filler, so the thermosetting resin has a high linear expansion coefficient, and the linear expansion coefficient between the semiconductor chip and the mounting board. Due to the difference in stress, the stress generated was concentrated at the bump joint, and the electrical connection and the mechanical joint were easily damaged, and as a result, the reliability of the joint decreased.
  • the filler in the case of the sealing resin using the capillary flow method, if filler is added to the thermosetting resin, the filler will be clogged between the solder bumps, making it impossible to completely fill the gap with the thermosetting resin. There was a problem. For this reason, if the diameter of the filler is reduced to 10 m or less, the filler is made finer to avoid clogging between the solder bumps of the filler and respond to the narrow pitch of the bumps. Increasing the production cost of the sealing resin increases the cost of the sealing resin, resulting in an increase in flip chip mounting cost.
  • an object of the present invention is to provide high reliability of mounting even when flip-chip mounting a semiconductor chip having narrow pitches of solder bumps on a mounting board, and further reduce assembly cost and improve productivity.
  • An object of the present invention is to provide a sealing resin for flip chip mounting, which can realize the above. Disclosure of the invention
  • the inventor of the present invention has proposed that the filling method of the sealing resin, which reduces the assembly cost and improves the productivity, is a compression flow method instead of a capillary flow method.
  • a sealing resin for flip-chip mounting containing fillers of various particle sizes is prepared, and the sealing resin of the sample is filled between the semiconductor chip and the mounting substrate by applying a compression flow method.
  • a number of bonding experiments were performed, and the bonding rate of the solder joints sealed with the sealing resin of the sample was measured.
  • the average diameter was 2, 5, 1 at an addition ratio of 20 parts by mass with respect to 100 parts by mass of the thermosetting resin shown in Table 1 below.
  • a sealing resin for flip chip mounting to which a filler composed of silica particles of 0, 15 and 20 m was added was prepared and used as a sample. Table 1
  • the semiconductor chip is positioned and arranged at a predetermined position on the mounting board, and heated to a temperature equal to or higher than the melting point of the low melting point solder. Then, the solder bumps on the mounting board were reflowed.
  • a mounting board on which a semiconductor chip has been positioned is placed on a hot plate heated to 200 ° C, held for about 90 seconds, and the low-melting solder bumps are reflowed to remove the semiconductor chip.
  • the sealing resin was cured while soldering to the mounting board.
  • a bonding rate of 70% means that there are solder bumps with poor electrical continuity, that is, 30% of the total solder bumps with poor solder bonding.
  • the sealing resin for flip chip mounting in which the mixing ratio of the epoxy resin, the curing agent, and the fluxing agent is variously changed, as long as the average particle diameter of the filler is 10 im or more and 20 m or less. It was confirmed that the joining ratio was 100%.
  • the sealing resin for mounting a flip chip is used when a semiconductor chip is mounted on a mounting substrate by solder bonding using a flip chip method.
  • a fluxing agent that removes oxide films such as solder bumps and solder holes on chips and mounting boards, and an inorganic granular filler having an average diameter of 1 O ⁇ m or more and 2 O / zm or less. It is characterized by.
  • the fluxing agent is a carboxylic acid-based compound such as linoleic acid, and the compounding ratio is 1% by mass to 20% by mass in the resin component excluding the filler.
  • a preferable mixing ratio of the filler is 10 parts by mass or more and 70 parts by mass or less with respect to 100 parts by mass of the epoxy resin, the curing agent, and the fluxing agent.
  • the curing agent has a mixing ratio necessary for curing the epoxy resin.
  • the granular filler compounded in the present invention is, for example, a filler composed of inorganic particles such as silica and ceramics.
  • FIGS. 1A to 1B are cross-sectional views of a semiconductor chip and a mounting substrate for each step for explaining a resin filling method of a capillary flow method.
  • FIGS. 2A to 2B are cross-sectional views of a semiconductor chip and a mounting board for each process for explaining a resin filling method of a compression flow method.
  • Fig. 3 is a graph showing the relationship between the average diameter of the filler and the joining ratio in the joining experiment.
  • the present embodiment is an example of an embodiment of a sealing resin for mounting a flip chip according to the present invention.
  • the sealing resin for mounting a flip chip according to the present embodiment has an average particle size of 10 ⁇ m in 100 parts by mass of the flux-containing thermosetting resin having the components and the compounding ratio shown in Table 1 described above. This silica particle was added as a filler in an amount of 20 parts by mass.
  • the sealing resin for flip-chip mounting of this embodiment example achieved a bonding rate of 100%.
  • the sealing resin for flip-chip mounting of this embodiment has high solder bump bondability and high mechanical strength and high electrical connection reliability. Is shown. ADVANTAGE OF THE INVENTION According to this invention, even if the solder bumps become finer as the semiconductor chip becomes smaller and more sophisticated, the flux-containing thermosetting resin has an average particle diameter of 10 m or more and 20 m or less. A high bonding rate can be achieved by using a sealing resin for flip-chip mounting to which lamination has been added.
  • sealing resin for flip-chip mounting By using the sealing resin for flip-chip mounting according to the present invention, high reliability for flip-chip mounting can be maintained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

明細書 フリ ップチップ実装用の封止樹脂 技術分野
本発明は、 半導体チップを実装基板にフリ ップチップ方式によ りはんだ接合して実装する際に、 半導体チップと実装基板との間 に充填し、 はんだ接合部を封止する、 フリ ップチップ実装用の封 止樹脂に関し、更に詳細には、はんだ接合による C 4 (Controlled Collapse Chip Connection) プロセスに使用するフリ ップチップ 実装用の封止樹脂、 特に狭ピッチ ·バンプの半導体チップであつ ても、 高い接合率でフリ ップチップ実装できるフリ ップチップ実 装用の封止樹脂に関するものである。 背景技術
半導体チップを実装基板上に実装する方法には、 種々の方法が あるものの、 特に多ピン半導体チップの高密度実装法の一つとし て、 フリ ップチップ実装法が注目されている。
フリ ップチップ実装法とは、 チップ電極にはんだパンプを設け. 更にはんだバンプ上にハンダポールを有する半導体チップをフ エースダウンにて実装基板の配線パターンのはんだバンプ又は はんだランド上に、 直接、 はんだ接合する方法である。 フリ ップ チップ実装法による電極接合では、 はんだ接合を適用した C 4 (Control led Col lapse Chip Connect ion) プロセスが代表的な 工法として挙げられる。
C 4プロセスによるフリ ップチップ実装では、 半導体チップと 実装基板とのはんだ接合部を外部環境から遮断して保護するた めに、 かつ、 半導体チップと実装基板の線膨張係数の差により発 生する熱応力がはんだ接合部に集中するのを防ぐために、 はんだ 接合部封止用の樹脂が、 半導体チップと実装基板の間隙に充填さ れ、 はんだ接合部を封止している。
ところで、 フリ ップチップ実装用の封止樹脂を半導体チップと 実装基板との間隙に充填する際に、 C 4プロセスで広く使用され ている封止樹脂の充填方式は、 キヤビラリ · フロー （Capillary
Flow) 法と、 圧縮フロー （Compression Flow)
法とに大別される。
第 1 A〜 1 B図及び第 2 A〜 2 B図を参照して、 キヤビラリ · フロー法及び圧縮フロー法による封止樹脂の充填方法を説明す る。 第 1 A〜 1 B図及び第 2 A〜 2 B図は、 それぞれ、 キヤピラ リ ·フロー法及び圧縮フロー法の樹脂充填方式を説明するための 工程毎の半導体チップと実装基板の断面図である。
キヤビラリ · フロー法では、 第 1 A図に示すように、 半導体チ ップ 1 2を実装基板 1 4上に位置決めして配置し、 フラックス剤 (図示せず） によってはんだバンプ、 はんだポール等の酸化皮膜 を除去し、 半導体チップ 1 2 と実装基板 1 4 とをリ フロー法によ りはんだ接合した後、 デイスペンザ 1 6等の充填器を使って封止 樹脂として熱硬化性樹脂 1 8 を半導体チップ 1 2 の側面から注 入する。
第 1 A図中、 2 0は半導体チップ 1 2のチップ電極に設けられ た高融点はんだバンプ （含むはんだポール）、 2 2は実装基板 1 4の ーンのはんだランド上に設けられた低融点はんだ バン 2 4は形成されたはんだ接合部である。
Figure imgf000004_0001
熱硬化性樹脂 1 8は、 半導体チップ 1 2 と実装基板 1 4の間隙 を毛細管現象により進入して充填する。 次いで、 加熱して熱硬化 性樹脂 1 8 を硬化させ、 第 1 B図に示すように、 半導体チップ 1 2 と実装基板 1 4 との間隙に形成されているはんだ接合部 2 4 を封止する。 従って、 この方式で使用される封止樹脂は、 フラッ クス剤を含有していない。
ところで、 キヤビラリ · フロー法を適用した熱硬化性樹脂 1 8 の充填作業は、 生産性が低いという問題があった。
つまり、 キヤビラリ · フロー法では、 はんだバンプのリフ口一 前にフラックス剤を使用して酸化皮膜を除去し、 次いでリフロー 炉に入れてはんだバンプをリフローさせ、 更に、 熱硬化性樹脂 1 8 を充填する前にフラックス剤で汚染された実装基板 1 4を十 分に洗浄し、 次いで加熱して熱硬化性樹脂 1 8を硬化させること が必要になるからである。 結果として、 工程数が多く、 実装の生 産性が低い。
そこで、生産性を向上させる充填方法として、圧縮フロー法が、 近年、 開発されつつある。 圧縮フロー法では、 熱硬化性樹脂にフ ラックス剤を含有させたフラックス剤含有樹脂をフリ ップチッ プ実装用の封止樹脂として使用する。
圧縮フロー法で使用するフリ ップチップ実装用の封止樹脂の 一例が、 特開平 4— 2 8 0 4 4 3号公報に開示されていて、 フラ ックス剤としてリンゴ酸が使用されている。 '
圧縮フロ一法では、 第 2 A図に示すように、 半導体チップ 1 2 を実装基板 1 4上に搭載する前に、 熱硬化性樹脂にフラックス剤 を添加したフラックス剤含有樹脂 2 6 を実装基板 1 4上に塗布 する。 次いで、半導体チップ 1 2を実装基板 1 4上に配置し、その際、 半導体チップ 1 2 を押圧することにより熱硬化性樹脂 2 6 の塗 布層を押し拡げる。 次いで、 半導体チップ 1 2 と実装基板 1 4と をリフロー炉に入れ、 熱硬化性樹脂 2 6中のフラックス剤ではん だバンプ及びはんだポールの酸化皮膜を除去すると共にはんだ をリフローさせてはんだ接合させる。 同時に、 半導体チップ 1 2 と実装基板 1 4 との間隙に充填された熱硬化性樹脂 2 6 を硬化 させる。
これにより、 第 2 B図に示すように、 半導体チップ 1 2のはん だバンプ 2 0 と実装基板 1 4のはんだバンプ 2 2 とがはんだ接 合されて、 はんだ接合部 2 4が形成されると共に、 半導体チップ 1 2 と実装基板 1 4 との間の間隙が封止樹脂 2 6で充填され、 は んだ接合部 2 4が封止される。
ところで、 近年、 半導体チップの小型化 · 高機能化に伴い、 半 導体チップ上のはんだバンプも狭ピツチ配列となり、 それに連れ てはんだバンプの寸法も微細になっている。
一方、 半導体チップを実装基板に実装した後の電気的接続及び 機械的接合の信頼性は、 このはんだバンプ同士の接合、 つまりは んだ接合部の接合強度に依存しているので、従ってバンプ接合を 補強する熱硬化性樹脂の特性に左右されるようになっている。
特に、 熱硬化性樹脂の線膨張係数が大きいと、 半導体チップ及 び実装基板の間に熱膨張差が生じ、 熱応力が発生して、 はんだ接 合部の損傷を招来することになる。
そこで、 熱硬化性樹脂の低線膨張係数化を図って、 熱影響によ るはんだ接合部の損傷を抑制するために、 フィ ラーを熱硬化性樹 脂に添加することにより、熱硬化性樹脂の線膨張係数を低くする ことが、 熱硬化性樹脂の特性向上対策の一つとして重要視されて いる。
しかし、 従来のフリ ップチップ実装用の封止樹脂には、 熱硬化 性樹脂の低膨張係数化に関し、 満足すべきものがなかった。
例えば、圧縮フロー法を適用する従来のフリ ップチップ実装用 の封止樹脂は、 フイ ラ一を含有していないため、 熱硬化性樹脂の 線膨張係数が高く、 半導体チップと実装基板の線膨張係数の差に より発生する応力がバンプ接合部に集中してしまい、 電気的接続 及び機械的接合に損傷を受け易く、 結果として接合部の信頼性が 低下していた。
また、 キヤビラリ · フロ一法を適用する上述した従来のフリ ツ プチップ実装用の封止樹脂には、 フィ ラーの添加に関し以下のよ うな問題があった。
まず、 キヤビラリ · フロ一法を適用する封止樹脂では、 熱硬化 性榭脂にフィ ラ一を添加すると、 はんだバンプ間にフィ ラーが詰 まり、 熱硬化性樹脂を間隙に完全に充填できないという問題があ つた。 そのために、 フイ ラ一径を 1 0 m以下にするといぅフィ ラーの微粒子化により、 フィ ラーのはんだバンプ間の詰まりを回 避して、 ノ ンプの狭ピッチ化に対応しているものの、 フィ ラーの 微粒子化は、 封止榭脂の製造コス トを高くするために、 封止樹脂 が高価になり、 結果としてフリ ップチップ実装コス トの上昇を引 き起こしている。
また、 フィ ラーを添加すると、 熱硬化性樹脂の粘度が高くなる ために、 充填速度が粘度に依存する、 キヤビラリ · フロー法のよ うな充填方式の場合、 充填に要する時間が長くなり、 充填作業の 能率の向上が難しい。 そこで、 本発明の目的は、 はんだバンプが狭ピッチの半導体チ ップを実装基板上にフリ ップチップ実装する際にも、 実装の信頼 性が高く、 更には組立コス トの低減及び生産性の向上を実現でき るフリ ツプチップ実装用の封止樹脂を提供することにある。 発明の開示
本発明者は、 組立コス トを低減し、 生産性を向上させる、 封止 樹脂の充填法は、 キヤビラリ · フロー法ではなく圧縮フロー法で
'あり、 また、 実装の信頼性を高めるためには、 封止樹脂にフイ ラ 一を含有させて、 封止樹脂の線膨張係数を低下させることである と考え、 フイ ラ一を含有した、 圧縮フロー法用の封止樹脂を開発 することを着想した。
そして、 種々の粒子径のフィ ラーを含有させた、 フリ ップチッ プ実装用の封止樹脂を調製し、 圧縮フロー法を適用して試料の封 止樹脂を半導体チップと実装基板との間に充填してはんだ接合 するという多数回の接合実験を行い、試料の封止樹脂で封止した はんだ接合部の接合率を測定した。
本接合実験では、 9 6質量％ P b— 4質量％ S nからなる高融 点はんだバンプを形成し fこ半導体チップを、 3 7質量％ P b— 6 3質量％ S nからなる低融点はんだバンプを形成した実装基板 にフリップチップ実装した。
また、 本接合実験では、 成分及びその配合量が以下の第 1表に 示す熱硬化性樹脂の 1 0 0質量部に対して、 2 0質量部の添加率 で平均径が 2、 5、 1 0、 1 5、 及び 2 0 mのシリカ系粒子か らなるフィ ラーを添加したフリ ップチップ実装用の封止樹脂を 調製し、 試料とした。 第 1表
Figure imgf000009_0001
接合実験では、 先ず、 実装基板上に上述の試料封止樹脂をディ スペンザにて塗布した後、 半導体チップを実装基板の所定の位置 に位置決めして配置し、 低融点はんだの融点以上に加熱して、 実 装基板のはんだバンプをリフローさせた。
実際には、 2 0 0 °Cに熱したホッ トプレート上に、 半導体チッ プを位置決めした実装基板を載せ、 約 9 0秒保持して、 低融点は んだバンプをリフローさせ、 半導体チップを実装基板にはんだ接 合すると共に封止樹脂を硬化させた。
封止後、 半導体チップと実装基板とのバンプ接合部毎、 つまり チップ電極毎の電気導通を検査し、 半導体チップの全はんだバン プ数に対する電気導通の良好なはんだバンプ数の割合を算出し て、 接合率とした。 例えば、 接合率 7 0 %とは、 電気導通が不良 のはんだバンプ、 つまりはんだ接合が不良のはんだバンプが全体 の 3 0 %存在することになる。
本接合実験の結果は、 第 3図に示す通りであって、 フイ ラ一粒 子の平均粒子径が大きくなるに従って接合率が向上し、 1 0 m 以上では接合率が 1 0 0 %であることが確認された。 伹し、 フィ ラーの平均粒子径が 2 0 μ πιを越えると、封止樹脂の一様な塗布 が難しくなり、 接合率も低下することが判った。
この傾向は、 フイ ラ一含有量を 1 0質量部から 7 0質量部に変 化させて調製した種々の試料封止樹脂についても同様の傾向で あった。
また、エポキシ樹脂、硬化剤、及びフラックス剤の配合比を種々 に変えたフ リ ップチップ実装用の封止樹脂についても、 フイ ラ一 の平均粒子径が 1 0 i m以上 2 0 m以下であれば、 接合率が 1 0 0 %であることが確認された。
本接合実験によって、 バンプの狭ピッチ化に対して、 フラック ス剤含有熱硬化性樹脂を使用する際、 平均粒子径が 1 0 m以上 2 0 m以下のフィ ラーを添加することにより、 良好なはんだ接 合を実現できることが分かった。
上記目的を達成するために、 上述の知見に基づいて、 本発明に 係るフ リ ップチップ実装用の封止樹脂は、 半導体チップを実装基 板にフ リ ップチップ方式によりはんだ接合して実装する際に、 半 導体チップと実装基板との間に充填し、 はんだ接合部を封止する フリ ップチップ実装用の封止樹脂において、 エポキシ樹脂と、 ェ ポキシ樹脂を硬化させる酸無水物系硬化剤と、 半導体チップ及び 実装基板のはんだバンプ、 はんだポ一ル等の酸化皮膜を除去する フラックス剤と、 1 O ^ m以上 2 O /z m以下の平均径を有する無 機質系粒状フィ ラーとを含有することを特徴としている。
本発明で、 フラックス剤はリ ンゴ酸等のカルボン酸系の化合物 であって、 その配合比率はフイ ラ一を除いた樹脂成分中、 1 質 量％以上 2 0質量％以下である。
また、 フィ ラーの好適な配合比率はエポキシ樹脂、 硬化剤及びフ ラッ クス剤の 1 0 0質量部に対して 1 0質量部以上 7 0質量部 以下である。 また、 硬化剤は、 エポキシ樹脂の硬化に必要な配合 比となっている。 本発明で配合する粒状フィ ラーは、 例えばシリカ、 セラミ ック ス等の無機質系粒子からなるフィ ラーである。
本発明に係るフリ ップチップ実装用の封止樹脂は、 半導体チッ プと実装基板との間に充填し、 はんだ接合部を封止する際には、 圧縮フロー法を好適に適用できる。 図面の簡単な説明
第 1 A〜 1 B図は、 それぞれ、 キヤ ピラ リ · フロー法の榭脂充 填方式を説明するための工程毎の半導体チップと実装基板の断 面図である。
第 2 A〜 2 B図は、 それぞれ、 圧縮フロー法の樹脂充填方式を 説明するための工程毎の半導体チップと実装基板の断面図であ る。
第 3 図は、 接合実験でのフィ ラー平均径と接合率との関係を示 すグラフである。 発明を実施するための最良の形態
以下に、 実施形態例に基づいて本発明をより詳細に説明する。 実施形態例
本実施形態例は、 本発明に係るフ リ ップチップ実装用の封止樹 脂の実施形態の一例である。
本実施形態例のフリ ップチップ実装用の封止樹脂は、 前述した 第 1表に示す成分及びその配合比率のフラ ックス剤含有熱硬化 性樹脂の 1 0 0質量部に平均粒子径 1 0 ^ mのシリ カ粒子をフ イ ラ一として 2 0質量部添加したものである。
本実施形態例のフ リ ップチップ実装用の封止樹脂を使って圧 縮フロー法によって前述した接合実験と同じ半導体チップを実 装基板上にフリ ップチップ実装し、 本実施形態例のフリップチッ プ実装用の封止樹脂の接合試験及び信頼性試験を行った。
前述した接合実験と同じ条件の接合試験では、 本実施形態例の フリ ップチップ実装用の封止樹脂は、 1 0 0 %の接合率を達成で きた。
また、 信頼性試験では、 先ず、 — 2 5 °C〜十 1 2 5 °Cの温度サ ィクル試験を行ったところ、 本実施形態例のフリ ツプチップ実装 用の封止樹脂で接合した半導体チップと実装基板のはんだ接合 部は、 1 0 0 0サイクルを経過した後も、 良好な電気的接続と機 械的接合を維持した。
また、 温度 8 5 °C及び相対湿度 8 5 % ( R H ) の雰囲気で電圧 5 Vを印加した動作環境下で絶縁劣化試験を行ったところ、 2 0 0 0時間をクリァすることが確認できた。
以上の接合試験及び信頼性試験から、 本実施形態例のフリ ップ チップ実装用の封止樹脂は、 はんだバンプの接合性が高く、 かつ 機械的強度及び電気的接続性の信頼性が高いことを示している。 本発明によれば、 半導体チップの小型化 · 高機能化に伴っては んだバンプが微細化しても、 フラックス剤含有熱硬化性樹脂に 1 0 m以上 2 0 m以下の平均粒子径のフィ ラ一を添加した、 フ リ ップチップ実装用の封止樹脂を使用することにより、高い接合 率を達成することができる。
本発明に係るフリ ップチップ実装用の封止樹脂を使用するこ とにより、 フリ ップチップ実装に対して高い信頼性を維持するこ とができる。
更には、 本発明に係る半導体チップ実装用の封止榭脂の充填に は、 樹脂粘度に依存しない圧縮フロー法を適用できるので、 フリ ップチップ実装に際し、 高い生産性とコス トの低減を実現するこ とができる。

Claims

請求の範囲
1 .半導体チップを実装基板にフリ ップチップ方式によりはんだ 接合して実装する際に、 半導体チップと実装基板との間に充填し はんだ接合部を封止する、 半導体チップのフリ ップチップ実装用 の封止樹脂において、 エポキシ樹脂と、 エポキシ樹脂を硬化させ る酸無水物系硬化剤と、 半導体チップ及び実装基板のはんだバン プ、 はんだポール等の酸化皮膜を除去するフラックス剤と、 1 0 m以上 2 0 m以下の平均粒子径を有する無機質系粒状フィ ラーとを含有することを特徴とするフリ ップチップ実装用の封 止樹脂。
2 .エポキシ樹脂、 硬化剤、 及びフラックス剤の 1 0 0質量部に 対して 1 0質量部以上 7 0質量部以下の無機質系粒状フイ ラ一 を含有することを特徴とする請求の範囲第 1項記載のフリ ップ チップ実装用の封止樹脂。
3 .半導体チップと実装基板との間に充填し、 はんだ接合部を封 止する際には、 圧縮フロー （Comp r e s s i on F l ow) 法を適用できる ことを特徴とする請求の範囲第 1項又は第 2項記載のフリ ップ チップ実装用の封止樹脂。
PCT/JP2001/010396 2000-12-21 2001-11-28 Resine de scellement utile pour installer une bascule WO2002050892A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP01271656A EP1283548A1 (en) 2000-12-21 2001-11-28 Sealing resin for flip-flop mounting

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-388087 2000-12-21
JP2000388087A JP2002190497A (ja) 2000-12-21 2000-12-21 フリップチップ実装用の封止樹脂

Publications (1)

Publication Number Publication Date
WO2002050892A1 true WO2002050892A1 (fr) 2002-06-27

Family

ID=18854889

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/010396 WO2002050892A1 (fr) 2000-12-21 2001-11-28 Resine de scellement utile pour installer une bascule

Country Status (4)

Country Link
US (1) US20030011077A1 (ja)
EP (1) EP1283548A1 (ja)
JP (1) JP2002190497A (ja)
WO (1) WO2002050892A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133933A1 (en) * 2003-12-19 2005-06-23 Advanpack Solutions Pte. Ltd. Various structure/height bumps for wafer level-chip scale package
JP2005347471A (ja) 2004-06-02 2005-12-15 Seiko Epson Corp 光源装置及びプロジェクタ
JP3905100B2 (ja) 2004-08-13 2007-04-18 株式会社東芝 半導体装置とその製造方法
US6977213B1 (en) * 2004-08-27 2005-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. IC chip solder bump structure and method of manufacturing same
US7417220B2 (en) * 2004-09-09 2008-08-26 Toyoda Gosei Co., Ltd. Solid state device and light-emitting element
JP4040644B2 (ja) * 2005-07-28 2008-01-30 シャープ株式会社 半田付け実装構造の製造方法および半田付け実装方法
JP2007162001A (ja) 2005-11-21 2007-06-28 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物
US20070235217A1 (en) * 2006-03-29 2007-10-11 Workman Derek B Devices with microjetted polymer standoffs
JP2008192725A (ja) * 2007-02-02 2008-08-21 Spansion Llc 半導体装置及びその製造方法並びに半導体装置の製造装置
US8258019B2 (en) 2008-06-30 2012-09-04 Intel Corporation Flip chip assembly process for ultra thin substrate and package on package assembly
GB2462844B (en) * 2008-08-21 2011-04-20 Cambridge Display Tech Ltd Organic electroluminescent device
US20130249387A1 (en) * 2012-03-20 2013-09-26 Chia-Fen Hsin Light-emitting diodes, packages, and methods of making
JP6197319B2 (ja) * 2013-03-21 2017-09-20 富士通株式会社 半導体素子の実装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
EP0878839A1 (en) * 1995-01-30 1998-11-18 Matsushita Electric Industrial Co., Ltd. Semiconductor unit package and semiconductor unit packaging method, and encapsulant for use in semiconductor unit packaging
JPH11274235A (ja) * 1998-03-25 1999-10-08 Toshiba Corp 半導体装置およびその製造方法
JP2000174044A (ja) * 1998-12-08 2000-06-23 Sumitomo Bakelite Co Ltd 半導体素子の組立方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
EP0878839A1 (en) * 1995-01-30 1998-11-18 Matsushita Electric Industrial Co., Ltd. Semiconductor unit package and semiconductor unit packaging method, and encapsulant for use in semiconductor unit packaging
JPH11274235A (ja) * 1998-03-25 1999-10-08 Toshiba Corp 半導体装置およびその製造方法
JP2000174044A (ja) * 1998-12-08 2000-06-23 Sumitomo Bakelite Co Ltd 半導体素子の組立方法

Also Published As

Publication number Publication date
US20030011077A1 (en) 2003-01-16
JP2002190497A (ja) 2002-07-05
EP1283548A1 (en) 2003-02-12

Similar Documents

Publication Publication Date Title
JP4605155B2 (ja) 半導体装置及びその製造方法
US6265776B1 (en) Flip chip with integrated flux and underfill
JP4703556B2 (ja) 電気基板にフリップ・チップを取り付ける方法、フリップ・チップ・アセンブリ及びアンダーフィル塗布ウエハを形成する方法
JP5425589B2 (ja) 電子デバイスの製造方法
US20050056365A1 (en) Thermal interface adhesive
WO2002050892A1 (fr) Resine de scellement utile pour installer une bascule
WO2001024968A1 (fr) Flux de soudure, pate de soudure et procede de soudage
JP5658088B2 (ja) 半導体パッケージ部品の実装構造体および製造方法
JP2009099669A (ja) 電子部品の実装構造および実装方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2002343829A (ja) 半導体装置の実装方法
US20010025874A1 (en) Method of forming solder bumps, method of mounting flip chips, and a mounting structure
JP3477486B2 (ja) 電子部品の実装体の製造方法
US6866741B2 (en) Method for joining large substrates
JP2002146159A (ja) 硬化性フラックス及びそれを用いた半田接合部
JP4236809B2 (ja) 電子部品の実装方法ならびに実装構造
JP4413543B2 (ja) 電子部品用接着剤および電子部品実装方法
JP5245270B2 (ja) 半導体装置及びその製造方法
JP2004153113A (ja) 回路配線基板、その製造方法及びこれに用いられる封止樹脂組成物
JP4556631B2 (ja) 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置
JP2006152312A (ja) 封止材料、はんだ付け用フラックス、はんだぺースト、電子部品装置、電子回路モジュール及び電子回路装置
JP4324773B2 (ja) 半導体装置の製造方法
JP2001093940A (ja) 半導体装置の組立方法
WO2023127791A1 (ja) 半導体部品の製造方法及び半導体部品の実装構造
JP3812800B2 (ja) 封止材料、はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール及び電子回路装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

WWE Wipo information: entry into national phase

Ref document number: 2001271656

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10204523

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2001271656

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2001271656

Country of ref document: EP