WO2001033644A1 - Semiconductor device and method of manufacture thereof - Google Patents

Semiconductor device and method of manufacture thereof Download PDF

Info

Publication number
WO2001033644A1
WO2001033644A1 PCT/JP2000/007657 JP0007657W WO0133644A1 WO 2001033644 A1 WO2001033644 A1 WO 2001033644A1 JP 0007657 W JP0007657 W JP 0007657W WO 0133644 A1 WO0133644 A1 WO 0133644A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
silicon
film
heat
hole
Prior art date
Application number
PCT/JP2000/007657
Other languages
English (en)
French (fr)
Inventor
Hiroyoshi Komobuchi
Yoshikazu Chatani
Takahiro Yamada
Rieko Nishio
Hiroaki Uozumi
Masayuki Masuyama
Takumi Yamaguchi
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to KR1020017008347A priority Critical patent/KR20010092770A/ko
Priority to EP00970232A priority patent/EP1146573A4/en
Publication of WO2001033644A1 publication Critical patent/WO2001033644A1/ja
Priority to US09/896,810 priority patent/US6548879B2/en
Priority to US10/368,207 priority patent/US6617659B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a semiconductor device and a method for manufacturing the same.
  • the present invention particularly relates to a semiconductor device having a thermoelectric conversion function, and discloses a technique suitable for securing a security or for a thermal image input device used in the field of an Intelligent Transportation System (ITS).
  • ITS Intelligent Transportation System
  • a heat-insulating layer containing a large amount of air is suitable for suppressing heat radiation.
  • An anisotropic etchant such as an alkaline etchant such as KOH or hydrazine is used for etching a silicon substrate.
  • silicon substrate etching takes a long time, so that productivity is not improved.
  • the etching rate of the (100) plane of silicon is higher than that of the (111) plane. Therefore, when a silicon substrate having a (100) plane orientation is used, the angle of the side wall of the hollow structure becomes about 54 degrees with respect to the main plane, and the side wall is tapered. If an attempt is made to provide a thermal isolation region below the heat detecting portion in consideration of such inclination of the side wall, an area larger than the heat detecting portion must be etched. Therefore, the occupied area per element is large. I have no choice. If the area per element is large, it will be difficult to arrange the heat detection section (heat sensor) at high density, and it will not be easy to mix on-chip with the visible light sensor.
  • an object of the present invention is to provide a semiconductor device that enables high-density arrangement of heat detection units.
  • Another object of the present invention is to provide a method of manufacturing a semiconductor device which enables high-density arrangement of heat detection units, and which is excellent in compatibility with a device mass-production process using a silicon semiconductor. I do.
  • a semiconductor device according to the present invention includes: a silicon substrate; a heat insulating layer including a silicon oxide film formed on the silicon substrate; and a heat detecting unit formed on the heat insulating layer. Wherein the heat insulating layer has a cavity or a hole having a large diameter inside the opening, and at least a part of the cavity or the hole is formed in the silicon oxide film.
  • the cavity means a closed space in which there is no opening connected to the surface of the heat insulating layer and is shielded from outside air above the surface.
  • the hole is a concave portion having an opening connected to the surface of the heat insulating layer.
  • the heat insulating debris of the semiconductor device includes holes or cavities and has excellent heat insulating properties. These holes are wider inside than the openings near the layer surface, which is advantageous for high-density arrangement of the heat detection units. If a cavity is formed, Since the entire surface of the thermal layer can be used, it is more advantageous for the high-density arrangement of the heat detecting section.
  • the method of manufacturing a semiconductor device includes: a step of forming a silicon oxide film on a silicon substrate; a step of forming a silicon polycrystalline film on the silicon oxide film; Forming a hole in the film by dry etching; and oxidizing at least a portion of the silicon polycrystalline film that is in contact with the opening of the hole to close the opening or reduce the diameter of the opening to the internal diameter. And a step of forming a heat detecting portion on at least the heat-insulating layer using at least the layer containing the silicon oxide film as a heat-insulating layer.
  • the semiconductor device can be manufactured using only steps having high compatibility with a so-called silicon mass production process without using an alkaline etching solution such as KOH or hydrazine.
  • FIG. 1 is a process chart showing an example of the production method of the present invention.
  • FIG. 2 is a sectional view showing an example of the semiconductor device of the present invention.
  • FIG. 3 is a sectional view showing another example of the semiconductor device of the present invention.
  • FIG. 4 is a plan view showing an example of a mask used for dry etching in the manufacturing method of the present invention.
  • FIG. 5 is a perspective view showing an arrangement of holes of a semiconductor device manufactured using the mask of FIG.
  • FIG. 6 is a plan view showing another example of a mask used for dry etching in the manufacturing method of the present invention.
  • FIG. 7 is a plan view showing an arrangement of holes of a semiconductor device manufactured by using the mask of FIG. 6 together with an arrangement of a heat detection unit.
  • FIG. 8 is a plan view showing an example of the solid-state imaging device to which the present invention is applied.
  • FIG. 9 is a partially cutaway perspective view of the solid-state imaging device of FIG.
  • FIG. 10 is a plan view showing another example of the solid-state imaging device to which the present invention is applied.
  • FIG. 11 is a partially cutaway perspective view of the solid-state imaging device of FIG.
  • FIG. 12 is a plan view showing another example of the solid-state imaging device to which the present invention is applied.
  • FIG. 13 is a partially enlarged view of the solid-state imaging device of FIG.
  • FIG. 14 is a diagram illustrating an equivalent circuit of the solid-state imaging device in FIG.
  • FIG. 15 is a diagram showing a potential change of the solid-state imaging device of FIG.
  • FIG. 16 is a diagram showing a timing chart used for driving the solid-state imaging device of FIG.
  • FIG. 17 is a plan view showing another example of the solid-state imaging device to which the present invention is applied.
  • FIG. 18 is a partially enlarged view of the solid-state imaging device in FIG.
  • FIG. 19 is a diagram illustrating an equivalent circuit of the solid-state imaging device in FIG.
  • FIG. 20 is a diagram showing a potential change of the solid-state imaging device of FIG.
  • FIG. 21 is a diagram showing a timing chart used for driving the solid-state imaging device of FIG.
  • FIG. 22 is a plan view showing still another example of the solid-state imaging device to which the present invention is applied.
  • FIG. 23 is a partially enlarged view of the solid-state imaging device of FIG.
  • FIG. 24 is a diagram showing a timing chart used for driving the solid-state imaging device of FIG. 22 together with signal outputs.
  • FIG. 25 is a plan view showing another example of the solid-state imaging device to which the present invention is applied.
  • FIG. 26 is a partially enlarged view of the solid-state imaging device of FIG.
  • FIG. 27 is a partially enlarged view of the solid-state imaging device of FIG.
  • FIG. 28 is a diagram showing a timing chart used for driving the solid-state imaging device of FIG. 25 together with signal outputs.
  • the heat insulating layer has a cavity.
  • the heat insulating layer includes at least a silicon oxide film, and a part of the silicon oxide film is removed to form at least a part of a cavity (or hole).
  • the thermal insulation layer in a typical embodiment, comprises a partially oxidized silicon polycrystalline film disposed above the cavity.
  • the heat insulating layer includes a hole
  • the heat insulating layer includes a partially oxidized silicon polycrystalline film
  • the opening of the hole is surrounded by the oxidized portion of the silicon polycrystalline film.
  • the cavity or hole of the semiconductor device can be formed by a method including partial oxidation of the polycrystalline silicon film.As a result of this method, the cavity and the hole whose inside becomes wider are as described above. It includes a polycrystalline silicon film of various forms. Substantially all of the film formed as the silicon polycrystalline film may be oxidized, and may eventually become a silicon oxide film. In this case, there will be another silicon oxide (additional silicon oxide) above the cavity (or around the opening of the hole).
  • the heat insulating layer preferably includes a silicon nitride film formed on the silicon oxide film.
  • the silicon nitride film has high strength and is suitable for maintaining the strength of the layer in which holes or cavities are formed.
  • the silicon nitride film has an opening, for example, above the cavity, and when a hole is formed, for example, the opening of the hole penetrates the film. This opening is formed in a typical embodiment from the application of dry etching. Shi A partially oxidized silicon polycrystalline film may be further formed on the silicon nitride film.
  • the partially oxidized silicon polycrystalline film may be a completely oxidized silicon oxide film.
  • the semiconductor device of the present invention may further include an intermediate layer formed of at least one selected from an organic material and a porous material between the heat insulating layer and the heat detecting unit. This is because the heat insulating property is improved. Further, it is preferable that the heat detecting section is made of a material having at least one selected from the porome-evening effect and the Seebeck effect.
  • the diameter of the cavity or the opening formed in the silicon oxide film in the thickness direction of the heat insulating layer is not less than 10 nm and not more than 1 im. If the diameter is too small, sufficient heat insulating properties may not be obtained. On the other hand, even if a heat insulating layer having a diameter larger than necessary is formed, it does not significantly contribute to the heat insulating property.
  • the diameter of the portion of the cavity or hole formed in the silicon oxide film in the in-plane direction of the heat insulating layer is preferably from 0.3 m to 0.8 m. In a typical embodiment of the present invention, the diameter in the silicon oxide film is the maximum diameter in the in-plane direction in the heat insulating layer.
  • semiconductor devices for infrared detection are often used in a state sealed in a vacuum package. In this case, heat dissipation by convection is not a problem.
  • the thermal insulation layer includes a plurality of cavities or holes.
  • the cavities or holes may exist independently of each other, but are connected to each other within the insulation layer. It may be sharp. By arranging a plurality of cavities or holes in a predetermined pattern and forming a heat detecting portion along this pattern, a heat insulating effect can be obtained efficiently. Cavities and the like may be electrically connected to each other internally along the pattern.
  • the semiconductor device can be used, for example, as a solid-state imaging device.
  • a plurality of heat insulating layers and heat detecting sections are arranged in a matrix (matrix) on a silicon substrate, and a laminated structure of the heat insulating layers and heat detecting sections forms a matrix having a predetermined number of rows and columns. Constitute.
  • an image can be formed using the thermoelectric conversion function of the heat detection unit and the photoelectric conversion function of the light detection unit.
  • the semiconductor device basically does not require an extra area (dead space) for forming a heat insulating layer. Therefore, it is easy to secure an area where the photoelectric conversion unit is arranged.
  • the solid-state imaging device In the solid-state imaging device, signals from the heat detection units arranged in a matrix are first transmitted in a vertical direction along the columns of the heat detection units.
  • a charge-coupled device CCD
  • the solid-state imaging device may be of a so-called MOS type employing a readout configuration using a complementary MOS (C-MOS) as the vertical signal transmission means.
  • C-MOS complementary MOS
  • a charge storage unit and a charge reading unit that reads out charges from the charge storage unit in accordance with an electric signal generated by the heat detection unit are arranged for each heat detection unit.
  • the use of the charge storage unit makes it easier to obtain a stable signal output that eliminates the effects of voltage fluctuations and the like.
  • the charge accumulating section is arranged in a region adjacent to the heat detecting section, for example, as a capacitive element. Since the semiconductor device does not require an extra area for forming the heat detecting section, it is advantageous in securing an area necessary for forming the charge storage section. It is.
  • the opening of the hole is at least narrowed by the oxidation of the silicon polycrystalline film, but the oxidation may be continued to close the opening.
  • a part of the hole formed by the dry etching becomes a cavity and remains inside the heat insulating layer.
  • a step of retreating the inner wall of the silicon oxide film in contact with the hole by wet etching to make the inner diameter of the hole larger than the diameter of the opening may be further performed.
  • This wet etching can be performed using a liquid compatible with a normal silicon mass production process, for example, buffered hydrofluoric acid.
  • a step of attaching an additional silicon polycrystalline film to at least the inner wall in contact with the opening of the hole may be further performed. This is because the opening can be narrowed or closed efficiently and reliably.
  • a step of attaching an additional polycrystalline silicon film to at least the inner wall in contact with the opening of the hole and oxidizing at least the additional polycrystalline silicon film adhered to the inner wall may be closed by performing at least once.
  • the diameter of the hole formed by dry etching is preferably from 0.3 m to 0.4 ⁇ m.
  • the thickness of the silicon oxide film is suitably from 10 nm to 1 jti m.
  • a step of forming a silicon nitride film on the silicon oxide film may be further performed before forming the silicon polycrystalline film. Further, after oxidizing the silicon polycrystalline film and before forming the heat detecting portion, a step of forming an intermediate layer made of at least one selected from an organic material and a porous material on the silicon polycrystalline film may be further performed. Good.
  • a plurality of holes are formed by dry etching. Preferably, it is formed.
  • a step of further performing a wet etching to remove at least a part of the inner wall made of the silicon oxide film between the plurality of holes and connecting the plurality of holes may be further performed.
  • a plurality of holes may be formed along a predetermined pattern, and the heat detection portion may be formed along this pattern.
  • a plurality of heat insulating layers and heat detecting portions may be formed in a matrix on the silicon substrate.
  • FIG. 1 is a process chart showing an example of a method for manufacturing a semiconductor device of the present invention.
  • a silicon oxide film (LOCOS) 1 is selectively formed on the surface of a silicon substrate 10 by thermal oxidation (FIG. 1 (a)).
  • a silicon nitride film 2 and a silicon polycrystalline film 3 are formed in this order (FIG. 1 (b)).
  • the silicon nitride film and the silicon polycrystalline film may be formed by, for example, a low pressure CVD method.
  • a hole 4 is formed in a predetermined region on the surface of the silicon polycrystalline film 3 by dry etching (FIG. 1 (c)).
  • the hole 4 is formed so as to penetrate at least the silicon polycrystalline film 3 and the silicon oxide film 2.
  • the hole preferably has a depth reaching the interface between silicon oxide film 1 and silicon substrate 10. The etching may be continuously performed until a concave portion is formed on the surface of the silicon substrate 10.
  • the inside of the hole 4 is enlarged by wet etching (FIG. 1 (d)).
  • wet etching for example, buffered hydrofluoric acid can be used.
  • buffered hydrofluoric acid the selectivity of silicon oxide film to silicon polycrystalline film and silicon oxide film is sufficiently large.
  • the inner wall of the hole is largely receded below the hole made of the silicon oxide film because the etching can be performed more efficiently. Due to this side etching, the cross-sectional shape of the hole 4 becomes wider inside than the opening as shown in the figure. If this shape is regarded as a bottle, the opening of the hole corresponds to the neck of the bottle. This neck portion usually exists above silicon oxide film 1.
  • Recess width of the inner wall of the hole by the side etching may be indicated by 1 Z 2 of the difference between the diameter di of the diameter d 2 and the bore opening of the inner hole. If a sufficient difference in diameter cannot be obtained by one etching, the etching may be repeated. However, in the step of applying generally used buffered hydrofluoric acid of about 20: 1, the receding width ((d 2 ⁇ d / 2)) by side etching is about 0.2 m or less. In this embodiment, the silicon oxide film partition walls 11 are left between the holes 4. However, if the distance between the holes formed by dry etching is narrowed, the holes can be connected to each other by wet etching. .
  • a polycrystalline silicon thin film 6 is formed by a low pressure CVD method or the like (FIG. 1 (e)). Subsequently, the silicon polycrystalline film is oxidized (Fig. 1 (f)). The opening of the hole is closed by the oxidation of the polycrystalline silicon film, so that the hole becomes a cavity 5. Above the cavity, a shielding film 7 for shielding between the cavity and the space above is formed.
  • Figure 1 (f) shows a state in which all of the silicon polycrystalline film has been oxidized to become a shielding film, but this film is a heterogeneous silicon polycrystalline film with a partially oxidized surface. You may. For example, as shown in FIG.
  • the shielding film is a silicon polycrystalline film 6 in which a part of the surface and the upper part of the cavity is partially oxidized into a silicon oxide film 9.
  • the silicon polycrystalline film may remain in the silicon oxide film without being completely oxidized inside the holes 6.
  • the silicon oxide film 1 may include a part of the polycrystalline silicon film 6 in the silicon oxide film 1.
  • the heat detecting portion 8 is formed on the heat insulating layer composed of the silicon oxide film, the silicon nitride film, and the shielding film including the voids thus formed (FIG. 1 (g)).
  • This heat-insulating structure can be sufficiently resistant to a post-process of about 100. Therefore, the applied heat detecting material can be selected from a wide range.
  • bolomer materials such as vanadium oxide (VOX) and titanium, chromel-alumel thermocouple having Seebeck effect, and silicon polycrystal can be used.
  • the silicon nitride film 2 is not an essential film. However, it is preferable to form the silicon nitride film in order to secure the strength of the film above the hole / cavity whose inside becomes wider.
  • An additional polycrystalline silicon film 6 is likewise not required. In this case, at least the surface layer of the silicon polycrystalline film 3 is oxidized. However, it is preferable that the additional silicon polycrystalline film 6 be formed in order to quickly and surely close the holes due to oxidation.
  • the opening of the hole is preferably closed to achieve a desired heat insulating structure, but need not necessarily be completely closed. In this case, in the heat insulating layer, not the holes 5 but the holes whose diameters of the openings are smaller than those of the inside remain. Further, wet etching is preferably performed to increase the difference in diameter between the inside and the opening, but is not necessarily performed. That is, after dry etching, oxidation for narrowing the opening of the hole may be performed without performing wet etching.
  • the appropriate diameter of the hole di formed by dry etching is 0.3 to 0.4 wm. Therefore, the diameter d 2 of the holes to expand through the wet etching, when consider the appropriate expansion width of the diameter due Yuck preparative etching ( ⁇ 0. 2 m), a 0.3 to 0. About 8 m.
  • the thickness of the silicon oxide film is The range of 10 nm or more and 1 or less is preferable. This is because the diameter of the diameter (excluding the opening) in the thickness direction of the heat insulating layer inside or in the cavity can be adjusted to the appropriate range described above.
  • the heat insulating layer serving as the thermal isolation region is formed by a process having excellent compatibility with a general silicon mass production process. Internal holes or holes can be formed with high precision at the m level. This heat-insulating layer can withstand the subsequent high-temperature treatment.
  • an intermediate film 21 may be interposed between the heat insulating layer 20 and the heat detecting section 8 as shown in FIG.
  • the material that can be used as the intermediate film 21 is not particularly limited, but examples include polyimide, siloxane-modified polyimide, SOG film containing a SiH group such as siloxane, porous nanoform polyimide, aerosil film, and the like. it can. This includes so-called nanofoam materials developed as low dielectric materials.
  • the application temperature in the post-process such as the formation of the heat detecting portion may be, for example, about 300 to 900 ⁇ .
  • the semiconductor device may further include another layer, and the intermediate film may be a multilayer film.
  • a plurality of heat insulating layers including holes or cavities may be stacked via a shielding film to further enhance the heat insulating effect.
  • FIG. 4 is an example of a mask used for the dry etching described above.
  • this mask 31 When this mask 31 is used, holes that are regularly arranged vertically and horizontally are formed in the silicon oxide film corresponding to the openings 32. When the ⁇ etching is applied to this hole, the hole 33 (or cavity) shown in Fig. 5 is formed.
  • a mask 41 having openings 42 arranged in a predetermined pattern as shown in FIG. 6 is used, and holes or cavities are arranged in a predetermined pattern on the surface of the heat insulating layer. Is also good.
  • the pattern of the opening is formed by the pattern of the heat detecting section 44 formed on the heat insulating layer. It is good to match with.
  • the strength of the heat insulating layer cannot be maintained in a long time.However, when the heat detecting section 44 is formed along the cavity 43 that draws a predetermined pattern, the strength of the layer is maintained. It is possible to cut off heat efficiently.
  • the cavities are connected to each other inside the heat insulating layer along the heat detecting section 44.
  • the heat insulating layer supports the heat detecting section 44 without being depressed by the partition walls 45 around the cavity and between the cavities.
  • holes or cavities can be formed inside a predetermined region of the heat insulating layer, so that the structure of the heat insulating layer can be appropriately designed.
  • the heat detecting section 44 is not particularly limited, but is typically formed by folding back and forth along a predetermined direction as shown in the drawing to secure a length in a small area.
  • the heat detection unit (heat sensor) having the heat insulation structure described above can be applied to a solid-state imaging device having a thermal image display function.
  • a solid-state imaging device having a thermal image display function.
  • a predetermined number of pixels 100 on which a thermal sensor is formed are arranged in a column and row direction in a matrix, and a vertical (direction) is provided between the thermal sensor columns.
  • Signal transmission means 104 is arranged.
  • the electric signal thermoelectrically converted by the heat sensor is further transmitted from the vertical signal transmission means by the horizontal (direction) signal transmission means 105.
  • a heat insulating layer 101 having a cavity 102 is arranged below the thermal sensor 103. The electric signal from each pixel is read out to the outside via the vertical signal transmission means 104, the horizontal signal transmission means 105, and the output amplifier 106 in order.
  • FIGS. 10 and 11 show another embodiment of the solid-state imaging device.
  • heat detection pixels 200 and light detection pixels 210 are alternately arranged in the vertical direction.
  • a heat insulating layer 201 having a cavity 202 is arranged below a thermal sensor (infrared sensor) 203.
  • the electric signal from each pixel is transmitted by vertical signal transmission means 204, horizontal signal transmission means
  • the data is read out to the outside via the output amplifier 206 and the output amplifier 206 sequentially.
  • the optical sensor visible light sensor
  • a photodiode formed in a silicon substrate may be used.
  • This solid-state imaging device is an image forming apparatus having a photoelectric conversion function in addition to a thermoelectric conversion function.
  • a structure is provided in which the area of the photodiode, in other words, the sensitivity is easily ensured.
  • a portometer material is used as the infrared detection material
  • a CCD CCD
  • Each pixel 303 forming the heat sensor gives ⁇ ⁇ 30 1 and a reference potential to provide a clock (e.g., GND) 3 0 2 is supplied.
  • a clock e.g., GND
  • Fig. 16 the evening chart
  • Fig. 15 the potential diagram
  • Inject charge from ⁇ V s pin 304 At this time, for example, 15 V is applied to ⁇ Vi 3 16 to turn on the readout gate 307 to fill the storage capacitor section 308 with electric charge.
  • the applied voltage of ⁇ V s 304 is, for example, 15 V.
  • the signal is read out from the pixel in the period (3d-3).
  • the ejection of the signal from the pixel is performed by reading out the signal charge Qsig corresponding to the gate voltage of the detection amplifier from the storage capacitor unit 308.
  • Period - in (3d 4) c ⁇ Vi S ie, ⁇ V 2 3 1 7, ⁇ V 3 3 1 8, ⁇ , dividing line transfer of signal charges by the application of predetermined voltage pulses to 3 1 9.
  • the gate-to-gate capacitance 309 is the drain of the detection amplifier 306. And the read gate 307.
  • the thermal sensor 310 using bolome overnight material has an infrared irradiation area 3 1 4 (point
  • V G (R no (R 1 + R 2 )) V R perennial(1)
  • V RH is the pulse voltage applied to ⁇ V R shown in FIG. 16,
  • R and R 2 are resistance values of the heat sensor in the infrared irradiation region and the infrared cutoff region, respectively.
  • the length 1 and 2 can be expressed by the following equations (2) and (3), respectively.
  • R t (3. ⁇ ) and R 2 (3. ⁇ ) are the resistance values of R i and R 2 at a temperature of 300 ° C, respectively, and Ti and T 2 are the resistance and R 2 of the resistance, respectively.
  • Temperature and ⁇ are TCR (Temperature Coefficient of Resistance).
  • T the structure of the sensor by irradiation of infrared rays, and T the child and a difference easily occurs structure of 2 is desired.
  • This heat sensor has a structure in which the temperature difference is easily maintained by the heat insulating layer having holes, which is advantageous in obtaining high sensitivity.
  • the storage capacitor unit 308 for storing electric charges is arranged in each pixel of the solid-state imaging device.
  • V RH 20 V
  • V RL 5 V
  • V H 1 5 V
  • V M 0 V
  • V L - 7 V
  • VC CD end source applied voltage of: V SH 1 5 V
  • V SL 3 V
  • a Seebeck material is used for the heat sensor.
  • CCD VC CD
  • a thermal sensor a thermopile 410 constituted by connecting a plurality (for example, two or more each) of n-type polycrystalline silicon 410a and p-type polycrystalline silicon 41ob alternately in series is used. Used.
  • a reference voltage Vref 402 and a source voltage 403 are supplied to each heat detection pixel 401 constituting a unit pixel.
  • ( ⁇ V i VH), and the readout gate 409 is turned on. While the gate is on, according to the potential change ⁇ due to the Zepek effect due to infrared irradiation.
  • the charges stored in the storage capacitor unit 406 are read out to the VCCD and become signal charges Qsig, and thereafter, during the period (4d-4), ⁇ V, 4 13, ⁇ V 2 4 14, ⁇
  • the transfer of the signal charge is performed by applying a predetermined voltage pulse to V 3 4 15 and ⁇ V 4 12 .
  • thermopile 410 a pn junction existing in the infrared irradiation region 420 and a Pn junction existing in the infrared shielding region are alternately continuous.
  • ⁇ V between points A and B generated by this sensor can be expressed by equation (4).
  • V N ⁇ ⁇ ⁇ AT (4)
  • N is the number of stages of the pn junction
  • ⁇ is the Seebeck coefficient
  • ⁇ is the temperature change of the sensor.
  • C-M ⁇ S is used for signal reading
  • a porometer material is used for each pixel.
  • infrared irradiation pixels 516 and rows of infrared cutoff pixels 517 are alternately arranged in a vertical (column) direction.
  • the infrared ray shielding pixels are covered with a light shielding film such as tungsten silicide.
  • the thermal sensor 518 is formed from the infrared irradiation pixel 516 to the infrared shielding pixel 517 adjacent thereto. From the pair of pixels 5 16, 5 17, a signal corresponding to the gate potential of the detection FET 514, 5 15 determined according to the amount of infrared light irradiated to these pixels is read out. . Further, ⁇ V D 501 and a reference potential Vref 504 are supplied to the pair of pixels.
  • the n-th row, the (n + 1) -th row, the (n + 2) -th row,,, and the pixel rows are sequentially provided with an n-th selection line 505, a (n + 1) -th selection line 506, a ( n + 1)
  • the selection lines 5 0 7,,, are connected.
  • Each select line is turned on by applying a voltage ⁇ V se 1 from the vertical shift register (V-SCAN) 502 to the gates of the selection FETs 5 12 and 5 13 to turn on this FET.
  • the horizontal transfer register (H-SCAN) 503 allows the signal output from a predetermined pixel row to be output for each column by the FET (FET-SW) 509 arranged for each column. Are sequentially read out via the output amplifier 510.
  • FIG. 24 shows an example of a voltage pulse pattern applied to each selection line and an obtained signal output.
  • the signal output from the infrared irradiation pixel group was obtained, and during the period (5d-2) and (5d-4), the signal output from the infrared shielding pixel group was obtained. I have.
  • this solid-state imaging device basically, the potential change due to the porometer material shown in Equations (1) to (3) is used.
  • C-MOS is used for signal reading
  • a Seebeck-type thermal sensor is used for each pixel.
  • the rows of the infrared irradiation pixels 6 16 and the rows of the infrared cutoff pixels 6 17 are alternately arranged in the vertical (column) direction.
  • the infrared shielding pixels are covered with a light shielding film such as tungsten silicide.
  • the thermal sensor 618 is composed of n-type polycrystalline silicon and p-type polycrystalline silicon alternately connected in series, and a pn junction is formed in every other cooling area 619. Are located. Below this region 6 19, no heat insulating layer is arranged. Therefore, heat is radiated to the substrate relatively quickly.
  • a signal corresponding to the gate potential of the detection FET 6 14 and 6 15 which is determined according to the amount of infrared rays irradiated to these pixels. Read outside. In each pixel, ⁇ V D 60 1 and the reference potential Vrcf 604 is supplied.
  • the nth row, the (n + 1) th row, the (n + 2) th row,,,, pixel rows are sequentially
  • the n-th selection line 605, the (n + l) -th selection line 606, and the (n + 1) -th selection line 607,, are connected to each other from the vertical shift register (V-SCAN) 602.
  • the pixel row is selected by applying a voltage ⁇ V se 1 to the gates of the selection FETs 6 1 2 and 6 1 3 to turn on this FET, and in this state, the horizontal transfer register ( H-SCAN) 603, FET (FET-SW) 609 arranged for each column, signal output from a predetermined pixel row is sequentially read out via output amplifier 6110 for each column. Go.
  • Figure 28 shows an example of the voltage pulse pattern applied to each select line and the resulting signal output.
  • the signal output from the infrared irradiation pixel group was obtained, and during the period (6d-2) and (6d-4), the signal output from the infrared shielding pixel group was obtained.
  • this solid-state imaging device basically, the potential change having the Seebeck effect shown in Expression (4) is used.
  • the semiconductor device of the present invention it is possible to provide a semiconductor device in which heat detection units can be arranged at a high density.
  • this semiconductor device can be manufactured by a method excellent in compatibility with a silicon mass production process.
  • the semiconductor device of the present invention can be used, for example, as a solid-state imaging device capable of handling infrared light to visible light.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Description

明 細 書 半導体装置およびその製造方法 技術分野
本発明は、 半導体装置およびその製造方法に関する。 本発明は、 特に 熱電変換機能を有する半導体装置に関し、 セキュリティの確保のために、 または I T S (Intelligent Transportation System) 分野において使用 される熱画像入力装置に好適な技術を開示するものである。
背景技術
熱検出を効率良く行うためには、 熱 （赤外線） 検出部からの放熱を抑 制する必要がある。 放熱の抑制には、 空気を多量に含んだ断熱層が適し ている。 従来、 かかる断熱層を熱検出部の下方に形成するべく、 シリコ ン基板をエッチングすることにより、 基板内に、 中空構造を有する熱分 離領域を形成することが提案されている （例えば特開平 8 - 1 2 2 1 6 2号公報） 。 シリコン基板のエッチングには、 K O H、 ヒドラジン等の アル力リ系エッチング液のような異方性エッチング液が用いられる。 しかし、 シリコン基板のエッチングは、 長時間を要するために生産性 が上がらない。 汚染の問題も生ずるため、 シリコン半導体を用いたデバ イス量産工程との整合性も良くない。 しかも、 異方性エッチング液を用 いると、 シリコンの （ 1 0 0 ) 面のエッチング速度が （ 1 1 1 ) 面より 速い。 このため、 （ 1 0 0 ) 面方位のシリコン基板を用いると、 中空構 造の側壁の角度が主平面に対して約 5 4度となり、 側壁にテーパーがか かってしまう。 このような側壁の傾斜を見込んで、 熱検出部の下方に熱 分離領域を設けようとすると、 熱検出部よりも大きい頜域をエッチング しなければならない。 したがって、 1素子あたりの専有面積が大きくな らざるを得ない。 1素子あたりの面積が大きくなると、 高密度での熱検 出部 （熱センサ） の配置が困難となり、 可視光センサとのオンチップ混 載も容易ではなくなる。
特に、 ゼーベック形センサのように冷接点および温接点を要する熱セ ンサでは、 感度を良くしょうとすると、 冷接点と温接点との距離を大き くすることが望ましい。 しかし、 接点間の距離を大きくとると、 それに つれて側壁がテーパーを有する熱分離領域の基板表面における面積もさ らに大きくなる。 このため、 素子の大型化および光学系の大口怪化によ る製造コス卜高がさらに問題となる。
発明の開示
そこで、 本発明は、 熱検出部の高密度配置を可能とする半導体装置を 提供することを目的とする。 また、 本発明は、 熱検出部の高密度配置を 可能とする半導体装置の製造方法であって、 シリコン半導体を用いたデ バイス量産工程との整合性に優れた方法を提供することを目的とする。 上記目的を達成するために、 本発明の半導体装置は、 シリコン基板と、 前記シリコン基板上に形成された、 シリコン酸化膜を含む断熱層と、 前 記断熱層上に形成された熱検出部とを含み、 前記断熱層が、 空洞または 開口の径ょりも内部の径が大きい孔を有し、 前記空洞または前記孔の少 なくとも一部が前記シリコン酸化膜内に形成されていることを特徴とす る。
本明細書では、 空洞は、 断熱層の表面につながる開口が存在せず、 表 面上方の外気から遮断された閉じた空間を意味する。 これに対し、 孔は、 断熱層の表面につながる開口を有する凹部である。
上記半導体装置の断熱屑は孔または空洞を含んでおり、 断熱性に優れ ている。 この孔は、 層表面近傍の開口よりも内部において幅広となって いるため、 熱検出部の高密度配置に有利である。 空洞を形成すれば、 断 熱層の全表面を利用できるため、 熱検出部の高密度配置についてさらに 有利となる。
また、 本発明の半導体装置の製造方法は、 シリコン基板上にシリコン 酸化膜を形成する工程と、 前記シリコン酸化膜上にシリコン多結晶膜を 形成する工程と、 前記シリコン多結晶膜および前記シリコン酸化膜にド ライエッチングにより孔を形成する工程と、 少なくとも前記シリコン多 結晶膜の前記孔の開口に接する部分を酸化して、前記開口を閉塞するか、 または前記開口の径を内部の径ょりも小さくする工程と、 少なくとも前 記シリコン酸化膜を含む層を断熱層として、 この断熱層上に熱検出部を 形成する工程と、 を含むことを特徴とする。
この製造方法によれば、 K O H、 ヒドラジン等のアルカリ系エツチン グ液を用いずに、 いわゆるシリコン量産プロセスとの整合性が高い工程 のみを用いて上記半導体装置を製造することができる。
図面の簡単な説明
図 1は、 本発明の製造方法の一例を示す工程図である。
図 2は、 本発明の半導体装置の一例を示す断面図である。
図 3は、 本発明の半導体装置の別の一例を示す断面図である。
図 4は、 本発明の製造方法においてドライエッチングに用いるマスク の一例を示す平面図である。
図 5は、 図 4のマスクを用いて製造した半導体装置の孔の配列を示す 斜視図である。
図 6は、 本発明の製造方法においてドライエッチングに用いるマスク の別の例を示す平面図である。
図 7は、 図 6のマスクを用いて製造した半導体装置の孔の配列を熱検 出部の配列とともに示す平面図である。
図 8は、 本発明を適用した固体撮像装置の一例を示す平面図である。 図 9は、 図 8の固体撮像装置の部分切り取り斜視図である。
図 1 0は、 本発明を適用した固体撮像装置の別の一例を示す平面図で ある。
図 1 1は、 図 1 0の固体撮像装置の部分切り取り斜視図である。
図 1 2は、 本発明を適用した固体撮像装置の別の一例を示す平面図で ある。
図 1 3は、 図 1 2の固体撮像装置の部分拡大図である。
図 1 4は、 図 1 2の固体撮像装置の等価回路を示す図である。
図 1 5は、図 1 2の固体撮像装置のポテンシャル変化を示す図である。 図 1 6は、 図 1 2の固体撮像装置の駆動に用いられるタイミングチヤ 一卜を示す図である。
図 1 7は、 本発明を適用した固体撮像装置のまた別の一例を示す平面 図である。
図 1 8は、 図 1 7の固体撮像装置の部分拡大図である。
図 1 9は、 図 1 7の固体撮像装置の等価回路を示す図である。
図 2 0は、図 1 7の固体撮像装置のポテンシャル変化を示す図である。 図 2 1は、 図 1 7の固体撮像装置の駆動に用いられるタイミングチヤ ―トを示す図である。
図 2 2は、 本発明を適用した固体撮像装置のさらに別の一例を示す平 面図である。
図 2 3は、 図 2 2の固体撮像装置の部分拡大図である。
図 2 4は、 図 2 2の固体撮像装置の駆動に用いられるタイミングチヤ ―トを信号出力とともに示す図である。
図 2 5は、 本発明を適用した固体撮像装置のまた別の一例を示す平面 図である。
図 2 6は、 図 2 5の固体撮像装置の部分拡大図である。 図 2 7は、 図 2 5の固体撮像装置の部分拡大図である。
図 2 8は、 図 2 5の固体撮像装置の駆動に用いられるタイミングチヤ ートを信号出力とともに示す図である。
発明の実施の形態
以下、 本発明の好ましい実施形態を説明する。
上記のように、 本発明の好ましい実施形態では、 断熱層が空洞を有す る。 この断熱層は、 少なくともシリコン酸化膜を含み、 このシリコン酸 化膜の一部が除去されて空洞 （または孔） の少なくとも一部が形成され ている。
断熱層は、 典型的な実施形態では、 空洞の上方に配置された、 部分的 に酸化されたシリコン多結晶膜を含んでいる。 また、 断熱層が孔を含む 場合には、 断熱層が部分的に酸化されたシリコン多結晶膜を含み、 孔の 開口が、 このシリコン多結晶膜の酸化部分によって囲まれている。 半導 体装置の空洞または孔は、 シリコン多結晶膜の部分酸化を含む方法によ り形成可能であるが、 この方法により形成した結果、 空洞や内部が幅広 となった孔は、上記のような形態のシリコン多結晶膜を含むことになる。 シリコン多結晶膜として形成された膜は、 実質的にすべてが酸化され、 最終的にシリコン酸化膜となっていてもよい。 この場合は、 空洞の上方 に （または孔の開口を囲むように） 、 もう一つのシリコン酸化膜 （追加 のシリコン酸化膜） が存在することになる。
断熱層は、 シリコン酸化膜上に形成されたシリコン窒化膜を含むこと が好ましい。 シリコン窒化膜は、 強度が高く、 孔または空洞を形成した 層の強度を保つ上で好適である。 シリコン窒化膜は、 空洞が形成されて いる場合には、 例えば空洞の上方において開口を有し、 孔が形成されて いる場合には、 例えば孔の開口が膜を貫通している。 この開口は、 典型 的な実施形態では、 ドライエッチングの適用に由来して形成される。 シ リコン窒化膜上には、 さらに、 部分的に酸化されたシリコン多結晶膜が 形成されていてもよい。 空洞または孔の幅広となった内部と、 シリコン 多結晶膜との間にシリコン窒化膜を形成すると、 空洞などの上方におい てシリコン多結晶膜がシリコン窒化膜により支えられた構造も実現でき る。 この構造は、 強度上有利である。 なお、 ここでも、 部分的に酸化さ れたシリコン多結晶膜は、 その全部が酸化されたシリコン酸化膜であつ てもよい。
本発明の半導体装置は、 断熱層と熱検出部との間に、 有機材料および 多孔質材料から選ばれる少なくとも一方からなる中間層をさらに含んで いてもよい。 断熱性が向上するからである。 また、 熱検出部は、 ポロメ —夕効果およびゼーベック効果から選ばれる少なくとも一方を有する材 料からなることが好ましい。
本発明の半導体装置では、 空洞または開口のシリコン酸化膜内に形成 された部分の断熱層厚さ方向における径が 1 0 n m以上 1 i m以下であ ることが好ましい。 径が小さすぎると十分な断熱性が得られない場合が ある。 一方、 必要以上に大きな径を有する断熱層を形成しても断熱性に 大きく寄与せず、 逆に製造効率の低下などが問題となる。 空洞または孔 のシリコン酸化膜内に形成された部分の断熱層の面内方向における径は, 0 . 3 m以上 0 . 8 m以下が好適である。 本発明の典型的な一形態 では、 シリコン酸化膜内における径が断熱層内における面内方向の最大 径となる。
なお、 赤外線検出用の半導体装置は、 真空パッケージに封入された状 態で用いられることが多い。 この場合は、 対流による放熱は問題になら ない。
断熱層は、 複数の空洞または孔を含むことが好ましい。 この複数の空 洞または孔は、 互いに独立に存在してもよいが、 断熱層内で互いにつな がっていてもよい。 複数の空洞または孔を所定のパターンに配列し、 こ のパターンに沿って熱検出部を形成すると効率的に断熱効果を得ること ができる。 パターンに沿って空洞などが内部で互いに導通していてもよ い。
上記半導体装置は、 例えば固体撮像装置として利用できる。 この利用 分野では、 シリコン基板上に複数の断熱層および熱検出部が行列状 （マ トリックス状） に配置され、 断熱層および熱検出部の積層構造が所定の 数の行および列を有するマトリックスを構成する。 この場合には、 熱検 出部ごとに光検出部を隣接して配置することが好ましい。 この好ましい 例では、 熱検出部による熱電変換機能と、 光検出部による光電変換機能 とを利用した画像を形成できる。 上記半導体装置は、 基本的に、 断熱層 形成のための余分の領域 （デッドスペース） を必要としない。 したがつ て、 それだけ光電変換部を配置する領域を確保しやすい。
上記固体撮像装置では、 行列 （マトリックス） 状に配置した各熱検出 部からの信号が、 まず、 熱検出部の列に沿って垂直方向に伝達される。 この伝達を行う垂直方向信号伝達手段としては、 いわゆる C C D型の固 体撮像装置では、 電荷結合素子 （C C D ) が用いられる。 もっとも、 固 体撮像装置は、 垂直方向信号伝達手段として相補型 M O S ( C - M O S ) を用いた読み出し構成を採用したいわゆる M O S型としてもよい。
上記半導体装置では、 熱検出部ごとに、 電荷蓄積部と、 熱検出部で生 成した電気信号に応じてこの電荷蓄積部から電荷を読み出す電荷読み出 し部とが配置されていることが好ましい。 電荷蓄積部を用いると、 電圧 変動などの影響を排除した安定した信号出力を得やすくなる。 この電荷 蓄積部は、 例えば容量素子として、 熱検出部に隣接した領域に配置する ことが好ましい。 上記半導体装置は、 熱検出部の形成に余分な領域を必 要としないため、 電荷蓄積部の形成に必要な領域を確保する上でも有利 である。
本発明の半導体装置の製造方法では、 シリコン多結晶膜の酸化により、 孔の開口が少なくとも狭小化されるが、 さらに酸化を継続して開口を閉 塞してもよい。 この場合は、 ドライエッチングにより形成した孔の一部 が空洞となって断熱層内部に残存することになる。
また、 孔を形成した後に、 ウエットエッチングにより孔に接するシリ コン酸化膜の内壁を後退させて、 孔の内部の径を開口の径よりも大きく する工程をさらに実施してもよい。 この工程を行うと、 開口と内部との 径差を拡大できる。 このウエッ トエッチングは、 通常のシリコン量産プ 口セスに適合する液体、例えばバッファードフッ酸を用いて実施できる。 少なくとも孔の開口に接する内壁に追加のシリコン多結晶膜を付着さ せる工程をさらに実施してもよい。 開口の狭小化ないし閉塞を効率的か つ確実に行えるからである。 より具体的には、 シリコン多結晶膜の酸化 後に、 少なくとも孔の開口に接する内壁に追加のシリコン多結晶膜を付 着させ、 少なくともこの内壁に付着した上記追加のシリコン多結晶膜を 酸化する工程を少なくとも 1回行うことにより， 孔の開口を閉塞しても よい。
ドライエッチングにより形成する孔の径は、 0 . 3 m以上 0 . 4 β m以下が好適である。 シリコン酸化膜の膜厚は、 径の適切な大きさを考 慮すると、 1 0 n m以上 1 jti m以下が適当である。
シリコン窒化膜を形成する場合には、 シリコン多結晶膜を形成する前 に、 シリコン酸化膜上にシリコン窒化膜を形成する工程をさらに実施す るとよい。 また、 シリコン多結晶膜の酸化後、 熱検出部の形成前に、 シ リコン多結晶膜上に有機材料および多孔質材料から選ばれる少なくとも 一方からなる中間層を形成する工程をさらに実施してもよい。
上記半導体装置の製造方法では、 ドライエッチングにより複数の孔を 形成することが好ましい。 この場合はさらにゥエツトエッチングを行つ て、 複数の孔の間のシリコン酸化膜からなる内壁の少なくとも一部を除 去して複数の孔を互いにつなげる工程をさらに実施してもよい。 また、 複数の孔を所定のパターンに沿って形成し、 このパターンに沿って熱検 出部を形成してもよい。 さらに、 シリコン基板上に複数の断熱層および 熱検出部を行列状に形成してもよい。 なお、 ドライエッチングにより複 数の孔を形成する場合、 最終的に一部が空洞として、 残部が孔として残 存していてもよい。 このように、 上記半導体装置では、 空洞と孔とが混 在していても構わない。
以下、 図面を参照しながら本発明をさらに説明する。
図 1は、 本発明の半導体装置の製造方法の一例を示す工程図である。 まず、 熱酸化により、 シリコン基板 1 0の表面に選択的にシリ コン酸 化膜 （LOCOS) 1を形成する （図 1 ( a ) ) 。 シリコン酸化膜 1上に、 シリコン窒化膜 2およびシリコン多結晶膜 3をこの順に形成する （図 1 ( b ) ) 。 シリコン窒化膜およびシリコン多結晶膜は、 例えば減圧 C V D法により成膜すればよい。
シリコン多結晶膜 3表面の所定の領域に、 ドライエッチングによって、 孔 4を形成する （図 1 ( c ) ) 。 この孔 4は、 少なくともシリコン多結 晶膜 3およびシリコン窆化膜 2を貫通するように形成する。 図示したよ うに、 孔は、 好ましくはシリコン酸化膜 1とシリコン基板 1 0との界面 に達する深さを有する。 エッチングは、 シリコン基板 1 0の表面に凹部 が形成される程度まで継続して実施しても構わない。
次いで、 ウエットエッチングによって、 孔 4の内部を拡大する （図 1 ( d ) ) 。 このウエッ トエッチングには、 例えばバッファ一ドフヅ酸を 用いることができる。 バッファ一ドフヅ酸を用いると、 シリコン多結晶 膜およびシリコン窆化膜に対するシリコン酸化膜の選択比が十分に大き いエッチングを行うことができるため、 孔の内壁は、 シリコン酸化膜か らなる孔の下方において大きく後退する。 このサイ ドエッチングにより、 孔 4の断面形状は、 図示したように、 開口よりも内部において幅広とな る。 この形状をボトルと見れば、 孔の開口はボトルのネック部分に相当 する。 このネック部分は、 通常、 シリコン酸化膜 1よりも上方に存在す る。
サイドエッチングによる孔の内壁の後退幅は、孔内部の径 d 2と孔開口 の径 d iの差の 1 Z 2により示すことができる。 1回のエッチングによつ て十分な径の差が得られなければ、 ゥエツトエッチングを繰り返し行つ てもよい。 しかし、 一般に用いられている 2 0 ： 1程度のバッファード フッ酸を適用する工程では、 サイ ドエッチングによる後退幅 （ （d 2— d / 2 ) は、 0 . 2 m程度以下である。 図示した形態では、 孔 4の間 にシリコン酸化膜の隔壁 1 1が残されている。 しかし、 ドライエツチン グにより形成する孔の間隔を狭くすれば、 ウエッ トエッチングにより孔 を互いにつなげることも可能である。
さらに、 シリコン多結晶の薄膜 6を減圧 C V D法などにより成膜する (図 1 ( e ) ) 。 引き続き、 シリコン多結晶膜の酸化を行う （図 1 ( f ) ) 。 シリコン多結晶膜の酸化によって孔の開口が閉じ、 その結果、 孔は空洞 5となる。 空洞の上方には、 空洞と上方の空間との間を遮蔽する遮蔽膜 7が形成される。 図 1 ( f ) では、 シリコン多結晶膜のすべてが酸化さ れて遮蔽膜となった状態を表示したが、 この膜は、 表面が部分的に酸化 された不均質なシリコン多結晶膜であってもよい。 例えば、 遮蔽膜は、 図 3に示すように、 表面および空洞の上方の一部が部分的に酸化されて シリコン酸化膜 9となったシリコン多結晶膜 6である。 なお、 空孔 6の 内部にも、 シリコン多結晶膜が完全に酸化されずにシリコン酸化膜中に 残存する場合がある。 この場合には、 図 3に示すように、 空洞を含むシ リコン酸化膜 1にはシリコン多結晶膜 6の一部が混在している状態とな ることがある。
こうして形成された空孔を含むシリコン酸化膜、 シリコン窒化膜およ び遮蔽膜からなる断熱層上に、 熱検出部 8を形成する （図 1 ( g ) ) 。 この断熱構造は、 1 0 0 0で程度の後工程には十分耐え得るものとなる。 したがって、 適用する熱検出材料は広い範囲から選択できる。 例えば、 バナジウム酸化物 （V O X ) 、 チタン等のボロメ一夕材料、 ゼーベック 効果を有するクロメル 'アルメル熱電対 （chromel-alumel thermocoupl e) 、 シリコン多結晶体等を使用できる。
上記一連の工程において、 シリコン窒化膜 2は必須の膜ではない。 し かし、 シリコン窒化膜は、 内部が幅広となった孔ゃ空洞の上方の膜の強 度を確保するためには、 成膜することが好ましい。 追加のシリコン多結 晶膜 6も同様に必須ではない。 この場合、 シリコン多結晶膜 3の少なく とも表層が酸化される。 しかし、 追加のシリコン多結晶膜 6は、 酸化に よる孔の閉塞を迅速かつ確実に行うためには成膜することが好ましい。 孔の開口は、 望ましい断熱構造を実現するためには閉塞することが好 ましいが、 必ずしも完全に閉じなくてもよい。 この場合、 断熱層には、 空孔 5ではなく、 開口の径が内部の径ょりも小さくなった孔が残存する ことになる。 また、 ウエットエッチングは、 内部と開口との径の差を大 きくするためには行うことが好ましいが、必ずしも実施する必要はない。 すなわち、 ドライエッチングの後、 ウエットエッチングを行うことなく 孔の開口の狭小化のための酸化を実施しても構わない。
ドライエッチングにより形成する孔の怪 d iは、 0 . 3〜 0 . 4 w mが 適当である。 したがって、 ウエットエッチングを経て拡大する孔の径 d 2 は、 ウエッ トエッチングによる径の適当な拡大幅 （〜0 . 2 m) を考 慮すると、 0 . 3〜 0 . 8 m程度である。 シリコン酸化膜の膜厚は、 1 0 n m以上 1 以下の範囲が好適である。 径の （開口を除く） 内部 または空洞の断熱層厚さ方向の径を上記適切な範囲に調整できるからで ある。
以上説明した方法では、 熱分離領域となる断熱層を一般的なシリコン 量産プロセスとの整合性に優れた工程により形成することとしている。 内部の孔または空孔は、 mレベルで精度良く形成できる。 この断熱層 は、 その後の高温処理にも耐え得るものとなる。
上記半導体装置では、 図 2に示したように断熱層 2 0と熱検出部 8と の間に中間膜 2 1を介在させてもよい。 中間膜 2 1として利用できる材 料は、 特に限定されないが、 ポリイミ ド、 シロキサン変性ポリイミ ド、 シロキサン等の S i H基を含んだ S O G膜、 多孔質ナノフォームポリイ ミ ド、 ァエロジル膜等を例示できる。 この材料には、 低誘電体材料とし て開発されたいわゆるナノフォーム材料が含まれる。 この場合は、 中間 膜の材料に応じて、 熱検出部の形成などの後工程における適用温度を例 えば 3 0 0〜 9 0 0 ^程度とするとよい。
上記半導体装置は、 さらに他の層を含んでいてもよく、 中間膜を多層 膜としてもよい。 孔または空洞を含む断熱層を、 遮蔽膜を介して複数層 積層してさらに断熱効果を高めても構わない。
図 4は、 上記で説明したドライエッチングに用いるマスクの一例であ る。 このマスク 3 1を用いると、 開口 3 2に対応して、 シリコン酸化膜 に縦横に規則的に配列した孔が形成される。 この孔にさらにゥエツトェ ツチングを適用すると， 図 5に示す孔 3 3 (または空洞） が形成される。 しかし、 ドライエッチングには、 図 6に示すように開口 4 2を所定のパ ターンに配列したマスク 4 1を用い、 孔または空洞が、 断熱層の表面に 所定のパターンとなるように配置してもよい。 この場合、 図 7に示すよ うに、 開口のパターンを、 断熱層上に形成する熱検出部 4 4のパターン と一致させるとよい。 規則的に配置した孔を単に拡大していくとやがて 断熱層の強度が維持できなくなるが、 所定のパターンを描く空洞 4 3に 沿って熱検出部 4 4を形成すると、 層の強度を維持しながら効率的に断 熱することができる。
図 7に示した形態では、 熱検出部 4 4に沿って空洞が断熱層の内部に おいて互いに導通している。 断熱層は、 空洞の周囲および空洞間の隔壁 4 5により陥没することなく熱検出部 4 4を支持している。 上記製造方 法を適用すると、 断熱層の所定領域の内部に孔または空洞を形成できる ため、 断熱層の構造を適切に設計できる。 熱検出部 4 4は、 特に限定さ れないが、 狭い面積において長さを確保するべく、 典型的には図示した ように、 所定方向に沿って往復しながら折り畳まれて形成される。
上記で説明した断熱構造を有する熱検出部 （熱センサ） は、 熱画像表 示機能を有する固体撮像装置に応用できる。 この固体撮像装置は、 図 8 に示すように、 熱センサを形成した画素 1 0 0を列および行方向に所定 個数マトリックス状に配列し、 熱センサの列と列との間に垂直 （方向） 信号伝達手段 1 0 4が配置されている。 熱センサにより熱電変換された 電気信号は、 垂直信号伝達手段からさらに水平 （方向） 信号伝達手段 1 0 5により伝達されていく。 図 9に示すように、 熱センサ 1 0 3の下部 には空洞 1 0 2を有する断熱層 1 0 1が配置されている。 各画素からの 電気信号は、 垂直信号伝達手段 1 0 4、 水平信号伝達手段 1 0 5、 出力 アンプ 1 0 6を順次経由して外部に読み出される。
図 1 0および図 1 1に、 上記固体撮像装置の別の形態を示す。 この固 体撮像装置では、 熱検出画素 2 0 0と光検出画素 2 1 0とが垂直方向に 交互に配置されている。 この固体撮像装置でも、 熱センサ （赤外線セン サ） 2 0 3の下部に空洞 2 0 2を有する断熱層 2 0 1が配置されている。 各画素からの電気信号は、 垂直信号伝達手段 2 0 4、 水平信号伝達手段 2 0 5、 出力アンプ 2 0 6を順次経由して外部に読み出される。 光セン サ （可視光センサ） としては、 シリコン基板内に形成したフォ トダイォ ードを用いればよい。 この固体撮像装置は、 熱電変換機能に加え、 光電 変換機能を有する画像形成装置となる。 また、 上記断熱層を利用した熱 センサの小型化により、 フォトダイオードの面積、 換言すれば感度を確 保しやすい構造を備えている。
図 1 2〜図 1 6を参照して熱センサの構造およびこのセンサからの信 号の出力についてさらに説明する。 ここでは、 赤外線検出材料としてポ 口メータ材料を用い、 垂直信号伝達手段として C CD (VC CD) を採 用している。
熱センサを形成した各画素 3 03には、クロックを与える φνκ 30 1 と基準電位を与える (例えば GND) 3 0 2が供給される。 夕ィミン グチャート （図 1 6) およびポテンシャル図 （図 1 5) に示したように、 まず、 期間 （3d-l) において、 VC CD端に設けられた n型拡散領域 3 1 1に接続された φ Vs端子 3 04より電荷注入を行う。 このとき、 φ V i 3 1 6には例えば 1 5 Vを印加して読み出しゲ一ト 3 0 7を on状態と して、 蓄積容量部 3 0 8を電荷で満たす。 φ Vs 3 04の印加電圧は例え ば 1 5 Vである。
読み出しゲ一ト 3 0 7を of f状態として期間（3d- 2)において V C C D の髙速掃き出しを行った後、 期間（3d- 3)で画素からの信号読み出しを行 う。 画素からの信号の銃み出しは、 検出アンプのゲート電圧に応じた信 号電荷 Qsigが蓄積容量部 3 0 8から読み出されることによって行われ る。 期間（3d - 4)において、 c^ Vi S i e , Φ V 23 1 7 , φ V 33 1 8、 ν, 3 1 9への所定の電圧パルスの印加によって信号電荷の転送が行 われる。
なお、 ここで、 ゲート間容量 3 0 9は、 検出アンプ 3 0 6のドレイン と読み出しゲート 30 7との間において形成された容量である。
ボロメ一夕材料を用いた熱センサ 3 1 0は、赤外線照射領域 3 1 4 (点
A〜点 B) と赤外線遮断領域 3 1 5 (点 B〜点 C) との 2つの領域にか けて形成されている。 この両領域の境界近傍の点 Bから取り出される電 位 Veは、 以下の式 （ 1) により表示される。
VG= (Rノ (R1 + R2) ) VR„ ( 1 )
ここで、 VRHは図 1 6に示されている φ VRに印加されるパルス電圧、
R ,、 R 2はそれぞれ赤外線照射領域および赤外線遮断領域における熱セ ンサの抵抗値である。 尺 1ぉょび 2は、 以下の式 （2) 、 （3) により それぞれ示すことができる。
R ！ ( 3 0 0 K) + α (Τ！ - 300 Κ) (2)
2 = R2 (3 ο οκ) + α (Τ 2 - 3 00 Κ) (3)
ここで、 R t ( 3。。κ)および R 2 ( 3。。κ)は、 それぞれ温度 300 Κにお ける R iおよび R2の抵抗値、 Tiおよび T2は、 それぞれ抵抗 および R2の温度、 αは TCR (Temperature Coefficient of Resistance) で ある。
熱センサの感度を上げるためには、 αが高い材料を用い、 センサの構 造を赤外線の照射によって Τ ,と Τ2との差異が生じやすい構造とするこ とが望まれる。 この熱センサでは、 空孔を有する断熱層により温度差が 保たれやすい構造がとられているため、 高感度を得る上で有利である。 また、 上記断熱層は、 余分の広い領域を要することなく形成できるた め、 上記で説明したように、 固体撮像装置の各画素内に、 電荷を蓄積す るための蓄積容量部 3 08を配置する領域を確保しやすい。 蓄積容量部 に蓄積した電荷を読み出す構成とすると、 電源のノイズや電圧変動の影 響を受けにくくなり、 安定した動作を得ることができる。 葚積容量部の 容量は大きいほうが高い感度を得やすい。 この点でも、 断熱層の形成の ためのみに用いられる無駄な領域を排除できる上記固体撮像装置は有利 である。
図 1 6の夕イミングチャートにおける各電圧を以下に例示する。
熱センサに印加される電圧： VRH=2 0 V、 VRL= 5 V
VC CDに印加される電圧： VH= 1 5 V、 VM= 0 V、 VL = - 7 V VC CD端のソースに印加される電圧： VSH= 1 5 V、 VSL= 3 V 固体撮像装置の別の形態を、 図 1 7〜図 2 1を参照して説明する。 この固体撮像装置では、 熱センサにゼ一ベック材料を用いている。 こ こでも、 垂直信号伝達手段には C CD (VC CD) を用いている。 熱セ ンサとしては、 n型多結晶シリコン 4 1 0 aと p型多結晶シリコン 4 1 O bとを交互に複数個 （例えば各々 2個以上） 直列に接続して構成した サーモパイル 4 1 0が用いられている。
単位画素を構成する各熱検出画素 40 1には、基準電圧 Vref 402と ソース電圧 40 3とが供給される。 タイミングチャート （図 2 1 ) およ びポテンシャル図 （図 20) に示したように、 まず、 期間（4d-l)におい て、 ソース電極 404を Vs = VSLとして、 基準ゲート 40 5のゲ一 ト下チャネルを通じ、 蓄積容量部 40 6に電荷が注入される。
次に、 期間（4d-2)において、 ソース電極 404の電位は φ Vs = VSH となり、 蓄積容量部 406の表面電位は、 基準ゲ一トのゲート下チヤネ ル電位に合わせ込まれる。 期間（4d-3)では、 （^ V i VHとなり、 読み出 しゲート 409が on状態となる。 ゲートが on状態の間、 赤外線照射によ るゼ一ペック効果による電位変動 Δνに応じて、 蓄積容量部 406に蓄 えられていた電荷が V C CDに読み出されて信号電荷 Qsigとなる。 この あと、 期間 （4d-4) では φ V , 4 1 3、 Φ V24 1 4 , φ V34 1 5 , φ V44 1 2への所定の電圧パルスの印加によって信号電荷の転送が行わ れる。 サーモパイル 4 1 0は、 赤外線照射領域 420に存在する p n接合と 赤外線遮断領域に存在する P n接合とが交互に連続している。 このセン ザで発生する点 Aと点 Bとの間の Δ Vは、 式 （4) により表示できる。
厶 V = N · α · AT (4)
ここで、 Nは p n接合の段数、 αはゼーベック係数、 ΔΤはセンサ部分 の温度変化である。
図 2 1のタイミングチャートにおけるサーモパイルの点 Αに印加され る電圧は、 例えば、 VSL= 2. 5 V、 VSH= 4. 0 V、 Vref= 3. 0 Vである。
固体撮像装置のまた別の形態を、 図 2 2〜図 24を参照して説明する。 この固体撮像装置では、 信号の読み出しに C一 M〇Sを用い、 各画素 にはポロメータ材料を用いている。
この固体撮像装置では、 赤外線照射画素 5 1 6の行と赤外線遮断画素 5 1 7の行とが垂直 （列） 方向に交互に配置されている。 ここでも赤外 線遮蔽画素は、 タングステンシリサイド等の遮光膜により覆われている。 熱センサ 5 1 8は、 赤外線照射画素 5 1 6からこれに隣接する赤外線遮 断画素 5 1 7にわたつて形成されている。 この一対の画素 5 1 6, 5 1 7からは、 これらの画素に照射される赤外線の量に応じて定まる検出用 F ET 5 14, 5 1 5のゲート電位に応じた信号が外部に読み出される。 また、 この一対の画素には、 Φ VD 5 0 1および基準電位 Vref 5 04が 供給されている。
第 n行、 第 （n + 1 ) 行第 （n + 2 ) 行， ， ， の画素行には、 順次、 第 n選択線 50 5 , 第 （n + 1 ) 選択線 5 0 6、 第 （n + 1 ) 選択線 5 0 7 , , , が接統している。 各選択線は、 垂直シフトレジスタ （V— S CAN) 5 0 2から選択用 F E T 5 1 2 , 5 1 3のゲートに電圧 ^ V se 1を印加してこの F E Tを on状態とすることにより、 当該画素行を選択す る。 この状態で、 水平転送レジス夕 （H— S CAN) 50 3により、 各 列ごとに配置された F ET (F ET- SW) 5 0 9によって、 所定の画 素行からの信号出力が、 列ごとに出力アンプ 5 1 0を経て順次読み出さ れていく。
各選択線に印加される電圧パルスのパターンと、 得られる信号出力の 一例を図 24に示す。 期間 （5d- 1) (5d-3) では赤外線照射画素群から の信号出力が、 期間 （5d-2) (5d-4) では、 赤外線遮蔽画素群からの信 号出力が、 それぞれ得られている。 この固体撮像装置でも、 基本的には、 式 （ 1 ) 〜式 （3) に示したポロメータ材料による電位変化が利用され ている。
固体撮像装置のさらに別の形態を、 図 2 5〜図 2 8を参照して説明す る。
この固体撮像装置では、 信号の読み出しに C— MO Sを用い、 各画素 にはゼーベック型の熱センサ一を用いている。
ここでも、 赤外線照射画素 6 1 6の行と赤外線遮断画素 6 1 7の行と が垂直 （列） 方向に交互に配置している。 ここでも赤外線遮蔽画素は、 タングステンシリサイ ド等の遮光膜により覆われている。 熱センサ 6 1 8は、 n型多結晶シリコンと p型多結晶シリコンとが交互に直列に接続 して構成されており、 p n接合は、 1つおきに冷却領域 （cool area) 6 1 9に配置されている。 この領域 6 1 9の下方には、 断熱層が配置され ていない。 したがって、 相対的に速く基板への放熱が行われる。 この一 対の画素 6 1 6, 6 1 7からは、 これらの画素に照射される赤外線の量 に応じて定まる検出用 F ET 6 1 4, 6 1 5のゲ一ト電位に応じた信号 が外部に読み出される。 また、 各画素には、 Φ VD 60 1および基準電位 Vrcf 604が供給されている。
第 n行、 第 （n + 1 ) 行第 （n + 2) 行， ， , の画素行には、 順次、 第 n選択線 605, 第 （n + l〉 選択線 606、 第 （n+ 1) 選択線 6 07， ， ， が接続している。 各選択線は、 垂直シフトレジス夕 （V— S CAN) 602から選択用 F ET 6 1 2, 6 1 3のゲートに電圧 Φ V se 1を印加してこの F ETを on状態とすることにより、 当該画素行を選択す る。 この状態で、 水平転送レジスタ （H— S CAN) 603により、 各 列ごとに配置された F ET (F E T- SW) 609によって、 所定の画 素行からの信号出力が、 列ごとに出力アンプ 6 1 0を経て順次読み出さ れていく。
各選択線に印加される電圧パルスのパターンと、 得られる信号出力の 一例を図 2 8に示す。 期間 （6d- 1) (6d-3) では赤外線照射画素群から の信号出力が、 期間 （6d- 2) (6d-4) では、 赤外線遮蔽画素群からの信 号出力が、 それぞれ得られている。 この固体撮像装置でも、 基本的には、 式 （4) に示したゼ一ベック効果を有する電位変化が利用されている。 以上説明したように、 本発明によれば、 熱検出部を高密度に配置でき る半導体装置を提供できる。 また、 この半導体装置を、 シリコン量産プ ロセスとの整合性に優れた方法により製造できる。 本発明の半導体装置 は、 例えば赤外光から可視光までを取り扱える固体撮像素子として利用 できる。
本発明は、 その意図および本質的な特徴から逸れない限り、 他の具体 的な形態を含みうる。 この明細書に開示されている形態は、 すべての点 で、 説明であって限定するものではなく、 本発明の範囲は上記説明では なく付随するクレームにより示されており、 クレームと均等の範囲にあ る変更すベてもここに包含されている。

Claims

請求の範囲
1 . シリコン基板と、 前記シリコン基板上に形成された、 シリコン酸化 膜を含む断熱層と、 前記断熱層上に形成された熱検出部とを含み、 前記 断熱層が、 空洞または開口の径よりも内部の径が大きい孔を有し、 前記 空洞または前記孔の少なくとも一部が前記シリコン酸化膜内に形成され ていることを特徵とする半導体装置。
2 . 断熱層が空洞を有する請求項 1に記載の半導体装置。
3 . 断熱層が、 空洞の上方に配置された、 部分的に酸化されたシリコン 多結晶膜または追加のシリコン酸化膜を含む請求項 2に記載の半導体装 置。
4 . 断熱層が、 部分的に酸化されたシリコン多結晶膜または追加のシリ コン酸化膜を含み、 孔の開口が、 前記シリコン多結晶膜の酸化部分また は前記追加のシリコン酸化膜により囲まれている請求項 1に記載の半導 体装置。
5 . 断熱層が、 シリコン酸化膜上に形成されたシリコン窒化膜を含む請 求項 1に記載の半導体装置。
6 . シリコン窒化膜が空洞の上方において開口を有する請求項 5に記載 の半導体装置。
7 . シリコン窒化膜を孔の開口が貫通している請求項 5に記載の半導体 装置 <
8. シリコン窒化膜上に、 部分的に酸化されたシリコン多結晶膜または 追加のシリコン酸化膜が形成されている請求項 5に記載の半導体装置。
9. 断熱層と熱検出部との間に、 有機材料および多孔質材料から選ばれ る少なくとも一方からなる中間層をさらに含む請求項 1に記載の半導体 装置。
1 0. 熱検出部が、 ボロメ一夕効果およびゼ一ベック効果から選ばれる 少なくとも一方を有する材料からなる請求項 1に記載の半導体装置。
1 1. 空洞または孔のシリコン酸化膜内に形成された部分の断熱層厚さ 方向における径が 1 0 nm以上 1 zm以下である請求項 1に記載の半導 体装置。
1 2. 空洞または孔のシリコン酸化膜内に形成された部分の断熱層面内 方向における径が 0. 3 m以上 0. 8 m以下である請求項 1に記載 の半導体装置。
1 3. 断熱層が、 複数の空洞または孔を含む請求項 1に記載の半導体装
1 4. 複数の空洞または孔が、 断熱層内で互いにつながっている請求項 1 3に記載の半導体装置。
1 5. 複数の空洞または孔が所定のパターンに配列し、 前記パターンに 沿って熱検出部が形成されている請求項 1 3に記載の半導体装置。
1 6. シリコン基板上に複数の断熱層および熱検出部が行列状に配置さ れた請求項 1に記載の半導体装置。
1 7. 熱検出部ごとに光検出部を隣接して配置した請求項 1 6に記載の 半導体装置。
1 8. 熱検出部の列に沿って信号を伝達する垂直方向信号伝達手段とし て、 電荷結合素子 （C CD) を配置した請求項 1 6に記載の半導体装置。
1 9. 熱検出部の列に沿って信号を伝達する垂直方向信号伝達手段とし て、 相補型 MOS (C -MOS) を用いた読み出し構成を配置した請求 項 1 6に記載の半導体装置。
2 0. 熱検出部ごとに、 電荷蓄積部と、 前記熱検出部で生成した電気信 号に応じて前記電荷蓄積部から電荷を読み出す電荷読み出し部とを配置 した請求項 1 6に記載の半導体装置。
2 1. シリコン基板上にシリコン酸化膜を形成する工程と、 前記シリコ ン酸化膜上にシリコン多結晶膜を形成する工程と、 前記シリコン多結晶 膜および前記シリコン酸化膜にドライエッチングにより孔を形成するェ 程と， 少なくとも前記シリコン多結晶膜の前記孔の開口に接する部分を 酸化して、 前記開口を閉塞するか、 または前記開口の径を内部の怪より も小さくする工程と、 少なくとも前記シリコン酸化膜を含む層を断熱層 として、 この断熱層上に熱検出部を形成する工程と、 を含むことを特徴 とする半導体装置の製造方法。
2 2 . シリコン多結晶膜の酸化により孔の開口を閉塞して空洞を形成す る請求項 2 1に記載の半導体装置の製造方法。
2 3 . 孔を形成した後に、 ウエッ トエッチングにより前記孔に接するシ リコン酸化膜の内壁を後退させて前記孔の内部の径を開口の径ょりも大 きくする工程をさらに含む請求項 2 1に記載の半導体装置の製造方法。
2 4 . ウエッ トエッチング後に、 少なくとも孔の開口に接する内壁に追 加のシリコン多結晶膜を付着させる工程をさらに含む請求項 2 3に記載 の半導体装置の製造方法。
2 5 . シリコン多結晶膜の酸化後に、 少なくとも孔の開口に接する内壁 に追加のシリコン多結晶膜を付着させ、 少なくとも前記内壁に付着した 前記追加のシリコン多結晶膜を酸化する工程を少なくとも 1回行うこと により、 前記開口を閉塞する請求項 2 3に記載の半導体装置の製造方法。
2 6 . ドライエッチングにより形成する孔の径を 0 . 3 /z m以上 0 . 4 m以下とする請求項 2 1に記載の半導体装置の製造方法。
2 7 . シリコン酸化膜の膜厚を 1 0 n m以上 1 以下とする請求項 2 1に記載の半導体装置の製造方法。
2 8 . シリコン多結晶膜を形成する前に、 シリコン酸化膜上にシリコン 窒化膜を形成する工程をさらに含む請求項 2 1に記載の半導体装置の製 造方法。
2 9 . シリコン多結晶膜の酸化後、 熱検出部の形成前に、 シリコン多結 晶膜上に有機材料および多孔質材料から選ばれる少なくとも一方からな る中間層を形成する工程をさらに含む請求項 2 1に記載の半導体装置の 製造方法。
3 0 . ドライエッチングにより複数の孔を形成する請求項 2 1に記載の 半導体装置。
3 1 . ゥエツ 卜エッチングにより複数の孔の間に存在するシリコン酸化 膜からなる内壁の少なくとも一部を除去して前記複数の孔を互いにつな げる工程をさらに含む請求項 3 0に記載の半導体装置の製造方法。
3 2 . 複数の孔を所定のパターンに沿って形成し、 前記パターンに沿つ て熱検出部を形成する請求項 2 1に記載の半導体装置の製造方法。
3 3 . シリコン基板上に複数の断熱層および熱検出部を行列状に形成す る請求項 2 1に記載の半導体装置の製造方法。
PCT/JP2000/007657 1999-11-01 2000-10-31 Semiconductor device and method of manufacture thereof WO2001033644A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020017008347A KR20010092770A (ko) 1999-11-01 2000-10-31 반도체 장치 및 그 제조방법
EP00970232A EP1146573A4 (en) 1999-11-01 2000-10-31 SEMICONDUCTORS AND THEIR PRODUCTION
US09/896,810 US6548879B2 (en) 1999-11-01 2001-06-29 Semiconductor device having heat detecting element and insulating cavity and method of manufacturing the same
US10/368,207 US6617659B2 (en) 1999-11-01 2003-02-18 Semiconductor device having heat detecting element and insulating cavity and method of manufacturing thereof

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP31055399 1999-11-01
JP11/310553 1999-11-01
JP32951699 1999-11-19
JP11/329516 1999-11-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US09/896,810 Continuation US6548879B2 (en) 1999-11-01 2001-06-29 Semiconductor device having heat detecting element and insulating cavity and method of manufacturing the same

Publications (1)

Publication Number Publication Date
WO2001033644A1 true WO2001033644A1 (en) 2001-05-10

Family

ID=26566366

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/007657 WO2001033644A1 (en) 1999-11-01 2000-10-31 Semiconductor device and method of manufacture thereof

Country Status (4)

Country Link
US (2) US6548879B2 (ja)
EP (1) EP1146573A4 (ja)
KR (1) KR20010092770A (ja)
WO (1) WO2001033644A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2822541B1 (fr) * 2001-03-21 2003-10-03 Commissariat Energie Atomique Procedes et dispositifs de fabrication de detecteurs de rayonnement
JP3589997B2 (ja) 2001-03-30 2004-11-17 株式会社東芝 赤外線センサおよびその製造方法
JP2003106895A (ja) * 2001-10-01 2003-04-09 Nec Corp 熱型赤外線検出素子及びその製造方法
US7723208B2 (en) * 2003-09-24 2010-05-25 Intel Corporation Integrated re-combiner for electroosmotic pumps using porous frits
JP2005129752A (ja) * 2003-10-24 2005-05-19 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4535367B2 (ja) * 2004-05-24 2010-09-01 ルネサスエレクトロニクス株式会社 集積回路装置
JP2009174917A (ja) * 2008-01-22 2009-08-06 Oki Semiconductor Co Ltd 赤外線検出素子、及び赤外線検出素子の製造方法
FR3082385B1 (fr) * 2018-06-08 2021-05-14 Ulis Dispositif et procede de compensation de chaleur parasite dans une camera infrarouge

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07134066A (ja) * 1993-11-10 1995-05-23 Tech Res & Dev Inst Of Japan Def Agency 赤外線センサとその製造方法
JPH07283444A (ja) * 1994-04-06 1995-10-27 Nissan Motor Co Ltd 赤外線検知素子の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426412A (en) * 1992-10-27 1995-06-20 Matsushita Electric Works, Ltd. Infrared detecting device and infrared detecting element for use in the device
JP2710228B2 (ja) * 1994-08-11 1998-02-10 日本電気株式会社 ボロメータ型赤外線検知素子、その駆動方法、および検出用積分回路
US5689087A (en) * 1994-10-04 1997-11-18 Santa Barbara Research Center Integrated thermopile sensor for automotive, spectroscopic and imaging applications, and methods of fabricating same
JPH09145479A (ja) 1995-11-29 1997-06-06 New Japan Radio Co Ltd 非接触型温度センサ
JP2809177B2 (ja) 1996-03-07 1998-10-08 日本電気株式会社 熱型赤外線固体撮像素子及びその製造方法
JPH09266202A (ja) 1996-03-27 1997-10-07 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JP3435997B2 (ja) 1996-07-02 2003-08-11 日産自動車株式会社 赤外線検知素子
JP3529596B2 (ja) * 1997-08-06 2004-05-24 株式会社東芝 赤外線固体撮像装置及びその製造方法
DE19735379B4 (de) * 1997-08-14 2008-06-05 Perkinelmer Optoelectronics Gmbh Sensorsystem und Herstellungsverfahren
JPH11132860A (ja) 1997-10-28 1999-05-21 Matsushita Electric Ind Co Ltd 固体撮像装置
JPH11337403A (ja) 1998-05-22 1999-12-10 Nissan Motor Co Ltd 赤外線検出素子およびその製造方法
JP3147856B2 (ja) 1998-06-02 2001-03-19 日本電気株式会社 リニア型赤外線検出素子
JP3484354B2 (ja) * 1998-09-14 2004-01-06 三菱電機株式会社 熱型赤外線検出器アレイおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07134066A (ja) * 1993-11-10 1995-05-23 Tech Res & Dev Inst Of Japan Def Agency 赤外線センサとその製造方法
JPH07283444A (ja) * 1994-04-06 1995-10-27 Nissan Motor Co Ltd 赤外線検知素子の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1146573A4 *

Also Published As

Publication number Publication date
EP1146573A1 (en) 2001-10-17
EP1146573A4 (en) 2004-12-22
KR20010092770A (ko) 2001-10-26
US6617659B2 (en) 2003-09-09
US20020055203A1 (en) 2002-05-09
US6548879B2 (en) 2003-04-15
US20030151106A1 (en) 2003-08-14

Similar Documents

Publication Publication Date Title
KR100547064B1 (ko) 적외선 센서 장치 및 그 제조 방법
KR100376925B1 (ko) 적외선 고체 촬상소자
JP3497797B2 (ja) 赤外線センサの製造方法
US8115272B2 (en) Silicon dioxide cantilever support and method for silicon etched structures
US6787387B2 (en) Electronic device and method for fabricating the electronic device
US6163061A (en) Infrared solid-state image sensor and manufacturing method thereof
EP2105963A2 (en) Infrared detector and solid state image sensor having the same
US9157807B2 (en) Etching cavity structures in silicon under dielectric membrane
JP3655232B2 (ja) 赤外線センサ
US7067810B2 (en) Thermal type infrared imaging device and fabrication method thereof
WO2001033644A1 (en) Semiconductor device and method of manufacture thereof
US5852321A (en) Thermal type infrared radiation solid state image pick-up device
JP3731750B2 (ja) 赤外線センサの製造方法
JP3523588B2 (ja) 半導体装置およびその製造方法
JP3782095B2 (ja) 赤外線センサの製造方法
JP3186415B2 (ja) 赤外線検知素子の製造方法
JP2000146686A (ja) 赤外線固体撮像素子
JP2000230857A (ja) 熱型赤外線センサおよび熱型赤外線アレイ素子
KR100497333B1 (ko) 박막트랜지스터 구조를 갖는 감지기용 픽셀 어레이 및 그 제조방법
KR100497334B1 (ko) 박막트랜지스터 구조를 갖는 적외선 감지기용 픽셀 어레이 및 그 제조 방법
CN115196586B (zh) 一种非制冷红外探测器及其制作方法
JP3763822B2 (ja) 赤外線センサ
KR20150096501A (ko) 복수의 열전기쌍들 및 캐리어 엘리먼트를 가진 미세구조를 갖는 적외선 센서
JP2006184151A (ja) 赤外線センサー

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 09896810

Country of ref document: US

Ref document number: 1020017008347

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2000970232

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2000970232

Country of ref document: EP